KR20080108251A

KR20080108251A - 보유 지그, 반도체 웨이퍼의 연삭 방법, 반도체 웨이퍼의 보호 구조 및 이것을 이용한 반도체 웨이퍼의 연삭 방법, 및 반도체 칩의 제조 방법

Info

Publication number: KR20080108251A
Application number: KR1020087023313A
Authority: KR
Inventors: 키요후미 타나카; 사토시 오다시마; 노리요시 호소노; 히로노부 후지모토; 타케시 세가와
Original assignee: 신에츠 폴리머 가부시키가이샤; 린텍 가부시키가이샤
Priority date: 2006-03-15
Filing date: 2007-03-09
Publication date: 2008-12-12
Also published as: US7875501B2; US20090081852A1; WO2007105611A1; TWI405293B; TW200741951A; KR101426572B1; US20110281509A1; US8212345B2

Abstract

보호 시트의 사용에 수반하는 문제를 해소할 수가 있는 보유 지그, 반도체 웨이퍼의 연삭 방법, 반도체 웨이퍼의 보호 구조 및 이것을 이용한 반도체 웨이퍼의 연삭 방법, 및 반도체 칩의 제조 방법을 제공한다.

반도체 웨이퍼(W)의 백그라인드 장치(10)를, 가대(11)의 작업면에 설치된 테이블(13)과, 테이블(13)에 척 테이블(15)을 개재하여 탑재된 복수의 보유 지그(20)와, 보유 지그(20)에 보유된 반도체 웨이퍼(W)의 이면을 연삭 처리하는 연삭 장치(30)와, 연삭된 반도체 웨이퍼(W)용의 세정 장치(40)로 구성한다. 각 보유 지그(20)를, 기판(21)의 표면에 오목 형성되는 오목 구멍(22)와, 오목 구멍(22)의 저면에 배열하여 돌설되는 복수의 지지 돌기(23)와, 오목 구멍(22)을 피복하여 복수의 지지 돌기(23)에 지지되고, 반도체 웨이퍼(W)를 착탈이 자유롭게 밀착 보유하는 변형 가능한 밀착 필름(24)과, 밀착 필름(24)으로 피복된 오목 구멍(22) 내의 공기를 외부로 인도하는 배기로(25)로 구성한다.

보호 시트, 보유 지그, 반도체 웨이퍼, 연삭, 백그라인드

Description

보유 지그, 반도체 웨이퍼의 연삭 방법, 반도체 웨이퍼의 보호 구조 및 이것을 이용한 반도체 웨이퍼의 연삭 방법, 및 반도체 칩의 제조 방법{HOLDING JIG, SEMICONDUCTOR WAFER GRINDING METHOD, SEMICONDUCTOR WAFER PROTECTING STRUCTURE, SEMICONDUCTOR WAFER GRINDING METHOD USING SUCH SEMICONDUCTOR WAFER PROTECTING STRUCTURE, AND SEMICONDUCTOR CHIP MANUFACTURING METHOD}

본 발명은 반도체 웨이퍼(wafer)의 백그라인드(backgrind) 공정 등에서 사용되는 보유 지그(holding jig) 및 반도체 웨이퍼의 연삭 방법에 관한 것이다. 또, 반도체 웨이퍼의 보호 구조 및 이것을 이용한 반도체 웨이퍼의 연삭 방법에 관한 것으로서, 특히 반도체 웨이퍼를 극히 얇게까지 연삭할 때에 이용되고, 연삭 후에 고정 지그로부터 반도체 웨이퍼를 파손시키지 않고 분리하는 것이 가능한 반도체 웨이퍼의 보호 구조 및 이것을 이용한 반도체 웨이퍼의 연삭 방법에 관한 것이다. 또, 웨이퍼를 이면 연삭함으로써 웨이퍼의 두께를 얇게 함과 아울러, 최종적으로 개개의 칩(chip)으로 분할하는 반도체 칩의 제조 방법에 관한 것으로서, 특히 이면 연삭 후의 반도체 칩의 취급성이 뛰어난 반도체 칩의 제조 방법에 관한 것이다.

반도체 웨이퍼는 반도체 제조의 전(前) 공정에서는 젖혀지지 않도록, 예를 들면 구경이 300mm 타입(type)인 경우에는 약 775μm의 두께로 되어 있지만, 이 두 께 그대로는 박편화가 필요한 근년의 반도체 패키지(package)에는 적합하지 않기 때문에, 백그라인드(backgrind) 공정이라고 불리는 공정에 있어서 이면의 연삭 처리에 의할 때에는 100μm 이하로 얇게 되고, 그 후 다이싱(dicing) 공정에서 개개의 칩으로 분리된다.

반도체 웨이퍼(W)의 백그라인드 공정에 있어서는, 먼저 반도체 웨이퍼(W)의 회로가 형성된 패턴(pattern) 형성면을 보호하기 위해서 유연한 보호 시트(protection sheet)(BG 시트라고도 한다)(1)를 부착하여 그 크기가 반도체 웨이퍼(W)보다도 조금 커지게 커트(cut)(도 25 참조)하고, 반도체 웨이퍼(W)를 백그라인드 장치에 세트(set)하여 그 테이블를 회전시키고, 연삭 장치의 작업 영역에 반도체 웨이퍼(W)를 배치하여 위치 결정한다.

보호 시트(1)는 예를 들면 에틸렌초산비닐 공중합체나 연질 폴리염화비닐을 기재로 한 50∼200μm의 두께를 가지는 필름(film)에, 아크릴계, 우레탄계, 부타디엔계, 실리콘계 등의 자외선(UV) 경화형, 비UV 경화형의 점착층이 10∼60μm의 두께로 적층됨으로써 형성되고, 백그라인드 공정 후에 박리되어 사용 후에는 재사용되지 않고 폐기된다.

연삭 장치의 작업 영역에 반도체 웨이퍼(W)를 배치하여 위치 결정한 후, 반도체 웨이퍼(W)의 이면을 회전 숫돌(33)로 연삭(도 26 참조)하고, 그 후 반도체 웨이퍼(W)의 이면을 화학 약품(41)에 의해 약 1μm 정도 에칭(etching)하여 연삭에 수반하는 손상층을 제거(도 27 참조)함으로써, 반도체 웨이퍼(W)를 박편화한다(특허문헌 1 참조).

이렇게 하여 반도체 웨이퍼(W)를 박편화한 후, 반도체 웨이퍼(W)의 에칭된 이면을 중공(中空)의 캐리어 지그(carrier jig)(44)에 다이싱 공정에서 사용되는 점착 테이프, 구체적으로는 UV 테이프(42)를 개재하여 고정함과 아울러, 반도체 웨이퍼(W)의 패턴 형성면으로부터 보호 시트(1)를 박리 테이프(43)에 의해 박리(도 28 참조)하고, 캐리어 지그(44)에 지지된 반도체 웨이퍼(W)(도 29 참조)를 블레이드(blade)라고 불리는 숫돌에 의해 개개의 칩으로 분리한다.

특허문헌 1: 일본 특허공개 2005―93882호 공보

<발명이 해결하고자 하는 과제>

그런데, 반도체 웨이퍼(W)는 100μm 정도의 두께까지는 자기 지지성을 가지고 있으므로, 흡착공을 가지는 흡착 패드(pad)에 상방으로부터 흡착되어도 지지나 반송이 가능하였다.

그렇지만, 반도체 웨이퍼(W)가 50μm 정도 또는 그 이하의 두께까지 연삭된 경우에는, 반도체 웨이퍼(W)의 자기 지지성이 불충분하게 되고 강도가 저하되므로, 흡착 패드의 흡착공으로부터 떨어진 위치가 중력으로 휘어져 버리고, 반도체 웨이퍼(W)가 부서져 버리는 일이 많다.

이 반도체 웨이퍼(W)의 부서짐을 방지하는 수단으로서, 반도체 웨이퍼(W)에 보호 시트(1)를 부착하는 방법이 생각되지만, 가령 반도체 웨이퍼(W)에 보호 시트(1)를 부착해도 통상의 유연한 보호 시트(1)로는 충분한 강도를 유지할 수가 없고 중력에 의한 휨이 발생하게 된다. 또, 강성의 보호 시트(1)를 사용하는 방법도 생각되지만, 이 경우에는 반도체 웨이퍼(W)로부터 보호 시트(1)를 박리할 때, 반도체 웨이퍼(W)의 강도가 작은 두께 방향(면에 대해 수직 방향)으로 인장력이 작용하므로, 반도체 웨이퍼(W)가 파손될 우려가 커진다.

종래에 있어서의 반도체 웨이퍼(W)의 백그라인드 공정 후의 조작에 있어서는, 이상과 같이 극히 얇아진 반도체 웨이퍼(W)가 중력으로 휘고 파손을 초래할 우려가 있으므로, 이것을 방지하기 위해 반도체 웨이퍼(W)의 전체면을 흡착 지지할 수가 있는 특별한 핸들링(handling) 구조의 반송 장치를 사용해야 한다는 문제가 있다. 또, 반도체 웨이퍼(W)의 백그라인드 공정에서 한 번 사용한 보호 시트는 재이용하는 것이 곤란하고 폐기 처분할 수밖에 없기 때문에, 폐기물의 대량 발생을 억제할 수가 없다는 큰 문제가 있다.

한편, 회로 패턴의 형성 후에 반도체 웨이퍼(W)의 이면을 연삭하는 것은 종래부터 행해지고 있고, 그때 회로면에 점착 시트를 부착하고, 회로면의 보호 및 반도체 웨이퍼(W)의 고정을 하고, 이면 연삭을 하고 있다. 종래, 이 용도로는 연질 기재 상에 점착제가 도포되어 이루어지는 점착 시트가 이용되고 있었다. 그렇지만, 연질 기재를 이용한 점착 시트에서는, 부착시에 거는 장력이 잔류 응력으로서 축적되어 버린다. 반도체 웨이퍼(W)가 대구경인 경우나 극히 얇게 연삭하면, 반도체 웨이퍼(W)의 강도보다 점착 시트의 잔류 응력이 더 크고, 이 잔류 응력을 해소하려고 하는 힘에 의해 반도체 웨이퍼(W)에 휨이 발생해 버리고 있었다. 또, 연삭 후에는 반도체 웨이퍼(W)가 무르기 때문에, 연질 기재에서는 반송시에 반도체 웨이퍼(W)가 파손되어 버리는 일이 있었다.

이 때문에, 얇은 두께의 반도체 웨이퍼(W)나 대구경의 반도체 웨이퍼(W)의 보호용 점착 시트의 기재로서, 강성의 기재의 사용이 검토되고 있다. 그렇지만, 강성의 기재를 이용한 점착 시트를 박리하려고 하면, 기재의 강성 때문에 박리시에 가하게 되는 휨응력이 반도체 웨이퍼(W)에까지 전달되고, 무르게 되어 있는 반도체 웨이퍼(W)를 파손시킬 우려가 있다. 이러한 과제를 해소하기 위해서, 강성 기재를 이용한 점착 시트의 박리를 용이하게 하기 위해 점착제로서 에너지선 경화형 점착제를 이용하는 것이 검토되었다. 그러나, 에너지선 경화형 점착제를 반도체 웨이퍼(W) 부착용의 점착제로 이용한 것만으로는, 박리시의 휨응력은 완전히는 소실되지 않기 때문에, 또한 반도체 웨이퍼(W)를 파손시킬 우려가 있다.

그래서, 이러한 문제를 해소하기 위하여, 강성 기재와 점착제층의 사이에 응력 완화 필름을 설치하는 것이 검토되었다(일본 특허공개 2003―261842호 공보 참조). 그러나, 응력 완화 필름을 이용해도, 점착 시트의 박리시에는 소실되지 않은 응력이 걸릴 수가 있고, 또한 반도체 웨이퍼(W)를 파손시킬 우려가 있다. 또, 종래의 강성 기재에서는, 대구경의 반도체 웨이퍼(W)를 지지할 수 없을 수가 있다.

또, 칩의 두께를 얇게 하는 것을 달성하는 방법으로서, 반도체 웨이퍼(W)의 표면측으로부터 소정 깊이의 홈을 형성(하프커트 다이싱(half-cut dicing))한 후, 반도체 웨이퍼(W)의 이면측으로부터 연삭하는 반도체 칩의 제조 방법이 알려져 있다. 이러한 프로세스(process)는 「선(先)다이싱법」이라고도 불리고 있다(일본 특허공개 1993―335411호 공보 참조).

선다이싱법에 의한 프로세스에서는, 반도체 웨이퍼(W)가 극히 얇은 상태로 될 때는 동시에 칩으로 분할되고, 두께에 비교하여 면적이 좁아지기 때문에 반도체 웨이퍼(W)의 반송이나 주고받음으로 파손이 일어나기 어렵게 된다. 또, 풀커트 다이싱(full-cut dicing)을 한 경우에 일어나기 쉬운 칩 단면의 크래킹(craking)(치핑(chipping))은 선다이싱법에서는 일어나기 어렵다.

그런데, 선다이싱법에 의해 분할된 칩은 표면 보호용의 점착 시트로 연결된 상태이고, 점착 시트가 강직성을 가지지 않기 때문에, 전체면을 지지할 수 있는 특수한 반송 장치를 사용하지 않으면, 그 후의 공정을 행할 수 없다는 문제가 있었다. 또, 점착 시트에 칩을 지지할 수 있을 때까지의 강직성을 부여한 경우에는, 칩으로부터 점착 시트를 박리하는 것이 곤란하게 된다는 문제가 있었다.

본 발명은 상기를 감안하여 이루어진 것으로, 보호 시트의 사용에 수반하는 문제를 해소할 수가 있는 보유 지그 및 반도체 웨이퍼의 연삭 방법을 제공하는 것을 목적으로 하고 있다. 또, 얇은 두께 웨이퍼나 대구경 웨이퍼의 이면 연삭시에 충분히 웨이퍼를 지지할 수가 있고, 웨이퍼를 만곡시키지 않고 극히 얇게까지 연삭가능하고, 웨이퍼를 고정 지그로부터 분리할 때에 웨이퍼를 파손시키지 않는 반도체 웨이퍼의 보호 구조 및 이 보호 구조를 이용한 반도체 웨이퍼의 연삭 방법을 제공하는 것을 목적으로 하고 있다. 또, 선다이싱법에 있어서 통상의 반송 장치 등의 사용이 가능한 반도체 칩의 제조 방법을 제공하는 것을 목적으로 하고, 이에 의해 극히 얇게 고신뢰성의 칩을 비교적 염가로 실현하는 것도 목적으로 한다.

<과제를 해결하기 위한 수단>

본 발명에 있어서는 상기 과제를 해결하기 위해, 반도체 웨이퍼를 보유하는 보유 지그로서, 강성의 기판에 형성되는 오목부와, 이 오목부에 배열하여 설치되는 복수의 지지 돌기와, 오목부를 피복하여 복수의 지지 돌기에 지지되고, 반도체 웨이퍼를 착탈이 자유롭게 밀착 보유하는 변형 가능한 밀착 필름층과, 이 밀착 필름층에 피복된 오목부 내의 기체를 외부로 인도하는 배기로를 포함하여 이루어지는 것을 특징으로 한다.

또한, 오목부를 부압(negative pressure)으로 하여 밀착 필름층을 변형시키는 부압원을 포함하는 것이 바람직하다.

또, 밀착 필름층은 대전 방지제를 포함할 수가 있다.

또, 복수의 지지 돌기의 배열 피치(pitch)를 0.2∼2.0mm로 할 수가 있다.

또, 지지 돌기의 폭을 0.05∼1.0mm로 할 수가 있다.

또, 지지 돌기의 높이를 0.05∼0.5mm로 할 수가 있다.

또, 밀착 필름층의 두께를 20∼200μm로 할 수가 있다.

또, 밀착 필름층의 인장파단강도를 5MPa 이상으로 할 수가 있다.

또, 밀착 필름층의 인장파단신장을 500% 이상으로 할 수가 있다.

또, 밀착 필름층의 상온의 휨탄성률을 10∼100MPa로 할 수가 있다.

또, 청구항 1 내지 10 중 어느 한 항에 기재된 보유 지그를 반도체 웨이퍼의 연삭 공정에서 이용하는 것을 특징으로 한다.

또, 청구항 1 내지 10 중 어느 한 항에 기재된 보유 지그의 밀착 필름층에 반도체 웨이퍼의 회로가 형성된 표면을 접촉시켜 밀착 보유시키고, 반도체 웨이퍼의 이면을 소정의 두께까지 연삭하는 것을 특징으로 한다.

또한, 반도체 웨이퍼의 이면을 소정의 두께까지 연삭한 후, 보유 지그에 반도체 웨이퍼를 밀착 보유시킨 채로, 반도체 웨이퍼의 이면을 더 에칭 처리할 수가 있다.

또, 본 발명에 관계되는 반도체 웨이퍼의 보호 구조는, 반도체 웨이퍼, 당해 반도체 웨이퍼의 회로면 상에 적층된 점착 시트 및 고정 지그가 이 순서로 적층되어 이루어지는 반도체 웨이퍼의 보호 구조로서, 상기 고정 지그는 한 면에 복수의 돌기물을 가지고, 또한 당해 한 면의 외주부에 당해 돌기물과 대략 동일 높이의 측벽을 가지는 지그 기대(jig base)와, 당해 지그 기대의 돌기물을 가지는 면 상에 적층되고, 당해 측벽의 상면에서 접착된 밀착층으로 이루어지고, 상기 지그 기대의 돌기물을 가지는 면에는 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획 공간이 형성되고, 상기 지그 기대에는 외부와 상기 구획 공간을 관통하는 적어도 하나의 관통공이 설치되고, 상기 밀착층은 상기 반도체 웨이퍼의 회로면 상에 적층된 점착 시트의 표면에 적층되어 이루어지는 것을 특징으로 한다.

상기 점착 시트는 한 면의 표면 에너지가 20∼60mN/m 및 표면 거칠기(산술평균 거칠기(Ra))가 1.0μm 이하인 기재와 그 반대면에 설치된 점착제층으로 이루어지고, 당해 점착제층이 상기 회로면과 맞닿아 있는 것이 바람직하다.

또, 상기 점착 시트는 기재와, 당해 기재 상에 형성된 중간층과, 당해 중간층 상에 형성된 점착제층으로 이루어지고, 상기 점착제층의 23℃에 있어서의 탄성률이 5×10⁴∼1.0×10⁷Pa의 범위에 있고, 상기 중간층의 23℃에 있어서의 탄성률이 상기 점착제층의 23℃에 있어서의 탄성률 이하인 것도 바람직하다.

또한, 상기 점착 시트가 -5∼80℃의 온도 범위에 있어서의 동적 점탄성의 tanδ의 최대값이 0.5 이상인 기재와 점착제층으로 이루어지는 것도 바람직하다.

또, 본 발명에 관계되는 반도체 웨이퍼의 연삭 방법은, 상기 반도체 웨이퍼의 보호 구조의 지그 기대측을 웨이퍼 연삭 장치의 처리 테이블에 탑재하여 소정의 웨이퍼 두께까지 웨이퍼 이면을 연삭한 후, 상기 관통공으로부터 상기 구획 공간 내의 기체를 흡인하여 밀착층을 요철 형상으로 변형시키고, 다음에 당해 밀착층으로부터 점착 시트 부착의 반도체 웨이퍼를 분리한 후, 당해 점착 시트를 반도체 웨이퍼로부터 제거하는 것을 특징으로 한다.

또, 본 발명에 관계되는 반도체 칩의 제조 방법은, (I) 복수의 회로가 형성된 웨이퍼의 회로면측에 당해 회로를 따라 당해 웨이퍼의 두께보다 얕은 벤 자국 깊이(cut depth)의 홈을 형성하는 공정, (II) 상기 회로면 상에 고정 지그를 적층하는 공정, 및 (III) 상기 홈에 도달할 때까지 상기 웨이퍼를 이면 연삭하여 칩 군(group of chips)으로 분할하는 공정을 포함하고, 상기 고정 지그가 한 면에 복수의 돌기물을 가지고, 또한 당해 한 면의 외주부에 당해 돌기물과 대략 동일 높이의 측벽을 가지는 지그 기대와, 당해 지그 기대의 돌기물을 가지는 면 상에 적층되고, 당해 측벽의 상면에서 접착된 밀착층으로 이루어지고, 상기 지그 기대의 돌기물을 가지는 면에는 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획 공간이 형성되고, 상기 지그 기대에는 외부와 상기 구획 공간을 관통하는 적어도 하나의 관통공이 설치되고, 상기 밀착층이 상기 회로면 상에 적층되어 있는 것을 특징으로 한다.

또, 상기 제조 방법에서는, 상기 공정 (III)에서 웨이퍼를 칩 군으로 분할한 후, 프레임(frame)에 고정한 전사 테이프(tape)를 당해 칩 군의 이면에 부착하고, 다음에 상기 관통공으로부터 상기 구획 공간 내의 기체를 흡인하여 밀착층을 요철 형상으로 변형시킴으로써, 상기 칩 군을 밀착층으로부터 분리하고, 상기 전사 테이프에 전사하는 것이 바람직하다.

상기 밀착층은 밀착층을 개재하여 웨이퍼의 회로면 상에 적층되어 있는 것이 바람직하다

여기서, 특허청구의 범위에 있어서의 반도체 웨이퍼는 구경 200mm 타입(type)이나 300mm 타입 등을 특별히 따지는 것은 아니다. 이 반도체 웨이퍼에는 결정 방위를 판별하거나 정렬을 용이화하는 오리엔테이션 플랫(orientation flat)이나 노치(notch)가 적당히 형성된다. 또, 보유 지그나 그 기판은 위에서 보았을 때 원형, 타원형, 직사각형, 다각형 등으로 형성할 수가 있다. 또, 오목부, 밀착층, 및 배기로는 그 수를 특별히 따지는 것은 아니다.

오목부는 위에서 보았을 때 원형, 타원형, 직사각형, 다각형 등으로 형성할 수가 있다. 또, 복수의 돌기물은 오목부에 규칙적으로 배열되는 것이라도 좋고, 불규칙하게 배열되는 것이라도 좋다. 이 복수의 돌기물은 오목부와 일체 구조라도 좋고, 별체의 구조로 할 수도 있다. 돌기물은 원기둥형, 원뿔대형, 각기둥형, 각뿔대형 등으로 형성할 수가 있다. 또한, 밀착층은 반도체 웨이퍼에 대응하는 크기라면 동일 크기라도 좋고 반도체 웨이퍼보다 커도 좋다.

<발명의 효과>

본 발명에 의하면, 반도체 웨이퍼용의 보호 시트를 사용하지 않고 반도체 웨이퍼의 연삭 공정을 행할 수가 있으므로, 보호 시트의 사용에 수반하는 문제, 예를 들면 보호 시트의 폐기에 수반하는 폐기물의 증가, 풀 잔류(adhesive residue)에 수반하는 반도체 웨이퍼의 도통 불량이나 오염이라는 문제를 유효하게 해소할 수가 있다는 효과가 있다.

또, 단순한 필름이나 시트가 아니고, 점착성이 뛰어난 밀착 필름층을 사용하므로, 가령 반도체 웨이퍼를 100μm 미만인 얇은 두께로 박편화해도, 밀착 필름층의 밀착 작용에 의해 반도체 웨이퍼의 위치 어긋남이나 파손을 막을 수가 있다.

또, 밀착 필름층에 대전 방지제를 첨가하면, 반도체 웨이퍼의 정전기 파괴를 억제할 수가 있다.

또, 복수의 지지 돌기의 배열 피치를 0.2∼2.0mm로 하면, 보유 지그의 반복 사용시에 밀착 필름층이 파단되거나 찢어지거나 할 우려가 없고, 또한 반도체 웨이퍼의 연삭 후에 있어서의 두께 불균일을 작게 할 수가 있다.

또, 지지 돌기의 폭(굵기)을 0.05∼1.0mm로 하면, 반도체 웨이퍼를 분리할 때에 밀착 필름층에 지지 돌기가 구멍을 뚫어 손상시키거나, 지지 돌기 자체의 강도 저하를 초래하는 일이 없다. 또, 지지 돌기 부분의 반도체 웨이퍼에 대한 밀착력이 과잉으로 커지고, 반도체 웨이퍼를 분리하는 것이 곤란하게 되는 것을 막을 수가 있다.

또, 지지 돌기의 높이를 0.05∼0.5mm로 하면, 밀착 필름층으로부터 반도체 웨이퍼를 간단하게 분리할 수가 있고, 또한 백그라인드시에 지지 돌기 부분의 반도체 웨이퍼가 필요 이상으로 연삭되거나, 밀착 필름층이 필요 이상으로 늘여져 반도체 웨이퍼의 밀착에 지장을 초래할 우려를 배제하는 것이 가능하게 된다.

또, 밀착 필름층의 두께를 20∼200μm로 하면, 밀착 필름층의 내구성을 향상시키고, 또한 반도체 웨이퍼의 패턴 형성면의 요철에 추종시키고, 연삭액 등의 침입에 수반하는 반도체 웨이퍼의 오염을 억제하는 것이 가능하게 된다. 또, 밀착 필름층으로부터 반도체 웨이퍼를 신속히 분리하는 것이 가능하게 된다.

또, 밀착 필름층의 인장파단강도를 5MPa 이상으로 하면, 밀착 필름층이 변형시에 파단될 우려를 배제할 수가 있다.

또, 밀착 필름층의 인장파단신장을 500% 이상으로 하면, 변형시에 밀착 필름층이 복수의 지지 돌기에 확실히 추종하고, 파단될 우려가 없다.

또한, 밀착 필름층의 상온의 휨탄성률을 10∼100MPa로 하면, 밀착 필름층의 지지 돌기에 지지되어 있는 부분 이외의 부분이 휘고, 밀착 필름층에 대한 반도체 웨이퍼의 밀착에 지장을 초래할 우려가 없고, 또한 밀착 필름층에 대한 반도체 웨이퍼의 착탈이 곤란하게 되는 것을 막을 수도 있다.

또, 본 발명에 관계되는 반도체 웨이퍼의 보호 구조를 이용하여 반도체 웨이퍼를 연삭함으로써, 얇은 두께 웨이퍼나 대구경 웨이퍼의 이면 연삭시에 충분히 웨이퍼를 지지할 수가 있고, 웨이퍼를 만곡시키지 않고 극히 얇게까지 연삭가능하고, 웨이퍼를 파손시키지 않고 웨이퍼를 고정 지그로부터 분리할 수가 있다.

또, 본 발명에 관계되는 반도체 칩의 제조 방법에 의하면, 분할된 칩을 용이하게 분리할 수가 있고, 또한 강직성을 가지는 고정 지그를 이용함으로써, 선다이싱을 한 다음에 특수한 반송 장치를 사용하지 않고 다음 공정으로 진행될 수가 있다.

도 1은 본 발명에 관계되는 보유 지그 및 반도체 웨이퍼의 연삭 방법의 실시 형태에 있어서의 백그라인드 장치를 모식적으로 나타내는 평면 설명도이다.

도 2는 본 발명에 관계되는 보유 지그 및 반도체 웨이퍼의 연삭 방법의 실시 형태에 있어서의 백그라인드 장치를 모식적으로 나타내는 측면 설명도이다.

도 3은 본 발명에 관계되는 보유 지그의 실시 형태를 모식적으로 나타내는 단면 설명도이다.

도 4는 본 발명에 관계되는 보유 지그의 다른 실시 형태를 모식적으로 나타내는 단면 설명도이다.

도 5는 본 발명에 관계되는 반도체 웨이퍼의 보호 구조의 일례를 나타내는 개략 단면도이다.

도 6은 본 발명에 관계되는 반도체 웨이퍼의 보호 구조의 일례를 나타내는 개략 단면도이다.

도 7은 본 발명에 관계되는 반도체 웨이퍼의 보호 구조를 구성하는 지그 기대의 개략 상면도이다.

도 8은 본 발명에 관계되는 반도체 웨이퍼의 보호 구조를 구성하는 지그 기대의 개략 단면도이다.

도 9는 본 발명에 이용되는 고정 지그를 구성하는 지그 기대를 나타내는 개략 단면도이다.

도 10은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 11은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 12는 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 13은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 14는 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 15는 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 16은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 17은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 18은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 19는 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 20은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 21은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 22는 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 23은 본 발명에 관계되는 반도체 칩의 제조 방법의 일 공정을 나타내는 개략 단면도이다.

도 24는 본 발명에 관계되는 보유 지그의 실시예에 있어서, 웨이퍼의 두께·불균일의 측정점을 나타내는 평면 설명도이다.

도 25는 반도체 웨이퍼의 패턴 형성면에 보호 시트를 밀착하는 상태를 나타내는 사시 설명도이다.

도 26은 반도체 웨이퍼의 이면을 회전 숫돌로 백그라인드하는 상태를 나타내는 사시 설명도이다.

도 27은 반도체 웨이퍼의 손상된 이면을 화학 약품으로 에칭하는 상태를 나타내는 사시 설명도이다.

도 28은 반도체 웨이퍼의 패턴 형성면으로부터 보호 시트를 박리하는 상태를 나타내는 사시 설명도이다.

도 29는 다이싱 공정에서 캐리어 지그에 UV 테이프를 부착하는 상태를 나타내는 평면 설명도이다.

<부호의 설명>

1 보호 테이프(tape)

10 백그라인드(backgrid) 장치

13 테이블(table)

15 척 테이블(chuck table)

20 보유 지그(holding jig)

21 기판

22 오목 구멍(오목부)

23 지지 돌기

24 밀착 필름(밀착 필름층)

25 배기로

26 진공 펌프(부압원)

27 대전 방지층

30 연삭 장치

32 조(粗)연삭 장치

34 마무리 연삭 장치

50 점착 시트(sheet)

50A 점착 시트

60 고정 지그

61 지그 기대(jig base)

62 밀착층

63 측벽

64 돌기물

65 구획 공간

66 관통공

70 진공 장치

W 반도체 웨이퍼(wafer)

Wc 반도체 칩(chip)

Wg 반도체 웨이퍼의 연삭면

Ws 반도체 웨이퍼의 홈(groove)

이하, 도면을 참조하여 본 발명의 바람직한 실시의 형태를 설명하면, 본 실시 형태에 있어서의 반도체 웨이퍼의 백그라인드 장치(10)는, 도 1 내지 도 3에 나타내듯이, 가대(mount)(11)에 설치된 테이블(table)(13)과, 이 테이블(13)에 척 테이(chuck table)(15)을 개재하여 회전 가능하게 탑재된 복수의 보유 지그(20)와, 보유 지그(20)에 보유된 반도체 웨이퍼(W)의 이면을 조(粗)연삭과 마무리 연삭을 통하여 연삭 처리하는 연삭 장치(30)와, 연삭 처리된 반도체 웨이퍼(W)용의 세정 장치(40)를 구비하고, 약 775μm의 두께를 가지는 구경 300mm 타입의 반도체 웨이 퍼(W)를 백그라인드하여 100μm 이하의 두께로 박편화하도록 기능한다.

가대(11)는, 도 1이나 도 2에 나타내듯이, 전후 방향(도 1의 상하 방향)으로 길게 형성되고, 작업면의 전부(前部) 중앙에 핸들링(handling) 장치(12)가 설치됨과 아울러, 작업면의 대략 중앙부에 평면 원형의 테이블(13)이 상부를 노출한 상태로 회전 가능하게 설치되어 있고, 작업면의 후부에는 테이블(13)의 표면 후부에 상방으로부터 대향하는 연삭 장치(30)가 입설된다. 핸들링 장치(12)의 좌우 양측부에는, 백그라인드 전의 두꺼운 반도체 웨이퍼(W)를 복수매 정렬 수납한 웨이퍼 카세트(cassette)(14)와, 백그라인드 후의 얇은 반도체 웨이퍼(W)를 정렬 수납하는 웨이퍼 카세트(14A)가 각각 탑재된다.

테이블(13)은, 도 1이나 도 2에 나타내듯이, 예를 들면 소정의 재료를 사용하여 원판형으로 형성되고, 그 노출된 상부 표면의 둘레 방향에는 복수의 척 테이블(15)이 간격을 두어 회전 가능하게 지지됨과 아울러, 각 척 테이블(15)에는 보유 지그(20)가 착탈이 자유롭게 탑재되어 있고, 소정의 회전 각도로 회전(도 1의 화살표 참조)하여 보유 지그(20)의 위치를 핸들링 장치(12) 방향이나 연삭 장치(30) 방향으로 변경하도록 기능한다.

척 테이블(15)은 예를 들면 스테인리스강(stainless steel)제의 프레임(frame)에 다공질 세라믹스(ceramics)제의 원판이 끼워맞춰짐으로써 평탄한 평면 원형으로 구성되고, 가대(11) 내의 도시하지 않은 진공 장치의 감압에 기초하여, 반도체 웨이퍼(W)를 점착 보유한 보유 지그(20)를 착탈이 자유롭게 흡착 보유하도록 기능한다. 이 척 테이블(15)에 있어서의 보유 지그(20)의 배기로(25)에 대응하 는 위치는, 밀착 필름(24)으로 피복된 오목 구멍(22) 내를 감압하지 않도록 막아진다.

복수의 보유 지그(20)는, 도 1에 나타내듯이, 예를 들면 조연삭용의 반도체 웨이퍼(W)를 보유하는 보유 지그(20)와, 마무리 연삭용의 반도체 웨이퍼(W)를 보유하는 보유 지그(20)와, 대기 중인 반도체 웨이퍼(W) 등을 보유하는 보유 지그(20)를 구비하여 형성된다.

각 보유 지그(20)는, 도 3에 나타내듯이, 척 테이블(15)의 표면에 탑재되는 강성의 기판(21)과, 이 기판(21)에 형성되는 오목 구멍(22)과, 이 오목 구멍(22)에 돌설되는 복수의 지지 돌기(23)와, 오목 구멍(22)을 피복하여 복수의 지지 돌기(23)에 지지되고, 반도체 웨이퍼(W)의 표면인 패턴 형성면을 착탈이 자유롭게 밀착 보유하는 변형 가능한 밀착 필름(24)과, 이 밀착 필름(24)으로 피복된 오목 구멍(22) 내의 공기를 외부로 인도하고, 밀착 필름(24)을 변형시켜 반도체 웨이퍼(W)의 박리를 가능하게 하는 배기로(25)를 구비한 간소한 구조로 구성되고, 필요에 따라서 웨이퍼 카세트(14, 14A)나 기판 수납 용기(예를 들면, FOUP나 FOSB 등)에 수납된다.

기판(21)은 소정의 재료를 사용하여 0.5∼2.0mm 정도의 두께를 가지는 평탄한 박판으로 형성되고, 반도체 웨이퍼(W)보다도 조금 큰 평면 원형으로 이루어진다. 이 기판(21)의 재료로서는 예를 들면 알루미늄 합금, 마그네슘 합금, 스테인리스강 등의 금속 재료, 폴리아미드(PA), 폴리카보네이트(PC), 폴리프로필렌(PP), 아크릴, 폴리염화비닐 등의 수지 성형 재료, 유리를 들 수 있다.

이들 기판(21)의 재료는 자유롭게 선택할 수가 있지만, 보유 지그(20)나 기판(21)의 강성 확보의 관점에서, ASTM D74의 방법에 기초하여 바람직하게는 1GPa 이상의 휨탄성률을 얻을 수가 있는 것이 바람직하다. 이것은 휨탄성률이 1GPa 미만인 경우에는 기판(21)의 두께를 두껍게 하지 않으면 안 되고, 웨이퍼 카세트(14, 14A)나 기판 수납 용기에의 수납시에 불편을 초래하기 때문이다.

기판(21)의 두께는 바람직하게는 0.5∼2.0mm의 범위, 보다 바람직하게는 0.8∼1.5mm 정도로 되지만, 이것은 기판(21)의 두께가 0.5mm 미만인 경우에는, 박편화된 반도체 웨이퍼(W)의 핸들링시에 반도체 웨이퍼(W)가 휘거나 절곡하여 파손되기 때문이다. 역으로, 기판(21)의 두께가 2.0mm를 초과하는 경우에는, 웨이퍼 카세트(14, 14A)나 기판 수납 용기에 대한 출납시에 걸리고, 지장을 초래하기 때문이다.

오목 구멍(22)은 기판(21)의 표면 주연부를 제외한 대부분에 얕게 오목 형성되고, 반도체 웨이퍼(W) 이상의 크기의 평면 원형으로 이루어진다. 이 오목 구멍(22)은 바람직하게는 0.05∼0.5mm, 보다 바람직하게는 0.2mm 정도의 깊이(즉, 돌기 높이)로 형성되고, 그 저면에는 밀착 필름(24)을 하부로부터 지지하는 복수의 지지 돌기(23)가 병설된다.

복수의 지지 돌기(23)는 예를 들면 오목 구멍(22)의 저면에 성형법, 샌드블래스트(sandblast)법, 에칭(etching)법 등에 의해 간격을 두어 규칙적으로 배열되고, 각 지지 돌기(23)가 오목 구멍(22)의 깊이와 대략 동일 높이, 길이의 원기둥형으로 형성된다.

밀착 필름(24)은 예를 들면 에틸렌―메틸메타크릴레이트, 실리콘 고무, 우레탄계 엘라스토머, 직쇄상 저밀도 폴리에틸렌(LLPE), 에틸렌―메틸메타크릴레이트 공중합물, 올레핀계 열가소성 엘라스토머, 프로필렌―올레핀 공중합물 등을 사용하여 반도체 웨이퍼(W)보다도 큰 평면 원형의 박막으로 성형되고, 기판(21)의 표면 주연부에 접착됨과 아울러, 복수의 지지 돌기(23)의 평탄한 표면에 접착되어 있고, 오목 구멍(22)을 피복하여 그 저면과의 사이에 공기 유통용의 공간을 구획한다. 밀착 필름(24)의 재료로서는 상기에 열거한 중에서도 가요성(flexibility), 시공성, 점착 특성이 뛰어난 에틸렌―메틸메타크릴레이트가 최적이다.

배기로(25)는, 도 2나 도 3에 나타내듯이, 기판(21)의 하부 외측에 천공되어 그 하류부가 진공 펌프(26)에 박리용 테이블이나 박리용 핸드(hand) 등을 개재하여 착탈이 자유롭게 접속되어 있고, 진공 펌프(26)의 구동에 기초하여 밀착 필름(24)으로 피복된 오목 구멍(22) 내의 공기를 외부로 배기하여 부압화하도록 기능한다. 그리고, 이 공기의 배기에 의해 평탄한 밀착 필름(24)은 복수의 지지 돌기(23)에 추종하면서 오목 구멍(22)의 저면 방향으로 요철로 변형되고, 반도체 웨이퍼(W)의 패턴 형성면으로부터 부분적으로 이격하여 밀착 상태의 반도체 웨이퍼(W)의 박리를 용이화한다.

배기로(25)의 크기는 특히 한정되는 것은 아니지만, 백그라인드 작업에 악영향을 미치지 않게 2mm 이하인 것이 바람직하다. 또, 박리용 테이블이나 박리용 핸드는 도시하지 않지만, 진공 펌프(26)와 함께 백그라인드 장치(10)의 외부에 설치되어 있고, 백그라인드 장치(10)로부터 반출된 보유 지그(20)의 기판(21)을 착탈이 자유롭게 탑재한다.

연삭 장치(30)는, 도 1이나 도 2에 나타내듯이, 반도체 웨이퍼(W)의 이면에 상방으로부터 #320∼360 정도의 회전 숫돌(31)로 연삭액을 개재하여 조연삭 처리를 하는 조연삭 장치(32)와, 이 조연삭 장치(32)에 인접 배치되어 조연삭 처리된 반도체 웨이퍼(W)의 이면에 상방으로부터 #2000 정도의 회전 숫돌(33)로 연삭액을 개재하여 마무리 연삭 처리를 하는 마무리 연삭 장치(34)를 구비하여 구성된다.

그런데, 보유 지그(20)의 지지 돌기(23)와 밀착 필름(24)은 보유 지그(20)의 손상을 방지하거나 백그라인드 작업의 원활화나 용이화 등을 도모하는 관점에서 이하의 특징을 가지는 것이 바람직하다.

먼저, 복수의 지지 돌기(23)의 피치(pitch)(지지 돌기(23)의 중심으로부터 다른 지지 돌기(23)의 중심까지의 거리)는 바람직하게는 0.2∼2.0mm, 보다 바람직하게는 1mm 정도가 최적이다. 이것은 지지 돌기(23)와 지지 돌기(23)의 간격이 0.2mm 미만인 경우에는, 반도체 웨이퍼(W)의 박리시에 밀착 필름(24)이 과잉으로 늘여지므로, 반복 사용시에 밀착 필름(24)이 파단되거나 찢어지거나 할 우려가 있기 때문이다. 역으로, 지지 돌기(23)와 지지 돌기(23)의 간격이 2.0mm를 초과하는 경우에는, 지지 돌기(23) 상과 그 이외의 부분에서 반도체 웨이퍼(W)의 연삭 후에 있어서의 두께 불균일이 매우 커지기 때문이다.

또한, 복수의 지지 돌기(23)의 피치는 0.2∼2.0mm의 범위에서 자유롭게 변경할 수가 있지만, 지지 돌기(23)가 굵은 경우에는, 밀착 필름(24)으로부터의 반도체 웨이퍼(W)의 박리를 용이하게 하는 관점에서 피치를 확대하는 것이 바람직하다.

각 지지 돌기(23)는 폭이 바람직하게는 0.05∼1.0mm, 보다 바람직하게는 0.4mm 정도이고, 높이가 바람직하게는 0.05∼0.5mm, 보다 바람직하게는 0.2mm가 최적이다. 지지 돌기(23)의 폭이 0.05∼1.0mm의 범위인 것은, 지지 돌기(23)의 폭이 0.05mm 미만인 경우에는, 반도체 웨이퍼(W)의 박리시에 밀착 필름(24)에 지지 돌기(23)가 구멍을 뚫어 손상시키거나 지지 돌기(23) 자체의 강도 저하를 초래한다는 이유에 기초한다.

역으로, 지지 돌기(23)의 폭이 1.0mm를 초과하는 경우에는, 지지 돌기 부분의 반도체 웨이퍼(W)에 대한 밀착력이 필요 이상으로 커지고, 반도체 웨이퍼(W)의 박리가 곤란하게 된다는 이유에 기초한다.

지지 돌기(23)의 높이가 0.05∼0.5mm의 범위인 것은, 지지 돌기(23)의 높이가 0.05mm 미만인 경우에는, 밀착 필름(24)으로부터 반도체 웨이퍼(W)를 박리하는 것이 곤란하게 된다는 이유에 기초한다. 역으로, 지지 돌기(23)의 높이가 0.5mm를 초과하는 경우에는, 백그라인드시에 지지 돌기 부분의 반도체 웨이퍼(W)가 필요 이상으로 연삭되거나, 밀착 필름(24)이 필요 이상으로 늘여져 반도체 웨이퍼(W)의 밀착에 지장을 초래할 우려가 있다는 이유에 기초한다.

다음에, 밀착 필름(24)인데, 이 밀착 필름(24)의 두께는 바람직하게는 20∼200μm, 보다 바람직하게는 50∼100μm인 것이 최적이다. 이것은 밀착 필름(24)의 두께가 20μm 미만인 경우에는, 반복 사용시의 내구성이 부족하고, 또한 반도체 웨이퍼(W)의 패턴 형성면의 요철에 추종할 수가 없기 때문에, 백그라인드시에 밀착 필름(24)과 반도체 웨이퍼(W)의 사이에 연삭액이 침입하고, 반도체 웨이퍼(W)의 패 턴 형성면의 오염을 초래하기 때문이다.

역으로, 밀착 필름(24)의 두께가 200μm를 초과하는 경우에는, 반도체 웨이퍼(W)의 패턴 형성면의 요철에 추종할 수가 있지만, 밀착 필름(24)으로부터 반도체 웨이퍼(W)를 박리하는 작업에 장시간을 요하기 때문이다.

밀착 필름(24)의 인장파단강도는 JIS K7127의 시험 방법에 기초하여, 바람직하게는 5MPa 이상, 보다 바람직하게는 9MPa 이상인 것이 매우 적합하다. 이것은 밀착 필름(24)의 인장파단강도가 5MPa 미만인 경우에는, 변형시에 밀착 필름(24)이 파단될 우려가 있기 때문이다.

밀착 필름층의 인장파단신장은 JIS K7127의 시험 방법에 기초하여, 바람직하게는 500% 이상, 보다 바람직하게는600% 이상인 것이 매우 적합하다. 이것은 밀착 필름층의 인장파단신장이 500% 미만인 경우에는, 변형시에 밀착 필름(24)이 지지 돌기(23)에 추종할 수가 없고 파단될 우려가 있기 때문이다.

밀착 필름(24)의 상온의 휨탄성률은 ASTM D74의 방법에 기초하여, 바람직하게는 10∼100MPa의 범위 내, 보다 바람직하게는 27MPa이 좋다. 이것은 밀착 필름(24)의 휨탄성률이 10MPa 미만인 경우에는, 밀착 필름(24)의 지지 돌기(23)에 지지되어 있는 부분 이외의 부분이 중력으로 하방으로 휘어져 버리고, 밀착 필름(24)에 대한 반도체 웨이퍼(W)의 밀착에 지장을 초래한다는 이유에 기초한다. 역으로, 밀착 필름(24)의 휨탄성률이 100MPa을 초과하는 경우에는, 밀착 필름(24)의 변형에 지장을 초래하고, 밀착 필름(24)에 대한 반도체 웨이퍼(W)의 착탈이 곤란하게 된다는 이유에 기초한다.

밀착 필름(24)의 전단밀착력은 세로 30mm×가로 30mm×두께 3mm의 크기를 가지는 주지의 유리판에 밀착 필름(24)을 붙이고 휘감아 실리콘 웨이퍼의 미러면(mirror surface) 상에 배치하고, 유리판과 밀착 필름(24)의 전체에 900g의 하중을 5초간 가하고, 유리판을 웨이퍼와 평행하게 하중을 가하여 민 경우에, 움직이기 시작했을 때의 하중이 바람직하게는 20N 이상, 보다 바람직하게는 35N 이상으로 되는 것이 좋다.

이것은 움직이기 시작했을 때의 하중이 20N 미만인 경우에는, 반도체 웨이퍼(W)의 이면의 조연삭이 종료하여 마무리 연삭으로 옮겨지고, 반도체 웨이퍼(W)에 대한 연삭 장치(30)의 회전 숫돌(31, 33)의 압력이 개방되어 회전 가능한 상태로 될 때, 밀착 필름(24)으로부터 반도체 웨이퍼(W)가 박리하여 파손될 우려가 있다는 이유에 기초한다.

밀착 필름(24)의 밀착력은, 웨이퍼 상에 폭 25mm로 커트(cut)한 밀착 필름(24)을 배치하고, 이 밀착 필름(24)을 실리콘 웨이퍼의 미러면(mirror surface) 상에 공기가 침입하지 않게 고무 롤러(roller)로 압착하고, 20분 후에 밀착 필름(24)을 300mm/분의 속도로 180°의 각도를 붙여 박리했을 때, 박리 강도가 바람직하게는 2N/25mm 이하, 보다 바람직하게는 1N/25mm 이하로 되는 것이 최적이다.

이것은 박리 강도가 2N/25mm를 초과하는 경우에는, 보유 지그(20)로부터 공기를 배기해도, 밀착 필름(24)으로부터 반도체 웨이퍼(W)가 박리하기 어렵고, 백그라인드가 종료한 반도체 웨이퍼(W)를 분리하는데 지장을 초래하기 때문이다.

또한, 밀착 필름(24)으로부터 반도체 웨이퍼(W)를 박리할 때, 박리 대전이 생길 수가 있지만, 이 박리 대전을 방지하고 싶은 경우에는, 제조시의 밀착 필름(24)에 도전 카본(conductive carbon), 카본 나노튜브(carbon nanotube), 고분자형의 대전 방지제, 도전성 폴리머(conductive polymer) 등을 적당히 배합해도 좋고, 이들이 배합된 다른 층을 적층해도 좋다. 그 외의 부분에 대해서는 종래예와 마찬가지이다.

상기에 있어서, 반도체 웨이퍼(W)를 백그라인드에 의해 100μm 이하의 두께로 박편화하고, 다이싱(dicing) 공정에서 개개의 칩으로 분리하는 경우에는, 먼저 웨이퍼 카세트(14)에 미리 반도체 웨이퍼(W)의 패턴 형성면을 밀착 보유한 보유 지그(20)를 수납하여 백그라인드 장치(10)에 세트(set)하고, 웨이퍼 카세트(14)로부터 테이블(13)의 척 테이블(15) 상에 보유 지그(20)를 핸들링 장치(12)에 의해 옮겨 놓고, 척 테이블(15)에 보유 지그(20)를 대향시켜 감압 보유시킨다.

척 테이블(15)에 보유 지그(20)가 보유되면, 테이블(13)이 회전하여 보유 지그(20)를 핸들링 장치(12)측으로부터 연삭 장치(30)측으로 반송함과 아울러, 척 테이블(15)과 함께 보유 지그(20)가 회전하고, 연삭 장치(30)가 회전하는 반도체 웨이퍼(W)의 이면을 조연삭 장치(32)와 마무리 연삭 장치(34)의 회전 숫돌(31, 33)로 순차 연삭하고, 반도체 웨이퍼(W)가 박편화된 후 웨이퍼 카세트(14A)가 보유 지그(20)를 수납한다.

이러한 연삭시, 반도체 웨이퍼(W)는 밀착 필름(24)이 상기한 물성을 가지고 있으므로 확실히 밀착되고, 가령 회전 숫돌(31, 33)에 의해 연삭되어도 밀착 상태가 해제되지 않는다. 또, 연삭 처리 동안, 밀착 필름(24)에 반도체 웨이퍼(W)가 아 무런 동력이나 에너지 없이 밀착 보유되므로, 설비나 비용의 대폭적인 삭감을 기대할 수 있다.

그리고 그 후, 필요에 따라 반도체 웨이퍼(W)의 이면이 화학 약품(41)에 의해 약 1μm 정도 에칭되고, 연삭에 수반하는 손상층이 제거된다. 이 손상층의 제거에 의해 박편화된 칩의 강도가 향상되고 반도체의 신뢰성이 향상된다.

다음에, 반도체 웨이퍼(W)의 에칭된 이면이 중공(中空)의 캐리어 지그(carrier jig)(44)에 다이싱 공정에서 사용되는 다른 점착 테이프인 다이싱 테이프를 개재하여 고정됨과 아울러, 반도체 웨이퍼(W)가 보유 지그(20)로부터 분리된다. 구체적으로는, 박리용 테이블이나 박리용 핸드 등을 개재하여 접속된 진공 펌프(26)가 구동하여 보유 지그(20)의 밀착 필름(24)을 오목 구멍(22)의 저면 방향으로 요철로 변형시킴으로써, 반도체 웨이퍼(W)가 용이하게 박리 가능하게 되므로, 보유 지그(20)로부터 간단하게 분리할 수가 있다.

반도체 웨이퍼(W)를 다이싱 테이프에 의해 캐리어 지그(44)에 지지(도 29 참조)시키면, 다이싱 테이프의 잉여부를 커트함으로써, 캐리어 지그(44)의 중공부에 배치된 반도체 웨이퍼(W)를 숫돌에 의해 개개의 칩으로 분리할 수가 있다.

상기 구성에 의하면, 일회용의 보호 시트(1) 대신에 반복 사용 가능한 보유 지그(20)를 사용하므로, 반도체 웨이퍼(W)의 패턴 형성면에 보호 시트(1)를 1매마다 부착시킬 필요가 전혀 없다. 따라서, 보호 시트(1)의 폐기에 수반하는 폐기물의 증가를 방지하거나 보호 시트(1)의 재료를 선택하는 자유도가 좁혀진다는 문제를 확실히 해소할 수가 있다.

또, 밀착 필름(24)에는 점착제가 사용되고 있지 않기 때문에, 이른바 「풀 잔류(adhesive residue)」가 생기는 일이 전혀 없다. 또, 보호 시트(1)를 생략할 수가 있으므로 풀 잔류가 발생하는 것이 있을 수 없고, 반도체 웨이퍼(W)의 패턴 형성면에 잔류한 점착제가 도통 불량의 원인으로 될 우려를 극히 유효하게 배제할 수가 있다.

또, 가령 반도체 웨이퍼(W)를 75μm 이하로 얇게 박편화해도, 밀착 필름(24)의 밀착력에 의해 반도체 웨이퍼(W)의 파손 방지를 크게 기대할 수 있다. 또, 밀착 필름(24)이 단순한 엘라스토머(elastomer)가 아니라 엘라스토머 필름이므로, 탄성 변형 영역 내에서 확실히 반복하여 사용할 수가 있고, 또한 엘라스토머 필름을 20∼50μm의 두께로 하면, 반도체 웨이퍼(W)를 분리하는 시간을 단축하는 것이 가능하게 된다.

또, 오목 구멍(22)의 저면에 밀착 필름(24)을 접착 지지하는 복수의 지지 돌기(23)를 배열하므로, 밀착 필름(24)이 광범위에 걸쳐 과잉으로 크게 움푹 들어가거나, 반도체 웨이퍼(W)의 자세가 무너져 경사지거나, 위치 어긋남으로 탈락하는 것을 확실히 방지하는 것이 가능하게 된다.

다음에, 도 4는 본 발명의 다른 실시 형태를 나타내는 것으로, 이 경우에는 보유 지그(20)의 밀착 필름(24)에 탄성 변형 가능한 대전 방지층(27)을 반도체 웨이퍼(W)에 접촉하지 않게 이면측으로부터 적층하여 접착하고, 밀착 필름(24)과 대전 방지층(27)을 일체화하도록 하고 있다.

대전 방지층(27)은 예를 들면 에틸렌―메틸메타크릴레이트제의 필름이나 얇 은 엘라스토머 등으로 이루어지고, 측쇄에 화학식 1로 표시되는 제4급 암모늄염을 가지는 대전 방지성의 수지, 유기 도전성 폴리머, 금속 산화물, 및 또는 카본이 첨가된다. 그 외의 부분에 대해서는 상기 실시 형태와 마찬가지이므로 설명을 생략한다.

식 중 R¹, R² 및 R³은 탄소수 1∼10의 알킬기를 나타내고, R⁴는 탄소수 1∼10의 알킬렌기를 나타내고, X^―는 음이온을 나타낸다.

본 실시 형태에 있어서도 상기 실시 형태와 마찬가지의 작용 효과를 기대할 수 있고, 또한 밀착 필름(24)에 정전기가 축적되기 어려운 대전 방지층(27)을 더하여 다층 구조로 하므로, 박리 대전의 방지 외에 밀착 필름(24)의 다양화를 도모하거나 내구성을 향상시킬 수가 있는 것은 분명하다.

또한, 상기 실시 형태에서는 오목 구멍(22)을 피복하는 밀착 필름(24)을 단순히 나타냈지만, 밀착 필름(24)에 흑색, 짙은 감색, 갈색 등의 암색을 착색하고, 광의 반사에 의해 화상 해석에 지장을 초래하거나 더러움이 현재화하는 것을 방지 하도록 해도 좋다. 또한, 반도체 웨이퍼(W)의 이면을 화학 약품(41)으로 에칭하였지만, 배수 처리가 용이한 폴리싱(polishing)에 의해 손상층을 제거해도 좋다.

다음에, 도면을 참조하면서 본 발명에 관계되는 반도체 웨이퍼의 보호 구조 및 반도체 웨이퍼의 연삭 방법을 구체적으로 설명한다.

본 발명에 관계되는 반도체 웨이퍼의 보호 구조는 도 5 및 도 6에 나타내듯이 반도체 웨이퍼(W)의 회로면 상에 적층된 점착 시트(50) 및 고정 지그(60)가 이 순서로 적층된다.

고정 지그(60)는 지그 기대(jig base)(61)와 밀착층(62)으로 이루어진다. 지그 기대(61)의 형상으로서는, 대략 원형, 대략 타원형, 대략 직사각형, 대략 다각형을 들 수 있고, 대략 원형이 바람직하다. 지그 기대(61)의 일방의 면에는, 도 7 및 도 8에 나타내듯이, 복수의 돌기물(64)이 간격을 두어 상방으로 돌출하여 형성되어 있다. 돌기물(64)의 형상은 특히 한정되지 않지만, 원기둥형 또는 원뿔대형이 바람직하다. 이 돌기물(64)을 가지는 면의 외주부에는 돌기물(64)과 대략 동일 높이의 측벽(63)이 형성되어 있다.

또, 돌기물(64)을 가지는 면 상에는 밀착층(62)이 적층되어 있다. 이 밀착층(62)은 측벽(63)의 상면에서 접착되지만, 돌기물(64)의 상면과 밀착층(62)은 접착되어도 좋고 접착되어 있지 않아도 좋다. 지그 기대(61)의 돌기물(64)을 가지는 면, 즉 지그 기대(61)와 밀착층(62)의 사이에는 돌기물(64), 측벽(63) 및 밀착층(62)에 의해 구획 공간(65)이 형성되어 있다. 한편, 지그 기대(61)의 돌기물(64)을 가지지 않는 면에는, 이 면측의 외부와 구획 공간(65)을 관통하는 관통공(66)이 지그 기대(61)의 두께 방향으로 설치되어 있다.

또한, 관통공(66)은 지그 기대(61)에 적어도 1개가 설치되어 있으면 좋고, 복수개가 설치되어 있어도 좋다. 또, 지그 기대(61)의 돌기물(64)을 가지지 않는 면의 관통공(66) 대신에, 지그 기대(61)의 수평 방향으로 관통공(66)을 설치함과 아울러, 지그 기대(61)의 측벽(63)에 개구부를 설치하고, 이 관통공(66)의 개구부에 착탈이 자유로운 진공 장치(70)를 접속함으로써, 구획 공간(65) 내의 기체를 배기하여 밀착층(62)을 요철 형상으로 변형시킬 수가 있다.

지그 기대(61)의 재질은 기계 강도가 뛰어난 것이면 특히 한정되지 않지만, 예를 들면 폴리카보네이트, 폴리프로필렌, 폴리에틸렌, 폴리에틸렌테레프탈레이트 수지, 아크릴 수지, 폴리염화비닐 등의 열가소성 수지; 알루미늄 합금, 마그네슘 합금, 스테인리스강 등의 금속 재료; 유리 등의 무기 재료; 유리 섬유 강화 에폭시 수지 등의 유기 무기 복합 재료 등을 들 수 있다. 또, 지그 기대(61)의 휨탄성률은 1GPa 이상인 것이 바람직하다. 이러한 휨탄성률을 가지고 있으면, 지그 기대(61)의 두께를 필요 이상으로 두껍게 하지 않고 강직성을 부여할 수가 있다. 이러한 재료를 이용함으로써, 반도체 웨이퍼(W)의 이면 연삭 후에 반도체 웨이퍼(W)를 만곡시키지 않고 충분히 지지할 수가 있다.

지그 기대(61)의 외경은 반도체 웨이퍼(W)의 외경과 대략 동일 또는 반도체 웨이퍼(W)의 외경보다 큰 것이 바람직하다. 지그 기대(61)가 반도체 웨이퍼(W)의 규격 크기의 최대 직경(예를 들면 300mm 직경)에 대응할 수 있는 외경을 가지고 있으면, 그것보다 작은 모든 반도체 웨이퍼(W)에 대해서 적용할 수가 있다. 또, 지그 기대(61)의 두께는 0.5∼2.0mm가 바람직하고, 0.5∼1.0mm가 보다 바람직하다. 지그 기대(61)의 두께가 상기 범위에 있으면, 반도체 웨이퍼(W)의 이면 연삭 후에 반도체 웨이퍼(W)를 만곡시키지 않고 충분히 지지할 수가 있다.

돌기물(64) 및 측벽(63)의 높이는 0.05∼0.5mm가 바람직하다. 또, 돌기물(64)의 상면의 직경은 0.05∼1.0mm가 바람직하다. 또한, 돌기물의 간격은 0.2∼2.0mm가 바람직하다. 돌기물(64)의 크기 및 돌기물(64)의 간격이 상기 범위에 있으면, 진공 장치(70)에 의해 구획 공간(65) 내의 기체를 흡인함으로써 밀착층(62)을 충분히 요철 형상으로 변형시킬 수가 있고, 점착 시트(50) 부착의 반도체 웨이퍼(W)를 용이하게 밀착층(62)으로부터 분리할 수가 있다. 또한, 밀착층(62)의 요철의 변형을 몇 번이나 반복한 후에도, 원래의 평탄한 상태로 계속 복원시킬 수가 있다. 관통공(66)의 직경은 특히 한정되지 않지만 2mm 이하가 바람직하다.

이러한 지그 기대(61)는 예를 들면 열가소성의 수지 재료를 금형을 이용하여 가열 성형하고, 지그 기대(61)의 저부, 측벽(63) 및 돌기물(64)을 일체로 제조해도 좋고, 평면 원형판 상에 측벽(63) 및 돌기물(64)을 형성하여 제조해도 좋고, 혹은 오목형 원판의 오목부 내표면에 돌기물(64)을 형성하여 제조해도 좋다.

돌기물(64)의 형성 방법으로서는, 전주법(electroforming)에 의해 금속을 소정의 형상으로 석출시키는 방법, 스크린 인쇄(screen printing)에 의해 돌기물(64)을 형성하는 방법, 평면 원형판 상에 포토레지스트(photoresist)를 적층하고, 노광, 현상하여 돌기물(64)을 형성하는 방법 등을 들 수 있다. 또, 금속제의 평면 원형판의 표면을 에칭(etching)에 의해 돌기물 형성 부분을 남기고 침식 제거하는 방 법이나 샌드블래스트(sandblast)에 의해 평면 원형판의 표면을 돌기물 형성 부분을 남기고 제거하는 방법 등에 의해 지그 기대(61)를 제조할 수도 있다.

또한, 관통공(66)은 돌기물(64)을 형성하기 전에 미리 형성해도 좋고, 후에 형성해도 좋다. 또, 지그 기대(61)의 성형과 동시에 형성해도 좋다.

지그 기대(61)의 돌기물(64)을 가지는 면 상에는 밀착층(62)이 형성되어 있다. 이 밀착층(62)의 재질로서는, 가요성(flexibility), 유연성, 내열성, 탄성, 점착성 등이 뛰어난 우레탄계, 아크릴계, 불소계, 또는 실리콘계의 엘라스토머(elastomer)를 들 수 있다. 이 엘라스토머에는 필요에 따라서 보강성 필러(filler)나 소수성 실리카(silica) 등의 각종 첨가제를 첨가해도 좋다.

밀착층(62)은 지그 기대(61)와 대략 동일 형상의 평판인 것이 바람직하고, 밀착층(62)의 외경은 지그 기대(61)의 외경과 대략 동일한 것이 바람직하고, 두께는 20∼200μm가 바람직하다. 밀착층(62)의 두께가 20μm 미만에서는, 흡인의 반복에 대한 기계적인 내구성이 부족하게 될 수가 있다. 한편, 밀착층(62)의 두께가 200μm를 초과하면, 흡인에 의한 점착 시트(50)와의 박리에 현저히 시간이 걸릴 수가 있어 바람직하지 않다.

또, 밀착층(62)의 인장파단강도는 5MPa 이상인 것이 바람직하고, 인장파단신도는 500% 이상인 것이 바람직하다. 인장파단강도나 인장파단신도가 상기 범위에 있으면, 밀착층(62)의 변형을 몇 번이나 반복한 경우라도, 밀착층(62)의 파단도 느슨해짐도 발생하지 않고, 원래의 평탄한 상태로 복원시킬 수가 있다.

또, 밀착층(62)의 휨탄성률은 10∼100MPa의 범위가 바람직하다. 밀착층(62) 의 휨탄성률이 10MPa 미만인 경우, 밀착층(62)은 돌기물(64)과의 접점 이외의 부분은 중력으로 휘어버리고, 반도체 웨이퍼(W)에 밀착할 수 없게 되는 경우가 있다. 한편, 100MPa을 초과하면 흡인에 의한 변형이 일어나기 어려워져 반도체 웨이퍼(W)를 용이하게 박리할 수가 없게 되는 경우가 있다.

또, 밀착층(62)의 점착 시트(50)에 접하는 측의 면의 전단밀착력은 35N 이상인 것이 바람직하다. 35N 미만의 경우, 반도체 웨이퍼(W)의 전단 방향(웨이퍼면에 수평 방향)으로 힘이 가해진 경우에 반도체 웨이퍼(W)가 점착 시트(50)마다 박리하고, 반도체 웨이퍼(W)를 파손시킬 우려가 있다. 본 발명에 있어서 전단밀착력은 밀착층(62)과 실리콘 웨이퍼의 미러면(mirror surface)의 사이에서 측정한 값을 말하고, 세로 30mm×가로 30mm×두께 3mm의 크기를 가지는 주지의 유리판에 밀착층(62)을 붙여 실리콘으로 이루어지는 미러 웨이퍼(mirror wafer) 상에 배치하고, 유리판과 밀착층(62)의 전체에 900g의 하중을 5초간 가하고, 유리판을 미러 웨이퍼와 평행하게 하중을 가하여 민 경우에, 움직이기 시작했을 때의 하중을 측정한 것이다.

또한, 밀착층(62)의 밀착력은 2N/25mm 이하인 것이 바람직하다. 이것을 초과하는 값에서는, 밀착층(62)과 점착 시트(50)의 기재(51)의 밀착이 너무 커져 블로킹(blocking) 상태로 되고, 흡인에 의한 박리가 가능하지 않게 될 우려가 있다. 또한, 본 발명에 있어서 밀착력이라는 것은 밀착층(62)을 웨이퍼의 미러면에 붙이고, 이것을 박리했을 때의 박리 강도를 말한다.

이러한 밀착층(62)은 예를 들면 캘린더(calender)법, 프레스(press)법, 코팅(coating)법, 또는 인쇄법 등에 의해, 미리 상기 엘라스토머로 이루어지는 필름 을 제작하고, 이 엘라스토머 필름을 지그 기대(61)의 적어도 측벽(63)의 상면에 접착함으로써 형성할 수가 있고, 이에 의해 구획 공간(65)이 형성된다. 상기 밀착층(62)을 접착하는 방법으로서는, 아크릴 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 혹은 엘라스토머 수지로 이루어지는 접착제를 개재하여 접착하는 방법, 밀착층(62)이 히트씰(heat seal)성인 경우에 히트씰에 의해 접착하는 방법을 들 수 있다.

밀착층(62)의 표면에는 비점착 처리가 되어 있어도 좋고, 특히 요철 형상으로 변형했을 때에 점착 시트(50)와 접촉하는 돌기물(64) 상부의 밀착층 표면만이 비점착 처리되어 있는 것이 바람직하다. 이와 같이 처리하면, 밀착층(62)이 변형하기 전에는 밀착층 표면의 비점착 처리되어 있지 않은 부분에서 점착 시트(50)에 밀착하고, 요철 형상으로 변형한 밀착층(62)은 돌기물(64) 상부의 표면, 즉 비점착성의 볼록부 표면만으로 점착 시트(50)와 접촉하고 있기 때문에, 점착 시트(50) 부착의 반도체 웨이퍼(W)를 더 용이하게 밀착층(62)으로부터 분리할 수가 있다.

비점착 처리 방법으로서는 예를 들면 진공 장치(70)에 의해 구획 공간(65) 내의 공기를 흡인하여 밀착층(62)을 요철 형상으로 변형시키고, 볼록부 선단을 숫돌 롤러(roller) 등에 의해 물리적으로 조면화(粗面化)하는 방법, UV 처리하는 방법, 비점착성 고무를 적층하는 방법, 비점착성 도료를 코팅하는 방법 등을 들 수 있다. 또, 비점착부는 상기 볼록부는 아니고, 밀착층(62)의 중심을 지나도록 십자로 패턴 형성해도 좋다. 비점착부의 표면 거칠기는 산술평균 거칠기(Ra)가 1.6μm 이상이 바람직하고, 1.6∼12.5μm가 보다 바람직하다. 비점착부를 상기 범위의 표 면 거칠기로 조면화함으로써, 밀착층(62)은 열화하지 않고, 또한 점착 시트(50) 부착의 반도체 웨이퍼(W)를 용이하게 밀착층(62)으로부터 분리할 수가 있다.

또한, 본 발명에 있어서의 반도체 웨이퍼의 보호 구조 및 반도체 웨이퍼의 연삭 방법에 이용되는 고정 지그(60)로서 상기 보유 지그(20)를 이용해도 좋다.

본 발명의 반도체 웨이퍼의 보호 구조는 밀착층(62) 상에 점착 시트(50)가 적층되어 있다. 점착 시트(50)는, 도 5 및 도 6에 나타내듯이, 적어도 기재(51)와 점착제층(52)으로 이루어지는 것이 바람직하고, 도 6에 나타내듯이 기재(51)와 점착제층(52)의 사이에 중간층(53)을 가지는 것이 보다 바람직하다.

점착 시트(50)는 응력 완화성이 뛰어난 것이 바람직하고, 인장 시험에 있어서의 10% 신장시의 응력 완화율이 1분 후에 통상 40% 이상, 바람직하게는 50% 이상, 더 바람직하게는 60% 이상이다. 응력 완화율은 높을수록 바람직하고, 그 상한은 이론적으로는 100%이지만, 경우에 따라서는 99.9%, 99%, 혹은 95%라도 좋다. 이러한 응력 완화성이 뛰어난 점착 시트(50)를 피착체에 붙이면, 신속하게 잔류 응력이 감쇠한다. 따라서, 극히 얇게까지 연삭되고 무르게 된 반도체 웨이퍼(W)라도, 고정 지그(60)와 점착 시트(50)를 박리한 후 점착 시트(50)의 잔류 응력이 극히 작아지고 있으므로, 만곡시키지 않고 보유할 수 있다.

점착 시트(50)에 이용되는 기재(51)는 수지 시트이면 특히 한정되지 않고 사용 가능하다. 수지 시트로서는 예를 들면 저밀도 폴리에틸렌, 직쇄 저밀도 폴리에틸렌, 폴리프로필렌, 폴리부텐 등의 폴리올레핀, 에틸렌 초산비닐 공중합체, 에틸렌 (메트)아크릴산 공중합체, 에틸렌 (메트)아크릴산에스테르 공중합체 등의 에틸 렌 공중합체, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리염화비닐, 아크릴 고무, 폴리아미드, 우레탄, 폴리이미드 등의 수지 필름을 들 수 있다. 기재(51)는 이들의 단층이라도 좋고 적층체로 이루어져도 좋다.

또, 가교 등의 처리를 한 시트(sheet)라도 좋다.

기재(51)의 두께는 바람직하게는 30∼1000μm, 더 바람직하게는 50∼800μm, 특히 바람직하게는 80∼500μm이다. 또, 기재(51)는 적어도 고정 지그(60)의 밀착층(62)에 맞닿는 면의 표면 에너지가 20∼60mN/m인 것이 바람직하고, 25∼50mN/m가 보다 바람직하다. 표면 에너지가 상기 범위에 있으면, 밀착층(62)의 밀착력이 최적으로 되고, 블로킹도 밀착력 부족에 의한 웨이퍼의 탈락도 일어나지 않는다.

또, 기재(51)는 표면 거칠기(산술평균 거칠기(Ra))가 1.0μm 이하인 것이 바람직하고, 0.2μm 이하가 보다 바람직하다. 산술평균 거칠기(Ra)가 상기 범위에 있으면, 밀착층(62)과 점착 시트(50)의 밀착력을 저하시키는 요인이 없기 때문에 안정된 밀착력이 얻어진다.

또한, 기재(51)는 -5∼80℃의 온도 범위에 있어서의 동적 점탄성의 tanδ의 최대값이 0.5 이상인 것이 바람직하고, 0.5∼2.0이 보다 바람직하고, 0.7∼1.8이 특히 바람직하다. 기재(51)의 tanδ의 최대값이 상기 범위에 있는 점착 시트(50)는 회로면에 범프(bump)와 같은 요철이 형성되어 있는 반도체 웨이퍼(W)를 보호 대상으로 하는 경우라도, 요철에 의한 압력의 차를 분산시키고, 연삭면에 딤플(dimple)이 형성되기 어렵게 할 수가 있다. 연삭면에 딤플이 생기면, 반도체 칩은 파손되기 쉬어지고, 이것을 조립해 넣은 반도체 장치는 저신뢰성으로 된다.

기재(51)가 상기 물성을 만족시키기 위한 수단은 특히 한정되지 않고, 기재(51)로서 사용하는 수지 그 자체가 상기 물성을 나타내는 것이라도, 다른 첨가제를 가함으로써 상기 물성을 나타내는 것이라도 좋다. 또, 기재(51)는 경화성 수지를 성막, 경화한 것이라도, 열가소성 수지를 성막한 것이라도 좋다.

이러한 물성을 나타내는 경화성 수지로서는, 광경화형 수지, 열경화형 수지 등이 이용되고, 바람직하게는 광경화형 수지가 이용된다. 광경화형 수지로서는, 예를 들면, 광중합성의 우레탄아크릴레이트계 올리고머(oligomer)를 주제로 한 수지 조성물 또는 폴리엔·티올계 수지 등이 바람직하게 이용된다.

우레탄아크릴레이트계 올리고머는 폴리에스테르형 또는 폴리에테르형 등의 폴리올 화합물과 다가 이소시아네이트 화합물 등을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프리폴리머(prepolymer)에 히드록실기를 가지는 (메트)아크릴레이트를 반응시켜 얻어진다.

본 발명에서 바람직하게 이용되는 우레탄아크릴레이트계 올리고머의 분자량은 1000∼50000, 더 바람직하게는 2000∼30000의 범위에 있다. 상기의 우레탄아크릴레이트계 올리고머는 1종 단독으로 또는 2종 이상을 조합하여 이용할 수가 있다.

상기와 같은 우레탄아크릴레이트계 올리고머만으로는 성막이 곤란한 경우가 많기 때문에, 통상은 광중합성의 모노머로 희석하여 성막한 후 이것을 경화하여 기재를 얻어도 좋다.

기재(51)를 상기 광경화형 수지로 형성하는 경우에는, 당해 수지에 광중합 개시제를 배합함으로써, 광조사에 의한 중합 경화 시간 및 광조사량을 줄일 수가 있다. 이러한 광중합 개시제로서는, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물, 퍼록사이드 화합물 등의 광개시제, 아민이나 퀴논 등의 광증감제 등을 들 수 있고, 구체적으로는 1―히드록시시클로헥실페닐케톤, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, β―클로로안트라퀴논 등을 예시할 수 있다.

광중합 개시제의 사용량은 수지의 합계 100중량부에 대해서 바람직하게는 0.05∼15중량부, 더 바람직하게는 0.1∼10중량부, 특히 바람직하게는 0.5∼5중량부이다.

상기와 같은 경화성 수지는 올리고머 또는 모노머를 전술의 물성값으로 되도록 여러 가지의 조합의 배합으로부터 선택할 수가 있다.

또, 상기 수지 중에 tanδ값을 향상시키는 것이 가능한 첨가물을 첨가하는 것이 바람직하다. 이러한 tanδ값을 향상시키는 것이 가능한 첨가물로서는, 탄산칼슘, 실리카, 운모 등의 무기 필러(filler), 철, 납 등의 금속 필러를 들 수 있고, 특히 비중이 큰 금속 필러가 유효하다. 또한, 상기 수지 중에 탄산칼슘, 실리카, 운모 등의 무기 필러, 철, 납 등의 금속 필러, 안료나 염료 등의 착색제 등의 첨가물이 함유되어 있어도 좋다.

기재(51)는 액상의 수지(경화 전의 수지, 수지의 용액 등)를 상기 밀착층(62) 상에 박막 형상으로 캐스트(cast)한 후에, 이것을 소정의 수단에 의해 필름화함으로써 제조할 수 있다. 이러한 제법에 의하면, 성막시에 수지에 걸리는 응력 이 적고 피쉬아이(fish-eye)의 형성이 적다. 또, 막 두께의 균일성도 높고, 두께 정밀도는 통상 2% 이내로 된다. 다른 성막 방법으로서 T 다이(die)나 인플레이션(inflation)법에 의한 압출 성형이나 캘린더법에 의해, 기재(51)를 단층의 필름으로서 제조하는 방법을 들 수 있다.

본 발명에서는 이와 같이 하여 얻어진 기재(51) 상에 후술하는 점착제층(52)이나 중간층(53)을 형성하여 점착 시트(50)를 얻을 수가 있다. 점착제층(52)은 종래부터 공지의 여러 가지의 감압성(pressure sensitive) 점착제에 의해 형성될 수 있다. 이러한 점착제로서는, 하등 한정되는 것은 아니지만, 예를 들면 고무계, 아크릴계, 실리콘계, 폴리비닐에테르 등의 점착제가 이용된다. 또, 에너지선 경화형이나 가열 발포형, 수팽윤형의 점착제도 이용할 수가 있다. 본 발명에 있어서 에너지선 경화형, 특히 자외선 경화형 점착제가 바람직하게 이용된다.

에너지선 경화형 점착제는 일반적으로는 아크릴계 점착제와 에너지선 중합성 화합물을 주성분으로 하여 이루어진다. 에너지선 경화형 점착제에 이용되는 에너지선 중합성 화합물로서는, 분자 내에 광중합성 탄소―탄소 이중 결합을 적어도 2개 이상 가지는 저분자량 화합물이 널리 이용되고, 구체적으로는 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노히드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 혹은 1, 4―부틸렌글리콜디아크릴레이트, 1, 6―헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트 등이 이용된다.

에너지선 경화형 점착제 중의 아크릴계 점착제와 에너지선 중합성 화합물의 배합비는, 아크릴계 점착제 100중량부에 대해서 에너지선 중합성 화합물은 10∼1000중량부, 바람직하게는 20∼500중량부, 특히 바람직하게는 50∼200중량부의 범위의 양으로 이용되는 것이 바람직하다. 이 경우에는 얻어지는 점착 시트(50)는 초기의 접착력이 크고, 또한 에너지선 조사 후에는 점착력은 크게 저하된다. 따라서, 이면 연삭 종료 후에 있어서의 반도체 웨이퍼(W)와 에너지선 경화형 점착제층의 계면에서의 박리가 용이하게 된다.

또, 에너지선 경화형 점착제는 측쇄에 에너지선 중합성기를 가지는 에너지선 경화형 공중합체로 형성되어 있어도 좋다. 이러한 에너지선 경화형 공중합체는 점착성과 에너지선 경화성을 겸비하는 성질을 가진다. 에너지선 경화형 점착제에 광중합 개시제를 배합함으로써, 광조사에 의한 중합 경화 시간 및 광조사량을 줄일 수가 있다. 이러한 광중합 개시제로서는, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물, 퍼록사이드 화합물 등의 광개시제, 아민이나 퀴논 등의 광증감제 등을 들 수 있고, 구체적으로는 1―히드록시시클로헥실페닐케톤, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, β―클로로안트라퀴논 등을 예시할 수 있다.

광중합 개시제의 사용량은 점착제의 합계 100중량부에 대해서 바람직하게는 0.05∼15중량부, 더 바람직하게는 0.1∼10중량부, 특히 바람직하게는 0.5∼5중량부 이다. 상기 점착제 중의 폴리머 성분을 부분 가교하기 위해서 가교제를 이용해도 좋다. 이 가교제로서는 예를 들면 에폭시계 가교제, 이소시아네이트계 가교제, 메틸올계 가교제, 킬레이트계 가교제, 아지리딘계 가교제 등이 이용된다.

상기와 같은 아크릴계 에너지선 경화형 점착제는 에너지선 조사 전에는 반도체 웨이퍼(W)에 대해서 충분한 접착력을 가지고, 에너지선 조사 후에는 접착력이 현저히 감소한다. 즉, 에너지선 조사 전에는 점착 시트(50)와 반도체 웨이퍼(W)를 충분한 접착력으로 밀착시켜 표면 보호를 가능하게 하고, 에너지선 조사 후에는 연삭된 반도체 웨이퍼(W)로부터 용이하게 박리할 수가 있다. 점착제층(52)의 두께는 그 재질에도 따르지만, 통상은 3∼100μm 정도이고, 바람직하게는 10∼50m 정도이다.

점착제층(52)은 23℃에 있어서의 탄성률이 바람직하게는 5.0×10⁴∼1.0×10⁸Pa, 보다 바람직하게는 7.0×10⁴∼8.0×10⁷Pa, 특히 바람직하게는 8.0×10⁴∼5.0×10⁷Pa의 범위에 있다. 또한, 점착 시트(50)가 중간층(53)을 가지는 경우, 점착제층(52)의 23℃에 있어서의 탄성률은 5.0×10⁴∼1.0×10⁷Pa의 범위에 있고, 바람직하게는 6.0×10⁴∼5.0×10⁶Pa, 보다 바람직하게는 8.0×10⁴∼1.0×10⁶Pa의 범위에 있다. 또한, 점착제층(52)을 후술하는 에너지선 경화형 점착제로 형성하는 경우에는, 상기 탄성률은 에너지선 조사 전의 점착제층의 탄성률을 나타낸다.

점착제층(52)의 23℃에 있어서의 탄성률이 5.0×10⁴Pa보다 낮으면 점착 시트(50)의 단부로부터 점착제가 스며나오거나, 응집력의 부족에 의해, 연삭에 의한 힘에 대해 전단 변형하기 쉬워지고, 연삭 후의 반도체 웨이퍼(W)의 두께의 불균일이 커져 버린다. 또, 반도체 웨이퍼(W)의 회로면에 형성되는 범프(bump)의 오목부에 잠입한 점착제에 전단력이 가해지면, 웨이퍼면에 점착제가 잔류할 우려가 높아진다. 반대로, 점착제층(52)의 23℃에 있어서의 탄성률이 1.0×10⁸Pa보다 높아지면, 점착제층(52)이 단단하게 되고, 범프의 요철에 추종하기 어렵게 되고, 연삭 후의 반도체 웨이퍼(W)의 두께의 불균일을 크게 하거나, 범프와 점착 시트(50)의 간극으로부터 연삭 가공의 냉각수가 침입하는 등의 문제가 일어나기 쉽게 된다.

필요에 따라서 설치되는 중간층(53)은 23℃에 있어서의 탄성률이 점착제층(52)의 23℃에 있어서의 탄성률 이하이고, 바람직하게는 점착제층(52)의 탄성률의 1∼100%, 더 바람직하게는 10∼90%, 특히 바람직하게는 30∼80%의 범위에 있다. 점착제층(52)과 중간층(53)의 23℃에 있어서의 탄성률이 전술한 관계이면, 반도체 웨이퍼 회로에 설치된 범프가 30μm를 초과하는 것 같은 고저차를 가지고 있어도, 그 요철에 충분히 추종하여 부착이 가능하게 될 뿐만 아니라, 점착제층(52)에 대한 전단력도 분산되기 때문에, 박리시에 점착제가 잔류하기 어렵게 된다. 또, 웨이퍼면 상의 범프가 밀집해 있는 부분과 드문드문한 부분의 사이도 두께차가 없게 되도록 부착할 수 있다.

중간층(53)의 재질로서는, 상기 물성을 만족시키는 한 특히 한정은 되지 않 고, 예를 들면 아크릴계, 고무계, 실리콘계 등의 각종의 점착제 조성물, 및 기재(51)의 조제에 이용될 수 있는 자외선 경화형 수지, 및 열가소성 엘라스토머 등이 이용된다.

또한, 상기 중간층(53)의 상면, 즉 점착제층(52)이 설치되는 측의 면에는 점착제의 밀착성을 향상시키기 위해, 코로나(corona) 처리를 하거나 프라이머(primer) 등의 다른 층을 설치해도 좋다.

중간층(53)과 점착제층(52)의 합계 두께는 점착 시트(50)가 부착되는 피착체의 범프 높이, 범프 형상, 범프 간격의 피치(pitch) 등을 고려하여 적당히 선정되고, 일반적으로는 중간층(53)과 점착제층(52)의 합계 두께는 범프 높이의 50% 이상, 바람직하게는 100∼200%로 되도록 선정하는 것이 바람직하다. 이와 같이 중간층(53)과 점착제층(52)의 합계 두께를 선정하면, 회로면의 요철에 점착 시트(50)가 따르게 되어 요철차를 해소할 수 있다. 이 때문에 중간층(53)의 두께도 회로면의 요철차에 따라 예를 들면 5∼500μm의 범위에 있다.

점착 시트(50)는 상기 점착제를 나이프 코터(knife coater), 롤 코터(roll coater), 그라비어 코터(gravure coater), 다이 코터(die coater), 리버스 코터(reverse coater) 등 일반에 공지된 방법에 따라 기재(51) 상에 적당한 두께로 도포하고 건조시켜 점착제층(52)을 형성하고, 다음에 필요에 따라 점착제층(52) 상에 박리 시트를 붙임으로써 얻어진다. 또, 반대로 박리 시트의 박리 처리면에 점착제층(52)을 형성한 후, 기재(51)에 붙임으로써 점착 시트(50)를 얻어도 좋다.

중간층(53)을 형성하는 경우에는, 기재(51) 상에 중간층(53)을 형성하는 수 지를 도포한 후, 필요한 수단으로 수지를 건조 또는 경화시켜 중간층(53)을 형성하고, 이 중간층(53) 상에 상기 방법에 의해 점착제층(52)을 형성함으로써 중간층(53) 부착 점착 시트(50)가 얻어진다. 또, 박리 시트의 박리면에 중간층(53)을 형성하고 기재(51)에 전사하고, 이 박리 시트를 벗긴 중간층(53)의 면에 다른 박리 시트 상에 형성한 점착제층(52)을 붙여 중간층(53) 부착 점착 시트(50)를 얻어도 좋다.

본 발명의 반도체 웨이퍼의 보호 구조는 반도체 웨이퍼(W), 점착 시트(50) 및 고정 지그(60)가 이 순서로 적층되어 있고, 반도체 웨이퍼(W)와 점착 시트(50)는 점착제층(52)을 개재하여 반도체 웨이퍼(W)의 회로면이 부착되고, 점착 시트(50)와 고정 지그(60)는 기재(51)와 밀착층(62)이 밀착하여 적층되어 있다. 이러한 반도체 웨이퍼(W)의 보호 구조는 예를 들면 극히 얇은 반도체 웨이퍼(W)의 보관, 이송, 혹은 가공시에 있어서의 표면 보호 구조로서 매우 적합하고, 특히 반도체 웨이퍼(W)의 이면을 극히 얇게까지 연마할 때에 회로면을 보호하기 위한 반도체 웨이퍼 보호 구조로서 유용하다.

이러한 반도체 웨이퍼의 보호 구조는, 먼저 점착 시트(50)와 반도체 웨이퍼(W)의 회로면을 붙이고, 다음에 이 점착 시트 부착 반도체 웨이퍼(W)의 기재(51)와 고정 지그(60)의 밀착층(62)을 붙임으로써 얻어진다. 또, 역으로 고정 지그(60)의 밀착층(62)과 점착 시트(50)의 기재(51)를 붙이고, 다음에 이 점착 시트(50)의 점착제층(52)의 면에 반도체 웨이퍼(W)의 회로면을 붙여도 좋다. 최초에 반도체 웨이퍼(W)와 점착 시트(50)를 부착하는 공정 순서 이외의 부착에서는, 계면에 공기를 말려들게 하지 않도록 진공 하에서 처리하는 것이 바람직하다.

본 발명의 반도체 웨이퍼의 연삭 방법은 이러한 보호 구조를 이용하여 반도체 웨이퍼(W)를 보호하면서, 반도체 웨이퍼(W)의 이면을 그라인더(grinder) 등의 웨이퍼 연삭 장치에 의해 소정의 두께까지 연삭하는 방법이다. 구체적으로는, 반도체 웨이퍼의 보호 구조의 지그 기대측을 웨이퍼 연삭 장치의 처리 테이블에 탑재하여 이면 연삭한다. 이 연삭 가공 동안, 지그 기대(61)는 처리 테이블에 흡인 고정되어 있지만, 지그 기대(61)의 관통공(66)에 맞닿는 처리 테이블의 흡착면을 막는 등을 하여, 처리 테이블은 관통공(66)을 통해 구획 공간(65)의 기체를 흡인할 수 없는 구조로 되어 있다. 이 연삭에 의해 반도체 웨이퍼(W)는 예를 들면 두께 30μm∼100μm에까지 연삭되게 되어 있다.

통상의 점착 시트를 사용한 반도체 웨이퍼(W)의 이면 연삭 후에, 처리 테이블로부터 반도체 웨이퍼(W)를 꺼내면, 부착시의 장력이 점착 시트 중에 잔류 응력으로서 축적되어 있기 때문에, 반도체 웨이퍼(W)를 극히 얇게까지 연삭하면, 극히 얇은 반도체 웨이퍼(W)가 만곡할 수가 있다. 그런데, 본 발명의 반도체 웨이퍼의 보호 구조에서는, 고정 지그(60)의 강직성에 의해 점착 시트(50)의 내부 응력의 영향을 받지 않고, 또 고정 지그(60)를 박리한 후라도, 응력 완화성이 뛰어난 점착 시트(50)를 사용함으로써, 극히 얇은 반도체 웨이퍼(W)의 만곡은 경감된다.

다음에, 고정 지그(60)를 분리하고 점착 시트(50)의 박리를 한다. 구체적으로는, 지그 기대(61)의 관통공(66)에 진공 장치를 접속하고, 구획 공간(65) 내의 기체를 관통공(66)으로부터 흡인하여 밀착층(62)을 요철 형상으로 변형시키고, 반 도체 웨이퍼(W)를 측벽(63)의 상면 및 밀착층(62)의 볼록부 상면만으로 점착 시트(50)를 개재하여 고정 지그(60)와 접촉시킨다. 이에 의해 점착 시트(50) 부착 반도체 웨이퍼(W)와 고정 지그(60)의 밀착력이 저하되고, 점착 시트(50) 부착 반도체 웨이퍼(W)로부터 용이하게 고정 지그(60)를 용이하게 분리할 수가 있다(a 공정).

이어서, 반도체 웨이퍼(W)를 개편화(個片化)하기 위한 다이싱 테이프(dicing tape)를 반도체 웨이퍼(W)의 연삭면에 붙임(b 공정)과 아울러, 점착 시트(50)를 반도체 웨이퍼(W)로부터 박리한다(c 공정). 점착 시트(50)의 박리는 박리용의 접착 테이프를 이용하여 점착 시트(50)가 180°방향으로 벗겨지도록 하는 것이 바람직하다. 180°방향으로 벗기면, 반도체 웨이퍼(W)의 평면 방향으로밖에 힘이 가해지지 않고, 부서지기 어렵게 됨과 아울러, 회로면에의 풀 잔류도 적게 된다.

또한, 고정 지그(60)의 분리 공정(a 공정), 다이싱 테이프의 부착 공정(b 공정), 점착 시트(50)의 박리 공정(c 공정)은, a>b>c순, a>c>b순, b>a>c순의 어느 순서로 실시해도 좋다. 특히, 고정 지그(60)를 박리하기 전에 다이싱 테이프를 붙이고 링 프레임(ring frame)에 고정하는 공정 순서(b>a>c)로 실시하면, 반도체 웨이퍼(W)가 취약한 상태로 취급되는 공정이 없기 때문에 바람직하다.

다이싱 테이프에 부착된 반도체 웨이퍼(W)는 그 후, 다이싱 공정, 다이 본딩(die bonding) 공정 등의 공정을 거쳐 가공되고, 반도체 장치가 제조된다.

다음에, 도면을 참조하면서 본 발명에 관계되는 반도체 칩의 제조 방법에 대해서 구체적으로 설명한다.

<고정 지그>

먼저, 본 발명에 관계되는 반도체 칩의 제조 방법에 대해서는, 이미 기술한 보유 지그(20)나 고정 지그(60)를 그대로 사용할 수가 있다.

<점착 시트>

본 발명에서는 반도체 웨이퍼의 회로면을 보호하기 위해서, 필요에 따라 도 18에 나타내듯이 반도체 웨이퍼(W)의 회로면에 점착 시트(50A)를 부착해도 좋다. 이 점착 시트(50A)는 기재와 점착제층으로 이루어지고, 기재와 점착제층의 사이에 중간층을 가지는 것이 보다 바람직하다.

(기재)

점착 시트(50A)에 이용되는 기재는 수지 시트라면 특히 선택되지 않고 사용 가능하다. 이러한 수지 시트로서는, 예를 들면 저밀도 폴리에틸렌, 직쇄 저밀도 폴리에틸렌, 폴리프로필렌, 폴리부텐 등의 폴리올레핀, 에틸렌 초산비닐 공중합체, 에틸렌 (메트)아크릴산 공중합체, 에틸렌 (메트)아크릴산에스테르 공중합체 등의 에틸렌 공중합체, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리염화비닐, 아크릴 고무, 폴리아미드, 우레탄, 폴리이미드 등의 수지 필름을 들 수 있다. 기재는 이들의 단층이라도 좋고 적층체로 이루어져도 좋다. 또, 가교 등의 처리를 한 시트라도 좋다. 또한, 기재는 경화성 수지를 성막, 경화한 것이라도, 열가소성 수지를 성막한 것이라도 좋다.

기재의 두께는 바람직하게는 30∼1000μm, 더 바람직하게는 50∼800μm, 특히 바람직하게는 80∼500μm이다. 또, 기재는 적어도 고정 지그(60)의 밀착층(62)에 맞닿는 면의 표면 에너지가 20∼60mN/m가 바람직하고, 25∼50mN/m가 보다 바람 직하다. 표면 에너지가 상기 범위에 있으면, 밀착층(62)의 밀착력이 최적으로 되고, 블로킹도 밀착력 부족에 의한 웨이퍼의 탈락도 일어나지 않는다.

또, 기재는 표면 거칠기(산술평균 거칠기(Ra))가 1.0μm 이하가 바람직하고, 0.2μm 이하가 보다 바람직하다. 산술평균 거칠기(Ra)가 상기 범위에 있으면, 밀착층(62)과 점착 시트(50A)의 밀착력을 저하시키는 요인이 없기 때문에 안정된 밀착력이 얻어진다. 기재는 수지 필름으로 이루어지고, 상기의 물성을 만족시키는 한 특히 한정되지 않고, 수지 그 자체가 상기 물성을 나타내는 것이라도, 다른 첨가제를 가하거나 표면 처리를 하여 상기 물성으로 되는 것이라도 좋다. 또한, 상기 수지 중에 탄산칼슘, 실리카, 운모 등의 무기 필러, 철, 납 등의 금속 필러, 안료나 염료 등의 착색제 등의 첨가물이 함유되어 있어도 좋다.

기재는 액상의 수지(경화 전의 수지, 수지의 용액 등)를 캐스트(cast)용 공정 시트에 박막 형상으로 캐스트한 후에, 이것을 소정의 수단에 의해 필름화함으로써 제조할 수 있다. 이러한 제법에 의하면, 성막시에 수지에 걸리는 응력이 적고, 피쉬아이(fish-eye)의 형성이 적다. 또, 막 두께의 균일성도 높고, 두께 정밀도는 통상 2% 이내로 된다. 또, 다른 제조 방법으로서는, T 다이나 인플레이션법에 의한 압출 성형이나 캘린더법에 의해, 기재를 단층의 필름으로서 제조하는 방법을 들 수 있다.

(점착제층)

점착제층은 종래부터 공지의 여러 가지의 감압성 점착제에 의해 형성될 수 있다. 이러한 점착제로서는 하등 한정되는 것은 아니지만, 예를 들면 고무계, 아크 릴계, 실리콘계, 폴리비닐에테르 등의 점착제가 이용된다. 또, 에너지선 경화형이나 가열 발포형, 수팽윤형의 점착제도 이용할 수가 있다. 본 발명에 있어서, 에너지선 경화형, 특히 자외선 경화형 점착제가 바람직하게 이용된다.

에너지선 경화형 점착제는 일반적으로는 아크릴계 점착제와 에너지선 중합성 화합물을 주성분으로 하여 이루어진다. 에너지선 경화형 점착제에 이용되는 에너지선 중합성 화합물로서는, 광조사에 의해 삼차원 망상화할 수 있는 분자 내에 광중합성 탄소―탄소 이중 결합을 적어도 2개 이상 가지는 저분자량 화합물이 널리 이용되고, 구체적으로는 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노히드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 혹은 1, 4―부틸렌글리콜디아크릴레이트, 1, 6―헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트 등이 이용된다.

에너지선 경화형 점착제 중의 아크릴계 점착제와 에너지선 중합성 화합물의 배합비는, 아크릴계 점착제 100중량부에 대해서 에너지선 중합성 화합물은 10∼1000중량부, 바람직하게는 20∼500중량부, 특히 바람직하게는 50∼200중량부의 범위의 양으로 이용되는 것이 바람직하다. 이 경우에는 얻어지는 점착 시트(50A)는 초기의 접착력이 크고, 또한 에너지선 조사 후에는 점착력은 크게 저하된다. 따라서, 이면 연삭 종료 후에 있어서의 반도체 칩과 에너지선 경화형 점착제층의 계면에서의 박리가 용이하게 된다.

또, 에너지선 경화형 점착제는 측쇄에 에너지선 중합성기를 가지는 에너지선 경화형 공중합체로 형성되어 있어도 좋다. 이러한 에너지선 경화형 공중합체는 점착성과 에너지선 경화성을 겸비하는 성질을 가진다. 에너지선 경화형 점착제에 광중합 개시제를 배합시킴으로써, 광조사에 의한 중합 경화 시간 및 광조사량을 줄일 수가 있다. 이러한 광중합 개시제로서는, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물, 퍼록사이드 화합물 등의 광개시제, 아민이나 퀴논 등의 광증감제 등을 들 수 있고, 구체적으로는 1―히드록시시클로헥실페닐케톤, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, β―클로로안트라퀴논 등을 예시할 수 있다.

광중합 개시제의 사용량은 점착제의 합계 100중량부에 대해서 바람직하게는 0.05∼15중량부, 더 바람직하게는 0.1∼10중량부, 특히 바람직하게는 0.5∼5중량부이다.

상기 점착제 중의 폴리머 성분을 부분 가교하기 위해서 가교제를 이용해도 좋다. 이 가교제로서는 예를 들면 에폭시계 가교제, 이소시아네이트계 가교제, 메틸올계 가교제, 킬레이트계 가교제, 아지리딘계 가교제 등이 이용된다.

상기와 같은 아크릴계 에너지선 경화형 점착제는 에너지선 조사 전에는 반도체 웨이퍼(W)에 대해서 충분한 접착력을 가지고, 에너지선 조사 후에는 접착력이 현저히 감소한다. 즉, 에너지선 조사 전에는 점착 시트(50A)와 반도체 웨이퍼(W)를 충분한 접착력으로 밀착시키고 표면 보호를 가능하게 하고, 에너지선 조사 후에는 연삭된 반도체 칩으로부터 용이하게 박리할 수가 있다. 점착제층의 두께는 그 재질에도 따르지만, 통상은 3∼100μm 정도이고, 바람직하게는 10∼50μm 정도이다.

(중간층)

반도체 웨이퍼(W)의 회로면에 요철차가 큰 범프가 형성되어 있는 경우에는, 점착제층을 범프의 요철면에 추종시키기 위해서, 점착 시트(50A)에 있어서, 기재와 점착제층의 층간에 중간층을 설치해도 좋다. 중간층의 재질로서는 상기 물성을 만족시키는 한 특히 한정되지 않고, 예를 들면 아크릴계, 고무계, 실리콘계 등의 각종의 점착제 조성물, 자외선 경화형 수지 및 열가소성 엘라스토머 등이 이용된다.

중간층과 점착제층의 합계 두께는 점착 시트(50A)가 부착되는 피착체의 범프 높이, 범프 형상, 범프 간격의 피치 등을 고려하여 적당히 선정되고, 일반적으로는 중간층과 점착제층의 합계 두께는 범프 높이의 50% 이상, 바람직하게는 100∼200%로 되도록 선정하는 것이 바람직하다. 이와 같이 중간층과 점착제층의 합계 두께를 선정하면, 회로면의 요철에 점착 시트(50A)가 따르게 되어 요철차를 해소할 수 있다. 이 때문에 중간층의 두께도 회로면의 요철차에 따라 예를 들면 5∼500μm의 범위에 있다.

(점착 시트의 제조 방법)

점착 시트(50A)는 상기 점착제를 나이프 코터, 롤 코터, 그라비어 코터, 다이 코터, 리버스 코터 등 일반에 공지된 방법에 따라 기재 상에 적당한 두께로 도포하고 건조시켜 점착제층을 형성하고, 다음에 필요에 따라 점착제층 상에 박리 시트를 붙임으로써 얻어진다. 반대로, 박리 시트의 박리 처리면에 점착제층을 형성한 후 기재에 붙임으로써 점착 시트(50A)를 얻어도 좋다.

중간층을 형성하는 경우에는, 기재 상에 중간층을 형성하는 수지를 도포한 후 필요한 수단으로 수지를 건조 또는 경화시켜 중간층을 형성하고, 이 중간층 상에 상기 방법에 의해 점착제층을 형성함으로써 중간층 부착 점착 시트(50A)가 얻어진다. 또, 박리 시트의 박리면에 중간층을 형성하고 기재에 전사하고, 이 박리 시트를 벗긴 중간층의 면에 다른 박리 시트 상에 형성한 점착제층을 붙여 중간층 부착 점착 시트(50A)를 얻어도 좋다.

<전사 테이프>

고정 지그(60) 또는 점착 시트(50A) 상에서 개편화(個片化)된 반도체 칩(Wc)을 픽업(pick up)할 수 있도록 하기 위해, 반도체 칩(Wc)을 전사 테이프(80)에 전사한다. 이 전사 테이프(80)는 점착 시트(50A)와 마찬가지로 기재와 점착제층으로 이루어지고, 전사된 반도체 칩(Wc)을 픽업할 수 있을 정도의 박리력을 나타내는 재박리성 점착 시트나, 에너지선의 조사에 의해 점착력을 저감 또는 소실할 수 있는 에너지선 경화형 점착 시트가 바람직하게 이용된다. 이러한 전사 테이프(80)는 이른바 시판 중인 다이싱 시트(dicing sheet)와 같은 것도 사용할 수 있다.

<반도체 칩의 제조 방법>

본 발명에 관계되는 반도체 칩의 제조 방법에서는, 먼저 복수의 회로가 형성된 반도체 웨이퍼(W)의 회로면측에 당해 회로를 따라 반도체 웨이퍼(W)의 두께보다 얕은 벤 자국 깊이(cut depth)의 홈(groove)(Ws)을 형성한다(도 12). 홈(Ws)은 반도체 웨이퍼(W)의 표면에 형성된 복수의 회로를 구획하도록 형성된다. 홈(Ws)의 깊 이는 목적으로 하는 칩의 두께보다도 약간 깊은 정도라면 특히 한정되지 않는다. 홈(Ws)의 형성은 다이싱 장치의 다이싱 블레이드(dicing blade) 등을 이용하여 행해진다.

다음에, 홈(Ws)을 형성한 면에 이 면과 밀착층(62)이 맞닿도록 고정 지그(60)를 부착한다(도 13). 그 후 반도체 웨이퍼(W)의 이면(연삭면)(Wg)을 그라인더를 이용하여 연삭함으로써 반도체 웨이퍼(W)의 두께를 얇게 함과 아울러, 최종적으로는 개개의 반도체 칩(Wc)으로 분할한다. 즉, 홈(Ws)의 저부가 제거될 때까지 이면 연삭을 하고, 반도체 웨이퍼(W)를 각 회로마다 칩화한다(도 14). 또한, 필요에 따라서 이면 연삭을 함으로써, 소정 두께의 복수의 반도체 칩(이하, 「칩 군」이라고도 한다)(Wc)이 얻어진다.

이 연삭 가공 동안, 지그 기대(61)는 처리 테이블에 흡인 고정되어 있지만, 지그 기대(61)의 관통공(66)에 맞닿는 처리 테이블의 흡착면을 막는 등을 하여, 처리 테이블은 관통공(66)을 통하여 구획 공간(65)의 기체를 흡인할 수 없는 구조로 되어 있다. 고정 지그(60)가 극히 강직한 지지체로 되기 때문에, 반도체 웨이퍼(W)는 예를 들면 100μm 이하, 특히 50μm 이하의 극히 얇게까지 연삭 가공할 수가 있다.

얻어진 칩 군의 픽업 방법은 특히 한정되지 않지만, 예를 들면, 이하의 방법이 바람직하게 채용될 수 있다. 분할된 각 반도체 칩(Wc)을 정렬 상태를 유지한 채로 연삭면(이면)에 픽업용 전사 테이프(80)를 부착한다(도 15). 전사 테이프(80)는 칩 군보다 면적이 넓고, 그 주위가 프레임(81)으로 고정된다.

다음에, 진공 장치(70)에 의해 고정 지그(60)의 관통공(66)으로부터 구획 공간(65) 내의 기체를 흡인하여 밀착층(62)을 요철 형상으로 변형시키고, 반도체 칩(Wc)을 측벽(63)의 상면 및 밀착층(62)의 볼록부 상면만으로 고정 지그(60)와 접촉시킨다(도 16). 이에 의해 반도체 칩(Wc)과 고정 지그(60)의 밀착력이 저하되어 고정 지그(60)로부터 용이하게 분리할 수가 있고, 반도체 칩(Wc)은 전사 테이프(80)에 전사된다(도 17).

이와 같이 하여 전사 테이프(80)에 전사된 반도체 칩(Wc)을 종래 공지의 방법으로 전사 테이프(80)로부터 픽업(pick up)하고, 통상의 공정을 거쳐 반도체 장치가 제조된다. 전사 테이프(80)를 에너지선 경화형 점착제로 형성한 경우에는, 전사 테이프(80)의 기재측으로부터 에너지선을 조사하여 전사 테이프(80)의 접착력을 저하시킴으로써, 반도체 칩(Wc)을 전사 테이프(80)로부터 용이하게 픽업할 수가 있다.

또, 회로면의 요철이 크고 밀착층(62)에서는 반도체 웨이퍼(W)를 꽉 고정할 수 없는 경우에는, 홈(Ws)이 형성된 회로면에 점착 시트(50A)를 붙이고(도 18), 그 점착 시트(50A)의 기재면에 고정 지그(60)를 부착한다(도 19). 회로면에 전극 등의 범프가 형성되고, 요철의 크기가 더 큰 경우에는 중간층을 가지는 점착 시트(50A)가 이용된다.

그 후, 점착 시트(50A)를 개재하여 고정 지그(60)에 고정된 웨이퍼(W)도 전술과 같이 이면 연삭을 하고, 더 개편화된 칩 군은 전사 테이프(80)에 전사된다(도 20∼도 23). 다음에, 반도체 칩(Wc)으로부터 점착 시트(50A)를 제거한다. 점착제층 을 에너지선 경화형 점착제로 형성한 경우에는, 점착 시트(50A)의 기재측으로부터 에너지선을 조사하여 점착제층의 접착력을 저하시킴으로써, 반도체 칩(Wc)으로부터 점착 시트(50A)를 용이하게 박리할 수가 있다.

또, 상기의 공정 대신에, 전사 테이프(80)를 칩 군에 부착하기 전에 고정 지그(60)를 점착 시트(50A)의 기재면으로부터 분리한 후, 칩 군을 전사 테이프(80)에 전사하고, 다음에 점착 시트(50A)를 박리하는 순이라도 좋다.

실시예

이하, 본 발명에 관계되는 보유 지그를 반도체 웨이퍼의 백그라인드(backgrind) 장치에 사용하여 300mm 타입의 반도체 웨이퍼를 백그라인드한 실시예를 설명한다.

먼저, 도 3 또는 도 4에 나타내는 보유 지그를 표 1에 나타내듯이 구성을 다르게 하여 실시예 1에서 실시예 17까지 제조하고, 각 보유 지그를 반도체 웨이퍼의 백그라인드 장치에 있어서의 척 테이블(chuck table)에 지지시켜 300mm 타입의 반도체 웨이퍼를 백그라인드하고, 반복 내구성, 분리 시간, 연삭액의 침입, 웨이퍼 보유력, 웨이퍼 두께, 웨이퍼 두께 불균일의 평가 항목에 대해서 평가하였다.

표 1에 나타내는 밀착 필름의 인장파단강도, 인장파단신장, 휨탄성률, 전단밀착력, 밀착력에 대해서는 실시 형태 중에 기재한 방법에 의해 구하였다. 또, 표 1에 나타내는 기판 및 밀착 필름의 재료에 대해서는 이하와 같이 하였다.

유필론(등록상표) E―2000R〔휨탄성률 2.3GPa(ISO 178로 측정)〕

폴리카보네이트(표 1에서는 PC의 약칭으로 표시)(미츠비시엔지니어링플라스틱스 제조)

WH302 에틸렌―메틸메타크릴레이트 공중합물(스미토모화학 제조)

KE941―U 실리콘 고무(신에츠화학공업 제조)

KE742―U 실리콘 고무(신에츠화학공업 제조)

T3712 프로필렌―올레핀 공중합물(스미토모화학 제조)

KE1950―20 실리콘 고무(신에츠화학공업 제조)

FS370 직쇄 저밀도 폴리에틸렌(스미토모화학 제조)

플라틸론 U01 우레탄계 엘라스토머(바이엘 제조)

<평가 방법>

반복 내구성: N=5로 하고, 775μm의 두께를 가지는 300mm 타입의 반도체 웨이퍼를 설정값인 75μm까지 연삭하고, 파손이 생긴 횟수의 최소값을 나타내는 것으로 하였다. 파손이 생기지 않으면 100회까지 반복하였다.

분리 시간: 진공 펌프를 구동하여 보유 지그의 밀착 필름을 변형시키고, 반도체 웨이퍼가 분리 가능하게 될 때까지의 시간을 나타내었다.

연삭액의 침입: 연삭 후의 보유 지그에 있어서의 연삭액의 침입흔의 최대 침입 거리를 나타내었다.

웨이퍼 보유력: 보유 지그의 밀착 필름에 반도체 웨이퍼를 밀착 보유시킴과 아울러, 양면으로부터 진공 척(chuck)에 의해 고정하고, 벗김 방향으로 인장시켰을 때의 강도를 나타내었다

웨이퍼 두께: 도 5에 나타내듯이, 연삭 후의 반도체 웨이퍼 17점의 두께를 측정하고 평균값으로 나타내었다.

웨이퍼 두께 불균일: 도 5에 나타내듯이, 연삭 후의 반도체 웨이퍼 17점의 두께를 측정하고, 최대값―최소값의 제일 큰 값을 나타내었다.

<평가 결과>

실시예 1의 경우에는, 지지 돌기의 피치, 지지 돌기의 폭, 지지 돌기의 높이, 밀착 필름의 두께, 파단강도, 파단신장, 휨탄성률, 전단밀착력, 밀착력의 모두가 바람직한 범위에 있고, 반복 내구성이 뛰어난 결과를 얻었다. 또, 반도체 웨이퍼를 분리하는데 필요한 시간도 매우 짧고, 연삭액의 침입도 문제가 없는 레벨(level)이고, 웨이퍼 보유력도 충분히 강하고, 웨이퍼 두께는 조정 가능한 범위이고, 웨이퍼 두께 불균일도 충분히 작게 할 수가 있었다.

실시예 2의 경우에는, 실시예 1과 비교하면, 지지 돌기의 피치를 바람직한 범위 내에서 작게 함과 아울러, 지지 돌기의 폭, 지지 돌기의 높이를 바람직한 범위 내에서 작게 함으로써, 분리 시간이 조금 길게 되었다. 그렇지만, 충분히 사용할 만한 범위 내이고, 또한 두께 불균일에 관해서는 실시예 1보다 조금이지만 양호한 결과를 얻었다.

실시예 3의 경우에는, 바람직한 범위로부터 지지 돌기의 피치를 벗어나게 하여 작게 하고, 지지 돌기의 폭, 지지 돌기의 높이를 바람직한 범위 내에서 작게 했으므로, 분리 시간이 7초로 되었다. 그렇지만, 웨이퍼 두께 불균일에 대해서는 더 개선 경향이 있는 것을 확인하였다.

실시예 4의 경우에는, 지지 돌기의 피치, 지지 돌기의 폭, 지지 돌기의 높이를 바람직한 범위로부터 벗어나게 하여 작게 하고, 밀착 필름의 두께를 바람직한 범위 내에서 작게 했으므로, 분리 시간이 11초로 되고, 연삭액의 침입도 2mm로 크게 되었다. 그러나, 웨이퍼 두께 불균일에 대해서는 더 개선 경향이 있는 것을 확인하였다.

실시예 5의 경우에는, 지지 돌기의 피치를 1mm로 되돌리고, 지지 돌기의 폭, 지지 돌기의 높이, 밀착 필름의 두께를 바람직한 범위 내에서 작게 하였다. 실시예 1과 비교하면, 분리 시간이 길어지고, 연삭액의 침입 정도도 크게 되었지만, 실용상 충분한 결과를 얻을 수가 있었다.

실시예 6의 경우에는, 실시예 1과 비교하여 지지 돌기의 피치, 지지 돌기의 폭, 지지 돌기의 높이를 바람직한 범위 내에서 크게 하였다. 그 결과, 분리에 요하는 시간이 현저히 개선되고, 또 웨이퍼 두께가 두껍게 되었지만, 조정 가능한 범위였다.

실시예 7의 경우에는, 지지 돌기의 피치, 지지 돌기의 폭, 지지 돌기의 높이를 바람직한 범위로부터 벗어나게 하여 크게 하였다. 그 결과, 분리 시간은 1초 이하로 매우 양호하였지만, 반복 내구성에서는 가장 짧은 것으로 84회째에서 파손을 확인하였다. 또, 웨이퍼 두께가 조정 가능한 범위이지만 두껍게 되고, 두께 불균일도 11μm로 되었다.

실시예 8의 경우에는, 실시예 1과 비교하여 밀착 필름의 두께만 바람직한 범위 내에서 작게 하였다. 그 결과, 분리 시간은 현저히 개선되었다. 또, 연삭액의 침입은 2mm로 되었지만 문제 없는 범위였다.

실시예 9의 경우에는, 실시예 1과 비교하여 밀착 필름의 두께만 바람직한 범위를 벗어나게 하여 작게 하였다. 분리 시간은 양호하였지만, 반복 내구성에서는 최단 66회째에서 파손을 확인하였다. 또, 연삭액의 침입은 4mm로 되고, 이 범위에 형성된 칩이 있는 경우에는 세정을 요하는 것을 확인하였다.

실시예 10의 경우에는, 실시예 1과 비교하여 밀착 필름의 두께를 바람직한 범위 내에서 두껍게 하였다. 그 결과, 분리 시간이 34초로 길게 되었지만, 연삭액의 침입이 1mm 미만으로 양호하고, 다른 특성에 대해서도 좋은 결과를 얻었다.

실시예 11의 경우에는, 실시예 10보다 더 밀착 필름을 두껍게 하여 바람직한 범위 외로 하였다. 그 결과, 연삭액의 침입에 대해서는 1mm 미만으로 양호하였지만, 분리에 요하는 시간이 68초로 되었다.

실시예 12의 경우에는, 밀착 필름의 재질을 변경하였다. 이에 수반하여 파단강도가 바람직한 범위 내에서 작아지고, 파단신장이 바람직한 범위를 벗어나 작아졌다. 실시예 1과 비교하면, 반복 내구성만이 58회로 떨어지는 결과로 되었다.

실시예 13의 경우에는, 밀착 필름의 재질을 변경함과 아울러, 파단강도, 파단신장을 바람직한 범위로부터 제외하여 작게 하였다. 그 결과, 반복 내구성이 32회이고, 실시예 12보다도 떨어지는 결과로 되었다.

실시예 14의 경우에는, 밀착 필름의 재질을 변경하였다. 이에 수반하여 파단강도가 바람직한 범위로부터 벗어나 작게 되고, 휨탄성률이 바람직한 범위 내에서 작게 되었지만, 파단신장이 바람직한 범위에서 크게 향상되었다. 또, 실시예 1과 비교하면, 반복 내구성은 45회로 떨어지지만, 연삭액의 침입은 1mm 미만이고, 매우 양호한 결과를 얻었다.

실시예 15의 경우에는, 밀착 필름 재질을 변경하여 휨탄성률을 바람직한 범위로부터 벗어나게 하여 작게 하였지만, 파단신장을 900%로 향상시켰다. 그 결과, 연삭액의 침입은 1m 미만으로 매우 양호하였지만, 분리에 요하는 시간이 72초로 되었다.

실시예 16의 경우에는, 밀착 필름의 재료를 변경하고, 휨탄성률이 바람직한 범위를 초과하여 커지게 하였다. 그 결과, 연삭액의 침입 정도가 5mm로 크고, 웨이퍼의 세정을 요하였다.

실시예 17의 경우에는, 밀착 필름의 재료를 변경하여 휨탄성률이 바람직한 범위를 초과하여 커지게 하고, 전단밀착력을 바람직한 범위로부터 벗어나게 하여 작게 하였다. 그 결과, 연삭액의 침입이 35mm로 되고, 웨이퍼의 세정이 부득이하게 되었다.

다음에, 본 발명에 관계되는 반도체 웨이퍼의 보호 구조의 실시예를 설명하지만, 본 발명은 이 실시예에 의해 하등 한정되는 것은 아니다. 또, 이하의 방법에 의해 평가하였다.

(휨탄성률) 지그 기대의 휨탄성률은 JIS K6911에 규정된 휨시험 방법(3점 휨시험 방법)에 의해 측정하였다. 또, 밀착층의 휨탄성률은 ASTM D747―70에 의해 측정하였다.

(인장파단강도) JIS K7127에 준거하여 시험편 타입 2, 인장 속도 200mm/분으로 측정하였다.

(인장파단응력) JIS K7127에 준거하여 시험편 타입 2, 인장 속도 200mm/분으로 측정하였다.

(전단밀착력) 세로 30mm×가로 30mm×두께 3mm의 크기를 가지는 주지의 유리판에 밀착층을 붙여, 실리콘으로 이루어지는 미러 웨이퍼(mirror wafer) 상에 배치하고, 유리판과 밀착층의 전체에 900g의 하중을 5초간 가하고, 유리판을 미러 웨이퍼와 평행하게 하중을 가하여 민 경우에, 움직이기 시작했을 때의 하중을 측정하였다. 하중 35N에서 움직이지 않는 경우, 결과는 「35N 초과」로 하고, 이보다 위의 측정은 하지 않았다.

(밀착력) 밀착력은 밀착층을 구성하는 필름 단체(單體)를 30mm 폭으로 커트(cut)하고, 웨이퍼의 미러면(mirror surface)에 고무 롤러(roller)로 붙이고, 20분간 방치한 후 300mm/분의 속도, 각도 180°로 박리했을 때의 박리 강도에 의해 평가하였다.

(표면 거칠기) JIS B0601―2001에 기초하여, 표면 거칠기계(미츠토요사 제조, 상품명 SURFPACK SV―3000)에 의해 산술평균 거칠기(Ra)를 측정하였다.

(표면 에너지) 물, 디아이오도메탄 및 α―브로모나프탈렌을 시험 용매로서 이용하여 얻은 접촉각으로부터 확장 포우케스식(extended Fowkes equation)에 기초하는 기하평균법에 의한 해석에 의해 얻어진 값을 표면 에너지로 하였다.

(응력 완화율) 길이 100mm의 점착 시트 샘플을 속도 200mm/분으로 인장하고 10% 신장시켜 인장을 정지한다. 10% 신장시의 응력(A)과 신장 정지 1분 후의 응력(B)으로부터 (A―B)/A×100(%)에 의해 산출된 값을 응력 완화율로 하였다.

(tanδ) tanδ는 동적 점탄성 측정 장치에 의해 110Hz의 인장 응력에서 측정하였다. 구체적으로는, 기재를 소정의 크기로 샘플링하고, 오리엔텍사 제조 레오비브론(Rheovibron) DDV―II―EP를 이용하여 주파수 110Hz에서 -40℃∼150℃의 범위에서 tanδ를 측정하고, -5℃∼80℃의 범위에 있어서의 최대값을 「tanδ값」으로 하여 채용하였다.

(탄성률) 점착제, 중간층의 23℃에 있어서의 탄성률(G')은 동적 점탄성 측정 장치(레오메트릭스사 제조 RDAII)를 이용하여 110Hz의 비틂 전단법에 의해 측정하였다.

<실시예 18>

(고정 지그의 제작)

두께 0.7mm의 폴리카보네이트 시트(휨탄성률 2.3GPa)를 직경 202mm의 원형으로 커트하고, 한 면에 높이 0.1mm, 직경 0.2mm의 돌기물을 피치 1.0mm의 배열로, 또 외주부를 폭 1.0mm, 높이 0.1mm의 측벽으로 되도록 열프레스법으로 성형하였다. 또한, 측벽으로부터 1cm 내측의 위치에서 돌기물이 없는 부분에 보르반(drilling machine)을 사용하여 직경 1mm의 관통공을 설치하고 지그 기대를 제작하였다.

또, 밀착층으로서 두께 100μm, 인장파단강도 9MPa, 인장파단신도 750%, 휨탄성률 27MPa, 전단밀착력 35N 초과, 밀착력 0.1N/25mm 미만(측정 하한 미만)의 에틸렌―메틸메타크릴레이트 수지로 이루어지는 필름(스미토모화학사 제조, 상품명: 아크리프트 WH303)을 변성 실리콘계 접착제로 지그 기대의 측벽 및 돌기물의 상면에 접착하고, 직경 202mm의 고정 지그를 제작하였다.

(점착 시트의 제작)

중량평균분자량 5000의 우레탄아크릴레이트계 올리고머(아라카와화학사 제조) 50중량부와, 이소보닐아크릴레이트 25중량부와, 페닐히드록시프로필아크릴레이트 25중량부와, 광중합 개시제로서 1―히드록시시클로헥실페닐케톤(이르가큐어 184, 시바·가이기사 제조) 2.0중량부와, 프탈로시아닌계 안료 0.2중량부를 배합하여 에너지선 경화형 수지 조성물을 얻었다.

얻어진 수지 조성물을 파운틴다이(fountain-die) 방식에 의해 캐스트(cast)용 공정 시트인 폴리에틸렌테레프탈레이트 필름(이하 「PET 필름」, 도오레사 제조: 두께 38μm) 상에 두께가 110μm로 되도록 도포하여 수지 조성물층을 형성하였다. 도포 직후에 수지 조성물층 상에 동일 PET 필름을 더 라미네이트(laminate)하고, 그 후 고압 수은 램프(160W/cm, 높이 10cm)를 이용하여, 광량 250MJ/cm²의 조건에서 자외선 조사를 함으로써 수지 조성물층을 가교·경화시키고, 양면의 PET 필름을 박리하여 두께 110μm의 기재를 얻었다. 이 기재의 표면 에너지는 34mN/m, 산술평균 거칠기(Ra)는 0.098μm, tanδ의 최대값은 1.20이었다.

이 기재의 한 면에 아크릴계 점착제(소켄화학사 제조, 상품명: SK 다인 909A―6) 100중량부와, 우레탄아크릴레이트계 올리고머(다이니치정화사 제조, 상품명: EXL800, 중량평균분자량: 약 6000) 66중량부와, 이소시아네이트계 가교제(토요잉크제조사 제조, 상품명: BHS―8515) 10중량부와, 에폭시계 가교제(미츠비시가스화학사 제조, 상품명: TC―X) 0.05중량부와, 광중합 개시제(시바스페셜티케미컬즈사 제조, 상품명: 이르가큐어 184) 3중량부를 배합한 점착제 조성물을 도포 건조시키고, 두께 20μm의 점착제층을 형성하여 점착 시트를 얻었다. 점착제층의 23℃에 있어서의 탄성률은 2.1×10⁵Pa이었다. 또, 점착 시트의 응력 완화율은 88%였다.

(웨이퍼 연삭)

이 점착 시트를 테이프 라미네이터(tape laminator)(린텍사 제조, Adwill RAD3500/m12)를 이용하여 실리콘 웨이퍼(200mm 직경, 두께 750μm)의 미러면에 점착제층을 개재하여 붙이고, 실리콘 웨이퍼의 윤곽을 따라 점착 시트를 절단하였다.

이어서, 점착 시트의 노출면에 대해서, 고정 지그의 밀착층면을 각각의 중심이 일치하도록 하여 진공 부착 장치(시바우라메카트로닉스사 제조)에 의해 붙이고, 이것을 반도체 웨이퍼의 보호 구조로 하였다.

이 반도체 웨이퍼의 보호 구조를 웨이퍼 연삭 장치(디스코사 제조, 상품명 DFG―840)의 처리 테이블에 흡인에 의해 지지 고정하고, 웨이퍼의 두께가 150μm로 될 때까지 이면 연삭을 하였다. 또한, 고정 지그의 관통공에 위치하는 처리 테이블의 흡착면을 점착 테이프로 부분적으로 막고, 처리 테이블 고정시의 흡인에 의해 고정 지그의 구획 공간의 기체를 흡인하지 않게 하였다.

연삭 종료 후 웨이퍼 연삭 장치로부터 반도체 웨이퍼의 보호 구조를 꺼내고, 고정 지그의 관통공의 개구부에 진공 펌프의 노즐(nozzle)을 접속하고, 고정 지그의 구획 공간의 기체를 흡인하여 밀착층을 변형시켰다. 이에 의해 점착 시트 부착의 웨이퍼는 간단하게 고정 지그로부터 분리할 수가 있었다.

이어서, 분리한 점착 시트 부착의 웨이퍼를 점착 시트 박리 기구 부착의 웨이퍼 마운터(wafer mounter)(린텍사 제조, Adwill RAD―2500F/8)에 의해, 웨이퍼의 연삭면을 다이싱 테이프에 붙여 링 프레임에 고정함과 아울러 점착 시트를 박리함으로써, 반도체 웨이퍼를 다이싱 공정에 공여할 수 있는 상태로 할 수 있었다. 이러한 공정 동안, 실리콘 웨이퍼는 파손되지 않고 각 장치에 주고 받을 수가 있었다.

<실시예 19>

웨이퍼의 연삭 후의 두께가 50μm로 되도록 한 외에는 실시예 18과 동일 재료 및 동일 장치를 이용하여 실리콘 웨이퍼의 연삭을 하였다.

연삭 종료 후 웨이퍼 연삭 장치로부터 반도체 웨이퍼의 보호 구조를 꺼내고, 점착 시트 박리 기구 부착의 웨이퍼 마운터에 탑재하였다. 고정 지그에 지지된 점착 시트 부착의 웨이퍼의 연삭면을 다이싱 테이프에 붙여 링 프레임에 고정하였다. 이 상태에서 고정 지그의 관통공의 개구부에 진공 펌프의 노즐을 접속하고, 고정 지그의 구획 공간의 기체를 흡인하여 밀착층을 변형시키고 고정 지그를 분리하였다. 이어서, 박리 기구 부착의 웨이퍼 마운터의 박리 기구에 의해 점착 시트를 박리함으로써, 실리콘 웨이퍼를 다이싱 공정에 공여할 수 있는 상태로 할 수 있었다.

이 공정에서는 극히 얇게 된 웨이퍼에 만곡을 일으키게 하지 않고 웨이퍼를 취급할 수가 있고, 이에 의해 실리콘 웨이퍼는 파손되지 않고 각 장치에 주고 받을 수가 있었다.

<실시예 20>

실시예 18과 마찬가지로 하여 얻은 기재의 한 면에 무용제형 우레탄아크릴레이트(다이니치정화사 제조, PM―654F)를 파운틴다이 방식에 의해 캐스트하고, 두께 110μm의 중간층을 형성하였다. 중간층의 23℃에 있어서의 탄성률은 1.27×10⁵Pa이었다. 이 중간층 상에 실시예 18과 마찬가지로 하여 두께 20μm의 점착제층을 형성하고 점착 시트를 얻었다. 점착 시트의 응력 완화율은 88%였다.

그 후 실시예 18과 마찬가지로 하여 반도체 웨이퍼의 보호 구조를 제작하였다. 이 반도체 웨이퍼의 보호 구조를 이용하여 실시예 18과 마찬가지의 웨이퍼 연삭을 하고, 두께 150μm의 실리콘 웨이퍼를 얻었다. 이러한 공정 동안, 실리콘 웨이퍼를 파손시키지 않고 각 장치에 주고 받을 수가 있었다.

<실시예 21>

기재로서 저밀도 폴리에틸렌 수지(스미토모화학사 제조, 상품명: 스미카센L705)를 성막한 폴리에틸렌 필름(두께 110μm, 산술평균 거칠기(Ra): 0.120μm, 표면 에너지: 31mN/m, tanδ의 최대값: 0.13)을 이용한 외에는 실시예 18과 마찬가지로 하여 반도체 웨이퍼 보호 구조를 제작하였다. 또한, 점착 시트의 응력 완화율은 30%였다.

이 반도체 웨이퍼의 보호 구조를 이용하여 실시예 18과 마찬가지의 웨이퍼 연삭을 하고, 150μm 두께의 실리콘 웨이퍼를 얻었다. 이러한 공정 동안, 실리콘 웨이퍼는 파손되지 않고 각 장치에 주고 받을 수가 있었다.

<실시예 22>

실시예 20의 실리콘 웨이퍼에 대신하여 직경 200mm, 두께 750μm의 실리콘 웨이퍼의 미러면에, 잉크 도트(dot)(높이 100μm, 직경 100∼200μm, 피치 1mm)를 형성하고, 실리콘 웨이퍼를 모의적으로 고(高)범프 웨이퍼로 한 것 외에는 실시예 20과 동일 재료 및 동일 장치를 이용하여 웨이퍼의 연삭을 하고, 두께 150μm의 실리콘 웨이퍼를 얻었다.

이러한 공정 동안, 실리콘 웨이퍼는 파손되지 않고 각 장치에 주고 받을 수가 있었다. 또, 웨이퍼의 연삭면에 고범프에 의한 딤플(dimple)은 관측되지 않았다.

다음에, 본 발명에 관계되는 반도체 칩의 제조 방법을 실시예에 의해 설명하지만, 본 발명은 이 실시예에 의해 하등 한정되는 것은 아니다. 또, 이하의 방법에 의해 평가하였다

<실시예 23>

(고정 지그의 제작)

실시예 18과 마찬가지로 하여 고정 지그를 제작하였다.

(웨이퍼 선(先)다이싱 공정)

실리콘 웨이퍼(200mm 직경, 두께 750μm)의 미러면측에 대해서, 10mm×10mm의 칩 크기에서 홈의 깊이가 120μm로 되도록 다이싱 장치(디스코사 제조, DFD―6561)를 이용하여 하프커트 다이싱(half-cut dicing)을 하였다. 이어서, 웨이퍼의 미러면에 대해서, 고정 지그의 밀착층면을 각각의 중심이 일치하도록 하여 진공 부착 장치(시바우라메카트로닉스사 제조)에 의해 붙이고, 웨이퍼를 고정 지그에 고정시켰다.

이것을 선다이싱용의 주고받음 기구를 구비하고 있지 않은 웨이퍼 연삭 장치(디스코사 제조, 상품명 DFG―840)의 처리 테이블에 흡인에 의해 지지 고정하고, 웨이퍼의 두께가 100μm로 될 때까지 이면 연삭을 하고, 웨이퍼를 개편화하였다. 또한, 고정 지그의 관통공에 위치하는 처리 테이블의 흡착면을 점착 테이프로 부분적으로 막고, 처리 테이블 고정시의 흡인에 의해 고정 지그의 구획 공간의 기체를 흡인하지 않게 하였다.

다음에, 전사 테이프(린텍사 제조 자외선 경화형 다이싱 테이프, 상품명 Adwill D650)를 박리 기구 부착의 웨이퍼 마운터(린텍사 제조, Adwill RAD―2500F/8MUL)에 의해, 웨이퍼의 연삭면(칩면)에 붙여 링 프레임에 고정하였다.

이어서, 고정 지그의 관통공의 개구부에 진공 펌프의 노즐을 접속하고, 고정 지그의 구획 공간의 기체를 흡인하여 밀착층을 변형시켰다. 이에 의해 칩 군으로부터 고정 지그의 밀착층이 용이하게 박리되고, 칩 군은 고정 지그로부터 전사 테이프에 전사되었다.

이와 같이 고정 지그를 사용함으로써, 칩의 파손이나 배열의 혼란을 일으키지 않고 선다이싱 공정을 할 수가 있었다. 또한, 특별한 주고받음 장치가 구비되어 있지 않은 웨이퍼 연삭 장치를 이용하여 선다이싱 공정을 할 수가 있었다. 또, 이러한 공정 동안, 실리콘 웨이퍼(칩 군)를 파손시키지 않고 각 장치에 주고 받을 수가 있었다.

<실시예 24>

실시예 23의 실리콘 웨이퍼에 대신하여, 직경 200mm, 두께 750μm의 실리콘 웨이퍼의 미러면에 잉크 도트(높이 100μm, 직경 100∼200μm, 피치 1mm)를 형성한, 모의적으로 고범프를 가지는 웨이퍼를 이용하였다. 또, 중간층을 가지는 점착 시트로서 린텍사 제조의 자외선 경화형 보호용 점착 시트(상품명 Adwill E8310LS342F, 중간층 두께 110μm, 점착제층 두께 40μm)를 이용하였다. 또, 특히 기술하지 않은 장치, 재료 등은 실시예 1과 마찬가지의 것을 사용하였다.

범프를 가지는 웨이퍼의 범프측을 10mm×10mm의 칩 크기로 홈의 깊이가 120μm로 되도록 다이싱 장치를 이용하여 하프커트 다이싱을 하였다. 이어서, 범프면에 테이프 라미네이터(린텍사 제조, Adwill RAD3500/m12)를 이용하여 점착 시트를 붙이고, 실리콘 웨이퍼의 윤곽을 따라 점착 시트를 절단하였다. 또한, 점착 시트의 기재면에 대해, 고정 지그의 밀착층면을 각각의 중심이 일치하도록 하여 진공 부착 장치에 의해 붙이고, 웨이퍼를 고정 지그에 고정시켰다.

이것을 웨이퍼 연삭 장치의 처리 테이블에 흡인에 의해 지지 고정하고, 웨이퍼의 두께가 100μm로 될 때까지 이면 연삭을 하고 웨이퍼를 개편화하였다. 또한, 고정 지그의 관통공에 위치하는 처리 테이블의 흡착면을 점착 테이프로 부분적으로 막고, 처리 테이블 고정시의 흡인에 의해 고정 지그의 구획 공간의 기체를 흡인하지 않게 하였다.

다음에, 전사 테이프를 웨이퍼 마운터에 의해, 웨이퍼의 연삭면(칩면)에 붙여 링 프레임에 고정하였다. 이어서, 고정 지그의 관통공의 개구부에 진공 펌프의 노즐을 접속하고, 고정 지그의 구획 공간의 기체를 흡인하여 밀착층을 변형시켰다. 이에 의해 칩 군으로부터 고정 지그의 밀착층이 용이하게 박리되고, 점착 시트 부착의 칩 군은 고정 지그로부터 전사 테이프에 전사되었다. 또한, 웨이퍼 마운터의 박리 기구를 이용하여 점착 시트를 박리하고, 전사 테이프에 칩 군만이 부착되어 있는 상태로 하였다.

이와 같이 고정 지그를 사용함으로써, 칩의 파손이나 배열의 혼란을 일으키지 않고 선다이싱 공정을 할 수가 있었다. 또한, 특별한 주고받음 장치가 준비되어 있지 않은 웨이퍼 연삭 장치를 이용하여 선다이싱 공정을 할 수가 있었다. 또, 이러한 공정 동안, 실리콘 웨이퍼(칩 군)는 파손되지 않고 각 장치에 주고 받을 수가 있었다.

Claims

반도체 웨이퍼를 보유하는 보유 지그로서, 강성의 기판에 형성되는 오목부와, 이 오목부에 배열하여 설치되는 복수의 지지 돌기와, 오목부를 피복하여 복수의 지지 돌기에 지지되고, 반도체 웨이퍼를 착탈이 자유롭게 밀착 보유하는 변형 가능한 밀착 필름층과, 이 밀착 필름층으로 피복된 오목부 내의 기체를 외부로 인도하는 배기로를 포함하여 이루어지는 것을 특징으로 하는 보유 지그.
제1항에 있어서,

오목부를 부압으로 하여 밀착 필름층을 변형시키는 부압원을 포함하여 이루어지는 것을 특징으로 하는 보유 지그.
제1항 또는 제2항에 있어서,

밀착 필름층은 대전 방지제를 포함하여 이루어지는 것을 특징으로 하는 보유 지그.
제1항 내지 제3항 중 어느 한 항에 있어서,

복수의 지지 돌기의 배열 피치를 0.2∼2.0mm로 한 것을 특징으로 하는 보유 지그.
제1항 내지 제4항 중 어느 한 항에 있어서,

지지 돌기의 폭을 0.05∼1.0mm로 한 것을 특징으로 하는 보유 지그.
제1항 내지 제5항 중 어느 한 항에 있어서,

지지 돌기의 높이를 0.05∼0.5mm로 한 것을 특징으로 하는 보유 지그.
제1항 내지 제6항 중 어느 한 항에 있어서,

밀착 필름층의 두께를 20∼200μm로 한 것을 특징으로 하는 보유 지그.
제1항 내지 제7항 중 어느 한 항에 있어서,

밀착 필름층의 인장파단강도를 5MPa 이상으로 한 것을 특징으로 하는 보유 지그.
제1항 내지 제8항 중 어느 한 항에 있어서,

밀착 필름층의 인장파단신장을 500% 이상으로 한 것을 특징으로 하는 보유 지그.
제1항 내지 제9항 중 어느 한 항에 있어서,

밀착 필름층의 상온의 휨탄성률을 10∼100MPa로 한 것을 특징으로 하는 보유 지그.
제1항 내지 제10항 중 어느 한 항에 있어서,

반도체 웨이퍼의 연삭 공정에서 이용되는 것을 특징으로 하는 보유 지그.
제1항 내지 제10항 중 어느 한 항에 기재된 보유 지그의 밀착 필름층에 반도체 웨이퍼의 회로가 형성된 표면을 접촉시켜 밀착 보유시키고, 반도체 웨이퍼의 이면을 소정의 두께까지 연삭하는 것을 특징으로 하는 반도체 웨이퍼의 연삭 방법.
제12항에 있어서,

반도체 웨이퍼의 이면을 소정의 두께까지 연삭한 후, 보유 지그에 반도체 웨이퍼를 밀착 보유시킨 채로, 반도체 웨이퍼의 이면을 더 에칭 처리하는 것을 특징으로 하는 반도체 웨이퍼의 연삭 방법.
반도체 웨이퍼, 당해 반도체 웨이퍼의 회로면 상에 적층된 점착 시트 및 고정 지그가 이 순서로 적층되어 이루어지는 반도체 웨이퍼의 보호 구조로서,

상기 고정 지그는 한 면에 복수의 돌기물을 가지고, 또한 당해 한 면의 외주부에 당해 돌기물과 대략 동일 높이의 측벽을 가지는 지그 기대와, 당해 지그 기대의 돌기물을 가지는 면 상에 적층되고, 당해 측벽의 상면에서 접착된 밀착층으로 이루어지고,

상기 지그 기대의 돌기물을 가지는 면에는 상기 밀착층, 상기 돌기물 및 상 기 측벽에 의해 구획 공간이 형성되고,

상기 지그 기대에는 외부와 상기 구획 공간을 관통하는 적어도 하나의 관통공이 설치되고,

상기 밀착층은 상기 반도체 웨이퍼의 회로면 상에 적층된 점착 시트의 표면에 적층되어 이루어지는 반도체 웨이퍼의 보호 구조.
제14항에 있어서,

상기 점착 시트가 한 면의 표면 에너지가 20∼60mN/m 및 표면 거칠기(산술평균 거칠기(Ra))가 1.0μm 이하인 기재와 그 반대면에 설치된 점착제층으로 이루어지고,

당해 점착제층이 상기 회로면과 맞닿아 있는 것을 특징으로 하는 반도체 웨이퍼의 보호 구조.
제14항 또는 제15항에 있어서,

상기 점착 시트는 기재와, 당해 기재 상에 형성된 중간층과, 당해 중간층 상에 형성된 점착제층으로 이루어지고,

상기 점착제층의 23℃에 있어서의 탄성률이 5×10⁴∼1.0×10⁷Pa의 범위에 있고, 상기 중간층의 23℃에 있어서의 탄성률이 상기 점착제층의 23℃에 있어서의 탄성률 이하인 것을 특징으로 하는 반도체 웨이퍼의 보호 구조.
제14항 내지 제16항 중 어느 한 항에 있어서,

상기 점착 시트가 -5∼80℃의 온도 범위에 있어서의 동적 점탄성의 tanδ의 최대값이 0.5 이상인 기재와 점착제층으로 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 보호 구조.
제14항 내지 제17항 중 어느 한 항에 기재된 반도체 웨이퍼의 보호 구조의 지그 기대측을 웨이퍼 연삭 장치의 처리 테이블에 탑재하여 소정의 웨이퍼 두께까지 웨이퍼 이면을 연삭한 후, 상기 관통공으로부터 상기 구획 공간 내의 기체를 흡인하여 밀착층을 요철 형상으로 변형시키고,

다음에, 당해 밀착층으로부터 점착 시트 부착의 반도체 웨이퍼를 분리한 후 당해 점착 시트를 반도체 웨이퍼로부터 제거하는 것을 특징으로 하는 반도체 웨이퍼의 연삭 방법.
(I) 복수의 회로가 형성된 웨이퍼의 회로면측에 당해 회로를 따라 당해 웨이퍼의 두께보다 얕은 벤 자국 깊이의 홈을 형성하는 공정, (II) 상기 회로면 상에 고정 지그를 적층하는 공정, 및 (III) 상기 홈에 도달할 때까지 상기 웨이퍼를 이면 연삭하여 칩 군으로 분할하는 공정을 포함하고,

상기 고정 지그가 한 면에 복수의 돌기물을 가지고, 또한 당해 한 면의 외주부에 당해 돌기물과 대략 동일 높이의 측벽을 가지는 지그 기대와, 당해 지그 기대 의 돌기물을 가지는 면 상에 적층되고, 당해 측벽의 상면에서 접착된 밀착층으로 이루어지고,

상기 지그 기대의 돌기물을 가지는 면에는 상기 밀착층, 상기 돌기물 및 상기 측벽에 의해 구획 공간이 형성되고,

상기 지그 기대에는 외부와 상기 구획 공간을 관통하는 적어도 하나의 관통공이 설치되고,

상기 밀착층이 상기 회로면 상에 적층되어 있는 것을 특징으로 하는 반도체 칩의 제조 방법.
제19항에 있어서,

상기 공정 (III)에서 웨이퍼를 칩 군으로 분할한 후, 프레임에 고정한 전사 테이프를 당해 칩 군의 이면에 부착하고,

다음에, 상기 관통공으로부터 상기 구획 공간 내의 기체를 흡인하여 밀착층을 요철 형상으로 변형시킴으로써, 상기 칩 군을 밀착층으로부터 분리하고, 상기 전사 테이프에 전사하는 것을 특징으로 하는 반도체 칩의 제조 방법.
제19항 또는 제20항에 있어서,

상기 밀착층이 밀착층을 개재하여 웨이퍼의 회로면 상에 적층되어 있는 것을 특징으로 하는 반도체 칩의 제조 방법.