JP5414336B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP5414336B2 JP5414336B2 JP2009099457A JP2009099457A JP5414336B2 JP 5414336 B2 JP5414336 B2 JP 5414336B2 JP 2009099457 A JP2009099457 A JP 2009099457A JP 2009099457 A JP2009099457 A JP 2009099457A JP 5414336 B2 JP5414336 B2 JP 5414336B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- thermosetting resin
- bump
- metal frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
(実施の形態1)
本発明の実施の形態1における電子部品の製造方法およびその方法により製造される電子部品の構造を図1〜図4に基づいて説明する。
また、金属枠306の形状は図5のような形状でもよい。つまり、金属枠306には鍔部306aが形成されている。このとき、金属枠306と回路基板101との接着面積がさらに広くなるため、金属枠306をさらに強固に回路基板101と接着することが可能である。
本発明の実施の形態2における電子部品の製造方法およびその方法により製造される電子部品の構造を図6および図7に基づいて説明する。
ワイヤボンディング技術を利用して半導体素子104上にバンプ105を形成する方法は実施の形態1における図2と同じであるため、ここでは説明を省略する。
このとき、圧着ツール404は凹型の形状とし、凹部の内部寸法は外形が半導体素子104の大きさに金属板401の厚みの2倍を加算した寸法と略同一する。また深さは接続後の回路基板101の上面から金属板401の上面までの高さと略同一とする。半導体素子104の外形寸法を6mm×6mm、半導体素子104の厚みを0.1mmとすると、金属板401の外形寸法は半導体素子104の寸法公差を考慮し、6.2mm×6.2mm〜6.3mm×6.3mm程度が好ましい。圧着ツール404の凹部の内部寸法は半導体素子104の寸法公差を考慮し、6.2mm×6.2mm〜6.3mm×6.3mm程度が好ましい。凹部の深さは0.2mm〜0.25mm程度が好ましい。
102 基板電極
104 半導体素子
105 バンプ
301 熱硬化性樹脂フィルム
302 ヒータ
303 貼り付けツール
304 セパレータ
305 吸着ツール
306 金属枠(枠)
306a 鍔部
307 吸着ツール
308 ヒータ
309 圧着ツール
310 熱硬化された熱硬化性樹脂フィルム
401 金属板(硬質板)
402 熱硬化性樹脂
403 ヒータ
404 凹部を有する圧着ツール
Claims (3)
- 主面にバンプを有する半導体素子と、
前記半導体素子の前記バンプに当接して導通した基板電極を有する回路基板と、
前記半導体素子と前記回路基板との間に位置する熱硬化性樹脂フィルムと、
材質が硬質で、前記半導体素子の前記主面とは反対側の面に直接または接着層を介して当接し外周部のうちの少なくとも前記半導体素子の前記バンプが形成されている辺に対応する部分が前記回路基板の側に近接して前記熱硬化性樹脂フィルムによって前記回路基板に接着されている金属枠と、を有している電子部品であり、
前記金属枠は、前記バンプと前記基板電極との接続部分および前記半導体素子を収容でき、前記半導体素子を被覆でき前記半導体素子と略同一サイズの凹部を有し、前記半導体素子を前記凹部に含み、前記凹部の壁面には開口がなく、
前記金属枠は、さらに前記回路基板に近接して前記回路基板の実装面に沿って延びる鍔部が形成され、
前記熱硬化性樹脂フィルムは、前記半導体素子と前記回路基板の間から前記鍔部と前記回路基板の間にわたって配置されるが、前記凹部の底面には達していない
電子部品。 - 前記半導体素子の前記主面とは反対側の面と前記金属枠の間に介装された前記接着層が、熱硬化性樹脂である
請求項1記載の電子部品。 - 前記金属枠の外表面で底部の外周に、前記前記金属枠の材料の厚みが薄くなる切り欠きが形成されている
請求項1記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009099457A JP5414336B2 (ja) | 2009-04-16 | 2009-04-16 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009099457A JP5414336B2 (ja) | 2009-04-16 | 2009-04-16 | 電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251527A JP2010251527A (ja) | 2010-11-04 |
JP5414336B2 true JP5414336B2 (ja) | 2014-02-12 |
Family
ID=43313545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009099457A Expired - Fee Related JP5414336B2 (ja) | 2009-04-16 | 2009-04-16 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5414336B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6019550B2 (ja) * | 2011-08-09 | 2016-11-02 | 富士通株式会社 | 電子装置の製造方法 |
WO2017104500A1 (ja) * | 2015-12-16 | 2017-06-22 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2536456B2 (ja) * | 1994-06-27 | 1996-09-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH10150128A (ja) * | 1996-11-15 | 1998-06-02 | Nitto Denko Corp | 半導体装置およびその製法 |
JP2000260819A (ja) * | 1999-03-10 | 2000-09-22 | Toshiba Corp | 半導体装置の製造方法 |
US20090085227A1 (en) * | 2005-05-17 | 2009-04-02 | Matsushita Electric Industrial Co., Ltd. | Flip-chip mounting body and flip-chip mounting method |
-
2009
- 2009-04-16 JP JP2009099457A patent/JP5414336B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010251527A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8344492B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
JP3565319B2 (ja) | 半導体装置及びその製造方法 | |
JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
US8138018B2 (en) | Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board | |
JP2010034527A (ja) | 実装構造体および実装方法 | |
JP2006165252A (ja) | チップ内蔵基板の製造方法 | |
JP5262983B2 (ja) | モールドパッケージおよびその製造方法 | |
US20080251944A1 (en) | Semiconductor device | |
US20110197438A1 (en) | Method of manufacturing semiconductor device | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
JP2006261565A (ja) | 電子機能部品実装体及びその製造方法 | |
JP5414336B2 (ja) | 電子部品 | |
JP2008192984A (ja) | 半導体装置及びその製造方法 | |
JP5451053B2 (ja) | フリップチップ実装方法とフリップチップ実装装置 | |
JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
JP2010153670A (ja) | フリップチップ実装方法と半導体装置 | |
JP3906914B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
JP3357301B2 (ja) | 半導体パッケージ、その製造方法及び搬送フレーム | |
JP3906130B2 (ja) | 半導体装置の製造方法 | |
JPH11150155A (ja) | 半導体装置の製造方法および当該方法に用いる回路基板保持具 | |
JP4566830B2 (ja) | 半導体装置の製造方法 | |
JP2008060548A (ja) | 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
LAPS | Cancellation because of no payment of annual fees |