JP5414336B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP5414336B2
JP5414336B2 JP2009099457A JP2009099457A JP5414336B2 JP 5414336 B2 JP5414336 B2 JP 5414336B2 JP 2009099457 A JP2009099457 A JP 2009099457A JP 2009099457 A JP2009099457 A JP 2009099457A JP 5414336 B2 JP5414336 B2 JP 5414336B2
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
thermosetting resin
bump
metal frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009099457A
Other languages
English (en)
Other versions
JP2010251527A (ja
Inventor
浩二郎 中村
善広 戸村
正浩 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009099457A priority Critical patent/JP5414336B2/ja
Publication of JP2010251527A publication Critical patent/JP2010251527A/ja
Application granted granted Critical
Publication of JP5414336B2 publication Critical patent/JP5414336B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体素子を回路基板にフリップチップ実装した電子部品とその製造方法に関する。
近年の携帯情報端末の小型化、軽量化による電子部品の高密度化、小型化、軽量化に伴い、フリップチップ接続によるCSP(Chip Sized Package)やMCM(Multi Chip Module)が必要とされている。
図10は特許文献1に記載されたフリップチップ実装方法を断面図で示したものである。回路基板101の表面には基板電極102や配線103が形成されている。この回路基板101に搭載される半導体素子104には、回路基板101と対向する面にバンプ105が形成されている。
この回路基板101の基板電極102と半導体素子104のバンプ105とを位置合わせし、ボンディングツール106にて半導体素子104を回路基板101に加圧、加熱することにより実装する。この際、基板電極102とバンプ105を電気的に接続する方法として異方性導電フィルム107を介在させる方法がある。
異方性導電フィルム107は、微細な導電粒子108を分散させた熱硬化性または熱可塑性の樹脂フィルムで、半導体素子104と回路基板101との間で加圧、加熱されることにより、軟化、流動化して、半導体素子104の下全体に押し広げられて回路基板101と接着、固化される。また、半導体素子104のバンプ105と回路基板101の基板電極102の間には、導電粒子108が挟まれ電気的接続が得られる。
なお、ボンディングツール106に異方性導電フィルム107が付着しないように、ボンディングツール106と半導体素子104の間に、例えばフッ素系樹脂を用いた樹脂シート状部材109を挟んでおいて加圧、加熱を行う。
特開2001−127105号公報
このように樹脂シート状部材109をボンディングツール106と半導体素子104の間に挟んで加圧、加熱を行う場合、半導体素子104上のバンプ105が配置されている部分とバンプ105が配置されていない部分とで、図11に示すように樹脂シート状部材109の変形に差異が生じる。樹脂シート状部材109の弾性率は1GPa以下である。
すなわち、バンプ105が配置されている部分の樹脂シート状部材109の変形は、バンプ105が配置されていない部分の樹脂シート状部材109の変形よりも大きく、そのため、半導体素子104がバンプ105を支点として大きく曲げられる現象が発生する。
この場合、特に半導体素子104が薄型化した場合、バンプ105の近傍に加圧時の応力が集中し、半導体素子104が損傷するという課題を有している。さらに、異方性導電フィルム107の樹脂中のシリカ110によって半導体素子104が破壊されることがある。
本発明は、前記従来の課題を解決するもので、特に半導体素子の薄型化に対して半導体素子を損傷しない高品質な電子部品とその製造方法を提供することを目的とする。
本発明の請求項1記載の電子部品は、主面にバンプを有する半導体素子と、前記半導体素子の前記バンプに当接して導通した基板電極を有する回路基板と、前記半導体素子と前記回路基板との間に位置する熱硬化性樹脂フィルムと、材質が硬質で、前記半導体素子の前記主面とは反対側の面に直接または接着層を介して当接し外周部のうちの少なくとも前記半導体素子の前記バンプが形成されている辺に対応する部分が前記回路基板の側に近接して前記熱硬化性樹脂フィルムによって前記回路基板に接着されている金属枠と、を有している電子部品であり、前記金属枠は、前記バンプと前記基板電極との接続部分および前記半導体素子を収容でき、前記半導体素子を被覆でき前記半導体素子と略同一サイズの凹部を有し、前記半導体素子を前記凹部に含み、前記凹部の壁面には開口がなく、前記金属枠は、さらに前記回路基板に近接して前記回路基板の実装面に沿って延びる鍔部が形成され、前記熱硬化性樹脂フィルムは、前記半導体素子と前記回路基板の間から前記部と前記回路基板の間にわたって配置されるが、前記凹部の底面には達していないことを特徴とする。
この構成によれば、半導体素子の薄型化に対して、半導体素子を損傷しない高品質な電子部品を高生産で提供することができる。
本発明の実施の形態1の電子部品の製造工程の説明図 スタッドバンプの形成工程の説明図 同実施の形態の完成した電子部品の拡大斜視図 同実施の形態の完成した電子部品の断面図 同実施の形態の別の例の電子部品の断面図 本発明の実施の形態2の電子部品の製造工程の説明図 同実施の形態の完成した電子部品の断面図 同実施の形態に使用する金属板の平面図 本発明の実施の形態1,2の平面図と別の例の平面図 従来の製造工程の断面図 同従来例の説明図
以下、本発明の各実施の形態を図1〜図9に基づいて説明する。
(実施の形態1)
本発明の実施の形態1における電子部品の製造方法およびその方法により製造される電子部品の構造を図1〜図4に基づいて説明する。
図2はワイヤボンディング技術を利用したバンプ形成方法を工程順に示した断面図であり、図1は電子部品の製造方法を工程順に示した断面図であり、図4は図1により製造された電子部品の断面図を示す。
図2に示すバンプ形成方法は、ワイヤボンディング技術を利用し、Au線201の先端にスパーク放電を用いてAuボール202を形成し(図2(a))、Auボール202を保持するキャピラリ203を下降し、Auボール202が加熱ステージにより加熱された半導体素子104のパッド電極204に接触し、その後加圧力と超音波が印加されて接合が完了する(図2(b))。その後、一定量Au線201を引き出した後、Au線201をクランプしてキャピラリ203が上昇すると、Au線201が引きちぎられ、バンプ105の形成が完了する(図2(c))。パッド電極204の材質は一般的にAlを主材料とし、SiやCuを含むAl化合物である。
半導体素子104のパッド電極204の間のピッチが120μmのとき、バンプ105の直径は85μm、バンプ105の台座部の高さは25μmとする。これらの形状はバンプ105の材質、バンプ105の形成条件、ボンディング条件により、±3〜10μm程度は調整できる。
図1(a)に示す回路基板101の基板電極102の上に、図1(b)では、半導体素子104の大きさより1mm程度大きな寸法にてカットされた熱硬化性樹脂フィルム301を配置し、貼り付けツール303により熱硬化性樹脂フィルム301を貼り付ける。貼り付けツール303は内蔵したヒータ302にて70〜120℃に加熱されており、5〜10kgf/cm程度の圧力で熱硬化性樹脂フィルム301を回路基板101の基板電極102の上に貼り付ける。
貼り付けツール303により熱硬化性樹脂フィルム301を貼り付ける時に、貼り付けツール303に熱硬化性樹脂フィルム301が貼り付くことを防止するために、熱硬化性樹脂フィルム301にはセパレータ304が貼り付けられた状態になっており、熱硬化性樹脂フィルム301を回路基板101に貼り付けた後にセパレータ304が熱硬化性樹脂フィルム301から剥がされる。
熱硬化性樹脂フィルム301は、シリカなどの無機系フィラーを含有した絶縁性を有するもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)、無機系フィラーを全く含有しない絶縁性を有するもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)が好ましいとともに、後工程におけるリフロー工程での高温に耐えうる耐熱性(例えば、260℃下で10秒間耐えうる程度の耐熱性)を有することが好ましい。
図1(c)では、図2の工程によって半導体素子104のパッド電極204上にバンプ105が形成された半導体素子104を、バンプ105の位置が前記の熱硬化性樹脂フィルム301が貼り付けられた回路基板101の基板電極102の位置に対応するように位置合わせして、吸着ツール305により回路基板101に押圧して搭載する。このとき吸着ツール305の温度は環境下とほぼ同程度の温度であり、熱硬化性樹脂フィルム301が熱硬化反応を開始する反応開始温度以下である。
図1(d)では、枠としての金属枠306が吸着ツール307によりホールドされて、半導体素子104を被覆するように位置合わせして半導体素子104の上に搭載する。従来例で使用されていた樹脂シート状部材109の弾性率が1GPa以下であったのに対して、金属枠306はそれよりも弾性率が大きく、具体的には3GPa以上が好ましい。金属枠306は半導体素子の大きさと略同一サイズであり、半導体素子104を被覆できるようにあらかじめ凹部が形成された形状をしたものが好ましい。半導体素子104の外形寸法を6mm×6mmとすると、前記凹部の内径寸法は半導体素子104の寸法公差を考慮し、6.1mm×6.1mm〜6.2mm×6.2mm程度が好ましい。厚みは立体形状を維持するために0.1mm〜0.35mm程度が好ましい。また、材質は次工程での押圧、加熱に対して変形しない金属、例えば、SUS、洋白、リン青銅などが好ましい。吸着ツール307の温度は環境下とほぼ同程度の温度であり、熱硬化性樹脂フィルム301が熱硬化反応を開始する反応開始温度以下である。
図1(e)と図1(f)では、ヒータ308により加熱された圧着ツール309により金属枠306を押圧、加熱することにより、位置合わせされた半導体素子104も押圧、加熱され、接合が完了する。
このときバンプ105は、押圧されることにより回路基板101の基板電極102上で変形されながら押し付けられていく。このとき、押圧は最低でも20gf必要であり、半導体素子104、バンプ105、回路基板101を損傷しない程度の荷重を印加する。また、このとき、加熱された圧着ツール309により半導体素子104と回路基板101の間の熱硬化性樹脂フィルム301には170℃〜250℃程度の熱が数秒〜30秒程度印加され、この熱硬化性樹脂フィルム301が熱硬化され、半導体素子104は硬化した熱硬化性樹脂310により回路基板101上に固定される。また、同時に金属枠306も熱硬化性樹脂310により回路基板101上に固定される。以上の工程により得られる電子部品の構造を図3と図4に示す。
ここでは熱硬化性樹脂310としてフィルム状のものを用いた場合について説明を行ったが、熱硬化性樹脂310の形態は液状のものでもよい。
また、金属枠306の形状は図5のような形状でもよい。つまり、金属枠306には鍔部306aが形成されている。このとき、金属枠306と回路基板101との接着面積がさらに広くなるため、金属枠306をさらに強固に回路基板101と接着することが可能である。
かかる構成によれば、従来使用されていた樹脂シート状部材109に比べて硬質の金属枠306を介して、半導体素子104を回路基板101に押圧するので、半導体素子104のバンプ105の近傍には応力が集中しないため、薄型の半導体素子104に対しても高品質に実装することが可能である。
また、金属枠306で半導体素子101を覆っているのでシールド効果を有する。また、部分的に加圧しないので、樹脂中のシリカなどのフィラーで半導体素子101が破壊されることもない。
(実施の形態2)
本発明の実施の形態2における電子部品の製造方法およびその方法により製造される電子部品の構造を図6および図7に基づいて説明する。
図6は電子部品の製造方法を工程順に示した断面図であり、図7は図6により製造された電子部品の断面図を示す。
ワイヤボンディング技術を利用して半導体素子104上にバンプ105を形成する方法は実施の形態1における図2と同じであるため、ここでは説明を省略する。
図6(a)と図6(b)では、回路基板101の基板電極102上に半導体素子104の大きさより1mm程度大きな寸法にてカットされた熱硬化性樹脂フィルム301を配置し、内蔵したヒータ302にて70〜120℃に加熱された貼り付けツール303により5〜10kgf/cm程度の圧力で熱硬化性樹脂フィルム301を回路基板101の基板電極102上に貼り付ける。この後、熱硬化性樹脂フィルム301の貼り付けツール303側に取り外し可能に配置されたセパレータ304を剥がすことにより回路基板101の準備工程が完了する。
このセパレータ304は、貼り付けツール303に熱硬化性樹脂フィルム301が貼り付くことを防止するためのものである。ここで、熱硬化性樹脂フィルム301は、シリカなどの無機系フィラーを含有した絶縁性を有するもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)、無機系フィラーを全く含有しない絶縁性を有するもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)が好ましいとともに、後工程におけるリフロー工程での高温に耐えうる耐熱性(例えば、260℃の環境下で10秒間耐えうる程度の耐熱性)を有することが好ましい。
図6(c)では、図2の工程によって半導体素子104のパッド電極204上にバンプ105が形成された半導体素子104を、バンプ105の位置が前記の熱硬化性樹脂フィルム301が貼り付けられた回路基板101の基板電極102の位置に対応するように位置合わせして、吸着ツール305により回路基板101に押圧して搭載する。このとき吸着ツール305の温度は環境下とほぼ同程度の温度であり、熱硬化性樹脂フィルム301が熱硬化反応を開始する反応開始温度以下である。
図6(d)では、半導体素子104上に硬質板としての金属板401を固定するための接着層としての熱硬化性樹脂402を供給する。ここで金属板401は、従来使用されていた樹脂シート状部材109に比べて硬質である。
図6(e)では、従来使用されていた樹脂シート状部材109に比べて硬質の硬質板としての金属板401を半導体素子104を被覆するように位置合わせして吸着ツール307により半導体素子104上に搭載する。金属板401は半導体素子104の大きさに半導体素子104の厚みの2倍と接続時の半導体素子104の主面と回路基板101との間隙の寸法を加算した寸法が好ましい。またその形状は図8に示すように十字の形状が好ましい。金属板401にはあらかじめ半導体素子104の大きさと略同一寸法の位置に切り欠き401aを設けておく。半導体素子104の外形寸法を6mm×6mm、半導体素子104の厚みを0.1mmとすると、金属板401の外形寸法は半導体素子104の寸法公差を考慮し、6.2mm×6.2mm〜6.3mm×6.3mm程度が好ましい。厚みは平板形状が後工程での押圧、加熱工程にて折り曲げられやすいよう0.02mm〜0.3mm程度が好ましい。厚みが0.1mm以上の金属板401に対しては、後工程での押圧、加熱工程にて折り曲げられやすいように6.1mm×6.1mmの寸法に切り欠きを設けることが好ましい。また、材質は次工程での押圧、加熱に対して変形しない金属、例えば、SUS、洋白、リン青銅、アルミなどが好ましい。具体的には、アルミの場合の厚みは0.02mm、洋白の場合の厚みは0.3mmであった。
図6(f)では、ヒータ403により加熱された圧着ツール404により金属板401を押圧、加熱する。
このとき、圧着ツール404は凹型の形状とし、凹部の内部寸法は外形が半導体素子104の大きさに金属板401の厚みの2倍を加算した寸法と略同一する。また深さは接続後の回路基板101の上面から金属板401の上面までの高さと略同一とする。半導体素子104の外形寸法を6mm×6mm、半導体素子104の厚みを0.1mmとすると、金属板401の外形寸法は半導体素子104の寸法公差を考慮し、6.2mm×6.2mm〜6.3mm×6.3mm程度が好ましい。圧着ツール404の凹部の内部寸法は半導体素子104の寸法公差を考慮し、6.2mm×6.2mm〜6.3mm×6.3mm程度が好ましい。凹部の深さは0.2mm〜0.25mm程度が好ましい。
圧着ツール404により位置合わせされた金属板401を押圧、加熱することにより、最初に金属板401の四隅が切り欠き401aで回路基板101の側の折れ曲げられて、半導体素子104も押圧、加熱され、図6(g)に示すように接合が完了する。
このとき、バンプ105は、押圧されることにより、回路基板101の基板電極102上で変形されながら押し付けられていく。このとき、押圧は最低でも20gf必要であり、半導体素子104、バンプ105、回路基板101を損傷しない程度の荷重を印加する。また、このとき、加熱された圧着ツール309により半導体素子104と回路基板101の間の熱硬化性樹脂フィルム301には170℃〜250℃程度の熱が数秒〜30秒程度印加され、この熱硬化性樹脂フィルム301が熱硬化され、半導体素子104は硬化した熱硬化性樹脂310により回路基板101上に固定される。また、同時に金属板401はあらかじめ設けられた切り欠きで折り曲げられながら、半導体素子104の外周にはみ出ている熱硬化性樹脂310により回路基板101の上に固定される。
かかる構成によれば、半導体素子104のバンプ105の近傍には応力が集中しないため、薄型の半導体素子104に対しても高品質に実装することが可能である。また、あらかじめ高価な立体形状の金属枠を必要とせず、金型での打ち抜き方法などによる安価な平板形状の金属板を用いることができるので、電子部品を安価に製造することができる。
上記の各実施の形態では、金属枠306や金属板401を折り曲げて構成した枠は、図9(a)に示すように凹部を形成するように四隅に壁61,62,63,64が形成されていたが、図9(b)に示すように、バンプ105が半導体素子104の対向する2辺に沿って形成されている場合には、バンプ105が形成されている辺に対応して、金属枠306や金属板401を折り曲げて構成した枠に壁61,63を形成することによっても、ほぼ同様の効果を期待できる。
なお、この実施の形態2では半導体素子104の上に金属板401を固定するために接着層として熱硬化性樹脂402を供給したが、この熱硬化性樹脂402を設けない場合も実施することができる。
本発明は、薄型の半導体素子を実装した各種の電子部品の信頼性の向上に寄与できる。
101 回路基板
102 基板電極
104 半導体素子
105 バンプ
301 熱硬化性樹脂フィルム
302 ヒータ
303 貼り付けツール
304 セパレータ
305 吸着ツール
306 金属枠(枠)
306a 鍔部
307 吸着ツール
308 ヒータ
309 圧着ツール
310 熱硬化された熱硬化性樹脂フィルム
401 金属板(硬質板)
402 熱硬化性樹脂
403 ヒータ
404 凹部を有する圧着ツール

Claims (3)

  1. 主面にバンプを有する半導体素子と、
    前記半導体素子の前記バンプに当接して導通した基板電極を有する回路基板と、
    前記半導体素子と前記回路基板との間に位置する熱硬化性樹脂フィルムと、
    材質が硬質で、前記半導体素子の前記主面とは反対側の面に直接または接着層を介して当接し外周部のうちの少なくとも前記半導体素子の前記バンプが形成されている辺に対応する部分が前記回路基板の側に近接して前記熱硬化性樹脂フィルムによって前記回路基板に接着されている金属枠と、を有している電子部品であり、
    前記金属枠は、前記バンプと前記基板電極との接続部分および前記半導体素子を収容でき、前記半導体素子を被覆でき前記半導体素子と略同一サイズの凹部を有し、前記半導体素子を前記凹部に含み、前記凹部の壁面には開口がなく、
    前記金属枠は、さらに前記回路基板に近接して前記回路基板の実装面に沿って延びる鍔部が形成され、
    前記熱硬化性樹脂フィルムは、前記半導体素子と前記回路基板の間から前記部と前記回路基板の間にわたって配置されるが、前記凹部の底面には達していない
    電子部品。
  2. 前記半導体素子の前記主面とは反対側の面と前記金属枠の間に介装された前記接着層が、熱硬化性樹脂である
    請求項1記載の電子部品。
  3. 前記金属枠の外表面で底部の外周に、前記前記金属枠の材料の厚みが薄くなる切り欠きが形成されている
    請求項1記載の電子部品。
JP2009099457A 2009-04-16 2009-04-16 電子部品 Expired - Fee Related JP5414336B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009099457A JP5414336B2 (ja) 2009-04-16 2009-04-16 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009099457A JP5414336B2 (ja) 2009-04-16 2009-04-16 電子部品

Publications (2)

Publication Number Publication Date
JP2010251527A JP2010251527A (ja) 2010-11-04
JP5414336B2 true JP5414336B2 (ja) 2014-02-12

Family

ID=43313545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009099457A Expired - Fee Related JP5414336B2 (ja) 2009-04-16 2009-04-16 電子部品

Country Status (1)

Country Link
JP (1) JP5414336B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6019550B2 (ja) * 2011-08-09 2016-11-02 富士通株式会社 電子装置の製造方法
WO2017104500A1 (ja) * 2015-12-16 2017-06-22 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536456B2 (ja) * 1994-06-27 1996-09-18 日本電気株式会社 半導体装置及びその製造方法
JPH10150128A (ja) * 1996-11-15 1998-06-02 Nitto Denko Corp 半導体装置およびその製法
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method

Also Published As

Publication number Publication date
JP2010251527A (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP3565319B2 (ja) 半導体装置及びその製造方法
JP3880775B2 (ja) 回路基板への電子部品の実装方法
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP2010034527A (ja) 実装構造体および実装方法
JP2006165252A (ja) チップ内蔵基板の製造方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
US20080251944A1 (en) Semiconductor device
US20110197438A1 (en) Method of manufacturing semiconductor device
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
JP5414336B2 (ja) 電子部品
JP2008192984A (ja) 半導体装置及びその製造方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP2001267366A (ja) 半導体実装方法およびプリント回路基板
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP3906914B2 (ja) 半導体装置の製造方法、および半導体装置
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JP3906130B2 (ja) 半導体装置の製造方法
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP4566830B2 (ja) 半導体装置の製造方法
JP2008060548A (ja) 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

LAPS Cancellation because of no payment of annual fees