JP3906914B2 - 半導体装置の製造方法、および半導体装置 - Google Patents
半導体装置の製造方法、および半導体装置 Download PDFInfo
- Publication number
- JP3906914B2 JP3906914B2 JP2002192534A JP2002192534A JP3906914B2 JP 3906914 B2 JP3906914 B2 JP 3906914B2 JP 2002192534 A JP2002192534 A JP 2002192534A JP 2002192534 A JP2002192534 A JP 2002192534A JP 3906914 B2 JP3906914 B2 JP 3906914B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- semiconductor device
- conductive film
- interposer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、および半導体装置に係り、とくに半導体素子を基板上にマウントして成る半導体装置の製造方法、および半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の小型化のために、絶縁パッケージを用いない半導体装置が提供される傾向にある。この種の半導体装置はベアチップから成る半導体素子をインターポーザ基板上に直接マウントし、半導体素子のバンプ等の電極をインターポーザ基板の導電性の電極に接続するようにしたものである。従ってこのような半導体装置によって電子回路を形成する場合には、半導体素子をマウントしたインターポーザ基板をマザーボード上に配し、インターポーザ基板の接続用配線手段を介して半導体素子の電極がマザーボードの電極に接続されるようになる。
【０００３】
この種の半導体装置の製造方法の一例を図１０によって説明する。ここではまずインターポーザ基板１が用意される。インターポーザ基板１はその上にマウントされる半導体素子６よりも一回り大きな寸法を有し、予め配線パターン２や接続用ランド３が形成されている。そしてこのようなインターポーザ基板１を図１０Ｂに示すようにステージ４上に配置するとともに、このインターポーザ基板１の上側に接続固定材料、例えば異方性導電膜５を接合する。そして上からベアチップから成る半導体素子６をマウントし、この半導体素子６の上から加熱および加圧することによって、上記異方性導電膜５を介して半導体素子６のバンプ７がインターポーザ基板１の配線パターン２に電気的に接続される。
【０００４】
【発明が解決しようとする課題】
このように従来のインターポーザ基板を用いた半導体装置は、図１０に示すように半導体素子６の外部引出し電極上にバンプ７を形成し、そしてインターポーザ基板１上に異方性導電膜５を貼付ける。そしてその上にバンプ７を有する半導体素子６をフリップチップによって仮置きする。そして最後に半導体素子６のバンプ７が形成されている面とは反対側の上面から加圧および加熱することによって、異方性導電膜５を硬化させてフリップチップ接続を行なうようにしていた。
【０００５】
ここで図１１に示すように半導体素子６の周辺より異方性導電膜５が少しはみ出した状態で硬化される。異方性導電膜は後述するように樹脂と導電性粒子とから構成されているが、この異方性導電膜５の硬化に伴って収縮を起す。従ってインターポーザ基板１は図１１に示すように半導体素子６の周縁の近傍において周縁部が上に持上がるように変形する問題がある。
【０００６】
上述のような異方性導電膜５の硬化に伴うインターポーザ基板１の周縁部の持上がるような変形は、薄い半導体装置の製造を妨げる原因になっている。またとくにインターポーザ基板１の周縁部であって接続用ランド３が形成されている部分が上に持上がると、この持上がった部分の裏面に形成されている導電性パターンがマザーボードと正しく接続されず、これによって半導体装置の実装の際にトラブルの発生の原因になる。またこのような半導体装置を何段にも積層する際に、上記インターポーザ基板１の周縁部の湾曲変形がトラブルの原因になる可能性がある。
【０００７】
本発明はこのような問題点に鑑みてなされたものであって、異方性導電膜等の接続固定材料の硬化の際における収縮に伴う基板の変形を防止するようにした半導体装置の製造方法、および半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
半導体装置の製造方法に関する主要な発明は、基板をステージ上に配し、接着固定材料を介して半導体素子を基板上にマウントするようにした半導体装置の製造方法において、
前記基板の前記半導体素子の周縁の近傍であって前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域が前記半導体素子がマウントされた面が凹に湾曲するように前記ステージ側に吸着して前記接着固定材料を硬化させることを特徴とする半導体装置の製造方法に関するものである。
【０００９】
ここで前記接着固定材料が異方性導電膜から構成され、前記異方性導電膜によって前記半導体素子が前記基板に固定されるとともに、前記半導体素子の電極が前記基板の電極に接続されてよい。また前記ステージ上の前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域に吸引溝が形成され、該吸引溝を通して前記基板が前記ステージ側に吸着されることが好適である。
【００１２】
半導体装置に関する主要な発明は、半導体素子を接着固定材料を介して基板上にマウントして成る半導体装置において、
前記基板の前記半導体素子の周縁部の近傍であって前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域が前記半導体素子がマウントされた面が凹となるように湾曲した状態で前記半導体素子を前記基板上に接合することを特徴とする半導体装置に関するものである。
【００１３】
ここで前記接着固定材料が異方性導電膜であって、該異方性導電膜によって前記半導体素子が前記基板に固定されるとともに、前記半導体素子の電極が前記基板の電極に接続されるようにすることが好ましい。また上記製造方法の発明によって製造された半導体素子であることが好ましい。
【００１４】
本願に含まれる発明の好ましい態様は、バンプ付き半導体素子とインターポーザ基板基板とフリップチップ接続用固定材料とによって製造される半導体装置において、フリップチップ接続と同時に該フリップチップ接続用固定材料を硬化する際に、フリップチップ接続部を除いた部分のインターポーザ基板を局部的に変形させ、これによってフリップチップ接続すると同時にフリップチップ接続固定材料を硬化することによって、フリップチップ接続用固定材料が硬化後に、インターポーザ基板の変形を極力低減するようにした半導体装置、およびこのような半導体装置の製造方法に関する。
【００１５】
このような態様によれば、インターポーザ基板の接続固定材料がはみ出す領域の反りが抑制されることによってマザーボードへの実装や積層による３次元実装等の際の接続が容易に行ない得るようになる。またインターポーザ基板の周縁部の変形が防止されるために電子回路装置の歩留りが高くなって信頼性の向上がもたらされる。またこのことから半導体装置および電子回路装置のコストの低減に寄与するようになる。
【００１６】
【発明の実施の形態】
以下本願の発明を図示の実施の形態によって説明する。この実施の形態は図３および図４に示すインターポーザ基板１１上に異方性導電膜１５を介してベアチップから成る半導体素子１６をマウントした半導体装置の製造方法、製造装置、および半導体装置に関する。ここでインターポーザ基板１１上には図３および図４に示すように予めその周縁部の近傍において配線パターン１２と接続用ランド１３とが形成される。
【００１７】
このようなインターポーザ基板１１上に半導体素子１６をマウントするために図１、図２、および図４に示すようなステージ１４が用いられる。ステージ１４は矩形の板状体から構成されるとともに、例えばその両側には互いに平行に細長い吸引溝２１が形成される。またこのような吸引溝２１内の空気を吸引するための吸引孔２２が上記吸引溝２１に連通するように形成される。吸引孔２２は真空吸引手段に接続される。
【００１８】
このようなステージ１４上に図３および図４Ｂに示すようにインターポーザ基板１１を装着する。なお図４Ａに示すように、インターポーザ基板１１上には予め異方性導電膜１５が接合されている。これに対して半導体素子１６にはその電極の部分の上側にバンプ１７がマウントされている。そしてこのようなバンプ１７を有する半導体素子１６を異方性導電膜１５を介してインターポーザ基板１１に対して加熱しながら加圧することによって、図５に示すような半導体装置が製作される。
【００１９】
このような半導体装置は、半導体素子１６の電極をバンプ１７を介してインターポーザ基板１１の配線パターン１２に接続している。
【００２０】
このような半導体装置の製造に際し、とくに半導体素子１６をインターポーザ基板１１に異方性導電膜１５を介して接続する際に、ステージ１４に形成された吸引溝２１によってインターポーザ基板１１の下面であってとくに半導体素子１６のバンプ１７が形成されている部分よりも側方であってインターポーザ基板１１の接続用ランド１３が形成されている部分を下方に吸引しながら異方性導電膜１５を硬化させるようにしている。
【００２１】
このように吸引溝２１によってインターポーザ基板１１を吸引しながら異方性導電膜１５を硬化することによって、このようなインターポーザ基板１１の周縁部の変形が防止される。すなわち異方性導電膜１５の硬化の際に半導体素子１６の周縁部からはみ出した部分が収縮するために、インターポーザ基板１１の周縁部であってとくに図３に示す接続用ランド１３の側方の部分が反るように変形を起し易い。ところがこのような変形が上述のステージ１４の吸引溝２１による吸引固定によって確実に防止される。
【００２２】
ここで半導体素子１６とインターポーザ基板１１との接続は、図６〜図８に示す異方性導電膜（ＡＣＦ Ａｎｉｓｏｔｏｒｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）１５によって行なわれる。異方性導電膜１５は図６に示すようにエポキシ樹脂等のマトリックス樹脂から構成されるとともに、その中に導電粒子２５を分散させたものである。ここでそれぞれの導電粒子２５は図７に示すように球状をなすとともに、その外周部に金属メッキから成る金属層２６が形成され、さらにその外周面を覆うように薄い絶縁被膜２７が形成されている。
【００２３】
このような異方性導電膜１５を半導体素子１６とインターポーザ基板１１との間に介在させて加熱および加圧を行なうと、図８に示すように半導体素子１６の電極を構成するバンプ１７とインターポーザ基板１１の配線パターン１２との間においてこれらのバンプ１７、１２の高さによって導電粒子２５が押潰され、外側の絶縁被膜２７が破壊されて金属層２６が露出する。これによって導電粒子２５による半導体素子１６のバンプ１７とインターポーザ基板１１の配線パターン１２との電気的な接続が達成される。これに対してバンプ１７および配線パターン１２が存在しない領域においては、半導体素子１６とインターポーザ基板１１との間の隙間が大きいために導電粒子２５は球状の形態をそのまま維持し、外周面の絶縁被膜２７によって短絡が防止される。すなわち樹脂バンプ１７、配線パターン１２以外の領域における導通が阻止され、これによって選択的な電気的接続が達成される。
【００２４】
このように異方性導電膜１５は、半導体素子１６とインターポーザ基板１１との接合、両者のバンプ１７および配線パターン１２の導通、および両者のバンプ１７および配線パターン１２が形成されていない領域の絶縁の３つの機能を同時に達成することになる。すなわち異方性導電膜１５を半導体素子１６とインターポーザ基板１１とによって挟着した状態で熱圧着を行なうと、異方性導電膜１５の厚さ方向には導電性を有し、面方向には絶縁性を有する電気的異方性を発現する。これによって対向するバンプ１７と配線パターン１２間の永久接着と、バンプ１７、配線パターン１２間の導通と、バンプ１７および配線パターン１２が形成されていない領域における半導体素子１６とインターポーザ基板１１の絶縁が同時に達成される。
【００２５】
このように本実施の形態においては図３および図４に示すように半導体素子１６の外部引出し電極上にバンプ１７を形成する。一方インターポーザ基板１１上には異方性導電膜１５を貼付けておく。そしてこのようなインターポーザ基板１１をステージ１４上に装着した状態でバンプ１７を有する半導体素子１６をフリップチップによって仮置きする。この後に半導体素子１６のバンプ１７が形成されている面とは反対側の面から図４Ｂに示すように加熱および加圧することによって、異方性導電膜１５を硬化させてフリップチップ接続を行なう。
【００２６】
このようなフリップチップ接続の際に、フリップチップボンダのステージ１４において、半導体素子１６の周縁部の異方性導電膜１５のはみ出し部と対応する部分のみを吸着するように吸引溝２１を予め形成しておき、異方性導電膜１５がはみ出す部分と対応する部分を吸引孔２２および吸引溝２１によって図９に示すように下方に吸引してインターポーザ基板１１の当該部分が下に凸になるように、すなわち半導体素子１６をマウントした上面が凹になるように変形させる。すると異方性導電膜１５が硬化する際にこの異方性導電膜１５が収縮しても、この収縮を湾曲するインターポーザ基板１１の変形による弾性復元力の反力で相殺することができ、インターポーザ基板１１のとくに接続用ランド１３が形成されている側端側の部分が上方に変形することが防止される。
【００２７】
ステージ１４の吸引溝２１によってインターポーザ基板１１を局部的に吸引し、図９に示すように該吸引溝２１の幅の部分を下方に凸になるように変形させると、インターポーザ基板１１には当該部分に下に凸の湾曲したリブが形成される。このようなリブは図３から明らかなように半導体素子１６のバンプ１７が形成されている周縁部に沿って長く形成され、このようなリブがインターポーザ基板１１の周縁部に剛性を付与するために、インターポーザ基板１１が変形し難くなって基板形状をよりフラットにすることができる。
【００２８】
また異方性導電膜１５のはみ出し部分と対応する領域においてインターポーザ基板１１を吸引することにより、インターポーザ基板１１を積極的にその部分を変形させることが可能になる。そしてこのようなステージ１４の吸引溝２１の吸引圧およびこの吸引溝２１の深さや掘り込み幅を変えることによって、インターポーザ基板１１の変形量の調整が可能になり、インターポーザ基板１１の全体としての平坦化を図ることが可能になる。
【００２９】
なおこのような半導体装置において、とくに半導体素子１６のバンプ１７は、半導体素子１６が例えば１５．０×１０．５×０．１ｍｍの寸法の場合に、その上に形成される電極は直径が５０〜１００μｍで高さが１０〜５０μｍのバンプであってよい。またインターポーザ基板１１上に異方性導電膜１５を仮付けする。このときにインターポーザ基板１１はフレキシブル基板でもリジット基板でもよいが、とくにインターポーザ基板１１の変形の問題が発生するのは、基板１１の厚さが１００μｍ以下の場合である。従って１００μｍ以下のインターポーザ基板上に半導体素子１６をフリップチップ実装によって接合する際にステージ１４上に吸引溝２１を形成して吸引し、これによってインターポーザ基板１１の変形を防止することが好ましい。このような接合は、半導体素子１６の上面から加熱および加圧することによって異方性導電膜１５を硬化させ、半導体素子１６をインターポーザ基板１１にフリップチップ接続により行なう。このときの半導体素子１６に印加される温度は１００〜２５０℃であり、加圧力は１０〜２０ｋｇｆ程度である。また加熱および加圧時間は３〜６０ｓ程度である。
【００３０】
このようにしてフリップチップ接続を行なうステージ１４上に形成される吸引溝２１の形状は、その深さが例えば１００μｍで、幅が１ｍｍで、吸引圧が３０ｍＨｇである。またここで吸引溝２１の位置は、半導体素子１６の短辺側の２個所のみを吸引すればよい。このような吸引によって今まで周縁部が２００μｍ程度上に変形していたインターポーザ基板１１の変形量が、５０μｍ程度の変形量に抑えることができるようになり、１／３以下に変形が抑えられることが実験によって確認されている。
【００３１】
以上本願発明を図示の実施の形態によって説明したが、本願発明は上記実施の形態によって限定されることなく、本願に含まれる発明の技術的思想の範囲内で各種の変更が可能である。例えば上記実施の形態においては半導体素子１６とインターポーザ基板１１との接合に異方性導電膜を用いたが、本願発明における接続固定材料は必ずしも異方性導電膜に限られることなく、ＡＣＰ（Ａｎｉｓｏｔｏｒｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）、ＮＣＦ（Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）、ＮＣＰ（Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）等の別の接続固定材料を用いることも可能である。またステージ１４上に形成される吸引溝の位置、あるいはまたインターポーザ基板１１の変形位置は上記実施の形態に限られることなく、別の位置にもさらに吸引溝２１によって断面弓形の変形を意図的に形成してもよい。
【００３２】
【発明の効果】
半導体装置の製造方法に関する主要な発明は、基板をステージ上に配し、接着固定材料を介して半導体素子を基板上にマウントするようにした半導体装置の製造方法において、基板の半導体素子の周縁の近傍であって接着固定材料が半導体素子の周縁からはみ出す部分と対応する領域が半導体素子がマウントされた面が凹に湾曲するようにステージ側に吸着して接着固定材料を硬化させるようにしたものである。
【００３３】
従ってこのような半導体装置の製造方法によれば、接着固定材料が硬化される際の収縮による基板の変形をステージ側に吸着することによって防止することができ、とくに基板の変形が効果的に防止される。
【００３６】
半導体装置に関する主要な発明は、半導体素子を接着固定材料を介して基板上にマウントして成る半導体装置において、基板の半導体素子の周縁部の近傍であって接着固定材料が半導体素子の周縁からはみ出す部分と対応する領域が半導体素子がマウントされた面が凹となるように湾曲した状態で半導体素子を基板上に接合するものである。
【００３７】
従ってこのような半導体装置によれば、上記基板の湾曲している部分の変形の弾性復元力によって接着固定材料の硬化に伴う収縮を相殺することが可能になるとともに、基板の湾曲している部分のリブ効果によって基板の剛性が高まり、これによって基板の変形がより確実に防止される。
【図面の簡単な説明】
【図１】半導体装置を製造するためのステージの平面図である。
【図２】図１におけるＡ−Ａ線断面図である。
【図３】ステージ上において半導体素子をインターポーザ基板上にマウントしている状態を示す平面図である。
【図４】ステージ上においてインターポーザ基板に半導体素子を実装する動作を示す要部縦断面図である。
【図５】図４に示す方法によって製造された半導体装置の縦断面図であって、図３におけるＢ−Ｂ線断面図である。
【図６】異方性導電膜の拡大断面図である。
【図７】異方性導電膜に分散された樹脂粒子の拡大断面図である。
【図８】異方性導電膜による電気的な接続の動作を示す拡大断面図である。
【図９】ステージの吸引溝による吸引動作の原理を示す要部拡大断面図である。
【図１０】従来の半導体装置の製造方法を示す要部縦断面図である。
【図１１】従来の方法によって製造された半導体装置の縦断面図である。
【符号の説明】
１‥‥インターポーザ基板、２‥‥配線パターン、３‥‥接続用ランド、４‥‥ステージ、５‥‥異方性導電膜、６‥‥半導体素子（ベアチップ）、７‥‥バンプ、１１‥‥インターポーザ基板、１２‥‥配線パターン、１３‥‥接続用ランド、１４‥‥ステージ、１５‥‥異方性導電膜、１６‥‥半導体素子（ベアチップ）、１７‥‥バンプ、２１‥‥吸引溝、２２‥‥吸引孔、２５‥‥導電粒子、２６‥‥金属層、２７‥‥絶縁被膜
【発明の属する技術分野】
本発明は半導体装置の製造方法、および半導体装置に係り、とくに半導体素子を基板上にマウントして成る半導体装置の製造方法、および半導体装置に関する。
【０００２】
【従来の技術】
半導体装置の小型化のために、絶縁パッケージを用いない半導体装置が提供される傾向にある。この種の半導体装置はベアチップから成る半導体素子をインターポーザ基板上に直接マウントし、半導体素子のバンプ等の電極をインターポーザ基板の導電性の電極に接続するようにしたものである。従ってこのような半導体装置によって電子回路を形成する場合には、半導体素子をマウントしたインターポーザ基板をマザーボード上に配し、インターポーザ基板の接続用配線手段を介して半導体素子の電極がマザーボードの電極に接続されるようになる。
【０００３】
この種の半導体装置の製造方法の一例を図１０によって説明する。ここではまずインターポーザ基板１が用意される。インターポーザ基板１はその上にマウントされる半導体素子６よりも一回り大きな寸法を有し、予め配線パターン２や接続用ランド３が形成されている。そしてこのようなインターポーザ基板１を図１０Ｂに示すようにステージ４上に配置するとともに、このインターポーザ基板１の上側に接続固定材料、例えば異方性導電膜５を接合する。そして上からベアチップから成る半導体素子６をマウントし、この半導体素子６の上から加熱および加圧することによって、上記異方性導電膜５を介して半導体素子６のバンプ７がインターポーザ基板１の配線パターン２に電気的に接続される。
【０００４】
【発明が解決しようとする課題】
このように従来のインターポーザ基板を用いた半導体装置は、図１０に示すように半導体素子６の外部引出し電極上にバンプ７を形成し、そしてインターポーザ基板１上に異方性導電膜５を貼付ける。そしてその上にバンプ７を有する半導体素子６をフリップチップによって仮置きする。そして最後に半導体素子６のバンプ７が形成されている面とは反対側の上面から加圧および加熱することによって、異方性導電膜５を硬化させてフリップチップ接続を行なうようにしていた。
【０００５】
ここで図１１に示すように半導体素子６の周辺より異方性導電膜５が少しはみ出した状態で硬化される。異方性導電膜は後述するように樹脂と導電性粒子とから構成されているが、この異方性導電膜５の硬化に伴って収縮を起す。従ってインターポーザ基板１は図１１に示すように半導体素子６の周縁の近傍において周縁部が上に持上がるように変形する問題がある。
【０００６】
上述のような異方性導電膜５の硬化に伴うインターポーザ基板１の周縁部の持上がるような変形は、薄い半導体装置の製造を妨げる原因になっている。またとくにインターポーザ基板１の周縁部であって接続用ランド３が形成されている部分が上に持上がると、この持上がった部分の裏面に形成されている導電性パターンがマザーボードと正しく接続されず、これによって半導体装置の実装の際にトラブルの発生の原因になる。またこのような半導体装置を何段にも積層する際に、上記インターポーザ基板１の周縁部の湾曲変形がトラブルの原因になる可能性がある。
【０００７】
本発明はこのような問題点に鑑みてなされたものであって、異方性導電膜等の接続固定材料の硬化の際における収縮に伴う基板の変形を防止するようにした半導体装置の製造方法、および半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
半導体装置の製造方法に関する主要な発明は、基板をステージ上に配し、接着固定材料を介して半導体素子を基板上にマウントするようにした半導体装置の製造方法において、
前記基板の前記半導体素子の周縁の近傍であって前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域が前記半導体素子がマウントされた面が凹に湾曲するように前記ステージ側に吸着して前記接着固定材料を硬化させることを特徴とする半導体装置の製造方法に関するものである。
【０００９】
ここで前記接着固定材料が異方性導電膜から構成され、前記異方性導電膜によって前記半導体素子が前記基板に固定されるとともに、前記半導体素子の電極が前記基板の電極に接続されてよい。また前記ステージ上の前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域に吸引溝が形成され、該吸引溝を通して前記基板が前記ステージ側に吸着されることが好適である。
【００１２】
半導体装置に関する主要な発明は、半導体素子を接着固定材料を介して基板上にマウントして成る半導体装置において、
前記基板の前記半導体素子の周縁部の近傍であって前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域が前記半導体素子がマウントされた面が凹となるように湾曲した状態で前記半導体素子を前記基板上に接合することを特徴とする半導体装置に関するものである。
【００１３】
ここで前記接着固定材料が異方性導電膜であって、該異方性導電膜によって前記半導体素子が前記基板に固定されるとともに、前記半導体素子の電極が前記基板の電極に接続されるようにすることが好ましい。また上記製造方法の発明によって製造された半導体素子であることが好ましい。
【００１４】
本願に含まれる発明の好ましい態様は、バンプ付き半導体素子とインターポーザ基板基板とフリップチップ接続用固定材料とによって製造される半導体装置において、フリップチップ接続と同時に該フリップチップ接続用固定材料を硬化する際に、フリップチップ接続部を除いた部分のインターポーザ基板を局部的に変形させ、これによってフリップチップ接続すると同時にフリップチップ接続固定材料を硬化することによって、フリップチップ接続用固定材料が硬化後に、インターポーザ基板の変形を極力低減するようにした半導体装置、およびこのような半導体装置の製造方法に関する。
【００１５】
このような態様によれば、インターポーザ基板の接続固定材料がはみ出す領域の反りが抑制されることによってマザーボードへの実装や積層による３次元実装等の際の接続が容易に行ない得るようになる。またインターポーザ基板の周縁部の変形が防止されるために電子回路装置の歩留りが高くなって信頼性の向上がもたらされる。またこのことから半導体装置および電子回路装置のコストの低減に寄与するようになる。
【００１６】
【発明の実施の形態】
以下本願の発明を図示の実施の形態によって説明する。この実施の形態は図３および図４に示すインターポーザ基板１１上に異方性導電膜１５を介してベアチップから成る半導体素子１６をマウントした半導体装置の製造方法、製造装置、および半導体装置に関する。ここでインターポーザ基板１１上には図３および図４に示すように予めその周縁部の近傍において配線パターン１２と接続用ランド１３とが形成される。
【００１７】
このようなインターポーザ基板１１上に半導体素子１６をマウントするために図１、図２、および図４に示すようなステージ１４が用いられる。ステージ１４は矩形の板状体から構成されるとともに、例えばその両側には互いに平行に細長い吸引溝２１が形成される。またこのような吸引溝２１内の空気を吸引するための吸引孔２２が上記吸引溝２１に連通するように形成される。吸引孔２２は真空吸引手段に接続される。
【００１８】
このようなステージ１４上に図３および図４Ｂに示すようにインターポーザ基板１１を装着する。なお図４Ａに示すように、インターポーザ基板１１上には予め異方性導電膜１５が接合されている。これに対して半導体素子１６にはその電極の部分の上側にバンプ１７がマウントされている。そしてこのようなバンプ１７を有する半導体素子１６を異方性導電膜１５を介してインターポーザ基板１１に対して加熱しながら加圧することによって、図５に示すような半導体装置が製作される。
【００１９】
このような半導体装置は、半導体素子１６の電極をバンプ１７を介してインターポーザ基板１１の配線パターン１２に接続している。
【００２０】
このような半導体装置の製造に際し、とくに半導体素子１６をインターポーザ基板１１に異方性導電膜１５を介して接続する際に、ステージ１４に形成された吸引溝２１によってインターポーザ基板１１の下面であってとくに半導体素子１６のバンプ１７が形成されている部分よりも側方であってインターポーザ基板１１の接続用ランド１３が形成されている部分を下方に吸引しながら異方性導電膜１５を硬化させるようにしている。
【００２１】
このように吸引溝２１によってインターポーザ基板１１を吸引しながら異方性導電膜１５を硬化することによって、このようなインターポーザ基板１１の周縁部の変形が防止される。すなわち異方性導電膜１５の硬化の際に半導体素子１６の周縁部からはみ出した部分が収縮するために、インターポーザ基板１１の周縁部であってとくに図３に示す接続用ランド１３の側方の部分が反るように変形を起し易い。ところがこのような変形が上述のステージ１４の吸引溝２１による吸引固定によって確実に防止される。
【００２２】
ここで半導体素子１６とインターポーザ基板１１との接続は、図６〜図８に示す異方性導電膜（ＡＣＦ Ａｎｉｓｏｔｏｒｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）１５によって行なわれる。異方性導電膜１５は図６に示すようにエポキシ樹脂等のマトリックス樹脂から構成されるとともに、その中に導電粒子２５を分散させたものである。ここでそれぞれの導電粒子２５は図７に示すように球状をなすとともに、その外周部に金属メッキから成る金属層２６が形成され、さらにその外周面を覆うように薄い絶縁被膜２７が形成されている。
【００２３】
このような異方性導電膜１５を半導体素子１６とインターポーザ基板１１との間に介在させて加熱および加圧を行なうと、図８に示すように半導体素子１６の電極を構成するバンプ１７とインターポーザ基板１１の配線パターン１２との間においてこれらのバンプ１７、１２の高さによって導電粒子２５が押潰され、外側の絶縁被膜２７が破壊されて金属層２６が露出する。これによって導電粒子２５による半導体素子１６のバンプ１７とインターポーザ基板１１の配線パターン１２との電気的な接続が達成される。これに対してバンプ１７および配線パターン１２が存在しない領域においては、半導体素子１６とインターポーザ基板１１との間の隙間が大きいために導電粒子２５は球状の形態をそのまま維持し、外周面の絶縁被膜２７によって短絡が防止される。すなわち樹脂バンプ１７、配線パターン１２以外の領域における導通が阻止され、これによって選択的な電気的接続が達成される。
【００２４】
このように異方性導電膜１５は、半導体素子１６とインターポーザ基板１１との接合、両者のバンプ１７および配線パターン１２の導通、および両者のバンプ１７および配線パターン１２が形成されていない領域の絶縁の３つの機能を同時に達成することになる。すなわち異方性導電膜１５を半導体素子１６とインターポーザ基板１１とによって挟着した状態で熱圧着を行なうと、異方性導電膜１５の厚さ方向には導電性を有し、面方向には絶縁性を有する電気的異方性を発現する。これによって対向するバンプ１７と配線パターン１２間の永久接着と、バンプ１７、配線パターン１２間の導通と、バンプ１７および配線パターン１２が形成されていない領域における半導体素子１６とインターポーザ基板１１の絶縁が同時に達成される。
【００２５】
このように本実施の形態においては図３および図４に示すように半導体素子１６の外部引出し電極上にバンプ１７を形成する。一方インターポーザ基板１１上には異方性導電膜１５を貼付けておく。そしてこのようなインターポーザ基板１１をステージ１４上に装着した状態でバンプ１７を有する半導体素子１６をフリップチップによって仮置きする。この後に半導体素子１６のバンプ１７が形成されている面とは反対側の面から図４Ｂに示すように加熱および加圧することによって、異方性導電膜１５を硬化させてフリップチップ接続を行なう。
【００２６】
このようなフリップチップ接続の際に、フリップチップボンダのステージ１４において、半導体素子１６の周縁部の異方性導電膜１５のはみ出し部と対応する部分のみを吸着するように吸引溝２１を予め形成しておき、異方性導電膜１５がはみ出す部分と対応する部分を吸引孔２２および吸引溝２１によって図９に示すように下方に吸引してインターポーザ基板１１の当該部分が下に凸になるように、すなわち半導体素子１６をマウントした上面が凹になるように変形させる。すると異方性導電膜１５が硬化する際にこの異方性導電膜１５が収縮しても、この収縮を湾曲するインターポーザ基板１１の変形による弾性復元力の反力で相殺することができ、インターポーザ基板１１のとくに接続用ランド１３が形成されている側端側の部分が上方に変形することが防止される。
【００２７】
ステージ１４の吸引溝２１によってインターポーザ基板１１を局部的に吸引し、図９に示すように該吸引溝２１の幅の部分を下方に凸になるように変形させると、インターポーザ基板１１には当該部分に下に凸の湾曲したリブが形成される。このようなリブは図３から明らかなように半導体素子１６のバンプ１７が形成されている周縁部に沿って長く形成され、このようなリブがインターポーザ基板１１の周縁部に剛性を付与するために、インターポーザ基板１１が変形し難くなって基板形状をよりフラットにすることができる。
【００２８】
また異方性導電膜１５のはみ出し部分と対応する領域においてインターポーザ基板１１を吸引することにより、インターポーザ基板１１を積極的にその部分を変形させることが可能になる。そしてこのようなステージ１４の吸引溝２１の吸引圧およびこの吸引溝２１の深さや掘り込み幅を変えることによって、インターポーザ基板１１の変形量の調整が可能になり、インターポーザ基板１１の全体としての平坦化を図ることが可能になる。
【００２９】
なおこのような半導体装置において、とくに半導体素子１６のバンプ１７は、半導体素子１６が例えば１５．０×１０．５×０．１ｍｍの寸法の場合に、その上に形成される電極は直径が５０〜１００μｍで高さが１０〜５０μｍのバンプであってよい。またインターポーザ基板１１上に異方性導電膜１５を仮付けする。このときにインターポーザ基板１１はフレキシブル基板でもリジット基板でもよいが、とくにインターポーザ基板１１の変形の問題が発生するのは、基板１１の厚さが１００μｍ以下の場合である。従って１００μｍ以下のインターポーザ基板上に半導体素子１６をフリップチップ実装によって接合する際にステージ１４上に吸引溝２１を形成して吸引し、これによってインターポーザ基板１１の変形を防止することが好ましい。このような接合は、半導体素子１６の上面から加熱および加圧することによって異方性導電膜１５を硬化させ、半導体素子１６をインターポーザ基板１１にフリップチップ接続により行なう。このときの半導体素子１６に印加される温度は１００〜２５０℃であり、加圧力は１０〜２０ｋｇｆ程度である。また加熱および加圧時間は３〜６０ｓ程度である。
【００３０】
このようにしてフリップチップ接続を行なうステージ１４上に形成される吸引溝２１の形状は、その深さが例えば１００μｍで、幅が１ｍｍで、吸引圧が３０ｍＨｇである。またここで吸引溝２１の位置は、半導体素子１６の短辺側の２個所のみを吸引すればよい。このような吸引によって今まで周縁部が２００μｍ程度上に変形していたインターポーザ基板１１の変形量が、５０μｍ程度の変形量に抑えることができるようになり、１／３以下に変形が抑えられることが実験によって確認されている。
【００３１】
以上本願発明を図示の実施の形態によって説明したが、本願発明は上記実施の形態によって限定されることなく、本願に含まれる発明の技術的思想の範囲内で各種の変更が可能である。例えば上記実施の形態においては半導体素子１６とインターポーザ基板１１との接合に異方性導電膜を用いたが、本願発明における接続固定材料は必ずしも異方性導電膜に限られることなく、ＡＣＰ（Ａｎｉｓｏｔｏｒｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）、ＮＣＦ（Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）、ＮＣＰ（Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）等の別の接続固定材料を用いることも可能である。またステージ１４上に形成される吸引溝の位置、あるいはまたインターポーザ基板１１の変形位置は上記実施の形態に限られることなく、別の位置にもさらに吸引溝２１によって断面弓形の変形を意図的に形成してもよい。
【００３２】
【発明の効果】
半導体装置の製造方法に関する主要な発明は、基板をステージ上に配し、接着固定材料を介して半導体素子を基板上にマウントするようにした半導体装置の製造方法において、基板の半導体素子の周縁の近傍であって接着固定材料が半導体素子の周縁からはみ出す部分と対応する領域が半導体素子がマウントされた面が凹に湾曲するようにステージ側に吸着して接着固定材料を硬化させるようにしたものである。
【００３３】
従ってこのような半導体装置の製造方法によれば、接着固定材料が硬化される際の収縮による基板の変形をステージ側に吸着することによって防止することができ、とくに基板の変形が効果的に防止される。
【００３６】
半導体装置に関する主要な発明は、半導体素子を接着固定材料を介して基板上にマウントして成る半導体装置において、基板の半導体素子の周縁部の近傍であって接着固定材料が半導体素子の周縁からはみ出す部分と対応する領域が半導体素子がマウントされた面が凹となるように湾曲した状態で半導体素子を基板上に接合するものである。
【００３７】
従ってこのような半導体装置によれば、上記基板の湾曲している部分の変形の弾性復元力によって接着固定材料の硬化に伴う収縮を相殺することが可能になるとともに、基板の湾曲している部分のリブ効果によって基板の剛性が高まり、これによって基板の変形がより確実に防止される。
【図面の簡単な説明】
【図１】半導体装置を製造するためのステージの平面図である。
【図２】図１におけるＡ−Ａ線断面図である。
【図３】ステージ上において半導体素子をインターポーザ基板上にマウントしている状態を示す平面図である。
【図４】ステージ上においてインターポーザ基板に半導体素子を実装する動作を示す要部縦断面図である。
【図５】図４に示す方法によって製造された半導体装置の縦断面図であって、図３におけるＢ−Ｂ線断面図である。
【図６】異方性導電膜の拡大断面図である。
【図７】異方性導電膜に分散された樹脂粒子の拡大断面図である。
【図８】異方性導電膜による電気的な接続の動作を示す拡大断面図である。
【図９】ステージの吸引溝による吸引動作の原理を示す要部拡大断面図である。
【図１０】従来の半導体装置の製造方法を示す要部縦断面図である。
【図１１】従来の方法によって製造された半導体装置の縦断面図である。
【符号の説明】
１‥‥インターポーザ基板、２‥‥配線パターン、３‥‥接続用ランド、４‥‥ステージ、５‥‥異方性導電膜、６‥‥半導体素子（ベアチップ）、７‥‥バンプ、１１‥‥インターポーザ基板、１２‥‥配線パターン、１３‥‥接続用ランド、１４‥‥ステージ、１５‥‥異方性導電膜、１６‥‥半導体素子（ベアチップ）、１７‥‥バンプ、２１‥‥吸引溝、２２‥‥吸引孔、２５‥‥導電粒子、２６‥‥金属層、２７‥‥絶縁被膜
Claims (6)
- 基板をステージ上に配し、接着固定材料を介して半導体素子を基板上にマウントするようにした半導体装置の製造方法において、
前記基板の前記半導体素子の周縁の近傍であって前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域が前記半導体素子がマウントされた面が凹に湾曲するように前記ステージ側に吸着して前記接着固定材料を硬化させることを特徴とする半導体装置の製造方法。 - 前記接着固定材料が異方性導電膜から構成され、前記異方性導電膜によって前記半導体素子が前記基板に固定されるとともに、前記半導体素子の電極が前記基板の電極に接続されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記ステージ上の前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域に吸引溝が形成され、該吸引溝を通して前記基板が前記ステージ側に吸着されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 半導体素子を接着固定材料を介して基板上にマウントして成る半導体装置において、
前記基板の前記半導体素子の周縁部の近傍であって前記接着固定材料が前記半導体素子の周縁からはみ出す部分と対応する領域が前記半導体素子がマウントされた面が凹となるように湾曲した状態で前記半導体素子を前記基板上に接合することを特徴とする半導体装置。 - 前記接着固定材料が異方性導電膜であって、該異方性導電膜によって前記半導体素子が前記基板に固定されるとともに、前記半導体素子の電極が前記基板の電極に接続されることを特徴とする請求項４に記載の半導体装置。
- 請求項１〜請求項３の何れかの製造方法によって製造されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192534A JP3906914B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置の製造方法、および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002192534A JP3906914B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置の製造方法、および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039756A JP2004039756A (ja) | 2004-02-05 |
| JP3906914B2 true JP3906914B2 (ja) | 2007-04-18 |
Family
ID=31701776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002192534A Expired - Fee Related JP3906914B2 (ja) | 2002-07-01 | 2002-07-01 | 半導体装置の製造方法、および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3906914B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4613536B2 (ja) * | 2004-07-12 | 2011-01-19 | セイコーエプソン株式会社 | 半導体素子実装基板、電気光学装置、電子機器 |
| JP4695406B2 (ja) * | 2005-02-10 | 2011-06-08 | パナソニック株式会社 | 部品実装装置及び部品実装方法 |
| JP2010010693A (ja) * | 2009-07-31 | 2010-01-14 | Seiko Epson Corp | 実装装置、及び半導体素子実装基板の製造方法 |
| TWI669794B (zh) * | 2018-09-27 | 2019-08-21 | 頎邦科技股份有限公司 | 基板與晶片之壓合步驟及其壓合裝置 |
-
2002
- 2002-07-01 JP JP2002192534A patent/JP3906914B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004039756A (ja) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000076778A (ko) | 반도체장치 및 그의 제조방법 | |
| WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
| TWI336515B (en) | Circuit substrate and semiconductor device | |
| TW201207961A (en) | Semiconductor package device using underfill material and packaging method thereof | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| JP2016184612A (ja) | 半導体装置の実装方法 | |
| JP2012221989A (ja) | 半導体装置製造装置、及び半導体装置の製造方法 | |
| JP2001015551A (ja) | 半導体装置およびその製造方法 | |
| JP4151136B2 (ja) | 基板および半導体装置とその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3906914B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP2005191541A (ja) | 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器 | |
| JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
| TWI269415B (en) | Flip-chip bonding method utilizing non-conductive paste and its product | |
| KR20150129799A (ko) | 반도체 칩 및 반도체 칩을 가지는 반도체 장치 | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| JP2008210842A (ja) | バンプ付電子部品の実装方法 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP3646056B2 (ja) | フリップチップ実装方法 | |
| JP5414336B2 (ja) | 電子部品 | |
| JP2010153670A (ja) | フリップチップ実装方法と半導体装置 | |
| JP4030220B2 (ja) | 半導体チップの実装構造 | |
| US20050006793A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP3879319B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070109 |
|
| LAPS | Cancellation because of no payment of annual fees |