JP2010010693A - 実装装置、及び半導体素子実装基板の製造方法 - Google Patents
実装装置、及び半導体素子実装基板の製造方法 Download PDFInfo
- Publication number
- JP2010010693A JP2010010693A JP2009178781A JP2009178781A JP2010010693A JP 2010010693 A JP2010010693 A JP 2010010693A JP 2009178781 A JP2009178781 A JP 2009178781A JP 2009178781 A JP2009178781 A JP 2009178781A JP 2010010693 A JP2010010693 A JP 2010010693A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- mounting
- flexible wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
Abstract
【課題】配線パターンと端子電極との接続部において応力を緩和し、剥離や断線を防止できる半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法を提供すると共に、半導体素子実装基板を備えた電気光学装置、電子機器を提供する。
【解決手段】配線パターン２ａが形成された可撓性配線基板２と、突起電極３ａを備える半導体素子３とが接着層４を介して接合された半導体素子実装基板１であって、可撓性配線基板２は、半導体素子３の側方に屈曲部５を有し、当該屈曲部５は接着層４の一部を収容することを特徴とする。
【選択図】図１
【解決手段】配線パターン２ａが形成された可撓性配線基板２と、突起電極３ａを備える半導体素子３とが接着層４を介して接合された半導体素子実装基板１であって、可撓性配線基板２は、半導体素子３の側方に屈曲部５を有し、当該屈曲部５は接着層４の一部を収容することを特徴とする。
【選択図】図１
Description
本発明は、半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器に関する。
近年、主として携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器の分野においては、機器の軽薄短小に伴って、内蔵する配線基板の薄肉化や配線の高密度化が進められている。更に、フレキシブル基板上に駆動ＩＣを接続して構成されたＣＯＦ（Chip On Film）基板を用いた技術が知られている。
このような配線基板を駆動ＩＣ等の半導体素子に接続する方法としては、半導体素子の端子電極と配線基板の端子との間に異方性導電膜ＡＣＦ（Anisotoroic Conductive Film）を配置し、加熱及び加圧を施す実装技術が知られている（例えば、特許文献１参照。）。
しかしながら、配線や端子電極の高密度化や、配線基板の薄型化が進むに伴って、実装工程において配線基板上の配線パターンが半導体素子の端子電極から剥離し易くなり、配線の断線が発生してしまうという問題があった。
本発明は、上記の課題を解決するためになされたものであって、配線パターンと端子電極との接続部において応力を緩和し、剥離や断線を防止できる半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法を提供すると共に、半導体素子実装基板を備えた電気光学装置、電子機器を提供することを目的とする。
本発明は、上記の課題を解決するためになされたものであって、配線パターンと端子電極との接続部において応力を緩和し、剥離や断線を防止できる半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法を提供すると共に、半導体素子実装基板を備えた電気光学装置、電子機器を提供することを目的とする。
本発明者は、近年における配線や端子電極の高密度化や配線基板の薄型化が進むに伴って、配線基板と半導体素子との接続部のピッチや配線パターン幅が、従来よりも微細化されてきていることに着目した。そして、配線基板と半導体素子とを接続する場合に、従来の方法により接着力だけで両者を接続するのは、困難であることを見出した。具体的には、配線基板と半導体素子とを実装する際に、配線基板上の配線パターンが半導体素子の端子電極から剥離し易くなり、配線パターンの断線が発生してしまうという問題を見出した。そこで、本発明者は、上記に基づいて以下の手段を有する本発明を想到した。
即ち、本発明の半導体素子実装基板は、配線パターンが形成された可撓性配線基板と、突起電極を備える半導体素子とが接着層を介して接合された半導体素子実装基板であって、前記可撓性配線基板は、前記半導体素子の側方に屈曲部を有し、当該屈曲部は前記接着層の一部を収容することを特徴としている。
このような屈曲部が形成されることにより、可撓性配線基板と半導体素子との接続部において、可撓性配線基板内部の応力が分散され、また、可撓性配線基板が延在する方向に付与される引張応力が分散される。換言すれば、従来のように可撓性配線基板が真直ぐな状態で半導体素子に接続されていると、可撓性配線基板の延在方向に力が付与された際に、配線パターンと突起電極との接続面において、剥離や断線が生じやすくなるが、上記のように屈曲部が形成されることにより、このような剥離や断線に起因する引張応力が分散される。従って、屈曲部を形成したことで、可撓性配線基板と半導体素子との接続部、具体的には、配線パターンと突起電極の接続面における断線や剥離を防止できる。
このような屈曲部が形成されることにより、可撓性配線基板と半導体素子との接続部において、可撓性配線基板内部の応力が分散され、また、可撓性配線基板が延在する方向に付与される引張応力が分散される。換言すれば、従来のように可撓性配線基板が真直ぐな状態で半導体素子に接続されていると、可撓性配線基板の延在方向に力が付与された際に、配線パターンと突起電極との接続面において、剥離や断線が生じやすくなるが、上記のように屈曲部が形成されることにより、このような剥離や断線に起因する引張応力が分散される。従って、屈曲部を形成したことで、可撓性配線基板と半導体素子との接続部、具体的には、配線パターンと突起電極の接続面における断線や剥離を防止できる。
また、屈曲部が形成されることで、剥離や断線に起因する引張応力が分散されるだけでなく、半導体素子の側方と屈曲部との間に接着層が収容されるので、可撓性配線基板が真直ぐな状態で半導体素子と接続する場合よりも、接着層との接触面積が大きくなる。従って、接続強度の向上を図ることができる。
また、前記半導体素子実装基板においては、前記接着層には、異方性導電粒子又は異方性導電膜が含まれていることを特徴としている。
このようにすれば、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できるだけでなく、可撓性配線基板と半導体素子の接続強度を向上させながら、可撓性配線基板と半導体素子とを導通させることができる。
このようにすれば、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できるだけでなく、可撓性配線基板と半導体素子の接続強度を向上させながら、可撓性配線基板と半導体素子とを導通させることができる。
また、本発明の半導体素子実装基板の製造方法は、配線パターンが形成された可撓性配線基板と、突起電極を備える半導体素子とが接着層を介して接合された半導体素子実装基板の製造方法であって、前記半導体素子の側方に前記可撓性配線基板の屈曲部を形成することを特徴としている。
このように屈曲部を形成することにより、可撓性配線基板と半導体素子との接続部において、可撓性配線基板内部の応力を分散し、また、可撓性配線基板が延在する方向に付与される引張応力を分散するので、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できる。
また、屈曲部を形成することで、剥離や断線に起因する引張応力を分散するだけでなく、半導体素子の側方と屈曲部との間に接着層を収容するので、可撓性配線基板が真直ぐな状態で半導体素子と接続する場合よりも接着層との接触面積が大きくなり、接続強度の向上を図ることができる。
このように屈曲部を形成することにより、可撓性配線基板と半導体素子との接続部において、可撓性配線基板内部の応力を分散し、また、可撓性配線基板が延在する方向に付与される引張応力を分散するので、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できる。
また、屈曲部を形成することで、剥離や断線に起因する引張応力を分散するだけでなく、半導体素子の側方と屈曲部との間に接着層を収容するので、可撓性配線基板が真直ぐな状態で半導体素子と接続する場合よりも接着層との接触面積が大きくなり、接続強度の向上を図ることができる。
また、前記半導体素子実装基板の製造方法においては、前記突起電極と前記配線パターンとが接触する部分よりも外側の前記可撓性配線基板を固定する工程と、前記半導体素子の前記突起電極を前記可撓性配線基板の前記配線パターンに加熱及び加圧する工程と、を含み、前記可撓性配線基板の固定状態を解除した後に、前記加熱及び加圧する工程を終了することを特徴としている。
ここで、可撓性配線基板は、加熱及び加圧する工程によって熱膨張し、また、加熱及び加圧の終了によって収縮する。そのため、可撓性配線基板を固定した状態で加熱及び加圧を終了すると、可撓性配線基板が収縮することで引張応力が生じてしまい、配線パターンが断線してしまう。
そこで、本発明においては、可撓性配線基板の固定状態を解除した後に加熱及び加圧を終了させていることから、可撓性配線基板の一方を自由端にさせた状態で当該可撓性配線基板が収縮するようになっている。従って、固定された可撓性配線基板の収縮に伴う引張応力が生じることがない。これにより、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できる。
ここで、可撓性配線基板は、加熱及び加圧する工程によって熱膨張し、また、加熱及び加圧の終了によって収縮する。そのため、可撓性配線基板を固定した状態で加熱及び加圧を終了すると、可撓性配線基板が収縮することで引張応力が生じてしまい、配線パターンが断線してしまう。
そこで、本発明においては、可撓性配線基板の固定状態を解除した後に加熱及び加圧を終了させていることから、可撓性配線基板の一方を自由端にさせた状態で当該可撓性配線基板が収縮するようになっている。従って、固定された可撓性配線基板の収縮に伴う引張応力が生じることがない。これにより、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できる。
また、前記半導体素子実装基板の製造方法においては、前記可撓性配線基板と前記半導体素子とが対向する位置において、前記半導体素子を固定することを特徴としている。
このように、半導体素子に対向部を固定することにより、半導体素子と可撓性配線基板との位置ずれが生じることなく、半導体素子と可撓性配線基板を高精度に固定することができる。
このように、半導体素子に対向部を固定することにより、半導体素子と可撓性配線基板との位置ずれが生じることなく、半導体素子と可撓性配線基板を高精度に固定することができる。
また、本発明の実装装置は、配線パターンが形成された可撓性配線基板と、突起電極を備える半導体素子とを接着層を介して実装する実装装置であって、前記可撓性配線基板を載置する基板載置台と、前記半導体素子を保持すると共に前記可撓性配線基板に加熱及び加圧する加熱加圧手段と、を具備し、前記半導体素子の側方に前記可撓性配線基板の屈曲部を形成することを特徴としている。
このように屈曲部を形成することにより、可撓性配線基板と半導体素子との接続部において、可撓性配線基板内部の応力を分散し、また、可撓性配線基板が延在する方向に付与される引張応力を分散するので、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できる。
また、屈曲部を形成することで、剥離や断線に起因する引張応力を分散するだけでなく、半導体素子の側方と屈曲部との間に接着層を収容するので、可撓性配線基板が真直ぐな状態で半導体素子と接続する場合よりも接着層との接触面積が大きくなり、接続強度の向上を図ることができる。
更に、本発明においては、屈曲部を形成するだけで、上記のような効果が得られるので、従来の実装装置を利用して容易に屈曲部を形成することができる。
このように屈曲部を形成することにより、可撓性配線基板と半導体素子との接続部において、可撓性配線基板内部の応力を分散し、また、可撓性配線基板が延在する方向に付与される引張応力を分散するので、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できる。
また、屈曲部を形成することで、剥離や断線に起因する引張応力を分散するだけでなく、半導体素子の側方と屈曲部との間に接着層を収容するので、可撓性配線基板が真直ぐな状態で半導体素子と接続する場合よりも接着層との接触面積が大きくなり、接続強度の向上を図ることができる。
更に、本発明においては、屈曲部を形成するだけで、上記のような効果が得られるので、従来の実装装置を利用して容易に屈曲部を形成することができる。
また、前記実装装置においては、前記基板載置台は、前記突起電極と前記配線パターンとが接触する部分よりも外側の前記可撓性配線基板を固定する固定手段を備えることを特徴としている。
このように、固定手段を備えることにより、可撓性配線基板を基板載置台に固定することができる。また、当該固定手段は、突起電極と配線パターンとが接触する部分よりも外側の可撓性配線基板を固定するので、固定手段と突起電極との間のみに屈曲部を形成することができる。
このように、固定手段を備えることにより、可撓性配線基板を基板載置台に固定することができる。また、当該固定手段は、突起電極と配線パターンとが接触する部分よりも外側の可撓性配線基板を固定するので、固定手段と突起電極との間のみに屈曲部を形成することができる。
また、本発明の実装方法においては、配線パターンが形成された可撓性配線基板と、突起電極を備える半導体素子とを接着層を介して実装する実装方法であって、前記半導体素子の側方に前記可撓性配線基板の屈曲部を形成することを特徴としている。
このように屈曲部を形成することにより、可撓性配線基板と半導体素子との接続部において、可撓性配線基板内部の応力を分散し、また、可撓性配線基板が延在する方向に付与される引張応力を分散するので、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できる。
また、屈曲部を形成することで、剥離や断線に起因する引張応力を分散するだけでなく、半導体素子の側方と屈曲部との間に接着層を収容するので、可撓性配線基板が真直ぐな状態で半導体素子と接続する場合よりも接着層との接触面積が大きくなり、接続強度の向上を図ることができる。
更に、本発明においては、屈曲部を形成するだけで、上記のような効果が得られるので、従来の実装方法を利用して容易に屈曲部を形成することができる。
このように屈曲部を形成することにより、可撓性配線基板と半導体素子との接続部において、可撓性配線基板内部の応力を分散し、また、可撓性配線基板が延在する方向に付与される引張応力を分散するので、可撓性配線基板と半導体素子との接続部における断線や剥離を防止できる。
また、屈曲部を形成することで、剥離や断線に起因する引張応力を分散するだけでなく、半導体素子の側方と屈曲部との間に接着層を収容するので、可撓性配線基板が真直ぐな状態で半導体素子と接続する場合よりも接着層との接触面積が大きくなり、接続強度の向上を図ることができる。
更に、本発明においては、屈曲部を形成するだけで、上記のような効果が得られるので、従来の実装方法を利用して容易に屈曲部を形成することができる。
また、本発明の電気光学装置は、先に記載の半導体素子実装基板を具備することを特徴としている。
このような電気光学装置としては、液晶表示装置、有機ＥＬ（エレクトロルミネッセンス）表示装置、電気泳動表示装置、プラズマ発光や電子放出による蛍光等を用いた装置（例えば、ＰＤＰ、ＦＥＤ、ＳＥＤ）、また、プロジェクタで用いられる液晶装置からなるライトバルブ等を例示できる。
このようにすれば、断線や剥離が抑制された電気光学装置を実現できる。
このような電気光学装置としては、液晶表示装置、有機ＥＬ（エレクトロルミネッセンス）表示装置、電気泳動表示装置、プラズマ発光や電子放出による蛍光等を用いた装置（例えば、ＰＤＰ、ＦＥＤ、ＳＥＤ）、また、プロジェクタで用いられる液晶装置からなるライトバルブ等を例示できる。
このようにすれば、断線や剥離が抑制された電気光学装置を実現できる。
また、本発明の電子機器は、先に記載の電気光学装置を具備することを特徴としている。
このような電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ、パソコンなどの情報処理装置等を例示できる。また、大型の表示画面を有するテレビや、大型モニタ、プロジェクタ等を例示できる。このように電子機器が先の電気光学装置を備えることにより、断線等の故障が抑制された電子機器を提供できる。
このような電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ、パソコンなどの情報処理装置等を例示できる。また、大型の表示画面を有するテレビや、大型モニタ、プロジェクタ等を例示できる。このように電子機器が先の電気光学装置を備えることにより、断線等の故障が抑制された電子機器を提供できる。
以下、図面を参照して、本発明の半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器について詳細に説明する。
（半導体素子実装基板）
まず、本発明の半導体素子実装基板について、図１を参照して説明する。
図１は、半導体素子実装基板を示す側断面図である。
図１に示すように、半導体素子実装基板１は、フィルム基板（可撓性配線基板）２と半導体素子３とが、異方性導電膜４を介して接続された構成となっている。
ここで、フィルム基板２は、例えば厚み２５μｍのポリイミド等のベース基板上に、配線パターン２ａが形成された構成を有しており、十分な可撓性を備えている。また、配線パターン２ａは、Ｃｕ等の金属薄膜をパターニングすることによって形成されたものである。また、配線パターン２ａは、半導体素子３の突起電極３ａと異方性導電膜４を介して接続されている。更に、配線パターン２ａは、厚み約７μｍ、幅１５μｍで形成されており、突起電極３ａと接続する部分では、配線パターン２ａは幅１０μｍで形成されている。
また、フィルム基板２は、露出する配線パターン２ａを残して、他の部分を保護レジスト２ｂによって配線パターン２ａを保護している。
まず、本発明の半導体素子実装基板について、図１を参照して説明する。
図１は、半導体素子実装基板を示す側断面図である。
図１に示すように、半導体素子実装基板１は、フィルム基板（可撓性配線基板）２と半導体素子３とが、異方性導電膜４を介して接続された構成となっている。
ここで、フィルム基板２は、例えば厚み２５μｍのポリイミド等のベース基板上に、配線パターン２ａが形成された構成を有しており、十分な可撓性を備えている。また、配線パターン２ａは、Ｃｕ等の金属薄膜をパターニングすることによって形成されたものである。また、配線パターン２ａは、半導体素子３の突起電極３ａと異方性導電膜４を介して接続されている。更に、配線パターン２ａは、厚み約７μｍ、幅１５μｍで形成されており、突起電極３ａと接続する部分では、配線パターン２ａは幅１０μｍで形成されている。
また、フィルム基板２は、露出する配線パターン２ａを残して、他の部分を保護レジスト２ｂによって配線パターン２ａを保護している。
また、半導体素子３は、所謂集積回路（Integrated Circuit）であり、配線パターン２ａと接続するための突起電極３ａを備えている。当該突起電極３ａの電極端子数は約６００個であり、４０μｍピッチで形成されている。
また、異方性導電膜４は、突起電極３ａと配線パターン２ａとの導通を取ると共に、半導体素子３とフィルム基板２を接着固定する接着層として機能するものである。更に、異方性導電膜４は、導電性に異方性を持たせることが可能となっている。具体的に、異方性導電膜４には、接着用樹脂４ａ中に導電粒子（異方性導電粒子）４ｂが分散されている。
接着用樹脂４ａは、ウレタン、ポリエステル等の熱可塑性のホットメルト樹脂或いはエポキシ等の熱硬化性樹脂からなるものである。
また、導電粒子４ｂは、銅、ニッケル、金、半田等の金属粒子或いはスチレン樹脂等よりなる粒子表面をニッケル−金等の導電層により被覆した粒子等からなる。
このような接着用樹脂４ａと導電粒子４ｂとからなる異方性導電膜４は、金属粒子の含有量、形状、大きさ等をコントロールして電気的接続を取ろうとする部分に必要を応じて圧力が加わることにより、接着剤の厚み方向には導電性を有し、面方向には絶縁性を保持するものであって、導電性が異方的である接着剤として機能する。
また、半導体素子実装基板１においては、本発明の特徴点として挙げたように、半導体素子３の側方にフィルム基板２が屈曲することで形成された屈曲部５が設けられている。そして、当該屈曲部５は異方性導電膜４の一部を収容するようになっている。更に、屈曲部５は、半導体素子３の全周に設けられており、当該全周にわたって異方性導電膜４を収容している。
また、異方性導電膜４は、突起電極３ａと配線パターン２ａとの導通を取ると共に、半導体素子３とフィルム基板２を接着固定する接着層として機能するものである。更に、異方性導電膜４は、導電性に異方性を持たせることが可能となっている。具体的に、異方性導電膜４には、接着用樹脂４ａ中に導電粒子（異方性導電粒子）４ｂが分散されている。
接着用樹脂４ａは、ウレタン、ポリエステル等の熱可塑性のホットメルト樹脂或いはエポキシ等の熱硬化性樹脂からなるものである。
また、導電粒子４ｂは、銅、ニッケル、金、半田等の金属粒子或いはスチレン樹脂等よりなる粒子表面をニッケル−金等の導電層により被覆した粒子等からなる。
このような接着用樹脂４ａと導電粒子４ｂとからなる異方性導電膜４は、金属粒子の含有量、形状、大きさ等をコントロールして電気的接続を取ろうとする部分に必要を応じて圧力が加わることにより、接着剤の厚み方向には導電性を有し、面方向には絶縁性を保持するものであって、導電性が異方的である接着剤として機能する。
また、半導体素子実装基板１においては、本発明の特徴点として挙げたように、半導体素子３の側方にフィルム基板２が屈曲することで形成された屈曲部５が設けられている。そして、当該屈曲部５は異方性導電膜４の一部を収容するようになっている。更に、屈曲部５は、半導体素子３の全周に設けられており、当該全周にわたって異方性導電膜４を収容している。
上述したように、本実施形態の半導体素子実装基板１においては、屈曲部５が設けられていることにより、フィルム基板２と半導体素子３との接続部において、フィルム基板２内部の応力が分散され、また、フィルム基板２が延在する方向に付与される引張応力が分散される。換言すれば、従来のようにフィルム基板２が真直ぐな状態で半導体素子３に接続されていると、フィルム基板２の延在方向に力が付与された際に、配線パターン２ａと突起電極３ａとの接続面において、剥離や断線が生じやすくなるが、上記のように屈曲部５が形成されることにより、このような剥離や断線に起因する引張応力が分散される。従って、屈曲部５を形成したことで、フィルム基板２と半導体素子３との接続部、具体的には、配線パターン２ａと突起電極３ａの接続面における断線や剥離を防止できる。
また、屈曲部５が形成されることで、剥離や断線に起因する引張応力が分散されるだけでなく、半導体素子３の側方と屈曲部５との間に異方性導電膜４が収容されるので、フィルム基板２が真直ぐな状態で半導体素子３と接続する場合よりも、異方性導電膜４との接触面積が大きくなる。従って、接続強度の向上を図ることができる。
また、屈曲部５が形成されることで、剥離や断線に起因する引張応力が分散されるだけでなく、半導体素子３の側方と屈曲部５との間に異方性導電膜４が収容されるので、フィルム基板２が真直ぐな状態で半導体素子３と接続する場合よりも、異方性導電膜４との接触面積が大きくなる。従って、接続強度の向上を図ることができる。
また、配線パターン２ａと突起電極３ａは、異方性導電膜４を介して接続されているので、フィルム基板２と半導体素子３との接続部における断線や剥離を防止できるだけでなく、フィルム基板２と半導体素子３の接続強度を向上させながら、フィルム基板２と半導体素子３とを導通させることができる。
（実装装置）
次に、本発明の実装装置について、図２を参照して説明する。
図２は、実装装置の構成を示す図であり、図２（ａ）は概略構成を示す斜視図、図２（ｂ）は実装装置の要部を示す側断面図である。
次に、本発明の実装装置について、図２を参照して説明する。
図２は、実装装置の構成を示す図であり、図２（ａ）は概略構成を示す斜視図、図２（ｂ）は実装装置の要部を示す側断面図である。
図２に示すように、実装装置１０は、大別するとテーブル部１１と接続ヘッド部１２とによって構成されている。テーブル部１１は、移動テーブル部１３と、基板ホルダ（基板載置台）１４と、半導体素子搭載部１５とから構成されている。接続ヘッド部１２は、ヘッド支持部１６と、上下移動機構１７と、工具回転機構１８と、加熱加圧工具（加熱加圧手段）１９とから構成されている。更に、移動テーブル部１３は、Ｘステージ１３ｘと、Ｙステージ１３ｙとから構成されている。
ここで、各構成要素について説明する。
テーブル部１１は、実装装置１０本体の下方に設けられたものである。そして、移動テーブル部１３がＸステージ１３ｘ及びＹステージ１３ｙを備えることにより、基板ホルダ１４をＸＹ方向に自由に移動可能となると共に、任意位置に固定することが可能となっている。更に、テーブル部１１は半導体素子搭載部１５を備え、当該半導体素子搭載部１５には、実装前の複数の半導体素子３が搭載されている。更に、基板ホルダ１４には、上記のフィルム基板２が載置されるようになっている。
また、基板ホルダ１４は、保持するフィルム基板２の材質、熱伝導率、又は基板の底面の荒さに応じて上面の荒さ及び材質が異ならせて構成されている。また、基板ホルダ１４の上面は鏡面であってもよいが、載置されるフィルム基板２の裏面の面荒さよりも粗くないこと、換言するとフィルム基板２の裏面の面荒さが基板ホルダ１４の上面の面荒さよりも粗いことが好ましい。
テーブル部１１は、実装装置１０本体の下方に設けられたものである。そして、移動テーブル部１３がＸステージ１３ｘ及びＹステージ１３ｙを備えることにより、基板ホルダ１４をＸＹ方向に自由に移動可能となると共に、任意位置に固定することが可能となっている。更に、テーブル部１１は半導体素子搭載部１５を備え、当該半導体素子搭載部１５には、実装前の複数の半導体素子３が搭載されている。更に、基板ホルダ１４には、上記のフィルム基板２が載置されるようになっている。
また、基板ホルダ１４は、保持するフィルム基板２の材質、熱伝導率、又は基板の底面の荒さに応じて上面の荒さ及び材質が異ならせて構成されている。また、基板ホルダ１４の上面は鏡面であってもよいが、載置されるフィルム基板２の裏面の面荒さよりも粗くないこと、換言するとフィルム基板２の裏面の面荒さが基板ホルダ１４の上面の面荒さよりも粗いことが好ましい。
接続ヘッド部１２は、実装装置１０本体の上方に設けられたものである。そして、ヘッド支持部１６に設けられた工具回転機構１８によって半導体素子３をＺ軸回りの回転方向に位置決め可能になっており、また、加熱加圧工具１９に保持された半導体素子３をフィルム基板２に対して加熱及び加圧することが可能となっており、更に、上下移動機構１７によって半導体素子３をフィルム基板２の任意位置に接続可能となっている。
また、上下移動機構１７は、エアシリンダやモータ等の駆動手段によって加熱加圧工具１９を図中Ｚ軸方向に移動させることが可能となっている。従って、上下移動機構１７の伸長動作によって、加熱加圧工具１９によって保持された半導体素子３を鉛直上下方向に移動させる。上下移動機構１７は、フィルム基板２に対して１〜３．５ＭＰａ程度の圧力を与えることが可能となっており、これにより、基板ホルダ１４の上面に載置されたフィルム基板２の配線パターン２ａと、半導体素子３の突起電極３ａとを、異方性導電膜４を介して加熱及び加圧するようになっている。
また、加熱加圧工具１９は、その内部にヒータ等の加熱機構が設けられており、コンスタントヒート方式によって加熱することが可能となっている。更に、ヒータは、２００〜４５０℃程度の温度範囲で任意の温度に設定することができるように構成されている。加熱加圧工具１９の底面は平面に形成されている。なお、製造すべき半導体素子実装基板１の形状に合わせて半導体素子３との当接面の形状を可変とするために、加熱加圧工具１９の底面に治具を取り付けられる構成であることが好ましい。このような構成とすることで、当接面を正方形形状、細長い矩形形状、その他の任意の形状に設定することが可能となる。
更に、図２（ｂ）に示すように、加熱加圧工具１９及び基板ホルダ１４には、半導体素子３を保持する機構が設けられている。具体的に、加熱加圧工具１９には、半導体素子３を吸着保持する吸着孔１９ａが設けられており、基板ホルダ１４には、第１吸着孔（固定手段）１４ａと第２吸着孔（固定手段）１４ｂが設けられている。ここで、第１吸着孔１４ａは、半導体素子３の略中央に対向するように設けられている。また、第２吸着孔１４ｂは、半導体素子３の突起電極３ａよりも外側に設けられている。また、このような吸着孔１９ａ、第１吸着孔１４ａ及び第２吸着孔１４ｂは、不図示の減圧ポンプに接続されており、当該減圧ポンプの駆動によって半導体素子３及びフィルム基板２が着脱可能となっている。また、各吸着孔の形状は、直径２ｍｍ以下、望ましくは直径１．５ｍｍ〜直径１ｍｍであることが好ましい。
更に、第１吸着孔１４ａと第２吸着孔１４ｂにおいては、各々を独立してフィルム基板２を着脱することが可能となっている。即ち、第１吸着孔１４ａのみによってフィルム基板２を吸着させながら、第２吸着孔１４ｂによる吸着力を解除することが可能となっている。
なお、本実施形態においては、固定手段として減圧ポンプの駆動による吸着力を利用してフィルム基板２を固定する構成を採用しているが、これを限定するものではない。例えば、基板ホルダ１４の一部分に強磁性体を配置し、当該強磁性体と磁石との間に作用する磁力を利用することにより、フィルム基板２を基板ホルダ１４に固定させる固定手段を採用してもよい。
また、第２吸着孔１４ｂが形成される位置に対応させて基板ホルダ１４上に凹部を形成し、凹部内に形成された吸着孔を介してフィルム基板２を固定させてもよい。
なお、本実施形態においては、固定手段として減圧ポンプの駆動による吸着力を利用してフィルム基板２を固定する構成を採用しているが、これを限定するものではない。例えば、基板ホルダ１４の一部分に強磁性体を配置し、当該強磁性体と磁石との間に作用する磁力を利用することにより、フィルム基板２を基板ホルダ１４に固定させる固定手段を採用してもよい。
また、第２吸着孔１４ｂが形成される位置に対応させて基板ホルダ１４上に凹部を形成し、凹部内に形成された吸着孔を介してフィルム基板２を固定させてもよい。
（半導体素子実装基板の製造方法、実装方法）
次に、図３及び図４を参照し、上記の実装装置１０を利用することによる、本発明の半導体素子実装基板の製造方法（実装方法）について説明する。
図３は、半導体素子実装基板１の製造過程を示す断面図である。
なお、図３に示す断面図は、図１に示す半導体素子実装基板１を反転させた図を示している。
次に、図３及び図４を参照し、上記の実装装置１０を利用することによる、本発明の半導体素子実装基板の製造方法（実装方法）について説明する。
図３は、半導体素子実装基板１の製造過程を示す断面図である。
なお、図３に示す断面図は、図１に示す半導体素子実装基板１を反転させた図を示している。
まず、図３（ａ）に示すように、加熱加圧工具１９が半導体素子３を吸着保持し、基板ホルダ１４がフィルム基板２を吸着固定する。具体的には、上下移動機構１７及び移動テーブル部１３が駆動することにより、加熱加圧工具１９が半導体素子搭載部１５に搭載されている半導体素子３を吸着保持した後に、当該半導体素子３を保持しつつ、フィルム基板２に対向配置させる。
また、基板ホルダ１４においては、第１吸着孔１４ａ及び第２吸着孔１４ｂの両者共に吸着動作を行う（可撓性配線基板と半導体素子とが対向する位置において半導体素子を固定する）。
なお、フィルム基板２の接続範囲となる配線パターン２ａ上には、予め図示しない異方性導電膜張付装置により異方性導電膜４が貼り付けられている。
また、基板ホルダ１４においては、第１吸着孔１４ａ及び第２吸着孔１４ｂの両者共に吸着動作を行う（可撓性配線基板と半導体素子とが対向する位置において半導体素子を固定する）。
なお、フィルム基板２の接続範囲となる配線パターン２ａ上には、予め図示しない異方性導電膜張付装置により異方性導電膜４が貼り付けられている。
次に、図３（ｂ）に示すように、上下移動機構１７が伸長することにより、加熱加圧工具１９を下降させ、半導体素子３の突起電極３ａを異方性導電膜４に接触させる。
更に、図３（ｃ）に示すように、加熱加圧工具１９を下降させて、突起電極３ａをフィルム基板２の配線パターン２ａに接合し、突起電極３ａと配線パターン２ａを加熱及び加圧する（半導体素子の突起電極を可撓性配線基板の配線パターンに加熱及び加圧する工程）。
更に、図３（ｃ）に示すように、加熱加圧工具１９を下降させて、突起電極３ａをフィルム基板２の配線パターン２ａに接合し、突起電極３ａと配線パターン２ａを加熱及び加圧する（半導体素子の突起電極を可撓性配線基板の配線パターンに加熱及び加圧する工程）。
このような加熱及び加圧は、異方性導電膜４の温度が１５０〜２３０℃程度になるように、加熱加圧工具１９の温度を２１０〜４５０℃程度の範囲の温度に調整された状態で行われる。また、加熱加圧工具１９がフィルム基板２に与える圧力は１〜３．５ＭＰａ程度となるように、シリンダ６の設定が行われる。また、加熱加圧工具１９がフィルム基板２を加熱及び加圧する時間は３〜１５秒程度である。
更に、このような加熱加圧工具１９による加熱及び加圧が終了する前には、基板ホルダ１４の第２吸着孔１４ｂにおけるフィルム基板２の吸着固定を解除する。
ここで、図４を参照して、加熱及び加圧に要する時間に対して、第２吸着孔１４ｂによる固定を解除するタイミングについて説明する。
図４は、加熱加圧工具１９による加熱及び加圧に要する時間（横軸）と、それに伴う異方性導電膜４の硬化度（縦軸）とを示した図である。
図４に示すように、加熱加圧工具１９による加熱及び加圧を開始し始めると、加熱加圧工具１９の加熱及び加圧によって供給される熱により、異方性導電膜４は軟化・溶融し始めて、その硬化度は点Ｐまで低下する。そして、更に点Ｐを境にして急に硬化が進む。そして、加熱及び加圧時間がｔ１になったところで、硬化度が１００％となる。このように硬化度が変化する過程において、およそ硬化度が７０％〜８０％程度になる時間ｔ２に到達したところで、基板ホルダ１４における第２吸着孔１４ｂの吸着固定を解除する。これにより、固定が解除されつつ加熱及び加圧が行われる時間がｔ３となる。このようにおよそ硬化度が７０％〜８０％程度になる時間ｔ２に到達するまで固定された状態で加熱及び加圧が行われることにより、フィルム基板２が半導体素子３の側方において膨張し、図３（ｃ）又は図１に示す屈曲部５が形成される。また、加熱及び加圧によって異方性導電膜４が溶融し濡れ広がることによって、屈曲部５とフィルム基板２との間に当該異方性導電膜４が収容され、フィルム基板２の側方において接着固定される。
ここで、図４を参照して、加熱及び加圧に要する時間に対して、第２吸着孔１４ｂによる固定を解除するタイミングについて説明する。
図４は、加熱加圧工具１９による加熱及び加圧に要する時間（横軸）と、それに伴う異方性導電膜４の硬化度（縦軸）とを示した図である。
図４に示すように、加熱加圧工具１９による加熱及び加圧を開始し始めると、加熱加圧工具１９の加熱及び加圧によって供給される熱により、異方性導電膜４は軟化・溶融し始めて、その硬化度は点Ｐまで低下する。そして、更に点Ｐを境にして急に硬化が進む。そして、加熱及び加圧時間がｔ１になったところで、硬化度が１００％となる。このように硬化度が変化する過程において、およそ硬化度が７０％〜８０％程度になる時間ｔ２に到達したところで、基板ホルダ１４における第２吸着孔１４ｂの吸着固定を解除する。これにより、固定が解除されつつ加熱及び加圧が行われる時間がｔ３となる。このようにおよそ硬化度が７０％〜８０％程度になる時間ｔ２に到達するまで固定された状態で加熱及び加圧が行われることにより、フィルム基板２が半導体素子３の側方において膨張し、図３（ｃ）又は図１に示す屈曲部５が形成される。また、加熱及び加圧によって異方性導電膜４が溶融し濡れ広がることによって、屈曲部５とフィルム基板２との間に当該異方性導電膜４が収容され、フィルム基板２の側方において接着固定される。
また、加熱加圧工具１９がフィルム基板２を液晶パネル２１の方向に加圧しているため、フィルム基板２に形成された配線パターン２ａと、半導体素子３の突起電極３ａとの間において、異方性導電膜４に含まれる導電粒子４ｂが変形し挟持される。この状態で接着用樹脂４ａの硬化度が硬化温度に達する時間ｔ１まで保持することにより、異方性導電膜４に供給される熱によって接着用樹脂４ａが硬化する。従って、配線パターン２ａと端子２６との間に導電粒子４ｂが変形し挟持された状態で、フィルム基板２が液晶パネル２１に接続される。
以上の工程が終了すると、図３（ｅ）に示すように上下移動機構１７を伸縮させて加熱加圧工具１９をフィルム基板２から離間させる。このように、加熱加圧工具１９を離間させた状態にすると、加圧された状態で異方性導電膜４の温度が低下する。これにより、図３（ｆ）に示すように半導体素子３とフィルム基板２との実装が終了となる。
上述したように、本実施形態の実装装置１０、半導体素子実装基板１の製造方法、実装方法においては、半導体素子３の側方にフィルム基板２の屈曲部５を形成することにより、フィルム基板２と半導体素子３との接続部において、フィルム基板２内部の応力を分散し、また、フィルム基板２が延在する方向に付与される引張応力を分散するので、フィルム基板２と半導体素子３との接続部、具体的には配線パターン２ａと突起電極３ａとの接続面における断線や剥離を防止できる。
また、屈曲部５を形成することで、剥離や断線に起因する引張応力を分散するだけでなく、半導体素子３の側方と屈曲部５との間に異方性導電膜４を収容するので、フィルム基板２が真直ぐな状態で半導体素子と３接続する場合よりも異方性導電膜４との接触面積が大きくなり、接続強度の向上を図ることができる。
また、屈曲部５を形成することで、剥離や断線に起因する引張応力を分散するだけでなく、半導体素子３の側方と屈曲部５との間に異方性導電膜４を収容するので、フィルム基板２が真直ぐな状態で半導体素子と３接続する場合よりも異方性導電膜４との接触面積が大きくなり、接続強度の向上を図ることができる。
また、第２吸着孔１４ｂによるフィルム基板２の固定状態を解除した後に、加熱及び加圧を終了しているので、フィルム基板２の一方を自由端にさせた状態で当該フィルム基板２が収縮する。従って、固定されたフィルム基板２の収縮に伴う引張応力が生じることがない。これにより、フィルム基板２と半導体素子３との接続部、具体的には配線パターン２ａと突起電極３ａとの接続面における断線や剥離を防止できる。
また、フィルム基板２は、第１吸着孔１４ａによって固定されるので、半導体素子３とフィルム基板２との位置ずれが生じることなく、半導体素子３とフィルム基板２を高精度に固定することができる。
また、実装装置１０は、突起電極３ａと配線パターン２ａとが接触する部分よりも外側のフィルム基板２を固定する第２吸着孔１４ｂを備えるので、第２吸着孔１４ｂと突起電極３ａとの間のみに屈曲部５を形成することができる。
（電気光学装置）
次に、上記の半導体素子実装基板１を備える電気光学装置について、図５及び図６を参照して説明する。
図５及び図６は、液晶装置（電気光学装置）の構成を示す図であって、図５は液晶装置の概略構成を示す斜視図、図６は液晶装置の要部を示す側面図である。
なお、本実施形態において、先に記載した半導体素子実装基板１の構成要素と同一部分には同一符号を付して説明を簡略化する。
次に、上記の半導体素子実装基板１を備える電気光学装置について、図５及び図６を参照して説明する。
図５及び図６は、液晶装置（電気光学装置）の構成を示す図であって、図５は液晶装置の概略構成を示す斜視図、図６は液晶装置の要部を示す側面図である。
なお、本実施形態において、先に記載した半導体素子実装基板１の構成要素と同一部分には同一符号を付して説明を簡略化する。
液晶装置２０は、大別すると液晶パネル２１と、液晶パネル２１に接続される半導体素子実装基板１とから構成される。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル２１に付設される。
液晶パネル２１は、シール材２２によって接着された一対の基板２３ａ及び基板２３ｂを有し、これらの基板２３ｂと基板２３ｂとの間に形成される間隙、所謂セルギャップに液晶が封入される。換言すると、液晶は基板２３ａと基板２３ｂとによって挟持されている。これらの基板２３ａ及び基板２３ｂは、一般には透光性材料、例えばガラス、合成樹脂等によって形成される。基板２３ａ及び基板２３ｂがガラスによって形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。基板２３ａ及び基板２３ｂの外側表面には偏光板２４ａ及び偏光板２４ｂが貼り付けられている。なお、図５においては、偏光板２４ｂの図示を省略している。
また、基板２３ａの内側表面には電極２５ａが形成され、基板２３ｂの内側表面には電極２５ｂが形成される。これらの電極２５ａ，２５ｂはストライプ状又は文字、数字、その他の適宜のパターン状に形成される。また、これらの電極２５ａ，２５ｂは、例えばＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）等の透光性材料によって形成される。
基板２３ａは基板２３ｂに対して張り出した張り出し部を有し、この張り出し部に複数の端子２６が形成されている。これらの端子２６は、基板２３ａ上に電極２５ａを形成するときに電極２５ａと同時に形成される。従って、これらの端子２６は、例えばＩＴＯによって形成される。これらの端子２６には、電極２５ａから一体に延びるもの、及び導電材（不図示）を介して電極２５ｂに接続されるものが含まれる。
なお、実際の電極２５ａ，２５ｂ及び端子２６は、極めて狭い間隔をもって多数本が基板２３ａ及び基板２３ｂ上にそれぞれ形成されるが、図５においては、液晶パネル２１の構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、それらの内の数本のみを図示することにして他の部分を省略してある。また、端子２６と電極２５ａとの接続状態及び端子２６と電極２５ｂとの接続状態も図５においては図示を省略している。
半導体素子実装基板１は、フィルム基板２と、フィルム基板２上の所定の位置に実装される半導体素子３とから概略構成される。なお、図示は省略しているが、半導体素子３が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装した構成であっても良い。フィルム基板２は、半導体素子３の側部に屈曲部５を備えている。そして、当該屈曲部５は異方性導電膜４を保持している。また、フィルム基板２には配線パターン２ａが形成されている。当該配線パターン２ａは、異方性導電膜４を介して半導体素子３の突起電極３ａと接続されている。なお、実際の配線パターン２ａは、極めて狭い間隔をもって多数本がベース基板３１上に形成されているが、図５においては、構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。なお、配線パターン２ａには、実装構造体の一側辺部に形成される出力用端子３２ａ及びそれに対向する側辺部に形成される入力用端子３２ｂが含まれる。
更に、図５に示すように、半導体素子実装基板１は、異方性導電膜４を介して液晶パネル２１の基板２３ａに固定される。これにより、半導体素子３と液晶パネル２１の電極２５ａ，２５ｂとが導通される。
上述したように、本実施形態の液晶装置２０においては、屈曲部５が形成されることにより、フィルム基板２と半導体素子３との接合強度が向上すると共に、フィルム基板２内部の引張応力に対する耐性が向上したものとなる。従って、上記の半導体素子実装基板１と同様の効果が得られる。
なお、本実施形態においては、液晶装置２０の構成を示しているが、本発明の電気光学装置としては液晶装置２０を限定するものではない。
液晶装置２０以外にも、有機ＥＬ装置、電気泳動装置、プラズマ発光や電子放出による蛍光能を有する表示装置（例えば、ＰＤＰ、ＦＥＤ、ＳＥＤ用の基板）、プロジェクタで用いられる液晶装置からなるライトバルブ、等が挙げられる。
液晶装置２０以外にも、有機ＥＬ装置、電気泳動装置、プラズマ発光や電子放出による蛍光能を有する表示装置（例えば、ＰＤＰ、ＦＥＤ、ＳＥＤ用の基板）、プロジェクタで用いられる液晶装置からなるライトバルブ、等が挙げられる。
（電子機器）
次に、本発明の電子機器の具体例である投射型表示装置につき、図７を用いて説明する。図７は、投射型表示装置の要部を示す概略構成図である。この投射型表示装置は、上述した実施形態に係る液晶装置を、光変調手段として備えたものである。
次に、本発明の電子機器の具体例である投射型表示装置につき、図７を用いて説明する。図７は、投射型表示装置の要部を示す概略構成図である。この投射型表示装置は、上述した実施形態に係る液晶装置を、光変調手段として備えたものである。
図７において、８１０は光源、８１３、８１４はダイクロイックミラー、８１５、８１６、８１７は反射ミラー、８１８は入射レンズ、８１９はリレーレンズ、８２０は出射レンズ、８２２、８２３、８２４は本発明の液晶装置からなる光変調手段、８２５はクロスダイクロイックプリズム、８２６は投射レンズである。光源８１０は、メタルハライド等のランプ８１１とランプの光を反射するリフレクタ８１２とからなる。
ダイクロイックミラー８１３は、光源８１０からの白色光に含まれる赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー８１７で反射されて、赤色光用光変調手段８２２に入射される。また、ダイクロイックミラー８１３で反射された緑色光は、ダイクロイックミラー８１４によって反射され、緑色光用光変調手段８２３に入射される。さらに、ダイクロイックミラー８１３で反射された青色光は、ダイクロイックミラー８１４を透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ８１８、リレーレンズ８１９および出射レンズ８２０を含むリレーレンズ系からなる導光手段８２１が設けられている。この導光手段８２１を介して、青色光が青色光用光変調手段８２４に入射される。
各光変調手段により変調された３つの色光は、クロスダイクロイックプリズム８２５に入射する。このクロスダイクロイックプリズム８２５は４つの直角プリズムを貼り合わせたものであり、その界面には赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とがＸ字状に形成されている。これらの誘電体多層膜により３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ８２６によってスクリーン８２７上に投写され、画像が拡大されて表示される。
このように、投射型表示装置の光変調手段８２２，８２３，８２４として、上述した実施形態に係る液晶装置２０を使用すれば、断線等の故障が抑制された投射型表示装置を提供できる。
このように、投射型表示装置の光変調手段８２２，８２３，８２４として、上述した実施形態に係る液晶装置２０を使用すれば、断線等の故障が抑制された投射型表示装置を提供できる。
次に、本発明の電子機器の他の具体例について説明する。
電子機器は、上述した液晶装置２０を表示部として有したものであり、具体的には図８に示すものが挙げられる。
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）において、携帯電話１０００は、上述したＥＬ表示装置１を用いた表示部１００１を備える。
図８（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｂ）において、時計１１００は、上述したＥＬ表示装置１を用いた表示部１１０１を備える。
図８（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｃ）において、情報処理装置１２００は、キーボードなどの入力部１２０１、上述したＥＬ表示装置１を用いた表示部１２０２、情報処理装置本体（筐体）１２０３を備える。
図８（ａ）〜（ｃ）に示すそれぞれの電子機器は、上述した液晶装置を有した表示部１００１，１１０１，１２０２を備えているので、断線等の故障が抑制された電子機器となる。
また、他の電子機器の例としては、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、大型モニタ、宣伝公告用ディスプレイ等が挙げられる。
電子機器は、上述した液晶装置２０を表示部として有したものであり、具体的には図８に示すものが挙げられる。
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）において、携帯電話１０００は、上述したＥＬ表示装置１を用いた表示部１００１を備える。
図８（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｂ）において、時計１１００は、上述したＥＬ表示装置１を用いた表示部１１０１を備える。
図８（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｃ）において、情報処理装置１２００は、キーボードなどの入力部１２０１、上述したＥＬ表示装置１を用いた表示部１２０２、情報処理装置本体（筐体）１２０３を備える。
図８（ａ）〜（ｃ）に示すそれぞれの電子機器は、上述した液晶装置を有した表示部１００１，１１０１，１２０２を備えているので、断線等の故障が抑制された電子機器となる。
また、他の電子機器の例としては、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、大型モニタ、宣伝公告用ディスプレイ等が挙げられる。
１…半導体素子実装基板、２…フィルム基板（可撓性配線基板）、２ａ…配線パターン、３…半導体素子、３ａ…突起電極、４…異方性導電膜（接着層）、４ｂ…導電粒子（異方性導電粒子）、５…屈曲部、１０…実装装置、１４…基板ホルダ（基板載置台）、１４ａ…第１吸着孔（固定手段）、１４ｂ…第２吸着孔（固定手段）、１９…加熱加圧工具（加熱加圧手段）、２０…液晶装置（電気光学装置）。
Claims (10)
- 配線パターンが形成された可撓性配線基板と、突起電極を備える半導体素子とが接着層を介して接合された半導体素子実装基板であって、
前記可撓性配線基板は、前記半導体素子の側方に屈曲部を有し、
当該屈曲部は前記接着層の一部を収容することを特徴とする半導体素子実装基板。 - 前記接着層には、異方性導電粒子又は異方性導電膜が含まれていることを特徴とする請求項１に記載の半導体素子実装基板。
- 配線パターンが形成された可撓性配線基板と、突起電極を備える半導体素子とが接着層を介して接合された半導体素子実装基板の製造方法であって、
前記半導体素子の側方に前記可撓性配線基板の屈曲部を形成することを特徴とする半導体素子実装基板の製造方法。 - 前記突起電極と前記配線パターンとが接触する部分よりも外側の前記可撓性配線基板を固定する工程と、
前記半導体素子の前記突起電極を前記可撓性配線基板の前記配線パターンに加熱及び加圧する工程と、
を含み、
前記可撓性配線基板の固定状態を解除した後に、前記加熱及び加圧する工程を終了することを特徴とする請求項３に記載の半導体素子実装基板の製造方法。 - 前記可撓性配線基板と前記半導体素子とが対向する位置において、前記半導体素子を固定することを特徴とする請求項３又は請求項４に記載の半導体素子実装基板の製造方法。
- 配線パターンが形成された可撓性配線基板と、突起電極を備える半導体素子とを接着層を介して実装する実装装置であって、
前記可撓性配線基板を載置する基板載置台と、
前記半導体素子を保持すると共に前記可撓性配線基板に加熱及び加圧する加熱加圧手段と、
を具備し、
前記半導体素子の側方に前記可撓性配線基板の屈曲部を形成することを特徴とする実装装置。 - 前記基板載置台は、前記突起電極と前記配線パターンとが接触する部分よりも外側の前記可撓性配線基板を固定する固定手段を備えることを特徴とする請求項６に記載の実装装置。
- 配線パターンが形成された可撓性配線基板と、突起電極を備える半導体素子とを接着層を介して実装する実装方法であって、
前記半導体素子の側方に前記可撓性配線基板の屈曲部を形成することを特徴とする実装方法。 - 請求項１又は請求項２に記載の半導体素子実装基板を具備することを特徴とする電気光学装置。
- 請求項９に記載の電気光学装置を具備することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009178781A JP2010010693A (ja) | 2009-07-31 | 2009-07-31 | 実装装置、及び半導体素子実装基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009178781A JP2010010693A (ja) | 2009-07-31 | 2009-07-31 | 実装装置、及び半導体素子実装基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004204497A Division JP4613536B2 (ja) | 2004-07-12 | 2004-07-12 | 半導体素子実装基板、電気光学装置、電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010010693A true JP2010010693A (ja) | 2010-01-14 |
Family
ID=41590747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009178781A Withdrawn JP2010010693A (ja) | 2009-07-31 | 2009-07-31 | 実装装置、及び半導体素子実装基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010010693A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153801A (ja) * | 2014-02-12 | 2015-08-24 | デクセリアルズ株式会社 | 接続体の製造方法、接続方法及び接続体 |
| JP2017010990A (ja) * | 2015-06-17 | 2017-01-12 | 富士ゼロックス株式会社 | 基板の製造方法及び光学装置の製造方法並びに基板製造装置 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170048A (ja) * | 1993-12-16 | 1995-07-04 | Fujikura Ltd | フレキシブルプリント配線板の部品実装構造及び部品実装方法 |
| JPH0964099A (ja) * | 1995-08-23 | 1997-03-07 | Shinko Electric Ind Co Ltd | 半導体装置及びその実装構造 |
| JPH11176876A (ja) * | 1997-12-08 | 1999-07-02 | Nec Corp | 半導体装置 |
| WO1999048145A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication et structure de montage associes |
| JP2000077563A (ja) * | 1998-08-31 | 2000-03-14 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2000214794A (ja) * | 1999-01-20 | 2000-08-04 | Seiko Epson Corp | 表示パネルと駆動回路との接続構造、それを用いた表示装置および電子機器、ならびに表示装置の製造方法 |
| JP2003218163A (ja) * | 2002-01-18 | 2003-07-31 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004006995A (ja) * | 1997-05-26 | 2004-01-08 | Seiko Epson Corp | 集積回路装置及びその製造方法並びに電子機器 |
| JP2004039756A (ja) * | 2002-07-01 | 2004-02-05 | Sony Corp | 半導体装置の製造方法、製造装置、および半導体装置 |
| JP2004096046A (ja) * | 2002-09-04 | 2004-03-25 | Seiko Epson Corp | Ｉｃチップの実装方法、ｉｃチップの実装構造、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器 |
| JP2006030260A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | 半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器 |
-
2009
- 2009-07-31 JP JP2009178781A patent/JP2010010693A/ja not_active Withdrawn
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07170048A (ja) * | 1993-12-16 | 1995-07-04 | Fujikura Ltd | フレキシブルプリント配線板の部品実装構造及び部品実装方法 |
| JPH0964099A (ja) * | 1995-08-23 | 1997-03-07 | Shinko Electric Ind Co Ltd | 半導体装置及びその実装構造 |
| JP2004006995A (ja) * | 1997-05-26 | 2004-01-08 | Seiko Epson Corp | 集積回路装置及びその製造方法並びに電子機器 |
| JPH11176876A (ja) * | 1997-12-08 | 1999-07-02 | Nec Corp | 半導体装置 |
| WO1999048145A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication et structure de montage associes |
| JP2000077563A (ja) * | 1998-08-31 | 2000-03-14 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2000214794A (ja) * | 1999-01-20 | 2000-08-04 | Seiko Epson Corp | 表示パネルと駆動回路との接続構造、それを用いた表示装置および電子機器、ならびに表示装置の製造方法 |
| JP2003218163A (ja) * | 2002-01-18 | 2003-07-31 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004039756A (ja) * | 2002-07-01 | 2004-02-05 | Sony Corp | 半導体装置の製造方法、製造装置、および半導体装置 |
| JP2004096046A (ja) * | 2002-09-04 | 2004-03-25 | Seiko Epson Corp | Ｉｃチップの実装方法、ｉｃチップの実装構造、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器 |
| JP2006030260A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | 半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015153801A (ja) * | 2014-02-12 | 2015-08-24 | デクセリアルズ株式会社 | 接続体の製造方法、接続方法及び接続体 |
| JP2017010990A (ja) * | 2015-06-17 | 2017-01-12 | 富士ゼロックス株式会社 | 基板の製造方法及び光学装置の製造方法並びに基板製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI495409B (zh) | 驅動印刷電路板及含有該印刷電路板的液晶顯示裝置 | |
| US6519021B1 (en) | Wiring board for connection of electro-optical panel, electro-optical device and electronic apparatus | |
| KR19990014200A (ko) | 집적 회로 실장 구조, 액정 장치 및 전자 기기 | |
| CN101504924A (zh) | 电光装置的制造方法、电光装置 | |
| JP2011059149A (ja) | 電子機器 | |
| US11770966B2 (en) | Method of manufacturing display device including a formation process of a conductive film and laser curing the conductive film and manufacturing device for display device | |
| JP2000250031A (ja) | 電気光学装置 | |
| JP2001133801A (ja) | 部品実装方法および電気光学装置の製造方法 | |
| JP2007273578A (ja) | 電子部品接続構造 | |
| WO2013146572A1 (ja) | 接続体の製造方法、接続方法 | |
| JP2010010693A (ja) | 実装装置、及び半導体素子実装基板の製造方法 | |
| JP4613536B2 (ja) | 半導体素子実装基板、電気光学装置、電子機器 | |
| JP4868035B2 (ja) | 基板接続構造体の製造方法 | |
| JP2004087940A (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4407406B2 (ja) | 基板接続構造体、電気光学装置および電子機器 | |
| JP2005302869A (ja) | 電子部品実装体の製造方法、電子部品実装体、及び電気光学装置 | |
| TWI224709B (en) | Liquid crystal display and lamp bonding process thereof | |
| JP2006171601A (ja) | 実装構造体、電気光学装置の製造方法および電気光学装置並びに電子機器 | |
| JP2006032389A (ja) | 固定方法、実装方法、固定装置、実装装置 | |
| JP2003303852A (ja) | 半導体チップの実装構造、配線基板、電気光学装置及び電子機器 | |
| JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
| WO2016088594A1 (ja) | 実装基板の製造装置、及び実装基板の製造方法 | |
| JP2005277160A (ja) | 実装構造体の製造方法、実装構造体、電気光学装置、および電子機器 | |
| JP2001318619A (ja) | 電気光学装置、電気光学装置の製造方法および電子機器 | |
| JP2001257436A (ja) | 折り曲げ型配線基板用ベース基板、折り曲げ型配線基板、及び液晶装置並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20110927 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20120110 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20120309 Free format text: JAPANESE INTERMEDIATE CODE: A761 |