JPH10150128A - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法Info
- Publication number
- JPH10150128A JPH10150128A JP8304991A JP30499196A JPH10150128A JP H10150128 A JPH10150128 A JP H10150128A JP 8304991 A JP8304991 A JP 8304991A JP 30499196 A JP30499196 A JP 30499196A JP H10150128 A JPH10150128 A JP H10150128A
- Authority
- JP
- Japan
- Prior art keywords
- epoxy resin
- semiconductor element
- circuit board
- resin composition
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】フリップチップ／サーフェスマウント構造等に
おける樹脂封止部分へのカーボン等顔料に起因する凝集
物の形成を防ぐ。 【解決手段】配線回路基板（ドーターボード）１面に、
複数の接続用電極部２を介して半導体素子３が搭載され
ている。上記配線回路基板１とその上に搭載されている
半導体素子３との間の空隙が、エポキシ樹脂組成物によ
り形成されてなる封止樹脂層１０によって封止されてい
る。この組成物は、エポキシ樹脂と、フェノール樹脂
と、顔料と、粒径１μｍ以下のシリカ粉末の含有割合
が、シリカ粉末全体に対して１０〜７０重量％の範囲に
設定されたシリカ粉末成分を含有する常温で固体のエポ
キシ樹脂組成物であり、そのシリカ粉末成分の含有割合
はエポキシ樹脂組成物全体の６０〜９０重量％の範囲に
設定されている。
おける樹脂封止部分へのカーボン等顔料に起因する凝集
物の形成を防ぐ。 【解決手段】配線回路基板（ドーターボード）１面に、
複数の接続用電極部２を介して半導体素子３が搭載され
ている。上記配線回路基板１とその上に搭載されている
半導体素子３との間の空隙が、エポキシ樹脂組成物によ
り形成されてなる封止樹脂層１０によって封止されてい
る。この組成物は、エポキシ樹脂と、フェノール樹脂
と、顔料と、粒径１μｍ以下のシリカ粉末の含有割合
が、シリカ粉末全体に対して１０〜７０重量％の範囲に
設定されたシリカ粉末成分を含有する常温で固体のエポ
キシ樹脂組成物であり、そのシリカ粉末成分の含有割合
はエポキシ樹脂組成物全体の６０〜９０重量％の範囲に
設定されている。
Description
【０００１】
【発明の属する技術分野】本発明は、サーフェスマウン
トアレイ構造等に代表される形態の半導体装置およびそ
の製法に関するものである。
トアレイ構造等に代表される形態の半導体装置およびそ
の製法に関するものである。
【０００２】
【従来の技術】最近の半導体デバイスの性能向上に伴う
要求として、半導体装置をマザーボードに実装する前
に、まず、半導体素子をフェースダウン構造で、配線回
路が形成されたドーターボードに実装し、ついで、この
ドーターボードの下面に設けられた接続バンプによって
マザーボードに実装する方式が注目されている。
要求として、半導体装置をマザーボードに実装する前
に、まず、半導体素子をフェースダウン構造で、配線回
路が形成されたドーターボードに実装し、ついで、この
ドーターボードの下面に設けられた接続バンプによって
マザーボードに実装する方式が注目されている。
【０００３】このような方式により得られる半導体パッ
ケージは、サーフェスマウントアレイ構造に代表される
形態のパッケージであり、例えば、つぎのようにして作
製される。すなわち、図７に示すように、内部配線が設
けられ、片面に複数の球状バンプ８が設けられたドータ
ーボード１の他面に、球状電極部２を介して半導体素子
３を実装する（フリップチップ実装）。ついで、半導体
素子３とドーターボード１との空隙に、液状の封止用樹
脂組成物を注入してこの樹脂組成物を硬化させることに
より、図８に示すように、封止樹脂層４を形成する。さ
らに、図９に示すように、この半導体素子３搭載面に、
接着剤層６ａおよび６ｂを介してアルミニウムに代表さ
れる金属製蓋体（キャップ）５を被せ固定することによ
り半導体装置が作製される。そして、このようにして得
られた半導体装置は、通常、図１０に示すように、配線
回路が形成されたマザーボード７面に、ドーターボード
１の一面に形成された複数の球状バンプ８を介して搭載
することによりフリップチップ／サーフェスマウントア
レイ構造の半導体パッケージが得られる。
ケージは、サーフェスマウントアレイ構造に代表される
形態のパッケージであり、例えば、つぎのようにして作
製される。すなわち、図７に示すように、内部配線が設
けられ、片面に複数の球状バンプ８が設けられたドータ
ーボード１の他面に、球状電極部２を介して半導体素子
３を実装する（フリップチップ実装）。ついで、半導体
素子３とドーターボード１との空隙に、液状の封止用樹
脂組成物を注入してこの樹脂組成物を硬化させることに
より、図８に示すように、封止樹脂層４を形成する。さ
らに、図９に示すように、この半導体素子３搭載面に、
接着剤層６ａおよび６ｂを介してアルミニウムに代表さ
れる金属製蓋体（キャップ）５を被せ固定することによ
り半導体装置が作製される。そして、このようにして得
られた半導体装置は、通常、図１０に示すように、配線
回路が形成されたマザーボード７面に、ドーターボード
１の一面に形成された複数の球状バンプ８を介して搭載
することによりフリップチップ／サーフェスマウントア
レイ構造の半導体パッケージが得られる。
【０００４】
【発明が解決しようとする課題】このような半導体パッ
ケージは、電気的な特性面から注目されているが、上記
パッケージの製造工程時に、つぎのような問題が発生す
る。すなわち、半導体素子３とドーターボード１との空
隙に液状の封止用樹脂組成物を注入する際、この封止用
樹脂組成物に含有されているカーボンブラックが凝集し
て凝集物が形成され、空隙内の樹脂封止が不完全となっ
たり、この凝集物が上記空隙に存在すると、電気不良が
発生する。
ケージは、電気的な特性面から注目されているが、上記
パッケージの製造工程時に、つぎのような問題が発生す
る。すなわち、半導体素子３とドーターボード１との空
隙に液状の封止用樹脂組成物を注入する際、この封止用
樹脂組成物に含有されているカーボンブラックが凝集し
て凝集物が形成され、空隙内の樹脂封止が不完全となっ
たり、この凝集物が上記空隙に存在すると、電気不良が
発生する。
【０００５】本発明は、このような事情に鑑みなされた
もので、フリップチップ／サーフェスマウントアレイ構
造等のような半導体装置において、樹脂封止部分に凝集
物が形成されず、電気的不良のない信頼性の高い半導体
装置およびその製法の提供をその目的とする。
もので、フリップチップ／サーフェスマウントアレイ構
造等のような半導体装置において、樹脂封止部分に凝集
物が形成されず、電気的不良のない信頼性の高い半導体
装置およびその製法の提供をその目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、配線回路基板面に、複数の接続用電極部
を介して半導体素子が搭載され、上記半導体素子に対応
する対応部分が凹部に形成された金属製蓋体が上記半導
体素子をその内部に包含した状態で上記配線回路基板に
搭載され、上記配線回路基板と半導体素子との間の空隙
が、下記のエポキシ樹脂組成物（Ａ）により形成されて
なる封止樹脂層によって封止されている半導体装置を第
１の要旨とする。 （Ａ）下記の（ａ）〜（ｄ）成分を含有し、上記（ｃ）
成分の含有割合がエポキシ樹脂組成物全体の６０〜９０
重量％の範囲に設定された常温で固体のエポキシ樹脂組
成物。 （ａ）エポキシ樹脂。 （ｂ）フェノール樹脂。 （ｃ）粒径１μｍ以下のシリカ粉末の含有割合が、シリ
カ粉末全体に対して１０〜７０重量％の範囲に設定され
たシリカ粉末。 （ｄ）顔料。
め、本発明は、配線回路基板面に、複数の接続用電極部
を介して半導体素子が搭載され、上記半導体素子に対応
する対応部分が凹部に形成された金属製蓋体が上記半導
体素子をその内部に包含した状態で上記配線回路基板に
搭載され、上記配線回路基板と半導体素子との間の空隙
が、下記のエポキシ樹脂組成物（Ａ）により形成されて
なる封止樹脂層によって封止されている半導体装置を第
１の要旨とする。 （Ａ）下記の（ａ）〜（ｄ）成分を含有し、上記（ｃ）
成分の含有割合がエポキシ樹脂組成物全体の６０〜９０
重量％の範囲に設定された常温で固体のエポキシ樹脂組
成物。 （ａ）エポキシ樹脂。 （ｂ）フェノール樹脂。 （ｃ）粒径１μｍ以下のシリカ粉末の含有割合が、シリ
カ粉末全体に対して１０〜７０重量％の範囲に設定され
たシリカ粉末。 （ｄ）顔料。
【０００７】そして、配線回路基板上に、複数の接続用
電極部を介して半導体素子を搭載する工程と、上記エポ
キシ樹脂組成物（Ａ）からなる封止用ペレットを上記配
線回路基板の半導体素子搭載面に載置して加熱溶融する
ことにより、上記配線回路基板と半導体素子との間の空
隙に、上記溶融状態のエポキシ樹脂組成物を充填して硬
化させ上記空隙を樹脂封止する工程と、上記半導体素子
に対応する対応部分が凹部に形成された金属製蓋体を、
その凹部と上記配線回路基板に搭載した半導体素子とを
対峙させた状態で上記配線回路基板に重ね合わせ搭載す
る工程とを備えた半導体装置の製法を第２の要旨とす
る。
電極部を介して半導体素子を搭載する工程と、上記エポ
キシ樹脂組成物（Ａ）からなる封止用ペレットを上記配
線回路基板の半導体素子搭載面に載置して加熱溶融する
ことにより、上記配線回路基板と半導体素子との間の空
隙に、上記溶融状態のエポキシ樹脂組成物を充填して硬
化させ上記空隙を樹脂封止する工程と、上記半導体素子
に対応する対応部分が凹部に形成された金属製蓋体を、
その凹部と上記配線回路基板に搭載した半導体素子とを
対峙させた状態で上記配線回路基板に重ね合わせ搭載す
る工程とを備えた半導体装置の製法を第２の要旨とす
る。
【０００８】本発明は、複数の接続用電極部を介して配
線回路基板面に搭載された半導体素子と上記配線回路基
板との間の空隙が、上記特定のエポキシ樹脂組成物
（Ａ）ににより形成されてなる封止樹脂層によって樹脂
封止された半導体装置である。このように、上記配線回
路基板と半導体素子との間の空隙が、上記特定のエポキ
シ樹脂組成物（Ａ）によって樹脂封止されているため、
この樹脂封止部分に顔料に起因する凝集物が形成され
ず、結果、電気的不良等が発生しない信頼性の高い半導
体装置となる。しかも、ボイド発生等の問題もなく良好
な封止樹脂層が形成される。このような半導体装置は、
いわゆる、フリップチップ／サーフェスマウントアレイ
構造等に良好に適用される。
線回路基板面に搭載された半導体素子と上記配線回路基
板との間の空隙が、上記特定のエポキシ樹脂組成物
（Ａ）ににより形成されてなる封止樹脂層によって樹脂
封止された半導体装置である。このように、上記配線回
路基板と半導体素子との間の空隙が、上記特定のエポキ
シ樹脂組成物（Ａ）によって樹脂封止されているため、
この樹脂封止部分に顔料に起因する凝集物が形成され
ず、結果、電気的不良等が発生しない信頼性の高い半導
体装置となる。しかも、ボイド発生等の問題もなく良好
な封止樹脂層が形成される。このような半導体装置は、
いわゆる、フリップチップ／サーフェスマウントアレイ
構造等に良好に適用される。
【０００９】
【発明の実施の形態】つぎに、本発明の実施の形態を詳
しく説明する。
しく説明する。
【００１０】本発明の半導体装置の一例を図１に示す。
１は内部配線が設けられた配線回路基板（ドーターボー
ド）であって、この配線回路基板１の下面には球状バン
プ８が配設されている。そして、上記配線回路基板１の
上面には、複数の球状の接続用電極部（ジョイントボー
ル）２を介して半導体素子３が搭載されている。この配
線回路基板１の半導体素子３搭載面には、半導体素子３
に対応する対応部分が凹部１６に形成された金属製蓋体
（キャップ）５が、接着剤層６ａ，６ｂを介して半導体
素子３を内部に包含した状態で配線回路基板１に接着固
定されている。そして、上記半導体素子３と配線回路基
板１との間の空隙は、特定のエポキシ樹脂組成物によっ
て形成された封止樹脂層１０で樹脂封止されている。
１は内部配線が設けられた配線回路基板（ドーターボー
ド）であって、この配線回路基板１の下面には球状バン
プ８が配設されている。そして、上記配線回路基板１の
上面には、複数の球状の接続用電極部（ジョイントボー
ル）２を介して半導体素子３が搭載されている。この配
線回路基板１の半導体素子３搭載面には、半導体素子３
に対応する対応部分が凹部１６に形成された金属製蓋体
（キャップ）５が、接着剤層６ａ，６ｂを介して半導体
素子３を内部に包含した状態で配線回路基板１に接着固
定されている。そして、上記半導体素子３と配線回路基
板１との間の空隙は、特定のエポキシ樹脂組成物によっ
て形成された封止樹脂層１０で樹脂封止されている。
【００１１】なお、上記配線回路基板１と半導体素子３
とを電気的に接続する上記複数の接続用電極部２は、予
め配線回路基板１面に配設されていてもよいし、半導体
素子３面に配設されていてもよい。さらには、予め配線
回路基板１面および半導体素子３面の双方にそれぞれ配
設されていてもよい。
とを電気的に接続する上記複数の接続用電極部２は、予
め配線回路基板１面に配設されていてもよいし、半導体
素子３面に配設されていてもよい。さらには、予め配線
回路基板１面および半導体素子３面の双方にそれぞれ配
設されていてもよい。
【００１２】上記金属製蓋体５の材料としては、アルミ
ニウムおよびアルミニウム合金板、銅および銅合金板、
鉄等の金属板があげられる。一般に、軽量，高熱伝導
性，耐腐食性という観点からアルミニウム板が好適に用
いられる。
ニウムおよびアルミニウム合金板、銅および銅合金板、
鉄等の金属板があげられる。一般に、軽量，高熱伝導
性，耐腐食性という観点からアルミニウム板が好適に用
いられる。
【００１３】そして、上記金属製蓋体５と、半導体素子
３および配線回路基板１とを接着固定する接着剤層６
ａ，６ｂの形成材料としては、特に限定するものではな
く、従来公知の接着剤、例えば、エポキシ樹脂系接着
剤、ポリイミド樹脂系接着剤、フェノール樹脂系接着剤
等があげられる。通常、上記接着剤層６ａは、予め上記
金属製蓋体５の半導体素子３に対応する凹部１６底面に
設けられている。同様に、上記接着剤層６ｂは、予め金
属製蓋体５の周辺部に設けられている。
３および配線回路基板１とを接着固定する接着剤層６
ａ，６ｂの形成材料としては、特に限定するものではな
く、従来公知の接着剤、例えば、エポキシ樹脂系接着
剤、ポリイミド樹脂系接着剤、フェノール樹脂系接着剤
等があげられる。通常、上記接着剤層６ａは、予め上記
金属製蓋体５の半導体素子３に対応する凹部１６底面に
設けられている。同様に、上記接着剤層６ｂは、予め金
属製蓋体５の周辺部に設けられている。
【００１４】上記封止樹脂層１０の形成材料（アンダー
フィル樹脂）であるエポキシ樹脂組成物は、エポキシ樹
脂（ａ成分）と、フェノール樹脂（ｂ成分）と、特定の
シリカ粉末（ｃ成分）と、顔料（ｄ成分）を用いて得ら
れるものであり、常温で固体を示するものである。本発
明において、上記常温とは、具体的に、２０〜５０℃の
範囲をいう。
フィル樹脂）であるエポキシ樹脂組成物は、エポキシ樹
脂（ａ成分）と、フェノール樹脂（ｂ成分）と、特定の
シリカ粉末（ｃ成分）と、顔料（ｄ成分）を用いて得ら
れるものであり、常温で固体を示するものである。本発
明において、上記常温とは、具体的に、２０〜５０℃の
範囲をいう。
【００１５】上記エポキシ樹脂（ａ成分）としては、常
温で固体であれば特に限定するものではなく従来公知の
ものが用いられ、さらには溶融時の濡れ性が良好な低粘
度のものを用いることが好ましい。特に好ましくは、濡
れ性が良くなるという観点から、具体的に、下記の一般
式（１），式（２），式（３）で表される構造のエポキ
シ樹脂があげられる。これらは単独でもしくは２種以上
併せて用いられる。
温で固体であれば特に限定するものではなく従来公知の
ものが用いられ、さらには溶融時の濡れ性が良好な低粘
度のものを用いることが好ましい。特に好ましくは、濡
れ性が良くなるという観点から、具体的に、下記の一般
式（１），式（２），式（３）で表される構造のエポキ
シ樹脂があげられる。これらは単独でもしくは２種以上
併せて用いられる。
【００１６】
【化１】
【００１７】
【化２】
【００１８】
【化３】
【００１９】上記式（１）〜（３）で表される構造のエ
ポキシ樹脂において、特にエポキシ当量１５０〜２３０
ｇ／ｅｑで、融点６０〜１６０℃のものを用いることが
好ましい。
ポキシ樹脂において、特にエポキシ当量１５０〜２３０
ｇ／ｅｑで、融点６０〜１６０℃のものを用いることが
好ましい。
【００２０】上記エポキシ樹脂（ａ成分）とともに用い
られるフェノール樹脂（ｂ成分）としては、特に限定す
るものではなく通常用いられているものがあげられる
が、特にノボラック型フェノール樹脂を用いることが好
ましく、そのなかでも低粘度のものを用いることが望ま
しい。そして、上記ノボラック型フェノール樹脂とし
て、水酸基当量が８０〜１２０ｇ／ｅｑで、軟化点が８
０℃以下のものを用いることが好ましい。より好ましく
は、水酸基当量９０〜１１０ｇ／ｅｑで、軟化点５０〜
７０℃である。特に好ましくは水酸基当量１００〜１１
０ｇ／ｅｑで、軟化点５５〜６５℃である。
られるフェノール樹脂（ｂ成分）としては、特に限定す
るものではなく通常用いられているものがあげられる
が、特にノボラック型フェノール樹脂を用いることが好
ましく、そのなかでも低粘度のものを用いることが望ま
しい。そして、上記ノボラック型フェノール樹脂とし
て、水酸基当量が８０〜１２０ｇ／ｅｑで、軟化点が８
０℃以下のものを用いることが好ましい。より好ましく
は、水酸基当量９０〜１１０ｇ／ｅｑで、軟化点５０〜
７０℃である。特に好ましくは水酸基当量１００〜１１
０ｇ／ｅｑで、軟化点５５〜６５℃である。
【００２１】上記エポキシ樹脂（ａ成分）とフェノール
樹脂（ｂ成分）の配合割合は、エポキシ樹脂中のエポキ
シ基１当量に対してフェノール樹脂中の水酸基当量を
０．５〜１．６の範囲に設定することが好ましい。より
好ましくは０．８〜１．２の範囲に設定することであ
る。
樹脂（ｂ成分）の配合割合は、エポキシ樹脂中のエポキ
シ基１当量に対してフェノール樹脂中の水酸基当量を
０．５〜１．６の範囲に設定することが好ましい。より
好ましくは０．８〜１．２の範囲に設定することであ
る。
【００２２】上記ａ成分およびｂ成分とともに用いられ
る特定のシリカ粉末（ｃ成分）としては、球状シリカ粉
末であっても破砕状シリカ粉末であってもよく、特に球
状シリカを用いることが好ましい。そして、上記特定の
シリカ粉末（ｃ成分）としては、粒径１μｍ以下のシリ
カ粉末の含有割合が、シリカ粉末全体に対して１０〜７
０重量％（以下「％」と略す）の範囲に設定される必要
がある。すなわち、粒径１μｍ以下のシリカ粉末が全体
の１０％未満では、含有されているカーボンブラック等
顔料の凝集物が充分に分散されないために、濃度の高い
部分が形成され、電気特性の低下を招く結果となる。ま
た、粒径１μｍ以下のシリカ粉末が全体の７０％を超え
ると、封止樹脂としての流動性が著しく低下するからで
ある。
る特定のシリカ粉末（ｃ成分）としては、球状シリカ粉
末であっても破砕状シリカ粉末であってもよく、特に球
状シリカを用いることが好ましい。そして、上記特定の
シリカ粉末（ｃ成分）としては、粒径１μｍ以下のシリ
カ粉末の含有割合が、シリカ粉末全体に対して１０〜７
０重量％（以下「％」と略す）の範囲に設定される必要
がある。すなわち、粒径１μｍ以下のシリカ粉末が全体
の１０％未満では、含有されているカーボンブラック等
顔料の凝集物が充分に分散されないために、濃度の高い
部分が形成され、電気特性の低下を招く結果となる。ま
た、粒径１μｍ以下のシリカ粉末が全体の７０％を超え
ると、封止樹脂としての流動性が著しく低下するからで
ある。
【００２３】さらに、上記粒径１μｍ以下のシリカ粉末
の含有割合の特定に加えて、上記特定のシリカ粉末（ｃ
成分）として、平均粒径０．５〜１２μｍのものを用い
ることが好ましく、特に好ましくは１〜７μｍである。
さらに、最大粒径が３０μｍ以下のものを用いることが
好ましい。特に好ましくは最大粒径が１０〜２５μｍで
ある。すなわち、シリカ粉末の最大粒径が、上記図１に
示す構成の半導体装置の、半導体素子３と配線回路基板
（ドーターボード）１との空隙間以上となると、シリカ
粉末が詰まり、それを含むエポキシ樹脂組成物が充填で
きなくなるケースが発生する。また、エポキシ樹脂組成
物を製造する場合、エポキシ樹脂，フェノール樹脂を溶
融させた状態でシリカ粉末を添加し分散させるが、シリ
カ粉末の粒径の大きいものほど、この後、常温，冷却ま
でに、シリカ粉末が沈降して成分が不均一となる傾向が
みられるからである。また、このような観点から、この
シリカ粉末（ｃ成分）の最大粒径は、配線回路基板と、
この基板に搭載された半導体素子間の空隙（エポキシ樹
脂組成物を用いて樹脂封止される空隙）の距離の１／２
以下に設定することが好ましい。より好ましくは１／１
０〜１／５である。すなわち、シリカ粉末の最大粒径を
１／２以下に設定することにより、上記配線回路基板と
半導体素子間の空隙への溶融状態のエポキシ樹脂組成物
の充填時に、シリカ粉末の詰まりによる未充填，ボイド
等が生じず良好になされるようになるからである。
の含有割合の特定に加えて、上記特定のシリカ粉末（ｃ
成分）として、平均粒径０．５〜１２μｍのものを用い
ることが好ましく、特に好ましくは１〜７μｍである。
さらに、最大粒径が３０μｍ以下のものを用いることが
好ましい。特に好ましくは最大粒径が１０〜２５μｍで
ある。すなわち、シリカ粉末の最大粒径が、上記図１に
示す構成の半導体装置の、半導体素子３と配線回路基板
（ドーターボード）１との空隙間以上となると、シリカ
粉末が詰まり、それを含むエポキシ樹脂組成物が充填で
きなくなるケースが発生する。また、エポキシ樹脂組成
物を製造する場合、エポキシ樹脂，フェノール樹脂を溶
融させた状態でシリカ粉末を添加し分散させるが、シリ
カ粉末の粒径の大きいものほど、この後、常温，冷却ま
でに、シリカ粉末が沈降して成分が不均一となる傾向が
みられるからである。また、このような観点から、この
シリカ粉末（ｃ成分）の最大粒径は、配線回路基板と、
この基板に搭載された半導体素子間の空隙（エポキシ樹
脂組成物を用いて樹脂封止される空隙）の距離の１／２
以下に設定することが好ましい。より好ましくは１／１
０〜１／５である。すなわち、シリカ粉末の最大粒径を
１／２以下に設定することにより、上記配線回路基板と
半導体素子間の空隙への溶融状態のエポキシ樹脂組成物
の充填時に、シリカ粉末の詰まりによる未充填，ボイド
等が生じず良好になされるようになるからである。
【００２４】上記特定のシリカ粉末（ｃ成分）の含有量
は、エポキシ樹脂組成物全体の６０〜９０％の範囲に設
定する必要がある。特に好ましくは６４〜７５％であ
る。すなわち、シリカ粉末（ｃ成分）の含有量が６０％
未満では、エポキシ樹脂組成物の線膨張係数が、半導体
素子３や配線回路基板（ドーターボード）１を大きく上
回り、その発生したストレス（応力）によって封止樹脂
層１０の剥離が生じてしまう。また、９０％を超える
と、エポキシ樹脂組成物の溶融粘度が、著しく上昇し、
半導体素子３と配線回路基板（ドーターボード）１との
空隙を通過・充填することが困難となるからである。
は、エポキシ樹脂組成物全体の６０〜９０％の範囲に設
定する必要がある。特に好ましくは６４〜７５％であ
る。すなわち、シリカ粉末（ｃ成分）の含有量が６０％
未満では、エポキシ樹脂組成物の線膨張係数が、半導体
素子３や配線回路基板（ドーターボード）１を大きく上
回り、その発生したストレス（応力）によって封止樹脂
層１０の剥離が生じてしまう。また、９０％を超える
と、エポキシ樹脂組成物の溶融粘度が、著しく上昇し、
半導体素子３と配線回路基板（ドーターボード）１との
空隙を通過・充填することが困難となるからである。
【００２５】上記ａ〜ｃ成分とともに用いられる顔料
（ｄ成分）としては、カーボンブラック、フタロシアニ
ンブルー、フタロシアニングリーン、オラゾールブラッ
ク等があげられ、これらは単独でもしくは２種以上併せ
て用いられる。そして、上記顔料（ｄ成分）の含有量
は、一般に、エポキシ樹脂組成物全体の０．０５〜１．
０％の範囲内に設定される。より好ましくは０．２〜
０．６％である。
（ｄ成分）としては、カーボンブラック、フタロシアニ
ンブルー、フタロシアニングリーン、オラゾールブラッ
ク等があげられ、これらは単独でもしくは２種以上併せ
て用いられる。そして、上記顔料（ｄ成分）の含有量
は、一般に、エポキシ樹脂組成物全体の０．０５〜１．
０％の範囲内に設定される。より好ましくは０．２〜
０．６％である。
【００２６】上記アンダーフィル樹脂層形成材料である
エポキシ樹脂組成物には、上記ａ〜ｄ成分以外に、必要
に応じて、シリコーン化合物（側鎖エチレングライコー
ルタイプジメチルシロキサン等）等の低応力化剤、難燃
剤、ポリエチレンやカルナバ等のワックス、シランカッ
プリング剤（γ−グリシドキシプロピルトリメトキシシ
ラン等）等のカップリング剤等を適宜に配合してもよ
い。
エポキシ樹脂組成物には、上記ａ〜ｄ成分以外に、必要
に応じて、シリコーン化合物（側鎖エチレングライコー
ルタイプジメチルシロキサン等）等の低応力化剤、難燃
剤、ポリエチレンやカルナバ等のワックス、シランカッ
プリング剤（γ−グリシドキシプロピルトリメトキシシ
ラン等）等のカップリング剤等を適宜に配合してもよ
い。
【００２７】上記難燃剤としては、ブロム化エポキシ樹
脂等があげられ、これに三酸化二アンチモン等の難燃助
剤等が用いられる。
脂等があげられ、これに三酸化二アンチモン等の難燃助
剤等が用いられる。
【００２８】本発明に用いられるエポキシ樹脂組成物
は、例えばつぎのようにして得られる。すなわち、上記
ａ成分およびｂ成分を混合溶融し、これに上記ｃ成分お
よびｄ成分ならびに必要に応じて上記他の添加剤を配合
しミキサー等によりドライブレンドする。この後、反応
性調整のための触媒を加えて均一系とした後、パレット
上に受入れし、これを冷却後圧延した後、打ち抜くこと
により得られる。
は、例えばつぎのようにして得られる。すなわち、上記
ａ成分およびｂ成分を混合溶融し、これに上記ｃ成分お
よびｄ成分ならびに必要に応じて上記他の添加剤を配合
しミキサー等によりドライブレンドする。この後、反応
性調整のための触媒を加えて均一系とした後、パレット
上に受入れし、これを冷却後圧延した後、打ち抜くこと
により得られる。
【００２９】上記反応性調整のために配合される触媒と
しては、特に限定するものではなく従来から硬化促進剤
として用いられるものがあげられる。例えば、トリフェ
ニルホスフィン、テトラフェニルホスフェート、テトラ
フェニルボレート、２−メチルイミダゾール等があげら
れる。
しては、特に限定するものではなく従来から硬化促進剤
として用いられるものがあげられる。例えば、トリフェ
ニルホスフィン、テトラフェニルホスフェート、テトラ
フェニルボレート、２−メチルイミダゾール等があげら
れる。
【００３０】上記各成分の混合およびペレットの作製方
法については上記方法に限定するものではなく、例え
ば、上記混合においては、２軸ロール、３軸ロール等を
用いることも可能である。また、上記ペレットの作製方
法についても、注型法や粉砕した後打錠してペレット化
する等の作製方法を用いることができる。
法については上記方法に限定するものではなく、例え
ば、上記混合においては、２軸ロール、３軸ロール等を
用いることも可能である。また、上記ペレットの作製方
法についても、注型法や粉砕した後打錠してペレット化
する等の作製方法を用いることができる。
【００３１】上記ペレットの形状については、特に限定
するものではなく適宜所定の形状に設定される。例え
ば、一般的な半導体素子搭載基板である配線回路基板や
半導体素子の形態や、基板への載置の容易性等を考慮し
て、四角柱状に設定することが好ましい。
するものではなく適宜所定の形状に設定される。例え
ば、一般的な半導体素子搭載基板である配線回路基板や
半導体素子の形態や、基板への載置の容易性等を考慮し
て、四角柱状に設定することが好ましい。
【００３２】本発明の半導体装置は、例えばつぎのよう
にして製造される。すなわち、まず、図２に示すよう
に、内部配線が設けられ、下面に複数の球状バンプ８が
設けられた配線回路基板（ドーターボード）１の上面
に、複数の接続用電極部２を介して半導体素子３を載置
して加熱することにより半導体素子３を搭載する（フリ
ップチップ実装）。つぎに、図３に示すように、この半
導体素子３が搭載されたドーターボード１の素子搭載面
上に、四角柱状のエポキシ樹脂組成物（ペレット）１３
を、半導体素子３に当接するよう載置する。ついで、全
体を加熱し上記ペレット１３を溶融して溶融状態とする
ことにより、図４に示すように、毛管現象を利用して半
導体素子３とドーターボード１との空隙内に、溶融状態
のエポキシ樹脂組成物を充填し、硬化させることにより
樹脂封止層１０を形成して上記空隙を樹脂封止する。樹
脂封止した後、図５に示すように、ドーターボード１の
素子搭載面に、先に述べた金属製蓋体５を、この金属製
蓋体５の凹部１６と半導体素子３を対峙させた状態でド
ーターボード１に載置して、予め金属製蓋体５に設けら
れている接着剤層６ａ，６ｂを介して半導体素子３を覆
うようドーターボード１上に接着固定する。このように
して、図１に示すような半導体装置が製造される。
にして製造される。すなわち、まず、図２に示すよう
に、内部配線が設けられ、下面に複数の球状バンプ８が
設けられた配線回路基板（ドーターボード）１の上面
に、複数の接続用電極部２を介して半導体素子３を載置
して加熱することにより半導体素子３を搭載する（フリ
ップチップ実装）。つぎに、図３に示すように、この半
導体素子３が搭載されたドーターボード１の素子搭載面
上に、四角柱状のエポキシ樹脂組成物（ペレット）１３
を、半導体素子３に当接するよう載置する。ついで、全
体を加熱し上記ペレット１３を溶融して溶融状態とする
ことにより、図４に示すように、毛管現象を利用して半
導体素子３とドーターボード１との空隙内に、溶融状態
のエポキシ樹脂組成物を充填し、硬化させることにより
樹脂封止層１０を形成して上記空隙を樹脂封止する。樹
脂封止した後、図５に示すように、ドーターボード１の
素子搭載面に、先に述べた金属製蓋体５を、この金属製
蓋体５の凹部１６と半導体素子３を対峙させた状態でド
ーターボード１に載置して、予め金属製蓋体５に設けら
れている接着剤層６ａ，６ｂを介して半導体素子３を覆
うようドーターボード１上に接着固定する。このように
して、図１に示すような半導体装置が製造される。
【００３３】上記配線回路基板（ドーターボード）１と
半導体素子３を電気的に接続する複数の接続用電極部２
は、予め配線回路基板（ドーターボード）１面側に配設
されていてもよいし、あるいは、半導体素子３面側に配
設されていてもよい。
半導体素子３を電気的に接続する複数の接続用電極部２
は、予め配線回路基板（ドーターボード）１面側に配設
されていてもよいし、あるいは、半導体素子３面側に配
設されていてもよい。
【００３４】上記ペレット１３を溶融状態とする際の加
熱温度としては、半導体素子３およびドーターボード１
の劣化、接続用電極部２や球状バンプ８の溶融温度およ
び劣化等を考慮して１００〜２５０℃の範囲に、さらに
好適には１３０〜１５０℃に設定することが好ましい。
そして、加熱方法としては、赤外線リフロー炉，乾燥
機，温風機，熱板等があげられる。
熱温度としては、半導体素子３およびドーターボード１
の劣化、接続用電極部２や球状バンプ８の溶融温度およ
び劣化等を考慮して１００〜２５０℃の範囲に、さらに
好適には１３０〜１５０℃に設定することが好ましい。
そして、加熱方法としては、赤外線リフロー炉，乾燥
機，温風機，熱板等があげられる。
【００３５】上記のようにして製造された半導体装置に
おいて、半導体素子３の大きさは、通常、幅５〜２０ｍ
ｍ×長さ５〜２０ｍｍ×厚み０．１〜０．６ｍｍに設定
される。より好適なのは幅８〜１８ｍｍ×長さ８〜１８
ｍｍ×厚み０．２〜０．５ｍｍである。また、半導体素
子３を搭載するドーターボード１の大きさは、通常、幅
１０〜７０ｍｍ×長さ１０〜７０ｍｍ×厚み０．０５〜
３．０ｍｍに設定される。より好適なのは幅１５〜５０
ｍｍ×長さ１５〜５０ｍｍ×厚み０．１〜２．０ｍｍで
ある。そして、溶融したエポキシ樹脂組成物（アンダー
フィル樹脂）が充填される、半導体素子３とドーターボ
ード１との間の空隙の距離は、通常、１００〜５００μ
ｍである。特に、上記両者間の距離は、３０〜８０μｍ
に設定することが好ましい。
おいて、半導体素子３の大きさは、通常、幅５〜２０ｍ
ｍ×長さ５〜２０ｍｍ×厚み０．１〜０．６ｍｍに設定
される。より好適なのは幅８〜１８ｍｍ×長さ８〜１８
ｍｍ×厚み０．２〜０．５ｍｍである。また、半導体素
子３を搭載するドーターボード１の大きさは、通常、幅
１０〜７０ｍｍ×長さ１０〜７０ｍｍ×厚み０．０５〜
３．０ｍｍに設定される。より好適なのは幅１５〜５０
ｍｍ×長さ１５〜５０ｍｍ×厚み０．１〜２．０ｍｍで
ある。そして、溶融したエポキシ樹脂組成物（アンダー
フィル樹脂）が充填される、半導体素子３とドーターボ
ード１との間の空隙の距離は、通常、１００〜５００μ
ｍである。特に、上記両者間の距離は、３０〜８０μｍ
に設定することが好ましい。
【００３６】上記エポキシ樹脂組成物（アンダーフィル
樹脂）を用いて封止することにより形成された封止樹脂
層１０の特性としては、各使用温度での溶融粘度が０．
５〜５０ｐｏｉｓｅ、ゲルタイムが１５０℃において
０．５〜３０分、その硬化物としては、線膨脹係数が７
〜４０ｐｐｍであることが好ましい。より好ましくは溶
融粘度が１〜１０ｐｏｉｓｅ、ゲルタイムが１５０℃に
おいて１．０〜１５分、線膨脹係数が１２〜３５ｐｐｍ
である。すなわち、溶融粘度が上記範囲内に設定される
ことにより、半導体素子３とドーターボード１間の空隙
への充填が容易となる。また、ゲルタイムが上記範囲内
に設定されることにより、成形作業性、特に硬化時間の
短縮が可能となる。さらに、線膨脹係数が上記範囲内に
設定されることにより、半導体素子３およびドーターボ
ード１にもたらすそれぞれの熱による発生応力が低減さ
れる。なお、上記溶融粘度は、降下式フローテスターに
より測定し、上記ゲルタイムは、熱板上での硬化反応に
よる樹脂の増粘までの時間を測定した。また、線膨脹係
数は、熱機械分析（ＴＭＡ）により測定した。
樹脂）を用いて封止することにより形成された封止樹脂
層１０の特性としては、各使用温度での溶融粘度が０．
５〜５０ｐｏｉｓｅ、ゲルタイムが１５０℃において
０．５〜３０分、その硬化物としては、線膨脹係数が７
〜４０ｐｐｍであることが好ましい。より好ましくは溶
融粘度が１〜１０ｐｏｉｓｅ、ゲルタイムが１５０℃に
おいて１．０〜１５分、線膨脹係数が１２〜３５ｐｐｍ
である。すなわち、溶融粘度が上記範囲内に設定される
ことにより、半導体素子３とドーターボード１間の空隙
への充填が容易となる。また、ゲルタイムが上記範囲内
に設定されることにより、成形作業性、特に硬化時間の
短縮が可能となる。さらに、線膨脹係数が上記範囲内に
設定されることにより、半導体素子３およびドーターボ
ード１にもたらすそれぞれの熱による発生応力が低減さ
れる。なお、上記溶融粘度は、降下式フローテスターに
より測定し、上記ゲルタイムは、熱板上での硬化反応に
よる樹脂の増粘までの時間を測定した。また、線膨脹係
数は、熱機械分析（ＴＭＡ）により測定した。
【００３７】このようにして得られた半導体装置は、例
えば、図６に示すように、ドーターボード１の下面に形
成された複数の球状バンプ８を介して、マザーボード７
に搭載してサーフェスマウントアレイ構造をとるような
形態の構成部品として用いられる。
えば、図６に示すように、ドーターボード１の下面に形
成された複数の球状バンプ８を介して、マザーボード７
に搭載してサーフェスマウントアレイ構造をとるような
形態の構成部品として用いられる。
【００３８】つぎに、本発明を実施例に基づいて説明す
る。
る。
【００３９】まず、実施例に先立って、下記に示す各成
分を準備した。
分を準備した。
【００４０】〔エポキシ樹脂ａ１〕下記の式（４）で表
される構造のビフェニル型エポキシ樹脂である。
される構造のビフェニル型エポキシ樹脂である。
【００４１】
【化４】
【００４２】〔エポキシ樹脂ａ２〕下記の式（５）で表
される構造のエポキシ樹脂である。
される構造のエポキシ樹脂である。
【００４３】
【化５】
【００４４】〔エポキシ樹脂ａ３〕下記の式（６）で表
される構造のビフェニル型エポキシ樹脂である。
される構造のビフェニル型エポキシ樹脂である。
【００４５】
【化６】
【００４６】〔硬化剤ｂ１〕ノボラック型フェノール樹
脂（水酸基当量：１０４ｇ／ｅｑ、軟化点５９℃）であ
る。
脂（水酸基当量：１０４ｇ／ｅｑ、軟化点５９℃）であ
る。
【００４７】〔シリカ粉末ｃ１〜ｃ５〕下記の表１に示
す球状シリカ粉末である。
す球状シリカ粉末である。
【００４８】
【表１】
【００４９】〔触媒ｄ１〕トリフェニルホスフィンであ
る。
る。
【００５０】〔触媒ｄ２〕テトラフェニルホスフェート
およびテトラフェニルボレートの混合物（モル混合比１
／１）である。
およびテトラフェニルボレートの混合物（モル混合比１
／１）である。
【００５１】〔難燃剤〕ブロム化エポキシフェノールノ
ボラックである。
ボラックである。
【００５２】〔難燃助剤〕三酸化二アンチモンである。
【００５３】〔ワックス〕ポリエチレンである。
【００５４】〔シリコーン化合物〕側鎖エチレングライ
コールタイプジメチルシロキサンである。
コールタイプジメチルシロキサンである。
【００５５】〔カップリング剤〕γ−グリシドキシプロ
ピルトリメトキシシランである。
ピルトリメトキシシランである。
【００５６】〔顔料〕カーボンブラックである。
【００５７】
【実施例１〜１４、比較例１〜７】 〔エポキシ樹脂組成物の作製〕上記各成分を用い、下記
の表２〜表４に示す割合で各成分を用いた。すなわち、
上記エポキシ樹脂およびフェノール樹脂を混合溶融し、
これに上記球状シリカ粉末および顔料、さらに上記残り
の添加剤を配合し混合した。この後、反応性調整のため
の触媒を加えて均一系とした後、パレット上に受入れ
し、これを冷却後圧延して四角柱状（大きさ：１．０×
１．０×１５ｍｍ）に打ち抜くことによりエポキシ樹脂
組成物を作製した。
の表２〜表４に示す割合で各成分を用いた。すなわち、
上記エポキシ樹脂およびフェノール樹脂を混合溶融し、
これに上記球状シリカ粉末および顔料、さらに上記残り
の添加剤を配合し混合した。この後、反応性調整のため
の触媒を加えて均一系とした後、パレット上に受入れ
し、これを冷却後圧延して四角柱状（大きさ：１．０×
１．０×１５ｍｍ）に打ち抜くことによりエポキシ樹脂
組成物を作製した。
【００５８】
【表２】
【００５９】
【表３】
【００６０】
【表４】
【００６１】このようにして得られた各実施例および比
較例の四角柱状のペレットを用い、下記のようにしてカ
ーボンブラックの凝集物形成の有無を確認した。また、
上記各四角柱状のペレットを用い、半導体装置に似せた
サンプル品を製造することにより侵入性の効果を評価し
た。その結果を後記の表５〜表７に併せて示した。
較例の四角柱状のペレットを用い、下記のようにしてカ
ーボンブラックの凝集物形成の有無を確認した。また、
上記各四角柱状のペレットを用い、半導体装置に似せた
サンプル品を製造することにより侵入性の効果を評価し
た。その結果を後記の表５〜表７に併せて示した。
【００６２】〔カーボンブラックの凝集物形成の有無〕
均一混合した封止樹脂の上下をセパレーターで挟み、平
板プレスにて、１００〜２００μｍの厚みとなるまでプ
レスすることにより薄膜状の樹脂シートを作製した。そ
して、得られた薄膜状の樹脂シートを目視により観察し
てカーボンブラックの凝集物形成の有無を確認した。
均一混合した封止樹脂の上下をセパレーターで挟み、平
板プレスにて、１００〜２００μｍの厚みとなるまでプ
レスすることにより薄膜状の樹脂シートを作製した。そ
して、得られた薄膜状の樹脂シートを目視により観察し
てカーボンブラックの凝集物形成の有無を確認した。
【００６３】〔侵入性〕まず、図１１（ａ）および
（ｂ）に示すように、４個のスペーサー２０（厚み：４
０μｍ、８０μｍ）を介して、２枚の長方形のガラス板
（厚み２．０ｍｍ）２１，２２を、相対する短辺がずれ
るよう組み合わせることより評価測定用のサンプルを作
製した。ついで、上記ガラス板２１，２２のうち下側の
ガラス板２１面上に、上側のガラス板２２の一短辺と当
接するよう四角柱状のペレット２３を載置した。これ
を、熱板２４上に載置して、ヒーターにより封止温度で
ある１５０℃まで加熱し、上記ペレット２３を溶融させ
ることにより、上記スペーサー２０により形成された、
２枚のガラス板２１，２２間の空隙（ギャップ）に溶融
したエポキシ樹脂組成物を侵入充填させた。１０分経過
した後、このサンプルを熱板２４から離して、エポキシ
樹脂組成物の、上側のガラス板２２の一短辺から空隙内
への侵入距離を測定した。そして、何の問題なくエポキ
シ樹脂組成物が侵入し、しかも侵入距離が１７ｍｍ以上
の場合を○、エポキシ樹脂組成物が良好に侵入しなかっ
たか、あるいは侵入距離が１７ｍｍ未満の場合を×とし
て表示した。
（ｂ）に示すように、４個のスペーサー２０（厚み：４
０μｍ、８０μｍ）を介して、２枚の長方形のガラス板
（厚み２．０ｍｍ）２１，２２を、相対する短辺がずれ
るよう組み合わせることより評価測定用のサンプルを作
製した。ついで、上記ガラス板２１，２２のうち下側の
ガラス板２１面上に、上側のガラス板２２の一短辺と当
接するよう四角柱状のペレット２３を載置した。これ
を、熱板２４上に載置して、ヒーターにより封止温度で
ある１５０℃まで加熱し、上記ペレット２３を溶融させ
ることにより、上記スペーサー２０により形成された、
２枚のガラス板２１，２２間の空隙（ギャップ）に溶融
したエポキシ樹脂組成物を侵入充填させた。１０分経過
した後、このサンプルを熱板２４から離して、エポキシ
樹脂組成物の、上側のガラス板２２の一短辺から空隙内
への侵入距離を測定した。そして、何の問題なくエポキ
シ樹脂組成物が侵入し、しかも侵入距離が１７ｍｍ以上
の場合を○、エポキシ樹脂組成物が良好に侵入しなかっ
たか、あるいは侵入距離が１７ｍｍ未満の場合を×とし
て表示した。
【００６４】
【表５】
【００６５】
【表６】
【００６６】
【表７】
【００６７】上記表５〜表７から明らかなように、全て
の実施例品ではカーボンブラックの凝集物が全く発生し
なかった。さらに、侵入距離も、８０μｍのスペーサー
を用いた場合（空隙８０μｍ）１９ｍｍ以上と長く、ま
た４０μｍのスペーサーを用いた場合（空隙４０μｍ）
でも１７ｍｍ以上と長く侵入性に優れていることがわか
る。これに対して、比較例１〜３品ではカーボンブラッ
クの凝集物は発生しなかったが、侵入性に関してはいず
れも１３ｍｍ以下と短く侵入性に劣っていることがわか
る。また、比較例４，５品では、カーボンブラックの凝
集物が発生しており、しかも、侵入性の評価実験ではカ
ーボンブラック凝集物の形成により、図１２に示すよう
に、２枚のガラス板２１，２２間の空隙内において、エ
ポキシ樹脂組成物２６の流れた後にすじ２７が形成され
た。そして、比較例６品では、カーボンブラックの凝集
物は発生しなかったが、侵入が良好に行われなかった。
さらに、比較例７品では、カーボンブラックの凝集物が
発生し、かつ、侵入性に関しても浸入距離が短かった。
このことから、実施例品は溶融したエポキシ樹脂組成物
の空隙への充填が、カーボンブラックの凝集物も形成さ
れず良好に行われたことがわかる。
の実施例品ではカーボンブラックの凝集物が全く発生し
なかった。さらに、侵入距離も、８０μｍのスペーサー
を用いた場合（空隙８０μｍ）１９ｍｍ以上と長く、ま
た４０μｍのスペーサーを用いた場合（空隙４０μｍ）
でも１７ｍｍ以上と長く侵入性に優れていることがわか
る。これに対して、比較例１〜３品ではカーボンブラッ
クの凝集物は発生しなかったが、侵入性に関してはいず
れも１３ｍｍ以下と短く侵入性に劣っていることがわか
る。また、比較例４，５品では、カーボンブラックの凝
集物が発生しており、しかも、侵入性の評価実験ではカ
ーボンブラック凝集物の形成により、図１２に示すよう
に、２枚のガラス板２１，２２間の空隙内において、エ
ポキシ樹脂組成物２６の流れた後にすじ２７が形成され
た。そして、比較例６品では、カーボンブラックの凝集
物は発生しなかったが、侵入が良好に行われなかった。
さらに、比較例７品では、カーボンブラックの凝集物が
発生し、かつ、侵入性に関しても浸入距離が短かった。
このことから、実施例品は溶融したエポキシ樹脂組成物
の空隙への充填が、カーボンブラックの凝集物も形成さ
れず良好に行われたことがわかる。
【００６８】
【発明の効果】以上のように、本発明は、複数の接続用
電極部を介して配線回路基板面に搭載された半導体素子
と上記配線回路基板との空隙が、上記特定のエポキシ樹
脂組成物（Ａ）からなる封止樹脂層によって樹脂封止さ
れた半導体装置である。このように、上記配線回路基板
と半導体素子との空隙が、上記特定のエポキシ樹脂組成
物（Ａ）によって樹脂封止されているため、この樹脂封
止部分に顔料に起因する凝集物が形成されず、結果、電
気的不良等が発生しない信頼性の高い半導体装置とな
る。しかも、ボイド発生等の問題もなく良好な封止樹脂
層が形成される。このような半導体装置は、いわゆる、
フリップチップ／サーフェスマウントアレイ構造等に良
好に適用される。
電極部を介して配線回路基板面に搭載された半導体素子
と上記配線回路基板との空隙が、上記特定のエポキシ樹
脂組成物（Ａ）からなる封止樹脂層によって樹脂封止さ
れた半導体装置である。このように、上記配線回路基板
と半導体素子との空隙が、上記特定のエポキシ樹脂組成
物（Ａ）によって樹脂封止されているため、この樹脂封
止部分に顔料に起因する凝集物が形成されず、結果、電
気的不良等が発生しない信頼性の高い半導体装置とな
る。しかも、ボイド発生等の問題もなく良好な封止樹脂
層が形成される。このような半導体装置は、いわゆる、
フリップチップ／サーフェスマウントアレイ構造等に良
好に適用される。
【００６９】そして、本発明の半導体装置は、配線回路
基板上に、複数の接続用電極部を介して半導体素子を搭
載した後、上記エポキシ樹脂組成物（Ａ）を上記配線回
路基板の半導体素子搭載面に載置して加熱溶融すること
により、上記配線回路基板と半導体素子との間の空隙に
溶融状態のエポキシ樹脂組成物を充填して硬化させ上記
空隙を樹脂封止し、ついで、上記半導体素子に対応する
対応部分が凹部に形成された金属製蓋体を、その凹部と
上記配線回路基板に搭載した半導体素子とを対峙させた
状態で上記配線回路基板に重ね合わせ搭載することによ
り製造される。したがって、上記樹脂封止部分に顔料に
起因する凝集物も形成されず信頼性の高い半導体装置が
煩雑な工程を経由することなく容易に得られる。
基板上に、複数の接続用電極部を介して半導体素子を搭
載した後、上記エポキシ樹脂組成物（Ａ）を上記配線回
路基板の半導体素子搭載面に載置して加熱溶融すること
により、上記配線回路基板と半導体素子との間の空隙に
溶融状態のエポキシ樹脂組成物を充填して硬化させ上記
空隙を樹脂封止し、ついで、上記半導体素子に対応する
対応部分が凹部に形成された金属製蓋体を、その凹部と
上記配線回路基板に搭載した半導体素子とを対峙させた
状態で上記配線回路基板に重ね合わせ搭載することによ
り製造される。したがって、上記樹脂封止部分に顔料に
起因する凝集物も形成されず信頼性の高い半導体装置が
煩雑な工程を経由することなく容易に得られる。
【図１】本発明の半導体装置の一例を示す断面図であ
る。
る。
【図２】本発明の半導体装置の製造工程を示す説明断面
図である。
図である。
【図３】本発明の半導体装置の製造工程を示す説明断面
図である。
図である。
【図４】本発明の半導体装置の製造工程を示す説明断面
図である。
図である。
【図５】本発明の半導体装置の製造工程を示す説明断面
図である。
図である。
【図６】本発明の半導体装置をマザーボードに搭載した
状態を示す断面図である。
状態を示す断面図である。
【図７】従来の半導体装置の製造工程を示す説明断面図
である。
である。
【図８】従来の半導体装置の製造工程を示す説明断面図
である。
である。
【図９】従来の半導体装置の製造工程を示す説明断面図
である。
である。
【図１０】従来の半導体装置をマザーボードに搭載した
状態を示す断面図である。
状態を示す断面図である。
【図１１】（ａ）は侵入性評価測定用サンプル品として
用いられる構成部品を示す側面図であり、（ｂ）はその
平面図である。
用いられる構成部品を示す側面図であり、（ｂ）はその
平面図である。
【図１２】上記侵入性評価測定の結果、比較例４，５に
おいて生じた不良現象を示す説明平面図である。
おいて生じた不良現象を示す説明平面図である。
１ 配線回路基板（ドーターボード） ２ 接続用電極部 ３ 半導体素子 ５ 金属製蓋体（キャップ） ６ａ，６ｂ 接着剤層 １０ 封止樹脂層 １６ 凹部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 喬 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 首藤 伸一朗 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内
Claims (2)
- 【請求項１】 配線回路基板面に、複数の接続用電極部
を介して半導体素子が搭載され、上記半導体素子に対応
する対応部分が凹部に形成された金属製蓋体が上記半導
体素子をその内部に包含した状態で上記配線回路基板に
搭載され、上記配線回路基板と半導体素子との間の空隙
が、下記のエポキシ樹脂組成物（Ａ）により形成されて
なる封止樹脂層によって封止されていることを特徴とす
る半導体装置。 （Ａ）下記の（ａ）〜（ｄ）成分を含有し、上記（ｃ）
成分の含有割合がエポキシ樹脂組成物全体の６０〜９０
重量％の範囲に設定された常温で固体のエポキシ樹脂組
成物。 （ａ）エポキシ樹脂。 （ｂ）フェノール樹脂。 （ｃ）粒径１μｍ以下のシリカ粉末の含有割合が、シリ
カ粉末全体に対して１０〜７０重量％の範囲に設定され
たシリカ粉末。 （ｄ）顔料。 - 【請求項２】 配線回路基板上に、複数の接続用電極部
を介して半導体素子を搭載する工程と、下記のエポキシ
樹脂組成物（Ａ）からなる封止用ペレットを上記配線回
路基板の半導体素子搭載面に載置して加熱溶融すること
により、上記配線回路基板と半導体素子との間の空隙
に、上記溶融状態のエポキシ樹脂組成物を充填して硬化
させ上記空隙を樹脂封止する工程と、上記半導体素子に
対応する対応部分が凹部に形成された金属製蓋体を、そ
の凹部と上記配線回路基板に搭載した半導体素子とを対
峙させた状態で上記配線回路基板に重ね合わせ搭載する
工程とを備えたことを特徴とする半導体装置の製法。 （Ａ）下記の（ａ）〜（ｄ）成分を含有し、上記（ｃ）
成分の含有割合がエポキシ樹脂組成物全体の６０〜９０
重量％の範囲に設定された常温で固体のエポキシ樹脂組
成物。 （ａ）エポキシ樹脂。 （ｂ）フェノール樹脂。 （ｃ）粒径１μｍ以下のシリカ粉末の含有割合が、シリ
カ粉末全体に対して１０〜７０重量％の範囲に設定され
たシリカ粉末。 （ｄ）顔料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8304991A JPH10150128A (ja) | 1996-11-15 | 1996-11-15 | 半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8304991A JPH10150128A (ja) | 1996-11-15 | 1996-11-15 | 半導体装置およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10150128A true JPH10150128A (ja) | 1998-06-02 |
Family
ID=17939767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8304991A Pending JPH10150128A (ja) | 1996-11-15 | 1996-11-15 | 半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10150128A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006297828A (ja) * | 2005-04-22 | 2006-11-02 | Omron Corp | 近接センサの製造方法および製造装置ならびに近接センサ |
| JP2010251527A (ja) * | 2009-04-16 | 2010-11-04 | Panasonic Corp | 電子部品および電子部品の製造方法 |
-
1996
- 1996-11-15 JP JP8304991A patent/JPH10150128A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006297828A (ja) * | 2005-04-22 | 2006-11-02 | Omron Corp | 近接センサの製造方法および製造装置ならびに近接センサ |
| JP2010251527A (ja) * | 2009-04-16 | 2010-11-04 | Panasonic Corp | 電子部品および電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3853979B2 (ja) | 半導体装置の製法 | |
| US6627997B1 (en) | Semiconductor module and method of mounting | |
| US6940162B2 (en) | Semiconductor module and mounting method for same | |
| US6083774A (en) | Method of fabricating a flip chip mold injected package | |
| JP4206631B2 (ja) | 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置 | |
| JP3999840B2 (ja) | 封止用樹脂シート | |
| JP3121020B2 (ja) | 半導体装置の製法およびそれに用いる封止用ペレット | |
| JP3911088B2 (ja) | 半導体装置 | |
| JPH11288979A (ja) | 半導体装置の製造方法 | |
| JP3779091B2 (ja) | 封止用樹脂組成物 | |
| JP3957244B2 (ja) | 半導体装置の製法 | |
| JPH10150128A (ja) | 半導体装置およびその製法 | |
| JP2001207031A (ja) | 半導体封止用樹脂組成物及び半導体装置 | |
| JP2000269387A (ja) | 半導体封止用樹脂及びこれを用いた半導体装置 | |
| JP2000332165A (ja) | 半導体封止用樹脂組成物およびそれを用いた半導体装置 | |
| JPH11297904A (ja) | 半導体装置 | |
| JP3422446B2 (ja) | 半導体装置の製法 | |
| JPH10242211A (ja) | 半導体装置の製法 | |
| JPH11233560A (ja) | 半導体装置の製法 | |
| JP2005206664A (ja) | 半導体封止用樹脂組成物 | |
| JP2000174044A (ja) | 半導体素子の組立方法 | |
| JP2008189760A (ja) | アンダーフィル剤、それを用いた半導体装置および半導体装置の製造方法 | |
| JP4150471B2 (ja) | 半導体素子封止用シートの製法 | |
| JP3422243B2 (ja) | 樹脂フィルム | |
| JP4570384B2 (ja) | 樹脂接着剤および電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |