JP3121020B2 - 半導体装置の製法およびそれに用いる封止用ペレット - Google Patents

半導体装置の製法およびそれに用いる封止用ペレット

Info

Publication number
JP3121020B2
JP3121020B2 JP08517500A JP51750096A JP3121020B2 JP 3121020 B2 JP3121020 B2 JP 3121020B2 JP 08517500 A JP08517500 A JP 08517500A JP 51750096 A JP51750096 A JP 51750096A JP 3121020 B2 JP3121020 B2 JP 3121020B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin composition
pellet
sealing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08517500A
Other languages
English (en)
Inventor
誠 桑村
和弘 池村
伸也 秋月
喬 福島
伸一朗 首藤
達志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Application granted granted Critical
Publication of JP3121020B2 publication Critical patent/JP3121020B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Epoxy Resins (AREA)

Description

【発明の詳細な説明】
技術分野 本発明は、高性能で、多イン−アウト電極（多I/O）
であるキャビティフィル形態のプラスティックピングリ
ッドアレイ（PPGA）、プラスティックボールグリッドア
レイ（PBGA）等の半導体装置の製法およびそれに用いる
封止用ペレットに関するものである。 背景技術 最近の半導体装置の性能向上に伴う要求課題として、
高発熱の多I/Oデバイスをいかに実装し、かつそのデバ
イスとマザーボード間の配線長をいかに短くするかが技
術的課題となっている。さらに、このような課題をいか
にプロセスコストを含めて安価に高信頼性で製作するか
が、プロセス、製造上の課題となっている。これら問題
の対策として、キャビティフィルタイプのPPGA、図５に
示す構造のPBGAが提案されている。図５に示すPBGAは、
つぎのような構成からなる。すなわち、金属放熱板１上
に、中央に孔が設けられた多層回路からなる基板２が取
着されている。そして、上記金属放熱板１と基板２とか
ら形成される凹部内に半導体素子３が収容され、上記凹
部内に封止樹脂層４が形成されている。図５において、
９は導電性の球状バンプである。このように、キャビテ
ィタイプでは、半導体素子の封止方法としては、上記の
ように、凹部内に封止樹脂層を形成して封止する方法以
外に、凹部をセラミック板で蓋することにより閉塞する
方法があげられる。 上記セラミック板で凹部を蓋して封止する方法では、
セラミックのコストが高く、また、基板にセラミック板
を接着して凹部を閉塞する際、基板および接着剤が有機
材料であることから、無機材料であるセラミック板との
接着性に劣り、このことから完全なハーメチックシール
にはならないという問題があり、このことからこのよう
な形態の封止方法は年々減少している。一方、上記封止
樹脂層４を形成して半導体素子３を封止する方法（図５
参照）では、通常、封止樹脂層４形成材料として、液状
樹脂組成物が用いられ、凹部にこの液状樹脂組成物を注
入することにより封止樹脂層４が形成される。しかしな
がら、上記液状樹脂組成物は、超低温（約−40℃）での
保管が必要であり、さらに、注入の際には、注射器を用
いて適切な位置に適切な量を注入しなければならず、こ
のような事項をコントロールする装置を必要とする。し
かも、高流動性を得るために耐湿信頼性の低い液状材料
を用いたり、硬化時に低温予備加熱が必要な溶媒含有系
とする必要がある等プロセス信頼性関連に多くの問題を
有している。また、流動性を向上させるために、充填剤
の含有量を低下させたものが用いられているが、これは
線膨脹係数が高くなり、素子や基板、放熱板の線膨脹係
数と大きく異なるようになり、結果、使用時に応用がか
かるようになるという問題が生じる。 本発明は、このような事情に鑑みなされたもので、低
応力性が図られ、耐湿信頼性に優れた半導体装置の製造
が容易な製法およびその製法に用いられる封止用ペレッ
トに関するものである。 発明の開示 上記の目的を達成するため、本発明は、基板に形成さ
れた凹部内に半導体素子を収容し、その状態で下記の封
止用樹脂組成物（Ａ）からなるペレット（Ｂ）を上記半
導体素子上に載置して加熱溶融することにより、上記凹
部内を溶融状態の封止用樹脂組成物（Ａ）で充填し硬化
させて上記半導体素子を樹脂封止する半導体装置の製法
を第１の要旨とする。 （Ａ）下記の（ａ）〜（ｃ）成分を含有し、上記（ｃ）
成分の含有割合が封止用樹脂組成物全体の74重量％以上
90重量％未満の範囲に設定された常温で固体の封止用樹
脂組成物。 （ａ）結晶性エポキシ樹脂。 （ｂ）ノボラック型フェノール樹脂。 （ｃ）溶融シリカ粉末。 （Ｂ）下記の特性（ｘ）を備えたペレット。 （ｘ）1gの立方体ペレットを鏡面ガラス板上に載置し、
150℃で10分間加熱溶融した際の流展面積が500mm2以
上。 また、下記の封止用樹脂組成物（Ａ）からなる封止用
ペレットであって、下記の特性（ｘ）を備えている封止
用ペレットを第２の要旨とする。 （Ａ）下記の（ａ）〜（ｃ）成分を含有し、上記（ｃ）
成分の含有割合が封止用樹脂組成物全体の74重量％以上
90重量％未満の範囲に設定された常温で固体の封止用樹
脂組成物。 （ａ）結晶性エポキシ樹脂。 （ｂ）ノボラック型フェノール樹脂。 （ｃ）溶融シリカ粉末。 （ｘ）1gの立方体ペレットを鏡面ガラス板上に載置し、
150℃で10分間加熱溶融した際の流展面積が500mm2以
上。 すなわち、本発明は、基板に形成された凹部内に半導
体素子を収容し、常温で固体の封止用樹脂組成物（Ａ）
からなる上記特定のペレット（Ｂ）を上記半導体素子上
に載置して加熱溶融することにより、上記凹部内を溶融
状態の封止用樹脂組成物（Ａ）で充填し硬化させること
により上記半導体素子を樹脂封止するものである。この
ため、常温で固体の封止用樹脂組成物（Ａ）からなるペ
レット（Ｂ）を加熱溶融する工程のみで半導体素子の樹
脂封止がなされ、封止工程が容易である。しかも、上記
封止用樹脂組成物（Ａ）中の溶融シリカ粉末の含有量が
多く設定されているため、素子や基板の線膨張係数との
差を小さくすることができ、低応力性が付与されて封止
樹脂や半導体素子のクラックの発生が防止される。そし
て、このような製法に用いられる、封止用ペレットの材
料となる上記封止用樹脂組成物（Ａ）中のエポキシ樹脂
として、特に前記特定の構造を有するエポキシ樹脂等を
用いると、一層耐湿信頼性に優れた半導体装置が得られ
好ましい。また、このような半導体装置の製法は、好適
には、PPGA、PBGA等のキャビティフィル形態のものに適
用される。さらに、上記溶融シリカ粉末として、球状で
最大粒径が100μｍ以下のものを用いることにより、良
好な流動性が得られて封止性に優れた封止用樹脂組成物
（Ａ）が得られ、本発明の封止用ペレットの形成材料と
して一層好ましい。なかでも、特定の構造を有するエポ
キシ樹脂、特定範囲に設定された最大粒径を有する球状
溶融シリカ粉末を選択することにより、例えば、５℃程
度の温度条件で保管が可能となり、従来の液状樹脂組成
物に比べて保管性が良好である。 つぎに、本発明を詳しく説明する。 本発明の半導体装置の製法で用いられる封止用樹脂組
成物（Ａ）は、特定のエポキシ樹脂（ａ成分）と、ノボ
ラック型フェノール樹脂（ｂ成分）と、溶融シリカ粉末
（ｃ成分）とを用いて得られる半硬化状のものであり、
常温で固体であり、上記各成分を混合した樹脂組成物を
注型等することによって各種形状に形成された半硬化状
のペレットとして供される。なお、本発明で固体を示す
常温とは、具体的に20〜50℃の温度範囲をいう。 上記特定のエポキシ樹脂（ａ成分）としては、結晶性
エポキシ樹脂が用いられる。なかでも、溶融粘度の低い
ものを用いることがより好ましい。特に好ましくは、低
溶融粘度という観点から、具体的に、下記の一般式
（１），式（２），式（３）で表される構造のエポキシ
樹脂があげられる。これらは単独でもしくは２種以上併
せて用いられる。
【化１】
【化２】
【化３】 上記式（１）〜（３）で表される構造のエポキシ樹脂
において、特にエポキシ当量150〜230g/eqで、融点60〜
160℃のものを用いることが好ましい。 上記エポキシ樹脂（ａ成分）とともに用いられるノボ
ラック型フェノール樹脂（ｂ成分）としては、特に低粘
度のものを用いることが好ましい。なかでも、水酸基当
量が80〜120g/eqで、軟化点が80℃以下のものを用いる
ことが好ましい。より好ましくは、水酸基当量90〜110g
/eqで、軟化点50〜70℃である。特に好ましくは水酸基
当量100〜110g/eqで、軟化点55〜65℃である。 上記エポキシ樹脂（ａ成分）とノボラック型フェノー
ル樹脂（ｂ成分）の配合割合は、エポキシ樹脂中のエポ
キシ基１当量に対してノボラック型フェノール樹脂中の
水酸基当量を0.5〜1.6の範囲に設定することが好まし
い。より好ましくは0.8〜1.2の範囲に設定することであ
る。 上記ａ成分およびｂ成分とともに用いられる溶融シリ
カ粉末（ｃ成分）のなかでも、特に、高い流動性が得ら
れる球状溶融シリカ粉末を用いることが好ましい。そし
て、上記溶融シリカ粉末（ｃ成分）としては、最大粒径
が100μｍ以下のものを用いることが好ましく、より好
ましくは70μｍ以下である。上記最大粒径については、
半導体装置のパッシベーションの状況、ワイヤーのピッ
チ、樹脂組成物の溶融封止後のフィラー成分の沈降によ
って適宜設定される。そして、最大粒径が100μｍを超
えると、半導体装置のキャビティ内のワイヤー、半導体
素子表面にダメージを与え、多ピンパッケージでキャビ
ティー内のワイヤー数が多い場合、ワイヤー間のピッチ
が小さいことから未充填となる傾向がみられるからであ
る。 上記溶融シリカ粉末（ｃ成分）の含有量は、封止用樹
脂組成物（Ａ）全体の74重量％以上90重量％未満の範囲
に設定する必要がある。特に好ましくは75〜85重量％で
ある。すなわち、溶融シリカ粉末（ｃ成分）の含有量が
74重量％未満では、封止樹脂硬化物の特性、特に線膨張
係数が大きくなり、このため、半導体素子との上記係数
の差が広がり、樹脂硬化物や半導体素子等にクラック等
の欠陥を発生させる。また、90重量％以上では、樹脂組
成物の溶融粘度が高くなることから充填性が悪くなるか
らである。 本発明に用いられる封止用樹脂組成物（Ａ）には、上
記ａ〜ｃ成分以外に、必要に応じて、シリコーン化合物
（側鎖エチレングライコールタイプジメチルシロキサン
等）等の低応力化剤、難燃剤、ポリエチレン、カルナバ
等のワックス、シランカップリング剤（γ−グリシドキ
シプロピルトリメトキシシラン等）等のカップリング剤
等を適宜に配合してもよい。 上記難燃剤としては、ブロム化エポキシ樹脂等があげ
られ、これに三酸化二アンチモン等の難燃助剤等が用い
られる。 本発明で用いる封止用樹脂組成物（Ａ）からなる封止
用ペレットは、例えばつぎのようにして得られる。すな
わち、前記ａ成分およびｂ成分を成分を混合溶融し、こ
れに上記ｃ成分を溶融して上記ｃ成分および必要に応じ
て他の添加剤を配合し混合する。この後、反応性調整の
ための触媒を加えて均一系とした後、これを直接シート
化して（通常、厚み1mm〜15mm）40〜50℃程度の加温下
で所定形状に打ち抜く等してペレット化することにより
得ることができる。 上記反応性調整のために配合される触媒としては、特
に限定するものではなく従来から硬化促進剤として用い
られるものがあげられる。例えば、トリフェニルホスフ
ィン、テトラフェニルホスフェート、テトラフェニルボ
レート、２−メチルイミダゾール等があげられる。 上記各成分の混合およびペレットの作製方法について
は上記方法に限定するものではなく、例えば、上記混合
については、外部より加熱可能な金属容器の中で樹脂成
分および無機質充填剤成分（溶融シリカ粉末）を150℃
で30程度混合して、120℃に温度を下げた後、反応性調
整のための上記触媒を添加し均一混合する方法を採用す
ることが好ましい。そして、この混合したものをパレッ
ト上に流し込み、キャスティング等によりシート化す
る。また、上記ペレットの作製方法についても、上記シ
ート状にした後打ち抜く方法以外に、注型でペレットを
作製する方法を用いることもできる。ここで、ペレット
作製時に一度粉砕工程を経由して、この後打錠を行う方
法は、先に述べたペレット特性（ｘ）の流展面積におい
て、目標とする値が得られ難いことから好ましい方法で
はない。 上記ペレットの形状については、特に限定するもので
はなく、立方体、円柱、、正方形の平板状、球状等、そ
の目的、基板に形成される凹部および半導体素子の大き
さ、形状等に応じて適宜に設定される。特に好適なの
は、基板への載置および位置決めが容易であることか
ら、円柱状のペレットを用いることが好ましい。 本発明は、例えば、半導体装置をつぎのようにして製
造する。すなわち、図１（ａ）および（ｂ）に示すよう
に、金属放熱板１の片面に、中央に孔が穿設された多層
回路構造の多段状基板２を接着して基板２の一面を閉塞
する。ついで、図２に示すように、金属放熱板１を用い
て閉塞することにより形成された凹部６内の金属放熱板
１上に、通常は、銀粉入り接着剤層を介して半導体素子
３を収納する。そして、半導体素子３と基板２とをワイ
ヤーで接続し、つぎに、図３に示すように、この半導体
素子３上に、上記封止用樹脂組成物（Ａ）からなる円柱
状のペレット７を載置する。そして全体を加熱してペレ
ット７を溶融して溶融状態にし、上記凹部６内に溶融状
態の封止用樹脂組成物（Ａ）を充填し硬化させることに
より、図４に示すように、上記凹部６内に封止樹脂層８
を形成する。このようにして、半導体装置を製造する。
図４において、15はワイヤーである。 上記常温で固体の封止用樹脂組成物（Ａ）を溶融状態
にする際の加熱温度としては、半導体素子３および基板
２の劣化、封止用樹脂組成物（Ａ）の劣化等を考慮して
70〜250℃の範囲に設定することが好ましい。そして、
加熱方法としては、赤外線リフロー炉、乾燥機、熱板、
熱風機等があげられる。 上記封止用樹脂組成物（Ａ）を用いて封止することに
より形成された封止樹脂層８において、その形成材料で
あるペレット７としては、そのペレット密度が真密度に
対して99％以上であることが好ましい。すなわち、ペレ
ット密度が真密度に対して99％以上という高真密度に設
定することにより、ペレット内部の空気が硬化物に持ち
込まれ、この空気がボイドを形成する原因となることを
防止することが可能となるからである。なお、上記ペレ
ット密度（％）は下記の式にて算出される値である。
【数１】 ペレット密度（％）＝〔（ペレットの比重）／（硬化物の比重）〕×100 さらに、上記封止用樹脂組成物（Ａ）からなるペレッ
ト７としては、封止用樹脂組成物（Ａ）を用い上記の方
法に従って作製した1gの立方体に形成したペレットを、
水平に設置された鏡面ガラス板上に載置して、150℃で1
0分間加熱溶融した際の流展面積が500mm2以上（雰囲気
温度も150℃）となる特性〔特性（ｘ）〕を備えていな
ければならない。また、封止用樹脂組成物（Ａ）のゲル
タイムが150℃において30分以内、その硬化物の線膨脹
係数としては20ppm/℃以下であることが好ましい。より
好ましくは、上記流展面積が550mm2以上〔特性
（ｘ）〕、ゲルタイムが150℃において15分以内、その
硬化物の線膨脹係数としては19ppm/℃以下である。すな
わち、流展面積が500mm2以上に設定されることにより、
優れた封止特性を示し、充填性が良好となる。また、無
機質充填剤である溶融シリカ粉末（ｃ成分）の高充填
（74重量％以上90重量％未満）から、線膨脹係数を20pp
m/℃以下とすることで、樹脂硬化物および半導体素子に
クラック等の応力による欠陥発生の防止が可能となる。
なお、上記ゲルタイムは熱板キャビティーを用いて測定
した。また、線膨脹係数は、熱機械分析（Thermal Mech
anical Analysis:TMA）により測定した。 本発明の半導体装置の製法に適用される半導体装置の
形態としては、具体的には、図４に示す形態の基板２面
上に複数の球状バンプが形成されたPBGAや、同じく基板
２面上に複数のピンが形成されたPPGA等のキャビティフ
ィルタイプがあげられる。 産業上の利用可能性 以上のように、本発明は、基板に形成された凹部内に
半導体素子を収容し、常温で固体の封止用樹脂組成物
（Ａ）からなる特殊な前記ペレット（Ｂ）を上記半導体
素子上に載置して加熱溶融することにより、上記凹部内
を溶融状態の封止用樹脂組成物（Ａ）で充填し硬化させ
ることにより上記半導体素子を樹脂封止するものであ
る。このように、常温で固体の封止用樹脂組成物（Ａ）
からなる特殊なペレット（Ｂ）を加熱溶融する工程のみ
で半導体素子の樹脂封止がなされることから、封止作業
が容易となる。また、上記常温で固体の封止用樹脂組成
物（Ａ）からなるペレットは、従来の液状樹脂組成物の
ように超低温での保管を必要とせず、その保管性にも優
れている。しかも、上記封止用樹脂組成物（Ａ）中の溶
融シリカ粉末の含有量が多く設定されていることから、
半導体素子および基板の線膨張係数との差が小さいた
め、低応力性が付与されて封止樹脂や半導体素子のクラ
ックの発生が防止される。そして、このような製法に用
いられる、封止用ペレットの材料となる、上記封止用樹
脂組成物（Ａ）中のエポキシ樹脂として、特に前記式
（１）〜（３）、なかでも式（１）で表される構造を有
するエポキシ樹脂等を用いることにより、一層耐湿信頼
性に優れた半導体装置が得られるようになる。また、こ
のような半導体装置の製法は、具体的には、PPGA、PBGA
等のキャビティフィル形態のものに好適に適用される。
さらに、上記封止用樹脂組成物（Ａ）を構成する溶融シ
リカ粉末（ｃ成分）として、球状で最大粒径が100μｍ
以下のものを用いることにより、キャビティー内の充填
性に優れた封止用樹脂組成物（Ａ）が得られることか
ら、本発明の半導体装置の製法において好適なものであ
るといえる。 図面の簡単な説明
【図１】 （ａ）は本発明の半導体装置の製法の一例を示す斜視
図であり、（ｂ）はその断面図である。
【図２】 本発明の半導体装置の製法の一例を示す説明図であ
る。
【図３】 本発明の半導体装置の製法の一例を示す説明図であ
る。
【図４】 本発明の半導体装置の製法により得られる半導体装置
を示す断面図である。
【図５】 PBGAの構成を示す断面図である。
【図６】 充填効果確認用のサンプル品を製造する工程を示す説
明図である。
【図７】 （ａ）は充填効果確認用のサンプル品を製造する工程
を示す斜視図であり、（ｂ）はその断面図である。 発明を実施するための最良の形態 つぎに、実施例について比較例と併せて説明する。 まず、実施例に先立って、下記に示す各成分を準備し
た。 〔エポキシ樹脂a1〕 下記の式（４）で表される構造のビフェニル型エポキ
シ樹脂である。
【化４】 〔エポキシ樹脂a2〕 下記の式（５）で表される構造のエポキシ樹脂であ
る。
【化５】 〔エポキシ樹脂a3〕 下記の式（６）で表される構造のビフェニル型エポキ
シ樹脂である。
【化６】 〔エポキシ樹脂a4〕 液状ビスフェノール型エポキシ樹脂（エポキシ当量:1
90g/eq）である。 〔硬化剤b1〕 ノボラック型フェノール樹脂（水酸基当量:107g/eq、
軟化点58℃）である。 〔硬化剤b2〕 液状メチル化ヘキサハイドロフタリックアシド（水酸
基当量:168g/eq）である。 〔硬化剤b3〕 液状アリル化フェノール（水酸基当量:146g/eq）であ
る。 〔シリカ粉末c1〜c6〕 下記の表１に示すシリカ粉末（溶融シリカ粉末）であ
る。 〔触媒d1〕 トリフェニルホスフィンである。 〔触媒d2〕 テトラフェニルホスフェートおよびテトラフェニルボ
レートの混合物（モル混合比1/1）である。 〔触媒d3〕 ２−メチルイミダゾールである。 〔難燃剤〕 ブロム化エポキシフェノールノボラックである。 〔難燃助剤〕 三酸化二アンチモンである。 〔ワックス〕 ポリエチレンである。 〔シリコーン化合物〕 側鎖エチレングライコールタイプジメチルシロキサン
である。 〔カップリング剤〕 γ−グリシドキシプロピルトリメトキシシランであ
る。
【実施例１〜１５、比較例１〜２７、比較例３３〜３
７】 上記各成分を用い、下記の表２〜表７に示す割合で各
成分を混合した。これを直接、キャスティングによりシ
ート化し、冷却後、40℃雰囲気下で打ち抜くことにより
封止用ペレット（円柱状）を作製した。また、比較例と
して、封止用ペレットの有する物性の一つである流展面
積が500mm2未満となる封止用ペレットを用いた。これは
上記混合したものを、冷却後粉砕した後、円柱状に打錠
することにより作製した。上記粉砕工程を経由せずに作
製した封止用ペレットは、いずれもそのペレット密度が
真密度に対して99％以上であった。
【比較例２８〜３２】 下記の表７に示す割合で各成分を混合することにより
封止用の液状樹脂を作製した。
【表２】
【表３】
【表４】
【表５】
【表６】
【表７】 このようにして得られた各円柱状ペレット（実施例１
〜15、比較例１〜27、比較例33〜37）および液状樹脂
（比較例28〜32）を用い、つぎのようにして充填効果確
認用の半導体装置に似せたサンプル品を製造した。これ
は、まず、15×15×0.37mm（厚み）のシリコンチップを
準備した。つぎに、図６に示すように、ダイアタッチ材
10（Agペースト、EN−4000）を用いて、上記シリコンチ
ップ11を、ガラス板12（40×40mm）上に張り付けた。そ
して、図７（ａ）および（ｂ）に示すように、正方形の
枠である流動止めダム13（内寸25×25mm、厚み1mm）
を、上記ガラス板12上に、中央のシリコンチップ11から
等距離となるよう張り付け、ついで、上記シリコンチッ
プ11上にペレット14（直径10mm×厚み7mm）を載置し
た。なお、液状樹脂を使用する場合は、液状樹脂をシリ
ンジに詰め0.55ccを滴下した。これを温度150℃のオー
プンに30分間放置することによってペレット14を溶融し
て、ダム13内に溶融状態の封止用樹脂組成物を充填し硬
化させることによりシリコンチップ11を樹脂封止した。
このように封止した結果、溶融した樹脂組成物あるいは
液状樹脂が上記ダム13内に完全に充填されたか否かをガ
ラス板12の裏面側および表面側から目視により観察し
た。その結果、完全に充填されたものを○、充填率が90
％を超え100％未満のものを△、充填率が90％以下のも
のを×として表示した。また、上方から目視により樹脂
封止した部分のボイド状況を確認した。その結果、ボイ
ドが全く確認されなかったものを○、ボイドが明らかに
確認されたものを×として表示した。 さらに、実施例および比較例で用いた、封止用ペレッ
トおよび液状樹脂の特性である流展面積を下記に従って
測定した。すなわち、前述のように、1gの立方体ペレッ
トを鏡面ガラス板上に載置し、150℃で10分間加熱溶融
した際の流展面積を測定した。これらの結果を下記の表
８〜表14に併せて示した。 つぎに、上記各実施例および比較例のペレットおよび
液状樹脂を用いて、トランスファー成形（成形条件:160
℃×10分間＋後硬化175℃×300分間）により、デュアル
インラインパッケージ（DIP）形態の耐湿信頼性評価用
パッケージを作製した。そして、この評価用パッケージ
を用いて、130℃×85％×30Vのバイアス印加でのデバイ
ス腐食試験（PCBTテスト）を行い、200時間後の不良率
が50％未満のものを○、50％以上のものを×として表示
した。この結果を下記の表８〜表14に併せて示した。 また、上記各実施例および比較例のペレットおよび液
状樹脂を加熱溶融して硬化（条件:175℃×５時間）する
ことにより線膨脹係数を公知の熱機械分析（TMA）によ
り測定した。また、それぞれのゲルタイムを前述の方法
に従って測定した。これらの結果を下記の表８〜表14に
併せて示した。 さらに、上記各実施例および比較例のペレットおよび
液状樹脂を用いて、トランスファー成形（成形条件:160
℃×10分間＋後硬化175℃×300分間）により、10×5mm
のシリカオキサイド酸化膜付きシリコンチップ使用のDI
P−16ピン形態のパッケージを作製した。ついで、上記
パッケージを、−65℃/5分間〜150℃/5分間（液〜液）
で100サイクルの冷熱ショックを与えるという冷熱ショ
ックテスト（以下「TSTテスト」という）を行った後、
パッケージを開封して、チップ表面酸化膜のパッシベー
ションクラック本数数をカウントした。この結果を下記
の表８〜表14に併せて示した。なお、本発明において、
樹脂硬化体の線膨張係数を20ppm/℃以下に設定した背景
には、上記TSTテストにおけるチップ表面酸化膜のパッ
シベーションクラックの程度を考慮した結果がある。
【表８】
【表９】
【表１０】
【表１１】
【表１２】
【表１３】
【表１４】 上記表８〜表14の結果、全ての実施例では、充填が良
好に行われており、しかもPCBTテストにおいても平均故
障時間が長く信頼性に優れていることがわかる。また、
TSTテストでのパッシベーションクラックの発生本数も
比較例品に比べてはるかに少なく、樹脂硬化体の特性で
ある線膨張係数（線膨張率）が20ppm/℃以下であること
からも低応力性にも優れていることがわかる。これに対
して比較例では、充填性（流展）、耐湿性、線膨張特性
（TCTテストでのパッシベーションクラック数）の何れ
かに劣るものであった。 化学式等を記載した書面 明細書
【化１】
【化２】
【化３】
【化４】
【化５】
【化６】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 喬 大阪府茨城市下穂積１丁目１番２号 日 東電工株式会社内 (72)発明者 首藤 伸一朗 大阪府茨城市下穂積１丁目１番２号 日 東電工株式会社内 (72)発明者 伊藤 達志 大阪府茨城市下穂積１丁目１番２号 日 東電工株式会社内 (56)参考文献 特開 昭63−110645（ＪＰ，Ａ) 特開 平５−67703（ＪＰ，Ａ) 特開 平４−303953（ＪＰ，Ａ) 特開 平２−209949（ＪＰ，Ａ) 実開 昭63−164237（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56,23/28,23/29

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】基板に形成された凹部内に半導体素子を収
    容し、その状態で下記の封止用樹脂組成物（Ａ）からな
    るペレット（Ｂ）を上記半導体素子上に載置して加熱溶
    融することにより、上記凹部内を溶融状態の封止用樹脂
    組成物（Ａ）で充填し硬化させて上記半導体素子を樹脂
    封止することを特徴とする半導体装置の製法。 （Ａ）下記の（ａ）〜（ｃ）成分を含有し、上記（ｃ）
    成分の含有割合が封止用樹脂組成物全体の74重量％以上
    90重量％未満の範囲に設定された常温で固体の封止用樹
    脂組成物。 （ａ）結晶性エポキシ樹脂。 （ｂ）ノボラック型フェノール樹脂。 （ｃ）溶融シリカ粉末。 （Ｂ）下記の特性（ｘ）を備えたペレット。 （ｘ）1gの立方体ペレットを鏡面ガラス板上に載置し、
    150℃で10分間加熱溶融した際の流展面積が500mm2以
    上。
  2. 【請求項２】封止用樹脂組成物（Ａ）からなる封止樹脂
    硬化体の25〜100℃までの平均線膨張率が、20ppm/℃以
    下である請求項１記載の半導体装置の製法。
  3. 【請求項３】上記基板の凹部が、基板に設けられた貫通
    穴と、基板の一面に取着され上記貫通穴の一方の開口を
    閉塞する放熱板で形成されている請求項１または２記載
    の半導体装置の製法。
  4. 【請求項４】上記基板の基板面に複数の球状バンプが設
    けられている請求項１〜３のいずれか一項に記載の半導
    体装置の製法。
  5. 【請求項５】上記基板の基板面に複数のピンが設けられ
    ている請求項１〜３のいずれか一項に記載の半導体装置
    の製法。
  6. 【請求項６】上記（ａ）成分である結晶性エポキシ樹脂
    が、下記の一般式（１）〜（３）で表されるエポキシ樹
    脂からなる群から選ばれた少なくとも一つのエポキシ樹
    脂である請求項１〜５のいずれか一項に記載の半導体装
    置の製法。
  7. 【請求項７】上記（ｃ）成分である溶融シリカ粉末が、
    球状溶融シリカ粉末であって、かつ最大粒径が100μｍ
    以下である請求項１〜６のいずれか一項に記載の半導体
    装置の製法。
  8. 【請求項８】上記封止用樹脂組成物（Ａ）からなるペレ
    ット（Ｂ）が、封止用樹脂組成物（Ａ）をシート状に形
    成してこれを打ち抜いて得られたものである請求項１〜
    ７のいずれか一項に記載の半導体装置の製法。
  9. 【請求項９】下記の封止用樹脂組成物（Ａ）からなる封
    止用ペレットであって、下記の特性（ｘ）を備えている
    ことを特徴とする封止用ペレット。 （Ａ）下記の（ａ）〜（ｃ）成分を含有し、上記（ｃ）
    成分の含有割合が封止用樹脂組成物全体の74重量％以上
    90重量％未満の範囲に設定された常温で固体の封止用樹
    脂組成物。 （ａ）結晶性エポキシ樹脂。 （ｂ）ノボラック型フェノール樹脂。 （ｃ）溶融シリカ粉末。 （ｘ）1gの立方体ペレットを鏡面ガラス板上に載置し、
    150℃で10分間加熱溶融した際の流展面積が500mm2以
    上。
JP08517500A 1995-03-07 1996-03-05 半導体装置の製法およびそれに用いる封止用ペレット Expired - Fee Related JP3121020B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4756795 1995-03-07
JP7-47567 1995-03-07
PCT/JP1996/000523 WO1996027900A1 (fr) 1995-03-07 1996-03-05 Procede de production de dispositif a semi-conducteur et pastille d'etancheite utilisee pour ce procede

Publications (1)

Publication Number Publication Date
JP3121020B2 true JP3121020B2 (ja) 2000-12-25

Family

ID=12778812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08517500A Expired - Fee Related JP3121020B2 (ja) 1995-03-07 1996-03-05 半導体装置の製法およびそれに用いる封止用ペレット

Country Status (4)

Country Link
US (1) US5976916A (ja)
JP (1) JP3121020B2 (ja)
KR (1) KR100349406B1 (ja)
WO (1) WO1996027900A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014029B2 (ja) * 1995-06-16 2000-02-28 日本電気株式会社 半導体素子の実装方法
JPH10204257A (ja) * 1997-01-24 1998-08-04 Shin Etsu Chem Co Ltd エポキシ樹脂組成物及び半導体装置
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US6552264B2 (en) * 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2000332165A (ja) * 1999-05-17 2000-11-30 Toray Ind Inc 半導体封止用樹脂組成物およびそれを用いた半導体装置
DE102004031889B4 (de) * 2004-06-30 2012-07-12 Infineon Technologies Ag Halbleiterbauteil mit einem Gehäuse und einem teilweise in eine Kunststoffgehäusemasse eingebetteten Halbleiterchip und Verfahren zur Herstellung desselben
US8574058B2 (en) 2004-10-04 2013-11-05 Bally Gaming, Inc. System and method for displaying an exploding icon
US20060273313A1 (en) * 2005-06-01 2006-12-07 Power Digital Card Co., Ltd. & Chien-Yuan Chen IC packaging technique
US8080885B2 (en) * 2008-11-19 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with multi level contact and method of manufacture thereof
CN102451808B (zh) * 2010-10-18 2015-01-07 展晶科技(深圳)有限公司 荧光粉涂布方法
JPWO2019142646A1 (ja) * 2018-01-16 2021-01-14 昭和電工マテリアルズ株式会社 硬化性樹脂組成物、半導体装置、及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4572853A (en) * 1980-06-05 1986-02-25 Tokyo Shibaura Denki Kabushiki Kaisha Resin encapsulation type semiconductor device
JPS6153321A (ja) * 1984-08-23 1986-03-17 Toshiba Corp 半導体封止用エポキシ樹脂組成物及びそれを用いた樹脂封止型半導体装置
JPS6333852A (ja) * 1986-07-28 1988-02-13 Matsushita Electric Works Ltd 半導体素子の封止構造
JPS63110645A (ja) * 1986-10-28 1988-05-16 Fujitsu Ltd 半導体装置の製造方法
JPH02209949A (ja) * 1989-02-09 1990-08-21 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び硬化物
JPH02224360A (ja) * 1989-02-27 1990-09-06 Nitto Denko Corp 半導体装置
JPH0321628A (ja) * 1989-06-20 1991-01-30 Nitto Denko Corp エポキシ樹脂組成物およびそれを用いた半導体装置
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
JP2922672B2 (ja) * 1991-05-08 1999-07-26 日東電工株式会社 半導体装置の製法
JP3259968B2 (ja) * 1991-05-08 2002-02-25 日東電工株式会社 半導体装置の製法
US5243756A (en) * 1991-06-28 1993-09-14 Digital Equipment Corporation Integrated circuit protection by liquid encapsulation
JP3101043B2 (ja) * 1991-12-24 2000-10-23 日本ミクロン株式会社 プラスチックｉｃチップキャリア及びその製造方法
US5294835A (en) * 1992-07-28 1994-03-15 Nitto Denko Corporation Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same
JP2828553B2 (ja) * 1992-12-17 1998-11-25 京セラ株式会社 半導体装置
JPH07101775B2 (ja) * 1992-12-18 1995-11-01 イビデン株式会社 多層プリント配線板

Also Published As

Publication number Publication date
US5976916A (en) 1999-11-02
KR100349406B1 (ko) 2003-01-15
WO1996027900A1 (fr) 1996-09-12

Similar Documents

Publication Publication Date Title
JP3121020B2 (ja) 半導体装置の製法およびそれに用いる封止用ペレット
EP2258772A1 (en) Epoxy Resin Composition for Semiconductor Encapsulation and Semiconductor Device Using the Same
JPH11288979A (ja) 半導体装置の製造方法
JPH08157561A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JP3292452B2 (ja) エポキシ樹脂組成物及び半導体装置
JP3365725B2 (ja) エポキシ樹脂組成物及び半導体装置
US8829694B1 (en) Thermosetting resin compositions with low coefficient of thermal expansion
JP3779091B2 (ja) 封止用樹脂組成物
JP3422446B2 (ja) 半導体装置の製法
JPH11106474A (ja) 半導体封止用液状エポキシ樹脂組成物
JP3347228B2 (ja) 半導体装置
JP2003277585A (ja) エポキシ樹脂組成物及び半導体装置
JPH09260432A (ja) 半導体装置の製法
JPH11233560A (ja) 半導体装置の製法
JPH10242211A (ja) 半導体装置の製法
JP2922672B2 (ja) 半導体装置の製法
JP2978313B2 (ja) 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
JP2519278B2 (ja) 半導体装置
JPH09266222A (ja) 半導体装置の製法
JP3844098B2 (ja) エポキシ樹脂組成物及び半導体装置
JP3176502B2 (ja) 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
JP2001055432A (ja) 半導体装置封止用樹脂組成物及びこれを用いた半導体装置、並びに半導体装置製造方法及び製造装置
JPH1192631A (ja) エポキシ樹脂組成物及び半導体装置
JP2000273154A (ja) エポキシ樹脂組成物及び半導体装置
JPH05267371A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees