JPWO2021019855A1 - 半導体素子の製造方法及び半導体素子の製造システム - Google Patents

半導体素子の製造方法及び半導体素子の製造システム Download PDF

Info

Publication number
JPWO2021019855A1
JPWO2021019855A1 JP2021536612A JP2021536612A JPWO2021019855A1 JP WO2021019855 A1 JPWO2021019855 A1 JP WO2021019855A1 JP 2021536612 A JP2021536612 A JP 2021536612A JP 2021536612 A JP2021536612 A JP 2021536612A JP WO2021019855 A1 JPWO2021019855 A1 JP WO2021019855A1
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
pickup
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021536612A
Other languages
English (en)
Other versions
JP6991399B2 (ja
Inventor
光彦 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILNEX INC.
Original Assignee
FILNEX INC.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILNEX INC. filed Critical FILNEX INC.
Publication of JPWO2021019855A1 publication Critical patent/JPWO2021019855A1/ja
Application granted granted Critical
Publication of JP6991399B2 publication Critical patent/JP6991399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Devices (AREA)

Abstract

半導体素子の製造方法は、ピックアップ基板１１３を半導体層の島１０４に密着させることにより半導体層の島１０４を第１基板１０１から分離させる第１分離工程と、ピックアップ基板１１３に密着した半導体層の島１０４を第２基板２０１に圧接する圧接工程と、半導体層の島１０４を第２基板２０１に圧接する工程を実行中に、半導体層の島１０４と第２基板２０１との接触面の温度を室温よりも高い温度に保持する温度保持工程と、接触面の温度を室温よりも高い温度に保持した後に、半導体層の島１０４をピックアップ基板１１３から分離させる第２分離工程と、を有する。

Description

本発明は、半導体素子の製造方法及び半導体素子の製造システムに関する。
母材基板上に形成された半導体層を母材基板から分離させて、異なる基板上に接合する半導体素子の製造方法が知られている（例えば、特許文献１を参照）。
特許第６４３１６３１号公報
特許文献１に開示された半導体素子の製造方法においては、母材基板から半導体層を分離させるために、ピックアップ基板に半導体層を密着させる。その後、ピックアップ基板に密着した半導体層を移動先の基板に接合するために、半導体層を他の基板に押し付ける向きに荷重を加える。半導体層を移動先の基板に押し付ける向きに加える荷重が大き過ぎると、例えばピックアップ基板の表面が変形することにより半導体層が移動先の基板に接合される位置がずれてしまうという問題が生じてしまう。そこで、半導体層を移動先の基板に押し付ける際に加える荷重を小さくすることが求められていた。
そこで、本発明はこれらの点に鑑みてなされたものであり、半導体層を移動先の基板に接合する際に加える荷重を小さくすることができる半導体素子の製造方法を提供することを目的とする。
本発明の第１の態様の半導体素子の製造方法は、第１基板に形成された半導体層を前記第１基板から分離して、前記第１基板と異なる第２基板に前記半導体層を接合することにより半導体素子を製造する方法であって、ピックアップ基板を前記半導体層に密着させることにより前記半導体層を前記第１基板から分離させる第１分離工程と、前記ピックアップ基板に密着した前記半導体層を前記第２基板に圧接する圧接工程と、前記半導体層を前記第２基板に圧接する工程を実行中に、前記半導体層と前記第２基板との接触面の温度を室温よりも高い温度に保持する温度保持工程と、前記接触面の温度を室温よりも高い温度に保持した後に、前記半導体層を前記ピックアップ基板から分離させる第２分離工程と、を有する。
前記半導体素子の製造方法は、前記圧接工程を実行している間に、前記第２基板又は前記ピックアップ基板の少なくともいずれかを加熱する工程をさらに有してもよい。半導体素子の製造方法においては、前記加熱する工程の前に、前記第２基板又は前記半導体層の材質、厚み又は表面状態を示す情報を取得する工程をさらに実行し、前記加熱する工程において、前記第２基板又は前記半導体層の材質、厚み又は表面状態に基づいて決定した加熱量で前記第２基板又は前記ピックアップ基板の少なくともいずれかを加熱してもよい。前記圧接工程を開始する前に、前記第２基板又は前記ピックアップ基板の少なくともいずれかの加熱を開始してもよい。
前記第１分離工程において、複数の前記半導体層を前記第１基板から分離させ、前記温度保持工程において、前記ピックアップ基板に密着した前記複数の半導体層に対応する領域を少なくとも含む領域を加熱してもよい。
前記圧接工程において、前記第２基板に向けて前記ピックアップ基板に荷重を加え、前記第２分離工程において、前記ピックアップ基板に前記荷重を加えることを停止してもよい。
前記ピックアップ基板において前記半導体層に圧接される面に有機材料が設けられており、前記圧接工程において、前記有機材料が塑性変形する荷重よりも小さい荷重を加えてもよい。前記圧接工程を実行中に、前記半導体層と前記第２基板との接触面の温度を８０度以上１５０度以下に保持してもよい。
前記第２基板において前記半導体層が圧接される接合予定領域の材料の弾性率が５ＧＰａよりも大きくてもよい。前記第２基板において前記半導体層が圧接される接合予定領域の表面の表面粗さが１ｎｍ以上、又はＰ−Ｖ値が１０ｎｍ以上であってもよい。
前記第１分離工程において、前記半導体層の厚さよりも内径が小さい孔が形成された前記ピックアップ基板を前記半導体層に密着させてもよい。前記第１分離工程において、前記半導体層に接する面がセルロース多孔質体又はナノセルロース多孔質体を含む前記ピックアップ基板を前記半導体層に密着させてもよい。
前記ピックアップ基板が、空気を吸引するための空気吸引孔が形成された吸着用基板と、前記吸着用基板に設けられており、前記半導体層の厚さよりも内径が小さい孔が形成された吸着層と、を有しており、前記第１分離工程において、前記吸着層を前記半導体層に接触させた状態で前記空気吸引孔から空気を吸引することにより、前記半導体層を前記第１基板から分離させてもよい。
本発明の第２の態様の半導体素子の製造システムは、ピックアップ基板を第１基板に形成された半導体層に密着させることにより前記半導体層を前記第１基板から分離させる第１分離部と、前記ピックアップ基板に密着した前記半導体層に荷重を加えることにより、前記半導体層を前記第１基板と異なる第２基板に圧接する圧接部と、前記半導体層を前記第２基板に圧接している間に、前記半導体層と前記第２基板との接触面の温度を室温よりも高い温度に保持する温度保持部と、前記温度保持部が前記接触面の温度を室温よりも高い温度に保持した後に、前記半導体層を前記ピックアップ基板から分離させる第２分離部と、を有する。
本発明によれば、半導体層を移動先の基板に接合する際に加える荷重を小さくすることができるという効果を奏する。
第１基板から半導体層を分離させる工程について説明するための図である。 第１基板から半導体層を分離させる工程について説明するための図である。 半導体層の島を第２基板に接合する工程について説明するための図である。 半導体層の島を第２基板に接合する工程について説明するための図である。 半導体層の島を第２基板に接合した後の工程について説明するための図である。 半導体素子の製造方法を実施するための製造システムの構成を示す図である。 それぞれ弾性率が異なる複数の第２基板に半導体層の島を圧接した場合の接合状態を確認した結果を示す図である。 弾性率が約１００ＧＰａである高弾性率材料層上に半導体層を接合した状態を示す顕微鏡写真である。 それぞれ表面の状態が異なる複数の第２基板に半導体層の島を圧接した場合の接合状態を確認した結果を示す図である。 所定の弾性率及びｒｍｓ粗さの材料により形成された接合予定領域に、それぞれ異なる荷重で半導体層を圧接した場合の接合状態を示す図である。 真空吸着により半導体層の島を第１基板から分離させる方法について説明するための図である。 変形例に係るピックアップ基板の構成例を示す図である。
［半導体素子の製造方法の概要］
本実施形態に係る半導体素子の製造方法は、母材基板である第１基板に形成された半導体層を第１基板から分離して、第１基板と異なる第２基板に半導体層を接合することにより半導体素子を製造する方法である。当該製造方法においては、第１基板上で結晶成長させた半導体層を第１基板から分離させ、分離させた半導体層を第２基板に接合させる際に半導体層に印加する荷重を小さくすることで、半導体素子の品質を安定及び向上させることが実現可能になる。
接着剤を使わずに半導体層を第２基板に接合する際、第２基板上の接合予定領域の材料が硬く変形しにくい場合には、接合予定領域の材料が柔らかく変形しやすい場合と比較して、半導体層の全面を第２基板上の接合予定領域に密着させるために半導体層を第２基板上の接合予定領域に圧接する際の荷重を大きくする必要があった。材料が硬く変形しにくい場合とは、弾性率が比較的大きい場合であり、材料が柔らかく変形しやすい場合とは、弾性率が比較的小さい場合である。半導体層と第２基板の接合予定領域を圧接する際の荷重を大きくして、半導体層と第２基板の接合予定領域の密着性を向上させる場合、以下のような各種の課題が生じ得る。
まず、半導体層をピックアップするためのピックアップ基板上の有機材料層が半導体層により強く押し付けられることによるピックアップ基板の変形（例えば有機材料層の塑性変形、又は有機材料層の破壊）、有機材料層の半導体層への固着、半導体層の外側での有機材料層の第２基板への固着が生じ得る。
ピックアップ基板上の有機材料層が変形すると、第２基板に半導体層を接合する位置がずれてしまうという課題が生じる。また、有機材料層が半導体層へ固着し、有機材料層が半導体層に付着する力が、半導体層が第２基板に接合する力よりも大きくなると、半導体層の第２基板上への接合が阻害されてしまう。さらに、有機材料層が半導体層の外側で第２基板に固着すると、第２基板に付着した有機材料層が第２基板の汚れになったり、ピックアップ基板又は有機材料層を第２基板から分離させにくくなったりするという課題も生じる。
また、接合予定領域の材料又は加工条件によっては、接合予定領域表面の表面粗さが大きいという場合もある。また、接合予定領域の下部の構造に凹凸がある場合にも、接合予定領域の表面粗さが大きくなる場合がある。このような場合、半導体層全面を第２基板上の接合予定領域に密着させるために、接合予定領域の表面粗さが小さい場合と比較して、半導体層を第２基板上の接合予定領域に圧接する際の荷重を大きくする必要があるという課題があった。
なお、表面粗さが大きい場合とは、例えば５μｍ×５μｍの領域で測定したｒｍｓ（root mean square）表面粗さが１ｎｍを超える場合、又は表面粗さ測定でのＰ−Ｖ（peak-to-valley）値が１０ｎｍを超える場合である。表面粗さが小さい場合とは、例えば５μｍ×５μｍの領域で測定したｒｍｓ表面粗さが１ｎｍ以下の場合、又はＰ−Ｖ値が１０ｎｍ以下の場合である。接合予定領域の表面粗さが大きい場合にも、第２基板上の接合予定領域の材料が硬く変形しにくい場合と同様の課題が生じていた。
さらに、面積が大きな半導体層を第２基板の接合予定領域に圧接する際の荷重を大きくするためには、荷重を印加する装置の規模が大きくなってしまい、半導体素子の製造コストが大きくなってしまうという課題もあった。
これらの課題を解決するために、本実施形態に係る半導体素子の製造方法においては、まず、ピックアップ基板を半導体層に密着させることにより半導体層を第１基板から分離させる第１分離工程を実行する。続いて、ピックアップ基板に密着した半導体層を第２基板に圧接する圧接工程を実行する。半導体層を第２基板に圧接する工程を実行中に、半導体層と第２基板との接触面の温度を室温（例えば２５℃）よりも高い温度に保持する温度保持工程を実行し、接触面の温度を室温よりも高い温度に保持した後に、半導体層をピックアップ基板から分離させる第２分離工程を実行する。
圧接する工程を実行中の状態とは、半導体層と第２基板の間に荷重を印加した状態であって、該荷重によって半導体層が第２基板の接合予定領域表面と少なくとも一部が接した状態を意味する。接触面の温度を室温よりも高い温度に保持する工程では、例えば接触面の温度が８０℃以上１５０℃以下になるように第２基板又はピックアップ基板の少なくともいずれかを加熱する。第２基板又はピックアップ基板の少なくともいずれかを加熱することにより、接合する第２基板又はピックアップ基板の半導体層の表面に存在している接合力を弱める分子、又は接合にほとんど関わらない分子が、接合予定領域の表面から脱離することで、半導体層が第２基板に接合しやすくなると考えられる。その結果、このような工程を実行することで、半導体層を第２基板に接合させる際に半導体層に印加する荷重を従来の方法よりも小さくすることができるので、上記の各種の課題の少なくともいずれかを解決することができる。以下、本製造方法について詳細に説明する。
［半導体素子の製造方法の一例］
（第１基板からの半導体層の分離）
図１Ａ及び図１Ｂは、第１基板から半導体層を分離させる工程について説明するための図である。
まず、図１Ａ（ａ）に示すように、母材基板である第１基板１０１上に犠牲層１０２及び半導体層１０３を形成する。第１基板１０１は、例えば、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板、ＡＩＮ基板、ＩｎＰ基板、ＳｉＣ基板などの半導体基板、Ａｌ２Ｏ３基板、Ｇａ２Ｏ３基板、ＺｎＯ基板などの酸化物基板である。
犠牲層１０２は、所定のエッチング液に対して、第１基板１０１及び半導体層１０３のエッチング速度よりも大きなエッチング速度を有する層である。犠牲層１０２は、所定のエッチング液を使ったエッチング工程で、第１基板１０１と半導体層１０３に対して選択的にエッチング除去可能な層である。
半導体層１０３は所定の半導体素子を形成するための構造を持つ半導体層である。半導体層１０３は、例えば、単層構造又は複数の異なる半導体層から構成される積層構造を有する。
次に、図１Ａ（ｂ）に示すように、図１Ａ（ａ）の状態の犠牲層１０２及び半導体層１０３を加工することにより、半導体層の島１０４を形成する。半導体層の島１０４を形成する際には、複数の半導体層の島１０４の側面の下方において犠牲層１０２が露出する深さまで、犠牲層１０２及び半導体層１０３の一部を除去する。
次に、図１Ａ（ｃ）に示すように、半導体層の島１０４から第１基板１０１の露出面に至る固定層１０５を形成する。固定層１０５は、犠牲層１０２をエッチングにより除去する工程で半導体層１０３を第１基板１０１につなぎ留める機能を有する。固定層１０５は、犠牲層１０２を除去するためのエッチング手段に対して耐性を持つ材料で、無機材料薄膜又は有機材料薄膜を使うことができる。
固定層１０５の材料は、使用するエッチング手段又はエッチング液に応じて選択され、例えば感光性有機材料（レジスト）を使うことができる。この場合、レジストを塗布した後に露光・現像工程を実行することによって固定層１０５を形成することができる。固定層１０５は、半導体層の島１０４の表面の全領域を覆ってもよく、島１０４の一部の領域を覆ってもよい。
次に、図１Ａ（ｄ）に示すように、所定のエッチング手段、例えば所定のエッチング液を使ったウェットエッチングにより犠牲層１０２をエッチングし、半導体層の島１０４と第１基板１０１の間に空隙１０６を形成する。
次に、複数の半導体層の島１０４を第１基板１０１から分離させる第１分離工程を実行する。まず、図１Ｂ（ａ）に示すように、ピックアップ基板１１３を半導体層の島１０４に密着させる。ピックアップ基板１１３は、有機材料層１１１と基板１１２とを有する。すなわち、ピックアップ基板１１３において半導体層の島１０４に圧接される面に、有機材料層１１１が設けられている。基板１１２の材質は任意であり、例えば金属、セラミックス又は樹脂である。有機材料層１１１を半導体層の島１０４又は固定層１０５に連結した後に、空隙１０６の近傍の固定層１０５が切断される向き（例えば第１基板１０１から離れる向き）にピックアップ基板１１３を移動させる。
その結果、図１Ｂ（ｂ）に示すように、半導体層の島１０４がピックアップ基板１１３上の有機材料層１１１に密着した状態で、半導体層の島１０４を第１基板１０１から分離させることができる。図１Ｂ（ｂ）では、固定層１０５が切断され、半導体層の島１０４と共に持ち上げられた固定層１０５の部分１０５ａと第１基板側に残った部分１０５ｂに分離されている。
有機材料層１１１としては、例えば感光性有機材料を使用することができる。この場合には、基板１１２上に液状の感光性有機材料を塗布すること、又はシート状の感光性有機材料を貼付することにより、標準的な露光・現像工程を用いて、半導体層の島１０４のパターンに対応する有機材料層１１１のパターンを形成することができる。なお、有機材料層１１１は、他の基板上等であらかじめ形成したシート状の有機材料、又はそれを分割した有機材料片を基板１１２に貼付することによって形成してもよい。
また、型を用いることにより、半導体層の島１０４のパターンに対応したバンプパターンを有する有機材料シートを準備して基板１１２に貼付してもよいし、基板１１２として、バンプパターンを有する有機材料シートを用いてもよい。また、基板１１２を使用せずに、適当な手段で準備した有機材料片を半導体層の島１０４に貼り付けた後、適当な手段により有機材料片を持ち上げて半導体層の島１０４を第１基板１０１から分離してもよい。ピックアップ基板１１３の構成、及び半導体層の島１０４を第１基板１０１から分離させる方法については、その他適宜変更が可能である。
（半導体層の第２基板への接合）
以上の工程により半導体層の島１０４を第１基板１０１から分離させた後に、半導体層の島１０４を第２基板２０１に接合させる。図２Ａ及び図２Ｂは、半導体層の島１０４を第２基板２０１に接合する工程について説明するための図である。第２基板２０１上の接合予定領域には、無機材料層、有機材料層、金属材料層、半導体層又はこれらの材料の積層構造を設けることができる。半導体層の島１０４を第２基板２０１に接合する前に、半導体層の島１０４及び第２基板２０１における接合予定領域にプラズマ処理や薬液を使ったケミカル処理のような表面処理を施す工程を実行してもよい。
第２基板２０１上の接合予定領域には、例えば硬く変形しにくい材料（弾性率が大きい材料）を設けることができる。硬く変形しにくい材料は、例えば５ＧＰａよりも大きな弾性率を有する材料である。弾性率が５ＧＰａよりも大きい材料として、例えば、酸化珪素、酸化アルミニウム、酸化亜鉛、酸化ガリウムなどの酸化物、窒化珪素、窒化ガリウム、窒化アルミニウム、窒化チタンなどの窒化物、ダイヤモンド、ダイヤモンドライクカーボン、炭化珪素などの炭化物、アルミニウム、銅、金、白金、ニッケル、チタン、ゲルマニウムなどの金属又は合金材料を使用することができる。弾性率が５ＧＰａよりも大きい半導体材料としてＳｉ、Ｇｅなどの単元素半導体材料、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＳｉＣなどの化合物半導体材料を使うことができる。これらの無機材料、金属材料、半導体材料は第２基板２０１を構成するバルク材料であってもよく、第２基板２０１上に形成した厚膜材料又は薄膜材料であってもよい。
第２基板上の接合予定領域の表面は、例えば５μｍ×５μｍの領域で測定したｒｍｓ表面粗さが１ｎｍを超える粗い表面、又は表面粗さ測定のＰ−Ｖ値が１０ｎｍを超える粗い表面であってもよい。例えばＰ−Ｖ値が１０ｎｍを超える表面粗さが大きい表面の例として、下層に凹凸を持つ層が存在する場合、又は材料形成過程や加工過程で材料表面にヒロックやスクラッチ痕などの凹凸が発生する場合などがあげられる。材料形成過程や加工過程で材料表面にヒロックやスクラッチ痕などの凹凸が発生する場合の一例として、Ａｌ、Ａｌを含む合金又はＡｕを含む合金などの金属薄膜層を形成する場合、金属薄膜層のアニールをする場合、又は精密研磨などの機械加工若しくは薬液によるエッチング加工を含む精密加工をする場合をあげることができる。
以下、図２Ａ及び図２Ｂを参照しながら、半導体層の島１０４を第２基板２０１に圧接する工程について詳細に説明する。まず、図２Ａ（ａ）に示すように、第１基板１０１から分離した半導体層の島１０４を第２基板２０１に載置した後に、ピックアップ基板１１３の上方から第２基板２０１に向けて荷重２１０を加える圧接工程を実行する。
この圧接工程において、室温で半導体層の島１０４を第２基板２０１上の接合予定領域に圧接して接合可能にするために必要な荷重よりも小さい荷重を印加する。圧接工程においては、例えば、ピックアップ基板１１３の有機材料層１１１が塑性変形する荷重よりも小さい荷重を加えることが望ましい。
図２Ａ（ｂ）に示すように、荷重２１０により半導体層の島１０４を第２基板２０１上の接合予定領域に圧接する間、半導体層の島１０４と第２基板２０１とが接触している面の温度を室温よりも高い温度に保持する温度保持工程を実行する。例えば、第２基板２０１とピックアップ基板１１３の一方又は両方の温度を室温よりも高い温度に保持する。加熱した状態で温度を保持する時間は、接合面の材料又は状態によって適宜定めることができる。一例として、温度保持工程において、加熱温度を１秒以上（例えば６０秒）にわたって保持する。
半導体層の島１０４と第２基板２０１との接触面の温度を室温よりも高い温度に保持するために、ピックアップ基板１１３に密着した複数の半導体層の島１０４に対応する領域を少なくとも含む領域を加熱する。例えば、圧接工程を実行している間に、第２基板２０１又はピックアップ基板１１３の少なくともいずれかにおける半導体層の島１０４の位置を加熱する工程を実行する。
圧接工程を開始してから第２基板２０１又はピックアップ基板１１３の少なくともいずれかの加熱を開始してもよく、圧接工程を開始する前に加熱を開始してもよい。圧接工程を開始する前に加熱を開始することで、圧接を開始した時点で接合面の温度が室温よりも高い状態になっているため、接合に要する時間を短縮することができる。
発明者の実験によれば、圧接時の第２基板２０１の周辺温度は８０℃以上１５０℃以下の範囲が好適である。８０℃より低い温度では接合における効果を得るのに不十分であったり、接合が完了するまでに長時間を要したりする。約８０℃以上１００℃以下の加熱温度で保持することにより、短時間で半導体層の島１０４を第２基板２０１に良好に接合させることが可能になる。
１５０℃を超える温度では、工程で使用する有機材料（固定層１０５、ピックアップ基板上の有機材料層１１１）が変質する可能性がある。また、１５０℃を超える温度で加熱する場合、ピックアップ基板１１３上の有機材料層１１１が半導体層の島１０４に固着してしまい、有機材料層１１１を除去できない場合がある。半導体層の島１０４に有機材料層１１１が固着してしまうと、ピックアップ基板１１３を第２基板２０１から分離させる工程で半導体層の島１０４の一部が第２基板２０１から脱離する要因になる。
さらに、第２基板２０１上に半導体層の島１０４を接合できた場合であっても、有機材料層１１１が半導体層の島１０４上に残留する場合がある。このように有機材料層１１１が半導体層の島１０４上に残留する場合には、その後の半導体素子の製造工程の妨げとなる。そのため１５０℃を超える温度で加熱することは好ましくない。有機材料の変質や残留の観点からは、加熱温度を特に２００℃を超えない範囲で調整することが必要である。
続いて、図２Ｂ（ａ）に示すように、所定の時間にわたって加熱しながら圧接した後に加熱を停止する。さらに、図２Ｂ（ｂ）に示すように、半導体層の島１０４をピックアップ基板１１３から分離させる第２分離工程において、荷重を加えることを停止する。加熱を停止した後、適宜冷却工程を実行してもよい。加熱を停止するタイミングと荷重の印加を停止するタイミングの関係は任意であり、荷重を印加して圧接している状態で加熱温度を降下させてもよい。また、加熱している状態で、荷重の印加を停止してもよい。
（接合後の処理）
第２分離工程において、ピックアップ基板１１３への荷重の印加を停止した後に半導体層の島１０４をピックアップ基板１１３から分離させる方法は任意であるが、例えば以下の４つの方法が考えられる。
（１）有機材料層１１１を化学的に溶解させる方法
（２）ピックアップ基板１１３における有機材料層１１１と基板１１２とを機械的に分離し、その後、半導体層の島１０４の表面に付着した有機材料層１１１を化学的に溶解させる方法
（３）ピックアップ基板１１３における有機材料層１１１と基板１１２とを機械的に分離し、その後、半導体層の島１０４の表面に付着した有機材料層１１１を機械的に分離させる方法
（４）有機材料層１１１を半導体層の島１０４から機械的に分離させる方法
化学的に溶解させる方法は、例えば有機材料層１１１を選択的にエッチングする方法である。機械的に分離させる方法は、例えばピックアップ基板１１３を引っ張ったり、半導体層の島１０４を吸引していた力を停止させたりする方法である。
図３は、半導体層の島１０４を第２基板２０１に接合した後の工程について説明するための図である。半導体層の島１０４を第２基板２０１に接合した後に、図３（ａ）及び図３（ｂ）に示すように、第２基板２０１上の接合予定領域に接合した半導体層の島１０４からピックアップ基板１１３を分離させる。
上記のとおり、ピックアップ基板１１３を半導体層の島１０４から分離させる手段は任意であるが、例えば半導体層の島１０４又は固定層１０５に連結した基板１１２上の有機材料層１１１を溶解することにより、ピックアップ基板１１３を半導体層の島１０４から分離させることができる。なお、図３（ａ）における破線は、有機材料層１１１が溶解して除去されたことを模式的に示している。有機材料層１１１を溶解せずに、ピックアップ基板１１３を上方に持ち上げることにより、有機材料層１１１を半導体層の島１０４から機械的に引き離してもよい。
ピックアップ基板１１３を半導体層の島１０４から分離させた後に、必要に応じて半導体層の島１０４上の固定層１０５ａを除去してもよい。固定層１０５ａが有機材料（レジスト材料）で形成されている場合には、図３（ｃ）に示すように、有機溶剤又はレジスト剥離液などを使って固定層１０５ａを除去することができる。その後、適宜、層間絶縁膜形成、配線形成など所定の素子形成工程を実行する。所定の素子形成工程を実行する前に、素子形成工程に適したアニール工程を実行してもよい。既に不要な有機材料は除去されているため、アニール工程では、１５０℃を超える温度でアニールしてもよい。
［半導体素子の製造システム］
図４は、本実施形態に係る半導体素子の製造方法を実施するための製造システムＳの構成を示す図である。図４に示す製造システムＳの各部は、一つの装置により実現されてもよく、複数の装置を組み合わせて実現されてもよい。
製造システムＳは、アクチュエータ１１と、ヒーター１２と、制御装置１３と、を備える。制御装置１３は、例えばプログラムを実行することにより、アクチュエータ１１及びヒーター１２を制御するコンピュータである。制御装置１３は、プログラムを実行することにより第１分離部１３１、圧接部１３２、温度保持部１３３、及び第２分離部１３４として機能するプロセッサを有する。
第１分離部１３１は、ピックアップ基板１１３を半導体層の島１０４に密着させることにより半導体層の島１０４を第１基板１０１から分離させる。第１分離部１３１は、例えば、ピックアップ基板１１３を半導体層の島１０４に密着させた後に、ピックアップ基板１１３を引き上げるようにアクチュエータ１１を制御することで、半導体層の島１０４を第１基板１０１から分離させる。
圧接部１３２は、ピックアップ基板１１３に密着した半導体層の島１０４に荷重を加えることにより、半導体層の島１０４を第２基板２０１に圧接する。圧接部１３２は、例えば、アクチュエータ１１を制御することにより、半導体層の島１０４が密着した状態のピックアップ基板１１３を第２基板２０１の上方まで移動させた後に、第２基板２０１に向けてピックアップ基板１１３を下降させる。その後、圧接部１３２は、所定の荷重がピックアップ基板１１３に加わるようにアクチュエータ１１を動作させる。圧接部１３２は、半導体層の島１０４の材質、厚み若しくは表面状態、又はピックアップ基板１１３の材質に基づく大きさの荷重をピックアップ基板１１３に加えてもよい。
温度保持部１３３は、半導体層の島１０４を第２基板２０１に圧接している間に、半導体層の島１０４と第２基板２０１との接触面の温度を室温よりも高い所定の温度に保持するようにヒーター１２を制御する。ヒーター１２は加熱源として機能し、第２基板２０１側、ピックアップ基板１１３側、又は第２基板２０１側及びピックアップ基板１１３側の両方に設けることができる。温度保持部１３３は、第２基板２０１及び半導体層の島１０４の材質、厚み若しくは表面状態に関する情報を取得し、取得した情報に基づいて、ヒーター１２の加熱量を決定してもよい。
温度保持部１３３は、例えば第２基板２０１と半導体層の島１０４とが接合しづらい材質である場合に、第２基板２０１と半導体層の島１０４とが接合しやすい材質である場合よりも加熱量を大きくする。また、温度保持部１３３は、例えば第２基板２０１又は半導体層の島１０４の厚みが大きい場合に、第２基板２０１又は半導体層の島１０４の厚みが小さい場合よりも加熱量を大きくする。
また、温度保持部１３３は、例えば第２基板２０１又は半導体層の島１０４の表面の凹凸量が大きい場合に、凹凸量が小さい場合よりも加熱量を大きくする。凹凸量は、例えば島１０４の表面に直交する方向における島１０４の表面において最も突出している位置と最も窪んでいる位置との距離により表される。温度保持部１３３がこのように動作することで、製造システムＳは、第２基板２０１と半導体層の島１０４とが接合しづらい場合であっても、接合時間を短縮することができる。
第２分離部１３４は、温度保持部１３３が半導体層の島１０４と第２基板２０１との接触面の温度が室温よりも高い温度に保持した後に、半導体層の島１０４をピックアップ基板１１３から分離させる。第２分離部１３４は、例えば、アクチュエータ１１を上方に移動させることにより、半導体層の島１０４が第２基板２０１に接合した状態で、半導体層の島１０４をピックアップ基板１１３から分離させる。
［実験結果］
（第１実験）
発明者は、実験により、加熱しながら低荷重で半導体層の島１０４を第２基板２０１に圧接する工程により、半導体層の島１０４を良好に第２基板２０１に接合可能であることを見出した。第１実験においては、第２基板２０１の接合予定領域に、それぞれ弾性率が異なる複数の材料を使用し、半導体層の島１０４を第２基板２０１上の接合予定領域に圧接中に加熱する工程を実行した場合と、圧接中に加熱工程を実行しない場合とで、接合状態（すなわち接合歩留）を比較した。その結果、第２の接合予定領域の材料として弾性率が大きい材料が用いられる場合であっても、上記の加熱工程を設けることにより、低い圧接荷重で、接合状態の飛躍的な向上（すなわち飛躍的な接合歩留向上）が得られることを見出した。
図５は、それぞれ弾性率が異なる複数の第２基板２０１に半導体層の島１０４を圧接した場合の接合状態を確認した結果を示す図である。図５における横軸は、第２基板２０１における接合予定領域の材料の弾性率を示しており、縦軸は接合歩留を示している。接合歩留１００％は、第２基板２０１に半導体層の島１０４が正常に接合された状態に対応し、接合歩留０％は、第２基板２０１に半導体層の島１０４が接合されなかった状態に対応している。
図５における菱形マーカー（◇）は、圧接中に加熱工程を実行しない場合の結果を示しており、丸印マーカー（〇）は、圧接中に加熱工程を実行した場合の結果を示している。本実験では半導体層の代表例としてＩＩＩ−Ｖ族化合物半導体層を使った。半導体層の厚さは薄いことが望ましく、例えば概ね１０μｍ以下の厚さが好適である。半導体層が厚いと、半導体層の接合面が第２基板２０１の接合予定領域の表面に密接しづらくなる。図５に示すように、第２基板２０１の接合予定領域の材料として弾性率が概ね５ＧＰａよりも大きな弾性率の材料が用いられる場合、本実施形態の加熱工程を実行することにより著しく接合歩留が向上することを確認できた。
図６は、低荷重での圧接中に加熱工程を実行することにより、弾性率が約１００ＧＰａである高弾性率材料層４１０上に半導体層４２０を接合した状態を示す顕微鏡写真である。半導体層４２０を第２基板２０１上に形成した高弾性率材料層４１０上に圧接した際の荷重は０．４×Ｐ０（ｋｇ／ｃｍ２）であった。なお、Ｐ０は、実験装置で得られる単位のない荷重パラメータを［ｋｇ／ｃｍ２］の単位の荷重に換算するための換算定数である。すなわち、Ｐ０は、印加した荷重に対応する大きさの基準値である。
一方、室温において弾性率が約１００ＧＰａである高弾性率材料層４１０に半導体層４２０を圧接した実験では、荷重を１５×Ｐ０（ｋｇ／ｃｍ２）としたとしても、圧接した半導体層４２０は高弾性率材料層４１０上から脱離し、高弾性率材料層４１０上に接合することができなかった。すなわち、弾性率が約１００ＧＰａである高弾性率材料層４１０に半導体層４２０を圧接している間に加熱工程を実行することにより、室温で圧接する場合の１／３０以下の荷重を加えるだけで、弾性率が約１００ＧＰａである高弾性率材料層４１０に半導体層４２０を接合可能であるということを確認できた。
以上のとおり、半導体層を第２基板２０１に圧接する間に加熱工程を実行することにより、第２基板２０１における接合予定領域が大きな弾性率の材料により形成されていても、接合に要する荷重を小さくすることができるということを確認できた。圧接中に加熱工程を実行することにより、接合する表面に存在している接合力を弱める分子、又は接合にほとんど関わらない分子が、接合予定領域の表面から脱離したことで、半導体層が第２基板２０１に接合しやすくなったと推察される。
また、圧接中に加熱工程を実行することにより、接合予定領域の表面における接合力を高める原子又は分子、若しくは接合に強く関わる原子又は分子の間のお互いに引合う相互作用が増加し、接合予定領域の表面間で引合う力が増加することにより、半導体層が第２基板２０１に接合しやすくなったと推察される。
（第２実験）
第２実験においては、第２基板２０１の接合予定領域に、それぞれ表面の粗さが異なる複数の材料を使用し、半導体層の島１０４を第２基板２０１上の接合予定領域に圧接中に加熱工程を設けた場合と、圧接中に加熱工程を設けない場合とで、接合状態を比較した。
図７は、それぞれ表面の状態が異なる複数の第２基板２０１に半導体層の島１０４を圧接した場合の接合状態を確認した結果を示す図である。半導体層の島１０４に加えた荷重は、５×Ｐ０（ｋｇ／ｃｍ２）であった。図７（ａ）の横軸はｒｍｓ表面粗さを示しており、縦軸は接合歩留を示している。図７（ｂ）の横軸は表面Ｐ−Ｖ値を示しており、縦軸は接合歩留を示している。図５と同様に、菱形マーカー（◇）は、上記の加熱工程を実行しない場合の結果を示しており、丸印マーカー（〇）は、上記の加熱工程を実行した場合の結果を示している。
図７（ａ）及び図７（ｂ）に示すように、接合予定領域の表面のｒｍｓ粗さが１ｎｍよりも大きく１０ｎｍに至るような粗い表面、及びＰ−Ｖ値が１０ｎｍよりも大きく１４０ｎｍに至るような粗い表面の場合であっても、圧接中に加熱工程を実行することにより、接合歩留が概ね１００％となり、良好に接合可能であることを確認できた。
一方、室温で圧接した場合には、１５×Ｐ０（ｋｇ／ｃｍ２）の荷重を加えた場合であっても半導体層の島１０４は接合予定領域から脱離し、半導体層の島１０４を接合予定領域に接合することができなかった。すなわち、圧接中に加熱工程を実行することで、接合するために加える荷重の大きさを、室温で接合する場合に必要な荷重の少なくとも１／３以下にすることができるということを確認できた。
（第３実験）
図８は、所定の弾性率及びｒｍｓ粗さの材料により形成された接合予定領域に、それぞれ異なる荷重で半導体層を圧接した場合の接合状態を示す図である。図８における丸印マーカー（〇）は、圧接中に加熱工程を実行した場合の結果を示している。図８に示す破線は、丸印マーカー（〇）で示した実験データを外挿したものである。図８の横軸は、荷重パラメータを示しており、半導体層を圧接した際の荷重を換算係数Ｐ０で割った値である。
図８（ａ）は、第２基板２０１の接合予定領域の材料の弾性率が約１００ＧＰａであり、ｒｍｓ粗さが約１ｎｍである場合の結果であり、加える荷重を０．０３×Ｐ０（ｋｇ／ｃｍ２）まで低減させることができた。この荷重の大きさは、図７で示した実験において加えた荷重の１／１００以下である。図８（ｂ）は、第２基板２０１上の接合予定領域の材料の弾性率が約１８０ＧＰａであり、ｒｍｓ粗さが約１０ｎｍである場合の結果であり、加える荷重を０．５×Ｐ０（ｋｇ／ｃｍ２）まで低減させることができた。この荷重の大きさは、図７で示した実験において加えた荷重の１／１０である。
［ピックアップ基板の第１変形例］
以上の説明においては、有機材料層１１１を有するピックアップ基板１１３により第１基板１０１から半導体層の島１０４を分離させる場合を例示したが、真空吸着を用いた手段又は電磁気を用いた吸着手段などを用いて半導体層１０３を分離させてもよい。
図９は、真空吸着により半導体層の島１０４を第１基板１０１から分離させる方法について説明するための図である。図９に示すピックアップ基板２１３は、材料治具２１１と、吸着治具２２２とを有する。材料治具２１１は、少なくとも表面に有機材料を備えている。吸着治具２２２は、真空吸着などの吸着手段を備えた治具である。図９における矢印２３１は、吸着のために空気が流れる向きを示している。このようなピックアップ基板２１３を用いることにより、材料治具２１１表面の有機材料を半導体層の島１０４に密着させた後に吸着治具２２２によって半導体層の島１０４を吸着することで、半導体層の島１０４を第１基板１０１から分離させることができる。
また、以上の説明においては、半導体層の島１０４を第１基板１０１に固定するために固定層１０５を形成する場合を例示したが、固定層１０５を形成しない場合であっても本実施形態に係る製造方法を適用することができる。
［ピックアップ基板の第２変形例］
図１０は、本変形例に係るピックアップ基板３１０の構成例を示す図である。図１０に示すように、ピックアップ基板３１０は、空気吸引孔３１１が形成された吸着用基板３１２と、吸着層３１３とを有する治具である。空気吸引孔３１１は、空気を吸引するための経路である。
吸着層３１３は、例えば繊維状材料又は多孔質材料により形成されており、半導体層の厚さよりも内径が小さな微細な孔３１４が形成されている。多孔質材料は、例えば、セルロース多孔質体又はナノセルロース多孔質体である。セルロース多孔質体、ナノセルロース多孔質体では不規則に孔が存在しているが、図１０では微細な孔の位置を直線的に描いている。図１０における破線は、半導体層の島１０４を吸着する領域である吸着予定領域３１５を示している。
本変形例は、半導体層の島１０４を第１基板１０１から分離させる工程、及び半導体層の島１０４を第２基板２０１に接合する工程において、微小な径の孔３１４が形成された多孔質材料を有するピックアップ基板３１０により半導体層の島１０４を真空吸着し、その状態を保持することを特徴とする。
半導体層は厚さが数μｍと薄いため、ピックアップ基板３１０に設けられた多孔質材料に形成された孔３１４の径が大きい場合や表面の凹凸が大きい場合には、半導体層の島１０４に荷重をかける際に、孔３１４又は表面の凹凸により荷重の大きさが不均一になることにより、半導体層にクラックが生じ得る。また、孔３１４の位置と孔３１４以外の位置とで荷重の大きさが異なったり、荷重が加わらない位置があったりすることにより、接合不良が発生するというリスクもある。また、真空吸着の際に、孔３１４の位置での吸引力が大きいことにより、半導体層にクラックが発生するリスクもある。これらの観点から、半導体層の島１０４を真空吸着する際に用いられるピックアップ基板３１０の吸着層３１３に形成された孔３１４は、十分に小さい径を有しており、吸着層３１３の表面の凹凸が十分に小さい。吸着層３１３に形成された孔３１４の内径は、例えば半導体層の厚さよりも小さいことが望ましい。
空気吸引孔３１１の断面積は、例えば、吸着層３１３に形成された微細な孔３１４の断面積よりも大きい。吸着層３１３が薄く変形しやすい場合には、空気吸引孔３１１の孔は、吸着予定領域３１５よりも外側に位置することが望ましい。空気吸引孔３１１がこのように構成されていることで、空気が吸引されることにより生じる力が、吸着層３１３における吸着予定領域３１５に対応する領域に直接加わらないので、吸着予定領域３１５における吸着層３１３の変形を抑制することができる。なお、吸着層３１３の変形が半導体層の島１０４の吸着及び半導体層の島１０４への荷重印加に影響しない範囲にとどまる場合には、空気吸引孔３１１が半導体層の島１０４における吸着予定領域３１５内に位置するように構成されていてもよい。
図１０に示すようなピックアップ基板３１０により、以下の手順により、半導体層の島１０４を第１基板１０１から分離させ、分離後の半導体層の島１０４を第２基板２０１に接合させることができる。まず、吸着層３１３を半導体層の島１０４に接触させた状態で空気吸引孔３１１から空気を吸引することにより、半導体層の島１０４を第１基板１０１から分離させる。具体的には、図１Ｂ（ａ）に示したように、ピックアップ基板３１０により、半導体層の島１０４の下面に空隙１０６が形成された状態の固定層１０５及び半導体層の島１０４を吸着する。半導体層の島１０４を吸着した後に、固定層１０５が空隙１０６の部分で破断する方向にピックアップ基板３１０を移動することにより、半導体層の島１０４を第１基板１０１から分離させる。
次に、半導体層の島１０４を第２基板２０１の接合予定領域に圧接する。半導体層の島１０４を第２基板２０１上に圧接する工程に先立って、半導体層の島１０４及び第２基板２０１の接合予定領域の接合面にプラズマ処理などの表面処理を実施してもよい。プラズマ処理を行う際には、例えば大気圧プラズマを使ってもよい。
第２基板２０１の接合予定領域の材料の弾性率が５ＧＰａよりも大きい場合、ｒｍｓ表面粗さが１ｎｍよりも大きい場合、又は表面Ｐ−Ｖ値が１０ｎｍよりも大きい場合、第２基板２０１又はピックアップ基板３１０の一方又は両方を加熱することにより、接合面の温度を約８０℃以上１５０℃以下の範囲の温度にする。適切な時間にわたって圧接状態を保持した後にピックアップ基板３１０による吸着動作を停止させることにより、ピックアップ基板３１０を半導体層の島１０４から分離させる。
本変形例に係る製造方法では、少なくとも半導体層の厚さよりも小さい（より好ましくはナノメートルオーダー以下）内径の微小な孔３１４を有する吸着層３１３を有するピックアップ基板３１０により半導体層の島１０４を吸着して、半導体層の島１０４を第１基板１０１から分離して第２基板２０１上に接合するようにした。このようにすることで、半導体層表面にばらつきの少ない吸着力及び圧接力をかけることができ、半導体層の島１０４にクラックなどの不良が発生することを防止できる。
なお、半導体層の島１０４に接する吸着層３１３を、微細孔及び気体が流れる流路が形成された有機材料層で構成してもよい。また、吸着層３１３は、微細な貫通孔や気体が流れる流路が形成されたＳｉ、ガラス、又はセラミック材料であってもよい。また、吸着層３１３はバンプ状に形成されていてもよい。また、ピックアップ基板３１０がバンプ状の吸着層３１３を複数有しており、複数の半導体層の島１０４を同時に吸着して、第１基板１０１から複数の半導体層の島１０４を分離させるようにしてもよい。
［その他の変形例］
図１及び図２においては、第２基板２０１上に２つの接合予定領域が設けられており、第２基板２０１に２つの半導体層の島１０４を接合する場合を例示したが、第２基板２０１に接合する半導体層の島１０４の数は任意である。第２基板２０１に複数の半導体層の島１０４を接合する場合、第２基板２０１又はピックアップ基板１１３の温度を室温よりも高い温度に保持した状態で、複数の半導体層の島１０４を同時に第２基板２０１に圧接することで、接合工程の効率を向上させることができる。
一方、第２基板２０１又はピックアップ基板１１３の温度を室温よりも高い温度に保持した状態で、１つの半導体層の島１０４を第２基板２０１に圧接する工程を繰り返すことにより、複数の半導体層の島１０４を第２基板２０１に圧接してもよい。この場合、ピックアップ基板１１３が複数の半導体層の島１０４を同時に吸着する必要がないので、ピックアップ基板１１３を小型化することができるので、第２分離工程においてピックアップ基板１１３と半導体の島１０４とを分離させやすい。
また、以上の説明においては、第１基板１０１上に設けられた犠牲層１０２の上に半導体層１０３を形成し、犠牲層１０２を選択的にエッチング除去することにより半導体層の島１０４を第１基板１０１から分離させる場合を例示したが、半導体層１０３の材料と第１基板１０１の材料の組合せにより、犠牲層１０２を設けることなく、第１基板１０１の表面の異方性エッチングを利用することにより、半導体層の島１０４を第１基板１０１から分離させてもよい。また、半導体層１０３と第１基板１０１の間に、層状に分離しやすい材料層（例えばグラフェンなど）を設けることにより、半導体層の島１０４を第１基板１０１から分離させてもよい。
［本実施形態の製造方法による効果］
以上説明したように、半導体層の島１０４を第２基板２０１に圧接する間に接合面の温度が上昇するように加熱することで、第２基板２０１上の接合予定領域の材料が硬く変形しにくい場合、又は第２基板２０１上の接合予定領域の表面粗さが大きい場合であっても、接合に要する荷重を従来よりも小さくすることができる。その結果、ピックアップ基板１１３上の有機材料層１１１が半導体層の島１０４により強く押し付けられることによる大きな変形を抑制できる。また、有機材料層１１１が半導体層の島１０４に固着したり、半導体層の島１０４の外側で有機材料層１１１が第２基板２０１に固着したりすることも抑制できる。
さらに、圧接時に加える荷重が小さくなることで、接合予定位置に対する位置ずれや、接合した半導体層周辺の汚れの発生を防止することもできる。また、接合する半導体層の総面積が大きい場合であっても、総荷重を低く抑えることができるという効果も生じる。なお、第２基板２０１上の接合予定領域に弾性率が５ＧＰａよりも小さい材料（例えば、ＰＥＴ、ＰＩなどの有機材料）を設けた場合には、室温で接合する場合と比較して半導体層の島１０４を第２基板２０１上の接合予定領域に圧接する荷重をさらに低減することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。
１１ アクチュエータ
１２ ヒーター
１３ 制御装置
１００ 接合歩留
１０１ 第１基板
１０２ 犠牲層
１０３ 半導体層
１０４ 島
１０５ 固定層
１０６ 空隙
１１１ 有機材料層
１１２ 基板
１１３ ピックアップ基板
１３１ 第１分離部
１３２ 圧接部
１３３ 温度保持部
１３４ 第２分離部
２０１ 第２基板
２１１ 材料治具
２１３ ピックアップ基板
２２２ 吸着治具
３１０ ピックアップ基板
３１１ 空気吸引孔
３１２ 吸着用基板
３１３ 吸着層
３１４ 孔
３１５ 吸着予定領域
４１０ 高弾性率材料層
４２０ 半導体層

Claims (14)

  1. 第１基板に形成された半導体層を前記第１基板から分離して、前記第１基板と異なる第２基板に前記半導体層を接合することにより半導体素子を製造する方法であって、
    ピックアップ基板を前記半導体層に密着させることにより前記半導体層を前記第１基板から分離させる第１分離工程と、
    前記ピックアップ基板に密着した前記半導体層を前記第２基板に圧接する圧接工程と、
    前記半導体層を前記第２基板に圧接する工程を実行中に、前記半導体層と前記第２基板との接触面の温度を室温よりも高い温度に保持する温度保持工程と、
    前記接触面の温度を室温よりも高い温度に保持した後に、前記半導体層を前記ピックアップ基板から分離させる第２分離工程と、
    を有する半導体素子の製造方法。
  2. 前記圧接工程を実行している間に、前記第２基板又は前記ピックアップ基板の少なくともいずれかを加熱する工程をさらに有する、
    請求項１に記載の半導体素子の製造方法。
  3. 前記加熱する工程の前に、前記第２基板又は前記半導体層の材質、厚み又は表面状態を示す情報を取得する工程をさらに実行し、
    前記加熱する工程において、前記第２基板又は前記半導体層の材質、厚み又は表面状態に基づいて決定した加熱量で前記第２基板又は前記ピックアップ基板の少なくともいずれかを加熱する、
    請求項２に記載の半導体素子の製造方法。
  4. 前記圧接工程を開始する前に、前記第２基板又は前記ピックアップ基板の少なくともいずれかの加熱を開始する、
    請求項１から３のいずれか一項に記載の半導体素子の製造方法。
  5. 前記第１分離工程において、複数の前記半導体層を前記第１基板から分離させ、
    前記温度保持工程において、前記ピックアップ基板に密着した前記複数の半導体層に対応する領域を少なくとも含む領域を加熱する、
    請求項１から４のいずれか一項に記載の半導体素子の製造方法。
  6. 前記圧接工程において、前記第２基板に向けて前記ピックアップ基板に荷重を加え、
    前記第２分離工程において、前記ピックアップ基板に前記荷重を加えることを停止する、
    請求項１から５のいずれか一項に記載の半導体素子の製造方法。
  7. 前記ピックアップ基板において前記半導体層に圧接される面に有機材料が設けられており、
    前記圧接工程において、前記有機材料が塑性変形する荷重よりも小さい荷重を加える、
    請求項６に記載の半導体素子の製造方法。
  8. 前記圧接工程を実行中に、前記半導体層と前記第２基板との接触面の温度を８０度以上１５０度以下に保持する、
    請求項１から７のいずれか一項に記載の半導体素子の製造方法。
  9. 前記第２基板において前記半導体層が圧接される接合予定領域の材料の弾性率が５ＧＰａよりも大きい、
    請求項１から８のいずれか一項に記載の半導体素子の製造方法。
  10. 前記第２基板において前記半導体層が圧接される接合予定領域の表面の表面粗さが１ｎｍ以上、又はＰ−Ｖ値が１０ｎｍ以上である、
    請求項１から９のいずれか一項に記載の半導体素子の製造方法。
  11. 前記第１分離工程において、前記半導体層の厚さよりも内径が小さい孔が形成された前記ピックアップ基板を前記半導体層に密着させる、
    請求項１から１０のいずれか一項に記載の半導体素子の製造方法。
  12. 前記第１分離工程において、前記半導体層に接する面がセルロース多孔質体又はナノセルロース多孔質体を含む前記ピックアップ基板を前記半導体層に密着させる、
    請求項１１に記載の半導体素子の製造方法。
  13. 前記ピックアップ基板が、空気を吸引するための空気吸引孔が形成された吸着用基板と、前記吸着用基板に設けられており、前記半導体層の厚さよりも内径が小さい孔が形成された吸着層と、を有しており、
    前記第１分離工程において、前記吸着層を前記半導体層に接触させた状態で前記空気吸引孔から空気を吸引することにより、前記半導体層を前記第１基板から分離させる、
    請求項１から１２のいずれか一項に記載の半導体素子の製造方法。
  14. ピックアップ基板を第１基板に形成された半導体層に密着させることにより前記半導体層を前記第１基板から分離させる第１分離部と、
    前記ピックアップ基板に密着した前記半導体層に荷重を加えることにより、前記半導体層を前記第１基板と異なる第２基板に圧接する圧接部と、
    前記半導体層を前記第２基板に圧接している間に、前記半導体層と前記第２基板との接触面の温度を室温よりも高い温度に保持する温度保持部と、
    前記温度保持部が前記接触面の温度を室温よりも高い温度に保持した後に、前記半導体層を前記ピックアップ基板から分離させる第２分離部と、
    を有する半導体素子の製造システム。
JP2021536612A 2019-07-29 2020-04-24 半導体素子の製造方法及び半導体素子の製造システム Active JP6991399B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019138945 2019-07-29
JP2019138945 2019-07-29
PCT/JP2020/017684 WO2021019855A1 (ja) 2019-07-29 2020-04-24 半導体素子の製造方法及び半導体素子の製造システム

Publications (2)

Publication Number Publication Date
JPWO2021019855A1 true JPWO2021019855A1 (ja) 2021-12-02
JP6991399B2 JP6991399B2 (ja) 2022-01-12

Family

ID=74229055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021536612A Active JP6991399B2 (ja) 2019-07-29 2020-04-24 半導体素子の製造方法及び半導体素子の製造システム

Country Status (3)

Country Link
JP (1) JP6991399B2 (ja)
CN (1) CN114127894A (ja)
WO (1) WO2021019855A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024209538A1 (ja) * 2023-04-04 2024-10-10 日本電信電話株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258352A (ja) * 2009-04-28 2010-11-11 Oki Data Corp 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
JP2017504181A (ja) * 2013-11-11 2017-02-02 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン エピタキシャルリフトオフ方法のための熱アシストコールドウェルド接合
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57124777A (en) * 1981-01-27 1982-08-03 Konishiroku Photo Ind Co Ltd Cleaning device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258352A (ja) * 2009-04-28 2010-11-11 Oki Data Corp 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
JP2017504181A (ja) * 2013-11-11 2017-02-02 ザ リージェンツ オブ ザ ユニヴァシティ オブ ミシガン エピタキシャルリフトオフ方法のための熱アシストコールドウェルド接合
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法

Also Published As

Publication number Publication date
US20220148921A1 (en) 2022-05-12
CN114127894A (zh) 2022-03-01
JP6991399B2 (ja) 2022-01-12
WO2021019855A1 (ja) 2021-02-04

Similar Documents

Publication Publication Date Title
TWI749087B (zh) 將裝置層轉印至轉印基板之方法及高導熱性基板
JP5740939B2 (ja) 半導体装置の製造方法
JP5652940B2 (ja) 半導体チップ付着装置、及び半導体チップ付着方法
JP4871973B2 (ja) 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
JP5351191B2 (ja) 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
CN108288582B (zh) 一种晶圆级GaN器件衬底转移方法
JP6991399B2 (ja) 半導体素子の製造方法及び半導体素子の製造システム
JP2002280330A (ja) チップ状部品のピックアップ方法
JP6266275B2 (ja) ダイボンダ及びボンディング方法
JPH06151720A (ja) モノリシック集積回路の構成法
US10607962B2 (en) Method for manufacturing semiconductor chips
US12136569B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
JP4599075B2 (ja) 半導体製造装置及び半導体装置の製造方法
JPH0794675A (ja) 半導体製造装置
JP2010517258A (ja) 粗界面を形成し制御するための方法
JP6032667B2 (ja) 接合方法
US10011478B2 (en) Thermocompression bonding with raised feature
JP6622445B1 (ja) 半導体素子の製造方法及び半導体基板
WO2017213652A1 (en) Thermocompression bonding with raised feature
US20230207515A1 (en) Method of assembly by direct bonding of electronic components
JP5227554B2 (ja) 基板処理装置および基板処理方法
US20160343684A1 (en) Thermocompression bonding with raised feature
Dolgovykh et al. Features of Silicon Wafers Eutectic Bonding Technology for MEMS
JP2020057791A (ja) 半導体素子の製造方法及び半導体基板
JP5501784B2 (ja) 接着装置及び接着方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211207

R150 Certificate of patent or registration of utility model

Ref document number: 6991399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150