JP5704783B2 - ウエハをボンディングするための処理及び装置 - Google Patents

ウエハをボンディングするための処理及び装置 Download PDF

Info

Publication number
JP5704783B2
JP5704783B2 JP2007319924A JP2007319924A JP5704783B2 JP 5704783 B2 JP5704783 B2 JP 5704783B2 JP 2007319924 A JP2007319924 A JP 2007319924A JP 2007319924 A JP2007319924 A JP 2007319924A JP 5704783 B2 JP5704783 B2 JP 5704783B2
Authority
JP
Japan
Prior art keywords
pressure plate
substrate
contact surface
semiconductor substrate
lower pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007319924A
Other languages
English (en)
Other versions
JP2008147676A (ja
Inventor
エリッヒ・タールナー
Original Assignee
エリッヒ・タールナー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エリッヒ・タールナー filed Critical エリッヒ・タールナー
Publication of JP2008147676A publication Critical patent/JP2008147676A/ja
Application granted granted Critical
Publication of JP5704783B2 publication Critical patent/JP5704783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor

Description

本発明は、請求項1及び8のプリアンブルにおける処理及び装置に関する。
シリコンウエハまたは半導体基板(以下、基板)のボンディングにおいては、従来(ボンディング処理に応じて)平坦な円板状に構成された2つの基板は、さらなる作業工程の前に、例えば接着剤(BCB、金属、ハンダ)のようなボンディング層を用いるか、またはボンディング層を用いずに(SOTボンディングまたはSDBボンディングまたはアノードボンディングによって)互いにボンディングされる。
必要な加圧工程並びに必要な加熱及び冷却工程のため、金属または金属合金製の硬い保持プレートまたは加圧プレートが、これまでに基板を互いにボンディングすることに用いられている。
本明細書の文脈において、基板は、処理チャンバ内の下側の保持プレート上にローディングされる。処理チャンバが閉じられた後、(ボンディング処理に応じて)処理チャンバは、真空排気され、適切な場合に窒素が充填され、そしてウエハの所定のドウェル時間(dwell time)に亘って、所定の圧力プログラム及び温度プログラムの組み合わせを実行する。
そして、チャンバはアンローディング温度(通常20から300℃の間)まで冷却され、上側の加圧プレートが上昇することで、ボンディングされた基板が取外し可能となる。
この処理において、従来これを介して加熱が行われる上側の加圧プレートと、同様に加熱要素を包含する下側の保持プレートとは、基板との接触を維持している。温度(加熱及び冷却)の変化と併用する接触力の付与は、基板の欠陥及び汚染を引き起こす。したがって、加圧プレートまたは保持プレートの接触面と比較して基板の熱膨張が異なるため、例えば傷が基板の裏面(他方の特定の基板から外方を向く面)に形成される。
さらに、粒子(particles)が加圧プレートまたは保持プレートから基板に移動する場合がある。
基板は、激しい接触が基板への金属イオンの原子的移動をもたらすため、保持プレート及び/または加圧プレートに含まれる金属イオンによりさらに汚染される。
特に、圧力をかけた状態でウエハ間の任意的なボンディング層の硬化の際に、応力がボンディング層に発生し、この応力が1及び/または複数の基板にμmの範囲での構造歪みを生じさせる場合がある。
傷や粒子のため、基板をさらに処理ライン内(クリーンルーム内)で使用可能とするために、ボンディング工程に続いて高価なクリーニング(オーバーエッチング)がしばしば必要となる。
金属イオンは、次のオーブン工程で半導体結晶内に拡散可能となり、逆に半導体としてのその特性に影響を与える。
したがって、本発明は、傷及び汚染をできる限り回避したウエハ用の極めて緩やかに作動する装置(gently operating device)及び対応する処理を提供することを目的として基づいている。
この目的は、装置に関する請求項1の特徴及び処理に関する請求項8の特徴により達成される。
本発明の有利なさらなる態様は、従属項に記載されている。
本発明の基本的な考えは、より軟質であるが耐熱性を有する材料、または複数の基板または複数の基板の1つ、特にウエハまたは半導体基板と同等の熱膨張係数を有する材料から、半導体基板またはウエハへの圧力接触面を構成することにより、上記の不利点を回避することである。
特にTi(チタン)またはMo(モリブデン)の化学元素からなる硬質の金属合金が上述した損傷に対して敏感であり、そのような損傷をチタン及びモリブデンを実質的に含有していない材料によって都合よく避けられることがわかる。
しばしば行われるボンディング工程に続く裏面薄化(reverse thinning)工程のため、2枚のウエハの一方の側のみを保護すれば十分となる。というのも、裏面薄化される他方の側は、いかなる場合においても裏面薄化工程の際に傷または汚染がなくなるからである。
圧力付与手段として用いることができるのは、好ましくはアクチュエータであるが、上側及び/または下側の加圧プレートの裏側における圧空積層を用いた薄膜構造体も用いることができる。
少なくとも基板接触面において上側の加圧プレート及び/または下側の加圧プレートがCa(カルシウム)、Cr(クロム)、Cu(銅)、Fe(鉄)、K(カリウム)、Mn(マンガン)、Na(ナトリウム)、Ni(ニッケル)、Al(アルミニウム)、V(バナジウム)及びZn(亜鉛)の化学元素を実質的に含有していない場合に、さらなる効果が得られる。
上側の加圧プレートの基板接触面及び/または下側の加圧プレートの基板接触面がCa、Cr、Co、Cu、Fe、K、Mn、Mo、Na、Ni及びTiの化学元素のそれぞれが、50×1010atom/cm未満、好ましくは5×1010atom/cm 未満であり、かつ、Al、V及びZnの化学元素のそれぞれが、20×1011atom/cm 未満、好ましくは1×1011atom/cm 未満である材料で形成される場合に、さらなる改良が達成される。
少なくとも1つの基板接触面が少なくとも実質的に、好ましくは完全に金属イオンがないことが、特に有利である。
上側及び/または下側の加圧プレートが特に基板接触面と接触している基板と同一のベース材料で形成されると、対応する加圧プレート及びこれと接触している基板は温度が変化すると均等に膨張し、このため傷及び粒子の堆積が回避可能となる。
上側及び/または下側の加圧プレートは、特にプラスチック、好ましくはPTFE(ポリテトラフルオロエチレン)及び/またはPEEK(ポリエチルエーテルケトン)及び/またはPVA(ポリビニルアルコール)またはPE(ポリエチレン)などのポリマー、または好ましくはバイトン(フルオロエラストマ、デュポンパフォーマンスエラストマー社の登録商標)及び/またはカルレッツ(ペレフルオロゴム、デュポンパフォーマンスエラストマー社の登録商標)などのエラストマで有利に形成可能である。構造及び軟性のため、基板上に適切に構成された加圧プレートからの傷と材料の堆積及び汚染とが回避される。
少なくとも1つの加圧プレートがプラスチックで形成されている場合、本発明における装置内で、基板を、100℃を超える温度、特に250℃から300℃の間、好ましくは275℃から285℃の間の温度で加熱し、同時に、特に500Nから80000Nで加圧することで行われ、そして、本発明における装置内の加圧プレート上でのプラスチックへの損傷を避けるため、さらなる装置内で、特に加圧しない状態で、300℃を超えるまで加熱することで行うことは、有利である。したがって、本発明における装置内でのドウェル時間が低減し、さらなる装置内に限定して熱をかけることで汚染及び傷が回避される。処理の過程は、処理のさらなる最適化に導く2つの装置に応じて分けられる。
特定の処理温度まで接触力を付与せずに予備ボンディングされた基板を完全に硬化させるためのさらなる装置においては、半導体産業において知られている外部オーブン(external ovens)が使用可能である。
有利には基板は、最終的にそこで硬化されるべく、ボンディング温度で処理チャンバから外部オーブン内へ持ち込まれ、この結果、ボンディング層に導入された応力を最終処理の間に除去することができる。
上側の加圧プレートが基板と同様のベース材料から構成される場合、材料との接触は、有利に回避され、好ましくは同一基板の均一な熱膨張により、傷が実質的に除外される。材料の移動は、同一材料を用いることで無害となる。
この場合、上側の加圧プレートもまた、各ボンディング操作に対して変更可能であり、再利用のために利用可能な半導体製造方法を用いて清浄可能となる。
本発明のさらなる有利点及び適切な実施形態は、従属請求項、発明の詳細な説明及び図面に記述されている。
唯一の図面は、基板1及び2をローディング、アンローディングするための図示しない開口部と、処理に必要であって図示しないさらなる連結部を有する処理チャンバ10を示している。この連結部の上側には、基板1及び2に押圧力Fをかけるためのアクチュエータ9が設けられている。
押圧力Fは、加熱コイル4及び上側の加圧プレート6を有する上側の加熱手段8を介して上端に重ねられた基板に伝達される。
対応する反発力は、処理チャンバ10基材上に位置する加熱手段7及び加熱手段7上に重ねられた下側の加圧プレート5を介して下側の加圧プレート5上に支持された基板2に伝達される。基板1、2は、ここで(任意の)ボンディング層3によりボンディングされる。下側の加熱手段7は、下側の基板2を加熱するための加熱コイル4’を有している。
上側の加圧プレート6がプラスチックで構成されている場合、基板は、処理チャンバ10内で300℃未満の最大温度まで加熱され、その後基板1、2は、図示しないロボットアームにより下側の加圧プレート5上に重ねられ、上側の加圧プレート6は、上側の基板1に接触し、上側の基板1に10Nから1000Nの間で低い初期押圧力Fをかける。大部分のボンディング処理においては、この温度で、ボンディング層3の予備硬化が起きる。特定のボンディング処理に応じて、ドウェル時間は、1分から60分、特に10分から30分の間とされている。
このようにして予備ボンディングされた基板1、2は、実質的にアンローディングされ、接触力を印加しない外部のオーブン内で300℃を超える最終処理温度で完全に硬化され、したがって金属イオンと接触しない。このような「クリーンオーブン(clean oven)」は、半導体製造において広く用いられている。
ウエハは、処理チャンバから外部のオーブンに予備ボンディング温度で移送されるが、室温までの中間冷却をしてもよい。
また、基板1、2の裏面が保護される場合、下側の加圧プレート5は、プラスチックで構成可能である。
本発明のさらなる実施形態において、基板1、2のようなさらなる基板が上側の加圧プレート6として基板1、2と共に処理チャンバ10内に積み入れられる。また、基板2の裏面を保護するため、下側の加圧プレート5に変えて基板1、2と同一のベース材料からなるさらなる基板を挿入可能である。
この実施形態は、上側及び/または下側の加圧プレート5、6が破損なく必要な温度及び圧力に耐えるため、処理チャンバ内で基板1、2が完全に硬化可能であることと、基板1、2に関して均一な膨張によって傷及び汚染が回避されることとの有利点を有する。
工程の過程は、以下に従って表される。:
− 2枚の基板1、2、基板1、2を互いに固定するボンディング層3及び上側の加圧プレート6として基板1の上に積み入れられるさらなる基板を積み入れる工程。
− 処理チャンバ10を閉じる工程。
− 図示しない真空ラインを介して処理チャンバ10内を真空にする工程。
− 上側の加圧プレート6上に力が10Nから1000Nとなるように加熱手段8を降下する工程。
− 例えば350℃のボンディング温度まで加熱する工程。
− アクチュエータ9により1000Nから80000Nの間のボンディング力で上側の加熱手段8を押圧する工程。
− 1分から60分、特に10分から30分のドウェル時間の間、温度及び押圧を保持する工程。
− 20℃から300℃の間の搬出温度まで冷却する工程。
− アクチュエータ9により上側の加熱手段8を上昇させる工程。
− ボンディングされた基板1及び2を積み出す工程。
また、加熱手段7、8は、搬出温度までの冷却を早くできるように、加熱及び冷却手段を一体化した構成としてもよい。
本発明における装置を示す側断面図である。
符号の説明
1,2 基板
3 ボンディング手段(ボンディング層)
4,4’ 加熱コイル
5 下側の加圧プレート
5o,6o 基板接触面
6 上側の加圧プレート
7,8 加熱手段
9 アクチュエータ
10 処理チャンバ

Claims (9)

  1. 少なくとも2枚の半導体基板(1、2)をボンディングするための装置であって、
    a)前記半導体基板(1、2)を保持し、圧力及び熱を前記半導体基板(1、2)に伝達するための下側の加圧プレート(5)と、
    b)前記下側の加圧プレート(5)に対向して前記下側の加圧プレート(5)の上側に配置され、圧力及び熱を前記半導体基板(1、2)に伝達するための上側の加圧プレート(6)と、
    c)前記半導体基板(1、2)を、100℃を超える温度まで加熱するために、前記下側の加圧プレート(5)の基板接触面(5o)とは反対側及び前記上側の加圧プレート(6)の基板接触面(6o)とは反対側にそれぞれ配設された加熱手段(7、8)と、
    d)前記下側の加圧プレート(5)および/または上側の加圧プレート(6)に1000Nよりも高い押圧力Fをかけるための圧力付与手段(9)と、
    を有し、
    前記上側の加圧プレート(6)および/または前記下側の加圧プレート(5)は、前記半導体基板(1、2)を向く少なくとも1つの前記基板接触面(5o、6o)においてTi及びMoの化学元素を実質的に含有しておらず、前記基板接触面(5o、6o)が前記半導体基板(1、2)の全体にわたって接触しており
    前記半導体基板(1、2)がボンディングされる間に、前記下側の加圧プレート(5)または上側の加圧プレート(6)によって一方向のみの押圧力Fがかけられていることを特徴とする装置。
  2. 前記上側の加圧プレート(6)および/または下側の加圧プレート(5)は、少なくとも前記基板接触面(5o、6o)においてCa、Cr、Co、Cu、Fe、K、Mn、Mo、Na、Ni、Al、V、Zn及びTiの化学元素を実質的に含有していないことを特徴とする請求項1に記載の装置。
  3. 前記基板接触面(6o)および/または前記基板接触面(5o)は、Ca、Cr、Co、Cu、Fe、K、Mn、Mo、Na、Ni及びTiの化学元素のそれぞれが、50×10 10 atoms/cm 未満であり、かつ、Al、V及びZnの化学元素のそれぞれが、20×10 11 atoms/cm 未満で作製されていることを特徴とする請求項1または2に記載の装置。
  4. 前記基板接触面(6o)および/または前記基板接触面(5o)は、少なくとも実質的に金属イオンを含有していないことを特徴とする請求項1から3のいずれか1項に記載の装置。
  5. 前記上側の加圧プレート(6)および/または下側の加圧プレート(5)は、前記半導体基板(1、2)と実質的に同一の熱膨張係数を有することを特徴とする請求項1から4のいずれか1項に記載の装置。
  6. 前記上側の加圧プレート(6)および/または下側の加圧プレート(5)が、特定の前記基板接触面(5o、6o)と接触している前記基板(1、2)と同一のベース材料で形成されていることを特徴とする請求項1から5のいずれか1項に記載の装置。
  7. 請求項1からのいずれか1項に記載の装置を用いて、少なくも2枚の前記半導体基板(1、2)をボンディングするための方法であって、
    a)前記上側の加圧プレート(6)及び前記下側の加圧プレート(5)の間に前記半導体基板(1、2)を導入する工程と、
    b)前記上側の加圧プレート(6)上にかかる力が10Nから1000Nとなるように、前記上側の加圧プレート(6)の前記基板接触面(6o)とは反対側の前記加熱手段(8)を降下する工程と、
    c)前記加熱手段(7、8)を用いて前記半導体基板(1、2)を350℃の温度まで加熱する工程と、
    d)前記圧力付与手段(9)により前記半導体基板(1、2)に1000Nから80000Nの間の押圧力Fをかける工程と、
    を有
    前記基板接触面(5o、6o)が前記半導体基板(1、2)の全体にわたって接触しており、
    前記半導体基板(1、2)がボンディングされる間に、前記下側の加圧プレート(5)または上側の加圧プレート(6)によって一方向のみの押圧力Fがかけられていることを特徴とする方法。
  8. 前記押圧力Fを保持する工程が、1分から60分の間の継続時間で実行されることを特徴とする請求項に記載の方法。
  9. 前記押圧力Fを保持する工程が、10分から30分の間の継続時間で実行されることを特徴とする請求項に記載の方法。
JP2007319924A 2006-12-12 2007-12-11 ウエハをボンディングするための処理及び装置 Active JP5704783B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006058493.7 2006-12-12
DE102006058493A DE102006058493B4 (de) 2006-12-12 2006-12-12 Verfahren und Vorrichtung zum Bonden von Wafern

Publications (2)

Publication Number Publication Date
JP2008147676A JP2008147676A (ja) 2008-06-26
JP5704783B2 true JP5704783B2 (ja) 2015-04-22

Family

ID=39399503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007319924A Active JP5704783B2 (ja) 2006-12-12 2007-12-11 ウエハをボンディングするための処理及び装置

Country Status (4)

Country Link
US (1) US7547611B2 (ja)
JP (1) JP5704783B2 (ja)
AT (1) AT504567B1 (ja)
DE (1) DE102006058493B4 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289097A1 (en) * 2008-05-21 2009-11-26 Weng-Jin Wu Wafer Leveling-Bonding System Using Disposable Foils
DE102008044200B4 (de) 2008-11-28 2012-08-23 Thin Materials Ag Bonding-Verfahren
US8425715B2 (en) * 2010-04-12 2013-04-23 Suss Microtec Lithography, Gmbh Apparatus for high throughput wafer bonding
JP4831844B1 (ja) * 2010-09-28 2011-12-07 三菱重工業株式会社 常温接合装置および常温接合方法
JP2012079818A (ja) * 2010-09-30 2012-04-19 Nikon Corp 基板貼り合せ装置、加熱装置、積層半導体装置の製造方法及び積層半導体装置
DE102011080929B4 (de) * 2011-08-12 2014-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Verbundes und eines Leistungshalbleitermoduls
DE102012111246A1 (de) * 2012-11-21 2014-05-22 Ev Group E. Thallner Gmbh Vorrichtung und Verfahren zum Bonden
WO2014168578A1 (en) * 2013-04-10 2014-10-16 Applied Materials South East Asia Pte. Ltd. Wafer bonding total thickness variation improvement by contour confinement method
US10411152B2 (en) * 2016-06-27 2019-09-10 Merlin Solar Technologies, Inc. Solar cell bonding
DE102017125140B4 (de) * 2017-10-26 2021-06-10 Infineon Technologies Ag Verfahren zum Herstellen eines hermetisch abgedichteten Gehäuses mit einem Halbleiterbauteil
DE102022107462A1 (de) * 2022-03-29 2023-10-05 Pva Industrial Vacuum Systems Gmbh Hochtemperatur-Fügeofen
CN116960035A (zh) * 2023-09-20 2023-10-27 微纳动力(北京)科技有限责任公司 一种晶圆键合装置及晶圆键合系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195696A (ja) * 1997-12-26 1999-07-21 Canon Inc 基板支持台及び基板処理装置
AT405700B (de) * 1998-04-28 1999-10-25 Thallner Erich Vorrichtung zum flächigen zusammendrücken zu verbindender scheibenförmiger elemente, sogenannter wafer bei der herstellung von halbleiterbausteinen
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
DE10200538B4 (de) * 2002-01-09 2004-01-08 Infineon Technologies Ag Vorrichtung und Verfahren zum flächigen Zusammendrücken zu verbindender scheibenförmiger Elemente
DE10242402A1 (de) * 2002-09-12 2004-04-01 Süss MicroTec Laboratory Equipment GmbH Vorrichtung und Verfahren für das Verbinden von Objekten
JP2004221447A (ja) * 2003-01-17 2004-08-05 Toshiba Ceramics Co Ltd 貼り合わせ基板の製造装置及びこの装置を用いた貼り合わせ基板の製造方法
JP2005051055A (ja) * 2003-07-29 2005-02-24 Tokyo Electron Ltd 貼合せ方法および貼合せ装置
JP2005047059A (ja) * 2003-07-30 2005-02-24 Kyocera Corp 熱圧着装置
KR100571431B1 (ko) * 2004-04-09 2006-04-14 박재근 기판 접착 장치
US7948034B2 (en) * 2006-06-22 2011-05-24 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor bonding

Also Published As

Publication number Publication date
DE102006058493A1 (de) 2008-06-19
DE102006058493B4 (de) 2012-03-22
AT504567B1 (de) 2015-05-15
AT504567A2 (de) 2008-06-15
US7547611B2 (en) 2009-06-16
JP2008147676A (ja) 2008-06-26
AT504567A3 (de) 2010-06-15
US20080153258A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
JP5704783B2 (ja) ウエハをボンディングするための処理及び装置
US6908027B2 (en) Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
US8551291B2 (en) Debonding equipment and methods for debonding temporary bonded wafers
JP5256407B2 (ja) 接合方法およびこの方法により作成されるデバイス、接合装置並びにこの方法により接合される基板
JP5571988B2 (ja) 接合方法
JP4831844B1 (ja) 常温接合装置および常温接合方法
CN100454481C (zh) 支承板的粘贴装置
JP2012524399A (ja) 一時的なウェハーボンディング及びデボンディングのための改善された装置
TW201802869A (zh) 基板貼合裝置及基板貼合方法
WO2018221391A1 (ja) 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム
JP6843232B2 (ja) 2つの基板をボンディングするための装置および方法
KR101942967B1 (ko) 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
JP6290222B2 (ja) 基板をコーティングする方法及び基板を接合する方法
JP2011071331A (ja) 基板剥離方法及び基板剥離装置
US7067200B2 (en) Joined bodies and a method of producing the same
JP5255245B2 (ja) サポートプレートの貼合方法
JP6925160B2 (ja) 接合装置
KR101234358B1 (ko) 지지 유닛 및 이를 구비하는 기판 처리 장치
JP2007242805A (ja) 真空接合装置
JP6032667B2 (ja) 接合方法
JP2007036130A (ja) 熱膨張係数の差を利用した基板接合方法及び装置
TWI630048B (zh) Bonding device, bonding system, bonding method, and computer memory medium
TWI604536B (zh) 用以基板接合之裝置及方法
CN114496891A (zh) 一种静电卡盘的集成装置及制造方法
JP2016046355A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130524

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130802

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150224

R150 Certificate of patent or registration of utility model

Ref document number: 5704783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250