JP4916680B2 - 半導体装置の作製方法、剥離方法 - Google Patents

半導体装置の作製方法、剥離方法 Download PDF

Info

Publication number
JP4916680B2
JP4916680B2 JP2005192520A JP2005192520A JP4916680B2 JP 4916680 B2 JP4916680 B2 JP 4916680B2 JP 2005192520 A JP2005192520 A JP 2005192520A JP 2005192520 A JP2005192520 A JP 2005192520A JP 4916680 B2 JP4916680 B2 JP 4916680B2
Authority
JP
Japan
Prior art keywords
layer
circuits
substrate
region
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005192520A
Other languages
English (en)
Other versions
JP2007012917A (ja
JP2007012917A5 (ja
Inventor
将文 森末
了介 渡邊
純矢 丸山
大幹 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005192520A priority Critical patent/JP4916680B2/ja
Priority to US11/425,559 priority patent/US7521383B2/en
Publication of JP2007012917A publication Critical patent/JP2007012917A/ja
Publication of JP2007012917A5 publication Critical patent/JP2007012917A5/ja
Application granted granted Critical
Publication of JP4916680B2 publication Critical patent/JP4916680B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を含む半導体装置を構成する技術が注目されている。
このような半導体装置のうち、基板上に剥離層を形成し、剥離層上にトランジスタを形成し、続いて、剥離のきっかけをつくる技術がある。例えば、本出願人による特許文献１にはレーザを用いて剥離のきっかけをつくる記載がある。
特開２００３−１６３３３８
本発明は、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って剥離不良なく剥離することを可能とすることを課題としている。
また、本発明は、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。特に、フレキシブルなフィルムにＴＦＴを代表とする様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子（太陽電池、センサ等）やシリコン抵抗素子やアンテナ素子）を貼りつけ、軽量化された半導体装置およびその作製方法を提供することを課題とする。
剥離を行う前に剥離現象が生じやすくなるように、きっかけをつくることが重要であり、密着性を選択的（部分的）に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
本発明は、基板上に第１の層（絶縁層）、第２の層（金属層）、第３の層（絶縁層）を形成した後、該第３の層上に半導体素子を含む第４の層を形成し、該第４の層を覆う有機樹脂膜を塗布した後、基板の裏面側からレーザ光を部分的に照射する。レーザ光を第２の層に照射することによって、有機樹脂膜で覆ったままの状態を維持しつつ、且つ、照射した領域の第２の層をアブレーション（または蒸発、または破壊）させて有機樹脂膜下方に空間を形成し、照射箇所の周囲に膜の浮き上がりを生じさせることができる。有機樹脂膜で覆うことで第４の層への損傷を抑えることができる。
この膜の浮き上がりは、第２の層と第３の層の界面に生じる空間に押し上げられ、第３の層及び第３の層に積層された層が盛り上がる現象である。なお、照射するレーザ光のエネルギーが強い場合には、レーザ光が照射された領域と重なる第３の層及び第３の層に積層された層（例えば、第４の層や有機樹脂膜）も蒸発、または破壊することがある。有機樹脂膜で覆うことでゴミの発生を抑えることができる。
上記の半導体装置の作製方法において、第１の層として珪素の酸化物又は窒化物を含む層を形成する。第２の層として、タングステン又はモリブデンを含む層を形成する。第３の層として、珪素の酸化物又は窒化物を含む層を形成する。第４の層として、薄膜トランジスタとアンテナとして機能する導電層を形成する。
なお、第１の層を形成する工程は省略してもよい。
本発明は、第４の層に、薄膜トランジスタとアンテナとして機能する導電層を形成することを特徴とする。上記特徴により、本発明により作製される半導体装置は、電磁波の送信と受信を行う機能を有する。
本明細書で開示する発明の構成は、
透光性を有する基板上に金属層を形成し、前記金属層上に絶縁層を形成し、
前記絶縁層上に素子を含む層を形成し、前記素子を含む層上に樹脂材料を塗布し、前記樹脂材料を硬化し、基板の裏面側から強光を選択的に照射し、強光を選択的に照射した領域における前記金属層をアブレーションさせることを特徴とする半導体装置の作製方法である。
また、上記構成において、前記強光を選択的に照射した領域は、素子と前記基板周縁との境界であることを特徴の一つとしている。
また、大面積基板に複数の回路を形成し、複数のチップを作製する場合において、本発明の他の構成は、透光性を有する基板上に金属層を形成し、前記金属層上に絶縁層を形成し、前記絶縁層上に第１の素子及び第２の素子を含む層を形成し、前記第１の素子及び第２の素子を含む層上に樹脂材料を塗布し、前記樹脂材料を硬化し、基板の裏面側から強光を選択的に照射し、強光を選択的に照射した領域から剥離を行って前記基板と、前記第１の素子及び第２の素子層とを分離することを特徴とする半導体装置の作製方法である。
上記各構成において、前記強光を選択的に照射した領域の周辺は、前記金属層と前記絶縁層との間に空間が形成されることを特徴の一つとしている。
また、上記構成において、前記強光を選択的に照射した領域は、前記第１の素子と前記第２の素子との境界、前記第１の素子と基板周縁との境界、または前記第２の素子と基板周縁との境界であることを特徴の一つとしている。
また、他の発明の構成は、
透光性を有する基板上に金属層を形成し、前記金属層上に絶縁層を形成し、前記絶縁層上に複数の素子を含む層を形成し、前記複数の素子を含む層上に樹脂材料を塗布し、前記樹脂材料を硬化し、基板の裏面側から強光を選択的に照射して前記金属層の一部を除去し、剥離を行って前記基板と前記複数の素子を含む層とを分離することを特徴とする半導体装置の作製方法である。
また、他の発明の構成は、
透光性を有する基板上に金属層を形成し、前記金属層上に絶縁層を形成し、前記絶縁層上に複数の素子を含み、且つ、少なくとも１層の有機樹脂層を含む層を形成し、基板の裏面側から強光を選択的に照射して前記金属層の一部を除去し、剥離を行って前記基板と前記複数の素子を含む層とを分離することを特徴とする半導体装置の作製方法である。
また、上記各構成において、前記強光はレーザ光であり、前記強光を選択的に照射した領域は、点状または線状であることを特徴の一つとしている。
本発明は、裏面からレーザ光を部分的に照射することによって、素子を含む層へのダメージがほとんどない状態で剥離のきっかけをつくることができ、基板からスムーズに素子を含む層の剥離を行うことができる。
本発明は、作製費用を削減した半導体装置の作製方法を提供することができる。また、作製時間を短縮し、生産性を向上させた半導体装置の作製方法を提供することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
図１（Ａ）に示すように、基板１００を用意し、その上に剥離層１０１を設ける。具体的に基板１００は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。基板１００を、機械的研磨、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、などの研磨法により薄くし、又は平坦化しておいても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記ガラス基板、石英基板、セラミック基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば、基板１００として用いることが可能である。
剥離層１０１は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素を主成分とする金属膜で形成される。本実施の形態では、剥離層１０１としてタングステンを主成分とする金属膜を用いる。なお、金属膜の形成方法はスパッタ法、ＣＶＤ法などによって形成することができ、本実施の形態ではスパッタ法を用いて形成する。
金属膜上に金属酸化物を形成し、これら金属膜と金属酸化物を剥離層１０１としてもよい。剥離層１０１を金属膜を有する層と換言することができる。金属膜がタングステンを主成分とするものであるとき、金属酸化物は酸化タングステンである。酸化タングステンはＷＯxで表され、ｘは２〜３である。ＷＯxのｘが２の場合（ＷＯ2）、ｘが２．５の場合（Ｗ2Ｏ5）、ｘが２．７５の場合（Ｗ4Ｏ11）、ｘが３の場合（ＷＯ3）などがある。酸化タングステンＷＯxを形成するにあたり、ｘの値は上記範囲であればよい。他にも金属膜とその上に形成する金属酸化膜の組み合わせとして、モリブデンと酸化モリブデン、ニオブと酸化ニオブ、チタンと酸化チタンなどが挙げられる。
上記金属酸化物は、金属膜に対するプラズマ酸化により形成することができる。プラズマ酸化の際、電子密度が１×１０11ｃｍ-3以上、例えば１×１０12ｃｍ-3以上１×１０13ｃｍ-3以下、電子温度が１．５ｅＶ以下、例えば０．５ｅＶ以上１．０ｅＶ以下という、高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置を用いることによって、プラズマダメージが抑制された高品質の金属酸化物を得ることができる。金属膜の形成と、金属酸化物の形成を、連続的におこなってもよい。その際、スパッタ用又はＣＶＤ用のチャンバとプラズマ処理用のチャンバを備えた、マルチチャンバ装置を用いることができる。
図１（Ａ）においては、基板１００上に直に剥離層１０１を形成しているが、基板１００と剥離層１０１の間に、酸化珪素、窒化珪素、窒素を含む酸化珪素（シリコンオキシナイトライド）、酸素を含む窒化珪素などの絶縁膜により、図示しない下地層を形成してもよい。特に、基板からの汚染が懸念される場合には、下地層を形成するのが好ましい。基板１００としてガラス基板又は石英基板を用いた場合、上記高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置によって、基板１００の表面に対しプラズマ酸化又はプラズマ窒化をおこなって下地層を形成することができる。ＣＶＤ法によって上記絶縁膜を形成し、これに対し、上記高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置によって、プラズマ酸化又はプラズマ窒化をおこなって下地層を形成してもよい。上記絶縁膜の形成と、プラズマ酸化又はプラズマ窒化を、連続的におこなってもよい。その際、ＣＶＤ用のチャンバとプラズマ処理用のチャンバを備えた、マルチチャンバ装置を用いることができる。
剥離層１０１上に、必要に応じて絶縁層１０２を設ける。絶縁層１０２は、酸化珪素、窒化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素（シリコンオキシナイトライド）などを、例えばＣＶＤ法によって形成すればよい。
次に、剥離層１０１上（絶縁層１０２を形成する場合は絶縁層１０２上）にトランジスタを有する層を形成する。本実施の形態では、トランジスタとして薄膜トランジスタを用いる。薄膜トランジスタを有する層１０３は、薄膜トランジスタ、ゲート電極から延びる配線、ソース領域又はドレイン領域に接続された配線、層間絶縁膜を含むものとする。図１（Ｂ）に薄膜トランジスタを有する層１０３の例を示す。この例では、薄膜トランジスタを有する層１０３は、ゲート電極の側面に酸化珪素などで形成されたサイドウォール、及び窒化珪素などの無機絶縁物からなるパッシべーション膜（ゲート電極、ソース領域及びドレイン領域を覆うように設けられている）をさらに有する。薄膜トランジスタは、図１（Ｂ）に示す構造に限定されず、例えば、２つ以上の薄膜トランジスタを直列接続させたマルチゲート構造、チャネル領域を含む活性層の上及び下に絶縁膜を介してゲート電極を設けた構造、チャネル領域を含む活性層と基板との間にゲート絶縁膜を介してゲート電極を設けた逆スタガー型でもよい。また、作製する半導体装置に対応して、Ｎチャネル型、Ｐチャネル型、それらを組み合わせたもの、いずれの薄膜トランジスタでもよい。
図１（Ｂ）に示す薄膜トランジスタを含む回路１０４ａ、１０４ｂ、１０４ｃ、及び１０４ｄにおける薄膜トランジスタのゲート電極は、少なくとも２層で構成される。例えば、これらのゲート電極の最下層を導電性を有する金属窒化物（窒化チタン、窒化タンタル、窒化タングステンなど）を主成分とする層、上層を高融点金属（チタン、モリブデン、タンタル、タングステンなど）を主成分とする層で構成することができる。そして、薄膜トランジスタを含む回路１０４ａ、１０４ｃ、及び１０４ｄにおける薄膜トランジスタは、ソース領域又はドレイン領域とチャネル形成領域との間にＬＤＤ領域が設けられ、薄膜トランジスタを含む回路１０４ｂにおける薄膜トランジスタはＬＤＤ領域が設けられていない。薄膜トランジスタを含む回路１０４ｂにおける薄膜トランジスタをＰチャネル型とし、Ｎチャネル型と相補的に組み合わせることでＣＭＯＳ回路を形成することができる。
薄膜トランジスタを含む回路１０４ａ、１０４ｃ、及び１０４ｄの薄膜トランジスタにおいて、ＬＤＤ領域、ソース領域及びドレイン領域がゲート電極をマスクとして容易に形成されるようにするために、ゲート電極の最下層のゲート長を上層のゲート長よりも長くしてＬＤＤ領域と重なるように形成してもよい。
薄膜トランジスタを含む回路１０４ａ、１０４ｂ、１０４ｃ、及び１０４ｄの、チャネル形成領域を有する活性層を形成するための半導体材料は、シリコン、ゲルマニウム、ゲルマニウムとシリコンの両者を含む材料から選択することができ、また多結晶、単結晶、微結晶、非晶質のいずれか最適な構造を選択することができる。多結晶シリコン膜は、ニッケル等の金属を用いて非晶質シリコン膜をガラス基板の歪点以下の温度で加熱して結晶化し、その後ニッケル等の金属を結晶化した膜からゲッタリングにより除去することによって得られる。非晶質シリコン膜に吸収される、例えば波長が紫外光領域のレーザビームを、その非晶質シリコン膜に照射して、多結晶シリコン膜を形成してもよい。基板１００として石英基板を用いると、ニッケル等の金属を用いることなく、８００℃以上の温度で加熱することによって、非晶質シリコン膜を結晶化することによって多結晶シリコン膜が得られるので、ニッケル等の金属をゲッタリングにより除去する工程が不要になる。
次に、薄膜トランジスタを有する層１０３上に樹脂を塗布した後、オーブン、炉などの加熱装置で加熱処理をおこなうことによって樹脂を硬化させ、樹脂層１０５を形成する（図１（Ｃ））。
また、樹脂層１０５を形成するための樹脂を塗布する方法として、スクリーン印刷法、スピンコーティング法、液滴吐出法又はディップコーティング法などを適用することができる。
ここで塗布する樹脂材料として、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂、ビニル共重合樹脂、エポキシ樹脂、ウレタン樹脂、アクリル樹脂などから適当な材料を選択する。ただし、硬化温度が１５０℃を超える樹脂材料を用いない。加熱処理温度は、例えば５０℃以上９０℃未満とする。エポキシ樹脂を用いた場合、加熱処理温度を８０℃とし、２時間加熱処理することによって、塗布した樹脂を硬化させることができる。また、樹脂層１０５として、接着剤、例えば水溶性接着剤を用いることもでき、用いた場合には、硬化後に水で溶かすことができて便利である。
ＲＦＩＤタグ用のアンテナを設ける場合は、薄膜トランジスタを有する層１０３の薄膜トランジスタのソース領域又はドレイン領域に接続された配線と電気的に接続するように、スパッタ法、スクリーン印刷法などによりアンテナを形成することができる。スパッタ法の場合は、アルミニウムなどの金属膜を成膜した後、所定のアンテナの形状にパターニングする。スクリーン印刷法の場合は、導電性金属ペースト（例えば銀ペースト）を用いて所定のアンテナの形状に印刷し、その後、導電性金属ペーストを焼成する。上述の絶縁層を形成する場合は、アンテナを覆うように形成することができる。
メモリの一種であるＤＲＡＭなどに用いる容量素子を設ける場合は、薄膜トランジスタを有する層１０３の薄膜トランジスタのソース領域又はドレイン領域に接続された配線と電気的に接続するように容量素子を形成する。
樹脂層１０５を形成した後、選択的に強光、具体的にはレーザ光を基板１００の裏面側から照射する処理をおこない、急激な加熱が局所的に行われることによって剥離層１０１の一部をアブレーションさせて、空間１０６を形成する。空間１０６によって空間上に形成されている膜が浮き上がる。このアブレーションによって、照射した領域周辺に剥離を生じさせる。こうして剥離のきっかけを形成する（図１（Ｄ））。
なお、本発明に用いるレーザには、連続発振型のレーザ光やパルス発振型のレーザ光を用いることができる。
また、本発明に用いるレーザには、特に制約はない。レーザは、レーザ媒質、励起源、共振器により構成されている。レーザは、媒質により分類すると、気体レーザ、液体レーザ、固体レーザがあり、発振の特徴により分類すると、自由電子レーザ、半導体レーザ、Ｘ線レーザがあるが、本発明では、いずれのレーザを用いてもよい。なお、好ましくは、気体レーザ又は固体レーザを用いるとよく、さらに好ましくは固体レーザを用いるとよい。
気体レーザは、ヘリウムネオンレーザ、炭酸ガスレーザ、エキシマレーザ、アルゴンイオンレーザがある。エキシマレーザは、希ガスエキシマレーザ、希ガスハライドエキシマレーザがある。希ガスエキシマレーザは、アルゴン、クリプトン、キセノンの３種類の励起分子による発振がある。アルゴンイオンレーザは、希ガスイオンレーザ、金属蒸気イオンレーザがある。
液体レーザは、無機液体レーザ、有機キレートレーザ、色素レーザがある。無機液体レーザと有機キレートレーザは、固体レーザに利用されているネオジウムなどの希土類イオンをレーザ媒質として利用する。
固体レーザが用いるレーザ媒質は、固体の母体に、レーザ作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、ＹＡＧ（イットリウムアルミニウムガーネット結晶）、ＹＬＦ、ＹＶＯ4、ＹＡｌＯ3、サファイア、ルビー、アレキサンドライドである。また、レーザ作用をする活性種とは、例えば、３価のイオン（Ｃｒ3+、Ｎｄ3+、Ｙｂ3+、Ｔｍ3+、Ｈｏ3+、Ｅｒ3+、Ｔｉ3+）である。
なお、媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。媒質として単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状のものが用いられているが、媒質としてセラミック（多結晶）を用いる場合はさらに大きいものを作ることが可能である。また、発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、媒質としてセラミックを用いると、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。さらに、媒質としてセラミックを用いると、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザ光は出射時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように出射されたレーザ光を、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
なお、レーザ光の照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、基板１００の厚さやその材料、剥離層１０１の厚さやその材料等を考慮して適宜制御する。
なお、レーザ光の照射の例を図２（Ａ）の上面図を用いて説明する。図２（Ａ）中の点線Ａ−Ｂで切断した断面が図１（Ｄ）に相当する。なお、薄膜トランジスタを有する回路１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ、及び１０４ｅは複数の薄膜トランジスタやアンテナなどの素子が形成されているが、断面図では一つの薄膜トランジスタのみを示している。
図２（Ａ）に示すように、レーザ光照射領域１１０の位置する場所は、薄膜トランジスタを有する回路１０４ａと基板端面との間と、薄膜トランジスタを有する回路１０４ｂと薄膜トランジスタを有する回路１０４ｃの間と、薄膜トランジスタを有する回路１０４ｄと薄膜トランジスタを有する回路１０４ｅの間としている。レーザ光照射による回路へのダメージを防ぐため、薄膜トランジスタを有する回路に照射されないようにレーザ光照射位置を制御する。
ここでは、矩形のレーザ光照射領域１１０を複数設けている。矩形のレーザ光照射領域１１０においては剥離層１０１がアブレーションにより消失している。図２（Ｂ）に図２（Ａ）の一部を拡大した図を示す。図２（Ａ）に示すように、矩形のレーザ光照射領域１１０の周辺に膜が浮き上がった領域１１１が帯状に形成される。膜が浮き上がった領域１１１は凸部となっており、剥離層１０１と薄膜トランジスタを有する層１０３との間が部分的に剥離して、空間を有している。
本発明は、裏面から比較的弱いレーザ光（レーザ光源の照射エネルギーが１ｍＪ〜２ｍＪ）を照射することによってきっかけを形成できるため、照射するレーザ光のパワーを最小限にすることができ、プロセス全体のエネルギー消費を低減することができる。
また、レーザ光の照射を裏面から行うことによって、剥離層１０１を消失させても、その上に形成された層や素子にはほとんどダメージがない。また、剥離層１０１をアブレーションさせても樹脂層１０５によって覆われているため、微少なゴミなども発生しない。
また、ここでは、レーザ光の照射により、３つの帯状の浮き上がった領域を形成する例を示したが、特に限定されず、少なくとも１つの帯状の浮き上がった領域を薄膜トランジスタを有する回路１０４ａと基板端面との間に形成すればよく、きっかけを形成した箇所から剥離を開始すればスムーズに剥離が行える。また、照射する領域を少なくすれば、レーザ光の照射の時間短縮も行える。
また、選択的に剥離を行うことも可能であり、剥離したい箇所を挟むように２つの帯状の浮き上がった領域を形成すれば、２つの帯状の浮き上がった領域に挟まれた箇所のみを剥離することができる。この場合、薄膜トランジスタを有する回路と基板端面との間に浮き上がった領域を形成する必要は特になく、薄膜トランジスタを有する回路の周辺を囲むように浮き上がった領域を複数配置すればよい。
ただし、比較的大面積の領域を一つのきっかけを用いて剥離すると、剥離工程の際、回路を含む層の応力などによりクラックなどのダメージが生じる恐れがある。
大面積基板にて複数の回路を形成した際、必要な複数の領域にのみレーザ光を照射することで、区切られた比較的小さな面積の領域ごとに剥離が可能である。図２（Ａ）のように複数の領域にレーザ光を照射して、複数の浮き上がった領域を形成することで、小さな面積の領域に分割し、剥離工程の際、回路を含む層の応力などによりクラックなどのダメージを低減することができる。
次いで、きっかけ（ここでは帯状の浮き上がった領域）から物理的手段により剥離を行い、基板１００と薄膜トランジスタを有する層１０３とを分離する。（図１（Ｅ））なお、薄膜トランジスタを有する層１０３に、絶縁層１０２及び／又は剥離層１０１の一部（例えば金属酸化物）が付着していてもよい。
また、樹脂層１０５に基体を接着させた後、物理的手段により剥離を行ってもよい。基体としては、プラスチック、ガラス、金属、セラミックス等、いかなる組成の基材でもよい。また、物理的手段とは、化学ではなく、物理学により認識される手段であり、具体的には、力学の法則に還元できる過程を有する力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を変化させる手段を指している。物理的手段は、代表的には機械的な力を加えること（例えば人間の手で引き剥がすことや、ローラーを回転させる分離処理）である。
以上の工程により、基板１００及び樹脂層１０５と薄膜トランジスタを有する層１０３とを分離することができる。その後、必要に応じて、薄膜トランジスタを有する層１０３に、可撓性を有する基板、フィルムなどを、剥離した基板１００の代わりに貼り付けてもよい。
そして、所望のサイズに分断を行ってチップを作製すればよい。
なお、本実施の形態によって作製された薄膜トランジスタを有する集積回路は、その厚さを０．２μｍ以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍとすることができる。このように、シリコンウェハに形成される従来のＩＣチップと比較して、集積回路の薄膜化を達成することができる。
本発明は、裏面から比較的弱いレーザ光を用いるので基板へのダメージも少なく、基板を再利用することができる。基板１００を再利用すれば、コストを削減することができる。
また、ここで実際に行った剥離実験を示す。
（実験）
図３に示す積層をガラス基板上に形成した実験試料を作製し、レーザを照射して剥離のきっかけを形成する実験を行った。
プラズマＣＶＤ法を用いてガラス基板１０上に窒素を含む酸化珪素膜１１を成膜した。なお、窒素を含む酸化珪素膜の膜厚は１００ｎｍとした。
次いで、スパッタ法により膜厚２０ｎｍのタングステン膜１２を形成し、その上にスパッタ法により膜厚２００ｎｍの酸化珪素膜１３を形成した。
次いで、ＰＣＶＤ法により、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される窒化酸化珪素膜１４を５０ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜１５を１００ｎｍ、ＳｉＨ4反応ガスとして成膜される非晶質シリコン膜１６を５４ｎｍの厚さに積層形成した。
次いで、非晶質シリコン膜上にアクリル樹脂（約１μｍ）１７を塗布して硬化させ、さらに水溶性接着剤１８をスピンコーターで塗布して硬化させた。
また、上記実験試料と同様にガラス基板に積層し、アクリル樹脂１７及び水溶性接着剤１８を形成しない試料を比較試料として用いた。
こうして得た実験試料と比較試料とに対して、さまざまな条件でレーザ光の照射を行った。
レーザ照射装置として、レーザーマイクロカッタＬＲ−２１００ＳＴ（ＨＯＹＡ製）の固体レーザ（パルス励起ＱスイッチＮｄ：ＹＡＧレーザ）を用い、基本波の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いた。このレーザ照射装置のレーザ光源のパワーは、第２高調波で２ｍＪ、第３高調波で１ｍＪのものである。また、このレーザ照射装置は、光学系を通過して照射されるエネルギーが１〜２００の目盛りに振られる。目盛り２００が被照射体への照射エネルギー最大値を示し、目盛り１が最小値を示している。この明細書では、この目盛りの数値をエネルギー強度と呼ぶ。
第２高調波（５３２ｎｍ）を用い、裏面側から矩形のレーザスポットのサイズ（サイズ：１０μｍ×２０μｍ、１０μｍ×４０μｍ、１０μｍ×６０μｍ、２０μｍ×６０μｍ、４０μｍ×６０μｍ、６０μｍ×６０μｍ）を変えて照射したところ、エネルギー強度１００、１５０、２００で全て膜の浮き上がりが確認できた。
第３高調波（３５５ｎｍ）においてもレーザスポットサイズにもよるが、エネルギー強度１００、１５０、２００で全て膜の浮き上がりが確認できた。浮き上がりが確認できなかった条件は、第３高調波（３５５ｎｍ）において、エネルギー強度１００の時、スポットサイズが４０μｍ×６０μｍと、６０μｍ×６０μｍとの場合であった。
また、基板の裏面側から矩形のレーザスポットを一列に並べて５ｃｍ程度の領域に照射し、上面から観察した写真を図４（Ａ）に示す。第３高調波（３５５ｎｍ）を用い、照射条件は、エネルギー強度２００、スポットサイズ（６μｍ×４０μｍ）とした。図４（Ａ）においては、６〜７箇所のレーザスポットと、その周辺の変色部分とが観察できる。変色部分は、膜が浮き上がっている領域を示している。水溶性接着剤表面に接着テープを貼り付け、剥離を試みたところ、スムーズに剥離が行えた。このことから、裏面レーザ光照射領域周辺は、剥離のきっかけとして機能していることが確認できた。
また、膜が浮き上がっている領域の断面ＴＥＭ写真を図５に示す。図５から、タングステン膜１２と酸化珪素膜１３との間に空洞、すなわち空間が形成されていることが確認できた。
また、比較のため、表面側から矩形のレーザスポットを一列に並べて５ｃｍ程度の領域に照射し、上面から観察した写真を図４（Ｂ）に示す。第３高調波（３５５ｎｍ）を用い、照射条件は、エネルギー強度２００、スポットサイズ（６μｍ×４０μｍ）とした。図４（Ｂ）でもレーザスポット周辺にわずかに変色部分が確認できるが、その部分は膜が浮き上がった領域ではなかった。また、表面側からレーザ光を照射した場合、水溶性接着剤表面に接着テープを貼り付け、剥離を試みたところ、剥離せず、レーザ光照射領域周辺はきっかけとして機能していなかった。
また、アクリル樹脂のみを用いても同様の実験結果が得られた。また、非晶質シリコン膜上に水溶性接着剤のみを積層した後、基板の裏面側からのレーザ光照射を行ったところ、同様の実験結果が得られた。
また、ここでは、トップゲート型ＴＦＴを用いて一例を説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
（実施の形態２）
実施の形態１では、薄膜トランジスタを有する層１０３上に樹脂層１０５形成して裏面からレーザ光を照射する例を示したが、本実施の形態では、薄膜トランジスタを含む層の少なくとも一層に樹脂層を設けて裏面からレーザ光を照射する例を示す。
まず、実施の形態１と同様に、ガラス基板２００上に剥離層２０１、必要であれば絶縁層２０２を積層する（図６（Ａ））。そして、剥離層２０１上（絶縁層２０２を形成する場合は絶縁層２０２上）に薄膜トランジスタを有する層２０３を形成する際、層間絶縁膜の一層として、有機樹脂からなる絶縁膜２０５を形成する。ここでは有機樹脂からなる絶縁膜２０５として膜厚が数μｍのアクリル樹脂を用いる。
有機樹脂からなる絶縁膜２０５を層間絶縁膜として形成した後、薄膜トランジスタのソース領域又はドレイン領域と接続する配線を形成する（図６（Ｂ））。必要であれは、この配線と電気的に接続するように、スパッタ法、スクリーン印刷法などによりアンテナを形成する。
次いで、選択的に強光、具体的にはレーザ光を基板２００の裏面側から照射する処理をおこない、急激な加熱が局所的に行われることによって剥離層２０１の一部をアブレーションさせて、空間２０６を形成する（図６（Ｃ））。
空間２０６によって空間上に形成されている膜が浮き上がる。アブレーションによって、照射した領域周辺に剥離を生じさせる。こうして剥離のきっかけを形成する。
なお、レーザ光の照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、基板２００の厚さやその材料、剥離層２０１の厚さやその材料等を考慮して適宜制御する。
なお、実施の形態１とは異なるレーザ光の照射の例を図７の上面図を用いて説明する。図７中の点線Ｃ−Ｄで切断した断面が図６（Ｃ）に相当する。なお、薄膜トランジスタを有する回路２０４ａ、２０４ｂ、２０４ｃ、２０４ｄ、及び２０４ｅは複数の薄膜トランジスタやアンテナなどの素子が形成されているが、断面図では一つの薄膜トランジスタのみを示している。
図７に示すように、レーザ光照射領域２１０は、薄膜トランジスタを有する各回路と基板端面との間と、隣り合う回路間としている。レーザ光照射による回路へのダメージを防ぐため、薄膜トランジスタを有する回路に照射されないようにレーザ光照射位置を制御する。
ここでは、線状のレーザ光を照射してレーザ光照射領域２１０を格子状となるように設けている。格子状のレーザ光照射領域２１０においては剥離層２０１がアブレーションにより消失している。格子状のレーザ光照射領域２１０の周辺に膜が浮き上がった領域が形成される。膜が浮き上がった領域は凸部となり、剥離層２０１と薄膜トランジスタを有する層２０３との間が部分的に剥離して、空間を有している。
本実施の形態では、格子状のレーザ光照射領域２１０を設けることによって、どの方向から剥離を行っても剥離をスムーズに行える。
次いで、物理的手段により剥離を行い、基板２００と薄膜トランジスタを有する層２０３とを分離する。（図６（Ｄ））なお、薄膜トランジスタを有する層２０３に、絶縁層２０２及び／又は剥離層２０１の一部（例えば金属酸化物）が付着していてもよい。
以上の工程により、基板２００、及び有機樹脂からなる絶縁膜２０５と薄膜トランジスタを有する層２０３とを分離することができる。その後、必要に応じて、薄膜トランジスタを有する層２０３に、可撓性を有する基板、フィルムなどを、剥離した基板２００の代わりに貼り付けてもよい。
そして、所望のサイズに分断を行ってチップを作製すればよい。
また、本実施の形態は、実施の形態１と比較して水溶性接着剤を形成する工程を短縮することができる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、薄膜トランジスタを有する層１０３上に、アンテナ５０１を設ける例を図８（Ａ）および図８（Ｂ）に示す。なお、実施の形態１と同じ箇所には同じ符号を用いる。
パッシべーション膜５０３（保護膜ともいう）及び第１の層間絶縁膜５０４に形成されたコンタクトホールを介して、薄膜トランジスタを有する層１０４ａにおける薄膜トランジスタのソース領域又はドレイン領域と接続された配線５０５が設けられている。その配線５０５上に第２の層間絶縁膜５０６が設けられ、アンテナ５０１はその第２の層間絶縁膜５０６上に配線５０５と電気的に接続されるように設けられている。絶縁層５０２はアンテナ５０１を覆うように形成されるので、アンテナ５０１を保護する効果も期待できる。そして、樹脂層１０５は、絶縁層５０２上に形成される。（図８（Ａ））絶縁層５０２は、アンテナ５０１、及び薄膜トランジスタを有する層１０３を補強する効果もある。
また、図８（Ａ）に示す薄膜トランジスタを有する回路１０４ａは、５つの薄膜トランジスタと、１つのアンテナ５０１とを断面図に示しているが特に限定されず、さらに多くの薄膜トランジスタや、アンテナや、その他の半導体素子を備えてもよい。
パッシベーション膜５０３は、薄膜トランジスタを保護するために設けられ、窒化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素（シリコンオキシナイトライド）などの無機絶縁膜を例えばＣＶＤ法により形成する。その際、前述の高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置を用いて、プラズマ酸化又はプラズマ窒化をおこなってもよい。無機絶縁膜の形成と、プラズマ酸化又はプラズマ窒化を、連続的におこなってもよい。その際、ＣＶＤ用のチャンバとプラズマ処理用のチャンバを備えた、マルチチャンバ装置を用いることができる。
第１の層間絶縁膜５０４及び第２の層間絶縁膜５０６として、無機絶縁膜または有機絶縁膜を用いることができる。特に、アクリル樹脂、ポリイミド樹脂、シロキサン材料などの有機樹脂膜を用いれば、裏面側からレーザ光を選択的に照射して剥離のきっかけを形成する際に有機樹脂膜下方に空間を形成し、照射箇所の周囲に膜の浮き上がりを生じさせることができる。また、有機樹脂膜で覆うことでゴミの発生を抑えることができる。
また、配線５０５は、アルミニウムを主成分とする材料で形成する場合は２層以上の積層構造とすることが好ましい。例えば、アルミニウムを主成分とする第１の層と耐熱性の高い高融点金属（チタン、モリブデン、タンタル、タングステンなど）を主成分とする第２の層を積層した構造、又は当該第１の層を当該第２の層で挟んだ３層構造を、スパッタ法により大気に曝さず連続的におこなうとよい。
樹脂層１０５を形成した後、実施の形態１と同様にして、選択的に強光、具体的にはレーザ光を基板１００の裏面側から照射する処理をおこない、急激な加熱が局所的に行われることによって剥離層１０１の一部をアブレーションさせて、空間を形成する。空間によって空間上に形成されている膜が浮き上がる。このアブレーションによって、照射した領域周辺に剥離を生じさせる。
次いで、きっかけ（ここでは膜が浮き上がった領域）から物理的手段により剥離を行い、基板１００と薄膜トランジスタを有する層１０３とを分離する。
図８（Ｂ）は、図８（Ａ）の状態から樹脂層１０５及び基板１００を剥離した後の薄膜トランジスタを有する層１０３を示す。絶縁層５０２が設けられているので、基板１００を剥離した後でも薄膜トランジスタを有する層１０３の強度が高まり、薄膜トランジスタを有する層１０３が破壊されることを抑制できる。また、絶縁層５０２はアンテナ５０１を保護する効果も有する。
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本明細書に開示する発明によって得られたトランジスタを有する層を用いて作製されるメモリの例を示す。
図９（Ａ）は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセル構造の一例を示す回路図であり、このＤＲＡＭはビット線３０１、ワード線３０２、トランジスタ３０３、容量素子３０４を有する。実際は、このような構造のメモリセルが縦横に複数配列している。
図９（Ｂ）は、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセル構造の一例を示す回路図であり、このＳＲＡＭはビット線３１１ａ、ビット線３１１ｂ、ワード線３１２、トランジスタ３１３，３１４，３１５，３１６，３１７及び３１８を有する。実際は、このような構造のメモリセルが縦横に複数配列している。
図９（Ａ）及び図９（Ｂ）に示すようなメモリを作製する際に、本明細書の実施の形態１又は２にしたがって得られた薄膜トランジスタを有する層１０３を用いることによって、シリコンウエハに形成されたメモリと比較して格段に薄く、可撓性を有するメモリを低コストで作製することができる。
上記ＤＲＡＭ、ＳＲＡＭ以外の他のメモリ、及びＣＰＵを作製する際にも、本明細書に開示する発明を適用することができる。
また、本実施例は、実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
本明細書に開示する発明によって得られたトランジスタを有する層を用いて作製されるＲＦＩＤタグ（無線ＩＣタグ）の例を示す。
図１０（Ａ）及び図１０（Ｂ）にＲＦＩＤタグの一例をブロック図で示す。ＲＦＩＤタグ４００は、非接触でデータを交信することができ、電源回路４０１、クロック発生回路４０２、データ復調／変調回路４０３、制御回路４０４、インタフェイス回路４０５、記憶回路４０６、バス４０７、及びアンテナ４０８を有する。図１０（Ｂ）は、図１０（Ａ）にさらにＣＰＵ４２１を備えた場合を示している。
電源回路４０１は、アンテナ４０８から入力された交流信号をもとに電源を生成する。クロック発生回路４０２は、アンテナ４０８から入力された信号をもとにクロック信号を生成する。データ復調／変調回路４０３は、リーダライタ４１９と交信するデータを復調／変調する。制御回路４０４は、記憶回路４０６を制御する。アンテナ４０８は、信号の受信とデータの送信をおこなう。
記憶回路４０６として、本明細書の実施例１に示したＤＲＡＭ、ＳＲＡＭの他、マスクＲＯＭ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、有機メモリなどを用いることができる。なお、有機メモリとは、有機化合物層を一対の電極間に設けた構造、又は有機化合物と無機化合物を有する層を一対の電極間に設けた構造であり、ＲＦＩＤタグの記憶回路４０６に採用することで、ＲＦＩＤタグの小型化、薄型化、軽量化に寄与する。
図１１（Ａ）乃至図１１（Ｄ）に、ＲＦＩＤタグの使用例を示す。本実施例に示すようなＲＦＩＤタグは、音楽や映画が記録された記録媒体６０１、記録媒体６０１が収納されるケース、書籍６０２、商品のパッケージ６０３、衣類６０４などの物品に取り付けて、ＲＦＩＤタグが取り付けられた物品の売り上げ、在庫、貸し出しなどの管理、紛失又は盗難の防止、その他の用途に利用することができる。図１１（Ａ）乃至図１１（Ｄ）の各図において、ＲＦＩＤタグの取り付け位置６００の例を示す。
図１０（Ａ）及び図１０（Ｂ）に示すようなＲＦＩＤタグを作製する際に、本明細書の実施の形態１、２、又は３にしたがって得られた薄膜トランジスタを有する層１０３を用いることによって、ＲＦＩＤタグを薄型にし、かつ低価格で供給できる。したがって、本明細書に開示する発明は、ＲＦＩＤタグの普及に貢献することができる。
また、本実施例は、実施の形態１、実施の形態２、実施の形態３、または実施例１と自由に組み合わせることができる。
本発明は、比較的弱いエネルギーのレーザ光照射を用いて剥離のきっかけを短時間につくることができるため、製造コストを削減することができる。また、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って剥離不良なく剥離することができる。
実施の形態１による半導体装置の作製過程を示す断面図。 レーザ光の照射の一例を示す上面図。 実験試料の積層を示す図。 （Ａ）は、裏面からのレーザ光の照射後における上面から観察した写真であり、（Ｂ）は、表面からのレーザ光の照射後における上面から観察した写真。 膜が浮き上がっている領域の断面ＴＥＭ写真。 実施の形態２による半導体装置の作製過程を示す断面図。 実施の形態２によるレーザ光の照射の一例を示す上面図。 ＲＦＩＤタグの作製過程を示す断面図。 メモリセル構造の一例を示す回路。 ＲＦＩＤタグの一例を示すブロック図。 ＲＦＩＤタグの使用例を示す図。
符号の説明
１００：基板
１０１：剥離層
１０２：絶縁層
１０３：薄膜トランジスタを有する層
１０４ａ：薄膜トランジスタを有する回路
１０４ｂ：薄膜トランジスタを有する回路
１０４ｃ：薄膜トランジスタを有する回路
１０４ｄ：薄膜トランジスタを有する回路
１０４ｅ：薄膜トランジスタを有する回路
１０５：樹脂層
１０６：空間

Claims (10)

  1. 透光性を有する第１の基板の表面上に金属層を形成し、
    前記金属層上に絶縁層を形成し、
    前記絶縁層上に薄膜トランジスタを有する回路を複数形成し、
    複数の前記回路と、複数の前記回路のうち隣接する回路の間の領域と、を覆う樹脂層を形成し、
    複数の前記回路と重ならない領域であって、且つ複数の前記回路のうち隣接する回路の間の領域に対して、前記第１の基板の裏面側から強光を照射して、前記金属層の一部をアブレーションさせることによって、前記金属層と前記絶縁層の間に空間を形成し、
    力学的手段又は機械的手段を用いて前記空間から剥離を行うことによって、前記第１の基板と前記回路とを分離し、
    前記回路を、可撓性を有する第２の基板に貼り付けることを特徴とする半導体装置の作製方法。
  2. 透光性を有する第１の基板の表面上に金属層を形成し、
    前記金属層上に絶縁層を形成し、
    前記絶縁層上に薄膜トランジスタを有する回路を複数形成し、
    複数の前記回路と、複数の前記回路のうち隣接する回路の間の領域と、を覆う樹脂層を形成し、
    複数の前記回路と重ならない領域であって、且つ複数の前記回路のうち隣接する回路の間の領域に対して、前記第１の基板の裏面側からレーザ光を照射して、前記金属層の一部をアブレーションさせることによって、前記金属層と前記絶縁層の間に空間を形成し、
    力学的手段又は機械的手段を用いて前記空間から剥離を行うことによって、前記第１の基板と前記回路とを分離し、
    前記回路を、可撓性を有する第２の基板に貼り付けることを特徴とする半導体装置の作製方法。
  3. 請求項１において、
    前記強光が照射される領域は、格子状であることを特徴とする半導体装置の作製方法。
  4. 請求項２において、
    前記レーザ光が照射される領域は、格子状であることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記回路は、アンテナを有することを特徴とする半導体装置の作製方法。
  6. 透光性を有する基板の表面上に金属層を形成し、
    前記金属層上に絶縁層を形成し、
    前記絶縁層上に薄膜トランジスタを有する回路を複数形成し、
    複数の前記回路と、複数の前記回路のうち隣接する回路の間の領域と、を覆う樹脂層を形成し、
    複数の前記回路と重ならない領域であって、且つ複数の前記回路のうち隣接する回路の間の領域に対して、前記基板の裏面側から強光を照射して、前記金属層の一部をアブレーションさせることによって、前記金属層と前記絶縁層の間に空間を形成し、
    力学的手段又は機械的手段を用いて前記空間から剥離を行うことを特徴とする剥離方法。
  7. 透光性を有する基板の表面上に金属層を形成し、
    前記金属層上に絶縁層を形成し、
    前記絶縁層上に薄膜トランジスタを有する回路を複数形成し、
    複数の前記回路と、複数の前記回路のうち隣接する回路の間の領域と、を覆う樹脂層を形成し、
    複数の前記回路と重ならない領域であって、且つ複数の前記回路のうち隣接する回路の間の領域に対して、前記基板の裏面側からレーザ光を照射して、前記金属層の一部をアブレーションさせることによって、前記金属層と前記絶縁層の間に空間を形成し、
    力学的手段又は機械的手段を用いて前記空間から剥離を行うことを特徴とする剥離方法。
  8. 請求項６において、
    前記強光が照射される領域は、格子状であることを特徴とする剥離方法。
  9. 請求項７において、
    前記レーザ光が照射される領域は、格子状であることを特徴とする剥離方法。
  10. 請求項６乃至請求項９のいずれか一において、
    前記回路は、アンテナを有することを特徴とする剥離方法。
JP2005192520A 2005-06-30 2005-06-30 半導体装置の作製方法、剥離方法 Expired - Fee Related JP4916680B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005192520A JP4916680B2 (ja) 2005-06-30 2005-06-30 半導体装置の作製方法、剥離方法
US11/425,559 US7521383B2 (en) 2005-06-30 2006-06-21 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005192520A JP4916680B2 (ja) 2005-06-30 2005-06-30 半導体装置の作製方法、剥離方法

Publications (3)

Publication Number Publication Date
JP2007012917A JP2007012917A (ja) 2007-01-18
JP2007012917A5 JP2007012917A5 (ja) 2008-05-29
JP4916680B2 true JP4916680B2 (ja) 2012-04-18

Family

ID=37590185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005192520A Expired - Fee Related JP4916680B2 (ja) 2005-06-30 2005-06-30 半導体装置の作製方法、剥離方法

Country Status (2)

Country Link
US (1) US7521383B2 (ja)
JP (1) JP4916680B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW586231B (en) * 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7727773B2 (en) * 2006-10-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing an analytical sample and method of analyzing an analytical sample
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8731706B2 (en) 2008-09-12 2014-05-20 Hitachi High-Technologies Corporation Vacuum processing apparatus
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
CN109273622B (zh) 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9981457B2 (en) * 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack
US9937698B2 (en) * 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
KR102334815B1 (ko) 2014-02-19 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 박리 방법
TWI764064B (zh) 2014-03-13 2022-05-11 日商半導體能源研究所股份有限公司 撓性裝置
DE112015001780B4 (de) 2014-04-11 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Lichtemittierende Vorrichtung
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
KR102425705B1 (ko) 2016-08-31 2022-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP6981812B2 (ja) * 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102515871B1 (ko) * 2016-10-07 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유리 기판의 세정 방법, 반도체 장치의 제작 방법, 및 유리 기판
US11133491B2 (en) 2017-03-16 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device and semiconductor device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
US5272104A (en) * 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
JPH09318849A (ja) * 1996-05-24 1997-12-12 Fujitsu Ltd 光伝送モジュールおよびその製造方法
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP4126747B2 (ja) 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
HU227114B1 (en) * 1999-05-11 2010-07-28 Egis Gyogyszergyar Nyilvanosan (1r, 2s, 4r)-(-)-2-[n,n-(dimethylamino-ethoxy)]-2-phenyl-1,7,7-trimethyl-bicyclo[2.2.1]heptane of high purity and pharmaceutically acceptable acid addition salts thereof, process for preparation of them and medicaments containing the same
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
US20020086137A1 (en) * 2000-12-28 2002-07-04 International Business Machines Corporation Method of reducing wafer stress by laser ablation of streets
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
KR100913510B1 (ko) * 2001-10-01 2009-08-21 엑스에스아이엘 테크놀러지 리미티드 기계 가공 기판, 특히 반도체 웨이퍼
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
CN100391004C (zh) 2002-10-30 2008-05-28 株式会社半导体能源研究所 半导体装置以及半导体装置的制作方法
JP4393859B2 (ja) * 2002-12-27 2010-01-06 株式会社半導体エネルギー研究所 記録媒体の作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
US7508644B2 (en) * 2004-06-30 2009-03-24 Research In Motion Limited Spark gap apparatus and method for electrostatic discharge protection
US7316512B2 (en) * 2004-07-30 2008-01-08 General Electric Company Interconnect device
US7118989B2 (en) * 2004-08-20 2006-10-10 Intel Corporation Method of forming vias on a wafer stack using laser ablation
US7820526B2 (en) 2005-05-20 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8030132B2 (en) 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step

Also Published As

Publication number Publication date
US20070004233A1 (en) 2007-01-04
US7521383B2 (en) 2009-04-21
JP2007012917A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
JP4916680B2 (ja) 半導体装置の作製方法、剥離方法
JP6483905B2 (ja) 半導体装置
JP6253617B2 (ja) 発光装置および電子機器
US7972910B2 (en) Manufacturing method of integrated circuit device including thin film transistor
KR101241066B1 (ko) 반도체 장치 제조 방법
JP5712162B2 (ja) 半導体装置
KR101438379B1 (ko) 결정성 반도체막의 제조방법 및 박막트랜지스터의 제조방법
JP5008289B2 (ja) 半導体装置の作製方法、剥離方法
JP2013042180A (ja) 集積回路装置の作製方法
JP2003163338A (ja) 剥離方法および半導体装置の作製方法
US8252643B2 (en) Semiconductor device and manufacturing method thereof
JP5210501B2 (ja) 半導体装置の作製方法
JP5030470B2 (ja) 半導体装置の作製方法
JP2007173782A (ja) レーザ照射装置
JP5057700B2 (ja) 半導体装置の作製方法
JP5089082B2 (ja) 半導体装置の作製方法
JP4619199B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4916680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees