JP4619199B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4619199B2
JP4619199B2 JP2005158226A JP2005158226A JP4619199B2 JP 4619199 B2 JP4619199 B2 JP 4619199B2 JP 2005158226 A JP2005158226 A JP 2005158226A JP 2005158226 A JP2005158226 A JP 2005158226A JP 4619199 B2 JP4619199 B2 JP 4619199B2
Authority
JP
Japan
Prior art keywords
substrate
film
layer
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005158226A
Other languages
English (en)
Other versions
JP2006332569A5 (ja
JP2006332569A (ja
Inventor
卓也 鶴目
のぞみ 堀越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005158226A priority Critical patent/JP4619199B2/ja
Publication of JP2006332569A publication Critical patent/JP2006332569A/ja
Publication of JP2006332569A5 publication Critical patent/JP2006332569A5/ja
Application granted granted Critical
Publication of JP4619199B2 publication Critical patent/JP4619199B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、回路素子を有する半導体装置及びその作製方法に関する。また本発明は、
無線通信によりデータの交信を行うことのできる半導体装置に関する。
現在、無線チップ、センサー等、各種装置の薄型化が製品小型化の上で重要な要素となっており、その技術や使用範囲が急速に広まっている。これらの薄型化された各種装置はある程度フレキシブルなため湾曲したものに設置して使用することが可能である。また、フレキシブル基板上に集積回路が形成されたＲＦＩＤタグなども提案されている（例えば、特許文献１）。しかしながら、従来の技術では、フレキシブルな基板を用いていることをいかした機能を各種装置に付加する方法などは特に提案されていない状態である。
特開２００４−３３６２４０号公報
そこで、本発明では、各種装置が設置されたフレキシブルな基板に対する外力（外部から基板に加えられる力）の変化によって、装置の作動あるいは非作動を選択する機能を各種装置に付加する方法を提案する。さらに、フレキシブルな基板に設置された複数の回路素子の機能の中から、基板に対する外力を変化させることで使用者が必要な機能を選択して作動させることを可能にする方法を提案する。
本発明の半導体装置は、基板上に形成された複数の回路素子と、複数の前記回路素子上に形成された絶縁膜と、前記絶縁膜上に形成された前記回路素子同士を接続する複数の配線とを有し、前記絶縁膜は、前記配線を分断する開口部を有し、前記基板を曲げたとき、分断された前記配線同士が接触して複数の前記回路素子のうち少なくとも２つの前記回路素子が電気的に接続するような接続部を有することを特徴とする。
本発明の半導体装置は、基板上に形成された複数の回路素子と、前記回路素子上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された前記回路素子同士を接続する複数の配線と、前記配線上に形成された第２の絶縁膜とを有し、前記第１の絶縁膜は、前記配線を分断する開口部を有し、前記基板を曲げたとき、分断された前記配線同士が接触して複数の前記回路素子のうち少なくとも２つの回路素子が電気的に接続するような接続部を有することを特徴とする。
本発明の半導体装置は、基板上に形成された複数の回路素子と、前記回路素子上に形成された絶縁膜と、前記絶縁膜上に形成された前記回路素子同士を接続する複数の配線とを有し、前記絶縁膜は、前記配線を分断する開口部を有し、前記配線の一部は前記開口部の側面に接するように形成され、前記基板を曲げたとき、分断された前記配線同士が接触して複数の前記回路素子のうち少なくとも２つの回路素子が電気的に接続するこような接続部を有するとを特徴とする。
前記回路素子は、薄膜トランジスタ、容量素子、ダイオード、及び抵抗素子のいずれか一種又は複数種であることを特徴とする。
本発明の半導体装置の作製方法は、基板上に複数の回路素子を形成し、前記回路素子上に絶縁膜を形成し、前記絶縁膜上に配線を形成し、前記配線及び前記絶縁膜に、前記配線を分断する開口部を形成し、前記開口部は、前記基板を曲げたとき分断された前記配線同士が接触して、複数の前記回路素子のうち少なくとも２つの回路素子が電気的に接続するように形成されることを特徴とする。
本発明の半導体装置の作製方法は、基板上に複数の回路素子を形成し、前記回路素子上に絶縁膜を形成し、前記第１の絶縁膜上に配線を形成し、前記配線上に第２の絶縁膜を形成し、前記配線、第１の絶縁膜及び前記第２の絶縁膜に、前記配線を分断する開口部を形成し、前記開口部は、前記基板を曲げたとき分断された前記配線同士が接触して、複数の前記回路素子のうち少なくとも２つの回路素子が電気的に接続するように形成されることを特徴とする。
本発明の半導体装置の作製方法は、基板上に複数の回路素子を形成し、前記回路素子上に開口部を有する絶縁膜を形成し、前記絶縁膜上及び前記開口部の側面に接するように、前記回路素子同士を接続する複数の配線を形成し、前記絶縁膜に、前記配線を分断する開口部を形成し、前記開口部は、前記基板を曲げたとき分断された前記配線同士が接触して、複数の前記回路素子のうち少なくとも２つの回路素子が電気的に接続するように形成されることを特徴とする。
前記回路素子は、薄膜トランジスタ、容量素子、ダイオード、及び抵抗素子のいずれか一種又は複数種であることを特徴とする。
本発明の半導体装置の作製方法は、基板上に少なくとも２つの薄膜トランジスタを形成し、前記薄膜トランジスタ上に絶縁膜を形成し、前記絶縁膜上に配線を形成し、前記配線及び前記絶縁膜に、前記配線を分断する開口部を形成し、前記開口部は、前記基板を曲げたとき分断された前記配線同士が接触して、複数の前記回路素子のうち少なくとも２つの回路素子が電気的に接続するように形成されることを特徴とする。
本発明の半導体装置を用いることで、基板に対する外力の変化という容易な方法で装置の作動あるいは非作動を選択することが可能となる。本発明の半導体装置を無線通信装置に利用した場合、使用者が使用時のみ装置を容易に作動させることが可能となり、使用時以外に外部からデータを読み取られる恐れがなくなりセキュリティが向上する。
さらに、本発明の半導体装置を用いることで、基板の曲げ方を変えることで複数の回路素子の機能の中から使用者が必要な機能を選択して作動させることが可能となる。複数の機能を有する装置において、簡単な動作のみで機能の選択を制御することが可能である。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に示す実施の形態１〜８及び実施例１〜３は自由に組み合わせて用いることができる。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
本発明の実施の形態では、基板に対する外力の変化によって作動、非作動を選択できる半導体装置について図面を参照して説明する。
まず、第１の基板１０上に第１の絶縁膜６１を形成する（図１（Ａ）参照）。第１の基板１０は、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板、シリコン基板、またはステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。第１の基板１０としてガラス基板を用いた場合、一辺が１メートル以上のものを容易に作成することができ、また、その形状は四角形や円形など、所望の形状のものを作成することができる。従って、第１の基板１０として、例えば、一辺が１メートル以上のガラス基板を用いれば、生産性を格段に向上させることができる。
第１の絶縁膜６１は、下地膜として機能し、第１の基板１０からＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。第１の絶縁膜６１としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、第１の絶縁膜６１を２層構造で設ける場合、１層目の絶縁膜として窒化酸化珪素膜で設け、２層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、第１の絶縁膜６１を３層構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設け、２層目の絶縁膜として窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜を設けるとよい。
次に、第１の絶縁膜６１上に島状の半導体膜１０１〜１０４を形成する（図１（Ａ）参照）。島状の半導体膜１０１〜１０４は、第１の絶縁膜６１上にスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉxＧｅ1-x等）等を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させ、半導体膜を選択的にエッチングすることにより設けることができる。なお、非晶質半導体膜の結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等の結晶化法により行うことができる。なお、本実施の形態では、島状の半導体膜１０１〜１０４の端部を直角に近い形状（８５°〜１００°）で設ける。
また、非晶質半導体膜の結晶化にレーザ結晶化法を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ4、フォルステライト（Ｍｇ2ＳｉＯ4）、ＹＡｌＯ3、ＧｄＶＯ4、若しくは多結晶（セラミック）のＹＡＧ、Ｙ2Ｏ3、ＹＶＯ4、ＹＡｌＯ3、ＧｄＶＯ4に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。
なお、単結晶のＹＡＧ、ＹＶＯ4、フォルステライト（Ｍｇ2ＳｉＯ4）、ＹＡｌＯ3、ＧｄＶＯ4、若しくは多結晶（セラミック）のＹＡＧ、Ｙ2Ｏ3、ＹＶＯ4、ＹＡｌＯ3、ＧｄＶＯ4に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射することで、結晶化された半導体膜の表面を平坦なものとすることができる。それにより、後に形成するゲート絶縁膜を薄膜化することも可能であり、また、ゲート絶縁膜の耐圧を向上させることに寄与することができる。
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは出射時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように出射されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。このようにして得られた強度が均一な線状ビームを用いて結晶化された半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
島状の半導体膜１０１〜１０４形成後、ゲート絶縁膜として機能する第２の絶縁膜６９を形成する（図１（Ａ）参照）。第２の絶縁膜６９は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いて、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。
なお、ゲート絶縁膜６９を形成する前に、島状の半導体膜１０１〜１０４の表面に高密度プラズマ処理によって酸化膜または窒化膜を形成してもよい。例えば、島状の半導体膜１０１〜１０４としてＳｉを用いた場合、半導体膜表面に、酸化珪素（ＳｉＯｘ）または窒化珪素（ＳｉＮｘ）が形成される。また、高密度プラズマ処理により半導体膜を酸化させた後に、再度プラズマ処理を行うことによって窒化させてもよい。この場合、半導体膜に接して酸化珪素（ＳｉＯｘ）が形成され、当該酸化珪素の表面に窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）が形成される。
なお、プラズマ処理により半導体膜を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ2）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または酸素と水素（Ｈ2）と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行う。一方、プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ2）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または窒素と水素と希ガス雰囲気下またはＮＨ3と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズマ処理により形成された絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでいる。例えば、Ａｒを用いた場合にはプラズマ処理により形成される絶縁膜にはＡｒが含まれている。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
また、高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０11ｃｍ-3以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくいうと、電子密度が１×１０11ｃｍ-3以上１×１０13ｃｍ-3以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物（ここでは、半導体膜）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０11ｃｍ-3以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面順位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面順位密度が低い絶縁膜を形成することができる。
なお、半導体膜をプラズマ処理して酸化または窒化することによって形成された絶縁膜の膜厚が十分である場合には、第２の絶縁膜６９は必ずしも設ける必要はなく、プラズマ処理により半導体膜表面に形成された当該絶縁膜をゲート絶縁膜として用いることも可能である。さらに、ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
また、半導体膜の結晶化の際に半導体膜に対し、連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射しながら一方向に走査して結晶化させて得られた半導体膜は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記高密度プラズマにより形成されたゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高いトランジスタ（ＴＦＴ）を得ることができる。
次に、第２の絶縁膜６９上にゲート電極１０５〜１１２等を形成することによって、島状の半導体膜をチャネル形成領域として用いたｎ型の薄膜トランジスタ６２、６４、ｐ型の薄膜トランジスタ６３、６５を作製することができる（図１（Ｂ）参照）。ゲート電極の材料としては、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えばＣとＴｉを含有したＡｌ合金、Ｎｉを含有したＡｌ合金、ＣとＮｉを含有したＡｌ合金、ＣとＭｎを含有したＡｌ合金等を用いることができる。また、積層構造で設ける場合、例えば、ＡｌとＴｉを積層させることによって設けることができる。ここで、ゲート電極形成後に、ゲート電極表面をプラズマ処理により窒化し、ゲート電極表面に金属窒化膜を形成してもよい。ゲート電極表面に金属窒化膜を形成することで、ゲート電極の酸素による劣化を防ぐことができる。
また、本実施の形態では、薄膜トランジスタ６２、６４は、チャネル形成領域２０１、２０３と、ライトドープした不純物領域２０９、２１０、２１１、２１２と、ヘビードープした不純物領域２０５、２０６、２０７、２０８とを含むＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有する。薄膜トランジスタ６３、６５は、チャネル形成領域２０２、２０４と、不純物領域２１３、２１４、２１５、２１６とを含むシングルドレイン構造を有する。なお、薄膜トランジスタの構造は上記に記載に制約されない。シングルドレイン構造、オフセット構造、ＬＤＤ構造、ＧＯＬＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）構造等のどのような構造でもよい。また、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でもよいし、二つ形成されるダブルゲート構造または三つ形成されるトリプルゲート構造であってもよい。つまり、チャネル形成領域を複数有するマルチゲート構造のＴＦＴにも適用することができる。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造またはトリプルゲート構造などのマルチゲート構造であってもよい。
また、本実施の形態で示した薄膜トランジスタの作製方法に限らず、トップゲート型（プレーナー型）、ボトムゲート型（逆スタガ型）、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有する、デュアルゲート型やその他の構造においても本発明を適用することができる。また、ゲート電極を積層構造で設ける場合に、ゲート電極を第１の導電膜と、当該第１の導電膜上に形成される第２の導電膜とで形成し、当該第１の導電膜をテーパー状で形成し、第１の導電膜にのみ重なるようにソースまたはドレイン領域として機能する不純物領域より低い濃度の不純物領域を設ける構造で設けることもできる（図２１（Ａ）参照）。
ここで、薄膜トランジスタ６２〜６５を覆うように第３の絶縁膜６６を形成した後、薄膜トランジスタ６２〜６５の不純物領域２０５、２０６、２１３、２１４、２０７、２０８、２１５、２１６の一部が露出するように開口部を形成する。そして、当該開口部を充填するように導電膜を形成し、当該導電膜をパターン加工して、ソース又はドレイン配線７１〜７６を形成する。
上記工程により、薄膜トランジスタ６２〜６６及び配線７１〜７６を含む回路形成部１１が形成される（図２（Ａ）参照）。本明細書中で、半導体装置を構成する回路素子を含む層を回路形成部とよぶ。さらに、配線として機能する導電層やアンテナとして機能する導電層を含んでいてもよい。本実施の形態において、回路素子として薄膜トランジスタを用いたが、回路素子として用いるものはこれに限定されず、容量素子、ダイオード、抵抗素子等を用いてもよい。また、これらを適宜組み合わせて用いてもよい。
次に、回路形成部１１を覆うようにフィルム１２を設ける。フィルム（基板、基体とよんでもよい）１２は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、エチレンビニルアセテート、ウレタン、ポリエチレンテレフタラート等の材料、繊維質の材料（例えば紙）からなる。フィルムは、単層のフィルムでもよいし、複数のフィルムが積層したフィルムでもよい。また、その表面には、接着層が設けられていてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。
フィルム１２の表面は、二酸化珪素（シリカ）の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージし、薄膜集積回路を静電気から保護することができる。また、その表面は、炭素を主成分とする材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、フィルム１２は、基材の材料（例えば樹脂）と、二酸化珪素や導 電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。フィルム１２が引っ張ると、延伸する性質を有する材料で形成されている場合、エキスパンドフィルムとも呼ばれる。また、フィルム１２は、例えば、通常の状態ではその接着力が強く、光を照射するとその接着力が弱くなる性質を有することが好ましく、具体的には、紫外光を照射するとその接着力が弱くなるＵＶテープを用いるとよい。
続いて、切断手段１７により、基板１０と回路形成部１１を切断して、開口部８１を形成する。つまり、基板１０と、絶縁膜６１、６６、６９、配線７５とを切断して開口部８１を形成することで、配線７５を分断して配線７７及び配線７８を形成する。なお、切断手段１７とは、ダイサー、レーザー、ワイヤソーなどに相当する。また、この工程では、フィルム１２は切断しない。
次に、基板１０と回路形成部１１とをフィルム１２から分離する。ここで、フィルム１２に光を照射する前に開口部８１の幅を広げるように、フィルム１２を延伸させる。その際、面方向に均等に引っ張るとよい。ここで、フィルム１２は必ずしも延伸させる必要はない。次に、フィルム１２と回路形成部１１との接着力を弱めるためにフィルム１２に光を照射する（図２（Ａ））。フィルム１２がＵＶテープの場合は紫外光を照射する。
次に、第１の基板１０と接するように、第２の基板２０を設ける（図２（Ａ）参照）。本実施の形態では、加熱手段２５により、第２の基板２０を加熱することにより、第１の基板１０の一方の面と第１の基体２０とを接着する。ここで、加熱手段としてホットプレート、ホットローラー等を用いればよい。続いて、第１の基板１０と回路形成部１１とが接着した第２の基板２０をフィルム１２から分離する（図３参照）。この工程により、回路形成部１１とフィルム１２とを分離することができ、図４に示すような半導体装置１１０を形成することができる。
なお、ここではフィルム１２に光を照射してから、第１の基板１０に接するように、第２の基板２０を設けている。しかしながら、本発明はこの順番に制約されず、第１の基板１０と接するように、第２の基板２０を設けて、第２の基板２０を加熱した後に、フィルム１２に光を照射してもよい。
基板２０を曲げることで、図５（Ａ）に示すように、配線７７及び配線７８を接触させ、薄膜トランジスタ同士を導通させることができる。ここで、開口部８１を形成した後でその開口部８１によって露出した部分の導電層７７、７８をさらにテーパー状にパターニングしてもよいし、開口部８１を形成する際にその開口部８１により露出される部分の導電層７７、７８をテーパー状になるように形成してもよい。導電層７７、７８をテーパー状に形成することで、第１の基体２０を曲げたときに、導電層７７と導電層７８の接触面積が広くなり、接触不良を低減することができる。
本実施の形態により作製された薄膜回路を有する半導体装置は、基板を曲げたときのみ配線が接続されるため、基板に対する外力の変化のみで半導体装置の作動・非作動を選択することができる。
本実施の形態に示す半導体装置１１０は、例えば、図５（Ｂ）に示すような湾曲面を有する物体５０１に貼り付けたときには作動するが、取り外すと作動しない半導体装置として活用できる。本実施の形態において、湾曲したときに配線７７及び７８が接触するように半導体装置１１０を物体５０１に貼り付ける。また、光、温度、圧力、湿度などの特定の条件で湾曲する物体に貼りつけておくことにより、ある特定の条件のときに自動的に装置を作動させるという使い方も可能である。また、複数の回路形成部が形成された基板を細く巻くことによって、各回路形成部が接続された細い棒状の電子機器を作製することもできる。
（実施の形態２）
本実施の形態では、実施の形態1において基板表面に対して研削処理及び研磨処理を施す場合の処理工程を説明する。本実施の形態において、図６（Ａ）に示すように第１のフィルム１２を設ける工程までは実施の形態１と同様であるので省略する。
次に、研削手段１４により、第１の基板１０の回路形成部１１と反対の表面を研削する（図６（Ａ）参照）。好適には、基板１０の厚さが１００μｍ以下となるまで研削する。一般的に、この研削工程では、基板１０が固定されたステージと研削手段１４の一方又は両方を回転させることで、第１の基板１０の表面を研削する。研削手段１４とは、例えば、砥石に相当する。ここで、研削工程により生じたごみを除去するために、必要に応じて第１の基板１０の洗浄及び乾燥を行うとよい。
次に、研磨手段１６により、研削した基板１０の表面を研磨する（図６（Ｂ）参照）。好適には、基板１０の厚さが２０μｍ以下となるまで研磨する。この研磨工程も、上記の研削工程と同様に、基板１０が固定されたステージと研磨手段１６の一方又は両方を回転させることで、基板１０の表面を研磨する。研磨手段１６とは、例えば、砥石に相当する。ここで、研削・研磨工程により生じたごみを除去するために、必要に応じて第１の基板１０の洗浄及び乾燥を行うとよい。
その後、実施の形態１と同様に、切断手段１７により、基板１０と回路形成部１１を切断して配線７５を分断して、配線７７、７８を形成する（図７（Ａ）参照）。また、上記の工程では、基板１０の研削工程（図６（Ａ）参照）と研磨工程（図６（Ｂ）参照）が終了した後に、基板１０の切断工程（図７（Ａ）参照）を行っているが、本発明はこの順番に制約されない。基板１０の切断工程を行った後に、基板１０の研削工程と研磨工程を行ってもよい。
この後、実施の形態１と同様に基板１０に接するように第２の基板２０を設け、基板１０と回路形成部１１とをフィルム１２から分離することにより、図７（Ｂ）に示す半導体装置が形成される。本実施の形態のように、基板を研削及び研磨することにより、薄型の半導体装置を提供することができる。
（実施の形態３）
本実施の形態では、実施の形態1において配線上に保護膜を設ける場合の処理工程を説明する。本実施の形態において、図８（Ａ）に示すように配線７１〜７６を形成し、回路形成部１１を形成する工程までは実施の形態１と同様であるので省略する。
次に、図８（Ａ）に示すように、回路形成部１１を覆うように保護膜として機能する絶縁膜１３を設ける。絶縁膜１３は、無機材料又は有機材料（好ましくはエポキシ樹脂）により、単層又は積層で形成する。次に、絶縁膜１３上にフィルム１５を形成する。フィルム１５は、塩化ビニル樹脂、シリコン樹脂などからなり、引っ張ると、延伸する性質を有する。そのため、フィルム１５は、エキスパンドフィルムとも呼ばれる。また、フィルム１５は、通常の状態ではその接着力が強く、光を照射するとその接着力が弱くなる性質を有することが好ましく、具体的には、紫外光を照射するとその接着力が弱くなるＵＶテープを用いるとよい。
続いて、切断手段１７により、第１の基板１０と回路形成部１１を切断して、開口部８１を形成する。つまり、基板１０と、絶縁膜６１、６６、６９、配線７５、絶縁膜１３とを切断して開口部８１を形成することで、配線７５を分断して配線７７及び配線７８を形成する。なお、切断手段とは、ダイサー、レーザー、ワイヤソーなどに相当する。また、この工程では、フィルム１５は切断しない。
次に、実施の形態１と同様に、図９（Ａ）に示すように第１の基板１０と接するように第２の基板２０を設ける。次に、第１の基板１０と回路形成部１１とをフィルム１５から分離する（図９（Ｂ）参照）。続いて、図１０（Ａ）に示すように、開口部８１によって露出した部分の絶縁膜１３をテーパー状にパターニングすることにより、本実施の形態の半導体装置が完成する。本実施の形態の半導体装置は、図１０（Ｂ）に示すように基板を曲げたときに、配線７７及び配線７８が接して半導体装置が作動する。絶縁膜１３をテーパー状に形成することにより、基板を曲げたときに絶縁膜１３がぶつからず、配線７７及び配線７８を接触させることができる。
本実施の形態に示すように、配線上に保護膜を形成することにより半導体装置の強度を向上することができる。
（実施の形態４）
本実施の形態では、接触部の配線を下地膜まで達するように形成する場合について図面を参照して説明する。本実施の形態では、実施の形態１と同様に回路形成部１１を形成する回路素子として薄膜トランジスタを用いる場合について説明する。もちろん、回路素子はこれに限定されない。また、本実施の形態において、第３の絶縁膜６６を形成する工程までは実施の形態１と同様であるので省略する。
第３の絶縁膜６６を形成した後、図１１（Ａ）に示すように薄膜トランジスタ６２〜６６の不純物領域の一部及び下地膜として機能する第１の絶縁膜６１の一部が露出するように開口部を形成する。そして、当該開口部を充填するように導電膜を形成し、当該導電膜をパターン加工して、ソース又はドレイン配線７１〜７６を形成する。本実施の形態では、ソース又はドレイン配線７５の一部が基板１０の開口部分に接する。
次に、回路形成部１１を覆うようにフィルム１２を設ける。フィルム１２は、塩化ビニル樹脂、シリコン樹脂などからなり、引っ張ると、延伸する性質を有する。また、フィルム１２は、通常の状態ではその接着力が強く、光を照射するとその接着力が弱くなる性質を有することが好ましく、具体的には、紫外光を照射するとその接着力が弱くなるＵＶテープを用いるとよい。
続いて、切断手段１７により、第１の基板１０と回路形成部１１を切断して、開口部８１を形成する（図１１（Ｂ）参照）。つまり、第１の基板１０と絶縁膜６１、６６、６９と配線７５とを切断して開口部８１を形成することで、配線７５を分断して配線７７及び配線７８を形成する。なお、切断手段１７とは、ダイサー、レーザー、ワイヤソーなどに相当する。また、この工程では、フィルム１２は切断しない。ここで、切断するとき絶縁膜６６の開口部の側面に配線材料が残るように開口部を形成する。
この後、実施の形態１と同様に第１の基板１０に接するように第２の基板２０を設け、第１の基板１０と回路形成部１１とをフィルム１２から分離する（図１２参照）。以上の工程により、図１３（Ａ）に示すように配線７７及び配線７８が開口部の内側面に形成された半導体装置が形成される。本実施の形態における半導体装置は、図１３（Ｂ）に示すように基板２０を曲げたときのみ配線７７と配線７８を接触し、半導体装置を作動させることができる。
本実施の形態では、絶縁膜６６の開口部の側面に配線が形成されるので、配線７７と配線７８の接触位置のずれの影響なく、配線７７及び配線７８を接触させることができ、配線の接触不良を低減することができる。
（実施の形態５）
本実施の形態では、図４に示すものとは異なる形状の半導体装置の作製方法について図面を参照して説明する。
第１の基板７０１（基体ともよぶ）の一表面に、剥離層７０２を形成する（図１４（Ａ）参照）。第１の基板７０１は、絶縁表面を有する。第１の基板７０１がガラスからなる場合は、その面積や形状に大きな制限はない。そのため、第１の基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形の単結晶シリコン基板を用いる場合と比較すると、大きな優位点である。また、基板７０１がプラスチックからなる場合、作製工程の処理温度に耐えうる耐熱性のプラスチックを用いる必要がある。なお、後述するが、好適には、ガラスからなる第１の基板７０１上に薄膜トランジスタを設けた後、当該薄膜トランジスタを剥離して、プラスチックからなる基板上に設けてもよい。
なお、本工程では、剥離層７０２は、第１の基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法によりパターニングして、選択的に設けてもよい。また、第１の基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、第１の基板７０１に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層７０２を形成してもよい。
剥離層７０２は、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）等から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
次に、剥離層７０２を覆うように、下地となる絶縁層７０３を形成する。絶縁層７０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、窒素を含む酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸素を含む窒化珪素等が該当する。下地となる絶縁層は、第１の基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
次に、絶縁層７０３上に、非晶質半導体層７０４を形成する。非晶質半導体層７０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により形成する。続いて、非晶質半導体層７０４を結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして、結晶質半導体層７０６〜７１０を形成する（図１４（Ｂ）参照）。
結晶質半導体層７０６〜７１０の作成工程の一例について、以下に説明する。まず、プラズマＣＶＤ法を用いて、非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層７０６〜７１０を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、気体レーザ又は固体レーザを用いる。気体レーザと固体レーザは、連続発振又はパルス発振のどちらでもよい。例えば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ4、フォルステライト（Ｍｇ2ＳｉＯ4）、ＹＡｌＯ3、ＧｄＶＯ4、若しくは多結晶（セラミック）のＹＡＧ、Ｙ2Ｏ3、ＹＶＯ4、ＹＡｌＯ3、ＧｄＶＯ4に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されたレーザビームを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。
なお、単結晶のＹＡＧ、ＹＶＯ4、フォルステライト（Ｍｇ2ＳｉＯ4）、ＹＡｌＯ3、ＧｄＶＯ4、若しくは多結晶（セラミック）のＹＡＧ、Ｙ2Ｏ3、ＹＶＯ4、ＹＡｌＯ3、ＧｄＶＯ4に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射することで、結晶化された半導体膜の表面を平坦なものとすることができる。それにより、日に形成するゲート絶縁膜を薄膜化することも可能であり、また、ゲート絶縁膜の耐圧を向上させることに寄与することができる。
なお、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
次に、結晶質半導体層７０６〜７１０を覆うゲート絶縁層７０５を形成する。ゲート絶縁層７０５は、プラズマＣＶＤ法やスパッタリング法により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。なお、ゲート絶縁層は、半導体膜７０６〜７１０に対し高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ2）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面順位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面順位密度が低い絶縁膜を形成することができる。
ゲート絶縁層は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁層の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
また、半導体膜の結晶化の際に半導体膜に対し、連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射しながら一方向に走査して結晶化させて得られた半導体膜７０６〜７１０は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高いトランジスタ（ＴＦＴ）を得ることができる。
次に、ゲート絶縁層７０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、プラズマＣＶＤ法やスパッタリング法により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００ｎｍ〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタルからなる層とタングステンからなる層、窒化タングステンからなる層とタングステンからなる層、窒化モリブデンからなる層とモリブデンからなる層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデンからなる層とアルミニウムからなる層とモリブデンからなる層の積層構造を採用するとよい。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層７１６〜７２５を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、結晶質半導体層７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、結晶質半導体層７０７に、Ｐ型を付与する不純物元素を添加して、不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
次に、ゲート絶縁層７０５と導電層７１６〜７２５を覆うように、絶縁層を形成する。絶縁層は、プラズマＣＶＤ法やスパッタリング法により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７１６〜７２５の側面に接する絶縁層（サイドウォールともよぶ）７３９〜７４３を形成する（図１４（Ｃ）参照）。また、絶縁層７３９〜７４３の作成と同時に、絶縁層７０５をエッチングして、絶縁層７３４〜７３８を形成する。絶縁層７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、そのレジストマスクと絶縁層７３９〜７４３をマスクとして用いて、結晶質半導体層７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１の不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２の不純物領域７２６、７２８、７３０、７３２とを形成する。第１の不純物領域７２７、７２９、７３１、７３３の不純物元素の濃度は、第２の不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎチャネル型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐチャネル型の薄膜トランジスタ７４５が完成する。
続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁層を単層又は積層で形成する（図１５（Ａ）参照）。薄膜トランジスタ７４４〜７４８を覆う絶縁層は、ＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また、置換基として、フルオロ基を用いてもよい。また、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁層が３層構造の場合、１層目の絶縁層７４９として酸化珪素を含む層を形成し、２層目の絶縁層７５０として樹脂を含む層を形成し、３層目の絶縁層７５１として窒化珪素を含む層を形成するとよい。
なお、絶縁層７４９〜７５１を形成する前、又は絶縁層７４９〜７５１のうちの１つ又は複数を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
次に、フォトリソグラフィ法により、絶縁層７４９〜７５１をエッチングして、第２の不純物領域７２６、７２８、７３０、７３２、不純物領域７８５及び剥離層７０２を露出させる開口部６０１〜６０１１を形成する（図１５（Ａ）参照）。続いて、図１５（Ｂ）に示すように開口部６０１〜６１１を充填するように、導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線等として機能する導電層７５２〜７６０を形成する。ここで、配線７５５は薄膜トランジスタ７４５と７４６とを接続する配線である。本実施の形態において、開口部６０６を剥離層７０２が露出するように設けるため、配線７５５の一部は剥離層７０２に接するように形成される。
導電層７５２〜７６０は、プラズマＣＶＤ法やスパッタリング法により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、アルミニウムを主成分とし珪素を含む材料、アルミニウムを主成分とし、ニッケル、炭素及び珪素から選択された１種又は複数種とを含む材料に相当する。導電層７５２〜７６１は、例えば、バリア層と珪素を含むアルミニウム層とバリア層の積層構造、バリア層と珪素を含むアルミニウム層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、アルミニウムシリコンが含むシリコンは、０．１ｗｔ％〜５ｗｔ％とする。また、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムや珪素を含むアルミニウムは、抵抗値が低く、安価であるため、導電層７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムや珪素を含むアルミニウムのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元するため、結晶質半導体層とバリア層の接続不良の発生を抑制することができる。
次に、導電層７５２〜７６０を覆うように、保護膜として機能する絶縁層７７２を形成する（図１５（Ｂ）参照）。絶縁膜７７２は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料（好ましくはエポキシ樹脂）により、単層又は積層で形成する。絶縁層７７２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
次に、剥離層７０２の表面の一部が露出するように、ダイサー、レーザー、ワイヤソーなどにより、絶縁層７０３、７４９、７５０、７５１、７７２をエッチングして開口部７７３、７７４、７９２を形成する（図１６（Ａ）参照）。ここで、開口部７９２を形成することにより、配線７５５が切断され、配線１５１及び配線１５２が形成される。
次に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去する（図１６（Ａ）参照）。エッチング剤は、フッ化ハロゲンを含む気体又は液体を使用する。例えば、三フッ化塩素（ＣｌＦ3）、三フッ化窒素（ＮＦ3）、三フッ化臭素（ＢｒＦ3）、フッ化水素（ＨＦ）がある。なお、エッチング剤として、フッ化水素を使用する場合は、剥離層７０２として、酸化珪素からなる層を用いる。上記工程を経て、薄膜トランジスタ７４４〜７４８を第１の基板７０１から剥離する。
薄膜トランジスタ７４４〜７４８を含む回路形成部７９１が剥離された第１の基板７０１は、コストの削減のために、再利用するとよい。また、絶縁層７７２は、剥離層７０２を除去した後に、回路形成部７９１が飛散しないように設けたものである。回路形成部７９１は小さく薄く軽いために、剥離層７０２を除去した後は、第１の基板７０１に密着していないために飛散しやすい。しかしながら、回路形成部７９１上に絶縁層７７２を形成することで、回路形成部７９１に重みが付き、第１の基板７０１からの飛散を防止することができる。また、回路形成部７９１単体では薄くて軽いが、絶縁層７７２を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
次に、回路形成部７９１の一方の面を、第２の基板７７６に接着させて、第１の基板７０１から完全に剥離する（図１６（Ｂ）参照）。第２の基板７７６は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものである。加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第２の基板７７６と表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。第２の基板７７６がプラスチックからなる場合、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。
本実施の形態により図１７（Ａ）に示すような半導体装置が形成される。本実施の形態により形成された半導体装置は、図７（Ｂ）に示すように、第２の基板７７６を曲げると配線１５１と配線１５２とが接触するため、第２の基板７７６を曲げたときのみ作動させることができる。
（実施の形態６）
本実施の形態では、薄膜トランジスタ、記憶素子及びアンテナとして機能する導電層を有する半導体装置の作製方法について図面を参照して説明する。なお、薄膜トランジスタは同期式カウンタ、電源回路等の半導体装置の各回路を構成する素子である。本実施の形態において、図１８（Ａ）の絶縁膜７５１を形成するまでの工程は実施の形態５と同様であるので省略する。
絶縁膜７５１形成後、フォトリソグラフィ法により、絶縁層７４９〜７５１をエッチングして、第２の不純物領域７２６、７２８、７３０、７３２、不純物領域７８５及び剥離層７０２を露出させる開口部を形成する。続いて、図１８（Ａ）に示すように開口部を充填するように、導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線として機能する導電層１７１〜１７９を形成する。本実施の形態において、配線１７８は剥離層７０２に接するように形成される。
導電層１７１〜１７９を形成した後、導電層１７１〜１７９を覆うように、絶縁層７６２を形成する（図１８（Ｂ）参照）。絶縁層７６２は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。絶縁層７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
続いて、フォトリソグラフィ法により、絶縁層７６２をエッチングして、導電層１７１、１７８、１７９を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成する。導電層は、プラズマＣＶＤ法やスパッタリング法を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層７６３〜７６５を形成する。なお、導電層７６３〜７６５は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層７６３〜７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電層７６３〜７６５を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素又はアンモニア過水を用いるとよい。
次に、導電層７６３〜７６５を覆うように、絶縁層７６６を形成する。絶縁層７６６は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６６は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層７６６をエッチングして、導電層７６３〜７６５を露出させる開口部７６７〜７６９を形成する。
次に、導電層７６５に接し、アンテナとして機能する導電層７７７を形成する（図１９（Ａ）参照）。導電層７７７は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法を用いて、導電性材料により形成する。好ましくは、導電層７７７は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層７７７は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０℃の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００℃の加熱処理を行うとよい。
次に、導電層７６３、７６４に接するように有機化合物を含む層７８７を形成する（図１９（Ｂ）参照）。有機化合物を含む層７８７は、液滴吐出法や蒸着法等により形成する。続いて、有機化合物を含む層７８７に接するように、導電層７７１を形成する。導電層７７１は、スパッタリング法や蒸着法等により形成する。
以上の工程を経て、導電層７６３、有機化合物を含む層７８７及び導電層７７１の積層体からなる記憶素子７８９と、導電層７６４、有機化合物を含む層７８７及び導電層７７１の積層体からなる記憶素子７９０が完成する。
なお、上記の作成工程では、有機化合物を含む層７８７の耐熱性が強くないため、アンテナとして機能する導電層７７７を形成する工程の後に、有機化合物を含む層７８７を形成する工程を行うとよい。
次に、記憶素子７８９、７９０、アンテナとして機能する導電層７７７を覆うように、ＳＯＧ法、液滴吐出法等により、保護層として機能する絶縁層７８２を形成する。絶縁層７８２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料（好ましくはエポキシ樹脂）により形成する。本実施の形態では、薄膜トランジスタ７４４〜７４８、記憶素子７８９、７９０、アンテナとして機能する導電層７７７を含む層を回路形成部７９９とよぶ。
次に、剥離層７０２が露出するように、フォトリソグラフィ法により、絶縁層７０３、７４９、７５０、７５１をエッチングして、開口部７７３、７７４を形成する（図２０（Ａ）
参照）。この後、実施の形態３と同様に、開口部７７３、７７４にエッチング剤を導入して剥離層７０２を除去する（図２０（Ｂ）参照）。そして、回路形成部７９９の一方の面を、第２の基板７７６に接着させて、第１の基板７０１から完全に剥離する（図２１参照）。次に、ダイサー、レーザー、ワイヤソーなどを用いて、開口部２００１を形成する。開口部２００１を形成することにより、導電層１７８が切断され、導電層２００２及び導電層２００３が形成される。本実施の形態により図２０に示すような半導体装置が形成される。図２１に示した半導体装置は、第２の基板７７６を曲げると配線２００２と配線２００３とが接触するため、第２の基板７７６を曲げたときのみアンテナとして機能する導電層７７７と記憶素子７８９とが接続される。従って、本実施の形態により第２の基板７７６を曲げたときは外部との信号のやりとりが行われ、曲げないときには外部との信号のやりとりが行われないような半導体装置を形成することができる。なお、アンテナとして機能する導電層７７７は必ずしも絶縁層７６６の形成後に設ける必要はなく、例えば、絶縁層７６２形成後や絶縁層７８２形成後に設けてもよい。また、アンテナが必要ない場合はアンテナとして機能する導電層は設けなくてよい。例えば、無線で信号の送受信を行わない電子機器に本発明を用いる場合は必ずしも必要ではない。
本実施の形態において、記憶素子７８９、７９０は、一対の導電層間に、有機化合物を含む層が設けられた素子であり、データの書き込みは、一対の導電層を短絡させることにより行う。データの読み出しは、記憶素子７８９、７９０の抵抗値の相違を読み取ることにより行う。記憶素子７８９、７９０は、不揮発性である点、データの書き換えが不可能である点、データの書き込みを行っていない記憶素子がある限り、データの追記が可能である点を特徴とする。また、３層の積層体からなるため、作製が簡単である点を特徴とする。また、積層部分の面積を縮小が容易であるため、高集積化を容易に実現することができる点を特徴とする。
（実施の形態７）
複数の素子を有する半導体装置において、複数の素子の機能の中から使用者が必要な機能を選択して作動させることを可能にする方法について図面を用いて説明する。
フレキシブルな基板上に少なくとも１つの回路素子を有する回路形成部を複数形成する。回路形成部は複数の回路素子からなり、回路形成部同士を電気的に接続することにより機能する。本実施の形態では、薄膜トランジスタを１つずつ有する回路形成部２１０１、２１０２、２１０３を形成する。回路素子としては、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオードなどを用いることができ、これらを適宜組み合わせて用いてもよい。
本実施の形態の薄膜トランジスタは、図２２（Ａ）に示すように基板２１００上に下地膜３０２が形成され、下地膜３０２上にチャネル形成領域３０３〜３０５、ソースまたはドレイン領域として機能する不純物領域３０６〜３０１１及びソースまたはドレイン領域として機能する不純物領域３０６〜３０１１より低い濃度の不純物領域３０１２〜３０１７を有する半導体膜３０２５〜３０２７が形成され、半導体膜上に第１の導電膜３０１８〜３０２１と第２の導電膜３０２２〜３０２４との積層構造で形成されたゲート電極が形成されている。本実施の形態において、当該第１の導電膜３０１８〜３０２１をテーパー状で形成し、第１の導電膜３０２２〜３０２４にのみ重なるように不純物領域３０６〜３０１１より低い濃度の不純物領域３０１２〜３０１７を設ける構造とする（図２２（Ａ）参照）。そして、各薄膜トランジスタ上に絶縁膜を設け、該絶縁膜に各不純物領域３０６〜３０１１の一部が露出する開口部を設け、該絶縁膜上に各不純物領域と接する配線３０２８〜３０３３を形成する。本実施の形態において、配線３０２９と３０３０が接触することにより回路形成部２１０１と２１０２が電気的に接続し、配線３０３１と３０３２とが接触することにより回路形成部２１０２と２１０３が電気的に接続する。
本実施の形態において、図２２（Ａ）に示すように、回路形成部２１０１、２１０２、２１０３の間は開口３０３４、３０３５によって分断されており、回路形成部２１０１、２１０２、２１０３の間隔がそれぞれ異なるように形成する。つまり、回路形成部２１０１、２１０２、２１０３を分断する開口部３０３４、３０３５の幅が異なるように開口する。
このような配置にすることにより、図２２（Ｂ）に示すように回路形成部２１０１と回路形成部２１０２が接するように基板２１００を曲げたときには回路形成部２１０３は接触しないため、回路形成部２１０１と回路形成部２１０２のみを接続することができる。また、回路形成部２１０２と回路形成部２１０３が接触するように、基板２１００を曲げたときは、図２３（Ａ）に示すように全ての回路形成部２１０１、２１０２、２１０３とを接続することができる。また、曲げ方によっては回路形成部２１０２と回路形成部２１０３のみを接続することもできる。
本実施例のように、複数の回路形成部の間隔をそれぞれ異なるように配置することにより、基板２１００の曲げ方により複数の素子の機能の中から機能を選択して作動させることが可能となる。例えば、複数の機能を有するセンサーに利用することで、温度が高くなり温度センサーを切りたくなったとき、その部分の曲げをなくすることで温度センサーのみを停止することができる。本実施の形態の半導体装置を利用することで、非常に簡単な動作で複雑なセンサー機能を制御することが可能である。
本発明の半導体装置は、ＲＦＩＤ、ＩＣタグ、無線チップ、電子タグ、センサー等に利用でき、本発明の半導体装置を用いたものとしてＩＣカードがある。本実施例では、本発明の半導体装置を用いたＩＣカードについて、図２４を参照して説明する。
図２４（Ａ）に本実施の形態のＩＣカードを示す。ＩＣカードは、基板６１０上に形成されたアンテナとして機能する導電層６１２及び回路形成部６１１を有する（図２４（Ａ）参照）。図２４（Ｃ）は、図２４（Ａ）に示す半導体装置１９０１の断面の一部である。基板１０が曲がっていないときは、図２４（Ｃ）に示すように配線２３０１と配線２３０２が接触しないので、ＩＣカード内部のデータの送受信が行われない。なお、基板６１０には、プラスチックからなる基板を用いることが好適である。そうすると、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。
図２４（Ｄ）は、図２４（Ｂ）に示す半導体装置１９０１の断面の一部である。ＩＣカードを曲げた場合、図２４（Ｄ）に示すように配線２３０１と配線２３０２が接触して、ＩＣカード内部のデータの送受信が可能となる。本発明の半導体装置を用いることにより、ＩＣカードを曲げたときのみＩＣカードとしての機能を有することが可能となる。本実施の形態の半導体装置を用いることにより、使用者が容易にデータの送受信の可否を選択でき、使用時以外に外部からデータを読み取られる恐れがなくなりセキュリティを向上させることができる。例えば、本実施の形態で作製したＩＣカードは手で曲げているときには作動するが、鞄の中にいれているときは作動しないといった使い方が可能であり、使用時以外に外部からデータを読み取られる恐れがない。
なお、回路形成部６１１には、非同期カウンタ、命令解析回路、記憶制御回路、記憶回路、電源回路、復調回路、変調回路から選択された１種又は複数種を設けるとよい。また、本実施例のＩＣカードは、アンテナとして機能する導電層６１２を介して、リーダ／ライタと、電磁波の送信又は受信を行う。
（実施の形態８）
本実施の形態は、上記実施の形態で回路素子として用いた薄膜トランジスタの構造と異なる構造を有する薄膜トランジスタの作製方法について説明する。
まず、図２５（Ａ）に示すように、基板上に剥離層２５０１、下地膜２５０２、島状の半導体膜２５０４を形成する。島状の半導体膜２５０４は、非晶質半導体膜を結晶化した後、パターニングを行うことにより形成される。続いて、結晶質半導体膜２５０４を覆うようにゲート絶縁膜２５０５を形成する。続いて、ゲート絶縁膜２５０５上に第１の導電膜１５０５ａ及び第２の導電膜１５０６ａを積層する。
第１の導電膜１５０５ａ及び第２の導電膜１５０６ａとしては、それぞれタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を用いることができる。本実施の形態では、第１の導電膜と第２の導電膜をそれぞれ異なる材料を用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。より具体的には、第１の導電膜として窒化タンタルを３０〜５０ｎｍの厚さに形成し、第２の導電膜としてタングステン膜を３００〜６００ｎｍの厚さに形成する。
次に、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置した露光マスクを用いて形成されたマスクパターンを第２の導電膜上に形成する（図２５（Ａ））。ここで、マスクパターン１５０７ａを形成する方法について図２７を用いながら説明する。
図２７（Ａ）は、露光マスクの一部を拡大した上面図である。また、図２７（Ｂ）は、図２７（Ａ）に対応する露光マスクの一部の断面図である。図２７（Ｂ）には露光マスクと、レジストが全面に塗布形成された基板２５０１とを対応させて図示している。
露光マスクは、透光性の基体１７００上に、クロム（Ｃｒ）やタンタル（Ｔａ）、ＣｒＮｘなどの金属膜からなる遮光部１７０１ａ、１７０１ｂと、補助パターンとして、半透膜１７０２とを有している。遮光部１７０１ａの幅をｔ１とし、遮光部１７０１ｂの幅をｔ２とし、半透膜が設けられた部分１７０２の幅をＳ１とする。なお、遮光部１７０１ａと遮光部１７０１ｂとの間隔がＳ１ということもできる。
本実施の形態では、露光マスクとして、透光性の基体１７００上にＭｏＳｉｘＮｙ（ｘ、ｙは正の整数）からなる半透膜１７０２と、クロム（Ｃｒ）からなる遮光部１７０１ａ、１７０１ｂを設けられたものを用いる。なお、半透膜１７０２は、各露光波長に対して材料を適宜選択すればよい。例えば、Ｆ2エキシマレーザーを用いるときは、ＴａＳｉｘＯｙ（ｘ、ｙは正の整数）を用いればよく、ＡｒＦエキシマレーザーを用いるときは、ＭｏＳｉｘＮｙまたはＴａＳｉｘＯｙを用いればよい。また、ｉ線を用いるときは、ＣｒＯｘＮｙ（ｘ、ｙは正の整数）を用いればよく、ＡｒＦエキシマレーザーを用いるときは、ＣｒＦｘＯｙ（ｘ、ｙは正の整数）またはＭｏＳｉｘＯｙ（ｘ、ｙは正の整数）を用いればよい。
図２７（Ａ）及び図２７（Ｂ）に示す露光マスクを用いてレジスト膜の露光を行うと、遮光部の回り込みや半透膜を通過することによって非露光領域１５０７ａと露光領域１５２０が形成される。
次に、現像を行うと露光領域１５２０が除去され、図２５（Ａ）に示すレジストパターン１５０７ａが得られる。なお、現像後に約２００℃のベークを行ってマスクパターン１５０７ａを変形させてもよい。
また、その他の露光マスクの例として、複数のスリットを有する回折格子パターン１７１２を遮光部１７０１ａと遮光部１７０１ｂとの間に設けた露光マスクの上面図を図２７（Ｃ）に示す。図２７（Ｃ）に示す露光マスクを用いても同様に図２５（Ａ）に示すマスクパターン１５０７ａが得られる。
また、他の露光マスクの例として、遮光部１７０１ａと遮光部１７０１ｂとの間に露光限界以下の間隔を設けた露光マスクの上面図を図２７（Ｄ）に示す。例えば、ｔ１を６μｍ、ｔ２を６μｍ、Ｓ１を１μｍとした露光マスクを用いる。図２７（Ｄ）に示す露光マスクを用いても同様に図２５（Ａ）に示すマスクパターン１５０７ａが得られる。
次に、マスクパターン１５０７ａを用いることにより、第１の導電膜１５０５ａ及び第２の導電膜１５０６ａをパターニングする。
まず、図２５（Ｂ）に示すように、ドライエッチングにより第２の導電膜１５０６ａのエッチングを行う。エッチングガスには、ＣＦ4、ＳＦ6、Ｃｌ2、Ｏ2を用いる。エッチング速度の向上にはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｚｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いる。また、マスクパターン１５０７ａに基づく加工形状において、端部もしくは側壁部をテーパー形状に加工するためには、基板側に負のバイアス電圧を印加する。このエッチングにより、レジストで形成されたマスクパターン１５０７ａは電界で加速されたイオンによりスパッタされ、離間配置されたマスクパターン１５０７ｂとなる。
次に、エッチングガスをＣＦ4、Ｃｌ2に切り替えて第１の導電膜１５０５ａである窒化タンタルのエッチングを行う。このエッチングにより、第１の導電膜１５０５ｂ、第２の導電膜１５０６ｂからなる第１の導電積層パターンが形成される（図２５（Ｃ））。第２の導電膜１５０６ｂの端部におけるテーパー部と、基板２５０１表面との成す角度は１０〜３０度となるようにする。この角度は主に第２の導電膜１５０６ｂの膜厚に応じて決定されるが、本実施の形態ではテーパー部の占める長さが概略０．２〜１．５μｍ、好ましくは０．５〜１μｍとなるようにする。
次に、エッチングガスとして、ＢＣｌ3、Ｃｌ2、Ｏ2を用いて、第２の導電膜１５０６ｂをマスクパターン１５０７ｂに基づいて選択的にエッチングすることにより、第２の導電膜１５０６ｃを形成する。レジストからなるマスクパターン１５０７ｂは電界で加速されたイオンによりスパッタされ、さらにサイズが縮小されたマスクパターン１５０７ｃとなる。また、ここでのエッチングは、基板側に印加するバイアス電圧を低くして第１の導電膜１５０５ｂがエッチングされないようにする。第２の導電膜１５０６ｃの端部は第１の導電膜１５０５ｂよりも内側に後退し、後述するようにその後退量でＬｏｖの長さが決まる。なお、Ｌｏｖとは、結晶質半導体膜２５０４において、第２の導電膜１５０６ｃに覆われていない第１の導電膜１５０５ｂと重なっている領域のことである。このようにして第１の導電膜１５０５ｂ、第２の導電膜１５０６ｃからなる第２の導電積層パターンが形成され、これが結晶質半導体膜２５０４と交差する部位においてゲート電極となる（図２５（Ｄ））。こうして、２つのチャネル形成領域の間隔が２μｍ未満とすることができる。本発明により、マルチゲート構造のＴＦＴが占める面積を縮小して集積することができ、高精細な発光装置を実現することができる。
次に、結晶質半導体膜２５０４に対して、一導電型を付与する不純物元素を添加する。このとき、第２の導電積層パターンを用いて自己整合的にＬＤＤやソース領域やドレイン領域を形成することができる。
図２６（Ａ）は、ゲート電極とオーバーラップするＬＤＤ領域を形成するためのドーピング処理を示す図であり、第２の導電膜１５０６ｃの下方に位置する結晶質半導体膜２５０４に一導電型を付与する不純物元素を添加している。この添加により、第１濃度の不純物領域１５０８ａ、１５０８ｂ、１５０９が形成される。ここで、一導電型を付与する不純物元素は、第２の導電膜１５０６ｃと重なっていない領域の第１の導電膜１５０５ｂを透過して、結晶質半導体膜２５０４に添加されている。本実施の形態では、一導電型を付与する不純物元素としてリン（またはＡｓ）を用い、ｎチャネル型ＴＦＴを作製する。ゲート絶縁膜２５０５や第１の導電膜１５０５ｂの膜厚にもよるが、第１濃度の不純物領域１５０８ａ、１５０８ｂ、１５０９を形成する場合には５０ｋＶ以上の加速電圧を要する。第１濃度の不純物領域１５０８ａ、１５０８ｂ、１５０９は、ＬＤＤ領域を前提とすると、その不純物濃度が１×１０16〜５×１０18／ｃｍ3（ＳＩＭＳ測定でのピーク値）となるようにすればよい。
上記ドーピング処理の際、第２の導電膜１５０６ｃの下方に位置する結晶質半導体膜７０６の領域には、一導電型を付与する不純物元素が添加されず、後に形成されるＴＦＴのチャネル形成領域として機能する部分となる。一導電型を付与する不純物元素が添加されない領域は結晶質半導体膜２５０４に複数、本実施の形態では２つ形成される。本明細書では、この複数の領域（チャネル形成領域）、ここでは２つの領域に挟まれる一導電型を付与する不純物領域を中間不純物領域と呼ぶ。
図２６（Ｂ）は、ゲート電極の外側に位置するソース領域及びドレイン領域を形成するためのドーピング処理を示す図であり、第２の導電積層パターンをマスクとして一導電型を付与する不純物元素を結晶質半導体膜７０６に添加している。この添加により、第２濃度の不純物領域１５１０、１５１１が形成される。ソース領域及びドレイン領域を形成するためのドーピング処理は、加速電圧を３０ｋＶ以下として行なう。第２濃度の不純物領域１５１０の不純物濃度は、１×１０19〜５×１０21／ｃｍ3（ＳＩＭＳ測定でのピーク値）となるようにすればよい。
なお、ドーピングの順序は上記順序に特に限定されず、ソース領域及びドレイン領域を形成するためのドーピング処理を先に行った後、ＬＤＤ領域を形成するためのドーピング処理を行ってもよい。また、本実施の形態ではドーピング処理を２回に分けて異なる濃度の不純物領域の形成を行っているが、処理条件を調節して１回のドーピング処理で異なる濃度の不純物領域の形成を行ってもよい。
以上の工程を経て、２つのチャネル形成領域の間隔が２μｍ未満となる薄膜トランジスタが完成される。本実施の形態により作製されたマルチゲート構造のＴＦＴは、ＴＦＴ自体の占める面積を縮小して集積することができるため、微細な半導体装置を実現することができる。
本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。すなわち、上記実施の形態１〜７で示した材料や形成方法は、本実施の形態でも自由に組み合わせて利用することができる。
本実施例では、非接触でデータのやりとりが可能である半導体装置の適用例に関して図面を参照して以下に説明する。なお、非接触でデータのやりとりが可能である半導体装置は利用の形態によっては、ＲＦＩＤ（Radio Frequency Identification）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Radio Frequency）、無線タグ、電子タグまたは無線チップともよばれる。
無線チップ８０は、非接触でデータを交信する機能を有し、電源回路８１０、クロック発生回路８２、データ復調回路８３、データ変調回路８４、他の回路を制御する制御回路８５、記憶回路８６およびアンテナ８７を有している（図２８（Ａ））。なお、記憶回路は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。
リーダ／ライタ８８から電波として送られてきた信号は、アンテナ８７において電磁誘導により交流の電気信号に変換される。電源回路８１０では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路８２は、アンテナ８７から入力された交流信号を基に、各種クロック信号を生成し、制御回路８５に供給する。復調回路８３では、当該交流の電気信号を復調し、制御回路８５に供給する。制御回路８５では、入力された信号に従って各種演算処理を行う。記憶回路８６では、制御回路８５において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路８５から変調回路８４にデータが送られ、変調回路８４から当該データに従ってアンテナ８７に負荷変調を加えることができる。リーダ／ライタ８８は、アンテナ８７に加えられた負荷変調を電波で受け取ることにより、結果的にデータを読み取ることが可能となる。本実施の形態で説明した半導体装置を例えば、クロック発生回路８２と制御回路８５の接続部分に用いることで、曲げたときには動作し、曲げないときには動作しない無線チップを作製することができる。本実施の形態に示した半導体装置は、クロック発生回路８２と制御回路８５の接続部分に限らず、配線と配線の接続部分であればどこに用いてもよい。
また、無線チップは、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
上記実施の形態で示した構成を用いることによって、曲面を有する物体に貼り付けたときには半導体装置が動作し、はがしたときには動作しない無線チップを形成することが可能となる。
上記無線チップの利用形態の一例を示す。商品３２６をベルトコンベアにより搬送する際に、リーダ／ライタ３２０と、商品３２６に設けられた無線チップ３２７〜３２９を用いて、該商品３２６の検品を行うことができる（図２８（Ｃ））。このように、システムにＲＦＩＤを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。上記実施の形態１〜７に示した半導体装置を用いた無線チップは、商品３２６にとりつけられていないときには作動しないため、搬送中に無線チップ３２７が商品からはがれてしまった場合は回路間をつなぐ配線が接触しないため無線チップは作動しない。ここで、必ずしも無線チップ３２７が商品から全てはがれている必要はなく、部分的にはがれている場合も回路間をつなぐ配線が接触しないため無線チップは作動しない。従って、はがれてしまった場合にもデータの送受信が行われる通常の無線チップと異なり、本実施例の無線チップを用いると商品の検品が誤って行われることがない。
曲げることで半導体装置の機能の作動又は停止を選択できるという機能を活用することにより、本発明の半導体装置の用途は広範にわたる。例えば、包装用容器類（包装紙やボトル等、図２９（Ａ）、（Ｂ）参照）、乗物類（自転車等、図２９（Ｃ）参照）、装身具（鞄や眼鏡等）、食品類（果物等、図２９（Ｄ）参照）、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末等）等に貼り付けたりして活用される。例えば、包装容器類なら、包装容器類を構成する有機樹脂に、貼り付けたりする。また、半導体装置が含む記憶回路に識別番号を記憶させることにより半導体装置に識別機能を持たせれば、半導体装置の用途はさらに広がる。例えば、本発明の半導体装置を、物品管理システム、認証機能システム、流通システム等に活用することにより、システムの高機能化、多機能化、付加価値化を図ることができる。本実施例は、他の実施の形態、他の実施例と自由に組み合わせることができる。
本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の作製工程を説明する図。 本発明の半導体装置の使用形態を説明する図。 薄膜トランジスタの作製工程の例を説明する図。 薄膜トランジスタの作製工程の例を説明する図。 薄膜トランジスタの作製工程の例を説明する図。 本発明の半導体装置の使用形態を説明する図。 本発明の半導体装置の使用形態を説明する図。
符号の説明
１０ 基板
１１ 回路形成部
２０ 基板
７７ 配線
７８ 配線
５０１ 物体

Claims (5)

  1. 基板に対する外力の変化によって作動または非作動が選択される半導体装置であって、
    前記基板上に設けられた複数の回路素子と、
    前記複数の回路素子上に設けられた絶縁膜と、
    前記絶縁膜上に設けられた前記複数の回路素子同士を接続する複数の配線と、を有し、
    前記絶縁膜は、開口部を有し、
    前記絶縁膜が有する開口部において、前記配線は分断され、
    前記基板を曲げたとき、前記分断された配線同士が接触して、前記複数の回路素子のうち少なくとも２つの回路素子が電気的に接続されることによって作動し、
    前記基板を曲げないとき、前記分断された配線同士が非接触となり、非作動となることを特徴とする半導体装置。
  2. 基板に対する外力の変化によって作動または非作動が選択される半導体装置であって、
    前記基板上に設けられた複数の回路素子と、
    前記複数の回路素子上に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に設けられた前記複数の回路素子同士を接続する複数の配線と、
    前記配線上に設けられた第２の絶縁膜と、を有し、
    前記第１の絶縁膜は、開口部を有し、
    前記第１の絶縁膜が有する開口部において、前記配線は分断され、
    前記基板を曲げたとき、前記分断された配線同士が接触して、前記複数の回路素子のうち少なくとも２つの回路素子が電気的に接続されることによって作動し、
    前記基板を曲げないとき、前記分断された配線同士が非接触となり、非作動となることを特徴とする半導体装置。
  3. 基板に対する外力の変化によって作動または非作動が選択される半導体装置であって、
    前記基板上に設けられた複数の回路素子と、
    前記複数の回路素子上に設けられた絶縁膜と、
    前記絶縁膜上に設けられた前記複数の回路素子同士を接続する複数の配線と、を有し、
    前記絶縁膜は、開口部を有し、
    前記絶縁膜が有する開口部において、前記配線は分断され、
    前記配線の一部は、前記開口部の側面に接するように形成され、
    前記基板を曲げたとき、前記分断された配線同士が接触して、前記複数の回路素子のうち少なくとも２つの回路素子が電気的に接続されることによって作動し、
    前記基板を曲げないとき、前記分断された配線同士が非接触となり、非作動となることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記複数の回路素子は、薄膜トランジスタ、容量素子、ダイオード、及び抵抗素子のいずれか一種又は複数種であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記基板は、プラスチック基板であることを特徴とする半導体装置。
JP2005158226A 2005-05-30 2005-05-30 半導体装置 Expired - Fee Related JP4619199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005158226A JP4619199B2 (ja) 2005-05-30 2005-05-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005158226A JP4619199B2 (ja) 2005-05-30 2005-05-30 半導体装置

Publications (3)

Publication Number Publication Date
JP2006332569A JP2006332569A (ja) 2006-12-07
JP2006332569A5 JP2006332569A5 (ja) 2008-05-01
JP4619199B2 true JP4619199B2 (ja) 2011-01-26

Family

ID=37553902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158226A Expired - Fee Related JP4619199B2 (ja) 2005-05-30 2005-05-30 半導体装置

Country Status (1)

Country Link
JP (1) JP4619199B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5646948B2 (ja) * 2010-10-19 2014-12-24 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098212A (ja) * 1995-06-14 1997-01-10 Matsushita Electron Corp 半導体装置およびその製造方法
JP2002093944A (ja) * 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098212A (ja) * 1995-06-14 1997-01-10 Matsushita Electron Corp 半導体装置およびその製造方法
JP2002093944A (ja) * 2000-09-11 2002-03-29 Oki Electric Ind Co Ltd 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006332569A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
JP5376706B2 (ja) 半導体装置の作製方法
KR101191094B1 (ko) 무선 칩 및 그 제조 방법
US7736964B2 (en) Semiconductor device, and method for manufacturing the same
JP5041984B2 (ja) 整流回路、電源回路及び半導体装置
CN1874060B (zh) 天线制造方法和半导体装置制造方法
US20090065588A1 (en) Semiconductor Device, Manufacturing Method Thereof, and Manufacturing Method of Antenna
US8252643B2 (en) Semiconductor device and manufacturing method thereof
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
JP5437590B2 (ja) 半導体装置
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
US8928131B2 (en) Semiconductor device and manufacturing method thereof
JP4942959B2 (ja) レーザ照射装置およびレーザ照射方法
JP2008211144A (ja) 半導体装置の作製方法及び半導体装置
JP5030470B2 (ja) 半導体装置の作製方法
JP4619199B2 (ja) 半導体装置
JP4749102B2 (ja) 半導体装置の作製方法
JP5063097B2 (ja) 半導体装置およびその作製方法
JP2008135729A (ja) 記憶装置及び記憶装置の駆動方法
JP4908936B2 (ja) 半導体装置の作製方法
JP2007012033A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees