JP2007012033A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP2007012033A JP2007012033A JP2006138503A JP2006138503A JP2007012033A JP 2007012033 A JP2007012033 A JP 2007012033A JP 2006138503 A JP2006138503 A JP 2006138503A JP 2006138503 A JP2006138503 A JP 2006138503A JP 2007012033 A JP2007012033 A JP 2007012033A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- forming
- substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】トランジスタと、トランジスタ上に設けられた絶縁層と、絶縁層に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層(ソース配線又はドレイン配線に相当)と、絶縁層及び第1の導電層上に設けられた第1の樹脂層と、第1の樹脂層に設けられた開口部を介して、第1の導電層に電気的に接続された導電性粒子を含む層と、第2の樹脂層及びアンテナとして機能する第2の導電層が設けられた基板とを有する。上記構成の半導体装置において、第2の導電層は、導電性粒子を含む層を介して、第1の導電層に電気的に接続されている。また、第2の樹脂層は、第1の樹脂層上に設けられている。
【選択図】図4
Description
本発明の半導体装置の作製方法について、図1〜4の断面図と図5、6の上面図を参照して説明する。なお、図1(B)、図2(A)、図2(B)は、図5(A)〜(C)の上面図の点Aから点Bの断面図に相当する。また、図2(C)、図3(B)は、図6(B)、(C)の上面図の点Aから点Bの断面図に相当する。
上記の本発明の半導体装置の作製方法において、作製工程の順番を変えてもよい。そこで以下には、作製工程の順番を変えた場合の一例について、図1、3、4、7を用いて説明する。
本発明の半導体装置の作製方法について、図1、8〜10を参照して説明する。
Claims (13)
- トランジスタと、
前記トランジスタ上に設けられた絶縁層と、
前記絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記絶縁層上に設けられた第1の樹脂層と、
前記第1の樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された導電性粒子を含む層と、
第2の樹脂層とアンテナとして機能する第2の導電層が設けられた基板とを有し、
前記第2の導電層は、前記導電性粒子を含む層を介して、前記第1の導電層と電気的に接続され、
前記基板は、前記第2の樹脂層を介して、前記第1の樹脂層上に設けられていることを特徴とする半導体装置。 - トランジスタと、
前記トランジスタ上に設けられた絶縁層と、
前記絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記絶縁層上に設けられた第1の樹脂層と、
前記第1の樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された導電性粒子を含む層と、
第2の樹脂層とアンテナとして機能する第2の導電層が設けられた基板とを有し、
前記第2の導電層は、前記第2の樹脂層と前記導電性粒子を含む層を介して、前記第1の導電層と電気的に接続され、
前記基板は、前記第2の樹脂層を介して、前記第1の樹脂層上に設けられていることを特徴とする半導体装置。 - トランジスタと、
前記トランジスタ上に設けられた絶縁層と、
前記絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記絶縁層上に設けられた第1の樹脂層と、
前記第1の樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された第1の導電性粒子を含む第1の層と、
第2の樹脂層、アンテナとして機能する第2の導電層及び第2の導電性粒子を含む第2の層が設けられた基板とを有し、
前記第2の導電層は、前記第2の導電性粒子を含む第2の層、前記第2の樹脂層及び前記第1の導電性粒子を含む第1の層を介して、前記第1の導電層と電気的に接続され、
前記基板は、前記第2の樹脂層を介して、前記第1の樹脂層上に設けられていることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記導電性粒子を含む層は、銀粒子を含むことを特徴とする半導体装置。 - 請求項3において、
前記第1の導電性粒子を含む第1の層と前記第2の導電性粒子を含む第2の層の一方又は両方は、銀粒子を含むことを特徴とする半導体装置。 - 第1の基板上に剥離層を形成し、
前記剥離層上にトランジスタを形成し、
前記トランジスタ上に絶縁層を形成し、
前記絶縁層に第1の開口部を形成して、前記トランジスタのソース領域又はドレイン領域に電気的に接続される第1の導電層を形成し、
前記絶縁層上に、第1の樹脂層を形成し、
少なくとも前記剥離層の一部が露出するような第2の開口部を形成し、
前記第1の導電層に接するように、導電性粒子を含む層を形成し、
アンテナとして機能する第2の導電層が設けられた第2の基板上に、第2の樹脂層を形成し、
前記導電性粒子を含む層を介して、前記第1の導電層と前記第2の導電層を電気的に接続させると共に、前記第1の基板から前記トランジスタを含む積層体を分離することを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を形成し、
前記剥離層上にトランジスタを形成し、
前記トランジスタ上に絶縁層を形成し、
前記絶縁層に第1の開口部を形成して、前記トランジスタのソース領域又はドレイン領域に電気的に接続される第1の導電層を形成し、
前記絶縁層上に、第1の樹脂層を形成し、
前記第1の樹脂層上に、第2の樹脂層を形成し、
少なくとも前記剥離層の一部が露出するような第2の開口部を形成し、
前記第1の導電層に接するように、導電性粒子を含む層を形成し、
前記導電性粒子を含む層を介して、前記第1の導電層と第2の基板上に設けられたアンテナとして機能する第2の導電層を電気的に接続させると共に、前記第1の基板から前記トランジスタを含む積層体を分離することを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を形成し、
前記剥離層上にトランジスタを形成し、
前記トランジスタ上に絶縁層を形成し、
前記絶縁層に第1の開口部を形成して、前記トランジスタのソース領域又はドレイン領域に電気的に接続される第1の導電層を形成し、
前記絶縁層上に、第1の樹脂層を形成し、
前記第1の導電層に接するように、導電性粒子を含む層を形成し、
少なくとも前記剥離層の一部が露出するような第2の開口部を形成し、
アンテナとして機能する第2の導電層が設けられた第2の基板に、第2の樹脂層を形成し、
前記第2の樹脂層と導電性粒子を含む層を介して、前記第1の導電層と前記第2の導電層を電気的に接続させると共に、前記第1の基板から前記トランジスタを含む積層体を分離することを特徴とする半導体装置の作製方法。 - 第1の基板上に剥離層を形成し、
前記剥離層上にトランジスタを形成し、
前記トランジスタ上に絶縁層を形成し、
前記絶縁層に第1の開口部を形成して、前記トランジスタのソース領域又はドレイン領域に電気的に接続される第1の導電層を形成し、
前記絶縁層上に、第1の樹脂層を形成し、
前記第1の導電層に接するように、第1の導電性粒子を含む第1の層を形成し、
少なくとも前記剥離層の一部が露出するような第2の開口部を形成し、
アンテナとして機能する第2の導電層が設けられた第2の基板に、第2の導電性粒子を含む第2の層と第2の樹脂層を形成し、
前記第1の導電性粒子を含む第1の層、前記第2の導電性粒子を含む第2の層及び第2の樹脂層を介して、前記第1の導電層と第2の導電層を電気的に接続させると共に、前記第1の基板から前記トランジスタを含む積層体を分離することを特徴とする半導体装置の作製方法。 - 請求項6乃至請求項8のいずれか1項において、
前記導電性粒子を含む層として、銀粒子を含む層を形成することを特徴とする半導体装置の作製方法。 - 請求項9において、
前記第1の導電性粒子を含む第1の層と前記第2の導電性粒子を含む第2の層の一方又は両方として、銀粒子を含む層を形成することを特徴とする半導体装置の作製方法。 - 請求項6乃至請求項11のいずれか1項において、
前記剥離層として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。 - 請求項6乃至請求項12のいずれか1項において、
前記第2の開口部は、レーザービームを用いて形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006138503A JP5004503B2 (ja) | 2005-05-31 | 2006-05-18 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158423 | 2005-05-31 | ||
JP2005158423 | 2005-05-31 | ||
JP2006138503A JP5004503B2 (ja) | 2005-05-31 | 2006-05-18 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012098338A Division JP5331917B2 (ja) | 2005-05-31 | 2012-04-24 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007012033A true JP2007012033A (ja) | 2007-01-18 |
JP2007012033A5 JP2007012033A5 (ja) | 2009-06-18 |
JP5004503B2 JP5004503B2 (ja) | 2012-08-22 |
Family
ID=37750370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006138503A Expired - Fee Related JP5004503B2 (ja) | 2005-05-31 | 2006-05-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5004503B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251555A (ja) * | 2008-06-06 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10302037A (ja) * | 1997-04-23 | 1998-11-13 | Nippon Dry Chem Co Ltd | Idタグ |
JP2000200334A (ja) * | 1998-11-05 | 2000-07-18 | Sony Corp | 非接触型icラベルおよびその製造方法 |
JP2002164354A (ja) * | 2000-09-14 | 2002-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2003529223A (ja) * | 2000-03-28 | 2003-09-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プログラム可能な記憶素子を有する集積回路 |
JP2004221284A (ja) * | 2003-01-14 | 2004-08-05 | Canon Inc | 回路及びアンテナが形成された基板 |
JP2005056362A (ja) * | 2003-08-07 | 2005-03-03 | Seiko Precision Inc | Icタグ |
-
2006
- 2006-05-18 JP JP2006138503A patent/JP5004503B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10302037A (ja) * | 1997-04-23 | 1998-11-13 | Nippon Dry Chem Co Ltd | Idタグ |
JP2000200334A (ja) * | 1998-11-05 | 2000-07-18 | Sony Corp | 非接触型icラベルおよびその製造方法 |
JP2003529223A (ja) * | 2000-03-28 | 2003-09-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | プログラム可能な記憶素子を有する集積回路 |
JP2002164354A (ja) * | 2000-09-14 | 2002-06-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2004221284A (ja) * | 2003-01-14 | 2004-08-05 | Canon Inc | 回路及びアンテナが形成された基板 |
JP2005056362A (ja) * | 2003-08-07 | 2005-03-03 | Seiko Precision Inc | Icタグ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251555A (ja) * | 2008-06-06 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5004503B2 (ja) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5331917B2 (ja) | 半導体装置 | |
US7727859B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI431730B (zh) | 半導體裝置和其製造方法 | |
TWI447822B (zh) | 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法 | |
JP5487257B2 (ja) | 半導体装置の作製方法 | |
JP5600714B2 (ja) | 半導体装置の作製方法 | |
KR20120102819A (ko) | 반도체 디바이스 및 이의 제작 방법 | |
CN100576480C (zh) | 半导体器件的制造方法 | |
US7719103B2 (en) | Semiconductor device | |
JP5030470B2 (ja) | 半導体装置の作製方法 | |
JP5004503B2 (ja) | 半導体装置 | |
JP5159053B2 (ja) | 半導体装置 | |
JP4845623B2 (ja) | 半導体装置の作製方法 | |
JP5352048B2 (ja) | 半導体装置の作製方法 | |
JP5084177B2 (ja) | 半導体装置 | |
JP5004537B2 (ja) | 半導体装置 | |
JP5127167B2 (ja) | 半導体装置及びその作製方法 | |
JP4845592B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5004503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |