JP2004221284A - 回路及びアンテナが形成された基板 - Google Patents
回路及びアンテナが形成された基板 Download PDFInfo
- Publication number
- JP2004221284A JP2004221284A JP2003006369A JP2003006369A JP2004221284A JP 2004221284 A JP2004221284 A JP 2004221284A JP 2003006369 A JP2003006369 A JP 2003006369A JP 2003006369 A JP2003006369 A JP 2003006369A JP 2004221284 A JP2004221284 A JP 2004221284A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- antenna
- circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】回路及びアンテナが形成された薄型の基板を作製すること。
【解決手段】回路３が形成された半導体層１０ａと、アンテナ１が形成されたアンテナ基板１０ｂと、を備え、半導体層１０ａとアンテナ基板１０ｂは結合されており、半導体層１０ａは、分離層を含む基板を該分離層で分離して形成されている。
【選択図】 図１
【解決手段】回路３が形成された半導体層１０ａと、アンテナ１が形成されたアンテナ基板１０ｂと、を備え、半導体層１０ａとアンテナ基板１０ｂは結合されており、半導体層１０ａは、分離層を含む基板を該分離層で分離して形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、回路及びアンテナが形成された基板に関する。
【０００２】
【従来の技術】
ＩＣが搭載されたカード型、タグ型又はコイン型等の無線タグは、豊富な情報量と高いセキュリティ性能とを備えているため、交通、流通、及び情報通信分野等で普及が進んでいる。その中でも、基体に外部端子を設けないで、電力供給と信号の送受信とを無線方式によって行う非接触式の無線タグは、接続端子から入り込む静電気によるデータの破壊、接触不良によるデータの誤り、及び送受信不能等の問題が発生しないため、最近注目を集めている。
【０００３】
これらの無線方式を用いた非接触式の無線タグの実用例としては、例えば、かざすだけで駅の改札を通過できるＳＵＩＫＡカード、鍵の偽造を防止できる車のキー等がある。また、その構造としては、例えば、図９に示すように、ＩＣチップ５１とＩＣチップ５１のパッド部に接続された無線通信用アンテナコイル５２とを含む回路モジュールを、塩化ビニル樹脂等の外装材５３の熱融着で固定した構造等が提案されている。
【０００４】
無線タグは、一般的に、巻線コイル、絶縁基板上に導電性ペーストしたもの、及び金属膜等によってパターンが形成されたもの等が用いられている。より小型の無線タグを実現するために、例えば、特開２００１−２５７２９２号公報に記載されているように、ＩＣチップ上にアンテナコイルを形成した無線タグも提案されている。これらの無線タグの特徴は、無線通信によって、リーダーから無線タグに書かれている情報を読み出したり、書き込んだりすることである。無線タグは、ＩＣカード等の薄型デバイスに搭載する際には、曲げ強度が強いことが必要とされる。これは、ＩＣカードのようにユーザが携帯して用いるような場合には、収容時に曲げの力が加わる場合があり、曲がっても割れないように、薄膜化して柔軟性を持たせることが必要だからである。
【０００５】
半導体層を薄膜化する半導体チップとしては、貼り合せ基板を用いた技術が、特開２００２−２３１９０９号公報に開示されている。この技術は、半導体装置の微細化・高集積化、及びチップ発熱密度の飛躍的な増大等によって、薄型デバイスに搭載されるＬＳＩチップにおいて、その放熱性及び機械的な柔軟性の点から薄層化が求められているため有効である。
【特許文献１】
特開２００１−２５７２９２号公報
【特許文献２】
特開２００２−２３１９０９号公報
【特許文献３】
特開２００２−０８３８９４号公報
【発明が解決しようとする課題】
しかしながら、特開２００１−２５７２９２号公報に記載された上記の無線タグは、Ｓｉ基板上に作成されるため、半導体層を薄膜化することが困難である。また、無線タグに用いられるアンテナコイルを作成するプロセスは、数μｍ以上の比較的大きなスケールで加工し、酸性の溶液に基板をさらす電着プロセスであるのに対して、無線通信回路を形成するプロセスは、サブミクロン以下の比較的小さなスケールに加工し、スパッタリング、ドライエッチング等の真空技術が主として用いられる半導体プロセスである。そのため、これらの異なるプロセスを同一基板上で混合して用いると、プロセスが複雑になる等の問題点がある。特に、特開２００２−０８３８９４号公報に開示されているように、アンテナコイルを半導体回路が形成された基板上に作成する場合には、電着プロセス中に、下部の半導体回路がダメージを受ける可能性がある。
【０００６】
また、特開２００２−２３１９０９号公報に開示された方法は、ＩＣチップの半導体回路の部分を薄膜化することはできるが、上記のように無線タグに用いられるアンテナコイルと無線通信回路とを同一基板上で形成する場合の問題点を有する。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、回路及びアンテナ形成された薄型の基板を作製することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の第１の側面は、回路が形成された半導体層と、アンテナが形成されたアンテナ基板と、を備え、前記半導体層と前記アンテナ基板は結合されており、前記半導体層は、分離層を含む基板を該分離層で分離して形成されていることを特徴とする。
【０００９】
本発明の第２の側面は、回路が形成された半導体層と、アンテナが形成されたアンテナ基板と、を備え、前記半導体層と前記アンテナ基板は結合されており、前記半導体層の膜厚は、５０μｍ以下であることを特徴とする。
【００１０】
本発明の第３の側面は、回路が形成された半導体層と、アンテナが形成されたアンテナ基板と、を備え、前記半導体層と前記アンテナ基板は結合されており、前記半導体層の膜厚は、２０μｍ以下であることを特徴とする。
【００１１】
本発明の好適な実施の形態によれば、前記半導体層と前記アンテナ基板とを結合する結合層を更に備えることが好ましい。
【００１２】
本発明の好適な実施の形態によれば、前記結合層は、接着剤であることが好ましい。
【００１３】
本発明の好適な実施の形態によれば、前記アンテナは、渦巻状のアンテナコイルであることが好ましい。
【００１４】
本発明の好適な実施の形態によれば、前記回路は前記アンテナと電気的に接続されており、前記アンテナを利用して電波を送受信することが好ましい。
【００１５】
本発明の第４の側面は、基板の製造方法に係り、半導体層及び分離層を有し前記半導体層が前記分離層の上に配置された部材を準備する工程と、アンテナが形成されたアンテナ基板を準備する工程と、前記部材の前記半導体層側を前記基板に直接又は接合層を介して接合して接合基板を作製する工程と、を含むことを特徴とする。
【００１６】
本発明の好適な実施の形態によれば、前記接合基板を前記分離層で分離する工程を更に含むことが好ましい。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００１８】
［第１の実施形態］
以下、本発明の第１の実施の形態に係る基板について説明する。図１は、本発明の好適な第１の実施形態に係る基板としてのデバイス１０の断面図である。デバイス１０は、回路３が形成された半導体層１０ａと、半導体層１０ａと結合されて電波の送受信を行うためのアンテナ１が形成されたアンテナ基板１０ｂと、を備える。半導体層１０ａは、分離層で分離された部分を含む。半導体層１０ａとアンテナ基板１０ｂとは、結合層２によって結合されるのが望ましいが、本発明はこれに限定されない。例えば、結合層２を用いる代わりに、半導体層１０ａとアンテナ基板１０ｂとを接触させた後に、熱処理等を行うことによって、両者を貼り合わせてもよい。また、本発明の好適な実施の形態に係るデバイス１０は、電波の送信及び受信の少なくとも一方を行う様々な装置に適用することができる。以下、本発明においては、その一例として、無線通信を行う装置に適用する場合について説明する。
【００１９】
図１において、アンテナ１は、アンテナ基板１０ｂに形成されて電波の送信及び受信の少なくとも一方を行うために用いられる。アンテナ１は、電波の送信及び受信の少なくとも一方を行う部材として用いられる任意の材料を用いることができるが、例えば、銅等の金属材料を用いるのが望ましい。また、アンテナ１の厚さは、特に限定しないが、５μｍが例として挙げられる。
【００２０】
結合層２は、半導体層１０ａとアンテナ基板１０ｂとを接着する任意の接着剤を用いることができる。例えば、結合層２は、アンテナ１で送受信した電波を用いて、半導体層１０ａに形成された回路３によって通信を行うために、導電性の接着剤（例えば、ベースの樹脂に金属の導電微粒子を配合したもの）を用いることが望ましい。ここで、ベースの樹脂としては、エポキシ、ウレタン、アクリル等があるが、エポキシを用いるのが望ましい。導電性粒子としては、金、銀、ニッケル、カーボン等を用いるのが望ましい。具体的には、銀（Ａｇ）粒子表面を絶縁樹脂で被覆したマイクロカプセル（ＭＣ）フィラーを均一分散させた接着剤が好ましく、低コスト、環境に優しい等のメリットを有する。また、アンテナ１の厚さは、特に限定しないが、１５μｍが例として挙げられる。
【００２１】
回路３は、半導体層１０ａに形成可能な回路、例えば、電子回路、発振回路、光導波路、各種センサー等を含む。また、回路３は、ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオード、コイル、キャパシタ、受／発光素子等の素子を含む。また、回路３は、無線通信を行う装置に適用される場合には、無線回路部やＩＤ認証回路等が形成されるのが好ましい。
【００２２】
半導体層１０ａは、例えば、半導体集積回路が形成される場合には、半導体基板から分離されたものであることが望ましい。半導体基板としては、例えば、シリコン等の単体の半導体、又はガリウム砒素等の化合物半導体を用いることができる。また、半導体層は、分離層を含む基板を該分離層で分離して形成される。従って、半導体層は、その膜厚が極めて薄いという顕著な特徴を有する。具体的には、半導体層１０ａの膜厚は、特に限定しないが、５０μｍ以下であるのが好ましく、更に好適には２０μｍであるのが好ましい。
【００２３】
アンテナ基板１０ｂは、その内部にアンテナ１を含み、例えば、無線通信に用いられる場合には、誘電体基板であることが望ましい。
【００２４】
デバイス１０は、半導体層１０ａとアンテナ基板１０ｂとを貼り合わせてもよいし、図１に示すように、結合層２で接着してもよい。また、本実施形態に係るデバイス１０は、半導体層の膜厚が極めて薄いため、結果として全体の膜厚が非常に薄いという特徴を有する。例えば、デバイス１０の全膜厚は、特に限定しないが、１００μｍ以下であるのが好ましく、更に好適には５０μｍ以下（例えば２５μｍ）であるのが好ましい。デバイス１０の製造方法としては、デバイス・レイヤー・トランスファー（ＤＬＴ）プロセスを用いるのが好適である。
【００２５】
図２は、図１のデバイス１０を上から見たときの平面図である。アンテナ１は、例えば、無線通信用のアンテナとして用いる場合には、図１に示すように渦巻状のアンテナコイルとして形成されるのが望ましい。このアンテナコイルの巻数は、本実施形態では特に限定されず、回路３にインダクタンスを導入したり、磁束を形成したり、磁束の変化による動作等に応じて決定されうる。また、例えば、回路３が高周波回路として用いられる等の場合には、数分の一の巻数で構成することもできる。また、アンテナ１は、パッド１０１、１０２を介して半導体層１０ａと接続されるのが望ましい。パッド１０１、１０２は、アンテナ１と半導体層１０ａとの間で、良好な電気的接触を得るために、導電性の材料を用いるのが望ましい。
【００２６】
［基板の作製方法］
以下、本発明の第１の実施の形態に係る結合基板を作製する方法について説明する。図７は、本発明の好適な実施の形態に係るデバイス１０の製造方法を説明するための図である。図７（ａ）〜（ｆ）は、無線回路等を含む回路３を、第１基板１０ａとして形成するプロセスを示す。また、図７（１）〜（３）は、アンテナ１を第２基板１０ｂに形成するプロセスを示す。また、図７（ｇ）、（ｈ）は、図７（ｆ）の第１基板７０１と、図７（３）の第２基板７０２と、を貼り合わせるプロセス示す。また、本実施形態に係るデバイス１０の製造方法は、デバイス・レイヤー・トランスファー（ＤＬＴ）技術を用いることを特徴とする。
【００２７】
図７（ａ）に示す工程では、半導体領域を有するＳｉシード基板１００を用意する。Ｓｉシード基板としては、例えば、単結晶シリコンを用いることができる。
【００２８】
図７（ｂ）に示す工程では、第１の陽極酸化処理によって、Ｓｉシード基板１００に第１多孔質Ｓｉ層１１を形成し、更に、図７（ｃ）に示す工程では、第２の陽極酸化処理によって、Ｓｉシード基板１００に第２多孔質Ｓｉ層１２を形成する。なお、陽極酸化処理によって、Ｓｉシード基板１００に多孔質Ｓｉ層を形成する場合には、多孔質Ｓｉ層を一層で構成してもよいし、上記のように多孔度の異なる複数の層で構成してもよい。また、多孔質Ｓｉ層を多孔度の異なる複数の層で構成する場合は、例えば、Ｓｉシード基板１００の半導体領域側から、例えば、高多孔度層、低多孔度層等の順に形成して２層構成にしてもよいし、Ｓｉシード基板１００の半導体領域側から、例えば、第１の低多孔度層、高多孔度層、第２の低多孔度層等の順に形成して、３層構成にしてもよい。また、３層構成以上の複数層で構成してもよい。高多孔度層の多孔度は、特に限定しないが、例えば、１０％〜９０％の範囲であるのが好ましい。低多孔度層の多孔度は、特に限定しないが、例えば、０％〜７０％の範囲であるのが好ましい。また、上記の低多孔度層及び高多孔度層の形成順序は、一例として示したものに過ぎず、任意の順序で形成することができる。多孔度の異なる複数の層を形成する方法は、例えば、陽極化成における電流密度、化成溶液の種類、或いは濃度等を変化させることによって実施される。
【００２９】
なお、陽極化成によって多孔質層を形成する場合には、多孔質層上に半導体膜を成長させる工程（図７（ｄ）に示す工程）の前に、多孔質の孔の内壁に、窒化膜、酸化膜等の保護膜を形成する保護膜形成工程や、水素等を含む雰囲気中での熱処理工程等を行うのが望ましい。また、上記の保護膜形成工程の後には、熱処理工程を行うことが望ましい。
【００３０】
図７（ｄ）に示す工程では、水素アニール及び高温ＣＶＤ等によって、第２多孔質Ｓｉ層１２上に半導体層１３を形成する。図７（ｄ）に示す構造の半導体層１３としては、例えば、非多孔質単結晶シリコン薄膜、ＧａＡｓ、ＩｎＰ、ＧａＮ等の化合物半導体膜を用いることができる。また、半導体層１３が単結晶シリコンの場合には、原料ガスとして、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４、或いはＨＣｌガス等を添加してもよい。半導体層１３の形成方法は、ＣＶＤ法に限られず、例えば、ＭＢＥ法、スパッタ法等を用いてもよい。
【００３１】
なお、多孔質層を水素を含む雰囲気中で第１の熱処理を施した後に、半導体層１３を成長させる前に、第１の熱処理の温度よりも高い温度で第２の熱処理を施すことが望ましい。第１の熱処理の温度は、特に限定しないが、例えば、８００℃〜１０００℃の範囲であるのが望ましい。第２の熱処理の温度は、特に限定しないが、例えば、９００℃〜多孔質層等の融点の範囲であるのが望ましい。これによって、多孔質層表面の孔を十分に封止することができる。具体的には、例えば、第１の熱処理の温度を９５０℃として、第２の熱処理の温度を１１００℃とすることができる。
【００３２】
図７（ｅ）に示す工程では、Ｓｉのエピタキシャル成長によって、半導体層１３上にエピタキシャルＳｉ層１４を形成する。例えば、ＣＶＤ法によりエピタキシャルＳｉ層１４を成長させる場合には、所定の厚み（例えば１０ｎｍ）までは、２０ｎｍ／ｍｉｎ以下の低成長速度で行うのが望ましい。
【００３３】
図７（ｆ）に示す工程では、エピタキシャルＳｉ層１４に、高周波回路、ＩＤ回路等の回路を有する半導体素子及び／又は半導体集積回路３を形成する。半導体素子及び／又は半導体集積回路３としては、例えば、ＣＭＯＳ、バイポーラトランジスタ、ダイオード、コイル、キャパシタ等の素子、或いは、ＤＲＡＭ、マイクロプロセッサー、ロジックＩＣ、メモリ等の半導体集積回路を作製することができる。これらの素子や回路の用途としては、電子回路、発振回路、受・発光素子、光導波路、各種センサー等が含まれる。
【００３４】
以下、図７（ｆ）に示す構造の作成方法を詳細に説明する。図７（ｆ）に示す構造の作成方法としては、例えば、陽極化成による多孔質層を利用する方法、或いは、水素、窒素、若しくはヘリウム等の希ガスをイオン注入したイオン注入層を利用する方法等がある。
【００３５】
陽極化成による場合では、Ｓｉシード基板１００を陽極化成して、表面に分離層として機能する多孔質層１１、１２を形成する。次に、多孔質層１１、１２上に、ＣＶＤ法等によって半導体膜１３を形成した後に、半導体膜１３に通常の半導体製造プロセスを適用して、半導体素子及び／又は半導体集積回路３を作製する。このようにして、図７（ｆ）に示した基板７０１が得られる。
【００３６】
イオン注入による場合では、シリコン基板１００（又はエピタキシャルウエハ）表面に、半導体素子及び／又は半導体集積回路３を作製する。次に、半導体素子及び／又は半導体集積回路３上に、必要に応じて保護膜を形成した後に、所望の深さに水素イオンを注入して、分離層１１、１２として機能するイオン注入層を形成する。このようにして、図７（ｆ）に示した構造が得られる。また、シリコン基板１００表面から所定の深さにイオン注入層を形成した後に、シリコン基板１００表面側の領域にデバイスを形成してもよい。また、イオン注入量が多い場合には、デバイスの形成プロセスにおいて、剥離現象が生じうるため、イオン注入量を少なくして（その後、必要に応じてアニール処理を行うのが望ましい）、デバイスの形成プロセス中に剥離が生じないように設計することが望ましい
［アンテナ基板の作製方法］
次に、アンテナ基板を作製する方法について説明する。図７（１）〜（３）は、アンテナ基板を作製するプロセスを示す図である。
【００３７】
図７（１）に示す工程では、アンテナ基板として誘電体基板６０を用意する。誘電体基板６０を用いるのは、アンテナによる通信を効率的に行うためである。例えば、金属基板を用いると、損失が大きくなりアンテナで電波を受信することが難しくなる。
【００３８】
図７（２）に示す工程では、誘電体基板６０にレジストを塗布して、露光処理によって所定のパターンを焼き付けた後に、エッチング処理を行う。６１はエッチング処理によって削除された部分を示す。
【００３９】
図７（３）に示す工程では、図７（２）に示す工程において削除された部分６１に、銅等の金属を埋め込んで、アンテナパターン１を作成する。銅等の金属を埋め込む方法としては、例えば、めっき法等が挙げられる。
【００４０】
また、アンテナ基板を作成するプロセスとしては別の方法を採用することができる。図８（１）〜（６）は、アンテナ基板を作成する別のプロセスを示す図である。
【００４１】
図８（１）に示す工程では、アンテナ基板として誘電体基板６０を用意する。
【００４２】
図８（２）に示す工程では、誘電体基板６０上に、銅、銅合金、アルミニウム、アルミニウム合金等を用いて、金属層６２を略均一に形成する。
【００４３】
図８（３）に示す工程では、金属層６２上に、フォトレジスト層６１’を略均一に形成して、形成されたフォトレジスト層６１’に、アンテナコイルを含む所定のパターンが形成されたマスクを被せて、マスクの外側から所定波長の光を照射してフォトレジスト層６１’を露光する。次に、露光されたフォトレジスト層６１’に現像処理を施して、フォトレジスト層６１’の露光部分を除去して、金属層６２の露光パターンと対応する部分を露出させる。
【００４４】
図８（４）に示す工程では、金属層６２の露出部分に電気めっき又は精密電鋳を施して、金属層６２の露出部分に金属めっき層１を積層する。
【００４５】
図８（５）に示す工程では、フォトレジスト層６１’をアッシング処理等によって除去して、略均一な金属層６２上に、パターニングされた金属めっき層（アンテナコイル）１が形成される。
【００４６】
図８（６）に示す工程では、アンテナとしてのアンテナコイル１より露出した金属層６２の露出部分を選択的にエッチングして、アンテナコイル１より露出した金属層６２を除去する。これによって、誘電体基板６０上にパターニングされたアンテナコイル１が形成される。
【００４７】
なお、本実施形態においては、アンテナコイル１の形成手段として、電気めっき法又は精密電鋳法を用いたが、これに限定されず、例えば、無電解めっき法を用いてアンテナコイル１を形成することもできる。この場合には、アンテナコイル１を形成する場合に電極を必要としないので、フォトレジスト層６１’の露光では、金属層６２に接続された電極部の形成とリード部の形成とが不要になる。
【００４８】
また、無電解めっきは、化学めっきとも呼ばれ、素地金属をめっき金属の金属塩溶液中に浸して、金属イオンを素地表面に析出させるもので、比較的簡単な設備で密着力が強く均一で十分な厚みを有するめっき層が得られるという特徴がある。金属塩は、めっきする金属イオンの供給源となるものであり、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。銅等の金属イオンは、素地となる金属層６２上にのみに析出し、絶縁性の表面保護層であるフォトレジスト層６１’上には析出しない。素地材は、めっき金属イオンに対してイオン化傾向が小さく、かつ、めっき金属イオンの析出に対する触媒作用をもつ必要がある。このため、アルミニウムからなる金属層６２上に銅をめっきする場合には、アルミニウム層の表面にニッケルを数μｍ以下の厚さに形成し、硝酸亜鉛液に数秒間浸して、亜鉛に置換する前処理を施すことが好ましい。
【００４９】
一方、電気めっき法及び精密電鋳法は、めっき金属のイオンを含むめっき浴中に金属層６２が形成された誘電体基板６０とめっき金属からなる電極とを浸漬し、誘電体基板６０に形成された金属層６２を陰極として、めっき浴中に浸漬された電極を陽極として電圧を印加し、めっき浴中の金属イオンを金属層６２の表面に析出させる方法である。電気めっき法及び精密電鋳法も、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。
【００５０】
また、アンテナコイル１上及びその側面には、図示していないがアンテナコイル１を保護するために、保護膜としての絶縁膜が形成されるのが望ましい。この絶縁膜は、例えば、厚さ２０μｍの半硬化のエポキシ樹脂系を用いることができ、例えば、半硬化のエポキシ樹脂系の絶縁接着剤フィルムを貼り付けることができる。また、この絶縁膜は、ポリイミド等の他の絶縁性樹脂や金属酸化物等であってもよい。
【００５１】
［結合基板の作製方法］
次に、図７（ｆ）の工程で得られた基板７０１と図７（３）の工程で得られたアンテナ基板７０２とを貼り合わせてデバイス１０を作製する方法について説明する。
【００５２】
図７（ｇ）に示す工程では、接着層２によって、図７（ｆ）の工程で得られた基板７０１とアンテナコイル１が形成されたアンテナ基板７０２とを接着する。
【００５３】
図７（ｈ）に示す工程では、第１多孔質Ｓｉ層１１と第２多孔質Ｓｉ層１２とで構成される分離層で分離する。具体的には、第１多孔質Ｓｉ層１１と第２多孔質Ｓｉ層１２とで構成される分離層の側面に、流体によって圧力を印加する。流体によって圧力を印加する方法としては、例えば、液体又は気体からなる流体を高圧のジェットとして、分離層の側面に噴きつけたり、分離層に静圧を印加したりする方法を採用することができる。また、接着層２としては、エポキシ系接着剤や他の接着剤を用いることができる。流体としては、液体であれば、例えば、水、エッチング液、アルコール等を用いることができ、気体であれば、例えば、空気、窒素ガス、アルゴンガス等を用いることができる。以上のようにして、図１に示すようなデバイス１０が得られる。
【００５４】
なお、第１多孔質Ｓｉ層１１と第２多孔質Ｓｉ層１２とで構成される分離層で分離する方法としては、他には超音波振動を印加する方法を採用することができる。分離層である多孔質層やイオン注入層が部材の側面に表出していない場合には、エッチング等による処理を施して多孔質層を表出させてもよい。また、分離後の多孔質層１２は、エッチング等により選択的に除去されてもよい。
【００５５】
また、静圧下（実質的に静止した流体による圧力下）で分離するには、例えば、次のような圧力印加機構を採用することができる。即ち、部材の周辺部の少なくとも一部を取り囲んで密閉空間を構成するための密閉空成部材、及びこの密閉空間内に、外部の空間よりも高い圧力を印加することができる圧力印加機構である。とりわけ分離層を水素、窒素、Ｈｅ、希ガス等のイオン注入により作製した場合には、４００℃から６００℃程度の熱処理を施すことによって、イオン注入により形成される微小気泡層（マイクロバブル層、マイクロキャビティ層）が凝集するので、流体による圧力を加えて切り離される現象を利用して分離することもできる。また、ＣＯ２レーザー等によって加熱してもよい。
【００５６】
分離層側からチップ化を行う方法としては、通常用いられるダイシング装置を用いることができるが、例えば、エッチング、レーザーアブレーション、超音波カッター、高圧ジェット（例えば、ウォータージェット）等を用いることができる。また、エッチングによりチップ化を行う場合は、例えば、ＨＦ及びＨ２Ｏ２の混合液、ＨＦ及びＨＮＯ３の混合液、アルカリ溶液等のエッチング液を用いることができる。また、レーザーによってチップ化を行う方法としては、例えば、ＹＡＧレーザー、ＣＯ２レーザー、エキシマレーザー等を採用することができる。
【００５７】
また、半導体素子及び／又は半導体集積回路３ごとにチップ化して、単数又は複数の無線タグとしてデバイス１０を作製してもよい。デバイス１０は、チップ化した後には、例えば、他の回路と接続したり、パッケージングを行ったりすることができる。また、デバイス１０は、プラスチックカード上に移設することもできる。
【００５８】
また、素子分離に用いられるトレンチ或いはＬＯＣＯＳ（局所酸化）を多孔質層まで達するように処理を施すことが望ましい。また、チップ化されるチップの各々の間を、ＬＯＣＯＳ或いはメサエッチングして、チップ間には半導体膜が存在しないようにしてもよい。
【００５９】
以上のように、本実施形態によれば、分離層を含む基板を該分離層で分離して形成された半導体層を用いることによって、結果として基板全体を非常に薄くすることができるため、回路及びアンテナが形成された基板（例えば無線タグ）を薄膜化することができる。
【００６０】
従って、半導体層を薄膜化することが困難であるという問題点を解決し、回路及びアンテナ形成された基板を効果的に作製することができる。
【００６１】
また、回路とアンテナとを別々のプロセスで作製することによって、プロセスが複雑になるという問題点やプロセス中に下部の回路がダメージを受けるといった問題点を解決することができる。
【００６２】
［第２の実施形態］
図３は、デバイス１０の特徴を生かしたアプリケーションの一例を示す図である。図３は、本実施形態に係るデバイス１０を、例えば、紙等の薄板２０に貼り付けたものを示す。薄板２０等のように薄いものにデバイス１０を貼り付けるためには、その全膜厚も薄くする必要がある。従って、本実施形態に係るデバイス１０は、非常に薄く作製できるという特徴を有するため、デバイス１０を紙等の薄板２０に貼り付けて用いるには好適である。
【００６３】
［第３の実施形態］
図４は、デバイス１０の特徴を生かしたアプリケーションの他の一例を示す図である。図４は、本実施形態に係るデバイス１０を、例えば、片側に粘着部を有するシール５０に貼り付けたものを示す。シール５０は、ユーザが所望の場所にすぐに貼ることができるという利点がある。本実施形態に係るデバイス１０は、非常に薄く作製できるため、このようなシール５に貼り付けて用いるには好適である。
【００６４】
［第４の実施形態］
図５は、本発明に係るデバイス１０を２枚積層して、ラミネート状のプラステック３０に実装したときの断面図である。図６は、図５に加えて、更に、本発明に係るデバイス１０を横方向にも配置して、ラミネート状のプラステック３０に実装したときの断面図である。図５、６では、一つのプラステック３０に複数のデバイス１０が備えられる。そのため、例えば、デバイス１０が無線通信に用いられる場合には、各々のデバイス１０に異なる情報を組み入れるか、或いは、各々のデバイス１０が異なる周波数に対応できるようにすることによって、ユーザが異なる周波数の使用できる等の利点がある。
【００６５】
図５、図６では、２層のデバイス１０を積層して配置したが、本発明はこれに限定されない。例えば、デバイス１０は、複数層を積層して構成されてもよい。しかしながら、例えば、３層以上積層すると、例えば、中心付近のデバイス１０のアンテナは、両側が他の結合基板に挟まれるため、通信を行うことが困難となる。従って、デバイス１０は、２層程度に積層されることが望ましい。
【００６６】
本実施形態１〜４に係る無線タグとしての結合基板及びその製造方法によれば、薄膜化可能な結合基板（無線タグ）を形成することができ、また、フレキシブルで曲げ強度の高いＩＣタグ、ＩＣカードが作製できる。また、半導体装置の微細化・高集積化に伴って、チップ発熱密度が飛躍的に大きくなるが、本実施形態１〜４に係る結合基板を薄型デバイスに搭載されるＬＳＩチップに適用すれば、放熱性に優れるＬＳＩチップを実現することできる。
【００６７】
【発明の効果】
以上のように本発明によれば、回路及びアンテナが形成された薄型の基板を作製することができる。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る基板の断面構造の一例を示す図である。
【図２】本発明の好適な実施の形態に係る基板の平面図の一例を示す図である。
【図３】本発明の好適な実施の形態に係る基板の特徴を生かしたアプリケーションの一例を示す図である。
【図４】本発明の好適な実施の形態に係る基板の特徴を生かしたアプリケーションの一例を示す図である。
【図５】本発明の好適な実施の形態に係る基板をラミネート状のプラステックに実装したときの断面図である。
【図６】本発明の好適な実施の形態に係る基板をラミネート状のプラステックに実装したときの断面図である。
【図７】本発明の好適な実施の形態に係る基板のプロセスの一例を示す図である。
【図８】本発明の好適な実施の形態に係る基板のプロセスの一例を示す図である。
【図９】従来の無線タグの断面構造の一例を示す図である。
【符号の説明】
１ アンテナコイル
２ 接着層
３ 高周波及びＩＤ回路
１００ Ｓｉシード基板
１１ 第１多孔質Ｓｉ層
１２ 第２多孔質Ｓｉ層
１３ Ｓｉ層
２０ 紙
５０ 無線タグ用のシール基板
６０ 誘電体基板
７０２ アンテナコイルが形成された基板
【発明の属する技術分野】
本発明は、回路及びアンテナが形成された基板に関する。
【０００２】
【従来の技術】
ＩＣが搭載されたカード型、タグ型又はコイン型等の無線タグは、豊富な情報量と高いセキュリティ性能とを備えているため、交通、流通、及び情報通信分野等で普及が進んでいる。その中でも、基体に外部端子を設けないで、電力供給と信号の送受信とを無線方式によって行う非接触式の無線タグは、接続端子から入り込む静電気によるデータの破壊、接触不良によるデータの誤り、及び送受信不能等の問題が発生しないため、最近注目を集めている。
【０００３】
これらの無線方式を用いた非接触式の無線タグの実用例としては、例えば、かざすだけで駅の改札を通過できるＳＵＩＫＡカード、鍵の偽造を防止できる車のキー等がある。また、その構造としては、例えば、図９に示すように、ＩＣチップ５１とＩＣチップ５１のパッド部に接続された無線通信用アンテナコイル５２とを含む回路モジュールを、塩化ビニル樹脂等の外装材５３の熱融着で固定した構造等が提案されている。
【０００４】
無線タグは、一般的に、巻線コイル、絶縁基板上に導電性ペーストしたもの、及び金属膜等によってパターンが形成されたもの等が用いられている。より小型の無線タグを実現するために、例えば、特開２００１−２５７２９２号公報に記載されているように、ＩＣチップ上にアンテナコイルを形成した無線タグも提案されている。これらの無線タグの特徴は、無線通信によって、リーダーから無線タグに書かれている情報を読み出したり、書き込んだりすることである。無線タグは、ＩＣカード等の薄型デバイスに搭載する際には、曲げ強度が強いことが必要とされる。これは、ＩＣカードのようにユーザが携帯して用いるような場合には、収容時に曲げの力が加わる場合があり、曲がっても割れないように、薄膜化して柔軟性を持たせることが必要だからである。
【０００５】
半導体層を薄膜化する半導体チップとしては、貼り合せ基板を用いた技術が、特開２００２−２３１９０９号公報に開示されている。この技術は、半導体装置の微細化・高集積化、及びチップ発熱密度の飛躍的な増大等によって、薄型デバイスに搭載されるＬＳＩチップにおいて、その放熱性及び機械的な柔軟性の点から薄層化が求められているため有効である。
【特許文献１】
特開２００１−２５７２９２号公報
【特許文献２】
特開２００２−２３１９０９号公報
【特許文献３】
特開２００２−０８３８９４号公報
【発明が解決しようとする課題】
しかしながら、特開２００１−２５７２９２号公報に記載された上記の無線タグは、Ｓｉ基板上に作成されるため、半導体層を薄膜化することが困難である。また、無線タグに用いられるアンテナコイルを作成するプロセスは、数μｍ以上の比較的大きなスケールで加工し、酸性の溶液に基板をさらす電着プロセスであるのに対して、無線通信回路を形成するプロセスは、サブミクロン以下の比較的小さなスケールに加工し、スパッタリング、ドライエッチング等の真空技術が主として用いられる半導体プロセスである。そのため、これらの異なるプロセスを同一基板上で混合して用いると、プロセスが複雑になる等の問題点がある。特に、特開２００２−０８３８９４号公報に開示されているように、アンテナコイルを半導体回路が形成された基板上に作成する場合には、電着プロセス中に、下部の半導体回路がダメージを受ける可能性がある。
【０００６】
また、特開２００２−２３１９０９号公報に開示された方法は、ＩＣチップの半導体回路の部分を薄膜化することはできるが、上記のように無線タグに用いられるアンテナコイルと無線通信回路とを同一基板上で形成する場合の問題点を有する。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、例えば、回路及びアンテナ形成された薄型の基板を作製することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の第１の側面は、回路が形成された半導体層と、アンテナが形成されたアンテナ基板と、を備え、前記半導体層と前記アンテナ基板は結合されており、前記半導体層は、分離層を含む基板を該分離層で分離して形成されていることを特徴とする。
【０００９】
本発明の第２の側面は、回路が形成された半導体層と、アンテナが形成されたアンテナ基板と、を備え、前記半導体層と前記アンテナ基板は結合されており、前記半導体層の膜厚は、５０μｍ以下であることを特徴とする。
【００１０】
本発明の第３の側面は、回路が形成された半導体層と、アンテナが形成されたアンテナ基板と、を備え、前記半導体層と前記アンテナ基板は結合されており、前記半導体層の膜厚は、２０μｍ以下であることを特徴とする。
【００１１】
本発明の好適な実施の形態によれば、前記半導体層と前記アンテナ基板とを結合する結合層を更に備えることが好ましい。
【００１２】
本発明の好適な実施の形態によれば、前記結合層は、接着剤であることが好ましい。
【００１３】
本発明の好適な実施の形態によれば、前記アンテナは、渦巻状のアンテナコイルであることが好ましい。
【００１４】
本発明の好適な実施の形態によれば、前記回路は前記アンテナと電気的に接続されており、前記アンテナを利用して電波を送受信することが好ましい。
【００１５】
本発明の第４の側面は、基板の製造方法に係り、半導体層及び分離層を有し前記半導体層が前記分離層の上に配置された部材を準備する工程と、アンテナが形成されたアンテナ基板を準備する工程と、前記部材の前記半導体層側を前記基板に直接又は接合層を介して接合して接合基板を作製する工程と、を含むことを特徴とする。
【００１６】
本発明の好適な実施の形態によれば、前記接合基板を前記分離層で分離する工程を更に含むことが好ましい。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００１８】
［第１の実施形態］
以下、本発明の第１の実施の形態に係る基板について説明する。図１は、本発明の好適な第１の実施形態に係る基板としてのデバイス１０の断面図である。デバイス１０は、回路３が形成された半導体層１０ａと、半導体層１０ａと結合されて電波の送受信を行うためのアンテナ１が形成されたアンテナ基板１０ｂと、を備える。半導体層１０ａは、分離層で分離された部分を含む。半導体層１０ａとアンテナ基板１０ｂとは、結合層２によって結合されるのが望ましいが、本発明はこれに限定されない。例えば、結合層２を用いる代わりに、半導体層１０ａとアンテナ基板１０ｂとを接触させた後に、熱処理等を行うことによって、両者を貼り合わせてもよい。また、本発明の好適な実施の形態に係るデバイス１０は、電波の送信及び受信の少なくとも一方を行う様々な装置に適用することができる。以下、本発明においては、その一例として、無線通信を行う装置に適用する場合について説明する。
【００１９】
図１において、アンテナ１は、アンテナ基板１０ｂに形成されて電波の送信及び受信の少なくとも一方を行うために用いられる。アンテナ１は、電波の送信及び受信の少なくとも一方を行う部材として用いられる任意の材料を用いることができるが、例えば、銅等の金属材料を用いるのが望ましい。また、アンテナ１の厚さは、特に限定しないが、５μｍが例として挙げられる。
【００２０】
結合層２は、半導体層１０ａとアンテナ基板１０ｂとを接着する任意の接着剤を用いることができる。例えば、結合層２は、アンテナ１で送受信した電波を用いて、半導体層１０ａに形成された回路３によって通信を行うために、導電性の接着剤（例えば、ベースの樹脂に金属の導電微粒子を配合したもの）を用いることが望ましい。ここで、ベースの樹脂としては、エポキシ、ウレタン、アクリル等があるが、エポキシを用いるのが望ましい。導電性粒子としては、金、銀、ニッケル、カーボン等を用いるのが望ましい。具体的には、銀（Ａｇ）粒子表面を絶縁樹脂で被覆したマイクロカプセル（ＭＣ）フィラーを均一分散させた接着剤が好ましく、低コスト、環境に優しい等のメリットを有する。また、アンテナ１の厚さは、特に限定しないが、１５μｍが例として挙げられる。
【００２１】
回路３は、半導体層１０ａに形成可能な回路、例えば、電子回路、発振回路、光導波路、各種センサー等を含む。また、回路３は、ＭＯＳトランジスタ、バイポーラトランジスタ、ダイオード、コイル、キャパシタ、受／発光素子等の素子を含む。また、回路３は、無線通信を行う装置に適用される場合には、無線回路部やＩＤ認証回路等が形成されるのが好ましい。
【００２２】
半導体層１０ａは、例えば、半導体集積回路が形成される場合には、半導体基板から分離されたものであることが望ましい。半導体基板としては、例えば、シリコン等の単体の半導体、又はガリウム砒素等の化合物半導体を用いることができる。また、半導体層は、分離層を含む基板を該分離層で分離して形成される。従って、半導体層は、その膜厚が極めて薄いという顕著な特徴を有する。具体的には、半導体層１０ａの膜厚は、特に限定しないが、５０μｍ以下であるのが好ましく、更に好適には２０μｍであるのが好ましい。
【００２３】
アンテナ基板１０ｂは、その内部にアンテナ１を含み、例えば、無線通信に用いられる場合には、誘電体基板であることが望ましい。
【００２４】
デバイス１０は、半導体層１０ａとアンテナ基板１０ｂとを貼り合わせてもよいし、図１に示すように、結合層２で接着してもよい。また、本実施形態に係るデバイス１０は、半導体層の膜厚が極めて薄いため、結果として全体の膜厚が非常に薄いという特徴を有する。例えば、デバイス１０の全膜厚は、特に限定しないが、１００μｍ以下であるのが好ましく、更に好適には５０μｍ以下（例えば２５μｍ）であるのが好ましい。デバイス１０の製造方法としては、デバイス・レイヤー・トランスファー（ＤＬＴ）プロセスを用いるのが好適である。
【００２５】
図２は、図１のデバイス１０を上から見たときの平面図である。アンテナ１は、例えば、無線通信用のアンテナとして用いる場合には、図１に示すように渦巻状のアンテナコイルとして形成されるのが望ましい。このアンテナコイルの巻数は、本実施形態では特に限定されず、回路３にインダクタンスを導入したり、磁束を形成したり、磁束の変化による動作等に応じて決定されうる。また、例えば、回路３が高周波回路として用いられる等の場合には、数分の一の巻数で構成することもできる。また、アンテナ１は、パッド１０１、１０２を介して半導体層１０ａと接続されるのが望ましい。パッド１０１、１０２は、アンテナ１と半導体層１０ａとの間で、良好な電気的接触を得るために、導電性の材料を用いるのが望ましい。
【００２６】
［基板の作製方法］
以下、本発明の第１の実施の形態に係る結合基板を作製する方法について説明する。図７は、本発明の好適な実施の形態に係るデバイス１０の製造方法を説明するための図である。図７（ａ）〜（ｆ）は、無線回路等を含む回路３を、第１基板１０ａとして形成するプロセスを示す。また、図７（１）〜（３）は、アンテナ１を第２基板１０ｂに形成するプロセスを示す。また、図７（ｇ）、（ｈ）は、図７（ｆ）の第１基板７０１と、図７（３）の第２基板７０２と、を貼り合わせるプロセス示す。また、本実施形態に係るデバイス１０の製造方法は、デバイス・レイヤー・トランスファー（ＤＬＴ）技術を用いることを特徴とする。
【００２７】
図７（ａ）に示す工程では、半導体領域を有するＳｉシード基板１００を用意する。Ｓｉシード基板としては、例えば、単結晶シリコンを用いることができる。
【００２８】
図７（ｂ）に示す工程では、第１の陽極酸化処理によって、Ｓｉシード基板１００に第１多孔質Ｓｉ層１１を形成し、更に、図７（ｃ）に示す工程では、第２の陽極酸化処理によって、Ｓｉシード基板１００に第２多孔質Ｓｉ層１２を形成する。なお、陽極酸化処理によって、Ｓｉシード基板１００に多孔質Ｓｉ層を形成する場合には、多孔質Ｓｉ層を一層で構成してもよいし、上記のように多孔度の異なる複数の層で構成してもよい。また、多孔質Ｓｉ層を多孔度の異なる複数の層で構成する場合は、例えば、Ｓｉシード基板１００の半導体領域側から、例えば、高多孔度層、低多孔度層等の順に形成して２層構成にしてもよいし、Ｓｉシード基板１００の半導体領域側から、例えば、第１の低多孔度層、高多孔度層、第２の低多孔度層等の順に形成して、３層構成にしてもよい。また、３層構成以上の複数層で構成してもよい。高多孔度層の多孔度は、特に限定しないが、例えば、１０％〜９０％の範囲であるのが好ましい。低多孔度層の多孔度は、特に限定しないが、例えば、０％〜７０％の範囲であるのが好ましい。また、上記の低多孔度層及び高多孔度層の形成順序は、一例として示したものに過ぎず、任意の順序で形成することができる。多孔度の異なる複数の層を形成する方法は、例えば、陽極化成における電流密度、化成溶液の種類、或いは濃度等を変化させることによって実施される。
【００２９】
なお、陽極化成によって多孔質層を形成する場合には、多孔質層上に半導体膜を成長させる工程（図７（ｄ）に示す工程）の前に、多孔質の孔の内壁に、窒化膜、酸化膜等の保護膜を形成する保護膜形成工程や、水素等を含む雰囲気中での熱処理工程等を行うのが望ましい。また、上記の保護膜形成工程の後には、熱処理工程を行うことが望ましい。
【００３０】
図７（ｄ）に示す工程では、水素アニール及び高温ＣＶＤ等によって、第２多孔質Ｓｉ層１２上に半導体層１３を形成する。図７（ｄ）に示す構造の半導体層１３としては、例えば、非多孔質単結晶シリコン薄膜、ＧａＡｓ、ＩｎＰ、ＧａＮ等の化合物半導体膜を用いることができる。また、半導体層１３が単結晶シリコンの場合には、原料ガスとして、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＨ４、或いはＨＣｌガス等を添加してもよい。半導体層１３の形成方法は、ＣＶＤ法に限られず、例えば、ＭＢＥ法、スパッタ法等を用いてもよい。
【００３１】
なお、多孔質層を水素を含む雰囲気中で第１の熱処理を施した後に、半導体層１３を成長させる前に、第１の熱処理の温度よりも高い温度で第２の熱処理を施すことが望ましい。第１の熱処理の温度は、特に限定しないが、例えば、８００℃〜１０００℃の範囲であるのが望ましい。第２の熱処理の温度は、特に限定しないが、例えば、９００℃〜多孔質層等の融点の範囲であるのが望ましい。これによって、多孔質層表面の孔を十分に封止することができる。具体的には、例えば、第１の熱処理の温度を９５０℃として、第２の熱処理の温度を１１００℃とすることができる。
【００３２】
図７（ｅ）に示す工程では、Ｓｉのエピタキシャル成長によって、半導体層１３上にエピタキシャルＳｉ層１４を形成する。例えば、ＣＶＤ法によりエピタキシャルＳｉ層１４を成長させる場合には、所定の厚み（例えば１０ｎｍ）までは、２０ｎｍ／ｍｉｎ以下の低成長速度で行うのが望ましい。
【００３３】
図７（ｆ）に示す工程では、エピタキシャルＳｉ層１４に、高周波回路、ＩＤ回路等の回路を有する半導体素子及び／又は半導体集積回路３を形成する。半導体素子及び／又は半導体集積回路３としては、例えば、ＣＭＯＳ、バイポーラトランジスタ、ダイオード、コイル、キャパシタ等の素子、或いは、ＤＲＡＭ、マイクロプロセッサー、ロジックＩＣ、メモリ等の半導体集積回路を作製することができる。これらの素子や回路の用途としては、電子回路、発振回路、受・発光素子、光導波路、各種センサー等が含まれる。
【００３４】
以下、図７（ｆ）に示す構造の作成方法を詳細に説明する。図７（ｆ）に示す構造の作成方法としては、例えば、陽極化成による多孔質層を利用する方法、或いは、水素、窒素、若しくはヘリウム等の希ガスをイオン注入したイオン注入層を利用する方法等がある。
【００３５】
陽極化成による場合では、Ｓｉシード基板１００を陽極化成して、表面に分離層として機能する多孔質層１１、１２を形成する。次に、多孔質層１１、１２上に、ＣＶＤ法等によって半導体膜１３を形成した後に、半導体膜１３に通常の半導体製造プロセスを適用して、半導体素子及び／又は半導体集積回路３を作製する。このようにして、図７（ｆ）に示した基板７０１が得られる。
【００３６】
イオン注入による場合では、シリコン基板１００（又はエピタキシャルウエハ）表面に、半導体素子及び／又は半導体集積回路３を作製する。次に、半導体素子及び／又は半導体集積回路３上に、必要に応じて保護膜を形成した後に、所望の深さに水素イオンを注入して、分離層１１、１２として機能するイオン注入層を形成する。このようにして、図７（ｆ）に示した構造が得られる。また、シリコン基板１００表面から所定の深さにイオン注入層を形成した後に、シリコン基板１００表面側の領域にデバイスを形成してもよい。また、イオン注入量が多い場合には、デバイスの形成プロセスにおいて、剥離現象が生じうるため、イオン注入量を少なくして（その後、必要に応じてアニール処理を行うのが望ましい）、デバイスの形成プロセス中に剥離が生じないように設計することが望ましい
［アンテナ基板の作製方法］
次に、アンテナ基板を作製する方法について説明する。図７（１）〜（３）は、アンテナ基板を作製するプロセスを示す図である。
【００３７】
図７（１）に示す工程では、アンテナ基板として誘電体基板６０を用意する。誘電体基板６０を用いるのは、アンテナによる通信を効率的に行うためである。例えば、金属基板を用いると、損失が大きくなりアンテナで電波を受信することが難しくなる。
【００３８】
図７（２）に示す工程では、誘電体基板６０にレジストを塗布して、露光処理によって所定のパターンを焼き付けた後に、エッチング処理を行う。６１はエッチング処理によって削除された部分を示す。
【００３９】
図７（３）に示す工程では、図７（２）に示す工程において削除された部分６１に、銅等の金属を埋め込んで、アンテナパターン１を作成する。銅等の金属を埋め込む方法としては、例えば、めっき法等が挙げられる。
【００４０】
また、アンテナ基板を作成するプロセスとしては別の方法を採用することができる。図８（１）〜（６）は、アンテナ基板を作成する別のプロセスを示す図である。
【００４１】
図８（１）に示す工程では、アンテナ基板として誘電体基板６０を用意する。
【００４２】
図８（２）に示す工程では、誘電体基板６０上に、銅、銅合金、アルミニウム、アルミニウム合金等を用いて、金属層６２を略均一に形成する。
【００４３】
図８（３）に示す工程では、金属層６２上に、フォトレジスト層６１’を略均一に形成して、形成されたフォトレジスト層６１’に、アンテナコイルを含む所定のパターンが形成されたマスクを被せて、マスクの外側から所定波長の光を照射してフォトレジスト層６１’を露光する。次に、露光されたフォトレジスト層６１’に現像処理を施して、フォトレジスト層６１’の露光部分を除去して、金属層６２の露光パターンと対応する部分を露出させる。
【００４４】
図８（４）に示す工程では、金属層６２の露出部分に電気めっき又は精密電鋳を施して、金属層６２の露出部分に金属めっき層１を積層する。
【００４５】
図８（５）に示す工程では、フォトレジスト層６１’をアッシング処理等によって除去して、略均一な金属層６２上に、パターニングされた金属めっき層（アンテナコイル）１が形成される。
【００４６】
図８（６）に示す工程では、アンテナとしてのアンテナコイル１より露出した金属層６２の露出部分を選択的にエッチングして、アンテナコイル１より露出した金属層６２を除去する。これによって、誘電体基板６０上にパターニングされたアンテナコイル１が形成される。
【００４７】
なお、本実施形態においては、アンテナコイル１の形成手段として、電気めっき法又は精密電鋳法を用いたが、これに限定されず、例えば、無電解めっき法を用いてアンテナコイル１を形成することもできる。この場合には、アンテナコイル１を形成する場合に電極を必要としないので、フォトレジスト層６１’の露光では、金属層６２に接続された電極部の形成とリード部の形成とが不要になる。
【００４８】
また、無電解めっきは、化学めっきとも呼ばれ、素地金属をめっき金属の金属塩溶液中に浸して、金属イオンを素地表面に析出させるもので、比較的簡単な設備で密着力が強く均一で十分な厚みを有するめっき層が得られるという特徴がある。金属塩は、めっきする金属イオンの供給源となるものであり、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。銅等の金属イオンは、素地となる金属層６２上にのみに析出し、絶縁性の表面保護層であるフォトレジスト層６１’上には析出しない。素地材は、めっき金属イオンに対してイオン化傾向が小さく、かつ、めっき金属イオンの析出に対する触媒作用をもつ必要がある。このため、アルミニウムからなる金属層６２上に銅をめっきする場合には、アルミニウム層の表面にニッケルを数μｍ以下の厚さに形成し、硝酸亜鉛液に数秒間浸して、亜鉛に置換する前処理を施すことが好ましい。
【００４９】
一方、電気めっき法及び精密電鋳法は、めっき金属のイオンを含むめっき浴中に金属層６２が形成された誘電体基板６０とめっき金属からなる電極とを浸漬し、誘電体基板６０に形成された金属層６２を陰極として、めっき浴中に浸漬された電極を陽極として電圧を印加し、めっき浴中の金属イオンを金属層６２の表面に析出させる方法である。電気めっき法及び精密電鋳法も、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。
【００５０】
また、アンテナコイル１上及びその側面には、図示していないがアンテナコイル１を保護するために、保護膜としての絶縁膜が形成されるのが望ましい。この絶縁膜は、例えば、厚さ２０μｍの半硬化のエポキシ樹脂系を用いることができ、例えば、半硬化のエポキシ樹脂系の絶縁接着剤フィルムを貼り付けることができる。また、この絶縁膜は、ポリイミド等の他の絶縁性樹脂や金属酸化物等であってもよい。
【００５１】
［結合基板の作製方法］
次に、図７（ｆ）の工程で得られた基板７０１と図７（３）の工程で得られたアンテナ基板７０２とを貼り合わせてデバイス１０を作製する方法について説明する。
【００５２】
図７（ｇ）に示す工程では、接着層２によって、図７（ｆ）の工程で得られた基板７０１とアンテナコイル１が形成されたアンテナ基板７０２とを接着する。
【００５３】
図７（ｈ）に示す工程では、第１多孔質Ｓｉ層１１と第２多孔質Ｓｉ層１２とで構成される分離層で分離する。具体的には、第１多孔質Ｓｉ層１１と第２多孔質Ｓｉ層１２とで構成される分離層の側面に、流体によって圧力を印加する。流体によって圧力を印加する方法としては、例えば、液体又は気体からなる流体を高圧のジェットとして、分離層の側面に噴きつけたり、分離層に静圧を印加したりする方法を採用することができる。また、接着層２としては、エポキシ系接着剤や他の接着剤を用いることができる。流体としては、液体であれば、例えば、水、エッチング液、アルコール等を用いることができ、気体であれば、例えば、空気、窒素ガス、アルゴンガス等を用いることができる。以上のようにして、図１に示すようなデバイス１０が得られる。
【００５４】
なお、第１多孔質Ｓｉ層１１と第２多孔質Ｓｉ層１２とで構成される分離層で分離する方法としては、他には超音波振動を印加する方法を採用することができる。分離層である多孔質層やイオン注入層が部材の側面に表出していない場合には、エッチング等による処理を施して多孔質層を表出させてもよい。また、分離後の多孔質層１２は、エッチング等により選択的に除去されてもよい。
【００５５】
また、静圧下（実質的に静止した流体による圧力下）で分離するには、例えば、次のような圧力印加機構を採用することができる。即ち、部材の周辺部の少なくとも一部を取り囲んで密閉空間を構成するための密閉空成部材、及びこの密閉空間内に、外部の空間よりも高い圧力を印加することができる圧力印加機構である。とりわけ分離層を水素、窒素、Ｈｅ、希ガス等のイオン注入により作製した場合には、４００℃から６００℃程度の熱処理を施すことによって、イオン注入により形成される微小気泡層（マイクロバブル層、マイクロキャビティ層）が凝集するので、流体による圧力を加えて切り離される現象を利用して分離することもできる。また、ＣＯ２レーザー等によって加熱してもよい。
【００５６】
分離層側からチップ化を行う方法としては、通常用いられるダイシング装置を用いることができるが、例えば、エッチング、レーザーアブレーション、超音波カッター、高圧ジェット（例えば、ウォータージェット）等を用いることができる。また、エッチングによりチップ化を行う場合は、例えば、ＨＦ及びＨ２Ｏ２の混合液、ＨＦ及びＨＮＯ３の混合液、アルカリ溶液等のエッチング液を用いることができる。また、レーザーによってチップ化を行う方法としては、例えば、ＹＡＧレーザー、ＣＯ２レーザー、エキシマレーザー等を採用することができる。
【００５７】
また、半導体素子及び／又は半導体集積回路３ごとにチップ化して、単数又は複数の無線タグとしてデバイス１０を作製してもよい。デバイス１０は、チップ化した後には、例えば、他の回路と接続したり、パッケージングを行ったりすることができる。また、デバイス１０は、プラスチックカード上に移設することもできる。
【００５８】
また、素子分離に用いられるトレンチ或いはＬＯＣＯＳ（局所酸化）を多孔質層まで達するように処理を施すことが望ましい。また、チップ化されるチップの各々の間を、ＬＯＣＯＳ或いはメサエッチングして、チップ間には半導体膜が存在しないようにしてもよい。
【００５９】
以上のように、本実施形態によれば、分離層を含む基板を該分離層で分離して形成された半導体層を用いることによって、結果として基板全体を非常に薄くすることができるため、回路及びアンテナが形成された基板（例えば無線タグ）を薄膜化することができる。
【００６０】
従って、半導体層を薄膜化することが困難であるという問題点を解決し、回路及びアンテナ形成された基板を効果的に作製することができる。
【００６１】
また、回路とアンテナとを別々のプロセスで作製することによって、プロセスが複雑になるという問題点やプロセス中に下部の回路がダメージを受けるといった問題点を解決することができる。
【００６２】
［第２の実施形態］
図３は、デバイス１０の特徴を生かしたアプリケーションの一例を示す図である。図３は、本実施形態に係るデバイス１０を、例えば、紙等の薄板２０に貼り付けたものを示す。薄板２０等のように薄いものにデバイス１０を貼り付けるためには、その全膜厚も薄くする必要がある。従って、本実施形態に係るデバイス１０は、非常に薄く作製できるという特徴を有するため、デバイス１０を紙等の薄板２０に貼り付けて用いるには好適である。
【００６３】
［第３の実施形態］
図４は、デバイス１０の特徴を生かしたアプリケーションの他の一例を示す図である。図４は、本実施形態に係るデバイス１０を、例えば、片側に粘着部を有するシール５０に貼り付けたものを示す。シール５０は、ユーザが所望の場所にすぐに貼ることができるという利点がある。本実施形態に係るデバイス１０は、非常に薄く作製できるため、このようなシール５に貼り付けて用いるには好適である。
【００６４】
［第４の実施形態］
図５は、本発明に係るデバイス１０を２枚積層して、ラミネート状のプラステック３０に実装したときの断面図である。図６は、図５に加えて、更に、本発明に係るデバイス１０を横方向にも配置して、ラミネート状のプラステック３０に実装したときの断面図である。図５、６では、一つのプラステック３０に複数のデバイス１０が備えられる。そのため、例えば、デバイス１０が無線通信に用いられる場合には、各々のデバイス１０に異なる情報を組み入れるか、或いは、各々のデバイス１０が異なる周波数に対応できるようにすることによって、ユーザが異なる周波数の使用できる等の利点がある。
【００６５】
図５、図６では、２層のデバイス１０を積層して配置したが、本発明はこれに限定されない。例えば、デバイス１０は、複数層を積層して構成されてもよい。しかしながら、例えば、３層以上積層すると、例えば、中心付近のデバイス１０のアンテナは、両側が他の結合基板に挟まれるため、通信を行うことが困難となる。従って、デバイス１０は、２層程度に積層されることが望ましい。
【００６６】
本実施形態１〜４に係る無線タグとしての結合基板及びその製造方法によれば、薄膜化可能な結合基板（無線タグ）を形成することができ、また、フレキシブルで曲げ強度の高いＩＣタグ、ＩＣカードが作製できる。また、半導体装置の微細化・高集積化に伴って、チップ発熱密度が飛躍的に大きくなるが、本実施形態１〜４に係る結合基板を薄型デバイスに搭載されるＬＳＩチップに適用すれば、放熱性に優れるＬＳＩチップを実現することできる。
【００６７】
【発明の効果】
以上のように本発明によれば、回路及びアンテナが形成された薄型の基板を作製することができる。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る基板の断面構造の一例を示す図である。
【図２】本発明の好適な実施の形態に係る基板の平面図の一例を示す図である。
【図３】本発明の好適な実施の形態に係る基板の特徴を生かしたアプリケーションの一例を示す図である。
【図４】本発明の好適な実施の形態に係る基板の特徴を生かしたアプリケーションの一例を示す図である。
【図５】本発明の好適な実施の形態に係る基板をラミネート状のプラステックに実装したときの断面図である。
【図６】本発明の好適な実施の形態に係る基板をラミネート状のプラステックに実装したときの断面図である。
【図７】本発明の好適な実施の形態に係る基板のプロセスの一例を示す図である。
【図８】本発明の好適な実施の形態に係る基板のプロセスの一例を示す図である。
【図９】従来の無線タグの断面構造の一例を示す図である。
【符号の説明】
１ アンテナコイル
２ 接着層
３ 高周波及びＩＤ回路
１００ Ｓｉシード基板
１１ 第１多孔質Ｓｉ層
１２ 第２多孔質Ｓｉ層
１３ Ｓｉ層
２０ 紙
５０ 無線タグ用のシール基板
６０ 誘電体基板
７０２ アンテナコイルが形成された基板
Claims (1)
- 回路が形成された半導体層と、
アンテナが形成されたアンテナ基板と、
を備え、
前記半導体層と前記アンテナ基板は結合されており、前記半導体層は、分離層を含む基板を該分離層で分離して形成されていることを特徴とする基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003006369A JP4323813B2 (ja) | 2003-01-14 | 2003-01-14 | 基板の製造方法 |
| US10/748,807 US20040152276A1 (en) | 2003-01-14 | 2003-12-30 | Device, and substrate on which circuit and antenna are formed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003006369A JP4323813B2 (ja) | 2003-01-14 | 2003-01-14 | 基板の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004221284A true JP2004221284A (ja) | 2004-08-05 |
| JP2004221284A5 JP2004221284A5 (ja) | 2006-01-19 |
| JP4323813B2 JP4323813B2 (ja) | 2009-09-02 |
Family
ID=32896771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003006369A Expired - Fee Related JP4323813B2 (ja) | 2003-01-14 | 2003-01-14 | 基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4323813B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148084A (ja) * | 2004-10-22 | 2006-06-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2006237581A (ja) * | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置および当該半導体装置の作製方法 |
| JP2007012031A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | アンテナの製造方法及び半導体装置の作製方法 |
| JP2007012033A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2007225456A (ja) * | 2006-02-23 | 2007-09-06 | Matsushita Electric Works Ltd | 赤外線検出器 |
| JP2008054493A (ja) * | 2006-07-28 | 2008-03-06 | Semiconductor Energy Lab Co Ltd | 蓄電装置 |
| CN101950748A (zh) * | 2005-01-28 | 2011-01-19 | 株式会社半导体能源研究所 | 半导体器件和制造它的方法 |
| US7978043B2 (en) | 2008-11-06 | 2011-07-12 | Panasonic Corporation | Semiconductor device |
| US8120538B2 (en) | 2005-04-27 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US8227802B2 (en) | 2004-10-22 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2012231664A (ja) * | 2006-07-28 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | 蓄電装置 |
| US8357598B2 (en) | 2005-05-31 | 2013-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing antenna and method for manufacturing semiconductor device |
| US8508027B2 (en) | 2005-05-31 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP2746430A1 (en) * | 2012-12-21 | 2014-06-25 | Sony Mobile Communications AB | A method for anodization of a metal base |
-
2003
- 2003-01-14 JP JP2003006369A patent/JP4323813B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148084A (ja) * | 2004-10-22 | 2006-06-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8227802B2 (en) | 2004-10-22 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2006237581A (ja) * | 2005-01-28 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置および当該半導体装置の作製方法 |
| US9728631B2 (en) | 2005-01-28 | 2017-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN101950748A (zh) * | 2005-01-28 | 2011-01-19 | 株式会社半导体能源研究所 | 半导体器件和制造它的方法 |
| US8749063B2 (en) | 2005-01-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10396447B2 (en) | 2005-04-27 | 2019-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US9767406B2 (en) | 2005-04-27 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US9318800B2 (en) | 2005-04-27 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US8120538B2 (en) | 2005-04-27 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US8310399B2 (en) | 2005-04-27 | 2012-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US8618987B2 (en) | 2005-04-27 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| US8357598B2 (en) | 2005-05-31 | 2013-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing antenna and method for manufacturing semiconductor device |
| US8508027B2 (en) | 2005-05-31 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8928131B2 (en) | 2005-05-31 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2007012033A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2007012031A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | アンテナの製造方法及び半導体装置の作製方法 |
| JP2007225456A (ja) * | 2006-02-23 | 2007-09-06 | Matsushita Electric Works Ltd | 赤外線検出器 |
| JP2012231664A (ja) * | 2006-07-28 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | 蓄電装置 |
| US8692249B2 (en) | 2006-07-28 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
| US9070563B2 (en) | 2006-07-28 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
| JP2008054493A (ja) * | 2006-07-28 | 2008-03-06 | Semiconductor Energy Lab Co Ltd | 蓄電装置 |
| US7978043B2 (en) | 2008-11-06 | 2011-07-12 | Panasonic Corporation | Semiconductor device |
| EP2746430A1 (en) * | 2012-12-21 | 2014-06-25 | Sony Mobile Communications AB | A method for anodization of a metal base |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4323813B2 (ja) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040152276A1 (en) | Device, and substrate on which circuit and antenna are formed | |
| JP4323813B2 (ja) | 基板の製造方法 | |
| TW546992B (en) | Structure having flush circuitry features and method of making | |
| KR100741039B1 (ko) | 반도체칩 및 이것을 사용한 반도체장치 | |
| JP3925378B2 (ja) | 高周波モジュール装置の製造方法。 | |
| US7530163B2 (en) | Electronic parts packaging structure and method of manufacturing the same | |
| US6714422B2 (en) | High frequency module device and method for its preparation | |
| JP4992158B2 (ja) | ３次元アルミニウムパッケージモジュール及びその製造方法 | |
| JP5136056B2 (ja) | 半導体装置 | |
| US7244656B2 (en) | Thin film circuit board device and method for manufacturing the same | |
| TWI302027B (en) | A wafer level packaging structure with inductors and manufacture method thereof | |
| JP2004527814A (ja) | 新規な安い無線周波数識別装置を製造するための方法 | |
| JP3377786B2 (ja) | 半導体チップ | |
| CN101840898A (zh) | 多层印刷电路板 | |
| TW200535954A (en) | Semiconductor device and manufacturing method thereof | |
| JP2005011987A (ja) | 半導体パッケージの製造方法 | |
| US20190221345A1 (en) | Release layer-assisted selective embedding of magnetic material in cored and coreless organic substrates | |
| JP4630114B2 (ja) | リーダライタ及びその製造方法 | |
| JP3377787B1 (ja) | 半導体チップ及びこれを用いた半導体装置 | |
| JP4434592B2 (ja) | デバイス | |
| CN111902935A (zh) | 在玻璃芯基板上的集成磁芯电感器 | |
| JP4316851B2 (ja) | 半導体チップの製造方法 | |
| Wurz et al. | Concept for using MID Technology for Advanced Packaging | |
| WO2019065095A1 (ja) | 金属充填微細構造体の製造方法および絶縁性基材 | |
| JP2002092568A (ja) | コイルオンチップモジュールとその製造方法、および非接触型ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080321 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090605 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |