TWI447822B - 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法 - Google Patents

半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法 Download PDF

Info

Publication number
TWI447822B
TWI447822B TW097110379A TW97110379A TWI447822B TW I447822 B TWI447822 B TW I447822B TW 097110379 A TW097110379 A TW 097110379A TW 97110379 A TW97110379 A TW 97110379A TW I447822 B TWI447822 B TW I447822B
Authority
TW
Taiwan
Prior art keywords
layer
organic resin
semiconductor device
resin
semiconductor
Prior art date
Application number
TW097110379A
Other languages
English (en)
Other versions
TW200903665A (en
Inventor
Yoshitaka Dozen
Eiji Sugiyama
Hisashi Ohtani
Takuya Tsurume
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200903665A publication Critical patent/TW200903665A/zh
Application granted granted Critical
Publication of TWI447822B publication Critical patent/TWI447822B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Description

半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
本發明涉及具有使用非單晶半導體層的半導體元件的半導體裝置的製造方法。
現在，無線晶片、感測器等各種裝置的薄型化在產品小型化方面成為重要因素。薄型化技術及小型化產品的使用範圍迅速地擴大。由於這些薄型化了的各種裝置具有某個程度的柔性，因此可以將它設置在彎曲的物品中使用。
於是，已提出了如下技術：透過將形成在玻璃基板上的包括薄膜電晶體的元件層從基板剝離並轉印到例如塑膠薄膜等其他基材上，從而製造半導體裝置。
本申請人提出了專利文獻1(日本專利特開平8-288522號)及專利文獻2(日本專利特開平8-250745號)所記載的剝離及轉印技術。在專利文獻1中記載有採用濕蝕刻法去除成為剝離層的氧化矽層來進行剝離的技術。此外，在專利文獻2中記載有採用乾蝕刻法去除成為剝離層的矽層來進行剝離的技術。
另外，本申請人提出了專利文獻3所記載的剝離及轉印技術。在專利文獻3(日本專利特開2003-174153號)中記載有在基板上形成金屬層(Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Ru、Rh、Pd、Os、Ir)的技術。再者，在本專利文獻中公開了一種技術，即當在金屬 層上層疊形成氧化物層時，將該金屬層的金屬氧化物層形成在金屬層和氧化物層的介面。根據本專利文獻，利用該金屬氧化物層，在後面的步驟中進行剝離。
此外，專利文獻4(日本專利特開2004-78991號)公開了一種半導體裝置，其中透過將尺寸為0.5mm以下的半導體晶片埋入在紙張或薄膜狀的介質中，改善了彎曲及負荷的集中。
然而，將天線安裝在晶片中而內建(片上(on-chip)化)的半導體裝置存在如下問題：若晶片的面積小，則天線尺寸減縮，通信距離變短。此外，在將設置在紙張或薄膜介質中的天線連接到晶片來製造半導體裝置的情況下，若晶片小，則產生連接不良。
因此，考慮擴大晶片本身的尺寸，以便防止連接不良及通信距離的縮短，但是當晶片的面積增大時，將包含半導體元件的層轉印到塑膠薄膜等上而製成的半導體裝置因來自外部的局部擠壓而產生裂縫，形成工作不良。例如，存在如下問題：當在半導體裝置表面的塑膠薄片或紙張上用書寫工具寫字時，半導體裝置受到筆的壓力，半導體裝置被破壞。此外，透過卷對卷(roll to roll)法製造半導體裝置的情況下，存在如下問題：在被捲筒夾住的區域承受線狀的壓力，半導體裝置被破壞。
於是，本發明提供高成品率地製造半導體裝置的方法 ，該半導體裝置不會因來自外部的局部擠壓而破壞，可靠性高。
本發明的一態樣在於，在具有絕緣性表面的基板上形成剝離層，在剝離層上形成具有使用非單晶半導體層形成的半導體元件的元件層，透過在元件層上設置有機化合物或無機化合物的纖維體，自元件層及纖維體上方塗佈包含有機樹脂的組合物並使有機樹脂浸漬到纖維體中，加熱，從而在元件層上形成包括有機化合物或無機化合物的纖維體和有機樹脂的密封層，從剝離層剝離元件層而製成半導體裝置。
此外，本發明的另一態樣在於，在具有絕緣性表面的基板上形成剝離層，在剝離層上形成具有使用非單晶半導體層形成的半導體元件的元件層，透過在元件層上塗佈包含有機樹脂的組合物而形成有機樹脂層，在有機樹脂層上設置有機化合物或無機化合物的纖維體並使有機樹脂浸漬到纖維體中，加熱，從而在元件層上形成包括有機化合物或無機化合物的纖維體和有機樹脂的密封層，從剝離層剝離元件層而製成半導體裝置。
元件層的厚度優選為1μm到10μm，更優選為1μm到5μm，密封層的厚度優選為10μm到100μm。透過採用這樣的厚度，可以製造可彎曲的半導體裝置。
再者，該纖維體是使用有機化合物或無機化合物的高強度纖維的織布或無紡布。該高強度纖維特別是拉伸彈性模量高的纖維，或者是楊氏模量高的纖維。
此外，作為有機樹脂，可以使用熱塑性樹脂或熱固性樹脂。
透過使用高強度纖維作為纖維體，即使半導體裝置受到局部擠壓，該壓力也分散到纖維體的整體，可以防止半導體裝置的一部分延伸。即，可以防止一部分的延伸所引起的配線、半導體元件等的破壞。
透過本發明可以成品率高地製造即使受到來自外部的局部擠壓也不容易破損且可靠性高的半導體裝置。
 實施模式
實施模式下面，基於附圖說明本發明的實施模式。但是，本發明可以透過多種不同的方式來實施，只要是本領域的技術人員就可以很容易地理解，其方式及詳細內容在不脫離本發明的技術思想及其範圍的前提下可以作各種變更。因此，本發明不應該被解釋為僅限定在本實施模式所記載的內容中。另外，在用來說明實施模式的所有附圖中，以相同的符號標記相同的部分或具有相同功能的部分，省略對其的重復說明。
實施模式1
在本實施模式中，將參照圖1示出成品率高地製造即使受到來自外部的局部擠壓也不容易破損的半導體裝置的方法。
如圖1A所示，在具有絕緣表面的基板100上形成剝離層101，在剝離層101上形成包含使用非單晶半導體層形成的半導體元件的元件層102及天線112。接著，在元件層102及天線112上設置纖維體113。
作為具有絕緣表面的基板100，優選使用可耐受形成元件層102及天線112的溫度的基板，可以使用具有代表性的玻璃基板、石英基板、陶瓷基板、在至少一個表面上形成有絕緣層的金屬基板、有機樹脂基板等。在此，使用玻璃基板作為具有絕緣表面的基板100。另外，元件層102的厚度優選為1μm到10μm，更優選為1μm到5μm。透過採用這樣的厚度，可以製造可彎曲的半導體裝置。
剝離層101透過濺射法、等離子體CVD法、塗佈法、印刷法等以單層厚30nm到200nm的層或使多層層疊而形成，該層由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)以及矽(Si)中的元素或者以上述元素為主要成分的合金材料或以上述元素為主要成分的化合物形成。含有矽的層的結晶結構可以為非晶、微晶、多晶中的任意一種。另外，在此，塗佈法是指將溶液吐出到被處理物上來成膜的方法，例如包括旋塗法及液滴吐出法。此外，液滴吐出法是指將包含微粒的組合物的液滴從微細的孔吐出而形成規定形狀的圖案的方法。
在剝離層101是單層結構的情況下，優選形成包含鎢 、鉬、或鎢和鉬的混合物的層。或者，形成包含鎢的氧化物或氧氮化物的層、包含鉬的氧化物或氧氮化物的層或者包含鎢和鉬的混合物的氧化物或氧氮化物的層。另外，鎢和鉬的混合物例如相當於鎢和鉬的合金。
在剝離層101是疊層結構的情況下，優選形成金屬層作為第一層，形成金屬氧化物層作為第二層。具有代表性的是，形成包含鎢、鉬、或鎢和鉬的混合物的層作為第一層的金屬層，形成包含如下材料的層作為第二層：鎢、鉬、或鎢和鉬的混合物的氧化物，鎢、鉬、或鎢和鉬的混合物的氮化物，鎢、鉬、或鎢和鉬的混合物的氧氮化物或者鎢、鉬、或鎢和鉬的混合物的氮氧化物。
在形成以金屬層為第一層並以金屬氧化物層為第二層的疊層結構作為剝離層101時，可以進行如下的活用：透過形成包含鎢的層作為金屬層，在其上層形成由氧化物構成的絕緣層，從而在包含鎢的層和絕緣層的介面形成包含鎢的氧化物的層作為金屬氧化物層。再者，也可以透過對金屬層的表面進行熱氧化處理、氧等離子體處理、採用臭氧水等氧化力強的溶液的處理等來形成金屬氧化物層。
鎢的氧化物可表示為WOx 。x在2到3的範圍內，有x是2的情況(WO2 )，x是2.5的情況(W2 O5 )、x是2.75的情況(W4 O11 )、x是3的情況(WO3 )等。
雖然根據上述步驟，與基板100接觸地形成剝離層101，但是本發明不受限於該步驟。也可以與基板100接觸地形成作為基底的絕緣層，與該絕緣層接觸地設置剝離 層101。在此，透過濺射法形成厚度為30nm到70nm的鎢層作為剝離層101。
作為元件層102所包含的使用非單晶半導體層形成的半導體元件的代表性例子，有薄膜電晶體、二極體、非揮發性記憶體元件等有源元件以及電阻元件、電容元件等無源元件。此外，作為非單晶半導體層，有結晶半導體層、非晶半導體層、微晶半導體層等。此外，作為半導體，有矽、鍺、矽鍺化合物等。此外，作為半導體，可以使用金屬氧化物，具有代表性的有氧化鋅、鋅鎵銦的氧化物等。此外，作為半導體，可以使用有機半導體材料。元件層102的厚度優選為1μm到10μm，更優選為1μm到5μm。透過採用這樣的厚度，可以製造可彎曲的半導體裝置。此外，半導體裝置的俯視面積優選為4mm2 以上，更優選為9mm2 以上。
當在元件層102中至少形成薄膜電晶體、電阻元件、電容元件、配線等時，作為半導體裝置，可以製造進行其他裝置的控制及資料的計算、加工的微處理器(MPU)。MPU包括CPU、主記憶體、控制器、介面、I/O埠等。
此外，在元件層102中至少形成記憶體元件及薄膜電晶體的情形中，作為半導體裝置，可以製造存儲裝置。作為記憶體元件，有具有浮閘或電荷積蓄層的非揮發性記憶體元件、薄膜電晶體及與其連接的電容元件、具有薄膜電晶體及與其連接的強介電層的電容元件、在一對電極之間夾有有機化合物層的有機記憶體元件等。此外，作為具有 這樣的記憶體元件的半導體裝置，有DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FeRAM(鐵電隨機存取記憶體)、掩模ROM(唯讀記憶體)、EPROM(電可編程唯讀記憶體)、EEPROM(電可擦可編程唯讀記憶體)、快閃記憶體等記憶體裝置。
在元件層102中至少形成二極體的情形況下，作為半導體裝置，可以製造光感測器、圖像感測器、太陽能電池等。作為二極體，有使用非晶矽及多晶矽的PN二極體、PIN二極體、雪崩二極體、肖特基二極體等。
此外，在元件層102中至少形成薄膜電晶體並在元件層102上形成電連接到薄膜電晶體的天線的情形中，作為半導體裝置，可以製造能夠無線地收發資訊的ID標籤、IC標籤、RF(射頻)標籤、無線標籤、電子標籤、RFID(射頻識別)標籤、IC卡、ID卡等(下面表示為RFID)。另外，本發明的半導體裝置包括密封由薄膜電晶體等構成的積體電路部和天線而得的嵌體(inlet)以及將該嵌體制成密封片狀或卡狀而得的裝置。另外，由於透過將RFID的俯視面積設定為4mm2 或以上，優選設定為9mm2 或以上，可以形成尺寸大的天線，因此可以製造與通信設備之間的通信距離長的RFID。
在此，作為包含使用非單晶半導體層形成的半導體元件的元件層102，示出如下結構：作為緩衝層的作用的絕緣層103，作為基底層的作用的絕緣層104，薄膜電晶體105a、105b，覆蓋薄膜電晶體105a、105b的絕緣層106 ，覆蓋絕緣層106的絕緣層107，穿過絕緣層106、107連接到薄膜電晶體105a、105b的半導體層的源極區域及漏極區域的配線108，連接到後面要形成的天線112的配線109，覆蓋配線108、109及絕緣層107的一部分的絕緣層111。另外，配線109透過配線108電連接到半導體層的源極區域或漏極區域。
為了在後面的剝離步驟中使剝離層101及作為緩衝層的作用的絕緣層103的介面上的剝離變得容易，或者為了在後面的剝離步驟中防止半導體元件和配線的開縫及損壞，設置作為緩衝層的作用的絕緣層103。作為作為緩衝層的作用的絕緣層103，透過濺射法、等離子體CVD法、塗佈法、印刷法等使用無機化合物以單層或多層形成。作為無機化合物的代表性例子，有氧化矽、氮化矽、氧氮化矽、氮氧化矽等。另外，透過在作為作為緩衝層的作用的絕緣層103中使用氮化矽、氮氧化矽、氧氮化矽等，可以防止水分及氧等的氣體從外部侵入到後面要形成的元件層中。作為緩衝層的作用的絕緣層103的厚度優選為10nm到1000nm，更優選為100nm到700nm。在此，透過等離子體CVD法形成厚500nm到700nm的氧氮化矽層。
作為基底層的作用的絕緣層104可以採用與作為緩衝層的作用的絕緣層103相同的形成方法及材料。而且，作為基底層的作用的絕緣層104可以為疊層結構。例如，可以使用無機化合物層疊，具有代表性的是，可以層疊氧化矽、氮氧化矽以及氧氮化矽來形成。作為基底層的作用的 絕緣層104的厚度優選為10nm到200nm，更優選為50nm到150nm。在此，透過等離子體CVD法形成厚30nm到70nm的氮氧化矽層，在其上透過等離子體CVD法形成厚80nm到120nm的氧氮化矽層。另外，在具有作為緩衝層的作用的絕緣層103的情況下，也可以不形成作為基底層的作用的絕緣層104。
在絕緣層104上形成薄膜電晶體105a、105b。圖1A所示的薄膜電晶體105a、105b包括具有源極區域、漏極區域和溝道形成區域的半導體層53a、53b，閘極絕緣層54以及閘電極55a、55b。
半導體層53a、53b是厚度為10nm到100nm、優選為20nm到70nm的由非單晶半導體形成的層。作為非單晶半導體層，有結晶半導體層、非晶半導體層、微晶半導體層等。此外，作為半導體，有矽、鍺、矽鍺化合物等。特別是，優選將非晶半導體層透過採用瞬間熱退火(RTA)或爐法退火爐的熱處理進行結晶，或者組合加熱處理和雷射光束照射將非晶半導體層進行結晶來形成結晶半導體。加熱處理時，可以使用具有促進矽半導體的結晶的作用的鎳等金屬元素進行結晶。
除了進行加熱處理以外，還照射雷射光束來進行結晶的情況下，可以透過照射連續振盪雷射光束或照射重復頻率為10MHz以上且脈衝寬度為1納秒(nanosecond)或以下、優選為1到100皮秒(picoseconds)的高重復頻率超短脈衝光，在使該雷射光束的照射方向連續地移動的同 時，將結晶半導體熔融而得的熔融帶進行結晶。透過這種結晶法，可以獲得粒徑大且晶界向一個方向延伸的結晶半導體。
在半導體層53a、53b的源極區域及漏極區域中，添加有磷或硼等雜質元素。優選在成為n溝道型薄膜電晶體的半導體層的源極區域及漏極區域中添加有雜質濃度為1×1019 到1×1021 cm-3 的磷。此外，優選在成為p溝道型薄膜電晶體的半導體層的源極區域及漏極區域中添加有雜質濃度為1×1019 到1×1021 cm-3 的硼。
閘極絕緣層54透過等離子體CVD法、濺射法、塗佈法、印刷法等以厚度為5nm到50nm、更優選為10nm到40nm的氧化矽及氧氮化矽等無機絕緣物形成。
閘電極55a、55b可以使用金屬或添加有賦予一種導電型的雜質的多晶半導體形成。在使用金屬的情況下，可以使用鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鋁(Al)等。此外，可以使用使金屬氮化的金屬氮化物。或者，還可以採用使由該金屬氮化物形成的第一層和由上述金屬形成的第二層層疊而得的結構。此時，可以透過使用金屬氮化物形成第一層，可以使其成為阻擋金屬。即，可以防止第二層的金屬擴散到閘極絕緣層及其下層的半導體層中。此外，當採用疊層結構的情況下，也可以採用第一層的端部比第二層的端部更向外側突出的形狀。
組合半導體層53a、53b、閘極絕緣層54、閘電極55a、55b等構成的薄膜電晶體105a、105b可以應用單漏 極結構、LDD(輕摻雜漏)結構、閘漏重疊結構等各種結構。在此示出單漏極結構的薄膜電晶體。而且，還可以等價地應用呈被施加相同電位的閘電壓的多個電晶體串聯連接的形式的多閘極結構，用閘電極夾著半導體層的上下的雙閘極結構，以及在絕緣膜56上形成有閘電極且在閘電極上形成有閘極絕緣層、半導體層的反交錯型薄膜電晶體等。
作為薄膜電晶體，可以形成將金屬氧化物或有機半導體材料用於半導體層的薄膜電晶體。作為金屬氧化物的代表性例子，有氧化鋅、鋅鎵銦的氧化物等。
絕緣層106、107作為使薄膜電晶體與配線絕緣的層間絕緣層。絕緣層106、107可以採用與作為緩衝層的作用的絕緣層103相同的形成方法及材料。雖然在此採用絕緣層106、107的疊層結構，但可以採用單層或兩層以上的疊層結構。在此，作為絕緣層106，透過等離子體CVD法形成厚度為30nm到70nm的氧氮化矽層。作為絕緣層107，在透過等離子體CVD法形成厚度為80nm到120nm的氮氧化矽層之後，透過等離子體CVD法形成厚度為500nm到700nm的氧氮化矽層。
配線108、109優選透過如鋁(Al)等低電阻材料和使用如鈦(Ti)、鉬(Mo)等高熔點金屬材料的阻擋金屬來形成，該組合例如有鈦(Ti)和鋁(Al)的疊層結構、鉬(Mo)和鋁(Al)的疊層結構等。在此，在依次層疊形成厚度為80nm到120nm的鈦層、厚度為250nm到 350nm的鋁層以及厚度為80nm到120nm的鈦層之後，使用透過光刻步驟形成的抗蝕掩模選擇性地進行刻蝕，從而形成配線108、109。
可以在配線108、109上設置氮化矽、氧氮化矽、氮氧化矽、氧化矽、類金剛石碳、氮化碳等的保護層。當透過離子輔助沈積形成保護膜時，可以形成緻密的保護膜。透過設置保護層，可以抑制水分從外部侵入到薄膜電晶體中。特別是透過形成緻密的保護膜，其效果進一步提高。即，可以提高薄膜電晶體及半導體裝置的電氣特性的可靠性。
絕緣層111採用與作為緩衝層的作用的絕緣層103相同的形成方法及材料形成。另外，絕緣層111是後面要形成的天線的基底層。因此，絕緣層111的表面優選為平坦的狀態。因此，絕緣層111優選透過塗佈使用有機溶劑稀釋有機樹脂而得的組合物並進行乾燥和燒成來形成。此外，透過使用稀釋感光性樹脂而得的組合物形成絕緣層111，步驟數比以往的使用以光刻步驟形成的抗蝕掩模來進行刻蝕的步驟少，因此半導體裝置的成品率提高。在此，塗敷並乾燥使用有機溶劑稀釋感光性聚醯亞胺樹脂而得的組合物，使用光刻掩模進行曝光，然後去除未固化的部分，燒成而形成絕緣層111。
天線112透過採用液滴吐出法(噴墨法、分配器法等)吐出具有銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)以及鈦( Ti)等中的任意一種以上的金屬粒子的液滴或糊料，進行乾燥和燒成來形成。透過採用液滴吐出法形成天線，可以縮減步驟數，從而還可以縮減成本。
此外，也可以使用絲網印刷法形成天線112。在使用絲網印刷法的情況下，作為天線112的材料，選擇性地印刷將粒徑為數nm到數十μm的導電性粒子溶解或分散於有機樹脂中而得的導電性糊料。作為導電性粒子，可以使用選自銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)以及鈦(Ti)等的任意一種以上的金屬粒子、鹵化銀的微粒或上述材料的分散性納米粒子。此外，包含在導電性糊料中的有機樹脂可以使用選自作為金屬粒子的黏合劑、溶劑、分散劑或被覆材料的作用的有機樹脂的一種或多種。具有代表性的可以舉出環氧樹脂、有機矽樹脂等有機樹脂。此外，形成導電層時，優選在印刷導電性的糊料後進行燒成。
另外，除了絲網印刷法之外，天線112還可以使用照相凹版印刷等，也可以採用鍍覆法、濺射法等以導電性材料來形成。
應用電磁耦合方式或者電磁感應方式(例如，13.56 MHz頻帶)作為RFID的信號傳送方式。在利用基於磁通量密度的變化的電磁感應的情況下，天線的俯視形狀可以形成為環形(例如，環形天線)或者螺旋形(例如，螺旋天線)。
此外，也可以使用微波方式(例如UHF頻帶(860到 960MHz頻帶)、2.45GHz頻帶等)作為RFID的信號傳送方式。在此情況下，考慮用於信號傳送的電磁波波長，適當地設定天線的長度等形狀即可。
圖16A到16D示出了可應用微波方式的RFID的天線112的一例。例如，可以將天線的俯視形狀形成為直線形(例如，偶極天線(參照圖16A))、平坦的形狀(例如平板天線(參照圖16B))或者帶型的形狀(參照圖16C、16D)等。此外，作為天線的導電層的形狀並不限於直線形，可以考慮到電磁波的波長以曲線形狀、蛇行形狀或者它們的組合的形狀設置。
設置在元件層102的一個表面或兩面的纖維體113是使用有機化合物或無機化合物的高強度纖維的織布或無紡布，它覆蓋元件層102的整個表面。作為高強度纖維，具體為拉伸彈性模量高的纖維或者楊氏模量高的纖維。作為高強度纖維的代表性例子，可以使用聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對伸苯基苯並二噁唑纖維、玻璃纖維或碳纖維。作為玻璃纖維，可以採用使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。另外，纖維體113可以一種上述高強度纖維形成，也可以由多種上述高強度纖維形成。
纖維體113也可以由將纖維(單絲)的束(下面稱為絲束)用作經紗及緯紗而編織的織布或將多種纖維的絲束不規則或沿一個方向堆積而得的無紡布構成。當採用織布時，可以適當地使用平紋組織、斜紋組織、緞紋組織等。
絲束的剖面可以是圓形或橢圓形。作為絲束，可以使用透過以高壓水流、液體為介質的高頻振盪、連續超聲波的振盪、使用輥的擠壓等實施了開纖加工的絲束。實施了開纖加工的絲束的寬度變寬，可以縮減厚度方向的單絲數，絲束的剖面成為橢圓形或平板狀。此外，透過使用低撚絲作為絲束，絲束容易扁平化，絲束的剖面形狀成為橢圓形狀或平板形狀。如上所述，透過使用剖面為橢圓形或平板狀的絲束，可以降低纖維體113的厚度。因此，可以製造薄型的半導體裝置。當纖維的絲束寬度為4μm到400μm、優選為4μm到200μm時，確認到本發明的效果，在理論上可以更窄。此外，當絲束的厚度為4μm到20μm時，確認到本發明的效果，在理論上可以更薄，這取決於纖維的材料。
在本說明書的附圖中，纖維體113表示為使用剖面為橢圓形的絲束編織成平紋組織而得的織布。此外，雖然薄膜電晶體105a、105b大於纖維體113的絲束，但是有時薄膜電晶體105a、105b小於纖維體113的絲束。
圖11A及11B各示出纖維體113為將絲束用作經紗及緯紗而編織的織布的俯視圖。
如圖11A所示，在纖維體113中編織有具有一定間隔的經紗113a及具有一定間隔的緯紗113b。這種纖維體具有不存在經紗113a及緯紗113b的區域(稱為方平網眼(basket hole)113c)。在這種纖維體113中，有機樹脂浸漬到纖維體中的比例提高，可以提高纖維體113及元件 層102的密合性。
如圖11B所示，纖維體113也可以是經紗113a及緯紗113b的密度高且方平網眼113c的比例低的纖維體。具有代表性的是，方平網眼113c的大小優選比受到局部擠壓的面積小。具有代表性的是，優選一邊為0.01mm到0.2mm的矩形。當纖維體113的方平網眼113c的面積這樣小時，即使被先端細的構件(具有代表性的是鋼筆或鉛筆等書寫工具)擠壓，也可以透過纖維體113整體吸收該壓力。
另外，也可以對纖維施行表面處理，以便提高有機樹脂對絲束內部的滲透率。例如，有用來使纖維表面活化的電暈放電處理、等離子體放電處理等。此外，還有使用矽烷偶聯劑、鈦酸酯偶聯劑的表面處理。
接著，圖1B所示，在纖維體113及元件層102上形成有機樹脂層114。作為有機樹脂層114，可以使用環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂或氰酸酯樹脂等熱固性樹脂。此外，可以使用聚苯醚樹脂、聚醚醯亞胺樹脂或含氟樹脂等熱塑性樹脂。另外，還可以使用上述熱塑性樹脂及上述熱固性樹脂中的多種。透過使用上述有機樹脂，可以透過熱處理將纖維體固定到元件層上。另外，玻璃化溫度越高，有機樹脂層114就越不容易因局部擠壓破壞，所以是理想的。
作為有機樹脂層114的形成方法，可以使用印刷法、澆鑄法、液滴吐出法、浸塗法等。
此時，使有機樹脂層114中的一部分或全部浸漬到纖維體113中。即，纖維體113包含在有機樹脂層114中。透過該步驟，纖維體113與有機樹脂層114的密合性提高。
可以將高導熱性填料分散在有機樹脂114或纖維體的絲束中。作為高導熱性填料，有氮化鋁、氮化硼、氮化矽、氧化鋁等。此外，作為高導熱性填料，有銀、銅等的金屬粒子。透過在有機樹脂或絲束中含有高導熱性填料，容易將元件層中產生的熱量釋放到外部，所以能夠抑制半導體裝置的蓄熱，可以減少半導體裝置的蓄熱導致的缺陷。
接著，對有機樹脂層114進行加熱來使有機樹脂層114的有機樹脂增塑或固化。另外，當有機樹脂是可塑性有機樹脂時，在此之後透過冷卻到室溫使透過加熱增塑了的有機樹脂固化。
其結果是，如圖1C所示，形成浸漬到纖維體113中且固定於元件層102及天線112的一面的有機樹脂層121。另外，將固定於元件層102及天線112的一面的有機樹脂層121及纖維體113表示為密封層120。
接著，為了容易地進行後面的剝離步驟，可以透過將雷射光束從密封層120側照射到密封層120、元件層102以及剝離層101，形成如圖1D所示的溝槽123。作為為了形成溝槽123而照射的雷射光束，優選具有剝離層101、元件層102或構成密封層120的層中的任一層吸收的波長的雷射光束，具有代表性的是適當地選擇紫外區域、可 見區域或紅外區域的雷射光束來照射。
作為能夠激發這樣的雷射光束的鐳射振盪器，可以使用如下的鐳射振盪器：KrF、ArF、XeCl等的准分子鐳射振盪器，He、He-Cd、Ar、He-Ne、HF、CO2 等的氣體鐳射振盪器，摻雜有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、GdVO4 、YVO4 、YLF、YAlO3 等的結晶、玻璃、紅寶石等的固體鐳射振盪器，GaN、GaAs、GaAlAs、InGaAsP等的半導體鐳射振盪器等。另外，在使用該固體鐳射振盪器時，優選適當地應用其基波到五次諧波。
接著，如圖1E所示，以溝槽123為起點，在剝離層101與作為緩衝層的作用的絕緣層103的介面上透過物理方法將形成有剝離層101的具有絕緣表面的基板100與包括元件層102的層124剝離。物理方法指的是力學方法或機械方法，就是施加某種力學能量(機械能量)的方法，該方法典型的是施加機械力(例如，用人的手或夾握工具剝離的處理，或者使輥轉動的同時進行分離的處理)。此時，如果在密封層120的表面上設置可透過光或熱而剝離的黏接片，則更容易進行剝離。
此外，也可以將液體滴加到溝槽123中，使液體滲透到剝離層101與作為緩衝層的作用的絕緣層103的介面，從剝離層101剝離元件層102。在此情況下，既可以將液體只滴加到溝槽123，也可以將具有絕緣表面的基板100、元件層102、天線112以及密封層120整體浸在液體中，使液體從溝槽123滲透到剝離層101與元件層102的介 面。
在本實施模式模式中，雖然採用在與作為緩衝層的作用的絕緣層103接觸的層形成金屬氧化層作為剝離層101，透過物理方法剝離包括元件層102的層124的方法，但是不局限於此。還可以採用如下方法：使用具有透光性的基板作為基板，使用含氫的非晶矽層作為剝離層101，將雷射光束從具有絕緣表面的基板100照射到剝離層101，使包含在非晶矽層的氫汽化，並在具有絕緣表面的基板100和剝離層101之間進行剝離。
此外，還可以使用機械地研磨而去除基板100的方法或使用氫氟酸等的溶液使基板100溶解來去除基板100的方法。在此情況下，可以不使用剝離層101。
在圖1D中，可以採用如下方法：將NF3 、BrF3 、ClF3 等氟化氣體導入到溝槽123中，使用氟化氣體刻蝕剝離層101而去除，將包括元件層102的層124從具有絕緣表面的基板100剝離。
此外，在圖1D中，可以採用如下方法：將NF3 、BrF3 、ClF3 等氟化氣體導入到溝槽123中，使用氟化氣體刻蝕剝離層101的一部分而去除，然後將黏接構件貼附到有機樹脂層121，採用物理方法將包括元件層102的層124從具有絕緣表面的基板100剝離。
在元件層102包含多個半導體裝置的情況下，可以斷開元件層102及密封層，切出多個半導體裝置。透過這種步驟，可以製造多個半導體裝置。
透過依上述方式，可以製造半導體裝置。
要注意，在圖1A到1E中，雖然在將纖維體113設置在元件層102上之後形成有機樹脂層114，但是作為代替，也可以在將有機樹脂層114形成在元件層102上之後，將纖維體設置在元件層102及有機樹脂層114上。該步驟如下所示。
如圖3A所示，在具有絕緣表面的基板100上形成剝離層101，在剝離層101上形成包括使用非單晶半導體層形成的半導體元件的元件層102及天線112。接著，在元件層102及天線112上形成有機樹脂層114。
接著，如圖3B所示，在元件層102及天線112上設置纖維體113。此時，透過將纖維體113按壓於有機樹脂層114，可以使纖維體113包含於有機樹脂層114中。此外，可以使有機樹脂浸漬到纖維體113中。
對有機樹脂層114進行加熱，使得有機樹脂層114的有機樹脂增塑或固化。另外，在有機樹脂是可塑性有機樹脂的情況下，在此之後透過將它冷卻到室溫，使透過加熱增塑了的有機樹脂固化。
其結果是，圖3C所示，形成浸漬到纖維體113中且固定於元件層102及天線112的一面的有機樹脂層121。另外，將固定於元件層102及天線112的一面的有機樹脂層121及纖維體113表示為密封層120。
然後，與圖1D相同地，如圖3D所示在剝離層101與作為緩衝層的作用的絕緣層103的介面剝離包括元件層 102的層124。
透過依上述方式，可以製造半導體裝置。
要注意，可以在作為緩衝層的作用的絕緣層103側也形成密封層。該步驟如下所示。如圖2A所示，在作為緩衝層的作用的絕緣層103上設置纖維體126。纖維體126可以適當地使用圖1A所示的纖維體113。
接著，如圖2B所示，自纖維體126及絕緣層103上方塗佈包含有機樹脂的組合物並進行燒成，形成有機樹脂層127。作為有機樹脂層127可以適當地使用圖1B所示的有機樹脂層114。另外，以有機樹脂層114中包含纖維體113的方式形成有機樹脂層127。此外，可以使有機樹脂浸漬到纖維體113內。
接著，如圖2C所示，對有機樹脂層127進行加熱，使有機樹脂層127的有機樹脂增塑或固化。在有機樹脂是可塑性的情況下，在此之後透過冷卻到室溫，使增塑了的有機樹脂固化。其結果是，如圖2C所示，可以形成由有機樹脂層128構成的密封層129，該有機樹脂層128浸漬到纖維體113中並形成於作為緩衝層的作用的絕緣層103上。即，可以製造在元件層102的兩面上設置有密封層120、129的半導體裝置。
此時的密封層120、129由相同材質的纖維體及有機樹脂形成時，翹曲減少，因此是理想的。但是，在區分正面和背面來使用時，不必採用相同的材質。像這樣，透過浸漬於纖維體的有機樹脂被固定到元件層的兩面，纖維體 支撐半導體裝置，因此可以減少半導體裝置的翹曲，該半導體裝置向之後的層壓薄膜及密封片等的搭載變得容易。
此外，形成在元件層102的密封層120的纖維體的經紗或緯紗的方向和密封層129的纖維體的經紗或緯紗的方向可以相差30∘到60∘，優選為40∘到50∘。在此情況下，設在元件層的正面和背面的纖維體的拉伸方向在正面和背面不同，所以當受到局部擠壓時各向同性地延伸。因此，可以進一步減少因局部擠壓所引起的半導體裝置的破壞。
在此，將參照圖4示出本實施模式所示的半導體裝置所具有的效果。
如圖4A所示，在現有的半導體裝置40中，包括使用非單晶半導體層形成的半導體元件的元件層41使用黏合構件42a、42b被薄膜43a、43b密封。對這種半導體裝置施加局部擠壓44。
結果，如圖4B所示，元件層41、黏合構件42a、42b、薄膜43a、43b都延伸，在擠壓部分產生曲率半徑小的彎曲。結果，在構成元件層41的半導體元件、配線等中產生裂縫，從而半導體裝置被破壞。
然而，如圖4C所示，在本實施模式所示的半導體裝置50中，元件層51的一面或兩面設有由含有機樹脂的纖維體形成的密封層。纖維體由高強度纖維形成，高強度纖維的拉伸彈性模量或楊氏模量高。因此，即使施加點壓、線壓等局部擠壓44，高強度纖維也不會延伸，而擠壓的力量被分散至纖維體整體，半導體裝置的整體彎曲。結果 ，如圖4D所示，即使施加局部擠壓，在半導體裝置中產生的彎曲也是曲率半徑大的彎曲，在構成元件層51的半導體元件、配線等中不產生裂縫，從而可以減少半導體裝置的破壞。
此外，透過減小元件層51的厚度，可以使半導體裝置彎曲。因此，能夠擴大元件層51的面積。因而，製造半導體裝置的步驟變容易。此外，該半導體裝置是內建有天線的RFID的情況下，可以增大天線的尺寸。因此，可以製造通信距離長的RFID。
要注意，在元件層102包括多個半導體裝置的情況下，也可以分割元件層102及密封層來獲得多個半導體裝置。透過這種步驟，可以製造多個半導體裝置。當分割時，可以採用切割、劃線、具有剪刀或刀等刀具的裁斷機、或鐳射切割法等選擇性地分割。
此外，透過將半導體裝置嵌入到紙張中，可以形成包含半導體裝置的紙張。具體來說，在第一濕紙上設置半導體裝置。在其上配置第二濕紙，進行壓接和乾燥。結果，可以形成包含半導體裝置的紙張。然後，可以將該紙張裁斷為適當的尺寸。
在本實施模式所示的半導體裝置中，具有使用非單晶半導體層形成的半導體元件的元件層和纖維體由有機樹脂固定。由於纖維體將局部擠壓所產生起的壓力分散到纖維的整體，因此不容易受到局部壓力。由此，構成半導體裝置的配線及半導體元件不被延伸，半導體裝置不容易被破 壞。此外，由於由高強度纖維而成的纖維體固定到元件層，因此在剝離步驟中，元件層也不容易延伸。即，可以減少形成在元件層的半導體元件、配線等的延伸。因此，可以提高半導體裝置的成品率。
此外，透過減小元件層的厚度，可以使半導體裝置彎曲。因此，可以擴大元件層的面積。因而，製造半導體裝置的步驟變容易。此外，在該半導體裝置是內建有天線的RFID的情況下，可以增大天線的尺寸。因此，可以製造通信距離長的RFID。
實施模式2
在本實施模式中，將參照圖5說明與實施模式1相比更不容易被破壞的半導體裝置的製造方法。
與實施模式1同樣地，如圖5A所示，在具有絕緣表面的基板100上形成剝離層101，在剝離層101上形成包含使用非單晶半導體層形成的半導體元件的元件層102及天線112。接著，在元件層102及天線112上設置纖維體113，形成有機樹脂層114，並在有機樹脂層114上設置保護薄膜131。
優選使用高強度材料形成保護薄膜131。作為高強度材料的代表例子，可舉出聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺樹脂、聚對苯撐苯並二噁唑樹脂、玻璃樹脂等。
透過由於使用高強度材料形成保護薄膜131，與實施 模式1相比，可以抑制因局部擠壓所引起的破壞。具體來說，在纖維體113中，當未分佈經紗束及緯紗束的方平網眼的面積大於被施加局部壓力的面積時，若是方平網眼受到局部負荷，則該壓力不被纖維體113吸收，而直接施加到元件層102及天線112。結果，元件層102及天線112延伸，從而半導體元件或配線被破壞。
然而，由於透過在有機樹脂層114上設置由高強度材料形成的保護薄膜131，保護薄膜131的整體吸收局部負荷，所以成為因局部擠壓所引起的破壞少的半導體裝置。
接著，如圖5B所示，與實施模式1同樣地對有機樹脂層114進行加熱，形成密封層120。此外，密封層120的有機樹脂將保護薄膜131固定到元件層102及天線112。即，密封層120將纖維體113及保護薄膜131固定到元件層102及天線112。此外，密封層120所包含的有機樹脂層121浸漬在纖維體113中。
如圖5C所示，從形成有剝離層101的具有絕緣表面的基板100剝離包含元件層的層124。在此，與實施模式1同樣地，對元件層102及剝離層101照射雷射光束形成溝槽，然後在形成在剝離層101及作為緩衝層的作用的絕緣層103的介面上的金屬氧化物層透過物理方法進行剝離。
然後，如圖5D所示，可以在作為緩衝層的作用的絕緣層103的表面上設置纖維體，形成有機樹脂層，在有機樹脂層上設置保護薄膜，進行加熱和壓接，將密封層129 及保護薄膜141固定到元件層102。
在圖5A中，在保護薄膜131是熱塑性材料的情況下，也可以在元件層102及天線112和纖維體113之間設置保護薄膜131並進行加熱和壓接。此外，也可以在元件層102、天線112以及纖維體113和有機樹脂層114之間設置保護薄膜131並進行加熱和壓接。另外，在圖5D中，當保護薄膜141是熱塑性材料時，也可以在作為緩衝層的作用的絕緣層103和纖維體之間設置保護薄膜141並進行加熱和壓接。此外，也可以在作為緩衝層的作用的絕緣層103及纖維體和有機樹脂層之間設置保護薄膜141並進行加熱和壓接。在該結構中，也可以使用保護薄膜及纖維體分散局部擠壓所產生的負荷，從而可以減少半導體裝置的破壞。
在元件層102包含多個半導體裝置的情況下，也可以分割元件層102及密封層來切出多個半導體裝置。透過這種步驟，可以製造多個半導體裝置。
此外，與實施模式1同樣，透過將半導體裝置嵌入到紙張中，可以形成包含半導體裝置的紙張。
透過依上述方式，可以製造因局部擠壓所引起的破壞少的半導體裝置。此外，透過減小元件層的厚度，可以使半導體裝置彎曲。因此，可以擴大元件層的面積。因而，製造半導體裝置的步驟變容易。此外，在該半導體裝置是內建有天線的RFID的情況下，可以增大天線的尺寸。因此，可以製造通信距離長的RFID。
實施模式3
在本實施模式中，將參照圖6以及圖7說明一種半導體裝置的製造方法，該半導體裝置將設置在其他基板上的天線連接到元件層，而不在元件層上形成天線。
如圖6A所示，與實施模式1同樣地，在具有絕緣表面的基板100上形成剝離層101，在剝離層101上形成包含使用非單晶半導體層形成的半導體元件的元件層151。接著，在元件層151上形成具有纖維體113及開口部154的有機樹脂層155。
在此，作為元件層151，如實施模式1所示，形成作為緩衝層的作用的絕緣層103，在作為緩衝層的作用的絕緣層103上形成作為基底層的作用的絕緣層104，在絕緣層104上形成薄膜電晶體105a、105b。在薄膜電晶體105a、105b上形成絕緣層106、107，形成穿過絕緣層106、107連接到薄膜電晶體105a、105b的半導體層的源極區域及漏極區域的配線108，並形成連接到之後要形成的電極焊墊152的配線109。另外，電極焊墊152透過配線109及配線108電連接到半導體層的源極區域或漏極區域。在配線108、109、絕緣層107上形成絕緣層111，並且形成穿過絕緣層111連接到配線109的電極焊墊152。
採用如下方法形成有機樹脂層155：以具有使電極焊墊152的一部分露出的開口部154的方式透過印刷法或液滴吐出法將使用有機溶劑稀釋有機樹脂而成的組合物設置 在元件層151上，進行乾燥燒成。
如圖6B所示，在有機樹脂層153的開口部形成連接端子161。可以透過印刷法、液滴吐出法等形成連接端子161。作為連接端子161的材料，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)以及鈦(Ti)等中的任意一種以上的金屬粒子、鹵素化銀的微粒、或上述材料的分散性納米粒子。接著，將有機樹脂層155及連接端子161的材料燒成，在元件層151的一面形成由有機樹脂層155及纖維體113構成的密封層156。另外，在密封層156上形成連接到電極焊墊152的連接端子161。
接著，如圖6C所示，從形成有剝離層101的具有絕緣表面的基板100剝離包含元件層151的層162。在此，與實施模式1同樣地，將雷射光束照射到元件層及剝離層101來形成溝槽。接著，在對該溝槽供應液體之後，在剝離層101及作為緩衝層的作用的絕緣層103的介面採用物理方法進行剝離。
然後，如圖7A所示，使用黏接構件174黏接固定於元件層151的密封層156和形成有天線172的基板171。此時，使用各向異性導電黏接構件173將形成在元件層151的連接端子161和天線172電連接。
作為各向異性導電黏接構件173，可以舉出環氧樹脂、酚醛樹脂等黏接性樹脂，該黏接性樹脂包含分散了的導電性粒子(粒徑為數nm到數十μm)。此外，導電性粒 子由選自金、銀、銅、鈀、鎳、碳或鉑中的一種元素或者多種元素形成。此外，也可以是具有這些元素的多層結構的顆粒。再者，也可以使用在由樹脂形成的粒子的表面上形成有薄膜的導電性粒子，該薄膜由選自金、銀、銅、鈀、鎳或鉑中的一種元素或者多種元素形成。另外，也可以使用CNT(碳納米管)作為導電性粒子。
對於天線172，可以適當地使用與實施模式1所示的天線112相同的材料及形成方法。
作為形成有天線172的基板171，可以使用薄膜狀塑膠基板，例如聚對苯二甲酸乙二醇酯(PET)、聚醚碸(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龍、聚醚醚酮(PEEK)、聚碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二醇酯(PBT)等。
接著，如圖7B所示，可以與實施模式1同樣，在作為緩衝層的作用的絕緣層103的表面上形成密封層129。
接著，如圖7C所示，可以設置薄膜175，從而密封形成有天線172的基板171、密封層156、元件層151以及密封層129。作為薄膜，可以使用與形成有天線172的基板171相同的薄膜。
本實施模式示出了如下方式，即在從剝離層101剝離之元件層151後，將形成有天線172的基板171黏接到元件層151之上的密封層120。但是也可以採用如下方式來代替上述方式，即如圖6B所示，在形成連接端子161之 後，在黏接密封層156和形成有天線172的基板171的同時，使用各向異性導電黏接構件173將天線172和連接端子161電連接。然後，也可以從剝離層101剝離元件層151。再者，可以如圖7B所示，在作為緩衝層的作用的絕緣層103上形成密封層129，如圖7C所示，使用薄膜175密封形成有172的基板171、密封層156、元件層151以及密封層129。
上述模式示出了具有天線172的基板171只黏接在元件層151的一面的半導體裝置，但是也可以在元件層151的兩面分別黏接形成有天線的基板。下面，將參照圖8A到8C示出這種方式。
經過圖6以及圖7A的步驟後，如圖8A所示，使用黏接構件174黏接形成有天線172的基板171和設置在元件層180的一面的密封層156。
在元件層180的另一面(即，絕緣層103的表面)上設置密封層129。另外，在元件層180中，在絕緣層107上形成配線181，該配線181與連接到薄膜電晶體105a、105b的半導體層的源極區域及漏極區域的配線108同樣地形成。另外，作為配線181，也可以在閘極絕緣膜上形成閘電極55a、55b的同時形成配線。
在密封層129及元件層180的一部分中形成開口部，以便形成連接到配線181的連接端子。在此，從密封層129側向配線181照射雷射光束而形成開口部，使配線181的一部分露出。
接著，如圖8B所示，以填充開口部的方式形成連接端子183。連接端子183可以與連接端子161同樣地形成。
如圖8C所示，在使用黏接構件194黏接密封層129和形成有天線192的基板191的同時，使用各向異性導電黏接構件193將連接端子183和天線192電連接。
透過依上述方式，可以製造在元件層的兩面設置有天線的半導體裝置。如果上述半導體裝置應用於像能夠接收UHF頻帶的電波的RFID那樣具有對稱結構的天線的半導體裝置，就可以縮減半導體裝置的尺寸，因此是理想的。
在元件層151、180包括多個半導體裝置的情況下，也可以分割元件層151、181以及密封層來切出多個半導體裝置。透過這種步驟，可以製造多個半導體裝置。
此外，與實施模式1同樣，將半導體裝置嵌入到紙張中，可以形成包含半導體裝置的紙張。
在本實施模式所示的半導體裝置中，具有使用非單晶半導體層形成的半導體元件的元件層和纖維體由有機樹脂固定。由於纖維體將局部擠壓所產生的壓力分散到纖維的整體，因此不容易受到局部壓力。由此，構成半導體裝置的配線及半導體元件不被延伸，半導體裝置不容易被破壞。此外，由於由高強度纖維而成的纖維體固定於元件層，因此在剝離步驟中，元件層也不容易延伸。即，可以減少形成在元件層的半導體元件、配線等的延伸。因此，可以提高半導體裝置的成品率。
此外，透過減小元件層的厚度，可以使半導體裝置彎曲。因此，可以擴大元件層的面積。因而，當將外部天線連接到元件層時，可以擴大連接面積，製造半導體裝置的步驟變容易。此外，在該半導體裝置是內建有天線的RFID的情況下，可以增大天線的尺寸。因此，可以製造通信距離長的RFID。
實施模式4
在本實施模式中，將參照圖9A到9B說明實施模式1到3所示的包含使用非單晶半導體層形成的半導體元件的元件層連接到印刷基板而得的半導體裝置。
圖9A示出本實施模式的半導體裝置250的立體圖。在半導體裝置250中，在柔性印刷基板上設有將實施模式1到3所示的包含使用非單晶半導體層形成的半導體元件的元件層。例如，在由聚酯、聚醯亞胺等形成的基底薄膜251上設置由銅、金、銀、鋁等形成的配線252。此外，在配線252上介以絕緣層設有實施模式1到3所示的包含半導體元件的元件層及密封層的層疊體253a、253b。另外，配線252及層疊體253a、253b透過形成在密封層的接觸孔的連接端子連接。基底薄膜251、配線252以及層疊體253a、253b被保護薄膜254覆蓋。此外，在半導體裝置250的端部，保護薄膜254的一部分被切除，露出連接器等外部電路和配線252。
可以透過在配線上介於密封層設置元件層並進行加熱 和壓接，從而將元件層固定到配線及基底基板。
在此示出了具有單層的配線252的半導體裝置，但是也可以採用多層配線結構取而代之。此外，也可以使用多條配線夾持層疊體253a、253b。透過形成多層的配線，可以提高安裝密度。
圖9B示出本實施模式的半導體裝置260的剖面圖。在半導體裝置260中，在印刷基板上設有實施模式1到3所示的包含半導體元件的元件層。例如，在芯層261的一面上設置有實施模式1到3所示的包含半導體元件的元件層262。此外，芯層261和實施模式1到3所示的半導體元件或配線由穿過密封層263的通路264連接。
在元件層262上設置有多層配線265。透過形成在多層配線265的有機樹脂層266的通路267，形成在芯層261及元件層262的半導體元件及配線等被連接到形成在半導體裝置260表面的導體圖案268。
在芯層261的另一面上設置有多層配線269。
此外，也可以使用導電性糊料、引線等安裝構件272將電容器、線圈、電阻、二極體等的晶片271安裝到半導體裝置260上。
本實施模式的半導體裝置在印刷基板上具有包含使用非單晶半導體層形成的半導體元件的層。此外，採用使用纖維體的預浸料坯(prepreg)將元件層設置在印刷基板內。因此，即使受到局部負荷(點壓、線壓等)，壓力也透過纖維體而被分散。因而可以減少因安裝步驟及半導體 裝置的彎曲所產生的破壞。此外，還可以實現高集成化。
實施模式5
本實施模式示出製造具有導電層的基板的例子，該基板可以減少因局部負荷(點壓、線壓等)所引起的破壞。
在此，以具有天線的基板為例，具有導電層的基板的製造方法如下所示。
首先，與實施模式1同樣地，如圖10A所示在具有絕緣表面的基板100上形成剝離層101，在剝離層101上形成作為緩衝層的作用的絕緣層103，並且在絕緣層103上形成作為天線的作用的導電層904。
作為天線的作用的導電層904可以適當地採用與實施模式1所示的天線112相同的材料及製造方法。
接著，與實施模式1到3同樣地，在導電層904上設置纖維體113。
接著，如圖10B所示，與實施模式1到3同樣地，自導電層904及纖維體113上方塗佈包含有機樹脂的組合物並燒成，形成有機樹脂層114。
要注意，也可以在導電層904上形成有機樹脂層114之後，在導電層904及有機樹脂層114上設置纖維體113，來替代像上述步驟那樣，在導電層904上設置纖維體113之後形成有機樹脂層114。
接著，透過對有機樹脂層114的加熱，如圖10C所示，包括浸自在纖維體113的有機樹脂層121的密封層120 形成在導電層904及絕緣層103的一面。另外，與實施模式1同樣，將固定於導電層904及絕緣層103的一面的有機樹脂層121以及纖維體113表示為密封層120。
如圖10D所示，進行與實施模式1到3相同的剝離，將絕緣層103從具有絕緣表面的基板100分離。
接著，去除絕緣層103或密封層120的一部分，使導電層904的一部分露出。接著，如圖10E所示，形成連接到導電層904的連接端子905a、905b。可以與實施模式4所示的連接端子161同樣地形成連接端子905a、905b。另外，也可以去除密封層120的一部分形成連接端子905a、905b，而替代去除絕緣層103的一部分形成連接端子905a、905b。
透過透過上述步驟，可以製造具有作為天線的作用的導電層的基板。另外，可以將元件基板連接到該天線製造RFID。下面將示出其方法。
如圖10F所示，在絕緣層103上配置元件基板907。透過使用各向導性導電材料進行壓接，使元件基板的端子部和導電層904電導通。
另外，在多個作為天線的作用的導電層形成在包含導電層904的層疊體的情況下，也可以分割該層疊體而形成具有作為天線的作用的導電層904的多個層疊體，然後將元件基板連接到各個層疊體的導電層904。
雖然圖10F示出了設置其面積小於絕緣層103的元件基板907的例子，但是不局限與此，既可以設置其面積與 絕緣層103大致相同的元件基板，也可以設置其面積大於絕緣層103的元件基板。
透過透過上述步驟，完成作為IC標籤的作用的半導體裝置。此外，可以製造因局部擠壓而引起的破壞少的半導體裝置。
要注意，最後也可以為保護而將有機樹脂浸自在纖維體而得的密封層形成在絕緣層103上以覆蓋元件基板907。
實施模式6
本實施模式示出本發明的半導體裝置的結構及應用例。在此，作為半導體裝置的代表例子，將說明RFID及存儲裝置。
首先，將說明本發明的半導體裝置之一種，即RFID501的電路結構例。圖12示出RFID501的電路框圖。
圖12所示的RFID501的規格符合國際標準ISO15693，是鄰近(vicinity)型，通信信號頻率為13.56MHz。此外，資訊接收只回應資料讀出指令，發送的資料傳輸頻率大約為13kHz，採用曼徹斯特代碼作為資料編碼方式。
RFID501的電路部412大致由電源部460和信號處理部461構成。電源部460具有整流電路462和儲存電容463。此外，在電源部460可以設置從天線411接收過量的電力時用來保護內部電路的保護電路部(也稱為限幅器電路)和用來控制是否使保護電路部工作的保護電路控制 電路部。透過設置該電路部，可以防止在RFID和通信設備的通信距離非常短等情況下因RFID接收大電力而產生的問題，從而可以實現RFID的可靠性的提高。即，可以使RFID正常工作，而不產生RFID內部的元件的退化以及RFID本身的破壞。
在此的通信設備只要具有與RFID以無線通信收發資訊的單元即可，例如可舉出讀取資訊的閱讀器、及具備讀取功能和寫入功能的讀寫器等。此外，還包括具有讀取功能和寫入功能的至少一方的手機及電腦等。
整流電路462對天線411所接收的載波進行整流而生成直流電壓。儲存電容463使整流電路462所生成的直流電壓平滑。將電源部460所生成的直流電壓作為電源電壓供應到信號處理部461中的各電路。
信號處理部461具有解調電路464、時脈生成/校正電路465、識別/判定電路466、記憶體控制器467、掩模ROM468、編碼電路469以及調變電路470。
解調電路464是對天線所接收的信號進行解調的電路。解調電路464解調所得的接收信號輸入到時脈生成/校正電路465和識別/判定電路466。
時脈生成/校正電路465生成信號處理部461的工作所需要的時脈信號，還具有修正該時脈信號的功能。例如，時脈生成/校正電路465具有電壓控制振盪電路(以下稱為VCO (Voltage Controlled Oscillator)電路)，以VCO電路的輸出為反饋信號來進行與所供應的信號的相 位比較，透過負反饋調整輸出信號，以使所輸入的信號與反饋信號具有恒定的相位。
識別/判定電路466識別並判定指令代碼。識別/判定電路466所識別並判定的指令代碼是幀結束(EOF; end of frame)信號、幀開始(SOF; start of frame)信號、標記、命令代碼、掩模長度(mask length)、掩模值(mask value)等。此外，識別/判定電路466還具有辨別發送資訊錯誤的迴圈冗餘校驗(CRC; cyclic redundancy check)功能。
記憶體控制器467根據識別/判定電路466處理所得的信號來從掩模ROM讀取資料。此外，掩模ROM468存儲有ID等。透過搭載掩模ROM468，構成不能進行資料的複製和僞造的讀取專用RFID501。透過將這種讀取專用RFID501嵌入到紙張中，可以提供防僞的紙張。
編碼電路469對記憶體控制器467從掩模ROM468讀取的資料進行編碼。調變電路470調變被編碼的資料。調變電路470調變所得的資料與載波重疊並從天線411發送。
接著，將示出RFID的使用例。本發明的RFID可以使用於所有紙張介質及薄膜介質上。尤其，本發明的RFID可以使用於被要求防僞的各種紙張介質。例如，例如可以舉出紙幣、戶籍謄本、居民證、護照、執照、身份證、會員證、鑒定書、挂號證、月票、票據、支票、提單、船貨票據、倉庫票據、股票、債券、商品券、券、抵押 票據等。
此外，由於透過實施本發明，可以使紙張介質以及薄膜介質具有除紙張介質在視覺上所顯示的資訊以外的大量資訊，因此透過將本發明的RFID應用於商品標貼等，可以用於商品管理的電子系統化、商品的防盜。下面，將參照圖13說明根據本發明的紙張的使用例。
圖13A為使用嵌入有本發明的RFID501的紙張的無記名債券類511的一例。無記名債券類511中包括郵票、票、券、入場券、商品券、圖書券、文具券、啤酒券、米券、各種禮品券、各種服務券等，然而不局限於此。此外，圖13B為使用嵌入有本發明的RFID501的紙張的證書類512(例如，居民證、戶籍謄本等)的一例。
圖13C為將本發明的RFID應用於標貼的一例。在標貼台紙(剝離紙)513上形成有由嵌入有RFID501的紙張構成的標貼(ID密封片)514。標貼514放置在盒子515內。在標貼514上印刷有與該商品或功用有關的資訊(商品名、品牌、商標、商標權人、銷售商以及製造商等)。而且，由於RFID501存儲有該商品(或者商品種類)固有的ID號碼，因此可以容易掌握僞造或商標權、專利權等知識產權的侵犯、不公平競爭等違法行為。RFID501可以預先輸入在商品容器或標貼上無法全部標明的許多資訊，例如商品產地、銷售地、質量、原材料、功效、用途、數量、形狀、價格、生產方法、使用方法、生產日期、使用期限、食用期限、處理說明以及與商品有關的知識產權 資訊等。因此，交易人和消費者可以透過簡單的通信設備來獲取這些資訊。此外，其設計為雖然生產者也可以容易地改寫或擦除資訊等，但是交易人或消費者無法改寫或擦除資訊等。
圖13D示出由嵌入有RFID501的紙張或薄膜構成的標籤516。透過使用嵌入有RFID501的紙張或薄膜製造標籤516，可以比使用塑膠框體的現有的ID標籤更廉價地製造。圖13E為將本發明的RFID用於封面的書籍517，該封面嵌入有RFID501。
透過藉著預先將搭載了作為本發明的半導體裝置的一例的RFID的標貼514或標籤516設置於商品上，商品管理變得容易。例如，在商品被盜的情況下，可以透過跟蹤商品的路徑，可以迅速找出犯人。如上所述，透過使用本發明的RFID作為ID標籤，可以進行從該商品的原材料和產地、製造及加工、流通直到銷售等的履歷管理和跟蹤查詢。即，可以實現商品的可追溯性(traceability)。另外，透過本發明，可以比現在更低成本地實現商品的追蹤管理系統。
作為本發明的半導體裝置的一例的RFID即使受到局部擠壓也不容易破壞。因此，具有作為本發明的半導體裝置的一例的RFID的紙張介質以及薄膜介質在貼附及設置等處理中可彎曲，處理效率提高。另外，因為可以在具有作為本發明的半導體裝置的一例的RFID的紙張介質以及薄膜介質上用書寫工具記入資訊，所以使用範圍廣。
接著，下面將示出作為本發明的半導體裝置的一種方式的存儲裝置的結構。在此，以非揮發性存儲裝置為存儲裝置的代表例子示出。
圖14示出非揮發性半導體存儲裝置的電路框圖的一例。在非揮發性半導體存儲裝置中，在同一元件層上形成有記憶體單元陣列552和周邊電路554。記憶體單元陣列552具有如實施模式1所示的非揮發性記憶體元件。周邊電路554的結構如下。
在記憶體單元陣列552周圍設置有用於選擇字線的列解碼器562和用於選擇位線的行解碼器564。位址透過位址緩衝器556被發送向控制電路558，內部列位址信號和內部行位址信號分別被送至列解碼器562和行解碼器564。
在寫入或擦除數據時，利用透過升高電源電位獲得的電位。因此，設置有由控制電路558根據操作模式控制的升壓電路560。將升壓電路560的輸出透過列解碼器562和行解碼器564供給字線和位線。將從行解碼器564輸出的資料登錄至感測放大器566。將感測放大器566所讀出的資料存儲在資料緩衝器568中，在控制電路558的控制下隨機訪問資料，透過資料登錄輸出緩衝器570輸出。寫入資料透過資料登錄輸出緩衝器570被暫時存儲在資料緩衝器568中，在控制電路558的控制下被送至行解碼器564。
如上述，在非揮發性半導體存儲裝置的記憶體單元陣 列552中需要採用與電源電位不同的電位。因此，優選至少將記憶體單元陣列552與周邊電路554相互絕緣分離。在這種情況下，透過使用形成於絕緣表面上的非晶半導體層形成非揮發性記憶體元件以及周邊電路的電晶體，能夠容易實現絕緣分離。由此，能夠獲得消除了誤動作且耗電量低的非揮發性半導體存儲裝置。
實施模式7
在本實施模式中，下面將示出使用本發明的半導體裝置的電子設備。
作為應用本發明的半導體裝置的電子設備，可舉出攝像機和數位照相機等拍攝裝置、護目鏡型顯示器(頭戴顯示器)、導航系統、聲音再現裝置(車載音響、組合音響等)、電腦、遊戲機、移動資訊終端(移動電腦、手機、攜帶型遊戲機或電子書等)、具備記錄介質的圖像再現裝置(具體是指再現DVD(數位通用盤)等記錄介質且具備可顯示其圖像的顯示器的裝置)等。圖15示出這些電子設備的具體例子。
圖15A及15B示出數位照相機。圖15B示出圖15A的背面。該數位照相機包括框體2111、顯示部2112、透鏡2113、操作鍵2114、快門按鈕2115等。框體2111內部具備具有存儲裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2116。
圖15C示出手機，它是移動終端的一個代表例子。該 手機包括框體2121、顯示部2122、操作鍵2123等。此外，在手機的內部具備具有存儲裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2125。
圖15D示出數位播放器，它是音響設備的一個代表例子。圖15D所示的數位播放器包括主體2130，顯示部2131，具有存儲裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2132，操作部2133，耳機2134等。
圖15E示出電子書(也稱為電子紙)。該電子書包括主體2141，顯示部2142，操作鍵2143，具有存儲裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2144。此外，既可在主體2141中內藏數據機，也可採用能夠無線地收發資訊的結構。
依上所述方式，本發明的半導體裝置的應用範圍非常廣泛，可以使用於其他電子設備。
本申請案係根據2007年三月26日提出申請之日本專利第2007-079120號申請案，其整體內容於此併入參考。
40‧‧‧半導體裝置
41‧‧‧元件層
42a‧‧‧黏接構件
42b‧‧‧黏接構件
43a‧‧‧薄膜
43b‧‧‧薄膜
44‧‧‧擠壓
50‧‧‧半導體裝置
51‧‧‧元件層
53a‧‧‧半導體層
53b‧‧‧半導體層
54‧‧‧閘極絕緣層
55a‧‧‧閘電極
55b‧‧‧閘電極
56‧‧‧絕緣層
100‧‧‧基板
101‧‧‧剝離層
102‧‧‧元件層
103‧‧‧絕緣層
104‧‧‧絕緣層
105a‧‧‧薄膜電晶體
105b‧‧‧薄膜電晶體
106‧‧‧絕緣層
107‧‧‧絕緣層
108‧‧‧配線
109‧‧‧配線
111‧‧‧絕緣層
112‧‧‧天線
113‧‧‧纖維體
113a‧‧‧經紗
113b‧‧‧緯紗
113c‧‧‧方平網眼
114‧‧‧有機樹脂層
120‧‧‧密封層
121‧‧‧有機樹脂層
123‧‧‧溝槽
124‧‧‧層
126‧‧‧纖維體
127‧‧‧有機樹脂層
128‧‧‧有機樹脂層
129‧‧‧密封層
131‧‧‧保護薄膜
141‧‧‧保護薄膜
151‧‧‧元件層
152‧‧‧電極焊墊
153‧‧‧有機樹脂層
154‧‧‧開口部
155‧‧‧有機樹脂層
156‧‧‧密封層
161‧‧‧連接端子
162‧‧‧層
171‧‧‧基板
172‧‧‧天線
173‧‧‧各向異性導電黏接構件
174‧‧‧黏接構件
175‧‧‧薄膜
180‧‧‧元件層
181‧‧‧配線
183‧‧‧連接端子
191‧‧‧基板
192‧‧‧天線
193‧‧‧各向異性導電黏接構件
194‧‧‧黏接構件
250‧‧‧半導體裝置
251‧‧‧基底薄膜
252‧‧‧配線
253a‧‧‧層疊體
253b‧‧‧層疊體
254‧‧‧保護薄膜
260‧‧‧半導體裝置
261‧‧‧芯層
262‧‧‧元件層
263‧‧‧密封層
264‧‧‧通路
265‧‧‧多層配線
266‧‧‧有機樹脂層
267‧‧‧通路
268‧‧‧導體圖案
269‧‧‧多層配線
271‧‧‧晶片
272‧‧‧安裝構件
411‧‧‧天線
412‧‧‧電路部
460‧‧‧電源部
461‧‧‧信號處理部
462‧‧‧整流電路
463‧‧‧儲存電容
464‧‧‧解調電路
465‧‧‧時脈生成/校正電路
466‧‧‧識別/判定電路
467‧‧‧記憶體控制器
468‧‧‧掩模ROM
469‧‧‧編碼電路
470‧‧‧調變電路
501‧‧‧RFID
511‧‧‧無記名債券類
512‧‧‧證書類
513‧‧‧標貼台紙(剝離紙)
514‧‧‧標貼
515‧‧‧盒子
516‧‧‧標籤
517‧‧‧書籍
552‧‧‧記憶體單元陣列
554‧‧‧周邊電路
556‧‧‧位址緩衝器
558‧‧‧控制電路
560‧‧‧升壓電路
562‧‧‧列解碼器
564‧‧‧行解碼器
566‧‧‧感測放大器
568‧‧‧資料緩衝器
570‧‧‧資料登錄輸出緩衝器
904‧‧‧導電層
905a‧‧‧連接端子
905b‧‧‧連接端子
907‧‧‧元件基板
2111‧‧‧框體
2112‧‧‧顯示部
2113‧‧‧透鏡
2114‧‧‧操作鍵
2115‧‧‧快門按鈕
2116‧‧‧半導體裝置
2121‧‧‧框體
2122‧‧‧顯示部
2123‧‧‧操作鍵
2125‧‧‧半導體裝置
2130‧‧‧主體
2131‧‧‧顯示部
2132‧‧‧半導體裝置
2133‧‧‧操作部
2134‧‧‧耳機
2141‧‧‧主體
2142‧‧‧顯示部
2143‧‧‧操作鍵
2144‧‧‧半導體裝置
附圖中：圖1A至1E是說明本發明的半導體裝置的製造方法的剖面圖；圖2A至2C是說明本發明的半導體裝置的製造方法的剖面圖；圖3A至3D是說明本發明的半導體裝置的製造方法 的剖面圖；圖4A至4D是說明本發明的半導體裝置的製造方法的剖面圖；圖5A至5D是說明本發明的半導體裝置的製造方法的剖面圖；圖6A至6C是說明本發明的半導體裝置的製造方法的剖面圖；圖7A至7C是說明本發明的半導體裝置的製造方法的剖面圖；圖8A至8C是說明本發明的半導體裝置的製造方法的剖面圖；圖9A及9B分別是說明本發明的半導體裝置的製造方法的立體圖及剖面圖；圖10A及10F分別是說明本發明的半導體裝置的剖面圖及立體圖；圖11A至11B是說明可應用於本發明的纖維體的頂視圖；圖12是說明本發明的半導體裝置的圖；圖13A至13E是說明本發明的半導體裝置的應用例的立體圖；圖14是說明本發明的半導體裝置的圖；圖15A至15E是說明可應用本發明的半導體裝置的電子設備的圖；以及圖16A至16D是說明可應用於本發明的天線的頂視 圖。
124‧‧‧層

Claims (36)

  1. 一種半導體裝置的製造方法，包含以下步驟；在基板上形成剝離層；在該剝離層上形成元件層，其中該元件層包括具有非單晶半導體層的有源元件以及覆蓋該有源元件的絕緣層；在該元件層上設置纖維體；自該纖維體上方塗佈包含有機樹脂的組合物，以形成包括該有機樹脂和該纖維體的有機樹脂層，使該纖維體被該有機樹脂浸漬；對該有機樹脂層進行加熱，以形成包括該纖維體和該有機樹脂的密封層；以及從該剝離層剝離該元件層和該密封層。
  2. 一種半導體裝置的製造方法，包含以下步驟；在基板上形成剝離層；在該剝離層上形成元件層，該元件層包括具有非單晶半導體層的有源元件以及覆蓋該有源元件的絕緣層；在該元件層上設置第一纖維體；自該纖維體上方塗佈包含第一有機樹脂的第一組合物，以形成包括該第一有機樹脂和該第一纖維體的第一有機樹脂層，使該第一纖維體被該第一有機樹脂浸漬；對該第一有機樹脂層進行加熱，以形成包括該第一纖維體和該第一有機樹脂的第一密封層；從該剝離層剝離該元件層和該第一密封層；使用第二纖維體作為元件層的表面，其中該表面是與 設有該第一纖維體的表面對向的表面；在該元件層的表面上塗佈包含第二有機樹脂的第二組合物，以形成包括該第二有機樹脂和該第二纖維體的第二有機樹脂層，使該第二纖維體被該第二有機樹脂浸漬；以及對該第二有機樹脂層進行加熱，以形成包括該第二纖維體和該第二有機樹脂的第二密封層。
  3. 一種半導體裝置的製造方法，包含以下步驟：在基板上形成剝離層；在該剝離層上形成元件層，該元件層包括具有非單晶半導體層的有源元件以及覆蓋該有源元件的絕緣層；在該元件層上塗佈包含有機樹脂的組合物，以形成有機樹脂層；在該有機樹脂層上設置纖維體，使該纖維體包含於該有機樹脂層中並被該有機樹脂浸漬；對該有機樹脂層進行加熱，以形成包括該纖維體和該有機樹脂的密封層；以及從該剝離層剝離該元件層和該密封層。
  4. 如申請專利範圍第1或3項所述的半導體裝置的製造方法，其中，該方法進一步包含在該密封層上形成保護膜的步驟。
  5. 如申請專利範圍第1或3項所述的半導體裝置的製造方法，其中，該纖維體由有機化合物或無機化合物形成。
  6. 一種半導體裝置的製造方法，包含以下步驟：在基板上形成剝離層；在該剝離層上形成元件層，該元件層包括具有非單晶半導體層的有源元件以及覆蓋該有源元件的絕緣層；在該元件層上塗佈包含第一有機樹脂的第一組合物，以形成第一有機樹脂層；在該第一有機樹脂層上設置第一纖維體，使該第一纖維體包含於該第一有機樹脂層中並被該第一有機樹脂浸漬對該第一有機樹脂層進行加熱，以形成包括該第一纖維體和該第一有機樹脂的第一密封層；從該剝離層剝離該元件層和該第一密封層；在該元件層的表面上塗佈包含第二有機樹脂的第二組合物，其中該表面是與塗佈了該第一組合物的表面對向的表面；在包含該第二有機樹脂的該第二組合物上設置第二纖維體，以形成包括該第二有機樹脂和該第二纖維體的第二有機樹脂層，使該第二纖維體被該第二有機樹脂浸漬；以及對該第二有機樹脂層進行加熱，以形成包括該第二纖維體和該第二有機樹脂的第二密封層。
  7. 如申請專利範圍1、2、3或6項所述的半導體裝置的製造方法，其中，該方法進一步包含在該元件層中形成配線並在該絕緣 層上形成天線，使得該天線透過該配線電連接到該非單晶半導體層的步驟。
  8. 如申請專利範圍第1、2、3或6項所述的半導體裝置的製造方法，進一步包含以下步驟：在該元件層中形成配線，使得該配線電連接到該非單晶半導體層；以及設置天線，使得該天線透過該配線電連接到該有源元件。
  9. 如申請專利範圍第2或6項所述的半導體裝置的製造方法，其中，該方法進一步包含在該第一密封層及該第二密封層中的任一層上形成保護膜的步驟。
  10. 如申請專利範圍第2或6項所述的半導體裝置的製造方法，其中，該第一纖維體和該第二纖維體由有機化合物或無機化合物形成。
  11. 如申請專利範圍第1、2、3或6項所述的半導體裝置的製造方法，其中，該有源元件是薄膜電晶體、非揮發性記憶體元件以及二極體中的一個或多個。
  12. 如申請專利範圍第1、2、3或6項所述的半導體裝置的製造方法，其中，該基板具有絕緣表面，該剝離層設置在該絕緣表面上。
  13. 一種半導體裝置，包含：各具有上表面、下表面及相對的側表面的層對，包含，有機樹脂及浸漬在該有機樹脂中的纖維體；以及具有上表面、下表面及相對的側表面的半導體元件，該半導體元件夾置於該層對之間，其中，由夾置該半導體元件，該層對的其中之一層的該相對的側表面與該層對的其中之另一層的各該相對的側表面分離而未接觸，並且其中，該半導體元件的該相對的側表面與該層對的各該相對的側表面共平面。
  14. 如申請專利範圍第13項所述的半導體裝置，其中，該半導體裝置是包括有天線的射頻識別標籤。
  15. 如申請專利範圍第13項所述的半導體裝置，進一步包含保護膜，該保護膜被該層對的其中之一層固定在該半導體元件。
  16. 如申請專利範圍第13項所述的半導體裝置，其中，該半導體元件包含半導體層，以及該半導體層包含選自矽、鍺、矽鍺化合物及金屬氧化物的半導體。
  17. 如申請專利範圍第16項所述的半導體裝置，其中，該金屬氧化物是選自氧化鋅及鋅鎵銦的氧化物。
  18. 如申請專利範圍第13項所述的半導體裝置，其中，該纖維體是選自聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對伸苯基苯並二噁唑纖維及玻璃纖維或碳纖維的纖維。
  19. 一種含有半導體裝置的紙張，該半導體裝置包含：各具有上表面、下表面及相對的側表面的層對，包含，有機樹脂及浸漬在該有機樹脂中的纖維體；以及具有上表面、下表面及相對的側表面的半導體元件，該半導體元件夾置於該層對之間，其中，由夾置該半導體元件，該層對的其中之一層的該相對的側表面與該層對的其中之另一層的各該相對的側表面分離而未接觸，並且其中，該半導體元件的該相對的側表面與該層對的各該相對的側表面共平面。
  20. 如申請專利範圍第19項所述的紙張，進一步包含天線，其中，該半導體裝置是包括有天線的射頻識別標籤。
  21. 如申請專利範圍第19項所述的紙張，進一步包含保護膜，該保護膜被該層對的其中之一層固定在該半導體元件。
  22. 如申請專利範圍第19項所述的紙張，其中，該半導體元件包含半導體層，以及 該半導體層包含選自矽、鍺、矽鍺化合物及金屬氧化物的半導體。
  23. 如申請專利範圍第22項所述的紙張，其中，該金屬氧化物是選自氧化鋅及鋅鎵銦的氧化物。
  24. 如申請專利範圍第19項所述的紙張，其中，該纖維體是選自聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對伸苯基苯並二噁唑纖維及玻璃纖維或碳纖維的纖維。
  25. 如申請專利範圍第19項所述的紙張，其中，該半導體裝置被嵌入到該紙張中。
  26. 一種使用半導體裝置的追蹤管理系統，該半導體裝置包含：各具有上表面、下表面及相對的側表面的層對，包含，有機樹脂及浸漬在該有機樹脂中的纖維體；以及具有上表面、下表面及相對的側表面的半導體元件，該半導體元件夾置於該層對之間，其中，由夾置該半導體元件，該層對的其中之一層的該相對的側表面與該層對的其中之另一層的各該相對的側表面分離而未接觸，並且其中，該半導體元件的該相對的側表面與該層對的各該相對的側表面共平面。
  27. 如申請專利範圍第26項所述的追蹤管理系統，進一步包含天線，其中，該半導體裝置是包括有天線的射頻識別標籤。
  28. 如申請專利範圍第26項所述的追蹤管理系統，進一步包含保護膜，該保護膜被該層對的其中之一層固定在該半導體元件。
  29. 如申請專利範圍第26項所述的追蹤管理系統，其中，該半導體元件包含半導體層，以及該半導體層包含選自矽、鍺、矽鍺化合物及金屬氧化物的半導體。
  30. 如申請專利範圍第29項所述的追蹤管理系統，其中，該金屬氧化物是選自氧化鋅及鋅鎵銦的氧化物。
  31. 如申請專利範圍第26項所述的追蹤管理系統，其中，該纖維體是選自聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對伸苯基苯並二噁唑纖維及玻璃纖維或碳纖維的纖維。
  32. 如申請專利範圍第4項所述的半導體裝置的製造方法，其中，該保護膜包含高強度材料的其中之一：聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺樹脂、聚對苯撐苯並二噁唑樹脂及玻璃樹脂。
  33. 如申請專利範圍第9項所述的半導體裝置的製造方法，其中，該保護膜包含高強度材料的其中之一：聚乙烯醇類樹 脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺樹脂、聚對苯撐苯並二噁唑樹脂及玻璃樹脂。
  34. 如申請專利範圍第15項所述的半導體裝置，其中，該保護膜包含高強度材料的其中之一：聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺樹脂、聚對苯撐苯並二噁唑樹脂及玻璃樹脂。
  35. 如申請專利範圍第21項所述的紙張，其中，該保護膜包含高強度材料的其中之一：聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺樹脂、聚對苯撐苯並二噁唑樹脂及玻璃樹脂。
  36. 如申請專利範圍第28項所述的追蹤管理系統，其中，該保護膜包含高強度材料的其中之一：聚乙烯醇類樹脂、聚酯類樹脂、聚醯胺類樹脂、聚乙烯類樹脂、芳族聚醯胺樹脂、聚對苯撐苯並二噁唑樹脂及玻璃樹脂。
TW097110379A 2007-03-26 2008-03-24 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法 TWI447822B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007079120 2007-03-26

Publications (2)

Publication Number Publication Date
TW200903665A TW200903665A (en) 2009-01-16
TWI447822B true TWI447822B (zh) 2014-08-01

Family

ID=39562221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110379A TWI447822B (zh) 2007-03-26 2008-03-24 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法

Country Status (6)

Country Link
US (2) US7736958B2 (zh)
EP (1) EP1976001A3 (zh)
JP (1) JP5268395B2 (zh)
KR (1) KR101389758B1 (zh)
CN (2) CN101276743B (zh)
TW (1) TWI447822B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103500700B (zh) * 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
KR101925772B1 (ko) 2008-07-10 2018-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032573A1 (en) 2008-09-17 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) * 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2010140539A1 (en) 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010140495A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR101617280B1 (ko) 2009-10-21 2016-05-03 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
GB2479081B (en) * 2009-10-21 2013-09-04 Lg Display Co Ltd Method of fabricating display device using plastic substrate
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
KR102329671B1 (ko) 2009-12-18 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN106449684B (zh) 2010-06-18 2019-09-27 西奥尼克斯公司 高速光敏设备及相关方法
JP5115645B2 (ja) * 2010-11-18 2013-01-09 住友ベークライト株式会社 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
US9270016B2 (en) 2011-07-15 2016-02-23 The Boeing Company Integrated antenna system
GB2512755B (en) * 2011-10-19 2016-02-03 Hewlett Packard Development Co Material including signal passing and signal blocking strands
CN103088694A (zh) * 2011-11-07 2013-05-08 天津奥柏科技发展有限公司 含有○形纤维圈的纸张或纸板
CN102496677B (zh) * 2011-11-24 2014-12-10 上海第二工业大学 聚对苯撑纳米颗粒复合ZnO基热电材料体系的制备方法
JP6148253B2 (ja) * 2011-12-23 2017-06-14 ヘクセル コンポジッツ、リミテッド 多成分シート材料の製造プロセスのオンライン制御方法
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9064880B2 (en) 2012-12-28 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Zero stand-off bonding system and method
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
CN103976821A (zh) * 2014-05-28 2014-08-13 仲辉 一种医用纱布及其管理系统
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
JP7064600B2 (ja) * 2018-08-24 2022-05-10 京セラ株式会社 構造体、アンテナ、無線通信モジュール、および無線通信機器
CN109166968B (zh) * 2018-08-31 2020-10-16 深圳市华星光电半导体显示技术有限公司 有机半导体器件的制备方法
US11004792B2 (en) * 2018-09-28 2021-05-11 Intel Corporation Microelectronic device including fiber-containing build-up layers
CN111076805B (zh) * 2019-12-18 2021-09-24 天津大学 一种基于折叠薄膜的全柔性电磁式振动传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928970A (en) * 1996-09-10 1999-07-27 International Business Machines Corp. Dustfree prepreg and method for making an article based thereon
TW200529088A (en) * 2004-02-04 2005-09-01 Semiconductor Energy Lab ID label, ID tag, and ID card
TW200618110A (en) * 2004-10-22 2006-06-01 Hewlett Packard Development Co Method of forming a transistor having a dual layer dielectric
TW200703468A (en) * 2005-04-28 2007-01-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617613A (en) * 1968-10-17 1971-11-02 Spaulding Fibre Co Punchable printed circuit board base
CN85104878A (zh) * 1985-05-26 1987-01-07 米尔顿·伊万·罗斯 电子线路器件的封装及其制造方法和设备
CA2026113C (en) * 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
US5699035A (en) * 1991-12-13 1997-12-16 Symetrix Corporation ZnO thin-film varistors and method of making the same
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
JPH077246A (ja) * 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
BR9507775A (pt) * 1994-05-27 1997-08-19 Ake Gustafson Processo de realização de um módulo eletrônico e módulo eletrônico obtido de acordo com esse processo
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JP3322256B2 (ja) * 1997-01-31 2002-09-09 株式会社デンソー Ｉｃカードの製造方法
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
KR100475217B1 (ko) * 1999-04-05 2005-03-10 아사히 슈웨벨 가부시키가이샤 유리 클로스 및 프린트 배선판
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2002217437A (ja) 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7470564B2 (en) * 2002-10-28 2008-12-30 Intel Corporation Flip-chip system and method of making same
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
CN1918708B (zh) * 2004-02-06 2013-07-17 株式会社半导体能源研究所 半导体装置
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP2005268682A (ja) * 2004-03-22 2005-09-29 Canon Inc 半導体基材及び太陽電池の製造方法
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR101226260B1 (ko) * 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7915058B2 (en) * 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
JP5089082B2 (ja) * 2005-05-20 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5030470B2 (ja) 2005-05-31 2012-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007079120A (ja) 2005-09-14 2007-03-29 Fujifilm Corp 感光性組成物、パターン形成材料、感光性積層体、並びにパターン形成装置及びパターン形成方法
JP2007091822A (ja) 2005-09-27 2007-04-12 Shin Kobe Electric Mach Co Ltd プリプレグ
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN101479747B (zh) * 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928970A (en) * 1996-09-10 1999-07-27 International Business Machines Corp. Dustfree prepreg and method for making an article based thereon
TW200529088A (en) * 2004-02-04 2005-09-01 Semiconductor Energy Lab ID label, ID tag, and ID card
TW200618110A (en) * 2004-10-22 2006-06-01 Hewlett Packard Development Co Method of forming a transistor having a dual layer dielectric
TW200703468A (en) * 2005-04-28 2007-01-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US8338931B2 (en) 2012-12-25
KR101389758B1 (ko) 2014-04-29
US20080242005A1 (en) 2008-10-02
EP1976001A3 (en) 2012-08-22
CN102496607A (zh) 2012-06-13
TW200903665A (en) 2009-01-16
EP1976001A2 (en) 2008-10-01
CN102496607B (zh) 2015-03-25
US7736958B2 (en) 2010-06-15
KR20080087692A (ko) 2008-10-01
CN101276743A (zh) 2008-10-01
US20100200663A1 (en) 2010-08-12
JP2008270761A (ja) 2008-11-06
JP5268395B2 (ja) 2013-08-21
CN101276743B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
JP6461227B2 (ja) 半導体装置
TWI442513B (zh) 半導體裝置的製造方法
TWI458027B (zh) 半導體裝置及其製造方法
US7759788B2 (en) Semiconductor device
TWI475748B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees