TWI475748B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI475748B
TWI475748B TW097108347A TW97108347A TWI475748B TW I475748 B TWI475748 B TW I475748B TW 097108347 A TW097108347 A TW 097108347A TW 97108347 A TW97108347 A TW 97108347A TW I475748 B TWI475748 B TW I475748B
Authority
TW
Taiwan
Prior art keywords
resin
semiconductor device
substrate
semiconductor
sealing layer
Prior art date
Application number
TW097108347A
Other languages
English (en)
Other versions
TW200903898A (en
Inventor
Eiji Sugiyama
Yoshitaka Dozen
Hisashi Ohtani
Takuya Tsurume
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200903898A publication Critical patent/TW200903898A/zh
Application granted granted Critical
Publication of TWI475748B publication Critical patent/TWI475748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

半導體裝置及其製造方法
本發明涉及一種具有使用單晶半導體基底或SOI基底所形成的半導體元件的半導體裝置及該半導體裝置製造方法。
近年來，在成品小型化領域中，無線晶片、感測器等各種裝置的薄型化成為重要的要素，並且其技術和應用範圍急速地發展著。由於這些薄型化了的各種裝置在某種程度上具有撓性，所以可以設置在彎曲物體上來使用。
另外，在專利文獻1(日本公開專利申請案第2004－78991號)中揭示了將尺寸為0.5mm以下的半導體晶片嵌入紙或薄膜狀介質中，從而改善了彎曲性和集中載荷的半導體裝置。
然而，將天線安裝在晶片(晶上)的半導體裝置具有如下問題，即如果晶片的尺寸較小，則天線的尺寸變小而使通信距離變短。另外，當將設置在紙或薄膜介質中的天線與晶片連接以製造半導體裝置的情況時，如果晶片的尺寸較小，則產生連接不良，成品率下降。
於是，本發明提供一種即使局部受到來自外部的壓力也不容易損壞的半導體裝置。另外，提供一種高成品率地 製造即使局部受到來自外部的壓力也不損壞的可靠性高的半導體裝置的方法。
本發明的特徵在於：在具有使用單晶半導體基底或SOI基底而形成的半導體元件的元件基底上，設置在將有機樹脂浸滲在有機化合物或無機化合物的纖維體中而構成的結構體，並且通過進行加熱壓接，從而製造一種半導體裝置，在該半導體裝置中固定有將有機樹脂浸滲在有機化合物或無機化合物的纖維體中而構成的結構體、以及元件基底。
另外，本發明的特徵在於：形成具有使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底，在元件基底上設置將有機樹脂浸滲在有機化合物或無機化合物的纖維體中而構成的結構體，並且通過進行加熱壓接，從而在元件基底上形成將有機樹脂浸滲在有機化合物或無機化合物的纖維體中而構成的密封層，從剝離層剝離元件基底以製造半導體裝置。
另外，本發明的半導體裝置是包括：具有使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底，以及與元件基底接觸且使局部壓力緩和的密封層的半導體裝置。另外，有機樹脂固定元件基底和纖維體，並且浸滲在纖維體中。
另外，本發明的半導體裝置是包括：具有使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底，有機化合物或無機化合物的纖維體，以及固定元件基底和纖 維體的有機樹脂的半導體裝置。另外，有機樹脂固定元件基底和纖維體，並且浸滲在纖維體中。
另外，本發明的半導體裝置是包括：具有使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底，以及包含有機化合物或無機化合物的纖維體和浸滲在纖維體中的有機樹脂的密封層的半導體裝置。
元件基底的厚度一般選為1 μm以上且80 μm以下，選為1 μm以上且50 μm以下較好，選為1 μm以上且20 μm以下更好，選為1 μm以上且10 μm以下更好，選為1 μm以上且5 μm以下最好。另外，密封層的厚度最好選為10 μm以上且100 μm以下。通過採用這種厚度，可以製造能夠彎曲的半導體裝置。
作為纖維體，是使用有機化合物或無機化合物的高強度纖維而構成的織造布或無紡布。作為高強度纖維，具體為拉伸彈性模量高的纖維。或者是楊氏模量高的纖維。
另外，作為有機樹脂，可以使用熱可塑性樹脂或熱固化樹脂。
通過採用高強度纖維來作為纖維體，即使在對半導體裝置局部地施加壓力時，該壓力會分散到纖維體整體上，從而可以防止半導體裝置的一部分延伸。換而言之，可以防止伴隨部分延伸而產生的佈線、半導體元件等的損壞。
通過本發明，可以製造一種即使局部受到來自外部的壓力也不容易損壞、且可靠性高、成品率高的半導體裝置。
下面，將參照圖式來說明本發明的實施方式。但是本發明可以通過多種不同的形態來實施，所屬領域的普通技術人員可以很容易地理解一個事實就是其形態和詳細內容在不脫離本發明的宗旨及其範圍下可以進行各種變更。因此，本發明不應該被解釋為僅限定於本實施方式所記載的內容。另外，在用於說明實施方式的所有附圖中，在相同部分或具有相同功能的部分上標有相同符號，並且省略其重復說明。
(實施方式1)
在本實施方式中，使用圖1A至1D、圖8A及8B以及圖9A至9D來表示即使局部受到壓力(點壓、線壓等)也不容易損壞、且可靠性高的半導體裝置。
本實施方式的半導體裝置的特徵在於：在包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底上，形成包含有機化合物或無機化合物的纖維體、以及浸滲在纖維體中的有機樹脂的密封層。
作為包含在元件基底中的使用單晶半導體基底或SOI基底所形成的半導體元件的典型例子，有MOS電晶體、二極體、非易失性記憶元件等的有源元件；以及電阻元件、電容元件等的無源元件。另外，作為晶體半導體基底，最好有代表性地使用具有n型或p型導電類型的單晶矽基 底(矽片)、化合物半導體基底(GaAs基底、InP基底、GaN基底、SiC基底、藍寶石基底、ZnSe基底等)。另外，作為SOI基底，可以使用所謂的SIMOX(注入氧隔離)基底、或者使用智慧剝離(Smart－Cut)法或ELTRAN法(Epitaxial Layer Transfer：佳能公司的註冊商標)等所形成的SOI基底。所述SIMOX基底是通過在向鏡面抛光片注入氧離子之後進行高溫退火，從而從表面開始形成有一定深度的氧化層，同時消除在表面層所產生的缺陷而形成的。所述智慧剝離法是利用通過注入氫離子而形成的微小空隙經過熱處理而生長，從而劈開Si基底而形成的。作為元件基底的厚度，一般選為1 μm以上且80 μm以下，選為1 μm以上且50 μm以下較好，選為1 μm以上且20 μm以下更好，選為1 μm以上且10 μm以下更好，最好選為1 μm以上且5 μm以下。通過設定這種厚度，可以製造能夠彎曲的半導體裝置。另外，半導體裝置的俯視面面積選為4mm2 以上較好，最好選為9mm2 以上。
圖1A至1D表示本實施方式的半導體裝置的截面圖。
在圖1(A)所示的半導體裝置1050中，纖維體113利用有機樹脂114固定在包括MOS電晶體1060a、1060b的元件基底1051的一個表面上。另外，設置密封層120以使其覆蓋形成在元件基底上的半導體元件。在此，將固定在元件基底1051上的纖維體113及有機樹脂114表示為密封層120。作為這種半導體裝置1050的典型例子， 有控制其他裝置、或對資料進行計算及加工的微處理器(MPU)。MPU包括CPU、主記憶體、控制器、介面、I/O埠等，並且它們可以由MOS電晶體、電阻元件、電容元件、佈線等來構成。
另外，元件基底1051也可以具有光電二極體。典型地，在半導體基底上形成如PN二極體、PIN二極體、雪崩二極體、肖特基二極體等的光電二極體。作為這種半導體裝置的典型例子，有圖像感測器。
另外，在圖1(B)所示的半導體裝置1070中，纖維體113利用有機樹脂114固定在包括記憶元件1072以及MOS電晶體1060a、1060b的元件基底1071的一個表面上。作為記憶元件，包括：具有浮動閘極或電荷存儲層的非易失性記憶元件、MOS電晶體以及與此MOS電晶體連接的電容元件、包括MOS電晶體以及與此MOS電晶體連接的鐵電體層的電容元件、有機化合物層夾在一對電極之間的有機記憶元件等。另外，作為包括這種記憶元件的半導體裝置，有如DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FeRAM(鐵電隨機存取記憶體)、掩模ROM(唯讀記憶體)、EPROM(電可編程唯讀記憶體)、EEPROM(電可擦可編程唯讀記憶體)、快閃記憶體等的存儲裝置。在此，作為記憶元件1072，表示包括浮動閘極1073的非易失性記憶元件。
另外，在圖1(C)所示的半導體裝置1080中，纖維體113利用有機樹脂114固定在包括MOS電晶體1060a 1060b的元件基底1081，以及與MOS電晶體1060a或1060b電連接的天線83的一個表面上。作為這種半導體裝置的典型例子，有能夠以無線方式收發資訊的ID標簽IC標簽、RF(射頻)標簽、無線標簽、電子標簽、RFID(射頻識別)標簽、IC卡、ID卡等(以下稱為RFID)。另外，本發明的半導體裝置包括：密封由MOS電晶體等構成的積體電路部和天線的嵌入體(inｌet)，以及將該嵌入體加工成封條狀或卡片狀後的該嵌體。另外，由於通過將半導體裝置1080的俯視面面積設定為4mm2 以上，最好設定為9mm2 以上，從而可以將天線的面積形成得較大，因而可以獲得與通信器的通信距離較長的RFID。
另外，元件基底1051、1071、1081最好通過除去反面部的一部分而將其薄膜化。典型地說，一般元件基底1051、1071、1081的厚度選為1 μm以上且80 μm以下，選為1 μm以上且50 μm以下較好，選為1 μm以上且20 μm以下更好，選為1 μm至10 μm更好，最好選為1 μm以上且5 μm以下。或者，也可以通過剝離半導體基底的一部分來將元件基底1051、1071、1081薄膜化。
再者，除了在圖1(A)至1(C)所示的元件基底的一個表面上以外，還可以在另一個表面上利用有機樹脂固定有纖維體113。換而言之，在元件基底的兩個表面上具有密封層，並且設置相互對向的一對密封層以從兩面覆蓋形成在元件基底上的半導體元件。在圖1(D)所示的半 導體裝置1090中，在圖1(A)所示的半導體裝置的元件基底1051的一個表面上具有密封層120a，而在元件基底1051的另一個表面上具有密封層120b。此時，雖然為了減少彎曲，密封層120a、120b最好選擇由相同材質的纖維體及有機樹脂來形成，但是在作為判別正面和反面而使用的用途時，未必是相同的材質。因為通過像這樣固定浸滲在纖維體中的有機樹脂，並且利用纖維體來支撐元件基底的兩面，因而可以減少半導體裝置的彎曲，並且容易將該半導體裝置安裝到後述的層壓膜或封條等上。
設置在元件基底的一個表面或兩個面上的纖維體113是採用有機化合物或無機化合物的高強度纖維而夠成的織造布或無紡布，並且纖維體113完全覆蓋整個元件基底。作為高強度纖維，典型的是拉伸彈性模量高的纖維。或者是楊氏模量高的纖維。作為高強度纖維的典型例子，有聚乙烯醇類纖維、聚酯類纖維、聚酰胺類纖維、聚乙烯類纖維、芳族聚酰胺類纖維、聚對亞苯基苯並雙噁唑纖維、玻璃纖維、或碳素纖維。作為玻璃纖維可以採用使用了E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。另外，纖維體113也可以由一種上述高強度纖維來形成。另外，還可以由多種上述高強度纖維來形成。
另外，纖維體113還可以由織造布或無紡布構成，該織造布是在經線及緯線使用纖維(單股線)束(以下稱為線束)而編織構成的，該無紡布是使多種纖維的線束在任意或一個方向上堆積而構成的。若是織造布，可以適當地 使用平紋織布、斜紋織布、緞紋織布等。
線束的截面可以是圓形的，也可以是橢圓形的。作為線束，還可以採用通過高壓水流、以液體為介質的高頻振盪、連續超聲波振動、以及利用滾筒的施壓等而經過開纖加工後的線束。經過開纖加工後的線束變寬，並且可以減少在厚度方向上的單股線數目，而使線束的截面成為橢圓形或平板狀。另外，因為使用弱撚紗線作為線束，所以容易將線束扁平化，而使線束的截面形狀成為橢圓形或平板狀。像這樣，通過使用其截面是橢圓形或平板狀的線束，可以使纖維體113的厚度變薄。因此，可以使密封層120的厚度變薄，從而可以製造薄型的半導體裝置。當線束寬度為4 μm以上且400 μm以下，甚至為4 μm以上且200 μm以下的條件下確認了本發明的效果，並且在原理上可以進一步減小寬度。另外，當線束厚度為4 μm以上且20 μm以下的條件下確認了本發明的效果，並且在原理上可以進一步減小厚度，這些取決於纖維的材料。
在本說明書的附圖中，表示纖維體113是使用截面為橢圓形的線束經過平紋編織後的織造布。另外，雖然MOS電晶體1060a、1060b比纖維體113的線束要大，但是也有MOS電晶體的大小比纖維體113的線束小的情況。
圖8A及8B表示織造布的俯視圖，該織造布是在經線及緯線上使用線束來編織纖維體113而構成的織物。
如圖8(A)所示，纖維體113是編織隔開一定距離 的經線113a以及隔開一定距離的緯線113b而構成的。在這種纖維體中具有不存在經線113a及緯線113b的區域(稱為籃孔(basket hole)113c)。當使用這種纖維體113時，能夠提高有機樹脂浸滲在纖維體中的比例，從而可以提高纖維體113及元件基底的緊密性。
另外，如圖8(B)所示，纖維體113也可以是經線113a及緯線113b的密度較高、且籃孔113c的比例較低的織造布。典型地，籃孔113c的大小最好小於局部壓力的面積。典型地，最好是一邊長為0.01mm以上且02mm以下的矩形。若纖維體113的籃孔113c的面積這樣小，則即使在利用前端很細的構件(典型的為筆或鉛筆等的書寫工具)進行施壓時，也可以用纖維體113整體吸收該壓力。
另外，為了提高有機樹脂向線束內部滲透的比例，還可以對線束進行表面處理。例如有為了使線束表面活性化的電暈放電處理、等離子體放電處理等。另外，還有使用了矽氧烷耦合劑、鈦酸鹽耦合劑的表面處理。
作為浸滲在纖維體113中、且密封元件基底表面的有機樹脂114，可以使用熱固化樹脂，該熱固化樹脂諸如環氧樹脂、不飽和聚酯樹脂、聚酰亞胺樹脂、雙馬來酰亞胺三嗪樹脂或氰酸酯樹脂等。或者，還可以使用熱可塑性樹脂，該熱可塑性樹脂諸如聚苯醚樹脂、聚醚酰亞胺樹脂或氟樹脂等。另外，也可以使用上述熱可塑性樹脂及上述熱固化樹脂中的多種。通過使用上述有機樹脂，可以利用熱 處理將纖維體固定在元件基底上。另外，有機樹脂114的玻璃轉移溫度越高，該有機樹脂114越不容易由於受到局部壓力而損壞，因而比較好。
另外，密封層120的厚度為10 μm以上且100 μm以下較好，最好為10 μm以上且30 μm以下。通過使用具有這種厚度的密封層，可以製造薄型且能夠彎曲的半導體裝置。
也可以使高導熱填料在有機樹脂114或線束中分散。作為高導熱填料有氮化鋁、氮化硼、氮化矽、礬土等。另外，作為高導熱填料有如銀、銅等的金屬粒子。由於在有機樹脂或線束中包含導電填料，而容易將在元件基底中產生的熱向外部放出，所以可以抑制半導體裝置的蓄熱，並且可以降低半導體裝置的損壞。
另外，在圖1(D)中，形成在元件基底1051上的密封層120a的纖維體的經線或緯線的方向、與密封層120b的纖維體的經線或緯線的方向可以偏差在30度以上且60度以下，最好偏差在40度以上且50度以下。在這種情況下，由於設置在元件基底正反面上的纖維體的拉伸方向在正反面上是不同的，所以當受到局部壓力時的拉伸方向是各向同性的。因此，可以進一步地減少由於局部壓力而引起的損壞。
在此，使用圖2A至2D來表示本實施方式所示的半導體裝置所具有的效果。
如圖2(A)所示，在現有的半導體裝置40中，使用 黏著物42a、42b並由薄膜43a、43b來密封包括利用單晶半導體基底或SOI基底所形成的半導體元件的元件基底41。向這種半導體裝置施加局部壓力44。
結果，如圖2(B)所示，構成元件基底41的層、黏著物42a、42b、薄膜43a、43b分別延伸，在受壓部上產生曲率半徑較小的彎曲。結果，構成元件基底41的半導體元件、佈線等發生龜裂，從而導致半導體裝置損壞。
然而，如圖2(C)所示，在本實施方式所示的半導體裝置1050中，在元件基底1051的一個表面或兩個表面上設置由包含有機樹脂的纖維體所構成的密封層。形成纖維體的纖維的拉伸彈性模量高或楊氏模量高。因此，即使受到點壓或線壓等局部壓力44，纖維也不會延伸，所施壓的力會分散到纖維體整體，因而半導體裝置整體彎曲。結果，即使受到局部壓力，半導體裝置中所產生的彎曲會成為比曲率半徑大的彎曲，則構成元件基底1051的半導體元件、佈線等不會發生龜裂，並且能夠減少半導體裝置的損壞。
另外，通過將元件基底1051的厚度變薄，可以使半導體裝置彎曲。由此，可以增大元件基底1051的面積，並且使製造半導體裝置的步驟變得容易。另外，當該半導體裝置是內部安裝有天線的RFID的情況時，可以增加天線的大小。因此，可以製造通信距離較長的RFID。
接著，下面來表示使用單晶半導體基底或SOI基底所形成的半導體元件的結構。
圖1(A)所示的MOS電晶體1060a由半導體基底1052、閘極絕緣層1055a、閘電極1056a構成。另外，MOS電晶體1060b由p井區1053、閘極絕緣層1055b、閘電極1056b構成。當半導體基底1052是n型的情況時，形成注入了p型雜質的p井區1053。作為p型雜質，例如使用硼，並且以5×1015 cm－3 至1×1016 cm－3 左右的濃度來添加。通過形成p井區1053，可以在該區域中形成n溝道型電晶體。另外，添加在p井區1053中的p型雜質具有控制MOS電晶體的臨限值電壓的作用。形成在半導體基底1052及p井區1053中的溝道形成區是在與閘電極1056a、1056b大致一致的區域中形成的，並且位於低濃度雜質區1054d之間及低濃度雜質區1054e之間、或者一對雜質區1054a之間及一對雜質區1054b之間。另外，可以使用p型半導體基底來形成半導體基底1052，並且將p井區1053作為添加了n型雜質的n井區。
一對雜質區1054a、1054b是在MOS電晶體中作為源極及漏極來起作用的區域。通過大約以1×1019 原子/cm3 至1×1021 原子/cm3 的濃度分別添加n型雜質即磷或砷、以及p型雜質的硼來形成成對雜質區1054a、1054b。
在閘極1056a、1056b的側壁上形成間隔物1057a、1057b，從而獲得在其端部防止漏電流的效果。另外，利用該間隔物1057a、1057b，能夠在閘極1056a、1056b的溝道長度方向上的兩端的下方形成低濃度雜質區1054d、1054e。該低濃度雜質區1054d、1054e作為低摻雜漏極( LDD)來起作用。雖然低濃度雜質區1054d、1054e不是必需要的結構，但是，通過設置該區域，可以緩和漏極端部的電場，並且可以抑制MOS電晶體的惡化。
可以通過進行熱處理使半導體基底1052的表面氧化並利用氧化矽膜來形成閘極絕緣層1055a、1055b。另外，在通過熱氧化法形成氧化矽膜之後，通過進行氮化處理使氧化矽膜的表面氮化，通過這樣，能夠利用氧化矽膜以及含有氧和氮的膜(氧氮化矽膜)的疊層結構形成閘極絕緣層1055a、1055b。閘極絕緣層1055a、1055b由厚度為5nm至50nm的氧化矽及氧氮化矽等的無機絕緣物來形成。另外，作為閘極絕緣層1055a、1055b，可以形成高介電常數物質(也稱為high－k材料)即鉭氧化物、氧化鉿、氧化鉿矽酸鹽、氧化鋯、氧化鋁、氧化鈦等的金屬氧化物，或者氧化鑭等的稀土氧化物。
閘極1056a、1056b最好由從鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鉻(Cr)、鈮(Nb)等之中所選擇的金屬，或者以這些金屬為主要成分的合金材料或化合物材料來形成。另外，還可以採用添加了磷等雜質元素的多晶矽。另外，也可以利用由一層或多層的金屬氮化物層和上述金屬層構成的疊層結構來形成該閘極。作為金屬氮化物，可以使用氮化鎢、氮化鉬、或氮化鈦。通過設置金屬氮化物層，可以提高形成在金屬氮化物層上的金屬層的緊密性，並且防止金屬層的剝離。
絕緣層1059起到使MOS電晶體和作為佈線的導電層 絕緣的層間絕緣層的作用。通過CVD法或濺射法等，能夠以：包含如氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等的氧或氮的絕緣層；包含如DLC(類金剛石碳)等的碳層；由環氧、聚酰亞胺、聚酰胺、聚乙烯苯酚、苯並環丁烯、丙烯酸等的有機材料或者矽氧烷樹脂等的矽氧烷材料所構成的單層或層疊結構，從而形成絕緣層1059。
導電層1061、1062作為佈線、電線插頭等起作用。通過CVD法或濺射法等，使用從鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)之中所選的元素、或者以這些元素為主要成分的合金材料或化合物，並以單層或疊層的方式來形成導電層1061、1062。以鋁為主要成分的合金材料相當於例如以鋁為主要成分且含有鎳的材料、或者以鋁為主要成分且含有碳和矽中的一方或雙方的合金材料。作為導電層1061、1062，例如可以採用阻擋膜、鋁矽膜和阻擋膜的疊層結構、或者阻擋膜、鋁矽膜、氮化鈦膜和阻擋膜的疊層結構。另外，阻擋膜相當於由鈦、鈦的氮化物、鉬或鉬的氮化物所組成的薄膜。因為鋁或者鋁矽具有電阻置較低、並且價格低廉的特性，所以作為形成導電層1061、1062的材料是最合適的。此外，當在上層和下層設置阻擋膜時，可以防止鋁或鋁矽的小丘的產生。此外，當形成由高還原性的元素即鈦所構成的阻擋膜時，即使可以在半導體基底上得到較薄的自然氧化膜，通過還原該自 然氧化膜，可以獲得與半導體基底的良好接觸。
另外，也可以在導電層1062、絕緣層1059上形成作為保護薄膜起作用的絕緣層1063。絕緣層1063是由氮化矽、氮氧化矽、氮化碳、DLC等來形成的。通過設置作為保護薄膜起作用的絕緣層1063，可以抑制水分從外部浸入MOS電晶體中，並且可以提高MOS電晶體以及半導體裝置的電特性的可靠性。
另外，也可以在絕緣層1063上形成一對或多對的導電層以及與該導電層絕緣的絕緣層，從而作為多層結構。通過採用多層結構，可以實現高集成化。在這種情況下，作為與導電層絕緣的絕緣層，最好使用SiOF、SiOC、DLC、多孔二氧化矽等的介電常數大約為4以下的低介電常數材料來形成。另外，介電常數為4以下的低介電常數材料也被稱為low－k材料，並且使用low－k材料所製成的薄膜也被稱為low－k膜。這樣，通過使用low－k材料來形成絕緣層，可以降低佈線之間的電容，並且可以降低耗電量。
圖1(B)所示的記憶元件1072是由p井區1053、溝道氧化層1055c、浮動閘極1073、控制絕緣層1074、控制閘極1056c而構成的非易失性記憶元件。
作為溝道氧化層1055c，可以通過減壓CVD法、等離子體CVD法、熱氧化法等形成1nm至10nm厚、最好為1nm至5nm厚的氧化矽的單層或氧化矽和氮化矽的疊層結構。另外，可以通過利用等離子體處理使半導體層氧 化或氮化，從而形成溝道氧化層。而且，還可以通過等離子體處理將利用等離子體CVD法所形成的氧化矽氧化或氮化。通過進行該等離子體處理所形成的絕緣層很細緻且絕緣耐壓高，並且可靠性很高。
浮動閘極1073可以由導電層、聚矽層、矽點等來形成。另外，還可以使用由氮化矽、氮化鍺等所形成的電荷存儲層來替代浮動閘極。
作為控制絕緣層1074，通過減壓CVD法或等離子體CVD法等形成氧化矽、氮化矽、氧氮化矽、氧化鋁等的一層或多層。以1nm至20nm的厚度，最好以5nm至10nm的厚度來形成第二絕緣層22。
通過使用液滴噴射法(噴墨法、分配器法等)噴射含有諸如銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、以及鈦(Ti)等之中的任一種及多種的金屬粒子的液滴或糊劑並進行乾燥和焙燒來形成圖1(C)所示的天線83。通過使用液滴噴射法形成天線，可以減少步驟數目，從而可以減少成本。
另外，還可以使用絲網印刷法來形成天線83。在使用絲網印刷法的情況下，作為天線83的材料選擇性地印刷將顆粒直徑為幾nm至幾十μm的導電粒子溶解或分散在有機樹脂中而形成的導電糊劑。作為導電粒子，可以使用從銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)和鈦(Ti)等之 中選擇的任一種及多種的金屬粒子、鹵化銀的微粒，或分散性的納米粒子。此外，作為包含在導電糊劑中的有機樹脂，可以使用從作為金屬粒子的結合劑、溶劑、分散劑或塗敷材起作用的有機樹脂中的一種或多種。典型地，可以舉出如環氧樹脂和矽酮樹脂等的有機樹脂。此外，當形成導電層時，最好在擠出導電糊劑之後再進行焙燒。
另外，天線83除了絲網印刷法以外，還可以使用凹版印刷等來形成，並且可以使用電鍍法、濺射法等並由導電性材料來形成。
另外，應用電磁耦合方式或者電磁感應方式(例如，13.56MHz頻帶)作為RFID的信號的傳送方式。在利用由於磁場密度的變化而引起的電磁感應的情況下，可以將天線的俯視形狀形成為環形(例如，環形天線)或者螺旋形(例如，螺旋天線)。
此外，也可以應用微波方式(例如UHF頻帶(860MHz至960MHz頻帶)、2.45GHz頻帶等)作為RFID的信號傳送方式。在這種情況下，可以考慮用於信號傳送的電磁波的波長，從而適當地設定天線的形狀如長度等。
圖9(A)至9(D)表示能夠應用微波方式的RFID的天線83的一個例子。例如，可以將天線的俯視形狀形成為直線形(例如，偶極天線(參照圖9A))、平坦的形狀(例如貼片天線(參照圖9B))、或者條帶形(參照圖9C、9D)等。此外，作為天線起作用的導電層的形狀並不僅限於直線形，考慮到電磁波的波長，還可以以曲 線形狀、蛇行形狀或者其組合的形狀設置。
在以下實施方式中，以RFID作為半導體裝置的一個例子來舉例說明本實施方式中所表示的半導體裝置的製造方法。
(實施方式2)
在本實施方式中，使用圖3A至3C來表示高成品率地製造半導體裝置的方法，其中該半導體裝置即使受到來自外部的局部性壓力也不容易損壞。
如圖3(A)所示，形成包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底1102及天線112。接著，在元件基底1102及天線112上設置將有機樹脂浸滲在纖維體中而構成的結構體115。另外，作為元件基底1102的厚度，一般為1 μm以上且80 μm以下，為1 μm以上且50 μm以下較好，為1 μm以上且20 μm以下更好，為1 μm以上且10 μm以下更好，最好為1 μm以上且5 μm以下。通過設定這種厚度，可以製造能夠彎曲的半導體裝置。
在此，作為使用單晶半導體基底或SOI基底所形成的半導體元件的典型例子，表示實施方式1中所示的使用單晶半導體基底而形成的MOS電晶體1060a、1060b。
另外，作為包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底1102，表示MOS電晶體1060a、1060b；覆蓋MOS電晶體1060a、1060b的絕緣層 106；通過絕緣層106與MOS電晶體1060a的半導體基底及MOS電晶體1060b的p井區1053的源區和漏區連接的佈線108、109；覆蓋佈線108、109以及絕緣層106的絕緣層111。另外，在元件基底1102上形成通過絕緣層111與佈線109連接的天線112。
絕緣層106作為使MOS電晶體和佈線絕緣的層間絕緣層起作用。絕緣層106是通過濺射法、等離子體CVD法、塗敷法、印刷法等並且使用無機化合物以單層或多層形式而形成的。作為無機化合物的典型例子，有氧化矽、氮化矽、氧氮化矽、氮氧化矽等。另外，雖然這裏採用了絕緣層106的單層結構，但可以採用疊層形式。這裏，通過塗敷法塗敷用有機溶劑稀釋環氧樹脂後而得到的組合物、再進行乾燥和焙燒來形成絕緣層106。
佈線108、109可以與實施方式1所示的導電層1061、1062同樣地來形成。在此，按順序層疊形成鈦層、鋁層、以及鈦層，然後使用通過光刻步驟所形成的抗蝕劑掩模而選擇性地進行刻蝕，從而形成佈線108、109。
也可以在佈線108、109上設置氮化矽、氮氧化矽、類金剛石碳、氮化碳等的保護層。通過設置保護層，可以抑制水分從外部進入MOS電晶體中，並且可以提高MOS電晶體及半導體裝置的電特性的可靠性。
絕緣層111通過採用與絕緣層106相同的形成方法及材料來形成。另外，絕緣層111是之後形成的天線的基底層。因此，絕緣層111的表面最好是平坦的。因此，絕緣 層111最好是通過塗敷用有機溶劑稀釋有機樹脂後而得到的組合物、再進行乾燥和焙燒來形成。另外，通過採用稀釋感光樹脂而得到的組合物來形成絕緣層111，由於步驟數目比採用通過現有的光刻步驟所形成的抗蝕劑掩模來進行刻蝕的步驟要少，因此提高了成品率。在此，塗敷用有機溶劑稀釋感光聚酰亞胺樹脂而得到的組合物、並使它乾燥，使用光掩模進行曝光，然後去除未固化部分並進行焙燒，從而形成絕緣層111。
天線112是採用與實施方式1所示的天線83相同的形成方法及材料來形成的。在此，在通過濺射法形成鋁層之後，使用通過光刻步驟所形成的抗蝕劑掩模且選擇性地進行刻蝕，從而形成天線112。
另外，元件基底1102最好是通過除去反面部的一部分而被薄膜化的。作為部分地除去反面部的方法，有物理研磨及化學除去。物理研磨是當在半導體基底的表面(形成半導體元件的一側)貼合保護膠帶之後，機械磨削半導體基底的反面，並且通過化學機械研磨來研磨反面的方法。另外，化學除去包括：使用SF6 、CF4 等的氣體的幹刻蝕；使用氟酸．硝酸．醋酸混合液或氫氧化鉀水溶液的幹刻蝕。典型地，元件基底1102的厚度一般為1 μm以上且80 μm以下，為1 μm以上且50 μm以下較好，為1 μm以上且20 μm以下更好，為1 μm以上且10 μm以下更好，最好為1 μm以上且5 μm以下。或者，也可以剝離半導體基底的一部分而將其薄膜化，從而形成元件基底 1102。
接著，在天線112上設置將有機樹脂114浸滲在纖維體113中而構成的結構體115。這種結構體115也被稱為預浸漬體。具體地說預浸漬體是：在將用有機溶劑稀釋矩陣樹脂而得到的組合物浸滲在纖維體中之後，通過進行乾燥使有機溶劑揮發，從而使矩陣樹脂半固化而構成的。結構體115的厚度為10 μm以上且100 μm以下較好，最好為10 μm以上且30 μm以下。通過使用這種厚度的結構體，可以製造薄型且能夠彎曲的半導體裝置。
接著，加熱並壓接結構體115，並使結構體115的有機樹脂114可塑化或固化。另外，在有機樹脂114是可塑性有機樹脂的情況下，通過此後冷卻至室溫來使可塑化後的有機樹脂固化。
通過加熱及壓合，有機樹脂114均勻地遍佈元件基底1102及天線112的表面並使其固化。結果，如圖3(B)所示，可獲得浸滲在纖維體113中並且固定在元件基底1102和天線112的一個表面上的有機樹脂121。另外，固定在元件基底1102和天線112的一個表面上的有機樹脂121，以及纖維體113與實施方式1同樣地表示密封層120。在大氣壓下或減壓下進行壓接結構體115的步驟。
如上所示，可以製造半導體裝置。另外，還可以在半導體基底101一側也形成密封層。在這種情況下，與圖1(A)同樣地在半導體基底101上設置結構體，加熱並壓接結構體，從而使結構體的有機樹脂可塑化或固化。在有 機樹脂具有可塑性的情況下，通過此後冷卻至室溫也使可塑化後的有機樹脂固化。結果，如圖3(C)所示，可以形成由纖維體113和浸滲在纖維體113中的有機樹脂121所構成的密封層125。換而言之，可以製造在元件基底1102的兩面上設置有密封層120、125的半導體裝置。
另外，在元件基底1102中包括多個半導體裝置的情況下，還可以將元件基底1102和密封層斷開，從而切出多個半導體裝置。通過進行這種步驟可以製造多個半導體裝置。當進行斷開時，可以通過切割、劃線、使用具有如剪刀或小刀等刃具的裁切機，或者鐳射切割法等選擇性地進行斷開。
在本實施方式所示的半導體裝置中，用有機樹脂將包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底、以及纖維體固定在一起。由於纖維體將局部施壓所產生的壓力分散在整個纖維上，所以不容易受到局部性的壓力。因此，構成半導體裝置的佈線和半導體元件不會延伸，而且半導體裝置不容易損壞。另外，因為在元件基底上固定由高強度纖維構成的纖維體，所以元件基底在剝離步驟中也不容易延伸。換而言之，可以抑制形成在元件基底上的半導體元件和佈線等延伸。因此，可以提高成品率。
另外，通過將元件基底的厚度變薄，可以使半導體裝置彎曲。因此，可以增大元件基底的面積。由此，製造半導體裝置的步驟變得容易。另外，在該半導體裝置是內部 安裝有天線的RFID的情況下，可以增大天線的尺寸。因此，可以製造通信距離較長的RFID。
(實施方式3)
在本實施方式中，使用圖4A至4C來說明比實施方式2更不容易損壞的半導體裝置的製造方法。
如圖4(A)所示，與實施方式1一樣，形成包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底1102及天線112。接著，在元件基底1102及天線112上設置結構體115，並且在結構體115上設置保護薄膜131。
保護薄膜131最好由高強度材料來形成。作為高強度材料的典型例子，有聚乙烯醇類樹脂、聚酯類樹脂、聚酰亞胺類樹脂、聚乙烯類樹脂、芳族聚酰胺類樹脂、聚對亞苯基苯並雙噁唑樹脂、玻璃樹脂等。
通過用高強度材料來形成保護薄膜131，與實施方式2相比，可以進一步抑制由於受到局部壓力而導致的損壞。具體而言，當結構體115的纖維體113中沒有分佈經線及緯線的籃孔的面積大於受到局部壓力的面積時，若對籃孔局部地施加負荷，則不能用結構體115的纖維體113來吸收該壓力，從而導致直接地施加在元件基底1102及天線112上。結果，元件基底1102及天線112發生延伸，並且半導體元件或佈線發生損壞。
然而，通過在結構體115上設置由高強度材料所形成 的保護薄膜131，由於保護薄膜131整體吸收局部性的負荷，所以成為由於受到局部壓力而導致的損壞較少的半導體裝置。
接著，如圖4(B)所示，與實施方式2一樣，加熱並壓接結構體115來形成密封層120。另外，有機樹脂121將保護薄膜131固定在元件基底1102及天線112上。換而言之，密封層120將纖維體113及保護薄膜131固定在元件基底1102及天線112上。另外，將包含在密封層120中的有機樹脂121浸滲在纖維體113中。
然後，如圖4(C)所示，在元件基底1102的半導體基底101上設置結構體，在結構體上設置保護薄膜，進行加熱並壓接，從而利用密封層125將保護薄膜141固定在元件基底1102上。
另外，在圖4(A)中，在保護薄膜131是熱可塑性材料的情況下，也可以在元件基底1102及天線112與結構體115之間設置保護薄膜薄131，並進行加熱和壓接。另外，在圖4(C)中，在保護薄膜141是熱可塑性材料的情況下，也可以在半導體基底101和密封層125之間設置保護薄膜141，並進行加熱和壓接。在該結構中，也可以利用保護薄膜及密封層的纖維體來分散因受到局部壓力而承受的負荷，從而能夠減少損壞。
另外，當元件基底1102包括多個半導體裝置時，還可以將元件基底1102及密封層斷開，從而切出多個半導體裝置。通過進行這種步驟可以製造多個半導體裝置。
如上所述，可以製造由於受到局部壓力而導致的損壞較少的半導體裝置。
(實施方式4)
在本實施方式中，使用圖5A至5C及圖6A及6B來說明一種半導體裝置的製造方法，其中在該半導體裝置中，在元件基底不形成天線，並且將設置在其他的基底上的天線與元件基底連接。
如圖5(A)所示，與實施方式2相同，形成包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底1151。接著在元件基底1151上設置將有機樹脂114浸滲在纖維體113中而得到的結構體。
在此，作為元件基底1151，如實施方式1所示，在半導體基底101上形成MOS電晶體1060a、1060b。在MOS電晶體1060a、1060b上形成絕緣層106，並且形成通過絕緣層106與MOS電晶體的源區和漏區連接的佈線108、109。在佈線108、佈線109和絕緣層106上形成絕緣層111，並且形成通過絕緣層111與佈線109連接的電極盤152。
接著，與實施方式1相同，對設置在元件基底1151上的結構體進行加熱並壓接，從而在元件基底1151的一個表面上形成由有機樹脂121和纖維體113所構成的密封層120。
接著，除去密封層120的一部分，使電極盤152的一 部分露出。在此，如圖5(A)中的箭頭所示那樣，雷射光束從密封層120一側向電極盤152照射以除去密封層120的一部分。另外，除了該方法以外，還可以使用一般的光刻步驟除去密封層120的一部分以使電極盤152的一部分露出。
接著，如圖5(B)所示，在密封層120的開口部上形成連接端子161。連接端子161能夠通過印刷法、液滴噴射法等來形成。作為連接端子161的材料，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、以及鈦(Ti)等中的任一種及多種的金屬粒子；鹵化銀的微粒子；或分散納米粒子。
然後，如圖5(C)所示，使用黏著物174將固定在元件基底1151上的密封層120和形成有天線172的基底171黏接在一起。此時，使用各向異性導電黏著物173將形成在元件基底1151上的連接端子161和天線172電連接起來。
作為各向異性導電黏著物173，是包含分散了的導電粒子(顆粒直徑為幾nm至幾十μm)的黏著樹脂，可以舉出環氧樹脂、酚醛樹脂等。另外，導電粒子由從金、銀、銅、鈀、鎳、碳、和鉑中所選的一種元素或多種元素來形成。另外，也可以是具有這些元素的多層結構的粒子。而且，還可以採用在由樹脂形成的粒子的表面上，形成有由從金、銀、銅、鈀、鎳和鉑中所選的一種元素或多種元 素所形成的薄膜的導電粒子。再者，還可以使用CNT(碳納米管)作為導電粒子。
作為天線172，可以適當地採用與實施方式1所示的天線83相同的材料及形成方法。
作為形成有天線172的基底171，可以使用薄膜狀的塑膠基底，例如聚對苯二甲酸乙二醇酯(PET)、聚醚碸(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龍、聚醚醚酮(PEEK)、聚碸(PSF)、聚醚酰亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二醇酯(PBT)等。
接著，如圖6(A)所示，與實施方式1相同，在半導體基底101的表面上設置結構體，加熱並壓接以在半導體基底101上形成密封層125。
接著，如圖6(B)所示，也可以設置薄膜175，從而將形成有天線172的基底171、密封層120、元件基底1151、以及密封層125密封起來。作為薄膜，可以使用與形成有天線172的基底171相同的薄膜。
雖然在上述形態中表示了具有天線172的基底171僅與元件基底1151的一個表面黏接的半導體裝置，但是也可以在元件基底1151的兩個面上分別黏接形成有天線的基底。下面使用圖7A至7C來說明其形態。
作為元件基底1181，如實施方式1所示，在半導體基底101上形成MOS電晶體1060a、1060b。在MOS電晶體1060a、1060b上形成絕緣層106，並且形成通過絕緣 層106與MOS電晶體的源區和漏區連接的佈線108、109。在佈線108、109和絕緣層106上形成絕緣層111，並且形成通過絕緣層111與佈線109連接的電極盤152及導電層153。
接著，在半導體基底101、絕緣層106、絕緣層111上形成貫通孔，並且在貫通孔的表面上形成貫通電極183。另外，貫通電極183與導電層153接觸。另外，利用絕緣層184使貫通電極183和半導體基底101絕緣。
然後，在該元件基底1181的一個表面上，通過與圖5(A)及(B)相同的步驟來形成連接端子161。接著，通過與圖5(C)相同的步驟，並利用黏著物174將形成有天線172的基底171和設置在元件基底1181的一個表面上的密封層120黏接起來。此時，使用各向異性導電黏著物173將形成在元件基底1181上的連接端子161和天線172電連接起來。另外，在元件基底1181的另一個表面上設置密封層125。
接著，當在元件基底1181的半導體基底101上設置結構體之後，進行加熱和壓接以形成密封層125。然後，為了形成與貫通電極183連接的連接端子，在密封層125的一部分上形成開口部。在此，從密封層125一側向貫通電極183照射雷射光束185來形成開口部，從而使貫通電極183的一部分露出。
接著，如圖7(B)所示，形成連接端子186，以填充開口部。連接端子186可以用與連接端子161同樣的方式 來形成。
接著，如圖7(C)所示，使用黏著物194將密封層125和形成有天線192的基底191黏接在一起，並且使用各向異性導電黏著物193將連接端子186和天線192電連接起來。
通過上述步驟，可以製造在元件基底的兩面設置有天線的半導體裝置。當將這種結構可以接收UHF頻帶的電波的RFID那樣應用於具有對稱結構的天線的半導體裝置中時，因為可以減少半導體裝置的大小，所以比較好。
另外，當在元件基底1151、1181中包括多個半導體裝置時，還可以將元件基底1151、118１、以及密封層斷開，從而切出多個半導體裝置。通過這種步驟可以製造多個半導體裝置。
在本實施方式所示的半導體裝置中，用有機樹脂將包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底、以及纖維體固定在一起。由於纖維體將由於局部壓力所產生的壓力分散到纖維整體上，所以不容易受到局部性的壓力。因此，構成半導體裝置的佈線和半導體元件不會延伸，而且半導體裝置不容易損壞。另外，由於在元件基底上固定有由高強度纖維所構成的纖維體，所以元件基底在剝離步驟中也不容易延伸。換而言之，可以抑制形成在元件基底中的半導體元件和佈線等發生延伸。因此，可以提高成品率。
另外，通過將元件基底的厚度變薄，可以使半導體裝 置彎曲。因此，可以增大元件基底的面積。因此，當將外部天線與元件基底連接時，可以增大連接面積，並且可以容易進行製造半導體裝置的步驟。另外，當該半導體裝置是內部安裝有天線的RFID時，可以增加天線的大小。因此，可以製造通信距離較長的RFID。
(實施方式5)
在本實施方式中，用圖10A及10B來說明一種半導體裝置，在該半導體裝置中，實施方式1至4所示的包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底與印刷基底連接。
圖10(A)表示本實施方式的半導體裝置250的立體圖。在半導體裝置250中，在柔性印刷基底上設置有實施方式1至4中所示的包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底。例如，在由聚酯、聚酰亞胺等形成的基極薄膜251上，設置有由銅、金、銀、鋁等形成的佈線252。在每一疊層體253a、253b中，包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底(說明於實施方式1至4其中之一中)與密封層係被堆疊，疊層體253a、253b係設置在佈線252上，，其中絕緣層係插於佈線252及疊層體253a、253b之間。另外，佈線252及疊層體253a、253b通過形成在密封層的接觸孔中的連接端子來連接。用保護薄膜254來覆蓋基極薄膜251、佈線252、以及疊層體253a、253b。另外，在 半導體裝置250的端部，切除保護薄膜254的一部分，從而使連接器等的外部電路和佈線252露出。
通過密封層將元件基底設置在佈線上並且進行加熱和壓接，通過這樣可以將元件基底固定在佈線及基極薄膜上。
另外，雖然在這裏表示了具有一層佈線252的半導體裝置，但還可以替代一層而採用多層佈線結構。另外，也可以使用多個佈線來夾住疊層體253a、253b。通過將佈線設置為多層，可以提高安裝密度。
圖10(B)表示本實施方式的半導體裝置260的截面圖。在半導體裝置260中，在印刷基底上設置有實施方式1至4中所示的包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底。例如，在核心層261的一個表面上設置有實施方式1至4中所示的包括使用單晶半導體基底或SOI基底形成的半導體元件的元件基底262。另外，用貫通密封層263的通孔264將核心層261，和實施方式1至4中所示的在包括使用單晶半導體基底或SOI基底所形成的半導體元件的元件基底262上所具有的半導體元件或佈線連接起來。
另外，在元件基底262上設置組合層265。形成在核心層261、元件基底262中的半導體元件及佈線等，通過形成在組合層265的有機樹脂層266中的通孔267，與形成在半導體裝置260表面上的導體圖形268連接。
另外，在核心層261的另一個表面上設置有組合層 269。
另外，也可以使用導電糊劑或引線等安裝構件272將電容器、線圈、電阻器、二極體等的晶片271安裝在半導體裝置260上。
在本實施方式的半導體裝置中，在印刷基底上具有：包括使用單晶半導體基底或SOI基底所形成的半導體元件的層。另外，利用使用了纖維體而構成的預浸漬體來將元件基底設置在印刷基底中。因此，因為用纖維體來分散壓力，所以即使受到局部壓力(點壓、線壓等)也可以減少由於安裝步驟和彎曲而導致的損壞。另外，可以實現高集成化。
(實施方式6)
在本實施方式中表示本發明的半導體裝置的結構以及應用例子。在此，作為半導體裝置的典型例子，對於RFID及存儲裝置進行說明。
首先，對於本發明的半導體裝置中的一種即RFID 501的電路結構例進行說明。圖11表示RFID 501的方框電路圖。
圖11的RFID 501的規格以國際標準規格的ISO 15693為基準，是附近型RFID，且其通信信號頻率為13.56MHz。另外，接收只對應於讀取資料的指令，而發送的資料傳送速率大約為13kHz，並且資料編碼形式為曼徹斯特代碼。
RFID 501的電路部412大致是由電源部460和信號處理部461構成的。電源部460具有整流電路462和保持電容器463。另外，還可以在電源部460中設置當從天線411接收到的功率過多時用於保護內部電路的保護電路部(也稱為限制電路部)，和用來控制是否使保護電路部工作的保護電路控制電路部。通過設置該電路部，可以防止在RFID與通信器之間的通信距離極短等的情況下、由於RFID接收大功率而產生的不良情況，而且可以提高RFID的可靠性。換而言之，可以使RFID正常地工作，而不導致RFID內部的元件退化以及RFID本身的損壞。
另外，在此，最好具有利用無線通信方式使通信器與RFID進行資訊收發的單元，例如舉出讀取資訊的讀取器、具有讀取功能及寫入功能的讀取/寫入器等。另外，還包括具有讀取功能和寫入功能中的一種或兩種的手機或電腦等。
整流電路462對用天線411所接收到的載波進行整流，從而產生直流電壓。保持電容器463使由整流電路462所產生的直流電壓平滑。將在電源部460中所產生的直流電壓作為電源電壓，並且提供給信號處理部461的各電路。
信號處理部461具有：解調電路464、時鐘產生/校正電路465、識別/判斷電路466、存儲控制器467、掩模ROM 468、編碼電路469、以及調變電路470。
解調電路464是對天線411所接收到的信號進行解調 的電路。將解調電路464所解調的接收信號輸入到時鐘產生/校正電路465和識別/判斷電路466中。
時鐘產生/校正電路465具有：產生信號處理部461的工作所需的時鐘信號、並對該時鐘信號進行校正的功能。例如，時鐘產生/校正電路465具有電壓控制振盪電路(以下稱為VCO(電壓控制振盪器)電路)，將VCO電路的輸出作為反饋信號並與所提供的信號的相位進行比較，並利用負反饋來調節輸出信號，從而使所提供的信號和反饋信號成為一定的相位。
識別/判斷電路466識別並判斷命令碼。識別/判斷電路466所識別並判斷的命令碼是幀結束信號(EOF、幀結束)、幀開始信號(SOF、幀開始)、標記、指令碼、掩模長度(mask length)、掩模值(mask value)等。另外，識別/判斷電路466還具有識別發送錯誤的迴圈冗餘校驗(CRC、cyclic redundancy check)的功能。
存儲控制器467根據用識別/判斷電路466所處理的信號，從掩模ROM 468中讀取資料。另外，掩模ROM 468存儲有ID等。通過安裝掩模ROM 468，構成不能複製和竄改的讀取專用的RFID 501。可以通過將這種讀取專用的RFID 501抄入紙中，從而能夠提供防止偽造的紙。
編碼電路469對存儲控制器467從掩模ROM 468中所讀取的資料進行編碼。編碼後的資料用調變電路470進行調變。將用調變電路470所調變的資料作為載波從天線 411發送出去。
接著，表示RFID的使用例子。本發明的RFID可以用於任何紙介質以及薄膜介質中。特別地，本發明的RFID可以用於要求防止偽造的任何紙介質中。例如為紙幣、戶籍副本、居民卡、護照、駕駛執照、身份證、會員證、鑒定書、診察券、月票、票據、支票、貨票、提單、倉庫證券、股票、債券、商品券、券、抵押證券等。
另外，由於通過實施本發明可以使紙介質及薄膜介質具有紙介質上視覺所示的資訊以外的很多資訊，因此，通過將本發明的RFID應用到商品簽條等中，可以實現商品管理的電子系統化或者防止商品的盜竊。以下，使用圖12A至12E來說明與本發明相關的紙的使用例子。
圖12(A)是使用了抄有本發明的RFID 501的紙的無記名債券類511的一個例子。雖然無記名債券類511包括郵票、票、券、入場券、商品券、書籍券、文具券、啤酒券、米券、各種禮物券、各種服務券等，然而當然不局限於這些。另外，圖12(B)是使用了抄有與本發明相關的RFID 501的紙的證書類512(例如，居民卡或戶籍副本)的一個例子。
圖12(C)是將本發明的RFID應用到簽條的一個例子。在簽條襯紙(剝離紙)513上，用抄有RFID501的紙來形成簽條(ID封條)514。簽條514被收納在容器515內。在簽條514上印刷有與該商品或服務相關的資訊(商品名、牌子、商標、商標權人、銷售人、製造人等)。而 且，由於在RFID 501中存儲有該商品(或商品的種類)所固有ID號碼，因此可以容易地發現偽造、侵犯知識產權如商標權及專利權等、不正當競爭等的違法行為。可以預先向RFID 501內輸入在商品的容器或標簽上記不完的大量資訊，例如，商品的產地、銷售地、品質、原材料、功能、用途、數量、形狀、價格、生產方法、使用方法、生產日期、使用日期、食品保質期限、使用指南、與商品相關的知識產權資訊等。因此，客商和消費者可以使用簡單的通信器來獲取這些資訊。另外，其結構是：生產者可以容易地重寫及擦除等，而客商和消費者不能重寫及消除等的結構。
圖12(D)表示由抄有RFID 501的紙或薄膜所構成的標簽516。通過使用抄有RFID 501的紙或薄膜所製造的標簽516，可以製造比使用了塑膠框體的現有的ID標簽更低廉的標簽。圖12(E)是將本發明的RFID用於封面的書籍517，其封面上抄有RFID 501。
在商品上附加安裝有本發明的半導體裝置的一個例子即RFID的簽條514或標簽516，通過這樣可以容易地管理商品。例如，在商品被盜竊時，可以通過跟蹤商品的路徑而迅速找出犯人。如此，通過將本發明的RFID作為ID標簽，可以進行商品的履歷管理或跟蹤查詢，例如履歷管理包括該商品的原材料和原產地、製造及加工、流通、出售等。換而言之，可以實現商品可追溯性(traceability)。另外，通過使用本發明，可以以比傳統更低的成本來實 現商品的可追溯性管理系統。
另外，本發明的半導體裝置的一個例子即RFID不容易由於受到局部壓力而損壞。因此，當對具有本發明的半導體裝置的一個例子即RFID的紙介質及薄膜介質進行貼合和設置等處理時，可以使其彎曲，從而提高處理效率。另外，由於可以用書寫工具在具有本發明的半導體裝置的一個例子即RFID的紙介質及薄膜介質上寫入資訊，所以其用途很廣泛。
接著，下面表示本發明的半導體裝置的一個形態即存儲裝置的結構。在此，使用非易失性存儲裝置來作為存儲裝置的典型例子進行描述。
圖13表示非易失性半導體存儲裝置的電路區塊圖的一個例子。在非易失性半導體存儲裝置中，在相同的元件基底上形成記憶體單元陣列552和週邊電路554。記憶體單元陣列552具有如實施方式1所示的非易失性記憶元件。週邊電路554的結構如下所述。
在記憶體單元陣列552的周圍設置：用於選擇字線的行解碼器562，和用於選擇位線的列解碼器564。位址通過位址緩衝器556傳送到控制電路558中，並且內部行位址信號及內部列位址信號分別轉送到行解碼器562及列解碼器564中。
當進行資料的寫入以及擦除時，使用使電源電位升壓後的電位。因此，設置利用控制電路558並根據工作模式而進行控制的升壓電路560。升壓電路560的輸出通過行 解碼器562或列解碼器564提供到字線或位線中。從列解碼器564中所輸出的資料輸入到讀出放大器566中。由讀出放大器566所讀取的資料保存在資料緩衝器568中，然後利用來自控制電路558的控制對資料進行隨機存取，並且通過資料輸入/輸出緩衝器570進行輸出。寫入資料通過資料輸入/輸出緩衝器570暫時保存在資料緩衝器568中，而且利用控制電路558的控制，將其轉送到列解碼器564中。
(實施方式7)
在本實施方式中，下面表示使用了本發明的半導體裝置後的電子設備。
作為應用本發明的半導體裝置的電子設備，可以舉出攝像機或數位照相機等影像拍攝裝置、護目鏡型顯示器(頭戴顯示器)、導航系統、音頻再現裝置(汽車身歷聲、音響元件等)、電腦、遊戲機、攜帶型資訊終端(移動電腦、手機、攜帶型遊戲機或電子書籍等)、具有記錄媒質的圖像再現裝置(具體地說，能夠播放記錄媒質比如DVD(數位通用光碟)等並且具有能夠顯示其圖像的顯示器的裝置)等。在圖14A至14E中表示這些電子設備的具體例子。
圖14(A)和14(B)表示一種數碼相機。圖14(B)為表示圖14(A)的背面的圖。該數位照相機包括框體2111、顯示部2112、鏡頭2113、操作鍵2114、以及快門 按鈕2115等。在框體2111內部安裝有：具有存儲裝置MPU、圖像感測器等的功能的本發明的半導體裝置2116。
此外，圖14(C)表示一種手機，它是移動終端的一個典型例子。該手機包括框體2121、顯示部2122、以及操作鍵2123等。另外，在該手機的內部還安裝有：具有存儲裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2125。
此外，圖14(D)表示一種數位音響設備，它是音頻裝置的一個典型例子。圖14(D)所示的數位音響設備包括：主體2130；顯示部2131；具有存儲裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2132；操作部2133；以及耳機2134等。
另外，圖14(E)表示電子書籍(也稱為電子紙)。該電子書籍包括：主體2141；顯示部2142；操作鍵2143；以及具有存儲裝置、MPU、圖像感測器等的功能的本發明的半導體裝置2144。另外，可以在主體2141的內部安裝數據機，也可以構成能夠以無線方式收發資訊的結構。
如上所述，本發明的半導體裝置的應用範圍很廣泛，可以應用於其他電子設備中。
40‧‧‧半導體裝置
41‧‧‧元件基底
42a‧‧‧黏著物
42b‧‧‧黏著物
43a‧‧‧薄膜
43b‧‧‧薄膜
44‧‧‧局部壓力
83‧‧‧天線
101‧‧‧半導體基底
106‧‧‧絕緣層
108‧‧‧佈線
109‧‧‧佈線
111‧‧‧絕緣層
112‧‧‧天線
113‧‧‧纖維體
113a‧‧‧經線
113b‧‧‧緯線
113c‧‧‧籃孔
114‧‧‧有機樹脂
115‧‧‧結構體
120‧‧‧密封層
120a‧‧‧密封層
120b‧‧‧密封層
121‧‧‧有機樹脂
125‧‧‧密封層
131‧‧‧保護薄膜
141‧‧‧保護薄膜
152‧‧‧電極盤
153‧‧‧導電層
161‧‧‧連接端子
171‧‧‧基底
172‧‧‧天線
173‧‧‧各向異性導電黏著物
174‧‧‧黏著物
175‧‧‧薄膜
183‧‧‧貫通電極
184‧‧‧絕緣層
185‧‧‧雷射光束
186‧‧‧連接端子
191‧‧‧基底
192‧‧‧天線
193‧‧‧各向異性導電黏著物
194‧‧‧黏著物
250‧‧‧半導體裝置
251‧‧‧基極薄膜
252‧‧‧佈線
253a‧‧‧疊層體
253b‧‧‧疊層體
254‧‧‧保護薄膜
260‧‧‧半導體裝置
261‧‧‧核心層
262‧‧‧元件基底
263‧‧‧密封層
264‧‧‧通孔
265‧‧‧組合層
266‧‧‧有機樹脂層
267‧‧‧通孔
268‧‧‧導體圖形
269‧‧‧組合層
271‧‧‧晶片
272‧‧‧安裝構件
411‧‧‧天線
412‧‧‧電路部
460‧‧‧電源部
461‧‧‧信號處理部
462‧‧‧整流電路
463‧‧‧保持電容器
464‧‧‧解調電路
465‧‧‧時鐘產生/校正電路
466‧‧‧識別/判斷電路
467‧‧‧存儲控制器
468‧‧‧掩模ROM
469‧‧‧編碼電路
470‧‧‧調變電路
501‧‧‧RFID
511‧‧‧無記名債券類
512‧‧‧證書類
513‧‧‧簽條襯紙
514‧‧‧簽條
515‧‧‧容器
516‧‧‧標簽
517‧‧‧書籍
552‧‧‧記憶體單元陣列
554‧‧‧週邊電路
556‧‧‧位址緩衝器
558‧‧‧控制電路
560‧‧‧升壓電路
562‧‧‧行解碼器
564‧‧‧列解碼器
566‧‧‧讀出放大器
568‧‧‧資料緩衝器
570‧‧‧輸入/輸出緩衝器
1050‧‧‧半導體裝置
1051‧‧‧元件基底
1052‧‧‧半導體基底
1053‧‧‧p井區
1054a‧‧‧雜質區
1054b‧‧‧雜質區
1054d‧‧‧雜質區
1054e‧‧‧雜質區
1055a‧‧‧閘極絕緣層
1055b‧‧‧閘極絕緣層
1055c‧‧‧溝道氧化層
1056a‧‧‧閘電極
1056b‧‧‧閘電極
1056c‧‧‧控制閘極
1057a‧‧‧間隔物
1O57b‧‧‧間隔物
1059‧‧‧絕緣層
1060a‧‧‧MOS電晶體
1O60b‧‧‧MOS電晶體
1061‧‧‧導電層
1062‧‧‧導電層
1063‧‧‧絕緣層
1070‧‧‧半導體裝置
1071‧‧‧元件基底
1072‧‧‧記憶元件
1073‧‧‧浮動閘極
1074‧‧‧控制絕緣層
1080‧‧‧半導體裝置
1081‧‧‧元件基底
1090‧‧‧半導體裝置
1102‧‧‧元件基底
1151‧‧‧元件基底
1181‧‧‧元件基底
2111‧‧‧框體
2112‧‧‧顯示部
2113‧‧‧鏡頭
2114‧‧‧操作鍵
2115‧‧‧快門按鈕
2116‧‧‧半導體裝置
2121‧‧‧框體
2122‧‧‧顯示部
2123‧‧‧操作鍵
2125‧‧‧半導體裝置
2130‧‧‧主體
2131‧‧‧顯示部
2132‧‧‧半導體裝置
2133‧‧‧操作部
2134‧‧‧耳機
2141‧‧‧主體
2142‧‧‧顯示部
2143‧‧‧操作鍵
2144‧‧‧半導體裝置
圖1A至1D是說明本發明的半導體裝置的截面圖。
圖2A至2D是說明本發明的半導體裝置的製造方法 的截面圖。
圖3A至3C是說明本發明的半導體裝置的製造方法的截面圖。
圖4A至4C是說明本發明的半導體裝置的製造方法的截面圖。
圖5A至5C是說明本發明的半導體裝置的製造方法的截面圖。
圖6A及6B是說明本發明的半導體裝置的製造方法的截面圖。
圖7A至7C是說明本發明的半導體裝置的製造方法的截面圖。
圖8A及8B是說明能夠應用到本發明中的纖維體的俯視圖。
圖9A至9D是說明能夠應用到本發明中的天線的俯視圖。
圖10A及10B是分別說明本發明的半導體裝置的立體圖以及截面圖。
圖11是說明本發明的半導體裝置的圖。
圖12A至12E是說明本發明的半導體裝置的應用例子的立體圖。
圖13是說明本發明的半導體裝置的圖。
圖14A至14E是各別說明能夠應用本發明的半導體裝置的電子設備的圖。
113‧‧‧纖維體
114‧‧‧有機樹脂
1050‧‧‧半導體裝置
1051‧‧‧元件基底
1052‧‧‧半導體基底
1053‧‧‧p井區
1054a‧‧‧雜質區
1054b‧‧‧雜質區
1054d‧‧‧雜質區
1054e‧‧‧雜質區
1055a‧‧‧閘極絕緣層
1055b‧‧‧閘極絕緣層
1056a‧‧‧閘電極
1056b‧‧‧閘電極
1057a‧‧‧間隔物
1057b‧‧‧間隔物
1059‧‧‧絕緣層
1060a‧‧‧MOS電晶體
1060b‧‧‧MOS電晶體
1061‧‧‧導電層
1062‧‧‧導電層
1063‧‧‧絕緣層

Claims (31)

  1. 一種半導體裝置，包括：半導體元件；包括纖維體和有機樹脂且其厚度為10μm以上且100μm以下的密封層，該纖維體浸滲有該有機樹脂；以及該密封層上的保護薄膜，其中，該密封層固定在該半導體元件的至少一個表面上。
  2. 如申請專利範圍第1項之半導體裝置，其中，該纖維體是織物和無紡織物中的一種。
  3. 如申請專利範圍第1項之半導體裝置，其中，該有機樹脂包含熱固化樹脂和熱可塑性樹脂中的一種。
  4. 如申請專利範圍第3項之半導體裝置，其中，該熱固化樹脂是環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三樹脂和氰酸酯樹脂中的一種。
  5. 如申請專利範圍第3項之半導體裝置，其中，該熱可塑性樹脂是聚苯醚樹脂、聚醚醯亞胺樹脂和氟樹脂中的一種。
  6. 如申請專利範圍第1項之半導體裝置，其中，該半導體元件是MOS電晶體、非易失性記憶元件、以及二極體中的一種或更多種。
  7. 如申請專利範圍第1項之半導體裝置，還包括位於該半導體元件和該密封層之間的天線，且該天線與該半導體元件電連接。
  8. 如申請專利範圍第1項之半導體裝置，其中，該保護薄膜包含聚乙烯醇類樹脂、聚酯類樹脂、聚酰胺樹脂、聚乙烯類樹脂、芳族聚酰胺類樹脂、聚對亞苯基苯並雙噁唑樹脂和玻璃樹脂中的一種。
  9. 一種半導體裝置，包括：包括有源元件和絕緣層且其厚度為1μm以上且80μm以下的元件基底，該有源元件由單晶半導體基底和SOI基底中的一種來形成，並且用該絕緣層覆蓋該有源元件；包括纖維體和有機樹脂且其厚度為10μm以上且100μm以下的密封層，並且該纖維體中浸滲有該有機樹脂；以及該密封層上的保護薄膜，其中，該密封層固定在該元件基底的至少一個表面上。
  10. 如申請專利範圍第9項之半導體裝置，其中，該纖維體是織物和無紡織物中的一種。
  11. 如申請專利範圍第9項之半導體裝置，其中，該有機樹脂包含熱固化樹脂和熱可塑性樹脂中的一種。
  12. 如申請專利範圍第11項之半導體裝置，其中，該熱固化樹脂是環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三樹脂和氰酸酯樹脂中的一種。
  13. 如申請專利範圍第11項之半導體裝置，其中，該熱可塑性樹脂是聚苯醚樹脂、聚醚醯亞胺樹脂和氟樹脂中的一種。
  14. 如申請專利範圍第9項之半導體裝置，其中，該有源元件是MOS電晶體、非易失性記憶元件、以及二極體中的一種或更多種。
  15. 如申請專利範圍第9項之半導體裝置，還包括位於該元件基底和該密封層之間的天線，且該天線與該元件基底的有源元件電連接。
  16. 如申請專利範圍第9項之半導體裝置，其中，該保護薄膜包含聚乙烯醇類樹脂、聚酯類樹脂、聚酰胺樹脂、聚乙烯類樹脂、芳族聚酰胺類樹脂、聚對亞苯基苯並雙噁唑樹脂和玻璃樹脂中的一種。
  17. 一種半導體裝置，包括：包括有源元件和絕緣層且其厚度為1μm以上且80μm以下的元件基底，該有源元件由單晶半導體基底和SOI基底中的一種來形成，並且用該絕緣層覆蓋該有源元件；包括纖維體和有機樹脂且其厚度為10μm以上且100μm以下的密封層，並且該纖維體中浸滲有該有機樹脂且具有各由多個單線束所形成的多個經線及多個緯線；以及該密封層上的保護薄膜，其中，該密封層固定在該元件基底的至少一個表面上。
  18. 如申請專利範圍第17項之半導體裝置，其中，該纖維體是織物和無紡織物中的一種。
  19. 如申請專利範圍第17項之半導體裝置，其中，該多個經線之間的距離和該多個緯線之間的距離各自是在 0.01mm以上且0.2mm以下。
  20. 如申請專利範圍第17項之半導體裝置，其中，該有機樹脂包含熱固化樹脂和熱可塑性樹脂中的一種。
  21. 如申請專利範圍第20項之半導體裝置，其中，該熱固化樹脂是環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三樹脂和氰酸酯樹脂中的一種。
  22. 如申請專利範圍第20項之半導體裝置，其中，該熱可塑性樹脂是聚苯醚樹脂、聚醚醯亞胺樹脂和氟樹脂中的一種。
  23. 如申請專利範圍第17項之半導體裝置，其中，該有源元件是MOS電晶體、非易失性記憶元件、以及二極體中的一種或更多種。
  24. 如申請專利範圍第17項之半導體裝置，還包括位於該元件基底和該密封層之間的天線，且該天線與該元件基底的有源元件電連接。
  25. 如申請專利範圍第17項之半導體裝置，其中，該保護薄膜包含聚乙烯醇類樹脂、聚酯類樹脂、聚酰胺樹脂、聚乙烯類樹脂、芳族聚酰胺類樹脂、聚對亞苯基苯並雙噁唑樹脂和玻璃樹脂中的一種。
  26. 一種半導體裝置的製造方法，包括如下步驟：形成半導體元件；在該半導體元件上設置將有機樹脂浸滲在纖維體中而構成的結構體；進行加熱並壓接，以在該半導體元件上形成包含該纖 維體以及浸滲在該纖維體中的有機樹脂的密封層；以及在該密封層上形成保護薄膜。
  27. 如申請專利範圍第26項之半導體裝置的製造方法，其中該半導體元件是MOS電晶體、非易失性記憶元件、以及二極體中的一種或更多種。
  28. 一種半導體裝置的製造方法，包括如下步驟：形成元件基底，該元件基底包括使用單晶半導體基底和SOI基底中的一種所形成的有源元件、以及覆蓋該有源元件的絕緣層；在該元件基底上設置將有機樹脂浸滲在纖維體中而構成的結構體；進行加熱並壓接，以在該元件基底上形成包含該纖維體、以及浸滲在該纖維體中的有機樹脂的密封層；以及在該密封層上形成保護薄膜。
  29. 如申請專利範圍第28項之半導體裝置的製造方法，其中，使用單晶半導體基底和SOI基底中的一種所形成的該有源元件是MOS電晶體、非易失性記憶元件、以及二極體中的一種或更多種。
  30. 一種半導體裝置的製造方法，包括如下步驟：形成元件基底，該元件基底具有使用單晶半導體基底和SOI基底中的一種所形成的有源元件、以及覆蓋該有源元件的絕緣層；在該元件基底的一個表面上，設置將第一有機樹脂浸滲在第一纖維體中而構成的第一結構體； 進行加熱並壓接，以在該元件基底的該一個表面上形成包含該第一纖維體、以及浸滲在該第一纖維體中的該第一有機樹脂的第一密封層；在該第一密封層上形成第一保護薄膜；在該元件基底的另一個表面上，設置將第二有機樹脂浸滲在第二纖維體中而構成的第二結構體；進行加熱並壓接，以在該元件基底的另一個表面上形成包含該第二纖維體、以及浸滲在該第二纖維體中的該第二有機樹脂的第二密封層；以及在該第二密封層上形成第二保護薄膜。
  31. 如申請專利範圍第30項之半導體裝置的製造方法，其中，使用單晶半導體基底和SOI基底中的一種所形成的該有源元件是MOS電晶體、非易失性記憶元件、以及二極體中的一種或更多種。
TW097108347A 2007-03-13 2008-03-10 半導體裝置及其製造方法 TWI475748B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007064052 2007-03-13

Publications (2)

Publication Number Publication Date
TW200903898A TW200903898A (en) 2009-01-16
TWI475748B true TWI475748B (zh) 2015-03-01

Family

ID=39643902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108347A TWI475748B (zh) 2007-03-13 2008-03-10 半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US7808098B2 (zh)
EP (2) EP1970952A3 (zh)
JP (1) JP2008262547A (zh)
KR (1) KR101493295B1 (zh)
CN (1) CN101266954B (zh)
TW (1) TWI475748B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI423519B (zh) 2007-09-04 2014-01-11 Mitsubishi Electric Corp Radio frequency identification tag
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
KR101925772B1 (ko) 2008-07-10 2018-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101190891B1 (ko) * 2008-12-17 2012-10-12 파나소닉 주식회사 관통전극의 형성방법 및 반도체 장치
KR101075753B1 (ko) * 2008-12-22 2011-10-24 삼성전자주식회사 안테나 장치 및 그 제조방법
JP5470054B2 (ja) * 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140495A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
TWI474447B (zh) * 2009-06-29 2015-02-21 Advanced Semiconductor Eng 半導體封裝結構及其封裝方法
US9136286B2 (en) 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178061A1 (en) 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
SG178179A1 (en) 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US8561909B2 (en) * 2010-03-09 2013-10-22 Skyworks Solutions, Inc. RFID device having low-loss barium-based ceramic oxide
US8823597B2 (en) * 2010-03-19 2014-09-02 Shanghai IC R & D Center Co., Ltd Multi-system multi-band RFID antenna
WO2011125307A1 (ja) * 2010-04-09 2011-10-13 シャープ株式会社 表示装置
US8519509B2 (en) 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101679657B1 (ko) * 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
CN102214642B (zh) * 2011-06-03 2012-10-10 安徽省祁门县黄山电器有限责任公司 组合式大功率半导体芯片
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2014135422A (ja) * 2013-01-11 2014-07-24 Toyota Motor Corp 半導体装置の製造方法
US10170315B2 (en) 2013-07-17 2019-01-01 Globalfoundries Inc. Semiconductor device having local buried oxide
SG2013055348A (en) * 2013-07-19 2015-02-27 Kok Ann Wong A contactless smart chip for biometric tracking
US9252272B2 (en) 2013-11-18 2016-02-02 Globalfoundries Inc. FinFET semiconductor device having local buried oxide
CN104716136B (zh) * 2013-12-17 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
US9253884B2 (en) * 2013-12-20 2016-02-02 Intel Corporation Electronic fabric with incorporated chip and interconnect
JP2015216072A (ja) * 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法
WO2016018585A1 (en) * 2014-07-31 2016-02-04 3M Innovative Properties Company Rfid tag on stretchable substrate
WO2016018777A2 (en) 2014-07-31 2016-02-04 3M Innovative Properties Company Rfid tag on flexible substrate
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
WO2017130836A1 (ja) * 2016-01-25 2017-08-03 東レ株式会社 ｎ型半導体素子と相補型半導体装置およびその製造方法ならびにそれを用いた無線通信装置
US10581177B2 (en) 2016-12-15 2020-03-03 Raytheon Company High frequency polymer on metal radiator
US11088467B2 (en) 2016-12-15 2021-08-10 Raytheon Company Printed wiring board with radiator and feed circuit
US10541461B2 (en) 2016-12-16 2020-01-21 Ratheon Company Tile for an active electronically scanned array (AESA)
US10361485B2 (en) 2017-08-04 2019-07-23 Raytheon Company Tripole current loop radiating element with integrated circularly polarized feed
JP7064600B2 (ja) * 2018-08-24 2022-05-10 京セラ株式会社 構造体、アンテナ、無線通信モジュール、および無線通信機器
CN114023781B (zh) * 2021-10-08 2023-06-16 业成科技（成都）有限公司 曲面电子装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077246A (ja) * 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
US6530147B1 (en) * 1999-06-25 2003-03-11 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
US20070020932A1 (en) * 2005-07-08 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring board and semiconductor device

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH03125411A (ja) 1989-10-09 1991-05-28 Asmo Co Ltd 着磁装置
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
BR9507775A (pt) 1994-05-27 1997-08-19 Ake Gustafson Processo de realização de um módulo eletrônico e módulo eletrônico obtido de acordo com esse processo
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JPH08321679A (ja) * 1995-05-24 1996-12-03 Nec Corp 多層プリント配線板
JPH10129165A (ja) 1996-03-15 1998-05-19 Hitachi Maxell Ltd 情報担体及びその製造方法
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10209340A (ja) * 1997-01-16 1998-08-07 Toray Ind Inc Ｉｃ封止枠体およびその製造方法
JP3322256B2 (ja) * 1997-01-31 2002-09-09 株式会社デンソー Ｉｃカードの製造方法
JP3193344B2 (ja) * 1998-05-25 2001-07-30 東レ・デュポン株式会社 アラミド繊維用表面処理剤、表面処理されたアラミド繊維、アラミド繊維の表面処理方法および繊維強化複合材料
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2002198658A (ja) * 2000-12-26 2002-07-12 Kyocera Corp プリプレグ及びその製造方法、並びにそれを用いた配線基板の製造方法
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
AU2003253227A1 (en) * 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
DE10234246A1 (de) * 2002-07-27 2004-02-05 Tesa Ag Haftklebemassen mit hohem Brechungsindex auf Basis von Acrylatblockcopolymeren
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4424044B2 (ja) * 2004-04-09 2010-03-03 住友ベークライト株式会社 透明複合シート及びそれを用いた表示素子
EP1589797A3 (en) * 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
JP5072217B2 (ja) 2004-11-22 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP2006192745A (ja) * 2005-01-14 2006-07-27 Toray Ind Inc 強化繊維基材、プリフォーム、繊維強化樹脂成形体およびその製造方法
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4467449B2 (ja) * 2005-02-25 2010-05-26 旭化成イーマテリアルズ株式会社 基板補強用繊維織物、並びに該補強用繊維織物を使用したプリプレグ、及びプリント配線板用基板
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
US7997499B2 (en) * 2005-05-30 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5127161B2 (ja) * 2005-05-30 2013-01-23 株式会社半導体エネルギー研究所 半導体装置
JP5057703B2 (ja) 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4827618B2 (ja) * 2005-05-31 2011-11-30 株式会社半導体エネルギー研究所 アンテナの作製方法、半導体装置の作製方法
WO2006129817A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2006129775A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4704959B2 (ja) * 2005-05-31 2011-06-22 株式会社半導体エネルギー研究所 商品の管理方法および危険物の管理方法
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
KR20080036168A (ko) 2005-06-24 2008-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 무선 통신 시스템
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2007064052A (ja) 2005-08-30 2007-03-15 Sanden Corp ハイブリッド圧縮機
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN101479747B (zh) 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
JPH077246A (ja) * 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
US6530147B1 (en) * 1999-06-25 2003-03-11 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
US20070020932A1 (en) * 2005-07-08 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring board and semiconductor device

Also Published As

Publication number Publication date
EP1970952A2 (en) 2008-09-17
TW200903898A (en) 2009-01-16
CN101266954B (zh) 2013-03-06
KR101493295B1 (ko) 2015-02-16
US20110024853A1 (en) 2011-02-03
US20080224940A1 (en) 2008-09-18
US7808098B2 (en) 2010-10-05
EP1970952A3 (en) 2009-05-06
CN101266954A (zh) 2008-09-17
EP2372756A1 (en) 2011-10-05
JP2008262547A (ja) 2008-10-30
US8558370B2 (en) 2013-10-15
KR20080084666A (ko) 2008-09-19

Similar Documents

Publication Publication Date Title
TWI475748B (zh) 半導體裝置及其製造方法
TWI442513B (zh) 半導體裝置的製造方法
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
JP6461227B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees