KR20080084666A - 반도체 장치 및 그 제작 방법 - Google Patents

반도체 장치 및 그 제작 방법 Download PDF

Info

Publication number
KR20080084666A
KR20080084666A KR1020080023223A KR20080023223A KR20080084666A KR 20080084666 A KR20080084666 A KR 20080084666A KR 1020080023223 A KR1020080023223 A KR 1020080023223A KR 20080023223 A KR20080023223 A KR 20080023223A KR 20080084666 A KR20080084666 A KR 20080084666A
Authority
KR
South Korea
Prior art keywords
substrate
fiber body
resin
sealing layer
semiconductor device
Prior art date
Application number
KR1020080023223A
Other languages
English (en)
Other versions
KR101493295B1 (ko
Inventor
에이지 스기야마
요시타카 도진
히사시 오타니
타쿠야 추루메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080084666A publication Critical patent/KR20080084666A/ko
Application granted granted Critical
Publication of KR101493295B1 publication Critical patent/KR101493295B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 외부로부터 국소적으로 압력이 가해져도 쉽게 파손되지 않는 반도체 장치를 제공한다. 또한, 외부로부터의 국소적인 압압(押壓)에 의한 비파괴의 신뢰성이 높은 반도체 장치를 수율 좋게 제작하는 방법을 제공한다.
단결정 반도체 영역을 사용하여 형성된 반도체 소자를 가지는 소자 기판 위에, 유기 화합물 또는 무기 화합물의 고강도(高强度) 섬유에 유기 수지가 함침(含浸)된 구조체를 형성하고, 가열 압착함으로써, 유기 화합물 또는 무기 화합물의 고강도 섬유에 유기 수지가 함침된 구조체 및 소자 기판이 고착된 반도체 장치를 제작한다.
Figure 112008018228250-PAT00001
단결정, 프리프레그, 섬유체, 유기 수지, 함침

Description

반도체 장치 및 그 제작 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 가지는 반도체 장치 및 그 제작 방법에 관한 것이다.
요즘, 무선 칩, 센서 등의 각종 장치의 박형화가 제품 소형화를 위하여 중요한 요소가 되며, 그 기술이나 사용 범위가 급속히 넓어지고 있다. 이들 박형화된 각종 장치는 어느 정도 가요성을 가짐으로 만곡된 것에 설치하여 사용할 수 있다.
또한, 특허문헌 1에서는, 0.5㎛ 이하 사이즈의 반도체 칩을 종이 또는 필름 형상의 매체에 내장시켜, 구부림이나 집중하중(集中荷重)을 개선한 반도체 장치가 개시된다.
[특허문헌 1] 특개2004-78991호 공보
그러나, 안테나를 칩에 형성하여 내장(온칩(on chip)화)시키는 반도체 장치의 경우, 칩의 크기가 작으면, 안테나 크기가 작아져서 통신 거리가 짧아지는 문제가 있다. 또한, 종이 또는 필름 매체에 형성된 안테나를 칩에 접속하여 반도체 장치를 제작하는 경우, 칩의 크기가 작으면, 접속 불량이 생겨 수율이 저하된다.
그래서, 본 발명은 외부로부터 국소적인 압력이 가해져도 쉽게 파손되지 않는 반도체 장치를 제공한다. 또한, 외부로부터의 국소적인 압압에 의한 비파괴의 신뢰성이 높은 반도체 장치를 수율 좋게 제작하는 방법을 제공한다.
본 발명은, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 가지는 소자 기판 위에, 유기 화합물 또는 무기 화합물의 섬유체에 유기 수지가 함침된 구조체를 형성하고, 가열 압착함으로써, 유기 화합물 또는 무기 화합물의 섬유체에 유기 수지가 함침된 구조체 및 소자 기판이 고착된 반도체 장치를 제작하는 것을 특징으로 한다.
또한, 본 발명은, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 가지는 소자 기판을 형성하고, 소자 기판 위에 유기 화합물 또는 무기 화합물의 섬유체에 유기 수지가 함침된 구조체를 형성하고, 가열 압착함으로써, 소자 기판 위에 유기 화합물 또는 무기 화합물의 섬유체에 유기 수지가 함침된 밀봉층을 형성하고, 박리층으로부터 소자 기판을 박리하여 반도체 장치를 제작하는 것 을 특징으로 한다.
또한, 본 발명의 반도체 장치는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 가지는 소자 기판과, 소자 기판에 접하고, 또한 국소적인 압압을 완화시키는 밀봉층을 가지는 반도체 장치이다. 또한, 유기 수지는, 소자 기판 및 섬유체를 고착함과 함께, 섬유체에 함침된다.
또한, 본 발명의 반도체 장치는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 가지는 소자 기판과, 유기 화합물 또는 무기 화합물의 섬유체와, 소자 기판 및 섬유체를 고착시키는 유기 수지를 가지는 반도체 장치이다. 또한, 유기 수지는, 소자 기판 및 섬유체를 고착함과 함께, 섬유체에 함침된다.
또한, 본 발명의 반도체 장치는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 가지는 소자 기판과, 유기 화합물 또는 무기 화합물의 섬유체 및 섬유체에 함침되는 유기 수지를 포함하는 밀봉층을 가지는 반도체 장치이다.
소자 기판의 두께는 1㎛ 이상 80㎛ 이하, 또는, 1㎛ 이상 50㎛ 이하, 또한 1㎛ 이상 20㎛ 이하, 또한 1㎛ 이상 10㎛ 이하, 또한 1㎛ 이상 5㎛ 이하인 것이 바람직하다. 또한, 밀봉층의 두께는 두께 10㎛ 이상 100㎛ 이하인 것이 바람직하다. 이상과 같은 두께로 함으로써, 만곡시킬 수 있는 반도체 장치를 제작할 수 있다.
섬유체로서는, 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용한 직포(織布) 또는 부직포(不織布)이다. 고강도 섬유로서는, 구체적으로는, 인장 탄성 률(引張 彈性率)이 높은 섬유이다. 또는 영률(young's modulus)이 높은 섬유이다.
또한, 유기 수지로서, 열 가소(可塑)성 수지 또는 열 경화(硬化)성 수지를 사용할 수 있다.
섬유체로서, 고강도 섬유를 사용함으로써, 국소적인 압압이 반도체 장치에 가해져도, 상기 압력이 섬유체 전체에 분산되어, 반도체 장치의 일부가 연신(延伸)되는 것을 방지할 수 있다. 즉, 일부의 연신에 따른 배선, 반도체 소자 등의 파괴를 방지할 수 있다.
본 발명에 의하여, 외부로부터 국소적인 압력이 가해져도 쉽게 파손되지 않고, 신뢰성이 높은 반도체 장치를 수율 좋게 제작할 수 있다.
이하에, 본 발명의 실시형태를 도면에 의거하여 설명한다. 그러나, 본 발명은 많은 다른 모양으로 실시하는 것이 가능하고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명이 하기 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 실시형태를 설명하기 위한 모든 도면에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 국소적인 압압(점압(点壓), 선압(線壓) 등)이 가해져도 쉽게 파손되지 않고, 신뢰성이 높은 반도체 장치에 대하여, 도 1a 내지 도 1d, 도 8a 내지 도 9d를 사용하여 나타낸다.
본 실시형태의 반도체 장치는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 포함하는 소자 기판 위에, 유기 화합물 또는 무기 화합물의 섬유체 및 섬유체에 함침된 유기 수지를 포함하는 밀봉층이 형성되는 것을 특징으로 한다.
소자 기판에 포함되는 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자의 대표예로서는, MOS 트랜지스터, 다이오드, 불휘발성 기억 소자 등의 능동 소자, 저항 소자, 용량 소자 등의 수동 소자가 있다. 또한, 결정 반도체 기판으로서는, 대표적으로는, n형 또는 p형의 도전형을 가지는 단결정 실리콘 기판(실리콘 웨이퍼), 화합물 반도체 기판(GaAs 기판, InP 기판, GaN 기판, SiC 기판, 사파이어 기판, ZnSe 기판 등)을 사용하는 것이 바람직하다. 또한, SOI 기판으로서, 경면 연마 웨이퍼에 산소 이온을 주입한 후, 고온 어닐링함으로써, 표면으로부터 일정한 깊이에 산화층을 형성시킴과 함께, 표면층에 생긴 결함을 소멸시켜 만들어진 소위 SIMOX(Separation by IMplanted OXygen) 기판이나, 수소 이온 주입에 의하여 형성된 미소 보이드(void)의 열처리에 의한 성장을 이용하여 Si 기판을 벽개(劈開)하는 스마트 컷(Smart Cut)법이나, ELTRAN법(Epitaxial Layer Transfer : 캐논(canon)사(社)의 등록상표) 등을 사용하여 형성한 SOI 기판을 사용하여도 좋다. 소자 기판의 두께로서는, 1㎛ 이상 80㎛ 이하, 또한, 1㎛ 이상 50㎛ 이하, 또한 1㎛ 이상 20㎛ 이하, 또한 1㎛ 이상 10㎛ 이하, 또한 1㎛ 이상 5㎛ 이하인 것이 바 람직하다. 이상과 같은 두께로 함으로써, 만곡시킬 수 있는 반도체 장치를 제작할 수 있다. 또한, 반도체 장치의 상면의 면적은, 4㎜2 이상, 또한 9㎜2 이상인 것이 바람직하다.
도 1a 내지 도 1d는, 본 실시형태의 반도체 장치의 단면도를 나타낸다.
도 1a에 도시하는 반도체 장치(1050)는, MOS 트랜지스터(1060a, 1060b)를 가지는 소자 기판(1051)의 한쪽의 면에, 섬유체(113)가 유기 수지(114)에 의하여 고착된다. 또한, 밀봉층(120)은, 소자 기판에 형성되는 반도체 소자를 덮도록 형성된다. 여기서는, 소자 기판(1051)에 고착되는 섬유체(113) 및 유기 수지(114)를 밀봉층(120)이라고 기재한다. 이러한 반도체 장치(1050)의 대표예로서, 다른 장치의 제어나 데이터의 계산·가공을 행하는 마이크로프로세서(MPU)가 있다. MPU는, CPU, 메인 메모리, 컨트롤러, 인터페이스, I/O 포트 등을 가지고, 이들을 MOS 트랜지스터, 저항 소자, 용량 소자, 배선 등으로 구성할 수 있다.
또한, 소자 기판(1051)은, 포토 다이오드를 가져도 좋다. 대표적으로는, 반도체 기판에 PN 다이오드, PIN 다이오드, 애벌란시 다이오드, 쇼트키 다이오드 등의 포토 다이오드를 형성한다. 이러한 반도체 장치의 대표예로서, 이미지 센서가 있다.
또한, 도 1b에 도시하는 반도체 장치(1070)는, 기억 소자(1072) 및 MOS 트랜지스터(1060a, 1060b)를 가지는 소자 기판(1071)의 한쪽의 면에, 섬유체(113)가 유기 수지(114)에 의하여 고착된다. 기억 소자로서는, 플로팅 게이트 또는 전하 축 적층을 가지는 불휘발성 기억 소자, MOS 트랜지스터 및 MOS 트랜지스터에 접속되는 용량 소자, MOS 트랜지스터 및 MOS 트랜지스터에 접속되는 강유전체층을 가지는 용량 소자, 한 쌍의 전극간에 유기 화합물층이 끼워지는 유기 메모리 소자 등이 있다. 또한, 이러한 기억 소자를 가지는 반도체 장치로서는, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 마스크 ROM(Read Only Memory), EPROM(Electrically Progra㎛able Read Only Memory), EEPROM(Electrically Erasable and Progra㎛able Read Only Memory), 플래시 메모리 등의 기억 장치가 있다. 여기서는, 기억 소자(1072)로서 플로팅 게이트 전극(1073)을 가지는 불휘발성 기억 소자를 도시한다.
또한, 도 1c에 도시하는 반도체 장치(1080)는, MOS 트랜지스터(1060a, 1060b)를 가지는 소자 기판(1081), 및 MOS 트랜지스터(1060a) 또는 MOS 트랜지스터(1060b)에 전기적으로 접속되는 안테나(83)의 한쪽의 면에, 섬유체(113)가 유기 수지(114)에 의하여 고착된다. 이러한 반도체 장치의 대표예로서는, 무선으로 정보를 송수신할 수 있는 ID 태그, IC 태그, RF(Radio Frequency) 태그, 무선 태그, 전자 태그, RFID(Radio Frequency Identification) 태그, IC 카드, ID 카드 등(이하, RFID라고 기재한다)이 있다. 또한, 본 발명의 반도체 장치는, MOS 트랜지스터 등으로 구성되는 집적 회로부와 안테나를 밀봉한 인렛(inlet)이나, 상기 인렛을 씰 상태나 카드 상태로 형성한 것을 포함한다. 또한, 반도체 장치(1080)의 상면의 면적을 , 4㎜2 이상, 또는 9㎜2 이상으로 함으로써, 안테나의 면적을 크게 형성할 수 있으므로, 통신기와의 통신 거리가 긴 RFID로 할 수 있다.
또한, 소자 기판(1051, 1071, 1081)은, 이면부(裏面部)가 일부 제거되어 박막화되는 것이 바람직하다. 대표적으로는, 소자 기판(1051, 1071, 1081)의 두께가 1㎛ 이상 80㎛ 이하, 또한 1㎛ 이상 50㎛ 이하, 또한 1㎛ 이상 20㎛ 이하, 또한 1㎛ 이상 10㎛ 이하, 또한 1㎛ 이상 5㎛ 이하인 것이 바람직하다. 또한, 반도체 기판의 일부를 박리하여, 소자 기판(1051, 1071, 1081)을 박막화하여도 좋다.
또한, 도 1a 내지 도 1c에 도시하는 소자 기판의 한 쪽의 표면 이외에, 다른 쪽의 면에도 섬유체(113)가 유기 수지에 의하여 고착되어도 좋다. 즉, 소자 기판의 양쪽 표면에 밀봉층을 가지고, 소자 기판에 형성되는 반도체 소자를 양쪽 면으로부터 덮도록 대향하는 한 쌍의 밀봉층이 형성된다. 도 1d에 도시하는 반도체 장치(1090)는, 도 1a에 도시하는 반도체 장치의 소자 기판(1051)의 한쪽의 면에 밀봉층(120a)을 가지고, 소자 기판(1051)의 다른 쪽의 표면에 밀봉층(120b)을 가진다. 이 때, 밀봉층(120a, 120b)은 같은 재질의 섬유체 및 유기 수지로 형성되는 것이 휨 현상(warpage)의 저감을 위하여는 바람직하지만, 표면과 이면을 판별하여 사용하는 용도의 경우에는 반드시 동일한 재질일 필요는 없다. 이상과 같이, 섬유체에 함침되는 유기 수지가 고착됨으로써, 소자 기판의 양쪽 면이 섬유체에 의하여 지지되기 때문에, 반도체 장치의 휨 현상을 감소시킬 수 있어, 후의 라미네이트 필름이나 씰 등에 상기 반도체 장치를 탑재하는 것이 용이해진다.
소자 기판의 한쪽의 면 또는 양쪽 면에 형성되는 섬유체(113)는, 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용한 직포 또는 부직포이며, 소자 기판 전 면을 덮는다. 고강도 섬유로서는, 구체적으로는 인장 탄성률이 높은 섬유이다. 또한, 영률이 높은 섬유이다. 고강도 섬유의 대표예로서는, 폴리비닐알콜계 섬유, 폴리에스테르계 섬유, 폴리아미드계 섬유, 폴리에틸렌계 섬유, 아라미드계 섬유, 폴리파라페닐렌벤조비스옥사졸 섬유, 유리 섬유, 또는 탄소 섬유이다. 유리 섬유로서는, E 유리, S 유리, D 유리, Q 유리 등을 사용한 유기 섬유를 사용할 수 있다. 또한, 섬유체(113)는, 1 종류의 상기 고강도 섬유로 형성되어도 좋다. 또한, 복수 종류의 상기 고강도 섬유로 형성되어도 좋다.
또한, 섬유체(113)는, 섬유(단사(單絲))의 다발(이하, 사속(絲束)이라고 기재한다)을 날실 및 씨실에 사용하여 만든 직포, 또는 복수종의 섬유의 사속을 랜덤 또는 일 방향으로 퇴적시킨 부직포로 구성되어도 좋다. 직포의 경우, 평직(平織), 능직(綾織), 수자직(需子織) 등을 적절히 사용할 수 있다.
사속의 단면은, 원 형상이라도 타원 형상이라도 좋다. 사속으로서, 고압 수류, 액체를 매체로 한 고주파의 진동, 연속 초음파의 진동, 롤을 사용한 압압 등에 의하여, 개섬(開纖) 가공을 한 사속을 사용하여도 좋다. 개섬 가공을 한 사속은, 사속 폭이 넓어지고, 두께 방향의 단사수를 삭감할 수 있어, 사속의 단면이 타원 형상 또는 평판 형상이 된다. 또한, 사속으로서 저연사(低撚絲)를 사용함으로써, 사속이 편평화되기 쉬워져, 사속의 단면 형상이 타원 형상 또는 평판 형상이 된다. 이와 같이, 단면이 타원 형상 또는 평판 형상의 사속을 사용함으로써, 섬유체(113)의 두께를 얇게 할 수 있다. 이 이유로, 밀봉층(120)의 두께를 얇게 할 수 있어, 박형의 반도체 장치를 제작할 수 있다. 사속의 폭은 4㎛ 이상 400㎛ 이하, 또한 4 ㎛ 이상 200㎛ 이하에 있어서 본 발명의 효과를 확인했고, 원리상은 보다 더 가늘어도 좋다. 또한, 사속의 두께는, 4㎛ 이상 20㎛ 이하에 있어서 본 발명의 효과를 확인했고, 원리상은 보다 더 얇아도 좋고, 이들은 섬유의 재료에 의존한다.
또한, 본 명세서의 도면에 있어서는, 섬유체(113)는, 단면이 타원 형상의 사속으로 평직한 직포로 도시된다. 또한, MOS 트랜지스터(1060a, 1060b)가 섬유체(113)의 사속보다 크지만, MOS 트랜지스터의 크기가 섬유체(113)의 사속보다 작은 경우도 있다.
섬유체(113)가 사속을 날실 및 씨실을 사용하여 제직한 직포의 상면도를 도 8a 및 도 8b에 도시한다.
도 8a에 도시하는 바와 같이, 섬유체(113)는, 일정 간격을 둔 날실(113a) 및 일정 간격을 둔 씨실(113b)이 엮인다. 이러한 섬유체에는, 날실(113a) 및 씨실(113b)이 존재하지 않는 영역(바스켓 홀(113c)이라고 불린다)을 가진다. 이러한 섬유체(113)는, 유기 수지가 섬유체에 함침되는 비율이 높아져, 섬유체(113) 및 소자 기판의 밀착성을 높일 수 있다.
또한, 도 8b에 도시하는 바와 같이, 섬유체(113)는, 날실(113a) 및 씨실(113b)의 밀도가 높고, 바스켓 홀(113c)의 비율이 낮은 것이라도 좋다. 대표적으로는, 바스켓 홀(113c)의 크기가, 국소적으로 압압되는 면적보다 작은 것이 바람직하다. 대표적으로는 일변이 0.01㎛ 이상 0.2㎛ 이하의 직사각형 형상인 것이 바람직하다. 섬유체(113)의 바스켓 홀(113c)의 면적이 이와 같이 작으면, 첨단이 가는 부재(대표적으로는, 펜이나 연필 등의 필기용구)에 의하여 압압되어도, 상기 압 력을 섬유체(113) 전체로 흡수할 수 있다.
또한, 사속 내부에의 유기 수지의 침투율을 높이기 위하여, 사속에 표면 처리가 행해져도 좋다. 예를 들면, 사속 표면을 활성화시키기 위한 코로나 방전 처리, 플라즈마 방전 처리 등이 있다. 또한, 실란 커플링제, 티타네이트 커플링제를 사용한 표면 처리가 있다.
섬유체(113)에 함침되며, 또한, 소자 기판 표면을 밀봉하는 유기 수지(114)는, 에폭시 수지, 불포화 폴리에스테르 수지 , 폴리이미드 수지, 비스말레이미드트리아진 수지, 또는 시아네이트 수지 등의 열 경화성 수지를 사용할 수 있다. 또한, 폴리페닐렌 옥사이드 수지, 폴리에테르 이미드 수지, 또는 불소 수지 등의 열 가소성 수지를 사용할 수 있다. 또한, 상기 열 가소성 수지 및 상기 열 경화성 수지의 복수를 사용하여도 좋다. 상기 유기 수지를 사용함으로써, 열 처리에 의하여 섬유체를 소자 기판에 고착시킬 수 있다. 또한, 유기 수지(114)는 유리 전이 온도가 높을수록, 국소적 압압에 대하여 쉽게 파괴되지 않기 때문에 바람직하다.
또한, 밀봉층(120)의 두께는, 10㎛ 이상 100㎛ 이하, 또한 10㎛ 이상 30㎛ 이하인 것이 바람직하다. 이러한 두께의 밀봉층을 사용함으로써, 박형이며 만곡시킬 수 있는 반도체 장치를 제작할 수 있다.
유기 수지(114) 또는 사속내에 고열 전도성 필러를 분산시켜도 좋다. 고열 전도성 필러로서는, 질화알루미늄, 질화붕소, 질화실리콘, 알루미나 등이 있다. 또한, 고열 전도성 필러로서는, 은, 구리 등의 금속 입자가 있다. 도전성 필러가 유기 수지 또는 사속내에 포함됨으로써 소자 기판에서 생긴 열을 외부로 방출하기 쉬워지기 때문에, 반도체 장치의 축열을 억제할 수 있어, 반도체 장치의 파괴를 저감할 수 있다.
도 1d에 있어서, 소자 기판(1051)에 형성되는 밀봉층(120a)의 섬유체의 날씰 또는 씨실의 방향과, 밀봉층(120b)의 섬유체의 날실 또는 씨실의 방향이 30°이상 60°이하, 바람직하게는, 40°이상 50°이하 어긋나도 좋다. 이 경우, 소자 기판의 표면과 이면에 형성되는 섬유체의 인장 방향이 표면과 이면에서 다르기 때문에, 국소적인 압압을 행할 때의 연신(延伸)이 등방성(等方性)적으로 된다. 따라서, 국소적인 압압에 의한 파괴를 보다 저감할 수 있다.
여기서, 본 실시형태에서 나타내는 반도체 장치가 가지는 효과에 대하여, 도 2a 내지 도 2d를 사용하여 나타낸다.
도 2a에 도시하는 바와 같이, 종래의 반도체 장치(40)는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 포함하는 소자 기판(41)이 접착재(42a, 42b)를 사용하여 필름(43a, 43b)으로 밀봉된다. 이러한 반도체 장치에 국소적인 압압(44)을 가한다.
그 결과, 도 2b에 도시하는 바와 같이, 소자 기판(41)을 구성하는 층, 접착재(42a, 42b), 필름(43a, 43b)이 각각 연신되어, 압압부에 있어서 곡률 반경이 작은 만곡이 생겨 버린다. 이 결과, 소자 기판(41)을 구성하는 반도체 소자, 배선 등에 균열이 생겨, 반도체 장치가 파괴된다.
그러나, 본 실시형태에서 나타내는 반도체 장치(1050)는, 도 2c에 도시하는 바와 같이, 소자 기판(1051)의 한쪽의 면 또는 양쪽의 면에는 유기 수지를 함유하 는 섬유체로 이루어지는 밀봉층이 형성된다. 섬유체를 형성하는 섬유는, 인장 탄성률이 높거나, 또는 영률이 높다. 그래서, 점압이나 선압 등의 국소적인 압압(44)이 가해져도 고강도 섬유는 연신되지 않고, 압압된 힘이 섬유체 전체로 분산되어, 반도체 장치 전체에서 만곡된다. 이 결과, 국소적인 압압이 가해져도, 반도체 장치에서 생기는 만곡은 곡률 반경이 크게 되므로, 소자 기판(1051)을 구성하는 반도체 소자, 배선 등에 균열이 생기지 않아, 반도체 장치의 파괴를 저감할 수 있다.
또한, 소자 기판(1051)의 두께를 얇게 함으로써, 반도체 장치를 만곡시킬 수 있다. 따라서, 소자 기판(1051)의 면적을 크게 할 수 있어, 반도체 장치를 제작하는 공정이 용이해진다. 또한, 상기 반도체 장치가 안테나 내장의 RFID인 경우, 안테나의 크기를 증대시킬 수 있다. 따라서, 통신거리가 긴 RFID를 제작할 수 있다.
다음에, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자의 구성에 대하여, 이하에 나타낸다.
도 1a에 도시하는 MOS 트랜지스터(1060a)는, 반도체 기판(1052), 게이트 절연층(1055a), 게이트 전극(1056a)으로 구성된다. 또한, MOS 트랜지스터(1060b)는, p웰 영역(1053), 게이트 절연층(1055b), 게이트 전극(1056b)으로 구성된다. 반도체 기판(1052)이 n형인 경우에는, p형 불순물이 주입된 p웰 영역(1053)이 형성된다. p형 불순물로서, 예를 들면 붕소가 사용되고, 5 ×1015 cm-3 내지 1 ×1016 cm -3 정도의 농도로 첨가된다. p웰 영역(1053)을 형성함으로써, 이 영역에 n채널형의 트랜지스터를 형성할 수 있다. 또한, p웰 영역(1053)에 첨가된 p형 불순물은, MOS 트랜지스터의 임계값 전압을 제어하는 작용도 있다. 반도체 기판(1052), 및 p웰 영역(1053)에 형성되는 채널 형성 영역은, 게이트 전극(1056a, 1056b)과 대략 일치하는 영역에 형성되고, 반도체 기판(1052), p웰 영역(1053)에 형성되는 저농도 불순물 영역(1054d, 1054e), 또는 한 쌍의 불순물 영역(1054a, 1054b) 사이에 위치한다. 또한, 반도체 기판(1052)을 p형 반도체 기판으로 형성하고, p웰 영역(1053)을 n형 불순물이 첨가된 n웰 영역으로 하여도 좋다.
한 쌍의 불순물 영역(1054a, 1054b)은 MOS 트랜지스터에 있어서 소스 및 드레인으로서 기능하는 영역이다. 한 쌍의 불순물 영역(1054a, 1054b)은, 각각 n형 불순물인 인 또는 비소, p형 불순물인 붕소를 1×1019 atoms/cm3 내지 1×1021 atoms/cm3 정도로 첨가함으로써 형성된다.
게이트 전극(1056a, 1056b)의 측벽에는 스페이서(1057a, 1057b)가 형성되고, 그 단부에 있어서 누설 전류를 방지하는 효과가 있다. 또한, 이 스페이서(1057a, 1057b)를 이용하여, 게이트 전극(1056a, 1056b)의 채널 길이 방향의 양단의 하방에 저농도 불순물 영역(1054d, 1054e)을 형성할 수 있다. 이 저농도 불순물 영역(1054d, 1054e)은 저농도 드레인(LDD)으로서 기능한다. 저농도 불순물 영역(1054d, 1054e)은 필수 구성 요소가 아니지만, 이 영역을 형성함으로써, 드레인 끝의 전계를 완화하여, MOS 트랜지스터의 열화(劣化)를 억제할 수 있다.
게이트 절연층(1055a, 1055b)은, 열처리를 행하여 반도체 기판(1052)의 표면 을 산화시킴으로써 산화실리콘막으로 형성할 수 있다. 또한, 열 산화법에 의하여 산화실리콘막을 형성한 후에, 질화 처리를 행함으로써 산화실리콘막의 표면을 질화시킴으로써, 산화실리콘막과 산소와 질소를 가지는 막(산질화실리콘막)의 적층 구조로 형성할 수 있다. 게이트 절연층(1055a, 1055b)은, 두께 5nm 내지 50nm 산화실리콘 및 산화질화실리콘 등의 무기 절연물로 형성한다. 또한, 게이트 절연층(1055a, 1055b)으로서, 고유전율물질(high-k 재료라고도 불린다)인 탄탈 산화물, 산화하프늄, 질화하프늄실리케이트, 산화지르코늄, 산화알루미늄, 산화티타늄 등의 금속 산화물, 또는 산화란탄 등의 희토류 산화물을 형성할 수 있다.
게이트 전극(1056a, 1056b)은, 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 크롬(Cr), 니오브(Nb) 등으로부터 선택된 금속, 또는 이들 금속을 주성분으로 하는 합금 재료 또는 화합물 재료로 형성하는 것이 바람직하다. 또한, 인 등의 불순물 원소를 첨가한 다결정 실리콘을 사용할 수 있다. 또한, 1층 또는 복수층의 금속질화물층과 상기 금속층의 적층 구조로 게이트 전극을 형성하여도 좋다. 금속질화물로서는, 질화텅스텐, 질화몰리브덴, 질화티타늄을 사용할 수 있다. 금속 질화물층을 형성함으로써, 금속질화물층 위에 형성되는 금속층의 밀착성을 향상시킬 수 있으므로, 박리를 방지할 수 있다.
절연층(1059)은, MOS 트랜지스터 및 배선으로서 기능하는 도전층을 절연하기 위한 층간 절연층으로서 기능한다. 절연층(1059)은, CVD법이나 스퍼터링법 등에 의하여, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 산소 또는 질소를 가지는 절연층이나 DLC(다이아몬드 라이크 카본) 등의 탄소를 함유하는 층, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 아크릴 등의 유기 재료 또는 실록산 수지 등의 실록산 재료로 이루어지는 단층 또는 적층 구조로 형성할 수 있다.
도전층(1061, 1062)은, 배선, 플러그 등으로서 기능한다. 도전층(1061, 1062)은 CVD법이나 스퍼터링법 등에 의하여, 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 네오듐(Nd), 탄소(C), 실리콘(Si)으로부터 선택된 원소, 또는 이들 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로, 단층 또는 적층으로 형성한다. 알루미늄을 주성분으로 하는 합금 재료란, 예를 들면, 알루미늄을 주성분으로 하고 니켈을 함유하는 재료, 또는, 알루미늄을 주성분으로 하고, 니켈과, 탄소와 실리콘 중의 한쪽 또는 양쪽 모두를 함유하는 합금 재료에 상당한다. 도전층(1061,1062)은, 예를 들면, 배리어막과 알루미늄 실리콘막과 배리어막의 적층 구조, 배리어막과 알루미늄 실리콘막과 질화 티타늄막과 배리어막의 적층 구조를 채용하면 좋다. 또한, 배리어막이란, 티타늄, 티타늄의 질화물, 몰리브덴, 또는 몰리브덴의 질화물로 이루어지는 박막에 상당한다. 알루미늄이나 알루미늄실리콘은 저항값이 낮고, 저렴하기 때문에, 도전층(1061, 1062)을 형성하는 재료로서 최적이다. 또한, 상층과 하층에 배리어막을 형성하면, 알루미늄이나 알루미늄실리콘의 힐록(hillock)의 발생을 방지할 수 있다. 또한, 환원성이 높은 원소인 티타늄으로 이루어지는 배리어막을 형성하면, 반도체 기판 위에 얇은 자연 산화막이 생겼다고 하더라도, 이 자연 산화막을 환원하여, 반도체 기판과 양호한 콘택트를 취할 수 있다
또한, 도전층(1062), 절연층(1059) 위에 보호막으로서 기능하는 절연층(1063)이 형성되어도 좋다. 절연층(1063)은, 질화실리콘, 질화산화실리콘, 질화탄소, DLC 등으로 형성된다. 보호막으로서 기능하는 절연층(1063)을 형성함으로써, 외부로부터 MOS 트랜지스터에 수분이 침입되는 것을 억제할 수 있어, MOS 트랜지스터 및 반도체 장치의 전기적 특성의 신뢰성을 높일 수 있다.
또한, 절연층(1063) 위에, 도전층 및 상기 도전층을 절연하는 절연층을 한 쌍 또는 복수쌍 형성하여 다층 구조로 하여도 좋다. 다층 구조로 함으로써, 고집적화가 가능하다. 이 경우, 도전층을 절연하는 절연층으로서, SiOF, SiOC, DLC, 다공성 실리카 등의 유전율이 약 4 이하의 저(低)유전율 재료를 사용하여 형성하는 것이 바람직하다. 또한, 유전율이 4 이하의 저유전율 재료는 low-k 재료라고도 불리고, low-k 재료를 사용하여 제작되는 막은 low-k 막이라고 불린다. 이상과 같이 low-k 재료를 사용하여 절연층을 형성함으로써, 배선간 용량을 낮출 수 있어, 소비 전력의 저감이 가능하다.
도 1b에 도시하는 기억 소자(1072)는, p웰 영역(1053), 터널 산화층(1055c), 플로팅 게이트 전극(1073), 컨트롤 절연층(1074), 컨트롤 게이트 전극(1056c)으로 구성되는 불휘발성 기억 소자이다.
터널 산화층(1055c)은, 두께 1nm 내지 10nm, 바람직하게는 1nm 내지 5nm의 산화실리콘 또는 산화실리콘과 질화실리콘의 적층 구조를, 감압 CVD법이나 플라즈마 CVD법, 열 산화법 등으로 형성할 수 있다. 또한, 플라즈마 처리에 의하여 반도체 층을 산화 또는 질화함으로써 터널 산화층을 형성할 수 있다. 또한, 플라즈마 CVD법을 사용하여 형성한 산화실리콘을 플라즈마 처리에 의하여 산화 또는 질화하여도 좋다. 상기 플라즈마 처리를 행하여 형성한 절연층은, 치밀하고 절연 내압이 높고 신뢰성이 뛰어나다.
플로팅 게이트 전극(1073)은, 도전층, 폴리실리콘층, 실리콘 도트(silicon dot) 등으로 형성할 수 있다. 또한, 플로팅 게이트 전극 대신에, 질화실리콘, 질화게르마늄 등으로 형성된 전하 축적층을 사용하여도 좋다.
컨트롤 절연막(1074)은, 산화실리콘, 질화실리콘, 산질화실리콘, 산화알루미늄 등의 1층 또는 복수층을, 감압 CVD법이나 플라즈마 CVD법 등으로 형성한다. 제 2 절연층(22)의 두께는 1nm 내지 20nm, 바람직하게는 5nm 내지 10nm로 형성한다.
도 1c에 도시하는 안테나(83)는, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo) 및 티타늄(Ti) 등의 어느 하나 이상의 금속 입자를 가지는 액적이나 페이스트를 액적토출법(잉크젯법 또는 디스펜서법 등)에 의하여 토출시키고, 건조 소성하여 형성한다. 액적토출법에 의하여 안테나를 형성함으로써, 공정수의 삭감이 가능하고, 그것에 따른 비용 삭감이 가능하다.
또한, 스크린 인쇄법을 사용하여 안테나(83)를 형성하여도 좋다. 스크린 인쇄법을 사용하는 경우, 안테나(83)의 재료로서는, 입자 직경이 수nm 내지 수십㎛ 의 도전성 입자를 유기 수지에 용해 또는 분산시킨 도전성 페이스트를 선택적으로 인쇄한다. 도전성 입자로서는, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo), 및 티타늄(Ti) 등의 어느 하나 이상의 금속 입자나 할로겐화 은의 미립자, 또는 분산성 나노 입자를 사용할 수 있다. 또한, 도전성 페이스트에 포함되는 유기 수지는, 금속 입자의 바인더, 용매, 분산제 및 피복재로서 기능하는 유지수지로부터 선택된 하나 또는 복수를 사용할 수 있다. 대표적으로는, 에폭시 수지, 실리콘(silicone) 수지 등의 유기 수지를 들 수 있다. 또한, 도전층의 형성에 있어서, 도전성의 페이스트를 압출한 후에 소성하는 것이 바람직하다.
또한, 안테나(83)는, 스크린 인쇄법 이외에도 그라비아 인쇄법 등을 사용하여도 좋고, 도금법, 스퍼터링법 등을 사용하여, 도전성 재료에 의하여 형성할 수 있다.
또한, RFID의 신호의 전송방식으로서, 전자 결합 방식 또는 전자 유도 방식(예를 들면 13.56MHz 대역)을 적용한다. 자기장 밀도의 변화에 의한 전자 유도를 이용하는 경우, 안테나의 상면 형상을 고리 형상(예를 들면, 루프 안테나), 나선 형상(예를 들면, 스파이럴 안테나)으로 형성할 수 있다.
또한, RFID에 있어서의 신호의 전송방식으로서, 마이크로파 방식(예를 들면, UHF대역(860MHz 대역 내지 960MHz 대역), 2.45GHz 대역 등)을 적용할 수도 있다. 이 경우에는, 신호의 전송에 사용하는 전자파의 파장을 고려하여 안테나의 길이 등의 형상을 적절히 설정하면 좋다.
마이크로파 방식을 적응할 수 있는 RFID의 안테나(83)의 예를 도 9a 내지 도 9d에 일례를 도시한다. 예를 들면, 안테나의 상면 형상을 선 형상(예를 들면, 다이폴 안테나(도 9a 참조)), 평탄한 형상(예를 들면, 패치 안테나(도 9b 참조)) 또는 리본형의 형상(도 9c 및 도 9d 참조) 등으로 형성할 수 있다. 또한, 안테나로 서 기능하는 도전층의 형상은 선 형상에 한정되지 않고, 전자파의 파장을 고려하여 곡선형상이나 지그재그 형상 또는 이들을 조합한 형상으로 형성하여도 좋다.
이하의 실시형태에서는, 반도체 장치로서 RFID를 일례로 들어, 본 실시형태에서 나타내는 반도체 장치의 제작 방법을 나타낸다.
(실시형태 2)
본 실시형태에서는, 외부로부터 국소적인 압력이 가해져도 쉽게 파손되지 않는 반도체 장치를 수율 좋게 제작할 수 있는 방법을, 도 3a 내지 도 3c를 사용하여 도시한다.
도 3a에 도시하는 바와 같이, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 포함하는 소자 기판(1102) 및 안테나(112)를 형성한다. 다음에, 소자 기판(1102) 및 안테나(112) 위에, 섬유체에 유기 수지가 함침되는 구조체(115)를 형성한다. 또한, 소자 기판(1102)의 두께로서는, 1㎛ 이상 80㎛ 이하, 또한 1㎛ 이상 50㎛ 이하, 또한 1㎛ 이상 20㎛ 이하, 또한 1㎛ 이상 10㎛ 이하, 또한 1㎛ 이상 5㎛ 이하인 것이 바람직하다. 이러한 두께로 함으로써, 만곡시킬 수 있는 반도체 장치를 제작할 수 있다.
여기서는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자의 대표예로서, 실시형태 1에서 나타내는 단결정 반도체 기판을 사용하여 형성한 MOS 트랜지스터(1060a, 1060b)를 나타낸다.
또한, 여기서는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 포함하는 소자 기판(1102)으로서는, MOS 트랜지스터(1060a, 1060b), MOS 트랜지스터(1060a, 1060b)를 덮는 절연층(106), 절연층(106)을 통하여 MOS 트랜지스터(1060a)의 반도체 기판, 및 MOS 트랜지스터(1060b)의 p웰 영역(1053)의 소스 영역 및 드레인 영역에 접속되는 배선(108, 109), 배선(108, 109) 및 절연층(106)을 덮는 절연층(111)을 나타낸다. 또한, 소자 기판(1102) 위에는 절연층(111)을 통하여 배선(109)에 접속되는 안테나(112)가 형성된다.
절연층(106)은, MOS 트랜지스터 및 배선을 절연하는 층간 절연막으로서 기능한다. 절연층(106)은, 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등에 의하여, 무기 화합물을 사용하여 단층 또는 다층으로 형성한다. 무기 화합물의 대표예로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등이 있다. 또한, 여기서는, 절연층(106)의 단층 구조로 하지만, 적층으로 할 수 있다. 절연층(106)으로서, 도포법에 의하여 에폭시 수지를 유기 용제로 희석한 소성물을 도포하여 건조 소성하여 절연층(106)을 형성한다.
배선(108, 109)은, 실시형태 1에 나타내는 도전층(1061, 1062)과 같은 방법으로 형성할 수 있다. 여기서는, 티타늄 층, 알루미늄 층, 및 티타늄 층을 순차로 적층하여 형성한 후, 포토리소그래피 공정에 의하여 형성한 레지스트 마스크를 사용하여 선택적으로 에칭하여, 배선(108, 109)을 형성한다.
배선(108, 109) 위에, 질화실리콘, 질화산화실리콘, 다이아몬드 라이크 카본, 질화탄소 등의 보호층을 형성하여도 좋다. 보호층을 형성함으로써, 외부로부터 MOS 트랜지스터에 수분이 침입하는 것을 억제할 수 있어, MOS 트랜지스터 및 반도체 장치의 전기적인 특성의 신뢰성을 높일 수 있다.
절연층(111)은, 절연층(106)과 같은 형성 방법 및 재료를 사용하여 형성한다. 또한, 절연층(111)은 후에 형성되는 안테나의 하지층이다. 따라서, 절연층(111)의 표면은 평탄한 것이 바람직하다. 따라서, 절연층(111)은, 유기 수지를 유기 용제로 희석한 소성물을 도포하여, 건조 소성하여 형성하는 것이 바람직하다. 또한, 감광성 수지를 희석한 소성물을 사용하여 절연층(111)을 형성함으로써, 종래의 포토리소그래피 공정에서 형성한 레지스트 마스크를 사용하여 에칭하는 공정보다도 공정수가 감소되기 때문에, 수율이 높아진다. 여기서는, 감광성 폴리이미드 수지를 유기 용제로 희석한 소성물을 도포하여 건조시키고, 포토 마스크를 사용하여 노광한 후, 미경화부를 제거하여 소성시켜 절연층(111)을 형성한다.
안테나(112)는, 실시형태 1에 나타내는 안테나(83)와 같은 형성 방법 및 재료를 사용하여 형성한다. 여기서는, 스퍼터링법에 의하여 알루미늄층을 형성한 후, 포토리소그래피 공정에 의하여 형성한 레지스트 마스크를 사용하여 선택적으로 에칭하여, 안테나(112)를 형성한다.
또한, 소자 기판(1102)은, 이면부가 일부 제거되어 박막화되는 것이 바람직하다. 이면부를 일부 제거하는 방법으로서는, 물리적 연마 및 화학적 제거가 있다. 물리적 연마는, 반도체 기판의 표면(반도체 소자가 형성되는 측)에 보호 테이프를 점착한 후, 반도체 기판의 이면을 기계 연삭하여, 화학적 기계 연마에 의하여 이면을 연마한다. 또한, 화학적 제거는, SF6, CF4 등의 가스를 사용한 건식 에칭법, 플루오르화수소, 질산, 초산 혼합액, 또는 수산화칼륨 수용액을 사용한 건식 에칭법 등이 있다. 대표적으로는, 소자 기판(1102)의 두께가 1㎛ 이상 80㎛ 이하, 또한 1㎛ 이상 50㎛ 이하, 또한 1㎛ 이상 20㎛ 이하, 또한 1㎛ 이상 10㎛ 이하, 또한 1㎛ 이상 5㎛ 이하인 것이 바람직하다. 또한, 반도체 기판의 일부를 박리하여, 박막화하여 소자 기판(1102)을 형성하여도 좋다.
다음에, 안테나(112) 위에, 섬유체(113)에 유기 수지(114)가 함침된 구조체(115)를 형성한다. 이러한 구조체(115)는, 프리프레그라고도 불린다. 프리프레그는, 구체적으로는 섬유체에 매트릭스 수지를 유기 용제로 희석한 소성물을 함침시킨 후, 건조하여 유기 용제를 휘발시켜 매트릭스 수지를 반(半) 경화시킨 것이다. 구조체(115)의 두께는, 10㎛ 이상 100㎛ 이하, 또한, 10㎛ 이상 30㎛ 이하인 것이 바람직하다. 이러한 두께의 구조체를 사용함으로써, 박형이며 만곡시킬 수 있는 반도체 장치를 제작할 수 있다.
다음에, 구조체(115)를 가열 압착하여, 구조체(115)의 유기 수지(114)를 가소화 또는 경화시킨다. 또한, 유기 수지(114)가 가소성 유기 수지인 경우, 그 후, 실온까지 냉각시킴으로써 가소화된 유기 수지를 경화시킨다.
유기 수지(114)는 가열 및 압착에 의하여, 소자 기판(1102) 및 안테나(112)의 표면에 유기 수지(114)가 균일하게 퍼져 경화된다. 이 결과, 도 3b에 도시하는 바와 같이, 섬유체(113)에 함침되며, 또한 소자 기판(1102) 및 안테나(112)의 한쪽의 면에 고착되는 유기 수지(121)가 된다. 또한, 소자 기판(1102) 및 안테나(112)의 한쪽의 면에 고착된 유기 수지(121) 및 섬유체(113)를 실시형태 1과 마찬가지로, 밀봉층(120)이라고 기재한다. 구조체(115)를 압착하는 공정은, 대기압하 또는 감압하에서 행한다.
이상의 공정에 의하여, 반도체 장치를 제작할 수 있다. 또한, 반도체 기판(101) 측에도 밀봉층을 형성하여도 좋다. 이 경우는, 도 1a와 마찬가지로 반도체 기판(101) 위에 구조체를 형성하고, 구조체를 가열 압착하여, 구조체의 유기 수지를 가소화 또는 경화시킨다. 유기 수지가 가소성인 경우, 그 후, 실온까지 냉각함으로써 가소화된 유기 수지도 경화된다. 이 결과, 도 3c에 도시하는 바와 같이, 섬유체(113) 및 섬유체(113)에 함침되는 유기 수지(121)로 이루어지는 밀봉층(125)을 형성할 수 있다. 즉, 소자 기판(1102)의 양쪽의 면에 밀봉층(120, 125)이 형성되는 반도체 장치를 제작할 수 있다.
또한, 소자 기판(1102)에 복수의 반도체 장치가 포함되는 경우, 소자 기판(1102) 및 밀봉층을 분단하여, 복수의 반도체 장치를 개개로 분단하여도 좋다. 이러한 공정에 의하여, 복수의 반도체 장치를 제작할 수 있다. 분단할 때는, 다이싱, 스크라이빙, 가위나 나이프 등의 칼을 가지는 제단기, 또는 레이저 캇 법 등에 의하여 선택적으로 분단할 수 있다.
본 실시형태에서 나타내는 반도체 장치는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 가지는 소자 기판과, 섬유체가 유기 수지로 고착된다. 섬유체는, 국소적인 압압에 의한 압력을 섬유 전체에 분산하기 때문에, 국소적으로 압력이 쉽게 가해지지 않는다. 따라서, 반도체 장치를 구성하는 배선이나 반도체 소자가 연신되지 않아, 반도체 장치가 쉽게 파괴되지 않는다. 또한, 소자 기판에 고강도 섬유로 이루어지는 섬유체가 고착되기 때문에, 박리 공정에 있 어서도, 소자 기판이 쉽게 연신되지 않는다. 즉, 소자 기판에 형성되는 반도체 소자, 배선 등이 연신되는 것을 저감할 수 있다. 따라서, 수율을 향상시킬 수 있다.
또한, 소자 기판의 두께를 얇게 함으로써, 반도체 장치를 만곡시킬 수 있다. 따라서, 소자 기판의 면적을 크게 할 수 있다. 따라서, 반도체 장치를 제작하는 공정이 용이해진다. 또한, 상기 반도체 장치가 안테나 내장의 RFID인 경우, 안테나의 크기를 증대시킬 수 있다. 따라서, 통신거리가 긴 RFID를 제작할 수 있다.
(실시형태 3)
본 실시형태에서는, 실시형태 2와 비교하여, 보다 쉽게 파괴되지 않는 반도체 장치의 제작 방법을 도 4a 내지 도4c를 사용하여 설명한다.
실시형태 1과 마찬가지로, 도 4a에 도시하는 바와 같이, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 포함하는 소자 기판(1102) 및 안테나(112)를 형성한다. 다음에, 소자 기판(1102) 및 안테나(112) 위에 구조체(115)를 형성하고, 구조체(115) 위에 보호 필름(131)을 형성한다.
보호 필름(131)으로서는, 고강도 재료로 형성되는 것이 바람직하다. 고강도 재료의 대표예로서는, 폴리비닐알콜계 수지, 폴리에스테르계 수지, 폴리아미드계 수지, 폴리에틸렌계 수지, 아라미드계 수지, 폴리파라페닐렌벤조비스옥사졸 수지, 유리 수지 등이 있다.
보호 필름(131)이 고강도 재료로 형성됨으로써, 실시형태 2와 비교하여 보다 국소적인 압압에 의한 파괴를 억제할 수 있다. 구체적으로는, 구조체(115)의 섬유체(113)에 있어서, 날실 다발 및 씨실 다발이 분포되지 않는 바스켓 홀의 면적이, 국소적인 압력이 가해지는 면적보다 큰 경우, 바스켓 홀에 국소적으로 하중되면, 상기 압력이 구조체(115)의 섬유체(113)로 흡수되지 않고, 직접 소자 기판(1102) 및 안테나(112)에 가해진다. 이 결과, 소자 기판(1102) 및 안테나(112)가 연신되어, 반도체 소자 또는 배선이 파괴된다.
그러나, 고강도 재료로 형성되는 보호 필름(131)을 구조체(115) 위에 형성함으로써, 국소적인 하중을 보호 필름(131) 전체에서 흡수하기 때문에, 국소적인 압압에 의한 파괴가 적은 반도체 장치가 된다.
다음에, 도 4b에 도시하는 바와 같이, 실시형태 2와 마찬가지로, 구조체(115)를 가열 압착하여, 밀봉층(120)을 형성한다. 또한, 유기 수지(121)는 보호 필름(131)을 소자 기판(1102) 및 안테나(112)에 고착시킨다. 즉, 밀봉층(120)은, 섬유체(113) 및 보호 필름(131)을 소자 기판(102) 및 안테나(112)에 고착시킨다. 또한, 밀봉층(120)에 포함되는 유기 수지(121)는 섬유체(113) 중에 함침된다.
그 후, 도 4c에 도시하는 바와 같이, 소자 기판(1102)의 반도체 기판(101)에 구조체를 형성하고, 구조체 위에 보호 필름을 형성하고, 가열 압착하여 밀봉층(125)에 의하여 보호 필름(141)을 소자 기판(1102)에 고착시킨다.
또한, 도 4a에 있어서, 보호 필름(131)이 열 가소성 재료인 경우, 소자 기판(1102) 및 안테나(112)와 구조체(115) 사이에 보호 필름(131)을 형성하고 가열 압착하여도 좋다. 또한, 도 4c에 있어서, 보호 필름(141)이 열 가소성 재료인 경우, 반도체 기판(101)과 밀봉층(125) 사이에 보호 필름(141)을 형성하고 가열 압착하여도 좋다. 상기 구조에 있어서도, 국소적인 압압에 의한 하중을 보호 필름 및 밀봉층의 섬유체로 분산시킬 수 있으므로, 파괴를 저감할 수 있다.
또한, 소자 기판(1102)에 복수의 반도체 장치가 포함되는 경우, 소자 기판(1102) 및 밀봉층을 분단하여, 복수의 반도체 장치를 개개로 분단하여도 좋다. 이러한 공정에 의하여, 복수의 반도체 장치를 제작할 수 있다.
이상의 공정에 의하여, 국소적인 압압에 의한 파괴가 적은 반도체 장치를 제작할 수 있다.
(실시형태 4)
본 실시형태에서는, 소자 기판에 안테나가 형성되지 않고, 다른 기판에 형성된 안테나를 소자 기판에 접속한 반도체 장치의 제작 방법에 대하여, 도 5a 내지 도 6b를 사용하여 설명한다.
도 5a에 도시하는 바와 같이, 실시형태 2와 마찬가지로, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 포함하는 소자 기판(1151)을 형성한다. 다음에, 소자 기판(1151) 위에, 섬유체(113)에 유기 수지(114)가 함침된 구조체를 형성한다.
여기서는, 소자 기판(1151)으로서는, 실시형태 1에 나타내는 바와 같이, 반도체 기판(101)에 MOS 트랜지스터(1060a, 1060b)를 형성한다. MOS 트랜지스터(1060a, 1060b) 위에 절연층(106)을 형성하고, 절연층(106)을 통하여 MOS 트랜지스터의 소스 영역 및 드레인 영역에 접속되는 배선(108, 109)을 형성한다. 배선(108. 109), 절연층(106) 위에 절연층(111)을 형성하고, 절연층(111)을 통하여 배선(109)과 접속되는 전극 패드(152)를 형성한다.
다음에, 실시형태 1과 마찬가지로, 소자 기판(1151) 위에 형성한 구조체를 가열 압착하여, 소자 기판(1151)의 한쪽의 면에 유기 수지(121) 및 섬유체(113)로 이루어지는 밀봉층(120)을 형성한다.
다음에, 밀봉층(120)의 일부를 제거하여, 전극 패드(152)의 일부를 노출시킨다. 여기서는, 레이저 빔을 도 5a에서 화살표로 나타내는 바와 같이, 밀봉층(120)측으로부터 전극 패드(152)에 조사하여, 밀봉층(120)의 일부를 제거한다. 또한, 상기 수단 이외에도, 일반적인 포트리소그래피 공정을 사용하여 밀봉층(120)의 일부를 제거하여 전극 패드(152)의 일부를 노출하여도 좋다.
다음에, 도 5b에 도시하는 바와 같이, 밀봉층(120)의 개구부(開口部)에 접속 단자(161)를 형성한다. 접속 단자(161)는, 인쇄법, 액적토출법 등으로 형성할 수 있다. 접속 단자(161)의 재료로서는, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴 (Mo) 및 티타늄(Ti) 등의 어느 하나 이상의 금속 입자나 할로겐화 은의 미립자, 또는 분산성 나노 입자를 사용할 수 있다.
그 후, 도 5c에 도시하는 바와 같이, 소자 기판(1151)에 고착된 밀봉층(120)과, 안테나(172)가 형성된 기판(171)을 접착재(174)를 사용하여 접착한다. 이 때, 소자 기판(1151)에 형성된 접속 단자(161)와 안테나(172)를 이방성 도전 접착재(173)를 사용하여 전기적으로 접속한다.
이방성 도전 접착재(173)로서는, 분산한 도전성 입자(입자 직경이, 수nm 내지 수십㎛)를 함유하는 접착재 수지이며, 에폭시 수지, 페놀 수지 등을 들 수 있다. 또한, 도전성 입자는, 금, 은, 구리, 팔라듐, 니켈, 탄소, 또는 백금으로부터 선택된 일 원소, 또는 복수의 원소로 형성된다. 또한, 이들 원소의 다층 구조를 가지는 입자라도 좋다. 또한, 수지로 형성된 입자 표면에, 금, 은, 구리, 팔라듐, 니켈, 또는 백금으로부터 선택된 일 원소, 또는 복수의 원소로 형성되는 박막이 형성된 도전성 입자를 사용하여도 좋다. 또한, 도전성 입자로서, CNT(카본나노튜브)를 사용하여도 좋다.
안테나(172)로서는, 실시형태 1에 도시하는 안테나(83)와 같은 재료 및 형성 방법을 적절히 사용할 수 있다.
안테나(172)가 형성된 기판(171)으로서는, 필름 형상의 플라스틱 기판, 예를 들면, 폴리에틸렌테레프탈레이트(PET), 폴리에테르술폰(PES), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트(PC), 나일론, 폴리에테르에테르케톤(PEEK), 폴리술폰(PSF), 폴리에테르이미드(PEI), 폴리알리레이트(PAR), 폴리부틸렌테레프탈레이트(PBT) 등을 사용할 수 있다.
다음에, 도 6a에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 반도체 기판(101) 표면에 구조체를 형성하고, 가열 압착하여 밀봉층(125)을 반도체 기판(101) 위에 형성한다.
다음에, 도 6b에 도시하는 바와 같이, 안테나(172)가 형성되는 기판(171)과, 밀봉층(120), 소자 기판(1151), 및 밀봉층(125)을 밀봉하도록 필름(175)을 형성하여도 좋다. 필름(175)으로서는, 안테나(172)가 형성된 기판(171)과 같은 필름을 사용할 수 있다.
상기 형태에서는, 안테나(172)를 가지는 기판(171)이 소자 기판(1151)의 한 쪽의 면에만 접착된 반도체 장치를 나타내지만, 소자 기판(1151)의 양쪽의 면에 각각 안테나가 형성된 기판을 접착하여도 좋다. 그 형태를 도 7a 내지 도 7c를 사용하여 이하에 나타낸다.
소자 기판(1181)으로서는, 실시형태 1에 나타내는 바와 같이, 반도체 기판(101)에 MOS 트랜지스터(1060a, 1060b)를 형성한다. MOS 트랜지스터(1060a, 1060b) 위에 절연층(106)을 형성하여, 절연층(106)을 통하여 MOS 트랜지스터의 소스 영역 및 드레인 영역에 접속되는 배선(108, 109)을 형성한다. 배선(108, 109), 절연층(106) 위에 절연층(111)을 형성하여, 절연층(111)을 통하여 배선(109)과 접속되는 전극 패드(152), 도전층(153)을 형성한다.
다음에, 반도체 기판(101), 절연층(106), 절연층(111)에 관통공을 형성하고, 관통공의 표면에 관통 전극(183)을 형성한다. 또한, 관통 전극(183)은, 도전층(153)에 접한다. 또한, 관통 전극(183)은, 절연층(184)에 의하여, 반도체 기판(101)과 절연된다.
그 후, 상기 소자 기판(1181)의 한쪽의 면에 도 5a 및 도 5b와 같은 공정에 의하여, 접속 단자(161)를 형성한다. 다음에, 도 5c와 같은 공정에 의하여, 안테나(172)가 형성된 기판(171)과, 소자 기판(1181)의 한쪽의 면에 형성된 밀봉층(120)이 접착재(174)로 접착된다. 이때, 소자 기판(118)에 형성된 접속 단자(161)와 안테나(172)를 이방성 도전 접착재(173)를 사용하여 전기적으로 접속한다. 또한, 소자 기판(1181)의 다른 쪽의 면에는 밀봉층(125)이 형성된다.
다음에, 소자 기판(1181)의 반도체 기판(101) 위에 구조체를 형성한 후, 가 열 압착하여, 밀봉층(125)을 형성한다. 다음에, 관통 전극(183)에 접속되는 접속 단자를 형성하기 위하여, 밀봉층(125)의 일부에 개구부를 형성한다. 여기서는, 밀봉층(125)측으로부터 관통공(183)에 레이저 빔(185)을 조사하여 개구부를 형성하고, 관통 전극(183)의 일부가 노출된다.
다음에, 도 7b에 도시하는 바와 같이, 개구부를 충전하도록, 접속 단자(186)를 형성한다. 접속 단자(186)는, 접속 단자(161)와 같은 방법으로 형성할 수 있다.
다음에, 도 7c에 도시하는 바와 같이, 밀봉층(125)과, 안테나(192)가 형성된 기판(191)을 접착재(194)를 사용하여 접착함과 함께, 접속 단자(183) 및 안테나(192)를 이방성 도전 접착재(193)를 사용하여 전기적으로 접속한다.
이상과 같이, 소자 기판의 양쪽의 면에 안테나가 형성된 반도체 장치를 제작할 수 있다. 이러한 구조는, UHF대역의 전파 수신 가능한 RFID와 같이, 대칭 구조의 안테나를 가지는 반도체 장치에 적용하면, 반도체 장치의 크기를 작게 할 수 있으므로 바람직하다.
또한, 소자 기판(1151, 1181)에 복수의 반도체 장치가 포함되는 경우, 소자 기판(1151, 1181) 및 밀봉층을 분단하여, 복수의 반도체 장치를 개개로 분단하여도 좋다. 이러한 공정에 의하여, 복수의 반도체 장치를 제작할 수 있다.
본 실시형태에서 나타내는 반도체 장치는, 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 가지는 소자 기판과, 섬유체가 유기 수지로 고착된다. 섬유체는, 국소적인 압압에 의한 압력을 섬유 전체에 분산하기 때문에, 국소적으로 압력이 쉽게 가해지지 않는다. 따라서, 반도체 장치를 구성하는 배선이나 반도체 소자가 연신되지 않아, 반도체 장치가 쉽게 파괴되지 않는다. 또한, 소자 기판에 고강도 섬유로 이루어지는 섬유체가 고착되기 때문에, 박리 공정에 있어서도, 소자 기판이 쉽게 연신되지 않는다. 즉, 소자 기판에 형성되는 반도체 소자, 배선 등이 연신되는 것을 저감할 수 있다. 따라서, 수율을 향상시킬 수 있다.
또한, 소자 기판의 두께를 얇게 함으로써, 반도체 장치를 만곡시킬 수 있게 된다. 따라서, 소자 기판의 면적을 크게 할 수 있다. 따라서, 외부 안테나를 소자 기판에 접속할 때, 접속 면적을 크게 할 수 있게 되어, 반도체 장치를 제작하는 공정이 용이해진다. 또한, 상기 반도체 장치가 안테나 내장의 RFID인 경우, 안테나 크기를 증대시킬 수 있다. 따라서, 통신 거리가 긴 RFID를 제작할 수 있다.
(실시형태 5)
본 실시형태에서는, 실시형태 1 내지 실시형태 4에서 나타내는 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 포함하는 소자 기판이 프린트 기판에 접속된 반도체 장치에 대하여, 도 10a 및 도 10b를 사용하여 설명한다.
도 10a는, 본 실시형태의 반도체 장치(250)의 사시도를 나타낸다. 반도체 장치(250)는, 플렉시블 프린트 기판에 실시형태 1 내지 실시형태 4에 나타내는 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 포함하는 소자 기판이 형성된다. 예를 들면, 폴리에스테르, 폴리이미드 등으로 형성되는 베이스 필름(251) 위에, 구리, 금, 은, 알루미늄 등으로 형성되는 배선(252)이 형성된다. 또한, 배선(252) 위에 절연층을 통하여, 실시형태 1 내지 실시형태 4에 나타내는 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 포함하는 소자 기판 및 밀봉층의 적층체(253a, 253b)가 형성된다. 또한, 배선(252) 및 적층체(253a, 253b)는, 밀봉층의 콘택트 홀에 형성되는 접속 단자를 통하여 접속된다. 베이스 필름(251), 배선(252), 및 적층체(253a, 253b)는, 보호 필름(254)으로 덮인다. 또한, 반도체 장치(250)의 단부에 있어서는, 보호 필름(254)의 일부가 절제되고, 커넥터 등의 외부 회로와 배선(252)이 노출된다.
소자 기판은 밀봉층을 통하여 배선에 형성하고, 가열 압착함으로써 배선 및 베이스 필름에 소자 기판을 고착시킬 수 있다.
또한, 여기서는, 1층의 배선(252)을 가지는 반도체 장치를 나타내지만, 그 대신에 다층 배선 구조라도 좋다. 또한, 복수의 배선들로 적층체(253a, 253b)가 끼워져도 좋다. 이러한 배선을 다층으로 함으로써, 실장 밀도를 높일 수 있다.
도 10b는, 본 실시형태의 반도체 장치(260)의 단면도를 나타낸다. 반도체 장치(260)는, 프린트 기판에, 실시형태 1 내지 실시형태 4에 나타내는 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성된 반도체 소자를 포함하는 소자 기판이 형성된다. 예를 들면, 코어층(261)의 한쪽의 면에 실시형태 1 내지 실시형태 4에 나타내는 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 포함하는 소자 기판(262)이 형성된다. 또한, 코어층(261)과, 실시형태 1 내지 실시형태 4에 나타내는 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 포함하는 소자 기판(262)에 포함되는 반도체 소자 또는 배선이, 밀봉 층(263)을 관통하는 비아(264)로 접속된다.
또한, 소자 기판(262)에는 빌드업 층(265)이 형성된다. 빌드업 층(265)의 유기 수지층(266)에 형성되는 비아(267)에 의하여, 코어층(261), 소자 기판(262)에 형성되는 반도체 소자 및 배선 등이, 반도체 장치(260) 표면에 형성되는 도체 패턴(268)과 접속된다.
또한, 코어층(261)의 다른 쪽의 면에는 빌드업 층(269)이 형성된다.
또한, 반도체 장치(260)에, 콘덴서, 코일, 저항, 다이오드 등의 칩(271)을 도전성 페이스트나 와이어 등의 실장 부재(272)를 사용하여 실장하여도 좋다.
본 실시형태의 반도체 장치는, 프린트 기판에 단결정 반도체 기판 또는 SOI 기판을 사용하여 형성되는 반도체 소자를 포함하는 층을 가진다. 또한, 섬유체를 사용한 프리프레그를 사용하여 소자 기판을 프린트 기판내에 형성한다. 따라서, 국소적인 하중(점압, 선압 등)이 가해져도, 섬유체에 의하여 압력이 분산되기 때문에, 실장 공정이나 만곡에 의한 파괴를 저감할 수 있다. 또한, 고집적화가 가능하다.
(실시형태 6)
본 실시형태에서는, 본 발명의 반도체 장치의 구성 및 응용예를 나타낸다. 여기서는, 반도체 장치의 대표예로서, RFID 및 기억 장치에 대하여 설명한다.
우선, 본 발명의 반도체 장치의 하나인 RFID(501)의 회로 구성예에 대하여 설명한다. 도 11에, RFID(501)의 블록 회로도를 도시한다.
도 11의 RFID(501)의 사양은, 국제표준규격의 ISO15693에 준거하여, 근방형 이며, 교신 신효 주파수는 13.56MHz이다. 또한, 수신은 데이터 판독 명령에만 대응하여, 송신 데이터 전송 레이트는 약 13kHz이고, 데이터 부호화 형식은 맨체스터 코드(Manchester code)를 사용한다.
RFID(501)의 회로부(412)는, 크게 나누어, 전원부(460), 신호 처리부(461)로 구성된다. 전원부(460)는, 정류 회로(462)와 유지 용량(463)을 가진다. 또한, 전원부(460)에, 안테나(411)로부터 수신한 전력이 과잉인 경우에 내부 회로를 보호하기 위한 보호 회로부(리미터 회로부라고도 불린다)와, 보호 회로부를 동작시키는지 아닌지를 제어하기 위한 보호 회로 제어 회로부를 형성하여도 좋다. 상기 회로부를 형성함으로써, RFID와 통신기의 통신거리가 매우 짧은 상황 등에 있어서 RFID가 대전력을 수신함으로써 생기는 문제를 방지할 수 있어, RFID의 신뢰성의 향상을 도모할 수 있다. 즉, RFID 내부의 소자의 열화나, RFID 자체를 파괴하지 않고, RFID를 정상적으로 동작시킬 수 있다.
또한, 여기서는, 통신기란 RFID와 무선 통신에 의한 정보의 송수신을 행하는 수단을 가지면 좋고, 예를 들면, 정보를 판독하는 리더나, 판독 기능 및 기록 기능을 구비한 리더/라이터 등을 들 수 있다. 또한, 판독 기능과 기록 기능의 한쪽 또는 양쪽을 구비하는 휴대 전화기나 컴퓨터 등도 포함된다.
정류 회로(462)는, 안테나(411)에서 수신된 반송파를 정류하여, 직류 전압을 생성한다. 유지 용량(463)은, 정류 회로(462)에서 생성된 직류 전압을 평활화한다. 전원부(460)에 있어서 생성된 직류 전압은 전원 전압으로서, 신호 처리부(461)의 각 회로에 공급된다.
신호 처리부(461)는, 복조 회로(464), 클록 생성/보정 회로(465), 인식/판정 회로(446)와, 메모리 컨트롤러(467), 마스크 ROM(468), 부호화 회로(469), 및 변조 회로(470)를 가진다.
복조 회로(464)는 안테나에서 수신한 신호를 복조하는 회로이다. 복조 회로(464)에서 복조된 수신 신호는 클록 생성/보정 회로(465)와 인식/판정 회로(446)에 입력된다.
클록 생성/보정 회로(465)는 신호 처리부(461)의 동작에 필요한 클록 신호를 생성하여, 또한 그것을 보정하는 기능을 가진다. 예를 들면, 클록 생성/보정 회로(465)는, 전압 제어 발진 회로(이하, VCO(Voltage Controlled Oscillator) 회로)를 가지고, VOC 회로의 출력을 귀환(歸還) 신호로 하고, 공급되는 신호와의 위상 비교를 하여, 입력되는 신호와 귀환 신호가 일정한 위상이 되도록 부귀환(負歸還)에 의하여 출력 신호를 조정한다.
인식/판정 회로(466)는, 명령 코드를 인식하여 판정한다. 인식/판정 회로(466)가 인식/판정하는 명령 코드는, 프레임 종료신호(EOF, end of frame), 프레임 개시 신호(SOF, start of frame), 플래그, 커맨드 코드, 마스크 길이(mask length), 마스크 값(mask value) 등이다. 또한, 인식/판정 회로(466)는, 송신 에러를 식별하는 순회 용장 검사(CRC, cyclic redundancy check) 기능도 포함한다.
메모리 컨트롤러(467)는, 인식/판정 회로(466)에서 처리된 신호에 의거하여, 마스크 ROM(468)으로부터 데이터를 판독한다. 또한, 마스크 ROM(468)은, ID 등이 기억된다. 마스크 ROM(468)을 탑재함으로써, 복제나 개찬이 불가능한 판독 전용의 RFID(501)로서 구성된다. 이러한 판독 전용의 RFID(501)를 종이에 내장시킴으로써, 위조 방지의 종이를 제공할 수 있다.
부호화 회로(469)는 메모리 컨트롤러(467)가 마스크 ROM(468)으로부터 판독한 데이터를 부호화한다. 부호화된 데이터는 변조 회로(470)에서 변조된다. 변조 회로(470)에서 변조된 데이터는 안테나(411)로부터 반송파로서 송신된다.
다음에, RFID의 사용예에 대하여 나타낸다. 본 발명의 RFID는 모든 종이 매체 및 필름 매체에 사용할 수 있다. 특히, 본 발명의 RFID는, 위조 방지가 요구되는 모든 종이 매체에 사용할 수 있다. 예를 들면, 지폐, 호적 등본, 주민등록증, 여권, 면허층, 신분증, 회원증, 감정서, 진찰권, 정기권, 어음, 수표, 화물상환증, 선하증권, 창고증권, 주권(株券), 채권, 상품권, 티켓, 저당증권 등이다.
또한, 본 발명의 실시에 의하여, 종이 매체 위에서 시각적으로 표시되는 정보 이상의 수많은 정보를 종이 매체 및 필름 매체에 가지게 할 수 있기 때문에, 본 발명의 RFID를 상품 라벨 등에 적용함으로써, 상품 관리의 전자 시스템화나, 상품의 도난 방지에 이용할 수 있다. 이하, 도 12a 내지 도 12e를 사용하여, 본 발명에 따른 종이의 사용예를 설명한다.
도 13a는, 본 발명의 RFID(501)를 내장시킨 종이를 사용한 무기명 채권류(511)의 일례이다. 무기명 채권류(511)에는, 우표, 기차표, 티켓, 입장권, 상품권, 도서상품권, 문구상품권, 맥주상품권, 쌀상품권, 각종 기프트 상품권, 각종 서비스권 등이 포함되지만, 물론 이들에 한정되지 않는다. 또한, 도 12b는, 본 발명의 따른 RFID(501)를 내장시킨 종이를 사용한 증서류(512)(예를 들면, 주민등록증, 호적 등본)의 일례이다.
도 12c는, 본 발명의 RFID를 라벨에 적용한 일례이다. 라벨 대지(세퍼레이트지)(513) 위에, RFID(501)가 내장된 종이를 사용하여 라벨(ID 씰)(514)이 형성된다. 라벨(514)은, 박스(515) 내에 수납된다. 라벨(514) 위에는, 그 상품이나 역무에 관한 정보(상품명, 브랜드, 상표, 상표권자, 판매자, 제조자 등)가 인쇄된다. 또한, RFID(501)에는 그 상품(또는 상품의 종류) 고유의 ID 넘버가 기억되기 때문에, 위조나, 상표권, 특허권 등의 지적 재산권 침해, 부정 경쟁 등의 불법 행위를 용이하게 파악할 수 있다. RFID(501)에는, 상품의 용기나 라벨에 다 명기할 수 없는 막대한 정보, 예를 들면, 상품의 산지, 판매지, 품질, 원재료, 효능, 용도, 수량, 형상, 가격, 생산 방법, 사용 방법, 생산 시기, 사용시기, 유통기한, 취급 설명, 상품에 관한 지적 재산 정보 등을 입력해 둘 수 있다. 그래서, 거래자나 소비자는 간이한 통신기에 의하여, 그들 정보에 액세스할 수 있다. 또한, 생산자측에서는 용이하게 재기록, 소거 등도 가능하지만, 거래자나 소비자측에서는 재기록, 소거 등을 할 수 없는 구조이다.
도 12d는, RFID(501)를 내장시킨 종이 또는 필름으로 이루어지는 태그(516)를 도시한다. RFID(501)를 내장시킨 종이 또는 필름으로 태그(516)를 제작함으로써, 플라스틱의 케이스를 사용한 종래의 ID 태그보다도 싼값으로 제조할 수 있다. 도 12e는, 본 발명의 RFID를 표지에 사용한 서적(517)이며, 표지에 RFID(501)가 내장된다.
본 발명의 반도체 장치의 일례인 RFID를 탑재한 라벨(514)이나 태그(516)를 상품에 설치함으로써, 상품 관리가 용이해진다. 예를 들면, 상품이 도난된 경우에, 상품의 경로를 찾음으로써, 그 범인을 신속하게 파악할 수 있다. 이와 같이, 본 발명의 RFID를 ID 태그로서 사용함으로써, 상품의 원재료나 산지, 제조나 가공, 유통, 판매 등에 이르기까지의 이력 관리나, 추적 조회를 가능하게 한다. 즉, 상품의 트레이서빌리티(traceability)를 가능하게 한다. 또한, 본 발명에 의하여, 상품의 트레이서빌리티 관리 시스템을 종래보다도 저비용으로 도입하는 것을 가능하게 한다.
또한, 본 발명의 반도체 장치의 일례인 RFID는, 국소적인 압압에 의하여 쉽게 파괴되지 않는다. 따라서, 본 발명의 반도체 장치의 일례인 RFID를 가지는 종이 매체 및 필름 매체는, 점착이나 설치 등의 처리에 있어서, 만곡시킬 수 있어, 처리 효율이 높아진다. 또한, 본 발명의 반도체 장치의 일례인 RFID를 가지는 종이 매체 및 필름 매체에 필기용구를 사용하여 정보를 기입할 수 있으므로, 용도 범위가 넓어진다.
다음에, 본 발명의 반도체 장치의 일 형태인 기억 장치의 구성에 대하여, 이하에 나타낸다. 여기서는, 기억 장치의 대표예로서 불휘발성 기억 장치를 사용하여 나타낸다.
도 13는, 불휘발성 반도체 기억 장치의 회로 블록도의 일례를 나타낸다. 불휘발성 반도체 기억 장치는 메모리 셀 어레이(552)와 주변 회로(554)가 동일한 소자 기판 위에 형성된다. 메모리 셀 어레이(552)는, 실시형태 1에서 나타내는 것과 같은 불휘발성 기억 소자를 가진다. 주변 회로(554)의 구성은 이하와 같다.
워드선 선택을 위한 로우 디코더(562)와, 비트선 선택을 위한 컬럼 디코더(564)가 메모리 셀 어레이(552)의 주위에 형성된다. 어드레스는 어드레스 버퍼(556)를 통하여 컨트롤 회로(558)로 송신되고, 내부 로우 어드레스 신호 및 내부 칼럼 어드레스 신호가 각각 로우 디코더(562) 및 칼럼 디코더(564)로 전송된다.
데이터 기록 및 소거에는, 전원 전위를 승압한 전위가 사용된다. 그래서, 컨트롤 회로(558)에 의하여 동작 모드에 따라 제어되는 승압 회로(560)가 형성된다. 승압 회로(560)의 출력은 로우 디코더(562)나 칼럼 디코더(564)를 통하여, 워드선이나 비트선에 공급된다. 센스 앰프(566)는 칼럼 디코더(564)로부터 출력된 데이터가 입력된다. 센스 앰프(566)에 의하여 판독된 데이터는, 데이터 버퍼(568)에 유지되고, 컨트롤 회로(558)로부터의 제어에 의하여, 데이터가 랜덤 액세스되고, 데이터 입출력 버퍼(570)를 통하여 출력되도록 된다. 기록 데이터는, 데이터 입출력 버퍼(570)를 통하여 데이터 버퍼(568)에 일단 유지되고, 컨트롤 회로(558)의 제어에 의하여 칼럼 디코더(564)로 전송된다.
(실시형태 7)
본 실시형태에서는, 본 발명의 반도체 장치를 사용한 전자기기에 대하여 이하에 나타낸다.
본 발명의 반도체 장치를 적용한 전자기기로서, 비디오 카메라, 디지털 카메라 등의 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 내비게이션 시스템, 음향 재생장치(카 오디오, 오디오 컴포넌트 등), 컴퓨터, 게임기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기 또는 전자 서적 등), 기록 매 체를 구비한 화상 재생장치(구체적으로는 DVD(digital versatile disc) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 이들 전자기기의 구체적인 예를 도 14a 내지 도 14e에 나타낸다.
도 14a 및 도 14b는, 디지털 카메라를 나타낸다. 도 14b는 도 14a의 뒤쪽을 나타내는 도면이다. 이 디지털 카메라는, 케이스(2111), 표시부(2112), 렌즈(2113), 조작 키(2114), 릴리스 버튼(2115) 등을 가진다. 케이스(2111) 내부에는, 기억 장치, MPU, 이미지 센서 등의 기능을 가지는 본 발명의 반도체 장치(2116)를 구비한다.
또한, 도 14c는, 휴대 전화기를 나타내며, 휴대 단말기의 하나의 대표예이다. 이 휴대 전화기는 케이스(2121), 표시부(2122), 조작 키(2123) 등을 포함한다. 또한, 휴대 전하기의 내부에는, 기억 장치, MPU, 이미지 센서 등의 기능을 가지는 본 발명의 반도체 장치(2125)를 구비한다.
또한, 도 14d는, 디지털 플레이어를 나타내며, 오디오 장치의 하나의 대표예이다. 도 14d에 나타내는 디지털 플레이어는 본체(2130), 표시부(2131), 기억 장치, MPU, 이미지 센서 등의 기능을 가지는 본 발명의 반도체 장치(2132), 조작부(2133), 이어폰(2134) 등을 포함한다.
또한, 도 14e는 전자책(전자 종이라고도 불린다)을 나타낸다. 이 전자책은 본체(2141), 표시부(2142), 조작키(2143), 기억 장치, MPU, 이미지 센서 등의 기능을 가지는 본 발명의 반도체 장치(2144)를 포함한다. 또한, 모뎀이 본체(2141)에 내장되어도 좋고, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
이상과 같이, 본 발명의 반도체 장치의 적용 범위는 극히 넓고, 다른 전자 기기에 사용할 수 있다.
도 1a 내지 도 1d는 본 발명의 반도체 장치를 설명하는 단면도.
도 2a 내지 도 2d는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 3a 내지 도 3c는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 4a 내지 도 4c는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 5a 내지 도 5c는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 6a 및 도 6b는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 7a 내지 도 7c는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 8a 및 도 8b는 본 발명에 적용이 가능한 섬유체를 설명하는 상면도.
도 9a 내지 도 9d는 본 발명에 적용이 가능한 안테나를 설명하는 상면도.
도 10a 및 도 10b는 본 발명의 반도체 장치를 설명하는 사시도 및 단면도.
도 11은 본 발명의 반도체 장치를 설명하는 도면.
도 12a 내지 도 12e는 본 발명의 반도체 장치의 응용예를 설명하는 사시도.
도 13은 본 발명의 반도체 장치를 설명하는 도면.
도 14a 내지 도 14e는 본 발명의 반도체 장치를 적용할 수 있는 전자기기를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
83 : 안테나 113 : 섬유체
114 : 유기 수지 120 : 밀봉층
120a : 밀봉층 120b : 밀봉층
1050 : 반도체 장치 1051 : 소자 기판
1052 : 반도체 기판 1053 : p웰 영역
1054a : 불순물 영역 1054b : 불순물 영역
1054d : 불순물 영역 1054d : 저농도 불순물 영역
1054e : 불순물 영역 1054e : 저농도 불순물 영역
1055a : 게이트 절연층 1055b : 게이트 절연층
1055c : 터널 산화층 1056a : 게이트 전극
1056b : 게이트 전극 1056c : 컨트롤 게이트 전극
1057a : 스페이서 1057b : 스페이서
1059 : 절연층 1060a : MOS 트랜지스터
1060b : MOS 트랜지스터 1061 : 도전층
1062 : 도전층 1063 : 절연층
1071 : 소자 기판 1072 : 기억 소자
1073 : 플로팅 게이트 1074 : 컨트롤 절연층
1080 : 반도체 장치 1081 : 소자 기판
1090 : 반도체 장치

Claims (34)

  1. 반도체 장치에 있어서,
    반도체 소자와;
    섬유체와 유기 수지를 포함하고, 상기 섬유체에 상기 유기 수지가 함침되고, 10 mm 이상 100 mm 이하의 두께인 밀봉층을 포함하고,
    상기 밀봉층은 상기 반도체 소자의 표면의 적어도 어느 하나에 고착되는, 반도체 장치.
  2. 제 1 항에 있어서.
    상기 섬유체는 직포(織布)와 부직포(不織布) 중 어느 하나인, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 유기 수지는 열경화성 수지와 열가소성 수지 중 어느 하나를 포함하는, 반도체 장치.
  4. 제 3 항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 불포화 폴리에스테르 수지 , 폴리이미드 수지, 비스말레이미드 트리아진 수지, 시아네이트 수지 중의 어느 하나인, 반도체 장치.
  5. 제 3 항에 있어서,
    상기 열가소성 수지는 폴리페닐렌 옥사이드 수지, 폴리에테르 이미드 수지, 불소 수지 중의 어느 하나인, 반도체 장치.
  6. 제 1 항에 있어서,
    상기 반도체 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치.
  7. 제 1 항에 있어서,
    상기 반도체 소자와 상기 밀봉층 사이에 있는 안테나로서, 상기 안테나는 상기 반도체 소자와 전기적으로 접속되는 상기 안테나를 더 포함하는, 반도체 장치.
  8. 반도체 장치에 있어서,
    능동 소자와 절연층을 포함하고, 단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성되고, 상기 절연층으로 덮이는 상기 능동 소자를 포함하고, 1 mm 이상 80 mm 이하의 두께인 소자 기판과;
    섬유체와 유기 수지를 포함하고, 상기 섬유체에 상기 유기 수지가 함침되고, 10 mm 이상 100 mm 이하의 두께인 밀봉층을 포함하고,
    상기 밀봉층은 상기 소자 기판의 적어도 어느 하나의 표면에 고착되는, 반도 체 장치.
  9. 제 8 항에 있어서,
    상기 섬유체는 직포와 부직포 중 어느 하나인, 반도체 장치.
  10. 제 8 항에 있어서,
    상기 유기 수지는 열경화성 수지와 열가소성 수지 중 어느 하나를 포함하는, 반도체 장치.
  11. 제 10 항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 불포화 폴리에스테르 수지 , 폴리이미드 수지, 비스말레이미드 트리아진 수지, 시아네이트 수지 중의 어느 하나인, 반도체 장치.
  12. 제 10 항에 있어서,
    상기 열가소성 수지는, 폴리페닐렌 옥사이드 수지, 폴리에테르 이미드 수지, 불소 수지 중의 어느 하나인, 반도체 장치.
  13. 제 8 항에 있어서,
    상기 능동 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치.
  14. 제 8 항에 있어서,
    상기 소자 기판과 상기 밀봉층 사이에 있는 안테나로서, 상기 안테나는 상기 소자 기판의 상기 능동 소자와 전기적으로 접속되는 상기 안테나를 더 포함하는, 반도체 장치.
  15. 반도체 장치에 있어서,
    능동 소자와 절연층을 포함하고, 단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성되고, 상기 절연층으로 덮이는 상기 능동 소자를 포함하고, 1 mm 이상 80 mm 이하의 두께인 소자 기판과;
    섬유체와 유기 수지를 포함하고, 상기 섬유체는 상기 유기 수지가 함침되고 복수의 단사(單絲)를 다발로 함으로써 각각 형성된 복수의 날실과 복수의 씨실을 포함하는, 10 mm 이상 100 mm 이하의 두께인 밀봉층을 포함하고,
    상기 밀봉층은 상기 소자 기판의 적어도 어느 하나의 표면에 고착되는, 반도체 장치.
  16. 제 15 항에 있어서,
    상기 섬유체는 직포와 부직포 중 어느 하나인, 반도체 장치.
  17. 제 15 항에 있어서,
    상기 복수의 날실간의 거리와 상기 복수의 씨실간의 거리의 각각은 0.01 mm 이상 0.2 mm 이하인, 반도체 장치.
  18. 제 15 항에 있어서,
    상기 유기 수지는 열경화성 수지와 열가소성 수지 중 어느 하나를 포함하는, 반도체 장치.
  19. 제 18 항에 있어서,
    상기 열경화성 수지는 에폭시 수지, 불포화 폴리에스테르 수지 , 폴리이미드 수지, 비스말레이미드 트리아진 수지, 시아네이트 수지 중의 어느 하나인, 반도체 장치.
  20. 제 18 항에 있어서,
    상기 열가소성 수지는, 폴리페닐렌 옥사이드 수지, 폴리에테르 이미드 수지, 불소 수지 중의 어느 하나인, 열가소성 수지인, 반도체 장치.
  21. 제 15 항에 있어서,
    상기 능동 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치.
  22. 제 15 항에 있어서,
    상기 소자 기판과 상기 절연층 사이에 있는 안테나로서, 상기 안테나는 상기 소자 기판의 상기 능동 소자와 전기적으로 접속되는 상기 안테나를 더 포함하는, 반도체 장치.
  23. 반도체 장치를 제작하는 방법에 있어서,
    반도체 소자를 형성하는 단계와;
    상기 반도체 소자 위에, 섬유체에 유기 수지가 함침된 구조체를 형성하는 단계와;
    상기 반도체 소자 위에, 상기 섬유체와 상기 섬유체에 함침된 상기 유기 수지를 포함하는 밀봉층을 형성하기 위하여, 가열·압착하는 단계를 포함하는, 반도체 장치의 제작 방법.
  24. 제 23 항에 있어서,
    상기 반도체 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치의 제작 방법.
  25. 반도체 장치를 제작하는 방법에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 능동 소자와 상기 능동 소자를 덮는 절연층을 포함하는 소자 기판을 형성하는 단계와;
    상기 반도체 기판 위에, 섬유체에 유기 수지가 함침된 구조체를 형성하는 단계와;
    상기 반도체 기판 위에, 상기 섬유체와 상기 섬유체에 함침된 상기 유기 수지를 포함하는 밀봉층을 형성하기 위하여, 가열·압착하는 단계를 포함하는, 반도체 장치의 제작 방법.
  26. 제 25 항에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 상기 능동 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치의 제작 방법.
  27. 반도체 장치를 제작하는 방법에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 능동 소자와 상기 능동 소자를 덮는 절연층을 포함하는 소자 기판을 형성하는 단계와;
    상기 소자 기판의 한쪽의 표면 위에, 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체를 형성하는 단계와;
    상기 소자 기판의 상기 한쪽의 표면 위에, 상기 제 1 섬유체와 상기 제 1 섬유체에 함침된 상기 제 1 유기 수지를 포함하는 제 1 밀봉층을 형성하기 위하여, 가열·압착하는 단계와;
    상기 소자 기판의 다른 쪽의 표면 위에, 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체를 형성하는 단계와;
    상기 소자 기판의 상기 다른 쪽의 표면 위에, 상기 제 2 섬유체와 상기 제 2 섬유체에 함침된 상기 제 2 유기 수지를 포함하는 제 2 밀봉층을 형성하기 위하여, 가열·압착하는 단계를 포함하는, 반도체 장치의 제작 방법.
  28. 제 27 항에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 상기 능동 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치의 제작 방법.
  29. 반도체 장치를 제작하는 방법에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 능동 소자와, 상기 능동 소자를 덮는 절연층과, 배선을 포함하는 소자 기판을 형성하는 단계와;
    상기 소자 기판 위에, 섬유체에 유기 수지가 함침된 구조체를 형성하는 단계와;
    상기 소자 기판 위에, 상기 섬유체와 상기 섬유체에 함침된 상기 유기 수지를 포함하는 밀봉층을 형성하기 위하여 가열·압착하는 단계와;
    상기 밀봉층의 일부를 제거하고 상기 배선에 접속되는 접속 단자를 형성하는 단계와;
    안테나를 포함하는 기판을 상기 접속 단자와 상기 안테나를 전기적으로 접속하기 위하여 상기 밀봉층에 설치하는 단계를 포함하는, 반도체 장치의 제작 방법.
  30. 제 29 항에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 상기 능동 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치의 제작 방법.
  31. 반도체 장치의 제작 방법에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 능동 소자와, 상기 능동 소자를 덮는 절연층과, 배선을 포함하는 소자 기판을 형성하는 단계와;
    상기 소자 기판의 한쪽의 표면 위에, 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체를 형성하는 단계와;
    상기 소자 기판의 상기 한쪽의 표면 위에, 상기 제 1 섬유체와 상기 제 1 섬유체에 함침된 상기 제 1 유기 수지를 포함하는 제 1 밀봉층을 형성하기 위하여 가열·압착하는 단계와;
    상기 제 1 밀봉층의 일부를 제거하고 상기 배선에 접속되는 접속 단자를 형성하는 단계와;
    안테나를 포함하는 기판을 상기 접속 단자와 상기 안테나를 전기적으로 접속하기 위하여 상기 밀봉층에 설치하는 단계와;
    상기 소자 기판의 다른 쪽의 표면 위에, 제 2 섬유체에 제 2 유기 수지가 함 침된 제 2 구조체를 형성하는 단계와;
    상기 소자 기판의 다른 쪽의 표면 위에, 상기 제 2 섬유체와 상기 제 2 섬유체에 함침된 상기 제 2 유기 수지를 포함하는 제 2 밀봉층을 형성하기 위하여 가열·압착하는 단계를 포함하는, 반도체 장치의 제작 방법.
  32. 제 31 항에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 상기 능동 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치의 제작 방법.
  33. 반도체 장치의 제작 방법에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 능동 소자와, 상기 능동 소자를 덮는 절연층과, 제 1 배선과, 제 2 배선을 포함하는 소자 기판을 형성하는 단계와;
    상기 소자 기판의 한쪽의 표면 위에, 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체를 형성하는 단계와;
    상기 소자 기판의 상기 한쪽의 표면 위에, 상기 제 1 섬유체와 상기 제 1 섬유체에 함침된 상기 제 1 유기 수지를 포함하는 제 1 밀봉층을 형성하기 위하여 가열·압착하는 단계와;
    상기 제 1 밀봉층의 일부를 제거하고 상기 제 1 배선에 접속되는 제 1 접속 단자를 형성하는 단계와;
    제 1 안테나를 포함하는 제 1 기판을 상기 제 1 접속 단자와 상기 제 1 안테나를 전기적으로 접속하기 위하여 상기 제 1 밀봉층에 설치하는 단계와;
    상기 소자 기판의 상기 다른 쪽의 표면 위에, 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체를 형성하는 단계와;
    상기 소자 기판의 상기 다른 쪽의 표면 위에, 상기 제 2 섬유체와 상기 제 2 섬유체에 함침된 상기 제 2 유기 수지를 포함하는 제 2 밀봉층을 형성하기 위하여 가열·압착하는 단계와;
    상기 제 2 밀봉층의 일부를 제거하고 상기 제 2 배선에 접속되는 제 2 접속 단자를 형성하는 단계와;
    제 2 안테나를 포함하는 제 2 기판을 상기 제 2 접속 단자와 상기 제 2 안테나를 전기적으로 접속하기 위하여 상기 제 2 밀봉층에 설치하는 단계를 포함하는, 반도체 장치의 제작 방법.
  34. 제 33 항에 있어서,
    단결정 반도체 기판과 SOI 기판 중 어느 하나를 사용하여 형성된 상기 능동 소자는 MOS 트랜지스터, 불휘발성 기억 소자, 다이오드 중의 하나 이상인, 반도체 장치의 제작 방법.
KR20080023223A 2007-03-13 2008-03-13 반도체 장치 및 그 제작 방법 KR101493295B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007064052 2007-03-13
JPJP-P-2007-00064052 2007-03-13

Publications (2)

Publication Number Publication Date
KR20080084666A true KR20080084666A (ko) 2008-09-19
KR101493295B1 KR101493295B1 (ko) 2015-02-16

Family

ID=39643902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080023223A KR101493295B1 (ko) 2007-03-13 2008-03-13 반도체 장치 및 그 제작 방법

Country Status (6)

Country Link
US (2) US7808098B2 (ko)
EP (2) EP2372756A1 (ko)
JP (1) JP2008262547A (ko)
KR (1) KR101493295B1 (ko)
CN (1) CN101266954B (ko)
TW (1) TWI475748B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120027046A (ko) * 2009-06-05 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 디바이스 및 그 제조 방법

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI423519B (zh) * 2007-09-04 2014-01-11 Mitsubishi Electric Corp Radio frequency identification tag
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101588576B1 (ko) * 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20110057326A1 (en) * 2008-12-17 2011-03-10 Takayuki Kai Method for forming through electrode and semiconductor device
KR101075753B1 (ko) * 2008-12-22 2011-10-24 삼성전자주식회사 안테나 장치 및 그 제조방법
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
TWI474447B (zh) * 2009-06-29 2015-02-21 Advanced Semiconductor Eng 半導體封裝結構及其封裝方法
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
US9136286B2 (en) * 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011024619A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US8561909B2 (en) * 2010-03-09 2013-10-22 Skyworks Solutions, Inc. RFID device having low-loss barium-based ceramic oxide
WO2011113278A1 (zh) * 2010-03-19 2011-09-22 上海集成电路研发中心有限公司 一种多系统、多频段的rfid天线
US20120262660A1 (en) * 2010-04-09 2012-10-18 Sharp Kabushiki Kaisha Display device
US8519509B2 (en) 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101679657B1 (ko) * 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
CN102214642B (zh) * 2011-06-03 2012-10-10 安徽省祁门县黄山电器有限责任公司 组合式大功率半导体芯片
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2014135422A (ja) * 2013-01-11 2014-07-24 Toyota Motor Corp 半導体装置の製造方法
US10170315B2 (en) 2013-07-17 2019-01-01 Globalfoundries Inc. Semiconductor device having local buried oxide
SG2013055348A (en) * 2013-07-19 2015-02-27 Kok Ann Wong A contactless smart chip for biometric tracking
US9252272B2 (en) 2013-11-18 2016-02-02 Globalfoundries Inc. FinFET semiconductor device having local buried oxide
CN104716136B (zh) * 2013-12-17 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
US9253884B2 (en) * 2013-12-20 2016-02-02 Intel Corporation Electronic fabric with incorporated chip and interconnect
JP2015216072A (ja) 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法
US10496915B2 (en) 2014-07-31 2019-12-03 3M Innovative Properties Company RFID tag on flexible substrate
US10229353B2 (en) 2014-07-31 2019-03-12 3M Innovative Properties Company RFID tag on stretchable substrate
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
WO2017130836A1 (ja) * 2016-01-25 2017-08-03 東レ株式会社 ｎ型半導体素子と相補型半導体装置およびその製造方法ならびにそれを用いた無線通信装置
US11088467B2 (en) 2016-12-15 2021-08-10 Raytheon Company Printed wiring board with radiator and feed circuit
US10581177B2 (en) 2016-12-15 2020-03-03 Raytheon Company High frequency polymer on metal radiator
US10541461B2 (en) * 2016-12-16 2020-01-21 Ratheon Company Tile for an active electronically scanned array (AESA)
US10361485B2 (en) 2017-08-04 2019-07-23 Raytheon Company Tripole current loop radiating element with integrated circularly polarized feed
EP3843206A4 (en) * 2018-08-24 2022-05-18 Kyocera Corporation STRUCTURE, ANTENNA, WIRELESS COMMUNICATION MODULE AND WIRELESS COMMUNICATION DEVICE
CN114023781B (zh) * 2021-10-08 2023-06-16 业成科技（成都）有限公司 曲面电子装置及其制造方法

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH03125411A (ja) 1989-10-09 1991-05-28 Asmo Co Ltd 着磁装置
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
JPH077246A (ja) * 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
US5879502A (en) * 1994-05-27 1999-03-09 Gustafson; Ake Method for making an electronic module and electronic module obtained according to the method
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JPH08321679A (ja) * 1995-05-24 1996-12-03 Nec Corp 多層プリント配線板
JPH10129165A (ja) 1996-03-15 1998-05-19 Hitachi Maxell Ltd 情報担体及びその製造方法
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10209340A (ja) * 1997-01-16 1998-08-07 Toray Ind Inc Ｉｃ封止枠体およびその製造方法
JP3322256B2 (ja) * 1997-01-31 2002-09-09 株式会社デンソー Ｉｃカードの製造方法
JP3193344B2 (ja) * 1998-05-25 2001-07-30 東レ・デュポン株式会社 アラミド繊維用表面処理剤、表面処理されたアラミド繊維、アラミド繊維の表面処理方法および繊維強化複合材料
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2002198658A (ja) * 2000-12-26 2002-07-12 Kyocera Corp プリプレグ及びその製造方法、並びにそれを用いた配線基板の製造方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
EP1514307A1 (en) * 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
DE10234246A1 (de) * 2002-07-27 2004-02-05 Tesa Ag Haftklebemassen mit hohem Brechungsindex auf Basis von Acrylatblockcopolymeren
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4424044B2 (ja) * 2004-04-09 2010-03-03 住友ベークライト株式会社 透明複合シート及びそれを用いた表示素子
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP5072217B2 (ja) 2004-11-22 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006192745A (ja) * 2005-01-14 2006-07-27 Toray Ind Inc 強化繊維基材、プリフォーム、繊維強化樹脂成形体およびその製造方法
JP4467449B2 (ja) * 2005-02-25 2010-05-26 旭化成イーマテリアルズ株式会社 基板補強用繊維織物、並びに該補強用繊維織物を使用したプリプレグ、及びプリント配線板用基板
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
JP5127161B2 (ja) * 2005-05-30 2013-01-23 株式会社半導体エネルギー研究所 半導体装置
CN101228630B (zh) * 2005-05-30 2011-10-05 株式会社半导体能源研究所 半导体器件
JP4827618B2 (ja) * 2005-05-31 2011-11-30 株式会社半導体エネルギー研究所 アンテナの作製方法、半導体装置の作製方法
EP1886377A4 (en) 2005-05-31 2014-10-29 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JP4704959B2 (ja) * 2005-05-31 2011-06-22 株式会社半導体エネルギー研究所 商品の管理方法および危険物の管理方法
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5057703B2 (ja) 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2006129817A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
WO2006137573A1 (en) 2005-06-24 2006-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
JP2007064052A (ja) 2005-08-30 2007-03-15 Sanden Corp ハイブリッド圧縮機
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN102156901B (zh) 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120027046A (ko) * 2009-06-05 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
TW200903898A (en) 2009-01-16
EP1970952A2 (en) 2008-09-17
KR101493295B1 (ko) 2015-02-16
US20080224940A1 (en) 2008-09-18
TWI475748B (zh) 2015-03-01
CN101266954A (zh) 2008-09-17
US20110024853A1 (en) 2011-02-03
CN101266954B (zh) 2013-03-06
EP2372756A1 (en) 2011-10-05
EP1970952A3 (en) 2009-05-06
US7808098B2 (en) 2010-10-05
US8558370B2 (en) 2013-10-15
JP2008262547A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
KR101493295B1 (ko) 반도체 장치 및 그 제작 방법
KR101466594B1 (ko) 반도체 장치의 제작 방법
KR101389758B1 (ko) 반도체 장치의 제작 방법
KR101448485B1 (ko) 반도체 장치 및 그 제작 방법
KR20090023175A (ko) 반도체장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 6