CN101266954B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101266954B
CN101266954B CN2008100864215A CN200810086421A CN101266954B CN 101266954 B CN101266954 B CN 101266954B CN 2008100864215 A CN2008100864215 A CN 2008100864215A CN 200810086421 A CN200810086421 A CN 200810086421A CN 101266954 B CN101266954 B CN 101266954B
Authority
CN
China
Prior art keywords
substrate
semiconductor device
resin
corpus fibrosum
sealant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100864215A
Other languages
English (en)
Other versions
CN101266954A (zh
Inventor
杉山荣二
道前芳隆
大谷久
鹤目卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101266954A publication Critical patent/CN101266954A/zh
Application granted granted Critical
Publication of CN101266954B publication Critical patent/CN101266954B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种即使在从外部受到局部施加的压力时也不容易损坏的半导体装置及其制造方法。另外，本发明还提供高成品率地制造即使受到来自外部的局部推压也不损坏的可靠性高的半导体装置的方法。在包括使用单晶半导体区域所形成的半导体元件的元件衬底上，设置将有机树脂浸渗在有机化合物或无机化合物的高强度纤维中而构成的结构体，并且进行加热和压接，从而制造固定有将有机树脂浸渗在有机化合物或无机化合物的高强度纤维中而构成的结构体、以及元件衬底的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的半导体装置及其制造方法。
背景技术
近年来，在成品小型化领域中，无线芯片、传感器等各种装置的薄型化成为重要的要素，并且其技术和应用范围急速地发展着。由于这些薄型化了的各种装置在某种程度上具有柔性，所以可以设置在弯曲物体上来使用。
另外，在专利文献1中揭示了将尺寸为0.5mm以下的半导体芯片嵌入纸或薄膜状介质中，从而改善了弯曲性和集中载荷的半导体装置。
[专利文献1]日本专利特开2004-78991号公报
然而，将天线安装在芯片(片装化)的半导体装置具有如下问题，即如果芯片的尺寸较小，则天线的尺寸变小而使通信距离变短。另外，当将设置在纸或薄膜介质中的天线与芯片连接以制造半导体装置的情况时，如果芯片的尺寸较小，则产生连接不良，成品率下降。
发明内容
于是，本发明提供一种即使局部受到来自外部的压力也不容易损坏的半导体装置。另外，提供一种高成品率地制造即使局部受到来自外部的推压也不损坏的可靠性高的半导体装置的方法。
本发明的特征在于：在具有使用单晶半导体衬底或SOI衬底而形成的半导体元件的元件衬底上，设置在将有机树脂浸渗在有机化合物或无机化合物的纤维体中而构成的结构体，并且通过进行加热压接，从而制造一种半导体装置，在该半导体装置中固定有将有机树脂浸渗在有机化合物或无机化合物的纤维体中而构成的结构体、以及元件衬底。
另外，本发明的特征在于：形成具有使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底，在元件衬底上设置将有机树脂浸渗在有机化合物或无机化合物的纤维体中而构成的结构体，并且通过进行加热压接，从而在元件衬底上形成将有机树脂浸渗在有机化合物或无机化合物的纤维体中而构成的密封层，从剥离层剥离元件衬底以制造半导体装置。
另外，本发明的半导体装置是包括：具有使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底，以及与元件衬底接触且使局部推压缓和的密封层的半导体装置。另外，有机树脂固定元件衬底和纤维体，并且浸渗在纤维体中。
另外，本发明的半导体装置是包括：具有使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底，有机化合物或无机化合物的纤维体，以及固定元件衬底和纤维体的有机树脂的半导体装置。另外，有机树脂固定元件衬底和纤维体，并且浸渗在纤维体中。
另外，本发明的半导体装置是包括：具有使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底，以及包含有机化合物或无机化合物的纤维体和浸渗在纤维体中的有机树脂的密封层的半导体装置。
元件衬底的厚度一般选为1μm以上且80μm以下，选为1μm以上且50μm以下较好，选为1μm以上且20μm以下更好，选为1μm以上且10μm以下更好，选为1μm以上且5μm以下最好。另外，密封层的厚度最好选为10μm以上且100μm以下。通过采用这种厚度，可以制造能够弯曲的半导体装置。
作为纤维体，是使用有机化合物或无机化合物的高强度纤维而构成的织造布或无纺布。作为高强度纤维，具体为拉伸弹性模量高的纤维。或者是杨氏模量高的纤维。
另外，作为有机树脂，可以使用热可塑性树脂或热固化树脂。
通过采用高强度纤维来作为纤维体，即使在对半导体装置局部地施加推压时，该压力会分散到纤维体整体上，从而可以防止半导体装置的一部分延伸。换而言之，可以防止伴随部分延伸而产生的布线、半导体元件等的损坏。
通过本发明，可以制造一种即使局部受到来自外部的压力也不容易损坏、且可靠性高、成品率高的半导体装置。
附图说明
图1是说明本发明的半导体装置的截面图。
图2是说明本发明的半导体装置的制造方法的截面图。
图3是说明本发明的半导体装置的制造方法的截面图。
图4是说明本发明的半导体装置的制造方法的截面图。
图5是说明本发明的半导体装置的制造方法的截面图。
图6是说明本发明的半导体装置的制造方法的截面图。
图7是说明本发明的半导体装置的制造方法的截面图。
图8是说明能够应用到本发明中的纤维体的俯视图。
图9是说明能够应用到本发明中的天线的俯视图。
图10是说明本发明的半导体装置的立体图以及截面图。
图11是说明本发明的半导体装置的图。
图12是说明本发明的半导体装置的应用例子的立体图。
图13是说明本发明的半导体装置的图。
图14是说明能够应用本发明的半导体装置的电子设备的图。
具体实施方式
下面，将参照附图来说明本发明的实施形态。但是，本发明可以通过多种不同的形态来实施，所属领域的普通技术人员可以很容易地理解一个事实就是其形态和详细内容在不脱离本发明的宗旨及其范围下可以进行各种变更。因此，本发明不应该被解释为仅限定于本实施形态所记载的内容。另外，在用于说明实施方式的所有附图中，在相同部分或具有相同功能的部分上标有相同符号，并且省略其重复说明。
(实施形态1)
在本实施形态中，使用图1、图8以及图9来表示即使局部受到推压(点压、线压等)也不容易损坏、且可靠性高的半导体装置。
本实施形态的半导体装置的特征在于：在包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底上，形成包含有机化合物或无机化合物的纤维体、以及浸渗在纤维体中的有机树脂的密封层。
作为包含在元件衬底中的使用单晶半导体衬底或SOI衬底所形成的半导体元件的典型例子，有MOS晶体管、二极管、非易失性存储元件等的有源元件；以及电阻元件、电容元件等的无源元件。另外，作为晶体半导体衬底，最好有代表性地使用具有n型或p型导电类型的单晶硅衬底(硅片)、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、ZnSe衬底等)。另外，作为SOI衬底，可以使用所谓的SIMOX(注入氧隔离)衬底、或者使用智能剥离(Smart-Cut)法或ELTRAN法(Epitaxial Layer Transfer：佳能公司的注册商标)等所形成的SOI衬底。所述SIMOX衬底是通过在向镜面抛光片注入氧离子之后进行高温退火，从而从表面开始形成有一定深度的氧化层，同时消除在表面层所产生的缺陷而形成的。所述智能剥离法是利用通过注入氢离子而形成的微小空隙经过热处理而生长，从而劈开Si衬底而形成的。作为元件衬底的厚度，一般选为1μm以上且80μm以下，选为1μm以上且50μm以下较好，选为1μm以上且20μm以下更好，选为1μm以上且10μm以下更好，最好选为1μm以上且5μm以下。通过设定这种厚度，可以制造能够弯曲的半导体装置。另外，半导体装置的俯视面面积选为4mm2以上较好，最好选为9mm2以上。
图1表示本实施形态的半导体装置的截面图。
在图1(A)所示的半导体装置1050中，纤维体113利用有机树脂114固定在包括MOS晶体管1060a、1060b的元件衬底1051的一个表面上。另外，设置密封层120以使其覆盖形成在元件衬底上的半导体元件。在此，将固定在元件衬底1051上的纤维体113及有机树脂114表示为密封层120。作为这种半导体装置1050的典型例子，有控制其他装置、或对数据进行计算及加工的微处理器(MPU)。MPU包括CPU、主存储器、控制器、接口、I/O端口等，并且它们可以由MOS晶体管、电阻元件、电容元件、布线等来构成。
另外，元件衬底1051也可以具有光电二极管。典型地，在半导体衬底上形成如PN二极管、PIN二极管、雪崩二极管、肖特基二极管等的光电二极管。作为这种半导体装置的典型例子，有图像传感器。
另外，在图1(B)所示的半导体装置1070中，纤维体113利用有机树脂114固定在包括存储元件1072以及MOS晶体管1060a、1060b的元件衬底1071的一个表面上。作为存储元件，包括：具有浮动栅或电荷存储层的非易失性存储元件、MOS晶体管以及与其连接的电容元件、包括MOS晶体管以及与其连接的铁电体层的电容元件、有机化合物层夹在一对电极之间的有机存储元件等。另外，作为包括这种存储元件的半导体装置，有如DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM(只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、闪存等的存储装置。在此，作为存储元件1072，表示包括浮动栅极1073的非易失性存储元件。
另外，在图1(C)所示的半导体装置1080中，纤维体113利用有机树脂114固定在包括MOS晶体管1060a、1060b的元件衬底1081，以及与MOS晶体管1060a或1060b电连接的天线83的一个表面上。作为这种半导体装置的典型例子，有能够以无线方式收发信息的ID标签、IC标签、RF(射频)标签、无线标签、电子标签、RFID(射频识别)标签、IC卡、ID卡等(以下称为RFID)。另外，本发明的半导体装置包括：密封由MOS晶体管等构成的集成电路部和天线的嵌入体(inlet)，以及将该嵌入体加工成封条状或卡片状后的该嵌体。另外，由于通过将半导体装置1080的俯视面面积设定为4mm2以上，最好设定为9mm2以上，从而可以将天线的面积形成得较大，因而可以获得与通信器的通信距离较长的RFID。
另外，元件衬底1051、1071、1081最好通过除去反面部的一部分而将其薄膜化。典型地说，一般元件衬底1051、1071、1081的厚度选为1μm以上且80μm以下，选为1μm以上且50μm以下较好，选为1μm以上且20μm以下更好，选为1μm至10μm更好，最好选为1μm以上且5μm以下。或者，也可以通过剥离半导体衬底的一部分来将元件衬底1051、1071、1081薄膜化。
再者，除了在图1(A)至1(C)所示的元件衬底的一个表面上以外，还可以在另一个表面上利用有机树脂固定有纤维体113。换而言之，在元件衬底的两个表面上具有密封层，并且设置相互对向的一对密封层以从两面覆盖形成在元件衬底上的半导体元件。在图1(D)所示的半导体装置1090中，在图1(A)所示的半导体装置的元件衬底1051的一个表面上具有密封层120a，而在元件衬底1051的另一个表面上具有密封层120b。此时，虽然为了减少弯曲，密封层120a、120b最好选择由相同材质的纤维体及有机树脂来形成，但是在作为判别正面和反面而使用的用途时，未必是相同的材质。因为通过像这样固定浸渗在纤维体中的有机树脂，并且利用纤维体来支撑元件衬底的两面，因而可以减少半导体装置的弯曲，并且容易将该半导体装置安装到后述的层压膜或封条等上。
设置在元件衬底的一个表面或两个面上的纤维体113是采用有机化合物或无机化合物的高强度纤维而够成的织造布或无纺布，并且完全覆盖整个元件衬底。作为高强度纤维，典型的是拉伸弹性模量高的纤维。或者是杨氏模量高的纤维。作为高强度纤维的典型例子，有聚乙烯醇类纤维、聚酯类纤维、聚酰胺类纤维、聚乙烯类纤维、芳族聚酰胺类纤维、聚对亚苯基苯并双噁唑纤维、玻璃纤维、或碳素纤维。作为玻璃纤维可以采用使用了E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。另外，纤维体113也可以由一种上述高强度纤维来形成。另外，还可以由多种上述高强度纤维来形成。
另外，纤维体113还可以由织造布或无纺布构成，该织造布是在经线及纬线使用纤维(单股线)束(以下称为线束)而编织构成的，该无纺布是使多种纤维的线束在任意或一个方向上堆积而构成的。若是织造布，可以适当地使用平纹织布、斜纹织布、缎纹织布等。
线束的截面可以是圆形的，也可以是椭圆形的。作为线束，还可以采用通过高压水流、以液体为介质的高频振荡、连续超声波振动、以及利用滚筒的推压等而经过开纤加工后的线束。经过开纤加工后的线束变宽，并且可以减少在厚度方向上的单股线数目，而使线束的截面成为椭圆形或平板状。另外，因为使用弱捻纱线作为线束，所以容易将线束扁平化，而使线束的截面形状成为椭圆形或平板状。像这样，通过使用其截面是椭圆形或平板状的线束，可以使纤维体113的厚度变薄。因此，可以使密封层120的厚度变薄，从而可以制造薄型的半导体装置。当线束宽度为4μm以上且400μm以下，甚至为4μm以上且200μm以下的条件下确认了本发明的效果，并且在原理上可以进一步减小宽度。另外，当线束厚度为4μm以上且20μm以下的条件下确认了本发明的效果，并且在原理上可以进一步减小厚度，这些取决于纤维的材料。
在本说明书的附图中，表示纤维体113是使用截面为椭圆形的线束经过平纹编织后的织造布。另外，虽然MOS晶体管1060a、1060b比纤维体113的线束要大，但是也有MOS晶体管的大小比纤维体113的线束小的情况。
图8表示织造布的俯视图，该织造布是在经线及纬线上使用线束来编织纤维体113而构成的织物。
如图8(A)所示，纤维体113是编织隔开一定距离的经线113a以及隔开一定距离的纬线113b而构成的。在这种纤维体中具有不存在经线113a及纬线113b的区域(称为篮孔(basket hole)113c)。当使用这种纤维体113时，能够提高有机树脂浸渗在纤维体中的比例，从而可以提高纤维体113及元件衬底的紧密性。
另外，如图8(B)所示，纤维体113也可以是经线113a及纬线113b的密度较高、且篮孔113c的比例较低的织造布。典型地，篮孔113c的大小最好小于局部推压的面积。典型地，最好是一边长为0.01mm以上且0.2mm以下的矩形。若纤维体113的篮孔113c的面积这样小，则即使在利用前端很细的构件(典型的为笔或铅笔等的书写工具)进行推压时，也可以用纤维体113整体吸收该压力。
另外，为了提高有机树脂向线束内部渗透的比例，还可以对线束进行表面处理。例如有为了使线束表面活性化的电晕放电处理、等离子体放电处理等。另外，还有使用了硅氧烷耦合剂、钛酸盐耦合剂的表面处理。
作为浸渗在纤维体113中、且密封元件衬底表面的有机树脂114，可以使用热固化树脂，该热固化树脂诸如环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂或氰酸酯树脂等。或者，还可以使用热可塑性树脂，该热可塑性树脂诸如聚苯醚树脂、聚醚酰亚胺树脂或氟树脂等。另外，也可以使用上述热可塑性树脂及上述热固化树脂中的多种。通过使用上述有机树脂，可以利用热处理将纤维体固定在元件衬底上。另外，有机树脂114的玻璃转移温度越高，越不容易由于受到局部推压而损坏，因而比较好。
另外，密封层120的厚度为10μm以上且100μm以下较好，最好为10μm以上且30μm以下。通过使用具有这种厚度的密封层，可以制造薄型且能够弯曲的半导体装置。
也可以使高导热填料在有机树脂114或线束中分散。作为高导热填料有氮化铝、氮化硼、氮化硅、矾土等。另外，作为高导热填料有如银、铜等的金属粒子。由于在有机树脂或线束中包含导电填料，而容易将在元件衬底中产生的热向外部放出，所以可以抑制半导体装置的蓄热，并且可以降低半导体装置的损坏。
另外，在图1(D)中，形成在元件衬底1051上的密封层120a的纤维体的经线或纬线的方向、与密封层120b的纤维体的经线或纬线的方向可以偏差在30度以上且60度以下，最好偏差在40度以上且50度以下。在这种情况下，由于设置在元件衬底正反面上的纤维体的拉伸方向在正反面上是不同的，所以当受到局部推压时的拉伸方向是各向同性的。因此，可以进一步地减少由于局部推压而引起的损坏。
在此，使用图2来表示本实施形态所示的半导体装置所具有的效果。
如图2(A)所示，在现有的半导体装置40中，使用粘接剂42a、42b并由薄膜43a、43b来密封包括利用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底41。向这种半导体装置施加局部推压44。
结果，如图2(B)所示，构成元件衬底41的层、粘接剂42a、42b、薄膜43a、43b分别延伸，在推压部上产生曲率半径较小的弯曲。结果，构成元件衬底41的半导体元件、布线等发生龟裂，从而导致半导体装置损坏。
然而，如图2(C)所示，在本实施形态所示的半导体装置1050中，在元件衬底1051的一个表面或两个表面上设置由包含有机树脂的纤维体所构成的密封层。形成纤维体的纤维的拉伸弹性模量高或杨氏模量高。因此，即使受到点压或线压等局部推压44，纤维也不会延伸，所推压的力会分散到纤维体整体，因而半导体装置整体弯曲。结果，即使受到局部推压，半导体装置中所产生的弯曲会成为比曲率半径大的弯曲，则构成元件衬底1051的半导体元件、布线等不会发生龟裂，并且能够减少半导体装置的损坏。
另外，通过将元件衬底1051的厚度变薄，可以使半导体装置弯曲。由此，可以增大元件衬底1051的面积，并且使制造半导体装置的工序变得容易。另外，当该半导体装置是内部安装有天线的RFID的情况时，可以增加天线的大小。因此，可以制造通信距离较长的RFID。
接着，下面来表示使用单晶半导体衬底或SOI衬底所形成的半导体元件的结构。
图1(A)所示的MOS晶体管1060a由半导体衬底1052、栅极绝缘层1055a、栅极1056a构成。另外，MOS晶体管1060b由p井区1053、栅极绝缘层1055b、栅电极1056b构成。当半导体衬底1052是n型的情况时，形成注入了p型杂质的p井区1053。作为p型杂质，例如使用硼，并且以5×1015cm-3至1×1016cm-3左右的浓度来添加。通过形成p井区1053，可以在该区域中形成n沟道型晶体管。另外，添加在p井区1053中的p型杂质具有控制MOS晶体管的阈值电压的作用。形成在半导体衬底1052及p井区1053上的沟道形成区是在与栅电极1056a、1056b大致一致的区域中形成的，并且位于半导体衬底1052、形成在p井区1053中的低浓度杂质区1054d、1054e、或者一对杂质区域1054a、1054b之间。另外，可以使用p型半导体衬底来形成半导体衬底1052，并且将p井区1053作为添加了n型杂质的n井区。
一对杂质区1054a、1054b是在MOS晶体管中作为源极及漏极来起作用的区域。通过大约以1×1019原子/cm3至1×1021原子/cm3的浓度分别添加n型杂质即磷或砷、以及p型杂质的硼来形成一对杂质区1054a、1054b。
在栅极1056a1056b的侧壁上形成间隔物1057a、1057b，从而获得在其端部防止漏电流的效果。另外，利用该间隔物1057a、1057b，能够在栅极1056a、1056b的沟道长度方向上的两端的下方形成低浓度杂质区1054d、1054e。该低浓度杂质区1054d、1054e作为低浓度漏极(LDD)来起作用。虽然低浓度杂质区1054d、1054e不是必需要的结构，但是，通过设置该区域，可以缓和漏极端部的电场，并且可以抑制MOS晶体管的恶化。
可以通过进行热处理使半导体衬底1052的表面氧化并利用氧化硅膜来形成栅极绝缘层1055a、1055b。另外，在通过热氧化法形成氧化硅膜之后，通过进行氮化处理使氧化硅膜的表面氮化，通过这样，能够利用氧化硅膜以及含有氧和氮的膜(氧氮化硅膜)的叠层结构形成栅极绝缘层1055a、1055b。栅极绝缘层1055a、1055b由厚度为5nm至50nm的氧化硅及氧氮化硅等的无机绝缘物来形成。另外，作为栅极绝缘层1055a、1055b，可以形成高介电常数物质(也称为high-k材料)即钽氧化物、氧化铪、氧化铪硅酸盐、氧化锆、氧化铝、氧化钛等的金属氧化物，或者氧化镧等的稀土氧化物。
栅极1056a、1056b最好由从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铬(Cr)、铌(Nb)等之中所选择的金属，或者以这些金属为主要成分的合金材料或化合物材料来形成。另外，还可以采用添加了磷等杂质元素的多晶硅。另外，也可以利用由一层或多层的金属氮化物层和上述金属层构成的叠层结构来形成该栅极。作为金属氮化物，可以使用氮化钨、氮化钼、或氮化钛。通过设置金属氮化物层，可以提高形成在金属氮化物层上的金属层的紧密性，并且防止金属层的剥离。
绝缘层1059起到使MOS晶体管和作为布线的导电层绝缘的层间绝缘层的作用。通过CVD法或溅射法等，能够以：包含如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等的氧或氮的绝缘层；包含如DLC(类金刚石碳)等的碳层；由环氧、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸等的有机材料或者硅氧烷树脂等的硅氧烷材料所构成的单层或层叠结构，从而形成绝缘层1059。
导电层1061、1062作为布线、电线插头等起作用。通过CVD法或溅射法等，使用从铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)之中所选的元素、或者以这些元素为主要成分的合金材料或化合物，并以单层或叠层的方式来形成导电层1061、1062。以铝为主要成分的合金材料相当于例如以铝为主要成分且含有镍的材料、或者以铝为主要成分且含有碳和硅中的一方或双方的合金材料。作为导电层1061、1062，例如可以采用阻挡膜、铝硅膜和阻挡膜的叠层结构、或者阻挡膜、铝硅膜、氮化钛膜和阻挡膜的叠层结构。另外，阻挡膜相当于由钛、钛的氮化物、钼或钼的氮化物所组成的薄膜。因为铝或者铝硅具有电阻置较低、并且价格低廉的特性，所以作为形成导电层1061、1062的材料是最合适的。此外，当在上层和下层设置阻挡膜时，可以防止铝或铝硅的小丘的产生。此外，当形成由高还原性的元素即钛所构成的阻挡膜时，即使可以在半导体衬底上得到较薄的自然氧化膜，通过还原该自然氧化膜，可以获得与半导体衬底的良好接触。
另外，也可以在导电层1062、绝缘层1059上形成作为保护薄膜起作用的绝缘层1063。绝缘层1063是由氮化硅、氮氧化硅、氮化碳、DLC等来形成的。通过设置作为保护薄膜起作用的绝缘层1063，可以抑制水分从外部浸入MOS晶体管中，并且可以提高MOS晶体管以及半导体装置的电特性的可靠性。
另外，也可以在绝缘层1063上形成一组或多组的导电层以及与该导电层绝缘的绝缘层，从而作为多层结构。通过采用多层结构，可以实现高集成化。在这种情况下，作为与导电层绝缘的绝缘层，最好使用SiOF、SiOC、DLC、多孔二氧化硅等的介电常数大约为4以下的低介电常数材料来形成。另外，介电常数为4以下的低介电常数材料也被称为low-k材料，并且使用low-k材料所制成的薄膜也被称为low-k膜。这样，通过使用low-k材料来形成绝缘层，可以降低布线之间的电容，并且可以降低耗电量。
图1(B)所示的存储元件1072是由p井区1053、沟道氧化层1055c、浮动栅极1073、控制绝缘层1074、控制栅极1056c而构成的非易失性存储元件。
作为沟道氧化层1055c，可以通过减压CVD法、等离子体CVD法、热氧化法等形成1nm至10nm厚、最好为1nm至5nm厚的氧化硅的单层或氧化硅和氮化硅的叠层结构。另外，可以通过利用等离子体处理使半导体层氧化或氮化，从而形成沟道氧化层。而且，还可以通过等离子体处理将利用等离子体CVD法所形成的氧化硅氧化或氮化。通过进行该等离子体处理所形成的绝缘层很细致且绝缘耐压高，并且可靠性很高。
浮动栅极1073可以由导电层、聚硅层、硅点等来形成。另外，还可以使用由氮化硅、氮化锗等所形成的电荷存储层来替代浮动栅极。
作为控制栅极1074，通过减压CVD法或等离子体CVD法等形成氧化硅、氮化硅、氧氮化硅、氧化铝等的一层或多层。以1nm至20nm的厚度，最好以5nm至10nm的厚度来形成第二绝缘层22。
通过使用液滴喷射法(喷墨法、分配器法等)喷射含有诸如银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、以及钛(Ti)等之中的任一种及多种的金属粒子的液滴或糊剂并进行干燥和焙烧来形成图1(C)所示的天线83。通过使用液滴喷射法形成天线，可以减少工序数目，从而可以减少成本。
另外，还可以使用丝网印刷法来形成天线83。在使用丝网印刷法的情况下，作为天线83的材料选择性地印刷将颗粒直径为几nm至几十μm的导电粒子溶解或分散在有机树脂中而形成的导电糊剂。作为导电粒子，可以使用从银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)等之中选择的任一种及多种的金属粒子、卤化银的微粒，或分散性的纳米粒子。此外，作为包含在导电糊剂中的有机树脂，可以使用从作为金属粒子的结合剂、溶剂、分散剂或涂敷材起作用的有机树脂中的一种或多种。典型地，可以举出如环氧树脂和硅酮树脂等的有机树脂。此外，当形成导电层时，最好在挤出导电糊剂之后再进行焙烧。
另外，天线83除了丝网印刷法以外，还可以使用凹版印刷等来形成，并且可以使用电镀法、溅射法等并由导电性材料来形成。
另外，应用电磁耦合方式或者电磁感应方式(例如，13.56MHz频带)作为RFID的信号的传送方式。在利用由于磁场密度的变化而引起的电磁感应的情况下，可以将天线的俯视形状形成为环形(例如，环形天线)或者螺旋形(例如，螺旋天线)。
此外，也可以应用微波方式(例如UHF频带(860MHz至960MHz频带)、2.45GHz频带等)作为RFID的信号传送方式。在这种情况下，可以考虑用于信号传送的电磁波的波长，从而适当地设定天线的形状如长度等。
图9(A)至9(D)表示能够应用微波方式的RFID的天线83的一个例子。例如，可以将天线的俯视形状形成为直线形(例如，偶极天线(参照图9A))、平坦的形状(例如贴片天线(参照图9B))、或者条带形(参照图9C、9D)等。此外，作为天线起作用的导电层的形状并不仅限于直线形，考虑到电磁波的波长，还可以以曲线形状、蛇行形状或者其组合的形状设置。
在以下实施形态中，以RFID作为半导体装置的一个例子来举例说明本实施形态中所表示的半导体装置的制造方法。
(实施方式2)
在本实施形态中，使用图3来表示高成品率地制造半导体装置的方法，其中该半导体装置即使受到来自外部的局部性压力也不容易损坏。
如图3(A)所示，形成包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底1102及天线112。接着，在元件衬底1102及天线112上设置将有机树脂浸渗在纤维体中而构成的结构体115。另外，作为元件衬底1102的厚度，一般为1μm以上且80μm以下，为1μm以上且50μm以下较好，为1μm以上且20μm以下更好，为1μm以上且10μm以下更好，最好为1μm以上且5μm以下。通过设定这种厚度，可以制造能够弯曲的半导体装置。
在此，作为使用单晶半导体衬底或SOI衬底所形成的半导体元件的典型例子，表示实施方式1中所示的使用单晶半导体衬底而形成的MOS晶体管1060a、1060b。
另外，作为包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底1102，表示MOS晶体管1060a、1060b；覆盖MOS晶体管1060a、1060b的绝缘层106；通过绝缘层106与MOS晶体管1060a的半导体衬底及MOS晶体管1060b的p井区1053的源区和漏区连接的布线108、109；覆盖布线108、109以及绝缘层106的绝缘层111。另外，在元件衬底1102上形成通过绝缘层111与布线109连接的天线112。
绝缘层106作为使MOS晶体管和布线绝缘的层间绝缘层起作用。绝缘层106是通过溅射法、等离子体CVD法、涂敷法、印刷法等并且使用无机化合物以单层或多层形式而形成的。作为无机化合物的典型例子，有氧化硅、氮化硅、氧氮化硅、氮氧化硅等。另外，虽然这里采用了绝缘层106的单层结构，但可以采用叠层形式。这里，作为绝缘层106，通过涂敷法涂敷用有机溶剂稀释环氧树脂后而得到的组合物、再进行干燥和焙烧来形成绝缘层106。
布线108、109可以与实施形态1所示的导电层1061、1062同样地来形成。在此，按顺序层叠形成钛层、铝层、以及钛层，然后使用通过光刻工序所形成的抗蚀剂掩模而选择性地进行刻蚀，从而形成布线108、109。
也可以在布线108、109上设置氮化硅、氮氧化硅、类金刚石碳、氮化碳等的保护层。通过设置保护层，可以抑制水分从外部进入MOS晶体管中，并且可以提高MOS晶体管及半导体装置的电特性的可靠性。
绝缘层111通过采用与绝缘层106相同的形成方法及材料来形成。另外，绝缘层111是之后形成的天线的基底层。因此，绝缘层111的表面最好是平坦的。因此，绝缘层111最好是通过涂敷用有机溶剂稀释有机树脂后而得到的组合物、再进行干燥和焙烧来形成。另外，通过采用稀释感光树脂而得到的组合物来形成绝缘层111，由于工序数目比采用通过现有的光刻工序所形成的抗蚀剂掩模来进行刻蚀的工序要少，因此提高了成品率。在此，涂敷用有机溶剂稀释感光聚酰亚胺树脂而得到的组合物、并使它干燥，使用光掩模进行曝光，然后去除未固化部分并进行焙烧，从而形成绝缘层111。
天线112是采用与实施形态1所示的天线83相同的形成方法及材料来形成的。在此，在通过溅射法形成铝层之后，使用通过光刻工序所形成的抗蚀剂掩模且选择性地进行刻蚀，从而形成天线112。
另外，元件衬底1102最好是通过除去反面部的一部分而被薄膜化的。作为部分地除去反面部的方法，有物理研磨及化学除去。物理研磨是当在半导体衬底的表面(形成半导体元件的一侧)贴合保护胶带之后，机械磨削半导体衬底的反面，并且通过化学机械研磨来研磨反面的方法。另外，化学除去包括：使用SF6、CF4等的气体的干刻蚀；使用氟酸.硝酸.醋酸混合液或氢氧化钾水溶液的干刻蚀。典型地，元件衬底1102的厚度一般为1μm以上且80μm以下，为1μm以上且50μm以下较好，为1μm以上且20μm以下更好，为1μm以上且10μm以下更好，最好为1μm以上且5μm以下。或者，也可以剥离半导体衬底的一部分而将其薄膜化，从而形成元件衬底1102。
接着，在天线112上设置将有机树脂114浸渗在纤维体113中而构成的结构体115。这种结构体115也被称为预浸渍体。具体地说预浸渍体是：在将用有机溶剂稀释矩阵树脂而得到的组合物浸渗在纤维体中之后，通过进行干燥使有机溶剂挥发，从而使矩阵树脂半固化而构成的。结构体115的厚度为10μm以上且100μm以下较好，最好为10μm以上且30μm以下。通过使用这种厚度的结构体，可以制造薄型且能够弯曲的半导体装置。
接着，加热并压接结构体115，并使结构体115的有机树脂114可塑化或固化。另外，在有机树脂114是可塑性有机树脂的情况下，通过此后冷却至室温来使可塑化后的有机树脂固化。
通过加热及压合，有机树脂114均匀地遍布元件衬底1102及天线112的表面并使其固化。结果，如图3(B)所示，有机树脂114成为浸渗在纤维体113中并且固定在元件衬底1102和天线112的一个表面上的有机树脂121。另外，固定在元件衬底1102和天线112的一个表面上的有机树脂121，以及纤维体113与实施形态1同样地表示密封层120。在大气压下或减压下进行压接结构体115的工序。
如上所示，可以制造半导体装置。另外，还可以在半导体衬底101一侧也形成密封层。在这种情况下，与图1(A)同样地在半导体衬底101上设置结构体，加热并压接结构体，从而使结构体的有机树脂可塑化或固化。在有机树脂具有可塑性的情况下，通过此后冷却至室温也使可塑化后的有机树脂固化。结果，如图3(C)所示，可以形成由纤维体113和浸渗在纤维体113中的有机树脂121所构成的密封层125。换而言之，可以制造在元件衬底1102的两面上设置有密封层120、125的半导体装置。
另外，在元件衬底1102中包括多个半导体装置的情况下，还可以将元件衬底1102和密封层断开，从而切出多个半导体装置。通过进行这种工序可以制造多个半导体装置。当进行断开时，可以通过切割、划线、使用具有如剪刀或小刀等刃具的裁切机，或者激光切割法等选择性地进行断开。
在本实施形态所示的半导体装置中，用有机树脂将包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底、以及纤维体固定在一起。由于纤维体将局部推压所产生的压力分散在整个纤维上，所以不容易受到局部性的压力。因此，构成半导体装置的布线和半导体元件不会延伸，而且半导体装置不容易损坏。另外，因为在元件衬底上固定由高强度纤维构成的纤维体，所以元件衬底在剥离工序中也不容易延伸。换而言之，可以抑制形成在元件衬底上的半导体元件和布线等延伸。因此，可以提高成品率。
另外，通过将元件衬底的厚度变薄，可以使半导体装置弯曲。因此，可以增大元件衬底的面积。由此，制造半导体装置的工序变得容易。另外，在该半导体装置是内部安装有天线的RFID的情况下，可以增大天线的尺寸。因此，可以制造通信距离较长的RFID。
(实施方式3)
在本实施形态中，使用图4来说明比实施形态2更不容易损坏的半导体装置的制造方法。
如图4(A)所示，与实施形态1一样，形成包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底1102及天线112。接着，在元件衬底1102及天线112上设置结构体115，并且在结构体115上设置保护薄膜131。
保护薄膜131最好由高强度材料来形成。作为高强度材料的典型例子，有聚乙烯醇类树脂、聚酯类树脂、聚酰亚胺类树脂、聚乙烯类树脂、芳族聚酰胺类树脂、聚对亚苯基苯并双噁唑树脂、玻璃树脂等。
通过用高强度材料来形成保护薄膜131，与实施形态2相比，可以进一步抑制由于受到局部推压而导致的损坏。具体而言，当结构体115的纤维体113中没有分布经线及纬线的篮孔的面积大于受到局部压力的面积时，若对篮孔局部地施加负荷，则不能用结构体115的纤维体113来吸收该压力，从而导致直接地施加在元件衬底1102及天线112上。结果，元件衬底1102及天线112发生延伸，并且半导体元件或布线发生损坏。
然而，通过在结构体115上设置由高强度材料所形成的保护薄膜131，由于保护薄膜131整体吸收局部性的负荷，所以成为由于受到局部推压而导致的损坏较少的半导体装置。
接着，如图4(B)所示，与实施形态2一样，加热并压接结构体115来形成密封层120。另外，有机树脂121将保护薄膜131固定在元件衬底1102及天线112上。换而言之，密封层120将纤维体113及保护薄膜131固定在元件衬底1102及天线112上。另外，将包含在密封层120中的有机树脂121浸渗在纤维体113中。
然后，如图4(C)所示，在元件衬底1102的半导体衬底101上设置结构体，在结构体上设置保护薄膜，进行加热并压接，从而利用密封层125将保护薄膜141固定在元件衬底1102上。
另外，在图4(A)中，在保护薄膜131是热可塑性材料的情况下，也可以在元件衬底1102及天线112与结构体115之间设置保护薄膜薄131，并进行加热和压接。另外，在图4(C)中，在保护薄膜141是热可塑性材料的情况下，也可以在半导体衬底101和密封层125之间设置保护薄膜141，并进行加热和压接。在该结构中，也可以利用保护薄膜及密封层的纤维体来分散因受到局部推压而承受的负荷，从而能够减少损坏。
另外，当元件衬底1102包括多个半导体装置时，还可以将元件衬底1102及密封层断开，从而切出多个半导体装置。通过进行这种工序可以制造多个半导体装置。
如上所述，可以制造由于受到局部推压而导致的损坏较少的半导体装置。
(实施方式4)
在本实施形态中，使用图5及图6来说明一种半导体装置的制造方法，其中在该半导体装置中，在元件衬底不形成天线，并且将设置在其它的衬底上的天线与元件衬底连接。
如图5(A)所示，与实施形态2相同，形成包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底1151。接着在元件衬底1151上设置将有机树脂114浸渗在纤维体113中而得到的结构体。
在此，作为元件衬底1151，如实施形态1所示，在半导体衬底101上形成MOS晶体管1060a、1060b。在MOS晶体管1060a、1060b上形成绝缘层106，并且形成通过绝缘层106与MOS晶体管的源区和漏区连接的布线108、109。在布线108、布线109和绝缘层106上形成绝缘层111，并且形成通过绝缘层111与布线109连接的电极盘152。
接着，与实施形态1相同，对设置在元件衬底1151上的结构体进行加热并压接，从而在元件衬底1151的一个表面上形成由有机树脂121和纤维体113所构成的密封层120。
接着，除去密封层120的一部分，使电极盘152的一部分露出。在此，如图5(A)中的箭头所示那样，激光束从密封层120一侧向电极盘152照射以除去密封层120的一部分。另外，除了该方法以外，还可以使用一般的光刻工序除去密封层120的一部分以使电极盘152的一部分露出。
接着，如图5(B)所示，在密封层120的开口部上形成连接端子161。连接端子161能够通过印刷法、液滴喷射法等来形成。作为连接端子161的材料，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、以及钛(Ti)等中的任一种及多种的金属粒子；卤化银的微粒子；或分散纳米粒子。
然后，如图5(C)所示，使用粘接剂174将固定在元件衬底1151上的密封层120和形成有天线172的衬底171粘接在一起。此时，使用各向异性导电粘接剂173将形成在元件衬底1151上的连接端子161和天线172电连接起来。
作为各向异性导电粘接剂173，是包含分散了的导电粒子(颗粒直径为几nm至几十μm)的粘接树脂，可以举出环氧树脂、酚醛树脂等。另外，导电粒子由从金、银、铜、钯、镍、碳、和铂中所选的一种元素或多种元素来形成。另外，也可以是具有这些元素的多层结构的粒子。而且，还可以采用在由树脂形成的粒子的表面上，形成有由从金、银、铜、钯、镍和铂中所选的一种元素或多种元素所形成的薄膜的导电粒子。再者，还可以使用CNT(碳纳米管)作为导电粒子。
作为天线172，可以适当地采用与实施形态1所示的天线83相同的材料及形成方法。
作为形成有天线172的衬底171，可以使用薄膜状的塑料衬底，例如聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳酯(PAR)、聚对苯二甲酸丁二醇酯(PBT)等。
接着，如图6(A)所示，与实施形态1相同，在半导体衬底101的表面上设置结构体，加热并压接以在半导体衬底101上形成密封层125。
接着，如图6(B)所示，也可以设置薄膜175，从而将形成有天线172的衬底171、密封层120、元件衬底1151、以及密封层125密封起来。作为薄膜，可以使用与形成有天线172的衬底171相同的薄膜。
虽然在上述形态中表示了具有天线172的衬底171仅与元件衬底1151的一个表面粘接的半导体装置，但是也可以在元件衬底1151的两个面上分别粘接形成有天线的衬底。下面使用图7来说明其形态。
作为元件衬底1181，如实施形态1所示，在半导体衬底101上形成MOS晶体管1060a、1060b。在MOS晶体管1060a、1060b上形成绝缘层106，并且形成通过绝缘层106与MOS晶体管的源区和漏区连接的布线108、109。在布线108、109和绝缘层106上形成绝缘层111，并且形成通过绝缘层111与布线109连接的电极盘152及导电层153。
接着，在半导体衬底101、绝缘层106、绝缘层111上形成贯通孔，并且在贯通孔的表面上形成贯通电极183。另外，贯通电极183与导电层153接触。另外，利用绝缘层184使贯通电极183和半导体衬底101绝缘。
然后，在该元件衬底1181的一个表面上，通过与图5(A)及(B)相同的工序来形成连接端子161。接着，通过与图5(C)相同的工序，并利用粘接剂174将形成有天线172的衬底171和设置在元件衬底1181的一个表面上的密封层120粘接起来。此时，使用各向异性导电粘接剂173将形成在元件衬底1181上的连接端子161和天线172电连接起来。另外，在元件衬底1181的另一个表面上设置密封层125。
接着，当在元件衬底1181的半导体衬底101上设置结构体之后，进行加热和压接以形成密封层125。然后，为了形成与贯通电极183连接的连接端子，在密封层125的一部分上形成开口部。在此，从密封层125一侧向贯通电极183照射激光束185来形成开口部，从而使贯通电极183的一部分露出。
接着，如图7(B)所示，形成连接端子186，以填充开口部。连接端子186可以用与连接端子161同样的方式来形成。
接着，如图7(C)所示，使用粘接剂194将密封层125和形成有天线192的衬底191粘接在一起，并且使用各向异性导电粘接剂193将连接端子186和天线192电连接起来。
通过上述工序，可以制造在元件衬底的两面设置有天线的半导体装置。当将这种结构可以接收UHF频带的电波的RFID那样应用于具有对称结构的天线的半导体装置中时，因为可以减少半导体装置的大小，所以比较好。
另外，当在元件衬底1151、1181中包括多个半导体装置时，还可以将元件衬底1151、1181、以及密封层断开，从而切出多个半导体装置。通过这种工序可以制造多个半导体装置。
在本实施形态所示的半导体装置中，用有机树脂将包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底、以及纤维体固定在一起。由于纤维体将由于局部推压所产生的压力分散到纤维整体上，所以不容易受到局部性的压力。因此，构成半导体装置的布线和半导体元件不会延伸，而且半导体装置不容易损坏。另外，由于在元件衬底上固定有由高强度纤维所构成的纤维体，所以元件衬底在剥离工序中也不容易延伸。换而言之，可以抑制形成在元件衬底中的半导体元件和布线等发生延伸。因此，可以提高成品率。
另外，通过将元件衬底的厚度变薄，可以使半导体装置弯曲。因此，可以增大元件衬底的面积。因此，当将外部天线与元件衬底连接时，可以增大连接面积，并且可以容易进行制造半导体装置的工序。另外，当该半导体装置是内部安装有天线的RFID时，可以增加天线的大小。因此，可以制造通信距离较长的RFID。
(实施方式5)
在本实施形态中，用图10来说明一种半导体装置，在该半导体装置中，实施方式1至4所示的包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底与印刷衬底连接。
图10(A)表示本实施形态的半导体装置250的立体图。在半导体装置250中，在柔性印刷衬底上设置有实施方式1至4中所示的包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底。例如，在由聚酯、聚酰亚胺等形成的基极膜251上，设置有由铜、金、银、铝等形成的布线252。另外，在布线252上通过绝缘层来设置实施方式1至4中所示的包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底，以及密封层的叠层体253a、253b。另外，布线252及叠层体253a、253b通过形成在密封层的接触孔中的连接端子来连接。用保护薄膜254来覆盖基极薄膜251、布线252、以及叠层体253a、253b。另外，在半导体装置250的端部，切除保护薄膜254的一部分，从而使连接器等的外部电路和布线252露出。
通过密封层将元件衬底设置在布线上并且进行加热和压接，通过这样可以将元件衬底固定在布线及基极薄膜上。
另外，虽然在这里表示了具有一层布线252的半导体装置，但还可以替代一层而采用多层布线结构。另外，也可以使用多个布线来夹住叠层体253a、253b。通过将布线设置为多层，可以提高安装密度。
图10(B)表示本实施形态的半导体装置260的截面图。在半导体装置260中，在印刷衬底上设置有实施方式1至4中所示的包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底。例如，在核心层261的一个表面上设置有实施方式1至4中所示的包括使用单晶半导体衬底或SOI衬底形成的半导体元件的元件衬底262。另外，用贯通密封层263的通路孔264将核心层261，和实施方式1至4中所示的在包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的元件衬底262上所具有的半导体元件或布线连接起来。
另外，在元件衬底262上设置组合层265。形成在核心层261、元件衬底262中的半导体元件及布线等，通过形成在组合层265的有机树脂层266中的通路孔267，与形成在半导体装置260表面上的导体图形268连接。
另外，在核心层261的另一个表面上设置有组合层269。
另外，也可以使用导电糊剂或引线等安装构件272将电容器、线圈、电阻器、二极管等的芯片271安装在半导体装置260上。
在本实施方式的半导体装置中，在印刷衬底上具有：包括使用单晶半导体衬底或SOI衬底所形成的半导体元件的层。另外，利用使用了纤维体而构成的预浸渍体来将元件衬底设置在印刷衬底中。因此，因为用纤维体来分散压力，所以即使受到局部推压(点压、线压等)也可以减少由于安装工序和弯曲而导致的损坏。另外，可以实现高集成化。
(实施方式6)
在本实施形态中表示本发明的半导体装置的结构以及应用例子。在此，作为半导体装置的典型例子，对于RFID及存储装置进行说明。
首先，对于本发明的半导体装置中的一种即RFID 501的电路结构例进行说明。图11表示RFID 501的方框电路图。
图11的RFID 501的规格以国际标准规格的ISO 15693为基准，是附近型RFID，且其通信信号频率为13.56MHz。另外，接收只对应于读取数据的指令，而发送的数据传送速率大约为13kHz，并且数据编码形式为曼彻斯特代码。
RFID 501的电路部412大致是由电源部460和信号处理部461构成的。电源部460具有整流电路462和保持电容器463。另外，还可以在电源部460中设置当从天线411接收到的功率过多时用于保护内部电路的保护电路部(也称为限制电路部)，和用来控制是否使保护电路部工作的保护电路控制电路部。通过设置该电路部，可以防止在RFID与通信器之间的通信距离极短等的情况下、由于RFID接收大功率而产生的不良情况，而且可以提高RFID的可靠性。换而言之，可以使RFID正常地工作，而不导致RFID内部的元件退化以及RFID本身的损坏。
另外，在此，最好具有利用无线通信方式使通信器与RFID进行信息收发的单元，例如举出读取信息的读取器、具有读取功能及写入功能的读取/写入器等。另外，还包括具有读取功能和写入功能中的一种或两种的手机或计算机等。
整流电路462对用天线411所接收到的载波进行整流，从而产生直流电压。保持电容器463使由整流电路462所产生的直流电压平滑。将在电源部460中所产生的直流电压作为电源电压，并且提供给信号处理部461的各电路。
信号处理部461具有：解调电路464、时钟产生/校正电路465、识别/判断电路466、存储控制器467、掩模ROM 468、编码电路469、以及调制电路470。
解调电路464是对天线所接收到的信号进行解调的电路。将解调电路464所解调的接收信号输入到时钟产生/校正电路465和识别/判断电路466中。
时钟产生/校正电路465具有：产生信号处理部461的工作所需的时钟信号、并对该时钟信号进行校正的功能。例如，时钟产生/校正电路465具有电压控制振荡电路(以下称为VCO(电压控制振荡器)电路)，将VCO电路的输出作为反馈信号并与所提供的信号的相位进行比较，并利用负反馈来调节输出信号，从而使所提供的信号和反馈信号成为一定的相位。
识别/判断电路466识别并判断命令码。识别/判断电路466所识别并判断的命令码是帧结束信号(EOF、帧结束)、帧开始信号(SOF、帧开始)、标记、指令码、掩模长度(mask length)、掩模值(mask value)等。另外，识别/判断电路466还具有识别发送错误的循环冗余校验(CRC、cyclic redundancy check)的功能。
存储控制器467根据用识别/判断电路466所处理的信号，从掩模ROM 468中读取数据。另外，掩模ROM468存储有ID等。通过安装掩模ROM 468，构成不能复制和窜改的读取专用的RFID501。可以通过将这种读取专用的RFID 501抄入纸中，从而能够提供防止伪造的纸。
编码电路469对存储控制器467从掩模ROM 468中所读取的数据进行编码。编码后的数据用调制电路470进行调制。将用调制电路470所调制的数据作为载波从天线411发送出去。
接着，表示RFID的使用例子。本发明的RFID可以用于任何纸介质以及薄膜介质中。特别地，本发明的RFID可以用于要求防止伪造的任何纸介质中。例如为纸币、户籍副本、居民卡、护照、驾驶执照、身份证、会员证、鉴定书、诊察券、月票、票据、支票、货票、提单、仓库证券、股票、债券、商品券、券、抵押证券等。
另外，由于通过实施本发明可以使纸介质及薄膜介质具有纸介质上视觉所示的信息以外的很多信息，因此，通过将本发明的RFID应用到商品签条等中，可以实现商品管理的电子系统化或者防止商品的盗窃。以下，使用图12来说明与本发明相关的纸的使用例子。
图12(A)是使用了抄有本发明的RFID 501的纸的无记名债券类511的一个例子。虽然无记名债券类511包括邮票、票、券、入场券、商品券、书籍券、文具券、啤酒券、米券、各种礼物券、各种服务券等，然而当然不局限于这些。另外，图12(B)是使用了抄有与本发明相关的RFID501的纸的证书类512(例如，居民卡或户籍副本)的一个例子。
图12(C)是将本发明的RFID应用到签条的一个例子。在签条衬纸(剥离纸)513上，用抄有RFID501的纸来形成签条(ID封条)514。签条514被收纳在容器515内。在签条514上印刷有与该商品或服务相关的信息(商品名、牌子、商标、商标权人、销售人、制造人等)。而且，由于在RFID501中存储有该商品(或商品的种类)所固有ID号码，因此可以容易地发现伪造、侵犯知识产权如商标权及专利权等、不正当竞争等的违法行为。可以预先向RFID501内输入在商品的容器或标签上记不完的大量信息，例如，商品的产地、销售地、品质、原材料、功能、用途、数量、形状、价格、生产方法、使用方法、生产日期、使用日期、食品保质期限、使用指南、与商品相关的知识产权信息等。因此，客商和消费者可以使用简单的通信器来获取这些信息。另外，其结构是：生产者可以容易地重写及擦除等，而客商和消费者不能重写及消除等的结构。
图12(D)表示由抄有RFID501的纸或薄膜所构成的标签516。通过使用抄有RFID501的纸或薄膜所制造的标签516，可以制造比使用了塑料框体的现有的ID标签更低廉的标签。图12(E)是将本发明的RFID用于封面的书籍517，其封面上抄有RFID501。
在商品上附加安装有本发明的半导体装置的一个例子即RFID的签条514或标签516，通过这样可以容易地管理商品。例如，在商品被盗窃时，可以通过跟踪商品的路径而迅速找出犯人。如此，通过将本发明的RFID作为ID标签，可以进行商品的履历管理或跟踪查询，例如履历管理包括该商品的原材料和原产地、制造及加工、流通、出售等。换而言之，可以实现商品可追溯性(traceability)。另外，通过使用本发明，可以以比传统更低的成本来实现商品的可追溯性管理系统。
另外，本发明的半导体装置的一个例子即RFID不容易由于受到局部推压而损坏。因此，当对具有本发明的半导体装置的一个例子即RFID的纸介质及薄膜介质进行贴合和设置等处理时，可以使其弯曲，从而提高处理效率。另外，由于可以用书写工具在具有本发明的半导体装置的一个例子即RFID的纸介质及薄膜介质上写入信息，所以其用途很广泛。
接着，下面表示本发明的半导体装置的一个形态即存储装置的结构。在此，使用非易失性存储装置来作为存储装置的典型例子进行描述。
图13表示非易失性半导体存储装置的电路框图的一个例子。在非易失性半导体存储装置中，在相同的元件衬底上形成存储器单元阵列552和外围电路554。存储器单元阵列552具有如实施形态1所示的非易失性存储元件。外围电路554的结构如下所述。
在存储器单元阵列552的周围设置：用于选择字线的行译码器562，和用于选择位线的列译码器564。地址通过地址缓冲器556传送到控制电路558中，并且内部行地址信号及内部列地址信号分别转送到行译码器562及列译码器564中。
当进行数据的写入以及擦除时，使用使电源电位升压后的电位。因此，设置利用控制电路558并根据工作模式而进行控制的升压电路560。升压电路560的输出通过行译码器562或列译码器564提供到字线或位线中。从列译码器564中所输出的数据输入到读出放大器566中。由读出放大器566所读取的数据保存在数据缓冲器568中，然后利用来自控制电路558的控制对数据进行随机存取，并且通过数据输入/输出缓冲器570进行输出。写入数据通过数据输入/输出缓冲器570暂时保存在数据缓冲器568中，而且利用控制电路558的控制，将其转送到列译码器564中。
(实施方式7)
在本实施形态中，下面表示使用了本发明的半导体装置后的电子设备。
作为应用本发明的半导体装置的电子设备，可以举出摄像机或数字照相机等影像拍摄装置、护目镜型显示器(头戴显示器)、导航系统、音频再现装置(汽车立体声、音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、手机、便携式游戏机或电子书籍等)、具有记录媒质的图像再现装置(具体地说，能够播放记录媒质比如DVD(数字通用光盘)等并且具有能够显示其图像的显示器的装置)等。在图14中表示这些电子设备的具体例子。
图14(A)和(B)表示一种数码相机。图14(B)为表示图14(A)的背面的图。该数字照相机包括框体2111、显示部2112、镜头2113、操作键2114、以及快门按钮2115等。在框体2111内部安装有：具有存储装置、MPU、图像传感器等的功能的本发明的半导体装置2116。
此外，图14(C)表示一种手机，它是移动终端的一个典型例子。该手机包括框体2121、显示部2122、以及操作键2123等。另外，在该手机的内部还安装有：具有存储装置、MPU、图像传感器等的功能的本发明的半导体装置2125。
此外，图14(D)表示一种数字音响设备，它是音频装置的一个典型例子。图14(D)所示的数字音响设备包括：主体2130；显示部2131；具有存储装置、MPU、图像传感器等的功能的本发明的半导体装置2132；操作部2133；以及耳机2134等。
另外，图14(E)表示电子书籍(也称为电子纸)。该电子书籍包括：主体2141；显示部2142；操作键2143；以及具有存储装置、MPU、图像传感器等的功能的本发明的半导体装置2144。另外，可以在主体2141的内部安装调制解调器，也可以构成能够以无线方式收发信息的结构。
如上所述，本发明的半导体装置的应用范围很广泛，可以应用于其他电子设备中。

Claims (41)

1.一种半导体装置，其特征在于，
包括：
半导体元件；
包括纤维体和有机树脂且其厚度为10μm以上且100μm以下的密封层，所述纤维体浸渗有所述有机树脂；以及
所述密封层上的保护薄膜，
其中，所述密封层至少固定在所述半导体元件的一个表面上。
2.如权利要求1中所述的半导体装置，其特征在于，
所述纤维体是织物和无纺织物中的一种。
3.如权利要求1中所述的半导体装置，其特征在于，
所述有机树脂包含热固化树脂和热可塑性树脂中的一种。
4.如权利要求3中所述的半导体装置，其特征在于，
所述热固化树脂是环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂和氰酸酯树脂中的一种。
5.如权利要求3中所述的半导体装置，其特征在于，
所述热可塑性树脂是聚苯醚树脂、聚醚酰亚胺树脂和氟树脂中的一种。
6.如权利要求1中所述的半导体装置，其特征在于，
所述半导体元件是MOS晶体管和二极管中的一种或多种。
7.如权利要求1中所述的半导体装置，其特征在于，
还包括位于所述半导体元件和所述密封层之间的天线，且所述天线与所述半导体元件电连接。
8.如权利要求1中所述的半导体装置，其特征在于，
所述半导体元件是非易失性存储元件。
9.一种半导体装置，其特征在于，
包括：
包括有源元件和绝缘层且其厚度为1μm以上且80μm以下的元件衬底，所述有源元件由单晶半导体衬底和SOI衬底中的一种来形成，并且用所述绝缘层覆盖所述有源元件；
包括纤维体和有机树脂且其厚度为10μm以上且100μm以下的密封层，并且所述纤维体中浸渗有所述有机树脂；
位于所述元件衬底和所述密封层之间的天线，且所述天线与所述元件衬底的有源元件电连接；以及
所述密封层上的保护薄膜，
其中，所述密封层至少固定在所述元件衬底的一个表面上。
10.如权利要求9中所述的半导体装置，其特征在于，
所述纤维体是织物和无纺织物中的一种。
11.如权利要求9中所述的半导体装置，其特征在于，
所述有机树脂包含热固化树脂和热可塑性树脂中的一种。
12.如权利要求11中所述的半导体装置，其特征在于，
所述热固化树脂是环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂和氰酸酯树脂中的一种。
13.如权利要求11中所述的半导体装置，其特征在于，
所述热可塑性树脂是聚苯醚树脂、聚醚酰亚胺树脂和氟树脂中的一种。
14.如权利要求9中所述的半导体装置，其特征在于，
所述有源元件是MOS晶体管和二极管中的一种或多种。
15.如权利要求9中所述的半导体装置，其特征在于，
所述有源元件是非易失性存储元件。
16.一种半导体装置，其特征在于，
包括：
包括有源元件和绝缘层且其厚度为1μm以上且80μm以下的元件衬底，所述有源元件由单晶半导体衬底和SOI衬底中的一种来形成，并且用所述绝缘层覆盖所述有源元件；
包括纤维体和有机树脂且其厚度为10μm以上且100μm以下的密封层，并且所述纤维体中浸渗有所述有机树脂且具有各由多个单线束所形成的多个经线及多个纬线；
位于所述元件衬底和所述密封层之间的天线，且所述天线与所述元件衬底的有源元件电连接；以及
所述密封层上的保护薄膜，
其中，所述密封层至少固定在所述元件衬底的一个表面上。
17.如权利要求16中所述的半导体装置，其特征在于，
所述纤维体是织物和无纺织物中的一种。
18.如权利要求16中所述的半导体装置，其特征在于，
所述多个经线之间的距离和所述多个纬线之间的距离分别是在0.01mm以上且0.2mm以下。
19.如权利要求16中所述的半导体装置，其特征在于，
所述有机树脂包含热固化树脂和热可塑性树脂中的一种。
20.如权利要求19中所述的半导体装置，其特征在于，
所述热固化树脂是环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂和氰酸酯树脂中的任一种。
21.如权利要求19中所述的半导体装置，其特征在于，
所述热可塑性树脂是聚苯醚树脂、聚醚酰亚胺树脂和氟树脂中的一种。
22.如权利要求16中所述的半导体装置，其特征在于，
所述有源元件是MOS晶体管和二极管中的一种或多种。
23.如权利要求16中所述的半导体装置，其特征在于，
所述有源元件是非易失性存储元件。
24.一种半导体装置的制造方法，其特征在于，
包括如下工序：
形成半导体元件；
在所述半导体元件上设置将有机树脂浸渗在纤维体中而构成的结构体；
在所述结构体上形成保护薄膜；以及
进行加热并压接，以在所述半导体元件上形成包含所述纤维体、以及浸渗在所述纤维体中的有机树脂的密封层。
25.如权利要求24中所述的半导体装置的制造方法，其特征在于，
其中所述半导体元件是MOS晶体管和二极管中的一种或多种。
26.如权利要求24中所述的半导体装置的制造方法，其特征在于，
所述半导体元件是非易失性存储元件。
27.一种半导体装置的制造方法，其特征在于，
包括如下工序：
形成元件衬底，该元件衬底包括使用单晶半导体衬底和SOI衬底中的一种所形成的有源元件、以及覆盖所述有源元件的绝缘层；
在所述元件衬底上设置将有机树脂浸渗在纤维体中而构成的结构体；
在所述结构体上形成保护薄膜；以及
进行加热并压接，以在所述元件衬底上形成包含所述纤维体、以及浸渗在所述纤维体中的有机树脂的密封层。
28.如权利要求27中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是MOS晶体管和二极管中的一种或多种。
29.如权利要求27中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是非易失性存储元件。
30.一种半导体装置的制造方法，其特征在于，
包括如下工序：
形成元件衬底，该元件衬底包括使用单晶半导体衬底和SOI衬底中的一种所形成的有源元件、以及覆盖所述有源元件的绝缘层；
在所述元件衬底的一个表面上，设置将第一有机树脂浸渗在第一纤维体中而构成的第一结构体；
在所述第一结构体上形成第一保护薄膜；
进行加热并压接，以在所述元件衬底的所述一个表面上形成包含所述第一纤维体、以及浸渗在所述第一纤维体中的所述第一有机树脂的第一密封层；
在所述元件衬底的另一个表面上，设置将第二有机树脂浸渗在第二纤维体中而构成的第二结构体；
在所述元件衬底的另一个表面上形成第二保护薄膜；以及
进行加热并压接，在所述元件衬底的另一个表面上形成包含所述第二纤维体、以及浸渗在所述第二纤维体中的所述第二有机树脂的第二密封层。
31.如权利要求30中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是MOS晶体管和二极管中的一种或多种。
32.如权利要求30中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是非易失性存储元件。
33.一种半导体装置的制造方法，其特征在于，
包括如下工序：
形成元件衬底，该元件衬底包括使用单晶半导体衬底和SOI衬底中的一种所形成的有源元件、覆盖所述有源元件的绝缘层、以及布线；
在所述元件衬底上设置将有机树脂浸渗在纤维体中而构成的结构体；
在所述结构体上形成保护薄膜；
进行加热并压接，以在所述元件衬底上形成包含所述纤维体、以及浸渗在所述纤维体中的有机树脂的密封层；
去除所述密封层的一部分以形成与所述布线连接的连接端子；以及
将包括天线的衬底贴合到所述密封层上，从而将所述连接端子和所述天线电连接起来。
34.如权利要求33中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是MOS晶体管和二极管中的一种或多种。
35.如权利要求33中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是非易失性存储元件。
36.一种半导体装置的制造方法，其特征在于，
包括如下工序：
形成元件衬底，该元件衬底包括使用单晶半导体衬底和SOI衬底中的一种所形成的有源元件、覆盖所述有源元件的绝缘层、以及布线；
在所述元件衬底的一个表面上设置将第一有机树脂浸渗在第一纤维体中而构成的第一结构体；
在所述第一结构体上形成第一保护薄膜；
进行加热并压接，以在所述元件衬底的所述一个表面上形成包含所述第一纤维体、以及浸渗在所述第一纤维体中的所述第一有机树脂的第一密封层；
去除所述第一密封层的一部分以形成与所述布线连接的连接端子；
将包括天线的衬底贴合到所述第一密封层上，从而将所述连接端子和所述天线电连接起来；
在所述元件衬底的另一个表面上设置将第二有机树脂浸渗在第二纤维体中而构成的第二结构体；
在所述元件衬底的另一个表面上形成第二保护薄膜；以及
进行加热并压接，在所述元件衬底的另一个表面上形成包含所述第二纤维体、以及浸渗在所述第二纤维体中的所述第二有机树脂的第二密封层。
37.如权利要求36中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是MOS晶体管和二极管中的一种或多种。
38.如权利要求36中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是非易失性存储元件。
39.一种半导体装置的制造方法，其特征在于，
包括如下工序：
形成元件衬底，该元件衬底包括使用单晶半导体衬底和SOI衬底中的一种所形成的有源元件、覆盖所述有源元件的绝缘层、第一布线、以及第二布线；
在所述元件衬底的一个表面上设置将第一有机树脂浸渗在第一纤维体中而构成的第一结构体；
在所述第一结构体上形成第一保护薄膜；
进行加热并压接，以在所述元件衬底的所述一个表面上形成包含所述第一纤维体、以及浸渗在所述第一纤维体中的第一有机树脂的第一密封层；
去除所述第一密封层的一部分以形成与所述第一布线连接的第一连接端子；
将包括第一天线的第一衬底贴合到所述第一密封层上，从而将所述第一连接端子和所述第一天线电连接起来；
在所述元件衬底的另一个表面上设置将第二有机树脂浸渗在第二纤维体中而构成的第二结构体；
在所述元件衬底的另一个表面上形成第二保护薄膜；
进行加热并压接，在所述元件衬底的另一个表面上形成包含所述第二纤维体、以及浸渗在所述第二纤维体中的所述第二有机树脂的第二密封层；
去除所述第二密封层的一部分以形成与所述第二布线连接的第二连接端子；以及
将包括第二天线的第二衬底贴合到所述第二密封层上，从而将所述第二连接端子和所述第二天线电连接起来。
40.如权利要求39中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是MOS晶体管和二极管中的一种或多种。
41.如权利要求39中所述的半导体装置的制造方法，其特征在于，
使用单晶半导体衬底和SOI衬底中的一种所形成的所述有源元件是非易失性存储元件。
CN2008100864215A 2007-03-13 2008-03-12 半导体装置及其制造方法 Expired - Fee Related CN101266954B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007064052 2007-03-13
JP2007-064052 2007-03-13

Publications (2)

Publication Number Publication Date
CN101266954A CN101266954A (zh) 2008-09-17
CN101266954B true CN101266954B (zh) 2013-03-06

Family

ID=39643902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100864215A Expired - Fee Related CN101266954B (zh) 2007-03-13 2008-03-12 半导体装置及其制造方法

Country Status (6)

Country Link
US (2) US7808098B2 (zh)
EP (2) EP2372756A1 (zh)
JP (1) JP2008262547A (zh)
KR (1) KR101493295B1 (zh)
CN (1) CN101266954B (zh)
TW (1) TWI475748B (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI423519B (zh) * 2007-09-04 2014-01-11 Mitsubishi Electric Corp Radio frequency identification tag
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009139282A1 (en) 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102160179B (zh) * 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2010035627A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038599A1 (en) 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102017099A (zh) * 2008-12-17 2011-04-13 松下电器产业株式会社 贯通电极的形成方法及半导体装置
KR101075753B1 (ko) * 2008-12-22 2011-10-24 삼성전자주식회사 안테나 장치 및 그 제조방법
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140495A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
TWI474447B (zh) * 2009-06-29 2015-02-21 Advanced Semiconductor Eng 半導體封裝結構及其封裝方法
US9136286B2 (en) * 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178061A1 (en) 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US8561909B2 (en) 2010-03-09 2013-10-22 Skyworks Solutions, Inc. RFID device having low-loss barium-based ceramic oxide
WO2011113278A1 (zh) * 2010-03-19 2011-09-22 上海集成电路研发中心有限公司 一种多系统、多频段的rfid天线
US20120262660A1 (en) * 2010-04-09 2012-10-18 Sharp Kabushiki Kaisha Display device
US8519509B2 (en) 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101679657B1 (ko) * 2010-09-29 2016-11-25 삼성전자주식회사 유리섬유를 이용한 웨이퍼 레벨 몰드 형성방법 및 그 방법에 의한 웨이퍼 구조
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
CN102214642B (zh) * 2011-06-03 2012-10-10 安徽省祁门县黄山电器有限责任公司 组合式大功率半导体芯片
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2014135422A (ja) * 2013-01-11 2014-07-24 Toyota Motor Corp 半導体装置の製造方法
US10170315B2 (en) 2013-07-17 2019-01-01 Globalfoundries Inc. Semiconductor device having local buried oxide
SG2013055348A (en) * 2013-07-19 2015-02-27 Kok Ann Wong A contactless smart chip for biometric tracking
US9252272B2 (en) 2013-11-18 2016-02-02 Globalfoundries Inc. FinFET semiconductor device having local buried oxide
CN104716136B (zh) * 2013-12-17 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
US9253884B2 (en) * 2013-12-20 2016-02-02 Intel Corporation Electronic fabric with incorporated chip and interconnect
JP2015216072A (ja) 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法
WO2016018777A2 (en) 2014-07-31 2016-02-04 3M Innovative Properties Company Rfid tag on flexible substrate
WO2016018585A1 (en) * 2014-07-31 2016-02-04 3M Innovative Properties Company Rfid tag on stretchable substrate
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
JP6962189B2 (ja) * 2016-01-25 2021-11-05 東レ株式会社 ｎ型半導体素子と相補型半導体装置およびその製造方法ならびにそれを用いた無線通信装置
US10581177B2 (en) 2016-12-15 2020-03-03 Raytheon Company High frequency polymer on metal radiator
US11088467B2 (en) 2016-12-15 2021-08-10 Raytheon Company Printed wiring board with radiator and feed circuit
US10541461B2 (en) 2016-12-16 2020-01-21 Ratheon Company Tile for an active electronically scanned array (AESA)
US10361485B2 (en) 2017-08-04 2019-07-23 Raytheon Company Tripole current loop radiating element with integrated circularly polarized feed
US11509068B2 (en) * 2018-08-24 2022-11-22 Kyocera Corporation Structure, antenna, wireless communication module, and wireless communication device
CN114023781B (zh) * 2021-10-08 2023-06-16 业成科技（成都）有限公司 曲面电子装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1370389A (zh) * 1999-06-25 2002-09-18 联合讯号公司 便于激光通路钻孔的微纤维介质
CN1691877A (zh) * 2004-04-19 2005-11-02 松下电器产业株式会社 叠层基板制造方法和用其的组件用半导体元件及制造设备
CN1893003A (zh) * 2005-07-08 2007-01-10 株式会社半导体能源研究所 布线衬底以及半导体装置的制造方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0541795B1 (en) * 1989-01-25 1998-04-01 Asahi Kasei Kogyo Kabushiki Kaisha New prepreg and composite molding, and production of composite molding
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH03125411A (ja) 1989-10-09 1991-05-28 Asmo Co Ltd 着磁装置
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
JPH077246A (ja) * 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
CA2190294C (fr) * 1994-05-27 2005-07-12 Ake Gustafson Procede de realisation d'un module electronique et module electronique obtenu selon ce procede
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH08321679A (ja) * 1995-05-24 1996-12-03 Nec Corp 多層プリント配線板
JPH10129165A (ja) 1996-03-15 1998-05-19 Hitachi Maxell Ltd 情報担体及びその製造方法
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10209340A (ja) * 1997-01-16 1998-08-07 Toray Ind Inc Ｉｃ封止枠体およびその製造方法
JP3322256B2 (ja) * 1997-01-31 2002-09-09 株式会社デンソー Ｉｃカードの製造方法
JP3193344B2 (ja) * 1998-05-25 2001-07-30 東レ・デュポン株式会社 アラミド繊維用表面処理剤、表面処理されたアラミド繊維、アラミド繊維の表面処理方法および繊維強化複合材料
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2002198658A (ja) * 2000-12-26 2002-07-12 Kyocera Corp プリプレグ及びその製造方法、並びにそれを用いた配線基板の製造方法
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
EP1514307A1 (en) * 2002-06-19 2005-03-16 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
DE10234246A1 (de) * 2002-07-27 2004-02-05 Tesa Ag Haftklebemassen mit hohem Brechungsindex auf Basis von Acrylatblockcopolymeren
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4424044B2 (ja) * 2004-04-09 2010-03-03 住友ベークライト株式会社 透明複合シート及びそれを用いた表示素子
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
JP5072217B2 (ja) 2004-11-22 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP2006192745A (ja) * 2005-01-14 2006-07-27 Toray Ind Inc 強化繊維基材、プリフォーム、繊維強化樹脂成形体およびその製造方法
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4467449B2 (ja) * 2005-02-25 2010-05-26 旭化成イーマテリアルズ株式会社 基板補強用繊維織物、並びに該補強用繊維織物を使用したプリプレグ、及びプリント配線板用基板
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
JP5127161B2 (ja) * 2005-05-30 2013-01-23 株式会社半導体エネルギー研究所 半導体装置
CN101228630B (zh) * 2005-05-30 2011-10-05 株式会社半导体能源研究所 半导体器件
JP4704959B2 (ja) * 2005-05-31 2011-06-22 株式会社半導体エネルギー研究所 商品の管理方法および危険物の管理方法
EP1886377A4 (en) * 2005-05-31 2014-10-29 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2006129817A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
JP4827618B2 (ja) * 2005-05-31 2011-11-30 株式会社半導体エネルギー研究所 アンテナの作製方法、半導体装置の作製方法
JP5057703B2 (ja) 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20090255995A1 (en) * 2005-06-24 2009-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2007064052A (ja) 2005-08-30 2007-03-15 Sanden Corp ハイブリッド圧縮機
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
KR101350207B1 (ko) * 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1370389A (zh) * 1999-06-25 2002-09-18 联合讯号公司 便于激光通路钻孔的微纤维介质
CN1691877A (zh) * 2004-04-19 2005-11-02 松下电器产业株式会社 叠层基板制造方法和用其的组件用半导体元件及制造设备
CN1893003A (zh) * 2005-07-08 2007-01-10 株式会社半导体能源研究所 布线衬底以及半导体装置的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平10-92980A 1998.04.10
JP平7-7246A 1995.01.10

Also Published As

Publication number Publication date
US8558370B2 (en) 2013-10-15
CN101266954A (zh) 2008-09-17
EP2372756A1 (en) 2011-10-05
EP1970952A2 (en) 2008-09-17
KR101493295B1 (ko) 2015-02-16
JP2008262547A (ja) 2008-10-30
KR20080084666A (ko) 2008-09-19
US20080224940A1 (en) 2008-09-18
TWI475748B (zh) 2015-03-01
EP1970952A3 (en) 2009-05-06
US7808098B2 (en) 2010-10-05
US20110024853A1 (en) 2011-02-03
TW200903898A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
CN101266954B (zh) 半导体装置及其制造方法
CN101276767B (zh) 半导体装置的制造方法
CN101266953B (zh) 半导体器件及其制造方法
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
US20090057875A1 (en) Semiconductor device
TW200935528A (en) Semiconductor device and method for manufacturing the same
KR101298950B1 (ko) 반도체 장치
CN102160179B (zh) 半导体装置及其制造方法
JP5004537B2 (ja) 半導体装置
JP5352048B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130306

Termination date: 20210312

CF01 Termination of patent right due to non-payment of annual fee