JP5089082B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5089082B2
JP5089082B2 JP2006138567A JP2006138567A JP5089082B2 JP 5089082 B2 JP5089082 B2 JP 5089082B2 JP 2006138567 A JP2006138567 A JP 2006138567A JP 2006138567 A JP2006138567 A JP 2006138567A JP 5089082 B2 JP5089082 B2 JP 5089082B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
film
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006138567A
Other languages
English (en)
Other versions
JP2006352100A5 (ja
JP2006352100A (ja
Inventor
大幹 山田
芳隆 道前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006138567A priority Critical patent/JP5089082B2/ja
Publication of JP2006352100A publication Critical patent/JP2006352100A/ja
Publication of JP2006352100A5 publication Critical patent/JP2006352100A5/ja
Application granted granted Critical
Publication of JP5089082B2 publication Critical patent/JP5089082B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0214Manufacture or treatment of multiple TFTs using temporary substrates

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置の作製方法に関する。
近年、絶縁表面上に設けられた薄膜トランジスタを含む半導体装置の開発が進められている。このような半導体装置のうち、基板上に剥離層を形成し、剥離層上にトランジスタを形成し、続いて、フッ化ハロゲン等のエッチング剤を用いて、剥離層を除去する技術がある(例えば、特許文献1参照)。
特許第3406727号
剥離層を除去するためのエッチング剤として使用されるフッ化ハロゲン、例えば三フッ化塩素(ClF)は高価であった。そのため、このようなエッチング剤を用いると、半導体装置の作製費用の削減が困難であった。また、剥離層をエッチング剤により徐々に後退させて除去する工程は、数時間必要であり、半導体装置の生産性が悪い要因の一つであった。
そこで本発明は、作製費用を削減することができる半導体装置の作製方法を提供することを課題とする。また、作製時間を短縮し、生産性を向上させることができる半導体装置の作製方法を提供することを課題とする。
本発明の半導体装置の作製方法は、基板上に第1の層を形成する工程と、第1の層に接するように第2の層を形成する工程と、第2の層に接するように第3の層を形成する工程と、第3の層に接するように薄膜トランジスタを含む第4の層を形成する工程と、第2の層、第3の層及び第4の層にレーザー光(レーザービームともいう)を照射して、少なくとも第2の層を露出させる開口部を形成する工程と、第4の層の表面を第1のフィルムに接着させて、第2の層の内部又は第2の層と第3の層の間を境界として、基板から第4の層を分離する工程とを有する。
また、上記の工程の後に、第2の層又は第3の層の表面を第2のフィルムに接着させる工程を有する。この工程を経ると、第2の層と第3の層は、第1のフィルムと第2のフィルムにより覆われる。
なお、第2の層の内部を境界として、基板からの第4の層の分離が行われた場合は、第2のフィルムは第2の層の表面に接着される。また、第2の層と第3の層の間を境界として、基板からの第4の層の分離が行われた場合は、第2のフィルムは第3の層の表面に接着される。
上記の半導体装置の作製方法において、第1の層として珪素の酸化物又は珪素の窒化物を含む層を形成する。第2の層として、タングステン又はモリブデンを含む層を形成する。第3の層として、珪素の酸化物又は珪素の窒化物を含む層を形成する。第4の層として、薄膜トランジスタとアンテナとして機能する導電層を形成する。
なお、第1の層を形成する工程は省略してもよい。
本発明は、少なくとも第2の層を露出させるような開口部を形成することを特徴とする。そして、第2の層が露出した部分を作成すると、その露出した部分がきっかけとなり、第2の層を境界として、第1の層が形成された基板から、第3の層と第4の層を有する積層体を分離することができる。
なお、少なくとも第2の層を露出させるような開口部を形成するとは、少なくとも第3の層と第4の層を除去した開口部を形成するということに相当する。
また本発明は、第2の層を露出させるような開口部を形成するために、レーザー光を照射することを特徴とする。このように、レーザー光の照射を用いる本発明は、フォトリソグラフィ法のように複数の工程を必要とせずに、開口部を形成することができる。従って、作製時間を短縮し、生産性を大幅に向上することができる。
本発明は、第4の層として、薄膜トランジスタとアンテナとして機能する導電層を形成することを特徴とする。上記特徴により、本発明により作製される半導体装置は、電磁波の送信と受信を行う機能を有する。
本発明は、作製費用を削減した半導体装置の作製方法を提供することができる。また、作製時間を短縮し、生産性を向上させた半導体装置の作製方法を提供することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
(実施の形態1)
本発明の実施の形態について、図1の断面図と図2の上面図を参照して説明する。
絶縁表面を有する基板10の一表面に、第1の層11を形成する(図1(A)参照)。基板10は、シリコン基板、ガラス基板、プラスチック基板、石英基板等に相当する。
なお、好適には、ガラス基板やプラスチック基板を用いるとよい。ガラス基板やプラスチック基板は、一辺が1メートル以上のものを作成することが容易であり、また、四角形や円形などの所望の形状のものを作成することが容易である。従って、基板10として、例えば、1辺が1メートル以上のガラス基板やプラスチック基板を用いれば、生産性を向上させることができる。このような長所は、円形のシリコン基板から半導体装置を作製する場合と比較すると大きな優位点である。
第1の層11は、プラズマCVD法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物などを形成する。第1の層11を設けることにより、基板10が含む不純物が上層に侵入してしまうことを防止することができる。また、後にレーザー光を照射する工程があるが、その工程の際、基板10がエッチングされてしまうことを防止することができる。
なお、第1の層11を形成する工程は省略してもよい。そして、基板10の一表面に、第2の層12を形成してもよい。
次に、第1の層11に接するように、第2の層12を形成する。第2の層12は、プラズマCVD法やスパッタリング法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
第2の層12が単層構造の場合、好ましくは、タングステン、モリブデン、タングステンとモリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステンの窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
第2の層12が積層構造の場合、好ましくは、1層目として、タングステン、モリブデン、タングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステンの酸化物、タングステンの窒化物、タングステンの窒化酸化物、モリブデンの酸化物、タングステンとモリブデンの混合物の酸化物、タングステンの酸化窒化物、モリブデンの酸化窒化物、タングステンとモリブデンの混合物の酸化窒化物を形成する。
次に、第2の層12に接するように、第3の層13を形成する。第3の層13は、プラズマCVD法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物等を形成する。
なお、第2の層12として、タングステンとタングステンの酸化物の積層構造を形成する場合、第2の層12としてタングステンを含む層を形成し、第3の層13として珪素の酸化物を含む層を形成することにより、タングステン層と珪素の酸化物を含む層との間に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、タングステンの酸化窒化物、タングステンの窒化酸化物を含む層等を形成する場合も同様であり、タングステンを含む層を形成後、その上層に珪素の窒化物を含む層、酸素を含む窒化珪素層、窒素を含む酸化珪素層を形成するとよい。
次に、第3の層13に接するように、トランジスタを含む第4の層14を形成する(図2(A)参照)。例えば、複数の薄膜トランジスタと、複数の薄膜トランジスタを覆う第1の絶縁膜と、第1の絶縁膜に接し複数の薄膜トランジスタのソース電極又はドレイン電極に接続するソース配線及びドレイン配線とを形成する。続いて、ソース配線及びドレイン配線を覆う第2の絶縁膜と、第2の絶縁膜に接しアンテナとして機能する導電層と、アンテナとして機能する導電層を覆う第3の絶縁膜とを含む第4の層14を形成する。このような場合、完成する半導体装置は、電磁波を送受信する機能を有する。
また、上記とは異なり、データを記憶する機能を有する半導体装置を形成する場合、記憶素子(薄膜トランジスタ等)とその記憶素子を制御する複数の素子(薄膜トランジスタ、容量素子、抵抗素子等)を含む第4の層14を形成する。また、回路を制御する機能や信号を生成する機能等をもたせた半導体装置(例えば、CPU、信号生成回路等)を形成する場合、複数の素子(薄膜トランジスタ、容量素子、抵抗素子等)を含む第4の層14を形成する。
なお、基板10として、シリコン基板を用いる場合、シリコン基板をチャネル部に用いた電界効果トランジスタ、又は薄膜トランジスタを含む第4の層14を形成する。
次に、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部20を形成する(図1(B)、図2(B)参照)。このように、開口部20を形成して、第2の層12が露出した部分を作成すると、露出した部分がきっかけとなり、第1の層11が設けられた基板10から、第3の層13と第4の層14を有する積層体を簡単に分離することができる。この分離は、第2の層12の内部、又は第2の層12と第3の層13の間を境界として行われる。
なお、レーザー光の照射により、第2の層12の側面を少し除去し、後退させてもよい(図1(C)参照)。このような、第2の層12の後退は、レーザー光のパワーに依存するため、適宜、レーザー光のパワーを制御するとよい。また、レーザー光の照射は、第2の層12の表面が露出されることを目的としている。従って、上記の工程では、第1の層11はレーザー光の照射により分断されているが、レーザー光のパワーを制御することにより、第1の層11を分断しなくてもよい。
本発明では、少なくとも、第2の層12を露出させればよいが、上記のように、レーザー光のパワーを制御して、第2の層12の側面を少し除去することにより、後に行う分離工程(基板10から、第3の層13と第4の層14を有する積層体の分離)をより容易に行うことができる。
つまり、本発明では、少なくとも、第3の層13と第4の層14を除去して、開口部20を形成する。開口部20が形成されると、第2の層12の一部が露出される。
また、本発明に用いるレーザーには、特に制約はない。レーザーは、レーザー媒質、励起源、共振器により構成されている。レーザーは、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。
気体レーザーは、ヘリウムネオンレーザー、炭酸ガスレーザー、エキシマレーザー、アルゴンイオンレーザーがある。エキシマレーザーは、希ガスエキシマレーザー、希ガスハライドエキシマレーザーがある。希ガスエキシマレーザーは、アルゴン、クリプトン、キセノンの3種類の励起分子による発振がある。アルゴンイオンレーザーは、希ガスイオンレーザー、金属蒸気イオンレーザーがある。
液体レーザーは、無機液体レーザー、有機キレートレーザー、色素レーザーがある。無機液体レーザーと有機キレートレーザーは、固体レーザーに利用されているネオジムなどの希土類イオンをレーザー媒質として利用する。
固体レーザーが用いるレーザー媒質は、固体の母体に、レーザー作用をする活性種がドープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、YAG(イットリウム・アルミニウム・ガーネット結晶)、YLF、YVO、YAlO、サファイア、ルビー、アレキサンドライドである。また、レーザー作用をする活性種とは、例えば、3価のイオン(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)である。
Nd:YVOレーザーは、レーザー発振波長における誘導断面積が大きい点、励起波長において、吸収係数が高く、かつ吸収バンド幅が広い点物理的、光学的、機械的特性に優れている点、高出力で高安定である点の優れた点を有する。従って、Nd:YVOレーザーを用いることが好ましい。
なお、レーザーの媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。媒質として単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状のものが用いられている。また、媒質としてセラミック(多結晶)を用いる場合、単結晶の媒質よりもさらに大きい円柱状のものを作ることが可能である。
また、発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられない。そのため、媒質として単結晶を用いる場合、濃度を増加させることによるレーザーの出力向上には、限界がある。しかしながら、媒質としてセラミックを用いる場合、単結晶の媒質と比較して、媒質を著しく大きくすることができるため、大幅な出力向上が期待できる。
さらに、媒質としてセラミックを用いる場合、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くすることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。
また、上記のような形状の媒質から射出されるレーザー光は、射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザー光を、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。
また、励起光を媒質に均一に照射することにより、線状ビームは、長辺方向のエネルギー分布が均一なものとなる。この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニール(レーザーを照射すること)が必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するとよい。
本発明に用いるレーザーには、連続発振型のレーザー光やパルス発振型のレーザー光を用いることができる。レーザー光の照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、第1の層11、第2の層12、第3の層13及び第4の層14の厚さやその材料等を考慮して適宜制御する。
次に、第4の層14の表面に、第1のフィルム15(第1の基板15、第1の基体15、第5の層15、樹脂を含む第5の層15と呼んでもよい)を接着させて、第2の層12の内部又は第2の層12と第3の層13の境界において、第1の層11が設けられた基板10から、第3の層13と第4の層14を有する積層体を分離する(図1(D)参照)。このような分離処理には、ローラーを用いるとよい。ローラーを回転させることにより、分離処理を連続的に行うことができる。
次に、第2の層12又は第3の層13の表面に、第2のフィルム16(第2の基板16、第2の基体16、第6の層16、樹脂を含む第6の層16と呼んでもよい)を接着させる(図1(E)参照)。具体的には、基板10からの第3の層13と第4の層14を有する積層体の分離が、第2の層12の内部において行われた場合、第2のフィルム16は、第2の層12の表面に接着される。また、第2の層12と第3の層13の境界において行われた場合、第2のフィルム16は、第3の層13の表面に接着される。
上記工程を経て、第1のフィルム15と第2のフィルム16により、第3の層13と第4の層14を有する積層体が封止される。次に、切断手段17により、第1のフィルム15と第2のフィルム16が密着した部分を切断する。切断手段17は、レーザー照射装置、ダイサー、ワイヤソー、ナイフ、カッター、はさみなどに相当する。
第1のフィルム15と第2のフィルム16の各々の基材としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、エチレンビニルアセテート、ウレタン、ポリエチレンテレフタラート等の材料、繊維質の材料(例えば紙)を用いることができる。フィルムは、単層のフィルムでもよいし、複数のフィルムが積層したフィルムでもよい。また、その表面には、接着層が設けられていてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。
また、第1のフィルム15と第2のフィルム16の各々の表面は、二酸化珪素(シリカ)の粉末により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージし、薄膜集積回路を静電気から保護することができる。また、その表面は、炭素を主成分とする材料(例えば、ダイヤモンドライクカーボン)によりコーティングされていてもよい。コーティングにより強度が増し、半導体装置の劣化や破壊を抑制することができる。また、第1のフィルム15と第2のフィルム16は、基材の材料(例えば樹脂)と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混ぜ合わせた材料により形成してもよい。
第1のフィルム15と第2のフィルム16による第3の層13と第4の層14を有する積層体の封止は、第1のフィルム15と第2のフィルム16の各々の表面の層、又は第1のフィルム15と第2のフィルム16の各々の表面の接着層を加熱処理によって溶かすことにより行われる。また必要に応じて、加圧処理を行って接着される。
なお、場合によっては、第2のフィルム16を設けなくてもよい。例えば、第1のフィルム15を用いて、基板10から、第3の層13と第4の層14を有する積層体を分離し、その後、積層体をそのまま物品に貼り付ける場合は、第2のフィルム16を設けなくてもよい。
上記の作製工程を含む本発明により、費用を削減することができる。例えば、エッチング剤として用いられるClFガスは、大変高価である。しかしながら、本発明は、エッチング剤を必要としないため、費用を削減した半導体装置の作製方法を提供することができる。
また、本発明により、作製時間を短縮し、生産性を向上させることができる。例えば、剥離層をエッチング剤により徐々に後退させて除去する工程は、数時間が必要であった。しかしながら本発明は、レーザー光により、第2の層12が露出する部分を容易に形成し、その露出した部分をきっかけとして、簡単に分離することができる。そして、分離に必要な時間は数10秒〜数分程度である。従って、作製時間を短縮し、生産性を大幅に向上させた半導体装置の作製方法を提供することができる。
(実施の形態2)
本発明の実施の形態について、図3の断面図と図4の上面図を参照して説明する。
絶縁表面を有する基板10の一表面に、第1の層11を形成する(図3(A)、図4(A)参照)。次に、第1の層11に接するように、第2の層12を形成する。次に、第2の層12に接するように、第3の層13を形成する。次に、第3の層13に接するように、薄膜トランジスタを含む第4の層14を形成する。
次に、第4の層14上にフィルム18を配置する。次に、フィルム18が分断されるように、フィルム18にレーザー光を照射して、開口部21を形成する。開口部21の形成により、フィルム18は、内側のフィルム(図示せず)と外側のフィルム19に分離される。そして、内側のフィルムを除去する(図3(B)、図4(B)参照)。
次に、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部22を形成する(図3(C)、図4(C)参照)。
次に、第4の層14の表面を、第1のフィルム15に接着させて、第2の層12の内部、第1の層11と第2の層12の境界、または第2の層12と第3の層13の境界において、第1の層11が設けられた基板10から、第3の層13と第4の層14を有する積層体を分離する(図3(D)参照)。
次に、第3の層13の表面を、第2のフィルム16に接着させる(図3(E)参照)。次に、切断手段17により、第1のフィルム15と第2のフィルム16が密着した部分を切断する。
上記の作製方法では、第4の層14上に、フィルム18を設けていることを特徴とする。上記特徴により、第4の層14の表面を第1のフィルム15に接着させる際に、基板10と第1のフィルム15が接着してしまうことを防止することができる。
(実施の形態3)
本発明の半導体装置の作製方法について、図5〜図8を参照して説明する。より詳しくは、薄膜トランジスタとアンテナとして機能する導電層を含む半導体装置の作製方法について図面を参照して説明する。なお、薄膜トランジスタは、電源回路、復調回路、変調回路等の半導体装置を構成する各回路を構成する素子である。
基板10の一表面に、第1の層11を形成する(図5(A)参照)。次に、第1の層11に接するように、第2の層12を形成する。続いて、第2の層12に接するように、第3の層13を形成する。
次に、第3の層13上に、薄膜トランジスタ701〜705を形成する。薄膜トランジスタ701〜705は、結晶質半導体層をチャネル部に用いたトランジスタである。結晶質半導体層は、スパッタリング法、LPCVD法、プラズマCVD法等により、非晶質半導体層を形成後、結晶化法により結晶化したものである。結晶化法とは、レーザー結晶化法、RTA(Rapid thermal Annel)又はファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法等である。
次に、薄膜トランジスタ701〜705を覆うように、絶縁層を単層又は積層して形成する。薄膜トランジスタ701〜705を覆う絶縁層は、SOG(Spin On Glass)法や液滴吐出法等により、珪素の酸化物、珪素の窒化物、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等により、単層又は積層で形成する。シロキサンは、Si−O−Si結合を含む樹脂である。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)、又は、フルオロ基、又は、少なくとも水素を含む有機基とフルオロ基が用いられる。例えば、薄膜トランジスタ701〜705を覆う絶縁層が3層構造の場合、1層目の絶縁層749として酸化珪素を含む層を形成し、2層目の絶縁層750として樹脂を含む層を形成し、3層目の絶縁層751として窒化珪素を含む層を形成する。
次に、フォトリソグラフィ法により、絶縁層749〜751をエッチングして、薄膜トランジスタ701〜705のソース領域とドレイン領域を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線として機能する導電層752〜761を形成する。
次に、導電層752〜761を覆うように、絶縁層762を形成する(図5(B)参照)。絶縁層762は、SOG法や液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。
次に、フォトリソグラフィ法により、絶縁層762をエッチングして、導電層757、759、761を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成する。導電層は、プラズマCVD法やスパッタリング法等を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層763〜765を形成する。
次に、導電層763〜765を覆うように、絶縁層766を形成する。絶縁層766は、SOG法や液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。続いて、フォトリソグラフィ法により、絶縁層766をエッチングして、導電層763〜765を露出させる開口部767〜769を形成する。
次に、導電層765に接し、アンテナとして機能する導電層786を形成する(図6(A)参照)。導電層786は、プラズマCVD法、スパッタリング法、印刷法、液滴吐出法、めっき法等を用いて、導電性材料により形成する。好ましくは、導電層786は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、スクリーン印刷法により、銀、アルミニウム、チタン、銅の微粒子を含むペーストを用いて形成し、その後、50〜350℃の加熱処理を行って形成する。または、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。
次に、導電層763、764に接するように有機化合物を含む層787を形成する(図6(B)参照)。有機化合物を含む層787は、液滴吐出法や蒸着法等により形成する。有機化合物を含む層787は、例えば、発光物質、正孔輸送性の高い物質、正孔注入性の高い物質、電子輸送性の高い物質、電子注入性の高い物質を含む層に相当する。発光物質とは、例えば、N,N’−ジメチルキナクリドン(略称:DMQd)、3−(2−ベンゾチアゾリル)−7−ジエチルアミノクマリン(略称:クマリン6)、トリス(8−キノリノラト)アルミニウム(略称:Alq)等に相当する。正孔輸送性の高い物質とは、例えば、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:α−NPD)、N,N’−ビス(3−メチルフェニル)−N,N’−ジフェニル−[1,1’−ビフェニル]−4,4’−ジアミン(略称:TPD)に相当する。正孔注入性の高い物質とは、フタロシアニン、銅フタロシアニン、酸化モリブデン、酸化タングステン、酸化チタン等に相当する。電子輸送性の高い物質とは、例えば、トリス(8−キノリノラト)アルミニウム(略称:Alq)に相当する。電子注入性の高い物質とは、例えば、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF)等のようなアルカリ金属又はアルカリ土類金属の化合物等に相当する。
続いて、有機化合物を含む層787に接するように、導電層771を形成する。導電層771は、スパッタリング法や蒸着法等により形成する。
以上の工程を経て、導電層763、有機化合物を含む層787及び導電層771の積層体789と、導電層764、有機化合物を含む層787及び導電層771の積層体790が完成する。
次に、積層体789、790、アンテナとして機能する導電層786を覆うように、SOG法や液滴吐出法等により、保護層として機能する絶縁層772を形成する。絶縁層772は、ダイヤモンドライクカーボン(DLC)などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料(好ましくはエポキシ樹脂)により形成する。
上記の作製工程を経て、薄膜トランジスタ701〜705と、積層体789、790を含む素子群と、アンテナとして機能する導電層786とを含む第4の層14が完成する。なお、上記の作製工程では、有機化合物を含む層787の耐熱性が強くないため、アンテナとして機能する導電層786を形成する工程の後に、有機化合物を含む層787を形成する工程を行うことを特徴とする。
次に、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部773、774を形成する(図7(A)参照)。
なお、絶縁層772は、第2の層12を露出する開口部773、774を形成した後に、第3の層13と第4の層14を有する積層体が飛散しないように設けたものである。第3の層13と第4の層14を有する積層体は薄く軽いために、開口部773、774を形成後、第2の層12の露出した部分をきっかけとして飛散してしまう場合がある。しかしながら、絶縁層772を形成することで、第4の層14に重みが付き、基板10からの飛散を防止することができる。また、第4の層14は、単体では薄くて軽いが、絶縁層772を形成することで、応力が生じて巻かれた形状になることがなく、ある程度の強度を確保することができる。
次に、第4の層14の表面を、第1のフィルム15に接着させて、第3の層13と第4の層14を有する積層体を基板10から完全に剥離する(図7(B)参照)。続いて、第3の層13と第4の層14を覆うように、第2のフィルム16を接着させ、その後加熱処理と加圧処理の一方又は両方を行って、第4の層14を、第1のフィルム15と第2のフィルム16により封止する(図8参照)。
第1のフィルム15と第2のフィルム16がプラスチックからなる場合、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。
上記の構成において、積層体789、790は、一対の導電層間に、有機化合物を含む層が設けられた素子である。積層体789、790を記憶素子として用いる場合、データの書き込みは、一対の導電層を短絡させることにより行う。また、データの読み出しは、積層体789、790の抵抗値の相違を読み取ることにより行う。積層体789、790は、不揮発性である点、データの書き換えが不可能である点、データの書き込みを行っていない記憶素子がある限り、データの追記が可能である点を特徴とする。また、3層の積層体からなるため、作製が簡単である点を特徴とする。また、積層部分の面積の縮小が容易であるため、高集積化を容易に実現することができる点を特徴とする。なお、導電層763〜765は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層763〜765は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。
また、積層体789、790を発光素子として用いてもよい。積層体789、790を発光素子として用いることにより、半導体装置を表示デバイスとして用いることができる。また、第1のフィルム15と第2のフィルム16として、フレキシブルなものを用いれば、半導体装置は丸めることができるために持ち運びが便利であり、壊れにくく、曲面表示が可能であるという利点がある。従って、携帯機器用のフレキシブルディスプレイ、電子書籍、電子新聞、電子ポスター等として用いることができる。
なお、積層体789、790を発光素子として用いる場合は、導電層763、764、又は導電層771を、透光性を有する材料により形成する。
また、上記の断面構造では、薄膜トランジスタ703、704と積層体789、790が重なるように設けられている。しかし、積層体789、790を発光素子として用いる場合であって、積層体789、790の発する光の方向が薄膜トランジスタ703、704の方向である場合、積層体789、790と、薄膜トランジスタ703、704とが重ならない領域を設ける必要がある。また、積層体789、790が発する光の方向が絶縁層772の方向の場合、絶縁層772は透光性を有する必要がある。
本発明の半導体装置の構成について、図9を参照して説明する。本発明の半導体装置100は、命令解析回路と記憶制御回路を含む回路101、記憶回路103、アンテナ104、電源回路109、復調回路110、変調回路111を有する。半導体装置100は、アンテナ104と電源回路109を必須の構成要素としており、他の要素は、半導体装置100の用途に従って、適宜設けられる。
命令解析回路と記憶制御回路を含む回路101は、復調回路110から入力される信号に基づき、命令の解析、記憶回路103の制御、外部に送信するデータの変調回路111への出力などを行う。
記憶回路103は、記憶素子を含む回路107と、データの書き込みやデータの読み出しを制御する制御回路108を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路103は、有機メモリ、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有する。有機メモリは、構造が単純であるため、作成工程を簡略化することができ、費用を削減することができる。また、構造が単純であるために、積層体の面積を小型化することが容易であり、大容量化(高集積化)を容易に実現することができる。また、不揮発性であり、電池を内蔵する必要がないという長所がある。従って、記憶回路103として、有機メモリを用いることが好ましい。
アンテナ104は、リーダ/ライタ112から供給された搬送波を、交流の電気信号に変換する。また、変調回路111により、負荷変調が加えられる。電源回路109は、アンテナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。
復調回路110は、アンテナ104が変換した交流の電気信号を復調し、復調した信号を、命令解析回路と記憶制御回路を含む回路101に供給する。変調回路111は、命令解析回路と記憶制御回路を含む回路101から供給される信号に基づき、アンテナ104に負荷変調を加える。
リーダ/ライタ112は、アンテナ104に加えられた負荷変調を、搬送波として受信する。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬送波とは、リーダ/ライタ112が発する電磁波である。
上記の通り、無線で電磁波を送受信する機能を有する本発明の半導体装置は、RFID(Radio Frequency IDentification)、RFチップ、RFタグ、ICチップ、ICタグ、ICラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリと呼ばれる。本実施例は、実施の形態1乃至実施の形態3と自由に組み合わせることができる。
本発明の半導体装置25は、電磁波の送信と受信ができるという機能を活用することにより、その用途は広範にわたる。例えば、鍵(図10(A)参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図10(B)参照)、書籍類、容器類(例えば、シャーレ、図10(C)参照)、包装用容器類(包装紙やボトル等)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、装身具(鞄や眼鏡等、図10(D)参照))、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等に貼り付けたり、埋め込んだりして物品に固定される。例えば、紙幣、硬貨、証書類なら、その表面に貼り付けたり、埋め込んだりすることにより固定される。また、書籍類なら、用紙に貼り付けたり、埋め込んだりすることにより固定される。包装容器類なら、包装容器類を構成する有機樹脂に、貼り付けたり、埋め込んだりすることにより固定される。また、半導体装置が含む記憶回路に識別番号を記憶させて、半導体装置に識別機能を持たせることにより、物品管理システム、認証機能システム、流通システム等に活用することにより、システムの高機能化、多機能化、高付加価値化を図ることができる。本実施例は、実施の形態1乃至実施の形態3、実施例1と自由に組み合わせることができる。
本実施例では、実験の結果について説明する。実験には、ガラス基板上に、第1の層、第2の層、第3の層を積層したサンプルを用いた。第1の層は、プラズマCVD法により酸化珪素からなる層を形成した。第2の層は、スパッタリング法によりタングステンからなる層を形成した。第3の層は、エポキシ樹脂からなる層を形成した。
次に、波長266nmのNd:YVOレーザーを用いてレーザー光を照射して、基板を露出させる開口部を形成した。この際、レーザー光の走査速度は15mm/sec、パワーは2.43〜2.68Wとした。
次に、第3の層とフィルムとを接着させて、基板から第3の層を分離することを試みた。その結果、基板から第3の層を分離することができた。なお、前記開口部の形成により第1の層、第2の層及び第3の層の側面が露出されるが、そのうち、第2の層の側面は、第1の層と第3の層の側面よりも後退していた(図1(C)参照)。
上記の実施の形態1において、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部20を形成する工程(以下工程Aと表記、図1(B)参照)と、第4の層14の表面に、第1のフィルム15を接着する工程(以下工程Bと表記、図1(D)参照)と、第1のフィルム15を用いて、基板10から、第3の層13と第4の層14を含む積層体を分離する工程(以下工程Cと表記、図1(D)参照)について説明したが、以下では、工程A、B、Cについて、図11を参照してより詳しく説明する。
まず、少なくとも第2の層12が露出するように、レーザー光を照射して、開口部20を形成する(図11(A)参照)。開口部20が形成されると、第4の層14と第3の層13の一方または両方の端部に歪みが発生する。歪みの発生により、第4の層14と第3の層13の一方または両方の端部が上部に持ち上げられる。つまり、第4の層14と第3の層13の一方または両方の端部が巻き付けられたような状態になる。歪みが発生する方向は、後に分離を行う方向と同じであるため、歪みが発生することにより、後の分離を容易に行うことができる。そのため、第4の層14と第3の層13の一方または両方の層の厚さは、第4の層14と第3の層13の一方または両方に歪みが生じるような厚さにするとよい。なお、歪みの発生は、応力に起因する。また、歪みを発生させるために、第4の層14に、樹脂を含む材料を用いるとよい。
次に、第4の層14の表面に、第1のフィルム15を接着する(図11(B)参照)。
次に、第1のフィルム15を用いて、基板10から、第3の層13と第4の層14を含む積層体を分離する(図11(C)参照)。分離は、第2の層12の内部または/および第2の層12と第3の層13の境界において行われる。また、分離は、開口部20から順に進行していく。つまり、分離は、開口部20が始点となって順に進行していく。
本実施例では、基板上の有機樹脂からなる層の歪み(たわみ)の変位量(μm、縦軸)と基板上の有機樹脂からなる層の位置(mm、横軸)の関係について、図12を参照して説明する。まず、ガラス基板上に、有機樹脂からなる層を30nmの厚さで形成したサンプルを3つ(サンプルA、B、C)形成した。有機樹脂からなる層は、エポキシ樹脂を用いて、スクリーン印刷法により形成した。
続いて、サンプルAは、加熱炉を用いて、110℃で10分間、加熱処理を行った。サンプルBは、加熱炉を用いて、110℃で10分間、加熱処理を行い、その後、水中に4時間放置した。サンプルCは、加熱炉を用いて、110℃で10分間、加熱処理を行い、次に、水中に4時間放置し、続いて、加熱炉を用いて、110℃で10分間、加熱処理を行った。
続いて、サンプルA〜Cのエポキシ樹脂の歪みの変位量を、レーザー変位計を用いて測定した。その結果、サンプルAは、最大で120μmの歪みが発生していた。サンプルBは、最大で20μmの歪みが発生していた。サンプルCは、最大で130μmの歪みが発生していた。
サンプルAの結果から、エポキシ樹脂からなる層は、加熱処理を行うことにより、歪みが発生することがわかった。このような歪みは、後の分離処理を容易に行うことを手助けするものである。
また、サンプルBの結果から、サンプルを水中に放置すると、エポキシ樹脂からなる層が水分を吸収し、歪みの変化量が減少することがわかった。そのため、エポキシ樹脂からなる層が水分を吸収した場合、後の分離処理を容易に行うことが困難になることが分かった。
また、サンプルCの結果から、サンプルを水中に放置した後、再度加熱処理を行うことにより、吸収した水分が放出され、再び、歪みが発生することがわかった。そのため、有機樹脂からなる層が水分を吸収した場合、再度加熱処理を行った後に、分離処理を行うとよい。
本発明の半導体装置の作製方法について説明する図(実施の形態1)。 本発明の半導体装置の作製方法について説明する図(実施の形態1)。 本発明の半導体装置の作製方法について説明する図(実施の形態2)。 本発明の半導体装置の作製方法について説明する図(実施の形態2)。 本発明の半導体装置の作製方法について説明する図(実施の形態3)。 本発明の半導体装置の作製方法について説明する図(実施の形態3)。 本発明の半導体装置の作製方法について説明する図(実施の形態3)。 本発明の半導体装置の作製方法について説明する図(実施の形態3)。 本発明の半導体装置について説明する図(実施例1)。 本発明の半導体装置を用いた物品を示す図(実施例2)。 本発明の半導体装置の作製方法について説明する図(実施例4)。 実験の結果を示すグラフ(実施例5)。

Claims (7)

  1. 基板上に、金属を含む第1の層を形成し、
    前記第1の層上に、無機材料を含む第2の層を形成し、
    前記第2の層上に、薄膜トランジスタを含む第3の層を形成し、
    前記第3の層上に、樹脂を含む第4の層を形成し、
    レーザー光を照射することにより、少なくとも前記第1の層が露出するように、前記第2の層、前記第3の層及び前記第4の層に開口部を形成し、
    前記第4の層上に、樹脂を含む第5の層を形成し、
    前記基板から、前記第3の層と前記第5の層を分離し、
    前記開口部において、前記第1の層の側面は後退していることを特徴とする半導体装置の作製方法。
  2. 基板上に、第1の無機材料を含む第1の層を形成し、
    前記第1の層上に、金属を含む第2の層を形成し、
    前記第2の層上に、第2の無機材料を含む第3の層を形成し、
    前記第3の層上に、薄膜トランジスタを含む第4の層を形成し、
    前記第4の層上に、樹脂を含む第5の層を形成し、
    レーザー光を照射することにより、少なくとも前記第2の層が露出するように、前記第3の層、前記第4の層及び前記第5の層に開口部を形成し、
    前記第5の層上に、樹脂を含む第6の層を形成し、
    前記基板から、前記第4の層と前記第6の層を分離し、
    前記開口部において、前記第2の層の側面は後退していることを特徴とする半導体装置の作製方法。
  3. 請求項1において、
    前記第1の層の内部又は前記第1の層と前記第2の層の間を境界として、前記基板から、前記第3の層と前記第5の層を分離することを特徴とする半導体装置の作製方法。
  4. 請求項1において、
    前記第3の層は、アンテナとして機能する導電層を有することを特徴とする半導体装置の作製方法。
  5. 請求項2において、
    前記第2の層の内部又は前記第2の層と前記第3の層の間を境界として、前記基板から、前記第4の層と前記第6の層を分離することを特徴とする半導体装置の作製方法。
  6. 請求項2において、
    前記第4の層は、アンテナとして機能する導電層を有することを特徴とする半導体装置の作製方法。
  7. 請求項1乃至請求項6のいずれか一項において、
    前記金属として、タングステン又はモリブデンを含む層を形成することを特徴とする半導体装置の作製方法。
JP2006138567A 2005-05-20 2006-05-18 半導体装置の作製方法 Expired - Fee Related JP5089082B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006138567A JP5089082B2 (ja) 2005-05-20 2006-05-18 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005148405 2005-05-20
JP2005148405 2005-05-20
JP2006138567A JP5089082B2 (ja) 2005-05-20 2006-05-18 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006352100A JP2006352100A (ja) 2006-12-28
JP2006352100A5 JP2006352100A5 (ja) 2009-04-23
JP5089082B2 true JP5089082B2 (ja) 2012-12-05

Family

ID=37647561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138567A Expired - Fee Related JP5089082B2 (ja) 2005-05-20 2006-05-18 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5089082B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5268395B2 (ja) 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4378672B2 (ja) * 2002-09-03 2009-12-09 セイコーエプソン株式会社 回路基板の製造方法
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP4566578B2 (ja) * 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP3877707B2 (ja) * 2003-05-23 2007-02-07 統寶光電股▲分▼有限公司 薄膜装置のプラスチック基板への転写方法及びこれを用いた可撓性液晶ディスプレイの製造方法

Also Published As

Publication number Publication date
JP2006352100A (ja) 2006-12-28

Similar Documents

Publication Publication Date Title
US7989317B2 (en) Manufacturing method of semiconductor device
US8546210B2 (en) Semiconductor device and method for manufacturing the same
TWI564962B (zh) 半導體裝置
CN1925109B (zh) 半导体器件的制造方法
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
CN102156901B (zh) 包括半导体器件的纸及具有该纸的物品
JP5376706B2 (ja) 半導体装置の作製方法
TW200845325A (en) Semiconductor device and manufacturing method thereof
KR101443176B1 (ko) 반도체 장치 및 그것의 제작 방법
JP4916680B2 (ja) 半導体装置の作製方法、剥離方法
JP5331917B2 (ja) 半導体装置
CN1976011B (zh) 半导体装置的制造方法
JP5296360B2 (ja) 半導体装置およびその作製方法
JP5089082B2 (ja) 半導体装置の作製方法
CN101233531B (zh) 半导体装置的制造方法
JP2006093678A (ja) 無線チップ及びその作製方法
JP5352048B2 (ja) 半導体装置の作製方法
JP5159053B2 (ja) 半導体装置
JP2007173782A (ja) レーザ照射装置
JP5004503B2 (ja) 半導体装置
JP2007043115A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees