JP5331917B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5331917B2 JP5331917B2 JP2012098338A JP2012098338A JP5331917B2 JP 5331917 B2 JP5331917 B2 JP 5331917B2 JP 2012098338 A JP2012098338 A JP 2012098338A JP 2012098338 A JP2012098338 A JP 2012098338A JP 5331917 B2 JP5331917 B2 JP 5331917B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- transistor
- substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
のに相当する。
ような半導体装置は、RFID(Radio Frequency IDentific
ation)、RFチップ、RFタグ、ICチップ、ICタグ、ICラベル、無線チップ
、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれ(例えば、
特許文献1参照)、既に一部の分野において、導入が開始されている。
。そして、トランジスタとアンテナの両者が設けられた基板を用いる場合と、トランジス
タが設けられた第1の基板とアンテナが設けられた第2の基板を用いる場合の2つに大別
される。この2つのタイプは、多くの場合において、周波数帯で使い分けされる。例えば
、通信距離を長くすることためには、アンテナの占有面積を大きくする必要がある。従っ
て、そのような場合には、トランジスタが設けられた第1の基板とアンテナが設けられた
第2の基板を用いる。
ステムの高機能化、多機能化、高付加価値化のために活用される場合が多い。そこで、物
品への実装を容易にし、より多くの分野での導入を開始するために、本発明は、さらなる
小型化、薄型化、軽量化を実現した半導体装置の提供を課題とする。
板を用いる半導体装置において、作製時間を短縮し、歩留まりを向上することができる半
導体装置の作製方法の提供を課題とする。
に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に電気的に接
続された第1の導電層(ソース配線又はドレイン配線に相当)と、絶縁層及び第1の導電
層上に選択的に設けられた第1の樹脂層と、第1の樹脂層に設けられた開口部を介して、
第1の導電層に電気的に接続された導電性粒子を含む層と、第2の樹脂層及びアンテナと
して機能する第2の導電層が設けられた基板とを有する。
導電層に電気的に接続されている。また、第2の樹脂層は、第1の樹脂層上に設けられて
いる。
む層を介して、第1の導電層に電気的に接続されている。また、第2の樹脂層は、第1の
樹脂層上に設けられている。
に設けられた開口部を介して、トランジスタのソース領域又はドレイン領域に電気的に接
続された第1の導電層(ソース配線又はドレイン配線に相当)と、絶縁層及び第1の導電
層上に選択的に設けられた第1の樹脂層と、第1の樹脂層に設けられた開口部を介して、
第1の導電層に接するように設けられた第1の導電性粒子を含む層と、基板とを有する。
基板上には、第2の樹脂層、アンテナとして機能する第2の導電層及び第2の導電性粒子
を含む層が設けられている。第2の導電層は、第2の導電性粒子を含む層、第2の樹脂層
及び第1の導電性粒子を含む層を介して、第1の導電層に電気的に接続されている。第2
の樹脂層は、第1の樹脂層上に設けられている。
。
トランジスタを形成する工程と、トランジスタ上に絶縁層を形成する工程と、絶縁層に開
口部を形成してトランジスタのソース領域又はドレイン領域に電気的に接続される第1の
導電層を形成する工程と、絶縁層及び第1の導電層上に第1の樹脂層を選択的に形成する
工程とを有する。
、第1の導電層に接するように導電性粒子を含む層を選択的に形成する工程と、アンテナ
として機能する第2の導電層が設けられた第2の基板上に第2の樹脂層を選択的に形成す
る工程と、導電性粒子を含む層を介して第1の導電層と第2の導電層を電気的に接続させ
ると共に、第2の基板を用いて、第1の基板からトランジスタを含む積層体を分離する工
程とを有する。
、少なくとも剥離層の一部が露出するような開口部を形成する工程と、第1の導電層に接
するように導電性粒子を含む層を形成する工程と、導電性粒子を含む層を介して第1の導
電層と第2の基板上に設けられたアンテナとして機能する第2の導電層を電気的に接続さ
せると共に、第2の基板を用いて、第1の基板からトランジスタを含む積層体を分離する
工程とを有する。
トランジスタを形成する工程と、トランジスタ上に絶縁層を形成する工程と、絶縁層に開
口部を形成してトランジスタのソース領域又はドレイン領域に電気的に接続される第1の
導電層を形成する工程と、絶縁層及び第1の導電層上に第1の樹脂層を選択的に形成する
工程とを有する。
る工程と、少なくとも剥離層の一部が露出するような開口部を形成する工程と、アンテナ
として機能する第2の導電層が設けられた第2の基板に第2の樹脂層を選択的に形成する
工程と、第2の樹脂層と導電性粒子を含む層を介して第1の導電層と第2の導電層を電気
的に接続させると共に、第2の基板を用いて、第1の基板からトランジスタを含む積層体
を物理的力で分離する工程とを有する。
選択的に形成する工程と、少なくとも剥離層の一部が露出するような開口部を形成する工
程と、アンテナとして機能する第2の導電層が設けられた第2の基板に第2の導電性粒子
を含む層と第2の樹脂層を形成する工程と、第1の導電性粒子を含む層、第2の導電性粒
子を含む層及び第2の樹脂層を介して第1の導電層と第2の導電層を電気的に接続させる
と共に、第2の基板を用いて、第1の基板からトランジスタを含む積層体を分離する工程
とを有する。
含む層を形成する。
。その際、レーザーは、紫外領域である1〜380nmの波長の固体レーザーを用いると
よい。好ましくは、1〜380nmの波長のNd:YVO4レーザーを用いるとよい。紫
外領域の波長のNd:YVO4レーザーは、他の高波長側のレーザービームに比べ、基板
に光が吸収されやすく、アブレーション加工が容易であるからである。このように、レー
ザービームの照射を用いる本発明は、フォトリソグラフィ法のように複数の工程を必要と
せずに、開口部を形成することができる。従って、作製時間を短縮し、歩留まりを向上さ
せることができる。
の内部、又は剥離層と剥離層に接する層を境界として、第2の基板を用いて、第1の基板
からトランジスタを含む積層体を分離することを特徴とする。このように、第2の基板を
用いることで、容易にかつ短時間で分離することができる。
において、トランジスタを含む積層体が設けられた第1の基板と、アンテナが設けられた
第2の基板とを貼り付けるが、本発明では、第1の基板からトランジスタを含む積層体を
分離し、その分離した積層体を第2の基板に貼り付けた半導体装置を提供することを特徴
とする。上記特徴により、小型化、薄型化、軽量化を実現することができる。
れた第1の導電層と、第2の基板上の第2の導電層とを接続させるとともに、第2の基板
を用いて、第1の基板からトランジスタを含む積層体の分離を行う。つまり、本発明では
、第1の導電層と第2の導電層を接続させる工程と、第1の基板からトランジスタを含む
積層体の分離を行う工程とを同時(ほぼ同時)に行うことを特徴とする。上記特徴により
、作製時間を短縮し、歩留まりを向上させることができる。また、第1の基板からの積層
体の分離の工程の際、第2の基板を活用して行うことにより、容易にかつ短時間で分離す
ることができる。
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる。
本発明の半導体装置の作製方法について、図1〜4の断面図と図5、6の上面図を参照し
て説明する。なお、図1(B)、図2(A)、図2(B)は、図5(A)〜(C)の上面
図の点Aから点Bの断面図に相当する。また、図2(C)、図3(B)は、図6(B)、
(C)の上面図の点Aから点Bの断面図に相当する。
層11上に剥離層12を形成する。次に、剥離層12上に絶縁層13を形成する。
適には、基板10として、ガラス基板やプラスチック基板を用いるとよい。ガラス基板や
プラスチック基板は、1辺が1メートル以上のものを作成することが容易であり、また、
四角形状等の所望の形状のものを作成することが容易であるからである。そのため、例え
ば、四角形状で、1辺が1メートル以上のガラス基板やプラスチック基板を用いると、生
産性を大幅に向上させることができる。このような利点は、円形で、最大で直径が30セ
ンチ程度のシリコン基板を用いる場合と比較すると、大きな優位点である。
素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物などを形成する。絶縁層
11は、基板10からの不純物元素が上層に侵入してしまうことを防止する役目を担う。
絶縁層11は、必要がなければ、形成しなくてもよい。
リブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(N
i)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、
ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪
素(Si)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材
料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結
晶、多結晶のいずれの場合でもよい。
モリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステン
の窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化物
、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の酸
化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成す
る。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデン
の合金に相当する。
タングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステンの酸
化物、タングステンの窒化物、タングステンの窒化酸化物、モリブデンの酸化物、タング
ステンとモリブデンの混合物の酸化物、タングステンの酸化窒化物、モリブデンの酸化窒
化物、タングステンとモリブデンの混合物の酸化窒化物を形成する。
合、まず、剥離層12としてタングステンを含む層を形成し、その上に、絶縁層13とし
て、珪素の酸化物を含む層を形成することにより、タングステンを含む層と珪素の酸化物
を含む層との間に、タングステンの酸化物を含む層が形成されることを活用してもよい。
これは、タングステンの窒化物、タングステンの酸化窒化物、タングステンの窒化酸化物
を含む層等を形成する場合も同様であり、タングステンを含む層を形成後、その上に珪素
の窒化物を含む層、酸素を含む窒化珪素層、窒素を含む酸化珪素層を形成するとよい。
4上に絶縁層15〜17を形成する。次に、絶縁層15〜17に開口部を形成して、複数
のトランジスタ14の各々のソース領域又はドレイン領域に接続された導電層18〜27
を形成する。
導電層52を有する。半導体層50は、ソース領域又はドレイン領域として機能する不純
物領域53、55、チャネル形成領域54を有する。不純物領域53、55には、N型又
はP型を付与する不純物元素が添加されている。具体的には、N型を付与する不純物元素
(周期表第15族に属する元素、例えばリン(P)、砒素(As))、P型を付与する不
純物元素(周期表第13族に属する元素、例えばボロン(B))が添加されている。不純
物領域56はLDD(Lightly Doped Drain)領域である。なお、複
数のトランジスタ14の各々は、半導体層50上にゲート絶縁層51が設けられ、ゲート
絶縁層51上に導電層52が設けられたトップゲート型、導電層52上にゲート絶縁層5
1が設けられ、ゲート絶縁層51上に半導体層50が設けられたボトムゲート型のどちら
のタイプでもよい。
構成に制約されない。基板10上に設けられる素子は、半導体装置の用途によって適宜調
整するとよい。例えば、電磁波を送受信する機能をもたせた半導体装置を形成する場合、
基板10上に複数のトランジスタのみ、又は基板10上に複数のトランジスタとアンテナ
として機能する導電層を形成するとよい。また、データを記憶する機能をもたせた半導体
装置を形成する場合、基板10上に複数のトランジスタと記憶素子(例えば、トランジス
タ、メモリトランジスタ等)も形成するとよい。また、回路を制御する機能や信号を生成
する機能等をもたせた半導体装置(例えば、CPU、信号生成回路等)を形成する場合、
基板10上にトランジスタを形成するとよい。また、上記以外にも、必要に応じて、抵抗
素子や容量素子などの他の素子を形成するとよい。
ラス)法、液滴吐出法等を用いて、無機材料又は有機材料により形成する。なお、上記の
構成では、複数のトランジスタ14上に3層の絶縁層(絶縁層15〜17)を形成してい
るが、本発明はこの構成に制約されない。複数のトランジスタ14上に設けられる絶縁層
の数は特に制約されない。
アルミニウム(Al)、ネオジウム(Nd)等から選択された元素、又はこれらの元素を
主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。
とした層を形成し、その後、基板10の他方の面(複数のトランジスタ14を形成してい
ない面)を、研削装置を用いて研削してもよい。研削装置は、例えば、砥石に相当する。
続いて、研削した基板10の他方の面(複数のトランジスタ14を形成していない面)を
、研磨装置を用いて研磨してもよい。研磨装置は、例えば研磨パッド、研磨砥粒(例えば
酸化セリウム等)に相当する。なお、研削工程と研磨工程の後は、必要に応じて、ゴミを
除去するための洗浄工程、乾燥工程の一方又は両方を行ってもよい。
、図5(A)参照)。この際、導電層19、26が露出するように、樹脂層28を選択的
に形成する。樹脂層28は、スクリーン印刷法、液滴吐出法(例えば、インクジェット法
)、フォトリソグラフィ法(例えば、露光によるパターニング、ドライエッチング、ウエ
ットエッチング)等を用いて、選択的に、かつ均一に形成する。これらの方法のうち、好
適には、スクリーン印刷法を用いるとよい。これは、スクリーン印刷法は、処理時間が短
く、装置が安価であるからである。なお、図示する構成では、導電層19、26と樹脂層
28とは重なっていないが、導電層19、26と樹脂層28とが一部重なる構成としても
よい。樹脂層28は、絶縁性の樹脂を、5〜200μm、好適には15〜35μmの厚さ
で形成する。絶縁性の樹脂とは、例えば、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂
などである。また、樹脂層28として接着性を有する材料を用いてもよい。
)、図5(B)参照)。この工程は、フォトリソグラフィ法、レーザービームの照射等に
より行うが、好ましくは、レーザービーム照射を用いるとよい。レーザービームを用いる
と、処理時間が短いからである。レーザービームは、基板10、剥離層12、絶縁層11
、13、15〜17、樹脂層28に対して照射される。また、レーザービームは、樹脂層
28の表面に照射される。開口部29は、少なくとも、剥離層12の一部が露出するよう
に形成される。そのため、少なくとも、絶縁層13、15〜17、樹脂層28には、開口
部29が設けられる。図示する構成では、レーザービームが、基板10にまで達した場合
を示す。また、基板10を6つに分割した場合を示す。
れている。レーザーは、媒質により分類すると、気体レーザー、液体レーザー、固体レー
ザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、X線レ
ーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気
体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いると
よい。
ゴンイオンレーザーがある。エキシマレーザーは、希ガスエキシマレーザー、希ガスハラ
イドエキシマレーザーがある。希ガスエキシマレーザーは、アルゴン、クリプトン、キセ
ノンの3種類の励起分子による発振がある。アルゴンイオンレーザーは、希ガスイオンレ
ーザー、金属蒸気イオンレーザーがある。
液体レーザーと有機キレートレーザーは、固体レーザーに利用されているネオジムなどの
希土類イオンをレーザー媒質として利用する。
固体の母体とは、結晶又はガラスである。結晶とは、YAG(イットリウム・アルミニウ
ム・ガーネット結晶)、YLF、YVO4、YAlO3、サファイア、ルビー、アレキサ
ンドライドである。また、活性種とは、例えば、3価のイオン(Cr3+、Nd3+、Y
b3+、Tm3+、Ho3+、Er3+、Ti3+)である。
用いることができる。なお、前記レーザから射出されるレーザービームの照射条件、例え
ば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、複数のトランジス
タ14を含む積層体の厚さなどを考慮して適宜調整する。
徴としている。アブレーション加工とは、レーザービームを照射した部分、つまり、レー
ザービームを吸収した部分の分子結合が切断されて、光分解し、気化する現象を用いた加
工である。つまり、本発明では、レーザービームを照射して、基板10、剥離層12、絶
縁層11、13、15〜17、樹脂層28のある部分の分子結合を切断し、光分解し、気
化させることにより、開口部29を形成している。
)の波長の固体レーザーを用いるとよい。好ましくは、1〜380nmの波長のNd:Y
VO4レーザーを用いるとよい。1〜380nmの波長のNd:YVO4レーザーは、他
の高波長側のレーザービームに比べ、基板に光が吸収されやすく、アブレーション加工が
可能であるからである。また、加工部の周辺に影響を与えず、加工性がよいからである。
する(図2(B)、図5(C)参照)。導電性粒子を含む層31、32は、スクリーン印
刷法、液滴吐出法、フォトリソグラフィ法、ディスペンス法等を用いて形成する。導電性
粒子を含む層31、32として、金粒子、銀粒子等を含む層を形成するが、好ましくは、
抵抗が低い銀の粒子を含む層を形成するとよい。導電性粒子を含む層31、32は、後に
設ける基板36下方の導電層40に接続できるような厚さで形成する。
1が設けられた基板36を準備する(図2(C)、図6(A)参照)。導電層40、容量
素子41の各々は、スクリーン印刷法、液滴吐出法、フォトリソグラフィ法、スパッタ法
、CVD法などを用いて形成する。なお、導電層40と容量素子41とは並列に接続され
ている。並列に接続された導電層40と容量素子41を動作周波数に共振させることによ
って必要な電力を得ることができる。ここでは、導電層40と容量素子41とをあわせて
アンテナとよび、導電層40と容量素子41とに用いられている導電層をアンテナとして
機能する導電層とよぶ。
択的に形成する(図2(C)、図6(B)参照)。なお、保護層は、樹脂層ではなく、基
板や液状のレジスト材料等を用いて形成してもよい。また、樹脂層35として、接着性を
有する材料を用いてもよい。
気的に接続させると共に、樹脂層28上に、基板36を設ける(図3(A)参照)。次に
、基板36を用いて、基板10から、複数のトランジスタ14を含む積層体を分離する(
図3(B)、図6(C)参照)。導電層19、26と、導電層40は、フリップチップボ
ンダー、ダイボンダー、ACF(Anisotropic. Conductive F
ilm)貼り付け機、圧着機等により、加圧処理と加熱処理の一方又は両方を行うことに
より、電気的に接続される。なお、基板10からの、複数のトランジスタ14を含む積層
体の分離は、剥離層12の内部、又は剥離層12と絶縁層13を境界として行われる(図
3(B))。図示する構成では、基板10からの、複数のトランジスタ14を含む積層体
の分離は、剥離層12と絶縁層13を境界として行われた場合を示す。また、樹脂層28
又は樹脂層35として接着性を有する材料を用いると、基板36と複数のトランジスタ1
4を含む積層体との接着性が高まり、基板10と複数のトランジスタ14を含む積層体と
の分離工程を簡単に行うことができる。
配線又はドレイン配線として機能する導電層19、26に電気的に接続されるように設け
た後に、導電層40、容量素子41が設けられた基板36を樹脂層28上に設けて導電層
19、26と、導電層40とを電気的に接続させる構成を示しているがこの形態に限定さ
れない。基板36上に形成された導電層40上に導電性粒子を含む層31、32を形成し
た後に、基板36を樹脂層28上に設けて、導電層19、26と、導電層40とを電気的
に接続させる構成としてもよい。また、導電層19、26上と導電層40上の両方に導電
性粒子を含む層を設ける構成としてもよい。
参照)。具体的には、基板36と絶縁層13の一方又は両方の表面に、新たに、基板を設
ける。図示する構成では、基板36の表面に基板37を設け、絶縁層13の表面に基板3
8を設けることにより、複数のトランジスタ14を含む積層体を、基板37、38により
封止している。
る基板である。基板37、38の各々の基材の材料は、ポリエチレン、ポリプロピレン、
ポリスチレン、AS樹脂(アクリルニトリルとスチレンが重合した樹脂)、ABS樹脂(
アクリルニトリル、ブタジエン、スチレンの三つが重合した樹脂)、メタクリル樹脂(ア
クリルともいう)、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、
変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエチレンテレフタレー
ト、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミ
ドイミド、ポリメチルペンテン、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ
樹脂、ジアリルフタレート樹脂、不飽和ポリエステル樹脂、ポリイミド、ポリウレタン等
の材料、繊維質の材料(例えば紙)を用いることができる。フィルムは、単層のフィルム
でもよいし、複数のフィルムが積層したフィルムでもよい。また、その表面には、接着層
が設けられていてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接
着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム
系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。
ていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つこと
ができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングさ
れていてもよい。コーティングした材料が静電気をチャージし、薄膜集積回路を静電気か
ら保護することができる。また、その表面は、炭素を主成分とする材料(例えば、ダイヤ
モンドライクカーボン)によりコーティングされていてもよい。コーティングにより強度
が増し、半導体装置の劣化や破壊を抑制することができる。また、基板37、38は、前
記基材の材料(例えば樹脂)と、二酸化珪素や導電性材料や炭素を主成分とする材料とを
混ぜ合わせた材料により形成してもよい。
各々の表面の層、又は基板37、38の各々の表面の接着層を加熱処理によって溶かすこ
とにより行われる。また必要に応じて、加圧処理を行って接着される。
上記の本発明の半導体装置の作製方法において、作製工程の順番を変えてもよい。そこで
以下には、作製工程の順番を変えた場合の一例について、図1、3、4、7を用いて説明
する。
2上に絶縁層13を形成する(図1(A)参照)。次に、絶縁層13上に複数のトランジ
スタ14を形成し、複数のトランジスタ14上に絶縁層15〜17を形成する。次に、絶
縁層15〜17に開口部を形成して、複数のトランジスタ14の各々のソース領域又はド
レイン領域に接続された導電層18〜27を形成する。次に、絶縁層17と導電層18〜
27上に、樹脂層28を選択的に形成する(図1(B)参照)。この際、導電層19、2
6が露出するように、樹脂層28を形成する。
電層19、26が露出するように、樹脂層35を形成する。樹脂層35は、スクリーン印
刷法、液滴吐出法等を用いて、選択的、かつ均一に形成する。これらの方法のうち、スク
リーン印刷法を用いることが好適である。これは、スクリーン印刷法は、処理時間が短く
、装置も安価であるからである。樹脂層35は、異方性導電ペースト又は絶縁性の樹脂を
、5〜150μm、好適には30〜50μm形成する。
)。次に、導電層19、26上に、導電性粒子を含む層31、32を形成する(図7(C
)参照)。
を含む層31、32を介して、導電層19、26と、導電層40とを電気的に接続させる
と共に、樹脂層35上に、基板36を設ける(図3(A)参照)。続いて、基板36を用
いて、基板10から、複数のトランジスタ14を含む積層体を分離する(図3(B)参照
)。次に、必要に応じて、複数のトランジスタ14を含む積層体を基板により封止する(
図4参照)。具体的には、基板36と絶縁層13の一方又は両方の表面に、新たに、基板
を設ける。本実施の形態は、他の実施の形態、他の実施例と自由に組み合わせることがで
きる。
本発明の半導体装置の作製方法について、図1、8〜10を参照して説明する。
2上に絶縁層13を形成する(図1(A)参照)。次に、絶縁層13上に複数のトランジ
スタ14を形成し、複数のトランジスタ14上に絶縁層15〜17を形成する。次に、絶
縁層15〜17に開口部を形成して、複数のトランジスタ14の各々のソース領域又はド
レイン領域に接続された導電層18〜27を形成する。
参照)。次に、導電層19、26に接するように、導電性粒子を含む層42、43を選択
的に形成する。導電性粒子を含む層42、43は、スクリーン印刷法、液滴吐出法、フォ
トリソグラフィ法、ディスペンス法等を用いて、選択的に、かつ均一に形成する。これら
の方法のうち、好適には、スクリーン印刷法を用いるとよい。これは、スクリーン印刷法
は、処理時間が速く、装置が安価であるからである。導電性粒子を含む層42、43は、
6〜200μm、好適には40〜70μmの厚さで形成する。導電性粒子を含む層42、
43は、樹脂層28の上面より高く形成することが好ましい。導電性粒子を含む層42、
43は、導電性材料を含む樹脂により形成する。例えば、銀、金、はんだを含む樹脂によ
り形成する。好ましくは、抵抗値の低い銀を含む樹脂により形成する。
)参照)。
0に接するように、導電性粒子を含む層45、46を形成する。続いて、導電層40、基
板36及び導電性粒子を含む層45、46を覆うように、樹脂層44を形成する。なお、
後に、樹脂層44を用いるのみで、導電性粒子を含む層42、43と電気的に接続するこ
とができれば、導電性粒子を含む層45、46は設けなくてもよい。
印刷法等を用いて、選択的に、かつ均一に形成する。導電性粒子を含む層45、46は、
5〜200μm、好適には40〜80μmの厚さで形成する。
る。これらの方法のうち、好適には、スクリーン印刷法を用いるとよい。樹脂層44は、
異方性導電材料又は絶縁性の樹脂材料を、5〜150μm、好適には30〜50μmの厚
さで形成する。異方性導電材料とは、導電性粒子を含む材料である。
して、導電層19、26と、導電層40が電気的に接続するように、樹脂層28上に、基
板36を設ける(図9(B)参照)。図示する構成では、樹脂層44は、異方性導電層に
相当する場合を示す。従って、導電性粒子を含む層42、43と導電性粒子を含む層45
、46の間に、樹脂層44が設けられている。仮に、樹脂層44が、絶縁性の樹脂に相当
する場合、導電性粒子を含む層42、43と導電性粒子を含む層45、46の間には、樹
脂層44を設けないようにする。
する(図10(A)参照)。
0(B)参照)。具体的には、基板36と絶縁層13の一方又は両方の表面に、新たに、
基板を設ける。図示する構成では、基板36の表面に基板37を設け、絶縁層13の表面
に基板38を設けることにより、複数のトランジスタ14を含む積層体を、基板37、3
8により封止している。本実施の形態は、他の実施の形態、他の実施例と自由に組み合わ
せることができる。
導電層が設けられた基板は、例えば、以下の2つのようなものがある。
ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PC(ポリカー
ボネート)、PES(ポリエーテルサルフォン)などから形成されている。導電層62は
、銅、銀などにより形成されている。また、導電層62の露出している部分は、酸化防止
のため金などによりメッキが施されている。
基板又は絶縁性の樹脂と同じ材料を用いて、単層又は積層して形成することができる。基
板はポリイミド、PET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタ
レート)、PC(ポリカーボネート)、PES(ポリエーテルサルフォン)に相当する。
絶縁性の樹脂は、液状レジストやエポキシ樹脂、シリコン樹脂、合成ゴム系樹脂に相当す
る。本実施例は、他の実施の形態、他の実施例と自由に組み合わせることができる。
00は、演算処理回路101、記憶回路103、アンテナ104、電源回路109、復調
回路110、変調回路111を有する。半導体装置100は、アンテナ104と電源回路
109を必須の構成要素としており、他の要素は、半導体装置100の用途に従って、適
宜設けられる。
回路103の制御、外部に送信するデータの変調回路111への出力などを行う。
する制御回路を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号が
記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶
回路103は、有機メモリ、DRAM(Dynamic Random Access
Memory)、SRAM(Static Random Access Memory
)、FeRAM(Ferroelectric Random Access Memo
ry)、マスクROM(Read Only Memory)、PROM(Progra
mmable Read Only Memory)、EPROM(Electrica
lly Programmable Read Only Memory)、EEPRO
M(Electrically Erasable Programmable Rea
d Only Memory)及びフラッシュメモリから選択された一種又は複数種を有
する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有する。有
機メモリは、構造が単純であるため、作成工程を簡略化することができ、費用を削減する
ことができる。また、構造が単純であるために、積層体の面積を小型化することが容易で
あり、大容量化を容易に実現することができる。また、不揮発性であり、電池を内蔵する
必要がないという長所がある。従って、記憶回路103として、有機メモリを用いること
が好ましい。
換する。また、変調回路111により、負荷変調が加えられる。電源回路109は、アン
テナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供
給する。
、演算処理回路101に供給する。変調回路111は、演算処理回路101から供給され
る信号に基づき、アンテナ104に負荷変調を加える。
る。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬送
波とは、リーダ/ライタ112が発する電磁波である。本実施例は、他の実施の形態、他
の実施例と自由に組み合わせることができる。
、様々なシステムに用いることができる。物品とは、例えば、鍵(図13(A)参照)、
紙幣、硬貨、有価証券類、無記名債券類、証書類(免許証や住民票等)、書籍類、容器類
(シャーレ等、図13(B)参照)、装身具(鞄や眼鏡等、図13(C)参照)、包装用
容器類(包装紙やボトル等、図13(D)参照)、記録媒体(ディスクやビデオテープ等
)、乗物類(自転車等)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表
示装置、テレビジョン装置、携帯端末等)等である。本発明の半導体装置1301は、上
記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。
システム、書籍管理システム等であり、本発明の半導体装置を用いることにより、システ
ムの高機能化、多機能化、高付加価値化を図ることができる。例えば、本発明の半導体装
置を身分証明証の内部に設けておき、なおかつ、建物の入り口などに、リーダ/ライタ1
21を設けておく(図13(E)参照)。リーダ/ライタ121は、各人が所有する身分
証明証内の認証番号を読み取り、その読み取った認証番号に関する情報を、コンピュータ
122に供給する。コンピュータ122は、リーダ/ライタ121から供給された情報に
基づき、入室又は退室を許可するか否かを判断する。このように、本発明の半導体装置を
用いることにより、セキュリティが確保され、高機能化、高付加価値化を実現した入退室
管理システムを提供することができる。本実施例は、他の実施の形態、他の実施例と自由
に組み合わせることができる。
2上に絶縁層553を形成する。次に、絶縁層553上に、半導体層554を形成する。
次に、半導体層554上にゲート絶縁層555を形成する。
LPCVD法、プラズマCVD法等により非晶質半導体層を形成する。続いて、非晶質半
導体層をレーザー結晶化法、RTA法(Rapid Thermal Anneal)、
ファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化
法、又は結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせ
た方法等により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体
層を所望の形状にパターニングして形成する。
しくは10MHz以上の周波数で発振するレーザービームを照射する結晶化法とを組み合
わせて形成するとよい。連続発振レーザービーム若しくは10MHz以上の周波数で発振
するレーザービームを半導体層554に照射することで、結晶化された半導体層554の
表面を平坦なものとすることができる。また、半導体層554の表面を平坦化することに
より、ゲート絶縁層555を薄膜化することができる。また、ゲート絶縁層555の耐圧
を向上させることに寄与する。
表面を酸化又は窒化することで形成してもよい。例えば、He、Ar、Kr、Xeなどの
希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを導入したプラズマ
処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子
温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素
ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合も
ある)によって、半導体層554の表面を酸化又は窒化することができる。つまり、この
ような高密度プラズマを用いた処理により、1〜20nm、代表的には5〜10nmの絶
縁層が半導体層554に形成される。この場合の反応は、固相反応であるため、当該絶縁
層と半導体層554との界面準位密度はきわめて低くすることができる。このような、高
密度プラズマ処理は、半導体層(結晶性シリコン、或いは多結晶シリコン)を直接酸化(
若しくは窒化)するため、形成されるゲート絶縁層の厚さのばらつきをきわめて小さくす
ることができる。また、結晶性シリコンの結晶粒界でも、強く酸化されることがないため
、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で、半導体層5
54の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることな
く、均一性が良く、界面準位密度が低いゲート絶縁層555を形成することができる。
てもよいし、それに加えて、プラズマや熱反応を利用したCVD法で酸化シリコン、酸窒
化シリコン、窒化シリコンなどの絶縁層を堆積し、積層させても良い。いずれにしても、
高密度プラズマで形成した絶縁膜をゲート絶縁層555の一部又は全部に含むトランジス
タは、特性のばらつきを小さくすることができる。
ムを照射しながら、一方向に走査して結晶化させた半導体層554は、そのビームの走査
方向に結晶が成長する特性がある。その走査方向をチャネル長方向(チャネル形成領域が
形成されたときにキャリアが流れる方向)に合わせてトランジスタを配置し、なおかつ、
ゲート絶縁層の作製方法に上記の方法を採用することにより、特性ばらつきが小さく、し
かも電界効果移動度が高いトランジスタを得ることができる。
を用いて形成する場合がある。このようなプラズマ処理は、電子密度が1×1011cm
−3以上であり、プラズマの電子温度が1.5eV以下で行うことが好ましい。より詳し
くは、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電
子温度が0.5eV以上1.5eV以下で行うことが好ましい。
層554、ゲート絶縁層555等)付近での電子温度が低いと、被処理物に対するプラズ
マによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−
3以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化すること
よって形成される酸化物または窒化物は、CVD法やスパッタ法等により形成された薄膜
と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズ
マの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低
温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも10
0度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができ
る。
層501、導電層503の各々は、タングステン、クロム、タンタル、窒化タンタル、モ
リブデン等の金属や前記金属を主成分とする合金もしくは化合物を用いて形成する。なお
、導電層501と導電層503は、互いに異なる材料を用いて形成する。具体的には、後
に行うエッチング工程において、エッチングレートに差が生じる材料を用いて形成する。
遮光膜と半透膜を含む露光マスクを用いて形成される。このマスクの具体的な構成につい
ては後述する。
04を形成する(図14(B)参照)。マスク507は、電界で加速されたイオンにより
スパッタされ、2つのパターンに分割され、かつ、離れて配置される。次に、マスク50
7と導電層504を用いて、導電層501をエッチングして、導電層502を形成する(
図14(C)参照)。
05を形成する(図14(D)参照)。マスク508は、電界で加速されたイオンにより
スパッタされ、サイズが縮小される。この工程では、基板側に印加するバイアス電圧を調
節することにより、導電層502がエッチングされないようにする。
物領域509、516、517を形成する(図15(A)参照)。この際、導電層505
を用いて、自己整合的に、半導体層554に不純物元素を添加する。
物領域510、511を形成する(図15(B)参照)。なお、導電層505と重なる半
導体層554には、一導電型を付与する不純物元素が添加されない。従って、導電層50
5と重なる半導体層554は、チャネル形成領域として機能する。以上の工程を経て、薄
膜トランジスタ520が完成する。
(C)参照)。次に、絶縁層512、513に設けられた開口部を介して、第2の濃度の
不純物領域510、511に接続された導電層514、515を形成する。
3をエッチングすることを特徴とする。マスク506を用いることにより、離れて配置さ
れたマスク507を形成することができる。そして、2つのチャネル形成領域の間隔を狭
くすることができる。具体的には、2つのチャネル形成領域の間隔を2μm未満とするこ
とができる。従って、2つ以上のゲート電極を有するマルチゲート型の薄膜トランジスタ
を形成する場合に、その占有面積を縮小することができる。従って、高集積化を実現し、
高精細な半導体装置を提供することができる。
は、露光マスクの一部を拡大した上面図である。また、図16(B)は、図16(A)に
対応する露光マスクの一部の断面図と、基板551を含む積層体の断面図である。
。遮光膜561、562は、クロム、タンタル、CrNx(xは正の整数)などの金属膜
からなる。半透膜563は、露光波長に対して材料を適宜選択して形成され、例えば、T
aSixOy(x、yは正の整数)、CrOxNy(x、yは正の整数)、CrFxOy
(x、yは正の整数)、MoSixNy(x、yは正の整数)、MoSixOy(x、y
は正の整数)を用いればよい。半透膜563は、補助パターンとして機能する。
21と露光された領域522とに大別される。この状態で、現像処理を行うと、露光され
た領域522のレジストが除去され、図14(A)に示すような形状のマスク506が形
成される。本実施例は、他の実施の形態、他の実施例と自由に組み合わせることができる
。
Claims (10)
- トランジスタとアンテナとを含む積層体が、可撓性の第1及び第2の基体によって封止された半導体装置であって、
前記積層体は、第1の絶縁層上の前記トランジスタと、
前記トランジスタ上の第2の絶縁層と、
前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記第2の絶縁層上の第1の樹脂層と、
前記第1の樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された導電性粒子を含む層と、
前記アンテナとして機能する第2の導電層が設けられた基板と、を有し、
前記第2の導電層は、前記導電性粒子を含む層を介して、前記第1の導電層と電気的に接続され、
前記基板は、第2の樹脂層を介して、前記第1の樹脂層上に設けられており、
前記第1及び第2の基体の表面は、二酸化珪素の粉末によりコーティングされていることを特徴とする半導体装置。 - トランジスタとアンテナとを含む積層体が、可撓性の第1及び第2の基体によって封止された半導体装置であって、
前記積層体は、第1の絶縁層上の前記トランジスタと、
前記トランジスタ上の第2の絶縁層と、
前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記第2の絶縁層上の第1の樹脂層と、
前記第1の樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された導電性粒子を含む層と、
前記アンテナとして機能する第2の導電層が設けられた基板と、を有し、
前記第2の導電層は、前記導電性粒子を含む層を介して、前記第1の導電層と電気的に接続され、
前記基板は、第2の樹脂層を介して、前記第1の樹脂層上に設けられており、
前記第1及び第2の基体は、樹脂と、二酸化珪素の粒子とを混ぜ合わせた材料により形成されていることを特徴とする半導体装置。 - トランジスタとアンテナとを含む積層体が、可撓性の第1及び第2の基体によって封止された半導体装置であって、
前記積層体は、第1の絶縁層上の前記トランジスタと、
前記トランジスタ上の第2の絶縁層と、
前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記第2の絶縁層上の樹脂層と、
前記樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された導電性粒子を含む層と、
前記アンテナとして機能する第2の導電層が設けられた基板とを有し、
前記第2の導電層は、異方性導電層と前記導電性粒子を含む層とを介して、前記第1の導電層と電気的に接続され、
前記基板は、前記異方性導電層を介して、前記樹脂層上に設けられており、
前記第1及び第2の基体の表面は、二酸化珪素の粉末によりコーティングされていることを特徴とする半導体装置。 - トランジスタとアンテナとを含む積層体が、可撓性の第1及び第2の基体によって封止された半導体装置であって、
前記積層体は、第1の絶縁層上の前記トランジスタと、
前記トランジスタ上の第2の絶縁層と、
前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記第2の絶縁層上の樹脂層と、
前記樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された導電性粒子を含む層と、
前記アンテナとして機能する第2の導電層が設けられた基板とを有し、
前記第2の導電層は、異方性導電層と前記導電性粒子を含む層とを介して、前記第1の導電層と電気的に接続され、
前記基板は、前記異方性導電層を介して、前記樹脂層上に設けられており、
前記第1及び第2の基体は、樹脂と、二酸化珪素の粒子とを混ぜ合わせた材料により形成されていることを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一項において、
前記導電性粒子を含む層は、銀粒子を含むことを特徴とする半導体装置。 - トランジスタとアンテナとを含む積層体が、可撓性の第1及び第2の基体によって封止された半導体装置であって、
前記積層体は、第1の絶縁層上の前記トランジスタと、
前記トランジスタ上の第2の絶縁層と、
前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記第2の絶縁層上の第1の樹脂層と、
前記第1の樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された第1の導電性粒子を含む第1の層と、
前記アンテナとして機能する第2の導電層及び第2の導電性粒子を含む第2の層が設けられた基板とを有し、
前記第2の導電層は、前記第2の導電性粒子を含む第2の層及び前記第1の導電性粒子を含む第1の層を介して、前記第1の導電層と電気的に接続され、
前記基板は、第2の樹脂層を介して、前記第1の樹脂層上に設けられており、
前記第1及び第2の基体の表面は、二酸化珪素の粉末によりコーティングされていることを特徴とする半導体装置。 - トランジスタとアンテナとを含む積層体が、可撓性の第1及び第2の基体によって封止された半導体装置であって、
前記積層体は、第1の絶縁層上の前記トランジスタと、
前記トランジスタ上の第2の絶縁層と、
前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記第2の絶縁層上の第1の樹脂層と、
前記第1の樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された第1の導電性粒子を含む第1の層と、
前記アンテナとして機能する第2の導電層及び第2の導電性粒子を含む第2の層が設けられた基板とを有し、
前記第2の導電層は、前記第2の導電性粒子を含む第2の層及び前記第1の導電性粒子を含む第1の層を介して、前記第1の導電層と電気的に接続され、
前記基板は、第2の樹脂層を介して、前記第1の樹脂層上に設けられており、
前記第1及び第2の基体は、樹脂と、二酸化珪素の粒子とを混ぜ合わせた材料により形成されていることを特徴とする半導体装置。 - トランジスタとアンテナとを含む積層体が、可撓性の第1及び第2の基体によって封止された半導体装置であって、
前記積層体は、第1の絶縁層上の前記トランジスタと、
前記トランジスタ上の第2の絶縁層と、
前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記第2の絶縁層上の樹脂層と、
前記樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された第1の導電性粒子を含む第1の層と、
前記アンテナとして機能する第2の導電層及び第2の導電性粒子を含む第2の層が設けられた基板とを有し、
前記第2の導電層は、前記第2の導電性粒子を含む第2の層、異方性導電層及び前記第1の導電性粒子を含む第1の層を介して、前記第1の導電層と電気的に接続され、
前記基板は、前記異方性導電層を介して、前記樹脂層上に設けられており、
前記第1及び第2の基体の表面は、二酸化珪素の粉末によりコーティングされていることを特徴とする半導体装置。 - トランジスタとアンテナとを含む積層体が、可撓性の第1及び第2の基体によって封止された半導体装置であって、
前記積層体は、第1の絶縁層上の前記トランジスタと、
前記トランジスタ上の第2の絶縁層と、
前記第2の絶縁層に設けられた開口部を介して、前記トランジスタのソース領域又はドレイン領域に電気的に接続された第1の導電層と、
前記第2の絶縁層上の樹脂層と、
前記樹脂層に設けられた開口部を介して、前記第1の導電層と電気的に接続された第1の導電性粒子を含む第1の層と、
前記アンテナとして機能する第2の導電層及び第2の導電性粒子を含む第2の層が設けられた基板とを有し、
前記第2の導電層は、前記第2の導電性粒子を含む第2の層、異方性導電層及び前記第1の導電性粒子を含む第1の層を介して、前記第1の導電層と電気的に接続され、
前記基板は、前記異方性導電層を介して、前記樹脂層上に設けられており、
前記第1及び第2の基体は、樹脂と、二酸化珪素の粒子とを混ぜ合わせた材料により形成されていることを特徴とする半導体装置。 - 請求項6乃至請求項9のいずれか一項において、
前記第1の導電性粒子を含む第1の層と前記第2の導電性粒子を含む第2の層の一方又は両方は、銀粒子を含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012098338A JP5331917B2 (ja) | 2005-05-31 | 2012-04-24 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158423 | 2005-05-31 | ||
JP2005158423 | 2005-05-31 | ||
JP2012098338A JP5331917B2 (ja) | 2005-05-31 | 2012-04-24 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006138503A Division JP5004503B2 (ja) | 2005-05-31 | 2006-05-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012190464A JP2012190464A (ja) | 2012-10-04 |
JP5331917B2 true JP5331917B2 (ja) | 2013-10-30 |
Family
ID=37462338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012098338A Expired - Fee Related JP5331917B2 (ja) | 2005-05-31 | 2012-04-24 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7605056B2 (ja) |
JP (1) | JP5331917B2 (ja) |
CN (1) | CN100561723C (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7605056B2 (en) * | 2005-05-31 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including separation by physical force |
US7863154B2 (en) * | 2005-07-29 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
EP1914669B1 (en) * | 2006-10-18 | 2011-04-20 | Semiconductor Energy Laboratory Co., Ltd. | RFID tag |
US8272574B2 (en) * | 2008-09-30 | 2012-09-25 | Infineon Technologies Ag | Document for personal identification having protection against external manipulations and a method for producing |
JP5902406B2 (ja) | 2010-06-25 | 2016-04-13 | 株式会社半導体エネルギー研究所 | 分離方法および半導体装置の作製方法 |
KR102368997B1 (ko) | 2014-06-27 | 2022-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법 |
CN107615466B (zh) * | 2015-09-25 | 2021-04-30 | 积水化学工业株式会社 | 连接结构体的制造方法、导电性粒子、导电膜及连接结构体 |
US10453872B1 (en) * | 2018-05-03 | 2019-10-22 | Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. | Array substrate and manufacturing method thereof |
Family Cites Families (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5132248A (en) * | 1988-05-31 | 1992-07-21 | The United States Of America As Represented By The United States Department Of Energy | Direct write with microelectronic circuit fabrication |
US5151389A (en) * | 1990-09-10 | 1992-09-29 | Rockwell International Corporation | Method for dicing semiconductor substrates using an excimer laser beam |
JPH04213833A (ja) | 1990-12-11 | 1992-08-04 | Oki Electric Ind Co Ltd | バンプ電極及び導電性接着フィルム電極の製造方法 |
JP2987978B2 (ja) | 1991-04-05 | 1999-12-06 | 三菱化学株式会社 | 情報記録表示体 |
UA43823C2 (uk) | 1992-07-06 | 2002-01-15 | Мерк Патент Геселлшафт Міт Бесшренктер Хафтунг | ФАРМАЦЕВТИЧНА КОМПОЗИЦІЯ ДЛЯ ІНГІБУВАННЯ ІНТЕГРИН <font face="Symbol">a</font><sub>V</sub><font face="Symbol">b</font><sub>3</sub>-ОПОСЕРЕДКОВАНОЇ КЛІТИННОЇ АДГЕЗІЇ КЛІТИН ССАВЦІВ, СПОСІБ ЛІКУВАННЯ ТА ПРОФІЛАКТИКИ ЗАХВОРЮВАННЯ, АСОЦІЙОВАНОГО З ПОРУШЕННЯМ АДГЕЗІЇ КЛІТИН, СПОСІБ БЛОКУВАННЯ ЗВ'ЯЗУВАННЯ ФІБРИНОГЕНОМ ІНТЕГРИНУ, КОМПОЗИЦІЯ ДЛЯ ЗАГОЄННЯ РАН |
JP2900229B2 (ja) * | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
US5757456A (en) * | 1995-03-10 | 1998-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating involving peeling circuits from one substrate and mounting on other |
US5578527A (en) * | 1995-06-23 | 1996-11-26 | Industrial Technology Research Institute | Connection construction and method of manufacturing the same |
US6127199A (en) * | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
JPH10302037A (ja) | 1997-04-23 | 1998-11-13 | Nippon Dry Chem Co Ltd | Idタグ |
US6294401B1 (en) * | 1998-08-19 | 2001-09-25 | Massachusetts Institute Of Technology | Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same |
JP4244470B2 (ja) | 1998-11-05 | 2009-03-25 | ソニー株式会社 | 非接触型icラベルおよびその製造方法 |
US6391220B1 (en) * | 1999-08-18 | 2002-05-21 | Fujitsu Limited, Inc. | Methods for fabricating flexible circuit structures |
US7060153B2 (en) * | 2000-01-17 | 2006-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of manufacturing the same |
JP3491595B2 (ja) * | 2000-02-25 | 2004-01-26 | ソニーケミカル株式会社 | 異方導電性接着フィルム |
CN1181546C (zh) | 2000-03-28 | 2004-12-22 | 皇家菲利浦电子有限公司 | 带可编程存储器单元的集成电路 |
JP2003528629A (ja) * | 2000-03-30 | 2003-09-30 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング | 新規なカルシウム結合調節サブユニット |
WO2001075772A2 (en) | 2000-04-04 | 2001-10-11 | Smartag (S) Pte Ltd. | Method for manufacturing of rfid inlet |
JP5121103B2 (ja) | 2000-09-14 | 2013-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置の作製方法及び電気器具 |
SG143972A1 (en) * | 2000-09-14 | 2008-07-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP2002155196A (ja) | 2000-11-22 | 2002-05-28 | Toray Ind Inc | オーバーシート用熱可塑性樹脂組成物および、それからなるシートおよびカード |
US7017822B2 (en) * | 2001-02-15 | 2006-03-28 | Integral Technologies, Inc. | Low cost RFID antenna manufactured from conductive loaded resin-based materials |
TW548860B (en) * | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
TWI330269B (en) * | 2002-12-27 | 2010-09-11 | Semiconductor Energy Lab | Separating method |
EP1437683B1 (en) * | 2002-12-27 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | IC card and booking account system using the IC card |
JP4373085B2 (ja) * | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
US6940408B2 (en) * | 2002-12-31 | 2005-09-06 | Avery Dennison Corporation | RFID device and method of forming |
US20040152276A1 (en) * | 2003-01-14 | 2004-08-05 | Naoki Nishimura | Device, and substrate on which circuit and antenna are formed |
JP4323813B2 (ja) | 2003-01-14 | 2009-09-02 | キヤノン株式会社 | 基板の製造方法 |
US7183146B2 (en) * | 2003-01-17 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
JP2004224762A (ja) | 2003-01-27 | 2004-08-12 | Ogawa & Co Ltd | ナフトール配糖体およびそれを含有する美白外用剤組成物 |
JP4566578B2 (ja) | 2003-02-24 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 薄膜集積回路の作製方法 |
US7973313B2 (en) | 2003-02-24 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container |
JP4135565B2 (ja) * | 2003-06-06 | 2008-08-20 | 松下電器産業株式会社 | 電子回路装置およびその製造方法 |
JP2005037895A (ja) | 2003-06-27 | 2005-02-10 | Oji Paper Co Ltd | Icラベル |
US7384862B2 (en) * | 2003-06-30 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device and display device |
JP2005056362A (ja) | 2003-08-07 | 2005-03-03 | Seiko Precision Inc | Icタグ |
JP2005086088A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 3次元デバイスの製造方法 |
KR101137797B1 (ko) * | 2003-12-15 | 2012-04-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전 |
US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
JP2005194393A (ja) * | 2004-01-07 | 2005-07-21 | Hitachi Chem Co Ltd | 回路接続用接着フィルム及び回路接続構造体 |
TWI457835B (zh) * | 2004-02-04 | 2014-10-21 | Semiconductor Energy Lab | 攜帶薄膜積體電路的物品 |
CN100502018C (zh) | 2004-02-06 | 2009-06-17 | 株式会社半导体能源研究所 | 薄膜集成电路的制造方法和元件基片 |
JP2005235017A (ja) | 2004-02-20 | 2005-09-02 | Toyota Motor Corp | 車両走行状況認識装置 |
US8030745B2 (en) * | 2004-03-04 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | ID chip and IC card |
KR101187403B1 (ko) * | 2004-06-02 | 2012-10-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 제조방법 |
KR101139713B1 (ko) | 2004-06-24 | 2012-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 집적 회로를 제조하는 방법 |
US7534702B2 (en) * | 2004-06-29 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
US7452786B2 (en) * | 2004-06-29 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
KR101203090B1 (ko) | 2004-07-30 | 2012-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
WO2006011665A1 (en) * | 2004-07-30 | 2006-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, ic sheet, scroll of ic sheet, and method for manufacturing ic chip |
KR101191094B1 (ko) | 2004-08-23 | 2012-10-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 무선 칩 및 그 제조 방법 |
US20100026442A1 (en) * | 2004-08-31 | 2010-02-04 | Koninklijke Philips Electronics N.V. | Method of manufacturing an RFID antenna |
US8040469B2 (en) * | 2004-09-10 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing the same and apparatus for manufacturing the same |
JP4801337B2 (ja) * | 2004-09-21 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7323762B2 (en) * | 2004-11-01 | 2008-01-29 | Phoenix Precision Technology Corporation | Semiconductor package substrate with embedded resistors and method for fabricating the same |
US8153511B2 (en) * | 2005-05-30 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7605056B2 (en) * | 2005-05-31 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including separation by physical force |
-
2006
- 2006-05-18 US US11/436,090 patent/US7605056B2/en not_active Expired - Fee Related
- 2006-05-31 CN CN200610087707.6A patent/CN100561723C/zh not_active Expired - Fee Related
-
2009
- 2009-09-09 US US12/555,832 patent/US8508027B2/en not_active Expired - Fee Related
-
2012
- 2012-04-24 JP JP2012098338A patent/JP5331917B2/ja not_active Expired - Fee Related
-
2013
- 2013-08-07 US US13/961,197 patent/US8928131B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7605056B2 (en) | 2009-10-20 |
CN100561723C (zh) | 2009-11-18 |
CN1873964A (zh) | 2006-12-06 |
JP2012190464A (ja) | 2012-10-04 |
US20060267204A1 (en) | 2006-11-30 |
US20130334611A1 (en) | 2013-12-19 |
US20090321902A1 (en) | 2009-12-31 |
US8508027B2 (en) | 2013-08-13 |
US8928131B2 (en) | 2015-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5331917B2 (ja) | 半導体装置 | |
US7727859B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI447822B (zh) | 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法 | |
JP5487257B2 (ja) | 半導体装置の作製方法 | |
JP5600714B2 (ja) | 半導体装置の作製方法 | |
KR20120102819A (ko) | 반도체 디바이스 및 이의 제작 방법 | |
CN100576480C (zh) | 半导体器件的制造方法 | |
US7719103B2 (en) | Semiconductor device | |
JP5159053B2 (ja) | 半導体装置 | |
JP5004503B2 (ja) | 半導体装置 | |
JP4845623B2 (ja) | 半導体装置の作製方法 | |
JP5352048B2 (ja) | 半導体装置の作製方法 | |
JP2007012031A (ja) | アンテナの製造方法及び半導体装置の作製方法 | |
JP5084177B2 (ja) | 半導体装置 | |
JP5004537B2 (ja) | 半導体装置 | |
JP5127167B2 (ja) | 半導体装置及びその作製方法 | |
JP4845592B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5331917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |