CN100561723C - 半导体器件和其制造方法 - Google Patents

半导体器件和其制造方法 Download PDF

Info

Publication number
CN100561723C
CN100561723C CN200610087707.6A CN200610087707A CN100561723C CN 100561723 C CN100561723 C CN 100561723C CN 200610087707 A CN200610087707 A CN 200610087707A CN 100561723 C CN100561723 C CN 100561723C
Authority
CN
China
Prior art keywords
conductive layer
layer
semiconductor device
substrate
resin bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610087707.6A
Other languages
English (en)
Other versions
CN1873964A (zh
Inventor
高桥秀和
山田大干
伊藤恭介
杉山荣二
道前芳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1873964A publication Critical patent/CN1873964A/zh
Application granted granted Critical
Publication of CN100561723C publication Critical patent/CN100561723C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明的半导体器件包括晶体管、形成在晶体管上的绝缘层、通过形成在绝缘层中的开口部与晶体管的源极区域或漏极区域电连接的第一导电层(相当于源极布线或漏极布线)、形成在绝缘层和第一导电层上的第一树脂层、通过形成在第一树脂层中的开口部与第一导电层电连接的含有导电粒子的层、以及设置有第二树脂层和用作天线的第二导电层的衬底。在具有上述结构的半导体器件中，第二导电层与第一导电层电连接，其中间夹有含有导电粒子的层。此外，第二树脂层形成在第一树脂层上。

Description

半导体器件和其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法。所述半导体器件相当于包括晶体管的半导体器件。
背景技术
近年来，展开了对能够发射和接收电磁波的半导体器件的开发。这种半导体器件称作RFID(无线射频识别)、RF芯片、RF标签(tag)、IC芯片、IC标签、IC标记(label)、无线芯片、无线标签、电子芯片、电子标签、无线处理器、以及无线存储器等(例如，参见专利文献1)，已经在一部分领域开始应用。
[专利文献1]发明专利申请公开2004-282050号公报
在能够进行发射和接收电磁波的半导体器件中，天线是不可缺少的构成单元。这种半导体器件大致分为如下两类：使用设置有晶体管和天线两者的衬底的半导体器件；使用设置有晶体管的第一衬底和设置有天线的第二衬底的半导体器件。这两类半导体器件在很多情况下根据频带分别使用。例如，如果要通信距离长，就需要扩大天线的占有面积。因此，在这种情况下，使用设置有晶体管的第一衬底和设置有天线的第二衬底。
发明内容
能够发射和接收电磁波的半导体器件在很多情况下通过嵌入在物品中或贴合在物品上而被利用，以便实现系统的高功能化、多功能化、以及高附加价值化。在这种情况下，本发明的目的在于提供一种进一步减少尺寸、厚度、以及重量的半导体器件，以便将它容易地安装在物品上并且在更多的领域开始应用它。
此外，本发明的目的在于提供一种能够缩短制造时间并且提高成品率的半导体器件的制造方法，所述半导体器件包括设置有晶体管的第一衬底和设置有天线的第二衬底。
本发明的半导体器件之一具有晶体管、形成在晶体管上的绝缘层、通过形成在绝缘层中的开口部与晶体管的源极区域或漏极区域电连接的第一导电层(相当于源极布线或漏极布线)、选择性地形成在绝缘层和第一导电层上的第一树脂层、通过形成在第一树脂层中的开口部与第一导电层电连接的含有导电粒子的层、以及设置有第二树脂层和用作天线的第二导电层的衬底。
在具有上述结构的半导体器件中，第二导电层与第一导电层电连接，其中间夹有含有导电粒子的层。此外，第二树脂层设置在第一树脂层上。
此外，在具有上述结构的另一半导体器件中，第二导电层与第一导电层连接，其中间夹有第二树脂层和含有导电粒子的层。此外，第二树脂层设置在第一树脂层上。
本发明的半导体器件之一具有晶体管、形成在晶体管上的绝缘层、通过形成在绝缘层中的开口部与晶体管的源极区域或漏极区域电连接的第一导电层(相当于源极布线或漏极布线)、选择性地形成在绝缘层和第一导电层上的第一树脂层、以通过形成在第一树脂层中的开口部与第一导电层接触的方式来形成的含有导电粒子的第一层、以及衬底。其中，在衬底上设置有第二树脂层、用作天线的第二导电层、以及含有导电粒子的第二层。第二导电层与第一导电层电连接，其中间夹有含有导电粒子的第二层、第二树脂层、以及含有导电粒子的第一层。第二树脂层设置在第一树脂层上。
在具有上述结构的半导体器件中，含有导电粒子的层含有银粒子。
本发明的半导体器件的制造方法之一包括如下步骤：在第一衬底上形成剥离层；在剥离层上形成晶体管；在晶体管上形成绝缘层；在绝缘层中形成开口部，并且形成与晶体管的源极区域或漏极区域电连接的第一导电层；以及在绝缘层和第一导电层上选择性地形成第一树脂层。
跟着上述步骤，半导体器件的制造方法包括如下步骤：形成至少使剥离层的一部分露出的开口部；与第一导电层接触地选择性地形成含有导电粒子的层；在设置有用作天线的第二导电层的第二衬底上选择性地形成第二树脂层；中间夹着含有导电粒子的层，使第一导电层和第二导电层电连接；以及使用第二衬底将包括晶体管的叠层体从第一衬底分开。
或者，跟着上述步骤，半导体器件的制造方法包括如下步骤：在第一树脂层上选择性地形成第二树脂层；形成至少使剥离层的一部分露出的开口部；与第一导电层接触地形成含有导电粒子的层；中间夹着含有导电粒子的层，使第一导电层和设置在第二衬底上的用作天线的第二导电层电连接的；以及使用第二衬底将包括晶体管的叠层体从第一衬底分开。
本发明的半导体器件的制造方法之一包括如下步骤：在第一衬底上形成剥离层；在剥离层上形成晶体管；在晶体管上形成绝缘层；在绝缘层中形成开口部，并且形成与晶体管的源极区域或漏极区域电连接的第一导电层；以及在绝缘层和第一导电层上选择性地形成第一树脂层。
跟着上述步骤，半导体器件的制造方法包括如下步骤：与第一导电层接触地选择性地形成含有导电粒子的层；形成至少使剥离层的一部分露出的开口部；在设置有用作天线的第二导电层的第二衬底上选择性地形成第二树脂层；以及中间夹着第二树脂层和含有导电粒子的层，使第一导电层和第二导电层电连接的同时，使用第二衬底并以物理力将包括晶体管的叠层体从第一衬底分开。
或者，跟着上述步骤，半导体器件的制造方法包括如下步骤：与第一导电层接触地选择性地形成含有导电粒子的第一层；形成至少使剥离层的一部分露出的开口部；在设置有用作天线的第二导电层的第二衬底上形成含有导电粒子的第二层和第二树脂层；以及中间夹着含有导电粒子的第一层、含有导电粒子的第二层、以及第二树脂层，使第一导电层和第二导电层电连接的同时，使用第二衬底将包括晶体管的叠层体从第一衬底分开。
在本发明的半导体器件的另一制造方法中，作为剥离层，形成含有钨或钼的层。
此外，可以使用激光束来形成使剥离层的一部分露出的开口部。此时，作为激光器可以使用波长为1至380nm即紫外区域的固体激光器。优选的是，使用波长为1至380nm的Nd:YVO4激光器。这是因为波长在紫外区域的Nd:YVO4激光器与波长在高频一侧的其他激光器相比，光很容易被衬底吸收并且可以很容易进行烧蚀处理的缘故。像这样，本发明利用激光束的照射，所以无须像光刻法那样的多个步骤而可以形成开口部。因此，可以缩短制造时间并且提高成品率。
此外，在本发明中，形成露出了剥离层的部分，然后以所述露出了的部分为起点并且以剥离层的内部或剥离层和接触剥离层的层为边界，通过使用第二衬底来将包括晶体管的叠层体从第一衬底分开。像这样，通过使用第二衬底，可以在短时间内容易地分开包括晶体管的叠层体。
当使用设置有晶体管的衬底和设置有天线的衬底时，在很多情况下，将设置有包括晶体管的叠层体的第一衬底和设置有天线的第二衬底贴合在一起。然而，本发明提供一种半导体器件，其中包括晶体管的叠层体从第一衬底被分开，并且将所述被分开了的叠层体贴合在第二衬底上。由于具有上述特征，本发明可以实现小型化、薄型化、以及轻量化。
在本发明中，使电连接于第一衬底上的晶体管的源极区域或漏极区域的第一导电层与在第二衬底上的第二导电层彼此连接的同时，使用第二衬底将包括晶体管的叠层体从第一衬底分开。换句话说，在本发明中，同时(大致同时)进行连接第一导电层和第二导电层的步骤及将包括晶体管的叠层体从第一衬底分开的步骤。由于具有上述特征，本发明可以缩短制造时间并且提高成品率。此外，由于通过利用第二衬底而进行将叠层体从第一衬底分开的步骤，从而可以在短时间内很容易地进行分开。
附图说明
图1A和1B是说明本发明的半导体器件及其制造方法的图；
图2A至2C是说明本发明的半导体器件及其制造方法的图；
图3A和3B是说明本发明的半导体器件及其制造方法的图；
图4是说明本发明的半导体器件及其制造方法的图；
图5A至5C是说明本发明的半导体器件及其制造方法的图；
图6A至6C是说明本发明的半导体器件及其制造方法的图；
图7A至7C是说明本发明的半导体器件及其制造方法的图；
图8A和8B是说明本发明的半导体器件及其制造方法的图；
图9A和9B是说明本发明的半导体器件及其制造方法的图；
图10A和10B是说明本发明的半导体器件及其制造方法的图；
图11A和11B是说明本发明的半导体器件及其制造方法的图；
图12是示出本发明的半导体器件的图；
图13A至13E是示出本发明的半导体器件的图；
图14A至14D是说明晶体管的制造方法的图；
图15A至15C是说明晶体管的制造方法的图；
图16A和16B是说明晶体管的制造方法的图。
本发明的选择图为图4。
具体实施方式
关于本发明的实施方式将参照附图给予说明。但是，本发明不局限于以下说明，所属领域的普通人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及范围。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。此外，在以下说明的本发明的结构中，在各个附图中的共同部分使用相同的符号。
实施方式1
参照图1A至4的截面图和图5A至6C的俯视图来说明本发明的半导体器件的制造方法。注意，图1B、2A和2B分别相当于沿图5A、5B和5C的俯视图中的虚线A-B断开的截面图。此外，图2C和3B分别相当于沿图6B和6C中的虚线A-B断开的截面图。
首先，在衬底10的一个表面上形成绝缘层11(参照图1A)。然后在绝缘层11上形成剥离层12。接着，在剥离层12上形成绝缘层13。
衬底10为玻璃衬底、塑料衬底、硅衬底、以及石英衬底等。作为衬底10，优选使用玻璃衬底或塑料衬底。这是因为，如果使用玻璃衬底或塑料衬底，很容易制造一边长超过1m(含1m)的衬底，而且很容易制造具有四角形等所希望的形状的衬底的缘故。因此，如果使用例如具有四角形并且一边长超过1m(含1m)的玻璃衬底或塑料衬底，就可以大幅度地提高生产率。与使用具有圆形状并且最大直径大致为30cm的硅衬底相比，这是个很大的优点。
作为绝缘层11和13，通过等离子体CVD法和溅射法等形成硅的氧化物、硅的氮化物、含氮的硅的氧化物、以及含氧的硅的氮化物等。绝缘层11起到防止来自衬底10的杂质元素侵入到上层的作用。如果不需要，也可以不形成绝缘层11。
通过等离子体CVD法和溅射法等，单独或层叠形成由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、以及硅(Si)中的元素或以上述元素为主要成分的合金材料或者化合物材料构成的层，而形成剥离层12。含有硅的层的结晶结构可以为非晶结构、微晶结构、以及多晶结构中的任何一种。
当剥离层12具有单层结构时，优选形成含有钨、钼或钨和钼的混合物的层。此外，可以形成含有钨的氧化物、钨的氧氮化物、钨的氮氧化物、钼的氧化物、钼的氧氮化物、钼的氮氧化物、钨和钼的混合物的氧化物、钨和钼的混合物的氧氮化物、或钨和钼的混合物的氮氧化物的层。注意，钨和钼的混合物例如相当于钨和钼的合金。
当剥离层12具有叠层结构时，优选形成含有钨、钼、钨和钼的混合物的层作为第一层，并且形成含有钨的氧化物、钨的氮化物、钼的氧化物、钨和钼的混合物的氧化物、钨的氧氮化物、钨的氮氧化物、钼的氧氮化物、以及钨和钼的混合物的氧氮化物的层作为第二层。
当形成钨和钨的氧化物的叠层结构作为剥离层12时，可以利用首先形成含有钨的层作为剥离层12，并且在其上形成含有硅的氧化物的层作为绝缘层13，从而含有钨的氧化物的层被形成在含有钨的层和含有硅的氧化物的层之间。这在形成含有钨的氮化物、钨的氧氮化物、以及钨的氮氧化物的层等的情况下也是相同的。所以在形成含有钨的层之后，可以在其上形成含有硅的氮化物的层、含有氧的氮化硅层、以及含有氮的氧化硅层。
接下来，在绝缘层13上形成多个晶体管14。然后在多个晶体管14上形成绝缘层15至17。接着在绝缘层15至17中形成开口部，并且形成与多个晶体管14的每个源极区域或漏极区域连接的导电层18至27。
多个晶体管14各具有半导体层50、栅极绝缘层51、以及作为栅极的导电层52。半导体层50具有用作源极区域或漏极区域的杂质区域53、55和沟道形成区域54。在杂质区域53、55中添加有给予N型或P型的杂质元素。具体来说，给予N型的杂质元素(属于周期表中第15族的元素，例如磷(P)、砷(As))和给予P型的杂质元素(属于周期表中第13族的元素，例如硼(B))被添加。杂质区域56是LDD(轻掺杂漏极)区域。注意，每个多个晶体管14可以是栅极绝缘层51设置在半导体层50上并且导电层52设置在栅极绝缘层51上的顶栅型，也可以是栅极绝缘层51设置在导电层52上并且半导体层50设置在栅极绝缘层51上的底栅型。
注意，在图上所示的结构中，只形成了多个晶体管14，然而，本发明不局限于该结构。可以根据半导体器件的用途而适当地设定提供在衬底10上的元件。例如，当形成具有发射和接收电磁波的功能的半导体器件时，可以在衬底10上只形成多个晶体管，或者可以在衬底10上形成多个晶体管和用作天线的导电层。此外，当形成具有存储数据的功能的半导体器件时，还可以在衬底10上形成多个晶体管和存储元件(例如，晶体管和存储晶体管等)。此外，当形成具有控制电路的功能和生成信号的功能等的半导体器件(例如，CPU、信号生成电路等)时，可以在衬底10上形成晶体管。此外，除了上述以外，根据需要，可以形成电阻元件和容量元件等其他元件。
绝缘层15至17通过等离子体CVD法、溅射法、SOG(旋涂玻璃)法、以及液滴喷射法等由无机材料或有机材料形成。注意，在上述结构中，在多个晶体管14上形成有三层绝缘层(绝缘层15至17)，然而，本发明不局限于该结构。对形成在多个晶体管14上的绝缘层的数目没有特别的限定。
导电层18至27通过等离子体CVD法、溅射法等由选自钛(Ti)、铝(Al)、以及钕(Nd)等的元素或以这些元素为主要成分的合金材料或者化合物材料形成，该导电层由单层或叠层构成。
此外，在形成导电层18至27后，根据需要，可以在导电层18至27上形成用于保护的层，然后使用磨削设备磨削衬底10的其他表面。磨削设备例如相当于磨刀石。接着，可以使用研磨设备研磨被磨削了的衬底10的其他表面。研磨设备例如相当于研磨布和磨粒(例如氧化铈等)。注意，在进行磨削步骤和研磨步骤后，根据需要，可以进行目的在于去除灰尘的洗涤步骤和干燥步骤中的一方或双方。
接下来，在绝缘层17和导电层18至27上选择性地形成树脂层28(参照图1B和5A)。此时，使导电层19、26露出地选择性地形成树脂层28。通过丝网印刷法、液滴喷射法(例如，喷墨法)、光刻法(例如，通过曝光的图形形成、干蚀刻、湿蚀刻)等选择性地并且具有均匀性地形成树脂层28。在这种方法中，优选使用丝网印刷法。这是因为，丝网印刷法可以在短时间内进行处理，并且用于丝网印刷法的装置很廉价的缘故。注意，在图上所示的结构中，导电层19、26与树脂层28没有重叠，然而，也可以采用导电层19、26与树脂层28在一部分重叠的结构。树脂层28由绝缘树脂以5至200μm，优选以15至35μm的厚度形成。绝缘树脂指的是，例如环氧树脂、丙烯酸树脂、聚酰亚胺树脂等。此外，作为树脂层28，可以使用粘性材料。
接下来，形成开口部29，以至少使剥离层12的一部分露出(参照图2A和5B)。该步骤通过光刻法和激光束的照射等来进行，其中优选使用激光束。这是因为，使用激光束可以缩短处理时间的缘故。对衬底10、剥离层12、绝缘层11、13、15至17、以及树脂层28照射激光束。此外，向树脂层28的表面上照射激光束。开口部29被形成得至少使剥离层12的一部分露出。因此，至少在绝缘层13、15至17、以及树脂层28中形成开口部29。在图上所示的结构中，示出了激光束抵达衬底10的情况。此外，还示出了将衬底10分割成6个的情况。
注意，发射上述激光束的激光器由激光介质、激发源、以及共振器构成。当根据介质来分类时，激光器可以分为气体激光器、液体激光器、以及固体激光器，而当根据振荡的特征来分类时，激光器可以分为自由电子激光器、半导体激光器、以及X线激光器。本发明可以使用任何激光器。注意，优选使用气体激光器或固体激光器，更优选使用固体激光器。
气体激光器包括氦氖激光器、二氧化碳激光器、受激准分子激光器、以及氩离子激光器。受激准分子激光器包括稀有气体受激准分子激光器、稀有气体卤化物准分子激光器。稀有气体受激准分子激光器使用氩、氪以及氙这三种激发分子而振荡。氩离子激光器包括稀有气体离子激光器、金属蒸气离子激光器。
液体激光器包括无机液体激光器、有机螯合物激光器、以及染料激光器。无机液体激光器和有机螯合物激光器将用于固体激光器的钕等稀土离子用作激光介质。
固体激光器所使用的激光介质是在固体的母体中掺杂了起到激光器作用的活性种(active species)的激光介质。固体的母体是结晶或玻璃。结晶指的是YAG(钇铝石榴石晶体)、YLF、YVO4、YAIO3、蓝宝石、红宝石、以及变石。此外，起到激光器作用的活性种是，例如3价离子(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)。
作为用于本发明的激光器可以使用连续振荡型的激光器和脉冲振荡型的激光器。注意，根据包括多个晶体管14的叠层体的厚度等而适当地设定从上述激光器所发射的激光束的辐照条件，如频率、功率密度、能量密度、以及光束轮廓等。
在发射上述激光束的步骤中，使用烧蚀处理。烧蚀处理是一种利用如下现象的处理：照射了激光束的部分，即吸收激光束的部分的分子结合被断开，由此光分解、气化并且蒸发。也就是说，在本发明中，通过发射激光束，断开在衬底10、剥离层12、以及绝缘层11、13、15至17、以及树脂层28的一部分中的分子结合，使它光分解、气化并且蒸发，以形成开口部29。
作为激光器，可以使用波长为1至380nm即紫外区域(更优选为150至300nm)的固体激光器。优选使用波长为1至380nm的Nd:YVO4激光器。这是因为，与波长在高频一侧的其他激光器相比，波长为1至380nm的Nd:YVO4激光器的光很容易被衬底吸收，因而可以进行烧蚀处理的缘故。此外，如果使用Nd:YVO4激光器不会影响到处理部分的周围，这意味着处理性良好。
接下来，与导电层19、26接触地选择性地形成含有导电粒子的层31、32(参照图2B和5C)。含有导电粒子的层31、32通过使用丝网印刷法、液滴喷射法、光刻法、以及分配法等来形成。作为含有导电粒子的层31、32，形成含有金粒子和银粒子等的层，然而，优选形成含有电阻低的银粒子的层。含有导电粒子的层31、32以能够连接到之后形成的衬底36上的导电层40的厚度来形成。
接下来，准备设置有为利用电感(inductance)的导电层40(以下也称为感应器)和容量元件41的衬底36(参照图2C和6A)。导电层40和容量元件41各通过使用丝网印刷法、液滴喷射法、光刻法、溅射法、以及CVD法等来形成。注意，导电层40和容量元件41是并联连接的。通过使并联连接了的导电层40和容量元件41与动作频率共振，而可以得到所需要的电力。在此，将导电层40和容量元件41一起称作天线，将用于导电层40和容量元件41的导电层称作用作天线的导电层。
接下来，在衬底36上选择性地形成树脂层35，该树脂层35的目的在于保护各个用作电感的导电层40和容量元件41(参照图2C和6B)。注意，保护层可以使用衬底和液体抗蚀刻材料等来形成，而不使用树脂层。此外，作为树脂层35，可以使用粘性材料。
接下来，在树脂层28上设置衬底36，并使导电层19、26与导电层40电连接，其中间夹有含有导电粒子的层31、32(参照图3A)。接下来，使用衬底36将包括多个晶体管14的叠层体从衬底10分开(参照图3B和6C)。由倒装焊接机、芯片焊接机、ACF(AnisotropicConductive Film，各项异性导电膜)连接器、以及折边机(pressurebonder)等进行加压处理和加热处理的一方或双方，使导电层19、26与导电层40电连接。注意，以剥离层12的内部或剥离层12和绝缘层13为边界而进行包括多个晶体管14的叠层体的从衬底10的分开处理(图3B)。在图上所示的结构中，示出了以剥离层12和绝缘层13为边界而进行将包括多个晶体管14的叠层体从衬底10分开的情况。此外，当使用粘性材料作为树脂层28或树脂层35时，衬底36和包括多个晶体管14的叠层体之间的粘合性提高，从而可以简单地进行衬底10和包括多个晶体管14的叠层体的分开处理。
在本实施方式中示出了如下结构：在与用作晶体管的源极布线或漏极布线的导电层19、26电连接地形成含有导电粒子的层31、32之后，将设置有导电层40和容量元件41的衬底36设置在树脂层28上，以使导电层19、26与导电层40电连接。然而，本发明不局限于该结构。也可以采用这样的结构：在形成在衬底36上的导电层40上形成含有导电粒子的层31、32之后，将衬底36设置在树脂层28上，以使导电层19、26与导电层40电连接。此外，也可以采用在导电层19、26上及在导电层40上都形成含有导电粒子的层的结构。
接下来，根据需要，由衬底密封包括多个晶体管14的叠层体(参照图4)。具体来说，在衬底36和绝缘层13的一方或双方的表面上另外提供衬底。在图上所示的结构中，通过在衬底36的表面上提供衬底37并且在绝缘层13的表面上提供衬底38，由衬底37和38密封包括多个晶体管14的叠层体。
衬底(也可以称作基底、薄膜、以及带子)37和38各是柔性衬底。作为衬底37和38各个的基材材料，可以使用聚乙烯、聚丙烯、聚苯乙烯、AS树脂(由丙烯腈和苯乙烯聚合而成的树脂)、ABS树脂(由丙烯腈、丁二稀、以及苯乙烯的三种聚合而成的树脂)、甲基丙烯酸树脂(也称为丙烯)、聚氯乙烯、聚缩醛、聚酰胺、聚碳酸酯、变性聚苯醚、聚对苯二甲酸丁二醇酯、聚对苯二甲酸乙二醇酯、聚砜、聚醚砜、聚苯硫醚、聚酰胺-酰亚胺、聚甲基戊烯、酚醛树脂、尿素树脂、三聚氯胺树脂、环氧树脂、苯二酸二烯丙酯树脂、不饱和聚酯树脂、聚酰亚胺、以及聚氨基甲酸酯等的材料和纤维材料(例如纸)。薄膜可以是单层的薄膜，也可以是层叠了多个薄膜的薄膜。此外，在其表面上可以提供接合层。接合层相当于含有热固化树脂、紫外线固化树脂、聚醋酸乙烯树脂胶、乙烯共聚树脂胶、环氧树脂胶、氨酯树脂胶粘剂、橡胶粘合胶、丙烯树脂胶等粘合剂的层。
衬底37、38各个的表面可以由二氧化硅(硅土)的粉末覆盖。通过覆盖，即使在高温度并高湿度的环境下也可以保持防水性。此外，其表面也可以由氧化铟锡等导电材料覆盖。覆盖衬底37、38的材料充(charge)静电，以可以保护薄膜集成电路免受静电影响。此外，其表面可以由以碳为主要成分的材料(如类金刚石碳)来覆盖。通过覆盖，可以增大强度并且可以抑制半导体器件的劣化和损坏。此外，衬底37、38可以由将基材的材料(如树脂)和以二氧化硅、导电材料、或碳为主要成分的材料混合了的材料构成。
通过进行加热处理而使衬底37和38各个的表面的层、或衬底37、38各个的表面的接合层融化，以由衬底37、38密封包括多个晶体管14的叠层体。此外，根据需要，通过进行加压处理来实现接合。
实施方式2
在上述的本发明的半导体器件的制造方法中，可以改变顺序而进行制造步骤。在下文中将参照图1A和1B、3A和3B、4、以及7A至7C说明改变制造步骤的顺序的一个实例。
首先，在衬底10上形成绝缘层11，在绝缘层11上形成剥离层12，并且在剥离层12上形成绝缘层13(参照图1A)。接着，在绝缘层13上形成多个晶体管14，并且在多个晶体管14上形成绝缘层15至17。接着，在绝缘层15至17中形成开口部，并且形成与多个晶体管14的每个源极区域或漏极区域连接的导电层18至27。然后，在绝缘层17和导电层18至27上选择性地形成树脂层28(参照图1B)。此时，使导电层19、26露出地形成树脂层28。
接下来，在树脂层28上选择性地形成树脂层35(参照图7A)。此时，使导电层19、26露出地形成树脂层35。通过使用丝网印刷法和液滴喷射法等选择性地并且具有均匀性地形成树脂层35。在这种方法中，优选使用丝网印刷法。这是因为，丝网印刷法可以在短时间内进行处理，并且用于丝网印刷法的装置很廉价的缘故。作为树脂层35，以5至150μm，优选以30至50μm的厚度形成各向异性导电膏或绝缘树脂。
接下来，形成开口部29，至少使剥离层12露出(参照图7B)。接着，在导电层19、26上形成含有导电粒子的层31、32(参照图7C)。
接下来，准备设置有导电层40和容量元件41的衬底36。接着，在树脂层35上设置衬底36，并使导电层19、26与导电层40电连接，其中间夹有含有导电粒子的层31、32(参照图3A)。接着，使用衬底36，将包括多个晶体管14的叠层体从衬底10分开(参照图3B)。接着，根据需要，由衬底密封包括多个晶体管14的叠层体(参照图4)。具体来说，在衬底36和绝缘层13的一方或双方的表面上另外提供衬底。本实施方式可以与其他实施方式和其他实施例任意组合。
实施方式3
将参照图1A和1B、8A至10B说明本发明的半导体器件的制造方法。
首先，在衬底10上形成绝缘层11，在绝缘层11上形成剥离层12，并且在剥离层12上形成绝缘层13(参照图1A)。接着，在绝缘层13上形成多个晶体管14，并且在多个晶体管14上形成绝缘层15至17。接着，在绝缘层15至17中形成开口部，并且形成与多个晶体管14的每个源极区域或漏极区域连接的导电层18至27。
接下来，在绝缘层17和导电层18至27上选择性地形成树脂层28(参照图8A)。接着，与导电层19、26连接地选择性地形成含有导电粒子的层42、43。通过使用丝网印刷法、液滴喷射法、光刻法、以及分配法等选择性地并且具有均匀性地形成含有导电粒子的层42、43。在这种方法中，优选使用丝网印刷法。这是因为，使用丝网印刷法可以在短时间内进行处理，并且用于丝网印刷法的装置很廉价的缘故。以6至200μm，优选以40至70μm的厚度形成含有导电粒子的层42、43。含有导电粒子的层42、43优选形成得高于树脂层28的表面。含有导电粒子的层42、43由含有导电材料的树脂形成，例如由含有银、金、和焊剂的树脂来形成。含有导电粒子的层42、43优选由含有电阻值低的银的树脂形成。
接下来，形成开口部29，至少使剥离层12的一部分露出(参照图8B)。
接下来，准备设置有导电层40的衬底36(参照图9A)。然后，与导电层40接触地形成含有导电粒子的层45、46。接着，覆盖导电层40、衬底36、以及含有导电粒子的层45、46地形成树脂层44。在之后进行的步骤中，如果只使用树脂层44也可以与含有导电粒子的层42、43电连接，就可以不形成含有导电粒子的层45、46。
与含有导电粒子的层42、43同样，通过丝网印刷法等选择性地并且具有均匀性地形成含有导电粒子的层45、46。以5至200μm，优选以40至80μm的厚度形成含有导电粒子的层45、46。
通过使用丝网印刷法和液滴喷射法等，选择性地并且具有均匀性地形成树脂层44。在这种方法中，优选使用丝网印刷法。作为树脂层44，以5至150μm，优选以30至50μm的厚度形成各向异性导电材料或绝缘树脂材料。各向异性导电材料就是含有导电粒子的材料。
接下来，在树脂层28上设置衬底36，并使导电层19、26与导电层40彼此电连接，其中间夹有含有导电粒子的层42和43、树脂层44、以及含有导电粒子的层45和46(参照图9B)。在图上所示的结构中，示出了树脂层44相当于各向异性导电层的情况。因此，树脂层44提供在含有导电粒子的层42、43与含有导电粒子的层45、46之间。如果树脂层44相当于绝缘树脂，在含有导电粒子的层42、43与含有导电粒子的层45、46之间就不提供树脂层44。
接下来，使用衬底36将包括多个晶体管14的叠层体从衬底10分开(参照图10A)。
然后，根据需要，由衬底密封包括多个晶体管14的叠层体(参照图10B)。具体来说，在衬底36和绝缘层13的一方或双方的表面上，另外提供衬底。在图上所示的结构中，通过在衬底36的表面上提供衬底37并且在绝缘层13的表面上提供衬底38，由衬底37、38密封包括多个晶体管14的叠层体。本实施方式可以与其他实施方式和其他实施例任意组合。
实施例1
将参照图11A和11B，说明设置有用作天线的导电层的衬底。设置有导电层的衬底例如具有如下所述的两种。
其中一种具有导电层62形成在衬底61上的结构。衬底61由聚酰亚胺、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PC(聚碳酸酯)、以及PES(聚醚砜)等形成。导电层62由铜和银等形成。此外，将金等镀在导电层62的露出的部分，以便防止氧化。
另一种具有导电层62和保护层63形成在衬底61上的结构。保护层63可以使用与衬底和绝缘树脂相同的材料由单层或叠层形成。衬底相当于聚酰亚胺、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PC(聚碳酸酯)、以及PES(聚醚砜)。绝缘树脂相当于液状抗蚀剂、环氧树脂、硅树脂、以及合成橡胶树脂。本实施例可以与其他实施方式和其他实施例任意组合。
实施例2
将参照图12，说明本发明的半导体器件的结构。本发明的半导体器件100具有运算处理电路101、存储电路103、天线104、电源电路109、解调电路110、以及调制电路111。在半导体器件100中，天线104和电源电路109是不可缺少的结构单元，而其他单元根据半导体器件100的用途而适当地提供。
运算处理电路101根据从解调电路110输入的信号来分析指令、控制存储电路103、并且向调制电路111输出要发射到外部的数据等。
存储电路103具有包括存储元件的电路及控制写入和读出数据的控制电路。在存储电路103中，至少存储有半导体器件本身的识别号码。为了与其他半导体器件区别，而使用该识别号码。此外，存储电路103具有选自有机存储器、DRAM(动态随机存储器)、SRAM(静态随机存储器)、FeRAM(铁电随机存储器)、掩膜ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦编程只读存储器)、以及闪速存储器中的一种或多种。有机存储器具有在一对导电层之间夹有含有有机化合物的层的结构。有机存储器具有简单的结构，由此可以使制作步骤简单化，以可以减少费用。此外，由于具有简单的结构，可以很容易使叠层体的面积小型化并且很容易实现大容量化。此外，有机存储器因为具有不挥发性所以有不需要安装电池的优点。因此，作为存储电路103，优选使用有机存储器。
天线104将从读取/写入器112供给的载波转换成交流电信号。此外，由调制电路111施加负载调制。电源电路109使用天线104所转换了的交流电信号来生成电源电压，并且将该电源电压供给给每个电路。
解调电路110解调由天线104转换了的交流电信号，并且将被解调了的信号供给给运算处理电路101。调制电路111根据由运算处理电路101供给的信号，向天线104添加负载调制。
读取/写入器112将向天线104添加的负载调制作为载波来接收。此外，读取/写入器112将载波发射到半导体器件100。注意，载波是读取/写入器112所发射的电磁波。本实施例可以与其他实施方式和其他实施例任意组合。
实施例3
本发明的半导体器件通过利用能够发射和接收电磁波的功能，而可以适用于各种物品和各种系统。所述物品例如是钥匙(参照图13A)、纸币、硬币、有价证券、无记名债券、证书(驾驶执照或居民证等)、书籍、容器(实验室器皿等，参照图13B)、身边带的东西(包、眼镜等，参照图13C)、包装容器(包装纸、瓶子等，参照图13D)、存储介质(软件、录像带等)、交通工具(自行车等)、食品、衣服、生活用品、以及电子器具(液晶显示器件、EL显示器件、电视机、便携式终端等)等。本发明的半导体器件1301通过贴合或嵌入在如上所述的各种形状的物品的表面上而固定。
此外，系统指的是物品和库存管理系统、认证系统、流通系统、生产历史系统、以及书籍管理系统等。通过使用本发明的半导体器件，可以实现系统的高功能化、多功能化、以及高附加价值化。例如，将本发明的半导体器件提供在身份证的内部，并且将读取/写入器121设置在建筑物的进出口(参照图13E)。读取/写入器121读取在各人所带的身份证中的识别号码，然后将所读取的关于识别号码的信息供给给计算机122。计算机122根据由读取/写入器121供给的信息来判断允许或不许进入房间或退出房间。像这样，通过使用本发明的半导体器件，可以确保安全，并且可以提供实现了高功能化和高附加价值化的进入/退出房间管理系统。本实施例可以与其他实施方式和其他实施例任意组合。
实施例4
在实施例4中，将参照图14A至16B说明晶体管的制造方法。
在衬底551上形成绝缘层552(参照图14A)。接着，在绝缘层552上形成绝缘层553。接着，在绝缘层553上形成半导体层554。然后，在半导体层554上形成栅极绝缘层555。
半导体层554，例如通过以下制造步骤来形成。首先，通过溅射法、LPCVD法、以及等离子体CVD法等形成非晶半导体层。接着，通过使用激光晶化法、RTA法(快速热退火)、使用退火炉的热晶化法、使用促进晶化的金属元素的热晶化法、以及组合了使用促进晶化的金属元素的热晶化和激光晶化法的方法等使非晶半导体层晶化，以形成晶体半导体层。随后，将得到了的晶体半导体层形成为所希望的图形。
优选的是，通过组合以下两个晶化法来形成半导体层554：包括热处理的晶化法；发射连续振荡激光或以10MHz或更大的频率振荡的激光束的晶化法。通过发射连续振荡激光或以10MHz或更大的频率振荡的激光束，可以使晶化了的半导体层554的表面平坦。此外，通过使半导体层554的表面平坦化，可以使栅极绝缘层555薄膜化。此外，有助于提高栅极绝缘层555的耐压。
此外，可以通过对半导体层554进行等离子体处理并使表面氧化或氮化，而形成栅极绝缘层555。例如，通过引入如He、Ar、Kr、或Xe等的稀有气体与氧、氧化氮、氨、氮、或氢等的混合气体的等离子体处理而形成栅极绝缘层555。在这种情况下，当引入微波而进行等离子体激发时，可以在低电子温度下生成高密度的等离子体。可以由利用该高密度等离子体生成的氧合基(也有包括OH基的情况)和氮基(也有包括NH基的情况)使半导体层554的表面氧化或氮化。也就是说，通过使用这种高密度等离子体的处理，具有1至20nm，有代表性的具有5至10nm厚度的绝缘层被形成在半导体层554上。在这种情况下，由于反应是固相反应，所以可以使该绝缘层和半导体层554之间的边界级密度极为低。这种高密度等离子体处理由于使半导体层(晶体硅或多晶硅)直接氧化(或氮化)，从而可以极度减少被形成的栅极绝缘层的厚度的不均匀性。此外，即使在晶体硅的晶粒界面中也不会被强烈地氧化，所以成为非常优选的状态。换句话说，通过进行在此所述的高密度等离子体处理使半导体层554的表面固相氧化，而可以形成具有良好的均匀性、低边界级密度的栅极绝缘层555，而不使半导体层在晶粒界面异常地氧化反应。
栅极绝缘层555可以仅仅使用通过高密度等离子体处理而形成的绝缘层，也可以使用通过利用等离子体和热反应的CVD法在其上沉淀并层叠氧化硅、氧氮化硅、以及氮化硅等的绝缘层。在任何情况下，在栅极绝缘层555的一部分或所有部分中包括通过高密度等离子体形成的绝缘层的晶体管可以减少特性的不均匀性。
此外，通过在发射连续振荡激光束或以10MHz或更大的频率振荡的激光束的同时向一个方向扫描而使晶化的半导体层554具有结晶向其激光束的扫描方向成长的特性。通过将其扫描方向对应于沟道长度方向(当形成沟道形成区域时载流子所流过的方向)地设置晶体管，并且采用上述方法作为栅极绝缘层的制造方法，可以得到一种特性的不均匀性小并且场效应迁移率大的晶体管。
注意，也有使用等离子体处理来形成绝缘层552和553、半导体层554、以及栅极绝缘层555等的情况。这种等离子体处理优选在电子密度为1×1011cm-3或更高并且等离子体的电子温度为1.5eV或更低的情况下进行。更优选在电子密度为1×1011cm-3或更高至1×1013cm-3或更低并且等离子体的电子温度为0.5eV或更高至1.5eV或更低的情况下进行。
如果等离子体的电子密度很高，并且在要处理对象(例如，绝缘层552和553、半导体层554、以及栅极绝缘层555等)附近的电子温度很低时，可以防止等离子体给要处理对象带来的损伤。此外，由于等离子体的电子密度很高为1×1011cm-3或更高，使用等离子体处理使要处理对象氧化或氮化而形成的氧化物或氮化物比起通过CVD法和溅射法等形成的薄膜来，膜厚度等的均匀性要高，并且可以形成致密的膜。此外，由于等离子体的电子温度很低为1.5eV或更低，所以与常规的等离子体处理以及热氧化法相比，可以在更低的温度下进行氧化或氮化处理。例如，即使在比玻璃的扭变点再低100度以上(含100度)的温度下进行等离子体处理，也可以充分进行氧化或氮化处理。
接下来，在栅极绝缘层555上层叠而形成导电层501和导电层503。导电层501和导电层503各由钨、铬、钽、氮化钽、钼等的金属以及以上述金属为主要成分的合金或化合物构成。注意，导电层501和导电层503使用互相不同的材料来形成。具体来说，采用在之后进行的蚀刻步骤中产生蚀刻速度的差别的材料来形成导电层501和导电层503。
接下来，在导电层503上形成由抗蚀剂构成的掩膜506。掩膜506使用包括遮光膜和半透膜的曝光掩膜而形成。该掩膜的具体构成将在后面描述。
接下来，使用掩膜506蚀刻导电层503，以形成掩膜507和导电层504(参照图14B)。由在电场加速了的离子溅射掩膜507，将它分割成两个图形，并且使该两个图形分开地配置。此外，使用掩膜507和导电层504来蚀刻导电层501，以形成导电层502(参照图14C)。
接下来，选择性地蚀刻掩膜507和导电层504，以形成掩膜508和导电层505(参照图14D)。由在电场加速了的离子溅射掩膜508，使它的尺寸缩小。在这个步骤中，控制施加到衬底一侧的偏压电压，以便不蚀刻导电层502。
接下来，将给予一个导电型的杂质元素添加到半导体层554中，以形成第一浓度的杂质区域509、516、以及517(参照图15A)。此时，使用导电层505以自对准的方式将杂质元素添加到半导体层554中。
接下来，通过将给予一个导电型的杂质元素添加到半导体层554中，以形成第二浓度的杂质区域510和511(参照图15B)。注意，给予一个导电型的杂质元素不添加在重叠于导电层505的半导体层554中。因此，重叠于导电层505的半导体层554用作沟道形成区域。通过以上步骤，完成薄膜晶体管520。
接下来，覆盖薄膜晶体管520地形成绝缘层512和513(参照图15C)。然后通过形成在绝缘层512和513中的开口部形成连接于第二浓度的杂质区域510和511的导电层514和515。
在上述步骤中，使用具有不同厚度而且形状复杂的掩膜506来蚀刻导电层501和503。通过使用掩膜506，可以形成分开配置的掩膜507。由此，可以使两个沟道形成区域之间的间隔减小。具体来说，可以使两个沟道形成区域之间的间隔为2μm以下(不含2μm)。因此，在形成具有两个或更多的栅极的多栅型薄膜晶体管的情况下，可以缩小其占有面积。因此，可以实现高集成化，以提供一种高精度的半导体器件。
接下来，将参照图16A和16B说明掩膜506的形成方法。图16A为扩大了曝光掩膜的一部分的俯视图。图16B为对应于图16A的曝光掩膜的一部分的截面图及包括衬底551的叠层体的截面图。
曝光掩膜具有透光衬底560、遮光膜561和562、以及半透膜563。遮光膜561和562由铬、钽、CrNx(x为正整数)等的金属膜构成。半透膜563根据曝光波长适当地选择材料而形成，例如，可以使用TaSixOy(x和y为正整数)、CrOxNy(x和y为正整数)、CrFxOy(x和y为正整数)、MoSixNy(x和y为正整数)、以及MoSixOy(x和y为正整数)。半透膜563用作辅助图形。
当通过使用具有上述结构的曝光掩膜对抗蚀剂掩膜进行曝光时，大致分为没有被曝光的区域521和被曝光了的区域522。当在这种状态下进行显影处理时，被曝光了的区域522的抗蚀剂被去除，以形成具有如图14A所示的形状的掩膜506。本实施例可以与其他实施方式和其他实施例任意组合。
本说明书根据2005年5月31日在日本专利局受理的日本专利申请编号2005-158423而制作，所述申请内容包括在本说明书中。

Claims (29)

1.一种半导体器件，包括：
晶体管；
形成在所述晶体管上的绝缘层；
通过形成在所述绝缘层中的开口部与所述晶体管的源极区域或漏极区域电连接的第一导电层；
形成在所述绝缘层上的第一树脂层；
通过形成在所述第一树脂层中的开口部与所述第一导电层电连接的含有导电粒子的层；以及
设置有第二树脂层和第二导电层的衬底，
其中，所述第二导电层与所述第一导电层电连接，其中间夹有所述含有导电粒子的层，
所述衬底提供在所述第一树脂层上，其中间夹有所述第二树脂层。
2.根据权利要求1的半导体器件，其中，所述含有导电粒子的层含有银粒子。
3.根据权利要求1的半导体器件，其中，所述第二导电层用作天线。
4.一种半导体器件，包括：
晶体管；
形成在所述晶体管上的绝缘层；
通过形成在所述绝缘层中的开口部与所述晶体管的源极区域或漏极区域电连接的第一导电层；
形成在所述绝缘层上的第一树脂层；
通过形成在所述第一树脂层中的开口部与所述第一导电层电连接的含有导电粒子的层；以及
设置有第二树脂层和第二导电层的衬底，
其中，所述第二导电层与所述第一导电层电连接，其中间夹有所述第二树脂层和所述含有导电粒子的层，
所述衬底提供在所述第一树脂层上，其中间夹有所述第二树脂层。
5.根据权利要求4的半导体器件，其中，所述含有导电粒子的层含有银粒子。
6.根据权利要求4的半导体器件，其中，所述第二导电层用作天线。
7.一种半导体器件，包括：
晶体管；
形成在所述晶体管上的绝缘层；
通过形成在所述绝缘层中的开口部与所述晶体管的源极区域或漏极区域电连接的第一导电层；
形成在所述绝缘层上的第一树脂层；
通过形成在所述第一树脂层中的开口部与所述第一导电层电连接的含有导电粒子的第一层；以及
设置有第二树脂层、第二导电层、以及含有第二导电粒子的第二层的衬底，
其中，所述第二导电层与所述第一导电层电连接，其中间夹有含有所述第二导电粒子的所述第二层、所述第二树脂层、以及含有所述第一导电粒子的所述第一层，
所述衬底提供在所述第一树脂层上，其中间夹有所述第二树脂层。
8.根据权利要求7的半导体器件，其中，含有所述第一导电粒子的所述第一层和含有所述第二导电粒子的所述第二层的一方或双方含有银粒子。
9.根据权利要求7的半导体器件，其中，所述第二导电层用作天线。
10.一种半导体器件的制造方法，包括如下步骤：
在第一衬底上形成剥离层；
在所述剥离层上形成晶体管；
在所述晶体管上形成绝缘层；
在所述绝缘层中形成第一开口部，并且形成与所述晶体管的源极区域或漏极区域电连接的第一导电层；
在所述绝缘层上形成第一树脂层；
形成至少使所述剥离层的一部分露出的第二开口部；
形成与所述第一导电层接触的含有导电粒子的层；
在设置有第二导电层的第二衬底上形成第二树脂层；以及
中间夹着所述含有导电粒子的层，使所述第一导电层和所述第二导电层电连接的同时，将包括所述晶体管的叠层体从所述第一衬底分开。
11.根据权利要求10的半导体器件的制造方法，其中，作为所述含有导电粒子的层，形成含有银粒子的层。
12.根据权利要求10的半导体器件的制造方法，其中，作为所述剥离层，形成含有钨或钼的层。
13.根据权利要求10的半导体器件的制造方法，其中，所述第二开口部是使用激光束而形成的。
14.根据权利要求10的半导体器件的制造方法，其中，所述第二导电层用作天线。
15.一种半导体器件的制造方法，包括如下步骤：
在第一衬底上形成剥离层；
在所述剥离层上形成晶体管；
在所述晶体管上形成绝缘层；
在所述绝缘层中形成第一开口部，并且形成与所述晶体管的源极区域或漏极区域电连接的第一导电层；
在所述绝缘层上形成第一树脂层；
在所述第一树脂层上形成第二树脂层；
形成至少使所述剥离层的一部分露出的第二开口部；
形成与所述第一导电层接触的含有导电粒子的层；以及
中间夹着所述含有导电粒子的层，使所述第一导电层和设置在第二衬底上的第二导电层电连接的同时，将包括所述晶体管的叠层体从所述第一衬底分开。
16.根据权利要求15的半导体器件的制造方法，其中，作为所述含有导电粒子的层，形成含有银粒子的层。
17.根据权利要求15的半导体器件的制造方法，其中，作为所述剥离层，形成含有钨或钼的层。
18.根据权利要求15的半导体器件的制造方法，其中，所述第二开口部是使用激光束而形成的。
19.根据权利要求15的半导体器件的制造方法，其中，所述第二导电层用作天线。
20.一种半导体器件的制造方法，包括如下步骤：
在第一衬底上形成剥离层；
在所述剥离层上形成晶体管；
在所述晶体管上形成绝缘层；
在所述绝缘层中形成第一开口部，并且形成与所述晶体管的源极区域或漏极区域电连接的第一导电层；
在所述绝缘层上形成第一树脂层；
形成与所述第一导电层接触的含有导电粒子的层；
形成至少使所述剥离层的一部分露出的第二开口部；
在设置有第二导电层的第二衬底上形成第二树脂层；以及
中间夹着所述第二树脂层和所述含有导电粒子的层，使所述第一导电层和所述第二导电层电连接的同时，将包括所述晶体管的叠层体从所述第一衬底分开。
21.根据权利要求20的半导体器件的制造方法，其中，作为所述含有导电粒子的层，形成含有银粒子的层。
22.根据权利要求20的半导体器件的制造方法，其中，作为所述剥离层，形成含有钨或钼的层。
23.根据权利要求20的半导体器件的制造方法，其中，所述第二开口部是使用激光束而形成的。
24.根据权利要求20的半导体器件的制造方法，其中，所述第二导电层用作天线。
25.一种半导体器件的制造方法，包括如下步骤：
在第一衬底上形成剥离层；
在所述剥离层上形成晶体管；
在所述晶体管上形成绝缘层；
在所述绝缘层中形成第一开口部，并且形成与所述晶体管的源极区域或漏极区域电连接的第一导电层；
在所述绝缘层上形成第一树脂层；
形成与所述第一导电层接触的含有第一导电粒子的第一层；
形成至少使所述剥离层的一部分露出的第二开口部；
在设置有第二导电层的第二衬底上形成含有第二导电粒子的第二层和第二树脂层；以及
中间夹着含有所述第一导电粒子的所述第一层、含有所述第二导电粒子的所述第二层、以及所述第二树脂层，使所述第一导电层和所述第二导电层电连接的同时，将包括所述晶体管的叠层体从所述第一衬底分开。
26.根据权利要求25的半导体器件的制造方法，其中，作为含有所述第一导电粒子的所述第一层和含有所述第二导电粒子的所述第二层中的一方或双方，形成含有银粒子的层。
27.根据权利要求25的半导体器件的制造方法，其中，作为所述剥离层，形成含有钨或钼的层。
28.根据权利要求25的半导体器件的制造方法，其中，所述第二开口部是使用激光束而形成的。
29.根据权利要求25的半导体器件的制造方法，其中，所述第二导电层用作天线。
CN200610087707.6A 2005-05-31 2006-05-31 半导体器件和其制造方法 Expired - Fee Related CN100561723C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005158423 2005-05-31
JP2005158423 2005-05-31

Publications (2)

Publication Number Publication Date
CN1873964A CN1873964A (zh) 2006-12-06
CN100561723C true CN100561723C (zh) 2009-11-18

Family

ID=37462338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610087707.6A Expired - Fee Related CN100561723C (zh) 2005-05-31 2006-05-31 半导体器件和其制造方法

Country Status (3)

Country Link
US (3) US7605056B2 (zh)
JP (1) JP5331917B2 (zh)
CN (1) CN100561723C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7863154B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP1914669B1 (en) 2006-10-18 2011-04-20 Semiconductor Energy Laboratory Co., Ltd. RFID tag
US8272574B2 (en) * 2008-09-30 2012-09-25 Infineon Technologies Ag Document for personal identification having protection against external manipulations and a method for producing
JP5902406B2 (ja) 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
CN107615466B (zh) * 2015-09-25 2021-04-30 积水化学工业株式会社 连接结构体的制造方法、导电性粒子、导电膜及连接结构体
US10453872B1 (en) * 2018-05-03 2019-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. Array substrate and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578527A (en) * 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
CN1553519A (zh) * 1994-12-27 2004-12-08 株式会社半导体能源研究所 半导体器件

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5151389A (en) * 1990-09-10 1992-09-29 Rockwell International Corporation Method for dicing semiconductor substrates using an excimer laser beam
JPH04213833A (ja) 1990-12-11 1992-08-04 Oki Electric Ind Co Ltd バンプ電極及び導電性接着フィルム電極の製造方法
JP2987978B2 (ja) 1991-04-05 1999-12-06 三菱化学株式会社 情報記録表示体
UA43823C2 (uk) 1992-07-06 2002-01-15 Мерк Патент Геселлшафт Міт Бесшренктер Хафтунг ФАРМАЦЕВТИЧНА КОМПОЗИЦІЯ ДЛЯ ІНГІБУВАННЯ ІНТЕГРИН <font face="Symbol">a</font><sub>V</sub><font face="Symbol">b</font><sub>3</sub>-ОПОСЕРЕДКОВАНОЇ КЛІТИННОЇ АДГЕЗІЇ КЛІТИН ССАВЦІВ, СПОСІБ ЛІКУВАННЯ ТА ПРОФІЛАКТИКИ ЗАХВОРЮВАННЯ, АСОЦІЙОВАНОГО З ПОРУШЕННЯМ АДГЕЗІЇ КЛІТИН, СПОСІБ БЛОКУВАННЯ ЗВ'ЯЗУВАННЯ ФІБРИНОГЕНОМ ІНТЕГРИНУ, КОМПОЗИЦІЯ ДЛЯ ЗАГОЄННЯ РАН
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10302037A (ja) 1997-04-23 1998-11-13 Nippon Dry Chem Co Ltd Ｉｄタグ
US6294401B1 (en) 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
JP4244470B2 (ja) 1998-11-05 2009-03-25 ソニー株式会社 非接触型ｉｃラベルおよびその製造方法
US6391220B1 (en) * 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム
EP1186042A1 (en) 2000-03-28 2002-03-13 Koninklijke Philips Electronics N.V. Integrated circuit with programmable memory element
EP1268816A2 (en) * 2000-03-30 2003-01-02 MERCK PATENT GmbH Calcium-binding regulatory subunit
WO2001075772A2 (en) 2000-04-04 2001-10-11 Smartag (S) Pte Ltd. Method for manufacturing of rfid inlet
SG143972A1 (en) 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5121103B2 (ja) 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
JP2002155196A (ja) 2000-11-22 2002-05-28 Toray Ind Inc オーバーシート用熱可塑性樹脂組成物および、それからなるシートおよびカード
US7017822B2 (en) * 2001-02-15 2006-03-28 Integral Technologies, Inc. Low cost RFID antenna manufactured from conductive loaded resin-based materials
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
EP2565924B1 (en) 2001-07-24 2018-01-10 Samsung Electronics Co., Ltd. Transfer method
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US6940408B2 (en) * 2002-12-31 2005-09-06 Avery Dennison Corporation RFID device and method of forming
US20040152276A1 (en) 2003-01-14 2004-08-05 Naoki Nishimura Device, and substrate on which circuit and antenna are formed
JP4323813B2 (ja) 2003-01-14 2009-09-02 キヤノン株式会社 基板の製造方法
US7183146B2 (en) 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2004224762A (ja) 2003-01-27 2004-08-12 Ogawa & Co Ltd ナフトール配糖体およびそれを含有する美白外用剤組成物
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP4135565B2 (ja) 2003-06-06 2008-08-20 松下電器産業株式会社 電子回路装置およびその製造方法
JP2005037895A (ja) 2003-06-27 2005-02-10 Oji Paper Co Ltd Ｉｃラベル
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
JP2005056362A (ja) 2003-08-07 2005-03-03 Seiko Precision Inc Ｉｃタグ
JP2005086088A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp ３次元デバイスの製造方法
CN1894796B (zh) 2003-12-15 2010-09-01 株式会社半导体能源研究所 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法
US7271076B2 (en) 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
JP2005194393A (ja) * 2004-01-07 2005-07-21 Hitachi Chem Co Ltd 回路接続用接着フィルム及び回路接続構造体
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
US7632721B2 (en) 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP2005235017A (ja) 2004-02-20 2005-09-02 Toyota Motor Corp 車両走行状況認識装置
WO2005086088A1 (en) 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card
CN101527270B (zh) 2004-06-02 2012-07-04 株式会社半导体能源研究所 一种半导体设备
US7476575B2 (en) 2004-06-24 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7534702B2 (en) 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101254277B1 (ko) 2004-07-30 2013-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
EP1800348A4 (en) 2004-08-23 2015-09-16 Semiconductor Energy Lab WIRELESS CHIP AND MANUFACTURING METHOD THEREFOR
WO2006024980A1 (en) * 2004-08-31 2006-03-09 Koninklijke Philips Electronics N.V. Method of manufacturing an rfid antenna
US8040469B2 (en) * 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
JP4801337B2 (ja) 2004-09-21 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553519A (zh) * 1994-12-27 2004-12-08 株式会社半导体能源研究所 半导体器件
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5578527A (en) * 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same

Also Published As

Publication number Publication date
US20130334611A1 (en) 2013-12-19
US7605056B2 (en) 2009-10-20
JP5331917B2 (ja) 2013-10-30
US8508027B2 (en) 2013-08-13
JP2012190464A (ja) 2012-10-04
US20060267204A1 (en) 2006-11-30
US20090321902A1 (en) 2009-12-31
CN1873964A (zh) 2006-12-06
US8928131B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
CN1893094B (zh) 半导体器件以及其制造方法
CN100561723C (zh) 半导体器件和其制造方法
CN1874060B (zh) 天线制造方法和半导体装置制造方法
CN100576480C (zh) 半导体器件的制造方法
JP5487257B2 (ja) 半導体装置の作製方法
JP5600714B2 (ja) 半導体装置の作製方法
CN1959962B (zh) 半导体器件的制造方法
CN1892983B (zh) 半导体装置的制造方法
JP5298216B2 (ja) 半導体装置
CN100580916C (zh) 半导体器件
JP5159053B2 (ja) 半導体装置
JP4845623B2 (ja) 半導体装置の作製方法
JP5004503B2 (ja) 半導体装置
JP2007012031A (ja) アンテナの製造方法及び半導体装置の作製方法
JP5352048B2 (ja) 半導体装置の作製方法
JP5004537B2 (ja) 半導体装置
JP5127167B2 (ja) 半導体装置及びその作製方法
JP5084177B2 (ja) 半導体装置
JP4845592B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20210531

CF01 Termination of patent right due to non-payment of annual fee