CN100580916C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100580916C
CN100580916C CN200610099778A CN200610099778A CN100580916C CN 100580916 C CN100580916 C CN 100580916C CN 200610099778 A CN200610099778 A CN 200610099778A CN 200610099778 A CN200610099778 A CN 200610099778A CN 100580916 C CN100580916 C CN 100580916C
Authority
CN
China
Prior art keywords
conductive layer
terminal part
substrate
semiconductor device
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610099778A
Other languages
English (en)
Other versions
CN1893050A (zh
Inventor
高桥秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1893050A publication Critical patent/CN1893050A/zh
Application granted granted Critical
Publication of CN100580916C publication Critical patent/CN100580916C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的在于提供一种半导体器件，其中包括在具有晶体管的叠层体中的第一导电层和基板上的第二导电层是电连接起来的。在本发明的半导体器件中设置有使包括在具有晶体管的叠层体中的第一导电层(例如，设置在与晶体管所包括的栅电极相同的层上的导电层；设置在与连接于晶体管的源极或漏极的源极布线或漏极布线相同的层上的导电层；设置在与连接于源极布线或漏极布线的布线相同的层上的导电层等)和设置在基板上的第二导电层(例如，起到天线或连接布线的作用的导电层)电连接的导电层。

Description

半导体器件
技术领域
本发明涉及半导体器件。半导体器件是包括晶体管的器件。
背景技术
近年来，展开了对能够无线发送及接收数据的半导体器件的开发。这种半导体器件称作RFID(无线射频识别；Radio FrequencyIDentification)、RF芯片、RF标签(tag)、IC芯片、IC标签、IC标记(label)、无线芯片、无线标签、电子芯片、电子标签、无线处理器、以及无线存储器等(例如，参见专利文献1)，已经在一部分领域开始应用。
[专利文献1]日本发明专利申请公开2004-282050号公报
在能够无线发送及接收数据的半导体器件中使用了天线。这种半导体器件大致分为如下两类：使用设置有晶体管和天线两者的基板的半导体器件；使用设置有晶体管的第一基板和设置有天线的第二基板的半导体器件。这两类半导体器件在很多情况下根据频带分别使用。此外，在这种半导体器件中，如果要通信距离长，就必须扩大天线的占有面积。因此，在很多情况下，为了扩大天线的占有面积而使用设置有晶体管的第一基板和设置有天线的第二基板。
发明内容
在使用具有晶体管的叠层体和设置有导电层的基板的情况下，有必要贴合叠层体和基板并且电连接包括在叠层体中的第一导电层和在基板上的第二导电层。在这种情况下，本发明的目的在于提供一种半导体器件，其能够可靠地实现包括在具有晶体管的叠层体中的第一导电层和在基板上的第二导电层的电连接。
在本发明的半导体器件中，设置有使包括在具有晶体管的叠层体中的第一导电层(例如，设置在与晶体管所含的栅电极相同的层上的导电层；设置在与连接于晶体管的源极或漏极的源极布线或漏极布线相同的层上的导电层；设置在与连接于源极布线或漏极布线的布线相同的层上的导电层等)和设置在基板上的第二导电层(例如，起到天线或连接布线的作用的导电层)电连接的导电层。因此，能够可靠地实现第一导电层和第二导电层的电连接。
此外，贯穿第一导电层和第二导电层地设置有使第一导电层和第二导电层电连接的导电层。由此，可以牢固地固定具有晶体管的叠层体和设置有第二导电层的基板。下面，将说明本发明的半导体器件的详细结构。
本发明的半导体器件包括：薄膜集成电路；与薄膜集成电路相连接的第一端子部分；设置在基板上的第一导电层；与第一导电层相连接的第二端子部分；以及使第一端子部分和第二端子部分电连接、同时贯穿第一端子部分、第二端子部分及基板地设置的第二导电层。第一端子部分和第二端子部分设置为互相重叠。此外，第一端子部分、第二端子部分及第二导电层设置为与薄膜集成电路不重叠。
本发明的半导体器件包括：设置在第一基板的一个表面上的薄膜集成电路；与薄膜集成电路相连接的第一端子部分；设置在第二基板的一个表面上的第一导电层；与第一导电层相连接的第二端子部分；以及使第一端子部分和第二端子部分电连接、同时贯穿第一基板、第一端子部分、第二端子部分、以及第二基板地设置的第二导电层。第一基板的一个表面和第二基板的一个表面相对地设置，并且使第一端子部分和第二端子部分互相重叠。此外，第一端子部分、第二端子部分及第二导电层被设置为与薄膜集成电路不重叠。
用于使第一端子部分和第二端子部分电连接的第二导电层由热导率或电导率比较大的物质(例如金属)来制成。第二导电层具有细长的线形状，可以称作线状的导体(导电体)、针状的导体(导电体)、棒状的导体(导电体)。第二导电层具体地是细条(金属线，例如是细丝)、针状物(例如是“U”字形的装订针)、铁丝、钉子。第二导电层的截面形状是方形、椭圆形、圆形等，对于其形状没有特别的限制。
此外，对于第二导电层的尺寸没有特别的限制，根据将设置第二导电层的地方适当地设定。此外，第二导电层设置在多个端子部分之间，并且使多个端子部分电连接。
此外，第二导电层被设置得贯穿包括在具有晶体管的叠层体中的第一端子部分和包括在设置有导电层的基板中的第二端子部分。由此，可以牢固地固定具有晶体管的叠层体和基板。
本发明的半导体器件包括：具有半导体层、第一绝缘层(栅绝缘层)及第一导电层(栅电极)的晶体管；设置在晶体管上的第二绝缘层；通过形成在第二绝缘层中的开口部分而连接于晶体管的源极或漏极的第二导电层(源极布线或漏极布线)；和设置在与第一导电层或第二导电层相同的层上的第三导电层(相当于第一端子部分)。
除了上述结构之外，本发明的半导体器件还包括：设置在第二绝缘层和第二导电层上的第三绝缘层；设置在第三绝缘层上的第四导电层；设置在与第四导电层相同的层上的第五导电层(相当于第二端子部分)；设置在第三绝缘层和第四导电层上的基板；和使第一端子部分和第二端子部分电连接、同时贯穿第一端子部分、第二端子部分及基板地设置的第六导电层。第一端子部分和第二端子部分被设置得互相重叠。在具有上述结构的半导体器件中，也可以使用各向异性导电层来代替第三绝缘层。
或者，除了上述结构之外，本发明的半导体器件也包括：设置在第二绝缘层和第二导电层上的第三绝缘层；设置在第三绝缘层上的第四绝缘层；设置在第四绝缘层上的第四导电层；设置在与第四导电层相同的层上的第五导电层(相当于第二端子部分)；设置在第四绝缘层和第四导电层上的基板；和使第一端子部分和第二端子部分电连接、同时贯穿第一端子部分、第二端子部分及基板地设置的第六导电层。第一端子部分和第二端子部分被设置得互相重叠。在具有上述结构的半导体器件中，也可以使用各向异性导电层来代替第四绝缘层。
或者，除了上述结构之外，本发明的半导体器件也包括：选择性地设置在第二绝缘层和第二导电层上的第三绝缘层；通过形成在第三绝缘层中的开口部分而连接到第三导电层的凸块；设置在第三绝缘层上的第四导电层；设置在与第四导电层相同的层上，并且连接到凸块的第五导电层(第二端子部分)；设置在第三绝缘层和第四导电层上的基板；使第一端子部分和第二端子部分电连接、同时贯穿第一端子部分、第二端子部分及基板地设置的第六导电层。第一端子部分和第二端子部分被设置得互相重叠。
或者，除了上述结构之外，本发明的半导体器件还包括：选择性地设置在第二绝缘层和第二导电层上的第三绝缘层；通过形成在第三绝缘层中的开口部分而连接到第三导电层的凸块；设置在第三绝缘层和凸块上的各向异性导电层；设置在各向异性导电层上的第四导电层；设置在与第四导电层相同的层上，并且连接到凸块的第五导电层(相当于第二端子部分)；设置在各向异性导电层和第四导电层上的基板；使第一端子部分和第二端子部分电连接、同时贯穿第一端子部分、第二端子部分及基板地设置的第六导电层。第一端子部分和第二端子部分被设置得互相重叠。
或者，除了上述结构之外，本发明的半导体器件还包括：选择性地设置在第二绝缘层和第二导电层上的第三绝缘层；通过形成在第三绝缘层中的开口部分而连接到第三导电层的第一凸块；选择性地设置在第三绝缘层上的第四绝缘层；通过形成在第四绝缘层中的开口部分而连接到第一凸块的第二凸块；设置在第四绝缘层上的第四导电层；设置在与第四导电层相同的层上，并且连接到第二凸块的第五导电层(相当于第二端子部分)；设置在第四绝缘层和第四导电层上的基板；使第一端子部分和第二端子部分电连接、同时贯穿第一端子部分、第二端子部分及基板地设置的第六导电层。第一端子部分和第二端子部分被设置得互相重叠。
或者，除了上述结构之外，本发明的半导体器件还包括：选择性地设置在第二绝缘层和第二导电层上的第三绝缘层；通过形成在第三绝缘层中的开口部分而连接到第三导电层的第一凸块；设置在第三绝缘层和第一凸块上的各向异性导电层；设置在各向异性导电层上的第二凸块；设置在各向异性导电层上的第四导电层；设置在与第四导电层相同的层上的第五导电层(相当于第二端子部分)；设置在各向异性导电层和第四导电层上的基板；和使第一端子部分和第二端子部分电连接、同时贯穿第一端子部分、第二端子部分及基板地设置的第六导电层。第一端子部分和第二端子部分被设置得互相重叠。
在具有上述结构的半导体器件中，第四、第五导电层起到天线的作用。此外，作为凸块(也称作突起电极)的材料，使用含有金、银或铜的材料。优选地使用含有电阻值低的银的材料。
使第一端子部分和第二端子部分连接的第六导电层由热导率或电导率比较高的物质来制造。第六导电层为细长的线形状。
此外，通过设置贯穿第一端子部分和第二端子部分的导电层，可以使半导体器件中带着的静电放电，以防止半导体器件包括的半导体元件的劣化或破坏。也就是说，通过设置贯穿第一端子部分和第二端子部分的导电层，可以防止对于半导体器件的静电破坏。
根据本发明，能够可靠地实现包括在具有晶体管的叠层体中的第一导电层和设置在基板上的第二导电层的电连接。此外，能够牢固地固定具有晶体管的叠层体和设置有第二导电层的基板。此外，能够降低第一导电层和第二导电层之间的电阻值，从而降低半导体器件的耗电量。
附图说明
图1A和1B是说明本发明的半导体器件的附图；
图2A至2C是说明本发明的半导体器件的附图；
图3A和3B是说明本发明的半导体器件的附图；
图4是说明本发明的半导体器件的附图；
图5A至5D是说明本发明的半导体器件的附图；
图6A至6D是说明本发明的半导体器件的附图；
图7A和7B是说明本发明的半导体器件的附图；
图8A和8B是说明本发明的半导体器件的附图；
图9A和9B是说明本发明的半导体器件的附图；
图10A和10B是说明本发明的半导体器件的附图；
图11A和11B是说明本发明的半导体器件的附图；
图12是说明本发明的半导体器件的附图；
图13A和13B是说明设置有用作天线的导电层的基板的附图；
图14是说明本发明的半导体器件的附图；
图15A至15E是说明本发明的半导体器件的附图；
图16A至16D是说明晶体管和其制造方法的附图；
图17A至17C是说明晶体管和其制造方法的附图；
图18A和18B是说明晶体管和其制造方法的附图；
图19A至19D是说明实验的结果的附图；
图20A至20C是说明实验的结果的附图；
图21A至21C是说明实验的结果的附图；
图22是说明本发明的半导体器件的附图；
图23A至23D是说明本发明的半导体器件的附图；
图24A和24B是说明本发明的半导体器件的附图。
具体实施方式
下面参照附图说明本发明的实施方式。但是，本发明不局限于以下说明，所属领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及范围。因此，本发明不应该被解释为仅限制在实施方式所记载的内容中。此外，在以下说明的本发明的结构中，在各个附图中的相同部分使用相同的符号。
实施方式1
下面参照图23A至23D、图24A和24B说明本发明的半导体器件的结构。图23C为沿图23A的俯视图中从点A至点B的截面图，图23D为沿图23B的俯视图中从点A至点B的截面图，图24B为沿图24A的俯视图中从点A至点B的截面图。
在基板200的一个表面上设置有导电层201和202(参见图23A和23C)。导电层201和202用作天线或连接布线。端子部分203为导电层201的端部，端子部分204为导电层202的端部。
在基板205的一个表面上设置有薄膜集成电路208(参见图23B和23D)。此外，在基板205的一个表面上设置有与薄膜集成电路208相连接的端子部分206和207。薄膜集成电路208具有多个晶体管。端子部分206和207由如下的导电层形成：与薄膜集成电路208所含的晶体管的栅极相同的层的导电层、与源极布线和漏极布线相同的层的导电层、或与连接于源极布线和漏极布线的布线相同的层的导电层等。
端子部分206和207与包括在薄膜集成电路208中的多个晶体管的任何一个电连接。
设置基板200和基板205使得基板200的一个表面和基板205的一个表面互相相对(参见图24A和24B)。此时，将端子部分203和端子部分206互相重叠地配置。另外，将端子部分204和端子部分207互相重叠地配置。然后，设置贯穿基板200、端子部分203、206及基板205的导电层209。并设置贯穿基板200、端子部分204、207及基板205的导电层210。此时，以不与薄膜集成电路208相重叠的方式设置导电层209、210。
通过设置导电层209、210，可以分别使端子部分203和端子部分206、端子部分204和端子部分207电连接。此外，通过设置导电层209、210，可以牢固地贴合基板200和基板205。
另外，也可以将基板205从包括薄膜集成电路208的叠层体上分开。由此，能够实现器件的小型化、薄型化和轻量化。此外，在上述结构中，仅仅在基板205的一个表面上设置有薄膜集成电路208，然而本发明不局限于该结构。还可以在基板200的一个表面上也设置薄膜集成电路。
实施方式2
为了说明本发明的半导体器件的结构，将参照图1A至1B、图2A至2C、图3A和3B及图4的截面图、图5A至5D和图6A至6D的俯视图说明半导体器件的制造方法。其中，图1B为沿图5A中从点A至点B的截面图，图2A为沿图5B和图5C中从点A至点B的截面图，图2B为沿图5D中沿点A至点B的截面图。图2C为沿图6A中从点A至点B的截面图，图3B为沿图6B中从点A至点B的截面图，图4为沿图6C和图6D中从点A至点B的截面图。
首先，在基板10的一个表面上形成绝缘层11(参见图1A)。然后在绝缘层11上形成剥离层12。接着，在剥离层12上形成绝缘层13。
基板10为玻璃基板、塑料基板、硅基板、以及石英基板等。作为基板10，优选使用玻璃基板或塑料基板。这是因为，如果使用玻璃基板或塑料基板，很容易制造一边长度大于等于1m的基板，而且很容易制造具有矩形等所希望的形状的基板。因此，如果使用例如具有矩形并且一边长度大于等于1m的玻璃基板或塑料基板，就可以大幅度地提高生产率。与使用具有圆形并且最大直径大致为30cm的硅基板相比，这是个很大的优点。
通过等离子体CVD法或溅射法等形成硅的氧化物、硅的氮化物、含氮的硅的氧化物、以及含氧的硅的氮化物等作为绝缘层11和13。绝缘层11起到防止来自基板10的杂质元素侵入到上层的作用。如果不需要，也可以不形成绝缘层11。
通过等离子体CVD法或溅射法等，形成包括由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、以及硅(Si)中的元素或以上述元素为主要成分的合金材料或者化合物材料的层的单层或层积层作为剥离层12。含有硅的层的结晶结构可以为非晶结构、微晶结构、以及多晶结构中的任何一种。
当剥离层12具有单层结构时，优选形成钨层、钼层或含有钨和钼的混合物的层。此外，可以形成含有钨的氧化物、钨的氧氮化物或钨的氮氧化物的层、含有钼的氧化物、钼的氧氮化物或钼的氮氧化物的层，或者含有钨和钼的混合物的氧化物、氧氮化物或，或者含有氮氧化物的层。
当剥离层12具有叠层结构时，优选形成钨层、钼层或含有钨和钼的混合物的层作为第一层，形成含有钨的氧化物、钼的氧化物、钨和钼的混合物的氧化物、钨的氧氮化物、钼的氧氮化物、以及钨和钼的混合物的氧氮化物的层作为第二层。
当形成钨和钨的氧化物的叠层结构作为剥离层12时，可以首先形成含有钨的层作为剥离层12，并且在其上形成含有硅的氧化物的层作为绝缘层13，从而含有钨的氧化物的层被形成在含有钨的层和含有硅的氧化物的层之间。这在形成含有钨的氮化物、钨的氧氮化物、以及钨的氮氧化物的层等的情况下也是相同的，可以在形成含有钨的层之后，在其上形成含有硅的氮化物的层、含有氧的氮化硅层、以及含有氮的氧化硅层。
接下来，在绝缘层13上形成多个晶体管14。在本实施方式中，形成薄膜晶体管(Thin film transistor)作为多个晶体管14。多个晶体管14分别具有半导体层50、栅绝缘层(也简单地称作绝缘层)51、以及作为栅(也称作栅电极)的导电层52。半导体层50具有用作源或漏的杂质区域53、55和沟道形成区域54。在杂质区域53、55中添加有给予N型或P型的杂质元素。具体来说，添加了给予N型的杂质元素(例如磷(P)、砷(As))或给予P型的杂质元素(例如硼(B))。杂质区域55是LDD(轻掺杂漏极)区域。每个多个晶体管14可以是栅绝缘层51设置在半导体层50上并且导电层52设置在栅绝缘层51上的顶栅型，也可以是栅绝缘层51设置在导电层52上并且半导体层50设置在栅绝缘层51上的底栅型。
在图上所示的结构中，只形成了多个晶体管14，然而本发明不局限于该结构。可以根据半导体器件的用途而适当地调整在基板设定10上的元件。例如，在半导体器件具有无线发送及接收数据的功能的情况下，可以在基板10上只形成多个晶体管，或者可以在基板10上形成多个晶体管和用作天线的导电层。此外，在半导体器件具有数据存储的功能的情况下，还可以在基板10上形成多个晶体管和存储元件(例如，晶体管和存储晶体管等)。此外，在半导体器件具有电路控制的功能和信号生成的功能等的情况下(例如，CPU、信号生成电路等)，可以在基板10上形成晶体管。此外，除了上述以外，可以根据需要形成电阻元件和电容元件等其他元件。
接下来，在多个晶体管14上形成绝缘层15至17。通过等离子体CVD方法、溅射法、SOG(玻璃旋涂)法、液滴喷射法等，使用硅的氧化物、硅的氮化物、聚酰亚胺、丙烯酸、硅氧烷等形成绝缘层15至17。硅氧烷由例如硅和氧的结合构成骨架结构，并且用具有至少含有氢的有机基(例如烷基、芳香烃)、氟基、或至少含有氢的有机基和氟基作为取代基。在上述结构中，在多个晶体管14上形成有三层绝缘层(绝缘层15至17)，然而本发明不局限于该结构。对形成在多个晶体管14上的绝缘层的数目没有特别的限制。
接下来，在绝缘层15至17中形成开口部分，然后形成连接到各个多个晶体管14的源(也称作源区)或漏(也称作漏区)的导电层20至25。通过等离子体CVD法或溅射法等，使用选自钛(Ti)、铝(Al)等的元素、或以这些元素为主要成分的合金材料或化合物材料，以单层或叠层的方式形成导电层20至25。导电层20至25起到源极布线或漏极布线的作用。此外，导电层20、25还起到端子部分的作用。
接下来，在绝缘层17和导电层20至25上形成绝缘层28(参见图1B和图5A)。绝缘层28由绝缘树脂以5至200μm的厚度、优选以15至35μm的厚度形成。绝缘树脂指的是例如环氧树脂、丙烯酸树脂、聚酰亚胺树脂等。此外，通过丝网印刷法、液滴喷射法(例如喷墨法)、光刻法等均匀地形成绝缘层28。在这些方法中，优选使用丝网印刷法。这是因为丝网印刷法的处理时间短、装置廉价的缘故。
接下来，形成开口部分29，以至少使剥离层12的一部分露出(参见图2A、5B和5C)。该步骤通过光刻法或激光束的照射等来进行，但为了缩短处理时间优选使用激光束。对基板10、绝缘层11、剥离层12、绝缘层13、15至17、28照射激光束。此外，从绝缘层28的表面一侧照射激光束。开口部分29被形成得至少使剥离层12的一部分露出。因此，至少在绝缘层13、15至17、28中形成开口部分29。在图2A、图5B中，示出了激光束抵达基板10的情况。此外，在图5C中示出了将基板10分割成6个的情况。
激光器由激光介质、激励源、以及共振器构成。当根据介质来分类时，激光器可以分为气体激光器、液体激光器、以及固体激光器，而当根据振荡的特征来分类时，激光器可以分为自由电子激光器、半导体激光器、以及X射线激光器。本发明可以使用任何激光器。优选使用气体激光器或固体激光器，更优选使用固体激光器。
气体激光器包括氦氖激光器、二氧化碳激光器、受激准分子激光器、以及氩离子激光器。受激准分子激光器包括稀有气体受激准分子激光器、稀有气体卤化物受激准分子激光器。稀有气体受激准分子激光器使用氩、氪以及氙这三种激励分子而振荡。氩离子激光器包括稀有气体离子激光器、金属蒸汽离子激光器。
液体激光器包括无机液体激光器、有机螯合物激光器、以及染料激光器。无机液体激光器和有机螯合物激光器将用于固体激光器的钕等稀土离子用作激光介质。
固体激光器所使用的激光介质是在固体的母体中掺杂了起到激光作用的活性物质(active species)的激光介质。固体的母体是晶体或玻璃。晶体指的是YAG(钇铝石榴石晶体)、YLF、YVO4、YAlO3、蓝宝石、红宝石、以及变石。此外，起到激光作用的活性物质是例如3价离子(Cr3+、Nd3+、Yb3+、Tm3+、Ho3+、Er3+、Ti3+)。
作为用于本发明的激光可以使用连续振荡型的激光束和脉冲振荡型的激光束。根据包括多个晶体管14的叠层体的厚度等而适当地设定激光束的照射条件，如频率、功率密度、能量密度、以及光束轮廓等。
在上述照射激光束的步骤中，是以使用烧蚀处理为特征的。烧蚀处理是一种利用在照射了激光束的部分产生的现象的处理，即通过照射激光束使吸收了该激光束的部分的分子键被切断，由此光分解、气化并且蒸发。也就是说，在本发明中，通过照射激光束，切断在基板10、绝缘层11、剥离层12、绝缘层13、15至17、28的一部分中的分子键，使其光分解、气化并且蒸发，以形成开口部分29。
此外，作为激光器，可以使用波长为1至380nm即紫外区域的固体激光器。优选使用波长为1至380nm的Nd:YVO4激光器。这是因为，与波长在高频一侧的其他激光器相比，波长为1至380nm的Nd:YVO4激光器的光很容易被基板吸收，因而可以进行烧蚀处理。此外的原因是，使用Nd:YVO4激光器不会影响到处理部分的周围，因此处理性良好。
接下来，在绝缘层28上形成绝缘层35(参见图2B、图5D)。绝缘层35由绝缘材料形成。此外，绝缘层35由热固化树脂、紫外线固化树脂、聚醋酸乙烯树脂粘合剂、乙烯共聚树脂粘合剂、环氧树脂粘合剂、聚氨酯树脂粘合剂、橡胶粘合粘合剂、丙烯树脂粘合剂等的粘合剂形成。此外，绝缘层35由粘合剂中设置有导电填料的各向异性导电材料形成。以粘合剂中设置有导电填料的材料称为ACP(Anisotropic Conductive Paste)。通过丝网印刷法、液滴喷射法、光刻法等均匀地形成绝缘层35。
接下来，准备设置有天线(用作天线的导电层)40、电容元件41的基板36(参见图2C和图6A)。天线40、电容元件41各通过丝网印刷法、液滴喷射法、光刻法、溅射法、CVD法等来形成。图2C示出了作为天线40的一部分的导电层33、34。该导电层33、34既是天线的一部分又是端子部分。
接下来，在绝缘层35上提供设置有导电层33、34的基板36(参见图3A)。此时，使导电层33和导电层20的一部分、导电层34和导电层25的一部分分别重叠地提供基板36。导电层20的一部分和导电层25的一部分为端于部分。
接下来，根据需要，粘合绝缘层35和基板36。由芯片倒置装片机(flip chip bonder)、芯片装片机、ACF贴片机、以及压接机等对绝缘层35和基板36的一方或双方进行加压处理和加热处理使二者粘合起来。
接下来，用基板36将包括多个晶体管14的叠层体从基板10分开(参见图3B和图6B)。以剥离层12的内部或以剥离层12和绝缘层13为边界而进行包括多个晶体管14的叠层体从基板10的分开处理。在图上所示的结构中，示出了以剥离层12和绝缘层13为边界而进行将包括多个晶体管14的叠层体从基板10分开的情况。注意，在该步骤中的特征在于将叠层体从基板10分开是使用基板36来进行的。通过上述特征，可以以短时间容易地进行分开处理。
接下来，贯穿绝缘层13、15至17、导电层20、绝缘层28、35、导电层33、基板36地设置导电层18(参见图4、图6C和6D)。贯穿绝缘层13、15至17、导电层25、绝缘层28、35、导电层34、基板36地设置导电层19。作为导电层18、19的材料，使用将不锈钢丝拉成丝的材料、在常温下将镀锌退火钢丝拉成丝的材料等。此外，作为设置导电层18、19的装置，例如可以使用如下工具，即通过将“U”字形的装针插入到对象物并将该装订针的尖端往内侧弯曲来固定对象物的工具(例如是装订器、合订器、订书器)。此外，可以使用缝纸等的机械(例如是缝纫机)。
不重叠于多个薄膜晶体管14(多个晶体管14)地设置导电层18、19。此外，以“U”字形形成导电层18、19。由此，可以牢固地固定包括多个晶体管14的叠层体和基板36。
通过设置导电层18、19，可以使导电层20和导电层33、导电层25和导电层34分别电连接。此外，通过设置导电层18、19，可以牢固地固定包括多个晶体管14的叠层体和设置有导电层33、34的基板36。此外，通过设置导电层18、19，可以使导电层20和导电层33之间、导电层25和导电层34之间的电阻值降低，并且降低耗电量。
此外，可以将包括多个晶体管14的叠层体固定到物品(例如纸币等)上。在此情况下，可以除了贯穿绝缘层13、15至17、导电层20、绝缘层28、35、导电层33、基板36之外，还贯穿物品地设置导电层18、19。由此，可以将包括多个晶体管14的叠层体和物品固定在一起。
在上述优点中，可以降低耗电量这一优点对于可以无线发送及接收数据的半导体器件是个很有用的优点。这是因为，由于可以无线发送及接收数据的半导体器件使用由天线供给的交流电信号而产生电源，难以使电源稳定，因此必须尽可能地抑制耗电量的缘故。如果耗电量增大，就需要输入较强的电磁波，有可能由此产生如下问题：读取/写入器的耗电量增加、对其他装置或人的身体产生不良影响等。此外，有可能对于半导体器件和读取/写入器之间的通讯距离产生限制。
在具有上述结构的半导体器件(参见图4)中，也可以进一步用基板密封包括多个晶体管14的叠层体(参见图7A)。具体而言，也可以在基板36和绝缘层13的一方或双方的表面上另外提供基板。在图上所示的结构中，通过在基板36的表面上提供基板37，在基板13的表面上提供基板38，而将包括多个晶体管14的叠层体用基板37、38密封起来。通过用基板37、38密封，可以提高其强度。在图上所示的结构中，在用基板37、38密封之后设置导电层18、19，然而本发明不局限于该结构。也可以在用基板37、38密封之前设置导电层18、19。
基板(也可以称作基底、薄膜、以及带子)37和38分别是柔性基板。作为基板37和38的基材材料，可以分别包括聚乙烯、聚丙烯、聚苯乙烯、AS树脂、ABS树脂(由丙烯腈、丁二烯、以及苯乙烯等三种聚合而成的树脂)、甲基丙烯酸树脂(也称为丙烯酸)、聚氯乙烯、聚缩醛、聚酰胺、聚碳酸酯、变性聚亚苯基醚、聚对苯二甲酸丁二醇酯、聚对苯二甲酸乙二醇酯、聚砜、聚醚砜、聚苯硫醚、聚酰胺-酰亚胺、聚甲基戊烯、酚醛树脂、尿素树脂、三聚氰胺树脂、环氧树脂、邻苯二甲酸二烯丙酯树脂、不饱和聚酯树脂、聚酰亚胺、以及聚氨基甲酸乙酯等的材料和纤维材料(例如纸)。薄膜可以是单层的薄膜，也可以是层积了多个薄膜的薄膜。此外，在其表面上可以设置接合层。接合层是含有粘合剂的层。
基板37、38的表面可以分别由二氧化硅(硅土)的粉末涂覆。通过涂覆，即使在高温且高湿的环境下也可以保持防水性。此外，其表面也可以由氧化铟锡等导电材料涂覆。对涂覆了的基板37、38的材料充(charge)静电，可以保护薄膜集成电路免受静电影响。此外，其表面也可以由以碳为主要成分的材料(如类金刚石碳)来涂覆。通过涂覆，可以增大强度并且可以抑制半导体器件的劣化和损坏。此外，基板37、38可以由将基材的材料(如树脂)和以二氧化硅、导电材料、或碳为主要成分的材料混合了的材料构成。
通过进行加热处理而使基板37和38各自的表面的层、或基板37、38各自的表面的接合层融化，以由基板37、38将包括多个晶体管14的叠层体密封。此外，可以根据需要进行加压处理。
此外，在具有上述结构的半导体器件(参见图7A)中，在导电层20和33之间、导电层25和34之间分别设置有导电层18、19，但本发明不局限于该结构。也可以在导电层20至25上设置绝缘层60，并且设置通过形成在绝缘层60中的开口部分连接到导电层20、25的导电层58、59。此外，在导电层58和33之间、导电层59和34之间分别设置导电层18、19。
此外，在具有上述结构的半导体器件(参见图7A)中，在导电层20、25和导电层33、34之间设置有两层绝缘层(绝缘层28、35)，然而本发明不局限于该结构。也可以在导电层20、25和导电层33、34之间仅仅单独地设置绝缘层26(参见图8A)。绝缘层26由绝缘材料、具有粘性的材料、各向异性导电材料等而形成。像这样，通过仅仅单独地设置绝缘层，可以实现步骤数目和制造成本的降低。此外，可以实现薄型化。
此外，在具有上述结构的半导体器件(参见图7A)中，使导电层20和33、导电层25和34分别电连接地设置导电层18、19。导电层20、25是连接于晶体管的源极或漏极的源极布线或漏极布线、或设置在与源极布线或漏极布线相同的层上的导电层。然而，本发明不局限于该结构。也可以使用设置在晶体管的栅电极相同的层上的导电层31、32而不使用导电层20、25。然后，使导电层31和33、导电层32和34分别电连接地设置导电层18、19。
此外，在具有上述结构的半导体器件(参见图7A)中，导电层18、19分别设置有两个贯穿孔(也称作孔、洞开口部分)，然而本发明不局限于该结构。也可以设置两个或更多的导电层18、19的贯穿孔(参见图8B)。可以使用缝纸等的机械(例如缝纫机)来设置两个或更多的贯穿孔。此外，作为导电层18、19，可以使用具有柔性的导电材料。通过设置两个或更多的贯穿孔，可以牢固地固定包括多个晶体管14的叠层体和设置有导电层33、34的基板36。
此外，与具有上述结构的半导体器件(参见图7A)不同，也可以选择性地设置绝缘层28、35，并且在导电层20和导电层33之间设置凸块65(参见图9A)。另外，也可以在导电层25和导电层34之间设置凸块66。
此外，与具有上述结构的半导体器件(参见图7A)不同，也可以选择性地设置绝缘层28，并且用含有导电颗粒73的树脂层74来代替绝缘层35。也可以在导电层20和导电层33之间设置凸块65和树脂层74(参见图9B)。在导电层25和导电层34之间也可以设置凸块66和树脂层74。含有导电颗粒73的树脂层74是各向异性导电层。
此外，与具有上述结构的半导体器件(参见图7A)不同，也可以选择性地设置绝缘层28、35，并且在导电层20和导电层33之间设置凸块68、69(参见图10A)。也可以在导电层25和导电层34之间设置凸块70、71。
此外，与具有上述结构的半导体器件(参见图7A)不同，也可以选择性地设置绝缘层28，并且用含有导电颗粒73的树脂层74来代替绝缘层35。也可以在导电层20和导电层33之间设置凸块68、含有导电颗粒73的树脂层74和凸块69(参见图10B)。在导电层25和导电层34之间也可以设置凸块70、树脂层74和凸块71。
作为凸块，使用金、银、铜的任何一个，优选使用电阻低的银。
实施方式3
在上述实施方式中，将包括多个晶体管14的叠层体从基板10分开(参见图3B)，然而本发明不局限于该方式。
也可以在形成导电层20至25之后(图1A)，根据需要，在导电层20至25上形成目的在于保护的层，然后使用研磨设备研磨基板10的另一个表面。优选研磨得使基板10的厚度为100μm或更薄。研磨设备例如是研磨盘、磨石。
接着，也可以使用抛光设备抛光已经研磨了的基板10的另一个表面。优选抛光得使基板10的厚度为50μm或更薄，更优选为20μm或更薄，更优选为5μm或更薄。抛光设备例如是抛光布和磨粉(例如氧化铈等)。在进行研磨步骤和抛光步骤后，根据需要，可以进行目的在于去除灰尘的洗涤步骤和干燥步骤中的一方或双方。
此外，考虑到在研磨步骤和抛光步骤中花费的时间、在之后要进行的切断步骤中花费的时间、半导体器件的用途、对于其用途需要的强度等，适当地设定抛光后的基板10的厚度。例如，在通过缩短研磨步骤和抛光步骤的时间而提高生产率的情况下，可以使抛光后的基板10的厚度大致为50μm。此外，在通过缩随后要进行的切割步骤的时间来提高生产率的情况下，可以使抛光后的基板10的厚度为20μm或更薄，优选为5μm或更薄。此外，在将半导体器件贴附或嵌入到薄的物品上的情况下，可以使抛光后的基板10的厚度为20μm或更薄，优选为5μm或更薄。
接下来，在导电层20至25上形成绝缘层28(参见图1B)。接着，在绝缘层28上形成绝缘层35而不形成开口部分29(参见图2B)。接着，准备设置有导电层33、34的基板36。然后，在绝缘层35上提供设置有导电层33、34的基板36。接着，设置导电层18、19以使导电层20和33、导电层25和34分别电连接(参见图22)。导电层18、19分别贯穿导电层20和33、导电层25和34地设置。像这样，也可以不将基板10从包括多个晶体管14的叠层体分开而保留基板10保留。通过保留基板10，可以抑制有害气体、水和杂质元素的进入。因此，可以抑制劣化或破坏，以提高可靠性。
另外也可以使用如本实施方式所示的研磨及抛光基板10的步骤来代替在上述实施方式2中所示的分开基板10的步骤。通过研磨及抛光基板10，可以提高阻挡性。
实施方式4
在上述实施方式中，将基板10从包括多个晶体管14的叠层体分开(参见图3B)，然后设置导电层18、19(参见图4)，然而本发明不局限于该方式。也可以将基板10从包括多个晶体管14的叠层体分开(参见图3B)，然后在绝缘层13的表面上设置包括基板42和多个晶体管43的叠层体44(参见图11A)。根据需要，也可以通过进行加热处理或加压处理的一方或双方来粘合绝缘层13和绝缘层45。绝缘层45由粘合剂或各向异性导电材料来构成。
接下来，使用基板36将基板42从包括多个晶体管43的叠层体46分开(参见图11B)。在图上所示的结构中，以剥离层47和绝缘层48为边界将基板42从叠层体46分开。接着，也可以设置贯穿导电层33、20、56的导电层18，和贯穿导电层34、25、57的导电层19(参见图12)。
根据上述结构，可以提供一种层积了多个晶体管的半导体器件。通过层积多个晶体管，能够增加设置在一个半导体器件中的晶体管的数目，因此可以提供一种实现了高功能化的半导体器件。
实施例1
下面参照图13说明设置有导电层的基板。设置有导电层的基板有例如如下所述的两种。导电层起到天线或连接布线的作用。
其中一种是在基板36上形成有导电层33、34的结构(参见图13A)。基板36由聚酰亚胺、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PC(聚碳酸酯)、以及PES(聚醚砜)等形成。导电层33、34由铜和银等形成。此外，将金等镀在导电层33、34的露出的部分，以便防止氧化。
另一种是在基板36上形成有导电层33、34和保护层39的结构(参见图13B)。作为保护层39，使用基板和绝缘树脂的一方或双方。基板是聚酰亚胺、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PC(聚碳酸酯)、以及PES(聚醚砜)。绝缘树脂是环氧树脂、硅树脂、以及合成橡胶树脂等。
在使基板36上的导电层33、34用作天线的情况下，对于导电层33、34的形状没有特别的限制。作为导电层33、34的形状，是例如具有偶极、环状(例如环形天线)、螺旋形状、长方体并平坦的形状(例如平板天线)等。此外，对于形成导电层33、34的材料没有特别的限制。作为导电层33、34的材料，可以使用例如金、银、铜等。其中，优选使用电阻值低的银。此外，对于其制造方法也没有特别的限制，可以使用溅射法、CVD法、丝网印刷法、液滴喷射法(例如喷墨法)、分散器法等。
当将天线直接贴附到金属的表面上时，在金属中由经过金属表面的磁通量产生涡电流。这种涡电流在与读取/写入器的磁场相反的方向上产生。于是，可以将具有磁导率高、高频损失小的铁氧体或金属薄膜平板夹在天线和导电层之间，以便防止涡电流的产生。
在上述实施方式中使用了设置有导电层的基板。作为这种设置有导电层的基板，都可以使用上述两种中的任何一种。
实施例2
下面参照图14说明本发明的半导体器件的结构。本发明的半导体器件100具有运算处理电路101、存储电路103、天线104、电源电路109、解调电路110、以及调制电路111。在半导体器件100中，天线104和电源电路109是不可缺少的结构单元，而其他单元根据半导体器件100的用途而适当地设置。
运算处理电路101根据从解调电路110输入的信号来分析指令、控制存储电路103，并且向调制电路111输出要发送到外部的数据等。
存储电路103具有包括存储元件的电路及控制写入和读出数据的控制电路。在存储电路103中，至少存储有半导体器件本身的识别号码。识别号码是为了与其他半导体器件区别而使用的。此外，存储电路103具有选自有机存储器、DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM(只读存储器)、PROM(可编程只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、以及闪速存储器中的一种或多种。有机存储器具有在一对导电层之间夹有含有有机化合物的层的结构。有机存储器具有简单的结构，由此可以使制作步骤简单化，可以减少费用。此外，由于具有简单的结构，可以很容易使叠层体的面积小型化并且很容易实现大容量化。此外，有机存储器具有非易失性和不需要内置电池的优点。因此，作为存储电路103，优选使用有机存储器。
天线104将从读取/写入器112供给的载波转换成交流电信号。此外，由调制电路111施加负载调制。电源电路109使用天线104所转换了的交流电信号来生成电源电压，并且将该电源电压提供给每个电路。
解调电路110解调由天线104转换了的交流电信号，并且将被解调了的信号提供给运算处理电路101。调制电路111根据由运算处理电路101供给的信号，向天线104施加负载调制。
读取/写入器112将天线104所施加的负载调制作为载波来接收。此外，读取/写入器112将载波发射到半导体器件100。载波是读取/写入器112所发射的电磁波。
实施例3
通过利用能够无线发送及接收数据的功能，本发明的半导体器件125可以适用于各种物品和各种系统。所述物品例如是钥匙(参见图15A)、纸币、硬币、有价证券、无记名债券、证书(驾驶执照或居民证等)、书籍、容器(实验器皿等，参见图15B)、随身物品(包、眼镜等，参见图15C)、包装容器(包装纸、瓶子等，参见图15D)、存储介质(磁盘或光盘、录像带等)、交通工具(自行车等)、食品、衣服、生活用品、以及电子器具(液晶显示装置、EL显示装置、电视机、便携式终端等)等。本发明的半导体器件通过贴附或嵌入在如上所述的各种形状的物品的表面上而固定。
此外，系统指的是物流和库存管理系统、认证系统、流通系统、生产历史系统、以及书籍管理系统等。通过使用本发明的半导体器件，可以实现系统的高功能化、多功能化、以及高附加价值化。例如，将本发明的半导体器件设置在身份证的内部，并且将读取/写入器121设置在建筑物的入口(参见图15E)。读取/写入器121读取在各人所带的身份证中的识别号码，然后将所读取的关于识别号码的信息提供给计算机122。计算机122根据由读取/写入器121供给的信息来判断允许或不许进出。像这样，通过使用本发明的半导体器件，可以提供提高了方便性的出入管理系统。
实施例4
下面参照图16A至16D、17A至17C、以及18A和18B说明本发明的半导体器件所包括的晶体管的制造方法。首先，在基板551上形成绝缘层552(参见图16A)。接着，在绝缘层552上形成绝缘层553。接着，在绝缘层553上形成半导体层554。然后，在半导体层554上形成栅绝缘层555。
半导体层554例如通过以下制造步骤来形成。首先，通过溅射法、LPCVD法、以及等离子体CVD法等形成非晶半导体层。接着，通过使用激光晶化法、RTA法(快速热退火)、使用退火炉的热晶化法、使用促进晶化的金属元素的热晶化法、以及组合了使用促进晶化的金属元素的热晶化和激光晶化法的方法等使非晶半导体层晶化，以形成晶体半导体层。随后，将得到了的晶体半导体层形成为所希望的图形(图形加工)。
优选的是，通过组合以下两个晶化法来形成半导体层554：包括热处理的晶化法；发射连续振荡激光或以10MHz或更大的频率振荡的激光束的晶化法。通过发射连续振荡激光或以10MHz或更大的频率振荡的激光束，可以使晶化了的半导体层554的表面平坦。此外，通过使半导体层554的表面平坦化，可以使栅绝缘层555薄膜化。此外，可以提高栅绝缘层555的耐压性。
此外，可以通过对半导体层554进行等离子体处理并使表面氧化或氮化而形成栅绝缘层555。例如，可以通过引入如He、Ar、Kr、或Xe等的稀有气体和氧、氧化氮、氨、氮、或氢等的混合气体的等离子体处理而形成栅绝缘层555。在这种情况下，优选通过引入微波而进行等离子体激发。这是因为当引入微波时，可以在低电子温度下生成高密度的等离子体。可以由利用该高密度等离子体生成的氧基(也有包括OH基的情况)和氮基(也有包括NH基的情况)使半导体层554的表面氧化或氮化，以形成栅绝缘层555。也就是说，通过使用这种高密度等离子体的处理，在半导体层554的表面上形成具有1至20nm、典型地具有5至10nm厚度的绝缘层。在这种情况下，由于反应是固相反应，所以可以大大降低该绝缘层和半导体层554之间的边界能级密度。
这种高密度等离子体处理由于使半导体层(晶体硅或多晶硅)直接氧化(或氮化)，从而可以极大地减小形成在该半导体层的表面上的栅绝缘层的厚度的偏差。此外，在晶体硅的晶粒界面上不会发生异常的氧化反应，所以成为非常优选的状态。换句话说，通过进行在此所述的高密度等离子体处理使半导体层554的表面固相氧化，可以形成均匀性良好、边界能级密度低的栅绝缘层555，而在晶粒界面上不会发生异常氧化反应。
栅绝缘层555可以仅仅使用通过高密度等离子体处理而形成的绝缘层，也可以使用通过利用等离子体和热反应的CVD法在其上沉淀并层积氧化硅、氧氮化硅、以及氮化硅等的绝缘层。在任何情况下，在栅绝缘层555的一部分或所有部分中包括通过高密度等离子体形成的绝缘层的晶体管可以减少特性的偏差。
此外，通过将连续振荡激光或以10MHz或更大的频率振荡的激光束沿一个方向扫描而使晶化的半导体层554具有结晶沿该激光束的扫描方向成长的特性。通过将其扫描方向对应于沟道长度方向(当形成沟道形成区域时载流子所流过的方向)地设置晶体管的有源层，并且采用上述方法作为栅绝缘层的制造方法，可以得到特性偏差小并且场效应迁移率大的晶体管。
另外，也有使用等离子体处理来形成绝缘层552和553、半导体层554、以及栅绝缘层555等的情况。这种等离子体处理优选在电子密度为1×1011cm-3或更高并且等离子体的电子温度为1.5eV或更低的情况下进行。更优选在电子密度为1×1011cm-3或更高至1×1013cm-3或更低并且等离子体的电子温度为0.5eV或更高至1.5eV或更低的情况下进行。
如果等离子体的电子密度高，并且在被处理对象(例如，绝缘层552和553、半导体层554、以及栅绝缘层555等)附近的电子温度低时，可以防止等离子体给被处理对象带来的损伤。此外，由于等离子体的电子密度高达1×1011cm-3或更高，使用等离子体处理使被处理对象氧化或氮化而形成的氧化物或氮化物比起通过CVD法和溅射法等形成的薄膜来其膜厚度等的均匀性要高，并且可以形成致密的膜。此外，由于等离子体的电子温度低至1.5eV或更低，所以与常规的等离子体处理以及热氧化法相比，可以在更低的温度下进行氧化或氮化处理。例如，即使在比玻璃的应变点再低100度以上(含100度)的温度下进行等离子体处理，也可以充分进行氧化或氮化处理。
接下来，在栅绝缘层555上层积形成导电层501和导电层503。导电层501和导电层503分别由钨、铬、钽、氮化钽、钼等的金属以及以上述金属为主要成分的合金或化合物构成。导电层501和导电层503使用互相不同的材料来形成。具体来说，采用在以后进行的蚀刻步骤中产生蚀刻速度的差别的材料来形成导电层501和导电层503。
接下来，在导电层503上形成由抗蚀剂构成的掩模506。掩模506使用包括遮光膜和半透明膜的曝光掩模而形成。该掩模的具体构成将在后面描述。
接下来，使用掩模506蚀刻导电层503，以形成掩模507和导电层504(参见图16B)。利用由电场加速了的离子溅射掩模506，将它分割成两个掩模507，并且使该两个掩模507分开地配置。其次，使用掩模507和导电层504来蚀刻导电层501，以形成导电层502(参见图16C)。
接下来，选择性地蚀刻掩模507和导电层504，以形成掩模508和导电层505(参见图16D)。利用由电场加速了的离子溅射掩模508，使它的尺寸缩小。在这个步骤中，控制施加到基板一侧的偏压电压，以使导电层502不被蚀刻。
接下来，将给予一种导电类型的杂质元素添加到半导体层554中，以形成第一浓度的杂质区域509、516、以及517(参见图17A)。此时，使用导电层505以自对准的方式将杂质元素添加到半导体层554中。
接下来，通过将给予一种导电类型的杂质元素添加到半导体层554中，以形成第二浓度的杂质区域510和511(参见图17B)。给予一种导电类型的杂质元素不添加在重叠于导电层505的半导体层554中。因此，重叠于导电层505的半导体层554用作沟道形成区域。通过以上步骤，完成薄膜晶体管520。
接下来，覆盖薄膜晶体管520地形成绝缘层512和513(参见图17C)。然后形成通过形成在绝缘层512和513中的开口部分连接于第二浓度的杂质区域510和511的导电层514和515。
在上述步骤中，使用具有不同厚度而且形状复杂的掩模506来蚀刻导电层501和503。通过使用掩模506，可以形成分开配置的掩模507。由此，可以使两个沟道形成区域之间的间隔减小。具体来说，可以使两个沟道形成区域之间的间隔不足2μm。因此，在形成具有两个或更多的栅电极的多栅型薄膜晶体管的情况下，可以缩小其占有面积。因此，可以实现高集成化，以提供一种高精度的半导体器件。
接下来，参照图18A和18B说明掩模506的形成方法。图18A为放大了的曝光掩模的一部分的俯视图。图18B为对应于图18A的曝光掩模的一部分的截面图及包括基板551的叠层体的截面图。
曝光掩模具有透光基板560、遮光膜561和562、以及半透明膜563。遮光膜561和562由铬、钽、CrNx(x为正整数)等的金属膜构成。半透明膜563根据曝光波长适当地选择材料而形成，例如，可以使用TaSixOy(x和y为正整数)、CrOxNy(x和y为正整数)、CrFxOy(x和y为正整数)、MoSixNy(x和y为正整数)、以及MoSixOy(x和y为正整数)。半透明膜563用作辅助图形。
当通过使用具有上述结构的曝光掩模对抗蚀剂掩模进行曝光时，大致分为没有曝光的区域521和被曝光了的区域522。当在这种状态下进行显影处理时，除去被曝光了的区域522上的抗蚀剂，以形成具有如图16A所示的形状的掩模506。
实施例5
下面参照图19A至19D、图20A和20B、图21A至21C说明使用样品A、B的实验的结果。样品A、B是俯视结构相同而截面结构不同的半导体器件。图19A、B为样品A、B的俯视图，图19C、D分别为样品A、B的截面图。图19C和19D为沿图19B所示的俯视图中的从点A至点B的截面图。图20A为样品A、B的俯视图，图20B、C分别为样品A、B的截面图。图20B和20C为沿图20A所示的俯视图中的从点A至点B的截面图。图21A为样品A、B的俯视照片，图21B为样品A的照片，图21C为样品B的照片。图21B和21C为图21A的中央部分的放大照片。图21A所示的样品A、B的俯视照片的概念图为图19B。此外，图21B所示的样品A的俯视照片和图21C所示的样品B的俯视照片的概念图为图20A。
首先，准备了两个设置有用作天线的导电层82、83的基板81(参见图19A)。在两个基板81中，一个用于样品A，另一个用于样品B。
在样品A中，将层积有树脂层86、导电层85及绝缘层84的基板87贴附到了设置有导电层82、83的基板81上(参见图19B和19C、图21A的照片)。此时，导电层82和导电层83处于互相绝缘的状态，导电层82的端部的节点95和导电层83的端部的节点96之间的电阻值为1300Ω。
在样品B中，将层积有树脂层86、导电层85、凸块88、89及绝缘层84的基板87贴附到了设置有导电层82、83的基板81上(参见图19B和19D、图21A的照片)。此时，导电层82和导电层83为通过凸块88、导电层85及凸块89而电连接的状态，节点95和节点96之间的电阻值为5.3Ω。
接下来，在样品A中，设置了贯穿基板81、导电层82、绝缘层84、导电层85、树脂层86及基板87的导电层91(参见图20A和20B、图21B的照片)。此外，设置了贯穿基板81、导电层83、绝缘层84、导电层85、树脂层86及基板87的导电层92。当设置导电层91、92时使用装订器，该导电层91、92是“U”字形的装订针。由此，导电层82、83处于通过导电层91、导电层85及导电层92电连接的状态，此时，节点95和节点96之间的电阻值为0.42Ω。像这样，通过设置导电层91、92，电阻值从1300Ω大幅度地降低到了0.42Ω。
接下来，在样品B中，也设置了贯穿基板81、导电层82、凸块88、导电层85、树脂层86及基板87的导电层93(参见图20A和20C、图21C的照片)。另外，设置了贯穿基板81、导电层83、凸块89、导电层85、树脂层86及基板87的导电层94。设置导电层93、94时使用了装订器。由此，导电层82、83处于通过导电层93、导电层85及导电层94电连接的状态。此时，节点95和节点96之间的电阻值为1.71Ω。像这样，通过设置导电层93、94，电阻值从5.3Ω降低到了1.71Ω。
由上述结果可见，通过设置导电层可以降低电阻值。如果可以降低电阻值，就能够降低耗电量。

Claims (17)

1.一种半导体器件，包括：
薄膜集成电路；
与所述薄膜集成电路相连接的第一端子部分；
基板，在该基板上在同一层中设置有第二端子部分和与所述第二端子部分相连接的第一导电层；以及
贯穿所述第一端子部分、所述第二端子部分、以及所述基板的第二导电层，
其中，所述第一端子部分和所述第二端子部分互相重叠，且
所述第一端子部分通过所述第二导电层与所述第二端子部分电连接。
2.根据权利要求1所述的半导体器件，其中，所述薄膜集成电路具有至少一个晶体管，并且所述第一端子部分与所述晶体管电连接。
3.一种半导体器件，包括：
具有半导体层、第一绝缘层、以及第一导电层的晶体管；
在所述晶体管上的第二绝缘层；
通过设置在所述第二绝缘层中的开口部分与所述晶体管的源极或漏极连接的第二导电层；
第一端子部分，该第一端子部分与所述第一导电层或所述第二导电层连接，且该第一端子部分由与所述第一导电层或所述第二导电层相同的层的导电层构成；
在所述第二绝缘层和所述第二导电层上的第三绝缘层；
在所述第三绝缘层上的第三导电层；
与所述第三导电层连接且设置在与所述第三导电层相同的层中的第二端子部分；
在所述第三绝缘层和所述第三导电层上的基板；以及
第四导电层，该第四导电层贯穿所述第一端子部分、所述第二端子部分、所述第一端子部分与所述第二端子部分之间的层、以及所述基板，
其中，所述第一端子部分和所述第二端子部分互相重叠，且
所述第一端子部分通过所述第四导电层与所述第二端子部分电连接。
4.根据权利要求3所述的半导体器件，其中，
所述半导体器件还包括凸块，
所述凸块设置在所述第一端子部分上，
所述第二端子部分设置在所述凸块上，并且
所述第四导电层也贯穿所述凸块。
5.根据权利要求3所述的半导体器件，所述半导体器件还包括：
凸块；以及
在所述凸块上的各向异性导电层，
其中，所述凸块设置在所述第一端子部分上，
所述第二端子部分设置在所述各向异性导电层上，并且
所述第四导电层也贯穿所述凸块和所述各向异性导电层。
6.根据权利要求3所述的半导体器件，所述半导体器件还包括：
第一凸块；
在所述第一凸块上的各向异性导电层；以及
在所述各向异性导电层上的第二凸块，
其中，所述第一凸块设置在所述第一端子部分上，
所述第二端子部分设置在所述第二凸块上，并且
所述第四导电层也贯穿所述第一凸块、所述各向异性导电层、以及所述第二凸块。
7.根据权利要求3所述的半导体器件，其中，所述第三导电层用作天线。
8.一种半导体器件，包括：
具有半导体层、第一绝缘层、以及第一导电层的晶体管；
在所述晶体管上的第二绝缘层；
通过设置在所述第二绝缘层中的开口部分与所述晶体管的源极或漏极连接的第二导电层；
第一端子部分，该第一端子部分与所述第一导电层或所述第二导电层相连接，且该第一端子部分由与所述第一导电层或所述第二导电层相同的层的导电层构成；
在所述第二绝缘层和所述第二导电层上的第三绝缘层；
在所述第三绝缘层上的第四绝缘层；
在所述第四绝缘层上的第三导电层；
与所述第三导电层相连接且设置在与所述第三导电层相同的层中的第二端子部分；
在所述第四绝缘层和所述第三导电层上的基板；以及
第四导电层，该第四导电层贯穿所述第一端子部分、所述第二端子部分、所述第一端子部分与所述第二端子部分之间的层、以及所述基板，
其中，所述第一端子部分和所述第二端子部分互相重叠，且
所述第一端子部分通过所述第四导电层与所述第二端子部分电连接。
9.根据权利要求8所述的半导体器件，其中，
所述半导体器件还包括凸块，
所述凸块设置在所述第一端子部分上，
所述第二端子部分设置在所述凸块上，并且
所述第四导电层也贯穿所述凸块。
10.根据权利要求8所述的半导体器件，所述半导体器件还包括：
凸块；以及
在所述凸块上的各向异性导电层，
其中，所述凸块设置在所述第一端子部分上，
所述第二端子部分设置在所述各向异性导电层上，并且
所述第四导电层也贯穿所述凸块和所述各向异性导电层。
11.根据权利要求8所述的半导体器件，所述半导体器件还包括：
第一凸块；
在所述第一凸块上的各向异性导电层；以及
在所述各向异性导电层上的第二凸块，
其中，所述第一凸块设置在所述第一端子部分上，
所述第二端子部分设置在所述第二凸块上，并且
所述第四导电层也贯穿所述第一凸块、所述各向异性导电层、以及所述第二凸块。
12.根据权利要求8所述的半导体器件，其中，所述第三导电层用作天线。
13.一种半导体器件，包括：
薄膜集成电路；
与所述薄膜集成电路相连接的第一端子部分；
基板，在该基板上在同一层中设置有第二端子部分和与所述第二端子部分相连接的第一导电层；以及
固定装置，用于固定所述薄膜集成电路、所述第一端子部分、所述第二端子部分、以及所述基板，并且用于电连接所述第一端子部分和所述第二端子部分，
其中所述固定装置贯穿所述第一端子部分、所述第二端子部分、以及所述基板。
14.根据权利要求13所述的半导体器件，其中，所述薄膜集成电路具有至少一个晶体管，并且所述第一端子部分与所述晶体管电连接。
15.根据权利要求13所述的半导体器件，其中，所述固定装置是线状的导体、针状的导体、或棒状的导体。
16.根据权利要求13所述的半导体器件，其中，所述固定装置是被拉成丝的不锈钢丝或被拉成丝的镀锌钢丝。
17.根据权利要求13所述的半导体器件，其中，所述固定装置是贯穿所述第一端子部分、所述第二端子部分和所述基板的导电层。
CN200610099778A 2005-06-30 2006-06-30 半导体器件 Expired - Fee Related CN100580916C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005191367 2005-06-30
JP2005191367 2005-06-30

Publications (2)

Publication Number Publication Date
CN1893050A CN1893050A (zh) 2007-01-10
CN100580916C true CN100580916C (zh) 2010-01-13

Family

ID=37588423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610099778A Expired - Fee Related CN100580916C (zh) 2005-06-30 2006-06-30 半导体器件

Country Status (2)

Country Link
US (1) US7719103B2 (zh)
CN (1) CN100580916C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088666A1 (ja) 2004-03-12 2005-09-22 Hamamatsu Photonics K.K. 層状部材の製造方法、及び層状部材
EP2312487B1 (en) * 2004-11-02 2016-09-28 Dai Nippon Printing Co., Ltd. Management system and management method
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8217455B2 (en) * 2008-04-14 2012-07-10 International Business Machines Corporation Semiconductor-on-insulator device structures with a body-to-substrate connection for enhanced electrostatic discharge protection, and design structures for such semiconductor-on-insulator device structures
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443550A (en) * 1991-05-14 1995-08-22 Hitachi, Ltd. Electronic circuit apparatus, apparatus for removing electromagnetic wave noise and the method of manufacturing the same
CN1561657A (zh) * 2001-10-01 2005-01-05 纳格雷德股份有限公司 包括导电桥的电子电路和用于制造所述桥的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19648335C2 (de) * 1996-11-22 2000-05-25 Daimler Chrysler Ag Anordnung zur Positionsmessung
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
SG136795A1 (en) 2000-09-14 2007-11-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP4554152B2 (ja) 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7030651B2 (en) * 2003-12-04 2006-04-18 Viciciv Technology Programmable structured arrays
JP4063277B2 (ja) * 2004-12-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
US20070215962A1 (en) * 2006-03-20 2007-09-20 Knowles Elecronics, Llc Microelectromechanical system assembly and method for manufacturing thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443550A (en) * 1991-05-14 1995-08-22 Hitachi, Ltd. Electronic circuit apparatus, apparatus for removing electromagnetic wave noise and the method of manufacturing the same
CN1561657A (zh) * 2001-10-01 2005-01-05 纳格雷德股份有限公司 包括导电桥的电子电路和用于制造所述桥的方法

Also Published As

Publication number Publication date
CN1893050A (zh) 2007-01-10
US20070001226A1 (en) 2007-01-04
US7719103B2 (en) 2010-05-18

Similar Documents

Publication Publication Date Title
CN1893094B (zh) 半导体器件以及其制造方法
CN1874060B (zh) 天线制造方法和半导体装置制造方法
CN100561723C (zh) 半导体器件和其制造方法
JP5600714B2 (ja) 半導体装置の作製方法
CN100576480C (zh) 半导体器件的制造方法
CN100580916C (zh) 半导体器件
JP5487257B2 (ja) 半導体装置の作製方法
CN1959962B (zh) 半导体器件的制造方法
CN101233531B (zh) 半导体装置的制造方法
JP5298216B2 (ja) 半導体装置
JP5159053B2 (ja) 半導体装置
JP5352048B2 (ja) 半導体装置の作製方法
JP5004503B2 (ja) 半導体装置
JP5004537B2 (ja) 半導体装置
JP2007058849A (ja) 半導体装置の作製方法
JP5127167B2 (ja) 半導体装置及びその作製方法
JP5084177B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20180630

CF01 Termination of patent right due to non-payment of annual fee