JP2005086088A

JP2005086088A - ３次元デバイスの製造方法

Info

Publication number: JP2005086088A
Application number: JP2003318459A
Authority: JP
Inventors: Hiroaki Jiroku; 寛明次六
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-09-10
Filing date: 2003-09-10
Publication date: 2005-03-31

Abstract

【課題】薄膜デバイス層同士の電気的接続を低温で高品質に行うことのできる高性能な３次元デバイスの製造方法を提供する。
【解決手段】基板１０１上に分離層１０２を形成し、分離層１０２の上にデバイス層１０３を形成し、デバイス層１０３の上にデバイス層内と電気的接続を持つ接続電極１０４を形成し、次にデバイス層２０１上に接続電極２０２を形成し、そして接続電極１０４と接続電極２０２を接続電極に用いられている物質の融点以下の温度で接合し、基板１０１側からＸｅＣｌエキシマレーザ光を照射して、基板１０１をデバイス層１０３から剥離する。
【選択図】図６

Description

本発明は、３次元デバイスの製造方法に関するものである。

近年、半導体デバイスの高集積化・高密度化の実現や、信号遅延等の配線に関わる問題や消費電力増大といった問題を解決することを目的として、複数のデバイスを３次元的に集積した３次元デバイスの開発が進められている。

従来、３次元ＩＣ等の３次元デバイスを製造する場合には、まず、単結晶Ｓｉ基板上に、電界効果トランジスタ（ＦＥＴ）等を含む第１層を多数工程を経て形成する。次いで、この第１層上に、同様の第２層を形成する。以下、同様にして、第３層以降を形成する。

しかしながら、従来の３次元デバイスの製造方法では、同一基板上に各層を順次重ねていくようにして形成するので、上層の形成は下層に悪影響を与えないようにしなければならず、種々の制約（例えば、下層が変質しないような温度の上限等）を受ける。

また、異なる層を積層する場合、各層を適したデバイスパラメータ（例えば、ゲート線幅、ゲート絶縁膜厚、デザインルール、温度等の製造条件）で形成するのは非常に難しい。

また、従来の３次元デバイスの製造方法では、デバイスを構成する基板上に各層を形成するので、用いる基板はデバイスの基板としての適合性と各層を形成するときの基板としての適合性とを兼ね備えていなければならず、特定の基板しか使用することができなかった。

更には、デバイスを構成する基板上に各層を順に形成していくので、製造時間が非常に長くなるという問題があった。

上記のような問題を解決する為に、特開平５−４１４７８や特開２００１−２５０９１３に示されているような薄膜デバイス層を張り合わせる技術が検討されている。これらの技術は単結晶Ｓｉ基板上に半導体素子を形成し、基板裏面を研磨して基板を薄膜化して、その薄膜デバイスを３次元的に積層するという技術である。

しかし、特開平５−４１４７８や特開２００１−２５０９１３にも課題がある。これらの技術では、基板を薄膜化する為に基板裏面を研磨する。単結晶Ｓｉ基板は、製造に莫大なエネルギーを要し、その価格も高価である。よって、上記の基板裏面研磨工程は、エネルギー的にもコスト的にも非常に大きな無駄を生んでいるのである。
上記の課題は特開平１１−２５１５１７に示されている製造方法によって解決されている。この技術は、基板上に分離層を介して薄膜デバイス層を形成し、前記分離層に光を照射して分離層を剥離し、薄膜デバイス層を他の基板に転写するという技術である。安価なガラス基板を用いることができるため、エネルギー的にもコスト的にも有利である。また、基板研磨工程も不要である。

特開平５−４１４７８号公報特開２００１−２５０９１３号公報特開平１１−２５１５１７号公報

こうした従来の製造方法で製造された３次元デバイスにおいては、薄膜デバイス層間の電気的接続が困難であるという課題があった。特開平１１−２５１５１７に示されている製造方法においては、薄膜デバイス層間の電気的接続方法として、薄膜デバイス層に接続電極を形成し、異方性導電膜を介して接続電極同士を接続している。この方法では、隣接する接続電極間の距離が短くなると、異方性導電膜中の導電粒子を介して隣接する接続電極間で漏れ電流が生じたり、電極間が短絡してしまったりする危険性がある。更に、電気抵抗が高い、耐久性が低い等といった問題もある。特開平１１−２５１５１７には、接続電極を接触させてこれらを加熱し、接触面を溶融・固化させることによって接続電極同士を固着させる方法も記載されている。この方法では接続電極が溶融する程度の加熱が必要である為、加熱による薄膜デバイス層への悪影響が懸念される。悪影響の例としては、薄膜デバイス層の反りや、電気的特性の劣化等が挙げられる。

本明細書で開示する発明は、上記の問題を解決する手段を提供するものである。具体的には薄膜デバイス層同士の電気的接続を低温で高品質に行うことのできる高性能な３次元デバイスの製造方法を提供することをその目的とする。

上記課題を解決するために本発明の３次元デバイスの製造方法は、２次元方向の所定の領域内に配置される薄膜デバイス層がその厚さ方向に複数積層された３次元デバイスの製造方法において、前記各薄膜デバイス層のうちの少なくとも一つを他の基板から剥離及び転写することによって積層する転写工程と、前記剥離及び転写する薄膜デバイス層とそれに隣接する薄膜デバイス層の表面に接続電極を形成する接続電極形成工程と、隣接する前記薄膜デバイス層の接続電極同士を接触させて前記接続電極に用いられている物質の融点以下の温度で前記接続電極同士を接合する接合工程と、を含むことを特徴とする。

上記の３次元デバイスの製造方法によれば、接合工程は接続電極に用いられている物質の融点以下の温度で行われている。このような母材の融点以下の温度で行う固相面同士の接合は固相接合と呼ばれている。接合原理は母材の原子が拡散することにより、接合面に原子間力が働くことによる。固相接合を用いることによって、低温で接合工程を行うことができるので、高温加熱による薄膜デバイス層への悪影響を防ぐことが可能である。また、固相接合は他の接合に比べて高品質、高性能な接合であることが知られている。よって、本発明のように接合工程に固相接合を用いることによって、異方性導電膜やはんだ付け、溶融・固化による接合よりも低抵抗で耐久性の高い接合が実現できるのである。更には、固相接合では、接続電極の微細化、高密度化が可能になる。異方性導電膜による接合では、接続電極密度を高くすると、隣接する接続電極間で漏れ電流が発生したり、接続電極間が短絡したりしてしまう。また、導電粒子による接続である為、接続電極間には導電粒子が十分含まれなければならず、接続電極にはある程度大きい面積が必要となるので、接続電極の微細化が難しい。はんだ付けや溶融・固化による接合では、余分なはんだや接続電極の溶融によって、最終的な接合面積が接続電極よりも大きくなってしまう為、やはり高密度化が困難である。一方、固相接合では、接続電極は固相のまま接合されるので、接続電極の面積は接合前の状態に保たれる。よって、固相接合では、他の接合方法に比べて接続電極の微細化、高密度化が可能となるのである。

また、本発明の３次元デバイスの製造方法は、前記接続電極が金属であることを特徴とする。

上記３次元デバイスの製造方法によれば、電極の電気抵抗が低くなるので、高性能な３次元デバイスを製造することができるという効果を有する。

また、本発明の３次元デバイスの製造方法は、前記接合工程の直前に前記接続電極を表面処理することを特徴とする。

上記３次元デバイスの製造方法によれば、接合表面に存在する安定な酸化物や有機物等の表面層が除去されて、接合表面が清浄化、活性化されるので、接合面における原子の拡散が活発になり、接続電極の接合を良好に行うことができるという効果を有する。

また、本発明の３次元デバイスの製造方法は、前記表面処理がフッ化処理であることを特徴とする。

上記３次元デバイスの製造方法によれば、接合表面がフッ化物に置換される、あるいは接合表面にフッ素が導入される。フッ化処理された接合表面が合わせられると、表面に存在するフッ素が拡散し、フッ素の拡散が接続電極物質原子の拡散を促す。よって、フッ化処理によって、接続電極の接合を低エネルギーで良好に行うことができるのである。

また、本発明の３次元デバイスの製造方法は、前記表面処理がイオン照射、あるいはプラズマ照射であることを特徴とする。

上記３次元デバイスの製造方法によれば、接合表面に存在する安定な酸化物や有機物等の表面層が除去される。そして、不安定で活性な表面を露出させることができるので、接合面における原子の拡散が活発になり、接続電極の接合を低エネルギーで良好に行うことができるという効果を有する。

また、本発明の３次元デバイスの製造方法は、前記接合工程が０℃以上且つ３０℃以下で行われることを特徴とする。

上記３次元デバイスの製造方法によれば、所謂常温で接合工程が行われるので、接合工程に要するエネルギーが少なくなるという効果を有する。また、接合装置には加熱機構が不要となる。更に、薄膜デバイス層への加熱による悪影響が無くなり、薄膜デバイス層の特性が接合工程を経ても維持される。

以下、本発明の実施形態を図面に基づいて説明する。

本発明は、各薄膜デバイス層のうちの少なくとも一つを他の基板から剥離及び転写することによって積層する転写工程が含まれることを特徴としている。この転写工程は、特開平１１−２５１５１７の[発明の実施の形態]の中の[００３２]から[０１２０]に詳細に説明されている「薄膜構造の転写方法」を用いて行われる。以下、図１から図３に示す断面図を参照しながら転写工程を簡単に説明する。まず図１に示す様に基板１上に分離層２を形成する。基板１の具体例としては、石英基板やガラス基板が挙げられる。分離層２の具体例としては、非晶質珪素膜が挙げられる。分離層２の上にＳｉＯ₂等の酸化珪素膜を用いて中間層３を形成する。中間層３の上にデバイス層等の被転写層４を形成する。図２に示す様に接着層５を介して被転写層４を別基板等の転写体６に接合する。基板１の裏面側からエキシマレーザ光等の光７を照射すると、分離層２に層内剥離及び／または界面剥離が生じ、結合力が減少または消滅するので、基板１と転写体６とを離間させると、被転写層４が基板１から離脱して、図３に示す様に転写体６へ転写される。

図４から図１１は、本発明の第１の実施例による３次元デバイスの製造方法を示す断面工程図である。以下、この図を参照しつつ本発明の第１の実施例による３次元デバイスの製造方法を説明する。

図４に示す様に、基板１０１上に分離層１０２を形成し、分離層１０２の上にデバイス層１０３を形成する。ここで、デバイス層１０３には転写工程で説明した中間層も含まれているが省略している。デバイス層の具体例としては、薄膜半導体装置、電極、ＤＲＡＭ（ダイナミックＲＡＭ）、ＳＲＡＭ（スタティックＲＡＭ）、ＦｅＲＡＭ（強誘電体ＲＡＭ）等のメモリ、等が挙げられるが、デバイス層は前記のものに限定されない。デバイス層１０３の上に、デバイス層内と電気的接続を持つ接続電極１０４を形成する。この接続電極は導電性を持つ物質であれば良く、ＰイオンやＢイオンが注入された多結晶珪素膜や、好ましくは電気抵抗の低い金属や金属化合物で形成される。具体的にはＡｕ、Ｃｕ、Ａｌ同士は大気圧下の不活性ガス雰囲気中であっても接合できることが判明している為に好ましい。また、Ｉｎ、Ｓｎ等の低融点金属やそれらの合金も好ましい。低融点金属を接続電極の少なくとも一方に用いることによって、接続電極を低温で接合できるからである。接続電極の形成方法は何でも良く、化学気相堆積（ＣＶＤ）法や蒸着法、めっき法、スパッタリング法等が用いられる。接続電極のパターニング方法としては、例えばフォト・リソグラフィー法を用いてパターニングされたフォト・レジスト膜を用いたリフトオフ法が挙げられるが、これに限定されるものではない。フォト・リソグラフィー法とエッチング法を用いたり、あるいはめっき法で膜形成とパターニングを同時に行ったりしても良い。

次に、図５に示す様に、デバイス層２０１上に図４の工程と同様にして接続電極２０２を形成する。

図６に示す様に、接続電極１０４と接続電極２０２を接合する。この接続電極同士の接合は、接続電極に用いられている物質の融点以下の温度で行われる。よって、接合工程を高温で行う必要が無くなるので、高温加熱によるデバイス層への悪影響を無くすことができる。Ａｕの融点は約１０６４℃、Ｃｕの融点は約１０８５℃であるので、ＡｕやＣｕを溶融・固化によって接合しようとすると、１１００℃程度の高温状態にしなければならない。このような高温状態では、デバイス層の基板としてはガラス基板を使用することはできず、高価な石英基板や単結晶Ｓｉ基板を用いる必要がある。たとえ、石英基板や単結晶Ｓｉ基板を用いた場合でも、基板の大きさによっては基板に反りが生じる危険性がある。また、デバイス層内には１１００℃以下の融点を持つ物質を使用することはできなくなる。さらに、デバイス層を高温状態にすることにより、本来のデバイス特性が変化してしまい、３次元デバイスとして所望の特性が得られなくなってしまう。Ａｌの融点は約６６０℃であり、ＡｕやＣｕに比べると低温であるが、やはりＡｌを溶融させる為には７００℃程度の高温状態が必要であり、デバイス層への悪影響は避けられない。また、接続電極を溶融させると、接続電極がつぶれて溶融前よりも面積が大きくなってしまう為、接続電極の高密度化は困難である。しかし、接合工程を接続電極に用いられている物質の融点以下の温度で行う、すなわち固相接合によって行う場合、接合工程はデバイス層に悪影響を与えないような低温で行うことができる。また接続電極が溶融しないので、接続電極面積の高密度化も可能である。接続電極にＩｎ、Ｓｎ等の低融点金属やそれらの合金を用いた場合には、接合工程を更に低温化できる。Ｉｎの融点は約１５７℃、Ｓｎの融点は約２３２℃であるので、１５０℃程度の比較的低温であっても、ＩｎやＳｎ等を用いた接続電極表面は活性な状態となり、低温、低圧力で接合を容易に行うことができる。

接続電極の存在しないところに接着剤１１を注入し、デバイス層１０３と２０１の機械的接合を行う。接続電極間の接合力が十分にあれば、この接着剤注入工程は無くても問題無い。

薄膜構造の転写方法を用いて、基板１０１を剥離する。具体的には、図６において、基板１０１側から例えばＸｅＣｌエキシマレーザ光（波長３０８ｎｍ）を照射する。すると、光は分離層１０２に吸収され、分離層１０２に層内剥離及び／または界面剥離が生じ、結合力が減少または消滅するので、基板１０１をデバイス層１０３から剥離することができる。デバイス層１０３の表面に分離層１０２の一部が残留している場合は、エッチング法等によって分離層１０２の残留物を除去する。こうして図７に示す様に、デバイス層１０３がデバイス層２０１に転写される。図７はデバイス層１０３と２０１が３次元的に積層された３次元デバイスである。

デバイス層を３層以上積層する為には、これまでの工程を繰り返すことになる。具体的には、図８に示す様に、デバイス層１０３上に接続電極１０５を形成する。これは図５の工程と同様である。

次に、図９に示す様に、基板３０１上に分離層３０２を形成し、分離層３０２の上にデバイス層３０３を形成する。ここで、デバイス層３０３には転写工程で説明した中間層も含まれているが省略している。デバイス層３０３の上に、デバイス層内と電気的接続を持つ接続電極３０４を形成する。これは図４の工程と同様である。

図１０に示す様に、接続電極３０４と接続電極１０５を接合する。この接続電極同士の接合は、接続電極に用いられている物質の融点以下の温度で行われる。接続電極の存在しないところに接着剤１２を注入し、デバイス層３０３と１０３の機械的接合を行う。接続電極間の接合力が十分にあれば、この接着剤注入工程は無くても問題無い。これは図６の工程と同様である。

薄膜構造の転写方法を用いて、基板３０１を剥離する。具体的には、図１０において、基板３０１側から例えばＸｅＣｌエキシマレーザ光（波長３０８ｎｍ）を照射する。すると、光は分離層３０２に吸収され、分離層３０２に層内剥離及び／または界面剥離が生じ、結合力が減少または消滅するので、基板３０１をデバイス層３０３から剥離することができる。デバイス層３０３の表面に分離層３０２の一部が残留している場合は、エッチング法等によって分離層３０２の残留物を除去する。こうして図１１に示す様に、デバイス層３０３がデバイス層１０３に転写される。図１１はデバイス層２０１と１０３と３０３が３次元的に積層された３次元デバイスである。

このようにして、デバイス層を所望の層数だけ積層し、３次元デバイスを作成することができる。

以上説明したように、本第１の実施例によれば、薄膜デバイス層同士の電気的接続を低温で高品質に行うことができ、高性能な３次元デバイスを製造することができる。

接続電極同士を単に接触させるだけでは、接合は難しい。接続電極の表面は酸化膜が存在していたり、有機物が付着していたりして、安定化しているからである。そこで、実施例１において、接続電極１０４と接続電極２０２を接合する直前、及び接続電極３０４と接続電極１０５を接合する直前に、各接続電極に対して表面処理を行う。この表面処理は各接続電極を接合し易くする為のものである。表面処理としては、フッ化処理を用いる。フッ化処理は接続電極表面をフッ化物に置換するあるいは表面にフッ素を導入する処理である。フッ化処理した接続電極が合わせられると、接続電極表面に存在するＦ原子が拡散し、Ｆ原子の拡散が接続電極物質の原子拡散を促進する。よって、フッ化処理した接続電極表面は未処理のものよりも低エネルギーで接合可能となるのである。すなわち、接続電極表面をフッ化処理することによって、低温、低圧力で接続電極の接合を行うことができるのである。

上記以外は実施例１と同様として、３次元デバイスは完成する。

以上説明したように、本第２の実施例によれば、薄膜デバイス層同士の電気的接続を低温、低圧力で、高品質に行うことができ、高性能な３次元デバイスを製造することができる。

実施例１において、接続電極１０４と接続電極２０２を接合する直前、及び接続電極３０４と接続電極１０５を接合する直前に、各接続電極に対して表面処理を行う。この表面処理は各接続電極を接合し易くする為のものである。表面処理としては、イオン照射あるいはプラズマ照射を用いる。接続電極の安定な表面層に例えばＡｒ等の不活性原子のイオンあるいはプラズマを照射することにより、不安定で活性な表面を露出させることができる。このような活性な表面同士、すなわち表面原子に結合相手が居ない状態となっている表面同士を合わせると、表面原子同士が結合し、低エネルギーで接合するのである。つまり、接続電極表面にイオン照射あるいはプラズマ照射することによって、低温、低圧力で接続電極の接合を行うことができるのである。イオン照射あるいはプラズマ照射の後に、フッ化処理を行っても良い。これらの表面処理によって、接続電極を０℃から３０℃程度の所謂常温で行うことが可能となる。

以上説明したように、本第３の実施例によれば、薄膜デバイス層同士の電気的接続を低温、低圧力で、高品質に行うことができ、高性能な３次元デバイスを製造することができる。

以上詳細に説明したように、本発明の３次元デバイスの製造方法によれば、薄膜デバイス層同士の電気的接続を接続電極に用いられている物質の融点以下の低温度で行い、接続電極同士を固相接合するので、高温加熱による薄膜デバイス層への悪影響を防ぐことが可能である。また、固相接合によって低抵抗で耐久性の高い接合が実現できる。更には、接続電極の微細化、高密度化が可能になる。

本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。本発明における薄膜構造の転写方法の実施例の工程を模式的に示す断面図である。本発明の３次元デバイスの製造方法の実施例１の工程を模式的に示す断面図である。本発明の３次元デバイスの製造方法の実施例１の工程を模式的に示す断面図である。本発明の３次元デバイスの製造方法の実施例１の工程を模式的に示す断面図である。本発明の３次元デバイスの製造方法の実施例１の工程を模式的に示す断面図である。本発明の３次元デバイスの製造方法の実施例１の工程を模式的に示す断面図である。本発明の３次元デバイスの製造方法の実施例１の工程を模式的に示す断面図である。本発明の３次元デバイスの製造方法の実施例１の工程を模式的に示す断面図である。本発明の３次元デバイスの製造方法の実施例１の工程を模式的に示す断面図である。

符号の説明

１、１０１、３０１・・・基板
２、１０２、３０２・・・分離層
３・・・中間層
４・・・被転写層
５・・・接着層
６・・・転写体
７・・・光
１１、１２・・・接着剤
１０３、２０１、３０３・・・デバイス層
１０４、１０５、２０２、３０４・・・接続電極

Claims

２次元方向の所定の領域内に配置される薄膜デバイス層がその厚さ方向に複数積層された３次元デバイスの製造方法において、
前記各薄膜デバイス層のうちの少なくとも一つを他の基板から剥離及び転写することによって積層する転写工程と、
前記剥離及び転写する薄膜デバイス層とそれに隣接する薄膜デバイス層の表面に接続電極を形成する接続電極形成工程と、
隣接する前記薄膜デバイス層の接続電極同士を接触させて前記接続電極に用いられている物質の融点以下の温度で前記接続電極同士を接合する接合工程と、
を含むことを特徴とする３次元デバイスの製造方法。
前記接続電極が金属であることを特徴とする請求項１に記載の３次元デバイスの製造方法。
前記接合工程の直前に前記接続電極を表面処理することを特徴とする請求項１乃至２に記載の３次元デバイスの製造方法。
前記表面処理がフッ化処理であることを特徴とする請求項３に記載の３次元デバイスの製造方法。
前記表面処理がイオン照射であることを特徴とする請求項３に記載の３次元デバイスの製造方法。
前記表面処理がプラズマ照射であることを特徴とする請求項３に記載の３次元デバイスの製造方法。
前記接合工程は、０℃以上且つ３０℃以下で行われることを特徴とする請求項１乃至６に記載の３次元デバイスの製造方法。