JP5355863B2 - 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス - Google Patents

三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス Download PDF

Info

Publication number
JP5355863B2
JP5355863B2 JP2007108312A JP2007108312A JP5355863B2 JP 5355863 B2 JP5355863 B2 JP 5355863B2 JP 2007108312 A JP2007108312 A JP 2007108312A JP 2007108312 A JP2007108312 A JP 2007108312A JP 5355863 B2 JP5355863 B2 JP 5355863B2
Authority
JP
Japan
Prior art keywords
substrate
hole
sacrificial material
wiring
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007108312A
Other languages
English (en)
Other versions
JP2008270354A (ja
Inventor
啓治 堀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP2007108312A priority Critical patent/JP5355863B2/ja
Publication of JP2008270354A publication Critical patent/JP2008270354A/ja
Application granted granted Critical
Publication of JP5355863B2 publication Critical patent/JP5355863B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイスに関するものである。
表面に集積回路が形成された複数のシリコン基板を薄膜化して積層した構造を有する三次元半導体デバイスが提案されている。このような三次元半導体デバイスは、ＩＣチップの更なる集積化に寄与する。また、ゲート長などの寸法が各々異なる演算処理回路及びメモリを集積する際に、演算処理回路とメモリとを別個のシリコン基板上に形成し、これらのシリコン基板同士を重ねて互いを電気的に接続することで、演算処理回路及びメモリを一枚のシリコン基板上に形成する場合と比較してプロセスを簡易にできる。
従来より、このような三次元半導体デバイスにおいては、各基板間の電気的接続の為にワイヤボンディングが用いられている。しかし、ワイヤボンディングによる接続方式では、ワイヤボンディング用のスペースとなる基板周辺部が積層方向から見て露出している必要があり、積層数が多くなるほど上層側の基板の面積が小さくなってしまう。また、ワイヤが有するインダクタンスにより信号遅れが生じてしまい、集積回路の高速動作を妨げてしまう。最近では、これらの課題を解決するため、各基板を貫通する層間配線（ビア）の使用が検討されている。
層間配線の形成方法としては、次の方法が提案されている。すなわち、非特許文献１に記載された方法であって、（１）シリコン基板の表面に有底の穴（ホール）を形成し、（２）この穴の内面に絶縁膜を形成し、（３）層間配線となる多結晶シリコンをこの穴に埋め込み、（４）シリコン基板の表面に集積回路を形成し、（５）多結晶シリコンが露出するまでシリコン基板を裏面側より薄膜化し、多結晶シリコンを貫通させる。
M.Kawano et al.,"A 3D Packaging Technology for 4 Gbit Stacked DRAM with 3 Gbps Data Transfer",International Electron Devices Meeting (IEDM) 2006, program No. 21.5
層間配線を形成するための前述した方法では、シリコン基板を薄膜化する前に層間配線用の穴や絶縁膜の形成を行うので、ウェハ状のシリコン基板をハンドリングし易くプロセスも容易になる。しかし、この方法では層間配線となる材料をシリコン基板に埋め込んだ状態で集積回路を形成するが、集積回路を形成する際には、半導体に不純物を添加するために高温の熱処理を行う。従って、層間配線材料としては熱処理の際の温度上昇に耐えられる材料を選択する必要があり、銅などの金属ではなく例えば多結晶シリコンが用いられる。しかし、多結晶シリコンは金属と比較して抵抗率が高く、集積回路の高速動作を妨げてしまう。
また、他の方法として、（１）シリコン基板の表面に集積回路を形成し、（２）シリコン基板を裏面側より薄膜化し、（３）裏面側からシリコン基板をエッチングして貫通孔を形成し、（４）該貫通孔の内面に絶縁膜を形成し、（５）層間配線となる金属を該貫通孔に埋め込む、といった方法も考えられる。この方法ではシリコン基板上に集積回路を形成したあとで層間配線材料をシリコン基板に埋め込むので、層間配線材料として銅などの金属を使用でき、層間配線を低抵抗率にすることができる。しかし、シリコン基板を薄膜化してから層間配線用の貫通孔を形成するので、薄膜化されたシリコン基板のチャッキングや搬送が困難となる。薄膜化したガラス等の基板に接着剤で貼り付ける手法もあるが、接着剤の耐熱温度が150℃程度に限られる為、高温を必要とする側壁へのシリコン酸化膜など絶縁膜の形成が困難である。また穴あけ用のドライエッチングを行う際にガラス基板でバイアスパワーの損失が発生し、高速で異方性の高いエッチングを実現することも困難であった。
本発明は、上記した問題点を鑑みてなされたものであり、金属からなる層間配線を容易に形成できる三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイスを提供することを目的とする。
上記した課題を解決するために、本発明による三次元半導体デバイスの製造方法は、基板の表面に有底の穴を形成する穴形成工程と、犠牲材料により穴を埋め込む埋込工程と、犠牲材料と接する配線パターンを有する集積回路を基板の表面に形成する集積回路形成工程と、基板の裏面より基板を薄化することにより、穴を貫通させると共に基板の裏面から犠牲材料の一部を露出させる薄化工程と、犠牲材料を除去して金属材料を埋め込むことにより基板を貫通する層間配線を形成する配線形成工程と、基板を他の基板上に積み重ね、集積回路と他の基板上の回路とを層間配線を介して電気的に接続する積層工程とを備えることを特徴とする。
この三次元半導体デバイスの製造方法においては、基板を貫通する層間配線が形成される箇所に犠牲材料を埋め込んだ状態で集積回路を形成する。なお、犠牲材料としては、集積回路を形成する際の熱処理に耐えられる材料であり且つ配線形成工程において選択的に除去可能な材料であれば良い。そして、基板を薄化した後に犠牲材料を除去して金属材料を埋め込み、基板を貫通する層間配線を形成する。すなわち、集積回路を形成したのちに層間配線を形成するので、配線材料として金属を使用でき、層間配線を低抵抗率にすることができる。また、配線材料を埋め込むための穴を薄化工程の前に形成するので、基板のチャッキングや搬送を容易にできる。従って、上記した三次元半導体デバイスの製造方法によれば、金属からなる層間配線を容易に形成できる。
また、三次元半導体デバイスの製造方法は、穴の内面に絶縁膜を形成する絶縁膜形成工程を、穴形成工程と埋込工程との間に更に備えることを特徴としてもよい。この場合、基板がシリコン基板であり、絶縁膜がシリコン酸化膜であることが好ましい。一般的に、基板に形成された微細な穴の内面に絶縁膜（特にシリコン酸化膜）を形成するような場合には、高温で処理するほど絶縁膜が内面に均一に形成され、好ましい。しかし、例えば［背景技術］欄で述べた後者の方法では、基板を薄化してから貫通孔の内面に絶縁膜を形成することとなるが、薄化された基板に絶縁膜を形成する場合には、基板を何らかの支持材に貼り付ける必要がある。そして、基板を支持材に貼り付ける際に樹脂などの接着剤が用いられるが、このような接着剤は一般的に耐熱性が低い。従って、絶縁膜を形成する際に十分に温度を上げることが難しく、微細な穴の内面に絶縁膜を均一に形成することが困難となる。これに対し、上記した製造方法によれば、穴の内面の絶縁膜を薄化工程の前に形成できるので、基板を支持材に接着する必要がなく、絶縁膜を形成する際に十分に温度を上げることができ、この絶縁膜を均一に形成することができる。
また、三次元半導体デバイスの製造方法は、穴形成工程において形成される穴が、基板の表面から基板の厚さ方向に延びる第１の部分と、第１の部分より内径が大きい第２の部分とを有することを特徴としてもよい。上記した三次元半導体デバイスの製造方法では、基板を裏面から薄化することで穴を貫通させる（薄化工程）。このとき、上述した第１及び第２の部分を穴が有することにより、貫通された穴の裏面側の内径が表面側の内径より大きくなる。すなわち、後の配線形成工程において、基板裏面における層間配線の径が、基板表面における層間配線の径より大きくなる。従って、積層工程において当該基板の裏面を他の基板と接合する際に、当該基板と他の基板との位置合わせの精度を緩和できる。
また、三次元半導体デバイスの製造方法は、犠牲材料が、多結晶シリコン及びシリコンゲルマニウムのうち少なくとも一方を含むことを特徴としてもよい。これにより、集積回路を形成する際の熱処理に耐え、且つ配線形成工程において選択的に除去可能な材料によって穴を好適に埋め込むことができる。
また、本発明による基板生産物の製造方法は、基板の表面に有底の穴を形成する穴形成工程と、犠牲材料により穴を埋め込む埋込工程と、犠牲材料と接する配線パターンを有する集積回路を基板の表面に形成する集積回路形成工程と、基板の裏面より基板を薄化することにより、穴を貫通させると共に基板の裏面から犠牲材料の一部を露出させる薄化工程と、犠牲材料を除去して金属材料を埋め込むことにより基板を貫通する層間配線を形成する配線形成工程とを備えることを特徴とする。
この基板生産物の製造方法においては、基板を貫通する層間配線が形成される箇所に犠牲材料を埋め込んだ状態で集積回路を形成する。そして、基板を薄化した後に犠牲材料を除去して金属材料を埋め込み、基板を貫通する層間配線を形成する。すなわち、集積回路を形成したのちに層間配線を形成するので、配線材料として金属を使用でき、層間配線を低抵抗率にすることができる。また、配線材料を埋め込むための穴を薄化工程の前に形成するので、基板のチャッキングや搬送を容易にできる。従って、上記した基板生産物の製造方法によれば、金属からなる層間配線を容易に形成できる。
また、本発明による基板生産物は、基板と、基板の表面に設けられた集積回路と、基板を貫通する層間配線とを備え、層間配線が、基板の表面に有底の穴を形成し、犠牲材料により穴を埋め込み、犠牲材料と接する配線パターンを有する集積回路が基板の表面に形成された後に、基板の裏面より基板を薄化して穴を貫通させると共に基板の裏面から犠牲材料の一部を露出させ、犠牲材料を除去して金属材料を埋め込むことにより形成されたことを特徴とする。
この基板生産物においては、集積回路が形成された後に層間配線が形成されるので、配線材料として金属を使用でき、層間配線を低抵抗率にすることができる。また、層間配線を埋め込むための穴が基板の薄化前に形成されるので、基板のチャッキングや搬送を容易にできる。従って、この第１の基板生産物によれば、金属からなる層間配線を容易に形成できる。
また、基板生産物は、犠牲材料が、多結晶シリコン及びシリコンゲルマニウムのうち少なくとも一方を含むことを特徴としてもよい。これにより、集積回路が形成される際の熱処理に耐え、且つ選択的に除去可能な材料によって穴を好適に埋め込むことができる。
また、基板生産物は、基板の裏面における層間配線の径が基板の表面における層間配線の径より大きいことを特徴としてもよい。このような基板生産物は、基板の表面から基板の厚さ方向に延びる第１の部分と、第１の部分より内径が大きい第２の部分とを有する有底の穴を基板の表面に形成することにより容易に形成される。このような構成を備える第２の基板生産物によれば、当該基板生産物を他の基板と接合する際に、当該基板生産物と他の基板との位置合わせの精度を緩和できる。
また、基板生産物は、基板と層間配線との間に絶縁膜を更に備えることを特徴としてもよい。この場合、基板がシリコン基板であり、絶縁膜がシリコン酸化膜であることが好ましい。前述したように、基板に形成された微細な穴の内面に絶縁膜（特にシリコン酸化膜）を形成する場合には、高温で処理するほど絶縁膜が内面に均一に形成され、好ましい。上記した第１または第２の基板生産物においては、基板を薄化する前に絶縁膜を穴の内面に形成することにより、絶縁膜を形成する際に基板を支持材に接着する必要がなく十分に温度を上げることができ、この絶縁膜を均一に形成することができる。
また、本発明による三次元半導体デバイスは、上記したいずれかの基板生産物を他の基板上に積み重ね、集積回路と他の基板上の回路とが層間配線を介して電気的に接続されて成ることを特徴とする。この三次元半導体デバイスによれば、上記したいずれかの基板生産物を備えることによって、金属からなる層間配線を容易に形成できる。
本発明による三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイスによれば、金属からなる層間配線を容易に形成できる。
以下、添付図面を参照しながら本発明による三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイスの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本発明による三次元半導体デバイスの一実施形態の構成を示す側面断面図である。図１に示す三次元半導体デバイス１は、ビルドアップ基板２０と、ビルドアップ基板２０上に積み重ねられた複数の基板生産物１０とを備えている。なお、このような三次元半導体デバイス１の適用例としては、例えば別々の基板上に形成されたフラッシュメモリやＲＡＭなどの複数種のメモリ回路を基板の厚さ方向に積み上げて一つのチップとして構成したものや、一種類のメモリ回路を基板の厚さ方向に複数積み重ねて大容量メモリチップとしたもの、或いは別々の基板上に形成された演算処理回路とメモリ回路とを基板の厚さ方向に積み重ねて互いを電気的に接続したものなどが挙げられる。具体的にはパソコンやサーバーに用いられるマイクロプロセッサのロジック部分とＳＲＡＭのキャッシュメモリとの組み合わせ、グラフィックプロセッサとＤＲＡＭの組み合わせ等に適している。
図２は、一つの基板生産物１０の構成を示す側面断面図である。図２に示すように、基板生産物１０は、基板３０、集積回路層４０、及び層間配線５０を備えている。
基板３０は、三次元半導体デバイス１の積層方向と交差する表面３０ａ及び裏面３０ｂを有する薄膜状の基板であって、例えばシリコン（Ｓｉ）からなる。基板３０の厚さは例えば３［μｍ］〜１００［μｍ］である。基板３０は、後述する製造過程において厚さ７００［μｍ］程度のシリコンウェハを研削、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）などによって薄膜化して形成される。
集積回路層４０は、トランジスタなどの複数の半導体素子４１や、該複数の半導体素子４１を相互に或いは他の回路に接続するための配線パターン４２が形成される層である。複数の半導体素子４１は、基板３０の表面３０ａ上に並んで形成され、シリコン酸化膜からなる絶縁層４３の下層部に覆われている。配線パターン４２は、主に銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）といった低抵抗率の金属により構成されている。配線パターン４２は、主に絶縁層４３の上層部に埋め込まれている。配線パターン４２の一部は絶縁層４３から露出しており、この露出部分にはバンプ（電極）６０が設けられている。バンプ６０の構成材料としては、例えば金（Ａｕ）や銅（Ｃｕ）、すず（Ｓｎ）、銀（Ａｇ）、或いはすずと銀の合金、などが好適である。
また、配線パターン４２の他の一部は、集積回路層４０の上層部から基板３０に近い下層部へ延びており、層間配線５０と電気的に接続されている。なお、配線パターン４２のうち集積回路層４０の下層部に配置された部分はバリアメタル膜４２ａを有しており、このバリアメタル膜４２ａは、配線パターン４２を主に構成する銅、アルミニウム、金、銀といった金属と絶縁層４３との間に配置され、該金属が絶縁層４３内へ拡散することを防ぐ。
層間配線５０は、基板３０の表面３０ａと裏面３０ｂとの間を貫通する配線である。本実施形態の層間配線５０は、例えば銅、金、アルミニウム、銀、タングステン（Ｗ）といった金属からなる主部５０ａ、および主部５０ａと基板３０との間に配置されたバリアメタル膜５０ｂによって構成されている。主部５０ａは、基板３０の厚さ方向に延びており、表面３０ａ側の一端がバリアメタル膜５０ｂを介して配線パターン４２と電気的に接続されており、裏面３０ｂ側の他端が裏面３０ｂから露出している。また、本実施形態の層間配線５０は、基板３０の表面３０ａから基板３０の厚さ方向に延びる部分より径が大きい拡径部５２を有している。拡径部５２は、裏面３０ｂにおける層間配線５０の露出部分に相当する。したがって、基板３０の裏面３０ｂにおける層間配線５０の径は、基板３０の表面３０ａにおける層間配線５０の径より大きくなっている。
また、基板３０が導電性を有する場合には、本実施形態のように層間配線５０と基板３０との間に絶縁膜７０が設けられることが好ましい。絶縁膜７０は、例えば層間配線５０が形成された基板３０の穴の内面を酸化することにより形成される。基板３０がシリコン基板である場合、絶縁膜７０はシリコン酸化膜（ＳｉＯ２）である。また、基板３０の裏面３０ｂ上にも絶縁膜７１が設けられていることが好ましい。絶縁膜７１は、例えばシリコン酸化膜（ＳｉＯ２）などの絶縁性材料を用いて形成されるが、絶縁膜７０と異なる材料により形成されてもよい。層間配線５０は、この絶縁膜７１からも露出している。
再び図１を参照する。三次元半導体デバイス１は、上述した構造を備える基板生産物１０が厚さ方向に複数積み重ねられて構成されたものである。そして、各基板生産物１０の集積回路（半導体素子４１）同士は、一方の基板生産物１０の裏面３０ｂから露出した層間配線５０に対し、他方の基板生産物１０に設けられたバンプ６０が接合されることによって互いに電気的に接続される。また、最下層の基板生産物１０の層間配線５０は、ビルドアップ基板２０上に設けられたバンプ６１を介してビルドアップ基板２０の回路（図示せず）と電気的に接続される。なお、図１では半導体素子４１や配線パターン４２の形状・配置が各基板生産物１０において同様に描かれているが、半導体素子４１や配線パターン４２の形状・配置は各基板生産物１０で互いに異なる場合もある。従って、基板３０において層間配線５０が形成される位置は、各基板生産物１０で互いに異なる場合がある。
続いて、本実施形態による三次元半導体デバイス１の製造方法について、図３〜図２５を参照しながら説明する。三次元半導体デバイス１の製造に先立ち、図３に示すシリコン基板（シリコンウェハ）８０を用意する。シリコン基板８０は、シリコン単結晶からなり、表面８０ａ及び裏面８０ｂを有する厚さ700［μｍ］程度の板状にスライスされたものである。
＜穴形成工程＞
図４に示すように、シリコン基板８０の表面８０ａ上にシリコン酸化膜８１を成膜する。シリコン酸化膜８１は、後述する層間配線用の穴をエッチングにより形成する際のエッチングマスクとなる膜である。シリコン酸化膜８１は、例えばプラズマＣＶＤなどの化学気相成長法により形成される。なお、シリコン基板８０をエッチングする際のエッチングマスクとして機能すれば、シリコン酸化膜８１に代えて他の材料からなる膜（例えば、シリコン窒化膜など）を成膜してもよい。
続いて、図５に示すように、一般的なフォトリソグラフィ技術を用いてシリコン酸化膜８１に開口８１ａを形成する。すなわち、シリコン酸化膜８１上にレジスト膜を塗布形成し、フォトマスクを用いてレジスト膜を露光・現像することにより、開口８１ａに対応する開口をレジスト膜に形成する。こうして形成されたレジストマスクを介してシリコン酸化膜８１に対しエッチングを施すことによって、シリコン酸化膜８１に開口８１ａが形成される。このとき、開口８１ａは、図１及び図２に示した層間配線５０の位置に合わせて形成される。この後、レジストマスクを除去する。
続いて、図６に示すように、後の工程において層間配線材料が埋め込まれる有底の穴８２をシリコン基板８０の表面８０ａに形成する。まず、シリコン基板８０に対して、先の工程で形成されたシリコン酸化膜８１の開口８１ａを介して異方性エッチングを施す。異方性エッチングとしては、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）が好適である。このとき、エッチングガスとしては例えばＨＢｒガス及びＳＦ６ガスの混合ガスを用いるとよい。この異方性エッチングによって、穴８２のうちシリコン基板８０の表面８０ａから厚さ方向へ延びる第１の部分８２ａが形成される。
一般に、ＨＢｒとＳＦ６を用いてＳｉを異方性エッチングすると、エッチング生成物やマスクからの放出ガスの反応により側壁にはシリコン臭酸化膜よりなる保護膜８３が形成される。エッチング条件により、保護膜の形成が不十分な場合は、シランなどのＳｉを含有するガスとＮ２Ｏなど酸素を含むガスを導入して、積極的に保護膜８３を形成することも可能である。この時、基板に対するバイアス条件を調整して孔の底部分は露出し側壁のみに保護膜を形成する。保護膜の形成後に、シリコン基板８０に対し等方性エッチングを施す。等方性エッチングとしては、例えばプラズマエッチングが好適である。このとき、エッチングガスとしては例えばフッ素を含むガス（ＳＦ６ガス等）を用いるとよい。この等方性エッチングによって、第１の部分８２ａの底部からシリコン基板８０が等方的にエッチングされ、穴８２の第２の部分８２ｂが形成される。この第２の部分８２ｂは、穴８２において第１の部分８２ａより内径が大きい部分となり、また、穴８２の底部を構成する。その後、シリコン酸化膜８１および保護膜８３をシリコン基板８０から除去する（図７）。なお、シリコン酸化膜８１および保護膜８３の除去には、例えばＮＨ４Ｆをエッチャントとして用いたウェットエッチングが好適である。こうして形成された穴８２の寸法は、表面８０ａからの深さが例えば20［マイクロメートル］であり、第１の部分８２ａの内径が例えば5［マイクロメートル］であり、第２の部分の内径が最大で20［マイクロメートル］である。
＜絶縁膜形成工程＞
続いて、図８に示すように、シリコン基板８０の表面８０ａ、および穴８２の内面に絶縁膜（シリコン酸化膜）８４を形成する。絶縁膜８４は、例えばシリコン基板８０を９００℃〜1000℃といった高温の環境におき、酸素、もしくは酸素と水素の混合ガスを供給してシリコン基板８０の表面８０ａおよび穴８２の内面を熱酸化させるとよい。このとき、上述したような高温で処理するのは、絶縁膜８４が微細な穴８２の内面に均一に形成されるようにするためである。
＜埋込工程＞
続いて、図９に示すように、シリコン基板８０の穴８２を犠牲材料８５により埋め込む。犠牲材料８５としては、後述する集積回路形成工程において半導体の熱処理に耐えられる材料であり、且つ、後述する配線形成工程において絶縁膜８４に対し選択的に除去可能な材料であれば良い。このような材料としては、例えば多結晶シリコン（ポリシリコン）及びシリコンゲルマニウム（ＳｉＧｅ）のうち少なくとも一方を主に含む材料が好適である。この埋込工程では、例えば犠牲材料８５としてシリコンゲルマニウム（ＳｉＧｅ）をＣＶＤ法によりシリコン基板８０の表面８０ａ上に堆積させつつ、穴８２を埋め込む。なお、このとき、犠牲材料８５のうち穴８２の第２の部分８２ｂに埋め込まれた部分は、犠牲材料８５の他の部分より径が大きい拡径部８５ａとなる。また、穴８２（特に第２の部分８２ｂ）に埋め込まれた犠牲材料８５の内部には、ボイド（空洞）８５ｂが形成される場合があるが、何ら支障はない。
続いて、犠牲材料８５のうちシリコン基板８０の表面８０ａ上に堆積した部分を除去する。その後、絶縁膜８４のうちシリコン基板８０の表面８０ａ上に堆積した部分を除去する。これらの部分を除去する方法としては、例えば化学機械研磨（ＣＭＰ）が好適である。この工程により、図１０に示すように、シリコン基板８０の表面８０ａにおいて、穴８２の開口から犠牲材料８５が露出した状態となる。
＜集積回路形成工程＞
続いて、図１１に示すように、集積回路を含む集積回路層９０をシリコン基板８０の表面８０ａ上に形成する。まず、ＦＥＯＬ（Front End of Line）と呼ばれる、トランジスタなどの複数の半導体素子８６を形成する工程を中心としたプロセスを実施する。すなわち、半導体素子８６が有する各種半導体層（例えば、シリコン基板８０の表面８０ａの所定領域に不純物を添加して形成されたｐ型半導体層やｎ型半導体層）、ゲート絶縁膜、各種電極などを形成する。ｎ型半導体層やｐ型半導体層を形成する際には、フォトレジストを介して不純物イオンを注入したのち、この不純物イオンをシリコン原子と結合させるため加熱処理（アニール）を行うが、このとき、シリコン基板８０は例えば８００℃〜１０００℃といった高温の環境下におかれる。半導体素子８６を形成した後、半導体素子８６を覆うようにシリコン酸化膜を堆積させることにより絶縁層８７の下層部を形成する。
続いて、ＢＥＯＬ（Back End of Line）と呼ばれる、トランジスタ形成後の配線形成などを中心としたプロセスを実施する。このプロセスでは、犠牲材料８５と接する配線パターン８８を形成する。すなわち、先に形成した絶縁層８７のうち犠牲材料８５を覆う部分に開口を形成し、犠牲材料８５の端面を露出させる。そして、該開口の側面および底面にバリアメタル膜８８ａを形成したのち、該開口を埋め込み且つ所定の半導体素子８６の電極と接続する配線部分８８ｂを形成する。その後、必要に応じて配線部分８８ｃ及び８８ｄといった配線層を配線部分８８ｂの上に積層しつつ絶縁材料で覆うことにより、絶縁層８７に埋め込まれた配線パターン８８が形成される。なお、配線部分８８ｂ〜８８ｄは、主に銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）といった低抵抗率の金属により形成するとよい。以上の工程により、複数の半導体素子８６および配線パターン８８を含む集積回路が形成される。
絶縁層８７および配線パターン８８を形成したのち、絶縁層８７の所定位置に開口を形成して配線パターン８８の一部を露出させ、例えば金（Ａｕ）や銅（Ｃｕ）、すず（Ｓｎ）、銀（Ａｇ）、或いはすずと銀の合金を主に含むバンプ８９を形成する。
なお、犠牲材料８５が埋め込まれたシリコン基板８０の穴８２とバンプ８９とは、図１１に示すようにシリコン基板８０の厚さ方向に並んで配置されてもよく、或いは図１２に示すように、シリコン基板８０の厚さ方向から見て各々異なる位置に配置されてもよい。バンプ８９は、当該基板生産物の上に配置される他の基板生産物が有する層間配線の位置に合わせて形成される。
＜薄化工程＞
続いて、シリコン基板８０の裏面８０ｂよりシリコン基板８０を薄化（シニング）する。薄化の前に、図１３に示すように、シリコン基板８０の表面８０ａ側、すなわち集積回路層９０の上面を、接着剤層９１を介してガラス製の支持材９２に貼り付ける。支持材９２としては、平坦な表面９２ａを有する板状の部材が用いられ、また、接着剤層９１を構成する接着剤としては、ＵＶ照射や熱処理により剥離可能な材料が好適である。
続いて、シリコン基板８０が或る厚さ（犠牲材料８５が露出しない程度の厚さ、例えば40［マイクロメートル］）になるまで、シリコン基板８０の裏面８０ｂをグラインドにより研磨する。次いで、シリコン基板８０の裏面８０ｂを化学機械研磨（ＣＭＰ）により研磨する。この化学機械研磨（ＣＭＰ）は、図１４に示すように、穴８２の底部に形成された絶縁膜８４が裏面８０ｂに現れた時点で停止するとよい。
続いて、シリコン基板８０の裏面８０ｂに対してプラズマエッチングなどのドライエッチングを行い、更にシリコン基板８０を薄化する。このとき、反応ガスとしては例えばＳＦ６を用いるとよい。これにより、シリコン酸化膜である絶縁膜８４はエッチングされず、シリコン基板８０のみ選択的にエッチングされることとなる。このエッチングは、穴８２の第２の部分８２ｂの途中（好ましくは、第２の部分８２ｂの内径が最大になる位置）で停止するとよい。この工程によって、図１５に示すように、穴８２がシリコン基板８０を貫通すると共に、シリコン基板８０の裏面８０ｂから犠牲材料８５の拡径部８５ａが露出する。
＜配線形成工程＞
続いて、図１６に示すように、シリコン基板８０の裏面８０ｂ上にシリコン酸化膜９３を成膜する。シリコン酸化膜９３は、後の工程において犠牲材料８５をエッチングにより除去する際のエッチングマスクとなる膜である。シリコン酸化膜９３は、例えばプラズマＣＶＤなどの化学気相成長法により形成される。なお、犠牲材料８５をエッチングする際のエッチングマスクとして機能すれば、シリコン酸化膜９３に代えて他の材料からなる膜（例えば、シリコン窒化膜など）を成膜してもよい。
続いて、図１７に示すように、シリコン酸化膜９３に対し化学機械研磨（ＣＭＰ）を行い、シリコン基板８０の裏面８０ｂ側の表面を平坦化する。このとき、犠牲材料８５の拡径部８５ａをその途中まで研磨し、犠牲材料８５を絶縁膜８４から露出させると共に、犠牲材料８５の下端面８５ｃを形成する。このとき、下端面８５ｃの径は拡径部８５ａの径と等しいので、下端面８５ｃの面積は犠牲材料８５の上端面８５ｄの面積より大きくなる。
続いて、露出した犠牲材料８５に対しエッチングを施すことによって、犠牲材料８５をシリコン基板８０から除去する。このときのエッチングとしては例えばプラズマエッチングが好適である。エッチングガスとしては、例えばフッ素を含むガス（ＳＦ６ガス等）が好適であるが、絶縁膜８４及びシリコン酸化膜９３はエッチングされずに犠牲材料８５のみエッチングされるような選択性のあるエッチングガスであればよい。このエッチングによって、犠牲材料８５がシリコン基板８０から除去され、図１８に示すようにシリコン基板８０の表面８０ａと裏面８０ｂとの間を貫通する貫通穴９４が形成される。この貫通穴９４は、シリコン基板８０の表面８０ａから厚さ方向へ延びる第１の部分９４ａと、第１の部分９４ａより内径が大きくなっておりシリコン基板８０の裏面８０ｂに向けて開口した第２の部分９４ｂとを有している。
続いて、図１９に示すように、貫通穴９４の内面にバリアメタル膜９５を形成する。バリアメタル膜９５としては例えば窒化チタン（ＴｉＮ）が好適であり、バリアメタル膜９５の形成方法としては例えばＣＶＤ法またはＰＶＤ法が好適である。バリアメタル膜９５の厚さは、例えば300［ｎｍ］である。なお、このとき、シリコン酸化膜９３の表面や、貫通穴９４に臨む配線パターン８８の表面にもバリアメタル膜９５が成膜される。
続いて、図２０に示すように、シリコン基板８０の裏面８０ｂ上に金属膜９６を成膜しつつ、該金属膜９６を構成する金属材料によって貫通穴９４を埋め込む。金属膜９６としては例えば銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、或いはタングステン（Ｗ）などが好適である。また、これらの金属を堆積させる方法としては、例えば物理蒸着（ＰＶＤ）法が好適である。具体的には、シリコン基板８０を真空または不活性ガスで満たされた容器の中におき、同容器内に置かれた金属蒸着源を加熱して飛散させ、シリコン基板８０の裏面８０ｂ上に堆積させる。
続いて、シリコン基板８０の裏面８０ｂ上に形成されたバリアメタル膜９５及び金属膜９６を化学機械研磨（ＣＭＰ）により除去する。これにより、図２１に示すように、主部９７と、主部９７およびシリコン基板８０の間に配置されたバリアメタル膜９５とによって構成された層間配線９８が完成する。すなわち、この層間配線９８は、シリコン基板８０の表面８０ａと裏面８０ｂとの間を貫通しており、表面８０ａ側の一端が配線パターン８８と電気的に接続されており、裏面８０ｂ側の他端がシリコン基板８０およびシリコン酸化膜９３から露出している。また、層間配線９８は拡径部９９を有しており、拡径部９９は、シリコン基板８０の表面８０ａから厚さ方向に延びる部分より径が大きい。この拡径部９９は、裏面８０ｂにおける層間配線９８の露出部分に相当するので、シリコン基板８０の裏面８０ｂにおける層間配線９８の径は、シリコン基板８０の表面８０ａにおける層間配線９８の径より大きくなっている。こうして、図２に示した構成を備える基板生産物１００Ａが完成する。
＜積層工程＞
続いて、図２２に示すように、基板生産物１００Ａをビルドアップ基板１０１上に実装する。このとき、ビルドアップ基板１０１に設けられたバンプ１０２の位置と基板生産物１００Ａの層間配線９８の位置とが一致するように、ビルドアップ基板１０１と基板生産物１００Ａとの相対位置を調整する。そして、加熱等によりバンプ１０２を溶融させてバンプ１０２と層間配線９８とを接合することにより、基板生産物１００Ａの集積回路とビルドアップ基板１０１上の回路とを層間配線９８を介して電気的に接続する。その後、基板生産物１００Ａに接着剤層９１を介して接合されていた支持材９２を基板生産物１００Ａから取り外す（図２３）。
そして、図２４に示すように、基板生産物１００Ａと同様の方法により製造された基板生産物１００Ｂを基板生産物１００Ａの表面側に積み重ねる。このとき、基板生産物１００Ａに設けられたバンプ８９の位置と基板生産物１００Ｂの層間配線９８の位置とが一致するように、基板生産物１００Ａと基板生産物１００Ｂとの相対位置を調整する。そして、加熱等により基板生産物１００Ａのバンプ８９を溶融させて該バンプ８９と基板生産物１００Ｂの層間配線９８とを接合することにより、基板生産物１００Ａ及び１００Ｂそれぞれの集積回路同士を電気的に接続する。その後、基板生産物１００Ｂに接着剤層９１を介して接合されていた支持材９２を基板生産物１００Ｂから取り外す。このようにして、所定枚数の基板生産物を順に積み重ね、互いに接合する。そして、このように形成された積層生産物をチップ状に切断することによって、図１に示した構成を備える三次元半導体デバイスが得られる。また、順序を逆にして、各基板生産物をチップ状に切断してから順次積層してもかまわない。
以上に説明した基板生産物、三次元半導体デバイスおよびそれらの製造方法による効果について説明する。本実施形態に係る製造方法においては、シリコン基板８０を貫通する層間配線９８が形成される箇所に犠牲材料８５（図１０）を埋め込んだ状態で集積回路層９０を形成している。そして、シリコン基板８０を薄化（図１５）した後に犠牲材料８５を除去（図１８）して金属材料（金属膜９６）を埋め込み、シリコン基板８０を貫通する層間配線９８を形成している（図２１）。このように、集積回路層９０を形成したのちに層間配線９８を形成するので、層間配線９８の構成材料として、集積回路層９０の半導体素子８６を形成する際の高温に耐え得る材料を用いる必要がない。従って、層間配線９８の構成材料として金属を使用でき、層間配線９８を低抵抗率にすることができる。また、層間配線９８を埋め込むための穴８２（図７）を薄化工程の前に形成するので、良好な加工形状のヴィアを反応性イオンエッチングにより高速に形成できる。従って、本実施形態の製造方法、並びに該製造方法により製造される基板生産物および三次元半導体デバイスによれば、金属からなる層間配線９８を容易に形成できる。
なお、集積回路が形成された複数の基板を積層してから該複数の基板を貫くように層間配線（スルーホール）を形成する方式も知られているが、本実施形態の製造方法によれば、このような方式と比較して層間配線の配置の自由度を格段に向上できる。また、基板を薄化してから層間配線用の貫通孔を形成する方式と比較して、穴８２を細く且つ深く形成できる。
また、本実施形態のように、穴８２の内面に絶縁膜８４を形成する絶縁膜形成工程（図８）を、穴形成工程（図４〜図７）と埋込工程（図９，図１０）との間に備えることが好ましい。また、この場合、基板８０がシリコン基板であり、絶縁膜８４がシリコン酸化膜であることが好ましい。一般的に、シリコン基板８０に形成された微細な穴８２の内面に酸化シリコンの絶縁膜８４を形成するような場合には、高温で処理するほど絶縁膜８４が内面に均一に形成され、好ましい。しかし、［課題を解決するための手段］欄で述べたように、基板を薄化してから貫通孔の内面に絶縁膜を形成する場合、基板を支持材に貼り付ける際に樹脂などの接着剤が用いられるが、このような接着剤は一般的に耐熱性が低い。従って、絶縁膜を形成する際に十分に温度を上げることが難しく、微細な穴の内面に絶縁膜を均一に形成することが困難となる。これに対し、本実施形態に係る製造方法によれば、穴８２の内面の絶縁膜８４を薄化工程（図１４，図１５）の前に形成できるので、シリコン基板８０を支持材に接着する必要がなく、絶縁膜８４を形成する際に十分に温度を上げることができ、この絶縁膜８４を穴８２の内面に均一に形成することができる。
また、本実施形態のように、穴形成工程（図４〜図７）において形成される穴８２は、シリコン基板８０の表面８０ａから厚さ方向に延びる第１の部分８２ａと、第１の部分８２ａより内径が大きい第２の部分８２ｂとを有することが好ましい。このような第１の部分８２ａ及び第２の部分８２ｂを穴８２が有することにより、薄化工程（図１４，図１５）後の穴８２の裏面８０ｂ側の内径が、表面８０ａ側の内径より大きくなる。すなわち、後の配線形成工程（図１６〜図２１）において、裏面８０ｂ側の層間配線９８の径が、表面８０ａ側における層間配線９８の径より大きくなる。従って、積層工程（図２２〜図２４）において当該基板生産物の裏面側を他の基板と接合する際に、当該基板生産物と他の基板との位置合わせの精度を緩和できる。
また、本実施形態のように、犠牲材料８５は、多結晶シリコン及びシリコンゲルマニウムのうち少なくとも一方を含むことが好ましい。これにより、集積回路を形成する際の熱処理に耐え、且つ配線形成工程（図１６〜図２１）において選択的に除去可能な材料によって穴８２を好適に埋め込むことができる。
本発明による三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイスは、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記した実施形態では犠牲材料の例として多結晶シリコン及びシリコンゲルマニウムを例示したが、犠牲材料としては、半導体素子を形成する際の高温でもガスが発生せず、シリコン酸化膜とのエッチング選択性があれば他の材料でもよい。このような他の材料の例としては、カーボンやタングステンを挙げることができる。また、シリコンゲルマニウムは、単結晶構造に限らず、アモルファス構造であっても良い。
本発明による三次元半導体デバイスの一実施形態の構成を示す側面断面図である。 基板生産物の構成を示す側面断面図である。 三次元半導体デバイスの製造方法において用いられるシリコン基板を示す図である。 三次元半導体デバイスの製造方法における穴形成工程を示す図である。 三次元半導体デバイスの製造方法における穴形成工程を示す図である。 三次元半導体デバイスの製造方法における穴形成工程を示す図である。 三次元半導体デバイスの製造方法における穴形成工程を示す図である。 三次元半導体デバイスの製造方法における絶縁膜形成工程を示す図である。 三次元半導体デバイスの製造方法における埋込工程を示す図である。 三次元半導体デバイスの製造方法における埋込工程を示す図である。 三次元半導体デバイスの製造方法における集積回路形成工程を示す図である。 三次元半導体デバイスの製造方法における集積回路形成工程を示す図である。 三次元半導体デバイスの製造方法における薄化工程を示す図である。 三次元半導体デバイスの製造方法における薄化工程を示す図である。 三次元半導体デバイスの製造方法における薄化工程を示す図である。 三次元半導体デバイスの製造方法における配線形成工程を示す図である。 三次元半導体デバイスの製造方法における配線形成工程を示す図である。 三次元半導体デバイスの製造方法における配線形成工程を示す図である。 三次元半導体デバイスの製造方法における配線形成工程を示す図である。 三次元半導体デバイスの製造方法における配線形成工程を示す図である。 三次元半導体デバイスの製造方法における配線形成工程を示す図である。 三次元半導体デバイスの製造方法における積層工程を示す図である。 三次元半導体デバイスの製造方法における積層工程を示す図である。 三次元半導体デバイスの製造方法における積層工程を示す図である。
符号の説明
１…三次元半導体デバイス、１０，１００Ａ，１００Ｂ…基板生産物、２０，１０１…ビルドアップ基板、３０…基板、４０，９０…集積回路層、４１，８６…半導体素子、４２，８８…配線パターン、４２ａ，５０ｂ，８８ａ，９５…バリアメタル膜、４３，８７…絶縁層、５０，９８…層間配線、５２…拡径部、６０，６１，８９，１０２…バンプ、７０，７１，８４…絶縁膜、８０…シリコン基板、８１，９３…シリコン酸化膜、８２…穴、８２ａ…第１の部分、８２ｂ…第２の部分、８３…保護膜、８５…犠牲材料、９１…接着剤層、９２…支持材、９４…貫通穴、９６…金属膜。

Claims (4)

  1. 基板の表面に、最初に、反応性イオンエッチングにより、次に、プラズマエッチングにより、有底の穴を形成する穴形成工程と、前記穴形成工程において形成される前記穴は、前記基板の表面から前記基板の厚さ方向に垂直に延びる円柱形状を有する第１の部分と、前記第１の部分より内径が大きい第２の部分とを有し、
    ＣＶＤ法により多結晶シリコン及びシリコンゲルマニウムのうち少なくとも一方を含む犠牲材料を前記基板の表面上に堆積させつつ、前記犠牲材料により前記穴を埋め込む埋込工程と、
    前記基板の表面上に堆積した前記犠牲材料を化学機械研磨により除去する工程と、
    前記犠牲材料と接する配線パターンを有する集積回路を前記基板の表面に形成する集積回路形成工程と、
    前記基板の裏面より前記基板を薄化することにより、前記穴を貫通させると共に前記基板の裏面から前記犠牲材料の一部を露出させる薄化工程と、
    前記犠牲材料を除去して金属材料を埋め込むことにより前記基板を貫通する層間配線を形成する配線形成工程と、
    前記基板を他の基板上に積み重ね、前記集積回路と前記他の基板上の回路とを前記層間配線を介して電気的に接続する積層工程と
    を備えることを特徴とする、三次元半導体デバイスの製造方法。
  2. 前記穴の内面に絶縁膜を形成する絶縁膜形成工程を、前記穴形成工程と前記埋込工程との間に更に備えることを特徴とする、請求項１に記載の三次元半導体デバイスの製造方法。
  3. 前記基板がシリコン基板であり、前記絶縁膜がシリコン酸化膜であることを特徴とする、請求項２に記載の三次元半導体デバイスの製造方法。
  4. 基板の表面に、最初に、反応性イオンエッチングにより、次に、プラズマエッチングにより、有底の穴を形成する穴形成工程と、前記穴形成工程において形成される前記穴は、前記基板の表面から前記基板の厚さ方向に垂直に延びる円柱形状を有する第１の部分と、前記第１の部分より内径が大きい第２の部分とを有し、
    ＣＶＤ法により多結晶シリコン及びシリコンゲルマニウムのうち少なくとも一方を含む犠牲材料を前記基板の表面上に堆積させつつ、前記犠牲材料により前記穴を埋め込む埋込工程と、
    前記基板の表面上に堆積した前記犠牲材料を化学機械研磨により除去する工程と、
    前記犠牲材料と接する配線パターンを有する集積回路を前記基板の表面に形成する集積回路形成工程と、
    前記基板の裏面より前記基板を薄化することにより、前記穴を貫通させると共に前記基板の裏面から前記犠牲材料の一部を露出させる薄化工程と、
    前記犠牲材料を除去して金属材料を埋め込むことにより前記基板を貫通する層間配線を形成する配線形成工程と
    を備えることを特徴とする、基板生産物の製造方法。
JP2007108312A 2007-04-17 2007-04-17 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス Expired - Fee Related JP5355863B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007108312A JP5355863B2 (ja) 2007-04-17 2007-04-17 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007108312A JP5355863B2 (ja) 2007-04-17 2007-04-17 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス

Publications (2)

Publication Number Publication Date
JP2008270354A JP2008270354A (ja) 2008-11-06
JP5355863B2 true JP5355863B2 (ja) 2013-11-27

Family

ID=40049502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007108312A Expired - Fee Related JP5355863B2 (ja) 2007-04-17 2007-04-17 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス

Country Status (1)

Country Link
JP (1) JP5355863B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195514A (ja) * 2011-03-17 2012-10-11 Seiko Epson Corp 素子付き基板、赤外線センサー、および貫通電極形成方法
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
US8859425B2 (en) 2012-10-15 2014-10-14 Micron Technology, Inc. Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs
JP6499400B2 (ja) * 2014-04-04 2019-04-10 キヤノン株式会社 半導体装置の製造方法
KR102639431B1 (ko) 2019-04-15 2024-02-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 이종 메모리를 갖는 통합 반도체 디바이스 및 이를 형성하는 방법
CN110770898A (zh) * 2019-04-15 2020-02-07 长江存储科技有限责任公司 具有处理器和动态随机存取存储器的键合半导体器件及其形成方法
CN110731012B (zh) 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
KR20210114016A (ko) 2019-04-30 2021-09-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 낸드 플래시 메모리를 갖는 접합된 반도체 소자 및 이를 형성하는 방법
EP3891788A4 (en) * 2019-04-30 2022-10-26 Yangtze Memory Technologies Co., Ltd. RELATED UNIFIED SEMICONDUCTOR CHIPS AND METHODS OF MANUFACTURE AND OPERATION THEREOF

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047845A (ja) * 1990-04-25 1992-01-13 Mitsubishi Electric Corp 半導体装置の製造方法
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
CN101048868B (zh) * 2004-08-20 2010-06-09 佐伊科比株式会社 具有三维层叠结构的半导体器件的制造方法
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008270354A (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
JP5355863B2 (ja) 三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイス
US10777454B2 (en) 3D integration method using SOI substrates and structures produced thereby
US10553562B2 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8159060B2 (en) Hybrid bonding interface for 3-dimensional chip integration
US10163864B1 (en) Vertically stacked wafers and methods of forming same
US7338896B2 (en) Formation of deep via airgaps for three dimensional wafer to wafer interconnect
US9219023B2 (en) 3D chip stack having encapsulated chip-in-chip
CN105489512B (zh) 临时半导体结构键合方法和相关的键合半导体结构
TW202201631A (zh) 半導體封裝、裝置及方法
TW201023331A (en) Semiconductor device and method for forming the same
TWI509713B (zh) 形成結合的半導體結構之方法及用該方法所形成之半導體結構
US20150054149A1 (en) Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby
TW201308556A (zh) 使用多層介層窗的３ｄ積體電路
WO2010035375A1 (ja) 半導体装置及びその製造方法
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
JP5672503B2 (ja) スルホールビアのための炭素ベース材質を備えた半導体デバイス
KR100975332B1 (ko) 반도체 장치 및 그 제조 방법
TW202101666A (zh) 具有隱埋式電力軌條的積體電路及其製造方法
CN220553432U (zh) 装置封装体
KR100962229B1 (ko) 반도체 장치 및 그 제조 방법
CN107293484A (zh) 一种转接板制造方法
TW202333333A (zh) 半導體晶粒、半導體裝置及形成半導體晶粒的方法
CN117457627A (zh) 半导体封装结构、半导体器件及其形成方法
TW202410373A (zh) 半導體封裝及其製造方法
TW202406059A (zh) 裝置封裝體及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees