JP2005086089A - 3次元デバイスの製造方法 - Google Patents
3次元デバイスの製造方法 Download PDFInfo
- Publication number
- JP2005086089A JP2005086089A JP2003318460A JP2003318460A JP2005086089A JP 2005086089 A JP2005086089 A JP 2005086089A JP 2003318460 A JP2003318460 A JP 2003318460A JP 2003318460 A JP2003318460 A JP 2003318460A JP 2005086089 A JP2005086089 A JP 2005086089A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- manufacturing
- thin film
- connection electrode
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】3次元デバイスの製造方法において、薄膜デバイス同士の電気的及び機械的接続を同時に行う。
【解決手段】基板101上に分離層102を形成し、分離層102の上にデバイス層103を形成し、デバイス層103の上に絶縁層104を形成し、デバイス層内と電気的接続を持つ接続電極106を形成し、次にデバイス層201上に絶縁層202を形成し、接続電極203を形成し、デバイス層同士を接合し、基板101側からXeClエキシマレーザ光を照射して、基板101をデバイス層103から剥離する。
【選択図】図8
【解決手段】基板101上に分離層102を形成し、分離層102の上にデバイス層103を形成し、デバイス層103の上に絶縁層104を形成し、デバイス層内と電気的接続を持つ接続電極106を形成し、次にデバイス層201上に絶縁層202を形成し、接続電極203を形成し、デバイス層同士を接合し、基板101側からXeClエキシマレーザ光を照射して、基板101をデバイス層103から剥離する。
【選択図】図8
Description
本発明は、3次元デバイスの製造方法に関するものである。
近年、半導体デバイスの高集積化・高密度化の実現や、信号遅延等の配線に関わる問題や消費電力増大といった問題を解決することを目的として、複数のデバイスを3次元的に集積した3次元デバイスの開発が進められている。
従来、3次元IC等の3次元デバイスを製造する場合には、まず、Si基板上に、電界効果トランジスタ(FET)等を含む第1層を多数工程を経て形成する。次いで、この第1層上に、同様の第2層を形成する。以下、同様にして、第3層以降を形成する。
しかしながら、従来の3次元デバイスの製造方法では、同一基板上に各層を順次重ねていくようにして形成するので、上層の形成は下層に悪影響を与えないようにしなければならず、種々の制約(例えば、下層が変質しないような温度の上限等)を受ける。
また、異なる層を積層する場合、各層を適したデバイスパラメータ(例えば、ゲート線幅、ゲート絶縁膜厚、デザインルール、温度等の製造条件)で形成するのは非常に難しい。
また、従来の3次元デバイスの製造方法では、デバイスを構成する基板上に各層を形成するので、用いる基板はデバイスの基板としての適合性と各層を形成するときの基板としての適合性とを兼ね備えていなければならず、特定の基板しか使用することができなかった。
更には、デバイスを構成する基板上に各層を順に形成していくので、製造時間が非常に長くなるという問題があった。
上記のような問題を解決する為に、特開平5−41478や特開2001−250913に示されているような薄膜デバイス層を張り合わせる技術が検討されている。これらの技術は単結晶シリコン基板上に半導体素子を形成し、基板裏面を研磨して基板を薄膜化して、その薄膜デバイスを3次元的に積層するという技術である。
しかし、特開平5−41478や特開2001−250913にも課題がある。これらの技術では、基板を薄膜化する為に基板裏面を研磨する。単結晶シリコン基板は、製造に莫大なエネルギーを要し、その価格も高価である。よって、上記の基板裏面研磨工程は、エネルギー的にもコスト的にも非常に大きな無駄を生んでいるのである。
上記の課題は特開平11−251517に示されている製造方法によって解決されている。この技術は、基板上に分離層を介して薄膜デバイス層を形成し、前記分離層に光を照射して分離層を剥離し、薄膜デバイス層を他の基板に転写するという技術である。安価なガラス基板を用いることができるため、エネルギー的にもコスト的にも有利である。また、基板研磨工程も不要である。
上記の課題は特開平11−251517に示されている製造方法によって解決されている。この技術は、基板上に分離層を介して薄膜デバイス層を形成し、前記分離層に光を照射して分離層を剥離し、薄膜デバイス層を他の基板に転写するという技術である。安価なガラス基板を用いることができるため、エネルギー的にもコスト的にも有利である。また、基板研磨工程も不要である。
こうした従来の製造方法で製造された3次元デバイスにおいては、薄膜デバイス層間の電気的及び機械的接続が困難であるという課題があった。特開平11−251517に示されている製造方法においては、薄膜デバイス層間の電気的及び機械的接続方法として、薄膜デバイス層に接続電極を形成し、異方性導電膜を介して接続電極同士を接続している。この方法では、隣接する接続電極間の距離が短くなると、異方性導電膜中の導電粒子を介して隣接する接続電極間で漏れ電流が生じたり、電極間が短絡してしまったりする危険性がある。更に、電気抵抗が高い、耐久性が低い等といった問題もある。特開平11−251517には、接続電極を接触させてこれらを加熱し、接触面を溶融・固化させることによって接続電極同士を固着させる方法も記載されている。この方法では接続電極が溶融する程度の加熱が必要である為、加熱による薄膜デバイス層への悪影響が懸念される。悪影響の例としては、薄膜デバイス層の反りや、電気的特性の劣化等が挙げられる。また、この場合には薄膜デバイス層同士の機械的接続は一層の接着層を用いて行われる。すなわち、接続電極を接合した後に、接着層を用いて薄膜デバイス層を接合しているのである。このように、電気的接続と機械的接続を別々に行うことは、製造工程を増やすことになり、接着層形成用の専用装置や設備が新たに必要となる。
本明細書で開示する発明は、上記の問題を解決する手段を提供するものである。具体的には薄膜デバイス層同士の電気的及び機械的接続を同時に且つ高品質に行うことのできる高性能な3次元デバイスの製造方法を提供することをその目的とする。
上記課題を解決するために本発明の3次元デバイスの製造方法は、2次元方向の所定の領域内に配置される薄膜デバイス層がその厚さ方向に複数積層された3次元デバイスの製造方法において、前記各薄膜デバイス層のうちの少なくとも一つを他の基板から剥離及び転写することによって積層する転写工程と、前記剥離及び転写する薄膜デバイス層とそれに隣接する薄膜デバイス層の表面に接続電極を形成する接続電極形成工程と、前記剥離及び転写する薄膜デバイス層とそれに隣接する薄膜デバイス層の表面で接続電極が形成されていない領域に絶縁層を形成する絶縁層形成工程と、隣接する前記薄膜デバイス層の接続電極同士及び絶縁層同士を接触させて前記隣接する薄膜デバイス層を接合する接合工程と、を含むことを特徴とする。
上記の3次元デバイスの製造方法によれば、薄膜デバイス層の接合が容易であるという効果を有する。薄膜デバイス層表面には接続電極と絶縁層が存在する。接合工程においては、隣接する薄膜デバイス層の接続電極同士及び絶縁層同士を接触させて薄膜デバイス層を接合する。この様に、一回の接合工程で薄膜デバイス層同士の電気的接続と機械的接続を同時に行うことができるのである。
また、本発明の3次元デバイスの製造方法は、前記接合工程が前記絶縁層に用いられている物質のガラス転移点以上の温度で行われることを特徴とする。
上記の3次元デバイスの製造方法によれば、接合工程は絶縁層に用いられている物質のガラス転移点以上の温度で行われているので、接合工程中に絶縁層は液体のような状態になる。よって、隣り合う絶縁層同士が溶融・拡散して接合される。また、絶縁層表面に凹凸があっても、接合工程中に絶縁層は液体のような状態になるので、良好な接合が可能になる。このように、隣接する薄膜デバイス層の絶縁層同士の接合が非常に容易になるのである。
また、本発明の3次元デバイスの製造方法は、前記接合工程が前記接続電極に用いられている物質の融点以下の温度で行われることを特徴とする。
上記の3次元デバイスの製造方法によれば、接合工程は接続電極に用いられている物質の融点以下の温度で行われている。このような母材の融点以下の温度で行う固相面同士の接合は固相接合と呼ばれている。接合原理は母材の原子が拡散することにより、接合面に原子間力が働くことによる。固相接合を用いることによって、低温で接合工程を行うことができるので、高温加熱による薄膜デバイス層への悪影響を防ぐことが可能である。また、固相接合は他の接合に比べて高品質、高性能な接合であることが知られている。よって、本発明のように接合工程に固相接合を用いることによって、異方性導電膜やはんだ付け、溶融・固化による接合よりも低抵抗で耐久性の高い接合が実現できるのである。更には、固相接合では、接続電極の微細化、高密度化が可能になる。異方性導電膜による接合では、接続電極密度を高くすると、隣接する接続電極間で漏れ電流が発生したり、接続電極間が短絡したりしてしまう。また、導電粒子による接続である為、接続電極間には導電粒子が十分含まれなければならず、接続電極にはある程度大きい面積が必要となるので、接続電極の微細化が難しい。はんだ付けや溶融・固化による接合では、余分なはんだや接続電極の溶融によって、最終的な接合面積が接続電極よりも大きくなってしまう為、やはり高密度化が困難である。一方、固相接合では、接続電極は固相のまま接合されるので、接続電極の面積は接合前の状態に保たれる。よって、固相接合では、他の接合方法に比べて接続電極の微細化、高密度化が可能となるのである。
上記の3次元デバイスの製造方法によれば、接合工程は接続電極に用いられている物質の融点以下の温度で行われている。このような母材の融点以下の温度で行う固相面同士の接合は固相接合と呼ばれている。接合原理は母材の原子が拡散することにより、接合面に原子間力が働くことによる。固相接合を用いることによって、低温で接合工程を行うことができるので、高温加熱による薄膜デバイス層への悪影響を防ぐことが可能である。また、固相接合は他の接合に比べて高品質、高性能な接合であることが知られている。よって、本発明のように接合工程に固相接合を用いることによって、異方性導電膜やはんだ付け、溶融・固化による接合よりも低抵抗で耐久性の高い接合が実現できるのである。更には、固相接合では、接続電極の微細化、高密度化が可能になる。異方性導電膜による接合では、接続電極密度を高くすると、隣接する接続電極間で漏れ電流が発生したり、接続電極間が短絡したりしてしまう。また、導電粒子による接続である為、接続電極間には導電粒子が十分含まれなければならず、接続電極にはある程度大きい面積が必要となるので、接続電極の微細化が難しい。はんだ付けや溶融・固化による接合では、余分なはんだや接続電極の溶融によって、最終的な接合面積が接続電極よりも大きくなってしまう為、やはり高密度化が困難である。一方、固相接合では、接続電極は固相のまま接合されるので、接続電極の面積は接合前の状態に保たれる。よって、固相接合では、他の接合方法に比べて接続電極の微細化、高密度化が可能となるのである。
また、本発明の3次元デバイスの製造方法は、前記接続電極が金属であることを特徴とする。
上記3次元デバイスの製造方法によれば、電極の電気抵抗が低くなるので、高性能な3次元デバイスを製造することができるという効果を有する。
また、本発明の3次元デバイスの製造方法は、前記接合工程の直前に前記接続電極を表面処理することを特徴とする。
上記3次元デバイスの製造方法によれば、接合表面に存在する安定な酸化物や有機物等の表面層が除去されて、接合表面が清浄化、活性化されるので、接合面における原子の拡散が活発になり、接続電極の接合を良好に行うことができるという効果を有する。
また、本発明の3次元デバイスの製造方法は、前記表面処理がフッ化処理であることを特徴とする。
上記3次元デバイスの製造方法によれば、接合表面がフッ化物に置換される、あるいは接合表面にフッ素が導入される。フッ化処理された接合表面が合わせられると、表面に存在するフッ素が拡散し、フッ素の拡散が接続電極物質原子の拡散を促す。よって、フッ化処理によって、接続電極の接合を低エネルギーで良好に行うことができるのである。
また、本発明の3次元デバイスの製造方法は、前記表面処理がイオン照射、あるいはプラズマ照射であることを特徴とする。
上記3次元デバイスの製造方法によれば、接合表面に存在する安定な酸化物や有機物等の表面層が除去される。そして、不安定で活性な表面を露出させることができるので、接合面における原子の拡散が活発になり、接続電極の接合を低エネルギーで良好に行うことができるという効果を有する。
以下、本発明の実施形態を図面に基づいて説明する。
本発明は、各薄膜デバイス層のうちの少なくとも一つを他の基板から剥離及び転写することによって積層する転写工程が含まれることを特徴としている。この転写工程は、特開平11−251517の[発明の実施の形態]の中の[0032]から[0120]に詳細に説明されている「薄膜構造の転写方法」を用いて行われる。以下、図1から図3に示す断面図を参照しながら転写工程を簡単に説明する。まず図1に示す様に基板1上に分離層2を形成する。基板1の具体例としては、石英基板やガラス基板が挙げられる。分離層2の具体例としては、非晶質珪素膜が挙げられる。分離層2の上にSiO2等の酸化珪素膜を用いて中間層3を形成する。中間層3の上にデバイス層等の被転写層4を形成する。図2に示す様に接着層5を介して被転写層4を別基板等の転写体6に接合する。基板1の裏面側からエキシマレーザ光等の光7を照射すると、分離層2に層内剥離及び/または界面剥離が生じ、結合力が減少または消滅するので、基板1と転写体6とを離間させると、被転写層4が基板1から離脱して、図3に示す様に転写体6へ転写される。
本発明は、各薄膜デバイス層のうちの少なくとも一つを他の基板から剥離及び転写することによって積層する転写工程が含まれることを特徴としている。この転写工程は、特開平11−251517の[発明の実施の形態]の中の[0032]から[0120]に詳細に説明されている「薄膜構造の転写方法」を用いて行われる。以下、図1から図3に示す断面図を参照しながら転写工程を簡単に説明する。まず図1に示す様に基板1上に分離層2を形成する。基板1の具体例としては、石英基板やガラス基板が挙げられる。分離層2の具体例としては、非晶質珪素膜が挙げられる。分離層2の上にSiO2等の酸化珪素膜を用いて中間層3を形成する。中間層3の上にデバイス層等の被転写層4を形成する。図2に示す様に接着層5を介して被転写層4を別基板等の転写体6に接合する。基板1の裏面側からエキシマレーザ光等の光7を照射すると、分離層2に層内剥離及び/または界面剥離が生じ、結合力が減少または消滅するので、基板1と転写体6とを離間させると、被転写層4が基板1から離脱して、図3に示す様に転写体6へ転写される。
図4から図13は、本発明の第1の実施例による3次元デバイスの製造方法を示す断面工程図である。以下、この図を参照しつつ本発明の第1の実施例による3次元デバイスの製造方法を説明する。
図4に示す様に、基板101上に分離層102を形成し、分離層102の上にデバイス層103を形成する。ここで、デバイス層103には転写工程で説明した中間層も含まれているが省略している。デバイス層の具体例としては、薄膜半導体装置、電極、DRAM(ダイナミックRAM)、SRAM(スタティックRAM)、FeRAM(強誘電体RAM)等のメモリ、等が挙げられるが、デバイス層は前記のものに限定されない。
デバイス層103の上に、隣接するデバイス層間を機械的に接合し、且つ電気的に絶縁する為の層として、絶縁層104を形成する。絶縁層に用いる物質としては、まずSiO2が挙げられる。デバイス層にはSi系材料が使用されることが多いため、絶縁層にSiO2を用いると、絶縁層とデバイス層の熱的安定性や不純物拡散等の問題が少なくなるという利点がある。一方、純粋なSiO2はガラス転移点が非常に高いので、接合材料としてはやや不利な面もある。SiO2の形成方法としては、熱酸化、化学気相堆積(CVD)法、ポリシラザンやその他SOG(Spin On Glass)材料等の液体材料を用いた回転塗布法等がある。液体材料を用いた場合、SiO2膜中に残留した不純物の影響によってガラス転移点が低くなり、デバイス層表面の平坦化が行えるので、接合に有利となる。他の絶縁層材料としては、ポリイミド膜やアクリル樹脂、エポキシ樹脂などが挙げられる。これらの材料は回転塗布法を用いてデバイス層表面の平坦化が行えるので、デバイス層同士の接合に有利である。また、ガラス転移点は、ポリイミド膜は300℃から400℃程度、アクリル樹脂は高くて100℃程度、エポキシ樹脂は100℃から150℃程度であり、比較的温度が低い。よって、デバイス層の接合を低温で行うことができる。絶縁層材料はもちろん上記のものに限定されない。
図5に示す様に、絶縁層104上にフォト・レジスト膜105を形成し、フォト・リソグラフィー法によって所望の形状にパターニングする。その後、絶縁層104をエッチング法によって除去する。そして、デバイス層内と電気的接続を持つ接続電極となる物質106を形成する。この接続電極は導電性を持つ物質であれば良く、PイオンやBイオンが注入された多結晶珪素膜や、好ましくは電気抵抗の低い金属や金属化合物で形成される。具体的にはAu、Cu、Al同士は大気圧下の不活性ガス雰囲気中であっても接合できることが判明している為に好ましい。また、In、Sn等の低融点金属やそれらの合金も好ましい。低融点金属を接続電極の少なくとも一方に用いることによって、接続電極を低温で接合できるからである。接続電極の形成方法は何でも良く、化学気相堆積(CVD)法や蒸着法、めっき法、スパッタリング法等が用いられる。接続電極106の膜厚は絶縁層104の膜厚と同程度になるように形成する。絶縁層104と接続電極106の膜厚差は小さい方が好ましい。具体的には500nm以下が好ましく、100nm以下であれば更に好ましい。10nm以下であれば絶縁層104と接続電極106の段差はほとんど無くなるので、デバイス層同士を接合する際に非常に有利となる。接続電極106を形成した後、リフトオフ法によってフォト・レジスト膜105をその上に形成されている接続電極ごと除去し、接続電極106をパターニングする。このようにして、図6に示す様な構造となる。ここで示した絶縁層及び接続電極の形成方法以外でも最終的に図6に示す構造ができれば良い。
次に、図7に示す様に、デバイス層201上に図4から図6の工程と同様にして絶縁層202と接続電極203を形成する。
図8に示す様に、接続電極106と接続電極203及び絶縁層104と絶縁層202を接合する。この接合工程は、絶縁層に用いられている物質のガラス転移点以上の温度で行われることが望ましい。絶縁層同士の接合が良好に行われ、隣接するデバイス層同士が強固に接合されるからである。ガラス転移点は、ポリイミド膜は300℃から400℃程度、アクリル樹脂は高くて100℃程度、エポキシ樹脂は100℃から150℃程度である。絶縁層同士の接合をこれらのガラス転移点よりも高い温度で行うことによって、良好な接合界面を得ることができる。絶縁層のガラス転移点以下の温度であっても、ある程度の温度と接合圧力をかけることによって、絶縁層同士の接合は可能である。
また、この接合工程は、接続電極に用いられている物質の融点以下の温度で行われることが望ましい。接合工程を高温で行う必要が無くなるので、高温加熱によるデバイス層への悪影響を無くすことができるからである。Auの融点は約1064℃、Cuの融点は約1085℃であるので、AuやCuを溶融・固化によって接合しようとすると、1100℃程度の高温状態にしなければならない。このような高温状態では、デバイス層の基板としてはガラス基板を使用することはできず、高価な石英基板や単結晶Si基板を用いる必要がある。たとえ、石英基板や単結晶Si基板を用いた場合でも、基板の大きさによっては基板に反りが生じる危険性がある。また、デバイス層内には1100℃以下の融点を持つ物質を使用することはできなくなる。さらに、デバイス層を高温状態にすることにより、本来のデバイス特性が変化してしまい、3次元デバイスとして所望の特性が得られなくなってしまう。Alの融点は約660℃であり、AuやCuに比べると低温であるが、やはりAlを溶融させる為には700℃程度の高温状態が必要であり、デバイス層への悪影響は避けられない。また、接続電極を溶融させると、接続電極がつぶれて溶融前よりも面積が大きくなってしまう為、接続電極の高密度化は困難である。しかし、接合工程を接続電極に用いられている物質の融点以下の温度で行う、すなわち固相接合によって行う場合、接合工程はデバイス層に悪影響を与えないような低温で行うことができる。また接続電極が溶融しないので、接続電極面積の高密度化も可能である。接続電極にIn、Sn等の低融点金属やそれらの合金を用いた場合には、接合工程を更に低温化できる。Inの融点は約157℃、Snの融点は約232℃であるので、150℃程度の比較的低温であっても、InやSn等を用いた接続電極表面は活性な状態となり、低温、低圧力で接合を容易に行うことができる。
上記のことから、接合工程は、絶縁層に用いられている物質のガラス転移点以上且つ接続電極に用いられている物質の融点以下の温度であることが望ましい。
薄膜構造の転写方法を用いて、基板101を剥離する。具体的には、図8において、基板101側から例えばXeClエキシマレーザ光(波長308nm)を照射する。すると、光は分離層102に吸収され、分離層102に層内剥離及び/または界面剥離が生じ、結合力が減少または消滅するので、基板101をデバイス層103から剥離することができる。デバイス層103の表面に分離層102の一部が残留している場合は、エッチング法等によって分離層102の残留物を除去する。こうして図9に示す様に、デバイス層103がデバイス層201に転写される。図9はデバイス層103と201が3次元的に積層された3次元デバイスである。
デバイス層を3層以上積層する為には、これまでの工程を繰り返すことになる。具体的には、図10に示す様に、デバイス層103上に絶縁層107と接続電極108を形成する。これは図6の工程と同様である。
次に、図11に示す様に、基板301上に分離層302を形成し、分離層302の上にデバイス層303を形成する。ここで、デバイス層303には転写工程で説明した中間層も含まれているが省略している。デバイス層303の上に、絶縁層304とデバイス層内と電気的接続を持つ接続電極305を形成する。これは図6の工程と同様である。
図12に示す様に、接続電極108と接続電極305及び絶縁層107と絶縁層304を接合する。これは図8の工程と同様である。
薄膜構造の転写方法を用いて、基板301を剥離する。具体的には、図12において、基板301側から例えばXeClエキシマレーザ光(波長308nm)を照射する。すると、光は分離層302に吸収され、分離層302に層内剥離及び/または界面剥離が生じ、結合力が減少または消滅するので、基板301をデバイス層303から剥離することができる。デバイス層303の表面に分離層302の一部が残留している場合は、エッチング法等によって分離層302の残留物を除去する。こうして図13に示す様に、デバイス層303がデバイス層103に転写される。図13はデバイス層201と103と303が3次元的に積層された3次元デバイスである。
このようにして、デバイス層を所望の層数だけ積層し、3次元デバイスを作成することができる。
以上説明したように、本第1の実施例によれば、薄膜デバイス層同士の電気的及び機械的接続を同時に且つ高品質に行うことができ、高性能な3次元デバイスを製造することができる。
接続電極同士及び絶縁層同士を単に接触させるだけでは、接合は難しい。接続表面は酸化膜が存在していたり、有機物が付着していたりして、安定化しているからである。そこで、実施例1において、接合工程の直前に接続電極及び絶縁層に対して表面処理を行う。この表面処理は各接続電極及び各絶縁層を接合し易くする為のものである。表面処理としては、フッ化処理を用いる。フッ化処理は接続電極表面及び絶縁層表面をフッ化物に置換するあるいは表面にフッ素を導入する処理である。フッ化処理した表面が合わせられると、表面に存在するF原子が拡散し、F原子の拡散が接続電極物質と絶縁層物質の原子拡散を促進する。よって、フッ化処理した表面は未処理のものよりも低エネルギーで接合可能となるのである。すなわち、接続電極表面及び絶縁層表面をフッ化処理することによって、低温、低圧力で接合工程を行うことができるのである。接合表面をフッ化処理することによって、絶縁層のガラス転移点以下の温度で絶縁層同士の接合が容易になったり、接続電極物質の融点以下の温度で接続電極同士の接合が容易になったりする。
上記以外は実施例1と同様として、3次元デバイスは完成する。
以上説明したように、本第2の実施例によれば、薄膜デバイス層同士の電気的及び機械的接続を低温、低圧力で、高品質に行うことができ、高性能な3次元デバイスを製造することができる。
実施例1において、接合工程の直前に接続電極及び絶縁層に対して表面処理を行う。この表面処理は各接続電極及び各絶縁層を接合し易くする為のものである。表面処理としては、イオン照射あるいはプラズマ照射を用いる。安定な表面層にAr等の不活性原子のイオンあるいはプラズマを照射することにより、不安定で活性な表面を露出させることができる。このような活性な表面同士、すなわち表面原子に結合相手が居ない状態となっている表面同士を合わせると、表面原子同士が結合し、低エネルギーで接合するのである。つまり、接続電極表面及び絶縁層表面にイオン照射あるいはプラズマ照射することによって、低温、低圧力で接合工程を行うことができるのである。イオン照射あるいはプラズマ照射の後に、フッ化処理を行っても良い。接合表面にこれらの表面処理を行うことによって、絶縁層のガラス転移点以下の温度で絶縁層同士の接合が容易になったり、接続電極物質の融点以下の温度で接続電極同士の接合が容易になったりする。これらの表面処理によって、接合工程を0℃から30℃程度の所謂常温で行うことも可能となる。
上記以外は実施例1と同様として、3次元デバイスは完成する。
以上説明したように、本第3の実施例によれば、薄膜デバイス層同士の電気的接続を低温、低圧力で、高品質に行うことができ、高性能な3次元デバイスを製造することができる。
図14から図16は、本発明の第4の実施例による3次元デバイスの製造方法を示す断面工程図である。以下、この図を参照しつつ本発明の第4の実施例による3次元デバイスの製造方法を説明する。
この実施例4は、実施例1において、絶縁層と接続電極の形成順を逆にしたものである。
図14に示す様に、基板401上に分離層402を形成し、分離層402の上にデバイス層403を形成する。ここで、デバイス層403には転写工程で説明した中間層も含まれているが省略している。デバイス層403の上に、デバイス層内と電気的接続を持つ接続電極404を形成する。
図15に示す様に、接続電極404上にフォト・レジスト膜405を形成し、フォト・リソグラフィー法によって所望の形状にパターニングする。その後、接続電極404をエッチング法によって除去する。そして、デバイス層間を電気的に絶縁する絶縁層406を形成する。絶縁層406の膜厚は接続電極404の膜厚と同程度になるように形成する。接続電極404と絶縁層406の膜厚差は小さい方が好ましい。具体的には500nm以下が好ましく、100nm以下であれば更に好ましい。10nm以下であれば接続電極404と絶縁層406の段差はほとんど無くなるので、デバイス層同士を接合する際に非常に有利となる。絶縁層406を形成した後、リフトオフ法によってフォト・レジスト膜405をその上に形成されている絶縁層ごと除去し、絶縁層406をパターニングする。このようにして、図16に示す様な構造となる。ここで示した絶縁層及び接続電極の形成方法以外でも最終的に図16に示す構造ができれば良い。図16の構造は実施例1における図6の構造と同じである。
以降の転写工程等は実施例1から実施例3と同様にして、3次元デバイスは完成する。
以上説明したように、本第4の実施例によれば、薄膜デバイス層同士の電気的及び機械的接続を同時に且つ高品質に行うことができ、高性能な3次元デバイスを製造することができる。
図17と図18は、本発明の第5の実施例による3次元デバイスの製造方法を示す断面工程図である。以下、この図を参照しつつ本発明の第4の実施例による3次元デバイスの製造方法を説明する。
図17に示す様に、基板501上に分離層502を形成し、分離層502の上にデバイス層503を形成する。ここで、デバイス層503には転写工程で説明した中間層も含まれているが省略している。デバイス層503の上に、デバイス層内と電気的接続を持つ接続電極504を形成する。デバイス層503及び接続電極504上に、液体材料を用いた回転塗布法によって、絶縁層505を形成する。液体材料を用いて形成された絶縁層505は、接続電極504の存在による凹凸を吸収するので、絶縁層505表面は平坦となる。
絶縁層505をエッチング法や研磨法等によって薄くし、図18に示す様に、接続電極504の表面を露出させる。図18の構造は実施例1における図6の構造と同じである。
以降の転写工程等は実施例1から実施例3と同様にして、3次元デバイスは完成する。
以上説明したように、本第5の実施例によれば、薄膜デバイス層同士の電気的及び機械的接続を同時に且つ高品質に行うことができ、高性能な3次元デバイスを製造することができる。
以降の転写工程等は実施例1から実施例3と同様にして、3次元デバイスは完成する。
以上説明したように、本第5の実施例によれば、薄膜デバイス層同士の電気的及び機械的接続を同時に且つ高品質に行うことができ、高性能な3次元デバイスを製造することができる。
以上詳細に説明したように、本発明の3次元デバイスの製造方法によれば、薄膜デバイス層同士の電気的及び機械的接続を同時に且つ高品質に行うことができ、高性能な3次元デバイスを製造できる。本発明では、デバイス層間への接着剤注入工程は不要である。また、接続電極同士の接合によって、デバイス層間の電気的接続を行うので、異方性導電膜による接続よりも高品質な接続を実現することができ、接続電極の微細化や高密度化が可能になる。絶縁層物質のガラス転移点以下の温度で接合工程を行えば、デバイス層間の機械的接合を容易に行うことができる。また、接続電極に用いられている物質の融点以下の温度で接合工程を行えば、接続電極同士は固相接合するので、低抵抗で耐久性の高い接合が実現できる。また、高温加熱による薄膜デバイス層への悪影響を防ぐことが可能である。接合工程直前に接合表面に対して表面処理を行えば、デバイス層間の接合を容易に行うことができる。本発明の3次元デバイスの製造方法によって、半導体デバイスの高集積化・高密度化の実現や、信号遅延等の配線に関わる問題や消費電力増大といった問題を解決することが容易となる。
1、101、301、401、501・・・基板
2、102、302、402、502・・・分離層
3・・・中間層
4・・・被転写層
5・・・接着層
6・・・転写体
7・・・光
103、201、303、403、503・・・デバイス層
104、107、202、304、406、505・・・絶縁層
105、405・・・フォト・レジスト膜
106、108、203、305、404、504・・・接続電極
2、102、302、402、502・・・分離層
3・・・中間層
4・・・被転写層
5・・・接着層
6・・・転写体
7・・・光
103、201、303、403、503・・・デバイス層
104、107、202、304、406、505・・・絶縁層
105、405・・・フォト・レジスト膜
106、108、203、305、404、504・・・接続電極
Claims (8)
- 2次元方向の所定の領域内に配置される薄膜デバイス層がその厚さ方向に複数積層された3次元デバイスの製造方法において、
前記各薄膜デバイス層のうちの少なくとも一つを他の基板から剥離及び転写することによって積層する転写工程と、
前記剥離及び転写する薄膜デバイス層とそれに隣接する薄膜デバイス層の表面に接続電極を形成する接続電極形成工程と、
前記剥離及び転写する薄膜デバイス層とそれに隣接する薄膜デバイス層の表面で接続電極が形成されていない領域に絶縁層を形成する絶縁層形成工程と、
隣接する前記薄膜デバイス層の接続電極同士及び絶縁層同士を接触させて前記隣接する薄膜デバイス層を接合する接合工程と、
を含むことを特徴とする3次元デバイスの製造方法。 - 前記接合工程は、前記絶縁層に用いられている物質のガラス転移点以上の温度で行われることを特徴とする請求項1に記載の3次元デバイスの製造方法。
- 前記接合工程は、前記接続電極に用いられている物質の融点以下の温度で行われることを特徴とする請求項1乃至2に記載の3次元デバイスの製造方法。
- 前記接続電極が金属であることを特徴とする請求項1乃至3に記載の3次元デバイスの製造方法。
- 前記接合工程の直前に前記接続電極及び前記絶縁層を表面処理することを特徴とする請求項1乃至4に記載の3次元デバイスの製造方法。
- 前記表面処理がフッ化処理であることを特徴とする請求項5に記載の3次元デバイスの製造方法。
- 前記表面処理がイオン照射であることを特徴とする請求項5に記載の3次元デバイスの製造方法。
- 前記表面処理がプラズマ照射であることを特徴とする請求項5に記載の3次元デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318460A JP2005086089A (ja) | 2003-09-10 | 2003-09-10 | 3次元デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318460A JP2005086089A (ja) | 2003-09-10 | 2003-09-10 | 3次元デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005086089A true JP2005086089A (ja) | 2005-03-31 |
Family
ID=34417744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003318460A Withdrawn JP2005086089A (ja) | 2003-09-10 | 2003-09-10 | 3次元デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005086089A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017038091A (ja) * | 2012-12-07 | 2017-02-16 | 信越化学工業株式会社 | インターポーザー用基板の製造方法 |
US9716033B2 (en) | 2005-08-11 | 2017-07-25 | Ziptronix, Inc. | 3D IC method and device |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
-
2003
- 2003-09-10 JP JP2003318460A patent/JP2005086089A/ja not_active Withdrawn
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11289372B2 (en) | 2005-08-11 | 2022-03-29 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US9716033B2 (en) | 2005-08-11 | 2017-07-25 | Ziptronix, Inc. | 3D IC method and device |
US10147641B2 (en) | 2005-08-11 | 2018-12-04 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US11011418B2 (en) | 2005-08-11 | 2021-05-18 | Invensas Bonding Technologies, Inc. | 3D IC method and device |
US11515202B2 (en) | 2005-08-11 | 2022-11-29 | Adeia Semiconductor Bonding Technologies Inc. | 3D IC method and device |
JP2017038091A (ja) * | 2012-12-07 | 2017-02-16 | 信越化学工業株式会社 | インターポーザー用基板の製造方法 |
US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10262963B2 (en) | 2015-08-25 | 2019-04-16 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US11830838B2 (en) | 2015-08-25 | 2023-11-28 | Adeia Semiconductor Bonding Technologies Inc. | Conductive barrier direct hybrid bonding |
US11264345B2 (en) | 2015-08-25 | 2022-03-01 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230132632A1 (en) | Diffusion barriers and method of forming same | |
US10141218B2 (en) | Room temperature metal direct bonding | |
US7049229B2 (en) | Method of fabricating semiconductor device and semiconductor device | |
EP0700088B1 (en) | Semiconductor device and comprising two semiconductor substrates | |
KR100380512B1 (ko) | 막구조를기체로부터박리하는공정을갖는반도체소자형성법 | |
JP6031765B2 (ja) | 半導体装置、電子機器、及び、半導体装置の製造方法 | |
US6429094B1 (en) | Treatment process for molecular bonding and unbonding of two structures | |
KR101120805B1 (ko) | 수직의 웨이퍼 대 웨이퍼 상호접속을 제공하기 위한 금속 충진된 관통 비아 구조 | |
CN108369913A (zh) | 提升直接接合的接触对准容限 | |
CN105489512B (zh) | 临时半导体结构键合方法和相关的键合半导体结构 | |
CN108122823B (zh) | 晶圆键合方法及晶圆键合结构 | |
TWI250348B (en) | Thin-film circuit device and its manufacturing method, electro-optical device, and electronic device | |
JP2004128063A (ja) | 半導体装置及びその製造方法 | |
JP5866086B2 (ja) | 半導体装置の作製方法 | |
JP2012204501A (ja) | 半導体装置、電子デバイス、及び、半導体装置の製造方法 | |
TW201108386A (en) | Method and apparatus for producing three-dimensional integrated circuit | |
JP2007243147A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2005086089A (ja) | 3次元デバイスの製造方法 | |
TW201110311A (en) | Method of manufacturing semiconductor chip | |
JP2005268662A (ja) | 3次元デバイスの製造方法 | |
US10325870B2 (en) | Through-substrate-vias with self-aligned solder bumps | |
JP2005086088A (ja) | 3次元デバイスの製造方法 | |
EP2309536A1 (fr) | Assemblage de puces ou tranches semiconductrices par diffusion du matériau des plots de connexion dans un diélectrique claqué | |
JP3216535B2 (ja) | Soi基板およびその製造方法 | |
WO2024077552A1 (zh) | 3d堆叠封装结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |