KR20080087692A - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20080087692A
KR20080087692A KR1020080026983A KR20080026983A KR20080087692A KR 20080087692 A KR20080087692 A KR 20080087692A KR 1020080026983 A KR1020080026983 A KR 1020080026983A KR 20080026983 A KR20080026983 A KR 20080026983A KR 20080087692 A KR20080087692 A KR 20080087692A
Authority
KR
South Korea
Prior art keywords
layer
organic resin
fiber body
forming
wiring
Prior art date
Application number
KR1020080026983A
Other languages
English (en)
Other versions
KR101389758B1 (ko
Inventor
요시타카 도젠
에이지 수기야마
히사시 오타니
다쿠야 츠루메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080087692A publication Critical patent/KR20080087692A/ko
Application granted granted Critical
Publication of KR101389758B1 publication Critical patent/KR101389758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, 외부로부터의 국소적 가압(押壓)에 의해 쉽게 파괴되지 않는, 신뢰성이 높은 반도체 장치를 수율 높게 제작하는 방법을 제공한다.
절연성 표면을 갖는 기판 위에 박리층을 형성하고, 박리층 위에 비단결정 반도체 층을 사용하여 형성된 반도체 소자를 갖는 소자층을 형성하고, 소자층 위에 유기 화합물 또는 무기 화합물의 섬유체를 형성하고, 소자층 및 섬유체 위로부터 유기 수지를 포함하는 조성물을 도포하여 가열함으로써, 소자층 위에 유기 화합물 또는 무기 화합물의 섬유체가 유기 수지로 함침(含浸)된 밀봉층을 형성하고, 박리층으로부터 소자층을 박리하여 반도체 장치를 제작한다.
Figure 112008021176953-PAT00001
프리프레그, 섬유체, 유기 수지, 함침, 박리

Description

반도체 장치의 제작 방법 {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 비단결정 반도체 층을 사용한 반도체 소자를 갖는 반도체 장치의 제작 방법에 관한 것이다.
현재, 무선 칩, 센서 등, 각종 장치의 박형화가 제품 소형화에 있어서 중요한 요소가 되고 있고, 박막화 기술이나 소형 제품의 사용 범위가 급속히 넓어지고 있다. 이들 박형화된 각종 장치는 어느 정도 가요성이 있기 때문에 만곡한 것에 설치하여 사용할 수 있다.
그래서, 유리 기판 위에 형성한 박막 트랜지스터를 포함하는 소자층을 기판으로부터 박리하여, 다른 기재, 예를 들면 플라스틱 필름 등에 전사하여, 반도체 장치를 제작하는 기술이 제안되고 있다.
본 출원인은, 특허 문헌 1이나 특허 문헌 2에 기재된 박리 및 전사 기술을 제안하였다. 특허 문헌 1에는, 박리층이 되는 산화규소층을 웨트 에칭으로 제거하여 박리하는 기술이 기재되어 있다. 또한, 특허 문헌 2에는 박리층이 되는 규소층을 드라이 에칭으로 제거하여 박리하는 기술이 기재되어 있다.
또한, 본 출원인은 특허 문헌 3에 기재된 박리 및 전사 기술을 제안하였다. 특허 문헌 3에는, 기판에 금속층(Ti, Al, Ta, W, Mo, Cu, Cr, Nd, Fe, Ni, Co, Ru, Rh, Pd, Os, Ir)을 형성하는 기술이 기재되어 있다. 또한, 본 특허 문헌에는 금속층 위에 산화물 층을 적층 형성할 때, 상기 금속층의 금속산화물 층을 금속층과 산화물 층의 계면에 형성하는 것이 개시되어 있다. 본 특허 문헌에 의하면, 이 금속산화물 층을 이용하여, 후의 공정에서 박리를 행한다.
또한, 특허 문헌 4에서는, 0.5mm이하의 사이즈의 반도체 칩을 종이 또는 필름 상태의 매체에 매립하여 구부림이나 집중 하중을 개선한 반도체 장치가 개시되어 있다.
[특허 문헌 1] 특개평8-288522호 공보
[특허 문헌 2] 특개평8-250745호 공보
[특허 문헌 3] 특개2003-174153호 공보
[특허 문헌 4] 특개2004-78991호 공보
그러나, 안테나를 칩에 형성하여 내장(온 칩(On-chip)화)하는 반도체 장치인 경우, 칩의 면적이 작으면, 안테나 사이즈가 작아지며 통신 거리가 짧아지는 문제가 있다. 또한, 종이 또는 필름 매체에 형성된 안테나를 칩에 접속하여 반도체 장치를 제작하는 경우, 칩의 사이즈가 작으면 접속 불량이 생긴다.
그래서, 접속 불량이나 통신 거리의 저감을 방지하기 위하여, 칩 자체를 크게 하는 방법도 있지만, 칩의 면적이 커지면, 플라스틱 필름 등에 반도체 소자를 포함하는 층을 전사하여, 제작된 반도체 장치는 외부로부터의 국소적인 가압으로 균열이 생기고 동작 불량이 된다. 예를 들면, 필기구로 반도체 장치 표면의 플라스틱 시트, 또는 종이에 문자를 기입할 때, 반도체 장치에 필압(筆壓)이 가해짐으로써 반도체 장치가 파괴되는 문제가 있다. 또한, 롤 투 롤(roll-to-roll)법을 사용하여 반도체 장치를 제작하는 경우, 롤에 끼워지는 영역에 있어서 선 형상의 압력이 가해지고 반도체 장치가 파괴되는 문제가 있다.
그래서, 본 발명은 외부로부터 국소적인 압력이 가해져도 쉽게 파괴되지 않는 신뢰성이 높은 반도체 장치를 수율 높게 제작하는 방법을 제공한다.
본 발명은, 절연성 표면을 갖는 기판 위에 박리층을 형성하고, 박리층 위에 비단결정 반도체 층을 사용하여 형성된 반도체 소자를 갖는 소자층을 형성하고, 소자층 위에 유기 화합물 또는 무기 화합물의 섬유체를 형성하고, 소자층 및 섬유체 위에서 유기 수지를 포함하는 조성물을 도포하여 유기 수지를 섬유체에 함침시켜, 가열함으로써, 소자층 위에 유기 화합물 또는 무기 화합물의 섬유체와 유기 수지를 포함하는 밀봉층을 형성하고, 박리층으로부터 소자층을 박리하여 반도체 장치를 제작하는 것을 특징으로 한다.
또한, 본 발명은 절연성 표면을 갖는 기판 위에 박리층을 형성하고, 박리층 위에 비단결정 반도체 층을 사용하여 형성된 반도체 소자를 갖는 소자층을 형성하고, 소자층 위에 유기 수지를 포함하는 조성물을 도포하여, 유기 수지층을 형성하고, 유기 수지 층 위에 유기 화합물 또는 무기 화합물의 섬유체를 형성하여, 유기 수지를 섬유체에 함침시켜 가열함으로써, 소자층 위에 유기 화합물 또는 무기 화합물의 섬유체와 유기 수지를 포함하는 밀봉층을 형성하고, 박리층으로부터 소자층을 박리하여 반도체 장치를 제작하는 것을 특징으로 한다.
소자층의 두께는, 1μm이상 10μm이하, 또는 1μm이상 5μm이하이며, 밀봉층의 두께는 10μm이상 100μm이하인 것이 바람직하다. 이러한 두께로 함으로써 만곡이 가능한 반도체 장치를 제작할 수 있다.
섬유체로서는, 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용한 직포(織布) 또는 부직포(不織布)가 있다. 고강도 섬유로서는, 구체적으로는 인장탄성율이 높은 섬유이다. 또는, 영률(young's modulus)이 높은 섬유이다.
또한, 유기 수지로서는, 열 가소성 수지, 또는 열 경화성 수지를 사용할 수 있다.
섬유체로서, 고강도 섬유를 사용함으로써, 반도체 장치에 국소적인 가압이 가해지더라도, 상기 압력이 섬유체 전체로 분산되어, 반도체 장치의 일부가 연신되는 것을 방지할 수 있다. 즉, 일부의 연신에 따른 배선, 반도체 소자 등의 파괴를 방지할 수 있다.
본 발명에 의하여, 외부로부터 국소적인 압력이 가해져도 쉽게 파괴되지 않고, 신뢰성이 높은 반도체 장치를 수율 높게 제작할 수 있다.
이하에 본 발명의 실시형태를 도면에 의거하여 설명한다. 그러나, 본 발명은 많은 다른 모양으로 실시하는 것이 가능하고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명이 하기 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 실시형태를 설명하기 위한 모든 도면에 있어서, 동일 부분 또는 동일 기능을 갖는 부분에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 외부로부터의 국소적인 압력이 가해져도 쉽게 파괴되지 않는 반도체 장치를 수율 높게 제작하는 방법을 도 1a 내지 도 1e를 사용하여 나타낸다.
도 1a에 도시하는 바와 같이, 절연 표면을 갖는 기판(100) 위에 박리층(101)을 형성하고, 박리층(101) 위에 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 소자층(102) 및 안테나(112)를 형성한다. 다음, 소자층(102) 및 안테나(112) 위에 섬유체(113)를 형성한다.
절연 표면을 갖는 기판(100)으로서는, 소자층(102) 및 안테나(112)를 형성하는 온도에 견딜 수 있는 기판을 사용하는 것이 바람직하고, 대표적으로는 유리 기판, 석영 기판, 세라믹스 기판, 절연층이 적어도 일 표면에 형성된 금속 기판, 유기 수지 기판 등을 사용할 수 있다. 여기서는, 절연 표면을 갖는 기판(100)으로서 유리 기판을 사용한다. 또한, 소자층(102)의 두께로서는 1μm이상 10μm이하, 또한 1μm이상 5μm이하가 바람직하다. 이러한 두께로 함으로써 만곡이 가능한 반도체 장치를 제작할 수 있다.
박리층(101)은 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등에 의하여, 두께 30nm 내지 200nm의 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 니오브(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir) 및 규소(Si) 중에서 선택된 원소, 또는 그 원소를 주성분으로 하는 합금 재료, 또는 그 원소를 주성분으로 하는 화합물로 이루어지는 층을 단층 또는 복수의 층을 적층시켜 형성한다. 규소를 함유하는 층의 결정 구조는 비정질, 미(微)결정, 다결정 중 어느 경우라도 좋다. 또한, 여기서는 도포법은 용액을 피처리물 위에 토출시켜 성막하는 방법이며, 예를 들면 스핀코팅법이나 액적토출법을 포함한다. 또한, 액적토출법이란 미립자를 포함하는 조성물의 액적을 미세한 구멍(孔)으로부터 토출하여 소정의 형상의 패턴을 형성하는 방법이다.
박리층(101)이 단층 구조인 경우, 바람직하게는, 텅스텐, 몰리브덴, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성한다. 또는, 텅스텐의 산화물, 또는 산화질화물을 포함하는 층, 또는 몰리브덴의 산화물, 또는 산화질화물을 포함하는 층, 또는 텅스텐과 몰리브덴의 혼합물의 산화물 또는 산화질화물을 포함하는 층을 형성한다. 또한, 텅스텐과 몰리브덴의 혼합물이란, 예를 들면, 텅스텐과 몰리브덴의 합금에 상당한다.
박리층(101)이 적층 구조인 경우, 바람직하게는, 제 1 층으로서 금속층을 형성하고, 제 2 층으로서 금속산화물 층을 형성한다. 대표적으로는, 제 1 층으로서 텅스텐, 몰리브덴, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성하고, 제 2 층으로서 텅스텐, 몰리브덴, 또는 텅스텐과 몰리브덴의 혼합물의 산화물, 텅스텐, 몰리브덴, 또는 텅스텐과 몰리브덴의 혼합물의 질화물, 텅스텐, 몰리브덴, 또는 텅스텐과 몰리브덴의 혼합물의 산화질화물, 또는 텅스텐, 몰리브덴, 또는 텅스텐과 몰리브덴의 혼합물의 질화산화물을 포함하는 층을 형성한다.
박리층(101)으로서, 제 1 층으로서 금속층, 제 2 층으로서 금속산화물 층의 적층 구조를 형성하는 경우, 금속층으로서 텅스텐을 포함하는 층을 형성하고, 그 상층에 산화물로 형성되는 절연층을 형성함으로써 텅스텐을 포함하는 층과 절연층의 계면에 금속산화물 층으로서 텅스텐의 산화물을 포함하는 층이 형성되는 것을 활용하여도 좋다. 또한, 금속층의 표면을 열 산화 처리, 산소 플라즈마 처리, 오존 수 등의 산화력이 강한 용액을 사용한 처리 등을 행하여 금속 산화물 층을 형성하여도 좋다.
텅스텐의 산화물은 WOx로 표시된다. x는 2 이상 3 이하(2 ≤ x ≤ 3)의 범위내이며, x가 2인 경우(WO2), x가 2.5인 경우(W2O5), x가 2.75인 경우(W4O11), x가 3인 경우(WO3) 등이 있다.
또한, 상기 공정에 의하면, 기판(100)에 접하도록 박리층(101)을 형성하지만, 본 발명은 이 공정에 제약되지 않는다. 기판(100)에 접하도록 하지가 되는 절연층을 형성하여, 그 절연층에 접하도록 박리층(101)을 형성하여도 좋다. 여기서는, 박리층(101)으로서 두께 30nm 내지 70nm의 텅스텐 층을 스퍼터링법에 의하여 형성한다.
소자층(102)에 포함되는 비단결정 반도체 층을 사용하여 형성되는 반도체 소자의 대표예로서는, 박막 트랜지스터, 다이오드, 비휘발성 기억 소자 등의 능동 소자, 저항 소자, 용량 소자 등의 수동 소자가 있다. 또한, 비단결정 반도체 층으로서는, 결정성 반도체 층, 비정질 반도체 층, 미결정 반도체 층 등이 있다. 또한, 반도체로서는 규소, 게르마늄, 실리콘게르마늄 화합물 등이 있다. 또한, 반도체로서는, 금속 산화물을 사용할 수 있고, 대표적으로는 산화아연이나 아연 갈륨인듐의 산화물 등이 있다. 또한, 반도체로서는, 유기 반도체 재료를 사용할 수 있다. 소자층(102)의 두께로서는, 1μm이상 10μm이하, 또한 1μm이상 5μm이하가 바람직하다. 이러한 두께로 함으로써, 만곡이 가능한 반도체 장치를 제작할 수 있다. 또한, 반도체 장치의 상면의 면적은, 4mm2 이상, 또는 9mm2이상이 바람직하다.
소자층(102)에 적어도 박막 트랜지스터, 저항 소자, 용량 소자, 배선 등이 형성되는 경우, 반도체 장치로서 다른 장치의 제어나 데이터의 계산이나 가공을 행하는 마이크로 프로세서(MPU)를 제작할 수 있다. MPU는, CPU, 메인 메모리, 콘트롤러, 인터페이스, I/O포트 등을 가진다.
또한, 소자층(102)에 적어도 기억 소자 및 박막 트랜지스터가 형성되는 경우, 반도체 장치로서 기억 장치를 제작할 수 있다. 기억 소자로서는, 플로팅 게이트 또는 전하축적 층을 갖는 비휘발성 기억소자, 박막 트랜지스터 및 그것에 접속되는 용량 소자, 박막 트랜지스터 및 그것에 접속되는 강유전 층을 갖는 용량 소자, 한 쌍의 전극 사이에 유기 화합물 층이 끼워진 유기 메모리 소자 등이 있다. 또한, 이러한 기억 소자를 갖는 반도체 장치로서는, DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), FeRAM(Ferroelectric Random Access Memory), 마스크 ROM(Read Only Memory), EPROM(Electrically Programmable Read Only Memory), EEPROM(Electrically Erasable and Programmable Read Only Memory), 플래시 메모리 등의 기억 장치가 있다.
또한, 소자층(102)에 적어도 다이오드가 형성되는 경우, 반도체 장치로서 광 센서, 이미지 센서, 태양 전지 등을 제작할 수 있다. 다이오드로서는, 아모퍼스 실리콘이나 폴리실리콘을 사용한 PN 다이오드, PIN 다이오드, 애벌란시 다이오드, 쇼트키 다이오드 등이 있다.
또한, 소자층(102)에 적어도 박막 트랜지스터를 형성하고, 박막 트랜지스터에 전기적으로 접속하는 안테나를 소자층(102) 위에 형성하는 경우, 반도체 장치로서는 무선으로 정보를 송수신하는 것이 가능한 ID태그, IC태그, RF(Radio Frequency)태그, 무선 태그, 전자 태그, RFID(Radio Frequency Identification)태그, IC카드, ID카드 등(이하, RFID라고 나타낸다)을 제작할 수 있다. 또한, 본 발명의 반도체 장치는, 박막 트랜지스터 등으로 구성되는 집적 회로부와 안테나를 밀봉한 인렛(inlet)이나, 상기 인렛을 씰(seal)형상이나 카드 형상으로 한 것도 포함한다. 또한, RFID의 상면의 면적을 4mm2이상, 또한 9mm2이상으로 함으로써, 안테나의 사이즈를 크게 형성할 수 있기 때문에, 통신기와의 통신 거리가 긴 RFID를 제작할 수 있다.
여기서는, 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 소자층(102)으로서는, 버퍼층으로서 기능하는 절연층(103), 하지층으로서 기능하는 절연층(104), 박막 트랜지스터(105a, 105b), 박막 트랜지스터(105a, 105b)를 덮는 절연층(106), 절연층(106)을 덮는 절연층(107), 절연층(106, 107)을 관통하여 박막 트랜지스터(105a, 105b)의 반도체 층의 소스 영역 및 드레인 영역에 접속하는 배선(108), 그 후에 형성하는 안테나(112)에 접속하는 배선(109), 배선(108, 109) 및 절연층(107)의 일부를 덮는 절연층(111)을 나타낸다. 또한, 배선(109)은 배선(108)을 통하여 반도체 층의 소스 영역 또는 드레인 영역과 전기적으로 접속한다.
버퍼층으로서 기능하는 절연층(103)은, 후의 박리 공정에 있어서, 박리층(101) 및 버퍼층으로서 기능하는 절연층(103)의 계면에서의 박리가 용이하게 되도록, 또는 후의 박리 공정에 있어서 반도체 소자나 배선에 균열이나 대미지가 생 기는 것을 방지하기 위하여 형성한다. 버퍼층으로서 기능하는 절연층(103)으로서는, 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등에 의하여, 무기 화합물을 사용하여 단층 또는 다층으로 형성한다. 무기 화합물의 대표예로서는, 산화규소, 질화규소, 산화질화규소, 질화산화규소 등이 있다. 또한, 버퍼층으로서 기능하는 절연층(103)에 질화규소, 질화산화규소, 산화질화규소 등을 사용함으로써, 후에 형성되는 소자층에 외부로부터 수분이나, 산소 등의 기체가 침입하는 것을 방지할 수 있다. 버퍼층으로서 기능하는 절연층(103)의 두께는, 10nm이상 1000nm이하, 또한 100nm이상 700nm이하가 더 바람직하다. 여기서는, 두께 500nm 내지 700nm의 산화질화규소 층을 플라즈마CVD법에 의하여 형성한다.
하지층으로서 기능하는 절연층(104)은, 버퍼층으로서 기능하는 절연층(103)과 같은 형성 방법 및 재료를 적절히 사용할 수 있다. 또한, 하지층으로서 기능하는 절연층(104)을 적층 구조로 하여도 좋다. 예를 들면, 무기 화합물을 사용하여 적층하여도 좋고, 대표적으로는 산화규소, 질화산화규소 및 산화질화규소를 적층하여 형성하여도 좋다. 하지층으로써 기능하는 절연층(104)의 두께는 10nm이상 200nm이하, 또는 50nm이상 150nm이하가 더 바람직하다. 여기서는, 두께 30nm 내지 70nm의 질화산화규소층을 플라즈마CVD법에 의하여 형성하고, 그 위에 두께 80nm 내지 120nm의 산화질화규소 층을 플라즈마CVD법에 의하여 형성한다. 또한, 버퍼층으로서 기능하는 절연층(103)을 갖는 경우, 구태여 하지층으로서 기능하는 절연층(104)을 형성할 필요는 없다.
다음, 절연층(104) 위에 박막 트랜지스터(105a, 105b)를 형성한다. 도 1a에 도시하는 박막 트랜지스터(105a, 105b)는, 소스 영역, 드레인 영역, 및 채널 형성 영역을 갖는 반도체 층(53a, 53b), 게이트 절연막(54), 및 게이트 전극(55a, 55b)으로 구성된다.
반도체 층(53a, 53b)은, 두께 10nm이상 100nm이하, 또한 20nm이상 70nm이하의 비단결정 반도체로 형성되는 층이며, 비단결정 반도체 층으로서는, 결정성 반도체 층, 비정질 반도체 층, 미결정 반도체 층 등이 있다. 또한, 반도체로서는, 규소, 게르마늄, 규소게르마늄화합물 등이 있다. 특히, 비정질 반도체 층을 순간 열 어닐(RTA), 또는 퍼니스 어닐링로를 사용한 열 처리에 의하여 결정화하거나, 또는, 가열 처리와 레이저 빔의 조사를 조합하여 비정질 반도체 층을 결정화함으로써, 결정성 반도체를 형성하는 것이 바람직하다. 가열 처리에 있어서는, 실리콘 반도체의 결정화를 조장하는 작용이 있는 니켈 등의 금속 원소를 사용하여 결정화할 수 있다.
가열 처리에 더하여 레이저 빔을 조사하여 결정화하는 경우에는, 연속 발진 레이저 빔의 조사, 혹은 반복 주파수가 10MHz이상이며, 펄스 폭이 1나노 초 이하, 바람직하게는 1피코 초 내지 100피코 초인 반복 주파수를 가진 초단 펄스 광을 조사함으로써, 결정성 반도체가 용융된 용융 대(溶融帶)를, 그 레이저 빔의 조사 방향으로 연속적으로 이동시키면서 결정화를 행할 수 있다. 이러한 결정화법에 의하여, 대입경이며, 결정립계가 일 방향으로 연장되는 결정성 반도체를 얻을 수 있다.
반도체 층(53a, 53b)의 소스 영역 및 드레인 영역에는, 인 또는 붕소 등의 불순물 원소가 첨가되어 있다. n채널형 박막 트랜지스터가 되는 반도체 층의 소스 영역 및 드레인 영역에는, 불순물 농도가 1×1019cm-3 내지 1×1021cm-3의 인이 첨가되어 있는 것이 바람직하다. 또한, p채널형 박막 트랜지스터가 되는 반도체 층의 소스 영역, 또는 드레인 영역에는, 불순물 농도가 1×1019cm-3 내지 1×1021cm-3의 붕소가 첨가되는 것이 바람직하다.
게이트 절연막(54)은, 두께 5nm이상 50nm이하, 바람직하게는 10nm이상 40nm이하의 산화규소, 및 산화질화규소 등의 무기 절연물을 플라즈마 CVD법, 스퍼터링법, 도포법, 인쇄법 등으로 형성한다.
게이트 전극(55a, 55b)은 금속 또는 일 도전형을 주는 불순물을 첨가한 다결정 반도체로 형성할 수 있다. 금속을 사용하는 경우는, 텅스텐(W), 몰리브덴(Mo), 티탄(Ti), 탄탈(Ta), 알루미늄(Al) 등을 사용할 수 있다. 또한, 금속을 질화시킨 금속질화물을 사용할 수 있다. 혹은, 상기 금속질화물로 이루어지는 제 1 층과 상기 금속으로 이루어지는 제 2 층을 적층시킨 구조로 하여도 좋다. 이 때 제 1 층을 금속질화물로 함으로써, 배리어 메탈로 할 수 있다. 즉, 제 2 층의 금속이, 게이트 절연층이나 그 하층의 반도체 층으로 확산되는 것을 방지할 수 있다. 또한, 적층 구조로 하는 경우에는, 제 1 층의 단부가 제 2 층의 단부보다 외측으로 돌출된 형상으로 하여도 좋다.
반도체 층(53a, 53b), 게이트 절연층(54), 게이트 전극(55a, 55b) 등을 조합하여 구성되는 박막 트랜지스터(105a, 105b)는 단일 드레인 구조, LDD(Lightly Doped Drain) 구조, 게이트 오버랩 드레인 구조 등 각종 구조를 적용할 수 있다. 여기서는, 단일 드레인 구조를 갖는 박막 트랜지스터를 나타낸다. 또한, 등가적으로는 동일한 전위를 갖는 게이트 전압이 인가되는 복수의 트랜지스터가 직렬로 접속된 형태가 되는 멀티 게이트 구조, 반도체 층의 상하를 게이트 전극으로 끼우는 듀얼 게이트 구조, 절연층(56) 위에 게이트 전극이 형성되고, 게이트 전극 위에 게이트 절연층, 반도체 층이 형성되는 역 스태거형 박막 트랜지스터 등을 적용할 수 있다.
또한, 박막 트랜지스터로서 금속 산화물이나 유기 반도체 재료를 반도체 층에 사용한 박막 트랜지스터를 형성할 수 있다. 금속 산화물의 대표 예에는, 산화아연이나 아연 갈륨 인듐의 산화물 등이 있다.
절연층(106, 107)은, 박막 트랜지스터 및 배선을 절연하는 층간 절연층으로서 기능한다. 절연층(106, 107)은, 버퍼층으로서 기능하는 절연층(103)과 같은 형성 방법, 및 재료를 사용할 수 있다. 또한, 여기서는 절연층(106, 107)의 적층 구조로 하였지만, 단층 또는 2층 이상의 적층 구조로 할 수 있다. 여기서는 절연층(106)으로서, 두께 30nm 내지 70nm의 산화질화규소층을 플라즈마CVD법에 의하여 형성한다. 또한, 절연층(107)으로서, 두께 80nm 내지 120nm의 질화산화규소층을 플라즈마 CVD법에 의하여 형성한 후, 두께 500nm 내지 700nm의 산화질화규소층을 플라즈마 CVD법에 의하여 형성한다.
배선(108, 109)은, 티탄(Ti)과 알루미늄(Al)의 적층 구조, 몰리브덴(Mo)과 알루미늄(Al)의 적층 구조 등, 알루미늄(Al)과 같은 저저항 재료와, 티탄(Ti)이나 몰리브덴(Mo) 등의 고융점 금속 재료를 사용한 배리어 메탈의 조합으로 형성하는 것이 바람직하다. 여기서는, 두께 80nm 내지 120nm의 티탄 층, 두께 250nm 내지 350nm의 알루미늄 층, 및 두께 80nm 내지 120nm의 티탄 층을 순차로 적층 형성한 후, 포토리소그래피 공정에 의하여 형성한 레지스트 마스크를 사용하여 선택적으로 에칭하여 배선(108, 109)을 형성한다.
배선(108, 109) 위에, 질화규소, 산화질화규소, 질화산화규소, 산화규소, 다이아몬드 라이크 카본(Diamond-Like Carbon), 질화탄소 등의 보호층을 형성하여도 좋다. 보호막을 이온 보조 증착(IAD)으로 형성하면, 치밀한 보호막을 형성할 수 있다. 보호층을 형성함으로써, 외부로부터 박막 트랜지스터에 수분이 침입을 하는 것을 억제할 수 있고, 특히 치밀한 보호막을 형성함으로써 그 효과는 보다 높아진다. 즉, 박막 트랜지스터 및 반도체 장치의 전기적인 특성의 신뢰성을 높일 수 있다.
절연층(111)은, 버퍼층으로서 기능하는 절연층(103)과 같은 형성 방법 및 재료를 사용하여 형성한다. 또한, 절연층(111)은, 후에 형성되는 안테나의 하지층이다. 그래서, 절연층(111)의 표면은 평탄한 것이 바람직하다. 따라서 절연층(111)은 유기 수지를 유기 용제로 희석한 조성물을 도포하고 건조 조성하여 형성하는 것이 바람직하다. 또한 감광성 수지를 희석한 조성물을 사용하여 절연층(111)을 형성함으로써, 종래의 포토리소그래피 공정으로 형성한 레지스트 마스크를 사용하여 에칭하는 공정보다 공정수를 줄일 수 있기 때문에 반도체 장치의 수율이 높아진다. 여기서는, 감광성 폴리이미드 수지를 유기 용제로 희석한 조성물을 도포, 및 건조하여, 포토 마스크를 사용하여 노광한 후, 미경화부(未硬化部)를 제거하고, 소성하 여 절연층(111)을 형성한다.
안테나(112)는, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo), 및 티탄(Ti) 등의 어느 1개 이상의 금속 입자를 갖는 액적이나 페이스트를 액적 토출법(잉크젯 법, 디스펜서 법 등)에 의하여 토출하고, 건조 소성하여 형성한다. 액적 토출법에 의하여 안테나를 형성함으로써, 공정수를 저감할 수 있고, 그것에 따라 비용을 삭감할 수 있다.
또한, 스크린 인쇄법을 사용하여 안테나(112)를 형성하여도 좋다. 스크린 인쇄법을 사용하는 경우, 안테나(112)의 재료로서는, 입경이 수nm 내지 수십μm의 도전성 입자를 유기 수지에 용해, 또는 분산시킨 도전성 페이스트를 선택적으로 인쇄한다. 도전성 입자로서는, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo), 및 티탄(Ti) 등의 어느 1개 이상의 금속 입자나 할로겐화 은의 미립자, 또는 상기 재료의 분산성 나노 입자를 사용할 수 있다. 또한, 도전성 페이스트에 포함되는 유기 수지는, 금속 입자의 바인더, 용매, 분산제 및 피복제로서 기능하는 유기 수지로부터 선택된 1개, 또는 복수를 사용할 수 있다. 대표적으로는, 에폭시 수지, 실리콘(silicone) 수지 등의 유기 수지를 들 수 있다. 또한, 도전층을 형성할 때, 도전성의 페이스트를 인쇄한 후에 소성하는 것이 바람직하다.
또한, 안테나(112)는 스크린 인쇄법 이외에도 그라비아 인쇄법 등을 사용하여도 좋고, 도금법, 스퍼터링법 등을 사용하여, 도전성 재료에 의하여 형성할 수 있다.
또한, RFID의 신호의 전송 방식으로서, 전자 결합(electromagnetic coupling)방식 또는 전자 유도(electromagnetic induction)방식(예를 들면, 13.56MHz 대역)을 적용한다. 자속(磁束) 밀도의 변화에 의한 전자 유도를 이용하는 경우, 안테나의 상면 형상을 링(ring) 형상(예를 들면, 루프 안테나), 나선 형상(예를 들면, 스파이럴 안테나)으로 형성할 수 있다.
또한, RFID에 있어서의 신호의 전송 방식으로서, 마이크로파 방식(예를 들면, UHF 대역(860MHz 내지 960MHz 대역), 2.45GHz 대역 등)을 적용할 수도 있다. 그 경우에는, 신호의 전송에 사용하는 전자파의 파장을 고려하여, 안테나의 길이 등의 형상을 적절히 설정하면 좋다.
마이크로파 방식을 적용할 수 있는 RFID 안테나(112)의 예를 도 16a 내지 도 16d에 도시한다. 예를 들면, 안테나의 상면 형상을 선 형상(예를 들면, 다이폴(dipole) 안테나(도 16a 참조)), 평탄한 형상(예를 들면, 패치(patch) 안테나(도 16b 참조)), 또는 리본형의 형상(도 16c, 도 16d 참조) 등으로 형성할 수 있다. 또한, 안테나로서 기능하는 도전층의 형상은 선 형상에 한정되지 않고, 전자파의 파장을 고려하여 곡선 형상이나 지그재그 형상, 또는 이들을 조합한 형상이라도 좋다.
소자층(102)의 일 표면, 또는 양쪽 면에 형성되는 섬유체(113)는, 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용한 직포 또는 부직포이며, 소자층(102)의 전면을 덮는다. 고강도 섬유로서는, 구체적으로는, 인장탄성율이 높은 섬유이다. 또한, 영률이 높은 섬유이다. 고강도 섬유의 대표예로서는, 폴리비닐알콜 섬 유, 폴리에스테르 섬유, 폴리아미드 섬유, 폴리에틸렌 섬유, 아라미드 섬유, 폴리파라페닐렌 벤조비스옥사졸 섬유, 유리 섬유, 또는 탄소 섬유이다. 유리 섬유로서는, E유리, S유리, D유리, Q유리 등을 사용한 유리 섬유를 사용할 수 있다. 또한, 섬유체(113)는, 일 종류의 상기 고강도 섬유로 형성되어도 좋다. 또한, 복수의 상기 고강도 섬유로 형성되어도 좋다.
또한, 섬유체(113)는, 섬유(단사(單絲))의 다발(이하, 사속(絲束)이라고 한다)을 날실(經絲) 및 씨실(緯絲)에 사용하여 제직한 직포, 또는 복수종의 섬유의 사속을 랜덤 또는 일 방향에 퇴적시킨 부직포로 구성되어도 좋다. 직포의 경우, 평직(平織), 능직(綾織), 수자직(satin-woven fabric) 등, 적절히 사용할 수 있다.
사속의 단면은, 원형이라도 타원형이라도 좋다. 사속으로서 고압수류, 액체를 매체로 한 고주파 진동, 연속 초음파 진동, 롤에 의한 가압 등의 의하여, 개섬 가공을 한 사속을 사용하여도 좋다. 개섬 가공을 한 사속은, 사속 폭이 넓어지고, 두께 방향의 단사수를 삭감할 수 있고, 사속의 단면이 타원형, 또는 평판 형상이 된다. 또한, 사속으로서 저연사(低撚絲)를 사용함으로써, 사속이 편평화하기 쉽고, 사속의 단면 형상이 타원 형상, 또는 평판 형상이 된다. 이와 같이, 단면이 타원형, 또는 평판 형상의 사속을 사용함으로써, 섬유체(113)의 두께를 얇게 할 수 있다. 그래서, 박형의 반도체 장치를 제작할 수 있다. 사속 폭은, 4μm이상 400μm이하, 또는 4μm이상 200μm이하에 있어서. 본 발명의 효과가 확인되어, 원리상으로는, 보다 가늘어도 좋다. 또한, 사속의 두께는 4μm이상 20μm이하에 있어서, 본 발명의 효과가 확인되어, 원리상으로는 보다 얇아도 좋고, 그들은 섬유의 재료 에 의존한다.
또한, 본 명세서의 도면에 있어서는, 섬유체(113)는 단면이 타원형의 사속으로 평직한 직포로 표시된다. 또한, 박막 트랜지스터(105a, 105b)가 섬유체(113)의 사속보다 크지만, 박막 트랜지스터(105a, 105b)가 섬유체(113)의 사속 보다 작은 경우도 있다.
섬유체(113)가 사속을 날실, 및 씨실을 사용하여 제직한 직포의 상면도를 도 11a 내지 도 11b에 나타낸다.
도 11a에 도시하는 바와 같이, 섬유체(113)는 일정 간격을 둔 날실(113a) 및 일정 간격을 둔 씨실(113b)로 짜여진다. 이러한 섬유체에는, 날실(113a) 및 씨실(113b)이 존재하지 않는 영역(바스켓 홀(113c)이라고 한다)을 가진다. 이러한 섬유체(113)는, 유기 수지가 섬유체에 함침되는 비율이 높아지고, 섬유체(113) 및 소자층(102)의 밀착성을 높일 수 있다.
도 11b에 도시하는 바와 같이, 섬유체(113)는 날실(113a) 및 씨실(113b)의 밀도가 높고, 바스켓 홀(113c)의 비율이 낮은 것이라도 좋다. 대표적으로는, 바스켓 홀(113c)의 사이즈가 국소적으로 가압되는 면적보다 작은 것이 바람직하다. 대표적으로는, 1변이 0.01mm이상 0.2mm이하의 직사각형인 것이 바람직하다. 섬유체(113)의 바스켓 홀(113c)의 면적이 이와 같이 작으면, 선단이 가는 부재(대표적으로는, 펜이나 연필 등의 필기구)에 의하여 가압되어도 상기 압력을 섬유체(113) 전체로 흡수할 수 있다.
또한, 사속 내부로의 유기 수지의 함침률을 높이기 위하여, 섬유에 표면 처 리를 행하여도 좋다. 예를 들면, 섬유 표면을 활성화시키기 위한 코로나 방전 처리, 플라즈마 방전 처리 등이 있다. 또한, 실란 커플링제, 티타네이트 커플링제를 사용한 표면 처리가 있다.
다음, 도 1b에 도시하는 바와 같이, 섬유체(113) 및 소자층(102) 위에 유기 수지층(114)을 형성한다. 유기 수지층(114)은, 에폭시 수지, 불포화 폴리에스테르 수지, 폴리이미드 수지, 비스말레이미드 트리아진 수지, 또는 시아네이트 수지 등의 열 경화성 수지를 사용할 수 있다. 또한, 폴리페닐렌 옥사이드 수지, 폴리에테르이미드 수지, 또는 불소 수지 등의 열 가소성 수지를 사용할 수 있다. 또한, 상기 열 가소성 수지 및 상기 열 경화성 수지의 복수를 사용하여도 좋다. 상기 유기 수지를 사용함으로써, 열 처리에 의하여 섬유체를 소자층에 고착할 수 있다. 또한, 유기 수지층(114)은, 유리 전이 온도가 높을수록 국소적인 가압에 의하여 쉽게 파괴하지 않으므로 바람직하다.
유기 수지층(114)의 형성 방법으로서는, 인쇄법, 캐스팅 법, 액적 토출법, 딥 코팅법 등을 사용할 수 있다.
이 때, 유기 수지층(114) 중의 일부, 또는 전부를 섬유체(113)에 함침시킨다. 즉, 섬유체(113)는 유기 수지층(114) 중에 포함된다. 이렇게 함으로써, 섬유체(113) 및 유기 수지층(114)의 밀착력이 높아진다.
유기 수지층(114), 또는 섬유체의 사속 내에 고열 전도성 필러를 분산시켜도 좋다. 고열 도전성 필러로서는, 질화알루미늄, 질화붕소, 질화규소, 알루미나 등이 있다. 또한, 고열 도전성 필러로서는, 은, 구리 등의 금속입자가 있다. 고열 도전성 필러가 유기 수지, 또는 사속내에 포함됨으로써 소자층에서의 발열을 외부로 방출하기 쉽게 되기 때문에, 반도체 장치의 축열을 억제하는 것이 가능하고, 반도체 장치의 축열에 의한 불량을 저감할 수 있다.
다음, 유기 수지층(114)을 가열하여, 유기 수지층(114)의 유기 수지를 가소화 또는 경화한다. 또한, 유기 수지가 가소성 유기 수지의 경우, 그 후, 실온으로 냉각함으로써, 가열에 의하여 가소화한 유기 수지를 경화한다.
이 결과, 도 1c에 도시하는 바와 같이, 섬유체(113)에 함침하고, 또 소자층(102) 및 안테나(112)의 한쪽의 면에 고착된 유기 수지층(121)이 된다. 또한, 소자층(102) 및 안테나(112)의 한쪽의 면에 고착된 유기 수지층(121) 및 섬유체(113)를 밀봉층(120)으로서 나타낸다.
다음, 후의 박리 공정을 용이하게 행하기 위하여, 밀봉층(120) 측으로부터, 밀봉층(120), 소자층(102) 및 박리층(101)에 레이저 빔을 조사하여, 도 1d에 도시하는 바와 같은 홈(123)을 형성하여도 좋다. 홈(123)을 형성하기 위하여 조사하는 레이저 빔으로서는, 박리층(101), 소자층(102), 또는 밀봉층(120)을 구성하는 층의 어느 것이 흡수하는 파장을 갖는 레이저 빔이 바람직하고, 대표적으로는 자외 영역, 가시 영역, 또는 적외 영역의 레이저 빔을 적절히 선택하여 조사한다.
이와 같은 레이저 빔을 발진할 수 있는 레이저 발진기로서는, KrF 엑시머 레이저, ArF 엑시머 레이저, XeCl 엑시머 레이저 등의 엑시머 레이저 발진기, He 레이저, He-Cd 레이저, Ar 레이저, He-Ne 레이저, HF 레이저, CO2 레이저 등의 기체 레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도핑한 결정 레이저, 유리 레이저, 루비 레이저 등의 고체 레이저 발진기, GaN 레이저, GaAs 레이저, GaAlAs 레이저, InGaAsP 레이저 등의 반도체 레이저를 사용할 수 있다. 또한, 고체 레이저 발진기에 있어서는, 기본파 내지 제 5 고조파를 적절히 적용하는 것이 바람직하다.
다음, 도 1e에 도시하는 바와 같이, 홈(123)을 시점으로 하여 박리층(101) 및 버퍼층으로서 기능하는 절연층(103)의 계면에 있어서, 박리층(101)이 형성되는 절연 표면을 갖는 기판(100)과 소자층(102)을 포함하는 층(124)을 물리적 수단에 의하여 박리한다. 물리적 수단이란, 역학적 수단 또는 기계적 수단을 가리키고, 어떠한 역학적 에너지(기계적 에너지)를 가하는 수단을 가리킨다. 대표적인 물리적 수단으로서는, 기계적인 힘을 가하는 것(예를 들면, 사람의 손이나 그립 툴(grip tool)에 의하여 벗겨내는 처리나, 롤러를 지점으로 하여 회전시키면서 분리하는 처리)이다. 이 때, 밀봉층(120) 표면에 빛 또는 열에 의하여 박리 가능한 점착 시트를 형성하면, 보다 박리하기 용이하게 된다.
또한, 홈(123)에 액체를 적하하여, 박리층(101) 및 버퍼층으로서 기능하는 절연층(103)의 계면에 액체를 침투시켜 박리층(101)으로부터 소자층(102)을 박리하여도 좋다. 이 경우, 홈(123)에만 액체를 적하하여도 좋고, 또는 절연 표면을 갖는 기판(100), 소자층(102), 안테나(112) 및 밀봉층(120) 전체를 액체에 담그고, 홈(123)으로부터 박리층(101) 및 소자층(102)의 계면에 액체를 침투시켜도 좋다.
본 실시형태에 있어서는, 박리막(101)과 버퍼층으로서 기능하는 절연층(103)에 접하는 층에 금속 산화층을 형성하고, 물리적 수단에 의하여 소자층(102)을 포함하는 층(124)을 박리하는 방법을 사용하였지만, 이것에 한정되는 것은 아니다. 기판으로서 투광성을 갖는 기판을 사용하고, 박리층(101)에 수소를 포함하는 비정질 규소층을 사용하고, 절연 표면을 갖는 기판(100)으로부터 박리층(101)에 레이저 빔을 조사하여 비정질 규소층에 포함되는 수소를 기화시켜, 절연 표면을 갖는 기판(100)과 박리층(101)과의 사이에서 박리하는 방법을 사용할 수 있다.
또는, 기판(100)을 기계적으로 연마하여 제거하는 방법이나, 기판(100)을 HF 등의 용액을 사용하여 용해하고, 기판(100)을 제거하는 방법을 사용할 수 있다. 이 경우, 박리층(101)을 사용하지 않아도 좋다.
또한, 도 1d에 있어서, 홈(123)에 NF3, BrF3, ClF3 등의 불화가스를 도입하고, 박리층(101)을 불화가스로 에칭하여 제거하고, 절연 표면을 갖는 기판(100)으로부터 소자층(102)을 포함하는 층(124)을 박리하는 방법을 사용할 수 있다.
또한, 도 1d에 있어서, 홈(123)에 NF3, BrF3, ClF3 등의 불화가스를 도입하고, 박리층(101)의 일부를 불화 가스로 에칭하여 제거한 후, 유기 수지층(121)에 점착 부재를 부착시켜, 절연 표면을 갖는 기판(100)으로부터 소자 형성층(102)을 포함하는 층(124)을 물리적 수단에 의하여 박리하는 방법을 사용할 수도 있다.
또한, 소자층(102)에 복수의 반도체 장치가 포함되는 경우, 소자층(102) 및 밀봉층을 분단하여 복수의 반도체 장치를 잘라내어도 좋다. 이러한 공정에 의하 여, 복수의 반도체 장치를 제작할 수 있다.
이상으로, 반도체 장치를 제작할 수 있다.
또한, 도 1a 내지 도 1e에 있어서는, 소자층(102) 위에 섬유체(113)를 형성한 후, 유기 수지층(114)을 형성하였지만, 이것 대신에 소자층(102)에 유기 수지층(114)을 형성한 후, 섬유체를 소자층(102) 및 유기 수지층(114) 위에 형성하여도 좋다. 이 공정에 대하여 이하에 나타낸다.
도 3a에 도시하는 바와 같이, 절연 표면을 갖는 기판(100) 위에 박리층(101)을 형성하고, 박리층(101) 위에 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 소자층(102) 및 안테나(112)를 형성한다. 다음, 소자층(102) 및 안테나(112) 위에 유기 수지층(114)을 형성한다.
다음, 도 3b에 도시하는 바와 같이, 소자층(102) 및 안테나(112) 위에 섬유체(113)를 형성한다. 이 때, 유기 수지층(114)으로 섬유체(113)를 가압함으로써 유기 수지층(114) 중에 섬유체(113)가 포함되게 할 수 있다. 또한, 섬유체(113) 내에 유기 수지를 함침시킬 수 있다.
다음, 유기 수지층(114)을 가열하여 유기 수지층(114)의 유기 수지를 가소화 또는 경화한다. 또한, 유기 수지가 가소성 유기 수지인 경우, 그 후의 실온으로 냉각함으로써, 가열에 의하여 가소화한 유기 수지를 경화한다.
이 결과, 도 3c에 도시하는 바와 같이, 섬유체(113)에 함침하고, 또 소자층(102) 및 안테나(112)의 편면에 고착되는 유기 수지층(121)이 된다. 또한, 소자층(102) 및 안테나(112)의 편면에 고착된 유기 수지층(121) 및 섬유체(113)를 밀봉 층(120)으로 도시한다.
그 후의 도 1d와 마찬가지로, 도 3d에 도시하는 바와 같이, 박리층(101) 및 버퍼층으로서 기능하는 절연층(103)의 계면에 있어서, 소자층(102)을 포함하는 층(124)을 박리한다.
이상으로, 반도체 장치를 제작할 수 있다.
또한, 버퍼층으로서 기능하는 절연층(103) 측에도 밀봉층을 형성하여도 좋다. 이 공정에 대하여 이하에 나타낸다. 도 2a에 도시하는 바와 같이, 버퍼층으로서 기능하는 절연층(103) 위에 섬유체(126)를 형성한다. 섬유체(126)는, 도 1a에 도시하는 섬유체(113)를 적절히 사용할 수 있다.
다음, 도 2b에 도시하는 바와 같이, 섬유체(126) 및 절연층(103) 위로부터 유기 수지를 포함하는 조성물을 도포하여 소성하고, 유기 수지층(127)을 형성한다. 유기 수지층(127)은, 도 1b에 도시하는 유기 수지층(114)을 적절히 사용할 수 있다. 또한, 유기 수지층(114) 중에 섬유체(113)를 포함하도록 유기 수지층(127)을 형성한다. 또한, 섬유체(113) 내에 유기 수지를 함침시킬 수 있다.
다음, 도 2c에 도시하는 바와 같이, 유기 수지층(127)을 가열하여, 유기 수지층(127)의 유기 수지를 가소화 또는 경화한다. 유기 수지가 가소성인 경우, 그 후, 실온으로 냉각함으로써 가소화한 유기 수지도 경화한다. 이 결과, 도 2c에 도시하는 바와 같이, 섬유체(113)에 함침하고, 또 버퍼층으로서 기능하는 절연층(103)에 형성되는 유기 수지층(128)으로 이루어지는 밀봉층(129)을 형성할 수 있다. 즉, 소자층(102)의 양쪽 면에 밀봉층(120,129)이 형성되는 반도체 장치를 제 작할 수 있다.
이 때, 밀봉층(120,129)은 동일한 재질의 섬유체 및 유기 수지로 형성되는 것이, 휨 현상을 저감하기 위해서는 바람직하지만, 표리(表裏)를 판별하여 사용하는 용도의 경우에는, 반드시 동일의 재질일 필요성은 없다. 이와 같이, 소자층의 양쪽 면에 섬유체에 함침되는 유기 수지가 고착됨으로써, 반도체 장치가 섬유체에 의하여 지지되기 때문에 반도체 장치의 휨 현상을 저감시킬 수 있고, 그 후의 라미네이트 필름이나 씰(seal) 등으로 상기 반도체 장치를 탑재하는 것이 용이하게 된다.
또한, 소자층(102)에 형성되는 밀봉층(120)의 섬유체의 날실, 또는 씨실의 방향과 밀봉층(129)의 섬유체의 날실, 또는 씨실의 방향이 30°이상 60°이하, 바람직하게는, 40°이상 50°이하 어긋하게 되어도 좋다. 이 경우, 소자층의 표리에 형성되는 섬유체의 인장방향이 표리에 따라 다르기 때문에, 국소적으로 가압할 때의 연신이 등방적으로 된다. 그래서, 국소적인 가압에 의한 반도체 장치의 파괴를 더욱 저감시킬 수 있다.
여기서, 본 실시형태에서 나타내는 반도체 장치가 갖는 효과에 대하여, 도 4a 내지 도 4d를 사용하여 나타낸다.
도 4a에 도시하는 바와 같이, 종래의 반도체 장치(40)는 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 소자층(41)이 접착재(42a,42b)를 사용하여 필름(43a,43b)으로 밀봉된다. 이러한 반도체 장치에 국소적인 가압(44)을 가한다.
그 결과, 도 4b에 도시하는 바와 같이, 소자층(41), 접착재(42a,42b), 필름(43a,43b)이 각각 연신해 버리고, 가압부에 있어서 곡률 반경이 작은 만곡이 생겨 버린다. 이 결과, 소자층(41)을 구성하는 반도체 소자, 배선 등에 균열이 생겨 버려 반도체 장치가 파괴되어 버린다.
그렇지만, 본 실시형태에서 나타내는 반도체 장치(50)는, 도 4c에 도시하는 바와 같이, 소자층(51)의 편면, 또는 양쪽의 면에는 유기 수지를 함유하는 섬유체로 이루어지는 밀봉층이 형성된다. 섬유체는 고강도 섬유로 형성되어 있고, 고강도 섬유는 인장탄성율, 또는 영률이 높다. 그래서, 점압(点壓)이나 선압(線壓) 등의 국소적인 가압(44)이 가해져도 고강도 섬유는 연신되지 않고, 가압된 힘이 섬유체 전체로 분산되어, 반도체 장치 전체가 만곡하게 된다. 이 결과, 도 4d에 도시하는 바와 같이, 국소적인 가압이 가해져도 반도체 장치에서 생긴 만곡은, 곡률 반경이 큰 것이 되어, 소자층(51)을 구성하는 반도체 소자, 배선 등에 균열이 생기지 않고, 반도체 장치의 파괴를 저감시킬 수 있다.
또한, 소자층(51)의 두께를 얇게 함으로써, 반도체 장치를 만곡시킬 수 있게 된다. 그래서, 소자층(51)의 면적을 보다 크게 할 수 있고, 반도체 장치를 제작하는 공정이 용이해진다. 또한, 상기 반도체 장치가 안테나를 내장하는 RFID의 경우, 안테나의 크기를 증대시킬 수 있다. 그래서, 통신 거리가 긴 RFID를 제작할 수 있다.
또한, 소자층(102)에 복수의 반도체 장치가 포함되는 경우, 소자층(102) 및 밀봉층을 분단하여, 복수의 반도체 장치를 잘라내어도 좋다. 이러한 공정에 의하 여, 복수의 반도체 장치를 제작할 수 있다. 분단할 때는, 다이싱, 스크라이빙, 가위나 나이프 등의 날붙이를 갖는 재단기, 또는 레이저 컷법 등에 의하여 선택적으로 분단할 수 있다.
또한, 반도체 장치를 종이에 내장시킴으로써, 반도체 장치를 포함하는 종이를 형성할 수 있다. 구체적으로는, 제 1 습지(濕紙) 위에 반도체 장치를 형성한다. 그 위에 제 2 습지를 배치하여, 압착 및 건조한다. 이 결과, 반도체 장치를 포함하는 종이를 형성할 수 있다. 그 후의, 상기 종이를 적절한 크기로 절단하여도 좋다.
본 실시형태에서 나타내는 반도체 장치는, 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 갖는 소자층과, 섬유체가 유기 수지로 고착되어 있다. 섬유체는, 국소적인 가압에 의한 압력을 섬유 전체로 분산하기 때문에 국소적으로 압력이 쉽게 가해지지 않는다. 그래서, 반도체 장치를 구성하는 배선이나 반도체 소자가 연신되지 않고, 반도체 장치가 쉽게 파괴되지 않는다. 또한, 소자층에 고강도 섬유로 이루어지는 섬유체가 고착되어 있기 때문에 박리 공정에 있어서도 소자층이 쉽게 연신되지 않는다. 즉, 소자층에 형성되는 반도체 소자, 배선 등이 연신하는 것을 저감할 수 있다. 그래서, 반도체 장치의 수율을 향상시킬 수 있다.
또한, 소자층의 두께를 얇게 함으로써, 반도체 장치를 만곡시킬 수 있게 된다. 그래서, 소자층의 면적을 보다 크게 할 수 있고, 반도체 장치를 제작하는 공정이 용이해진다. 또한, 상기 반도체 장치가 안테나를 내장하는 RFID의 경우, 안테나의 크기를 증대시킬 수 있다. 그래서, 통신 거리가 긴 RFID를 제작할 수 있 다.
(실시형태 2)
본 실시형태에서는, 실시 형태 1과 비교하여, 보다 쉽게 파괴되지 않는 반도체 장치의 제작 방법을 도 5a 내지 도 5d를 사용하여 설명한다.
실시형태 1과 마찬가지로, 도 5a에 도시하는 바와 같이, 절연 표면을 갖는 기판(100) 위에 박리층(101)을 형성하고, 박리층(101) 위에 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 소자층(102) 및 안테나(112)를 형성한다. 다음, 소자층(102) 및 안테나(112) 위에 섬유체(113)을 형성하고, 유기 수지층(114)을 형성하고, 유기 수지층(114) 위에 보호 필름(131)을 형성한다.
보호 필름(131)으로서는, 고강도 재료로 형성되어 있는 것이 바람직하다. 고강도 재료의 대표적인 예로서는, 폴리비닐알콜 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리에틸렌 수지, 아라미드 수지, 폴리파라페닐렌벤조비스옥사졸 수지, 유리 수지 등이 있다.
보호 필름(131)이 고강도 재료로 형성되므로, 실시형태 1과 비교하여 국소적인 가압에 의한 파괴를 억제할 수 있다. 구체적으로는, 섬유체(113)에 있어서, 날실속 및 씨실속이 분포되지 않는 바스켓 홀의 면적이 국소적으로 압력이 가해지는 면적 보다 큰 경우, 바스켓 홀에 국소적으로 하중되면, 상기 압력이 섬유체(113)에서 흡수되지 않고, 직접 소자층(102) 및 안테나(112)에 가해져 버린다. 이 결과, 소자층(102) 및 안테나(112)가 연신되어, 반도체 소자 또는 배선이 파괴되어 버린다.
그렇지만, 고강도 재료로 형성되는 보호 필름(131)을 유기 수지층(114) 위에 형성함으로써, 국소적인 하중을 보호 필름(131) 전체에서 흡수하기 때문에 국소적인 가압에 의한 파괴가 적은 반도체 장치가 된다.
다음, 도 5b에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 유기 수지층(114)을 가열하여 밀봉층(120)을 형성한다. 또한, 밀봉층(120)의 유기 수지는 보호 필름(131)을 소자층(102) 및 안테나(112)에 고착한다. 즉, 밀봉층(120)은, 섬유체(113) 및 보호 필름(131)을 소자층(102) 및 안테나(112)에 고착한다. 또한, 밀봉층(120)에 포함되는 유기 수지층(121)은, 섬유체(113) 중에 함침된다.
다음, 도 5c에 도시하는 바와 같이, 박리층(101)이 형성되는 절연 표면을 갖는 기판(100)으로부터 소자층을 포함하는 층(124)을 박리한다. 여기서는 실시형태 1과 마찬가지로, 레이저 빔을 소자층(102) 및 박리층(101)에 조사하여 홈을 형성한 후, 박리층(101) 및 버퍼층으로서 기능하는 절연층(103)의 계면에 형성되는 금속 산화물 층에 있어서, 물리적 수단으로 박리한다.
이후, 도 5d에 도시하는 바와 같이, 버퍼층으로서 기능하는 절연층(103) 표면에 섬유체를 형성하고, 유기 수지층을 형성하고, 유기 수지층 위에 보호 필름을 형성하고, 가열하고 압착하여 밀봉층(129) 및 보호 필름(141)을 소자층(102)에 고착하여도 좋다.
또한, 도 5a에 있어서, 보호 필름(131)이 열 가소성 재료인 경우, 소자층(102) 및 안테나(112)와 섬유체(113)와의 사이에 보호 필름(131)을 형성하여 가열 압착하여도 좋다. 또한, 소자층(102), 안테나(112) 및 섬유체(113)와 유기 수 지층(114)과의 사이에 보호 필름(131)을 형성하여 가열 압착하여도 좋다. 또한, 도 5d에 있어서, 보호 필름(141)이 열 가소성 재료인 경우, 버퍼층으로서 기능하는 절연층(103)과 섬유체와의 사이에 보호 필름(141)을 형성하여 가열 압착하여도 좋다. 또한, 버퍼층으로서 기능하는 절연층(103) 및 섬유체와 유기 수지층과의 사이에 보호 필름(141)을 형성하여 가열 압착하여도 좋다. 상기 구조에 있어서도, 국소적인 가압에 의한 하중을 보호 필름 및 섬유체로 분산시킬 수 있고, 반도체 장치의 파괴를 저감할 수 있다.
또한, 소자층(102)에 복수의 반도체 장치가 포함되는 경우, 소자층(102) 및 밀봉층을 분단하여, 복수의 반도체 장치를 잘라내어도 좋다. 이러한 공정에 의하여, 복수의 반도체 장치를 제작할 수 있다.
또한, 실시형태 1과 마찬가지로 반도체 장치를 종이에 내장시킴으로써, 반도체 장치를 포함하는 종이를 형성할 수 있다.
이상과 같이, 국소적인 가압에 의한 파괴가 적은 반도체 장치를 제작할 수 있다. 또한, 소자층의 두께를 얇게 함으로써, 반도체 장치를 만곡시킬 수 있게 된다. 그래서, 소자층의 면적을 보다 크게 할 수 있고, 반도체 장치를 제작하는 공정이 용이해진다. 또한, 상기 반도체 장치가 안테나를 내장하는 RFID의 경우, 안테나의 크기를 증대시킬 수 있다. 그래서, 통신 거리가 긴 RFID를 제작할 수 있다.
(실시형태 3)
본 실시형태에서는, 소자층에 안테나가 형성되지 않고, 다른 기판에 형성된 안테나를 소자층에 접속한 반도체 장치의 제작 방법에 대하여, 도 6a 내지 도 7c를 사용하여 설명한다.
도 6a에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 절연 표면을 갖는 기판(100) 위에 박리층(101)을 형성하고, 박리층(101) 위에 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 소자층(151)을 형성한다. 다음, 소자층(151) 위에 섬유체(113) 및 개구부(154)를 갖는 유기 수지층(155)을 형성한다.
여기서는, 소자층(151)으로서는 실시형태 1에 나타내는 바와 같이, 버퍼층으로서 기능하는 절연층(103)을 형성하고, 버퍼층으로서 기능하는 절연층(103) 위에 하지층으로서 기능하는 절연층(104)을 형성하고, 절연층(104) 위에 박막 트랜지스터(105a, 105b)를 형성한다. 박막 트랜지스터(105a, 105b) 위에 절연층(106,107)을 형성하고, 절연층(106,107)을 관통하여 박막 트랜지스터(105a, 105b)의 소스 영역 및 드레인 영역에 접속하는 배선(108)을 형성하고, 그 후에 형성하는 전극 패드(152)에 접속하는 배선(109)을 형성한다. 또한, 전극 패드(152)는 배선(109) 및 배선(108)을 통하여 반도체 층의 소스 영역, 또는 드레인 영역과 전기적으로 접속되어 있다. 배선(108,109), 절연층(107) 위에 절연층(111)을 형성하고, 절연층(111)을 관통하여 배선(109)과 접속하는 전극 패드(152)를 형성한다.
유기 수지층(155)은, 전극 패드(152)의 일부를 노출하는 바와 같은 개구부(154)를 가지도록 유기 수지를 유기 용재로 희석한 조성물을 인쇄법, 또는 액적토출법에 의하여 소자층(151) 위에 형성하여 건조 소성하여 형성한다.
다음, 도 6b에 도시하는 바와 같이, 유기 수지층(153)의 개구부에 접속 단 자(161)를 형성한다. 접속 단자(161)는, 인쇄법, 액적토출법 등에 의하여 형성할 수 있다. 접속 단자(161)의 재료로서는, 은(Ag), 금(Au), 구리(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo) 및 티탄(Ti) 등의 어느 하나 이상의 금속 입자나, 할로겐화은의 미립자, 또는 상기 재료의 분산성 나노 입자를 사용할 수 있다. 다음, 유기 수지층(155) 및 접속 단자(161)의 재료를 소성하고, 소자층(151)의 편면에 유기 수지층(155) 및 섬유체(113)로 이루어지는 밀봉층(156)을 형성한다. 또한, 밀봉층(156)에는, 전극 패드(152)에 접속하는 접속 단자(161)가 형성된다.
다음, 도 6c에 도시하는 바와 같이, 박리층(101)이 형성되는 절연 표면을 갖는 기판(100) 및 소자층(151)을 포함하는 층(162)을 박리한다. 여기서는, 실시형태 1과 마찬가지로, 레이저 빔을 소자층 및 박리층(101)에 조사하여, 홈을 형성한다. 다음, 상기 홈에 액체를 공급한 후, 박리층(101) 및 버퍼층으로서 기능하는 절연층(103)의 계면에 있어서, 물리적 수단으로 박리한다.
그 후의, 도 7a에 도시하는 바와 같이, 소자층(151)에 고착된 밀봉층(156)과, 안테나(172)가 형성된 기판(171)을 접착재(174)로 접착한다. 이 때, 소자층(151)에 형성된 접속 단자(161)와 안테나(172)를 이방성 도전 접착재(173)를 사용하여 전기적으로 접속한다.
이방성 도전 접착재(173)로서는, 분산된 도전성 입자(입경이 수nm 내지 수십μm)를 함유하는 접착성 수지이며, 에폭시 수지, 페놀 수지 등을 들 수 있다. 또한, 도전성 입자는 금, 은, 구리, 팔라듐, 니켈, 탄소, 또는 백금으로부터 선택된 일 원소, 혹은, 복수의 원소로 형성된다. 또한, 이들의 원소의 다층 구조를 갖는 입자라도 좋다. 또한, 수지로 형성된 입자의 표면에 금, 은, 구리, 팔라듐, 니켈, 또는 백금으로부터 선택된 일 원소, 혹은, 복수의 원소로 형성되는 박막이 형성된 도전성 입자를 사용하여도 좋다. 또한, 도전성 입자로서 CNT(카본 나노 튜브)를 사용하여도 좋다.
안테나(172)로서는, 실시형태 1에 나타내는 안테나(112)와 동일한 재료 및 형성 방법을 적절히 사용할 수 있다.
안테나(172)가 형성된 기판(171)으로서는, 필름 형상의 플라스틱 기판, 예를 들면, 폴리에틸렌 테레프탈레이트(PET), 폴리에테르설폰(PES), 폴리에틸렌 나프탈레이트(PEN), 폴리카보네이트(PC), 나일론, 폴리에테르케톤(PEEK), 폴리설폰(PSF), 폴리에테르 이미드(PEI), 폴리아릴레이트(PAR), 폴리부틸렌 테레프탈레이트(PBT) 등을 사용할 수 있다.
다음, 도 7b에 도시하는 바와 같이, 실시형태 1과 마찬가지로, 버퍼층으로서 기능하는 절연층(103) 표면에 밀봉층(129)을 형성하여도 좋다.
다음, 도 7c에 도시하는 바와 같이, 안테나(172)가 형성되는 기판(171)과 밀봉층(156), 소자층(151) 및 밀봉층(129)을 밀봉하도록 필름(175)을 형성하여도 좋다. 필름으로서는, 안테나(172)가 형성된 기판(171)과 같은 필름을 사용할 수 있다.
또한, 본 실시형태에 있어서, 소자층(151)을 박리층(101)으로부터 박리한 후, 안테나(172)가 형성되는 기판(171)을 소자층(151) 위의 밀봉층(120)에 접착한 형태를 나타냈지만, 이것에 대신에 도 6b에 도시하는 바와 같이, 접속 단자(161)를 형성한 후, 밀봉층(156)과 안테나(172)가 형성되는 기판(171)과 접착하는 것과 함께, 안테나(172)와 접속 단자(161)를 이방성 도전 접착재(173)로 전기적으로 접속하여도 좋다. 이 후, 박리층(101)으로부터 소자층(151)을 박리하여도 좋다. 또한, 도 7b에 도시하는 바와 같이, 버퍼층으로서 기능하는 절연층(103)에 밀봉층(129)을 형성하여, 도 7c에 도시하는 바와 같이, 필름(175)으로 안테나(172)가 형성되는 기판(171), 밀봉층(156), 소자층(151) 및 밀봉층(129)을 밀봉하여도 좋다.
상기 형태에서는, 안테나(172)를 갖는 기판(171)이 소자층(151)의 한쪽의 면에만 접착된 반도체 장치를 나타냈지만, 소자층(151)의 양쪽의 면에 각각 안테나가 형성된 기판을 접착하여도 좋다. 그 형태를 도 8a 내지 도 8c를 사용하여 이하에 나타낸다.
도 6a 내지 도 7a의 공정을 거쳐, 도 8a에 도시하는 바와 같이, 안테나(172)가 형성된 기판(171)과 소자층(180)의 한쪽의 면에 형성된 밀봉층(156)이 접착재(174)로 접착된다.
또한, 소자층(180)의 다른 쪽의 면(즉, 절연층(103) 표면)에는, 밀봉층(129)이 형성된다. 또한, 소자층(180)에는 박막 트랜지스터(105a, 105b)의 반도체 층의 소스 영역 및 드레인 영역에 접속하는 배선(108)과 마찬가지로 형성된 배선(181)이 절연층(107) 위에 형성된다. 또한, 배선(181)으로서 게이트 절연막 위에 게이트 전극(55a, 55b)과 동시에 배선을 형성하여도 좋다.
다음, 배선(181)에 접속하는 접속 단자를 형성하기 위하여, 밀봉층(129) 및 소자층(180)의 일부에 개구부를 형성한다. 여기서는, 밀봉층(129) 측으로부터 배선(181)에 레이저 빔을 조사하여 개구부를 형성하고, 배선(181)을 일부 노출한다.
다음, 도 8b에 도시하는 바와 같이, 개구부를 충전하도록 접속 단자(183)를 형성한다. 접속 단자(183)는 접속 단자(161)와 마찬가지로 형성할 수 있다.
다음, 도 8c에 도시하는 바와 같이, 밀봉층(129)과 안테나(192)가 형성된 기판(191)을 접착재(194)를 사용하여 접착하는 것과 함께, 접속 단자(183) 및 안테나(192)를 이방성 도전 접착재(193)로 전기적으로 접속한다.
이상과 같이, 소자층의 양쪽의 면에 안테나가 형성된 반도체 장치를 제작할 수 있다. 이러한 반도체 장치는, UHF대역의 전파를 수신 가능한 RFID와 같이, 대칭 구조인 안테나를 갖는 반도체 장치에 사용하면, 반도체 장치의 크기를 작게 할 수 있으므로 바람직하다.
또한, 소자층(151, 180)에 복수의 반도체 장치가 포함되는 경우, 소자층(151, 180) 및 밀봉층을 분단하여, 복수의 반도체 장치를 잘라내어도 좋다. 이러한 공정에 의하여, 복수의 반도체 장치를 제작할 수 있다.
또한, 실시형태 1과 마찬가지로 반도체 장치를 종이에 내장시킴으로써 반도체 장치를 포함하는 종이를 형성할 수 있다.
본 실시형태에서 나타내는 반도체 장치는, 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 갖는 소자층과 섬유체가 유기 수지로 고착되어 있다. 섬유체는, 국소적인 가압에 의한 압력을 섬유 전체로 분산하기 때문에, 국소적으로 압력이 쉽게 가해지지 않는다. 그래서, 반도체 장치를 구성하는 배선이나 반도체 소자가 연신되지 않고, 반도체 장치가 쉽게 파괴되지 않는다. 또한, 소자층에 고강도 섬유로 이루어지는 섬유체가 고착되어 있기 때문에, 박리 공정에 있어서도, 소자층이 쉽게 연신되지 않는다. 즉, 소자층에 형성되는 반도체 소자, 배선 등이 연신되는 것을 저감할 수 있고, 반도체 장치의 수율을 향상시킬 수 있다.
또한, 소자층의 두께를 얇게 함으로써, 반도체 장치를 만곡시킬 수 있게 된다. 그래서, 소자층의 면적을 보다 크게 할 수 있다. 그래서, 외부 안테나를 소자층에 접속할 때, 접속 면적을 크게 할 수 있고, 반도체 장치를 제작하는 공정이 용이해진다. 또한, 상기 반도체 장치가 안테나를 내장하는 RFID의 경우, 안테나의 크기를 증대시킬 수 있다. 그래서, 통신 거리가 긴 RFID를 제작할 수 있다.
(실시형태 4)
본 실시형태에서는, 실시형태 1 내지 실시형태 3에서 나타내는 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 소자층이 프린트 기판에 접속된 반도체 장치에 대하여 도 9a 및 도 9b를 사용하여 설명한다.
도 9a는, 본 실시형태의 반도체 장치(250)의 사시도를 나타낸다. 반도체 장치(250)는, 플렉시블 프린트 기판에 실시형태 1 내지 실시형태 3에 나타내는 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 소자층이 형성된다. 예를 들면, 폴리에스테르, 폴리이미드 등으로 형성되는 베이스 필름(251) 위에 구리, 금, 은, 알루미늄 등으로 형성되는 배선(252)이 형성된다. 또한, 배선(252) 위에 절연층을 통하여 실시형태 1 내지 실시형태 3에 나타내는 비단결정 반도체 층 을 사용하여 형성되는 반도체 소자를 포함하는 소자층 및 밀봉층의 적층체(253a, 253b)가 형성되어 있다. 또한, 배선(252) 및 적층체(253a, 253b)는, 밀봉층의 콘택트 홀에 형성된 접속 단자를 통하여 접속되어 있다. 베이스 필름(251), 배선(252) 및 적층체(253a, 253b)는, 보호 필름(254)으로 덮여 있다. 또한, 반도체 장치(250)의 단부에 있어서는, 보호 필름(254)의 일부가 절제(切除)되어, 커넥터 등의 외부 회로와 배선(252)이 노출되어 있다.
소자층은, 밀봉층을 끼워 배선에 형성되고, 가열 압착함으로써 배선 및 베이스 기판에 소자층을 고착시킬 수 있다.
또한, 여기서는 1층의 배선(252)을 갖는 반도체 장치를 나타냈지만, 이것 대신에 다층 배선구조이어도 좋다. 또한, 복수의 배선으로 적층체(253a, 253b)가 끼워져 있어도 좋다. 이와 같이, 배선을 다층으로 함으로써, 실장 밀도를 높일 수 있다.
도 9b는, 본 실시형태의 반도체 장치(260)의 단면도를 나타낸다. 반도체 장치(260)는, 프린트 기판에 실시형태 1 내지 실시형태 3에 나타내는 반도체 소자를 포함하는 소자층이 형성된다. 예를 들면, 코어층(261)의 한쪽의 면에 실시형태 1 내지 실시형태 3에 나타내는 반도체 소자를 포함하는 소자층(262)이 형성되어 있다. 또한, 코어층(261)과 실시형태 1 내지 실시형태 3에 나타내는 반도체 소자 또는 배선이 밀봉층(263)을 관통하는 비아(264)로 접속된다.
또한, 소자층(262)에는 다층 배선(265)이 형성된다. 다층 배선(265)의 유기 수지층(266)에 형성되는 비아(267)에 의하여, 코어층(261), 소자층(262)에 형성되 는 반도체 소자 및 배선 등이, 반도체 장치(260) 표면에 형성되는 도체 패턴(268)과 접속된다.
또한, 코어층(261)의 다른 쪽 면에는, 다층 배선(269)이 형성되어 있다.
또한, 반도체 장치(260)에 콘덴서, 코일, 저항, 다이오드 등의 칩(271)을 도전성 페이스트나 와이어 등의 실장 부재(272)로 실장하여도 좋다.
본 실시형태의 반도체 장치는, 프린트 기판에 비단결정 반도체 층을 사용하여 형성되는 반도체 소자를 포함하는 층을 가진다. 또한, 섬유체를 사용한 프리프레그(prepreg)를 사용하여 소자층을 프린트 기판 내에 형성한다. 그래서, 국소적 하중(점압, 선압 등)이 가해져도 섬유체로 압력이 분산되기 때문에, 실장 공정이나 반도체 장치를 만곡함으로써 발생하는 파괴를 저감할 수 있다. 또한, 고집적화가 가능하다.
(실시형태 5)
본 실시형태에서는, 국소적 하중(점압, 선압 등)에 의한 파괴를 저감할 수 있는 도전층을 갖는 기판을 제작하는 예를 나타낸다.
여기서는, 도전층을 갖는 기판으로서 안테나를 갖는 기판을 예로서, 제작 방법을 이하에 나타낸다.
우선, 실시형태 1과 마찬가지로, 도 10a에 도시하는 바와 같이, 절연 표면을 갖는 기판(100) 위에 박리층(101)을 형성하고, 박리층(101) 위에 버퍼층으로서 기능하는 절연층(103)을 형성하고, 절연층(103) 위에 안테나로서 기능하는 도전층(904)을 형성한다.
안테나로서 기능하는 도전층(904)은, 실시형태 1에 나타내는 안테나(112)와 같은 재료 및 제작 방법을 적절히 사용할 수 있다.
다음, 실시형태 1 내지 실시형태 3과 마찬가지로, 도전층(904) 위에 섬유체(113)를 형성한다.
다음, 도 10b에 도시하는 바와 같이, 실시형태 1 내지 실시형태 3과 마찬가지로, 도전층(904) 및 섬유체(113) 위로부터 유기 수지를 포함하는 조성물을 도포하고 소성하여, 유기 수지층(114)을 형성한다.
또한, 상기 공정과 같이, 도전층(904) 위에 섬유체(113)를 형성한 후, 유기 수지층(114)을 형성하는 대신, 도전층(904) 위에 유기 수지층(114)을 형성한 후, 도전층(904) 및 유기 수지층(114) 위에 섬유체(113)를 형성하여도 좋다.
다음, 유기 수지층(114)을 가열하고, 도 10c에 도시하는 바와 같이, 섬유체(113)에 함침되는 유기 수지층(121)을 포함하는 밀봉층(120)이 도전층(904) 및 절연층(103)의 편면에 형성된다. 또한, 도전층(904) 및 절연층(103)의 편면에 고착된 유기 수지층(121) 및 섬유체(113)를 실시형태 1과 마찬가지로, 밀봉층(120)으로 나타낸다.
다음, 도 10d에 도시하는 바와 같이, 실시형태 1 내지 실시형태 3과 마찬가지의 박리를 행하여, 절연 표면을 갖는 기판(100)으로부터 절연층(103)을 분리한다.
다음, 절연층(103) 또는 밀봉층(120)의 일부를 제거하고, 도전층(904)의 일부를 노출시킨다. 다음, 도 10e에 도시하는 바와 같이, 도전층(904)에 접속되는 접속 단자(905a, 905b)를 형성한다. 접속 단자(905a, 905b)는, 실시형태 4에 나타내는 접속 단자(161)와 마찬가지로 형성할 수 있다. 또한, 절연층(103)의 일부를 제거하여 접속 단자(905a, 905b)를 형성하는 대신, 밀봉층(120)의 일부를 제거하여 접속 단자(905a, 905b)를 형성하여도 좋다.
이상의 공정에 의하여, 안테나로서 기능하는 도전층을 갖는 기판을 제작할 수 있다. 또한, 상기 안테나에 소자 기판을 접속하여, RFID를 제작할 수 있다. 그 제작 방법에 대해서는, 이하에 나타낸다.
도 10f에 도시하는 바와 같이, 절연층(103) 위에 소자 기판(907)을 배치한다. 이방성 도전 재료를 사용하여 압착함으로써, 소자 기판의 단자부와 도전층(904)을 전기적으로 도통한다.
또한, 도전층(904)을 포함하는 적층체에 복수의 안테나로서 기능하는 도전층이 형성되는 경우, 상기 적층체를 분단하여, 안테나로서 기능하는 도전층(904)을 갖는 복수의 적층체를 형성한 후, 각 적층체의 도전층(904)에 소자 기판을 접속하여도 좋다.
또한, 도 10f에서는, 절연층(103)과 비교하여, 작은 면적의 소자 기판(907)을 형성한 예를 나타냈지만, 특히 한정되지 않고, 절연층(103)과 거의 같은 면적의 소자 기판을 형성하여도 좋고, 절연층(103)보다 큰 면적의 소자 기판을 형성하여도 좋다.
이상의 공정에 의하여, IC 태그로서 기능하는 반도체 장치가 완성된다. 또한, 국소적 가압에 의한 파괴가 적은 반도체 장치를 제작할 수 있다.
또한, 마지막으로 보호를 위하여, 소자 기판(907)을 덮도록, 섬유체에 유기 수지가 함침된 밀봉층을 절연층(103) 위에 형성하여도 좋다.
(실시형태 6)
본 실시형태에서는, 본 발명의 반도체 장치의 구성 및 응용예를 나타낸다. 여기서는, 반도체 장치의 대표예로서 RFID 및 기억 장치에 대하여 설명한다.
먼저, 본 발명의 반도체 장치의 하나인 RFID(501)의 회로 구성예에 대하여 설명한다. 도 12에 RFID(501)의 회로 블록도를 나타낸다.
도 12의 RFID(501)의 사양은, 국제표준 규격의 ISO 15693에 준거하여, 근방형이고, 교신신호 주파수는, 13.56MHz이다. 또한, 수신은 데이터 판독 명령에만 대응하고, 송신의 데이터 전송 레이트는, 약 13kHz이고, 데이터 부호화 형식은, 맨체스터 코드를 사용한다.
RFID(501)의 회로부(412)는, 크게 나누어 전원부(460), 신호 처리부(461)로 구성된다. 전원부(460)는, 정류 회로(462)와 보유 용량(463)을 가진다. 또한, 전원부(460)에 안테나(411)로부터 수신한 전력이 과잉인 경우, 내부 회로를 보호하기 위한 보호 회로부(리미터 회로부라고도 한다)와 보호 회로부를 동작시킬지 말지를 제어하기 위한 보호회로 제어회로부를 형성하여도 좋다. 상기 회로부를 형성함으로써, RFID와 통신기와의 통신 거리가 극단적으로 짧은 상황 등에 있어서, RFID가 대전력을 수신함으로써 생기는 문제를 방지할 수 있고, RFID의 신뢰성의 향상을 도모할 수 있다. 즉, RFID 내부의 소자의 열화나, RFID 자체를 파괴하지 않고, RFID를 정상으로 동작시킬 수 있다.
또한, 여기서 통신기란, RFID와 무선 통신에 의하여 정보의 송수신을 행하는 수단을 가지고 있으면 좋고, 예를 들면, 정보를 판독하는 리더나 판독 기능 및 기록 기능을 구비한 리더/라이터 등을 들 수 있다. 또한, 판독 기능과 기록 기능의 한쪽, 또는 양쪽 모두를 구비하는 휴대 전화기나 컴퓨터 등도 포함된다.
정류 회로(462)는, 안테나(411)에서 수신된 반송파를 정류하여, 직류 전압을 생성한다. 보유 용량(463)은, 정류 회로(462)에서 생성된 직류 전압을 평활화한다. 전원부(460)에 있어서 생성된 직류 전압은, 전원 전압으로서 신호 처리부(461)의 각 회로에 공급된다.
신호 처리부(461)는, 복조 회로(464), 클록 생성/보정 회로(465), 인식/판정 회로(466)와 메모리 콘트롤러(467), 마스크 ROM(468), 부호화 회로(469) 및 변조 회로(470)를 가진다.
복조 회로(464)는, 안테나에서 수신한 신호를 복조하는 회로이다. 복조 회로(464)에서 복조된 수신 신호는 클록 생성/보정 회로(465)와 인식/판정 회로(466)에 입력된다.
클록 생성/보정 회로(465)는, 신호 처리부(461)의 동작에 필요한 클록 신호를 생성하고, 또 그것을 보정하는 기능을 가진다. 예를 들면, 클록 생성/보정 회로(465)는 전압제어 발진회로(이하 VCO(Voltage Controlled Oscillator)회로)를 가지고, VCO회로의 출력을 귀환 신호로 하여, 공급되는 신호와의 위상 비교를 한다. 그리고, 입력되는 신호와 귀환 신호가 일정한 위상이 되도록, 부귀환(負歸還)에 의하여 출력신호를 조정한다.
인식/판정 회로(466)는, 명령 코드를 인식하여 판정한다. 인식/판정 회로(466)가 인식하여, 판정하는 명령 코드는, 프레임 종료신호(EOF, end of frame), 프레임 개시 신호(SOF, start of frame), 플래그, 커맨드 코드, 마스크 길이(mask length), 마스크값(mask value) 등이다. 또한, 인식/판정 회로(466)는, 송신 에러를 식별하는 순회 용장 검사(CRC, cyclic redundancy check) 기능도 포함한다.
메모리 콘트롤러(467)는, 인식/판정 회로(466)에서 처리된 신호를 기초로, 마스크 ROM으로부터 데이터를 판독한다. 또한, 마스크 ROM(468)은, ID 등이 기억되어 있다. 마스크 ROM(468)을 탑재함으로써, 복제나 개찬(改撰)이 불가능한 판독 전용의 RFID(501)로서 구성된다. 이러한 판독 전용의 RFID를 종이에 내장시킴으로써, 위조 방지된 종이를 제공할 수 있다.
부호화 회로(469)는, 메모리 콘트롤러(467)가 마스크 ROM(468)으로부터 판독한 데이터를 부호화한다. 부호화된 데이터는, 변조 회로(470)로 변조된다. 변조 회로(470)로 변조된 데이터는, 안테나(411)로부터 반송파에 중첩시켜 송신된다.
다음, RFID의 사용 예에 대하여, 나타낸다. 본 발명의 RFID는 모든 종이 매체, 및 필름 매체에 사용할 수 있다. 특히, 본 발명의 RFID는, 위조 방지가 요구되는 모든 종이 매체에 사용할 수 있다. 예를 들면, 지폐, 호적 등본, 주민등록증, 여권, 운전 면허증, 신분증, 회원증, 감정서, 진찰권, 정기권, 어음, 수표, 화물상환증, 선하증권, 창고증권, 주권(株券), 채권, 상품권, 티켓, 저당증권 등이다.
또한, 본 발명의 실시에 의하여, 종이 매체 상에서 시각적으로 표시되는 많 은 정보를 종이 매체, 및 필름 매체가 갖도록 할 수 있기 때문에, 본 발명의 RFID를 상품 라벨 등에 적용함으로써, 상품 관리의 전자 시스템화나 상품 도난의 방지에 이용할 수 있다. 이하, 도 13a 도 13e를 사용하여, 본 발명에 따른 종이의 사용 예를 설명한다.
도 13a는 본 발명의 RFID(501)를 내장시킨 종이를 사용한 무기명 채권류(511)의 일례이다. 무기명 채권류(511)에는, 우표, 기차표, 티켓, 입장권, 상품권, 도서 상품권, 문구 상품권, 맥주 상품권, 쌀 상품권, 각종 기프트 상품권, 각종 서비스권 등이 포함되지만, 물론 이들에 한정되는 것이 아니다. 또한, 도 13b는 본 발명에 따른 RFID(501)를 내장시킨 종이를 사용한 증서류(512)(예를 들면, 주민등록증, 호적 등본)의 일례이다.
도 13c는 본 발명에 따른 RFID를 라벨에 적용한 일례이다. 라벨 대지(세퍼레이트지)(513) 위에, RFID(501)가 내장된 라벨(ID 씰)(514)이 형성되어 있다. 라벨(514)은 박스(515) 내에 수납되어 있다. 또한, 라벨(514) 위에는 그 상품이나 역무에 관한 정보(상품명, 브랜드, 상표, 상표권자, 판매자, 제조자 등)가 인쇄되어 있다. 한편, RFID(501)에는 그 상품(또는 상품의 종류) 고유의 ID 넘버가 기억되어, 위조나, 상표권, 특허권 등의 지적 재산권 침해, 부정 경쟁 등의 불법 행위를 용이하게 파악할 수 있다. 또한, RFID(501) 내에는, 상품의 용기나 라벨에 다 명기할 수 없는 많은 정보, 예를 들면, 상품의 산지, 판매지, 품질, 원재료, 효능, 용도, 수량, 형상, 가격, 생산 방법, 사용 방법, 생산 시기, 사용시기, 유통기한, 취급 설명, 상품에 관한 지적 재산 정보 등을 입력해 둘 수 있다. 그래서, 거래자 나 소비자는 간이한 통신기(리더)에 의하여 그들 정보에 액세스할 수 있다. 또한, 생산자 측으로부터는 용이하게 재기입, 소거 등도 가능하지만, 거래자나 소비자 측으로부터는 재기입, 소거 등을 할 수 없는 구조로 되어 있다.
도 13d는, RFID(501)를 내장시킨 종이, 또는 필름으로 이루어지는 태그(516)를 나타낸다. RFID(501)를 내장시킨 종이, 또는 필름으로 태그(516)를 제작함으로써, 플라스틱의 케이스를 사용한 종래의 ID 태그보다 싼값으로 제조할 수 있다. 도 13e는, 본 발명의 RFID를 표지에 사용한 서적(517)이고, 표지에 RFID(501)가 내장되어 있다.
본 발명의 반도체 장치의 일례인 RFID를 사용한 라벨(514)이나 태그(516)를 상품에 설치함으로써, 상품 관리가 용이해진다. 예를 들면, 상품이 도난당한 경우에, 상품의 경로를 찾음으로써, 그 범인을 신속히 파악할 수 있다. 이와 같이, 본 발명의 RFID를 ID 태그로서 사용함으로써, 상품의 원재료나 산지, 제조나 가공, 유통, 판매 등에 이르기 까지의 이력 관리나 추적 조회를 할 수 있게 된다. 즉, 상품의 트레이서빌리티(traceability)를 가능하게 한다. 또한, 본 발명에 의하여, 상품의 트레이서빌리티 관리 시스템을 종래보다 저비용으로 도입할 수 있게 한다.
또한, 본 발명의 반도체 장치의 일례인 RFID는, 국소적인 가압에 의하여, 쉽게 파괴되지 않는다. 그래서, 본 발명의 반도체 장치의 일례인 RFID를 갖는 종이 매체, 및 필름 매체는, 접착이나 설치 등의 처리에 있어서, 만곡시킬 수 있고, 처리 효율이 높아진다. 또한, 본 발명의 반도체 장치의 일례인 RFID를 갖는 종이 매체, 및 필름 매체에 필기구를 사용하여 정보를 기입할 수 있기 때문에, 용도 범위 가 넓어진다.
다음, 본 발명의 반도체 장치의 일 형태인 기억 장치의 구성에 대하여, 이하에 나타낸다. 여기서는, 기억 장치의 대표적인 예로서 비휘발성 기억장치를 사용하여 나타낸다.
도 14는, 비휘발성 반도체 기억장치의 회로 블록도의 일례를 나타낸다. 비휘발성 반도체 기억장치는 메모리 셀 어레이(552)와 주변 회로(554)가 동일한 소자층 위에 형성되어 있다. 메모리 셀 어레이(552)는 실시형태 1에서 나타내는 바와 같은 비휘발성 기억소자를 가지고 있다. 주변 회로(554)의 구성은 이하와 같다.
워드 선을 선택하기 위하여, 행(行) 디코더(562)와, 비트 선을 선택하기 위하여, 열(列) 디코더(564)가 메모리 셀 어레이(552)의 주위에 형성되어 있다. 어드레스는 어드레스 버퍼(556)를 통하여 컨트롤 회로(558)로 보내지고, 내부 행 어드레스 신호 및 내부 열 어드레스 신호가 각각 행 디코더(562) 및 열 디코더(564)로 전송된다.
데이터 기입 및 소거에는 전원 전위를 승압한 전위가 사용된다. 그래서, 컨트롤 회로(558)에 의하여 동작 모드에 따라 제어되는 승압 회로(560)가 형성되어 있다. 승압 회로(560)의 출력은 행 디코더(562)나 열 디코더(564)를 통하여 워드 선이나 비트 선에 공급된다. 센스 앰프(566)는 열 디코더(564)로부터 출력된 데이터가 입력된다. 센스 앰프(566)에 의하여 판독된 데이터는 데이터 버퍼(568)에 보유되고, 컨트롤 회로(558)로부터의 제어에 의하여, 데이터가 랜덤 액세스되고, 데이터 입출력 버퍼(570)를 통하여 출력되도록 되어 있다. 기록 데이터는 데이터 입 출력 버퍼(570)를 통하여 데이터 버퍼(568)에 일단 보유되고, 컨트롤 회로(558)의 제어에 의하여 열 디코더(564)로 전송된다.
이와 같이, 비휘발성 반도체 기억장치에서는, 메모리 셀 어레이(552)에 있어서, 전원 전위와는 다른 전위를 사용할 필요가 있다. 그래서, 적어도 메모리 셀 어레이(552)와 주변 회로(554) 사이는 전기적으로 절연 분리되어 있는 것이 바람직하다. 이 경우, 비휘발성 기억 소자 및 주변 회로의 트랜지스터를 절연 표면에 형성한 비단결정 반도체 층으로 형성함으로써, 용이하게 절연 분리를 할 수 있다. 그것에 의하여, 오동작을 없애고, 소비전력이 낮은 비휘발성 반도체 기억장치를 얻을 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 반도체 장치를 사용한 전자기기에 대하여 이하에 나타낸다.
본 발명의 반도체 장치를 적용한 전자기기로서, 비디오 카메라, 디지털 카메라 등의 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 내비게이션 시스템, 음향 재생장치(카 오디오, 오디오 컴포넌트 등), 컴퓨터, 게임기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기 또는 전자 책 등), 기록 매체를 구비한 화상 재생장치(구체적으로는, DVD(Digital Versatile Disk) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 그들 전자기기의 구체적인 예를 도 15a 내지 도 15e에 도시한다.
도 15a 내지 도 15b는 디지털 카메라를 나타내고 있다. 도 15b는 도 15a의 후측을 나타내는 도면이다. 이 디지털 카메라는 케이스(2111), 표시부(2112), 렌즈(2113), 조작 키(2114), 셔터 버튼(2115) 등을 가진다. 케이스(2111) 내부에는, 기억 장치, MPU, 이미지 센서 등의 기능을 갖는 본 발명의 반도체 장치(2116)를 구비한다.
또한, 도 15c는 휴대 전화기를 나타내고 있고, 휴대 단말기의 하나의 대표예이다. 이 휴대 전화기는 케이스(2121), 표시부(2122), 조작 키(2123) 등을 포함한다. 또한, 휴대 전화기의 내부에는, 기억 장치, MPU, 이미지 센서 등의 기능을 갖는 본 발명의 반도체 장치(2125)를 구비한다.
또한, 도 15d는 디지털 플레이어를 나타내고 있고, 오디오 장치의 하나의 대표예이다. 도 15d에 도시하는 디지털 플레이어는 본체(2130), 표시부(2131), 기억 장치, MPU, 이미지 센서 등의 기능을 갖는 본 발명의 반도체 장치(2132), 조작부(2133), 이어폰(2134) 등을 포함하고 있다.
또한, 도 15e는 전자 책(전자 페이퍼라고도 한다)을 나타내고 있다. 이 전자 책은 본체(2141), 표시부(2142), 조작 키(2143), 기억 장치, MPU, 이미지 센서 등의 기능을 갖는 본 발명의 반도체 장치(2144)를 포함하고 있다. 또, 모뎀이 본체(2141)에 내장되어 있어도 좋고, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
이상과 같이, 본 발명의 반도체 장치의 적용 범위는 극히 넓고, 또 다른 전자기기에 사용할 수 있다.
도 1a 내지 도 1e는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 2a 내지 도 2c는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 3a 내지 도 3d는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 4a 내지 도 4d는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 5a 내지 도 5d는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 6a 내지 도 6c는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 7a 내지 도 7c는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 8a 내지 도 8c는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 9a 내지 도 9b는 본 발명의 반도체 장치의 제작 방법을 설명하는 단면도.
도 10a 내지 도 10f는 본 발명의 반도체 장치를 설명하는 사시도 및 단면도.
도 11a 내지 도 11b는 본 발명에 적용 가능한 섬유체를 설명하는 상면도.
도 12는 본 발명의 반도체 장치를 설명하는 도면.
도 13a 내지 도 13e는 본 발명의 반도체 장치의 응용 예를 설명하는 사시도.
도 14는 본 발명의 반도체 장치를 설명하는 도면.
도 15a 내지 도 15e는 본 발명의 반도체 장치를 적용할 수 있는 전자기기를 설명하는 도면.
도 16a 내지 도 16d는 본 발명에 적용 가능한 안테나를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
54: 게이트 절연막 100: 기판
101: 박리층 102: 소자층
103: 절연층 104: 절연층
106: 절연층 107: 절연층
108: 배선 109: 배선
111: 절연층 112: 안테나
113: 섬유체 114: 유기 수지층
120: 밀봉층 121: 유기 수지층
123: 홈 124: 일부
53a: 반도체 층 53b: 반도체 층
55a: 게이트 전극 55b: 게이트 전극
105a: 박막 트랜지스터 105b: 박막 트랜지스터

Claims (28)

  1. 반도체 장치의 제작 방법에 있어서,
    박리층을 기판 위에 형성하는 단계와;
    비단결정 반도체 층을 갖는 능동 소자와 상기 능동 소자를 덮는 절연층을 포함하는 소자층을 상기 박리층 위에 형성하는 단계와;
    섬유체를 상기 소자층 위에 형성하는 단계와;
    유기 수지와 상기 유기 수지로 함침된 상기 섬유체를 포함하는 유기 수지 층을 형성하기 위하여, 상기 섬유체 위로부터 상기 유기 수지를 포함하는 조성물을 도포하는 단계와;
    상기 섬유체와 상기 유기 수지를 포함하는 밀봉층을 형성하기 위하여 상기 유기 수지층을 가열하는 단계와;
    상기 소자층과 상기 밀봉층을 상기 박리층으로부터 박리하는 단계를 포함하는, 반도체 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 방법은, 상기 소자층에 배선을 형성하고, 상기 배선을 통하여 상기 비단결정 반도체 층에 전기적으로 접속되도록 상기 절연층에 안테나를 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  3. 제 1 항에 있어서,
    배선이 상기 비단결정 반도체 층에 전기적으로 접속되도록, 상기 배선을 상기 소자층에 형성하는 단계와;
    안테나가 상기 배선을 통하여 상기 능동 소자에 전기적으로 접속되도록, 상기 안테나가 형성되는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  4. 제 1 항에 있어서,
    상기 방법은, 상기 밀봉층 위에 보호막을 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  5. 제 1 항에 있어서,
    상기 섬유체는 유기 화합물 또는 무기 화합물로 형성되는, 반도체 장치의 제작 방법.
  6. 제 1 항에 있어서,
    상기 능동 소자는, 하나 이상의 박막 트랜지스터, 비휘발성 기억 소자, 다이오드인, 반도체 장치의 제작 방법.
  7. 제 1 항에 있어서,
    상기 기판은 상기 박리층이 위에 형성되는 절연 표면을 갖는, 반도체 장치의 제작 방법.
  8. 반도체 장치의 제작 방법에 있어서,
    박리층을 기판 위에 형성하는 단계와;
    비단결정 반도체 층을 갖는 능동 소자와 상기 능동 소자를 덮는 절연층을 포함하는 소자층을 상기 박리층 위에 형성하는 단계와;
    제 1 섬유체를 상기 소자층 위에 형성하는 단계와;
    제 1 유기 수지와 상기 제 1 유기 수지로 함침된 제 1 섬유체를 포함하는 제 1 유기 수지 층을 형성하기 위하여, 상기 제 1 섬유체 위로부터 상기 제 1 유기 수지를 포함하는 제 1 조성물을 도포하는 단계와;
    상기 제 1 섬유체와 상기 제 1 유기 수지를 포함하는 제 1 밀봉층을 형성하기 위하여 상기 제 1 유기 수지층을 가열하는 단계와;
    상기 소자층과 상기 제 1 밀봉층을 상기 박리층으로부터 박리하는 단계와;
    상기 제 1 섬유체가 위에 형성된 것과 반대쪽 면인 상기 소자층의 표면에 제 2 섬유체를 형성하는 단계와;
    제 2 유기 수지와 상기 제 2 유기 수지로 함침된 제 2 섬유체를 포함하는 제 2 유기 수지층을 형성하기 위하여, 상기 소자층의 상기 표면 위에 상기 제 2 유기 수지를 포함하는 제 2 조성물을 도포하는 단계와;
    상기 제 2 섬유체와 상기 제 2 유기 수지를 포함하는 제 2 밀봉층을 형성하기 위하여 상기 제 2 유기 수지층을 가열하는 단계를 포함하는, 반도체 장치의 제 작 방법.
  9. 제 8 항에 있어서,
    상기 방법은, 상기 소자층에 배선을 형성하고, 상기 배선을 통하여 비단결정 반도체 층에 전기적으로 접속되도록 상기 절연층에 안테나를 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  10. 제 8 항에 있어서,
    배선이 상기 비단결정 반도체 층에 전기적으로 접속되도록, 상기 배선을 상기 소자층에 형성하는 단계와;
    안테나가 상기 배선을 통하여 상기 능동 소자에 전기적으로 접속되도록, 상기 안테나를 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  11. 제 8 항에 있어서,
    상기 방법은, 상기 제 1 밀봉층과 상기 제 2 밀봉층 중 어느 하나 위에 보호막을 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  12. 제 8 항에 있어서,
    상기 제 1 섬유체와 제 2 섬유체는, 유기 화합물 또는 무기 화합물로 형성되는, 반도체 장치의 제작 방법.
  13. 제 8 항에 있어서,
    상기 능동 소자는, 하나 이상의 박막 트랜지스터, 비휘발성 기억 소자, 다이오드인, 반도체 장치의 제작 방법.
  14. 제 8 항에 있어서,
    상기 기판은 상기 박리층이 위에 형성되는 절연 표면을 갖는, 반도체 장치의 제작 방법.
  15. 반도체 장치의 제작 방법에 있어서,
    박리층을 기판 위에 형성하는 단계와;
    비단결정 반도체 층을 갖는 능동 소자와 상기 능동 소자를 덮는 절연층을 포함하는 소자층을 상기 박리층 위에 형성하는 단계와;
    유기 수지층을 형성하기 위하여, 상기 소자층 위에 유기 수지를 포함하는 조성물을 도포하는 단계와;
    섬유체가 상기 유기 수지층에 포함되어 상기 유기 수지로 함침되도록 상기 유기 수지층에 상기 섬유체를 형성하는 단계와;
    상기 섬유체와 상기 유기 수지를 포함하는 밀봉층을 형성하기 위하여 상기 유기 수지층을 가열하는 단계와;
    상기 소자층과 상기 밀봉층을 상기 박리층으로부터 박리하는 단계를 포함하 는, 반도체 장치의 제작 방법.
  16. 제 15 항에 있어서,
    상기 방법은, 상기 소자층에 배선을 형성하고, 상기 배선을 통하여 비단결정 반도체 층에 전기적으로 접속되도록 상기 절연층에 안테나를 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  17. 제 15 항에 있어서,
    배선이 상기 비단결정 반도체 층에 전기적으로 접속되도록, 상기 배선을 상기 소자층에 형성하는 단계와;
    안테나가 상기 배선을 통하여 상기 능동 소자에 전기적으로 접속되도록, 상기 안테나를 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  18. 제 15 항에 있어서,
    상기 방법은, 상기 밀봉층 위에 보호막을 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  19. 제 15 항에 있어서,
    상기 섬유체는 유기 화합물 또는 무기 화합물로 형성되는, 반도체 장치의 제작 방법.
  20. 제 15 항에 있어서,
    상기 능동 소자는, 하나 이상의 박막 트랜지스터, 비휘발성 기억 소자, 다이오드인, 반도체 장치의 제작 방법.
  21. 제 15 항에 있어서,
    상기 기판은 상기 박리층이 위에 형성되는 절연 표면을 갖는, 반도체 장치의 제작 방법.
  22. 반도체 장치의 제작 방법에 있어서,
    박리층을 기판 위에 형성하는 단계와;
    비단결정 반도체 층을 갖는 능동 소자와 상기 능동 소자를 덮는 절연층을 포함하는 소자층을 상기 박리층 위에 형성하는 단계와;
    유기 제 1 수지층을 형성하기 위하여, 상기 소자층 위에 상기 제 1 유기 수지를 포함하는 제 1 조성물을 도포하는 단계와;
    제 1 섬유체가 상기 제 1 유기 수지층에 포함되어 상기 제 1 유기 수지로 함침되도록 상기 제 1 유기 수지층에 상기 제 1 섬유체를 형성하는 단계와;
    상기 제 1 섬유체와 상기 제 1 유기 수지를 포함하는 제 1 밀봉층을 형성하기 위하여 상기 제 1 유기 수지층을 가열하는 단계와;
    상기 소자층과 상기 제 1 밀봉층을 상기 박리층으로부터 박리하는 단계와;
    상기 제 1 조성물이 위에 도포된 면과 반대쪽 면인, 상기 소자층의 표면 위에 제 2 유기 수지를 포함하는 제 2 조성물을 도포하는 단계와;
    제 2 섬유체가 상기 제 2 유기 수지로 함침되도록, 상기 제 2 섬유체와 상기 제 2 유기 수지를 포함하는 제 2 유기 수지층을 형성하기 위하여, 상기 제 2 유기 수지를 포함하는 상기 제 2 조성물 위에 제 2 섬유체를 형성하는 단계와;
    상기 제 2 섬유체와 상기 제 2 유기 수지를 포함하는 제 2 밀봉층을 형성하도록 상기 제 2 유기 수지층을 가열하는 단계를 포함하는, 반도체 장치의 제작 방법.
  23. 제 22 항에 있어서,
    상기 방법은, 상기 소자층에 배선을 형성하고, 상기 배선을 통하여 비단결정 반도체 층에 전기적으로 접속되도록 상기 절연층에 안테나를 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  24. 제 22 항에 있어서,
    배선이 상기 비단결정 반도체 층에 전기적으로 접속되도록, 상기 배선을 상기 소자층에 형성하는 단계와;
    안테나가 상기 배선을 통하여 상기 능동 소자에 전기적으로 접속되도록, 상기 안테나를 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  25. 제 22 항에 있어서,
    상기 방법은, 상기 제 1 밀봉층과 상기 제 2 밀봉층 중 어느 하나 위에 보호막을 형성하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  26. 제 22 항에 있어서,
    상기 제 1 섬유체와 상기 제 2 섬유체는, 유기 화합물 또는 무기 화합물로 형성되는, 반도체 장치의 제작 방법.
  27. 제 22 항에 있어서,
    상기 능동 소자는, 하나 이상의 박막 트랜지스터, 비휘발성 기억 소자, 다이오드인, 반도체 장치의 제작 방법.
  28. 제 22 항에 있어서,
    상기 기판은 상기 박리층이 위에 형성되는 절연 표면을 갖는, 반도체 장치의 제작 방법.
KR1020080026983A 2007-03-26 2008-03-24 반도체 장치의 제작 방법 KR101389758B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00079120 2007-03-26
JP2007079120 2007-03-26

Publications (2)

Publication Number Publication Date
KR20080087692A true KR20080087692A (ko) 2008-10-01
KR101389758B1 KR101389758B1 (ko) 2014-04-29

Family

ID=39562221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080026983A KR101389758B1 (ko) 2007-03-26 2008-03-24 반도체 장치의 제작 방법

Country Status (6)

Country Link
US (2) US7736958B2 (ko)
EP (1) EP1976001A3 (ko)
JP (1) JP5268395B2 (ko)
KR (1) KR101389758B1 (ko)
CN (2) CN101276743B (ko)
TW (1) TWI447822B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) * 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2009142310A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103500700B (zh) * 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
US8563397B2 (en) * 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032573A1 (en) 2008-09-17 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038599A1 (en) 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
EP2438621A4 (en) * 2009-06-05 2014-04-23 Semiconductor Energy Lab PHOTOELECTRIC CONVERSION DEVICE AND METHOD FOR THE PRODUCTION THEREOF
WO2010140539A1 (en) 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
KR101617280B1 (ko) 2009-10-21 2016-05-03 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
GB2479081B (en) * 2009-10-21 2013-09-04 Lg Display Co Ltd Method of fabricating display device using plastic substrate
JP5762723B2 (ja) 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
KR20240118180A (ko) 2009-12-18 2024-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
JP5115645B2 (ja) * 2010-11-18 2013-01-09 住友ベークライト株式会社 絶縁性基板、金属張積層板、プリント配線板、及び半導体装置
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US9270016B2 (en) 2011-07-15 2016-02-23 The Boeing Company Integrated antenna system
DE112011105747T5 (de) * 2011-10-19 2014-09-25 Hewlett-Packard Development Company, L.P. Material mit Signaldurchlass- und Signalsperrlitzen
CN103088694A (zh) * 2011-11-07 2013-05-08 天津奥柏科技发展有限公司 含有○形纤维圈的纸张或纸板
CN102496677B (zh) * 2011-11-24 2014-12-10 上海第二工业大学 聚对苯撑纳米颗粒复合ZnO基热电材料体系的制备方法
KR102040028B1 (ko) * 2011-12-23 2019-11-04 헥셀 컴포지츠 리미티드 멀티컴포넌트 시트 재료에 대한 제조 프로세스의 온라인 제어를 위한 방법
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9064880B2 (en) 2012-12-28 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Zero stand-off bonding system and method
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
CN103976821A (zh) * 2014-05-28 2014-08-13 仲辉 一种医用纱布及其管理系统
KR102368997B1 (ko) 2014-06-27 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 모듈, 전자 기기, 발광 장치의 제작 방법
JP7064600B2 (ja) * 2018-08-24 2022-05-10 京セラ株式会社 構造体、アンテナ、無線通信モジュール、および無線通信機器
CN109166968B (zh) * 2018-08-31 2020-10-16 深圳市华星光电半导体显示技术有限公司 有机半导体器件的制备方法
US11004792B2 (en) 2018-09-28 2021-05-11 Intel Corporation Microelectronic device including fiber-containing build-up layers
CN111076805B (zh) * 2019-12-18 2021-09-24 天津大学 一种基于折叠薄膜的全柔性电磁式振动传感器

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617613A (en) * 1968-10-17 1971-11-02 Spaulding Fibre Co Punchable printed circuit board base
CN85104878A (zh) * 1985-05-26 1987-01-07 米尔顿·伊万·罗斯 电子线路器件的封装及其制造方法和设备
CA2026113C (en) * 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5888609A (en) 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
US5699035A (en) * 1991-12-13 1997-12-16 Symetrix Corporation ZnO thin-film varistors and method of making the same
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
JPH077246A (ja) * 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
BR9507775A (pt) * 1994-05-27 1997-08-19 Ake Gustafson Processo de realização de um módulo eletrônico e módulo eletrônico obtido de acordo com esse processo
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6482495B1 (en) 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
US5928970A (en) 1996-09-10 1999-07-27 International Business Machines Corp. Dustfree prepreg and method for making an article based thereon
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JP3322256B2 (ja) * 1997-01-31 2002-09-09 株式会社デンソー Ｉｃカードの製造方法
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
US7049253B1 (en) * 1999-04-05 2006-05-23 Asahi-Schwebel Co., Ltd. Glass cloth and printed wiring board
US6613413B1 (en) 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3675688B2 (ja) 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2002217437A (ja) 2001-01-23 2002-08-02 Sony Corp 薄膜半導体素子の製造方法
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7470564B2 (en) * 2002-10-28 2008-12-30 Intel Corporation Flip-chip system and method of making same
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
WO2005076359A1 (en) * 2004-02-06 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP2005268682A (ja) * 2004-03-22 2005-09-29 Canon Inc 半導体基材及び太陽電池の製造方法
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
CN101789378B (zh) 2004-06-02 2012-07-04 株式会社半导体能源研究所 用于制造半导体器件的方法
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
KR20060045208A (ko) 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7915058B2 (en) * 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5089082B2 (ja) * 2005-05-20 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5030470B2 (ja) 2005-05-31 2012-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
EP1760798B1 (en) 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7700463B2 (en) 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007079120A (ja) 2005-09-14 2007-03-29 Fujifilm Corp 感光性組成物、パターン形成材料、感光性積層体、並びにパターン形成装置及びパターン形成方法
JP2007091822A (ja) 2005-09-27 2007-04-12 Shin Kobe Electric Mach Co Ltd プリプレグ
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN102156901B (zh) * 2006-06-26 2013-05-08 株式会社半导体能源研究所 包括半导体器件的纸及具有该纸的物品
EP1970952A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2008270761A (ja) 2008-11-06
KR101389758B1 (ko) 2014-04-29
US20100200663A1 (en) 2010-08-12
US20080242005A1 (en) 2008-10-02
CN102496607B (zh) 2015-03-25
TWI447822B (zh) 2014-08-01
CN102496607A (zh) 2012-06-13
EP1976001A2 (en) 2008-10-01
EP1976001A3 (en) 2012-08-22
US8338931B2 (en) 2012-12-25
JP5268395B2 (ja) 2013-08-21
TW200903665A (en) 2009-01-16
CN101276743B (zh) 2011-12-14
CN101276743A (zh) 2008-10-01
US7736958B2 (en) 2010-06-15

Similar Documents

Publication Publication Date Title
KR101389758B1 (ko) 반도체 장치의 제작 방법
JP6461227B2 (ja) 半導体装置
KR101545650B1 (ko) 반도체장치
JP5438934B2 (ja) 半導体装置の作製方法
KR101466594B1 (ko) 반도체 장치의 제작 방법
JP2008262547A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6