TWI431730B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI431730B
TWI431730B TW097108344A TW97108344A TWI431730B TW I431730 B TWI431730 B TW I431730B TW 097108344 A TW097108344 A TW 097108344A TW 97108344 A TW97108344 A TW 97108344A TW I431730 B TWI431730 B TW I431730B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
fibrous body
peeling
organic resin
Prior art date
Application number
TW097108344A
Other languages
English (en)
Other versions
TW200845325A (en
Inventor
Eiji Sugiyama
Yoshitaka Dozen
Hisashi Ohtani
Takuya Tsurume
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200845325A publication Critical patent/TW200845325A/zh
Application granted granted Critical
Publication of TWI431730B publication Critical patent/TWI431730B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

半導體裝置和其製造方法
本發明係關於一種包括使用非單晶半導體層的半導體元件的半導體裝置和其製造方法。
近年來，在成品小型化方面，重要的要素是如無線晶片、感測器等各種裝置的薄型化，並且其技術或應用範圍急速擴展。由於這些薄型化了的各種裝置在某種程度上具有撓性，所以可以設置在彎曲物體上來使用。
於是，提出了一種技術，即從基板剝離包括形成在玻璃基板上的薄膜電晶體的元件層，將它轉移到其他基材如塑膠膜等來製造半導體裝置。
本申請人提出了專利文獻1或專利文獻2所記載的剝離及轉移技術。專利文獻1公開了透過濕蝕刻去除成為剝離層的氧化矽層來剝離的技術。另外，專利文獻2公開了透過乾蝕刻去除成為剝離層的矽層來剝離的技術。
另外，本申請人提出了專利文獻3所記載的剝離及轉移技術。專利文獻3公開了如下技術：當在基板上形成金屬層(Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Ru、Rh、Pd、Os、Ir)並且在其上層疊形成氧化物層時，在金屬層和氧化物層的介面形成所述金屬層的氧化金屬層，並且在後續處理中利用該氧化金屬層進行剝離。
另外，專利文獻4公開了將尺寸為0.5mm以下的半導 體晶片嵌入紙或膜狀介質中來改善彎曲性和集中負載的半導體裝置。
〔專利文獻1〕日本特開平第8－288522號公報 〔專利文獻2〕日本特開平第8－250745號公報 〔專利文獻3〕日本特開第2003－174153號公報 〔專利文獻4〕日本特開第2004－78991號公報
然而，將天線安裝在晶片(片裝)的半導體裝置，具有如下問題：即若晶片的尺寸小，則天線的尺寸小而通信距離短。另外，在將設置在紙或膜介質的天線連接到晶片來製造半導體裝置的情況下，若晶片的尺寸小，則產生連接不良。
據此，可以考慮到為了防止連接不良和通信距離的降低而增加晶片本身的尺寸，然而，若晶片的面積增大，則轉移到塑膠晶片等而製造的半導體裝置受來自外部的局部壓力破裂而導致工作不良。例如，當用書寫工具在半導體裝置表面的塑膠片或紙上寫上文字時有如下問題：即對半導體裝置施加筆壓而半導體裝置損壞。另外，在使用卷式法製造半導體裝置的情況下有如下問題：即被滾筒夾住的區域受線裝壓力而致半導體裝置損壞。
本發明鑒於上述問題，提供一種即使受來自外部的局部壓力也不容易損壞的半導體裝置。另外，還提供一種高成品率地製造即使受來自外部的局部壓力也不損壞的可靠 性高的半導體裝置的方法。
本發明的特徵在於：在具有使用非單晶半導體層形成的半導體元件的元件層上，設置在有機化合物或無機化合物的纖維體中浸滲有有機樹脂而成的結構體，並且進行加熱和壓合，來製造固定有在有機化合物或無機化合物的纖維體中浸滲有有機樹脂而成的結構體及元件層的半導體裝置。
另外，本發明的特徵在於：在具有絕緣表面的基板上形成剝離層，在剝離層上形成具有使用非單晶半導體層形成的半導體元件的元件層，在元件層上設置在有機化合物或無機化合物的纖維體中浸滲有有機樹脂而成的結構體，並且進行加熱和壓合，來在元件層上形成在有機化合物或無機化合物的纖維體中浸滲有有機樹脂而成的密封層，然後從剝離層剝離元件層而製造半導體裝置。
另外，本發明的半導體裝置是包括具有使用非單晶半導體層形成的半導體元件的元件層、以及與元件層接觸且緩和局部壓力的密封層的半導體裝置。藉由該有機樹脂以固定元件層及纖維體，且該纖維體浸滲在該有機樹脂中。
另外，本發明的半導體裝置是包括具有使用非單晶半導體層形成的半導體元件的元件層、使用有機化合物或無機化合物的纖維的纖維體、以及固定元件層及纖維體的有機樹脂的半導體裝置。藉由該有機樹脂以固定元件層及纖維體，且該纖維體浸滲在該有機樹脂中。
另外，本發明的半導體裝置是包括元件層和密封層的 半導體裝置，所述元件層具有使用非單晶半導體層形成的半導體元件，所述密封層包含使用有機化合物或無機化合物的纖維的纖維體及浸滲在纖維體中的有機樹脂。
元件層的厚度較佳的為1μm以上且10μm以下，更佳的為1μm以上且5μm以下，密封層的厚度較佳的為10μm以上且100μm以下。透過採用這種厚度，可以製造能彎曲的半導體裝置。
纖維體是使用有機化合物或無機化合物的高強度纖維而成的織物或非織物。高強度纖維具體為拉伸彈性模量高的纖維，或者楊氏模量高的纖維。
另外，作為有機樹脂，可以使用熱可塑性樹脂或熱固化樹脂。
透過將高強度纖維用於纖維體，即使在局部壓力施加到半導體裝置時，該壓力也分散到纖維體整體而可以防止半導體裝置的一部分延伸。換言之，可以防止伴隨部分延伸而產生的佈線、半導體元件等的損壞。
藉由本發明，可以製造即使受來自外部的局部壓力也不容易損壞且可靠性高的半導體裝置。
下面，將參照附圖說明本發明的實施例模式及實施例。但是，本發明可以透過多種不同的方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被 變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在本實施例模式及實施例所記載的內容中。另外，在用於說明實施例模式及實施例的所有附圖中，使用相同標號來表示相同部分或具有相同功能的部分，而省略其重復說明。
實施例模式1
在本實施例模式中，使用圖1A至1E、圖8A和8B、以及圖9A至9D示出即使受局部壓力(點壓、線壓等)也不容易損壞且可靠性高的半導體裝置。
本實施例模式的半導體裝置的特徵在於：在包括使用非單晶半導體層形成的半導體元件的元件層上，形成有包含有機化合物或無機化合物的纖維體及浸滲在纖維體中的有機樹脂的密封層。
作為包含在元件層中的使用非單晶半導體層形成的半導體元件的典型例子，有如薄膜電晶體、二極體、非易失性記憶元件等的主動元件；以及如電阻元件、電容元件等的被動元件。另外，作為非單晶半導體層，有晶體半導體層、非晶半導體層、微晶半導體層等。另外，作為半導，，有矽、鍺、矽鍺化合物等。另外，作為半導體可以使用金屬氧化物，典型有氧化鋅和鋅鎵銦的氧化物等。另外，作為半導體可以使用有機半導體材料。元件層的厚度較佳的為1μm以上且10μm以下，更佳的為1μm以上且5μm以下。透過採用這種厚度，可以製造能彎曲的半導體裝置 。另外，半導體裝置的俯視面積為4mm2 以上，較佳的為9mm2 以上。
圖1A至1E示出了本實施例模式的半導體裝置的橫截面圖。
在圖1A所示的半導體裝置50中，纖維體113由有機樹脂114固定在包括薄膜電晶體52a及薄膜電晶體52b的元件層51的一個表面上。在此，將固定在元件層51上的纖維體113及有機樹脂114總稱為密封層120。另外，以覆蓋形成在元件層的半導體元件的方式設置密封層120。作為這種半導體裝置50的典型例子，有控制其他裝置或對資料進行計算或加工的微處理器(MPU)。MPU包括CPU、主記憶體、控制器、介面、I/O埠等，並且它們可以由薄膜電晶體、電阻元件、電容元件、佈線等構成。
另外，在圖1B所示的半導體裝置60中，纖維體113由有機樹脂114固定在包括記憶元件62及薄膜電晶體52b的元件層61的一個表面上。作為記憶元件，有具有浮動閘極或電荷儲存層的非易失性記憶元件、薄膜電晶體及連接到它的電容元件、包括薄膜電晶體及連接到它的鐵電層的電容元件、一對電極之間夾有有機化合物層的有機記憶元件等。另外，作為包括這種記憶元件的半導體裝置，有如DRAM(動態隨機存取記憶體)、SRAM(靜態隨機存取記憶體)、FeRAM(鐵電隨機存取記憶體)、掩模ROM(唯讀記憶體)、EPROM(電可編程唯讀記憶體)、EEPROM(電可擦可編程唯讀記憶體)、快閃記憶體等的 儲存裝置。在此，作為記憶元件62示出包括浮動閘極電極63的非易失性記憶元件。
另外，在圖1C所示的半導體裝置70中，纖維體113由有機樹脂114固定在包括二極體72及薄膜電晶體52b的元件層71的一個表面上。作為二極體，有使用了非晶矽的二極體、使用了晶體矽層的二極體等。另外，作為包括這種二極體的半導體裝置，有光感測器、太陽能電池等。在此，作為二極體72示出使用了非晶矽的二極體。
另外，在圖1D所示的半導體裝置80中，纖維體113由有機樹脂114固定在包括薄膜電晶體52a及薄膜電晶體52b的元件層81、以及電連接到薄膜電晶體52a或薄膜電晶體52b的天線83的一個表面上。作為這種半導體裝置的典型例子，有以無線方式能夠收發資訊的ID標簽、IC標簽、RF(射頻)標簽、無線標簽、電子標簽、RFID(射頻識別)標簽、IC卡、ID卡等(以下稱為RFID)。另外，本發明的半導體裝置包括密封有由薄膜電晶體等構成的積體電路部和天線的嵌體、以及加工成封條狀或卡片狀的該嵌體。另外，由於透過將半導體裝置80的俯視面積設定為4mm2 以上，較佳的設定為9mm2 以上，可以將天線的面積形成得大，因而，可以獲得與通信器的通信距離長的RFID。
再者，圖1A至1D所示的元件層除了在其一個表面上以外，還可以在另一方表面上利用有機樹脂固定有纖維體113。換言之，在元件層的兩個表面上具有密封層，並 且以從兩面覆蓋形成在元件層的半導體元件的方式，設置彼此相對的一對密封層。在圖1E所示的半導體裝置90中，在圖1A所示的半導體裝置的元件層51的一個表面具有密封層120a，並且在元件層51的另一個表面具有密封層120b。此時，為減少彎曲起見，密封層120a和密封層120b較佳的由相同材質的纖維體及有機樹脂形成，但是，在辨別正面和反面來使用時，不需要一定是相同的材質。透過像這樣固定浸滲在纖維體中的有機樹脂，從而元件層的兩面由纖維體支撐，因而可以減少半導體裝置的彎曲，並且將該半導體裝置容易安裝到後述的層壓膜或封條等上。
設置在元件層的一個表面或兩面的纖維體113是使用有機化合物或無機化合物的高強度纖維而成的織物或非織物，其完全覆蓋元件層的一個表面或兩面。高強度纖維典型為拉伸彈性模量高的纖維，或者楊氏模量高的纖維。作為高強度纖維的具體實例，有聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並雙噁唑纖維、玻璃纖維、或碳素纖維。作為玻璃纖維可以採用使用了E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纖維。另外，纖維體113也可以由上述高強度纖維中的一種形成。另外，還可以由上述高強度纖維中的多種形成。
另外，纖維體113還可以由織物或非織物構成，所述織物是將纖維(單股線)把(以下稱為線把)用於經線及緯線編織而成的，所述非織物是多種纖維的線把任意或在 一個方向上堆積而成的。若是織物，可以適當地使用平紋織物、斜紋織物、緞紋織物等。
線把的截面可以是圓形或橢圓形。作為線把，還可以使用透過高壓水流、以液體為介質的高頻振蕩、連續超聲波振動、以及利用滾筒的推壓等受開纖加工的線把。受開纖加工的線把的寬度增加並且可以減少在厚度方向上的單股線數目，而線把的截面成為橢圓形或平板狀。另外，透過使用弱撚紗線作為線把，容易使線把變平，而線把的截面形狀成為橢圓形或平板狀。像這樣，透過使用其截面是橢圓形或平板狀的線把，可以減少纖維體113的厚度。由此，可以減少結構體115的厚度，而可以製造薄型半導體裝置。在線把寬度是4μm以上且400μm以下，較佳的是4μm以上且200μm以下的條件下確認了本發明的效果，並且從原理來說可以進一步減少寬度。另外，在線把厚度是4μm以上且20μm以下的條件下確認了本發明的效果，並且從原理來說可以進一步減少厚度，其寬度及厚度依賴於纖維的材料。
在本說明書的附圖中，纖維體113是使用其截面為橢圓形的線把平紋編織的織物。另外，雖然薄膜電晶體52a和薄膜電晶體52b大於纖維體113的線把，但也有薄膜電晶體52a和薄膜電晶體52b的尺寸小於纖維體113的線把的情況。
圖8A和8B示出纖維體113的俯視圖，纖維體113是將線把用於經線及緯線編織而成的織物。
如圖8A所示，纖維體113是編織其之間有一定距離的經線113a及其之間有一定距離的緯線113b而成的。這種纖維體具有經線113a及緯線113b不存在的區域(稱為籃孔113c)。當使用這種纖維體113時，有機樹脂在纖維體中浸滲的比例提高，而可以提高纖維體113及元件層的緊密性。
另外，如圖8B所示，纖維體113也可以是經線113a及緯線113b的密度高並籃孔113c的比例低的織物。典型地，籃孔113c的尺寸較佳的小於被局部壓力的面積。典型地，較佳的是一邊長為0.01mm以上且0.2mm以下的矩形。若纖維體113的籃孔113c的面積這樣小，則即使在使用前端很細的東西(典型為筆或鉛筆等的書寫工具)推壓時，也可以由纖維體113整體吸收該壓力。
另外，還可以對線把進行表面處理，以便提高有機樹脂向線把內部滲透的比例。例如有為了使線把表面啟動的電暈放電處理、電漿放電處理等。另外，還有使用了矽氧烷耦合劑、鈦酸鹽耦合劑的表面處理。
作為被纖維體113浸滲並密封元件層表面的有機樹脂114，可以使用熱固化樹脂，諸如環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂或氰酸酯樹脂等。或者，還可以使用熱可塑性樹枝，諸如聚苯醚樹脂、聚醚醯亞胺樹脂或氟樹脂等。另外，也可以使用上述熱可塑性樹脂及上述熱固化樹脂中的多種。若使用上述有機樹脂，可以透過熱處理將纖維體固定在元件層上。另外， 有機樹脂114的玻璃轉移溫度越高，越不容易由於受局部壓力而損壞，因而是較佳的。
另外，密封層120的厚度較佳的是10μm以上且100μm以下，更佳的是10μm以上且30μm以下。透過使用具有這種厚度的結構體，可以製造薄型且能彎曲的半導體裝置。
也可以在有機樹脂114或線把中分散高導熱填料。作為高導熱填料有氮化鋁、氮化硼、氮化矽、礬土等。另外，作為高導熱填料有如銀、銅等的金屬粒子。透過在有機樹脂或線把中包含導電填料，容易將在元件層中產生的熱放出到外部，而可以抑制半導體裝置的蓄熱，並且可以減少半導體裝置的損壞。
另外，在圖1E中，形成在元件層51上的密封層120a的纖維體的經線或緯線的方向與密封層120b的纖維體的經線或緯線的方向，也可以在30度以上且60度以下，較佳的在40度以上且50度以下的範圍內不一致。在此情況下，由於設置在元件層的正面和反面的纖維體的延伸方向彼此不同，所以當受局部壓力時的延伸方向是各向同性的。因此，可以進一步減少由於局部壓力而導致的損壞。
在此，使用圖2A至2D示出本實施例模式所示的半導體裝置所發揮的效果。
如圖2A所示，在現有的半導體裝置40中，使用黏合劑42a和黏合劑42b由膜43a和膜43b密封包括使用非單 晶半導體層形成的半導體元件的元件層41。向這種半導體裝置施加局部壓力44。
其結果，如圖2B所示，構成元件層41的層、黏合劑42a、黏合劑42b、膜43a、膜43b均延伸，在推壓部產生曲率半徑小的彎曲。其結果，構成元件層41的半導體元件、佈線等破裂，而半導體裝置損壞。
然而，如圖2C所示，在本實施例模式所示的半導體裝置50中，在元件層51的一表面或兩面，設置由包含有機樹脂的纖維體構成的密封層。纖維體由高強度纖維形成，高強度纖維的拉伸彈性模量高或楊氏模量高。由此，即使受點壓或線壓等局部壓力44，高強度纖維也不延伸，被推壓的力量分散到纖維體整體，因而半導體裝置整體彎曲。其結果，即使受局部壓力，也在半導體裝置中產生的是曲率半徑大的彎曲，所以構成元件層51的半導體元件、佈線等不破裂，因而減少半導體裝置的損壞。
另外，透過減少元件層51的厚度，可以使半導體裝置彎曲。由此，可以增加元件層51的面積。由此，製造半導體裝置的製程變容易。另外，在該半導體裝置是安裝有天線的RFID的情況下，可以增加天線的尺寸。由此，可以製造通信距離長的RFID。
接著，以下示出使用非單晶半導體層形成的半導體元件的結構。
圖1A所示的薄膜電晶體52a由具有源區、汲區及通道形成區的半導體層53a、閘極絕緣層54、以及閘極電極 55a構成，並且薄膜電晶體52b由具有源區、汲區及通道形成區的半導體層53b、閘極絕緣層54、以及閘極電極55b構成。
半導體層53a和半導體層53b是由厚度為10nm以上且100nm以下，較佳的為20nm以上且70nm以下的非單晶半導體形成的層，作為非單晶半導體層有晶體半導體層、非晶半導體層、微晶半導體層等。另外，作為半導體有矽、鍺、矽鍺化合物等。特別地，較佳的應用透過使用了快速熱退火(RTA)或退火爐的熱處理晶化而得的晶體半導體、透過組合加熱處理和雷射光束的照射晶化而得的晶體半導體。在加熱處理中，可以應用使用了如具有促進矽半導體的晶化的作用的鎳等的金屬元素的晶化法。
在不僅進行加熱處理還進行雷射光束的照射來晶化的情況下，透過用連續振蕩的雷射光束或高重頻超短脈衝光進行照射，可以在使晶體半導體熔融的熔融帶向該雷射光束的照射方向上連續移動的同時進行晶化，所述高重頻超短脈衝光的重頻為10MHz以上，並且其脈衝寬度為1奈秒(nsec)以下，較佳的為1皮秒(psec)至100皮秒。透過進行這種晶化法，可以獲得大粒徑且晶粒介面向一個方向上延伸的晶體半導體。
閘極絕緣層54由厚度為5nm以上且50nm以下，較佳的為10nm以上且40nm以下的氧化矽及氧氮化矽等的無機絕緣物形成。
可以由金屬或添加有一種導電類型的雜質物的多晶半 導體，形成閘極電極55a和閘極電極55b。在採用金屬的情況下，可以使用鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鋁(Al)等。另外，可以使用使金屬氮化的金屬氮化物。或者，也可以採用層疊由該金屬氮化物構成的第一層和由所述金屬構成的第二層的結構。此時，將金屬氮化物用於第一層，可以用作屏蔽金屬。換言之，可以防止第二層的金屬擴散至閘極絕緣層中或其下層的半導體層中。另外，在採用疊層結構的情況下，也可以具有第一層的端部比第二層的端部外側突出的形狀。
組合半導體層53a、閘極絕緣層54和閘極電極55a等構成的薄膜電晶體52a、以及組合半導體層53b、閘極絕緣層54和閘極電極55b等構成的薄膜電晶體52b可以應用各種結構，諸如單汲極結構、LDD(低濃度汲極)結構、閘極重疊汲極結構等。在此示出單汲極結構的薄膜電晶體。進而，可以應用施加等價上相同電位的閘極電壓的電晶體串聯連接的多閘極結構；半導體層上下夾著閘極電極的雙閘極結構；以及在絕緣層56上形成有閘極電極，且在閘極電極上形成有閘極絕緣層、半導體層的反交錯型薄膜電晶體等。
連接到半導體層53a的源區及汲區的佈線57a及佈線58a、以及連接到半導體層53b的源區及汲區的佈線57b及佈線58b較佳的組合鋁(Al)等的低電阻材料和使用了鈦(Ti)或鉬(Mo)等的高熔點金屬材料的屏蔽金屬來形成，諸如鈦(Ti)和鋁(Al)的疊層結構、鉬(Mo)和鋁 (Al)的疊層結構等。
另外，作為薄膜電晶體，可以使用將金屬氧化物或有機半導體材料用於半導體層的薄膜電晶體。作為金屬氧化物的典型例子，有氧化鋅、鋅鎵銦的氧化物等。
圖1B所示的記憶元件62是由半導體層53a、隧道氧化層64、浮動閘極電極63、控制絕緣層65、控制閘極63a構成的非易失性記憶元件。
作為隧道氧化層64，可以透過減壓CVD法或電漿CVD法等形成厚度為1nm至10nm，較佳的為1nm至5nm的氧化矽或者氧化矽和氮化矽的疊層結構。另外，可以透過電漿處理使半導體層氧化或氮化來形成隧道氧化層。再者，還可以透過電漿處理使透過電漿CVD法形成的氧化矽氧化或氮化。透過進行該電漿處理形成的絕緣層很細緻且絕緣耐壓高，從而可靠性高。
可以使用導電層、多晶矽層、矽點等，形成浮動閘極電極63。另外，還可以使用由氮化矽、氮化鍺等形成的電荷儲存層而替代浮動閘極電極。
控制絕緣層65透過減壓CVD法或電漿CVD法等，形成氧化矽、氮化矽、氧氮化矽、氧化鋁等的一層或多層。第二絕緣層22的厚度為1nm至20nm，較佳的為5nm至10nm。
圖1C所示的二極體72由用作第一電極的佈線58b、受光部73、以及第二電極74構成。作為其典型例子，可以舉出矽層、矽鍺層、碳化矽層、或者這些的PN接面層 、PIN接面層。
圖1D所示的天線83透過液滴噴射法(噴墨法、分配器法等)噴射包含有銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、以及鈦(Ti)等中的任一種以上的金屬粒子的液滴或膏並乾燥和焙燒來形成。透過液滴噴射法形成天線，可以減少處理數目，並且可以減少伴隨其而需要的成本。
另外，還可以使用絲網印刷法形成天線83。在使用絲網印刷法的情況下，作為天線83的材料，選擇性地印刷粒徑為幾nm至幾十μm的導電粒子溶解或分散在有機樹脂中而成的導電膏。作為導電粒子，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、以及鈦(Ti)等中的任一種以上的金屬粒子、鹵化銀的微粒子、或分散奈米粒子。另外，作為包含在導電膏的有機樹脂，可以使用選自金屬粒子的黏合劑、溶劑、分散劑、以及用作覆蓋材料的有機樹脂中的一種或多種。典型地，可以舉出如環氧樹脂、矽酮樹脂等的有機樹脂。另外，當形成導電層時，較佳的在擠出導電膏之後進行焙燒。
另外，天線83除了使用絲網印刷法形成以外，還可以使用凹版印刷法等形成，並且可以使用鍍敷法、濺射法等並使用導電材料來形成。
另外，作為RFID的信號傳送方式，應用電磁耦合方式或電磁感應方式(例如，13.56MHz頻帶)。在利用根 據磁場密度的變化的電磁感應的情況下，可以將天線的俯視形狀形成為環形(例如，環形天線)、螺旋狀(例如，螺旋天線)。
另外，作為RFID的信號傳送方式，還可以應用微波方式(例如，UHF頻帶(860MHz至960MHz頻帶)、2.45GHz頻帶等)。在此情況下，考慮到用於信號傳送的電磁波的波長來適當地設定天線的長度等的形狀即可。
圖9A至9D示出可以應用微波方式的RFID的天線83的一例。例如，可以將天線的俯視形狀形成為線狀(例如，偶極天線(參照圖9A))、平坦的形狀(例如，平板天線(參照圖9B))或蝴蝶型的形狀(參照圖9C和9D)等。另外，用作天線的導電層的形狀不局限於線狀，還可以考慮到電磁波的波長來設置為曲線狀、彎曲狀、或組合這些的形狀。
在以下實施例模式中，作為半導體裝置的一例舉出RFID來示出本實施例模式所示的半導體裝置的製造方法。
實施例模式2
在本實施例模式中，使用圖3A至3E示出高成品率地製造一種半導體裝置的方法，該半導體裝置即使受來自外部的局部壓力也不容易損壞。
如圖3A所示，在具有絕緣表面的基板100上形成剝離層101，在剝離層101上形成包括使用非單晶半導體層 形成的半導體元件的元件層102及天線112。接著，在元件層102及天線112上設置在纖維體中浸滲有有機樹脂而成的結構體115。
作為具有絕緣表面的基板100，較佳的使用可耐受當形成元件層102及天線112時的溫度的基板，可以典型地使用玻璃基板、石英基板、陶瓷基板、在至少其一個表面上形成有絕緣層的金屬基板、有機樹脂基板等。在此，作為具有絕緣表面的基板100使用玻璃基板。另外，元件層102的厚度較佳的為1μm以上且10μm以下，更佳的為1μm以上且5μm以下。透過採用這種厚度，可以製造能彎曲的半導體裝置。
作為剝離層101，透過濺射法、電漿CVD法、塗敷法、印刷法等，以單層或疊層結構形成30nm至200nm厚的由選自鎢(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)及矽(Si)中的元素；含有該元素作為其主要成分的合金材料；或者含有該元素作為其主要成分的化合物材料的層。包含矽的層的結晶結構可以是非晶、微晶及多晶中的任一種。另外，在此，塗敷法是指將溶液噴射在被處理物上來沉積的方法，它包括例如旋塗法和液滴噴射法。另外，液滴噴射法是透過從小孔中噴射包含微粒的組分的液滴，來形成具有預定形狀的圖形的方法。
在剝離層101具有單層結構的情況下，較佳的形成包 含鎢、鉬、或鎢和鉬的混合物的層。或者形成包含如下物質的層：鎢的氧化物、鎢的氧氮化物、鉬的氧化物、鉬的氧氮化物、鎢和鉬的混合物的氧化物、或鎢和鉬的混合物的氧氮化物。另外，鎢和鉬的混合物例如相當於鎢和鉬的合金。
在剝離層101具有疊層結構的情況下，較佳的形成金屬層作為第一層，並且形成金屬氧化物層作為第二層。典型地，作為第一層的金屬層形成包含鎢、鉬、或鎢和鉬的混合物的層，並且作為第二層形成包含如下物質的層：鎢的氧化物、鉬的氧化物、鎢和鉬的混合物的氧化物、鎢的氮化物、鉬的氮化物、鎢和鉬的混合物的氮化物、鎢的氧氮化物、鉬的氧氮化物、鎢和鉬的混合物的氧氮化物、鎢的氮氧化物、鉬的氮氧化物、或鎢和鉬的混合物的氮氧化物。
在作為剝離層101形成第一層是金屬層且第二層是金屬氧化物層的疊層結構時，可以利用如下現象：透過作為金屬層形成包含鎢的層並且在其上層形成由氧化物形成的絕緣層，在包含鎢的層和絕緣層的介面自然形成包含鎢的氧化物的層作為金屬氧化物層。再者，還可以對金屬層的表面進行熱氧化處理、氧電漿處理、利用臭氧水等氧化能力高的溶液的處理等來形成金屬氧化物層。
鎢的氧化物由WOx 表示。x在2以上且3以下的範圍內，有如下等情況：x為2(WO2 )、x為2.5(W2 O5 )、x為2.75(W4 O11 )、以及x為3(WO3 )。
另外，雖然在上述處理中以與具有絕緣表面的基板100接觸的方式形成剝離層101，但本發明不局限於該處理。還可以以與具有絕緣表面的基板100接觸的方式形成用作底層的絕緣層，並且以與該絕緣層接觸的方式設置剝離層101。在此，作為剝離層101，透過濺射法形成30nm至70nm厚的鎢層。
在此，作為使用非單晶半導體層形成的半導體元件的典型例子，示出具有與實施例模式1所示的薄膜電晶體52a及薄膜電晶體52b相同結構的薄膜電晶體105a及薄膜電晶體105b。
另外，在此，作為包括使用非單晶半導體層形成的半導體元件的元件層102，示出用作緩衝層的絕緣層103、用作底層的絕緣層104、薄膜電晶體105a、薄膜電晶體105b、覆蓋薄膜電晶體105a和薄膜電晶體105b的絕緣層106、覆蓋絕緣層106的絕緣層107、中間夾著絕緣層106和絕緣層107連接到薄膜電晶體的半導體層中的源區及汲區的佈線108及佈線109、覆蓋佈線108、佈線109及絕緣層107的一部分的絕緣層111、以及中間夾著絕緣層111連接到佈線109的天線112。
設置用作緩衝層的絕緣層103的目的是：在之後進行的剝離處理中使剝離層101及用作緩衝層103的介面容易進行剝離，或者在之後的剝離處理中防止半導體元件或佈線破裂或損壞。用作緩衝層的絕緣層103透過濺射法、電漿CVD法、塗敷法、印刷法等使用無機化合物以單層或 多層形成。作為無機化合物的典型例子，有氧化矽、氮化矽、氧氮化矽、氮氧化矽等。另外，透過將氮化矽、氮氧化矽、氧氮化矽等用於用作緩衝層的絕緣層103，可以防止水分或如氧氣等氣體從外部進入之後形成的元件層中。用作緩衝層的絕緣層103的厚度較佳的為10nm以上且1000nm以下，更佳的為100nm以上且700nm以下。在此，透過電漿CVD法形成500nm至700nm的氧氮化矽層。
用作底層的絕緣層104可以適當地採用與用作緩衝層的絕緣層103相同的形成方法及材料。而且，也可以以疊層結構形成用作底層的絕緣層104。例如，可以層疊無機化合物，典型地，可以層疊氧化矽、氮氧化矽、以及氧氮化矽來形成。用作底層的絕緣層104的厚度較佳的為10nm以上且200nm以下，更佳的為50nm以上且150nm以下。在此，透過電漿CVD法形成30nm至70nm厚的氮氧化矽層，並且在其上透過電漿CVD法形成80nm至120nm厚的氧氮化矽層。另外，在具有用作緩衝層的絕緣層103的情況下，也可以不特地形成用作底層的絕緣層104。
絕緣層106和絕緣層107用作使薄膜電晶體及佈線絕緣的層間絕緣層。絕緣層106和絕緣層107可以採用與用作緩衝層的絕緣層103相同的形成方法及材料。另外，雖然在此採用了絕緣層106和絕緣層107的疊層結構，但也可以採用單層或兩層以上的疊層結構。在此，作為絕緣層106透過電漿CVD法形成30nm至70nm厚的氧氮化矽層 。另外，作為絕緣層107，透過電漿CVD法形成80nm至120nm厚的氮氧化矽層，然後透過電漿CVD法形成500nm至700nm厚的氧氮化矽層。
佈線108和佈線109可以與實施例模式1所示的佈線57a、佈線57b、佈線58a、佈線58b同樣地形成。在此，在按順序層疊形成80nm至120nm厚的鈦層、250nm至350nm厚的鋁層、以及80nm至120nm厚的鈦層之後，使用透過光微影處理形成的抗蝕劑掩模選擇性地蝕刻它，來形成佈線108及佈線109。
也可以在佈線108和佈線109上設置由氮化矽、氮氧化矽、類金剛石碳、氮化碳等構成的保護層。透過設置保護層，可以抑制水分從外部進入薄膜電晶體中，而可以提高薄膜電晶體及半導體裝置的電特性的可靠性。
透過採用與用作緩衝層的絕緣層103相同的形成方法及材料，形成絕緣層111。另外，絕緣層111是之後形成的天線的底層。由此，絕緣層111的表面較佳的是平坦的。由此，絕緣層111較佳的透過塗敷使用有機溶劑稀釋有機樹脂而成的組成並進行乾燥和焙燒來形成。另外，透過稀釋感光樹脂而成的組成形成絕緣層111，由於處理數目比使用透過現有的光微影處理形成的抗蝕劑掩模進行蝕刻的處理步驟少，因此提高成品率。在此，塗敷用有機溶劑稀釋感光聚醯亞胺樹脂而成的組成並使它乾燥，用光掩模曝光，然後去除未固化部並進行焙燒，來形成絕緣層111。
採用與實施例模式1所示的天線83相同的形成方法及材料，形成天線112。
接著，在天線112上設置在纖維體113中浸滲有機樹脂114而成的結構體115。這種結構體115也稱為預浸布。預浸布具體地說是：在使纖維體浸滲用有機溶劑稀釋矩陣樹脂而成的組成之後，透過進行乾燥使有機溶劑揮發來使矩陣樹脂半固化而成的。結構體115的厚度較佳的為10μm以上且100μm以下，更佳的為10μm以上且30μm以下。透過形成這種厚度的結構體，可以製造薄型且能彎曲的半導體裝置。
接著，加熱結構體115並壓合，使結構體115的有機樹脂114可塑化或固化。另外，在有機樹脂114是可塑性有機樹脂的情況下，透過此後冷卻至室溫來使可塑化了的有機樹脂固化。
透過加熱及壓合，有機樹脂114均勻地展開在元件層102及天線112的表面並固化。其結果，如圖3B所示，有機樹脂114成為浸滲在纖維體113中並且固定在元件層102及天線112的一個表面的有機樹脂121。另外，固定在元件層102及天線112的一個表面的有機樹脂121及纖維體113與實施例模式1同樣地總示為密封層120。在大氣壓下或減壓下進行固定結構體115的處理。
接著，也可以如圖3B所示那樣從密封層120一側用雷射光束122照射密封層120、元件層102、以及剝離層101來形成如圖3C所示的槽123，以便容易進行之後的剝 離處理。作為用來形成槽123而照射的雷射光束，較佳的使用具有構成剝離層101、元件層102或密封層120的層中的任一個吸收的波長的雷射光束，典型地，適當地選擇紫外區域、可視區域或紅外區域的雷射光束來照射。
作為能夠使這種雷射光束振蕩的雷射振蕩器，可以使用如下雷射振蕩器：KrF、ArF、XeCl等的受激準分子雷射振蕩器；He、He－Cd、Ar、He－Ne、HF、CO2 等的氣體雷射振蕩器；在YAG、GdVO4 、YVO4 、YLF、YAlO3 等的結晶中添加有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm而獲得的結晶、玻璃、紅寶石等的固體雷射振蕩器；GaN、GaAs、GaAlAs、InGaAsP等的半導體雷射振蕩器。另外，在固體雷射振蕩器中較佳的適當地使用基波至五次諧波。
接著，如圖3D所示，利用槽123在剝離層101及用作緩衝層的絕緣層103的介面，將具有形成有剝離層101的絕緣表面的基板100和元件層的一部分124以物理方法剝離開。物理方法指的是力學方法或機械方法，就是使某種力學能量(機械能量)變化的方法。該方法典型地是施加機械性力量(例如，用人的手或夾握工具剝下的處理，或者使滾筒轉動而進行分離的處理)。此時，若在密封層120的表面上設置利用光或熱可剝離的黏接薄片，則更容易進行剝離。
另外，也可以將液體滴落到槽123中，使液體浸透在剝離層101及用作緩衝層的絕緣層103的介面，來從剝離層101剝離元件層102。在此情況下，既可以將液體僅滴 落到槽123中，又可以將具有絕緣表面的基板100、元件層102、天線112、以及密封層120整體浸漬在液體中來使液體從槽123浸透到剝離層101及元件層102的介面。
在本實施例模式中，雖然採用了以與緩衝層接觸的方式形成金屬氧化層而作為剝離層，並且以物理方法剝離元件層的一部分124的方法，但不局限於此。可以採用如下方法：作為具有絕緣表面的基板100使用具有透光性的基板，作為剝離層使用包含氫的非晶矽層，從具有絕緣表面的基板100一側用雷射光束照射剝離層101而替代圖3B所示的雷射光束122，使包含在非晶矽層中的氫氣化，來在具有絕緣表面的基板100和剝離層之間進行剝離。
另外，替代圖3B中的用雷射光束122進行照射的工序，可以採用機械研磨具有絕緣表面的基板100來去除有絕緣表面的基板100的方法、或用HF等的溶液溶解具有絕緣表面的基板100來去除有絕緣表面的基板100的方法。在此情況下，也可以不使用剝離層。
另外，還可以採用如下方法：在圖3C中，將NF3 、BrF3 、ClF3 等氟化氣體引入槽123中，利用氟化氣體蝕刻而去除剝離層，從具有絕緣表面的基板100剝離元件層的一部分124。
另外，還可以採用如下方法：在圖3C中，將NF3 、BrF3 、ClF3 等氟化氣體引入槽123中，利用氟化氣體蝕刻而去除剝離層的一部分，然後將黏接構件貼合到有機樹脂121，以物理方法從具有絕緣表面的基板100剝離元件層 的一部分124。
另外，在元件層102包括多個半導體裝置的情況下，還可以將元件層102及密封層斷開，來獲得多個半導體裝置。透過這種處理可以製造多個半導體裝置。
以上述方式，可以製造半導體裝置。另外，還可以在絕緣層103一側也形成密封層。在形成密封層的情況下，與圖1A同樣地在用作緩衝層的絕緣層103上設置結構體，加熱並壓合結構體，使結構體的有機樹脂可塑化或固化。在有機樹脂具有可塑性的情況下，透過此後冷卻至室溫也使可塑化了的有機樹脂固化。其結果，如圖3E所示，可以形成由有機樹脂121構成的密封層125，所述有機樹脂浸滲在纖維體113中且形成在用作緩衝層的絕緣層上。換言之，可以製造在元件層102的兩面設置有密封層120和密封層125的半導體裝置。
另外，在元件層102包括多個半導體裝置的情況下，還可以將元件層102及密封層斷開，來獲得多個半導體裝置。透過這種處理可以製造多個半導體裝置。當斷開時，可以透過切割、劃線、使用具有如剪刀或小刀等刃具的裁切機的方法、或雷射切割法等選擇性地進行斷開。
在本實施例模式所示的半導體裝置中，包括使用非單晶半導體層形成的半導體元件的元件層和纖維體由有機樹脂固定在一起。由於纖維體將局部壓力所產生的壓力分散在纖維的整體，所以不容易受局部性的壓力。由此，構成半導體裝置的佈線和半導體元件不延伸，而半導體裝置不 容易損壞。另外，在元件層上固定有由高強度纖維構成的纖維體，所以元件層在剝離處理中也不容易延伸。換言之，可以抑制形成在元件層的半導體元件和佈線等延伸。由此，可以提高成品率。
另外，透過將元件層的厚度形成得薄，可以使半導體裝置彎曲。由此，可以增加元件層的面積。由此，製造半導體裝置的方法變容易。另外，在該半導體裝置是安裝有天線的RFID的情況下，可以增加天線的尺寸。由此，可以製造通信距離長的RFID。
實施例模式3
在本實施例模式中，使用圖4A至4D說明比實施例模式2所示的半導體裝置更不容易損壞的半導體裝置的製造方法。
如圖4A所示，與實施例模式1同樣地在具有絕緣表面的基板100上形成剝離層101，並且在剝離層101上形成包括使用非單晶半導體層形成的半導體元件的元件層102及天線112。接著，在元件層102及天線112上形成結構體115，並且在結構體115上設置保護膜131。
保護膜131較佳的由高強度材料形成。作為高強度材料的典型例子，有聚乙烯醇樹脂、聚酯樹脂、聚醯胺樹脂、聚乙烯樹脂、芳族聚醯胺樹脂、聚對苯撐苯並雙噁唑樹脂、玻璃樹脂等。
透過使用高強度材料形成保護膜131，與實施例模式 2所示的半導體裝置相比，可以進一步抑制受局部壓力而導致的損壞。具體而言，在結構體115的纖維體113中沒有經線及緯線的籃孔的面積大於受局部壓力的面積的情況下，若對籃孔局部施加負荷，則結構體115的纖維體113不能吸收該壓力，而直接施加到元件層102及天線112。其結果，元件層102及天線112延伸，而半導體元件或佈線損壞。
然而，透過在結構體115上設置由高強度材料形成的保護膜131，由於保護膜131整體吸收局部性的負荷，所以成為受局部壓力而導致的損壞少的半導體裝置。
接著，如圖4B所示，與實施例模式2同樣地加熱並壓合結構體115來形成密封層120。另外，密封層120的有機樹脂121將保護膜131固定在元件層102及天線112上。換言之，密封層120將纖維體113及保護膜131固定在元件層102及天線112上。另外，包含在密封層120中的有機樹脂121被浸滲在纖維體113中。
接著，如圖4C所示，從形成有剝離層101的具有絕緣表面的基板100剝離元件層的一部分124。在此，與實施例模式1相同，在用雷射光束照射元件層102及剝離層101來形成槽之後，在形成在剝離層101及用作緩衝層的絕緣層103的介面的金屬氧化物層以物理方法進行剝離。
之後，如圖4D所示，在用作緩衝的絕緣層103的表面設置結構體，在結構體上設置保護膜，加熱並壓合來將密封層125及保護膜141固定在元件層的一部分124的用 作緩衝層的絕緣層103上。
另外，在圖4A中，在保護膜131是熱可塑性材料的情況下，也可以在元件層102及天線112與結構體115之間設置保護膜131並進行加熱和壓合。另外，在圖4D中，在保護膜141是熱可塑性材料的情況下，也可以在用作緩衝層的絕緣層和密封層125之間設置保護膜141並進行加熱和壓合。在該結構中，也可以利用保護膜及結構體分散因受局部壓力而受到的負荷，而減少損壞。
另外，在元件層102包括多個半導體裝置的情況下，還可以將元件層102及密封層斷開，來獲得多個半導體裝置。透過這種處理可以製造多個半導體裝置。
以上述方式，可以製造受局部壓力而導致的損壞少的半導體裝置。另外，透過將元件層的厚度形成得薄，可以使半導體裝置彎曲。由此，可以增加元件層的面積。由此，可以容易進行製造半導體裝置的製程。另外，在該半導體裝置是安裝有天線的RFID的情況下，可以增加天線的尺寸。由此，可以製造通信距離長的RFID。
實施例模式4
在本實施例模式中，使用圖5A至5C及圖6A至6C說明一種半導體裝置的製造方法，該半導體裝置中將設置在另外的基板上的天線連接到元件層，而在元件層中沒有形成天線。
如圖5A所示，與實施例模式1相同，在具有絕緣表 面的基板100上形成剝離層101，並且在剝離層101上形成包括使用非單晶半導體層形成的半導體元件的元件層151。接著在元件層151上設置在纖維體113中浸滲有機樹脂114而成的結構體。
在此，作為元件層151，如實施例模式1所示，形成用作緩衝層的絕緣層103，在用作緩衝層的絕緣層103上形成用作底層的絕緣層104，在絕緣層104上形成薄膜電晶體105a及薄膜電晶體105b。在薄膜電晶體105a及薄膜電晶體105b上形成絕緣層106及絕緣層107，並且形成中間夾著絕緣層106及絕緣層107連接到薄膜電晶體的半導體層中的源區及汲區的佈線108及佈線109。在佈線108、佈線109和絕緣層107上形成絕緣層111，並且形成中間夾著絕緣層111與佈線109連接的電極板152。
接著，與實施例模式1相同，加熱並壓合設置在元件層151上的結構體，在元件層151的一個表面上形成由有機樹脂121及纖維體113構成的密封層120。
接著，去除密封層120的一部分，使電極板152的一部分露出。在此，用雷射光束從密封層120一側照射電極板152來去除密封層120的一部分。另外，除了該方法以外，還可以使用一般的光微影處理去除密封層120的一部分來使電極板152的一部分露出。
接著，如圖5B所示，在密封層120的開口部形成連接端子161。連接端子161透過印刷法、液滴噴射法等形成。作為連接端子161的材料，可以使用銀(Ag)、金( Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、以及鈦(Ti)等中的任一種以上的金屬粒子；鹵化銀的微粒子；或分散奈米粒子。
接著，剝離形成有剝離層101且具有絕緣表面的基板100及元件層的一部分124。在此，與實施例模式1相同，用雷射光束照射元件層及剝離層101，在元件層151形成槽。接著，在該槽中供應液體，然後在剝離層101及用作緩衝層的絕緣層103的介面以物理方法進行剝離。
之後，如圖6A所示，使用黏接構件174將固定在元件層151上的密封層120和形成有天線172的基板171黏接在一起。此時，使用各向異性導電黏接構件173將形成在元件層151上的連接端子161和天線172電連接。
各向異性導電黏接構件173是包含分散了的導電粒子(粒徑為幾nm至幾十μm)的黏結樹脂，可以舉出環氧樹脂、酚醛樹脂等。另外，導電粒子由選自金、銀、銅、鈀、鎳、碳、以及鉑中的一種元素或多種元素形成。另外，也可以是具有這些元素的多層結構的粒子。而且，還可以是在由樹脂形成的粒子的表面上形成有由選自金、銀、銅、鈀、鎳和鉑中的一種元素或多種元素形成的薄膜的導電粒子。再者，還可以使用CNT(碳奈米管)作為導電粒子。
作為天線172，可以適當地採用與實施例模式1所示的天線83相同的材料及形成方法。
作為形成有天線172的基板171，可以使用膜狀的塑 膠基板，例如聚對苯二甲酸乙二醇酯(PET)、聚醚碸(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龍、聚醚酮酮(PEEK)、聚碸(PSF)、聚醚醯亞胺(PEI)、聚芳酯(PAR)、聚對苯二甲酸丁二醇酯(PBT)等。
接著，如圖6B所示，與實施例模式1相同，在用作緩衝層的絕緣層103的表面上形成結構體，加熱並壓合來在用作緩衝層的絕緣層103上形成密封層125。
接著，如圖6C所示，也可以以密封形成有天線172的基板171、密封層120、元件層151、以及密封層125的方式設置膜175。作為膜，可以使用與形成有天線172的基板171相同的膜。
此外，雖然在本實施例模式中示出了在從剝離層101剝離元件層151之後，將形成有天線172的基板171黏接在位於元件層151上的密封層120的方式，但還可以替代該方式而採用如圖5B所示的方式：在形成連接端子161之後將密封層120和形成有天線172的基板171黏接在一起，同時使用各向異性導電黏接構件將天線172和連接端子161電連接，然後從剝離層101剝離元件層151。而且，還可以如圖6B所示那樣在用作緩衝層的絕緣層上形成密封層125，並且如圖6C所示那樣使用膜175密封形成有天線172的基板171、密封層120、元件層151、以及密封層125。
雖然在上述方式中示出了形成有天線172的基板171 僅黏接在元件層151的一個表面的半導體裝置，但也可以在元件層151的兩面分別黏接形成有天線的基板。用圖7A至7C以下示出其方式。
經過圖5A至5C及圖6A的處理，形成有天線172的基板171和設置在元件層180的一個表面上的密封層120，由黏接構件174黏接在一起。另外，在元件層180的另一方表面上設置密封層125。另外，在元件層180中，在絕緣層107上形成以與連接到薄膜電晶體105a、薄膜電晶體105b的半導體層中的源區及汲區的佈線108相同的方式形成的佈線181。另外，作為佈線181，也可以在絕緣層106上與閘極電極55a及閘極電極55b一起形成佈線。
接著，為了形成連接到佈線181的連接端子，在密封層125及元件層180的一部分形成開口部。在此，從密封層125一側用雷射光束182照射佈線181而形成開口部，以使佈線181的一部分露出。
接著，如圖7B所示，形成連接端子183，以填充開口部。連接端子183可以與連接端子161同樣地形成。
接著，如圖7C所示，將密封層125和形成有天線192的基板191黏接在一起，並且使用各向異性導電黏接構件193將連接端子183及天線192電連接。
透過上述處理，可以在元件層的兩面製造設置有天線的半導體裝置。當將這種結構用於具有對稱結構的天線的半導體裝置如可以接收UHF頻帶的電波的RFID時，可以減少半導體裝置的尺寸，所以是較佳的。
另外，在元件層151及元件層180包括多個半導體裝置的情況下，還可以將元件層151、元件層180、以及密封層斷開，來獲得多個半導體裝置。透過這種處理可以製造多個半導體裝置。
在本實施例模式所示的半導體裝置中，包括使用非單晶半導體層形成的半導體元件的元件層和纖維體由有機樹脂固定在一起。由於纖維體將局部壓力所產生的壓力分散在纖維的整體，所以不容易受局部性的壓力。由此，構成半導體裝置的佈線和半導體元件不延伸，而半導體裝置不容易損壞。另外，在元件層上固定有由高強度纖維構成的纖維體，所以元件層在剝離處理中也不容易延伸。換言之，可以抑制形成在元件層中的半導體元件和佈線等延伸。由此，可以提高成品率。
另外，透過將元件層的厚度形成得薄，可以使半導體裝置彎曲。由此，可以增加元件層的面積。由此，當將外部天線連接到元件基板時可以增加連接面積，而可以容易進行製造半導體裝置的方法。另外，在該半導體裝置是安裝有天線的RFID的情況下，可以增加天線的尺寸。由此，可以製造通信距離長的RFID。
實施例模式5
在本實施例模式中，用圖10A和10B說明一種半導體裝置，在該半導體裝置中，實施例模式1至4所示的包括使用非單晶半導體層形成的半導體元件的元件層連接到印 刷基板。
圖10A示出本實施例模式的半導體裝置250的立體圖。在半導體裝置250中，在撓性印刷基板上設置有包括實施例模式1至4所示的使用非單晶半導體層形成的半導體元件的元件層。例如，在由聚酯、聚醯亞胺等形成的底膜251上設置有由銅、金、銀、鋁等形成的佈線252。另外，在佈線252上中間夾著絕緣層設置有包括實施例模式1至4所示的使用非單晶半導體層形成的半導體元件的元件層及密封層的疊層體253a、疊層體253b。另外，佈線252及疊層體253a、疊層體253b透過形成在密封層的接觸孔中的連接端子連接。底膜251、佈線252、以及疊層體253a、疊層體253b被保護膜254覆蓋。另外，在半導體裝置250的端部，保護膜254的一部分被切除，而連接器等的外部電路和佈線252露出。
透過將元件層中間夾著密封層設置在佈線上並且進行加熱和壓合，可以將元件層固定在佈線及基極基板上。
另外，雖然在此示出了具有單層的佈線252的半導體裝置，但還可以替代單層而採用多層佈線結構。另外，也可以使用多個佈線夾住疊層體253a、疊層體253b。透過像這樣採用多層的佈線，可以提高安裝密度。
圖10B示出本實施例模式的半導體裝置260的橫截面圖。在半導體裝置260中，在印刷基板上設置有包括實施例模式1至4所示的使用非單晶半導體層形成的半導體元件的元件層。例如，在核心層261的一個表面上設置有包 括實施例模式1至4所示的使用非單晶半導體層形成的半導體元件的元件層262。另外，核心層261和包括實施例模式1至4所示的使用非單晶半導體層形成的半導體元件的元件層262所包括的半導體元件或佈線由貫通密封層263的通孔264連接。
另外，在元件層262上設置積層265。形成在核心層261、元件層262中的半導體元件及佈線等，透過形成在積層265的有機樹脂層266中的通孔267與形成在半導體裝置260表面上的導體圖形268連接。
另外，在核心層261的另一個表面上設置積層269。
另外，也可以在半導體裝置260上使用導電膏或引線等安裝構件272安裝如電容器、線圈、電阻器、二極體等的晶片271。
在本實施例模式的半導體裝置中，在印刷基板上具有包括使用非單晶半導體層形成的半導體元件的層。另外，透過利用使用了纖維體而成的預浸布來在印刷基板中設置元件層。由此，因為纖維體分散壓力，所以即使受局部壓力(點壓、線壓等)也可以減少由於安裝處理和彎曲導致的損壞。另外，可以實現高整合化。
實施例模式6
在本實施例模式中示出製造包括可以減少由於受局部壓力(點壓、線壓等)而導致的損壞的導電層的基板的例子。
在此，將包括天線的基板作為包括導電層的基板的例子，以下示出其製造方法。
首先，如圖11A所示，與實施例模式1同樣地在具有絕緣表面的基板100上形成剝離層101，在剝離層101上形成用作緩衝層的絕緣層103，並且在絕緣層103上形成用作天線的導電層904。
用作天線的導電層904可以適當地採用與實施例模式1所示的天線83相同的材料及製造方法。
接著，與實施例模式2至4同樣地在導電層904上，設置在纖維體113中浸滲有機樹脂114而成的結構體115。
接著，加熱且壓合結構體115，如圖11B所示，在導電層904及絕緣層103的一個表面上形成包含浸滲在纖維體113中的有機樹脂121而成的密封層120。另外，與實施例模式1同樣，將固定在導電層904及絕緣層103的一個表面的有機樹脂121及纖維體113總稱為密封層120。在大氣壓下或減壓下進行壓合結構體115的工處理。在此，絕緣層103及密封層120是疊層體126。
接著，如圖11C所示那樣進行與實施例模式2至實施例模式4相同的剝離，來將絕緣層103從具有絕緣表面的基板100分離。
接著，去除絕緣層103或密封層120的一部分，來使導電層904的一部分露出。接著，如圖11D所示，形成連接到導電層904的連接端子905a及連接端子905b。可以 與實施例模式4所示的連接端子161同樣地形成連接端子905a及連接端子905b。另外，也可以去除密封層120的一部分來形成連接端子905a及連接端子905b，而替代去除絕緣層103的一部分來形成連接端子905a及連接端子905b。
透過以上處理，可以製造具有用作天線的導電層的基板。另外，可以透過將元件基板連接到該天線來製造RFID。以下示出其方法。
如圖11E所示，在絕緣層103上佈置元件基板907。透過使用各向異性導電材料進行壓合，實現元件基板的端子部和導電層904之間的電導通。
另外，在疊層體126中形成有用作天線的導電層的情況下，也可以將所述疊層體斷開而形成具有用作天線的導電層904的多個疊層體，然後將元件基板連接到所述導電層904上。
另外，雖然在圖11E中示出設置了其面積小於絕緣層103的元件基板907，但沒有特別的限制，既可以設置其面積與絕緣層103實質上相等的元件基板，又可以設置其面積大於絕緣層103的元件基板。
透過以上處理，完成用作IC標簽的半導體裝置。另外，可以製造受局部壓力而導致的損壞少的半導體裝置。
另外，最後，還可以以覆蓋元件基板907的方式，將在纖維體中浸滲有有機樹脂而成的結構體固定到絕緣層103上，以保護元件基板907。
實施例模式7
在本實施例模式中示出本發明的半導體裝置的結構及應用例子。在此，作為半導體裝置的典型例子，對於RFID及儲存裝置進行說明。
首先，對於本發明的半導體裝置中的一種的RFID 501的電路結構例進行說明。圖12示出RFID 501的電路方塊圖。
圖12的RFID 501的規格，以國際標準規格的ISO 15693為準，是附近型RFID，其通信資訊頻率為13.56MHz。另外，接收僅對應於讀取資料的指令，而發送的資料傳送比大約為13kHz並且資料編碼形式為曼徹斯特代碼。
RFID 501的電路部412實質上由電源部460和信號處理部461構成。電源部460具有整流電路462和儲存電容器463。另外，還可以在電源部460中，設置用來當從天線411接收的電力過多時保護內部電路的保護電路部(也稱為限制電路部)和用來控制是否使保護電路部工作的保護電路控制電路部。透過設置該電路部，可以防止在RFID與通信器之間的通信距離極短的情況等下由於RFID接收大電力而產生的問題，而可以提高RFID的可靠性。換言之，可以使RFID正常地工作，而不導致RFID內部的元件的退化和RFID本身的損壞。
另外，在此，通信器只要具有以無線通信方式與 RFID進行資訊收發的單元即可，例如舉出讀取資訊的讀取器、具有讀取功能及寫入功能的讀取/寫入器等。另外，通信器還包括具有讀取功能和寫入功能中之一或兩者的行動電話或電腦等。
整流電路462使天線411所接收的載波整流來產生直流電壓。儲存電容器462使在整流電路462中產生的直流電壓平滑。在電源部460中產生的直流電壓作為電源電壓被供應給信號處理部461的各個電路中。
信號處理部461具有解調電路464、時鐘產生/校正電路465、識別/判斷電路466、記憶控制器467、掩模ROM468、編碼電路469、以及調制電路470。
解調電路464是解調天線所接收的信號的電路。在解調電路464解調的接收信號被輸入到時鐘產生/校正電路465和識別/判斷電路466。
時鐘產生/校正電路465具有產生信號處理部461的工作所需的時鐘信號並校正該時鐘信號的功能。例如，時鐘產生/校正電路465具有電壓控制振蕩電路(以下稱為VCO電路)，透過以來自VCO電路的輸出為回波信號來進行與被供應的信號的相位比較，以使被供應的信號和回波信號成為一定的相位而應用負反饋調節輸出信號。
識別/判斷電路466識別且判斷命令碼。識別/判斷電路466所識別且判斷的命令碼是框結束信號(EOF)、框開始信號(SOF)、標記、指令碼、掩模長度、掩模值等。另外，識別/判斷電路466還具有識別發送錯誤的迴圈 冗餘校驗(CRC)功能。
記憶控制器467基於在識別/判斷電路466中被處理的信號，從掩模ROM讀取資料。另外，掩模ROM 468儲存有ID等。透過安裝掩模ROM 468，構成不能轉移和竄改的專用讀取的RFID 501。可以透過將這種專用讀取的RFID 501抄入紙中，提供防止偽造的紙。
編碼電路469將記憶控制器467從掩模ROM 468讀取的資料編碼。被編碼的資料在調制電路470調制。在調制電路470調制的資料作為載波從天線411發送。
接著，示出RFID的使用例子。本發明的RFID可以用於任何紙介質及膜介質。特別地，本發明的RFID可以用於需要防止偽造的任何紙介質。例如為紙幣、戶籍謄本、居民卡、護照、駕駛執照、身份證、會員證、鑒定書、診察券、月票、票據、支票、貨票、提單、倉庫證券、股票、債券、商品券、券、抵押證券等。
另外，透過實施本發明，可以使紙介質及膜介質具有紙介質上視覺所示的資訊以上的很多資訊，因此，透過將本發明的RFID應用到商品簽條等，可以實現商品管理的電子系統化或防止商品的盜竊。以下，用圖13A至13E說明根據本發明的紙的使用例子。
圖13A是使用了具有本發明的RFID 501的紙的無記名債券類511的一例。無記名債券類511包括郵票、票、券、入場券、購買券、書籍券、文具券、啤酒券、米券、各種禮物券、各種服務券等，然而當然不局限於這些。另 外，圖13B是使用了具有本發明的RFID 501的紙的證書類512(例如，居民卡或戶籍謄本)的一例。
圖13C是將本發明的RFID應用到簽條的一例。在簽條襯紙(剝離紙)513上形成有具有本發明的RFID 501的紙構成的簽條(ID簽條)514。簽條514被收納在容器515內。在簽條514上印刷有表示與商品或服務有關的資訊(商品名、牌子、商標、商標權人、銷售人、製造人等)。由於RFID 501儲存有其商品(或商品的種類)的固有ID號碼，因此可以容易地發現違法行為如偽造、侵犯知識產權如商標權及專利權等、不正當競爭等的行為。可以預先向RFID 501內輸入在商品的容器或簽條上記不完的大量資訊，例如，商品的產地、銷售地、品質、原材料、功能、用途、數量、形狀、價格、生產方法、使用方法、生產日期、使用日期、食品保質期限、使用指南、關於商品的知識產權資訊等。據此，客商和消費者可以使用簡單的讀出器來獲取這些資訊。另外，其結構如下：生產者可以容易重寫及擦除等，而客商和消費者不能重寫及消除等。
圖13D示出由鑲有RFID 501的紙或膜構成的標簽516。透過使用鑲有RFID 501的紙或膜製造標簽516，可以製造比使用了塑膠框體的現有的ID標簽低廉的標簽。圖13E是將本發明的RFID用於書皮的書籍517，其書皮中鑲有RFID 501。
透過在商品上附加使用了作為本發明的半導體裝置的 一例的RFID的簽條514或標簽516，可以容易地管理商品。例如，在商品被偷盜的情況下，可以透過跟蹤商品的去處而迅速找出犯人。如此，透過使用本發明的RFID作為ID標簽，可以進行商品的履歷管理或跟蹤查詢，例如掌握該商品的原材料和原產地、製造及加工、流通、出售等。換言之，可以實現商品可追溯性。另外，透過使用本發明，可以以比傳統低成本實現商品可追溯性管理系統。
另外，作為本發明的半導體裝置的一例的RFID，不容易受局部壓力而損壞。因此，具有作為本發明的半導體裝置的一例的RFID的紙介質及膜介質當進行貼合和設置等處理時可以彎曲，從而提高處理效率。另外，由於可以用書寫工具在具有作為本發明的半導體裝置的一例的RFID的紙介質及膜介質上寫上資訊，所以其用途很廣泛。
接著，以下示出作為本發明的半導體裝置的一個方式的儲存裝置的結構。在此，使用非易失性儲存裝置作為儲存裝置的典型例子來說明。
圖14示出非易失性半導體儲存裝置的電路方塊圖的一例。在非易失性半導體儲存裝置中，在相同的元件基板上形成有記憶體單元陣列552和週邊電路554。記憶體單元陣列552具有如實施例模式1所示的非易失性記憶元件。週邊電路554的結構為如下。
在記憶體單元陣列552的周圍，設置有用於選擇字線的列解碼器562和用於選擇位線的行解碼器564。位址透 過位址緩衝器556傳送到控制電路558，並且內部列位址信號及內部行位址信號分別轉送到列解碼器562及行解碼器564。
當進行資料的寫入以及擦除時，使用使電源電位升壓的電位。因此，設置由控制電路558根據工作模式而控制的升壓電路560。升壓電路560的輸出經過列解碼器562或行解碼器564供給到字線或位線。從行解碼器564輸出的資料輸入到感應放大器566。由感應放大器566讀取的資料保持在資料緩衝器568中，然後由於控制電路558的控制，對資料進行隨機存取，並且經過資料輸入/輸出緩衝器570輸出。寫入資料經過資料輸入/輸出緩衝器570暫時保持在資料緩衝器568中，而且由於控制電路558的控制，被轉送到行解碼器564。
如此，在非易失性半導體儲存裝置的記憶體單元陣列552中，需要使用與電源電位不同的電位。由此，較佳的至少使記憶體單元陣列552和週邊電路554之間電絕緣分離。在此情況下，透過使用形成在絕緣表面上的非單晶半導體層形成非易失性記憶體元件及週邊電路的電晶體，可以容易地進行絕緣分離。因此，可以減少不正常工作且製作低耗電量的非易失性半導體儲存裝置。
實施例模式8
在本實施例模式中，以下示出使用了本發明的半導體裝置的電子設備。
作為利用本發明的非易失性半導體儲存裝置的電子設備，可以舉出攝像機或數位相機等影像拍攝裝置、護目鏡型顯示器(頭戴顯示器)、導航系統、音頻再現裝置(汽車身歷聲、音響元件等)、電腦、遊戲機、攜帶型資訊終端(移動電腦、行動電話、攜帶型遊戲機或電子書等)、具有記錄媒體的影像再現裝置(具體地說，能夠播放記錄媒體比如數位通用光碟(DVD)等並且具有能夠顯示其影像的顯示器的裝置)等。圖15A至15E示出這些電子設備的具體例子。
圖15A和15B示出一種數位相機。圖15B為示出圖15A的背面的圖。該數位相機包括框體2111、顯示部2112、鏡頭2113、操作鍵2114、以及快門按鈕2115等。在框體2111中安裝有具有儲存裝置、MPU、影像感測器等的功能的本發明的半導體裝置2116。
此外，圖15C示出一種行動電話，其為移動終端的一個典型例子。該行動電話包括框體2121、顯示部2122、以及操作鍵2123等。另外，該行動電話還安裝有具有儲存裝置、MPU、影像感測器等的功能的本發明的半導體裝置2125。
此外，圖15D示出數位音響設備，其為音頻元件的一個典型例子。圖15D所示的數位音響設備包括主體2130；顯示部2131；具有儲存裝置、MPU、影像感測器等的功能的本發明的半導體裝置2132；操作部2133；以及耳機2134等。
另外，圖15E示出電子書(也稱為電子紙)。該電子書包括主體2141；顯示部2142；操作鍵2143；以及具有儲存裝置、MPU、影像感測器等的功能的本發明的半導體裝置2144。另外，該電子書也可以在主體2141中內部安裝有數據機，並可以具有以無線方式收發資訊的結構。
如上所述，本發明的半導體裝置的應用範圍很廣泛，可以用於其他電子設備。
實施例1
在本實施例中，以下示出在元件層中設置有預浸布的嵌體、將該嵌體嵌入紙中的方法、以及所製造的嵌體的點壓耐性的測定結果。
如圖16A所示，在基板100上形成剝離層101，在剝離層101上形成包括使用非單晶半導體層形成的半導體元件的元件層102及天線112。接著，在元件層102及天線112上設置在纖維體113中浸滲有機樹脂114而成的結構體115。另外，作為元件層102的結構，使用圖3A來說明。
在此，作為基板100使用了由康寧公司製造的剝離基板。剝離層101透過如下處理來形成：使用氬氣體濺射鎢靶來形成50nm厚的鎢層，並且對鎢層的表面進行利用一氧化二氮電漿的處理使鎢層的表面氧化來形成氧化鎢層。
接著，作為用作緩衝層的絕緣層103，透過電漿CVD法形成600nm厚的氧氮化矽層。作為此時的原料氣體，使 用了流量比為12：1200：150：200的SiH4 、H2 、NH3 、以及N2 O。
透過電漿CVD法，在用作緩衝層的絕緣層上按順序形成50nm厚的氮氧化矽層及100nm厚的氧氮化矽層作為用作底層的絕緣層104。作為此時的原料氣體，當形成氧氮化矽層時使用了流量比為15：1200：150：200的SiH4 、H2 、NH3 、以及N2 O，而當形成氮氧化矽層時使用了流量比為1：120的SiH4 及N2 O。
接著，在透過電漿CVD法在絕緣層104上形成非晶矽層之後，以650℃的溫度加熱1分鐘至10分鐘來去除包含在非晶矽層中的氫。接著，用脈衝振蕩的雷射光束照射非晶矽層使非晶矽層結晶來形成晶體矽層。在此的雷射光束的照射條件是如下：頻率為80MHz、YVO4 雷射的二次諧波(波長為532nm)、雷射光束的掃描速度為300cm/sec以上且400cm/sec以下、雷射光束的功率為15W以上且25W以下。
接著，透過光微影處理在晶體矽層上形成抗蝕劑掩模，並且使用該掩模選擇性地蝕刻晶體矽層來形成具有結晶性的半導體層。作為此時的蝕刻氣體，使用了流量比為51：30的CF4 及O2 。之後去除抗蝕劑掩模。
接著，在半導體層上，透過電漿CVD法形成20nm厚的氧氮化矽層作為用作閘極絕緣層的絕緣層。
接著，在用作閘極絕緣層的絕緣層上，使用氬氣體及氮氣體濺射鉭靶來形成30nm厚的氮化鉭層，然後使用氬 氣體濺射鎢靶按順序形成170nm厚的鎢層。接著,在使用透過光微影處理形成的抗蝕劑掩模並且使用流量比為3：3：1的Cl2 、SF6 、O2 進行蝕刻之後，使用流量比為6：1：1：4的Cl2 、sF6 、CF4 、以及O2 進行蝕刻。接著，使用流量比為1：1的Cl2 及SF6 蝕刻氮化鉭層，來形成由30nm厚的氮化鉭層及170nm厚的鎢層層疊而成的閘極電極。
接著，在之後成為p通道型薄膜電晶體的半導體層上透過光微影處理形成抗蝕劑掩模，並且將閘極電極作為掩模對之後成為n通道型薄膜電晶體的半導體層摻雜磷。將此時的磷的雜質濃度設定為1×1019 cm3 至1×1021 cm3 。之後，去除覆蓋p通道型薄膜電晶體的抗蝕劑掩模。
接著，在之後成為n溝道型薄膜電晶體的半導體層上透過光微影處理形成抗蝕劑掩模，並且將閘極電極作為掩模對之後成為p通道型薄膜電晶體的半導體層摻雜硼。將此時的硼的雜質濃度設定為1×1019 cm3 至1×1021 cm3 。之後，去除覆蓋n通道型薄膜電晶體的抗蝕劑掩模。
接著，在閘極電極及用作閘極絕緣層的絕緣層上形成絕緣層106及絕緣層107，作為層間絕緣層。在此，作為絕緣層106，透過電漿CVD法，形成50nm厚的氧氮化矽層。作為此時的原料氣體，使用了流量比為5：80的SiH4 及N2 O。作為絕緣層107，透過電漿CVD法按順序形成100nm厚的氮氧化矽層及600nm厚的氧氮化矽層。作為此時的原料氣體，當形成氮氧化矽層時使用了流量比為16： 80：80：150：12的SiH4 、H2 、N2 、NH3 、以及N2 O，而當形成氧氮化矽層時使用了流量比為5：80的SiH4 及N2 O。
接著，在以410℃加熱1個小時進行半導體層的脫氫處理之後，使用透過光微影處理形成的抗蝕劑掩模選擇性地蝕刻絕緣層106及絕緣層107各個的一部分，來使半導體層的源區及汲區露出。之後去除抗蝕劑掩模。
接著，在絕緣層107上按順序使用氬氣體濺射鈦靶形成100nm厚的鈦層，使用氬氣體濺射鋁鈀形成300nm厚的鋁層，並且使用氬氣體濺射鈦靶形成100nm厚的鈦層。接著，使用透過光微影處理形成的抗蝕劑掩模，在使用流量比為7：1的BCl3 及Cl2 進行蝕刻之後使用流量比為15：3的BCl3 及Cl2 進行蝕刻，來形成佈線108及佈線109。之後去除抗蝕劑掩模。
接著，在佈線108、佈線109、以及絕緣層107上塗敷2000nm厚的使用有機溶劑釋放正型感光聚醯亞胺樹脂而成的組分並使它乾燥，接著使它曝光，然後用顯影液去除未固化部並以320℃加熱1個小時來形成絕緣層111。另外，選擇性地曝光聚醯亞胺樹脂，以使佈線109露出。接著，在絕緣層111上，使用氬氣體濺射鈦靶形成100nm厚的鈦層，接著使用氬氣體濺射鋁靶形成700nm厚的鋁層。接著，使用透過光微影處理形成的抗蝕劑掩模，使用流量比為7：1的BCl3 及Cl2 進行蝕刻，然後使用流量比為15：3的BCl3 及Cl2 進行蝕刻來形成天線112。之後去除 抗蝕劑掩模。
接著，在元件層102及天線112上設置35μm厚的作為纖維體使用了E玻璃纖維的結構體115，接著在減壓下以100℃加熱，然後開放大氣壓來施加壓力。之後在電爐中以190℃至210℃加熱1個小時，如圖16B所示那樣在元件層102及天線112形成密封層120。
接著，如圖16B所示，使用從二氧化碳雷射振蕩器振蕩出來的雷射光束122照射剝離層101，如圖16C那樣在元件層102及結構體115中形成槽123。接著，將具有絕緣表面的基板100浸在水中，從剝離層101剝離元件層102。
接著，與結構體115同樣地將30μm厚的結構體設置在剝離層101的剝離表面(具體而言，用作緩衝層的絕緣層103的表面)上，並且加熱及壓合來形成密封層125。另外，在結構體中包括使用了作為高強度纖維的E玻璃的玻璃纖維布。
之後，如圖16D所示，使用從二氧化碳雷射振蕩器振蕩出來的雷射光束211進行照射，如圖16E所示那樣形成多個嵌體221a至221c。此時的嵌體221a至221c的厚度為75μm。
以下，示出測定了此時的嵌體221a至221c的點壓耐性的結果。
作為此時的測定裝置使用壓縮試驗機，透過以固定速度將壓頭向下移動並且當對嵌體施加設定負荷時將壓頭向 上移動，來測定嵌體的狀態。此時使用的壓頭的先端為曲線狀，先端的曲線的曲率半徑為0.5mm。在對嵌體221a至221c施加3MPa的壓力的情況下，嵌體被損壞的比率為0%。另外，在對嵌體221a至221c施加6MPa的壓力的情況下，嵌體被損壞的比率為25%。
另外，作為比較例子，對透過如下處理製造的嵌體進行相同的點壓耐性試驗：透過相同的處理形成元件層102及天線112，在該元件層102及天線112上形成大約10μm厚的環氧層，分別在環氧層表面及元件層表面上使用4μm厚的丙烯酸黏合劑固定6μm厚的PET膜。在對嵌體221a至221c施加3MPa的壓力的情況下，嵌體被損壞的比率為0%。另外，在對嵌體221a至221c施加6MPa的壓力的情況下，嵌體被損壞的比率為10%。
從上述可知：如本發明所示的半導體裝置那樣在元件層的表面固定纖維體而成的嵌體(半導體裝置)的點壓耐性提高，而可以降低受點壓而導致的損壞。
接著，透過將該嵌體嵌入紙中，可以形成包括半導體裝置的紙。具體而言，透過將其中溶解紙的紙漿稀溶液進入底部開口部設置有網的管形材料投入部並且使材料投入部中減壓，紙纖維纏上網中來形成濕式紙。將該濕式紙從網分離開，並且使用厚紙夾住而施加壓力，來使其厚度均勻。接著，在使厚度均勻的濕式紙222上佈置嵌體221a至221c，透過與濕式紙222相同的處理形成濕式紙223。之後，透過使用乾燥器蒸發包含在濕式紙222及濕式紙 223中的水分，如圖16G所示，可以形成包括嵌體221a至221c的紙231及紙232。
之後，透過將紙231及紙232切斷成適當的尺寸，可以製造包括嵌體的紙，即被紙夾住的半導體裝置241。
50‧‧‧半導體裝置
51‧‧‧元件層
52a、52b‧‧‧薄膜電晶體
113‧‧‧纖維體
114‧‧‧有機樹脂
120‧‧‧密封層
60‧‧‧半導體裝置
61‧‧‧元件層
62‧‧‧記憶元件
63‧‧‧浮動閘極電極
70‧‧‧半導體裝置
71‧‧‧元件層
72‧‧‧二極體
80‧‧‧半導體裝置
81‧‧‧元件層
83‧‧‧天線
90‧‧‧半導體裝置
120a、120b‧‧‧密封層
115‧‧‧結構體
113a‧‧‧經線
113b‧‧‧緯線
113c‧‧‧籃孔
40‧‧‧半導體裝置
41‧‧‧元件層
42a、42b‧‧‧黏合劑
43a、43b‧‧‧膜
44‧‧‧局部壓力
53a、53b‧‧‧半導體裝置
54‧‧‧閘極絕緣層
55a、55b‧‧‧閘極電極
57a、57b、58a、58b‧‧‧佈線
64‧‧‧隧道氧化層
65‧‧‧控制絕緣層
63a‧‧‧控制閘極電極
22‧‧‧第二絕緣層
73‧‧‧受光部
74‧‧‧第二電極
100‧‧‧基板
101‧‧‧剝離層
102‧‧‧元件層
112‧‧‧天線
105a、105b‧‧‧薄膜電晶體
103‧‧‧絕緣層
104‧‧‧絕緣層
106‧‧‧絕緣層
107‧‧‧絕緣層
108‧‧‧佈線
109‧‧‧佈線
111‧‧‧絕緣層
121‧‧‧有機樹脂
120‧‧‧密封層
122‧‧‧雷射光束
123‧‧‧槽
124‧‧‧部份
125‧‧‧密封層
131‧‧‧保護膜
141‧‧‧保護膜
151‧‧‧元件層
152‧‧‧電極板
161‧‧‧連接端子
171‧‧‧基板
172‧‧‧天線
173‧‧‧各向異性導電黏接構件
174‧‧‧黏接構件
175‧‧‧膜
180‧‧‧元件層
181‧‧‧佈線
182‧‧‧電射光束
183‧‧‧連接端子
191‧‧‧基板
192‧‧‧天線
250‧‧‧半導體裝置
251‧‧‧底膜
252‧‧‧佈線
253a、253b‧‧‧疊層體
254‧‧‧保護膜
260‧‧‧半導體裝置
261‧‧‧核心層
262‧‧‧元件層
263‧‧‧密封層
264‧‧‧通孔
265‧‧‧積層
266‧‧‧有機樹脂層
267‧‧‧通孔
268‧‧‧導電圖形
269‧‧‧積層
271‧‧‧晶片
272‧‧‧安裝構件
904‧‧‧導電層
905a、905b‧‧‧連接端子
907‧‧‧元件基板
126‧‧‧疊層體
501‧‧‧RFID
412‧‧‧電路部
460‧‧‧電源部
461‧‧‧信號處理部
462‧‧‧整流電路
463‧‧‧儲存電容器
411‧‧‧天線
464‧‧‧解調電路
465‧‧‧時鐘產生/校正電路
466‧‧‧識別/判斷電路
467‧‧‧記憶控制器
468‧‧‧掩模ROM
469‧‧‧編碼電路
470‧‧‧調制電路
511‧‧‧無記名債券類
512‧‧‧證書類
513‧‧‧簽條襯紙
514‧‧‧簽條
515‧‧‧容器
516‧‧‧標簽
517‧‧‧書籍
552‧‧‧記憶單元陣列
554‧‧‧週邊電路
562‧‧‧列解碼器
564‧‧‧行解碼器
558‧‧‧控制電路
556‧‧‧位址緩衝器
560‧‧‧升壓電路
566‧‧‧感應放大器
568‧‧‧資料緩衝器
570‧‧‧資料輸入/輸出緩衝器
2111‧‧‧框體
2112‧‧‧顯示部
2113‧‧‧鏡頭
2114‧‧‧操作鍵
2115‧‧‧快門
2121‧‧‧框體
2122‧‧‧顯示部
2123‧‧‧操作鍵
2125‧‧‧半導體裝置
2116‧‧‧半導體裝置
2130‧‧‧主體
2131‧‧‧顯示部
2132‧‧‧半導體裝置
2133‧‧‧操作部
2134‧‧‧耳機
2141‧‧‧主機
2142‧‧‧顯示部
2143‧‧‧操作鍵
2144‧‧‧半導體裝置
211‧‧‧雷射光束
211a－221c‧‧‧嵌體
222‧‧‧溼式紙
223‧‧‧溼式紙
231‧‧‧紙
232‧‧‧紙
241‧‧‧半導體裝置
圖1A至1E是說明本發明的半導體裝置的橫截面圖；圖2A至2D是說明本發明的半導體裝置的製造方法的橫截面圖；圖3A至3E是說明本發明的半導體裝置的製造方法的橫截面圖；圖4A至4D是說明本發明的半導體裝置的製造方法的橫截面圖；圖5A至5C是說明本發明的半導體裝置的製造方法的橫截面圖；圖6A至6C是說明本發明的半導體裝置的製造方法的橫截面圖；圖7A至7C是說明本發明的半導體裝置的製造方法的橫截面圖；圖8A和8B是說明能應用到本發明的纖維體的俯視圖；圖9A至9D是說明能應用到本發明的天線的俯視圖；圖10A和10B是說明本發明的半導體裝置的立體圖及 橫截面圖；圖11A至11E是說明本發明的半導體裝置的製造方法的橫截面圖及立體圖；圖12是說明本發明的半導體裝置的圖；圖13A至13E是說明本發明的半導體裝置的應用例子的立體圖；圖14是說明本發明的半導體裝置的圖；圖15A至15E是說明能應用本發明的半導體裝置的電子設備的圖；和圖16A至16H是說明本發明的半導體裝置的製造方法的橫截面圖。
50‧‧‧半導體裝置
51‧‧‧元件層
52a、52b‧‧‧薄膜電晶體
53a、53b‧‧‧半導體裝置
54‧‧‧閘極絕緣層
55a、55b‧‧‧閘極電極
56‧‧‧絕緣層
57a、57b、58a、58b‧‧‧佈線
113‧‧‧纖維體
114‧‧‧有機樹脂
120‧‧‧密封層

Claims (22)

  1. 一種半導體裝置，包含：元件層，其包括一非單晶半導體層，和其中一主動元件由該非單晶半導體層形成並且被一絕緣層覆蓋；以及包含預浸布的密封層，於該預浸布中，一纖維體浸滲有有機樹脂，其中該密封層被固定在該元件層的至少一個表面上。
  2. 一種半導體裝置，包含：元件層，其包括非單晶半導體層，和其中一主動元件由該非單晶半導體層形成並且被一絕緣層覆蓋；以及包含預浸布的密封層，於該預浸布中，在一纖維體中浸滲有一有機樹脂，該纖維體透過編織捆多個單線來形成的多數經線及多數緯線而成，其中，該密封層被固定在該元件層的至少一個表面上。
  3. 如申請專利範圍第1或2項的半導體裝置，其中該元件層的厚度大於或等於1μm和小於或等於10μm，該密封層的厚度大於或等於10μm和小於或等於100μm。
  4. 如申請專利範圍第1或2項的半導體裝置，其中該纖維體由聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、芳族聚醯胺纖維、聚對苯撐苯並雙噁唑纖維、玻璃纖維、或碳素纖維形成。
  5. 如申請專利範圍第1或2項的半導體裝置，其中該有機樹脂包含熱固化樹脂或熱可塑性樹脂。
  6. 如申請專利範圍第5項的半導體裝置，其中該熱固化樹脂是環氧樹脂、不飽和聚酯樹脂、聚醯亞胺樹脂、雙馬來醯亞胺三嗪樹脂或氰酸酯樹脂。
  7. 如申請專利範圍第5項的半導體裝置，其中該熱可塑性樹脂是聚苯醚樹脂、聚醚醯亞胺樹脂或氟樹脂。
  8. 如申請專利範圍第1或2項的半導體裝置，其中該主動元件是薄膜電晶體、非易失性記憶元件、以及二極體中的一種或多種。
  9. 如申請專利範圍第1或2項的半導體裝置，其中在該元件層和該密封層之間形成電連接到該元件層的該主動元件的一天線。
  10. 如申請專利範圍第2項的半導體裝置，其中該纖維體覆蓋該元件層的該等表面之一的整個表面。
  11. 如申請專利範圍第2項的半導體裝置，其中在該多個經線之間的距離和在該多個緯線之間的距離各自是大於或等於0.01mm和小於或等於0.2mm。
  12. 如申請專利範圍第1或2項的半導體裝置，還包含固定在該元件層的另一個表面上的一密封層。
  13. 一種半導體裝置的製造方法，包含：在具有一絕緣表面的一基板上形成一剝離層；在該剝離層上使用非單晶半導體層形成元件層，該元件層包括一主動元件及覆蓋該主動元件的一絕緣層；透過將在一纖維體中浸滲有一有機樹脂而成的結構體設置在該元件層上之後進行加熱並壓合，在該元件層上形 成包含預浸布的密封層，該預浸布包含該纖維體及浸滲在該纖維體中的該有機樹脂；以及從該剝離層剝離該元件層。
  14. 一種半導體裝置的製造方法，包含：在具有一絕緣表面的一基板上形成一剝離層；在該剝離層上使用非單晶半導體層形成元件層，該元件層包括一主動元件及覆蓋該主動元件的一絕緣層；透過將在纖維體中浸滲有有機樹脂而成的第一結構體設置在該元件層上之後進行加熱並壓合，在該元件層的表面之一上形成包含第一預浸布的第一密封層，該第一預浸布包含纖維體及浸滲在該纖維體中的有機樹脂；從該剝離層剝離該元件層；以及透過將在纖維體中浸滲有有機樹脂而成的第二結構體設置在該元件層上之後進行加熱並壓合，以在該元件層的相反表面上形成包含第二預浸布的第二密封層，該第二預浸布包含纖維體及浸滲在該纖維體中的有機樹脂。
  15. 如申請專利範圍第13或14項的半導體裝置的製造方法，其中一天線包括在該元件層中。
  16. 一種半導體裝置的製造方法，包含：在具有一絕緣表面的一基板上形成一剝離層；在該剝離層上使用非單晶半導體層形成元件層，該元件層包括一主動元件、覆蓋該主動元件的一絕緣層、以及一佈線；透過將在纖維體中浸滲有有機樹脂而成的結構體設置 在該元件層上之後進行加熱並壓合，在該元件層上形成包含預浸布的密封層，該預浸布包含纖維體及浸滲在該纖維體中的有機樹脂；透過去除該密封層的一部分來形成連接到該佈線的一連接端子；從該剝離層剝離該元件層；以及將具有一天線的一基板貼合到該密封層，並且將該連接端子及該天線電連接。
  17. 一種半導體裝置的製造方法，包含：在具有一絕緣表面的一基板上形成一剝離層；在該剝離層上使用非單晶半導體層形成一元件層，該元件層包括一主動元件、覆蓋該主動元件的一絕緣層、以及一佈線；透過將在纖維體中浸滲有有機樹脂而成的結構體設置在該元件層上之後進行加熱並壓合，在該元件層的表面之一上形成包含第一預浸布的第一密封層，該第一密封層包含纖維體及浸滲在該纖維體中的有機樹脂；透過去除該第一密封層的一部分來形成連接到該佈線的一連接端子；從該剝離層剝離該元件層；將包括天線的基板貼合到該第一密封層，並且將該連接端子及該天線電連接；以及透過將在纖維體中浸滲有有機樹脂而成的第二結構體設置在該元件層上之後進行加熱並壓合，在該元件層的相 反表面上形成包含第二預浸布的第二密封層，該第二預浸布包含纖維體及浸滲在該纖維體中的有機樹脂。
  18. 一種半導體裝置的製造方法，包含：在具有一絕緣表面的一基板上形成一剝離層；在該剝離層上使用非單晶半導體層形成一元件層，該元件層包括一主動元件、覆蓋該主動元件的一絕緣層、第一佈線、以及第二佈線；透過將在纖維體中浸滲有有機樹脂而成的第一結構體設置在該元件層上之後進行加熱並壓合，在該元件層的表面之一上形成包含第一預浸布的第一密封層，該第一預浸布包含纖維體及浸滲在該纖維體中的有機樹脂；透過去除該第一密封層的一部分來形成連接到該第一佈線的第一連接端子；從該剝離層剝離該元件層；將包括第一天線的一基板貼合到該第一密封層，並且將該第一連接端子及該第一天線電連接；以及透過將在纖維體中浸滲有有機樹脂而成的第二結構體設置在該元件層上之後進行加熱並壓合，在該元件層的相反表面上形成包含第二預浸布的第二密封層，該第二預浸布包含纖維體及浸滲在該纖維體中的有機樹脂；透過去除該第二密封層的一部分來形成連接到該第二佈線的第二連接端子；以及將包括第二天線的一基板貼合到該第二密封層，並且將該第二連接端子及該第二天線電連接。
  19. 如申請專利範圍第13、14、16、17、和18項中任一項的半導體裝置的製造方法，其中使用非單晶半導體層形成的該主動元件是薄膜電晶體、非易失性記憶元件、以及二極體中的一種或多種。
  20. 如申請專利範圍第14、17、和18項中任一項的半導體裝置的製造方法，其中包括在該第一結構體中的該纖維體為織物，以及包括在該第二結構體中的該纖維體為織物。
  21. 如申請專利範圍第13或16項的半導體裝置的製造方法，還包含：在該結構體上形成保護膜。
  22. 如申請專利範圍第13或16項的半導體裝置的製造方法，還包含：在將該元件層從該剝離層剝離前，以雷射束照射該結構體、該元件層，以及該剝離層，以形成到達該剝離層的開口。
TW097108344A 2007-03-13 2008-03-10 半導體裝置和其製造方法 TWI431730B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007064051 2007-03-13

Publications (2)

Publication Number Publication Date
TW200845325A TW200845325A (en) 2008-11-16
TWI431730B true TWI431730B (zh) 2014-03-21

Family

ID=39643900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108344A TWI431730B (zh) 2007-03-13 2008-03-10 半導體裝置和其製造方法

Country Status (6)

Country Link
US (2) US7968427B2 (zh)
EP (1) EP1970951A3 (zh)
JP (8) JP4519924B2 (zh)
KR (1) KR101448485B1 (zh)
CN (2) CN103258800B (zh)
TW (1) TWI431730B (zh)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8062961B1 (en) * 2008-03-28 2011-11-22 Renesas Electronics Corporation Method for manufacturing a semiconductor device
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
CN102067281B (zh) 2008-04-25 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR101582503B1 (ko) 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009142309A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009148001A1 (en) * 2008-06-06 2009-12-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
WO2010005064A1 (en) 2008-07-10 2010-01-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102160179B (zh) 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
CN102460721B (zh) * 2009-06-05 2015-07-01 株式会社半导体能源研究所 光电转换装置及其制造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
FR2951866B1 (fr) * 2009-10-27 2011-11-25 Arjowiggins Security Procede de fabrication d'un support integrant un dispositif electronique
US20110303272A1 (en) * 2010-06-09 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric Conversion Device and Manufacturing Method Thereof
FR2963137B1 (fr) * 2010-07-20 2016-02-19 Oberthur Technologies Insert a transpondeur et dispositif comprenant un tel insert
DE102011108286A1 (de) * 2010-09-13 2012-04-26 Siemens Aktiengesellschaft Flexible Transponderanordnung
WO2012049824A1 (ja) * 2010-10-13 2012-04-19 シャープ株式会社 薄膜トランジスタ基板及びそれを用いた表示装置
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
TW201314389A (zh) * 2011-09-29 2013-04-01 Wistron Corp 感光性間隙物及液晶顯示器的製作方法與陣列基板
DE102011121034B4 (de) * 2011-12-14 2013-11-07 Oechsler Ag Gehäuseschale, insbesondere eines tragbaren elektronischen Gerätes wie eines Kommunikationsgerätes, und Gerät mit derartiger Gehäuseschale
US9214353B2 (en) * 2012-02-26 2015-12-15 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
JP5579216B2 (ja) * 2012-03-26 2014-08-27 株式会社東芝 半導体装置及びその製造方法
KR20150083888A (ko) * 2012-11-05 2015-07-20 솔렉셀, 인크. 모노리식 섬 태양 전지 및 모듈용 시스템 및 방법
US9515217B2 (en) 2012-11-05 2016-12-06 Solexel, Inc. Monolithically isled back contact back junction solar cells
US9554465B1 (en) 2013-08-27 2017-01-24 Flextronics Ap, Llc Stretchable conductor design and methods of making
US9937698B2 (en) * 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
CN117881215A (zh) 2013-12-02 2024-04-12 株式会社半导体能源研究所 显示装置及其制造方法
US10015880B1 (en) * 2013-12-09 2018-07-03 Multek Technologies Ltd. Rip stop on flex and rigid flex circuits
CN104951156A (zh) * 2014-03-31 2015-09-30 宸盛光电有限公司 电容式触控装置
CN104200255A (zh) * 2014-08-28 2014-12-10 绵阳市绵州通有限责任公司 一种抗弯折的智能公交卡壳体结构
US10083923B2 (en) * 2015-09-21 2018-09-25 Intel Corporation Platform with thermally stable wireless interconnects
KR102364708B1 (ko) * 2017-07-12 2022-02-21 삼성디스플레이 주식회사 표시 장치의 제조 방법
US20190221529A1 (en) * 2018-01-12 2019-07-18 Intel Corporation On-package integrated stiffener antenna
TWI766408B (zh) * 2020-10-28 2022-06-01 英屬維京群島商恒聖智能系統整合股份有限公司 一種以織物特徵驗證產品真偽及建立授權品資料的方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032210D1 (de) * 1989-01-25 1998-05-07 Asahi Chemical Ind Vorimprägnierte kompositgiessformen und herstellung einer kompositgiessform
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
US5298455A (en) 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
WO1995033246A1 (fr) 1994-05-27 1995-12-07 Ake Gustafson Procede de realisation d'un module electronique et module electronique obtenu selon ce procede
TW371285B (en) * 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JPH10129165A (ja) 1996-03-15 1998-05-19 Hitachi Maxell Ltd 情報担体及びその製造方法
JPH1024686A (ja) * 1996-07-10 1998-01-27 Dainippon Printing Co Ltd Ｉｃモジュールパッケージ及びｉｃカード
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10171954A (ja) * 1996-12-05 1998-06-26 Hitachi Maxell Ltd 非接触式ｉｃカード
JPH10181261A (ja) * 1996-12-20 1998-07-07 Dainippon Printing Co Ltd 非接触ｉｃカード
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2001319211A (ja) * 2000-05-11 2001-11-16 Kyodo Printing Co Ltd Ｉｃカードおよびその製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4060116B2 (ja) * 2001-04-25 2008-03-12 住友ベークライト株式会社 表示素子用プラスチック基板
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7056571B2 (en) * 2002-12-24 2006-06-06 Matsushita Electric Industrial Co., Ltd. Wiring board and its production process
JP4637477B2 (ja) * 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4671600B2 (ja) * 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005229098A (ja) * 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4063225B2 (ja) * 2004-01-21 2008-03-19 ソニー株式会社 液晶表示装置および液晶表示装置の製造方法
JP4761779B2 (ja) * 2004-01-23 2011-08-31 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄカード、ｉｄタグ、及び物品
JP4939757B2 (ja) * 2004-02-04 2012-05-30 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄタグ及びｉｄカード
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
US20050233122A1 (en) * 2004-04-19 2005-10-20 Mikio Nishimura Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
JP4716081B2 (ja) * 2004-04-19 2011-07-06 ソニー株式会社 液晶表示装置の製造方法
JP4912641B2 (ja) * 2004-08-23 2012-04-11 株式会社半導体エネルギー研究所 無線チップの作製方法
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JP5072208B2 (ja) * 2004-09-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
JP5072217B2 (ja) 2004-11-22 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP4882256B2 (ja) * 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5057700B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
JP5057703B2 (ja) 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
JP4832185B2 (ja) * 2005-07-08 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007064051A (ja) 2005-08-30 2007-03-15 Honda Motor Co Ltd 内燃機関の動弁機構支持構造
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
WO2008001703A1 (en) * 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP4402144B2 (ja) * 2006-09-29 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2017157850A (ja) 2017-09-07
CN103258800B (zh) 2017-04-26
US8552418B2 (en) 2013-10-08
TW200845325A (en) 2008-11-16
JP6461227B2 (ja) 2019-01-30
KR20080084668A (ko) 2008-09-19
EP1970951A3 (en) 2009-05-06
JP2022069697A (ja) 2022-05-11
JP2008257710A (ja) 2008-10-23
JP5291666B2 (ja) 2013-09-18
CN101266953B (zh) 2013-05-29
JP4519924B2 (ja) 2010-08-04
US20110233556A1 (en) 2011-09-29
JP6138185B2 (ja) 2017-05-31
JP2013179358A (ja) 2013-09-09
JP2019091900A (ja) 2019-06-13
JP5721777B2 (ja) 2015-05-20
CN101266953A (zh) 2008-09-17
JP2010226127A (ja) 2010-10-07
US7968427B2 (en) 2011-06-28
EP1970951A2 (en) 2008-09-17
CN103258800A (zh) 2013-08-21
JP2015128186A (ja) 2015-07-09
KR101448485B1 (ko) 2014-10-08
US20080224941A1 (en) 2008-09-18
JP2020150277A (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
TWI431730B (zh) 半導體裝置和其製造方法
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
KR101545650B1 (ko) 반도체장치
TWI458027B (zh) 半導體裝置及其製造方法
TW200903720A (en) Method for manufacturing semiconductor device
JP2008262547A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees