CN103258800A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103258800A
CN103258800A CN2013101415888A CN201310141588A CN103258800A CN 103258800 A CN103258800 A CN 103258800A CN 2013101415888 A CN2013101415888 A CN 2013101415888A CN 201310141588 A CN201310141588 A CN 201310141588A CN 103258800 A CN103258800 A CN 103258800A
Authority
CN
China
Prior art keywords
layer
semiconductor device
semiconductor
addition
corpus fibrosum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101415888A
Other languages
English (en)
Other versions
CN103258800B (zh
Inventor
杉山荣二
道前芳隆
大谷久
鹤目卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103258800A publication Critical patent/CN103258800A/zh
Application granted granted Critical
Publication of CN103258800B publication Critical patent/CN103258800B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

半导体器件及其制造方法。本发明提供一种即使在从外部局部地施加压力时也不容易损坏的半导体器件。另外，本发明还提供高成品率地制造对于即使受来自外部的局部推压也不损坏的可靠性高的半导体器件的方法。在包括使用非单晶半导体层形成的半导体元件的元件层上设置在有机化合物或无机化合物的高强度纤维中浸渗有机树脂而成的结构体，并且进行加热和压合，来制造固定有在有机化合物或无机化合物的高强度纤维中浸渗有机树脂而成的结构体及元件层的半导体器件。

Description

半导体器件及其制造方法
本申请是申请日为2008年3月12日、申请号为200810086420.0、发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种包括使用非单晶半导体层的半导体元件的半导体器件及其制造方法。
背景技术
近年来，在成品小型化方面，重要的要素是如无线芯片、传感器等各种装置的薄型化，并且其技术或应用范围急速扩展。由于这些薄型化了的各种装置在某种程度上具有柔性，所以可以设置在弯曲物体上来使用。
于是，提出了一种技术，即从衬底剥离包括形成在玻璃衬底上的薄膜晶体管的元件层，将它复制到其他基材如塑料膜等来制造半导体器件。
本申请人提出了专利文献1或专利文献2所记载的剥离及复制技术。专利文献1公开了通过湿法蚀刻去除成为剥离层的氧化硅层来剥离的技术。另外，专利文献2公开了通过干法蚀刻去除成为剥离层的硅层来剥离的技术。
另外，本申请人提出了专利文献3所记载的剥离及复制技术。专利文献3公开了如下技术：当在衬底上形成金属层（Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Ru、Rh、Pd、Os、Ir）并且在其上层叠形成氧化物层时，在金属层和氧化物层的界面形成所述金属层的氧化金属层，并且在后续工序中利用该氧化金属层进行剥离。
另外，专利文献4公开了将尺寸为0.5mm以下的半导体芯片嵌入纸或膜状介质中来改善弯曲性和集中载荷的半导体器件。
[专利文献1]日本特开平8-288522号公报
[专利文献2]日本特开平8-250745号公报
[专利文献3]日本特开2003-174153号公报
[专利文献4]日本特开2005-252853号公报
然而，将天线安装在芯片（片装）的半导体器件，具有如下问题：即若芯片的尺寸小，则天线的尺寸小而通信距离短。另外，在将设置在纸或膜介质的天线连接到芯片来制造半导体器件的情况下，若芯片的尺寸小，则产生连接不良。
据此，可以考虑到为了防止连接不良和通信距离的降低而增加芯片本身的尺寸，然而，若芯片的面积增大，则复制到塑料芯片等而制造的半导体器件受来自外部的局部推压破裂而导致工作不良。例如，当用书写工具在半导体器件表面的塑料片或纸上写上文字时有如下问题：即对半导体器件施加笔压而半导体器件损坏。另外，在使用卷式（roll to roll）法制造半导体器件的情况下有如下问题：即被滚筒夹住的区域受线装压力而半导体器件损坏。
发明内容
本发明鉴于上述问题，提供一种即使受来自外部的局部推压也不容易损坏的半导体器件。另外，还提供一种高成品率地制造即使受来自外部的局部推压也不损坏的可靠性高的半导体器件的方法。
本发明的特征在于：在具有使用非单晶半导体层形成的半导体元件的元件层上，设置在有机化合物或无机化合物的纤维体中浸渗有有机树脂而成的结构体，并且进行加热和压合，来制造固定有在有机化合物或无机化合物的纤维体中浸渗有有机树脂而成的结构体及元件层的半导体器件。
另外，本发明的特征在于：在具有绝缘表面的衬底上形成剥离层，在剥离层上形成具有使用非单晶半导体层形成的半导体元件的元件层，在元件层上设置在有机化合物或无机化合物的纤维体中浸渗有有机树脂而成的结构体，并且进行加热和压合，来在元件层上形成在有机化合物或无机化合物的纤维体中浸渗有有机树脂而成的密封层，然后从剥离层剥离元件层而制造半导体器件。
另外，本发明的半导体器件是包括具有使用非单晶半导体层形成的半导体元件的元件层、以及与元件层接触且缓和局部推压的密封层的半导体器件。另外，有机树脂固定元件层及纤维体，并且浸渗在纤维体中。
另外，本发明的半导体器件是包括具有使用非单晶半导体层形成的半导体元件的元件层、使用有机化合物或无机化合物的纤维的纤维体、以及固定元件层及纤维体的有机树脂的半导体器件。另外，有机树脂固定元件层及纤维体，并且浸渗在纤维体中。
另外，本发明的半导体器件是包括元件层和密封层的半导体器件，所述元件层具有使用非单晶半导体层形成的半导体元件，所述密封层包含使用有机化合物或无机化合物的纤维的纤维体及浸渗在纤维体中的有机树脂。
元件层的厚度优选为1μm以上且10μm以下，更优选为1μm以上且5μm以下，密封层的厚度优选为10μm以上且100μm以下。通过采用这种厚度，可以制造能弯曲的半导体器件。
纤维体是使用有机化合物或无机化合物的高强度纤维而成的织物或无纺织物。高强度纤维具体为拉伸弹性模量高的纤维，或者杨氏模量高的纤维。
另外，作为有机树脂，可以使用热可塑性树脂或热固化树脂。
通过将高强度纤维用于纤维体，即使在局部推压施加到半导体器件时，该压力也分散到纤维体整体而可以防止半导体器件的一部分延伸。换言之，可以防止伴随部分延伸而产生的布线、半导体元件等的损坏。
借助于本发明，可以制造即使受来自外部的局部压力也不容易损坏且可靠性高的半导体器件。
附图说明
图1A至1E是说明本发明的半导体器件的剖视图；
图2A至2D是说明本发明的半导体器件的制造方法的剖视图；
图3A至3E是说明本发明的半导体器件的制造方法的剖视图；
图4A至4D是说明本发明的半导体器件的制造方法的剖视图；
图5A至5C是说明本发明的半导体器件的制造方法的剖视图；
图6A至6C是说明本发明的半导体器件的制造方法的剖视图；
图7A至7C是说明本发明的半导体器件的制造方法的剖视图；
图8A和8B是说明能应用到本发明的纤维体的俯视图；
图9A至9D是说明能应用到本发明的天线的俯视图；
图10A和10B是说明本发明的半导体器件的立体图及剖视图；
图11A至11E是说明本发明的半导体器件的制造方法的剖视图及立体图；
图12是说明本发明的半导体器件的图；
图13A至13E是说明本发明的半导体器件的应用例子的立体图；
图14是说明本发明的半导体器件的图；
图15A至15E是说明能应用本发明的半导体器件的电子设备的图；
图16A至16H是说明本发明的半导体器件的制造方法的剖视图。
具体实施方式
下面，将参照附图说明本发明的实施方式及实施例。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在本实施方式及实施例所记载的内容中。另外，在用于说明实施方式及实施例的所有附图中，使用相同标号来表示相同部分或具有相同功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，使用图1A至1E、图8A和8B、以及图9A至9D示出即使受局部推压（点压、线压等）也不容易损坏且可靠性高的半导体器件。
本实施方式的半导体器件的特征在于：在包括使用非单晶半导体层形成的半导体元件的元件层上，形成有包含有机化合物或无机化合物的纤维体及浸渗在纤维体中的有机树脂的密封层。
作为包含在元件层中的使用非单晶半导体层形成的半导体元件的典型例子，有如薄膜晶体管、二极管、非易失性存储元件等的有源元件；以及如电阻元件、电容元件等的无源元件。另外，作为非单晶半导体层，有晶体半导体层、非晶半导体层、微晶半导体层等。另外，作为半导体，有硅、锗、硅锗化合物等。另外，作为半导体可以使用金属氧化物，典型有氧化锌和锌镓铟的氧化物等。另外，作为半导体可以使用有机半导体材料。元件层的厚度优选为1μm以上且10μm以下，更优选为1μm以上且5μm以下。通过采用这种厚度，可以制造能弯曲的半导体器件。另外，半导体器件的俯视面积为4mm2以上，优选为9mm2以上。
图1A至1E示出了本实施方式的半导体器件的剖视图。
在图1A所示的半导体器件50中，纤维体113由有机树脂114固定在包括薄膜晶体管52a及薄膜晶体管52b的元件层51的一个表面上。在此，将固定在元件层51上的纤维体113及有机树脂114总称为密封层120。另外，以覆盖形成在元件层的半导体元件的方式设置密封层120。作为这种半导体器件50的典型例子，有控制其他装置或对数据进行计算或加工的微处理器（MPU）。MPU包括CPU、主存储器、控制器、接口、I/O端口等，并且它们可以由薄膜晶体管、电阻元件、电容元件、布线等构成。
另外，在图1B所示的半导体器件60中，纤维体113由有机树脂114固定在包括存储元件62及薄膜晶体管52b的元件层61的一个表面上。作为存储元件，有具有浮动栅或电荷存储层的非易失性存储元件、薄膜晶体管及连接到它的电容元件、包括薄膜晶体管及连接到它的铁电层的电容元件、一对电极之间夹有有机化合物层的有机存储元件等。另外，作为包括这种存储元件的半导体器件，有如DRAM（动态随机存取存储器）、SRAM（静态随机存取存储器）、FeRAM（铁电随机存取存储器）、掩模ROM（只读存储器）、EPROM（电可编程只读存储器）、EEPROM（电可擦可编程只读存储器）、闪存等的存储装置。在此，作为存储元件62示出包括浮动栅极63的非易失性存储元件。
另外，在图1C所示的半导体器件70中，纤维体113由有机树脂114固定在包括二极管72及薄膜晶体管52b的元件层71的一个表面上。作为二极管，有使用了非晶硅的二极管、使用了晶体硅层的二极管等。另外，作为包括这种二极管的半导体器件，有光传感器、太阳能电池等。在此，作为二极管72示出使用了非晶硅的二极管。
另外，在图1D所示的半导体器件80中，纤维体113由有机树脂114固定在包括薄膜晶体管52a及薄膜晶体管52b的元件层81、以及电连接到薄膜晶体管52a或薄膜晶体管52b的天线83的一个表面上。作为这种半导体器件的典型例子，有以无线方式能够收发信息的ID标签、IC标签、RF（射频）标签、无线标签、电子标签、RFID（射频识别）标签、IC卡、ID卡等（以下称为RFID）。另外，本发明的半导体器件包括密封有由薄膜晶体管等构成的集成电路部和天线的嵌体（inlet）、以及加工成封条状或卡片状的该嵌体。另外，由于通过将半导体器件80的俯视面积设定为4mm2以上，优选设定为9mm2以上，可以将天线的面积形成得大，因而，可以获得与通信器的通信距离长的RFID。
再者，图1A至1D所示的元件层除了在其一个表面上以外，还可以在另一方表面上利用有机树脂固定有纤维体113。换言之，在元件层的两个表面上具有密封层，并且以从两面覆盖形成在元件层的半导体元件的方式，设置彼此相对的一对密封层。在图1E所示的半导体器件90中，在图1A所示的半导体器件的元件层51的一方表面具有密封层120a，并且在元件层51的另一方表面具有密封层120b。此时，为减少弯曲起见，密封层120a和密封层120b优选由相同材质的纤维体及有机树脂形成，但是，在辨别正面和反面来使用时，不需要一定是相同的材质。通过像这样固定浸渗在纤维体中的有机树脂，从而元件层的两面由纤维体支撑，因而可以减少半导体器件的弯曲，并且将该半导体器件容易安装到后述的层压膜或封条等上。
设置在元件层的一个表面或两面的纤维体113是使用有机化合物或无机化合物的高强度纤维而成的织物或无纺织物，其完全覆盖元件层的一个表面或两面。高强度纤维典型为拉伸弹性模量高的纤维，或者杨氏模量高的纤维。作为高强度纤维的具体实例，有聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酰胺纤维、聚对苯撑苯并双噁唑纤维、玻璃纤维、或碳素纤维。作为玻璃纤维可以采用使用了E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。另外，纤维体113也可以由上述高强度纤维中的一种形成。另外，还可以由上述高强度纤维中的多种形成。
另外，纤维体113还可以由织物或无纺织物构成，所述织物是将纤维（单股线）把（以下称为线把）用于经线及纬线编织而成的，所述无纺织物是多种纤维的线把任意或在一个方向上堆积而成的。若是织物，可以适当地使用平纹织物、斜纹织物、缎纹织物等。
线把的截面可以是圆形或椭圆形。作为线把，还可以使用通过高压水流、以液体为介质的高频振荡、连续超声波振动、以及利用滚筒的推压等受开纤加工的线把。受开纤加工的线把的宽度增加并且可以减少在厚度方向上的单股线数目，而线把的截面成为椭圆形或平板状。另外，通过使用弱捻纱线作为线把，容易使线把变平，而线把的截面形状成为椭圆形或平板状。像这样，通过使用其截面是椭圆形或平板状的线把，可以减少纤维体113的厚度。由此，可以减少结构体115的厚度，而可以制造薄型半导体器件。在线把宽度是4μm以上且400μm以下，优选是4μm以上且200μm以下的条件下确认了本发明的效果，并且从原理来说可以进一步减少宽度。另外，在线把厚度是4μm以上且20μm以下的条件下确认了本发明的效果，并且从原理来说可以进一步减少厚度，其宽度及厚度依赖于纤维的材料。
在本说明书的附图中，纤维体113是使用其截面为椭圆形的线把平纹编织的织物。另外，虽然薄膜晶体管52a和薄膜晶体管52b大于纤维体113的线把，但也有薄膜晶体管52a和薄膜晶体管52b的尺寸小于纤维体113的线把的情况。
图8A和8B示出纤维体113的俯视图，纤维体113是将线把用于经线及纬线编织而成的织物。
如图8A所示，纤维体113是编织其之间有一定距离的经线113a及其之间有一定距离的纬线113b而成的。这种纤维体具有经线113a及纬线113b不存在的区域（称为篮孔（baskethole）113c）。当使用这种纤维体113时，有机树脂在纤维体中浸渗的比例提高，而可以提高纤维体113及元件层的紧密性。
另外，如图8B所示，纤维体113也可以是经线113a及纬线113b的密度高并篮孔113c的比例低的织物。典型地，篮孔113c的尺寸优选小于被局部推压的面积。典型地，优选是一边长为0.01mm以上且0.2mm以下的矩形。若纤维体113的篮孔113c的面积这样小，则即使在使用先端很细的东西（典型为笔或铅笔等的书写工具）推压时，也可以由纤维体113整体吸收该压力。
另外，还可以对线把进行表面处理，以便提高有机树脂向线把内部渗透的比例。例如有为了使线把表面激活的电晕放电处理、等离子体放电处理等。另外，还有使用了硅氧烷耦合剂、钛酸盐耦合剂的表面处理。
作为被纤维体113浸渗并密封元件层表面的有机树脂114，可以使用热固化树脂，诸如环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂或氰酸酯树脂等。或者，还可以使用热可塑性树枝，诸如聚苯醚树脂、聚醚酰亚胺树脂或氟树脂等。另外，也可以使用上述热可塑性树脂及上述热固化树脂中的多种。若使用上述有机树脂，可以通过热处理将纤维体固定在元件层上。另外，有机树脂114的玻璃转移温度越高，越不容易由于受局部推压而损坏，因而很优选。
另外，密封层120的厚度优选是10μm以上且100μm以下，更优选是10μm以上且30μm以下。通过使用具有这种厚度的结构体，可以制造薄型且能弯曲的半导体器件。
也可以在有机树脂114或线把中分散高导热填料。作为高导热填料有氮化铝、氮化硼、氮化硅、矾土等。另外，作为高导热填料有如银、铜等的金属粒子。通过在有机树脂或线把中包含导电填料，容易将在元件层中产生的热放出到外部，而可以抑制半导体器件的蓄热，并且可以减少半导体器件的损坏。
另外，在图1E中，形成在元件层51上的密封层120a的纤维体的经线或纬线的方向与密封层120b的纤维体的经线或纬线的方向，也可以在30度以上且60度以下，优选在40度以上且50度以下的范围内不一致。在此情况下，由于设置在元件层的正面和反面的纤维体的延伸方向彼此不同，所以当受局部推压时的延伸方向是各向同性的。因此，可以进一步减少由于局部推压而导致的损坏。
在此，使用图2A至2D示出本实施方式所示的半导体器件所发挥的效果。
如图2A所示，在现有的半导体器件40中，使用粘合剂42a和粘合剂42b由膜43a和膜43b密封包括使用非单晶半导体层形成的半导体元件的元件层41。向这种半导体器件施加局部推压44。
其结果，如图2B所示，构成元件层41的层、粘合剂42a、粘合剂42b、膜43a、膜43b均延伸，在推压部产生曲率半径小的弯曲。其结果，构成元件层41的半导体元件、布线等破裂，而半导体器件损坏。
然而，如图2C所示，在本实施方式所示的半导体器件50中，在元件层51的一方表面或两面，设置由包含有机树脂的纤维体构成的密封层。纤维体由高强度纤维形成，高强度纤维的拉伸弹性模量高或杨氏模量高。由此，即使受点压或线压等局部推压44，高强度纤维也不延伸，被推压的力量分散到纤维体整体，因而半导体器件整体弯曲。其结果，即使受局部推压，也在半导体器件中产生的是曲率半径大的弯曲，所以构成元件层51的半导体元件、布线等不破裂，因而减少半导体器件的损坏。
另外，通过减少元件层51的厚度，可以使半导体器件弯曲。由此，可以增加元件层51的面积。由此，制造半导体器件的工序变容易。另外，在该半导体器件是安装有天线的RFID的情况下，可以增加天线的尺寸。由此，可以制造通信距离长的RFID。
接着，以下示出使用非单晶半导体层形成的半导体元件的结构。
图1A所示的薄膜晶体管52a由具有源区、漏区及沟道形成区的半导体层53a、栅极绝缘层54、以及栅电极55a构成，并且薄膜晶体管52b由具有源区、漏区及沟道形成区的半导体层53b、栅极绝缘层54、以及栅电极55b构成。
半导体层53a和半导体层53b是由厚度为10nm以上且100nm以下，优选为20nm以上且70nm以下的非单晶半导体形成的层，作为非单晶半导体层有晶体半导体层、非晶半导体层、微晶半导体层等。另外，作为半导体有硅、锗、硅锗化合物等。特别地，优选应用通过使用了快速热退火（RTA）或退火炉的热处理晶化而得的晶体半导体、通过组合加热处理和激光束的照射晶化而得的晶体半导体。在加热处理中，可以应用使用了如具有促进硅半导体的晶化的作用的镍等的金属元素的晶化法。
在不仅进行加热处理还进行激光束的照射来晶化的情况下，通过用连续振荡的激光束或高重频超短脉冲光进行照射，可以在使晶体半导体熔融的熔融带向该激光束的照射方向上连续移动的同时进行晶化，所述高重频超短脉冲光的重频为10MHz以上，并且其脉冲宽度为1纳秒以下，优选为1皮秒至100皮秒。通过进行这种晶化法，可以获得大粒径且晶粒界面向一个方向上延伸的晶体半导体。
栅极绝缘层54由厚度为5nm以上且50nm以下，优选为10nm以上且40nm以下的氧化硅及氧氮化硅等的无机绝缘物形成。
可以由金属或添加有一种导电类型的杂质物的多晶半导体，形成栅电极55a和栅电极55b。在采用金属的情况下，可以使用钨（W）、钼（Mo）、钛（Ti）、钽（Ta）、铝（Al）等。另外，可以使用使金属氮化的金属氮化物。或者，也可以采用层叠由该金属氮化物构成的第一层和由所述金属构成的第二层的结构。此时，将金属氮化物用于第一层，可以用作势垒金属。换言之，可以防止第二层的金属扩散至栅极绝缘层中或其下层的半导体层中。另外，在采用叠层结构的情况下，也可以具有第一层的端部比第二层的端部外侧突出的形状。
组合半导体层53a、栅极绝缘层54和栅电极55a等构成的薄膜晶体管52a、以及组合半导体层53b、栅极绝缘层54和栅电极55b等构成的薄膜晶体管52b可以应用各种结构，诸如单漏极结构、LDD（低浓度漏极）结构、栅极重叠漏极结构等。在此示出单漏极结构的薄膜晶体管。进而，可以应用施加等价上相同电位的栅极电压的晶体管串联连接的多栅极结构；半导体层上下夹着栅电极的双栅极结构；以及在绝缘层56上形成有栅电极，且在栅电极上形成有栅极绝缘层、半导体层的反交错型薄膜晶体管等。
连接到半导体层53a的源区及漏区的布线57a及布线58a、以及连接到半导体层53b的源区及漏区的布线57b及布线58b优选组合铝（Al）等的低电阻材料和使用了钛（Ti）或钼（Mo）等的高熔点金属材料的势垒金属来形成，诸如钛（Ti）和铝（Al）的叠层结构、钼（Mo）和铝（Al）的叠层结构等。
另外，作为薄膜晶体管，可以使用将金属氧化物或有机半导体材料用于半导体层的薄膜晶体管。作为金属氧化物的典型例子，有氧化锌、锌镓铟的氧化物等。
图1B所示的存储元件62是由半导体层53a、隧道氧化层64、浮动栅极63、控制绝缘层65、控制栅极63a构成的非易失性存储元件。
作为隧道氧化层64，可以通过减压CVD法或等离子体CVD法等形成厚度为1nm至10nm，优选为1nm至5nm的氧化硅或者氧化硅和氮化硅的叠层结构。另外，可以通过等离子体处理使半导体层氧化或氮化来形成隧道氧化层。再者，还可以通过等离子体处理使通过等离子体CVD法形成的氧化硅氧化或氮化。通过进行该等离子体处理形成的绝缘层很细致且绝缘耐压高，从而可靠性高。
可以使用导电层、多晶硅层、硅点（silicon dot）等，形成浮动栅极63。另外，还可以使用由氮化硅、氮化锗等形成的电荷存储层而替代浮动栅极。
控制绝缘层65通过减压CVD法或等离子体CVD法等，形成氧化硅、氮化硅、氧氮化硅、氧化铝等的一层或多层。第二绝缘层22的厚度为1nm至20nm，优选为5nm至10nm。
图1C所示的二极管72由用作第一电极的布线58b、受光部73、以及第二电极74构成。作为其典型例子，可以举出硅层、硅锗层、碳化硅层、或者这些的PN结层、PIN结层。
图1D所示的天线83通过液滴喷射法（喷墨法、分配器法等）喷射包含有银（Ag）、金（Au）、铜（Cu）、镍（Ni）、铂（Pt）、钯（Pd）、钽（Ta）、钼（Mo）、以及钛（Ti）等中的任一种以上的金属粒子的液滴或膏并干燥和焙烧来形成。通过液滴喷射法形成天线，可以减少工序数目，并且可以减少伴随其而需要的成本。
另外，还可以使用丝网印刷法形成天线83。在使用丝网印刷法的情况下，作为天线83的材料，选择性地印刷粒径为几nm至几十μm的导电粒子溶解或分散在有机树脂中而成的导电膏。作为导电粒子，可以使用银（Ag）、金（Au）、铜（Cu）、镍（Ni）、铂（Pt）、钯（Pd）、钽（Ta）、钼（Mo）、以及钛（Ti）等中的任一种以上的金属粒子、卤化银的微粒子、或分散纳米粒子。另外，作为包含在导电膏的有机树脂，可以使用选自金属粒子的粘合剂、溶剂、分散剂、以及用作覆盖材料的有机树脂中的一种或多种。典型地，可以举出如环氧树脂、硅酮树脂等的有机树脂。另外，当形成导电层时，优选在挤出导电膏之后进行焙烧。
另外，天线83除了使用丝网印刷法形成以外，还可以使用凹版印刷法等形成，并且可以使用镀敷法、溅射法等并使用导电材料来形成。
另外，作为RFID的信号传送方式，应用电磁耦合方式或电磁感应方式（例如，13.56MHz频带）。在利用根据磁场密度的变化的电磁感应的情况下，可以将天线的俯视形状形成为环形（例如，环形天线）、螺旋状（例如，螺旋天线）。
另外，作为RFID的信号传送方式，还可以应用微波方式（例如，UHF频带（860MHz至960MHz频带）、2.45GHz频带等）。在此情况下，考虑到用于信号传送的电磁波的波长来适当地设定天线的长度等的形状即可。
图9A至9D示出可以应用微波方式的RFID的天线83的一例。例如，可以将天线的俯视形状形成为线状（例如，偶极天线（参照图9A））、平坦的形状（例如，平板天线（参照图9B））或蝴蝶型的形状（参照图9C和9D）等。另外，用作天线的导电层的形状不局限于线状，还可以考虑到电磁波的波长来设置为曲线状、弯曲状、或组合这些的形状。
在以下实施方式中，作为半导体器件的一例举出RFID来示出本实施方式所示的半导体器件的制造方法。
实施方式2
在本实施方式中，使用图3A至3E示出高成品率地制造一种半导体器件的方法，该半导体器件即使受来自外部的局部压力也不容易损坏。
如图3A所示，在具有绝缘表面的衬底100上形成剥离层101，在剥离层101上形成包括使用非单晶半导体层形成的半导体元件的元件层102及天线112。接着，在元件层102及天线112上设置在纤维体中浸渗有有机树脂而成的结构体115。
作为具有绝缘表面的衬底100，优选使用可耐受当形成元件层102及天线112时的温度的衬底，可以典型地使用玻璃衬底、石英衬底、陶瓷衬底、在至少其一个表面上形成有绝缘层的金属衬底、有机树脂衬底等。在此，作为具有绝缘表面的衬底100使用玻璃衬底。另外，元件层102的厚度优选为1μm以上且10μm以下，更优选为1μm以上且5μm以下。通过采用这种厚度，可以制造能弯曲的半导体器件。
作为剥离层101，通过溅射法、等离子体CVD法、涂敷法、印刷法等，以单层或叠层结构形成30nm至200nm厚的由选自钨（W）、钼（Mo）、钛（Ti）、钽（Ta）、铌（Nb）、镍（Ni）、钴（Co）、锆（Zr）、锌（Zn）、钌（Ru）、铑（Rh）、钯（Pd）、锇（Os）、铱（Ir）及硅（Si）中的元素；含有该元素作为其主要成分的合金材料；或者含有该元素作为其主要成分的化合物材料的层。包含硅的层的结晶结构可以是非晶、微晶及多晶中的任一种。另外，在此，涂敷法是指将溶液喷射在被处理物上来淀积的方法，它包括例如旋涂法和液滴喷射法。另外，液滴喷射法是通过从小孔中喷射包含微粒的组分的液滴，来形成具有预定形状的图形的方法。
在剥离层101具有单层结构的情况下，优选形成包含钨、钼、或钨和钼的混合物的层。或者形成包含如下物质的层：钨的氧化物、钨的氧氮化物、钼的氧化物、钼的氧氮化物、钨和钼的混合物的氧化物、或钨和钼的混合物的氧氮化物。另外，钨和钼的混合物例如相当于钨和钼的合金。
在剥离层101具有叠层结构的情况下，优选形成金属层作为第一层，并且形成金属氧化物层作为第二层。典型地，作为第一层的金属层形成包含钨、钼、或钨和钼的混合物的层，并且作为第二层形成包含如下物质的层：钨的氧化物、钼的氧化物、钨和钼的混合物的氧化物、钨的氮化物、钼的氮化物、钨和钼的混合物的氮化物、钨的氧氮化物、钼的氧氮化物、钨和钼的混合物的氧氮化物、钨的氮氧化物、钼的氮氧化物、或钨和钼的混合物的氮氧化物。
在作为剥离层101形成第一层是金属层且第二层是金属氧化物层的叠层结构时，可以利用如下现象：通过作为金属层形成包含钨的层并且在其上层形成由氧化物形成的绝缘层，在包含钨的层和绝缘层的界面自然形成包含钨的氧化物的层作为金属氧化物层。再者，还可以对金属层的表面进行热氧化处理、氧等离子体处理、利用臭氧水等氧化能力高的溶液的处理等来形成金属氧化物层。
钨的氧化物由WOx表示。x在2以上且3以下的范围内，有如下等情况：x为2（WO2）、x为2.5（W2O5）、x为2.75（W4O11）、以及x为3（WO3）。
另外，虽然在上述工序中以与具有绝缘表面的衬底100接触的方式形成剥离层101，但本发明不局限于该工序。还可以以与具有绝缘表面的衬底100接触的方式形成用作基底的绝缘层，并且以与该绝缘层接触的方式设置剥离层101。在此，作为剥离层101，通过溅射法形成30nm至70nm厚的钨层。
在此，作为使用非单晶半导体层形成的半导体元件的典型例子，示出具有与实施方式1所示的薄膜晶体管52a及薄膜晶体管52b相同结构的薄膜晶体管105a及薄膜晶体管105b。
另外，在此，作为包括使用非单晶半导体层形成的半导体元件的元件层102，示出用作缓冲层的绝缘层103、用作基底层的绝缘层104、薄膜晶体管105a、薄膜晶体管105b、覆盖薄膜晶体管105a和薄膜晶体管105b的绝缘层106、覆盖绝缘层106的绝缘层107、中间夹着绝缘层106和绝缘层107连接到薄膜晶体管的半导体层中的源区及漏区的布线108及布线109、覆盖布线108、布线109及绝缘层107的一部分的绝缘层111、以及中间夹着绝缘层111连接到布线109的天线112。
设置用作缓冲层的绝缘层103的目的是：在之后进行的剥离工序中使剥离层101及用作缓冲层103的界面容易进行剥离，或者在之后的剥离工序中防止半导体元件或布线破裂或损坏。用作缓冲层的绝缘层103通过溅射法、等离子体CVD法、涂敷法、印刷法等使用无机化合物以单层或多层形成。作为无机化合物的典型例子，有氧化硅、氮化硅、氧氮化硅、氮氧化硅等。另外，通过将氮化硅、氮氧化硅、氧氮化硅等用于用作缓冲层的绝缘层103，可以防止水分或如氧气等气体从外部进入之后形成的元件层中。用作缓冲层的绝缘层103的厚度优选为10nm以上且1000nm以下，更优选为100nm以上且700nm以下。在此，通过等离子体CVD法形成500nm至700nm的氧氮化硅层。
用作基底层的绝缘层104可以适当地采用与用作缓冲层的绝缘层103相同的形成方法及材料。而且，也可以以叠层结构形成用作基底层的绝缘层104。例如，可以层叠无机化合物，典型地，可以层叠氧化硅、氮氧化硅、以及氧氮化硅来形成。用作基底层的绝缘层104的厚度优选为10nm以上且200nm以下，更优选为50nm以上且150nm以下。在此，通过等离子体CVD法形成30nm至70nm厚的氮氧化硅层，并且在其上通过等离子体CVD法形成80nm至120nm厚的氧氮化硅层。另外，在具有用作缓冲层的绝缘层103的情况下，也可以不特地形成用作基底层的绝缘层104。
绝缘层106和绝缘层107用作使薄膜晶体管及布线绝缘的层间绝缘层。绝缘层106和绝缘层107可以采用与用作缓冲层的绝缘层103相同的形成方法及材料。另外，虽然在此采用了绝缘层106和绝缘层107的叠层结构，但也可以采用单层或两层以上的叠层结构。在此，作为绝缘层106通过等离子体CVD法形成30nm至70nm厚的氧氮化硅层。另外，作为绝缘层107，通过等离子体CVD法形成80nm至120nm厚的氮氧化硅层，然后通过等离子体CVD法形成500nm至700nm厚的氧氮化硅层。
布线108和布线109可以与实施方式1所示的布线57a、布线57b、布线58a、布线58b同样地形成。在此，在按顺序层叠形成80nm至120nm厚的钛层、250nm至350nm厚的铝层、以及80nm至120nm厚的钛层之后，使用通过光刻工序形成的抗蚀剂掩模选择性地蚀刻它，来形成布线108及布线109。
也可以在布线108和布线109上设置由氮化硅、氮氧化硅、类金刚石碳、氮化碳等构成的保护层。通过设置保护层，可以抑制水分从外部进入薄膜晶体管中，而可以提高薄膜晶体管及半导体器件的电特性的可靠性。
通过采用与用作缓冲层的绝缘层103相同的形成方法及材料，形成绝缘层111。另外，绝缘层111是之后形成的天线的基底层。由此，绝缘层111的表面优选是平坦的。由此，绝缘层111优选通过涂敷使用有机溶剂稀释有机树脂而成的组分并进行干燥和焙烧来形成。另外，通过稀释感光树脂而成的组分形成绝缘层111，由于工序数目比使用通过现有的光刻工序形成的抗蚀剂掩模进行蚀刻的工序少，因此提高成品率。在此，涂敷用有机溶剂稀释感光聚酰亚胺树脂而成的组分并使它干燥，用光掩模曝光，然后去除未固化部并进行焙烧，来形成绝缘层111。
采用与实施方式1所示的天线83相同的形成方法及材料，形成天线112。
接着，在天线112上设置在纤维体113中浸渗有机树脂114而成的结构体115。这种结构体115也称为预浸布。预浸布具体地说是：在使纤维体浸渗用有机溶剂稀释矩阵树脂而成的组分之后，通过进行干燥使有机溶剂挥发来使矩阵树脂半固化而成的。结构体115的厚度优选为10μm以上且100μm以下，更优选为10μm以上且30μm以下。通过形成这种厚度的结构体，可以制造薄型且能弯曲的半导体器件。
接着，加热结构体115并压合，使结构体115的有机树脂114可塑化或固化。另外，在有机树脂114是可塑性有机树脂的情况下，通过此后冷却至室温来使可塑化了的有机树脂固化。
通过加热及压合，有机树脂114均匀地涉及元件层102及天线112的表面并固化。其结果，如图3B所示，有机树脂114成为浸渗在纤维体113中并且固定在元件层102及天线112的一方表面的有机树脂121。另外，固定在元件层102及天线112的一方表面的有机树脂121及纤维体113与实施方式1同样地总示为密封层120。在大气压下或减压下进行固定结构体115的工序。
接着，也可以如图3B所示那样从密封层120一侧用激光束122照射密封层120、元件层102、以及剥离层101来形成如图3C所示的槽123，以便容易进行之后的剥离工序。作为用来形成槽123而照射的激光束，优选使用具有构成剥离层101、元件层102或密封层120的层中的任一个吸收的波长的激光束，典型地，适当地选择紫外区域、可视区域或红外区域的激光束来照射。
作为能够使这种激光束振荡的激光振荡器，可以使用如下激光振荡器：KrF、ArF、XeCl等的受激准分子激光振荡器；He、He-Cd、Ar、He-Ne、HF、CO2等的气体激光振荡器；在YAG、GdVO4、YVO4、YLF、YAlO3等的结晶中添加有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm而获得的结晶、玻璃、红宝石等的固体激光振荡器；GaN、GaAs、GaAlAs、InGaAsP等的半导体激光振荡器。另外，在固体激光振荡器中优选适当地使用基波至五次谐波。
接着，如图3D所示，利用槽123在剥离层101及用作缓冲层的绝缘层103的界面，将具有形成有剥离层101的绝缘表面的衬底100和元件层的一部分124以物理方法剥离开。物理方法指的是力学方法或机械方法，就是使某种力学能量（机械能量）变化的方法。该方法典型地是施加机械性力量（例如，用人的手或夹握工具剥下的处理，或者使滚筒转动而进行分离的处理）。此时，若在密封层120的表面上设置利用光或热可剥离的粘接薄片，则更容易进行剥离。
另外，也可以将液体滴落到槽123中，使液体浸透在剥离层101及用作缓冲层的绝缘层103的界面，来从剥离层101剥离元件层102。在此情况下，既可以将液体仅滴落到槽123中，又可以将具有绝缘表面的衬底100、元件层102、天线112、以及密封层120整体浸渍在液体中来使液体从槽123浸透到剥离层101及元件层102的界面。
在本实施方式中，虽然采用了以与缓冲层接触的方式形成金属氧化层而作为剥离层，并且以物理方法剥离元件层的一部分124的方法，但不局限于此。可以采用如下方法：作为具有绝缘表面的衬底100使用具有透光性的衬底，作为剥离层使用包含氢的非晶硅层，从具有绝缘表面的衬底100一侧用激光束照射剥离层101而替代图3B所示的激光束122，使包含在非晶硅层中的氢气化，来在具有绝缘表面的衬底100和剥离层之间进行剥离。
另外，替代图3B中的用激光束122进行照射的工序，可以采用机械研磨具有绝缘表面的衬底100来去除有绝缘表面的衬底100的方法、或用HF等的溶液溶解具有绝缘表面的衬底100来去除有绝缘表面的衬底100的方法。在此情况下，也可以不使用剥离层。
另外，还可以采用如下方法：在图3C中，将NF3、BrF3、ClF3等氟化气体引入槽123中，利用氟化气体蚀刻而去除剥离层，从具有绝缘表面的衬底100剥离元件层的一部分124。
另外，还可以采用如下方法：在图3C中，将NF3、BrF3、ClF3等氟化气体引入槽123中，利用氟化气体蚀刻而去除剥离层的一部分，然后将粘接构件贴合到有机树脂121，以物理方法从具有绝缘表面的衬底100剥离元件层的一部分124。
另外，在元件层102包括多个半导体器件的情况下，还可以将元件层102及密封层断开，来获得多个半导体器件。通过这种工序可以制造多个半导体器件。
以上述方式，可以制造半导体器件。另外，还可以在绝缘层103一侧也形成密封层。在形成密封层的情况下，与图1A同样地在用作缓冲层的绝缘层103上设置结构体，加热并压合结构体，使结构体的有机树脂可塑化或固化。在有机树脂具有可塑性的情况下，通过此后冷却至室温也使可塑化了的有机树脂固化。其结果，如图3E所示，可以形成由有机树脂121构成的密封层125，所述有机树脂浸渗在纤维体113中且形成在用作缓冲层的绝缘层上。换言之，可以制造在元件层102的两面设置有密封层120和密封层125的半导体器件。
另外，在元件层102包括多个半导体器件的情况下，还可以将元件层102及密封层断开，来获得多个半导体器件。通过这种工序可以制造多个半导体器件。当断开时，可以通过切割、划线、使用具有如剪刀或小刀等刃具的裁切机的方法、或激光切割法等选择性地进行断开。
在本实施方式所示的半导体器件中，包括使用非单晶半导体层形成的半导体元件的元件层和纤维体由有机树脂固定在一起。由于纤维体将局部推压所产生的压力分散在纤维的整体，所以不容易受局部性的压力。由此，构成半导体器件的布线和半导体元件不延伸，而半导体器件不容易损坏。另外，在元件层上固定有由高强度纤维构成的纤维体，所以元件层在剥离工序中也不容易延伸。换言之，可以抑制形成在元件层的半导体元件和布线等延伸。由此，可以提高成品率。
另外，通过将元件层的厚度形成得薄，可以使半导体器件弯曲。由此，可以增加元件层的面积。由此，制造半导体器件的工序变容易。另外，在该半导体器件是安装有天线的RFID的情况下，可以增加天线的尺寸。由此，可以制造通信距离长的RFID。
实施方式3
在本实施方式中，使用图4A至4D说明比实施方式2所示的半导体器件更不容易损坏的半导体器件的制造方法。
如图4A所示，与实施方式1同样地在具有绝缘表面的衬底100上形成剥离层101，并且在剥离层101上形成包括使用非单晶半导体层形成的半导体元件的元件层102及天线112。接着，在元件层102及天线112上形成结构体115，并且在结构体115上设置保护膜131。
保护膜131优选由高强度材料形成。作为高强度材料的典型例子，有聚乙烯醇树脂、聚酯树脂、聚酰胺树脂、聚乙烯树脂、芳族聚酰胺树脂、聚对苯撑苯并双噁唑树脂、玻璃树脂等。
通过使用高强度材料形成保护膜131，与实施方式2所示的半导体器件相比，可以进一步抑制受局部推压而导致的损坏。具体而言，在结构体115的纤维体113中没有经线及纬线的篮孔的面积大于受局部压力的面积的情况下，若对篮孔局部施加负荷，则结构体115的纤维体113不能吸收该压力，而直接施加到元件层102及天线112。其结果，元件层102及天线112延伸，而半导体元件或布线损坏。
然而，通过在结构体115上设置由高强度材料形成的保护膜131，由于保护膜131整体吸收局部性的负荷，所以成为受局部推压而导致的损坏少的半导体器件。
接着，如图4B所示，与实施方式2同样地加热并压合结构体115来形成密封层120。另外，密封层120的有机树脂121将保护膜131固定在元件层102及天线112上。换言之，密封层120将纤维体113及保护膜131固定在元件层102及天线112上。另外，包含在密封层120中的有机树脂121被浸渗在纤维体113中。
接着，如图4C所示，从形成有剥离层101的具有绝缘表面的衬底100剥离元件层的一部分124。在此，与实施方式1相同，在用激光束照射元件层102及剥离层101来形成槽之后，在形成在剥离层101及用作缓冲层的绝缘层103的界面的金属氧化物层以物理方法进行剥离。
之后，如图4D所示，在用作缓冲的绝缘层103的表面设置结构体，在结构体上设置保护膜，加热并压合来将密封层125及保护膜141固定在元件层的一部分124的用作缓冲层的绝缘层103上。
另外，在图4A中，在保护膜131是热可塑性材料的情况下，也可以在元件层102及天线112与结构体115之间设置保护膜131并进行加热和压合。另外，在图4D中，在保护膜141是热可塑性材料的情况下，也可以在用作缓冲层的绝缘层和密封层125之间设置保护膜141并进行加热和压合。在该结构中，也可以利用保护膜及结构体分散因受局部推压而受到的负荷，而减少损坏。
另外，在元件层102包括多个半导体器件的情况下，还可以将元件层102及密封层断开，来获得多个半导体器件。通过这种工序可以制造多个半导体器件。
以上述方式，可以制造受局部推压而导致的损坏少的半导体器件。另外，通过将元件层的厚度形成得薄，可以使半导体器件弯曲。由此，可以增加元件层的面积。由此，可以容易进行制造半导体器件的工序。另外，在该半导体器件是安装有天线的RFID的情况下，可以增加天线的尺寸。由此，可以制造通信距离长的RFID。
实施方式4
在本实施方式中，使用图5A至5C及图6A至6C说明一种半导体器件的制造方法，该半导体器件中将设置在另外的衬底上的天线连接到元件层，而在元件层中没有形成天线。
如图5A所示，与实施方式1相同，在具有绝缘表面的衬底100上形成剥离层101，并且在剥离层101上形成包括使用非单晶半导体层形成的半导体元件的元件层151。接着在元件层151上设置在纤维体113中浸渗有机树脂114而成的结构体。
在此，作为元件层151，如实施方式1所示，形成用作缓冲层的绝缘层103，在用作缓冲层的绝缘层103上形成用作基底层的绝缘层104，在绝缘层104上形成薄膜晶体管105a及薄膜晶体管105b。在薄膜晶体管105a及薄膜晶体管105b上形成绝缘层106及绝缘层107，并且形成中间夹着绝缘层106及绝缘层107连接到薄膜晶体管的半导体层中的源区及漏区的布线108及布线109。在布线108、布线109和绝缘层107上形成绝缘层111，并且形成中间夹着绝缘层111与布线109连接的电极板152。
接着，与实施方式1相同，加热并压合设置在元件层151上的结构体，在元件层151的一个表面上形成由有机树脂121及纤维体113构成的密封层120。
接着，去除密封层120的一部分，使电极板152的一部分露出。在此，用激光束从密封层120一侧照射电极板152来去除密封层120的一部分。另外，除了该方法以外，还可以使用一般的光刻工序去除密封层120的一部分来使电极板152的一部分露出。
接着，如图5B所示，在密封层120的开口部形成连接端子161。连接端子161通过印刷法、液滴喷射法等形成。作为连接端子161的材料，可以使用银（Ag）、金（Au）、铜（Cu）、镍（Ni）、铂（Pt）、钯（Pd）、钽（Ta）、钼（Mo）、以及钛（Ti）等中的任一种以上的金属粒子；卤化银的微粒子；或分散纳米粒子。
接着，剥离形成有剥离层101且具有绝缘表面的衬底100及元件层的一部分124。在此，与实施方式1相同，用激光束照射元件层及剥离层101，在元件层151形成槽。接着，在该槽中供应液体，然后在剥离层101及用作缓冲层的绝缘层103的界面以物理方法进行剥离。
之后，如图6A所示，使用粘接剂174将固定在元件层151上的密封层120和形成有天线172的衬底171粘接在一起。此时，使用各向异性导电粘接剂173将形成在元件层151上的连接端子161和天线172电连接。
各向异性导电粘接剂173是包含分散了的导电粒子（粒径为几nm至几十μm）的粘结树脂，可以举出环氧树脂、酚醛树脂等。另外，导电粒子由选自金、银、铜、钯、镍、碳、以及铂中的一种元素或多种元素形成。另外，也可以是具有这些元素的多层结构的粒子。而且，还可以是在由树脂形成的粒子的表面上形成有由选自金、银、铜、钯、镍和铂中的一种元素或多种元素形成的薄膜的导电粒子。再者，还可以使用CNT（碳纳米管）作为导电粒子。
作为天线172，可以适当地采用与实施方式1所示的天线83相同的材料及形成方法。
作为形成有天线172的衬底171，可以使用膜状的塑料衬底，例如聚对苯二甲酸乙二醇酯（PET）、聚醚砜（PES）、聚萘二甲酸乙二醇酯（PEN）、聚碳酸酯（PC）、尼龙、聚醚酮酮（PEEK）、聚砜（PSF）、聚醚酰亚胺（PEI）、聚芳酯（PAR）、聚对苯二甲酸丁二醇酯（PBT）等。
接着，如图6B所示，与实施方式1相同，在用作缓冲层的绝缘层103的表面上形成结构体，加热并压合来在用作缓冲层的绝缘层103上形成密封层125。
接着，如图6C所示，也可以以密封形成有天线172的衬底171、密封层120、元件层151、以及密封层125的方式设置膜175。作为膜，可以使用与形成有天线172的衬底171相同的膜。
此外，虽然在本实施方式中示出了在从剥离层101剥离元件层151之后，将形成有天线172的衬底171粘接在位于元件层151上的密封层120的方式，但还可以替代该方式而采用如图5B所示的方式：在形成连接端子161之后将密封层120和形成有天线172的衬底171粘接在一起，同时使用各向异性导电粘接剂将天线172和连接端子161电连接，然后从剥离层101剥离元件层151。而且，还可以如图6B所示那样在用作缓冲层的绝缘层上形成密封层125，并且如图6C所示那样使用膜175密封形成有天线172的衬底171、密封层120、元件层151、以及密封层125。
虽然在上述方式中示出了形成有天线172的衬底171仅粘接在元件层151的一方表面的半导体器件，但也可以在元件层151的两面分别粘接形成有天线的衬底。用图7A至7C以下示出其方式。
经过图5A至5C及图6A的工序，形成有天线172的衬底171和设置在元件层180的一方表面上的密封层120，由粘接剂174粘接在一起。另外，在元件层180的另一方表面上设置密封层125。另外，在元件层180中，在绝缘层107上形成以与连接到薄膜晶体管105a、薄膜晶体管105b的半导体层中的源区及漏区的布线108相同的方式形成的布线181。另外，作为布线181，也可以在绝缘层106上与栅电极55a及栅电极55b一起形成布线。
接着，为了形成连接到布线181的连接端子，在密封层125及元件层180的一部分形成开口部。在此，从密封层125一侧用激光束182照射布线181而形成开口部，以使布线181的一部分露出。
接着，如图7B所示，形成连接端子183，以填充开口部。连接端子183可以与连接端子161同样地形成。
接着，如图7C所示，将密封层125和形成有天线192的衬底191粘接在一起，并且使用各向异性导电粘接剂193将连接端子183及天线192电连接。
通过上述工序，可以在元件层的两面制造设置有天线的半导体器件。当将这种结构用于具有对称结构的天线的半导体器件如可以接收UHF频带的电波的RFID时，可以减少半导体器件的尺寸，所以很优选。
另外，在元件层151及元件层180包括多个半导体器件的情况下，还可以将元件层151、元件层180、以及密封层断开，来获得多个半导体器件。通过这种工序可以制造多个半导体器件。
在本实施方式所示的半导体器件中，包括使用非单晶半导体层形成的半导体元件的元件层和纤维体由有机树脂固定在一起。由于纤维体将局部推压所产生的压力分散在纤维的整体，所以不容易受局部性的压力。由此，构成半导体器件的布线和半导体元件不延伸，而半导体器件不容易损坏。另外，在元件层上固定有由高强度纤维构成的纤维体，所以元件层在剥离工序中也不容易延伸。换言之，可以抑制形成在元件层中的半导体元件和布线等延伸。由此，可以提高成品率。
另外，通过将元件层的厚度形成得薄，可以使半导体器件弯曲。由此，可以增加元件层的面积。由此，当将外部天线连接到元件衬底时可以增加连接面积，而可以容易进行制造半导体器件的工序。另外，在该半导体器件是安装有天线的RFID的情况下，可以增加天线的尺寸。由此，可以制造通信距离长的RFID。
实施方式5
在本实施方式中，用图10A和10B说明一种半导体器件，在该半导体器件中，实施方式1至4所示的包括使用非单晶半导体层形成的半导体元件的元件层连接到印刷衬底。
图10A示出本实施方式的半导体器件250的立体图。在半导体器件250中，在柔性印刷衬底上设置有包括实施方式1至4所示的使用非单晶半导体层形成的半导体元件的元件层。例如，在由聚酯、聚酰亚胺等形成的基极膜251上设置有由铜、金、银、铝等形成的布线252。另外，在布线252上中间夹着绝缘层设置有包括实施方式1至4所示的使用非单晶半导体层形成的半导体元件的元件层及密封层的叠层体253a、叠层体253b。另外，布线252及叠层体253a、叠层体253b通过形成在密封层的接触孔中的连接端子连接。基极膜251、布线252、以及叠层体253a、叠层体253b被保护膜254覆盖。另外，在半导体器件250的端部，保护膜254的一部分被切除，而连接器等的外部电路和布线252露出。
通过将元件层中间夹着密封层设置在布线上并且进行加热和压合，可以将元件层固定在布线及基极衬底上。
另外，虽然在此示出了具有单层的布线252的半导体器件，但还可以替代单层而采用多层布线结构。另外，也可以使用多个布线夹住叠层体253a、叠层体253b。通过像这样采用多层的布线，可以提高安装密度。
图10B示出本实施方式的半导体器件260的剖视图。在半导体器件260中，在印刷衬底上设置有包括实施方式1至4所示的使用非单晶半导体层形成的半导体元件的元件层。例如，在核心层261的一方表面上设置有包括实施方式1至4所示的使用非单晶半导体层形成的半导体元件的元件层262。另外，核心层261和包括实施方式1至4所示的使用非单晶半导体层形成的半导体元件的元件层262所包括的半导体元件或布线由贯通密封层263的通路264连接。
另外，在元件层262上设置积层265。形成在核心层261、元件层262中的半导体元件及布线等，通过形成在积层265的有机树脂层266中的通路267与形成在半导体器件260表面上的导体图形268连接。
另外，在核心层261的另一方表面上设置积层269。
另外，也可以在半导体器件260上使用导电膏或引线等安装构件272安装如电容器、线圈、电阻器、二极管等的芯片271。
在本实施方式的半导体器件中，在印刷衬底上具有包括使用非单晶半导体层形成的半导体元件的层。另外，通过利用使用了纤维体而成的预浸布来在印刷衬底中设置元件层。由此，因为纤维体分散压力，所以即使受局部推压（点压、线压等）也可以减少由于安装工序和弯曲导致的损坏。另外，可以实现高集成化。
实施方式6
在本实施方式中示出制造包括可以减少由于受局部推压（点压、线压等）而导致的损坏的导电层的衬底的例子。
在此，将包括天线的衬底作为包括导电层的衬底的例子，以下示出其制造方法。
首先，如图11A所示，与实施方式1同样地在具有绝缘表面的衬底100上形成剥离层101，在剥离层101上形成用作缓冲层的绝缘层103，并且在绝缘层103上形成用作天线的导电层904。
用作天线的导电层904可以适当地采用与实施方式1所示的天线83相同的材料及制造方法。
接着，与实施方式2至4同样地在导电层904上，设置在纤维体113中浸渗有机树脂114而成的结构体115。
接着，加热且压合结构体115，如图11B所示，在导电层904及绝缘层103的一方表面上形成包含浸渗在纤维体113中的有机树脂121而成的密封层120。另外，与实施方式1同样，将固定在导电层904及绝缘层103的一方表面的有机树脂121及纤维体113总称为密封层120。在大气压下或减压下进行压合结构体115的工序。在此，绝缘层103及密封层120是叠层体126。
接着，如图11C所示那样进行与实施方式2至实施方式4相同的剥离，来将绝缘层103从具有绝缘表面的衬底100分离。
接着，去除绝缘层103或密封层120的一部分，来使导电层904的一部分露出。接着，如图11D所示，形成连接到导电层904的连接端子905a及连接端子905b。可以与实施方式4所示的连接端子161同样地形成连接端子905a及连接端子905b。另外，也可以去除密封层120的一部分来形成连接端子905a及连接端子905b，而替代去除绝缘层103的一部分来形成连接端子905a及连接端子905b。
通过以上工序，可以制造具有用作天线的导电层的衬底。另外，可以通过将元件衬底连接到该天线来制造RFID。以下示出其方法。
如图11E所示，在绝缘层103上布置元件衬底907。通过使用各向异性导电材料进行压合，实现元件衬底的端子部和导电层904之间的电导通。
另外，在叠层体126中形成有用作天线的导电层的情况下，也可以将所述叠层体断开而形成具有用作天线的导电层904的多个叠层体，然后将元件衬底连接到所述导电层904上。
另外，虽然在图11E中示出设置了其面积小于绝缘层103的元件衬底907，但没有特别的限制，既可以设置其面积与绝缘层103实质上相等的元件衬底，又可以设置其面积大于绝缘层103的元件衬底。
通过以上工序，完成用作IC标签的半导体器件。另外，可以制造受局部推压而导致的损坏少的半导体器件。
另外，最后，还可以以覆盖元件衬底907的方式，将在纤维体中浸渗有有机树脂而成的结构体固定到绝缘层103上，以保护元件衬底907。
实施方式7
在本实施方式中示出本发明的半导体器件的结构及应用例子。在此，作为半导体器件的典型例子，对于RFID及存储装置进行说明。
首先，对于本发明的半导体器件中的一种的RFID501的电路结构例进行说明。图12示出RFID501的方框电路图。
图12的RFID501的规格，以国际标准规格的ISO15693为准，是附近型RFID，其通信信息频率为13.56MHz。另外，接收仅对应于读取数据的指令，而发送的数据传送比大约为13kHz并且数据编码形式为曼彻斯特代码。
RFID501的电路部412实质上由电源部460和信号处理部461构成。电源部460具有整流电路462和保持电容器463。另外，还可以在电源部460中，设置用来当从天线411接收的电力过多时保护内部电路的保护电路部（也称为限制电路部）和用来控制是否使保护电路部工作的保护电路控制电路部。通过设置该电路部，可以防止在RFID与通信器之间的通信距离极短的情况等下由于RFID接收大电力而产生的问题，而可以提高RFID的可靠性。换言之，可以使RFID正常地工作，而不导致RFID内部的元件的退化和RFID本身的损坏。
另外，在此，通信器只要具有以无线通信方式与RFID进行信息收发的单元即可，例如举出读取信息的读取器、具有读取功能及写入功能的读取/写入器等。另外，通信器还包括具有读取功能和写入功能中的一方或双方的便携式电话或计算机等。
整流电路462使天线411所接收的载波整流来产生直流电压。保持电容器462使在整流电路462中产生的直流电压平滑。在电源部460中产生的直流电压作为电源电压被供应给信号处理部461的各个电路中。
信号处理部461具有解调电路464、时钟产生/校正电路465、识别/判断电路466、存储控制器467、掩模ROM468、编码电路469、以及调制电路470。
解调电路464是解调天线所接收的信号的电路。在解调电路464解调的接收信号被输入到时钟产生/校正电路465和识别/判断电路466。
时钟产生/校正电路465具有产生信号处理部461的工作所需的时钟信号并校正该时钟信号的功能。例如，时钟产生/校正电路465具有电压控制振荡电路（以下称为VCO（Voltage Controlled Oscillator）电路），通过以来自VCO电路的输出为回波信号来进行与被供应的信号的相位比较，以使被供应的信号和回波信号成为一定的相位而应用负反馈调节输出信号。
识别/判断电路466识别且判断命令码。识别/判断电路466所识别且判断的命令码是帧结束信号（EOF、end of frame）、帧开始信号（SOF、start offrame）、标记、指令码、掩模长度（mask length）、掩模值（mask value）等。另外，识别/判断电路466还具有识别发送错误的循环冗余校验（CRC、cyclicredundancy check）功能。
存储控制器467基于在识别/判断电路466中被处理的信号，从掩模ROM读取数据。另外，掩模ROM468存储有ID等。通过安装掩模ROM468，构成不能复制和窜改的专用读取的RFID501。可以通过将这种专用读取的RFID501抄入纸中，提供防止伪造的纸。
编码电路469将存储控制器467从掩模ROM468读取的数据编码。被编码的数据在调制电路470调制。在调制电路470调制的数据作为载波从天线411发送。
接着，示出RFID的使用例子。本发明的RFID可以用于任何纸介质及膜介质。特别地，本发明的RFID可以用于需要防止伪造的任何纸介质。例如为纸币、户籍誊本、居民卡、护照、驾驶执照、身份证、会员证、鉴定书、诊察券、月票、票据、支票、货票、提单、仓库证券、股票、债券、商品券、券、抵押证券等。
另外，通过实施本发明，可以使纸介质及膜介质具有纸介质上视觉所示的信息以上的很多信息，因此，通过将本发明的RFID应用到商品签条等，可以实现商品管理的电子系统化或防止商品的盗窃。以下，用图13A至13E说明根据本发明的纸的使用例子。
图13A是使用了抄有本发明的RFID501的纸的无记名债券类511的一例。无记名债券类511包括邮票、票、券、入场券、购买券、书籍券、文具券、啤酒券、米券、各种礼物券、各种服务券等，然而当然不局限于这些。另外，图13B是使用了抄有本发明的RFID501的纸的证书类512（例如，居民卡或户籍誊本）的一例。
图13C是将本发明的RFID应用到签条的一例。在签条衬纸（剥离纸）513上形成有抄有本发明的RFID501的纸构成的签条（ID签条）514。签条514被收纳在容器515内。在签条514上印刷有表示与商品或服务有关的信息（商品名、牌子、商标、商标权人、销售人、制造人等）。由于RFID501存储有其商品（或商品的种类）的固有ID号码，因此可以容易地发现违法行为如伪造、侵犯知识产权如商标权及专利权等、不正当竞争等的行为。可以预先向RFID501内输入在商品的容器或签条上记不完的大量信息，例如，商品的产地、销售地、品质、原材料、功能、用途、数量、形状、价格、生产方法、使用方法、生产日期、使用日期、食品保质期限、使用指南、关于商品的知识产权信息等。据此，客商和消费者可以使用简单的读出器来获取这些信息。另外，其结构如下：生产者可以容易重写及擦除等，而客商和消费者不能重写及消除等。
图13D示出由抄有RFID501的纸或膜构成的标签516。通过使用抄有RFID501的纸或膜制造标签516，可以制造比使用了塑料框体的现有的ID标签低廉的标签。图13E是将本发明的RFID用于书皮的书籍517，其书皮中抄有RFID501。
通过在商品上附加使用了作为本发明的半导体器件的一例的RFID的签条514或标签516，可以容易地管理商品。例如，在商品被偷盗的情况下，可以通过跟踪商品的去处而迅速找出犯人。如此，通过使用本发明的RFID作为ID标签，可以进行商品的履历管理或跟踪查询，例如掌握该商品的原材料和原产地、制造及加工、流通、出售等。换言之，可以实现商品可追溯性（traceability）。另外，通过使用本发明，可以以比传统低成本实现商品可追溯性管理系统。
另外，作为本发明的半导体器件的一例的RFID，不容易受局部推压而损坏。因此，具有作为本发明的半导体器件的一例的RFID的纸介质及膜介质当进行贴合和设置等处理时可以弯曲，从而提高处理效率。另外，由于可以用书写工具在具有作为本发明的半导体器件的一例的RFID的纸介质及膜介质上写上信息，所以其用途很广泛。
接着，以下示出作为本发明的半导体器件的一个方式的存储装置的结构。在此，使用非易失性存储装置作为存储装置的典型例子来描述。
图14示出非易失性半导体存储装置的电路框图的一例。在非易失性半导体存储装置中，在相同的元件衬底上形成有存储器单元阵列552和外围电路554。存储器单元阵列552具有如实施方式1所示的非易失性存储元件。外围电路554的结构为如下。
在存储器单元阵列552的周围，设置有用于选择字线的行译码器562和用于选择位线的列译码器564。地址通过地址缓冲器556传送到控制电路558，并且内部行地址信号及内部列地址信号分别转送到行译码器562及列译码器564。
当进行数据的写入以及擦除时，使用使电源电位升压的电位。因此，设置由控制电路558根据工作模式而控制的升压电路560。升压电路560的输出经过行译码器562或列译码器564供给到字线或位线。从列译码器564输出的数据输入到读出放大器566。由读出放大器566读取的数据保持在数据缓冲器568中，然后由于控制电路558的控制，对数据进行随机存取，并且经过数据输入/输出缓冲器570输出。写入数据经过数据输入/输出缓冲器570暂时保持在数据缓冲器568中，而且由于控制电路558的控制，被转送到列译码器564。
如此，在非易失性半导体存储装置的存储器单元阵列552中，需要使用与电源电位不同的电位。由此，优选至少使存储器单元阵列552和外围电路554之间电绝缘分离。在此情况下，通过使用形成在绝缘表面上的非单晶半导体层形成非易失性存储器元件及外围电路的晶体管，可以容易地进行绝缘分离。因此，可以减少不正常工作且制作低耗电量的非易失性半导体存储装置。
实施方式8
在本实施方式中，以下示出使用了本发明的半导体器件的电子设备。
作为利用本发明的非易失性半导体存储装置的电子设备，可以举出摄像机或数字照相机等影像拍摄装置、护目镜型显示器（头戴显示器）、导航系统、音频再现装置（汽车立体声、音响组件等）、计算机、游戏机、便携式信息终端（移动计算机、便携式电话、便携式游戏机或电子书籍等）、具有记录媒质的图像再现装置（具体地说，能够播放记录媒质比如数字通用光盘（DVD）等并且具有能够显示其图像的显示器的装置）等。图15A至15E示出这些电子设备的具体例子。
图15A和15B示出一种数码相机。图15B为示出图15A的背面的图。该数字照相机包括框体2111、显示部2112、镜头2113、操作键2114、以及快门按钮2115等。在框体2111中安装有具有存储装置、MPU、图像传感器等的功能的本发明的半导体器件2116。
此外，图15C示出一种便携式电话，其为移动终端的一个典型例子。该便携式电话包括框体2121、显示部2122、以及操作键2123等。另外，该便携式电话还安装有具有存储装置、MPU、图像传感器等的功能的本发明的半导体器件2125。
此外，图15D示出数字音响设备，其为音频组件的一个典型例子。图15D所示的数字音响设备包括主体2130；显示部2131；具有存储装置、MPU、图像传感器等的功能的本发明的半导体器件2132；操作部2133；以及耳机2134等。
另外，图15E示出电子书籍（也称为电子纸）。该电子书籍包括主体2141；显示部2142；操作键2143；以及具有存储装置、MPU、图像传感器等的功能的本发明的半导体器件2144。另外，该电子书籍也可以在主体2141中内部安装有调制解调器，并可以具有以无线方式收发信息的结构。
如上所述，本发明的半导体器件的应用范围很广泛，可以用于其他电子设备。
实施例1
在本实施例中，以下示出在元件层中设置有预浸布的嵌体、将该嵌体抄入纸中的方法、以及所制造的嵌体的点压耐性的测定结果。
如图16A所示，在衬底100上形成剥离层101，在剥离层101上形成包括使用非单晶半导体层形成的半导体元件的元件层102及天线112。接着，在元件层102及天线112上设置在纤维体113中浸渗有机树脂114而成的结构体115。另外，作为元件层102的结构，使用图3A来说明。
在此，作为衬底100使用了由康宁公司制造的剥离衬底。剥离层101通过如下工序来形成：使用氩气体溅射钨靶来形成50nm厚的钨层，并且对钨层的表面进行利用一氧化二氮等离子体的处理使钨层的表面氧化来形成氧化钨层。
接着，作为用作缓冲层的绝缘层103，通过等离子体CVD法形成600nm厚的氧氮化硅层。作为此时的原料气体，使用了流量比为12:1200:150:200的SiH4、H2、NH3、以及N2O。
通过等离子体CVD法，在用作缓冲层的绝缘层上按顺序形成50nm厚的氮氧化硅层及100nm厚的氧氮化硅层作为用作基底层的绝缘层104。作为此时的原料气体，当形成氧氮化硅层时使用了流量比为15:1200:150:200的SiH4、H2、NH3、以及N2O，而当形成氮氧化硅层时使用了流量比为1:120的SiH4及N2O。
接着，在通过等离子体CVD法在绝缘层104上形成非晶硅层之后，以650℃的温度加热1分钟至10分钟来去除包含在非晶硅层中的氢。接着，用脉冲振荡的激光束照射非晶硅层使非晶硅层结晶来形成晶体硅层。在此的激光束的照射条件是如下：频率为80MHz、YVO4激光的二次谐波（波长为532nm）、激光束的扫描速度为300cm/sec以上且400cm/sec以下、激光束的功率为15W以上且25W以下。
接着，通过光刻工序在晶体硅层上形成抗蚀剂掩模，并且使用该掩模选择性地蚀刻晶体硅层来形成具有结晶性的半导体层。作为此时的蚀刻气体，使用了流量比为51:30的CF4及O2。之后去除抗蚀剂掩模。
接着，在半导体层上，通过等离子体CVD法形成20nm厚的氧氮化硅层作为用作栅极绝缘层的绝缘层。
接着，在用作栅极绝缘层的绝缘层上，使用氩气体及氮气体溅射钽靶来形成30nm厚的氮化钽层，然后使用氩气体溅射钨靶按顺序形成170nm厚的钨层。接着,在使用通过光刻工序形成的抗蚀剂掩模并且使用流量比为3:3:1的Cl2、SF6、O2进行蚀刻之后，使用流量比为6:1:1:4的Cl2、SF6、CF4、以及O2进行蚀刻。接着，使用流量比为1:1的Cl2及SF6蚀刻氮化钽层，来形成由30nm厚的氮化钽层及170nm厚的钨层层叠而成的栅电极。
接着，在之后成为p沟道型薄膜晶体管的半导体层上通过光刻工序形成抗蚀剂掩模，并且将栅电极作为掩模对之后成为n沟道型薄膜晶体管的半导体层掺杂磷。将此时的磷的杂质浓度设定为1×1019cm3至1×1021cm3。之后，去除覆盖p沟道型薄膜晶体管的抗蚀剂掩模。
接着，在之后成为n沟道型薄膜晶体管的半导体层上通过光刻工序形成抗蚀剂掩模，并且将栅电极作为掩模对之后成为p沟道型薄膜晶体管的半导体层掺杂硼。将此时的硼的杂质浓度设定为1×1019cm3至1×1021cm3。之后，去除覆盖n沟道型薄膜晶体管的抗蚀剂掩模。
接着，在栅电极及用作栅极绝缘层的绝缘层上形成绝缘层106及绝缘层107，作为层间绝缘层。在此，作为绝缘层106，通过等离子体CVD法，形成50nm厚的氧氮化硅层。作为此时的原料气体，使用了流量比为5:80的SiH4及N2O。作为绝缘层107，通过等离子体CVD法按顺序形成100nm厚的氮氧化硅层及600nm厚的氧氮化硅层。作为此时的原料气体，当形成氮氧化硅层时使用了流量比为16:80:80:150:12的SiH4、H2、N2、NH3、以及N2O，而当形成氧氮化硅层时使用了流量比为5:80的SiH4及N2O。
接着，在以410℃加热1个小时进行半导体层的脱氢处理之后，使用通过光刻工序形成的抗蚀剂掩模选择性地蚀刻绝缘层106及绝缘层107各个的一部分，来使半导体层的源区及漏区露出。之后去除抗蚀剂掩模。
接着，在绝缘层107上按顺序使用氩气体溅射钛靶形成100nm厚的钛层，使用氩气体溅射铝钯形成300nm厚的铝层，并且使用氩气体溅射钛靶形成100nm厚的钛层。接着，使用通过光刻工序形成的抗蚀剂掩模，在使用流量比为7:1的BCl3及Cl2进行蚀刻之后使用流量比为15:3的BCl3及Cl2进行蚀刻，来形成布线108及布线109。之后去除抗蚀剂掩模。
接着，在布线108、布线109、以及绝缘层107上涂敷2000nm厚的使用有机溶剂释放正型感光聚酰亚胺树脂而成的组分并使它干燥，接着使它曝光，然后用显影液去除未固化部并以320℃加热1个小时来形成绝缘层111。另外，选择性地曝光聚酰亚胺树脂，以使布线109露出。接着，在绝缘层111上，使用氩气体溅射钛靶形成100nm厚的钛层，接着使用氩气体溅射铝靶形成700nm厚的铝层。接着，使用通过光刻工序形成的抗蚀剂掩模，使用流量比为7:1的BCl3及Cl2进行蚀刻，然后使用流量比为15:3的BCl3及Cl2进行蚀刻来形成天线112。之后去除抗蚀剂掩模。
接着，在元件层102及天线112上设置35μm厚的作为纤维体使用了E玻璃纤维的结构体115，接着在减压下以100℃加热，然后开放大气压来施加压力。之后在电炉中以190℃至210℃加热1个小时，如图16B所示那样在元件层102及天线112形成密封层120。
接着，如图16B所示，使用从二氧化碳激光振荡器振荡出来的激光束122照射剥离层101，如图16C那样在元件层102及结构体115中形成槽123。接着，将具有绝缘表面的衬底100浸在水中，从剥离层101剥离元件层102。
接着，与结构体115同样地将30μm厚的结构体设置在剥离层101的剥离表面（具体而言，用作缓冲层的绝缘层103的表面）上，并且加热及压合来形成密封层125。另外，在结构体中包括使用了作为高强度纤维的E玻璃的玻璃纤维布。
之后，如图16D所示，使用从二氧化碳激光振荡器振荡出来的激光束211进行照射，如图16E所示那样形成多个嵌体221a至221c。此时的嵌体221a至221c的厚度为75μm。
以下，示出测定了此时的嵌体221a至221c的点压耐性的结果。
作为此时的测定装置使用压缩试验机，通过以固定速度将压头向下移动并且当对嵌体施加设定负荷时将压头向上移动，来测定嵌体的状态。此时使用的压头的先端为曲线状，先端的曲线的曲率半径为0.5mm。在对嵌体221a至221c施加3MPa的压力的情况下，嵌体被损坏的比率为0%。另外，在对嵌体221a至221c施加6MPa的压力的情况下，嵌体被损坏的比率为25%。
另外，作为比较例子，对通过如下工序制造的嵌体进行相同的点压耐性试验：通过相同的工序形成元件层102及天线112，在该元件层102及天线112上形成大约10μm厚的环氧层，分别在环氧层表面及元件层表面上使用4μm厚的丙烯酸粘合剂固定6μm厚的PET膜。在对嵌体221a至221c施加3MPa的压力的情况下，嵌体被损坏的比率为0%。另外，在对嵌体221a至221c施加6MPa的压力的情况下，嵌体被损坏的比率为10%。
从上述可知：如本发明所示的半导体器件那样在元件层的表面固定纤维体而成的嵌体（半导体器件）的点压耐性提高，而可以降低受点压而导致的损坏。
接着，通过将该嵌体抄入纸中，可以形成包括半导体器件的纸。具体而言，通过将其中溶解纸的纸浆稀溶液进入底部开口部设置有网的管形材料投入部并且使材料投入部中减压，纸纤维缠上网中来形成湿式纸。将该湿式纸从网分离开，并且使用厚纸夹住而施加压力，来使其厚度均匀。接着，在使厚度均匀的湿式纸222上布置嵌体221a至221c，通过与湿式纸222相同的工序形成湿式纸223。之后，通过使用干燥器蒸发包含在湿式纸222及湿式纸223中的水分，如图16G所示，可以形成包括嵌体221a至221c的纸231及纸232。之后，通过将纸231及纸232切断成适当的尺寸，可以制造包括嵌体的纸，即被纸夹住的半导体器件241。
本说明书根据2007年3月13日在日本专利局受理的日本专利申请号2007-064051而制作，所述申请的全部内容包括在本说明书中。

Claims (23)

1.一种半导体器件，包括：
第一层，所述第一层包括浸渗有第一有机树脂的第一纤维体；
在所述第一层上的半导体元件；
在所述半导体元件上的第二层，所述第二层包括浸渗有第二有机树脂的第二纤维体；以及
电连接到所述半导体元件的天线，
其中，所述半导体元件夹在所述第一层和第二层之间。
2.如权利要求1所述的半导体器件，其特征在于：
其中，所述第一有机树脂包括环氧树脂，以及
其中，所述第二有机树脂包括环氧树脂。
3.如权利要求1所述的半导体器件，其特征在于：所述半导体元件包括非单晶半导体层。
4.如权利要求1所述的半导体器件，其特征在于：所述半导体元件包括薄膜晶体管。
5.如权利要求1所述的半导体器件，其特征在于：所述天线夹在所述第一层和第二层之间。
6.如权利要求1所述的半导体器件，其特征在于：所述半导体元件的顶表面的面积大于或等于9mm2。
7.如权利要求1所述的半导体器件，其特征在于：
其中所述第一纤维体是织物和无纺织物之一；
其中所述第二纤维体是织物和无纺织物之一。
8.一种书籍，其特征在于：所述书籍附着有如权利要求1所述的半导体器件。
9.一种半导体器件，包括：
第一层，所述第一层包括浸渗有第一有机树脂的第一纤维体；
在所述第一层上的半导体元件；
在所述半导体元件上的第二层，所述第二层包括浸渗有第二有机树脂的第二纤维体；以及
电连接到所述半导体元件的天线，
其中，所述半导体元件夹在所述第一层和第二层之间，
其中，包括所述半导体元件的层的厚度大于等于1μm且小于等于10μm，
其中，所述第一层的厚度大于等于10μm且小于等于100μm
其中，所述第二层的厚度大于等于10μm且小于等于100μm
10.如权利要求9所述的半导体器件，其特征在于：
其中所述第一有机树脂包括环氧树脂，以及
其中所述第二有机树脂包括环氧树脂。
11.如权利要求9所述的半导体器件，其特征在于：所述半导体元件包括非单晶半导体层。
12.如权利要求9所述的半导体器件，其特征在于：所述半导体元件包括薄膜晶体管。
13.如权利要求9所述的半导体器件，其特征在于：所述天线夹在所述第一层和第二层之间。
14.如权利要求9所述的半导体器件，其特征在于：所述半导体元件的顶表面的面积大于或等于9mm2。
15.如权利要求9所述的半导体器件，其特征在于：
其中所述第一纤维体是织物和无纺织物之一；
其中所述第二纤维体是织物和无纺织物之一。
16.一种书籍，其特征在于：所述书籍附着有如权利要求9所述的半导体器件。
17.一种半导体器件，包括：
第一层，所述第一层包括浸渗有第一有机树脂的第一纤维体；
在所述第一层上的半导体元件；
在所述半导体元件上的第二层，所述第二层包括浸渗有第二有机树脂的第二纤维体；以及
电连接到所述半导体元件的天线，
其中，所述半导体元件夹在所述第一层和第二层之间，
其中，包括所述半导体元件的层的厚度大于等于1μm且小于等于10μm，
其中，所述第一层的厚度大于等于10μm且小于等于100μm，
其中，所述第二层的厚度大于等于10μm且小于等于100μm，
其中，所述第一纤维体是包括经线纤维把和纬线纤维把的织物；
其中，所述第二纤维体是包括经线纤维把和纬线纤维把的织物。
18.如权利要求17所述的半导体器件，其特征在于：
其中，所述第一有机树脂包括环氧树脂，以及
其中，所述第二有机树脂包括环氧树脂。
19.如权利要求17所述的半导体器件，其特征在于：所述半导体元件包括非单晶半导体层。
20.如权利要求17所述的半导体器件，其特征在于：所述半导体元件包括薄膜晶体管。
21.如权利要求17所述的半导体器件，其特征在于：所述天线夹在所述第一层和第二层之间。
22.如权利要求17所述的半导体器件，其特征在于：所述半导体元件的顶表面的面积大于或等于9mm2。
23.一种书籍，其特征在于所述书籍附着有如权利要求17所述的半导体器件。
CN201310141588.8A 2007-03-13 2008-03-12 半导体器件及其制造方法 Expired - Fee Related CN103258800B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-064051 2007-03-13
JP2007064051 2007-03-13
CN2008100864200A CN101266953B (zh) 2007-03-13 2008-03-12 半导体器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008100864200A Division CN101266953B (zh) 2007-03-13 2008-03-12 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103258800A true CN103258800A (zh) 2013-08-21
CN103258800B CN103258800B (zh) 2017-04-26

Family

ID=39643900

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310141588.8A Expired - Fee Related CN103258800B (zh) 2007-03-13 2008-03-12 半导体器件及其制造方法
CN2008100864200A Expired - Fee Related CN101266953B (zh) 2007-03-13 2008-03-12 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008100864200A Expired - Fee Related CN101266953B (zh) 2007-03-13 2008-03-12 半导体器件及其制造方法

Country Status (6)

Country Link
US (2) US7968427B2 (zh)
EP (1) EP1970951A3 (zh)
JP (8) JP4519924B2 (zh)
KR (1) KR101448485B1 (zh)
CN (2) CN103258800B (zh)
TW (1) TWI431730B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256478A (zh) * 2017-07-12 2019-01-22 三星显示有限公司 制造显示装置的方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
WO2009031482A1 (en) 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8062961B1 (en) * 2008-03-28 2011-11-22 Renesas Electronics Corporation Method for manufacturing a semiconductor device
JP5460108B2 (ja) 2008-04-18 2014-04-02 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2009142309A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248412B2 (ja) 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103500700B (zh) * 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
US8044499B2 (en) * 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101925772B1 (ko) 2008-07-10 2018-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5358324B2 (ja) * 2008-07-10 2013-12-04 株式会社半導体エネルギー研究所 電子ペーパー
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101611643B1 (ko) 2008-10-01 2016-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) * 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
WO2010140539A1 (en) 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140495A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
FR2951866B1 (fr) * 2009-10-27 2011-11-25 Arjowiggins Security Procede de fabrication d'un support integrant un dispositif electronique
US20110303272A1 (en) * 2010-06-09 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric Conversion Device and Manufacturing Method Thereof
FR2963137B1 (fr) * 2010-07-20 2016-02-19 Oberthur Technologies Insert a transpondeur et dispositif comprenant un tel insert
DE102011108286A1 (de) * 2010-09-13 2012-04-26 Siemens Aktiengesellschaft Flexible Transponderanordnung
WO2012049824A1 (ja) * 2010-10-13 2012-04-19 シャープ株式会社 薄膜トランジスタ基板及びそれを用いた表示装置
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
TW201314389A (zh) * 2011-09-29 2013-04-01 Wistron Corp 感光性間隙物及液晶顯示器的製作方法與陣列基板
DE102011121034B4 (de) * 2011-12-14 2013-11-07 Oechsler Ag Gehäuseschale, insbesondere eines tragbaren elektronischen Gerätes wie eines Kommunikationsgerätes, und Gerät mit derartiger Gehäuseschale
WO2013126927A2 (en) * 2012-02-26 2013-08-29 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
JP5579216B2 (ja) * 2012-03-26 2014-08-27 株式会社東芝 半導体装置及びその製造方法
US9515217B2 (en) 2012-11-05 2016-12-06 Solexel, Inc. Monolithically isled back contact back junction solar cells
EP2915195A4 (en) * 2012-11-05 2016-07-27 Solexel Inc SYSTEMS AND METHODS FOR SOLAR PHOTOVOLTAIC CELLS AND MODULES FORMED IN MONOLITHIC ISLANDS
US9554465B1 (en) 2013-08-27 2017-01-24 Flextronics Ap, Llc Stretchable conductor design and methods of making
JP6513929B2 (ja) * 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
CN110010625A (zh) * 2013-12-02 2019-07-12 株式会社半导体能源研究所 显示装置及其制造方法
US9521748B1 (en) * 2013-12-09 2016-12-13 Multek Technologies, Ltd. Mechanical measures to limit stress and strain in deformable electronics
CN104951156A (zh) * 2014-03-31 2015-09-30 宸盛光电有限公司 电容式触控装置
CN104200255A (zh) * 2014-08-28 2014-12-10 绵阳市绵州通有限责任公司 一种抗弯折的智能公交卡壳体结构
US10083923B2 (en) * 2015-09-21 2018-09-25 Intel Corporation Platform with thermally stable wireless interconnects
US20190221529A1 (en) * 2018-01-12 2019-07-18 Intel Corporation On-package integrated stiffener antenna
TWI766408B (zh) * 2020-10-28 2022-06-01 英屬維京群島商恒聖智能系統整合股份有限公司 一種以織物特徵驗證產品真偽及建立授權品資料的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10181261A (ja) * 1996-12-20 1998-07-07 Dainippon Printing Co Ltd 非接触ｉｃカード
CN1370389A (zh) * 1999-06-25 2002-09-18 联合讯号公司 便于激光通路钻孔的微纤维介质
WO2006022169A1 (en) * 2004-08-23 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
US20070044303A1 (en) * 2005-08-26 2007-03-01 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2026113C (en) * 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
BR9507775A (pt) 1994-05-27 1997-08-19 Ake Gustafson Processo de realização de um módulo eletrônico e módulo eletrônico obtido de acordo com esse processo
TW371285B (en) * 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH10129165A (ja) 1996-03-15 1998-05-19 Hitachi Maxell Ltd 情報担体及びその製造方法
JPH1024686A (ja) * 1996-07-10 1998-01-27 Dainippon Printing Co Ltd Ｉｃモジュールパッケージ及びｉｃカード
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10171954A (ja) * 1996-12-05 1998-06-26 Hitachi Maxell Ltd 非接触式ｉｃカード
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP2001319211A (ja) * 2000-05-11 2001-11-16 Kyodo Printing Co Ltd Ｉｃカードおよびその製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP4060116B2 (ja) * 2001-04-25 2008-03-12 住友ベークライト株式会社 表示素子用プラスチック基板
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7056571B2 (en) * 2002-12-24 2006-06-06 Matsushita Electric Industrial Co., Ltd. Wiring board and its production process
JP4671600B2 (ja) * 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4637477B2 (ja) * 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
US7230316B2 (en) * 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4809600B2 (ja) * 2003-10-28 2011-11-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005229098A (ja) * 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4063225B2 (ja) * 2004-01-21 2008-03-19 ソニー株式会社 液晶表示装置および液晶表示装置の製造方法
JP4939757B2 (ja) * 2004-02-04 2012-05-30 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄタグ及びｉｄカード
JP4989854B2 (ja) * 2004-02-06 2012-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
JP4716081B2 (ja) * 2004-04-19 2011-07-06 ソニー株式会社 液晶表示装置の製造方法
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
JP4912641B2 (ja) * 2004-08-23 2012-04-11 株式会社半導体エネルギー研究所 無線チップの作製方法
JP5072208B2 (ja) * 2004-09-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5072210B2 (ja) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP5072217B2 (ja) 2004-11-22 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4882256B2 (ja) * 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5057700B2 (ja) * 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5057703B2 (ja) 2005-05-31 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4832185B2 (ja) * 2005-07-08 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
JP2007064051A (ja) 2005-08-30 2007-03-15 Honda Motor Co Ltd 内燃機関の動弁機構支持構造
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
CN101479747B (zh) * 2006-06-26 2011-05-18 株式会社半导体能源研究所 包括半导体器件的纸及其制造方法
JP4402144B2 (ja) * 2006-09-29 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5248240B2 (ja) * 2007-08-30 2013-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2009031482A1 (en) * 2007-09-07 2009-03-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10181261A (ja) * 1996-12-20 1998-07-07 Dainippon Printing Co Ltd 非接触ｉｃカード
CN1370389A (zh) * 1999-06-25 2002-09-18 联合讯号公司 便于激光通路钻孔的微纤维介质
WO2006022169A1 (en) * 2004-08-23 2006-03-02 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
US20070044303A1 (en) * 2005-08-26 2007-03-01 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256478A (zh) * 2017-07-12 2019-01-22 三星显示有限公司 制造显示装置的方法
CN109256478B (zh) * 2017-07-12 2023-01-13 三星显示有限公司 制造显示装置的方法

Also Published As

Publication number Publication date
JP6461227B2 (ja) 2019-01-30
TW200845325A (en) 2008-11-16
JP2017157850A (ja) 2017-09-07
CN101266953A (zh) 2008-09-17
CN103258800B (zh) 2017-04-26
TWI431730B (zh) 2014-03-21
JP2015128186A (ja) 2015-07-09
JP5291666B2 (ja) 2013-09-18
US8552418B2 (en) 2013-10-08
JP2020150277A (ja) 2020-09-17
JP2008257710A (ja) 2008-10-23
JP2013179358A (ja) 2013-09-09
JP2010226127A (ja) 2010-10-07
US7968427B2 (en) 2011-06-28
JP2022069697A (ja) 2022-05-11
JP2019091900A (ja) 2019-06-13
JP4519924B2 (ja) 2010-08-04
EP1970951A2 (en) 2008-09-17
KR20080084668A (ko) 2008-09-19
KR101448485B1 (ko) 2014-10-08
JP6138185B2 (ja) 2017-05-31
EP1970951A3 (en) 2009-05-06
JP5721777B2 (ja) 2015-05-20
CN101266953B (zh) 2013-05-29
US20080224941A1 (en) 2008-09-18
US20110233556A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
CN101266953B (zh) 半导体器件及其制造方法
CN101276743B (zh) 半导体装置的制造方法
CN101276767B (zh) 半导体装置的制造方法
TWI458027B (zh) 半導體裝置及其製造方法
CN101266954B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170426

Termination date: 20200312