WO2012049824A1 - 薄膜トランジスタ基板及びそれを用いた表示装置 - Google Patents

薄膜トランジスタ基板及びそれを用いた表示装置 Download PDF

Info

Publication number
WO2012049824A1
WO2012049824A1 PCT/JP2011/005634 JP2011005634W WO2012049824A1 WO 2012049824 A1 WO2012049824 A1 WO 2012049824A1 JP 2011005634 W JP2011005634 W JP 2011005634W WO 2012049824 A1 WO2012049824 A1 WO 2012049824A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
film
film transistor
substrate
gate electrode
Prior art date
Application number
PCT/JP2011/005634
Other languages
English (en)
French (fr)
Inventor
松本　晋
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012049824A1 publication Critical patent/WO2012049824A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Definitions

  • the present invention relates to a thin film transistor substrate used in a display device such as a liquid crystal display device provided with a plastic substrate, and a display device using the same.
  • a liquid crystal display device having a thin film transistor substrate and a counter substrate, which are a pair of substrates disposed to face each other, and a liquid crystal layer provided between the pair of substrates has been proposed. Yes.
  • the TFT substrate is a flexible plastic substrate made of polyurethane resin or the like, and a thin film transistor (Thin Film ⁇ Transistor, hereinafter referred to as “TFT”) provided on the plastic substrate and serving as a switching element. And a display element layer.
  • the counter substrate includes the above-described plastic substrate and a CF (Color Filter) element layer provided on the plastic substrate (see, for example, Patent Document 1).
  • a thin film transistor substrate and a counter substrate are manufactured on separate glass substrates, and after the thin film transistor substrate and the counter substrate are bonded together, Laser light is irradiated from the back surface, and the glass substrate is peeled off (see, for example, Non-Patent Document 1).
  • a flattening film formed of, for example, an acrylic resin is provided between the TFT and the liquid crystal layer so as to cover the semiconductor layer of the TFT.
  • a positive charge stays at the interface between the planarization film and the liquid crystal layer due to moisture or ions in the liquid crystal layer due to the potential of the gate electrode or the like.
  • this positive charge diffuses into the semiconductor layer of the TFT and stays at the interface between the planarization film and an interlayer insulating film provided between the TFT and the planarization film. Then, due to the positive charge, a back channel (a phenomenon in which the channel region is turned on and a leakage current is generated when the TFT is off) is formed in the TFT channel region, and the threshold voltage of the TFT is reduced. There has been a problem that TFT characteristics deteriorate due to inconveniences such as TFT damage due to fluctuations and discharge.
  • a TFT substrate in which a conductor film formed of aluminum or the like is provided on the surface of the interlayer insulating film so as to overlap a part of the channel region of the TFT has been proposed.
  • This conductive film uses a part of the aluminum film patterned as the source electrode and the signal wiring as an electric shield, and is connected to the same potential as the source wiring. Further, it is described that with such a configuration, the channel region of the TFT can be electrically shielded by the potential of the conductive film, so that the back channel can be prevented from being formed (see, for example, Patent Document 2).
  • the channel region of the TFT cannot be completely covered with the conductive film.
  • the present invention has been made in view of the above-described problems, and can electrically cut off the channel region from the outside of the thin film transistor substrate, reliably preventing the formation of the back channel due to the charge, It is an object of the present invention to provide a thin film transistor substrate and a display device using the same that can prevent deterioration of TFT characteristics.
  • a first thin film transistor substrate of the present invention includes a flexible plastic substrate, a gate electrode provided on the plastic substrate, and provided on the plastic substrate with the same potential as the gate electrode.
  • a thin film transistor including a gate layer, a gate insulating film covering the gate electrode and the gate wiring, and a semiconductor layer having a semiconductor layer provided on the gate insulating film and having a channel region arranged so as to overlap the gate electrode in a plan view;
  • the conductive film and the gate electrode can be set to the same potential, the channel region provided between the gate electrode and the conductive film is electrically shielded from the outside of the thin film transistor substrate. can do. Therefore, for example, when a thin film transistor substrate is used in a liquid crystal display device, even if a positive charge stays at the interface between the planarization film and the liquid crystal layer due to moisture or ions in the liquid crystal layer, The formation of the resulting back channel can be reliably prevented, and deterioration of the characteristics of the thin film transistor can be prevented.
  • the thin film transistor substrate when a glass substrate is peeled off from the plastic substrate after the plastic substrate is provided on the glass substrate, a charge is generated due to the peeling of the glass substrate. Therefore, it is possible to reliably prevent the formation of the back channel due to the charge and to prevent the characteristics of the thin film transistor from being deteriorated.
  • the conductive film may be disposed so as to cover the entire semiconductor layer having a channel region in plan view.
  • the conductive film includes indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide containing silicon oxide (ITSO), and indium oxide (In 2 O 3 ) It is preferably formed of at least one selected from the group consisting of tin oxide (SnO 2 ), zinc oxide (ZnO), and carbon nanotubes.
  • the conductive film can be formed from an inexpensive and versatile material.
  • the conductive film and the pixel electrode can be formed simultaneously with the same material, which simplifies the manufacturing process. Cost can be reduced.
  • the second thin film transistor substrate of the present invention is provided on a flexible plastic substrate, a gate electrode formed on the plastic substrate, a gate insulating film covering the gate electrode, and the gate insulating film, and in plan view,
  • a plastic substrate and another conductive film disposed to face the gate electrode and the conductive film so as to cover the channel region.
  • an insulating film provided to cover another conductive film between the gate electrode and the gate electrode, the conductive film being a contact hole formed in the insulating film, the gate insulating film, the protective film, and the planarization film It is characterized by being connected to another conductive film through this.
  • the channel region provided between the conductive film and the other conductive film is electrically connected from the outside of the TFT substrate. Can be shielded. Therefore, for example, when a thin film transistor substrate is used in a liquid crystal display device, even if a positive charge stays at the interface between the planarization film and the liquid crystal layer due to moisture or ions in the liquid crystal layer, The formation of the resulting back channel can be reliably prevented, and deterioration of the characteristics of the thin film transistor can be prevented.
  • the thin film transistor substrate when a glass substrate is peeled off from the plastic substrate after the plastic substrate is provided on the glass substrate, a charge is generated due to the peeling of the glass substrate. Therefore, it is possible to reliably prevent the formation of the back channel due to the charge and to prevent the characteristics of the thin film transistor from being deteriorated.
  • the conductive film and the other conductive film may be disposed so as to cover the entire semiconductor layer having the channel region in plan view.
  • another conductive film may be provided on the entire surface of the plastic substrate on the thin film transistor side.
  • a transparent film such as an ITO film on the entire plastic substrate, for example, without performing processes such as photolithography, wet etching, and resist peeling and cleaning on the film. Since another conductive film can be formed over the plastic substrate, the manufacturing process of the thin film transistor substrate can be simplified.
  • the conductive film and the other conductive film are indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide containing silicon oxide (ITSO), oxidized It is preferably formed of at least one selected from the group consisting of indium (In 2 O 3 ), tin oxide (SnO 2 ), zinc oxide (ZnO), and carbon nanotubes.
  • the conductive film and other conductive films can be formed from inexpensive and versatile materials.
  • the conductive film and the pixel electrode can be formed simultaneously with the same material, which simplifies the manufacturing process. Cost can be reduced.
  • a laminate layer may be provided on the side of the plastic substrate opposite to the side where the thin film transistors are provided.
  • the rigidity and impact resistance of the thin film transistor substrate can be improved.
  • the first and second thin film transistor substrates of the present invention have excellent characteristics that can reliably prevent the formation of a back channel due to electric charges and prevent deterioration of the characteristics of the thin film transistor. Therefore, the present invention is suitable for a display device comprising a thin film transistor substrate, a counter substrate disposed opposite to the thin film transistor substrate, and a display medium layer provided between the thin film transistor substrate and the counter substrate. used. Further, the present invention is suitably used for a liquid crystal display device in which the display medium layer is a liquid crystal layer.
  • a thin film transistor substrate including a flexible plastic substrate it is possible to reliably prevent the formation of a back channel due to electric charges and to prevent deterioration of the characteristics of the thin film transistor.
  • FIG. 1 is a plan view showing a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing the liquid crystal display device according to the first embodiment of the present invention, and is a cross-sectional view taken along the line AA in FIG. 1 is a cross-sectional view showing a thin film transistor substrate according to a first embodiment of the present invention. It is a top view which shows TFT in the thin-film transistor substrate which concerns on the 1st Embodiment of this invention.
  • a liquid crystal display device is exemplified as the display device.
  • FIG. 1 is a plan view showing a liquid crystal display device according to the first embodiment of the present invention
  • FIG. 2 is a cross-sectional view showing the liquid crystal display device according to the first embodiment of the present invention.
  • FIG. FIG. 3 is a cross-sectional view showing the thin film transistor substrate according to the first embodiment of the present invention
  • FIG. 4 is a plan view showing the TFT in the thin film transistor substrate according to the first embodiment of the present invention.
  • the liquid crystal display device 1 includes a thin film transistor substrate 2 on which a plurality of TFTs as switching elements are formed, a counter substrate 3 disposed to face the thin film transistor substrate 2, a thin film transistor substrate 2 and A liquid crystal layer 4 which is a display medium layer sandwiched between the counter substrate 3 and a thin film transistor substrate 2 and the counter substrate 3 are sandwiched between the thin film transistor substrate 2 and the counter substrate 3, and the liquid crystal layer 4 and the counter substrate 3 are bonded to each other.
  • a sealing material 5 provided in a frame shape is provided.
  • the sealing material 5 is formed so as to go around the liquid crystal layer 4, and the thin film transistor substrate 2 and the counter substrate 3 are bonded to each other via the sealing material 5.
  • the thin film transistor substrate 2 and the counter substrate 3 are each formed in a rectangular plate shape.
  • the liquid crystal display device 1 includes a plurality of photo spacers (not shown) for regulating the thickness of the liquid crystal layer 4 (that is, the cell gap).
  • a display area D for image display is defined in an area inside the sealing material 5 and in which the thin film transistor substrate 2 and the counter substrate 3 overlap. Yes.
  • the display area D is configured by arranging a plurality of pixels, which are the minimum unit of an image, in a matrix.
  • the liquid crystal display device 1 is formed in a rectangular shape, and in the longitudinal direction Y of the liquid crystal display device 1, the thin film transistor substrate 2 protrudes from the counter substrate 3 on the upper side thereof.
  • a terminal region T is defined in the protruding region.
  • the terminal area T is provided around the display area D as shown in FIG.
  • this terminal region T a plurality of terminals (not shown) and connection wirings (not shown) connected to each of the plurality of terminals are provided.
  • one end of the terminal region T is connected to a terminal, and a flexible printed circuit board (not shown) that is a drive circuit board for supplying an external signal is attached.
  • the thin film transistor substrate 2 includes a plastic substrate 6 having a film-like flexibility made of a resin material.
  • a resin material for forming the plastic substrate 6 for example, an organic material such as polyimide resin, polyparaxylene resin, or acrylic resin can be used.
  • a display element layer 7 provided with TFTs and the like is formed.
  • the display element layer 7 includes a plurality of gate lines 20 extending in parallel with each other on the plastic substrate 6 and a plurality of lines extending in parallel with each other so as to be orthogonal to the gate lines 20.
  • a source wiring (not shown) and a plurality of TFTs 15 provided at each intersection of the gate wiring 20 and the source wiring are provided.
  • the display element layer 7 is provided in a matrix on the protective film 16 provided so as to cover the TFT 15, the flattening film 17 provided so as to cover the protective film 16, and the flattening film 17.
  • a plurality of pixel electrodes (not shown) connected to the TFT 15 and an alignment film (not shown) provided so as to cover each pixel electrode are provided.
  • the TFT 15 includes a gate electrode 18 and a gate wiring 20 provided on the plastic substrate 6, and a gate insulating film 21 provided so as to cover the gate electrode 18 and the gate wiring 20. ing. Further, the TFT 15 is provided on the gate insulating film 21 and is provided on the semiconductor layer 22 having the channel region Ca so as to overlap the gate electrode 18 and to face each other with the channel region Ca interposed therebetween. A source electrode 23 and a drain electrode 24 are provided.
  • the gate electrode 18 is a portion in which a part of the gate wiring 20 protrudes to the side, and the gate electrode 18 and the gate wiring 20 can be set to the same potential.
  • the semiconductor layer 22 is formed of a silicon layer, and includes, for example, a lower intrinsic amorphous silicon layer and an upper n + amorphous silicon layer doped with phosphorus. As shown in FIG. 4, the semiconductor layer 22 has a channel region Ca arranged so as to overlap the gate electrode 18 in plan view.
  • the source electrode 23 is composed of a laminated film of a first conductive layer 23a and a second conductive layer 23b.
  • the drain electrode 24 is composed of a laminated film of a first conductive layer 24a and a second conductive layer 24b.
  • the counter substrate 3 includes a plastic substrate 8 having a film-like flexibility (flexibility) formed of a resin material, like the thin film transistor substrate 2.
  • a resin material for forming the plastic substrate 8 the same material as the organic material for forming the plastic substrate 6 described above can be used.
  • a CF element layer 19 is formed on the plastic substrate 8 of the counter substrate 3.
  • the CF element layer 19 is provided between each colored layer and a plurality of colored layers (not shown) colored in red, green, or blue, corresponding to each pixel electrode on the thin film transistor substrate 2.
  • a color filter composed of a black matrix (not shown), an overcoat layer (not shown) provided on the color filter, a common electrode (not shown) provided on the overcoat layer, and the common electrode And an alignment film (not shown).
  • the thickness of the plastic substrates 6 and 8 is preferably 3 to 40 ⁇ m. If the thickness is less than 3 ⁇ m, sufficient mechanical strength may not be obtained. If the thickness is greater than 40 ⁇ m, a plastic substrate may be used when forming the display element layer 7 or the CF element layer 19. This is because the warpages of 6 and 8 become large and a problem may occur in the process.
  • the liquid crystal layer 4 includes, for example, nematic liquid crystal having electro-optical characteristics.
  • the laminate layer is formed on the side of the thin film transistor substrate 2 opposite to the side on which the liquid crystal layer 4 is provided (that is, on the side opposite to the side on which the liquid crystal layer 4 is provided on the plastic substrate 6 shown in FIG. 3). 10 is provided.
  • a laminate layer 11 is provided on the opposite side of the counter substrate 3 from the side where the liquid crystal layer 4 is provided (that is, the side opposite to the side where the liquid crystal layer 4 is provided of the plastic substrate 8). .
  • the laminate layers 10 and 11 can be formed of a transparent resin material such as polyethylene terephthalate resin, polyethylene naphthalate resin, polyether sulfone resin, polycarbonate resin, and cycloolefin polymer resin.
  • a transparent resin material such as polyethylene terephthalate resin, polyethylene naphthalate resin, polyether sulfone resin, polycarbonate resin, and cycloolefin polymer resin.
  • the thickness of the laminate layer 10 is preferably 50 ⁇ m or more.
  • the thickness of the laminate layer 11 is preferably 50 ⁇ m or more.
  • the laminate layer 10 is laminated on the surface 6 a of the plastic substrate 6 (that is, the surface opposite to the TFT 15) via the adhesive layer 12. ing. Similarly, the laminate layer 11 is laminated on the surface 8 a of the plastic substrate 8 via the adhesive layer 13.
  • the adhesive constituting the adhesive layer 12.13 is not particularly limited, and examples of the adhesive include adhesives of various resins such as an epoxy resin, a butyral resin, and an acrylic resin.
  • a polarizing plate (not shown) is provided outside the laminate layer 10 of the thin film transistor substrate 2, and a backlight unit (not shown) is provided outside the polarizing plate.
  • a polarizing plate (not shown) is provided outside the laminate layer 11 of the counter substrate 3.
  • the conductive film 25 is provided above the channel region Ca of the semiconductor layer 22.
  • the conductive film 25 is provided on the planarizing film 17, and the gate electrode so as to cover the channel region Ca of the semiconductor layer 22 in plan view. 18 is arranged to face.
  • the conductive film 25 is connected to the gate wiring 20 through a contact hole Cb formed in the laminated film of the gate insulating film 21, the protective film 16, and the planarizing film 17. .
  • the conductive film 25 and the gate electrode 18 can be set to the same potential. Therefore, the channel region Ca provided between the gate electrode 18 and the conductive film 25 is formed in the thin film transistor substrate 2. It is possible to electrically shield from the outside. Therefore, it is possible to reliably prevent the formation of the back channel due to the charge and prevent the degradation of the characteristics of the TFT 15.
  • the semiconductor layer 22 having the channel region Ca is entirely covered in a plan view.
  • the conductive film 25 is preferably disposed to face the gate electrode 18.
  • materials for forming the conductive film 25 include, for example, indium zinc oxide (IZO), indium tin oxide containing silicon oxide (ITSO), and indium oxide (In A light-transmitting metal oxide such as 2 O 3 ), tin oxide (SnO 2 ), and zinc oxide (ZnO), or a light-transmitting conductive material such as a carbon nanotube can be used.
  • the conductive film 25 and the pixel electrode can be formed simultaneously with the same material. Therefore, the manufacturing process is simplified and the cost can be reduced.
  • ITO indium tin oxide
  • 5 to 15 are cross-sectional views for explaining the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
  • the following manufacturing method is merely an example, and the liquid crystal display device 1 according to the present invention is not limited to the one manufactured by the following method.
  • a glass substrate 31 having a thickness of about 0.7 mm is prepared as a support substrate.
  • a film-like flexible plastic substrate 6 made of, for example, a polyimide resin is formed on the glass substrate 31 with a thickness of about 20 ⁇ m, for example.
  • a base coat layer that functions as a barrier layer may be formed on the surface of the plastic substrate 6 after the plastic substrate 6 is formed.
  • a silicon nitride film is formed on the plastic substrate 6 to form a base coat layer with a thickness of about 50 nm to 500 nm.
  • ⁇ Gate electrode / gate wiring formation process For example, a molybdenum film (thickness of about 150 nm) is formed on the entire substrate of the plastic substrate 6 by sputtering, and then the molybdenum film is subjected to photolithography, wet etching, and resist peeling cleaning. As a result, the gate electrode 18 and the gate wiring 20 are formed on the plastic substrate 6 as shown in FIG. Note that the source wiring is formed simultaneously with the formation of the gate electrode 18 and the gate wiring 20.
  • a single-layered molybdenum film is exemplified, but for example, an aluminum film, a tungsten film, a tantalum film, a chromium film, a titanium film,
  • the gate electrode 18 may be formed to a thickness of 50 nm to 300 nm using a metal film such as a copper film or a film made of an alloy film or a metal nitride thereof.
  • a silicon nitride film (thickness of about 200 nm to 500 nm) is formed by CVD on the entire substrate on which the gate electrode 18 and the gate wiring 20 are formed, and as shown in FIG. A gate insulating film 21 is formed so as to cover the electrode 18 and the gate wiring 20.
  • the gate insulating film 21 may have a two-layer structure.
  • a silicon oxide film (SiOx), a silicon oxynitride film (SiOxNy, x> y), a silicon nitride oxide film (SiNxOy, x> y), or the like is used in addition to the above-described silicon nitride film (SiNx). be able to.
  • ⁇ Semiconductor layer formation process> an intrinsic amorphous silicon film and an n + amorphous silicon film doped with phosphorus are successively formed on the entire substrate on which the gate insulating film 21 is formed by a plasma CVD method. Thereafter, patterning in an island shape on the gate electrode 18 by photolithography is performed to form a semiconductor formation layer in which an intrinsic amorphous silicon layer and an n + amorphous silicon layer are stacked. Subsequently, the n + amorphous silicon layer of the semiconductor formation layer is etched to pattern the channel region, and as shown in FIG. 7, a semiconductor layer 22 is formed on the gate insulating film 21 to a thickness of about 100 nm. To do.
  • a titanium film (thickness: 30 nm to 150 nm) and a copper film (thickness: about 50 nm to 400 nm) are sequentially formed on the entire substrate on which the semiconductor layer 22 has been formed by a sputtering method. Thereafter, photolithography and wet etching are performed on the copper film, and dry etching and resist peeling cleaning are performed on the titanium film, whereby a source electrode 23 and a drain electrode are formed as shown in FIG. 24 is formed.
  • the channel region Ca of the semiconductor layer 22 is exposed.
  • the source electrode 23 and the drain electrode 24 are provided so as to face each other with the channel region Ca interposed therebetween.
  • the metal film constituting the source electrode 23 and the drain electrode 24 a titanium film and a copper film having a laminated structure are exemplified.
  • a metal such as an aluminum film, a tungsten film, a tantalum film, or a chromium film is used.
  • the source electrode 23 and the drain electrode 24 may be formed using a film, or a film of an alloy film or metal nitride thereof.
  • etching process either dry etching or wet etching described above may be used. However, when processing a large area substrate, it is preferable to use dry etching.
  • a fluorine-based gas such as CF 4 , NF 3 , SF 6 , or CHF 3
  • a chlorine-based gas such as Cl 2 , BCl 3 , SiCl 4 , or CCl 4
  • an oxygen gas or the like
  • an inert gas such as argon may be added.
  • a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, or the like is formed on the entire substrate on which the source electrode 23 and the drain electrode 24 are formed (that is, the TFT 15 is formed) by plasma CVD. Then, as shown in FIG. 9, the protective film 16 covering the semiconductor layer 22, the source electrode 23, and the drain electrode 24 is formed to a thickness of about 200 to 300 nm.
  • the protective film 16 for example, TEOS (Tetra Ethyl Ortho Silicate) is used as a source gas, and a silicon oxide film having a thickness of 200 nm to 300 nm is formed by, for example, plasma CVD. Can do.
  • TEOS Tetra Ethyl Ortho Silicate
  • a photosensitive organic insulating film made of a photosensitive acrylic resin or the like is applied to the entire substrate on which the protective film 16 is formed by spin coating or slit coating to a thickness of about 1.0 ⁇ m to 3.0 ⁇ m.
  • a planarizing film 17 is formed on the surface of the protective film 16 so as to cover the semiconductor layer 22.
  • a transparent film such as, for example, an ITO film (thickness of about 50 nm to 200 nm) made of indium tin oxide is formed on the entire substrate on which the protective film 16 and the planarizing film 17 are formed by sputtering. Thereafter, the transparent film is subjected to photolithography, wet etching, and resist peeling cleaning to form a conductive film 25 and a pixel electrode (not shown) as shown in FIG. Layer 7 is formed.
  • ITO film thickness of about 50 nm to 200 nm
  • the transparent film is subjected to photolithography, wet etching, and resist peeling cleaning to form a conductive film 25 and a pixel electrode (not shown) as shown in FIG. Layer 7 is formed.
  • the conductive film 25 and the pixel electrode can be formed of the same material at the same time, the manufacturing process is simplified and the cost can be reduced.
  • the conductive film 25 is provided on the planarization film 17, and the channel of the semiconductor layer 22 is interposed through the protective film 16 and the planarization film 17 in plan view.
  • the gate electrode 18 is disposed so as to cover the region Ca.
  • the conductive film 25 is formed on the surface of the gate insulating film 21, the protective film 16, and the planarizing film 17 so as to cover the surface of the contact hole Cb. It is connected to the gate wiring 20 so as to have the same potential.
  • a polyimide resin is applied to the entire substrate by a printing method, and then a rubbing process is performed to form an alignment film.
  • a rubbing process is performed to form an alignment film.
  • spherical silica or plastic particles are dispersed over the entire substrate to form photo spacers.
  • the photo spacer may be formed using a photo process.
  • the thin film transistor substrate 2 including the display element layer 7 shown in FIGS. 2 and 3 can be manufactured.
  • a glass substrate 14 having a thickness of about 0.7 mm is prepared as a support substrate.
  • a film-like flexible plastic substrate 8 made of, for example, polyimide resin is formed on the glass substrate 14 with a thickness of about 20 ⁇ m, for example.
  • a color filter including a colored layer and a black matrix is formed on the plastic substrate 8, and an overcoat layer, a common electrode, and the like are patterned to form a CF element layer 19.
  • a polyimide resin is applied to the entire substrate by a printing method, and then a rubbing process is performed to form an alignment film, whereby the counter substrate 3 constituting the display region D is manufactured.
  • the black matrix is made of metal materials such as Ta (tantalum), Cr (chromium), Mo (molybdenum), Ni (nickel), Ti (titanium), Cu (copper), and Al (aluminum), and black pigments such as carbon.
  • metal materials such as Ta (tantalum), Cr (chromium), Mo (molybdenum), Ni (nickel), Ti (titanium), Cu (copper), and Al (aluminum), and black pigments such as carbon.
  • a seal material 5 made of ultraviolet curing and thermosetting resin or the like is drawn in a frame shape on the counter substrate 3 shown in FIG.
  • a liquid crystal material for forming the liquid crystal layer 4 is dropped in a region inside the sealing material 5 in the counter substrate 3 on which the sealing material 5 is drawn.
  • the counter substrate 3 onto which the liquid crystal material is dropped and the thin film transistor substrate 2 are bonded together under reduced pressure.
  • the front and back surfaces of the bonded body are pressurized by releasing the bonded body to atmospheric pressure. Then, after irradiating the sealing material 5 sandwiched between the bonded bodies with UV light, the sealing material 5 is cured by heating the bonded body, and as shown in FIG. 12, the thin film transistor substrate 2 and the counter substrate 3 A bonded body in which is bonded is produced.
  • the glass substrate 31 is peeled off by irradiating laser light (arrows in FIG. 13) from the glass substrate 31 side attached to the thin film transistor substrate 2.
  • the conductive film 25 is formed.
  • the entire device region 30 of the TFT 15 including the channel region Ca between the gate electrode 18 and the conductive film 25 can be electrically shielded. Accordingly, the channel region Ca can be electrically cut off from the outside of the thin film transistor substrate 2. As a result, it is possible to reliably prevent the formation of the back channel due to the charge and to prevent the degradation of the characteristics of the TFT 15.
  • the removal of the glass substrate 31 may not be peeling by laser light irradiation.
  • the glass substrate 31 may be removed using a polishing and etching apparatus.
  • an adhesive layer 12 made of, for example, an epoxy resin is formed on the surface 6 a of the plastic substrate 6 with a thickness of about 20 ⁇ m, for example.
  • a laminate layer 10 formed of, for example, polyethylene terephthalate resin is formed on the surface of the adhesive layer 12 with a thickness of, for example, about 100 ⁇ m, and the surface of the plastic substrate 6 (ie, The laminate layer 10 is provided on the surface opposite to the side where the TFT 15 is provided.
  • the laminate layer 10 is attached to the surface 6a of the plastic substrate 6 via the adhesive layer 12 by laminating at room temperature using a known laminating apparatus.
  • the conductive film 25 is formed on the thin film transistor substrate 2 as described above.
  • the entire device region 30 of the TFT 15 including the channel region Ca between the gate electrode 18 and the conductive film 25 can be electrically shielded. Accordingly, the channel region Ca can be electrically cut off from the outside of the thin film transistor substrate 2. As a result, it is possible to reliably prevent the formation of the back channel due to the charge and to prevent the degradation of the characteristics of the TFT 15.
  • the glass substrate 14 is peeled off by irradiating laser light (arrows in FIG. 15) from the glass substrate 14 side of the counter substrate 3.
  • the removal of the glass substrate 14 may not be peeling by laser light irradiation as in the case of the glass substrate 31 described above.
  • the glass substrate 14 may be removed using a polishing and etching apparatus.
  • an adhesive layer 13 made of, for example, an epoxy resin is formed with a thickness of, for example, about 20 ⁇ m on the surface 8a of the plastic substrate 8 opposite to the side on which the liquid crystal layer 4 is provided.
  • a laminate layer 11 made of, for example, polyethylene terephthalate resin is formed on the surface of the adhesive layer 13 with a thickness of about 100 ⁇ m, for example.
  • the laminate layer 11 is laminated on the surface 8a of the plastic substrate 8 via the adhesive layer 13 by laminating at a room temperature using a known laminating apparatus. It is formed.
  • a polarizing plate (not shown) and a backlight unit (not shown) are provided to complete the liquid crystal display device 1 shown in FIG.
  • the conductive film 25 is provided on the planarizing film 17. Further, the conductive film 25 is arranged to face the gate electrode 18 so as to cover the channel region Ca of the semiconductor layer 22 in plan view. Further, the conductive film 25 is configured to be connected to the gate wiring 20 that can be set to the same potential as the gate electrode 18 through the contact hole Cb. Therefore, since the conductive film 25 and the gate electrode 18 can be set to the same potential, the channel region Ca provided between the gate electrode 18 and the conductive film 25 is electrically connected from the outside of the thin film transistor substrate 2. Can be shielded. As a result, it is possible to reliably prevent the formation of the back channel due to the charge and to prevent the degradation of the characteristics of the TFT 15.
  • the conductive film 25 is arranged so as to cover the entire semiconductor layer having the channel region Ca in plan view. Accordingly, it is possible to more reliably prevent the formation of the back channel due to the charge, and to reliably prevent the deterioration of the characteristics of the TFT 15.
  • the conductive film 25 is formed of a material such as SnO 2 ), zinc oxide (ZnO), and carbon nanotube. Accordingly, since the conductive film 25 and the pixel electrode can be formed of the same material at the same time, the manufacturing process is simplified and the cost can be reduced.
  • the laminate layer 10 is provided on the side of the plastic substrate 6 opposite to the side where the thin film transistor 15 is provided. Therefore, the rigidity and impact resistance of the thin film transistor substrate 2 can be improved.
  • FIG. 16 is a sectional view showing a thin film transistor substrate according to the second embodiment of the present invention
  • FIG. 17 is a plan view showing a TFT in the thin film transistor substrate according to the second embodiment of the present invention.
  • symbol is attached
  • a plan view and a cross-sectional view of the liquid crystal display device are the same as those described in the first embodiment, and thus detailed description thereof is omitted here.
  • the thin film transistor substrate 40 of this embodiment has another conductive film 26 (hereinafter referred to as “conductive film”) below the channel region Ca of the semiconductor layer 22 in addition to the conductive film 25 described above. 26 ”)).
  • conductive film another conductive film 26 below the channel region Ca of the semiconductor layer 22 in addition to the conductive film 25 described above. 26 ”).
  • the conductive film 26 is provided between the plastic substrate 6 and the gate electrode 18, and the channel region Ca of the semiconductor layer 22 is formed in a plan view.
  • the gate electrode 18 and the conductive film 25 are disposed so as to be covered.
  • an insulating film 27 is provided on the conductive film 26 between the plastic substrate 6 and the gate electrode 18 so as to cover the conductive film 26, and the conductive film 25 is protected as shown in FIG.
  • the conductive film 26 is connected to the conductive film 26 through a contact hole Cc formed in the laminated film of the film 16, the planarizing film 17, the gate insulating film 21, and the insulating film 27. It is possible to set.
  • the channel region Ca provided between the conductive films 25 and 26 can be electrically shielded from the outside of the thin film transistor substrate 2 as in the first embodiment described above. Therefore, it is possible to reliably prevent the formation of the back channel due to the charge and prevent the degradation of the characteristics of the TFT 15.
  • the back channel due to the electric charge is formed by electrically and reliably shielding the entire device region 30 of the TFT 15 including the channel region Ca between the conductive film 25 and the conductive film 26. From the viewpoint of more surely preventing the deterioration of the characteristics of the TFT 15, as shown in FIGS. 16 and 17, so as to cover the entire semiconductor layer 22 having the channel region Ca in plan view.
  • the conductive films 25 and 26 are preferably disposed.
  • FIGS. 18 to 21 are cross-sectional views for explaining a method of manufacturing a liquid crystal display device according to the second embodiment of the present invention.
  • the manufacturing method shown below is merely an example, and the liquid crystal display device according to the present invention is not limited to the one manufactured by the method shown below.
  • the plastic substrate 6 is formed on the glass substrate 31 with a thickness of about 20 ⁇ m, for example.
  • a transparent film such as an ITO film (thickness of about 50 nm to 200 nm) made of indium tin oxide is formed on the entire plastic substrate 6 by sputtering, for example, By performing photolithography, wet etching, and resist peeling cleaning, a conductive film 26 is formed on the plastic substrate 6 as shown in FIG.
  • a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, or the like is formed on the entire substrate on which the conductive film 26 is formed by a plasma CVD method. As illustrated in FIG. An insulating film 27 is formed to a thickness of about 200 to 300 nm.
  • ⁇ Gate electrode / gate wiring formation process For example, a molybdenum film (thickness of about 150 nm) or the like is formed on the entire plastic substrate 6 by sputtering. Thereafter, the molybdenum film is subjected to photolithography, wet etching, and resist peeling cleaning, thereby forming the gate electrode 18 and the gate wiring 20 on the insulating film 27 as shown in FIG. Note that the source wiring is formed simultaneously with the formation of the gate electrode 18 and the gate wiring 20.
  • the gate insulating film 21, the semiconductor layer 22, the source electrode 23, the drain electrode 24, the protective film 16, and the planarizing film 17 are formed in the same manner as in the first embodiment described above.
  • a transparent film such as, for example, an ITO film (thickness of about 50 nm to 200 nm) made of indium tin oxide is formed on the entire substrate on which the protective film 16 and the planarizing film 17 are formed by sputtering. Thereafter, the transparent film is subjected to photolithography, wet etching, and resist peeling cleaning to form a conductive film 25 and pixel electrodes (not shown) as shown in FIG. Layer 7 is formed.
  • ITO film thickness of about 50 nm to 200 nm
  • the transparent film is subjected to photolithography, wet etching, and resist peeling cleaning to form a conductive film 25 and pixel electrodes (not shown) as shown in FIG. Layer 7 is formed.
  • the same material as that for forming the conductive film 25 described in the first embodiment can be used.
  • the conductive film 25 is provided on the planarization film 17, and the gate electrode 18 and the conductive film 26 so as to cover the channel region Ca of the semiconductor layer 22 in plan view. It is arranged to face.
  • the conductive film 25 is formed on the surfaces of the insulating film 27, the gate insulating film 21, the protective film 16, and the planarizing film 17 so as to cover the surface of the contact hole Cc.
  • the conductive film 26 is connected so as to have the same potential as the conductive film 26.
  • a polyimide resin is applied to the entire substrate by a printing method, and then a rubbing process is performed to form an alignment film.
  • a rubbing process is performed to form an alignment film.
  • spherical silica or plastic particles are dispersed over the entire substrate to form photo spacers.
  • the thin film transistor substrate 2 including the display element layer 7 shown in FIGS. 16 and 17 can be manufactured.
  • the counter substrate manufacturing step, the thin film transistor substrate / counter substrate bonding step, the glass substrate peeling step, and the laminate layer forming step described in the first embodiment are performed to obtain a polarizing plate (not shown) and a backlight unit.
  • a liquid crystal display device is completed.
  • the conductive film 26 is provided between the plastic substrate 6 and the gate electrode 18. Further, the conductive film 26 is arranged to face the gate electrode 18 and the conductive film 25 so as to cover the channel region Ca in plan view. Further, the conductive film 25 and the conductive film 26 are connected via the contact hole Cc. Accordingly, since the conductive film 25 and the conductive film 26 can be set to the same potential, the channel region Ca provided between the conductive film 25 and the conductive film 26 is electrically connected from the outside of the thin film transistor substrate 2. Can be shielded. As a result, it is possible to reliably prevent the formation of the back channel due to the charge and to prevent the degradation of the characteristics of the TFT 15.
  • the conductive films 25 and 26 are arranged so as to cover the entire semiconductor layer 22 having the channel region Ca in plan view. Accordingly, it is possible to more reliably prevent the formation of the back channel due to the charge, and to reliably prevent the deterioration of the characteristics of the TFT 15.
  • the conductive film 26 may be provided on the entire surface 6b of the plastic substrate 6 on the TFT 15 side.
  • a transparent film such as an ITO film (thickness of about 50 nm to 200 nm) is formed on the entire plastic substrate 6, photolithography, wet etching, and resist are formed on the transparent conductive film. Since the conductive film 26 can be formed on the plastic substrate 6 without performing a process such as peeling and cleaning, the manufacturing process of the thin film transistor substrate 60 can be simplified.
  • the conductive film 26 is formed of a light-transmitting material such as indium tin oxide (ITO), and the reflection type substrate is used.
  • the conductive film 26 is formed of a metal material such as tantalum, chromium, molybdenum, nickel, titanium, copper, and aluminum.
  • the electrically conductive films 25 and 26 were formed with the metal oxide which has translucency, such as an indium tin oxide (ITO), instead of the metal oxide which has translucency, light-shielding property. It is good also as a structure formed with these materials. With such a configuration, it is possible to effectively suppress deterioration of the TFT 15 due to light.
  • the light shielding material for example, tantalum, chromium, molybdenum, nickel, titanium, copper, and aluminum can be used.
  • the conductive film 25 and the pixel electrode are formed of the same material at the same time.
  • the conductive film 25 and the pixel electrode may be formed of different materials in separate steps.
  • a display apparatus is organic EL (organic
  • the thin film transistor substrate of the present invention can also be used for, for example, electronic paper, flexible circuits, electronic tags (RF), sensors, flexible solar cells, and the like.
  • RF electronic tags
  • the present invention is particularly useful for a thin film transistor substrate used in a display device such as a liquid crystal display device provided with a plastic substrate and a display device using the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

　薄膜トランジスタ基板（２）は、可撓性を有するプラスチック基板（６）と、ゲート電極（１８）と、ゲート電極（１８）と同電位に設定可能なゲート配線（２０）と、ゲート絶縁膜（２１）と、平面視において、ゲート電極（１８）に重なるように配置されたチャネル領域を有する半導体層（２２）とを備えたＴＦＴ（１５）と、保護膜（１６）と平坦化膜（１７）とを備えている。そして、平坦化膜（１７）上には、平面視において、チャネル領域（Ｃａ）を覆うように、ゲート電極（１８）に対向して配置された導電膜（２５）が設けられている。この導電膜（２５）は、コンタクトホール（Ｃｂ）を介して、ゲート配線（２０）に接続されている。

Description

薄膜トランジスタ基板及びそれを用いた表示装置
　本発明は、プラスチック基板を備えた液晶表示装置等の表示装置に用いられる薄膜トランジスタ基板及びそれを用いた表示装置に関する。
　近年、ディスプレイ分野では、フレキシブル性、耐衝撃性や軽量性の点でガラス基板に比べて大きなメリットのあるプラスチック基板を用いた表示装置が非常に注目を浴びており、ガラス基板のディスプレイでは不可能であった新たな表示装置が創出される可能性を秘めている。
　このような表示装置としては、例えば、互いに対向して配置された一対の基板である薄膜トランジスタ基板及び対向基板と、一対の基板の間に設けられた液晶層とを有する液晶表示装置が提案されている。
　この液晶表示装置では、ＴＦＴ基板は、ポリウレタン樹脂等により形成された可撓性を有するプラスチック基板と、プラスチック基板上に設けられ、スイッチング素子である薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）を有する表示素子層とを備えている。また、対向基板は、上述のプラスチック基板と、プラスチック基板上に設けられたＣＦ（Color Filter）素子層とを備えている（例えば、特許文献１参照）。
　また、このようなプラスチック基板を使用した液晶表示装置を製造する場合は、まず、別個のガラス基板上に薄膜トランジスタ基板及び対向基板を製造し、薄膜トランジスタ基板と対向基板を貼り合わせた後に、ガラス基板の裏面からレーザ光を照射して、ガラス基板を剥離する（例えば、非特許文献１参照）。
　ここで、一般に、上記薄膜トランジスタ基板においては、ＴＦＴと液晶層との間に、ＴＦＴの半導体層を覆うように、例えば、アクリル樹脂等により形成された平坦化膜が設けられるが、ＴＦＴを構成するゲート電極の電位等により、液晶層の水分やイオンに起因して、平坦化膜と液晶層との界面に陽電荷が滞留する。
　そして、この陽電荷が、ＴＦＴの半導体層へと拡散し、平坦化膜と、ＴＦＴと平坦化膜との間に設けられた層間絶縁膜との界面に滞留することになる。そうすると、当該陽電荷に起因して、ＴＦＴのチャネル領域にバックチャネル（ＴＦＴがオフの状態において、チャネル領域がオンになり、リーク電流が発生す現象）が形成されてしまい、ＴＦＴの閾値電圧の変動や放電によるＴＦＴの破損といった不都合が生じて、ＴＦＴの特性が低下するという問題が生じていた。
　そこで、これらの不都合を防止すべく、層間絶縁膜の表面に、ＴＦＴのチャネル領域の一部と重なるように、アルミニウム等により形成された導体膜を設けたＴＦＴ基板が提案されている。
　この導電膜は、ソース電極及び信号配線としてパターニングされたアルミニウム膜の一部を電気シールドとして利用したものであり、ソース配線と同電位に接続されているものである。そして、このような構成により、導電膜の電位によって、ＴＦＴのチャンネル領域を電気的に遮蔽することができるため、バックチャネルの形成を防止できると記載されている（例えば、特許文献２参照）。
特開平７－１４０４５１号公報 特開平１１－１８６５６１号公報
Ian French, David McCulloch,"Thin Plastic Electrophoretic Displays Fabricated by a Novel Process",United States of America ,2005，SID 05 Digest,p.1634-1637
　しかし、上記特許文献２に記載の薄膜トランジスタ基板においては、上述のごとく、層間絶縁膜の表面に導電膜が設けられているため、薄膜トランジスタ基板の外表面において発生する電荷（例えば、製造工程における保護用のラミネートフィルムの貼り付けや、ガラス基板の剥離に起因する陽電荷や陰電荷）が薄膜トランジスタ基板の内部へと進入してしまう。
　また、上述のごとく、導電膜がソース配線と同電位に接続されているため、ＴＦＴのチャネル領域を導電膜で完全に覆うことができない。
　従って、薄膜トランジスタ基板の外部からチャネル領域を電気的に遮断することが困難であるため、電荷に起因するバックチャネルの形成を完全には防止することができず、結果として、ＴＦＴの特性が低下するという問題が生じていた。
　そこで、本発明は、上述の問題に鑑みてなされたものであり、薄膜トランジスタ基板の外部からチャネル領域を電気的に遮断することができ、電荷に起因するバックチャネルの形成を確実に防止して、ＴＦＴの特性の低下を防止することができる薄膜トランジスタ基板及びそれを用いた表示装置を提供することを目的とする。
　上記目的を達成するために、本発明の第１の薄膜トランジスタ基板は、可撓性を有するプラスチック基板と、プラスチック基板上に設けられたゲート電極、プラスチック基板上に設けられ、ゲート電極と同電位に設定可能なゲート配線、ゲート電極及びゲート配線を覆うゲート絶縁膜、及びゲート絶縁膜上に設けられ、平面視において、ゲート電極に重なるように配置されたチャネル領域を有する半導体層を備えた薄膜トランジスタと、薄膜トランジスタを覆うように設けられた保護膜と、保護膜を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ基板であって、平坦化膜上に設けられ、平面視において、チャネル領域を覆うように、ゲート電極に対向して配置された導電膜を更に備え、導電膜は、ゲート絶縁膜、保護膜、及び平坦化膜に形成されたコンタクトホールを介して、ゲート配線に接続されていることを特徴とする。
　同構成によれば、導電膜とゲート電極とを同電位に設定することが可能になるため、ゲート電極と導電膜との間に設けられたチャネル領域を、薄膜トランジスタ基板の外部から電気的に遮蔽することができる。従って、例えば、薄膜トランジスタ基板を液晶表示装置に使用した場合、液晶層の水分やイオンに起因して、平坦化膜と液晶層との界面に陽電荷が滞留した場合であっても、陽電荷に起因するバックチャネルの形成を確実に防止して、薄膜トランジスタの特性の低下を防止することができる。
　また、例えば、薄膜トランジスタ基板の製造工程において、ガラス基板上にプラスチック基板を設けた後、プラスチック基板からガラス基板を剥離する場合に、ガラス基板の剥離に起因して電荷が生じた場合であっても、電荷に起因するバックチャネルの形成を確実に防止して、薄膜トランジスタの特性の低下を防止することができる。
　更に、例えば、薄膜トランジスタ基板の製造工程において、プラスチック基板に、薄膜トランジスタ基板の剛性及び耐衝撃性を向上させるためのラミネート層を貼り付ける場合に、ラミネート層の貼り付けに起因して電荷が生じた場合であっても、電荷に起因するバックチャネルの形成を確実に防止して、薄膜トランジスタの特性の低下を防止することができる。
　本発明の第１の薄膜トランジスタ基板においては、導電膜が、平面視において、チャネル領域を有する半導体層の全体を覆うように配置されていてもよい。
　同構成によれば、電荷に起因するバックチャネルの形成をより一層確実に防止して、薄膜トランジスタの特性の低下を確実に防止することができる。
　本発明の第１の薄膜トランジスタ基板においては、導電膜が、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、及びカーボンナノチューブからなる群より選択される少なくとも１種により形成されていることが好ましい。
　同構成によれば、安価かつ汎用性のある材料により、導電膜を形成することができる。また、薄膜トランジスタ基板に、インジウム錫酸化物（ＩＴＯ）等により画素電極を形成する場合、導電膜と画素電極とを同一の材料により同時に形成することが可能になるため、製造工程が簡素化され、コストダウンを図ることができる。
　本発明の第２の薄膜トランジスタ基板は、可撓性を有するプラスチック基板と、プラスチック基板上に形成されたゲート電極、ゲート電極を覆うゲート絶縁膜、及びゲート絶縁膜上に設けられ、平面視において、ゲート電極に重なるように配置されたチャネル領域を有する半導体層を備えた薄膜トランジスタと、薄膜トランジスタを覆うように設けられた保護膜と、保護膜を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ基板であって、平坦化膜上に設けられ、平面視において、チャネル領域を覆うように、ゲート電極に対向して配置された導電膜と、プラスチック基板とゲート電極との間に設けられ、平面視において、チャネル領域を覆うように、ゲート電極及び導電膜に対向して配置された他の導電膜と、プラスチック基板とゲート電極との間において、他の導電膜を覆うように設けられた絶縁膜とを更に備え、導電膜は、絶縁膜、ゲート絶縁膜、保護膜、及び平坦化膜に形成されたコンタクトホールを介して、他の導電膜に接続されていることを特徴とする。
　同構成によれば、導電膜と他の導電膜とを同電位に設定することが可能になるため、導電膜と他の導電膜の間に設けられたチャネル領域を、ＴＦＴ基板の外部から電気的に遮蔽することができる。従って、例えば、薄膜トランジスタ基板を液晶表示装置に使用した場合、液晶層の水分やイオンに起因して、平坦化膜と液晶層との界面に陽電荷が滞留した場合であっても、陽電荷に起因するバックチャネルの形成を確実に防止して、薄膜トランジスタの特性の低下を防止することができる。
　また、例えば、薄膜トランジスタ基板の製造工程において、ガラス基板上にプラスチック基板を設けた後、プラスチック基板からガラス基板を剥離する場合に、ガラス基板の剥離に起因して電荷が生じた場合であっても、電荷に起因するバックチャネルの形成を確実に防止して、薄膜トランジスタの特性の低下を防止することができる。
　更に、例えば、薄膜トランジスタ基板の製造工程において、プラスチック基板に、薄膜トランジスタ基板の剛性及び耐衝撃性を向上させるためのラミネート層を貼り付ける場合に、ラミネート層の貼り付けに起因して電荷が生じた場合であっても、電荷に起因するバックチャネルの形成を確実に防止して、薄膜トランジスタの特性の低下を防止することができる。
　本発明の第２の薄膜トランジスタ基板においては、導電膜及び他の導電膜が、平面視において、チャネル領域を有する半導体層の全体を覆うように配置されていてもよい。
　同構成によれば、電荷に起因するバックチャネルの形成をより一層確実に防止して、薄膜トランジスタの特性の低下を確実に防止することができる。
　本発明の第２の薄膜トランジスタ基板においては、他の導電膜が、プラスチック基板の、薄膜トランジスタ側の表面全体に設けられていてもよい。
　同構成によれば、プラスチック基板の全体に、例えば、ＩＴＯ膜等の透明な膜を成膜した後に、その膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄等の工程を行うことなく、プラスチック基板上に、他の導電膜を形成することができるため、薄膜トランジスタ基板の製造工程を簡略化することが可能になる。
　本発明の第２の薄膜トランジスタ基板においては、導電膜及び他の導電膜が、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、及びカーボンナノチューブからなる群より選択される少なくとも１種により形成されていることが好ましい。
　同構成によれば、安価かつ汎用性のある材料により、導電膜及び他の導電膜を形成することができる。また、薄膜トランジスタ基板に、インジウム錫酸化物（ＩＴＯ）等により画素電極を形成する場合、導電膜と画素電極とを同一の材料により同時に形成することが可能になるため、製造工程が簡素化され、コストダウンを図ることができる。
　本発明の第１及び第２の薄膜トランジスタ基板においては、プラスチック基板の、薄膜トランジスタが設けられた側と反対側に、ラミネート層が設けられていてもよい。
　同構成によれば、薄膜トランジスタ基板の剛性及び耐衝撃性を向上させることが可能になる。
　また、本発明の第１及び第２の薄膜トランジスタ基板は、電荷に起因するバックチャネルの形成を確実に防止して、薄膜トランジスタの特性の低下を防止することができるという優れた特性を備えている。従って、本発明は、薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備えることを特徴とする表示装置に好適に使用される。また、本発明は、表示媒体層が液晶層である液晶表示装置に好適に使用される。
　本発明によれば、可撓性を有するプラスチック基板を備える薄膜トランジスタ基板において、電荷に起因するバックチャネルの形成を確実に防止して、薄膜トランジスタの特性の低下を防止することができる。
本発明の第１の実施形態に係る液晶表示装置を示す平面図である。 本発明の第１の実施形態に係る液晶表示装置を示す断面図であり、図１のＡ－Ａ断面図である。 本発明の第１の実施形態に係る薄膜トランジスタ基板を示す断面図である。 本発明の第１の実施形態に係る薄膜トランジスタ基板におけるＴＦＴを示す平面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板を示す断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板におけるＴＦＴを示す平面図である。 本発明の第２の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第２の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第２の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第２の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。 本発明の第２の実施形態に係る薄膜トランジスタ基板の変形例を示す断面図である。
　（第１の実施形態）
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本実施形態においては、表示装置として液晶表示装置を例示する。
　図１は、本発明の第１の実施形態に係る液晶表示装置を示す平面図であり、図２は、本発明の第１の実施形態に係る液晶表示装置を示す断面図であり、図１のＡ－Ａ断面図である。また、図３は、本発明の第１の実施形態に係る薄膜トランジスタ基板を示す断面図であり、図４は、本発明の第１の実施形態に係る薄膜トランジスタ基板におけるＴＦＴを示す平面図である。
　図１、図２に示すように、液晶表示装置１は、スイッチング素子であるＴＦＴが複数形成された薄膜トランジスタ基板２と、薄膜トランジスタ基板２に対向して配置された対向基板３と、薄膜トランジスタ基板２及び対向基板３の間に挟持して設けられた表示媒体層である液晶層４と、薄膜トランジスタ基板２と対向基板３との間に狭持され、薄膜トランジスタ基板２及び対向基板３を互いに接着するとともに液晶層４を封入するために枠状に設けられたシール材５とを備えている。
　このシール材５は、液晶層４を周回するように形成されており、薄膜トランジスタ基板２と対向基板３は、このシール材５を介して相互に貼り合わされている。なお、薄膜トランジスタ基板２及び対向基板３は、それぞれ矩形板状に形成されている。また、液晶表示装置１は、液晶層４の厚み（即ち、セルギャップ）を規制するための複数のフォトスペーサ（不図示）を備えている。
　また、液晶表示装置１では、図１、図２に示すように、シール材５の内側であって、薄膜トランジスタ基板２及び対向基板３が重なる領域に、画像表示を行う表示領域Ｄが規定されている。ここで、表示領域Ｄは、画像の最小単位である画素がマトリクス状に複数配列して構成されている。
　また、図１に示すように、液晶表示装置１は、矩形状に形成されており、液晶表示装置１の長手方向Ｙにおいて、薄膜トランジスタ基板２がその上辺において対向基板３よりも突出しており、その突出した領域には、端子領域Ｔが規定されている。この端子領域Ｔは、図１に示すように、表示領域Ｄの周辺に設けられている。
　なお、この端子領域Ｔには、複数の端子（不図示）と、複数の端子の各々に接続された接続用の配線（不図示）とが設けられている。また、端子領域Ｔにおいて、その一端部が端子に接続され、外部からの信号を供給するための駆動回路基板であるフレキシブルプリント基板（不図示）が取り付けられている。
　薄膜トランジスタ基板２は、樹脂材料により形成されたフィルム状の可撓性（フレキシビリティー）を有するプラスチック基板６を備える。このプラスチック基板６を形成する樹脂材料としては、例えば、ポリイミド樹脂、ポリパラキシレン樹脂、アクリル樹脂等の有機材料を用いることができる。
　また、薄膜トランジスタ基板２のプラスチック基板６上には、ＴＦＴ等を備えた表示素子層７が形成されている。
　より具体的には、図３に示すように、表示素子層７は、プラスチック基板６上に互いに平行に延びる複数のゲート配線２０と、各ゲート配線２０に直交するように互いに平行に延びる複数のソース配線（不図示）と、ゲート配線２０及びソース配線の各交差部分にそれぞれ設けられた複数のＴＦＴ１５とを備えている。
　また、表示素子層７は、ＴＦＴ１５を覆うように設けられた保護膜１６と、保護膜１６を覆うように設けられた平坦化膜１７と、平坦化膜１７上にマトリクス状に設けられ、各ＴＦＴ１５に接続された複数の画素電極（不図示）と、各画素電極を覆うように設けられた配向膜（不図示）とを備えている。
　また、ＴＦＴ１５は、図３に示すように、プラスチック基板６上に設けられたゲート電極１８及びゲート配線２０と、ゲート電極１８及びゲート配線２０を覆うように設けられたゲート絶縁膜２１とを備えている。また、ＴＦＴ１５は、ゲート絶縁膜２１上に設けられ、チャネル領域Ｃａを有する半導体層２２と、半導体層２２上において、ゲート電極１８に重なるとともにチャネル領域Ｃａを挟んで互いに対峙するように設けられたソース電極２３及びドレイン電極２４とを備えている。
　なお、ゲート電極１８は、ゲート配線２０の一部が側方に突出した部分であり、ゲート電極１８とゲート配線２０とは、同電位に設定することが可能である。
　半導体層２２は、シリコン層により形成されており、例えば、下層の真性アモルファスシリコン層と、その上層のリンがドープされたｎ＋アモルファスシリコン層により構成されている。また、図４に示すように、半導体層２２は、平面視において、ゲート電極１８に重なるように配置されたチャネル領域Ｃａを有する。
　また、図３に示すように、ソース電極２３は、第１導電層２３ａ及び第２導電層２３ｂの積層膜により構成されている。また、同様に、ドレイン電極２４は、図３に示すように、第１導電層２４ａ及び第２導電層２４ｂの積層膜により構成されている。
　また、対向基板３は、薄膜トランジスタ基板２と同様に、樹脂材料により形成されたフィルム状の可撓性（フレキシビリティー）を有するプラスチック基板８を備える。このプラスチック基板８を形成する樹脂材料としては、上述のプラスチック基板６を形成する有機材料と同様の材料を使用することができる。
　また、対向基板３のプラスチック基板８上には、ＣＦ素子層１９が形成されている。ここで、ＣＦ素子層１９は、薄膜トランジスタ基板２上の各画素電極に対応して、各々、赤色、緑色又は青色に着色された複数の着色層（不図示）と、各着色層の間に設けられたブラックマトリクス（不図示）とからなるカラーフィルターと、カラーフィルター上に設けられたオーバーコート層（不図示）と、オーバーコート層上に設けられた共通電極（不図示）と、共通電極上に設けられた配向膜（不図示）とを備えている。
　なお、プラスチック基板６，８の厚みとしては、３～４０μｍが好ましい。これは、厚みが３μｍ未満の場合は、十分な機械的強度が得られない場合があり、また、４０μｍよりも大きい場合は、表示素子層７やＣＦ素子層１９を形成する際に、プラスチック基板６，８の反りが大きくなり、プロセス上、問題が生じる場合があるからである。
　液晶層４は、例えば、電気光学特性を有するネマチック液晶を含んでいる。
　また、図２に示すように、液晶表示装置１の表示領域Ｄにおいては、液晶表示装置１の剛性を向上させるとともに、液晶表示装置１の耐衝撃性を向上させて、衝撃による破損を防止するために、ラミネート層１０，１１が設けられている。
　より具体的には、薄膜トランジスタ基板２の、液晶層４が設けられた側と反対側（即ち、図３に示す、プラスチック基板６の、液晶層４が設けられた側と反対側）にラミネート層１０が設けられている。
　また、同様に、対向基板３の、液晶層４が設けられた側と反対側（即ち、プラスチック基板８の、液晶層４が設けられた側と反対側）にラミネート層１１が設けられている。
　このラミネート層１０，１１は、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、ポリカーボネート樹脂、シクロオレフィンポリマー樹脂等の透明性を有する樹脂材料により形成することができる。
　なお、液晶表示装置１の剛性及び耐衝撃性を確実に向上させるとの観点から、ラミネート層１０の厚みとしては５０μｍ以上が好ましい。また、同様に、ラミネート層１１の厚みとしては、５０μｍ以上が好ましい。
　また、図２、図３に示すように、ラミネート層１０は、プラスチック基板６の表面（即ち、ＴＦＴ１５側と反対側の表面）６ａにおいて、接着剤層１２を介して、積層される構成となっている。また、同様に、ラミネート層１１は、プラスチック基板８の表面８ａにおいて、接着剤層１３を介して、積層される構成となっている。
　接着剤層１２．１３を構成する接着剤としては、特に限定されず、かかる接着剤としては、例えば、エポキシ樹脂、ブチラール樹脂、アクリル樹脂などの、各種の樹脂の接着剤が挙げられる。
　なお、薄膜トランジスタ基板２のラミネート層１０の外側には、偏光板（不図示）が設けられるとともに、当該偏光板の外側にはバックライトユニット（不図示）が設けられている。また、対向基板３のラミネート層１１の外側には、偏光板（不図示）が設けられている。
　ここで、本実施形態の液晶表示装置１においては、図３、図４に示すように、薄膜トランジスタ基板２において、半導体層２２のチャネル領域Ｃａの上方に、導電膜２５が設けられている点に特徴がある。
　より具体的には、図３、図４に示すように、ＴＦＴ１５において、導電膜２５は平坦化膜１７上に設けられ、平面視において、半導体層２２のチャネル領域Ｃａを覆うように、ゲート電極１８に対向して配置されている。
　また、この導電膜２５は、図３に示すように、ゲート絶縁膜２１、保護膜１６及び平坦化膜１７の積層膜に形成されたコンタクトホールＣｂを介して、ゲート配線２０に接続されている。
　このような構成により、導電膜と２５とゲート電極１８とを同電位に設定することが可能になるため、ゲート電極１８と導電膜２５との間に設けられたチャネル領域Ｃａを、薄膜トランジスタ基板２の外部から電気的に遮蔽することが可能になる。従って、電荷に起因するバックチャネルの形成を確実に防止して、ＴＦＴ１５の特性の低下を防止することができる。
　即ち、上述の、液晶層４の水分やイオンに起因して、平坦化膜１７と液晶層４との界面に陽電荷が滞留した場合や、後述するガラス基板３１の剥離やラミネート層１０の貼り付けに起因して電荷が生じた場合であっても、これらの電荷に起因するバックチャネルの形成を確実に防止して、ＴＦＴ１５の特性の低下を防止することができる。
　なお、ゲート電極１８と導電膜２５との間の領域であって、チャネル領域Ｃａを含むＴＦＴ１５のデバイス領域３０の全体を電気的に確実に遮蔽して、電荷に起因するバックチャネルの形成をより一層確実に防止することにより、ＴＦＴ１５の特性の低下を確実に防止するとの観点から、図３、図４に示すように、平面視において、チャネル領域Ｃａを有する半導体層２２の全体を覆うように、導電膜２５をゲート電極１８に対向して配置することが好ましい。
　なお、導電膜２５を形成する材料としては、インジウム錫酸化物（ＩＴＯ）の他に、例えば、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、及び酸化亜鉛（ＺｎＯ）等の透光性を有する金属酸化物やカーボンナノチューブ等の透光性を有する導電材料を使用することができる。
　このような材料を使用することにより、薄膜トランジスタ基板２に、例えば、インジウム錫酸化物（ＩＴＯ）等により画素電極を形成する場合、導電膜２５と画素電極とを同一の材料により同時に形成することが可能になるため、製造工程が簡素化され、コストダウンを図ることができる。
　次に、本発明の実施形態に係る液晶表示装置１の製造方法について説明する。図５～図１５は、本発明の第１の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。尚、以下に示す製造方法は単なる例示であり、本発明に係る液晶表示装置１は以下に示す方法により製造されたものに限定されるものではない。
　まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
　＜プラスチック基板形成工程＞
　まず、図５に示すように、支持基板として、例えば、厚さ０．７ｍｍ程度のガラス基板３１を準備する。
　次いで、図５に示すように、ガラス基板３１上に、例えば、ポリイミド樹脂により形成されたフィルム状の可撓性を有するプラスチック基板６を、例えば、２０μｍ程度の厚みで形成する。
　なお、プラスチック基板６からの不純物の拡散を防止するとの観点から、プラスチック基板６を形成後、バリア層として機能するベースコート層をプラスチック基板６の表面に形成する構成としてもよい。この場合、例えば、プラスチック基板６上に、窒化シリコンを成膜して、５０ｎｍ～５００ｎｍ程度の厚みでベースコート層を形成する。
　＜ゲート電極・ゲート配線形成工程＞
　次いで、プラスチック基板６の基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図６に示すように、プラスチック基板６上にゲート電極１８、及びゲート配線２０を形成する。なお、ゲート電極１８及びゲート配線２０の形成と同時に、ソース配線を形成する。
　また、本実施形態では、ゲート電極１８、及びゲート配線２０を構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜により、これらのゲート電極１８を、５０ｎｍ～３００ｎｍの厚さで形成する構成としても良い。
　＜ゲート絶縁膜形成工程＞
　続いて、ゲート電極１８、及びゲート配線２０が形成された基板全体に、ＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ～５００ｎｍ程度）を成膜して、図７に示すように、ゲート電極１８、及びゲート配線２０を覆うようにゲート絶縁膜２１を形成する。
　なお、ゲート絶縁膜２１を２層の積層構造で形成する構成としても良い。この場合、上述の窒化シリコン膜（ＳｉＮｘ）以外に、例えば、酸化シリコン膜（ＳｉＯｘ）、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）、窒化酸化シリコン膜（ＳｉＮｘＯｙ、ｘ＞ｙ）等を使用することができる。
　＜半導体層形成工程＞
　次いで、ゲート絶縁膜２１が形成された基板全体に、プラズマＣＶＤ法により、例えば、真性アモルファスシリコン膜、及びリンがドープされたｎ＋アモルファスシリコン膜を連続して成膜する。その後、フォトリソグラフィによりゲート電極１８上に島状にパターニングして、真性アモルファスシリコン層及びｎ＋アモルファスシリコン層が積層された半導体形成層を形成する。続いて、上記半導体形成層のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル領域をパターニングして、図７に示すように、ゲート絶縁膜２１上に、半導体層２２を厚さ１００ｎｍ程度に形成する。
　＜ソース・ドレイン形成工程＞
　次いで、半導体層２２が形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ～１５０ｎｍ）及び銅膜（厚さ５０ｎｍ～４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図８に示すように、ソース電極２３、及びドレイン電極２４を形成する。
　この際、半導体層２２のチャネル領域Ｃａを露出させる。また、図８に示すように、ＴＦＴ１５において、ソース電極２３及びドレイン電極２４は、チャネル領域Ｃａを挟んで互いに対峙するように設けられる。
　また、本実施形態では、ソース電極２３及びドレイン電極２４を構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極２３及びドレイン電極２４を形成する構成としても良い。
　また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
　＜保護膜形成工程＞
　次いで、ソース電極２３及びドレイン電極２４が形成された（即ち、ＴＦＴ１５が形成された）基板の全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜し、図９に示すように、半導体層２２、ソース電極２３、及びドレイン電極２４を覆う保護膜１６を厚さ２００～３００ｎｍ程度に形成する。
　なお、本実施形態においては、保護膜１６として、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料ガスとして使用して、例えば、プラズマＣＶＤ法により、膜厚２００ｎｍ～３００ｎｍの酸化シリコン膜を形成することができる。
　＜平坦化膜形成工程＞
　次いで、保護膜１６が形成された基板の全体に、スピンコート法又はスリットコート法により、感光性のアクリル樹脂等からなる感光性の有機絶縁膜を厚さ１．０μｍ～３．０μｍ程度に塗布することにより、図９に示すように、保護膜１６の表面上に、半導体層２２を覆うように平坦化膜１７を形成する。
　＜コンタクトホール形成工程＞
　次いで、ゲート絶縁膜２１、保護膜１６、及び平坦化膜１７に対して、露光及び現像を行うことにより、図１０に示すように、ゲート絶縁膜２１、保護膜１６及び平坦化膜１７に、ゲート配線２０に到達するコンタクトホールＣｂを形成する。
　＜導電膜・画素電極工程＞
　次いで、保護膜１６及び平坦化膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ～２００ｎｍ程度）などの透明な膜を成膜する。その後、その透明な膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３に示すように、導電膜２５、及び画素電極（不図示）を形成して、表示素子層７を形成する。
　このように、導電膜２５と画素電極とを同一の材料により同時に形成することができるため、製造工程が簡素化され、コストダウンを図ることができる。
　また、この際、図３、図４に示すように、導電膜２５は、平坦化膜１７上に設けられ、平面視において、保護膜１６及び平坦化膜１７を介して、半導体層２２のチャネル領域Ｃａを覆うように、ゲート電極１８に対向して配置されている。
　また、この導電膜２５は、図３に示すように、コンタクトホールＣｂの表面を覆うように、ゲート絶縁膜２１、保護膜１６、平坦化膜１７の表面上に形成されて、ゲート電極１８と同電位となるように、ゲート配線２０に接続される。
　そして、基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を形成する。次いで、基板全体に、例えば、球状のシリカやプラスチック粒子を散布して、フォトスペーサを形成する。
　なお、フォトスペーサをフォトプロセスを使用して形成する構成としてもよい。
　以上のようにして、図２、図３に示す、表示素子層７を備える薄膜トランジスタ基板２を作製することができる。
　＜対向基板作製工程＞
　まず、図１１に示すように、支持基板として、例えば、厚さ０．７ｍｍ程度のガラス基板１４を準備する。次いで、図１１に示すように、ガラス基板１４上に、例えば、ポリイミド樹脂により形成されたフィルム状の可撓性を有するプラスチック基板８を、例えば、２０μｍ程度の厚みで形成する。
　次いで、プラスチック基板８上に、着色層及びブラックマトリクスを備えたカラーフィルターを形成するとともに、オーバーコート層、共通電極等をパターニングして、ＣＦ素子層１９を形成する。次いで、基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を形成することにより、表示領域Ｄを構成する対向基板３を作製する。
　なお、ブラックマトリクスは、Ｔａ（タンタル）、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ｃｕ（銅）、Ａｌ（アルミニウム）などの金属材料、カーボンなどの黒色顔料が分散された樹脂材料、または、各々、光透過性を有する複数色の着色層が積層された樹脂材料などにより形成される。
　＜薄膜トランジスタ基板・対向基板貼り合わせ工程＞
　まず、例えば、ディスペンサを用いて、図１１に示す対向基板３に、紫外線硬化及び熱硬化併用型樹脂等により構成されたシール材５を枠状に描画する。
　次いで、上記シール材５が描画された対向基板３におけるシール材５の内側の領域に液晶層４を形成する液晶材料を滴下する。
　さらに、上記液晶材料が滴下された対向基板３と、薄膜トランジスタ基板２とを、減圧下で貼り合わせる。
　次いで、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。次いで、上記貼合体に挟持されたシール材５にＵＶ光を照射した後に、その貼合体を加熱することによりシール材５を硬化させ、図１２に示すように、薄膜トランジスタ基板２と対向基板３とが貼り合わされた貼り合わせ体を作製する。
　＜ガラス基板剥離工程＞
　次いで、図１３に示すように、薄膜トランジスタ基板２に取り付けられたガラス基板３１側からレーザ光（図１３における矢印）を照射することにより、ガラス基板３１を剥離させる。
　この際、ガラス基板３１が取り付けられていたプラスチック基板６の表面６ａに、ガラス基板３１の剥離に起因する電荷が生じるが、上述のごとく、薄膜トランジスタ基板２においては、導電膜２５を形成することにより、ゲート電極１８と導電膜２５との間の領域であって、チャネル領域Ｃａを含むＴＦＴ１５のデバイス領域３０の全体を電気的に遮蔽することができる。従って、薄膜トランジスタ基板２の外部からチャネル領域Ｃａを電気的に遮断することができる。その結果、電荷に起因するバックチャネルの形成を確実に防止して、ＴＦＴ１５の特性の低下を防止することができる。
　なお、ガラス基板３１の除去は、レーザ光照射による剥離でなくても良い。例えば、研磨及びエッチング装置を用いてガラス基板３１を除去しても良い。
　＜ラミネート層形成工程＞
　次いで、図１４に示すように、プラスチック基板６の表面６ａ上に、例えば、エポキシ樹脂により形成された接着剤層１２を、例えば、２０μｍ程度の厚みで形成する。
　次いで、図１４に示すように、接着剤層１２の表面上に、例えば、ポリエチレンテレフタレート樹脂により形成されたラミネート層１０を、例えば、１００μｍ程度の厚みで形成して、プラスチック基板６の表面（即ち、ＴＦＴ１５が設けられた側と反対側の表面）に、ラミネート層１０を設ける。
　なお、ラミネート層１０は、公知のラミネート装置を使用して、室温でラミネート処理することにより、接着剤層１２を介して、プラスチック基板６の表面６ａに貼り付ける。
　また、この際、ラミネート層１０が貼り付けられたプラスチック基板６の表面６ａに、ラミネート層１０の貼り付けに起因する電荷が生じるが、上述のごとく、薄膜トランジスタ基板２においては、導電膜２５を形成して、ゲート電極１８と導電膜２５との間の領域であって、チャネル領域Ｃａを含むＴＦＴ１５のデバイス領域３０の全体を電気的に遮蔽することができる。従って、薄膜トランジスタ基板２の外部からチャネル領域Ｃａを電気的に遮断することができる。その結果、電荷に起因するバックチャネルの形成を確実に防止して、ＴＦＴ１５の特性の低下を防止することができる。
　＜ガラス基板剥離工程＞
　次いで、図１５に示すように、対向基板３のガラス基板１４側からレーザ光（図１５における矢印）を照射することにより、ガラス基板１４を剥離させる。ここで、ガラス基板１４の除去は、上述のガラス基板３１の場合と同様に、レーザ光照射による剥離でなくても良い。例えば、研磨及びエッチング装置を用いてガラス基板１４を除去しても良い。
　＜ラミネート層形成工程＞
　次いで、プラスチック基板８の、液晶層４が設けられた側と反対側の表面８ａ上に、例えば、エポキシ樹脂により形成された接着剤層１３を、例えば、２０μｍ程度の厚みで形成する。
　次いで、接着剤層１３の表面上に、例えば、ポリエチレンテレフタレート樹脂により形成されたラミネート層１１を、例えば、１００μｍ程度の厚みで形成する。
　なお、ラミネート層１１は、上述のラミネート層１０の場合と同様に、公知のラミネート装置を使用して、室温でラミネート処理することにより、接着剤層１３を介して、プラスチック基板８の表面８ａに形成される。
　そして、偏光板（不図示）及びバックライトユニット（不図示）を設けて、図２に示す液晶表示装置１が完成する。
　以上に説明した本実施形態においては、以下の効果を得ることができる。
　（１）本実施形態においては、平坦化膜１７上に導電膜２５を設ける構成としている。また、導電膜２５を、平面視において、半導体層２２のチャネル領域Ｃａを覆うように、ゲート電極１８に対向して配置する構成としている。また、導電膜２５を、コンタクトホールＣｂを介して、ゲート電極１８と同電位に設定可能なゲート配線２０に接続する構成としている。従って、導電膜２５とゲート電極１８とを同電位に設定することが可能になるため、ゲート電極１８と導電膜２５との間に設けられたチャネル領域Ｃａを、薄膜トランジスタ基板２の外部から電気的に遮蔽することができる。その結果、電荷に起因するバックチャネルの形成を確実に防止して、ＴＦＴ１５の特性の低下を防止することができる。
　（２）本実施形態においては、導電膜２５を、平面視において、チャネル領域Ｃａを有する半導体層の全体を覆うように配置する構成としている。従って、電荷に起因するバックチャネルの形成をより一層確実に防止して、ＴＦＴ１５の特性の低下を確実に防止することができる。
　（３）本実施形態においては、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、及びカーボンナノチューブ等の材料により導電膜２５を形成する構成としている。従って、導電膜２５と画素電極とを同一の材料により同時に形成することが可能になるため、製造工程が簡素化され、コストダウンを図ることができる。
　（４）本実施形態においては、プラスチック基板６の、薄膜トランジスタ１５が設けられた側と反対側に、ラミネート層１０を設ける構成としている。従って、薄膜トランジスタ基板２の剛性及び耐衝撃性を向上させることが可能になる。
　（第２の実施形態）
　次に、本発明の第２の実施形態について説明する。図１６は、本発明の第２の実施形態に係る薄膜トランジスタ基板を示す断面図であり、図１７は、本発明の第２の実施形態に係る薄膜トランジスタ基板におけるＴＦＴを示す平面図である。なお、上記第１実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、液晶表示装置の平面図及び断面図については、上述の第１の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。
　本実施形態の薄膜トランジスタ基板４０は、図１６、図１７に示すように、上述の導電膜２５に加えて、半導体層２２のチャネル領域Ｃａの下方に、他の導電膜２６（以下、「導電膜２６」という。）が設けられている点に特徴がある。
　より具体的には、図１６、図１７に示すように、ＴＦＴ１５において、導電膜２６は、プラスチック基板６とゲート電極１８との間に設けられ、平面視において、半導体層２２のチャネル領域Ｃａを覆うように、ゲート電極１８及び導電膜２５に対向して配置されている。
　また、プラスチック基板６とゲート電極１８との間において、導電膜２６上には、導電膜２６を覆うように絶縁膜２７が設けられており、導電膜２５は、図１６に示すように、保護膜１６、平坦化膜１７、ゲート絶縁膜２１、及び絶縁膜２７の積層膜に形成されたコンタクトホールＣｃを介して、導電膜２６に接続されており、導電膜２５，２６は、同電位に設定することが可能である。
　このような構成により、上述の第１の実施形態と同様に、導電膜２５，２６の間に設けられたチャネル領域Ｃａを、薄膜トランジスタ基板２の外部から電気的に遮蔽することが可能になる。従って、電荷に起因するバックチャネルの形成を確実に防止して、ＴＦＴ１５の特性の低下を防止することができる。
　なお、導電膜２５と導電膜２６との間の領域であって、チャネル領域Ｃａを含むＴＦＴ１５のデバイス領域３０の全体を電気的に確実に遮蔽することにより、電荷に起因するバックチャネルの形成をより一層確実に防止して、ＴＦＴ１５の特性の低下を確実に防止するとの観点から、図１６、図１７に示すように、平面視において、チャネル領域Ｃａを有する半導体層２２の全体を覆うように、導電膜２５，２６を配置することが好ましい。
　次に、本発明の実施形態に係る液晶表示装置１の製造方法について説明する。図１８～図２１は、本発明の第２の実施形態に係る液晶表示装置の製造方法を説明するための断面図である。尚、以下に示す製造方法は単なる例示であり、本発明に係る液晶表示装置は以下に示す方法により製造されたものに限定されるものではない。
　まず、上述の第１の実施形態の場合と同様に、ガラス基板３１上に、プラスチック基板６を、例えば、２０μｍ程度の厚みで形成する。
　＜導電膜形成工程＞
　次いで、プラスチック基板６の全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ～２００ｎｍ程度）などの透明な膜を成膜した後に、その透明な膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図１８に示すように、プラスチック基板６上に、導電膜２６を形成する。
　＜層間絶縁膜形成工程＞
　次に、導電膜２６が形成された基板の全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜し、図１９に示すように、導電膜２６を覆う絶縁膜２７を厚さ２００～３００ｎｍ程度に形成する。
　＜ゲート電極・ゲート配線形成工程＞
　次いで、プラスチック基板６の基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜する。その後、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図２０に示すように、絶縁膜２７上に、ゲート電極１８、及びゲート配線２０を形成する。なお、ゲート電極１８及びゲート配線２０の形成と同時に、ソース配線を形成する。
　次いで、上述の第１の実施形態と同様にして、ゲート絶縁膜２１、半導体層２２、ソース電極２３、ドレイン電極２４、保護膜１６、及び平坦化膜１７を形成する。
　＜コンタクトホール形成工程＞
　次いで、絶縁膜２７、ゲート絶縁膜２１、保護膜１６、及び平坦化膜１７に対して、露光及び現像を行うことにより、図２１に示すように、絶縁膜２７、ゲート絶縁膜２１、保護膜１６、及び平坦化膜１７に、導電膜２６に到達するコンタクトホールＣｃを形成する。
　＜導電膜・画素電極工程＞
　次いで、保護膜１６及び平坦化膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ～２００ｎｍ程度）などの透明な膜を成膜する。その後、その透明な膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図１６に示すように、導電膜２５、及び画素電極（不図示）を形成して、表示素子層７を形成する。
　なお、導電膜２６を形成する材料としては、上述の第１の実施形態において説明した導電膜２５を形成する材料と同様の材料を使用することができる。
　この際、図１６、図１７に示すように、導電膜２５は、平坦化膜１７上に設けられ、平面視において、半導体層２２のチャネル領域Ｃａを覆うように、ゲート電極１８及び導電膜２６に対向して配置されている。
　また、この導電膜２５は、図１６に示すように、コンタクトホールＣｃの表面を覆うように、絶縁膜２７、ゲート絶縁膜２１、保護膜１６、及び平坦化膜１７の表面上に形成されて、導電膜２６と同電位となるように、導電膜２６に接続される。
　そして、基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を形成する。次いで、基板全体に、例えば、球状のシリカやプラスチック粒子を散布して、フォトスペーサを形成する。
　以上のようにして、図１６、図１７に示す、表示素子層７を備える薄膜トランジスタ基板２を作製することができる。
　そして、上述の第１の実施形態において説明した、対向基板作製工程、薄膜トランジスタ基板・対向基板貼り合わせ工程、ガラス基板剥離工程、及びラミネート層形成工程を行い、偏光板（不図示）及びバックライトユニット（不図示）を設けることにより、液晶表示装置が完成する。
　以上に説明した本実施形態においては、上述の（３）～（４）の効果に加えて、以下の効果を得ることができる。
　（５）本実施形態においては、プラスチック基板６とゲート電極１８との間に導電膜２６を設ける構成としている。また、導電膜２６を、平面視において、チャネル領域Ｃａを覆うように、ゲート電極１８及び導電膜２５に対向して配置する構成としている。更に、コンタクトホールＣｃを介して導電膜２５と導電膜２６とを接続する構成としている。従って、導電膜２５と導電膜２６とを同電位に設定することが可能になるため、導電膜２５と導電膜２６との間に設けられたチャネル領域Ｃａを、薄膜トランジスタ基板２の外部から電気的に遮蔽することができる。その結果、電荷に起因するバックチャネルの形成を確実に防止して、ＴＦＴ１５の特性の低下を防止することができる。
　（６）本実施形態においては、導電膜２５，２６を、平面視において、チャネル領域Ｃａを有する半導体層２２の全体を覆うように配置する構成としている。従って、電荷に起因するバックチャネルの形成をより一層確実に防止して、ＴＦＴ１５の特性の低下を確実に防止することができる。
　なお、上記実施形態は以下のように変更しても良い。
　図２２に示すように、薄膜トランジスタ基板６０において、導電膜２６を、プラスチック基板６の、ＴＦＴ１５側の表面６ｂ全体に設ける構成としてもよい。このような構成により、プラスチック基板６の全体に、ＩＴＯ膜（厚さ５０ｎｍ～２００ｎｍ程度）などの透明な膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄等の工程を行うことなく、プラスチック基板６上に、導電膜２６を形成することができるため、薄膜トランジスタ基板６０の製造工程を簡略化することが可能になる。
　なお、この場合、薄膜トランジスタ基板６０を透過型の表示装置に使用する場合は、上述のごとく、インジウム錫酸化物（ＩＴＯ）等の透光性を有する材料により導電膜２６を形成し、反射型の表示装置に使用する場合は、例えば、タンタル、クロム、モリブテン、ニッケル、チタン、銅、及びアルミニウム等の金属材料により導電膜２６を形成する。
　また、上記実施形態においては、導電膜２５，２６をインジウム錫酸化物（ＩＴＯ）等の透光性を有する金属酸化物により形成したが、透光性を有する金属酸化物の代わりに、遮光性の材料により形成する構成としてもよい。このような構成により、ＴＦＴ１５の光による劣化を効果的に抑制することが可能になる。なお、遮光性の材料としては、例えば、タンタル、クロム、モリブテン、ニッケル、チタン、銅、及びアルミニウムを使用することができる。
　また、上記実施形態においては、導電膜２５と画素電極とを同一の材料により、同時に形成する構成としたが、異なる材料により、別々の工程で形成する構成としてもよい。
　また、上記実施形態においては、表示装置としてＬＣＤ（liquid crystal display；液晶表示ディスプレイ）に係るものについて示したが、表示装置は、有機ＥＬ（organic electro luminescence）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、無機ＥＬ（inorganic electro luminescence）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又はＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
　また、本発明の薄膜トランジスタ基板は、例えば、電子ペーパー、フレキシブル回路、電子タグ（ＲＦ）、センサー、及びフレキシブルな太陽電池等にも使用することができる。
　以上説明したように、本発明は、プラスチック基板を備えた液晶表示装置等の表示装置に用いられる薄膜トランジスタ基板及びそれを用いた表示装置、特に、有用である。
　１　　　液晶表示装置 
　２　　　薄膜トランジスタ基板
　３　　　対向基板
　４　　　液晶層
　６　　　プラスチック基板
　８　　　プラスチック基板
　１０　　　ラミネート層
　１１　　　ゲート電極
　１５　　　ＴＦＴ（薄膜トランジスタ）
　１６　　　保護膜
　１７　　　平坦化膜
　１８　　　ゲート電極
　２０　　　ゲート配線
　２１　　　ゲート絶縁膜
　２２　　　半導体層
　２５　　　導電膜
　２６　　　導電膜（他の導電膜）
　３１　　ガラス基板
　３２　　　ガラス基板
　４０　　　液晶表示装置
　４０　　　薄膜トランジスタ基板
　６０　　　薄膜トランジスタ基板

Claims (10)

  1. 　可撓性を有するプラスチック基板と、
    　前記プラスチック基板上に設けられたゲート電極、前記プラスチック基板上に設けられ、前記ゲート電極と同電位に設定可能なゲート配線、前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜、及び前記ゲート絶縁膜上に設けられ、平面視において、前記ゲート電極に重なるように配置されたチャネル領域を有する半導体層を備えた薄膜トランジスタと、
    　前記薄膜トランジスタを覆うように設けられた保護膜と、
    　前記保護膜を覆うように設けられた平坦化膜と
    　を備えた薄膜トランジスタ基板であって、
    　前記平坦化膜上に設けられ、平面視において、前記チャネル領域を覆うように、前記ゲート電極に対向して配置された導電膜を更に備え、
    　前記導電膜は、前記ゲート絶縁膜、前記保護膜、及び平坦化膜に形成されたコンタクトホールを介して、前記ゲート配線に接続されていることを特徴とする薄膜トランジスタ基板。
  2. 　前記導電膜が、平面視において、前記チャネル領域を有する前記半導体層の全体を覆うように配置されていることを特徴とする請求項１に記載の薄膜トランジスタ基板。
  3. 　前記導電膜が、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、及びカーボンナノチューブからなる群より選択される少なくとも１種により形成されていることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ基板。
  4. 　可撓性を有するプラスチック基板と、
    　前記プラスチック基板上に形成されたゲート電極、前記ゲート電極を覆うゲート絶縁膜、及び前記ゲート絶縁膜上に設けられ、平面視において、前記ゲート電極に重なるように配置されたチャネル領域を有する半導体層を備えた薄膜トランジスタと、
    　前記薄膜トランジスタを覆うように設けられた保護膜と、
    　前記保護膜を覆うように設けられた平坦化膜と
    　を備えた薄膜トランジスタ基板であって、
    　前記平坦化膜上に設けられ、平面視において、前記チャネル領域を覆うように、前記ゲート電極に対向して配置された導電膜と、
    　前記プラスチック基板と前記ゲート電極との間に設けられ、平面視において、前記チャネル領域を覆うように、前記ゲート電極及び前記導電膜に対向して配置された他の導電膜と、
    　前記プラスチック基板と前記ゲート電極との間において、前記他の導電膜を覆うように設けられた絶縁膜と
    　を更に備え、
    　前記導電膜は、前記絶縁膜、前記ゲート絶縁膜、前記保護膜、及び平坦化膜に形成されたコンタクトホールを介して、前記他の導電膜に接続されていることを特徴とする薄膜トランジスタ基板。
  5. 　前記導電膜及び前記他の導電膜が、平面視において、前記チャネル領域を有する前記半導体層の全体を覆うように配置されていることを特徴とする請求項４に記載の薄膜トランジスタ基板。
  6. 　前記他の導電膜が、前記プラスチック基板の、前記薄膜トランジスタ側の表面全体に設けられていることを特徴とする請求項４または請求項５に記載の薄膜トランジスタ基板。
  7. 　前記導電膜及び前記他の導電膜が、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、及びカーボンナノチューブからなる群より選択される少なくとも１種により形成されていることを特徴とする請求項４～請求項６のいずれか１項に記載の薄膜トランジスタ基板。
  8. 　前記プラスチック基板の、前記薄膜トランジスタが設けられた側と反対側に、ラミネート層が設けられていることを特徴とする請求項１～請求項７のいずれか１項に記載の薄膜トランジスタ基板。
  9. 　請求項１～請求項８のいずれか１項に記載の前記薄膜トランジスタ基板と、
    　前記薄膜トランジスタ基板に対向して配置された対向基板と、
    　前記薄膜トランジスタ基板及び前記対向基板の間に設けられた表示媒体層と
    　を備えることを特徴とする表示装置。
  10. 　前記表示媒体層が液晶層であることを特徴とする請求項９に記載の表示装置。
PCT/JP2011/005634 2010-10-13 2011-10-06 薄膜トランジスタ基板及びそれを用いた表示装置 WO2012049824A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-230864 2010-10-13
JP2010230864 2010-10-13

Publications (1)

Publication Number Publication Date
WO2012049824A1 true WO2012049824A1 (ja) 2012-04-19

Family

ID=45938065

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005634 WO2012049824A1 (ja) 2010-10-13 2011-10-06 薄膜トランジスタ基板及びそれを用いた表示装置

Country Status (1)

Country Link
WO (1) WO2012049824A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943683A (zh) * 2013-12-06 2014-07-23 山东大学（威海） 一种铟锡锌氧化物同质薄膜晶体管及其制备方法
JP2017049568A (ja) * 2015-08-31 2017-03-09 株式会社Ｊｏｌｅｄ 半導体装置、表示装置、表示装置の製造方法および電子機器
WO2018179332A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140451A (ja) * 1993-11-17 1995-06-02 Matsushita Electric Ind Co Ltd プラスチック基板液晶表示パネルとその製造法
JP2008257710A (ja) * 2007-03-13 2008-10-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140451A (ja) * 1993-11-17 1995-06-02 Matsushita Electric Ind Co Ltd プラスチック基板液晶表示パネルとその製造法
JP2008257710A (ja) * 2007-03-13 2008-10-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943683A (zh) * 2013-12-06 2014-07-23 山东大学（威海） 一种铟锡锌氧化物同质薄膜晶体管及其制备方法
JP2017049568A (ja) * 2015-08-31 2017-03-09 株式会社Ｊｏｌｅｄ 半導体装置、表示装置、表示装置の製造方法および電子機器
WO2018179332A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN110506306A (zh) * 2017-03-31 2019-11-26 夏普株式会社 显示装置、显示装置的制造方法、显示装置制造设备
US10553822B2 (en) 2017-03-31 2020-02-04 Sharp Kabushiki Kaisha Display device, display device production method, and display device production device
JPWO2018179332A1 (ja) * 2017-03-31 2020-02-06 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN110506306B (zh) * 2017-03-31 2021-07-13 夏普株式会社 显示装置、显示装置的制造方法、显示装置制造设备

Similar Documents

Publication Publication Date Title
CN106992197B (zh) 柔性显示器及其制造方法
US11069876B2 (en) Organic electroluminescence display device and manufacturing method thereof
JP5275521B2 (ja) 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
JP6223987B2 (ja) 表示装置、薄膜トランジスター、アレイ基板及びその製造方法
JP5536986B2 (ja) 液晶表示装置
WO2011125307A1 (ja) 表示装置
JP4522145B2 (ja) 表示装置用基板、その製造方法及び表示装置
WO2011132376A1 (ja) 薄膜トランジスタ基板
WO2011004521A1 (ja) 表示パネル
US8829517B2 (en) Substrate, method for fabricating the same, and display device
KR101901253B1 (ko) 터치 스크린 일체형 표시 장치 및 이의 제조 방법
KR20080014523A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
WO2011142061A1 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置
KR20100067236A (ko) 터치 패널, 이의 제조 방법 및 이를 이용한 액정 표시 장치
WO2014002448A1 (ja) 表示装置用基板及びそれを備えた表示装置
WO2012164882A1 (ja) 表示装置用基板およびそれを備えた表示装置
KR20070119235A (ko) 박막 트랜지스터 기판 및 그 제조방법
WO2012049824A1 (ja) 薄膜トランジスタ基板及びそれを用いた表示装置
JP5290456B2 (ja) 接続端子及び該接続端子を備えた表示装置
JP2005099410A (ja) フレキシブルマトリクス基板およびフレキシブル表示装置
WO2010150435A1 (ja) アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法
KR20120044813A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법
JP2005309147A (ja) アクティブマトリクス基板及びそれを備えた表示装置
WO2013076940A1 (ja) アクティブマトリクス基板及び液晶表示装置
WO2011125268A1 (ja) 液晶表示パネル

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11832269

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11832269

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP