JP2005309147A - アクティブマトリクス基板及びそれを備えた表示装置 - Google Patents
アクティブマトリクス基板及びそれを備えた表示装置 Download PDFInfo
- Publication number
- JP2005309147A JP2005309147A JP2004126904A JP2004126904A JP2005309147A JP 2005309147 A JP2005309147 A JP 2005309147A JP 2004126904 A JP2004126904 A JP 2004126904A JP 2004126904 A JP2004126904 A JP 2004126904A JP 2005309147 A JP2005309147 A JP 2005309147A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- active matrix
- tft
- display device
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】工程数を増加させずに、液晶表示装置の表示品位の向上を図る。
【解決手段】マトリクス状に設けられた複数の画素と、その各画素に配設されたTFT1と、TFT1のチャネル領域を覆うように設けられたブラックマトリクス13aとを備えるアクティブマトリクス基板20aと、アクティブマトリクス基板20aに対向配置された対向基板30と、それら両基板20a及び30の間に挟持された液晶層40とを備えた液晶表示装置であって、ブラックマトリクス13aの比誘電率が、3.0以上且つ9.5以下、好ましくは3.5以上且つ8.0以下、より好ましくは4.0以上且つ6.0以下である。
【選択図】図1
【解決手段】マトリクス状に設けられた複数の画素と、その各画素に配設されたTFT1と、TFT1のチャネル領域を覆うように設けられたブラックマトリクス13aとを備えるアクティブマトリクス基板20aと、アクティブマトリクス基板20aに対向配置された対向基板30と、それら両基板20a及び30の間に挟持された液晶層40とを備えた液晶表示装置であって、ブラックマトリクス13aの比誘電率が、3.0以上且つ9.5以下、好ましくは3.5以上且つ8.0以下、より好ましくは4.0以上且つ6.0以下である。
【選択図】図1
Description
本発明は、アクティブマトリクス基板及びそれを備えた表示装置に関する。
表示装置として注目されている液晶表示装置は、小型、薄型、低消費電力及び軽量という特徴を有するため、現在、種々の電子機器に広く用いられている。特に、画像の最小単位である画素毎にスイッチング素子を有するアクティブマトリクス型の液晶表示装置は、パソコン等のOA機器、テレビ等のAV機器、及び携帯電話等に広く展開されている。また、近年、液晶表示装置の大型化や、高精細化、画素の高開口率化、広視野角化及び色純度向上等の表示品位の向上が急速に進んでいる。
図4は、従来の液晶表示装置50’を概略的に示す断面模式図である。
この液晶表示装置50’は、互いに対向する一対の基板、具体的には、アクティブマトリクス基板20及び対向基板30’と、両基板20及び30’の間に挟持された液晶層40とにより構成されている。
アクティブマトリクス基板20は、ガラス基板10の上に、配線及びスイッチング素子を含む回路層1’、及びその回路層1’を覆う絶縁膜2が設けられ、その絶縁膜2の上層には、画素を構成する画素電極3がマトリクス状に複数配設された構成となっている。
対向基板30’は、ガラス基板10’の上に、カラーフィルタ層25及び共通電極26がそれぞれ設けられた構成となっている。
カラーフィルタ層25は、各画素に対応して赤、緑及び青のうちの1色の着色層25bが設けられ、各着色層25bの間には遮光膜としてブラックマトリクス25aが設けられた構成になっている。
上記液晶表示装置50’を製造する場合には、アクティブマトリクス基板20と対向基板30’とを、それぞれの基板上の構成要素が組み合うように、つまりアクティブマトリクス基板20上の画素電極3と対向基板30’上のカラーフィルタ層25内の各着色層25bとが組み合うように、精度よく貼り合わせることになる。
しかし、アクティブマトリクス基板20と対向基板30’とを貼り合わせるときには、貼り合わせずれによるアライメント誤差を考慮する必要がある。そして、各着色層25b間に配設されたブラックマトリクス25aの周端は、通常、対向配置されるアクティブマトリクス基板20上の画素電極3の周端よりも数ミクロン内側に重ねて配置される。そうなると、液晶表示装置を設計する上で画素の開口率には限界がある。
そこで、液晶表示装置の画素の開口率を向上させるために、対向基板30’のカラーフィルタ層25を構成するブラックマトリクス25a、又は、ブラックマトリクス25a及び着色層25bを、アクティブマトリクス基板20自体に形成する技術が提案され、特許文献1及び2に開示されている。
図5は、スイッチング素子を搭載した基板上にカラーフィルタ層13を形成する、いわゆるカラーフィルタオンアレイ構造のアクティブマトリクス基板20’の平面模式図であり、図6は、図5中のB−B’断面におけるアクティブマトリクス基板20’の断面模式
図である。なお、図5では、カラーフィルタ層を構成するブラックマトリクス及び着色層は、不図示にしている。
図である。なお、図5では、カラーフィルタ層を構成するブラックマトリクス及び着色層は、不図示にしている。
アクティブマトリクス基板20’は、ガラス基板10上に複数のゲート線5と複数のソース線6とが互いに直交するように配設され、そのゲート線5とソース線6との各交差部にはスイッチング素子として薄膜トランジスタ(以下、TFTと略称する)1が、そのTFT1の上層に保護層としてブラックマトリクス13aが、ガラス基板10上のTFT1以外の位置に着色層13bが、それぞれ設けられた構成になっている。さらに、ブラックマトリクス13a及び着色層13bからなるカラーフィルタ層13の上層には、TFT1のドレイン電極7に接続された画素電極3が設けられている。
一方、対向基板は、ガラス基板上に共通電極が設けられた単純な構成になっている。
そのため、アクティブマトリクス基板20’と対向基板とを貼り合わせる際には、対向基板が各画素によって区切られていないため、上記アライメントマージンをほとんど考慮する必要がない。これによって、画素の開口率を向上させることができる。
ところで、TFT1は、ゲート線5の突出部であるゲート電極5aと、ソース線6の突出部であるソース電極6aと、ソース電極6aに対峙するように設けられたドレイン電極7と、ゲート電極5aとソース電極6a及びドレイン電極7との層間に設けられた半導体層9とにより構成されている。
半導体層9は、下層の真性アモルファスシリコン層9aと上層のn+アモルファスシリコン層9bとにより構成され、ソース電極6a及びドレイン電極7間の領域がチャネル領域となっている。そして、そのチャネル領域におけるソース電極6a及びドレイン電極7間の真性アモルファスシリコン層9aの表面、つまり、真性アモルファスシリコン層9aとブラックマトリクス13bとの界面は、バックチャネル部9cと呼ばれる。
そして、このバックチャネル部9cでは、外部からの正イオン等の進入により、電子が誘起される恐れがあり、TFT1のオフ時のリーク電流(オフ電流)が増大して、TFT1のオン/オフ電流比が低くなってしまう。
このTFT1のオン/オフ電流比は、画像表示の際に、コントラストを決定するものであり、液晶表示装置の表示品位を左右する重要な要素の一つである。
そのため、TFT1のオン/オフ電流比が低くなると、その液晶表示装置では、画像表示の際に、十分なコントラストが取れなくなり、表示品位が低下する恐れがある。
そこで、このバックチャネル部の上層に、窒化シリコン等からなるチャネル保護層を設けることにより、外部からの正イオン等の進入を防止する技術がよく用いられている。
特許文献3では、バックチャネル部と窒化シリコン等からなるチャネル保護層との間に、さらに、p型非晶質シリコン層を介在させることにより、TFTのオフ電流の増大を抑止する技術が開示されている。
特開平10−170957号公報
特開平7−72473号公報
特開平8−8440号公報
しかしながら、特許文献3の方法では、p型非晶質シリコン層を形成する工程が必要になるため、工程数が増加して、製造コストの上昇を招く恐れがある。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、工程数を増加させずに、表示品位の向上を図ることにある。
本発明は、薄膜トランジスタ(TFT)のチャネル領域を覆うように設けられた被覆層の比誘電率自体を最適化するようにしたものである。
具体的に、本発明のアクティブマトリクス基板は、マトリクス状に設けられた複数の画素と、該各画素に配設された薄膜トランジスタと、該薄膜トランジスタのチャネル領域を覆うように設けられた被覆層とを備えるアクティブマトリクス基板であって、上記被覆層の比誘電率が、3.0以上且つ9.5以下であることを特徴とする。
ここで、比誘電率とは、真空の誘電率に対する比である。
上記の構成によれば、TFTのチャネル領域を覆うように設けられた被覆層の比誘電率の上限が9.5である。そのため、TFTの上層の被覆層は、十分なTFTのオン/オフ電流比が取れる一定量以下の静電容量を有することになる。そして、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置では、TFTのオン/オフに対して十分なコントラストが取れる。
また、上記被覆層の比誘電率が9.5を超える場合には、TFTの上層の被覆層は、上記一定量を超える静電容量を有することになる。そうなると、その被覆層が帯電し易くなるため、TFTのチャネル領域、より具体的には、チャネル領域の表面のバックチャネル部に電子が誘起される可能性が高くなる。その結果、TFTのオフ電流が増大して、TFTのオン/オフ電流比が低下する。そして、そのTFTを有するアクティブマトリクス基板を備えた液晶表示装置では、画像表示の際に、十分なコントラストが取れなくなる。例えば、ノーマリーホワイトモードの表示形式の場合には、TFTのオフ電流が高いため黒表示ができず白表示に近い状態となる。
一方、上記被覆層の比誘電率の下限が3.0である。そのため、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置において、その被覆層は、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷をTFTを介して外部へ逃せる一定量以上の静電容量を有することになる。その結果、その液晶表示装置では、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷をTFTを介して外部へ逃すことが可能になる。
また、上記被覆層の比誘電率が3.0未満の場合には、TFTの上層の被覆層は、上記一定量を超えない静電容量を有することになる。そうなると、その被覆層が帯電し難くなるため、TFTのバックチャネル部に流れるオフ電流が減少する。その結果、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置では、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷をTFTを介して外部へ逃し難くなり、残像が発生する。
以上のように、本発明では、被覆層の比誘電率が、3.0以上且つ9.5以下であるようにするだけで、画像表示の際に、十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されてい
た電荷を外部へ逃せられ、残像の発生がなくなるので、工程数を増加させずに、表示品位の向上を図ることが可能になる。
た電荷を外部へ逃せられ、残像の発生がなくなるので、工程数を増加させずに、表示品位の向上を図ることが可能になる。
本発明のアクティブマトリクス基板は、上記被覆層の比誘電率が、3.5以上且つ8.0以下であってもよい。
上記の構成によれば、TFTのチャネル領域を覆うように設けられた被覆層の比誘電率の上限が8.0である。そのため、その被覆層は、十分なTFTのオン/オフ電流比が取れる一定量以下の静電容量を有すると共に、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置において、画素欠陥を検知及び修正することが可能になる。
具体的には、例えば、ノーマリーホワイトモードの表示形式の液晶表示装置の場合には、十分なTFTのオン/オフ電流比が取れているので、黒表示が可能となる。このとき、画面上に存在する画素欠陥は輝点欠陥として検知される。そして、輝点欠陥を黒点化する等の一般的な欠陥修正技術を用いることにより、その検知された画素欠陥(輝点欠陥)が修正される。
また、上記被覆層の比誘電率が8.0を超え、且つ9.5未満の場合には、TFTのオン/オフ電流比は一応取れているが、例えば、半導体層の膜質等の製造ばらつきを考慮すると、TFTのオン/オフ電流比が取れずに十分な黒表示ができない場合がある。
一方、上記被覆層の比誘電率の下限が3.5である。そのため、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置において、その被覆層は、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷をTFTを介して外部へ逃せる一定量以上の静電容量を有すると共に、例えば、外付け回路等を設けることにより、その液晶表示装置では、液晶容量に蓄積されていた電荷をTFTを介して外部へより速やかに逃せることになり、表示品位が改善される。
具体的に、上記外付け回路は、例えば、表示装置を点灯状態から非点灯状態とする時(全画素のTFTをオフする時)に、TFTのゲート電極に信号を瞬間的に入力して、液晶容量に蓄積されていた電荷が外部へ抜けるようにするものである。
また、上記被覆層の比誘電率が3.0を超え、且つ3.5未満の場合には、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置において、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷をTFTを介して外部へ逃せられるが、その電荷を逃すために必要な時間が長いので、上記外付け回路を設けてもその効果が小さい。
以上のように、本発明では、被覆層の比誘電率が、3.5以上且つ8.0以下であるようにするだけで、画像表示の際に、十分なコントラストが取れると共に有効な画素欠陥の修正が可能となり、且つ、外付け回路等を設けることにより、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶層に蓄積されていた電荷を速やかに逃せられ、残像の発生がなくなるので、工程数を増加させずに、表示品位の向上を図ることが可能になる。
本発明のアクティブマトリクス基板は、上記被覆層の比誘電率が、4.0以上且つ6.0以下であってもよい。
上記の構成によれば、TFTのチャネル領域を覆うように設けられた被覆層の比誘電率の上限が6.0である。そのため、その被覆層は、より一層十分なTFTのオン/オフ電流比が取れる一定量以下の静電容量を有することになる。つまり、その被覆層は、例えば、半導体層の膜質等の製造ばらつきを十分に許容する静電容量を有するため、TFTのオン/オフ電流比の不良に起因する画素欠陥の発生が抑止される。
一方、上記被覆層の比誘電率の下限が4.0である。そのため、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置において、その被覆層は、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷をTFTを介して外部へ速やかに逃せる一定量以上の静電容量を有する。
以上のように、本発明では、被覆層の比誘電率が、4.0以上且つ6.0以下であるようにするだけで、画像表示の際に、より一層十分なコントラストが取れ、且つ、上記外付け回路等を設けなくても、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷を外部へ速やかに逃せられ、残像が発生しないので、工程数を増加させずに、より確実に表示品位の向上を図ることが可能になる。
本発明のアクティブマトリクス基板は、上記被覆層が、上記チャネル領域を覆うブラックマトリクスであってもよい。
上記の構成によれば、本発明の作用効果が具体的に奏されることとなる。つまり、TFTのチャネル領域を覆うブラックマトリクスの比誘電率が、3.0以上9.5以下、好ましくは3.5以上8.0以下、より好ましくは4.0以上6.0以下というように最適化される。
具体的には、ブラックマトリクスの比誘電率の上限値によって、TFTの上層のブラックマトリクスは、十分なTFTのオン/オフ電流比が取れる一定量以下の静電容量を有することになる。そして、例えば、そのブラックマトリクスにより覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置では、十分なコントラストが取れる。
また、このブラックマトリクスの比誘電率が上限値を超えて高くなる場合には、アクティブマトリクス基板の製造工程においてブラックマトリクスが正に帯電する恐れがある。そして、その正への帯電によりTFTのオフ電流が増加して、TFTのオン/オフ電流比が低下してしまう。
このブラックマトリクスが、正に帯電する現象は、TFTが形成された基板を純水で洗浄する純水洗浄工程において、その基板に洗浄用の純水が接触する際に発生すると考えられている。
これにより、上記のように適当な比誘電率のブラックマトリクスにより覆われたTFTを有するアクティブマトリクス基板は、純水洗浄を行っても帯電し難くなる。
一方、ブラックマトリクスの比誘電率の下限値によって、例えば、そのブラックマトリクスにより覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置において、そのブラックマトリクスは、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷をTFTを介して外部へ逃せる一定量以上の静電容量を有することになる。その結果、その液晶表示装置では、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄
積されていた電荷をTFTを介して外部へ逃すことが可能になる。
積されていた電荷をTFTを介して外部へ逃すことが可能になる。
また、このブラックマトリクスの比誘電率が下限値を超えて低くなる場合には、ブラックマトリクスの静電容量が低下して、TFTのバックチャネル部に流れるオフ電流が減少する。その結果、例えば、その下限値を超えたブラックマトリクスにより覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置では、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷をTFTを介して外部へ逃し難くなるので、残像として認識される。
この液晶容量に蓄積されていた電荷の抜けが鈍くなる現象は、TFTの上層にブラックマトリクスが設けられて、光励起によるTFTのリーク電流の発生が抑止される基板構成の場合において、より顕著に現れるものである。
さらに、ブラックマトリクスを有するカラーフィルタ層が対向基板側に設けられた液晶表示装置の場合は、アクティブマトリクス基板と対向基板との間に、通常、3.0〜5.0μm程度の液晶層が挟持されているため、本発明のようなカラーフィルタ(ブラックマトリクス)オンアレイ構造のアクティブマトリクス基板の場合よりも、TFTに外光が入射し易い。そのため、その外光によってTFTにリーク電流が発生する可能性があり、液晶容量や補助容量に蓄積されていた電荷をTFTを介して外部へ逃すことが容易である。
これにより、上記のように適当な比誘電率のブラックマトリクスにより覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置では、TFTへの外光の入射が抑止され、その外光によるリーク電流が発生することがないので、本発明の効果が有効に発揮できる。
以上のように、ブラックマトリクスの比誘電率を最適化することにより、画像表示の際に、より一層十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時(全画素のTFTがオフした時)に、液晶容量に蓄積されていた電荷を外部へ速やかに逃せられ、残像が発生しないので、そのブラックマトリクスにより覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置では、工程数を増加させずに、表示品位の向上を図ることが可能になる。
本発明のアクティブマトリクス基板は、上記薄膜トランジスタ及びブラックマトリクスの間には、層間絶縁膜が設けられていてもよい。
上記の構成によれば、TFTのチャネル領域を覆うように設けられたブラックマトリクスの比誘電率が、3.0以上且つ9.5以下、好ましくは3.5以上且つ8.0以下、より好ましくは4.0以上且つ6.0以下というように最適化され、そのブラックマトリクスとTFTとの間に層間絶縁膜が介在することになる。ここで、ブラックマトリクスとTFTとの間に上記のような層間絶縁膜が介在せず、ブラックマトリクスにイオン性不純物が含有する場合には、そのイオン性不純物がTFTのバックチャネル部の電子の状態に影響を及ぼす恐れがある。それに対して本発明では、ブラックマトリクスとTFTとの間に層間絶縁膜が介在するので、そのイオン性不純物がTFTのバックチャネル部に影響を与えることが少なくなり、TFTの誤作動が抑止される。
以上のようなアクティブマトリクス基板は、特に表示装置において、その効果が有効に発揮される。
本発明のアクティブマトリクス基板は、TFTのチャネル領域を覆うように設けられた
被覆層の比誘電率を最適化するだけで、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置において、画像表示の際に、十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時に液晶容量に蓄積されていた電荷を外部へ逃せられ、残像の発生が抑止されるので、工程数を増加させずに、表示品位の向上を図ることが可能になる。
被覆層の比誘電率を最適化するだけで、例えば、その被覆層により覆われたTFTを有するアクティブマトリクス基板を備えた液晶表示装置において、画像表示の際に、十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時に液晶容量に蓄積されていた電荷を外部へ逃せられ、残像の発生が抑止されるので、工程数を増加させずに、表示品位の向上を図ることが可能になる。
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、表示装置の例として、液晶表示装置を説明する。但し、本発明は、以下の実施形態に限定されるものではなく、他の構成であってもよい。
《発明の実施形態1》
以下に、本発明の実施形態1に係る液晶表示装置50について説明する。
以下に、本発明の実施形態1に係る液晶表示装置50について説明する。
図1は、液晶表示装置50の断面模式図である。液晶表示装置50を構成するアクティブマトリクス基板20aの平面構造については、上記背景技術の説明で用いた図5の構造と実質的に同じであるので、図5に記載のアクティブマトリクス基板20’をアクティブマトリクス基板20aに置き換えて説明する。
液晶表示装置50は、アクティブマトリクス基板20aと、それに対向するように設けられた対向基板30と、両基板20a及び30の間に挟持されるように設けられた液晶層40とを備えている。
アクティブマトリクス基板20aは、ガラス基板10上に複数のゲート線5と複数のソース線6とが互いに直交するように配設され、各ゲート線5の間には容量線8がゲート線5と並行に延びるように配設されている。そして、各ゲート線5とソース線6との各交差部には、TFT1が設けられている。
また、一対のゲート線5と一対のソース線6で囲われる表示領域に、各TFT1に対応して画素電極3が設けられている。さらに、各画素電極3のTFT1に対応する領域には、被覆層として、TFT1のチャネル領域を覆うように所定の比誘電率を有するブラックマトリクス13aが設けられ、各画素電極3のTFT1以外の領域には、赤、緑及び青色のうちの1色の着色層13bが、それぞれ設けられている。なお、着色層13bは、赤、緑及び青色の組み合わせを例示したが、シアン、マゼンタ及びイエローの組み合わせであってもよい。
このブラックマトリクス13aの比誘電率は、3.0以上9.5以下、好ましくは3.5以上8.0以下、より好ましくは4.0以上6.0以下である。これら比誘電率の数値の技術的な意義については、後で説明する。
また、アクティブマトリクス基板20aは、ガラス基板10上に、ゲート絶縁膜11、並びにブラックマトリクス13a及び着色層13bからなるカラーフィルタ層13が順に積層された多層積層構造となっている。
ガラス基板10とゲート絶縁膜11との層間には、ゲート線5と、ゲート線5から各TFT1に対応してソース線6の延びる方向に突出したゲート電極5aと、容量線8とが設けられている。
ゲート絶縁膜11とカラーフィルタ層13との層間には、半導体層9が設けられ、その半導体層9の上層には、ソース線6と、ソース線6から各TFT1に対応してゲート線5
の延びる方向に突出したソース電極6aと、ソース電極6aに対峙するドレイン電極7とが設けられている。
の延びる方向に突出したソース電極6aと、ソース電極6aに対峙するドレイン電極7とが設けられている。
この半導体層9は、下層の真性アモルファスシリコン層9aと上層のn+アモルファスシリコン層9bとにより構成され、ソース電極6a及びドレイン電極7間の領域がチャネル領域となっている。そして、そのチャネル領域における真性アモルファスシリコン層9aの表面、つまり、真性アモルファスシリコン層9aとブラックマトリクス13bとの界面は、バックチャネル部9cとなっている。
カラーフィルタ層13の上層には、コンタクトホール7aを介してドレイン電極7に接続された画素電極8が設けられている。
ドレイン電極7は、容量線8が配設された領域まで延設され、容量線8と重なる部分が補助容量電極となっている。そして、ゲート絶縁膜11の容量線8と重なる領域が、補助容量を構成している。
対向基板30は、ガラス基板10’上に共通電極26が設けられた構造になっている。
液晶層40は、電気光学特性を有するネマチック液晶材料からなる液晶分子により構成されている。
この液晶表示装置50は、各画素電極3ごとに1つの画素が構成されており、各画素において、ゲート線5からゲート信号が送られてTFT1をオンになったときに、ソース線6からソース信号が送られてソース電極6a及びドレイン電極7を介して、画素電極3に所定の電荷を書き込まれ、画素電極3と共通電極26との間で電位差が生じることになり、液晶層40からなる液晶容量、及び補助容量に所定の電圧が印加されるように構成されている。そして、液晶表示装置50では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。
ここで、アクティブマトリクス基板20aのTFT1の上層のブラックマトリクス13aの比誘電率は、3.0以上且つ9.5以下、好ましくは3.5以上且つ8.0以下、より好ましくは4.0以上且つ6.0以下である。以下に、これら比誘電率の数値の技術的な意義について説明する。
まず、ブラックマトリクス13aの比誘電率が、3.0以上且つ9.5以下である場合について説明する。
この場合、ブラックマトリクス13aの比誘電率の上限が9.5である。そのため、TFT1の上層のブラックマトリクス13aは、TFT1のオン/オフ電流比が十分に取れる一定量以下の静電容量を有することになる。そして、液晶表示装置50では、TFT1のオン/オフに対して十分なコントラストが取れる。
また、ブラックマトリクス13aの比誘電率が9.5を超える場合には、ブラックマトリクス13aは、上記一定量を超える静電容量を有することになる。そうなると、そのブラックマトリクス13aが帯電し易くなるため、TFT1のバックチャネル部9cに電子が誘起される可能性が高くなる。その結果、TFT1のオフ電流が増大して、TFT1のオン/オフ電流比が低下する。そして、液晶表示装置50では、画像表示の際に、十分なコントラストが取れなくなる。その結果、ノーマリーホワイトモードの表示形式(電圧無印加時に白表示)の場合には、TFT1がオフ電流が高いため、黒表示ができずに白表示
に近い状態になる。
に近い状態になる。
一方、ブラックマトリクス13aの比誘電率の下限が3.0である。そのため、液晶表示装置50において、ブラックマトリクス13aは、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷をTFT1を介して外部へ逃せる一定量以上の静電容量を有することになる。これにより、その液晶表示装置50では、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷をTFT1を介して外部へ逃すことが可能になる。
また、ブラックマトリクス13aの比誘電率が3.0未満の場合には、ブラックマトリクス13aは、上記一定量を超えない静電容量を有することになる。そうなると、そのブラックマトリクス13aが帯電し難くなるため、TFT1のバックチャネル部9cに流れるオフ電流が減少する。その結果、液晶表示装置30では、全画素のTFT1がオンからオフになる際に、液晶容量及び補助容量に蓄積されていた電荷をTFT1を介して外部へ逃し難くなり、残像が発生する。
これらのことにより、ブラックマトリクス13aの比誘電率が、3.0以上且つ9.5以下である場合には、画像表示の際に、十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷を外部へ逃すことが可能になって残像の発生がなくなり、TFT1の上層に設けられたブラックマトリクス13aに起因する表示品位の低下を抑止することができる。
次に、ブラックマトリクス13aの比誘電率が、3.5以上且つ8.0以下である場合について説明する。
この場合、ブラックマトリクス13aの比誘電率の上限が8.0である。そのため、TFT1の上層のブラックマトリクス13aは、TFT1のオン/オフ電流比が十分に取れる一定量以下の静電容量を有すると共に、液晶表示装置50において、画素欠陥を検知及び修正することが可能になる。
具体的には、例えば、液晶表示装置50がノーマリーホワイトモードの表示形式の場合には、TFT1のオン/オフ電流比が十分に取れているので、黒表示が可能である。このとき、画面上に存在する画素欠陥は輝点欠陥として検知される。そして、輝点欠陥を黒点化する等の一般的な欠陥修正技術を用いることにより、その検知された画素欠陥(輝点欠陥)が修正される。
また、ブラックマトリクス13aの比誘電率が8.0を超え、且つ9.5未満の場合には、TFT1のオン/オフ電流比は一応取れているが、例えば、半導体層の膜質等の製造ばらつきを考慮すると、TFT1のオン/オフ電流比が取れずに十分な黒表示ができない場合がある。
一方、ブラックマトリクス13aの比誘電率の下限が3.5である。そのため、液晶表示装置50において、そのブラックマトリクス13aは、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷をTFT1を介して外部へ逃せる一定量以上の静電容量を有すると共に、例えば、外付け回路等を設けることにより、その液晶表示装置50では、液晶容量及び補助容量に蓄積されていた電荷をTFT1を介して速やかに逃せることになり、表示品位を改善することができる。
具体的に、上記外付け回路は、例えば、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、TFT1のゲート電極5aに信号を瞬間的に入力して、液晶容量及び補助容量に蓄積されていた電荷が外部へ抜けるようにするものである。
また、ブラックマトリクス13aの比誘電率が3.0を超え、且つ3.5未満の場合には、液晶表示装置50において、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷をTFT1を介して外部へ逃せられるが、その電荷を逃すために必要な時間が長いので、上記外付け回路を設けてもその効果が小さい。
これらのことにより、ブラックマトリクス13aの比誘電率が、3.5以上且つ8.0以下である場合には、画像表示の際に、十分なコントラストが取れると共に有効な画素欠陥の修正が可能となり、且つ、外付け回路等を設けることにより、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷を速やかに逃せるので、TFT1の上層に設けられたブラックマトリクス13aに起因する表示品位の低下を抑止することができる。
次に、ブラックマトリクス13aの比誘電率が、4.0以上且つ6.0以下である場合について説明する。
この場合、ブラックマトリクス13aの比誘電率の上限が6.0である。そのため、TFT1の上層のブラックマトリクス13aは、TFT1のオン/オフ電流比がより一層十分に取れる一定量以下の静電容量を有する。つまり、そのブラックマトリクス13aは、例えば、半導体層の膜質等の製造ばらつきを十分に許容する静電容量を有するため、TFT1のオン/オフ電流比の不良に起因する画素欠陥の発生を抑止することができる。
一方、ブラックマトリクス13aの比誘電率の下限が4.0である。そのため、液晶表示装置50において、ブラックマトリクス13aは、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷をTFTを介して外部へ速やかに逃せる一定量以上の静電容量を有する。
これらのことにより、ブラックマトリクス13aの比誘電率が、4.0以上且つ6.0以下である場合には、画像表示の際に、より一層十分なコントラストが取れ、且つ、上記外付け回路等を設けなくても、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷を外部へ速やかに逃せられ、残像が発生しないので、工程数を増加させずに、TFT1の上層に設けられたブラックマトリクス13aに起因する表示品位の低下をより確実に抑止することができる。
次に、本発明の実施形態に係る液晶表示装置50の製造方法について説明する。
<アクティブマトリクス基板作製工程>
まず、ガラス基板10上の基板全体に、Al膜をスパッタリング法にて成膜し、その後、フォトリソグラフィー技術(Photo Engraving Process、以下、「PEP技術」と称す
る)によりパターン形成して、ゲート線5、ゲート電極5a及び容量線8を形成する。
まず、ガラス基板10上の基板全体に、Al膜をスパッタリング法にて成膜し、その後、フォトリソグラフィー技術(Photo Engraving Process、以下、「PEP技術」と称す
る)によりパターン形成して、ゲート線5、ゲート電極5a及び容量線8を形成する。
ここで、ガラス基板10は、透明で且つ絶縁性であればよく、例えば、プラスチック基板等でも構わない。また、ゲート線5等を構成する材料としてはAl膜を例示したが、所望の配線抵抗が得られるものであればよく、例えば、Ta、Ti及びCr等の金属膜やこ
れらの合金膜等を用いるも可能である。さらに、ゲート線5等をTiN/Al/Ti及びMo/Al/Mo等の積層膜により構成しても構わない。
れらの合金膜等を用いるも可能である。さらに、ゲート線5等をTiN/Al/Ti及びMo/Al/Mo等の積層膜により構成しても構わない。
次いで、ゲート線5、ゲート電極5a及び容量線8上の基板全体に、プラズマCVD(Chemical Vapor Deposition)法により窒化シリコン膜(SiNx)等を成膜し、ゲート
絶縁膜11を形成する。
絶縁膜11を形成する。
次いで、ゲート絶縁膜11上の基板全体に、プラズマCVD法により真性アモルファスシリコン膜と、リンがドープされたn+アモルファスシリコン膜とを連続して成膜し、その後、PEP技術によりゲート電極1a上に島状にパターン形成する。
次いで、真性アモルファスシリコン膜及びn+アモルファスシリコン膜がパターン形成されたゲート絶縁膜11上の基板全体に、Al膜をスパッタリング法にて成膜し、その後、PEP技術によりパターン形成して、ソース線6、ソース電極6a及びドレイン電極7を形成する。
ここで、ソース線6等を構成する材料としてはAl膜を例示したが、所望の配線抵抗が得られるものであればよく、例えば、Ta、Ti及びCr等の金属膜やこれらの合金膜等を用いるも可能である。さらに、ソース線6等をTiN/Al/Ti及びMo/Al/Mo等の積層膜により構成しても構わない。
次いで、ソース電極6a及びドレイン電極7をマスクとしてn+アモルファスシリコン膜をエッチング除去することにより、ソース電極6aとドレイン電極7との間にチャネル領域を形成して、その真性アモルファスシリコン層9aの表面がバックチャネル部9cとなる。これによって、真性アモルファスシリコン層9a及びn+アモルファスシリコン層9bとにより構成された半導体層15が形成される。
次いで、ソース電極6a及びドレイン電極7上の基板全体に、ドライフィルムラミネート法により、各色のドライフィルムをガラス基板10上に押し当てながら貼り合わせ転写、露光、現像を繰り返し、所定の比誘電率を有するブラックマトリクス13a及び各着色層13bからなるカラーフィルタ層13を形成する。
上記ドライフィルムラミネート法に使用するドライフィルムは、例えば、カーボン(ブラックマトリクス形成用)又は顔料(着色層形成用)をそれぞれ分散した感光性樹脂の樹脂膜を、PET(ポリエチレンテレフタレート)フィルム等のカバーフィルム間に挟持させたものである。
そして、感光性樹脂の樹脂膜を基板に転写する際には、前もって準備したドライフィルムの片面のカバーフィルムを剥がした後、基板にそのカバーフィルムを剥がした方の面を押し当てながら、ドライフィルムを貼り合わせ、他方のカバーフィルムを剥離させる。これによって、カーボン或いは顔料が分散された感光性樹脂の樹脂膜が、基板上に転写される。なお、この工程は、一般にドライフィルムを加熱しながら実行される、いわゆる熱転写工程である。そして、この樹脂膜を基板に転写する方法は、ドライフィルムラミネート法と呼ばれている。
次いで、ブラックマトリクス13aのドレイン電極7に対応する部分をエッチング除去して、コンタクトホール7aを形成する。
次いで、カラーフィルタ層13上の基板全体に、ITO(Indium Tin Oxide)膜等からなる透明導電膜をスパッタリング法により成膜し、その後、PEP技術によりパターン形
成して、画素電極3を形成する。
成して、画素電極3を形成する。
次いで、画素電極3上の基板全体に、ポリイミド樹脂を塗布して、配向膜(不図示)を形成する。
上記のようにしてアクティブマトリクス基板20aを作製することができる。
<対向基板作製工程>
まず、ガラス基板10’上に、ITO膜を成膜して共通電極26を形成する。
まず、ガラス基板10’上に、ITO膜を成膜して共通電極26を形成する。
ここで、ガラス基板10は、透明で且つ絶縁性であればよく、例えば、プラスチック基板等でも構わない。
次いで、共通電極26上の基板全体に、ポリイミド樹脂を塗布して、配向膜(不図示)を形成する。
上記のようにして、対向基板30を作製することができる。
<液晶表示装置作製工程>
まず、アクティブマトリクス基板20a及び対向基板30うちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、樹脂又はシリカからなる球状のスペーサーを散布する。
まず、アクティブマトリクス基板20a及び対向基板30うちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、樹脂又はシリカからなる球状のスペーサーを散布する。
次いで、アクティブマトリクス基板20aと対向基板30とを貼り合わせ、シール材料を硬化させ、空セルを形成する。
次いで、空セルのアクティブマトリクス基板20a及び対向基板30の基板間に、減圧法により液晶材料を注入し液晶層40を形成する。その後、液晶注入口にUV硬化樹脂を塗布し、UV照射によりUV硬化樹脂を硬化し、注入口を封止する。
以上のようにして、本発明の液晶表示装置50を製造することができる。
本発明の液晶表示装置50は、アクティブマトリクス基板20a上のTFT1の上層に設けられるブラックマトリクス13aの比誘電率を上記のように最適化するだけで、画像表示の際に、十分なコントラストが取れ、且つ、表示装置が点灯状態から非点灯状態とした時(全画素のTFT1がオフした時)に、液晶容量及び補助容量に蓄積されていた電荷を外部へ逃せられ、残像が発生しないので、工程数を増加させずに、TFT1の上層に設けられたブラックマトリクス13aに起因する表示品位の低下を抑止することができる。
《発明の実施形態2》
以下に、本発明の実施形態2に係る液晶表示装置について説明する。
以下に、本発明の実施形態2に係る液晶表示装置について説明する。
図2は、本発明の実施形態2に係る液晶表示装置を構成するアクティブマトリクス基板20bの断面模式図である。なお、アクティブマトリクス基板20bの平面模式図については、実施形態1に記載のアクティブマトリクス基板20aと実質的に同じであるので、省略する。
この液晶表示装置は、アクティブマトリクス基板20bと、それに対向するように設けられた対向基板と、両基板の間に挟持されるように設けられた液晶層とを備えている。
対向基板及び液晶層については、実施形態1に記載のものの実質的に同じなので、その説明を省略する。
アクティブマトリクス基板20bは、実施形態1に記載のアクティブマトリクス基板20aのTFT1を構成するソース電極6a、ドレイン電極7及びバックチャネル部9cと、カラーフィルタ層13を構成するブラックマトリクス13a及び各着色層13bとの間に、層間絶縁膜14が設けられた構成になっている。
この層間絶縁膜14は、実施形態1の記載に基づいてガラス基板10上にソース電極6a及びドレイン電極7並びに半導体層9を形成した後に、基板全体に、プラズマCVD法により窒化シリコン膜(SiNx)等を成膜することにより形成される。
このアクティブマトリクス基板20bでは、実施形態1に記載のアクティブマトリクス基板20aと比較して、TFT1のバックチャネル部9cを覆うように接するように層間絶縁膜14が設けられているので、例えば、ブラックマトリクス13aに含有するイオン性不純物がバックチャネル部9cに影響を与えにくくなり、そのイオン性不純物によるTFT1の誤作動を抑止することができるという効果が、実施形態1に記載の効果に付加される。
《発明の実施形態3》
以下に、本発明の実施形態3に係る液晶表示装置について説明する。
以下に、本発明の実施形態3に係る液晶表示装置について説明する。
図3は、本発明の実施形態3に係る液晶表示装置を構成するアクティブマトリクス基板20cの断面模式図である。なお、アクティブマトリクス基板20cの平面模式図については、実施形態1に記載のアクティブマトリクス基板20aのと実質的に同じであるので省略する。
この液晶表示装置は、アクティブマトリクス基板20cと、それに対向するように設けられた対向基板と、両基板の間に挟持されるように設けられた液晶層とを備えている。
アクティブマトリクス基板20cは、実施形態12記載のアクティブマトリクス基板20bのTFT1以外の領域に設けられていた着色層13bを省いて、それに代わって基板全体に平坦化膜15が設けられている。
この平坦化膜15は、実施形態1及び2の記載に基づいてガラス基板10上にブラックマトリクス13aを形成した後に、基板全体に、透明性樹脂膜を塗布して、その後、PEP技術によりパターン形成することにより形成される。
また、対向基板は、実施形態1に記載の対向基板30のガラス基板10’と共通電極26との間に、アクティブマトリクス基板20cの画素電極3に対応して、赤、緑及び青色のうちの1色の着色層が、それぞれ設けられている。
このアクティブマトリクス基板20cでは、実施形態2に記載のアクティブマトリクス基板20aと比較して、基板全体に平坦化膜15が設けられているので、その上層の画素電極3の平坦性が向上するという効果が、実施形態2に記載の効果に付加される。
次に、具体的に行った実験について説明する。
本発明の実施例として、上記の実施形態3と同一の方法で、液晶表示装置を作製した。
具体的には、まず、ガラス基板上に、3000ÅのTiN/Al/Tiの積層膜をスパッタリング装置にて成膜した。
次いで、ドライエッチングを用いたPEP技術によりパターン形成して、ゲート線、ゲート電極及び容量線を同時に形成した。
次いで、それらゲート線、ゲート電極及び容量線を覆うように、SiH4/NH3/N2
ガスを用いて、RFパワー2kW、圧力200Paの条件で、プラズマCVD法により窒化シリコン膜(SiNx)を4000Å成膜して、ゲート絶縁膜を形成した。
ガスを用いて、RFパワー2kW、圧力200Paの条件で、プラズマCVD法により窒化シリコン膜(SiNx)を4000Å成膜して、ゲート絶縁膜を形成した。
次いで、SiH4/H2ガスを用いて、RFパワー700W、圧力200Paの条件で、プラズマCVD法により、n+アモルファスシリコン膜を成膜した。
次いで、PH33/SiH4/H2ガスを用いて、RFパワー500W、圧力200Pa
の条件で、プラズマCVD法により、リンがドープされた真性アモルファスシリコン膜を400Å成膜した。
の条件で、プラズマCVD法により、リンがドープされた真性アモルファスシリコン膜を400Å成膜した。
次いで、ドライエッチングを用いたPEP技術によりパターン形成して、ソース線、ソース電極及びドレイン電極を同時に形成した。
次いで、ソース電極及びドレイン電極をマスクとしてn+アモルファスシリコン膜をドライエッチングして、チャネル領域(バックチャネル部)を形成することによりTFTを形成した。ここで、TFTのチャネル幅Wとチャネル長Lとの比(W/L)を4とした。
次いで、プラズマCVD法により窒化シリコン膜(SiNx)を3000Å成膜して、層間絶縁膜を形成した。
次いで、層間絶縁膜上にドライフィルムラミネート法により、ドライフィルムをガラス基板上に押圧しながら貼り合わせ転写、露光、現像を行い、ブラックマトリクスを形成した。
ここで、ブラックマトリクスを形成するドライフィルムとして、例えば、比誘電率5.5の富士写真フィルム(株)製のネガ型ドライフィルムKs1等の、種々の比誘電率(2.5〜10)を有する感光性樹脂(膜厚1.5μm)を準備した。
次いで、ブラックマトリクス上にスピンコート法により、ポジ型のアクリル系型感光性樹脂を塗布し、PEP技術によりパターン形成して、平坦化膜を形成した。
次いで、パターン形成された平坦化膜をマスクとして、ブラックマトリクスのドレイン電極に対応する部分をドライエッチングして、コンタクトホールを形成した。
次いで、平坦化膜上にスパッタリングにより、ITO膜を1000Å成膜し、その後、PEP技術によりパターン形成して、画素電極を形成した。
以上のようにアクティブマトリクス基板を作製して、ノーマリーホワイトの液晶表示装置を作製した。
次に、作製した液晶表示装置の表示品位の評価を行った。
結果を表1に示す。
表1は、上記実施例において作製した種々の液晶表示装置の点灯状態(表示)品位及び電荷残り(表示)品位、具体的には、表示装置を点灯状態から非点灯状態とした時に確認される残像を測定した結果である。
表1の点灯状態品位の◎は画素欠陥がなく修正不要な状態を示し、同じく○は画素欠陥があって修正可能な状態を示し、同じく△は画素欠陥が多く存在して修正不可能な状態を示し、同じく×はコントラストが取れず黒表示ができない(画素欠陥が表示できない)状態を示している。
表1の電荷残り品位の○は電荷がすぐ抜ける状態(上記外付け回路が不必要な状態)を示し、同じく△は電荷が抜けるのに5秒程度かかる状態(外付け回路を付けることにより正常な表示品位になる状態)を示し、同じく△△は電荷が抜けるのに10秒程度かかる状態(外付け回路を付けることにより表示品位が改善される状態)を示し、同じく×は電荷が抜けるのに30秒以上かかる状態(外付け回路を付けても表示品位が改善されない状態)を示している。
表1に示すように、液晶表示装置の点灯状態表示品位及び電荷残り表示品位は、ブラックマトリクスの比誘電率と密接に関係し、具体的には、ブラックマトリクスの比誘電率の上限が点灯状態表示品位(コントラスト)の良し悪しに関係し、その下限が電荷残り表示品位の良し悪しに関係する。そのため、ブラックマトリクスの比誘電率を最適化することにより、液晶表示装置の表示品位を向上させることが可能である。
以上説明したように、本発明は、TFTを覆うように設けられたブラックマトリクスの比誘電率を最適化することによって、表示品位を向上させているので、カラーフィルタオンアレイ構造のアクティブマトリクス基板を有する液晶表示装置について有用である。
1 TFT
2 絶縁膜
3 画素電極
5 ゲート線
5a ゲート電極
6 ソース線
6a ソース電極
7 ドレイン電極
7a コンタクトホール
8 容量線
9 半導体層
9a 真性アモルファスシリコン層
9b n+アモルファスシリコン層
9c バックチャネル部
10,10’ ガラス基板
11 ゲート絶縁膜
12,13a,25a ブラックマトリクス
13b,25b 着色層
14 層間絶縁膜
15 平坦化膜
20,20’,20a,20b,20c アクティブマトリクス基板
13,25 カラーフィルタ層
26 共通電極
30,30’ 対向基板
40 液晶層
50,50’ 液晶表示装置
2 絶縁膜
3 画素電極
5 ゲート線
5a ゲート電極
6 ソース線
6a ソース電極
7 ドレイン電極
7a コンタクトホール
8 容量線
9 半導体層
9a 真性アモルファスシリコン層
9b n+アモルファスシリコン層
9c バックチャネル部
10,10’ ガラス基板
11 ゲート絶縁膜
12,13a,25a ブラックマトリクス
13b,25b 着色層
14 層間絶縁膜
15 平坦化膜
20,20’,20a,20b,20c アクティブマトリクス基板
13,25 カラーフィルタ層
26 共通電極
30,30’ 対向基板
40 液晶層
50,50’ 液晶表示装置
Claims (6)
- マトリクス状に設けられた複数の画素と、該各画素に配設された薄膜トランジスタと、該薄膜トランジスタのチャネル領域を覆うように設けられた被覆層とを備えるアクティブマトリクス基板であって、
上記被覆層の比誘電率は、3.0以上且つ9.5以下であることを特徴とするアクティブマトリクス基板。 - 請求項1に記載されたアクティブマトリクス基板において、
上記被覆層の比誘電率は、3.5以上且つ8.0以下であることを特徴とするアクティブマトリクス基板。 - 請求項1に記載されたアクティブマトリクス基板において、
上記被覆層の比誘電率は、4.0以上且つ6.0以下であることを特徴とするアクティブマトリクス基板。 - 請求項1乃至3の何れか1つに記載されたアクティブマトリクス基板において、
上記被覆層は、ブラックマトリクスであることを特徴とするアクティブマトリクス基板。 - 請求項4に記載されたアクティブマトリクス基板において、
上記薄膜トランジスタ及びブラックマトリクスの間には、層間絶縁膜が設けられていることを特徴とするアクティブマトリクス基板。 - 請求項1乃至5の何れか1つに記載されたアクティブマトリクス基板と、該アクティブマトリクス基板に対向配置された対向基板と、上記アクティブマトリクス基板及び対向基板との間に挟持された表示媒体層とを備えていることを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126904A JP2005309147A (ja) | 2004-04-22 | 2004-04-22 | アクティブマトリクス基板及びそれを備えた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004126904A JP2005309147A (ja) | 2004-04-22 | 2004-04-22 | アクティブマトリクス基板及びそれを備えた表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005309147A true JP2005309147A (ja) | 2005-11-04 |
Family
ID=35437995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004126904A Pending JP2005309147A (ja) | 2004-04-22 | 2004-04-22 | アクティブマトリクス基板及びそれを備えた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005309147A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008035482A1 (fr) * | 2006-09-19 | 2008-03-27 | Sharp Kabushiki Kaisha | Appareil d'affichage à cristaux liquides |
WO2009025297A1 (ja) * | 2007-08-22 | 2009-02-26 | Mitsubishi Chemical Corporation | 樹脂ブラックマトリックス、遮光性感光性樹脂組成物、tft素子基板及び液晶表示装置 |
US7619695B2 (en) | 2006-05-10 | 2009-11-17 | Epson Imaging Devices Corporation | Liquid crystal display and manufacturing method therefor |
JP2010033019A (ja) * | 2008-07-25 | 2010-02-12 | Samsung Electronics Co Ltd | 薄膜トランジスター表示板及びその製造方法 |
US20120257150A1 (en) * | 2011-04-11 | 2012-10-11 | Chien-Hao Wu | Liquid crystal display panel |
CN102768444A (zh) * | 2011-05-06 | 2012-11-07 | 瀚宇彩晶股份有限公司 | 液晶显示面板 |
JP2016194727A (ja) * | 2005-12-26 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2004
- 2004-04-22 JP JP2004126904A patent/JP2005309147A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016194727A (ja) * | 2005-12-26 | 2016-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7619695B2 (en) | 2006-05-10 | 2009-11-17 | Epson Imaging Devices Corporation | Liquid crystal display and manufacturing method therefor |
WO2008035482A1 (fr) * | 2006-09-19 | 2008-03-27 | Sharp Kabushiki Kaisha | Appareil d'affichage à cristaux liquides |
US7999888B2 (en) | 2006-09-19 | 2011-08-16 | Sharp Kabushiki Kaisha | Liquid crystal display device having particular color-filter on array structure |
WO2009025297A1 (ja) * | 2007-08-22 | 2009-02-26 | Mitsubishi Chemical Corporation | 樹脂ブラックマトリックス、遮光性感光性樹脂組成物、tft素子基板及び液晶表示装置 |
JP2009069822A (ja) * | 2007-08-22 | 2009-04-02 | Mitsubishi Chemicals Corp | 樹脂ブラックマトリックス、遮光性感光性樹脂組成物、tft素子基板及び液晶表示装置 |
US20100243970A1 (en) * | 2007-08-22 | 2010-09-30 | Mitsubishi Chemical Corporation | Resin black matrix, light blocking photosensitive resin composition, tft element substrate and liquid crystal display device |
JP2010033019A (ja) * | 2008-07-25 | 2010-02-12 | Samsung Electronics Co Ltd | 薄膜トランジスター表示板及びその製造方法 |
US8598581B2 (en) | 2008-07-25 | 2013-12-03 | Samsung Display Co., Ltd. | Thin film transistor substrate and method for manufacturing the same |
US20120257150A1 (en) * | 2011-04-11 | 2012-10-11 | Chien-Hao Wu | Liquid crystal display panel |
CN102768444A (zh) * | 2011-05-06 | 2012-11-07 | 瀚宇彩晶股份有限公司 | 液晶显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7710530B2 (en) | Color filter substrate and display apparatus using the same | |
US8148181B2 (en) | Method for manufacturing flat display device | |
US8208103B2 (en) | Liquid crystal display device | |
US8199303B2 (en) | Method of manufacturing a liquid crystal display unit structure including a patterned etch stop layer above a first data line segment | |
KR100442510B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법 | |
US7319239B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same, and display device | |
US7791680B2 (en) | Display apparatus having an impurity adsorption electrode disposed in a display area | |
US8305528B2 (en) | Liquid crystal display and manufacturing method thereof | |
US20060125993A1 (en) | Substrate for use in a liquid crystal display and liquid crystal display using the same | |
US20120248443A1 (en) | Active matrix substrate and method for manufacturing the same | |
JP2007116164A (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
KR20090088575A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
US20100059752A1 (en) | Display substrate, method of manufacturing the same | |
US9224824B2 (en) | Display device substrate and display device equipped with same | |
JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
JP2005309147A (ja) | アクティブマトリクス基板及びそれを備えた表示装置 | |
WO2011161875A1 (ja) | 表示装置用基板及びその製造方法、表示装置 | |
US20190198679A1 (en) | Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate | |
US20120069260A1 (en) | Active matrix substrate, liquid crystal display device including the same, and method for fabricating active matrix substrate | |
JP4722538B2 (ja) | 表示装置 | |
KR20120072817A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
KR20080057034A (ko) | 액정표시장치 및 그 제조방법 | |
KR20080056569A (ko) | 액정표시장치 및 그 제조방법 | |
JP2007140202A (ja) | 液晶表示装置 | |
JP2010134030A (ja) | 液晶表示装置およびその製造方法 |