JP2005309147A - アクティブマトリクス基板及びそれを備えた表示装置 - Google Patents

Abstract

【課題】工程数を増加させずに、液晶表示装置の表示品位の向上を図る。
【解決手段】マトリクス状に設けられた複数の画素と、その各画素に配設されたＴＦＴ１と、ＴＦＴ１のチャネル領域を覆うように設けられたブラックマトリクス１３ａとを備えるアクティブマトリクス基板２０ａと、アクティブマトリクス基板２０ａに対向配置された対向基板３０と、それら両基板２０ａ及び３０の間に挟持された液晶層４０とを備えた液晶表示装置であって、ブラックマトリクス１３ａの比誘電率が、３．０以上且つ９．５以下、好ましくは３．５以上且つ８．０以下、より好ましくは４．０以上且つ６．０以下である。
【選択図】図１

Description

本発明は、アクティブマトリクス基板及びそれを備えた表示装置に関する。

表示装置として注目されている液晶表示装置は、小型、薄型、低消費電力及び軽量という特徴を有するため、現在、種々の電子機器に広く用いられている。特に、画像の最小単位である画素毎にスイッチング素子を有するアクティブマトリクス型の液晶表示装置は、パソコン等のＯＡ機器、テレビ等のＡＶ機器、及び携帯電話等に広く展開されている。また、近年、液晶表示装置の大型化や、高精細化、画素の高開口率化、広視野角化及び色純度向上等の表示品位の向上が急速に進んでいる。

図４は、従来の液晶表示装置５０’を概略的に示す断面模式図である。

この液晶表示装置５０’は、互いに対向する一対の基板、具体的には、アクティブマトリクス基板２０及び対向基板３０’と、両基板２０及び３０’の間に挟持された液晶層４０とにより構成されている。

アクティブマトリクス基板２０は、ガラス基板１０の上に、配線及びスイッチング素子を含む回路層１’、及びその回路層１’を覆う絶縁膜２が設けられ、その絶縁膜２の上層には、画素を構成する画素電極３がマトリクス状に複数配設された構成となっている。

対向基板３０’は、ガラス基板１０’の上に、カラーフィルタ層２５及び共通電極２６がそれぞれ設けられた構成となっている。

カラーフィルタ層２５は、各画素に対応して赤、緑及び青のうちの１色の着色層２５ｂが設けられ、各着色層２５ｂの間には遮光膜としてブラックマトリクス２５ａが設けられた構成になっている。

上記液晶表示装置５０’を製造する場合には、アクティブマトリクス基板２０と対向基板３０’とを、それぞれの基板上の構成要素が組み合うように、つまりアクティブマトリクス基板２０上の画素電極３と対向基板３０’上のカラーフィルタ層２５内の各着色層２５ｂとが組み合うように、精度よく貼り合わせることになる。

しかし、アクティブマトリクス基板２０と対向基板３０’とを貼り合わせるときには、貼り合わせずれによるアライメント誤差を考慮する必要がある。そして、各着色層２５ｂ間に配設されたブラックマトリクス２５ａの周端は、通常、対向配置されるアクティブマトリクス基板２０上の画素電極３の周端よりも数ミクロン内側に重ねて配置される。そうなると、液晶表示装置を設計する上で画素の開口率には限界がある。

そこで、液晶表示装置の画素の開口率を向上させるために、対向基板３０’のカラーフィルタ層２５を構成するブラックマトリクス２５ａ、又は、ブラックマトリクス２５ａ及び着色層２５ｂを、アクティブマトリクス基板２０自体に形成する技術が提案され、特許文献１及び２に開示されている。

図５は、スイッチング素子を搭載した基板上にカラーフィルタ層１３を形成する、いわゆるカラーフィルタオンアレイ構造のアクティブマトリクス基板２０’の平面模式図であり、図６は、図５中のＢ−Ｂ’断面におけるアクティブマトリクス基板２０’の断面模式
図である。なお、図５では、カラーフィルタ層を構成するブラックマトリクス及び着色層は、不図示にしている。

アクティブマトリクス基板２０’は、ガラス基板１０上に複数のゲート線５と複数のソース線６とが互いに直交するように配設され、そのゲート線５とソース線６との各交差部にはスイッチング素子として薄膜トランジスタ（以下、ＴＦＴと略称する）１が、そのＴＦＴ１の上層に保護層としてブラックマトリクス１３ａが、ガラス基板１０上のＴＦＴ１以外の位置に着色層１３ｂが、それぞれ設けられた構成になっている。さらに、ブラックマトリクス１３ａ及び着色層１３ｂからなるカラーフィルタ層１３の上層には、ＴＦＴ１のドレイン電極７に接続された画素電極３が設けられている。

一方、対向基板は、ガラス基板上に共通電極が設けられた単純な構成になっている。

そのため、アクティブマトリクス基板２０’と対向基板とを貼り合わせる際には、対向基板が各画素によって区切られていないため、上記アライメントマージンをほとんど考慮する必要がない。これによって、画素の開口率を向上させることができる。

ところで、ＴＦＴ１は、ゲート線５の突出部であるゲート電極５ａと、ソース線６の突出部であるソース電極６ａと、ソース電極６ａに対峙するように設けられたドレイン電極７と、ゲート電極５ａとソース電極６ａ及びドレイン電極７との層間に設けられた半導体層９とにより構成されている。

半導体層９は、下層の真性アモルファスシリコン層９ａと上層のｎ＋アモルファスシリコン層９ｂとにより構成され、ソース電極６ａ及びドレイン電極７間の領域がチャネル領域となっている。そして、そのチャネル領域におけるソース電極６ａ及びドレイン電極７間の真性アモルファスシリコン層９ａの表面、つまり、真性アモルファスシリコン層９ａとブラックマトリクス１３ｂとの界面は、バックチャネル部９ｃと呼ばれる。

そして、このバックチャネル部９ｃでは、外部からの正イオン等の進入により、電子が誘起される恐れがあり、ＴＦＴ１のオフ時のリーク電流（オフ電流）が増大して、ＴＦＴ１のオン／オフ電流比が低くなってしまう。

このＴＦＴ１のオン／オフ電流比は、画像表示の際に、コントラストを決定するものであり、液晶表示装置の表示品位を左右する重要な要素の一つである。

そのため、ＴＦＴ１のオン／オフ電流比が低くなると、その液晶表示装置では、画像表示の際に、十分なコントラストが取れなくなり、表示品位が低下する恐れがある。

そこで、このバックチャネル部の上層に、窒化シリコン等からなるチャネル保護層を設けることにより、外部からの正イオン等の進入を防止する技術がよく用いられている。

特許文献３では、バックチャネル部と窒化シリコン等からなるチャネル保護層との間に、さらに、ｐ型非晶質シリコン層を介在させることにより、ＴＦＴのオフ電流の増大を抑止する技術が開示されている。
特開平１０−１７０９５７号公報 特開平７−７２４７３号公報 特開平８−８４４０号公報

しかしながら、特許文献３の方法では、ｐ型非晶質シリコン層を形成する工程が必要になるため、工程数が増加して、製造コストの上昇を招く恐れがある。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、工程数を増加させずに、表示品位の向上を図ることにある。

本発明は、薄膜トランジスタ（ＴＦＴ）のチャネル領域を覆うように設けられた被覆層の比誘電率自体を最適化するようにしたものである。

具体的に、本発明のアクティブマトリクス基板は、マトリクス状に設けられた複数の画素と、該各画素に配設された薄膜トランジスタと、該薄膜トランジスタのチャネル領域を覆うように設けられた被覆層とを備えるアクティブマトリクス基板であって、上記被覆層の比誘電率が、３．０以上且つ９．５以下であることを特徴とする。

ここで、比誘電率とは、真空の誘電率に対する比である。

上記の構成によれば、ＴＦＴのチャネル領域を覆うように設けられた被覆層の比誘電率の上限が９．５である。そのため、ＴＦＴの上層の被覆層は、十分なＴＦＴのオン／オフ電流比が取れる一定量以下の静電容量を有することになる。そして、例えば、その被覆層により覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置では、ＴＦＴのオン／オフに対して十分なコントラストが取れる。

また、上記被覆層の比誘電率が９．５を超える場合には、ＴＦＴの上層の被覆層は、上記一定量を超える静電容量を有することになる。そうなると、その被覆層が帯電し易くなるため、ＴＦＴのチャネル領域、より具体的には、チャネル領域の表面のバックチャネル部に電子が誘起される可能性が高くなる。その結果、ＴＦＴのオフ電流が増大して、ＴＦＴのオン／オフ電流比が低下する。そして、そのＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置では、画像表示の際に、十分なコントラストが取れなくなる。例えば、ノーマリーホワイトモードの表示形式の場合には、ＴＦＴのオフ電流が高いため黒表示ができず白表示に近い状態となる。

一方、上記被覆層の比誘電率の下限が３．０である。そのため、例えば、その被覆層により覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置において、その被覆層は、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へ逃せる一定量以上の静電容量を有することになる。その結果、その液晶表示装置では、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へ逃すことが可能になる。

また、上記被覆層の比誘電率が３．０未満の場合には、ＴＦＴの上層の被覆層は、上記一定量を超えない静電容量を有することになる。そうなると、その被覆層が帯電し難くなるため、ＴＦＴのバックチャネル部に流れるオフ電流が減少する。その結果、例えば、その被覆層により覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置では、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へ逃し難くなり、残像が発生する。

以上のように、本発明では、被覆層の比誘電率が、３．０以上且つ９．５以下であるようにするだけで、画像表示の際に、十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されてい
た電荷を外部へ逃せられ、残像の発生がなくなるので、工程数を増加させずに、表示品位の向上を図ることが可能になる。

本発明のアクティブマトリクス基板は、上記被覆層の比誘電率が、３．５以上且つ８．０以下であってもよい。

上記の構成によれば、ＴＦＴのチャネル領域を覆うように設けられた被覆層の比誘電率の上限が８．０である。そのため、その被覆層は、十分なＴＦＴのオン／オフ電流比が取れる一定量以下の静電容量を有すると共に、例えば、その被覆層により覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置において、画素欠陥を検知及び修正することが可能になる。

具体的には、例えば、ノーマリーホワイトモードの表示形式の液晶表示装置の場合には、十分なＴＦＴのオン／オフ電流比が取れているので、黒表示が可能となる。このとき、画面上に存在する画素欠陥は輝点欠陥として検知される。そして、輝点欠陥を黒点化する等の一般的な欠陥修正技術を用いることにより、その検知された画素欠陥（輝点欠陥）が修正される。

また、上記被覆層の比誘電率が８．０を超え、且つ９．５未満の場合には、ＴＦＴのオン／オフ電流比は一応取れているが、例えば、半導体層の膜質等の製造ばらつきを考慮すると、ＴＦＴのオン／オフ電流比が取れずに十分な黒表示ができない場合がある。

一方、上記被覆層の比誘電率の下限が３．５である。そのため、例えば、その被覆層により覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置において、その被覆層は、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へ逃せる一定量以上の静電容量を有すると共に、例えば、外付け回路等を設けることにより、その液晶表示装置では、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へより速やかに逃せることになり、表示品位が改善される。

具体的に、上記外付け回路は、例えば、表示装置を点灯状態から非点灯状態とする時（全画素のＴＦＴをオフする時）に、ＴＦＴのゲート電極に信号を瞬間的に入力して、液晶容量に蓄積されていた電荷が外部へ抜けるようにするものである。

また、上記被覆層の比誘電率が３．０を超え、且つ３．５未満の場合には、例えば、その被覆層により覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置において、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へ逃せられるが、その電荷を逃すために必要な時間が長いので、上記外付け回路を設けてもその効果が小さい。

以上のように、本発明では、被覆層の比誘電率が、３．５以上且つ８．０以下であるようにするだけで、画像表示の際に、十分なコントラストが取れると共に有効な画素欠陥の修正が可能となり、且つ、外付け回路等を設けることにより、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶層に蓄積されていた電荷を速やかに逃せられ、残像の発生がなくなるので、工程数を増加させずに、表示品位の向上を図ることが可能になる。

本発明のアクティブマトリクス基板は、上記被覆層の比誘電率が、４．０以上且つ６．０以下であってもよい。

上記の構成によれば、ＴＦＴのチャネル領域を覆うように設けられた被覆層の比誘電率の上限が６．０である。そのため、その被覆層は、より一層十分なＴＦＴのオン／オフ電流比が取れる一定量以下の静電容量を有することになる。つまり、その被覆層は、例えば、半導体層の膜質等の製造ばらつきを十分に許容する静電容量を有するため、ＴＦＴのオン／オフ電流比の不良に起因する画素欠陥の発生が抑止される。

一方、上記被覆層の比誘電率の下限が４．０である。そのため、例えば、その被覆層により覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置において、その被覆層は、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へ速やかに逃せる一定量以上の静電容量を有する。

以上のように、本発明では、被覆層の比誘電率が、４．０以上且つ６．０以下であるようにするだけで、画像表示の際に、より一層十分なコントラストが取れ、且つ、上記外付け回路等を設けなくても、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷を外部へ速やかに逃せられ、残像が発生しないので、工程数を増加させずに、より確実に表示品位の向上を図ることが可能になる。

本発明のアクティブマトリクス基板は、上記被覆層が、上記チャネル領域を覆うブラックマトリクスであってもよい。

上記の構成によれば、本発明の作用効果が具体的に奏されることとなる。つまり、ＴＦＴのチャネル領域を覆うブラックマトリクスの比誘電率が、３．０以上９．５以下、好ましくは３．５以上８．０以下、より好ましくは４．０以上６．０以下というように最適化される。

具体的には、ブラックマトリクスの比誘電率の上限値によって、ＴＦＴの上層のブラックマトリクスは、十分なＴＦＴのオン／オフ電流比が取れる一定量以下の静電容量を有することになる。そして、例えば、そのブラックマトリクスにより覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置では、十分なコントラストが取れる。

また、このブラックマトリクスの比誘電率が上限値を超えて高くなる場合には、アクティブマトリクス基板の製造工程においてブラックマトリクスが正に帯電する恐れがある。そして、その正への帯電によりＴＦＴのオフ電流が増加して、ＴＦＴのオン／オフ電流比が低下してしまう。

このブラックマトリクスが、正に帯電する現象は、ＴＦＴが形成された基板を純水で洗浄する純水洗浄工程において、その基板に洗浄用の純水が接触する際に発生すると考えられている。

これにより、上記のように適当な比誘電率のブラックマトリクスにより覆われたＴＦＴを有するアクティブマトリクス基板は、純水洗浄を行っても帯電し難くなる。

一方、ブラックマトリクスの比誘電率の下限値によって、例えば、そのブラックマトリクスにより覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置において、そのブラックマトリクスは、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へ逃せる一定量以上の静電容量を有することになる。その結果、その液晶表示装置では、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄
積されていた電荷をＴＦＴを介して外部へ逃すことが可能になる。

また、このブラックマトリクスの比誘電率が下限値を超えて低くなる場合には、ブラックマトリクスの静電容量が低下して、ＴＦＴのバックチャネル部に流れるオフ電流が減少する。その結果、例えば、その下限値を超えたブラックマトリクスにより覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置では、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷をＴＦＴを介して外部へ逃し難くなるので、残像として認識される。

この液晶容量に蓄積されていた電荷の抜けが鈍くなる現象は、ＴＦＴの上層にブラックマトリクスが設けられて、光励起によるＴＦＴのリーク電流の発生が抑止される基板構成の場合において、より顕著に現れるものである。

さらに、ブラックマトリクスを有するカラーフィルタ層が対向基板側に設けられた液晶表示装置の場合は、アクティブマトリクス基板と対向基板との間に、通常、３．０〜５．０μｍ程度の液晶層が挟持されているため、本発明のようなカラーフィルタ（ブラックマトリクス）オンアレイ構造のアクティブマトリクス基板の場合よりも、ＴＦＴに外光が入射し易い。そのため、その外光によってＴＦＴにリーク電流が発生する可能性があり、液晶容量や補助容量に蓄積されていた電荷をＴＦＴを介して外部へ逃すことが容易である。

これにより、上記のように適当な比誘電率のブラックマトリクスにより覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置では、ＴＦＴへの外光の入射が抑止され、その外光によるリーク電流が発生することがないので、本発明の効果が有効に発揮できる。

以上のように、ブラックマトリクスの比誘電率を最適化することにより、画像表示の際に、より一層十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴがオフした時）に、液晶容量に蓄積されていた電荷を外部へ速やかに逃せられ、残像が発生しないので、そのブラックマトリクスにより覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置では、工程数を増加させずに、表示品位の向上を図ることが可能になる。

本発明のアクティブマトリクス基板は、上記薄膜トランジスタ及びブラックマトリクスの間には、層間絶縁膜が設けられていてもよい。

上記の構成によれば、ＴＦＴのチャネル領域を覆うように設けられたブラックマトリクスの比誘電率が、３．０以上且つ９．５以下、好ましくは３．５以上且つ８．０以下、より好ましくは４．０以上且つ６．０以下というように最適化され、そのブラックマトリクスとＴＦＴとの間に層間絶縁膜が介在することになる。ここで、ブラックマトリクスとＴＦＴとの間に上記のような層間絶縁膜が介在せず、ブラックマトリクスにイオン性不純物が含有する場合には、そのイオン性不純物がＴＦＴのバックチャネル部の電子の状態に影響を及ぼす恐れがある。それに対して本発明では、ブラックマトリクスとＴＦＴとの間に層間絶縁膜が介在するので、そのイオン性不純物がＴＦＴのバックチャネル部に影響を与えることが少なくなり、ＴＦＴの誤作動が抑止される。

以上のようなアクティブマトリクス基板は、特に表示装置において、その効果が有効に発揮される。

本発明のアクティブマトリクス基板は、ＴＦＴのチャネル領域を覆うように設けられた
被覆層の比誘電率を最適化するだけで、例えば、その被覆層により覆われたＴＦＴを有するアクティブマトリクス基板を備えた液晶表示装置において、画像表示の際に、十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時に液晶容量に蓄積されていた電荷を外部へ逃せられ、残像の発生が抑止されるので、工程数を増加させずに、表示品位の向上を図ることが可能になる。

以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、表示装置の例として、液晶表示装置を説明する。但し、本発明は、以下の実施形態に限定されるものではなく、他の構成であってもよい。

《発明の実施形態１》
以下に、本発明の実施形態１に係る液晶表示装置５０について説明する。

図１は、液晶表示装置５０の断面模式図である。液晶表示装置５０を構成するアクティブマトリクス基板２０ａの平面構造については、上記背景技術の説明で用いた図５の構造と実質的に同じであるので、図５に記載のアクティブマトリクス基板２０’をアクティブマトリクス基板２０ａに置き換えて説明する。

液晶表示装置５０は、アクティブマトリクス基板２０ａと、それに対向するように設けられた対向基板３０と、両基板２０ａ及び３０の間に挟持されるように設けられた液晶層４０とを備えている。

アクティブマトリクス基板２０ａは、ガラス基板１０上に複数のゲート線５と複数のソース線６とが互いに直交するように配設され、各ゲート線５の間には容量線８がゲート線５と並行に延びるように配設されている。そして、各ゲート線５とソース線６との各交差部には、ＴＦＴ１が設けられている。

また、一対のゲート線５と一対のソース線６で囲われる表示領域に、各ＴＦＴ１に対応して画素電極３が設けられている。さらに、各画素電極３のＴＦＴ１に対応する領域には、被覆層として、ＴＦＴ１のチャネル領域を覆うように所定の比誘電率を有するブラックマトリクス１３ａが設けられ、各画素電極３のＴＦＴ１以外の領域には、赤、緑及び青色のうちの１色の着色層１３ｂが、それぞれ設けられている。なお、着色層１３ｂは、赤、緑及び青色の組み合わせを例示したが、シアン、マゼンタ及びイエローの組み合わせであってもよい。

このブラックマトリクス１３ａの比誘電率は、３．０以上９．５以下、好ましくは３．５以上８．０以下、より好ましくは４．０以上６．０以下である。これら比誘電率の数値の技術的な意義については、後で説明する。

また、アクティブマトリクス基板２０ａは、ガラス基板１０上に、ゲート絶縁膜１１、並びにブラックマトリクス１３ａ及び着色層１３ｂからなるカラーフィルタ層１３が順に積層された多層積層構造となっている。

ガラス基板１０とゲート絶縁膜１１との層間には、ゲート線５と、ゲート線５から各ＴＦＴ１に対応してソース線６の延びる方向に突出したゲート電極５ａと、容量線８とが設けられている。

ゲート絶縁膜１１とカラーフィルタ層１３との層間には、半導体層９が設けられ、その半導体層９の上層には、ソース線６と、ソース線６から各ＴＦＴ１に対応してゲート線５
の延びる方向に突出したソース電極６ａと、ソース電極６ａに対峙するドレイン電極７とが設けられている。

この半導体層９は、下層の真性アモルファスシリコン層９ａと上層のｎ＋アモルファスシリコン層９ｂとにより構成され、ソース電極６ａ及びドレイン電極７間の領域がチャネル領域となっている。そして、そのチャネル領域における真性アモルファスシリコン層９ａの表面、つまり、真性アモルファスシリコン層９ａとブラックマトリクス１３ｂとの界面は、バックチャネル部９ｃとなっている。

カラーフィルタ層１３の上層には、コンタクトホール７ａを介してドレイン電極７に接続された画素電極８が設けられている。

ドレイン電極７は、容量線８が配設された領域まで延設され、容量線８と重なる部分が補助容量電極となっている。そして、ゲート絶縁膜１１の容量線８と重なる領域が、補助容量を構成している。

対向基板３０は、ガラス基板１０’上に共通電極２６が設けられた構造になっている。

液晶層４０は、電気光学特性を有するネマチック液晶材料からなる液晶分子により構成されている。

この液晶表示装置５０は、各画素電極３ごとに１つの画素が構成されており、各画素において、ゲート線５からゲート信号が送られてＴＦＴ１をオンになったときに、ソース線６からソース信号が送られてソース電極６ａ及びドレイン電極７を介して、画素電極３に所定の電荷を書き込まれ、画素電極３と共通電極２６との間で電位差が生じることになり、液晶層４０からなる液晶容量、及び補助容量に所定の電圧が印加されるように構成されている。そして、液晶表示装置５０では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。

ここで、アクティブマトリクス基板２０ａのＴＦＴ１の上層のブラックマトリクス１３ａの比誘電率は、３．０以上且つ９．５以下、好ましくは３．５以上且つ８．０以下、より好ましくは４．０以上且つ６．０以下である。以下に、これら比誘電率の数値の技術的な意義について説明する。

まず、ブラックマトリクス１３ａの比誘電率が、３．０以上且つ９．５以下である場合について説明する。

この場合、ブラックマトリクス１３ａの比誘電率の上限が９．５である。そのため、ＴＦＴ１の上層のブラックマトリクス１３ａは、ＴＦＴ１のオン／オフ電流比が十分に取れる一定量以下の静電容量を有することになる。そして、液晶表示装置５０では、ＴＦＴ１のオン／オフに対して十分なコントラストが取れる。

また、ブラックマトリクス１３ａの比誘電率が９．５を超える場合には、ブラックマトリクス１３ａは、上記一定量を超える静電容量を有することになる。そうなると、そのブラックマトリクス１３ａが帯電し易くなるため、ＴＦＴ１のバックチャネル部９ｃに電子が誘起される可能性が高くなる。その結果、ＴＦＴ１のオフ電流が増大して、ＴＦＴ１のオン／オフ電流比が低下する。そして、液晶表示装置５０では、画像表示の際に、十分なコントラストが取れなくなる。その結果、ノーマリーホワイトモードの表示形式（電圧無印加時に白表示）の場合には、ＴＦＴ１がオフ電流が高いため、黒表示ができずに白表示
に近い状態になる。

一方、ブラックマトリクス１３ａの比誘電率の下限が３．０である。そのため、液晶表示装置５０において、ブラックマトリクス１３ａは、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷をＴＦＴ１を介して外部へ逃せる一定量以上の静電容量を有することになる。これにより、その液晶表示装置５０では、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷をＴＦＴ１を介して外部へ逃すことが可能になる。

また、ブラックマトリクス１３ａの比誘電率が３．０未満の場合には、ブラックマトリクス１３ａは、上記一定量を超えない静電容量を有することになる。そうなると、そのブラックマトリクス１３ａが帯電し難くなるため、ＴＦＴ１のバックチャネル部９ｃに流れるオフ電流が減少する。その結果、液晶表示装置３０では、全画素のＴＦＴ１がオンからオフになる際に、液晶容量及び補助容量に蓄積されていた電荷をＴＦＴ１を介して外部へ逃し難くなり、残像が発生する。

これらのことにより、ブラックマトリクス１３ａの比誘電率が、３．０以上且つ９．５以下である場合には、画像表示の際に、十分なコントラストが取れ、且つ、表示装置を点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷を外部へ逃すことが可能になって残像の発生がなくなり、ＴＦＴ１の上層に設けられたブラックマトリクス１３ａに起因する表示品位の低下を抑止することができる。

次に、ブラックマトリクス１３ａの比誘電率が、３．５以上且つ８．０以下である場合について説明する。

この場合、ブラックマトリクス１３ａの比誘電率の上限が８．０である。そのため、ＴＦＴ１の上層のブラックマトリクス１３ａは、ＴＦＴ１のオン／オフ電流比が十分に取れる一定量以下の静電容量を有すると共に、液晶表示装置５０において、画素欠陥を検知及び修正することが可能になる。

具体的には、例えば、液晶表示装置５０がノーマリーホワイトモードの表示形式の場合には、ＴＦＴ１のオン／オフ電流比が十分に取れているので、黒表示が可能である。このとき、画面上に存在する画素欠陥は輝点欠陥として検知される。そして、輝点欠陥を黒点化する等の一般的な欠陥修正技術を用いることにより、その検知された画素欠陥（輝点欠陥）が修正される。

また、ブラックマトリクス１３ａの比誘電率が８．０を超え、且つ９．５未満の場合には、ＴＦＴ１のオン／オフ電流比は一応取れているが、例えば、半導体層の膜質等の製造ばらつきを考慮すると、ＴＦＴ１のオン／オフ電流比が取れずに十分な黒表示ができない場合がある。

一方、ブラックマトリクス１３ａの比誘電率の下限が３．５である。そのため、液晶表示装置５０において、そのブラックマトリクス１３ａは、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷をＴＦＴ１を介して外部へ逃せる一定量以上の静電容量を有すると共に、例えば、外付け回路等を設けることにより、その液晶表示装置５０では、液晶容量及び補助容量に蓄積されていた電荷をＴＦＴ１を介して速やかに逃せることになり、表示品位を改善することができる。

具体的に、上記外付け回路は、例えば、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、ＴＦＴ１のゲート電極５ａに信号を瞬間的に入力して、液晶容量及び補助容量に蓄積されていた電荷が外部へ抜けるようにするものである。

また、ブラックマトリクス１３ａの比誘電率が３．０を超え、且つ３．５未満の場合には、液晶表示装置５０において、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷をＴＦＴ１を介して外部へ逃せられるが、その電荷を逃すために必要な時間が長いので、上記外付け回路を設けてもその効果が小さい。

これらのことにより、ブラックマトリクス１３ａの比誘電率が、３．５以上且つ８．０以下である場合には、画像表示の際に、十分なコントラストが取れると共に有効な画素欠陥の修正が可能となり、且つ、外付け回路等を設けることにより、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷を速やかに逃せるので、ＴＦＴ１の上層に設けられたブラックマトリクス１３ａに起因する表示品位の低下を抑止することができる。

次に、ブラックマトリクス１３ａの比誘電率が、４．０以上且つ６．０以下である場合について説明する。

この場合、ブラックマトリクス１３ａの比誘電率の上限が６．０である。そのため、ＴＦＴ１の上層のブラックマトリクス１３ａは、ＴＦＴ１のオン／オフ電流比がより一層十分に取れる一定量以下の静電容量を有する。つまり、そのブラックマトリクス１３ａは、例えば、半導体層の膜質等の製造ばらつきを十分に許容する静電容量を有するため、ＴＦＴ１のオン／オフ電流比の不良に起因する画素欠陥の発生を抑止することができる。

一方、ブラックマトリクス１３ａの比誘電率の下限が４．０である。そのため、液晶表示装置５０において、ブラックマトリクス１３ａは、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷をＴＦＴを介して外部へ速やかに逃せる一定量以上の静電容量を有する。

これらのことにより、ブラックマトリクス１３ａの比誘電率が、４．０以上且つ６．０以下である場合には、画像表示の際に、より一層十分なコントラストが取れ、且つ、上記外付け回路等を設けなくても、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷を外部へ速やかに逃せられ、残像が発生しないので、工程数を増加させずに、ＴＦＴ１の上層に設けられたブラックマトリクス１３ａに起因する表示品位の低下をより確実に抑止することができる。

次に、本発明の実施形態に係る液晶表示装置５０の製造方法について説明する。

＜アクティブマトリクス基板作製工程＞
まず、ガラス基板１０上の基板全体に、Ａｌ膜をスパッタリング法にて成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称す
る）によりパターン形成して、ゲート線５、ゲート電極５ａ及び容量線８を形成する。

ここで、ガラス基板１０は、透明で且つ絶縁性であればよく、例えば、プラスチック基板等でも構わない。また、ゲート線５等を構成する材料としてはＡｌ膜を例示したが、所望の配線抵抗が得られるものであればよく、例えば、Ｔａ、Ｔｉ及びＣｒ等の金属膜やこ
れらの合金膜等を用いるも可能である。さらに、ゲート線５等をＴｉＮ／Ａｌ／Ｔｉ及びＭｏ／Ａｌ／Ｍｏ等の積層膜により構成しても構わない。

次いで、ゲート線５、ゲート電極５ａ及び容量線８上の基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜（ＳｉＮｘ）等を成膜し、ゲート
絶縁膜１１を形成する。

次いで、ゲート絶縁膜１１上の基板全体に、プラズマＣＶＤ法により真性アモルファスシリコン膜と、リンがドープされたｎ＋アモルファスシリコン膜とを連続して成膜し、その後、ＰＥＰ技術によりゲート電極１ａ上に島状にパターン形成する。

次いで、真性アモルファスシリコン膜及びｎ＋アモルファスシリコン膜がパターン形成されたゲート絶縁膜１１上の基板全体に、Ａｌ膜をスパッタリング法にて成膜し、その後、ＰＥＰ技術によりパターン形成して、ソース線６、ソース電極６ａ及びドレイン電極７を形成する。

ここで、ソース線６等を構成する材料としてはＡｌ膜を例示したが、所望の配線抵抗が得られるものであればよく、例えば、Ｔａ、Ｔｉ及びＣｒ等の金属膜やこれらの合金膜等を用いるも可能である。さらに、ソース線６等をＴｉＮ／Ａｌ／Ｔｉ及びＭｏ／Ａｌ／Ｍｏ等の積層膜により構成しても構わない。

次いで、ソース電極６ａ及びドレイン電極７をマスクとしてｎ＋アモルファスシリコン膜をエッチング除去することにより、ソース電極６ａとドレイン電極７との間にチャネル領域を形成して、その真性アモルファスシリコン層９ａの表面がバックチャネル部９ｃとなる。これによって、真性アモルファスシリコン層９ａ及びｎ＋アモルファスシリコン層９ｂとにより構成された半導体層１５が形成される。

次いで、ソース電極６ａ及びドレイン電極７上の基板全体に、ドライフィルムラミネート法により、各色のドライフィルムをガラス基板１０上に押し当てながら貼り合わせ転写、露光、現像を繰り返し、所定の比誘電率を有するブラックマトリクス１３ａ及び各着色層１３ｂからなるカラーフィルタ層１３を形成する。

上記ドライフィルムラミネート法に使用するドライフィルムは、例えば、カーボン（ブラックマトリクス形成用）又は顔料（着色層形成用）をそれぞれ分散した感光性樹脂の樹脂膜を、ＰＥＴ（ポリエチレンテレフタレート）フィルム等のカバーフィルム間に挟持させたものである。

そして、感光性樹脂の樹脂膜を基板に転写する際には、前もって準備したドライフィルムの片面のカバーフィルムを剥がした後、基板にそのカバーフィルムを剥がした方の面を押し当てながら、ドライフィルムを貼り合わせ、他方のカバーフィルムを剥離させる。これによって、カーボン或いは顔料が分散された感光性樹脂の樹脂膜が、基板上に転写される。なお、この工程は、一般にドライフィルムを加熱しながら実行される、いわゆる熱転写工程である。そして、この樹脂膜を基板に転写する方法は、ドライフィルムラミネート法と呼ばれている。

次いで、ブラックマトリクス１３ａのドレイン電極７に対応する部分をエッチング除去して、コンタクトホール７ａを形成する。

次いで、カラーフィルタ層１３上の基板全体に、ＩＴＯ（Indium Tin Oxide）膜等からなる透明導電膜をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形
成して、画素電極３を形成する。

次いで、画素電極３上の基板全体に、ポリイミド樹脂を塗布して、配向膜（不図示）を形成する。

上記のようにしてアクティブマトリクス基板２０ａを作製することができる。

＜対向基板作製工程＞
まず、ガラス基板１０’上に、ＩＴＯ膜を成膜して共通電極２６を形成する。

ここで、ガラス基板１０は、透明で且つ絶縁性であればよく、例えば、プラスチック基板等でも構わない。

次いで、共通電極２６上の基板全体に、ポリイミド樹脂を塗布して、配向膜（不図示）を形成する。

上記のようにして、対向基板３０を作製することができる。

＜液晶表示装置作製工程＞
まず、アクティブマトリクス基板２０ａ及び対向基板３０うちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、樹脂又はシリカからなる球状のスペーサーを散布する。

次いで、アクティブマトリクス基板２０ａと対向基板３０とを貼り合わせ、シール材料を硬化させ、空セルを形成する。

次いで、空セルのアクティブマトリクス基板２０ａ及び対向基板３０の基板間に、減圧法により液晶材料を注入し液晶層４０を形成する。その後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によりＵＶ硬化樹脂を硬化し、注入口を封止する。

以上のようにして、本発明の液晶表示装置５０を製造することができる。

本発明の液晶表示装置５０は、アクティブマトリクス基板２０ａ上のＴＦＴ１の上層に設けられるブラックマトリクス１３ａの比誘電率を上記のように最適化するだけで、画像表示の際に、十分なコントラストが取れ、且つ、表示装置が点灯状態から非点灯状態とした時（全画素のＴＦＴ１がオフした時）に、液晶容量及び補助容量に蓄積されていた電荷を外部へ逃せられ、残像が発生しないので、工程数を増加させずに、ＴＦＴ１の上層に設けられたブラックマトリクス１３ａに起因する表示品位の低下を抑止することができる。

《発明の実施形態２》
以下に、本発明の実施形態２に係る液晶表示装置について説明する。

図２は、本発明の実施形態２に係る液晶表示装置を構成するアクティブマトリクス基板２０ｂの断面模式図である。なお、アクティブマトリクス基板２０ｂの平面模式図については、実施形態１に記載のアクティブマトリクス基板２０ａと実質的に同じであるので、省略する。

この液晶表示装置は、アクティブマトリクス基板２０ｂと、それに対向するように設けられた対向基板と、両基板の間に挟持されるように設けられた液晶層とを備えている。

対向基板及び液晶層については、実施形態１に記載のものの実質的に同じなので、その説明を省略する。

アクティブマトリクス基板２０ｂは、実施形態１に記載のアクティブマトリクス基板２０ａのＴＦＴ１を構成するソース電極６ａ、ドレイン電極７及びバックチャネル部９ｃと、カラーフィルタ層１３を構成するブラックマトリクス１３ａ及び各着色層１３ｂとの間に、層間絶縁膜１４が設けられた構成になっている。

この層間絶縁膜１４は、実施形態１の記載に基づいてガラス基板１０上にソース電極６ａ及びドレイン電極７並びに半導体層９を形成した後に、基板全体に、プラズマＣＶＤ法により窒化シリコン膜（ＳｉＮｘ）等を成膜することにより形成される。

このアクティブマトリクス基板２０ｂでは、実施形態１に記載のアクティブマトリクス基板２０ａと比較して、ＴＦＴ１のバックチャネル部９ｃを覆うように接するように層間絶縁膜１４が設けられているので、例えば、ブラックマトリクス１３ａに含有するイオン性不純物がバックチャネル部９ｃに影響を与えにくくなり、そのイオン性不純物によるＴＦＴ１の誤作動を抑止することができるという効果が、実施形態１に記載の効果に付加される。

《発明の実施形態３》
以下に、本発明の実施形態３に係る液晶表示装置について説明する。

図３は、本発明の実施形態３に係る液晶表示装置を構成するアクティブマトリクス基板２０ｃの断面模式図である。なお、アクティブマトリクス基板２０ｃの平面模式図については、実施形態１に記載のアクティブマトリクス基板２０ａのと実質的に同じであるので省略する。

この液晶表示装置は、アクティブマトリクス基板２０ｃと、それに対向するように設けられた対向基板と、両基板の間に挟持されるように設けられた液晶層とを備えている。

アクティブマトリクス基板２０ｃは、実施形態１２記載のアクティブマトリクス基板２０ｂのＴＦＴ１以外の領域に設けられていた着色層１３ｂを省いて、それに代わって基板全体に平坦化膜１５が設けられている。

この平坦化膜１５は、実施形態１及び２の記載に基づいてガラス基板１０上にブラックマトリクス１３ａを形成した後に、基板全体に、透明性樹脂膜を塗布して、その後、ＰＥＰ技術によりパターン形成することにより形成される。

また、対向基板は、実施形態１に記載の対向基板３０のガラス基板１０’と共通電極２６との間に、アクティブマトリクス基板２０ｃの画素電極３に対応して、赤、緑及び青色のうちの１色の着色層が、それぞれ設けられている。

このアクティブマトリクス基板２０ｃでは、実施形態２に記載のアクティブマトリクス基板２０ａと比較して、基板全体に平坦化膜１５が設けられているので、その上層の画素電極３の平坦性が向上するという効果が、実施形態２に記載の効果に付加される。

次に、具体的に行った実験について説明する。

本発明の実施例として、上記の実施形態３と同一の方法で、液晶表示装置を作製した。

具体的には、まず、ガラス基板上に、３０００ÅのＴｉＮ／Ａｌ／Ｔｉの積層膜をスパッタリング装置にて成膜した。

次いで、ドライエッチングを用いたＰＥＰ技術によりパターン形成して、ゲート線、ゲート電極及び容量線を同時に形成した。

次いで、それらゲート線、ゲート電極及び容量線を覆うように、ＳｉＨ₄／ＮＨ₃／Ｎ₂
ガスを用いて、ＲＦパワー２ｋＷ、圧力２００Ｐａの条件で、プラズマＣＶＤ法により窒化シリコン膜（ＳｉＮｘ）を４０００Å成膜して、ゲート絶縁膜を形成した。

次いで、ＳｉＨ₄／Ｈ₂ガスを用いて、ＲＦパワー７００Ｗ、圧力２００Ｐａの条件で、プラズマＣＶＤ法により、ｎ＋アモルファスシリコン膜を成膜した。

次いで、ＰＨ３₃／ＳｉＨ₄／Ｈ₂ガスを用いて、ＲＦパワー５００Ｗ、圧力２００Ｐａ
の条件で、プラズマＣＶＤ法により、リンがドープされた真性アモルファスシリコン膜を４００Å成膜した。

次いで、ドライエッチングを用いたＰＥＰ技術によりパターン形成して、ソース線、ソース電極及びドレイン電極を同時に形成した。

次いで、ソース電極及びドレイン電極をマスクとしてｎ＋アモルファスシリコン膜をドライエッチングして、チャネル領域（バックチャネル部）を形成することによりＴＦＴを形成した。ここで、ＴＦＴのチャネル幅Ｗとチャネル長Ｌとの比（Ｗ／Ｌ）を４とした。

次いで、プラズマＣＶＤ法により窒化シリコン膜（ＳｉＮｘ）を３０００Å成膜して、層間絶縁膜を形成した。

次いで、層間絶縁膜上にドライフィルムラミネート法により、ドライフィルムをガラス基板上に押圧しながら貼り合わせ転写、露光、現像を行い、ブラックマトリクスを形成した。

ここで、ブラックマトリクスを形成するドライフィルムとして、例えば、比誘電率５．５の富士写真フィルム（株）製のネガ型ドライフィルムＫｓ１等の、種々の比誘電率（２．５〜１０）を有する感光性樹脂（膜厚１．５μｍ）を準備した。

次いで、ブラックマトリクス上にスピンコート法により、ポジ型のアクリル系型感光性樹脂を塗布し、ＰＥＰ技術によりパターン形成して、平坦化膜を形成した。

次いで、パターン形成された平坦化膜をマスクとして、ブラックマトリクスのドレイン電極に対応する部分をドライエッチングして、コンタクトホールを形成した。

次いで、平坦化膜上にスパッタリングにより、ＩＴＯ膜を１０００Å成膜し、その後、ＰＥＰ技術によりパターン形成して、画素電極を形成した。

以上のようにアクティブマトリクス基板を作製して、ノーマリーホワイトの液晶表示装置を作製した。

次に、作製した液晶表示装置の表示品位の評価を行った。

結果を表１に示す。

表１は、上記実施例において作製した種々の液晶表示装置の点灯状態（表示）品位及び電荷残り（表示）品位、具体的には、表示装置を点灯状態から非点灯状態とした時に確認される残像を測定した結果である。

表１の点灯状態品位の◎は画素欠陥がなく修正不要な状態を示し、同じく○は画素欠陥があって修正可能な状態を示し、同じく△は画素欠陥が多く存在して修正不可能な状態を示し、同じく×はコントラストが取れず黒表示ができない（画素欠陥が表示できない）状態を示している。

表１の電荷残り品位の○は電荷がすぐ抜ける状態（上記外付け回路が不必要な状態）を示し、同じく△は電荷が抜けるのに５秒程度かかる状態（外付け回路を付けることにより正常な表示品位になる状態）を示し、同じく△△は電荷が抜けるのに１０秒程度かかる状態（外付け回路を付けることにより表示品位が改善される状態）を示し、同じく×は電荷が抜けるのに３０秒以上かかる状態（外付け回路を付けても表示品位が改善されない状態）を示している。

表１に示すように、液晶表示装置の点灯状態表示品位及び電荷残り表示品位は、ブラックマトリクスの比誘電率と密接に関係し、具体的には、ブラックマトリクスの比誘電率の上限が点灯状態表示品位（コントラスト）の良し悪しに関係し、その下限が電荷残り表示品位の良し悪しに関係する。そのため、ブラックマトリクスの比誘電率を最適化することにより、液晶表示装置の表示品位を向上させることが可能である。

以上説明したように、本発明は、ＴＦＴを覆うように設けられたブラックマトリクスの比誘電率を最適化することによって、表示品位を向上させているので、カラーフィルタオンアレイ構造のアクティブマトリクス基板を有する液晶表示装置について有用である。

本発明の実施形態１に係る液晶表示装置５０の断面模式図である。 本発明の実施形態２に係る液晶表示装置を構成するアクティブマトリクス基板２０ｂの断面模式図である。 本発明の実施形態３に係る液晶表示装置を構成するアクティブマトリクス基板２０ｃの断面模式図である。 従来の液晶表示装置５０’の簡略化した断面模式図である。 従来の液晶表示装置を構成するアクティブマトリクス基板２０’の平面模式図である。 図５中のＢ−Ｂ’断面におけるアクティブマトリクス基板２０’の断面模式図である。

符号の説明

１ ＴＦＴ
２ 絶縁膜
３ 画素電極
５ ゲート線
５ａ ゲート電極
６ ソース線
６ａ ソース電極
７ ドレイン電極
７ａ コンタクトホール
８ 容量線
９ 半導体層
９ａ 真性アモルファスシリコン層
９ｂ ｎ＋アモルファスシリコン層
９ｃ バックチャネル部
１０，１０’ ガラス基板
１１ ゲート絶縁膜
１２，１３ａ，２５ａ ブラックマトリクス
１３ｂ，２５ｂ 着色層
１４ 層間絶縁膜
１５ 平坦化膜
２０，２０’，２０ａ，２０ｂ，２０ｃ アクティブマトリクス基板
１３，２５ カラーフィルタ層
２６ 共通電極
３０，３０’ 対向基板
４０ 液晶層
５０，５０’ 液晶表示装置

Claims (6)

1. マトリクス状に設けられた複数の画素と、該各画素に配設された薄膜トランジスタと、該薄膜トランジスタのチャネル領域を覆うように設けられた被覆層とを備えるアクティブマトリクス基板であって、
   上記被覆層の比誘電率は、３．０以上且つ９．５以下であることを特徴とするアクティブマトリクス基板。
2. 請求項１に記載されたアクティブマトリクス基板において、
   上記被覆層の比誘電率は、３．５以上且つ８．０以下であることを特徴とするアクティブマトリクス基板。
3. 請求項１に記載されたアクティブマトリクス基板において、
   上記被覆層の比誘電率は、４．０以上且つ６．０以下であることを特徴とするアクティブマトリクス基板。
4. 請求項１乃至３の何れか１つに記載されたアクティブマトリクス基板において、
   上記被覆層は、ブラックマトリクスであることを特徴とするアクティブマトリクス基板。
5. 請求項４に記載されたアクティブマトリクス基板において、
   上記薄膜トランジスタ及びブラックマトリクスの間には、層間絶縁膜が設けられていることを特徴とするアクティブマトリクス基板。
6. 請求項１乃至５の何れか１つに記載されたアクティブマトリクス基板と、該アクティブマトリクス基板に対向配置された対向基板と、上記アクティブマトリクス基板及び対向基板との間に挟持された表示媒体層とを備えていることを特徴とする表示装置。

Images