KR20150083888A - 모노리식 섬 태양 전지 및 모듈용 시스템 및 방법 - Google Patents
모노리식 섬 태양 전지 및 모듈용 시스템 및 방법 Download PDFInfo
- Publication number
- KR20150083888A KR20150083888A KR1020157014822A KR20157014822A KR20150083888A KR 20150083888 A KR20150083888 A KR 20150083888A KR 1020157014822 A KR1020157014822 A KR 1020157014822A KR 20157014822 A KR20157014822 A KR 20157014822A KR 20150083888 A KR20150083888 A KR 20150083888A
- Authority
- KR
- South Korea
- Prior art keywords
- solar cell
- islands
- monolithic
- semiconductor
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 354
- 239000004065 semiconductor Substances 0.000 claims abstract description 241
- 229910052751 metal Inorganic materials 0.000 claims abstract description 162
- 239000002184 metal Substances 0.000 claims abstract description 162
- 238000002955 isolation Methods 0.000 claims abstract description 123
- 238000001465 metallisation Methods 0.000 claims description 218
- 230000008569 process Effects 0.000 claims description 209
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 153
- 229910052710 silicon Inorganic materials 0.000 claims description 152
- 239000010703 silicon Substances 0.000 claims description 152
- 238000004519 manufacturing process Methods 0.000 claims description 130
- 239000000758 substrate Substances 0.000 claims description 125
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 97
- 239000000463 material Substances 0.000 claims description 76
- 230000015572 biosynthetic process Effects 0.000 claims description 50
- 230000002829 reductive effect Effects 0.000 claims description 49
- 238000000926 separation method Methods 0.000 claims description 43
- 238000002161 passivation Methods 0.000 claims description 42
- 239000013078 crystal Substances 0.000 claims description 29
- 238000005192 partition Methods 0.000 claims description 25
- 238000005520 cutting process Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 20
- 230000001976 improved effect Effects 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 16
- 230000001965 increasing effect Effects 0.000 claims description 16
- 230000007423 decrease Effects 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 238000000638 solvent extraction Methods 0.000 claims description 8
- 229910002601 GaN Inorganic materials 0.000 claims description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 229920006231 aramid fiber Polymers 0.000 claims description 5
- 238000003698 laser cutting Methods 0.000 claims description 5
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000004760 aramid Substances 0.000 claims description 2
- 229910005540 GaP Inorganic materials 0.000 claims 4
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims 4
- 239000002775 capsule Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 230000001681 protective effect Effects 0.000 claims 2
- 238000010521 absorption reaction Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 1027
- 239000010410 layer Substances 0.000 description 342
- 239000002585 base Substances 0.000 description 129
- 238000013461 design Methods 0.000 description 101
- 239000010949 copper Substances 0.000 description 75
- 229910052802 copper Inorganic materials 0.000 description 73
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 72
- 235000012431 wafers Nutrition 0.000 description 69
- 229910052782 aluminium Inorganic materials 0.000 description 59
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 58
- 238000012545 processing Methods 0.000 description 51
- 238000007747 plating Methods 0.000 description 36
- 239000010409 thin film Substances 0.000 description 36
- 238000003475 lamination Methods 0.000 description 34
- 239000006117 anti-reflective coating Substances 0.000 description 31
- 230000008901 benefit Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 23
- 229910021426 porous silicon Inorganic materials 0.000 description 21
- 230000009467 reduction Effects 0.000 description 19
- 238000007650 screen-printing Methods 0.000 description 19
- 238000004140 cleaning Methods 0.000 description 16
- 238000000059 patterning Methods 0.000 description 16
- 229910052720 vanadium Inorganic materials 0.000 description 16
- 238000002294 plasma sputter deposition Methods 0.000 description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 238000003491 array Methods 0.000 description 13
- 238000000608 laser ablation Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- 230000006798 recombination Effects 0.000 description 11
- 238000005215 recombination Methods 0.000 description 11
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 229910000676 Si alloy Inorganic materials 0.000 description 8
- 239000006096 absorbing agent Substances 0.000 description 8
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 8
- -1 etc.) Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 230000007774 longterm Effects 0.000 description 8
- 239000005388 borosilicate glass Substances 0.000 description 7
- 238000005336 cracking Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000011065 in-situ storage Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 6
- 239000011148 porous material Substances 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 230000006698 induction Effects 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000002207 thermal evaporation Methods 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000002378 acidificating effect Effects 0.000 description 4
- 239000003513 alkali Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- GJJFMKBJSRMPLA-HIFRSBDPSA-N (1R,2S)-2-(aminomethyl)-N,N-diethyl-1-phenyl-1-cyclopropanecarboxamide Chemical compound C=1C=CC=CC=1[C@@]1(C(=O)N(CC)CC)C[C@@H]1CN GJJFMKBJSRMPLA-HIFRSBDPSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000003814 drug Substances 0.000 description 3
- 229940079593 drug Drugs 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000004811 fluoropolymer Substances 0.000 description 3
- 229920002313 fluoropolymer Polymers 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000000977 initiatory effect Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000010248 power generation Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 239000002250 absorbent Substances 0.000 description 2
- 230000002745 absorbent Effects 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 239000011449 brick Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- 230000005779 cell damage Effects 0.000 description 2
- 208000037887 cell injury Diseases 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 238000013349 risk mitigation Methods 0.000 description 2
- 238000009958 sewing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- GCAXGCSCRRVVLF-UHFFFAOYSA-N 3,3,4,4-tetrachlorothiolane 1,1-dioxide Chemical compound ClC1(Cl)CS(=O)(=O)CC1(Cl)Cl GCAXGCSCRRVVLF-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 206010059866 Drug resistance Diseases 0.000 description 1
- 102000001690 Factor VIII Human genes 0.000 description 1
- 108010054218 Factor VIII Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241001374847 Icelus Species 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- QUQFTIVBFKLPCL-UHFFFAOYSA-L copper;2-amino-3-[(2-amino-2-carboxylatoethyl)disulfanyl]propanoate Chemical compound [Cu+2].[O-]C(=O)C(N)CSSCC(N)C([O-])=O QUQFTIVBFKLPCL-UHFFFAOYSA-L 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000005194 fractionation Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000002920 hazardous waste Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 231100000956 nontoxicity Toxicity 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011088 parchment paper Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011465 paving brick Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000013082 photovoltaic technology Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000009824 pressure lamination Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012783 reinforcing fiber Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010079 rubber tapping Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- DWAWYEUJUWLESO-UHFFFAOYSA-N trichloromethylsilane Chemical compound [SiH3]C(Cl)(Cl)Cl DWAWYEUJUWLESO-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000009756 wet lay-up Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
- H01L31/02245—Electrode arrangements specially adapted for back-contact solar cells for metallisation wrap-through [MWT] type solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/142—Energy conversion devices
- H01L27/1421—Energy conversion devices comprising bypass diodes integrated or directly associated with the device, e.g. bypass diode integrated or formed in or on the same substrate as the solar cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
- H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
- H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022433—Particular geometry of the grid contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/044—PV modules or arrays of single PV cells including bypass diodes
- H01L31/0443—PV modules or arrays of single PV cells including bypass diodes comprising bypass diodes integrated or directly associated with the devices, e.g. bypass diodes integrated or formed in or on the same substrate as the photovoltaic cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/048—Encapsulation of modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
- H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
- H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
- H01L31/0516—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
- H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
- H02S20/00—Supporting structures for PV modules
- H02S20/20—Supporting structures directly fixed to an immovable object
- H02S20/22—Supporting structures directly fixed to an immovable object specially adapted for buildings
- H02S20/23—Supporting structures directly fixed to an immovable object specially adapted for buildings specially adapted for roof structures
- H02S20/25—Roof tile elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
- H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
- H02S40/30—Electrical components
- H02S40/34—Electrical components comprising specially adapted electrical connection means to be structurally associated with the PV module, e.g. junction boxes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B10/00—Integration of renewable energy sources in buildings
- Y02B10/10—Photovoltaic [PV]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/56—Power conversion systems, e.g. maximum power point trackers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Structural Engineering (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Inorganic Chemistry (AREA)
Abstract
개시된 대상의 일 형태에 따르면, 모노리식 섬 태양 전지가 제공된다. 태양 전지는 광 수용 전측 및 상기 전측에 대향하는 후측을 포함하고 전기 절연 백플레인에 부착된 반도체층을 포함한다. 트렌치 분리 패턴은 반도체층을 전기 절연 백플레인 상에서 전기 절연 섬으로 분획한다. 베이스 및 에미터 전극을 갖는 제1금속층은 반도체층 후측 상에 위치된다. 비아 플러그에 의해 제1금속층에 연결되고 전지 상호연결을 제공하는 제2 패터닝된 금속층은 백플레인 상에 위치된다.
Description
본 출원은 2012년 11월 5일에 출원에 미국 가출원 제61/722,620호의 이익을 주장하고, 본원에 참조로 포함되어 있다.
본 개시 내용은 일반적으로 태양 전지(PV) 및 모듈 분야에 관한 것이고, 구체적으로 다수의 이점을 제공하는 모노리식 섬 또는 타일 태양 전지(PV) 및 관련 모듈에 관한 것이다.
2012년 이래로 결정질 실리콘 태양 전지(PV) 모듈은, 전세계 PV 시장 연 수요량 및 전세계의 PV 누적 설치량의 대략 85% 이상을 차지하고 있다. 결정질 실리콘 PV의 제조 공정은, 사용되는 초크랄스키 (CZ) 실리콘 잉곳(czochralski silicon ingots) 또는 캐스트 실리콘 브릭(cast silicon bricks)으로 제조된 단결정 또는 다결정질 실리콘 웨이퍼를 스타팅물질로 하는 결정질 실리콘 태양 전지에 기초하고 있다. 비-결정질 실리콘 기반 박막 PV 모듈(예를 들면, CdTe, CIGS, 유기, 및 비정질 실리콘 PV 모듈)은, 저가 제조 공정에 대한 가능성을 제공하지만, 일반적으로 주요 결정질 실리콘 PV 모듈에 비해 시판 박막 PV 모듈에서 전환 효율이 매우 낮고(모듈 효율은 대략 14% 내지 약 20% 이하, 주로 14% 내지 17%의 범위 내이다), 안정된 결정질 실리콘 태양 PV 모듈에 비해 필드 신뢰성의 장기간 트랙 기록이 증명되지 못했다. 최첨단 결정질 실리콘 PV 모듈은, 그 외의 다양한 PV 기술에 비해 우수한 전체 에너지 전환 성능, 장기간 필드 신뢰성, 비독성 및 라이프사이클 지속성을 제공한다. 또한, 최근의 발전에 따라, 결정질 실리콘 PV 모듈의 전체 제조 비용이 $0.80/Wp 미만으로 되었다. 혁신적인 단결정질 실리콘 기술에 따라, 예를 들면, 재사용 가능한 결정질 실리콘 템플레이트, 박막(예를 들면, 결정질 실리콘 흡수재의 두께, 약 10 ㎛ 내지 약 100 ㎛ 이하, 일반적으로 70 ㎛ 이하) 에피텍셜 실리콘, 백플레인-부착/적층을 사용한 박막 실리콘 지지체, 및 다공성 실리콘 리프트-오프 기술을 사용해서 제작된 고효율 박막 단결정질 실리콘 태양 전지는, 고효율 (표준 시험 조건 또는 STC 하에서 태양 전지 및/또는 모듈 효율은 적어도 20%)이고, PV 모듈 제조 비용도 대량 생산 규모로 $0.5/Wp 미만인 것으로 기대된다.
기존의 결정질 실리콘(또는 그 외의 반도체 흡수체 재료) 태양 전지 구조체 및 처리 방법은, 종종 필드에 설치된 결정질 실리콘 PV 모듈의 작동중 또한 태양 전지 가공 중 및/또는 후에 전지 휨(bow) 및 파괴/파손에 관련된 다수의 문제를 일으킨다. 태양 전지 가공에 의해, 종종 반도체 기판에 상당한 응력(예를 들면, 열적 및/또는 기계적 응력)이 발생하고, (열 사이클링 또는 기계적 응력에 의한)열 유도 말림(warpage) 및 균열 발생 및 전파로 이어진다. 휘어진 또는 비평면 태양 전지 기판은 상당한 문제를 일으킬 수 있는 데, 이는 태양 전지 가공 시 (예를 들면, 결정질 실리콘 태양 전지 가공 시) 생산량이 감소될 수 있고, 제조 공정 중에 태양 전지 기판을 평탄하게 하기 위해, 지지하는 기판 캐리어 상에 기판 에지 및/또는 태양 전지 기판을 고정하는 것이 필요하다. 평탄화 방법은 태양 전지의 제조 공정을 복잡하게 하고, 따라서 제조 비용을 증가시키고/거나 일부 제조 쓰로우풋 및 생산량을 감소시킨다. 휘어진 또는 비평면 태양 전지 기판은 모듈 적층, 그 다음에 필드의 PV 모듈 작동 중에 전지 미세 균열 및/또는 파손 문제를 일으킬 수 있다(PV 모듈 전력 감소 또는 손실). 이러한 문제는 대면적 태양 전지, 예를 들면, 일반적으로 사용되는 156 mm x 156 mm 포맷 (정사각형 또는 유사 정사각형) 태양 전지에서 더 심각해 질 수 있다.
또한, 종래의 태양 전지, 특히 상호 맞물려진 후측-접촉(interdigitated back-contact) 또는 IBC 디자인에 기초한 태양 전지는, 비교적 높은 전지 전류 때문에 비교적 두꺼운 금속화(metallization) 패턴이 필요하고, 이는 전지 가공을 복잡하게 하고, 재료 비용을 증가시키며, 전지 반도체 재료에 상당한 물리적 응력을 가한다. 전도성 금속(예를 들면, IBC 전지 금속에 사용되는 도금 구리 또는 종래의 전측-접촉 태양 전지에 사용되는 스크린 인쇄 알루미늄 함유 및/또는 은 함유 금속화 페이스트)와 반도체 재료(예를 들면, 박막 결정질 실리콘 흡수층) 사이의 열평창 계수 또는 CTE의 미스매치에 결합되는, 태양 전지 전측 및/또는 후측 상에 비교적 두꺼운 금속화 패턴(예를 들면, IBC 태양 전지 금속화를 위한 수십 마이크론의 두께 범위)에 의해 유도되는 열 및 기계적 응력은, 실질적으로 태양 전지 가공(즉, 태양 전지 금속화 중 및 후에) 및 모듈 가공(전지 사이의 상호연결 및 모듈 적층 조립 중 및 후), 설치된 PV 모듈의 필드 조작 중(즉, 기상 조건, 온도 변화, 바람 유발 및/또는 눈 부하 유발 및/또는 설치 관련 모듈 휘어짐 응력으로 인해) 미세균열, 태양 전지 파손, 및 태양 전지 휘어짐의 위험이 증가할 수 있다.
또한, 결정질 실리콘 모듈은, 비교적 고가의 외부 바이패스 다이오드가 종종 사용되고, 얻어진 태양 전지 및 모듈의 잠재적인 신뢰성 실패를 방지하고 태양 전지의 부분적인 또는 전체적인 셰이딩에 의한 핫-스팟 영향을 제거하기 위해, 약 수 암페어 내지 약 10 암페어의 범위의 비교적 높은 전방 바이어스 전류 및 약 10 V 내지 20 V의 비교적 높은 역 바이어스 전압이 처리될 수 있어야 한다. 이러한 셰이드 유도 핫 스팟 현상은, PV 모듈 내의 셰이딩 된 전지 또는 전지들의 역 바이어스에 기인하고, 영향을 받은 PV 전지 또한 PV 모듈 캡슐화 재료 및 전지 사이의 상호연결에 영구적으로 손상을 미칠 수 있고, 예를 들면, 하나 또는 복수의 태양 전지의 전체 또는 부분적인 셰이딩 때문에, PV 모듈 내의 PV 전지의 표면에 도달하는 태양광이 PV 모듈 내에서 부분적으로 차단되거나 충분히 균일하지 않은 경우, 심지어 화재를 일으킬 수 있다. 바이패스 다이오드는 종종 PV 모듈의 서브 스트링 상에 배치되는데, 일반적으로 3개의 20 전지 서브 스트링을 포함하는 표준 60 전지 결정질 실리콘 태양 모듈 내에 20개의 태양 전지의 서브 스트링당 하나의 외부 바이패스 다이오드 또는 3개의 24 전지 서브 스트링을 포함하는 72 전지 결정질 실리콘 태양 모듈 내에 24 태양 전지의 서브 스트링당 하나의 외부 바이패스 다이오드이고, 임베딩된 상이한 수의 태양 전지를 포함하는 그 외의 다수의 모듈 포맷 및 구조는 임의의 수의 전지를 갖는 모듈에 대해 가능하다. 직렬 연결 전지 스트링에서 외부 바이패스 다이오드를 갖는 이러한 연결 구조는, 임의의 셰이딩 된 전지에 의한 역 바이어스 핫 스팟을 방지하고, PV 모듈이 다양한 실생활의 셰이딩 또는 부분적인 셰이딩 및 소일링 조건하에서 수명 내내 비교적 높은 신뢰도로 작동할 수 있다. 태양 전지 셰이딩 또는 소일링의 부재시, 스트링 내의 각각의 전지는, 기본적으로 전지의 직렬 연결 내에 그 외의 전지와 비교적 매칭되는 전류를 갖는 전류 소스로서 작용하고, 서브 스트링 내의 외부 바이패스 다이오드는 모듈 내의 서브 스트링의 총 전압과 역 바이어싱 된다 (예를 들면, 직렬 연결 스트링 내의 20 전지는 결정질 실리콘 PV 시스템 내에서 바이패스 다이오드에서 대략 약 10 내지 12 V의 역 바이어스를 형성한다). 스트링 내에서 전지의 셰이딩에 따라 셰이딩 된 전지가 역바이어싱 되고, 셰이딩 된 전지를 포함하는 서브 스트링에 대한 바이패스 다이오드를 켜고, 따라서 비 셰이딩 된 서브 스트링 내의 우수한/비 셰이딩 된 태양 전지로부터의 전류가 외부 바이패스 전류로 흐르도록 한다. 외부 바이패스 다이오드(일반적으로, 표준 주요 60 전지 결정질 실리콘 PV 모듈 접합 박스 내에 포함된 3개의 외부 바이패스 다이오드)는 전지의 셰이딩의 경우 PV 모듈 및 전지를 보호하지만, 실제로 설치된 PV 시스템에서 획득된 전력 및 에너지는 상당히 손실될 수 있다.
고효율 태양 전지 제작 방법 및 디자인이 요구된다. 개시된 대상에 따르는 모노리식 섬 태양 전지 및 모듈의 방법 및 구조체가 제공된다. 이러한 혁신방법에 의해 실질적으로 종래에 개발된 태양 전지에 관련된 단점 및 문제를 줄이거나 없앨 수 있다.
개시된 대상의 일 형태에 따르면, 모노리식 섬 태양 전지가 제공된다. 태양 전지는, 광 수용 전측 및 상기 전측에 대향하는 후측을 포함하고 전기 절연 백플레인에 부착된 반도체층을 포함한다. 트렌치 분리 패턴은 반도체층을 전기 절연 백플레인 상에서 전기 절연 섬으로 분획한다. 베이스 및 에미터 전극을 갖는 제1금속층은 반도체층 후측 상에 위치된다. 비아 플러그에 의해 제1금속층에 연결되고 전지 상호연결을 제공하는 제2 패터닝된 금속층은 백플레인 상에 위치된다.
본원에 개시된 혁신적인 형태의 이점은, 유연성 향상 및 균열 감소; 전지 휘어짐 감소 및 평면성 개선; 전압 증가 및 전류 감소가 가능하고, 옴 손실이 감소하고, 전지 금속화 두께 요건이 줄어드는 것을 포함하지만, 이들로 한정되지 않는다.
본원에 개시된 대상의 이러한 이점 및 그 외의 이점, 또한 추가의 새로운 특징은, 본원에 제공된 설명으로부터 명백하게 될 것이다. 이러한 요약은 대상의 포괄적인 설명인 것이 아니라, 오히려 대상의 기능 중 일부 기능의 간단한 설명을 제공하는 것이다. 본원에 제공된 그 외의 시스템, 방법, 특징 및 이점은 하기 도면 및 상세한 설명을 통해서 당업자에게 명백하게 될 것이다. 본 설명에 포함된 모든 이러한 추가의 시스템, 방법, 특징 및 이점은 청구 범위 내에 포함되는 것으로 의도된다.
개시된 주제의 특징, 특성, 및 이점은 도면을 참조하고 하기 기재된 설명으로부터 더욱 명확하게 되고, 도면에서 유사한 참조부호는 유사한 특징을 나타낸다:
도 1은 정사각형 단일 섬 마스터 전지의 상면도이고;
도 2는 정사각형 4 x 4 섬 정사각형 마스터 전지(또는 섬 전지 "아이셀(icell)"의 상면도이고;
도 3a 및 3b는, 분리 트렌치 형성을 포함하는 태양 전지 가공 단계 후, 백플레인-부착 태양 전지의 단면도이고;
도 4는 에피택셜 실리콘 리프트 오프 가공을 사용해서 백플레인-부착 태양 전지를 제작하기 위한 대표적인 공정 흐름도이고;
도 5a 내지 5c는 후측-접촉 후측-접합 태양 전지를 형성하기 위한 제조 공정 흐름도이다. 도 5a는 에피택셜 실리콘 및 다공성 실리콘 리프트 오프 가공에 기초한 공정 흐름도이고, 도 5b는 스타팅 결정질 실리콘 웨이퍼에 기초한 공정 흐름도이고, 도 5c는 에피택셜 실리콘 및 리프트 오프 가공에 기초한 공정흐름도이고;
도 5d 및 5e 는 백플레인-부착 태양 전지의 단면도이고;
도 6a 및 6b는 각각 정사각형 3 x 3 및 5 x 5 섬 정사각형 아이셀의 상면도이고;
도 7a 및 7b는 8개 삼각형 섬으로 이루어진 정사각형 아이셀 실시형태의 상면도이고;
도 7c, 7d, 및 7e는 16개, 36개, 32개 삼각형 섬으로 이루어진 정사각형 아이셀 실시형태의 상면도이고;
도 8은 에지 영향을 갖는 종래의 태양 전지의 등가회로 모델의 개략도이고;
도 9a는 정사각형 4 x 4 섬 아이셀 상에 형성된 버스바가 없는 제1금속화 층 패턴(M1)의 후측 도면이고, 도 9b는 도 9a의 부분의 확대도이고;
도 10a 및 10b는 정사각형 3 x 3 및 5 x 5 섬 아이셀 상에 형성된 버스바가 없는 제1금속화 층 패턴(M1)의 후측 도면이고;
도 11a는 삼각형 36개 섬 아이셀 상에 형성된 버스바가 없는 제1금속화 층 패턴(M1)의 후측 도면이고, 도 11b는 도 11a 부분의 확대도이고;
도 12a는 정사각형 5 x 5 섬 아이셀 상에 형성된 제2금속화 층 패턴(M2)의 후측 도면이고, 도 12b는 도 12a 부분의 확대도이고;
도 13은 테이퍼진 베이스 및 에미터 핑거가 서로 맞물려진 제2금속화 층 패턴(M2) 유닛 전지의 후측 도면이고;
도 14a는 정사각형 4 x 4 섬 아이셀 상에 형성된 제2금속화 층 패턴(M2)의 후측 도면이고, 도 14b는 도 14a 부분의 확대도이고;
도 15a 및 15b는 정사각형 3 x 3 및 5 x 5 섬 아이셀 상에 형성된 제2금속화 층 패턴(M2)의 후측 도면이고;
도 16a는 섬 마스터 전지(아이셀)의 상면도이고, 각각의 섬은 모노리식으로 집적된 바이패스 스위치(MIBS)를 갖는 도면이고;
도 16b 및 16c는 하나의 섬(또는 도 16a의 I11과 같은 유닛 전지)에 대한 후측-접촉/후측-접합 태양 전지의 MIBS 림 또는 전주부 다이오드 태양 전지 실시형태의 단면도이고;
도 17은 전기적으로 모두 직렬로 연결된 아이셀의 개략도이고;
도 18a 및 18b는 전기적으로 모두 직렬로 연결 및 전기적으로 하이브리드 병렬-직렬로 연결된 섬의 4 x 4 어레이를 갖는 아이셀의 개략도이고(도 18 b의 디자인은 2x8HPS 디자인으로 칭함);
도 18c는 전기적으로 하이브리드 병렬-직렬로 연결된 섬의 8x8 어레이를 갖는 아이셀의 개략도이고(8x8HPS 디자인으로 칭함).
도 19a, 19b, 19c는 각각 도 18a, 18b, 18c의 아이셀 상의 셰이드 관리 스위치의 위치를 도시하고;
도 20은 유사 정사각형 마스터 전지 기판의 상면도이고;
도 21은 전기적으로 하이브리드 병렬-직렬로 연결된 유사 정사각형 아이셀의 개략도이고;
도 22는 전기적으로 모두 직렬로 연결된 유사 정사각형 아이셀의 개략도이고;
도 23a 및 23b는 섬의 수 및 M2 상호연결 디자인에 따라 에미터 및 베이스 버스바의 마스터 전지 및 상대 위치의 개략도이고;
도 24 내지 27은 60개 전지 모듈 연결 디자인의 개략도이고;
도 28a 및 28b는 하이브리드 병렬-직렬 아이셀에 비해 모두 직렬의 아이셀을 포함하는 60개 전지 PV 모듈을 사용해서 600 VDC PV 시스템의 모듈 연결의 개략도이고;
도 29a 및 29b는 하이브리드 병렬-직렬 아이셀에 비해 모두 직렬의 아이셀을 포함하는 60개 전지 PV 모듈을 사용해서 1000 VDC PV 시스템에 대한 모듈 연결의 개략도이다.
도 1은 정사각형 단일 섬 마스터 전지의 상면도이고;
도 2는 정사각형 4 x 4 섬 정사각형 마스터 전지(또는 섬 전지 "아이셀(icell)"의 상면도이고;
도 3a 및 3b는, 분리 트렌치 형성을 포함하는 태양 전지 가공 단계 후, 백플레인-부착 태양 전지의 단면도이고;
도 4는 에피택셜 실리콘 리프트 오프 가공을 사용해서 백플레인-부착 태양 전지를 제작하기 위한 대표적인 공정 흐름도이고;
도 5a 내지 5c는 후측-접촉 후측-접합 태양 전지를 형성하기 위한 제조 공정 흐름도이다. 도 5a는 에피택셜 실리콘 및 다공성 실리콘 리프트 오프 가공에 기초한 공정 흐름도이고, 도 5b는 스타팅 결정질 실리콘 웨이퍼에 기초한 공정 흐름도이고, 도 5c는 에피택셜 실리콘 및 리프트 오프 가공에 기초한 공정흐름도이고;
도 5d 및 5e 는 백플레인-부착 태양 전지의 단면도이고;
도 6a 및 6b는 각각 정사각형 3 x 3 및 5 x 5 섬 정사각형 아이셀의 상면도이고;
도 7a 및 7b는 8개 삼각형 섬으로 이루어진 정사각형 아이셀 실시형태의 상면도이고;
도 7c, 7d, 및 7e는 16개, 36개, 32개 삼각형 섬으로 이루어진 정사각형 아이셀 실시형태의 상면도이고;
도 8은 에지 영향을 갖는 종래의 태양 전지의 등가회로 모델의 개략도이고;
도 9a는 정사각형 4 x 4 섬 아이셀 상에 형성된 버스바가 없는 제1금속화 층 패턴(M1)의 후측 도면이고, 도 9b는 도 9a의 부분의 확대도이고;
도 10a 및 10b는 정사각형 3 x 3 및 5 x 5 섬 아이셀 상에 형성된 버스바가 없는 제1금속화 층 패턴(M1)의 후측 도면이고;
도 11a는 삼각형 36개 섬 아이셀 상에 형성된 버스바가 없는 제1금속화 층 패턴(M1)의 후측 도면이고, 도 11b는 도 11a 부분의 확대도이고;
도 12a는 정사각형 5 x 5 섬 아이셀 상에 형성된 제2금속화 층 패턴(M2)의 후측 도면이고, 도 12b는 도 12a 부분의 확대도이고;
도 13은 테이퍼진 베이스 및 에미터 핑거가 서로 맞물려진 제2금속화 층 패턴(M2) 유닛 전지의 후측 도면이고;
도 14a는 정사각형 4 x 4 섬 아이셀 상에 형성된 제2금속화 층 패턴(M2)의 후측 도면이고, 도 14b는 도 14a 부분의 확대도이고;
도 15a 및 15b는 정사각형 3 x 3 및 5 x 5 섬 아이셀 상에 형성된 제2금속화 층 패턴(M2)의 후측 도면이고;
도 16a는 섬 마스터 전지(아이셀)의 상면도이고, 각각의 섬은 모노리식으로 집적된 바이패스 스위치(MIBS)를 갖는 도면이고;
도 16b 및 16c는 하나의 섬(또는 도 16a의 I11과 같은 유닛 전지)에 대한 후측-접촉/후측-접합 태양 전지의 MIBS 림 또는 전주부 다이오드 태양 전지 실시형태의 단면도이고;
도 17은 전기적으로 모두 직렬로 연결된 아이셀의 개략도이고;
도 18a 및 18b는 전기적으로 모두 직렬로 연결 및 전기적으로 하이브리드 병렬-직렬로 연결된 섬의 4 x 4 어레이를 갖는 아이셀의 개략도이고(도 18 b의 디자인은 2x8HPS 디자인으로 칭함);
도 18c는 전기적으로 하이브리드 병렬-직렬로 연결된 섬의 8x8 어레이를 갖는 아이셀의 개략도이고(8x8HPS 디자인으로 칭함).
도 19a, 19b, 19c는 각각 도 18a, 18b, 18c의 아이셀 상의 셰이드 관리 스위치의 위치를 도시하고;
도 20은 유사 정사각형 마스터 전지 기판의 상면도이고;
도 21은 전기적으로 하이브리드 병렬-직렬로 연결된 유사 정사각형 아이셀의 개략도이고;
도 22는 전기적으로 모두 직렬로 연결된 유사 정사각형 아이셀의 개략도이고;
도 23a 및 23b는 섬의 수 및 M2 상호연결 디자인에 따라 에미터 및 베이스 버스바의 마스터 전지 및 상대 위치의 개략도이고;
도 24 내지 27은 60개 전지 모듈 연결 디자인의 개략도이고;
도 28a 및 28b는 하이브리드 병렬-직렬 아이셀에 비해 모두 직렬의 아이셀을 포함하는 60개 전지 PV 모듈을 사용해서 600 VDC PV 시스템의 모듈 연결의 개략도이고;
도 29a 및 29b는 하이브리드 병렬-직렬 아이셀에 비해 모두 직렬의 아이셀을 포함하는 60개 전지 PV 모듈을 사용해서 1000 VDC PV 시스템에 대한 모듈 연결의 개략도이다.
다음의 설명은 제한적인 것이 아니며, 본 개시 내용의 일반적인 원리를 기재하기 위한 것이다. 본 발명의 범위는 청구범위에 의해 결정되어야 한다. 본 개시 내용의 예시의 실시형태는 도면에 도시되고, 다양한 도면의 유사한 또는 상응하는 부분은 동일한 참조부호가 사용된다.
중요하게, 다수 실시형태에 개시된 예시의 치수 및 산출은, 특정 실시형태에 대한 상세한 설명, 및 개시된 대상에 따른 태양 전지를 형성하고 설계하는 경우에 일반적인 가이드라인으로 사용하기 위해 제공된다.
본 개시 내용이 특정한 실시형태, 예를 들면, 백플레인-부착/후측-접촉 태양 전지(예를 들면, 단결정질 실리콘 기판 및 그 외에 기재된 제작 재료를 사용하는 맞물려진 후측-접촉(IBC) 태양 전지)에 대해 기재되지만, 당업자는 본원에서 검토된 원리를, 그 외의 태양 전지에 적용할 수 있고, 그 외의 태양 전지는 비 IBC 후측-접촉 태양 전지(예를 들면, 금속화 랩 쓰로우(Metallization Wrap-Through) 또는 MWT 후측-접촉 태양 전지, 일반적인 전측-접촉 전지), 추가의 반도체 재료(예를 들면, 실리콘, 갈륨 비소, 게르마늄, 갈륨 질화물, 그 외의 2성분 또는 3성분 반도체, 등)를 포함하는 그 외의 제작 재료, 기술 영역, 및/또는 부적절한 실험 없는 실시형태를 포함하지만, 이들로 한정되지 않는다.
또한, 섬(또한 타일이라고 칭함) 마스터 전지 구조체(또한, 아이셀, Isled Cell의 머리 글자) 및 대표적인 제조 공정 흐름 설명은, 재사용 가능한 단결정 템플레이트 및 유연한 백플레인 상에 다공성 실리콘 리프트 오프 가공을 사용해서 형성되는 박막 에피텍셜 실리콘 후측-접촉/후측-접합 IBC 태양 전지에 대해 기재되지만, 본원에 개시된 신규한 개념 및 실시형태는 그 외의 형태의 태양 전지(및 얻어진 태양 PV 모듈)에 적용되고 효율적으로 이용될 수 있고, 이러한 형태의 태양 전지는,
- 재사용 가능한 다결정 템플레이트, 및 유연한 또는 단단한 백플레인 상에 다공성 실리콘 리프트 오프 가공을 사용해서 형성되는 박막 에피택셜 실리콘 후측-접촉/후측-접합 IBC 태양 전지;
- 재사용 가능한 단결정 템플레이트 및 비교적 단단한 백플레인 상에 다공성 실리콘 리프트 오프 가공을 사용해서 형성되는 박막 에피택셜 실리콘 후측-접촉/후측-접합 IBC 태양 전지;
- 재사용 가능한 다결정 템플레이트, 및 유연한 또는 단단한 백플레인 상에 다공성 실리콘 리프트 오프 가공을 사용해서 형성되는 박막 에피택셜 실리콘 이종 접합(SHJ) 태양 전지;
- wire-sawn 초크랄스키 (CZ) 또는 플로트 존 (FZ) 단결정 웨이퍼 및 유연한 백플레인을 사용해서 형성되는 후측-접합/후측-접촉 IBC 태양 전지;
- wire-sawn 초크랄스키 (CZ) 또는 플로트 존 (FZ) 단결정 웨이퍼 및 단단한 백플레인을 사용해서 형성되는 후측-접합/후측-접촉 IBC 태양 전지;
- wire-sawn 캐스트 또는 리본 다결정 웨이퍼, 및 유연한 백플레인을 사용해서 형성되는 후측-접합/후측-접촉 IBC 태양 전지;
- wire-sawn 캐스트 또는 리본 다결정 웨이퍼, 및 단단한 백플레인을 사용해서 형성되는 후측-접합/후측-접촉 IBC 태양 전지;
- wire-sawn 캐스트 다결정 웨이퍼, 및 유연한 백플레인을 사용해서 형성되는 후측-접촉 비IBC(예를 들면, 금속화 랩 쓰로우 또는 MWT) 태양 전지;
- wire-sawn 캐스트 다결정 웨이퍼, 및 단단한 백플레인을 사용해서 형성되는 후측-접촉 비IBC(예를 들면, 금속화 랩 쓰로우 또는 MWT) 태양 전지;
- wire-sawn 초크랄스키 (CZ) 또는 플로트 존 (FZ) 단결정 웨이퍼, 및 유연한 백플레인을 사용해서 형성되는 후측-접촉 비IBC(예를 들면, 금속화 랩 쓰로우 또는MWT) 태양 전지;
- wire-sawn 초크랄스키 (CZ) 또는 플로트 존 (FZ) 단결정 웨이퍼, 및 단단한 백플레인을 사용해서 형성되는 후측-접촉 비IBC(예를 들면, 금속화 랩 쓰로우 또는MWT) 태양 전지;
- wire-sawn 초크랄스키 (CZ) 또는 플로트 존 (FZ) 단결정 웨이퍼 및 유연한 백플레인을 사용해서 형성되는 반도체 이종 접합(SHJ) 태양 전지;
- wire-sawn 초크랄스키 (CZ) 또는 플로트 존 (FZ) 단결정 웨이퍼 및 단단한 백플레인을 사용해서 형성되는 반도체 이종 접합(SHJ) 태양 전지;
- wire-sawn 초크랄스키 (CZ) 또는 플로트 존 (FZ) 단결정 웨이퍼 및 유연한 백플레인을 사용해서 형성되는 전측-접촉 태양 전지;
- wire-sawn 초크랄스키 (CZ) 또는 플로트 존 (FZ) 단결정 웨이퍼 및 단단한 백플레인을 사용해서 형성되는 전측-접촉 태양 전지;
- wire-sawn 캐스트 단결정 웨이퍼 및 유연한 백플레인을 사용해서 형성되는 전측-접촉 태양 전지;
- wire-sawn 캐스트 단결정 웨이퍼 및 단단한 백플레인을 사용해서 형성되는 전측-접촉 태양 전지;
- 결정질 실리콘 외에 상이한 반도체 재료를 사용하는 상기 기재된 태양 전지 중 임의의 태양 전지.
"섬, 도, 타일, 포장용 벽돌, 하위 전지, 및/또는 미니 전지"은, 일반적인 또는 연속적 백플레인층 또는 시트에 부착된 마스터 전지 기판(즉, 초기 연속적인 반도체 기판)으로부터 모노리식으로 형성된 전기적 및 물리적으로 분리된 개별 반도체 영역을 기재하기 위해서 상호 교환해서 사용된다. "섬 마스터 전지, 아이셀 또는 개질된 주요 전지"은 동일한 기존의 반도체 기판층 및 후속하는 개질된 섬 태양 전지로부터 형성된 복수의 섬 또는 하위 전지를 의미한다. 미니 전지가 형성된 기존의 반도체층 또는 기판은 마스터 전지라고 칭할 수 있다.
또한, "백플레인"은, 마스터 전지(및 복수 섬 또는 미니 전지)에 대한 기계적 및 구조적 지지체를 제공하는 전지 후측, 예를 들면, 태양 전지 후측에 부착된 금속화 층 및 전기적으로 절연층 상의 재료의 조합을 기재하기 위해 사용될 수 있고, 첨단 태양 전지 상호연결 디자인을 가능하게 한다. 또한, 일부 예에서, "백플레인"은, 태양 전지의 후측 상에 형성되고 위치되는 재료 층, 예를 들면, 전기적으로 절연 유연한 프리프레그 층을 기재하기 위해 사용될 수 있고, 적어도 2개의 금속화 층을 전지 후측에 포함하는 태양 전지 금속화 구조체를 형성한다. 백플레인층은 단단한 또는 유연한 박막 시트 재료(예를 들면, 백플레인 시트 두께가 약 250 마이크론 이하)로 제조될 수 있다. 후측-접촉 태양 전지를 포함하는 적용(맞물려진 후측-접촉 -IBC 또는 금속화 랩 쓰로우 - MWT)을 위해, 백플레인층은 전기 절연 재료(유연한 또는 단단한 재료)로 제조될 수 있다. 전측-접촉 태양 전지를 포함하는 적용에 대해, 백플레인층은 전기적으로 또는 전기적으로 전도성일 수 있다. 대부분의 예에서, "백플레인"은 유연하거나 단단할 수 있는 지지체 재료의 연속적 박막 시트로 지칭되고, 예를 들면, 프리프레그 재료의 박막 시트를 포함하지만, 이들로 한정되지 않는다. 개시된 대상에 따르는 유연한 백플레인 시트를 사용하면, 또한 유연한, 경량 PV 모듈(전측, 또는 전측 및 후측에 무거운 유리 커버 시트가 필요하지 않다) 내에서 태양 전지를 패키징할 수 있다.
본 출원은 모노리식 섬 태양 전지 및 모듈의 다양한 구조체 및 방법을 제공한다. "모노리식으로 집적된 회로"는 반도체 기판으로 공지된, 하나의 반도체 재료층 슬라이스 상에 제작되는 복수의 반도체 장치 및 상응하는 전기적 상호연결을 기재하기 위해 사용된다. 따라서, 모노리식으로 집적된 회로는, 일반적으로 반도체 재료(예를 들면, 결정질 실리콘)의 박막 연속 슬라이스 또는 층 상에서 제조된다. 본원에 기재된 모노리식 아이셀 구조체는, 집적된 하위 전지가 모두 (스타팅 반도체 웨이퍼 또는 기상 또는 액상 성장법, 예를 들면, 에피텍셜 증착에 의해 성장한 반도체층으로부터) 하나의 반도체 기판층 슬라이스 상에 형성되거나 제조될 때의 모노리식으로 집적된 반도체 회로이다. 또한, 반도체 기판층 후측에 부착된 연속적 백플레인을 조합하면, 개시된 대상에 따르는 모노리식으로 집적된 아이셀 실시형태가 가능하게 된다.
물리적 또는 국소적으로 분리된 섬(즉, 공유된 연속 백플레인 상에 지지된 복수의 기판 섬으로 구획된 초기 반도체 기판)은 초기 연속적 반도체층 또는 기판으로부터 형성되고, 따라서 얻어진 섬(예를 들면, 반도체 기판을 통해 트렌치 분리 영역 또는 커트를 사용하는 서로 분리된 트렌치)는 모노리식이고, 연속 반도체층 또는 기판은 연속 백플레인에 부착되고 지지된다(예를 들면, 유연한 백플레인, 예를 들면, 전기적으로 절연 프리프레그 층). 완성된 태양 전지는, 일부 예에서 유연한 백플레인(예를 들면, 반도체 기판 재료와 매칭되는 비교적 우수한 열팽창계수 또는 CTE)에 부착된 복수의 모노리식으로 집적된 섬 또는 미니 전지를 포함하고, 반도체 기판층 내에서 미세 균열 발생 및 균열 전파 또는 파손을 억제 또는 제거하면서 태양 전지 유연성 및 유순성(pliability)을 증가시킬 수 있다. 또한, 유연한 모노리식 섬(또는 모노리식으로 집적된 섬의 그룹) 전지(또한 아이셀로 칭함)는 태양 전지 가공 단계 내내 개선된 전지 평면성 및 비교적 작은 또는 무시할 수 있는 전지 휨을 제공하고, 예를 들면, 태양 전지의 가공 단계는, 임의의 선택적 반도체층 박막 에칭, 텍스처링 에칭, 포스트-텍스처링 세정, PECVD 패시베이션 및 반사 방지 코팅(ARC) 가공(및 일부 가공 실시형태에서 열 유도 전지 휨의 완화 또는 제거로 인해 기판의 태양측(sunny-side-up) PECVD 가공이 가능하다) 및 최종 태양 전지 금속화를 포함한다. 본원에 개시된 태양 전지는 단단한 유리 커버 PV모듈을 제조하기 위해 사용될 수 있지만, 본원에 개시된 구조체 및 방법은 모노리식 섬 마스터 전지(즉, 아이셀)로부터 유연한, 경량 PV 모듈이 형성되고, 실질적으로 모듈 적층 및 필드 내에 PV 모듈 작동 중 태양 전지의 미세 균열이 줄거나 제거된다. 이러한 유연한, 경량 PV 모듈은 다양한 시장 및 적용에서 사용될 수 있고, 이는 주택 지붕(주택 건물 집적 광전지 또는 BIPV 지붕의 슁글/타일), 시판 지붕, 지상 마운트 유틸리티 스케일 전력 플랜트, 휴대 및 이동 가능한 PV 전력 생성, 자동차(예를 들면, 태양 PV 선루프), 및 그 외의 전문적인 적용을 포함하지만, 이들로 한정되지 않는다.
본원에 개시된 혁신적인 형태로서, 개별 또는 조합하면, 다음의 이점을 제공할 수 있다:
- 섬 태양 전지(아이셀)는, 태양 전지 전압 및 전류의 스케일링이 가능한 데, 구체적으로, 전지 섬/타일(또는 하위 전지)의 수(예를 들면, N x N 어레이)에 기초해서 태양 전지의 전압이 증가(즉, 마스터 전지 출력 전압 증가)하고 태양 전지의 전류가 감소(즉, 마스터 전지 출력 전류 감소)하고, 이는, 금속화 시트 전도성 감소 또는 두께 요건 감소(따라서, 금속화 재료 및 처리 비용 감소)를 포함하는 그 외의 많은 이점 중에서, 임베딩된 셰이드 관리 다이오드(예를 들면, 낮은 전류 등급 쇼트키 또는 pn 접합 다이오드), 또는 임베딩된 최대 전력 지점 트랙킹 (MPPT) 전력 최적화 장치 (예를 들면, 임베딩된 MPPT DC-to-DC 미세 컨버터 또는 MPPT DC-to-AC 미세 인버터)과 같은 관련된 임베딩된 전력 전자기기 부품에 대한 최대 전류 등급의 감소가 가능하다. 이는 임베딩된 전력 전자기기 부품, 예를 들면, 바이패스 스위치(높은 전류 등급을 갖는 바이패스 스위치는 일반적으로 낮은 전류 등급을 갖는 바이패스 스위치에 비해 비용이 많이 든다)의 크기(예를 들면, 풋프린트 및/또는 패키지 두께) 및 비용을 줄이고, 임베딩된 전력 전자기기 장치(예를 들면, PV 모듈로부터 분포된 셰이드 관리에 사용되는 바이패스 스위치 또는 분포된 전력/에너지 수집을 향상하기 위해 사용되는 MPPT 전력 최적화 장치) 성능을 전류(예를 들면, 태양 전지가 활성화되고 전방 바이어싱 되어 셰이딩 된 태양 전지를 보호하는 경우, 바이패스 스위치를 흐르는 전류) 감소로 인해 개선된다. 낮은 등급 전류(예를 들면, 약 1 내지 2A) 쇼트키 배리어 다이오드는, 일반적으로 훨씬 적은 비용이 들고, 훨씬 작은 패키지를 가질 수 있으며, 10 A 내지 20 A 쇼트키 배리어 다이오드보다 훨씬 작은 전력이 소실된다. 본원에 기재된 실시형태(예를 들면, 마스터 전지 또는 아이셀에 대한 N x N 섬)은, 아이셀 전기 상호연결이 높은 전지 전압(N x N 이하의 증가 팩터로) 및 낮은 전지 전류(N x N 이하의 감소 팩터로)를 제공하도록 구성되고, 적은 비용, 작은 및 적은 전력 소실 바이패스 다이오드를 가능하게 하기 위해 얻어진 태양 전지 전류를 감소시키고, 동일한 태양 전지 전력의 태양 전지 전압을 증가시킨다. 예를 들면, 최대 전력 지점 전압 Vmp ≒0.60V, 최대 전력 지점 전류 Imp ≒9.3A를 갖는 결정질 실리콘 마스터 전지 또는 아이셀을 고려한다(태양 전지는 최대 전력 지점 전력 Pmp ≒5.6 W를 생성한다). 미니 전지의 5 x 5 어레이(N=5) 마스터 전지 또는 아이셀은, 모든 섬 또는 하위 전지가, 예를 들면, 태양 전지의 후측 상의 제1레벨 금속(M1) 및 본원에 기재된 전기적 절연 백플레인층 상의 제2레벨 금속(M2)의 조합을 사용해서 전기적 직렬로 연결되는 것으로(S=25), Vmp=15V 및 Imp=0.372A을 갖는 개질 전지를 형성하고, 즉 (본원에 개시된 아이셀 구조체는 아니지만 동일한 마스터 전지 크기의 태양 전지에 비해) 마스터 전지 또는 아이셀 전압은 팩터 25 정도 증가되고, 마스터 전지 또는 아이셀 전류는 동일한 팩터 25 정도 감소된다;
- 역학적 범위 반응과 같은 우수한 성능을 갖는, 높은 전환 효율, 임베딩된/분포된 낮은 비용, 및 작은 풋프린트 최대 전력 지점 트랙킹(MPPT) 전력 최적화 장치(DC-to-DC 또는 DC-to-AC) 칩은, 복수의 섬 또는 미니 전지로 구성된 마스터 전지(아이셀)의 높은 전압 및 낮은 전류로 인해 태양 전지 후측(예를 들면, 본원에 개시된 백플레인-부착 아이셀의 백플레인) 상에 직접 집적되고/집적되거나 모듈 적층체 내에 임베딩될 수 있다. 일 실시형태에서, 아이셀은 저렴한 단일 칩 MPPT 전력 최적화 장치(DC-to-DC 미세 컨버터 또는 DC-to-AC 미세 인버터)를 사용할 수 있다;
- 각 아이셀에 연결된 임베딩된 바이패스 스위치로, 분포된 전지 레벨 집적 셰이드 관리가 저렴하게 실행될 수 있고, 필드 내에 설치된 PV 모듈의 고효율 에너지를 제공한다. 일 실시형태에서, 부분적인 셰이딩 중 영향을 받는/셰이딩된 타일 또는 미니 전지가 션트되고 남은 것은 전력을 생성하고 전달되도록, 각 아이셀 주위에 형성된 모노리식으로 집적된 바이패스 스위치(MIBS)를 포함할 수 있다;
- 섬 태양 전지(아이셀)의 감소 전류(예를 들면, N x N 섬의 팩터 정도 감소됨)는, 옴 손실 감소로 인해 필요한 패터닝된 금속화 시트 전도도 및 두께를 감소시킨다. 즉, 금속화 시트 전도도 및 두께 요건은, 실질적으로 감소된 옴 손실로 인해 완화된다. 얇아진 태양 전지 금속화 구조체는, 태양 전지 가공에 관한 많은 이점을 제공하고, 전도성 금속과 반도체 재료 사이의 CTE 미스매칭, 및 비교적 두꺼운 (예를 들면, 수십 마이크론의 맞물려진 후측-접촉 또는 태양 전지) 금속화 구조체에 대한 열 및 금속 응력 감소뿐 아니라, 상당한 제조 비용 감소(예를 들면, 전지당 필요한 훨씬 적은 금속화 재료)를 제공할 수 있다. 일반적으로, 구리 또는 알루미늄과 같은 금속화 재료는, 반도체 재료에 비해 훨씬 높은 CTE를 갖는다. 예를 들면, 알루미늄, 구리, 및 은(높은 전도성 금속)의 선형 CTE는 각각 약 23.1 ppm/℃, 17 ppm/℃, 및 18 ppm/℃이다. 그러나, 실리콘의 선형 CTE는 약 3 ppm/℃이다. 따라서, 이러한 높은 전도성 금속화 재료와 실리콘 사이의 CTE 미스매칭이 비교적 크다. 금속화 재료와 실리콘 사이의 비교적 큰 CTE 미스매칭은, 특히 태양 전지의 비교적 두꺼운 금속화 구조체를 사용하는 경우(예를 들면, IBC 태양 전지 내에 사용된 두꺼운 도금된 구리를 사용하는 경우), 심각한 전지 생산량 및 PV 모듈 신뢰성 문제를 일으킨다;
- 다층 금속화 패턴에서, 맞물려진 후측-접촉(IBC) 태양 전지에 대해 본원에 기재된 2중층 금속화 패턴에서, 알루미늄 또는 구리를 포함하는 제2레벨 금속(M2)은, 아이셀 구조체의 전류 및 전압 스케일링으로 인해 훨씬 얇아질 수 있고, 따라서 웨트 도금이 수행되지 않고, 실질적으로 전지에 대한 기계적 응력이 적고 전지에 화학적으로 침입하지 않는 방법(예를 들면, 건조 처리 방법, 예를 들면, 물리적 증착법(PVD), 예를 들면, 금속 증착 및/또는 플라즈마 스퍼터링 또는 잉크젯 인쇄에 의한 금속 잉크 인쇄 또는 금속 페이스트 스크린 인쇄)을 사용해서 증착한다;
- 일부 예에서, 백플레인(예를 들면, 프리프레그)을 형성하는 재료의 비용은, 복수의 유연한 섬을 사용하는 아이셀 구조가 프리프레그의 CTE 요건을 감소시키고/완화시키기 때문에 감소된다. 백플레인 시트와 반도체 기판 사이의 관련 CTE 매칭 요건은, (연속적인 백플레인 시트 상에서 반도체 기판을 복수의 섬 또는 하위 전지로 구획하는 트렌치 분리 영역으로 인해) 백플레인에 부착된 연속적 전지 면적이 작아서 감소하고, 연속적 백플레인에 부착된 연속적 미니 전지 면적은 트렌치 분리에 의해 둘러싸인 섬 영역 또는 면적에 의해 정의된다;
- 섬에 대해 트렌치 분리되고 전기적으로 구획된 기판 영역은 상대적 유연성을 제공하고, 전지 휨을 줄이고, (일부 예에서 태양측 전지 PECVD 증착과 같은 전지 패시베이션 가공을 가능하게 하는) 전지 가공 중 마스터 전지(전체 아이셀 면적)에 대한 상대적 평면성을 유지하고, 전지 제작, 모듈 적층 후, 다양한 날씨 조건 하에서 필드 내에서 PV 모듈의 작동 중 장기간 재료 응력을 줄인다.
개시된 혁신적인 중요한 적용은, 주택 지붕, 상업 건물 내의 건물-집적된 광기전(BIPV), 상업 지붕, 지상 마운트 유틸리티 규모 전력 플랜트, 자동차 적용, 휴대용 전자기기, 휴대용 및 이동가능한 전력 생산, 및 그 외의 전문 적용을 위한 유연한 태양 전지 및 유연한, 경량의 PV 모듈을 포함하지만, 이들로 한정되지 않는다. 본원에 개시된 실시형태는 단단한 또는 유연한 태양 전지를 포함하고, 이는 광범위한 적용을 위해 단단한 유리 커버의 태양 PV 모듈 내에 패키징되거나 적층될 수 있고, 광범위한 적용으로는 상기 주택 지붕, 상업 지붕, BIPV, 지상 마운트 유틸리티, 자동차, 휴대용 및 이동가능한 전력 생산, 및 그 외의 전문 적용을 포함한다.
도 1은, 아이셀을 형성하기 위해 복수의 섬을 포함하지 않고, 종래의 표준 태양 전지 형상인 정사각형 단일 섬 전지 패턴의 대표적인 개략도이다. 완전한 정사각형 전지로서 도시되지만, 태양 전지는 유사 정사각형, 직사각형, 그 외의 다각형, 또는 임의의 그 외의 관심 형상으로 형성될 수 있다. 도 1은 전지 주변 경계 또는 에지 영역(12)에 의해 정의되고, 변의 길이 L인 단일 섬 I(또는 비-섬 또는 비-타일) 표준 정사각형 태양 전지(10)의 개략 상면도이다. 종래의 또는 주요 결정질 실리콘 태양 전지는 종종 직사각형/정사각형 (대부분 완전한 정사각형 또는 유사 정사각형 웨이퍼)이고, 전지 정사사각형 면적은 XxX이고(X는 일반적으로 약 100 mm 내지 210 mm 이하 또는 그 값 초과), 예를 들면, 125 mmx125mm, 156 mm x 156mm, 또는 210 mmx210mm 이다. 정사각형 태양 전지는, 본원에서 예시의 마스터 전지 형상으로서 사용되고(마스터 전지는 기존의 연속 반도체 기판으로 구성된 단일 태양 전지로서 정의되고), 마스터 전지는 다양한 형상(예를 들면, 유사 정사각형)이고, 다양한 형상 치수를 갖는다.
전지 주변 경계 또는 에지 영역(12)은 전체 길이 4L이고, 따라서 태양 전지(10)는 전체 주변 치수가 4L이다. 태양 전지 반도체(예를 들면, 실리콘 기판 층) 흡수체의 두께가 W(도 3a의 단면도 참조)인 것으로 가정하면, 전지 활성 면적의 분획으로서 전지 에지 면적은 R 비로 정의되고, R은 (4LW)/(L2)=4W/L이다. L=156mm 및 W=40㎛(마이크론) 두꺼운 실리콘 기판을 갖는 박막 실리콘 태양 전지(예를 들면, 에피택셜 성장된 실리콘은 epi,층 또는 대안적으로 기존에 wire-sawn CZ 또는 다결정질 실리콘 웨이퍼로부터 형성된 실리콘층)에 대해, R=4 x 40x10-3/156, 따라서, R=0.0010(또는 0.10%)이다. W=200㎛ 두꺼운 실리콘 기판에 대해(예를 들면, CZ 단결정 웨이퍼 또는 캐스트 다결정 웨이퍼로부터 종래의 표준 태양 전지에 대해), R=0.0050(0.50%). 일반적으로, 태양 전지 구조체는 활성 전지 영역에 비해 비교적 작은 에지 영역을 갖고(또한 에지와 전지의 비로 칭함), 예를 들면, 약 5% 미만, 일부 경우 약 1% 미만이고, 이는 개방 회로 전압 감소 및/또는 짧은 회로 전류 감소시켜서 태양 전지 전환 효율을 감소시킬 수 있는 에지 관련 태양 전지 재조합 손실을 줄이기 위한 것이다. 에지 유도 손실은, 실질적으로 에지 영역으로부터 에미터 접합 영역을 분리/격리하는 태양 전지 에지 영역의 적절한 패시베이션에 의해 감소될 수 있다(따라서, 태양 전지 효율이 손실되지 않고 큰 에지 영역 분획이 가능하다).
도 2는, N x N =4 x 4 =16 섬(또는 하위 전지, 미니 전지, 타일)에 대해 균일한 크기(동일한 크기)의 정사각형 섬과 함께 (정사각형 섬 및 정사각형 아이셀로 도시된) 아이셀 패턴의 대표적인 개략 평면도(전측 또는 태양측)이다. 이러한 개략적인 도면은, 트렌치 분리 영역에 의해 구획된 복수의 섬(4 x 4=16 섬)을 도시한다. 도 2는, 전지 주변 경계 또는 에지 영역(22)으로 정의되고 변의 길이가 L인 4 x 4 균일한 섬(타일) 마스터 태양 전지 또는 아이셀(20)의 개략적인 상면도 또는 평면도로서, 동일한 기존의 연속 기판으로 형성되고 마스터 전지 후측 상에 연속적인 백플레인(미도시된 태양 전지 후측 및 백플레인)에 부착된 I11 내지 I44로서 식별되는, 16개 균일한 정사각형 섬을 포함한다. 각각의 섬 또는 하위 전지 또는 미니 전지 또는 타일은 트렌치 분리 또는 섬 구획 보더(24)로서 도시된 내부 섬 주변 경계(예를 들면, 분리 트렌치는 마스터 전지 반도체 기판 두께를 커팅하고, 트렌치 폭이 섬의 변 치수보다 실질적으로 작고 수백 마이크론 이하, 일부 예에서 약 100 ㎛ 이하, 예를 들면, 수 마이크론 내지 약 100㎛ 이하의 범위이다)에 의해 정의된다. 주요 전지(또는 아이셀) 주변 경계 또는 에지 영역(22)은 전체 주변 길이가 4L이지만; 모든 섬의 주변 치수를 포함하는 전체 아이셀 에지 경계 길이는 전지 주변 경계(22)(또한, 전지 외주으로 칭함) 및 트렌치 분리 보더(24)를 포함한다. 따라서, 정사각형 아이셀 실시형태에서 N x N 섬 또는 미니 전지를 포함하는 아이셀에 대해, 전체 아이셀 에지 길이는 Nx전지 외주이다. 4 x 4=16 섬(N=4)을 갖는 아이셀을 나타내는 도 2의 대표적인 예에서, 전체 전지 에지 길이는 4x전지 외주 4L = 16L(따라서, 이러한 아이셀은 주변 치수이고, 주변 치수는 도 1에 도시된 표준 종래 기술 전지보다 4배 크다)이다. 156x156 mm 치수의 정사각형 마스터 전지 또는 아이셀에 대해, 정사각형 섬의 변의 치수는 대략 39x39mm이고, 각 섬 또는 하위 전지는 면적이 섬당 15.21 cm2이다.
도 3a 및 3b는, 상이한 태양 전지 가공 단계 중 백플레인-부착 태양 전지의 대표적인 개략 단면도이다. 도 3a는 전지 가공 단계 후 및 구획한 트렌치 영역의 형성 전의 백플레인-부착 태양 전지의 간단한 단면도이다. 도 3b는, 트렌치 구획 섬을 정의하기 위해, 일부 가공 단계 및 구획한 트렌치 영역의 형성 후의 백플레인-부착 태양 전지의 간단한 단면도이다. 도 3b는 N x N =4 x 4=16 섬(또는 하위 전지, 미니 전지, 타일)의 균일한 크기(동일한 크기) 정사각형 섬을 나타내는 (정사각형 섬 및 정사각형 아이셀에 대해 도시된) 아이셀 패턴에 대해 도 2의 시야축 A를 따라 도시하는 도 2의 아이셀의 개략 단면도이다.
도 3a 및 3b는, 트렌치 분리 또는 구획 영역의 형성 전에 백플레인 상에 모노리식 마스터 전지 반도체 기판, 및 트렌치 분리 또는 구획 영역 형성 후 마스터 전지로부터 형성된 백플레인 상의 모노리식 섬 또는 타일 태양 전지의 개략 단면도이다. 도 3a는, 도 1에 도시된 것과 유사한 백플레인(32)에 부착되고 폭(반도체층 두께) W를 갖는 반도체 기판(30)을 포함한다(예를 들면, 전기적 절연 연속 백플레인층, 예를 들면, 프리프레그의 박막 유연성 시트). 도 3b는 도 2의 전지의 A축을 따라 자른 섬 태양 전지(아이셀)의 단면도이다. 도 3b는 백플레인(32)에 부착되고 트렌치 구획 반도체층 폭(두께) W를 갖는 섬 또는 미니 전지 I11, I21, I31, 및 I41을 포함한다. 미니 전지의 반도체 기판 영역은 내주 구획 경계, 트렌치 구획 보더(24)에 의해 물리적 및 전기적으로 분리된다. 섬 또는 미니 전지 I11, I21, I31, 및 I41의 반도체 영역은, 도 3a에 도시된 동일한 연속 반도체 기판으로부터 모노리식으로 형성될 수 있다. 도 3b의 아이셀(트렌치 구획 섬 또는 미니 전지는 연속 백플레인에 의해 지지된다)은, 백플레인에 부착된 반도체층을 통해 트렌칭되어 소망의 미니 전지 형상(예를 들면, 정사각형 미니 전지 또는 섬)으로 내주 구획 경계를 형성함으로써 도 3a의 반도체/백플레인 구조체로부터 형성될 수 있다. 섬을 형성하기 위한 반도체 기판의 트렌치 구획은, 연속적으로 백플레인 시트가 구획되지 않아서, 얻어진 섬은 연속적 백플레인층 또는 시트에 의해 지지되고, 부착된 채로 유지된다. 초기에 연속적인 반도체 기판 두께를 통한 트렌치 구획 형성 공정은, 예를 들면, 펄스 레이저 제거, 또는 다이싱, 기계적 써 다이싱, 초음파 다이싱, 플라즈마 다이싱, 워터 제트 다이싱, 또는 추가의 적합한 공정(다이싱, 커팅, 스크라이빙, 및 트렌칭은 연속적 백플레인 상에 복수의 섬 또는 미니 전지 또는 타일을 형성하기 위한 트렌치 분리의 공정을 의미하기 위해 교환해서 사용될 수 있다)에 의해 수행될 수 있다. 다시, 백플레인 구조체는 패터닝된 금속화 구조체와 백플레인 지지체 시트의 조합을 포함하고, 백플레인 지지체 시트는 얻어진 아이셀(반-유연성 백플레인 시트를 사용하는 반-유연성 태양 전지 또는 단단한 백플레인 시트를 사용하는 단단한 태양 전지 또는 유연한 백플레인 시트를 사용하는 유연한 태양 전지 중 하나)의 반도체층 및 구조체 인티그리티에 기계적 지지체를 제공할 수 있다. 다시, 연속적 백플레인 지지체 시트 및 패터닝된 금속화 구조체의 조합에 대해 "백플레인"이 사용될 수 있고, 일반적으로, 백플레인은, 반도체 기판 후측에 부착되고 아이셀 반도체 기판 영역 및 전체 패터닝된 태양 전지 금속화 구조체를 지지하는 백플레인 구조체 시트(예를 들면, 프리프레그의 전기적 절연 박막 시트)를 의미하기 위해 사용될 수 있다.
상기 기재된 바와 같이, 결정(단결정 및 다결정) 실리콘 광기전(PV) 모듈은, 전체 글로벌 태양 PV 시장의 대략 85% 넘게 차지하고, 이러한 결정질 실리콘 PV 모듈 내의 스타팅 결정질 실리콘 웨이퍼 비용은, 전체 PV 모듈 제조 비용의 약 30 내지 50%에 해당한다(정확한 비율은 기술 형태 및 다양한 경제 팩터에 따라 다르다). 본원에 제공되는 제1실시형태는 후측-접촉/후측-접합(맞물려진 후측-접촉 또는 IBC) 태양 전지로서 기재되지만, 본원에 기재된 모노리식 섬 태양 전지(또는 아이셀)의 혁신은 다양한 그 외의 태양 전지 구조체에 확장 적용될 수 있고, 이러한 다양한 구조체는 금속화 랩 쓰로(MWT) 후측-접촉 태양 전지, 반도체 이종 접합(SHJ) 태양 전지, 전측-접촉/후측-접합 태양 전지, 전측-접촉/전측 접합 태양 전지, 패시베이션 에미터 및 후측-접촉(PERC) 태양 전지, 또한 그 외의 전측-접촉/전측 접합 태양 전지를 포함하고, 상기 기재된 모든 전지 디자인은, 결정질 실리콘(예를 들면, 최종 전지 실리콘층 두께가 수 마이크론 내지 약 200 마이크론 이하 범위인 단결정질 실리콘 또는 다결정질 실리콘), 또는 추가의 결정질(단결정 또는 다결정) 반도체 흡수체 재료(게르마늄, 갈륨 비소, 갈륨 질화물, 또는 반도체 재료 또는 이들의 조합)을 사용한다. 본원에 개시된 모노리식 섬 태양 전지(또는 아이셀) 혁신은 복합 반도체 복수 접합 태양 전지에 확장 적용 가능하다.
개시된 모노리식 섬 태양 전지 또는 아이셀의 이점은, 전지 가공 중 모노리식으로 제작될 수 있고 용이하게 기존의 태양 전지 제작 공정 흐름에 통합될 수 있는 것이다. 본원에 기재된 섬 마스터 전지 실시형태는, 수많은 백플레인-부착 태양 전지 디자인, 가공 방법, 및 반도체 기판 재료와 함께 사용될 수 있고, 백플레인에 부착된 후측-접촉 태양 전지는 도 4에 도시된 에피택셜 실리콘 리프트-오프 공정 흐름을 사용해서 제조된다. 도 4는 이러한 전지 제작 공정 - 비교적 박막 에피택셜 실리콘 리프트 오프 가공을 사용하는 결정질 실리콘 태양 전지 제작 공정의 일반적인 후측-접촉 태양 전지 제작 공정의 개략도로, 여기서 에피택셜 실리콘 리프트 오프 가공은 실질적으로 낮은 비용, 높은 효율, 후측-접합/후측-접촉 결정질 실리콘 태양 전지 및 모듈을 형성하기 위해 일반적인 결정질 실리콘 태양 전지 제조 단계에서 다수 공정 단계를 제거하고 실리콘 재료 사용을 줄일 수 있다. 구체적으로, 도 4의 공정 흐름은, 스마트 전지 및 스마트 모듈 디자인을 선택적으로 허용하는(즉, 태양 전지 및 모듈로부터 수집되는 전력을 개선하기 위해 임베딩되고 분포된 전자기기 부품을 허용하는) 태양 전지 및 모듈을 위해 태양 전지의 후측에 부착된 백플레인(예를 들면, 태양 전지의 후측에 적층된 프리프레그 백플레인 시트)을 포함하는 백플레인-부착 결정질 실리콘 태양 전지의 제작을 도시하는 것으로, 다결정질 실리콘의 씨드 및 분리층 상에 재사용 가능한 결정질(단결정 또는 다결정) 실리콘 템플레이트 및 에피택셜 실리콘 증착을 사용해서 형성되고 본원에 개시된 모노리식 섬 전지(아이셀) 구조체 및 방법을 사용하고 집적시킬 수 있다.
도 4의 태양 전지 공정 흐름은, 모노리식 섬 태양 전지 또는 아이셀을 형성하기 위해 사용될 수 있다. 도 4에 도시된 공정은 재사용 가능한(적어도 수회 재사용되는, 일부 경우 10 내지 100 회 이하)결정질 실리콘 템플레이트, 예를 들면, p형 단결정 또는 다결정질 실리콘 웨이퍼로 시작하고, 실리콘 웨이퍼 내에 제어된 기공을 갖는 다공성 실리콘의 박막(약간의 마이크론 내지 수 마이크론 이하) 희생층이 (예를 들면, 전류의 존재하에 HF/IPA 또는 HF/아세트산 웨트 약품에서 템플레이트 표면 개질을 위한 전기화학 에칭 공정에 의해)형성된다. 다공성 실리콘층은 적어도 2층을 포함할 수 있고, 작은 기공의 표면층 및 높은 기공의 매립층을 포함한다. 스타팅 재료 또는 재사용 가능한 결정질 실리콘 템플레이트는, 단결정(다결정으로도 공지됨) 실리콘 웨이퍼일 수 있고, 이러한 웨이퍼는, 예를 들면, 결정 성장 방법, 예를 들면, 플로트 존(FZ), 크조크랄스키(CZ), 자체 안정 CZ(MCZ)을 사용해서 형성되고, 선택적으로 이러한 실리콘 웨이퍼 상에 에피택셜층을 포함할 수 있다. 또한, 스타팅 재료 또는 재사용 가능한 결정질 실리콘 템플레이트는, 예를 들면, 캐스팅 또는 리본을 사용해서 형성되는 다결정질 실리콘 웨이퍼일 수 있고 이러한 실리콘 웨이퍼 상에 에피택셜층을 포함할 수 있다. 템플레이트 반도체 도핑 형태는 p 또는 n(종종 다공성 실리콘 형성을 촉진하기 위한 비교적 무거운 p형 도핑), 및 웨이퍼 형상일 수 있지만, 대부분 정사각형 형상은 쿼시 정사각형(유사 정사각형), 육각형, 둥근 형상 등과 같은 임의의 형상 또는 비-형상일 수 있다.
고품질 에피택셜 씨드층 또한 얻어진 에피택셜 실리콘층의 하위 분리/리프트 오프층로서 기능하는 희생 다공성 실리콘층의 형성시, 인시투 도핑된 (예를 들면, n형 에피텍셜 실리콘층을 형성하기 위해 인으로 도핑된) 결정질(단결정 또는 다결정)실리콘의 박막층(예를 들면, 수 마이크론 내지 약 100 마이크론 이하 범위의 층 두께, 일부 예에서 약 50 마이크론 미만의 에피택셜 실리콘 두께)은 희생 다공성 실리콘층 상에 형성되고, 이는 에피택셜 성장이라고 한다. 인시투 도핑된 결정질(단결정 템플레이트 상의 단결정층 또는 다결정 템플레이트 상의 다결정층) 실리콘층은, 예를 들면, 트리클로로실란 또는 TCS 및 수소(및 n형 인 도핑용 PH3와 같은 소망의 도펀트 가스)와 같은 실리콘 가스를 포함하는 대기에서 화학증착법 또는 CVD을 사용해서 대기압 에피택시에 의해 형성될 수 있다.
태양 전지 가공 단계의 일부를 종료(일부 예에서 후측에 도핑된 에미터 형성, 후측 패시베이션, 다음의 금속화를 위해 도핑된 베이스 및 에미터 접촉 영역을 베이스 및 에미터 영역에 접촉, 및 태양 전지 금속화를 포함)한 후, 다소 저렴한 백플레인층은, 영구적으로 전지를 지지 및 강화하기 위해 박막 epi 층에 부착되고, 또한 (예를 들면, 백플레인-부착 전에 태양 전지 후측 상의 제1 패터닝된 금속화 층 또는 M1, 및 백플레인-부착 후 및 재사용 가능한 템플레이트로부터 백플레인-부착 태양 전지의 리프트 오프 분리 후 백플레인-부착 태양 전지 후측의 제2 패터닝된 금속화 층 또는 M2을 사용하는 2층 금속화 구조체를 사용해서) 태양 전지의 높은 전도성 전지 금속화 구조체를 형성한다. 연속적인 백플레인 재료는, 박막(예를 들면, 약 50 마이크론 내지 약 250 마이크론의 범위의 두께)이고, 유연하며, 전기 절연 폴리머 재료 시트, 예를 들면, 전지 공정 집적 및 신뢰성 요건을 충족하는 인쇄 회로판에 일반적으로 사용되는 저렴한 프리프레그 재료로 형성될 수 있다. 부분적으로 가공된 후측-접촉, 후측-접합(IBC) 백플레인-부착 태양 전지(예를 들면, 태양 전지 면적은 약 100 mm x 100 mm, 125 mm x 125 mm, 156 mm x 156 mm, 210 mm x 210 mm 이상, 또는 100 cm2 내지 수백 cm2 이상)은, 기계적으로 열화된 희생 다공성 실리콘층을 따라 재사용 가능한 템플레이트로부터 분리되어 리프트 오프(분리)되고(예를 들면, 기계적 분리 또는 MR 리프트 오프 공정을 통해 리프트 오프 분리를 가능하게 하기 위해, 높은 기공의 다공성 실리콘 계면을 분리함), 템플레이트는, 전체 태양 전지의 제조 비용을 줄이기 위해 조절될 수 있고(예를 들면, 세정될 수 있고), 수회(예를 들면, 10회와 100회 사이) 재사용될 수 있다. 잔류 포스트-리프트 오프 태양 전지 가공은, 템플레이트로부터 리프트 오프되고 분리된 후 노출된 백플레인-부착 태양 전지, 예를 들면, 태양 전지 태양측 (또는 전측) 상에서 먼저 수행될 수 있다. 태양 전지 전측 또는 태양측 가공은, 예를 들면, 전측 텍스처링(예를 들면, 알카리성 또는 산성 텍스처링), 텍스처링 후 표면 준비(세정), 및 증착 공정을 사용해서 전측 패시베이션, 및 반사 방지 코팅(ARC) 형성을 포함한다. 전측 패시페이션 및 ARC층은 플라즈마 화학 증착 공정(PECVD) 및/또는 추가의 적합한 가공 방법을 사용해서 증착될 수 있다.
본원에 기재된 모노리식 섬 전지(아이셀) 구조체 및 방법은, 예를 들면, 예시의 개시된 태양 전지 제작 공정 흐름과 같은 장치 제작 공정에 통합될 수 있고, 이는 실질적으로 제조 공정 단계 또는 툴을 변경하거나 추가하지 않고, 실질적으로 태양 전지의 제조 비용을 추가하지 않으며, 실질적으로 주요 태양 전지 제조 공정 흐름을 변경하지 않는다. 실제로, 본원에 개시된 모노리식 섬 전지(아이셀) 구조체 및 방법은, 금속화 비용을 감소(적은 금속화 재료 및 낮은 비용의 금속화 공정을 사용함) 및/또는 태양 전지 및 모듈 제조 생산량을 개선함으로써(실질적으로 태양 전지 미세 균열 또는 파손으로 인한) 태양 전지의 제조 비용을 줄일 수 있다.
일 실시형태에서, 내부 섬 구획 트렌치 경계를 형성하기 위해, (백플레인-부착 에피택셜 실리콘 기판층의 리프트 오프 분리 후) 마스터 전지 실리콘 기판층 두께를 통해(예를 들면, 에피택셜 실리콘층 두께는 수 마이크론 내지 약 100 ㎛ 범위 내에 있을 수 있다), 전측 또는 태양측으로부터 펄스 레이저 제거(예를 들면, 펄스 나노초 레이저 스크라이빙), 기계적 스크라이빙법, 또는 플라즈마 스크라이빙 법과 같은 적합한 방법을 사용해서 마스터 전지 반도체 기판을 스크라이빙(트렌칭, 커팅, 또는 다이싱으로 공지됨)하여, 복수의 트렌치 구획 섬, 미니 전지, 하위 전지, 또는 타일을 형성할 수 있다. 펄스 레이저 제거 스크라이빙(또는 추가의 상기 기재된 적합한 트렌치 스크라이빙)은, 반도체 기판층의 두께를 통한 스크라이빙에 의해 비교적 좁은(예를 들면, 폭은 100 마이크론 미만) 트렌치 분리 보더가 박막 실리콘층의 전체 두께에 형성되고, 특히 백플레인에서 정지하고 (연속적 백플레인 재료층의 제거 및 스크라이빙은 다소 작거나 무시할 수 있음), 연속적 백플레인층 상에 지지된 충분히 구획된 모노리식 섬(또는 하위 전지 또는 미니 전지 또는 타일)을 모노리식으로 생성하도록 수행될 수 있다. 수 마이크론 내지 약 200 마이크론의 두께(도 2에 W로 도시된 마스터 전지 기판 두께 또는 폭)를 갖는 마스터 전지 기판 내에 복수의 섬 및 이들 관련 트렌치 구획 경계를 형성하기 위한 구획 분리 형성 방법은, 예를 들면, (UV, 그린, IR, 등과 같은 적합한 레이저 파장을 사용해서)펄스 나노초 레이저 제거에 의한 펄스 레이저 스크라이빙(또는 다이싱 또는 트렌칭), 초음파 스크라이빙 또는 다이싱; 예를 들면, 기계적 써 또는 블레이드를 사용한 기계적 트렌치 형성; 패터닝된 화학 에칭(웨트 및 플라즈마 에칭); 에칭 페이스트의 스크린 인쇄 후 에칭 활성화 및 에칭 페이스트 잔사 세정 또는 공지된 또는 상기 기재된 트렌칭 형성 방법의 임의의 조합을 포함한다. 트레치 형성용 펄스 레이저 제거 처리는, 비교적 높은 공정 쓰로우풋을 갖도록 복수의 섬 또는 미니 전지 경계를 직접적으로 패터닝할 수 있고, 비교적 좁은 트렌치(예를 들면, 약 100 마이크론 트렌치 미만)를 형성할 수 있으며, 소모성 임의의 공정이 포함되지 않는(따라서, 매우 낮은 공정 비용) 이점이 있다. 그러나, 복수의 섬 또는 하위 전지를 구획하기 위해 사용되는 트렌치 형성 방법에 관계없이, 예를 들면, 트렌치 폭을 줄이거나 감소하는 것을 특히 주의해야 하고, 약 100 마이크론 미만의 트렌치 폭으로 구획하는 것이 바람직한 데, 이는 구획한 아이셀 트렌치로 인한 태양 전지 면적 손실이, 전체 아이셀 면적에 비해 비교적 작은 무시할 만한 분획(예를 들면, 전체 아이셀의 약 1% 미만)으로 되기 때문이다. 이는, 구획 트렌치으로 인해 아이셀 전체 면적 효율 손실은 무시할만 한 것을 보장할 것이다(예를 들면, 1% 미만). 펄스 나노초 레이저 제거 가공은, 100 마이크론 미만(예를 들면, 약 10 내지 60 마이크론)의 트렌치 폭을 갖는 높은 쓰로우 풋의 트렌치를 형성할 수 있다. 예를 들면, 마스터 전지 영역(156mm x 156mm) 및 4 x 4 섬(또는 미니 전지)을 갖고, 예를 들면, 펄스 레이저 제거 트렌칭에 의해 형성된 트렌치 폭 50 마이크론(0.05 mm)을 갖는 구획 트렌치를 포함하는 정사각형 아이셀에 대해, 전체 마스터 전지 영역(또는 아이셀 면적 A아이셀)에 대한 전체 트렌치 평면 표면적 A트렌치의 면적 비 R은 다음 식으로 산출될 수 있다: R = A트렌치/A아이셀 = 6 x 156mm x 0.05mm/(156mm x 156mm) 또는 R=0.00192. 따라서, 이것은 면적 비 R은 0.00192 또는 약 0.2%이다. 이것은, 매우 작은 면적 비로 트렌치 면적이 구획되면, 아이셀 전체 면적 효율의 손실이 무시할만한 것을 보장한다. 실제, 이러한 조건 하에서 아이셀 전체 면적 효율의 손실은 0.2% 미만인데, 이는, 트렌치 분리 또는 구획 영역에 영향을 미치는 직접적 및/또는 확산 태양광이 경우에 따라 대부분의 섬 반도체 에지 영역에 흡수되고 광 생성 공정에 적어도 부분적으로 기여하기 때문이다.
본원에 기재된 모노리식 섬(타일) 태양 전지 제작 방법 및 구조체는, 다양한 반도체(예를 들면, 박막 에피택셜 실리콘 또는 박막 결정질 실리콘 웨이퍼와 같은 결정질 실리콘을 포함하지만, 이들로 한정되지 않음) 태양 전지(예를 들면, 약 수 마이크론 내지 약 200 마이크론 이하의 범위의 두께를 갖는 전지 반도체 흡수체를 갖는 다양한 디자인의 전측-접촉 또는 후측-접촉 태양 전지)에 적용할 수 있고, 에피택셜 실리콘 리프트 오프 가공을 사용해서 형성되는 것(상기 기재됨) 또는 결정질 실리콘 웨이퍼, 예를 들면, 단결정(CZ, MCZ, 또는 FZ) 웨이퍼 또는 다결정질 웨이퍼(캐스트 또는 리본 성장 웨이퍼)를 사용해서 형성되는 것을 포함한다.
후측-접촉/후측-접합 정사각형 전지(예를 들면, 백플레인 강화에 의한 에피택셜 실리콘 리프트 오프 가공 또는 결정질 실리콘 웨이퍼 전지를 사용해서 형성되는 고효율 후측-접촉/후측-접합 IBC 전지)에 대해, 마스터 전지 섬(또한 타일, 포장재, 하위 전지, 또는 미니 전지)은 공유 마스터 전지(아이셀) 연속적인 백플레인 상에 N x N 정사각형 섬, NxM 직사각형 섬, K 삼각형 섬, 또는 임의의 형상의 섬 또는 이들의 조합의 어레이로서 (예를 들면, 결정질 실리콘 기판의 펄스 나노초 레이저 스크라이빙을 사용해서)형성될 수 있다. 에피택셜 리프트 오프 가공을 사용해서 제작된 태양 전지의 경우, 섬 구획 트렌치 형성 공정은, 부분적으로 가공된 백플레인-부착 마스터 전지의 리프트 오프 분리 직후 및 전측 표면 텍스처링 및 텍스처링 후의 표면 세정과 같은 잔류 처리 단계, 또는 전측 텍스처링 및 텍스처링 후의 표면 세정 직후 및 전면 패시베이션 및 반사 방지 코팅(ARC) 층을 형성하기 위한 공정 전에 발생할 수 있다. (광 반사 손실을 줄이기 위한 태양 전지 전측 텍스처링을 형성하기 위해)펄스 레이저 스크라이빙 또는 추가의 적합한 방법(예를 들면, 기계적 다이싱과 같은 상기 기재된 그 외의 방법 중 하나로, 이들로 한정되지 않음)에 의해 구획 또는 분리 트렌치(즉, 트렌칭 공정)를 형성하기 위한 공정을 수행하면, (텍스처링 에칭 공정 중, 구획한 트렌치 측벽에 임의의 손상된 실리콘을 포함한 수 마이크론의 실리콘을 포함하는 수마이크론의 실리콘을 에칭하는) 웨트 에칭을 통한 임의의 트렌치 공정 유도 실리콘 에지 손상의 제거 및 웨트 텍스처링 에칭 공정 중 손상된 실리콘 제거의 이점이 있다.
본원에 상세히 기재된 대표적인 공정 흐름을 포함하는 일부 태양 전지 가공 실시형태에서, 모노리식 섬 마스터 전지(아이셀)의 형성에 추가의 별도 제작 공정 설비는 필요하지 않을 수 있다. 즉, 각 아이셀 내의 트렌치 구획 미니 전지 또는 섬의 형성 공정은 태양 전지 제작 방법에 매우 쉽고 균일하게 포함될 수 있다. 일부 경우에, 모노리식 섬 태양 전지(아이셀)제작 공정은, 예를 들면, 구리 도금 공정 및 관련 제조 장비가 필요하지 않고 구리 도금 요건을 쉽게 하는 것으로, 태양 전지 금속화 비용을 줄여서 태양 전지 제작 비용을 줄이고 태양 전지 제작 공정 흐름을 개선할 수 있다.
도 5a는 에피택셜 실리콘 및 다공성 실리콘 리프트 오프 가공에 기초한 대표적인 백플레인-부착 아이셀 제작 공정 흐름이다. 이러한 공정 흐름은, 2개의 패터닝된 태양 전지 금속화 층(M1 및 M2)을 사용해서, 백플레인-부착, 후측-접촉/후측-접합 태양 전지(아이셀)을 제작하기 위한 것이다. 이러한 예는 선택적 에미터를 장착한 태양 전지에 대해 도시되고, 선택적 에미터로는, 즉 가벼운 붕소-도핑된 실리케이트 유리를 사용해서 형성되는 가벼운 에미터 도핑된 주요 패터닝된 필드 에미터(툴 3에 의해 증착된 작은 붕소 도핑된 제1 BSG 층), 및 무거운 붕소-도핑된 실리케이트 유리를 사용해서 무거운 붕소-도핑된 에미터 접촉 영역(툴 5에 의해 증착된 큰 붕소 도핑된 제2 BSG 층)이다. 이러한 예는 2중 BSG 선택적 에미터 공정을 사용해서 IBC 태양 전지에 대해 도시되지만, 아이셀 디자인은 광범위한 그 외의 태양 전지 구조체 및 공정 흐름에 적용되고, 이는 선택적 에미터가 아닌(즉, 필드 에미터 및 에미터 접촉 영역에서 붕소 도핑된 동일한 에미터) IBC 태양 전지를 포함하지만, 이들로 제한되지 않는다. 이러한 예는 n형 베이스 및 p형 에미터를 갖는 IBC 아이셀에 대해 도시된다. 그러나, 태양 전지가 대신에 p형 베이스 및 n형 에미터를 갖도록 극성이 변화될 수 있다.
도 5a는 후측-접촉 후측-접합 모노리식 섬 결정질 실리콘 태양 전지(아이셀)을 제작하기 위한 대표적인 제조 공정 흐름 실시형태이다. 구체적으로, 도 5a는 선택적으로 모노리식으로 집적된 바이패스 스위치(MIBS) pn 접합 다이오드를 갖고 이중 보로실리케이트 유리(BSG) 선택적 에미터를 갖는 에피택셜(epi) 태양 전지를 형성한다. 이러한 흐름에 도시된 바와 같이, 미니 전지 트렌치 분리 영역은, 툴 13에서 전지 분리 보더 스크라이빙 후 노출되는 분리측(또한 얻어진 아이셀의 전측 또는 태양측으로 칭함)의 텍스처링 전에 형성된다. 또한, 미니 전지 트렌치 분리 영역은, 툴 14에서 텍스처링, 및 텍스처링 후의 세정 후 및 전측 패시베이션(PECVD로 표시) 전에 형성될 수 있다. 웨트 에칭 텍스처링(툴 14를 사용한 텍스처링 및 텍스처링 후의 세정) 전에 펄스 레이저 스크라이빙 수행하는 것은, 웨트 에칭을 통해 임의의 레이저 유도 스크라이빙 된 실리콘 에지 손상 제거 및 손상된 실리콘 제거의 이점을 추가할 수 있다.
에피택셜 실리콘 리프트 오프 가공으로 모노리식 섬(타일) 후측-접촉/후측-접합(IBC) 태양 전지를 형성하는 대표적인 공정 흐름은 다음의 제작 단계를 포함한다: 1)재사용 가능한 결정질(단결정 또는 다결정)실리콘 템플레이트로 스타팅; 2) 템플레이트 상에 다공성 실리콘 (HF/IPA 또는 HF/아세트산에서 애노드 에칭을 사용해서 낮은 기공 표면층 및 높은 기공 매립층을 포함하는 2층 다공성 실리콘) 형성; 3) 인시투 도핑에 의한 에피택셜 실리콘 증착(예를 들면, n형 인 도핑된 에피택셜 실리콘); 4) 후측-접촉/후측-접합 전지 가공을 수행하고 에피택셜 실리콘 기판이 템플레이트 상에 위치하는 것으로, 패터닝된 필드 에미터 접합, 후측 패시베이션, 다음의 금속 형성된 태양 전지를 위해 도핑된 베이스 및 에미터 접촉 영역의 옴 접촉, 및 제1금속화 층(또한 M1으로 칭함)형성을 포함하고, 선택적 에미터 형성을 위한, 2중 BSG 공정(BSG는 대기압 화학 증착 또는 APCVD 공정에 의해 형성된 붕소 도핑된 실리케이트 유리 또는 붕소 도핑된 실리콘 산화물층임)를 사용하고, (가볍게 도핑된 필드 에미터 및 무겁게 도핑된 에미터 접촉 영역을 포함하는)선택적 에미터 공정을 포함하는, 후측-접촉/후측-접합(IBC) 태양 전지 제작 공정 흐름의 일 예에 대해 도 5a 참조(선택적 에미터 형성의 그 외의 방법은 스크린 인쇄 도펀트 페이스트를 사용하고 이중 BSG 공정을 사용할 수 있다); 5) 후측-접촉된 전지의 후측 상에 백플레인층 또는 시트를 부착 또는 적층; 6) 백플레인 경계 주위에서 에피택셜 층 두께로 분리 보더를 적어도 부분적으로 레이저 스크라이빙(분리 경계를 리프트 오프), 그 다음에 리프트 오프 공정에 의한 분리(예를 들면, 기계적으로 열화된 높은 기공의 다공성 실리콘층을 분리해서 재사용 가능한 템플레이트로부터 백플레인-부착 에피택셜 실리콘 기판을 분리하기 위한 기계적 분리 리프트 오프); 7) 실리콘 기판을 복수의 미니 전지 또는 섬, 예를 들면, 4 x 4=16 미니 전지로 모노리식으로 구획하기 위해 태양 전지 태양측(백플레인 반대측)으로부터 펄스 나노초 레이저 제거(또는 상기 기재된 그 외의 적합한 트렌치 분리 형성 방법 중 하나)을 사용하는 트렌칭(또한 스크라이빙, 커팅, 또는 다이싱) 공정(또한 선택적으로 명확한 스무스 전지 경계 에지로 정확한 마스터 전지 또는 아이셀 치수를 결정하기 위해 예를 들면, 펄스 레이저 커팅을 사용해서 마스터 전지 주변 경계를 선택적으로 조정하는 단계); 8) 남은 후단 제작 공정 수행, 예를 들면, 알칼리성 및/또는 산성 약품에서 웨트 실리콘 에칭/텍스처링(이 공정은 전측 상에 텍스처링을 수행하면서 약품 내성 백플레인에 의해 태양 전지의 후측을 텍스처링 약품으로부터 보호한다), 웨트 세정과 같은 텍스처링 후 표면 준비(이 공정은 전측 표면 세정을 수행하면서 약품 내성 백플레인에 의해 태양 전지의 후측을 웨트 세정 약품으로부터 보호한다), 전측 표면 패시베이션 및 반사 방지 코팅(ARC) 코팅, 예를 들면, 플라즈마 화학증착(PECVD) 또는 ARC 증착을 위해 PECVD(예를 들면, 수소화 실리콘 질화물)와 패시베이션층 증착용 원자층 증착과 같은 추가의 공정의 조합(예를 들면, 세정된, 텍스처링된 실리콘 표면 상에 실리콘 질화물 ARC층 아래에 알루미늄 산화물, 비정질 실리콘, 또는 비정질 실리콘 산화물의 박막층(30 nm 미만), 다층 전측 패시베이션/ARC 구조체, 예를 들면, 실리콘 질화물 ARC층으로 덮인 상기 기재된 패시베이션층 중 하나의 2층 구조체를 사용하는 경우, 전체 스택은 진공 통합 공정을 사용하는 PECVD를 사용해서 증착될 수 있다). 전측 패시베이션 및 ARC층 증착은, 미니 전지 또는 섬의 전측 표면을 덮고, 트렌치 구획 섬 또는 미니 전지의 측벽을 덮고, 실질적으로 아이셀의 패시베이션 및 ARC 특성이, 섬의 상면뿐 아니라 트렌치 측벽의 패시베이션 및 광 포집 특성을 향상시킴으로써 개선된다. 전측 텍스처링/세정/패시베이션 및 ARC 증착 공정의 종료 후, 남은 태양 전지 제작 공정 단계는 백플레인-부착 태양 전지 후측 상에 제2금속화 층(M2)의 형성을 포함한다. 이러한 작업을 위해, 복수의 비아 홀은, 사전 설계된 비아 홀 패턴을 따라 박막(예를 들면, 25 마이크론 내지 250 마이크론 백플레인 두께), 전기 절연, 연속 백플레인 층(예를 들면, 25 마이크론 내지 100 마이크론 두께로 적층된 프리프레그 시트)으로 예를 들면, 레이저 드릴을 사용해서 드릴링된다. 태양 전지(예를 들면, 156 mm x 156 mm 아이셀) 백플레인 상에 비아 홀의 수는 수백 내지 수천일 수 있다. 비아 홀은 수십 마이크론 내지 수백 마이크론(예를 들면, 약 100 마이크론 내지 300 마이크론) 범위의 평균 대각선 홀 치수(예를 들면, 각각의 비아 홀의 평균 직경)를 가질 수 있다. 전기 절연 백플레인 층을 통한 레이저 드릴링된 비아 홀은, (금속 페이스트의 스크린 인쇄 또는 물리적 증착 및 알루미늄 또는 알루미늄-실리콘 합금을 포함하는 금속과 같은 금속층의 패터닝에 의해 제1 패터닝된 금속화 레벨에 의해 형성된) 맞물려진 베이스 및 에미터 금속화 핑거 상에 랜딩하도록 위치된다. 이러한 비아 홀은 백플레인-부착/적층 전에 태양 전지 후측 상에 직접 형성된 제1 패터닝된 금속화 층 또는 M1과 레이저 드릴링된 비아 홀의 형성 직후 형성된 제2 패터닝된 금속층 또는 M2 사이의 상호연결 채널 또는 플러그로 역할을 할 것이다. 본원에 개시된 아이셀의 일부 예에서, 제2 패터닝된 금속화 레벨 M2는 여러 방법 중 하나에 의해 형성될 수 있고, 이러한 방법은 (1) 저렴한 고전도성 금속(예를 들면, 알루미늄 및/또는 구리, 그 외의 금속이 사용될 수 있다)의 물리적 증착 또는 PVD(열 증착, 전자빔 증착, 및/또는 플라즈마 스퍼터링) 후 펄스 레이저 제거 패터닝, (2) 저렴한 고전도성 금속(예를 들면, 알루미늄 및/또는 구리, 그 외의 금속이 사용될 수 있다)의 물리적 증착법 또는 PVD (열 증착, 전자빔 증착, 및/또는 플라즈마 스퍼터링), 그 다음에 금속 에칭 패터닝(예를 들면, 에칭 페이스트의 스크린 인쇄 또는 레지스트의 스크린 인쇄, 그 다음에 금속 웨트 에칭 공정 후 레지스트 제거), (3) 적합한 금속 페이스트의 스크린 인쇄 또는 스텐실 인쇄(예를 들면, 구리 및/또는 알루미늄을 포함하는 페이스트), (4) 적합한 금속 페이스트의 잉크젯 인쇄 또는 에어로졸 인쇄(예를 들면, 구리 및/또는 알루미늄을 포함하는 페이스트), (5) 패터닝된 적합한 금속의 도금, 예를 들면, 구리 도금 중 하나 또는 이들의 조합을 포함하지만, 이들로 한정되지 않는다. 제2 패터닝된 금속화 층(M2)(예를 들면, 높은 전도성 금속을 함유하는 알루미늄 및/또는 구리)는, 주요한 패터닝된 M2를 보호하고, 필요에 따라, 솔더링 또는 전도성 접착제에 정확한 표면을 제공하기 위해, 박막 포집층(예를 들면, 플라즈마 스퍼터링 또는 스크린 인쇄 또는 도금에 의해 형성된 NiV 또는 Ni의 박막(1 마이크론 미만) 포집 층)을 포함할 수 있다. 본원에 기재된 후측-접촉/후측-접합(IBC) 태양 전지는 2개의 패터닝된 금속화 층(M1 및 M2)을 이용할 수 있고, 제1 패터닝된 금속화 층 M1은, 제1피치 패턴(예를 들면, 약 200 마이크론 내지 2 mm 범위, 일부 경우에 약 500 마이크론 내지 약 1 mm 범위의 베이스-에미터 M1 핑거 피치)에 따라 각각의 미니 전지 또는 섬 상에서 맞물려진 베이스 및 에미터 금속화 핑거를 형성하고, 제2 패터닝된 금속화 층 M2은 소정의 전류 및 전압 스케일 팩터에 따라 최종 아이셀 금속화를 형성하고 섬 또는 미니 전지를 상호연결한다. 패터닝된 M2는, 패터닝된 M1에 실질적으로 수직이거나 직교하도록 패터닝될 수 있고, 패터닝된 M1 핑거보다 훨씬 큰 핑거 사이의 피치를 가질 수 있다. 이는, 실질적으로 낮은 비용, 높은 수율 제조 공정에 따라 패터닝된 M2를 용이하게 제작할 수 있다. 소망의 아이셀 금속화 구조체에 기초한 M2와 M1의 상호연결하기 위해, 패터닝된 M2는 최종 아이셀 패터닝된 금속화를 형성하고, 레이저 드릴링된 비아 홀을 통해 전기 전도성 비아 플러그를 형성한다.
아이셀 개념은, 제2 패터닝된 금속화 층 M2는 개별 마스터 전지(또는 아이셀)전기 상호연결을 형성할 뿐 아니라 동일한 연속 백플레인층을 공유하는 복수의 아이셀을 모노리식으로 상호연결하기 위해 사용되어, 아이셀 실시형태에 의해 모노리식 모듈 구조체를 제작할 수 있고 많은 추가 이점을 갖도록, 확장할 수 있다. 도 5a는 에피택셜 실리콘 리프트 오프 아이셀 대표적인 실시형태에 대해 모노리식 아이셀을 제작하기 위한 공정 흐름을 도시하고, 각각의 아이셀은 개별 예비 커팅된 연속 백플레인층에 부착되고, 각각의 개별 백플레인-부착 아이셀은 백플레인 적층 후 전체 후단 공정 흐름을 통해 처리된다. 이러한 접근 방법을 사용해서 처리된 아이셀은 테스팅 되고, 공정이 끝난 후 정렬되고, 전지의 태빙 및/또는 스트링잉을 사용해서 아이셀을, 예를 들면 전기적 직렬로 상호연결해서 PV 모듈로 조립될 수 있고(또한, PV 모듈 조립의 일부로서 복수의 태양 전지를 서로 연결하기 위해 솔더링 및/또는 전도성 접착제를 포함), 모듈 적층, 최종 모듈 조립, 및 테스팅 한다. 에피택셜 실리콘 리프트 오프 아이셀 대표적인 실시형태에 대해 도 5a를 참조하면, 신규한 모노리식 모듈 구조체를 형성하는 아이셀 수행의 추가의 실시형태는, 툴 12에 의해 수행되는 백플레인 적층(또는 부착 단계) 시에 후측 상에 복수의 비교적 가까운 이격 아이셀의 큰 연속 백플레인 시트에 부착 또는 적층을 포함한다(예를 들면, 인접한 아이셀은 50 마이크론 내지 약 2 mm 이하, 종종 100 마이크론 내지 1 mm 범위의 아이셀 간격). 툴 12 후에 남은 공정 단계는 동시 (각각 별도의 백플레인을 갖는 별도의 아이셀 상에서 수행되는 것 대신에) 후측 상에 일반적인 연속 백플레인 층을 공유하는 복수의 아이셀 상에서 수행된다. 최종 금속화 후(제2 패터닝된 금속층 M2), 모노리식 패터닝된 M2는 큰 연속 백플레인층을 공유하는 복수의 아이셀 중에서 각각의 아이셀에 대한 금속화 패턴을 형성하고, 임의의 소망의 배열에 따라 복수의 아이셀을 서로 전기적 상호연결하고, 예를 들면, 아이셀을 모두 직렬 또는 병렬/직렬 하이브리드 배열로 상호연결한다. 이러한 실시형태는 아이셀을 제작하고 복수의 아이셀 중에서 공유한 연속 백플레인층 상에 모노리식으로 전기 연결하고, 최종 모듈 조립 중에 아이셀을 서로 다음의 솔더링/태빙/스트링잉 할 필요성이 없어진다. 예를 들면, 6x10=60 전지 모듈을 제조하기 위해, 도 5a의 툴 11 공정 후 적절한 크기의 백플레인 시트(예를 들면, 프리프레그의 시트)에 제1 패터닝된 금속층(M1)의 형성 직후, 후측에 6x10=60 전지의 어레이가 부착/적층되고, 남은 공정 단계(제2 패터닝된 금속층 M2의 형성을 통해 남은 후단 공정 단계를 통해 툴 12로서 도시된 백플레인 적층/부착 공정을 시작)는 복수 (예를 들면, 6x10=60)아이셀을 포함하는 큰 백플레인-부착 시트 상에 수행된다. 6x10=60 아이셀을 포함하는 모노리식 모듈 실시예에서, 각각의 아이셀은 약 156 mmx156 mm의 치수를 갖고, 인접한 아이셀 사이의 간격은 약 1mm이고, 아이셀의 6x10 어레이 후측에 부착/적층하기 위해 사용될 연속적인 백플레인층 또는 시트(예를 들면, 약 50 내지 100 마이크론 두께 범위의 아라미드 섬유/수지 프리프레그 시트)는 약 942 mm x 1570 mm의 최소 치수를 가져야 한다(예를 들면, 시트는 6x10=60 아이셀 모노리식 모듈 실시예에서 약 1 m x 1.6 m 백플레인 시트 치수인, 모노리식 모듈의 측 마진에서 백플레인 확장을 허용하기 위해 다소 확대될 수 있다). 추가의 예로서, 6x12 =72 전지 모듈을 제조하기 위해, 도 5a의 툴 11 공정 후 적절하게 크기 조절된 연속 백플레인 시트(예를 들면, 프리프레그 시트)에 제1 패터닝된 금속층(M1)의 완료 직후 후측에 6x12 =72 아이셀의 어레이가 부착되고/적층되고, 남은 공정 단계(제2 패터닝된 금속층 M2의 형성을 통해 남은 후단 공정 단계를 통해 툴 12로서 도시된 백플레인 적층/부착 공정을 시작)는 복수 (예를 들면, 6x12=72)아이셀을 포함하는 큰 백플레인-부착 시트 상에 수행된다. 6x12=72 아이셀을 포함하는 모노리식 모듈에서, 각각의 아이셀은 약 156 mmx156 mm의 치수를 갖고, 인접한 아이셀 사이의 간격은 약 1mm이고, 아이셀의 6x12 어레이 후측에 부착/적층하기 위해 사용될 연속적인 백플레인층 또는 시트(예를 들면, 약 50 내지 100 마이크론 두께 범위의 아라미드 섬유/수지 프리프레그 시트)는 약 942 mm x 1884 mm의 최소 치수를 가져야 한다(예를 들면, 시트는 6x12=72 아이셀 모노리식 모듈 실시예에서 약 1 m x 1.9 m 백플레인 시트 치수인, 모노리식 모듈의 측 마진에서 백플레인 확장을 허용하기 위해 다소 확대될 수 있다. 제2 패터닝된 금속층 M2를 사용한 공유된 연속 백플레인층 상에 복수의 아이셀의 모노리식 상호 작용은, 전체의 태양 전지 및 PV 모듈 제조 비용을 줄일 뿐 아니라 (땜납 탭, 스트링 제거로 인한)필드 조작 중 PV 모듈의 신뢰성을 개선한다.
본 발명의 실시형태는, 도 5a의 대표적인 공정 흐름, 또한 많은 태양 전지 디자인(상기 기재됨) 및 태양 전지 제작 공정 흐름을 개략적으로 나타낸 이러한 형태의 공정 흐름을 사용해서 태양 전지에 적용될 수 있고, 이는, 스타팅 단결정 웨이퍼(예를 들면, 크조크랄스키 또는 CZ, 플로트 존 또는 FZ) 또는 다결정 웨이퍼(리본 풀링 공정에 의해 형성하거나 캐스트 결정 브릭에 의함)로부터 또는 에피택셜 성장 또는 그 외의 기판 제작 방법에 의해 제작된 태양 전지를 포함하지만, 이들로 한정되지 않는다. 또한, 아이셀 실시형태는 상기 기재된 실리콘 이외에 반도체 재료에 적용될 수 있고, 이는 갈륨 비소, 게르마늄, 갈륨 질화물, 그 외의 화합물 반도체 또는 이들의 조합을 포함하지만, 이들로 한정되지 않는다.
도 5b는 스타팅 졀정질(단결정 또는 다결정) 실리콘 웨이퍼를 사용하는 높은 레벨 태양 전지 및 모듈 제작 공정 흐름 실시형태이다. 도 5b는 2개의 금속화 층: M1 및 M2를 사용해서 백플레인-부착 후측-접촉/후측-접합(IBC) 아이셀의 제작을 위해 높은 레벨 아이셀 공정 흐름을 도시한다. 제1 패터닝된 전지 금속화 층 또는 레벨 M1은 기본적으로, 부분적으로 가공된 아이셀(또는 상기 기재된 모노리식 모듈을 제작하는 경우 복수의 부분적으로 가공된 아이셀에 부착된 큰 연속 백플레인)에 백플레인 적층 전에 복수의 전단 전지 제작 공정 중에서 최후 공정 단계로서 형성된다. 도 5b의 상부 4 박스에 개략적으로 도시된 전단 전지 제작 공정은 기본적으로 패터닝된 M1층을 통해 후측-접촉/후측-접합 태양 전지 후측 구조체를 형성한다. 패터닝된 M1은 아이셀(미니 전지)에 순응하도록 디자인되고 도 5a에 개략적으로 도시된 에피택셜 실리콘 아이셀 공정 흐름에 기재된 바와 같은 미세 피치 맞물려진 금속화 패턴을 포함한다. 도 5b에, 상부로부터 5번째 박스는 부분적으로 처리된 아이셀 후측(또는 모노리식 모듈을 제조하는 경우 부분적으로 처리된 복수의 아이셀의 후측)에 백플레인층 또는 시트의 부착 또는 적층을 포함하고, 이러한 공정 단계는 기본적으로 (에피택셜 실리콘 리프트 오프 공정의 경우)도 5a에 툴 12에 의해 수행된 것과 동일하다. 도 5b에서, 상부 6번째 및 7번째 박스는, 남은 전측 (필요한 경우 박막 실리콘 흡수층을 형성하기 위해 선택적 실리콘 웨이퍼 박막화, 트렌치 구획, 텍스처링, 텍스처링 후의 세정, 패시베이션 및 ARC), 또한 비아홀 및 제2 패터닝된 금속화 층 또는 레벨 M2을 형성하기 위해, 후단 또는 포스트 백플레인-부착(또는 포스트 적층으로 칭함) 전지 제작 공정을 개략적으로 나타낸다. 도 5b의 6 및 7 번째 박스에 개략적으로 나타낸 "포스트 적층" 공정(또는 백플레인-부착 후 수행되는 후단 전지 제작 공정)은, 도 5a에 도시된 에피택셜 실리콘 리프트 오프 공정 흐름에 대한 툴 13 내지 18에 의해 수행되는 공정에 상응한다. 도 5b의 하부 박스는 얻어진 아이셀을 유연한 경량 PV 모듈 또는 단단한 유리 커버의 PV 모듈로 형성한 최종 조립을 기재한다. 공정 흐름은, (에피택셜 실리콘 리프트 오프 공정 흐름에 대해 상기 기재된 바와 같이)패터닝된 M2에 의해 복수의 아이셀 모노리식 상호연결을 포함하는 모노리식 모듈을 형성하는 경우, 도 5b의 하부 박스에 개략적으로 도시된 남은 PV모듈 제작 공정이 단순화 될 수 있는데, 이는 전지 사이의 상호연결을 위한 패터닝된 M2 금속화 및 큰 연속 백플레인을 공유하는 복수의 상호연결 아이셀이 이미 전기적으로 상호연결되어 있어 태양 전지를 서로 태빙, 스트링잉, 및/또는 솔더링 할 필요가 없기 때문이다. 얻어진 모노리식 모듈은 (예를 들면, 단단한/무거운 유리 커버 시트 대신에 전측 상에 ETFE 또는 PFE와 같은 유연한 박막 플루오로중합체 커버 시트를 사용하는) 유연한 경량 PV 모듈 또는 단단한 유리로 커버된 PV 모듈로 적층될 수 있다.
도 5c는 도 5a의 공정 흐름에 비해 에피택셜 실리콘 및 다공성 실리콘 리프트 오프 처리를 사용해서 추가의 높은 레벨 태양 전지(아이셀) 및 모듈 제작 공정 흐름 실시형태를 도시한다. 도 5c는 2개의 금속화 층:M1 및 M2를 사용하는 백플레인-부착 후측-접촉/후측-접합(IBC)전지의 제작에 대한 높은 레벨의 아이셀 공정 흐름을 도시한다. 제1 패터닝된 전지 금속화 층 또는 레벨 M1은 기본적으로, 태양 전지 흡수체로서 에피택셜 실리콘을 사용하고, 부분적으로 처리된 아이셀(또는 상기 기재된 모노리식 모듈을 제작하는 경우 부분적으로 처리된 아이셀의 리프트 오프 분리 후 부분적으로 처리된 복수의 에피택셜 아이셀에 부착된 큰 연속적인 백플레인)에 백플레인 적층 전에 복수의 전단 전지 제작 공정 중에서 최후 공정 단계로서 형성된다. 도 5c의 상부 4 박스에 개략적으로 도시된 전단 전지 제작 공정은 기본적으로 패터닝된 M1층을 통해 후측-접촉/후측-접합 태양 전지 후측 구조체를 형성한다. 패터닝된 M1은 아이셀(미니 전지)에 순응하도록 디자인되고 도 5a에 개략적으로 도시된 에피택셜 실리콘 아이셀 공정 흐름에 기재된 바와 같은 미세 피치 맞물려진 금속화 패턴을 포함한다. 도 5c에, 상부로부터 5번째 박스는 부분적으로 처리된 아이셀 후측(또는 모노리식 모듈을 제조하는 경우 부분적으로 처리되고 분리된 복수의 아이셀의 후측에 부착된 큰 연속 백플레인 시트를 사용해서)에 백플레인층 또는 시트의 부착 또는 적층을 포함하고, 이러한 공정 단계는, 기본적으로 에피택셜 실리콘 리프트 오프 공정의 경우, 도 5a의 툴 12에 의해 수행된 것과 동일하다. 도 5c에서, 상부 6번째 및 7번째 박스는, 남은 전측 (아이셀 트렌치 구획, 텍스처링, 텍스처링 후의 세정, 패시베이션 및 ARC), 또한 비아홀 및 제2 패터닝된 금속화 층 또는 레벨 M2을 완료하기 위해, 후단 또는 포스트 백플레인-부착(또는 포스트 적층으로 칭함) 전지 제작 공정을 개략적으로 나타낸다. 도 5c의 6 및 7 번째 박스에 개략적으로 나타낸 "포스트 적층" 공정(또는 백플레인-부착 후 수행되는 후단 전지 제작 공정)은 도 5a에 도시된 에피택셜 실리콘 리프트 오프 공정 흐름에 대한 툴 13 내지 18에 의해 수행되는 공정에 상응한다. 도 5c의 하부 박스는 얻어진 아이셀을 유연한 경량 PV 모듈 또는 단단한 유리 커버의 PV 모듈로 형성한 최종 조립을 기재한다. 공정 흐름은, (에피택셜 실리콘 리프트 오프 공정 흐름에 대해 상기 기재된 바와 같이)패터닝된 M2에 의해 모노리식 상호연결된 복수의 아이셀을 포함하는 모노리식 모듈을 형성하는 경우, 도 5c의 하부 박스에 개략적으로 도시된 남은 PV모듈 제작 공정이 단순화 될 수 있는데, 이는 전지 사이의 상호연결을 위한 패터닝된 M2 금속화 및 큰 연속 백플레인을 공유하는 상호연결된 복수의 아이셀이 이미 전기적으로 상호연결되어 있어 태양 전지를 서로 태빙, 스트링잉 및/또는 솔더링 할 필요가 없기 때문이다. 얻어진 모노리식 모듈은 (예를 들면, 단단한/무거운 유리 커버 시트 대신에 전측 상에 ETFE 또는 PFE와 같은 유연한 박막 플루오로중합체 커버 시트를 사용하는)유연한 경량 PV 모듈 또는 단단한 유리로 커버된 PV 모듈로 적층될 수 있다.
도 5d는 맞물려진 후측-접촉(IBC) 태양 전지 실시형태의 태양 전지 제작 단계 후 아이셀에 복수의 섬 중에서 미니 전지 또는 섬의 확장 및 선택적 개략도를 도시하는 높은 레벨의 단면 장치도이다. 상세한 도핑된 에미터 및 베이스 영역, 선택적 전면 필드(FSF) 및/또는 선택적 후면 필드(BSF) 영역, M1 금속화의 접촉 및 패터닝된 M1을 전기 절연 연속 백플레인층을 통해 패터닝된 M2에 연결하는 전도성 비아 플러그가 도시되지 않는다.
도 5e는 맞물려진 후측-접촉 (IBC) 태양 전지 실시형태의 태양 전지 제작 단계 후 아이셀 내의 복수섬 중에서 미니 전지 또는 섬의 확대도를 도시하는 상세한 단면도이다. 이러한 단면도는, 개시된 대상에 따라 사용될 수 있는 상세한 전지 구조에 설명 실시형태로서 단면도가 제공된다.
실제로, 주요 초기 연속 반도체 기판을 (에피택셜 성장 결정 층으로부터 또는 스타팅 결정질 반도체 웨이퍼로부터) 기판층의 두께를 통해 연속 지지 백플레인층 상에 복수의 미니 전지(또는 섬 또는 하위 전지 또는 타일)로 구획한 분리 트렌치는, 평균 트렌치 폭을 갖고, 수십 마이크론일 수 있다 (또는 약 10 마이크론 내지 약 100 마이크론). 상기 기재된 바와 같이, 백플레인-부착 반도체층을 복수의 미니 전지(또는 아이셀 또는 하위전지 또는 타일)로 구획하는 트렌치 분리 영역은, 펄스 레이저 제거/스크라이빙 또는 또 다른 방법을 사용하고, 예를 들면, 기계적 다이싱/스크라이빙 또는 초음파 다이싱/스크라이빙 또는 워터 제트 다이싱/스크라이빙 또는 추가의 방법에 의해 형성될 수 있다("스크라이빙, 다이싱, 커팅 및 제거"는, 아이셀 구획 또는 분리 트렌치 형성 공정을 기재하는 경우에 상호 교환되어 사용되고; 또한 구획 트렌치 또는 분리 트렌치는, 구획 트렌치 형성 공정 전에 부분적으로 가공된 반도체 기판에 부착된 연속 백플레인층 또는 시트에 의해 지지되고, 부착되는 복수의 섬 또는 미니 전지를 형성하기 위해 반도체층 두께를 통해 형성되는 트렌치 패턴으로 칭하는 경우에 문헌에서 상호 교환해서 사용된다). 적합한 트렌치 구획 또는 분리 형성 공정, 예를 들면, 펄스 레이저 스크라이빙 또는 커팅 공정은 선택적으로 반도체층을 통해 커팅되고, 실질적으로 백플레인 재료를 제거하지 않고 반도체층의 전체 두께를 통해 기본적으로 커팅된 후 백플레인층 또는 시트 상에 효과적으로 정지한다(따라서, 연속 백플레인 시트의 완전성을 유지하기 위해 백플레인층의 무시할 수 있는 또는 비교적 작은 트렌치). 예를 들면, 구획 트렌치 형성 공정, 예를 들면, 펄스 나노초 제거 스크라이빙 공정은, 소망의 트렌치 패턴에 기초해서 반도체층 두께를 통해 절단함으로써 소망의 구획 트렌치 패턴을 형성하기 위해 수행될 수 있고, 백플레인 시트 재료 제거를 0과 백플레인층 두께 분획 미만 사이의 비교적 작은 범위로 제한하고(예를 들면, 백플레인층 두께의 0과 약 20% 미만 사이로 제한된 백플레인 재료 트렌칭 깊이), 이는, 모노리식 아이셀(또는 공유된 백플레인 시트에 부착된 복수의 아이셀을 사용해서 모노리식 모듈을 제작하는 경우 모노리식 모듈)의 전체 기계적, 물리적 및 전기적 완전성을 보장할 것이다.
본원에 기재된 방법 및 구조체는 마스터 모노리식 전지(아이셀)을 제공하고, 이는 트렌치 구획 또는 트렌치 분리 섬(또한 타일, 포장 재료, 하위 전지 또는 미니 전지로 칭함)을 포함한다. 일반적인 마스터 모노리식 전지(아이셀) 형상은 정사각형이지만, 마스터 전지(아이셀)은 예를 들면, 완전 정사각형, 유사 정사각형, 직사각형, 유사-직사각형, 평행사변형, 육각형, 삼각형 및 다각형, 원형, 타원, 또는 이들의 조합과 같은 임의의 소망의 형상 및 치수를 갖도록 선택될 수 있다. 결정질 실리콘 태양 전지 및 모듈에 사용되는 대부분의 일반적인 형상은 완전 정사각형 및 유사 정사각형 태양 전지이다. 또한, 트렌치 구획 섬은 다양한 및 개별 상이한 형상 및 크기(면적 및 변/대각선 치수)로 형성될 수 있고, 또는 균일한 크기로 형성될 수 있다(즉, 균일한 크기로 형성되는 섬은 서로 동일한 형상 및 면적을 갖는다). 태양 전지를 구성하는 섬의 형상 및 크기를 결정하는 하나의 고려사항은, 반도체 흡수층을 포함하는 얻어진 태양 전지 및 태양 전지 금속화 구조체에서 균열 생성 또는 균열 전파를 줄이거나 없애면서, 바람직한 백플레인-부착 태양 전지 유연성 또는 굽힘 및 유순성(유연한 백플레인 시트, 예를 들면, 프리프레그 시트를 사용하는 경우)을 갖는 것이다. 일부 예에서, 전지 가공 중 및 후, 모듈 적층 중 및 얻어진 PV 모듈의 필드 조작 중 태양 전지 에지는 균열 형성 및 전파에 민감할 수 있기 때문에, 마스터 전지(아이셀) 중앙 영역(또는 아이셀 에지로부터 먼 영역) 근방에 비교적 큰 섬(예를 들면, 정사각형) 및 마스터 전지(아이셀) 에지 근방에 비교적 작은 섬(예를 들면, 작은 삼각형 또는 정사각형 섬)을 위치시키는 것이 바람직할 수 있다. 다른 예에서, 섬의 전기적 연결 디자인에 따라, 섬(또는 전기적 병렬 배열로 연결된 하위 그룹)은 균일한 조사하에서 균일한 전류를 생성하기 위해 균일한 형상을 가질 수 있다. 중요하게, 섬 형상 및/또는 크기의 개수는, 소망의 아이셀 전압 및 전류 스케일 팩터를 제조하기 위해 섬 사이의 전기적 상호연결 디자인 및 마스터 전지(아이셀)유연성/굽힘성과 같은 그 외의 고려사항에 따라 사용될 수 있다.
공유된 연속 백플레인에 부착된 정사각형 또는 직사각형 섬의 어레이를 갖는 정사각형 또는 직사각형 마스터 전지(아이셀)에 대해, 섬은 N x N 어레이일 수 있고, N은 2 이상의 정수이고(예를 들면, N x N은 4 이상이거나, 즉 아이셀 내에 적어도 4개 섬이 있다). 일반적으로, 아이셀은 2개의 섬 또는 하위 전지(예를 들면, 2개 하위 전지 또는 섬을 갖는 정사각형 아이셀은 2개의 삼각형 섬을 가질 수 있다)을 가질 수 있다. N x N 섬을 갖는 아이셀 구조는, 완전 정사각형 및 유사 정사각형 태양 전지와의 우수한 상용성뿐 아니라 아이셀 가공 및 상호연결 디자인 점에서 단순한 구조를 갖는 이점이 있다. 또한, 섬은 NxM 어레일 수 있고, N 및 M은 둘 다 정수(예를 들면, NxM은 2 이상이고, 즉 적어도 2개의 섬이다). 유연한 연속(또는 연속) 백플레인을 사용하면, 아이셀 유연성, 굽힘 또는 유순의 정도는, N x N 또는 NxM의 큰 값에 대해 및/또는 전지 에지 영역에 가까운 비교적 작은 크기의 섬을 사용해서 증가될 수 있다. 예를 들면, 156 mm x 156 mm 정사각형 또는 유사 정사각형 아이셀에 대해, 4 x 4 = 16 섬(예를 들면, 균일한 면적의 섬)을 갖는 아이셀은, 3 x 3 = 9 섬(예를 들면, 균일한 면적의 섬)을 갖는 아이셀보다 유연하거나 굽혀질 것이다. 개선된 아이셀의 유연성/굽힘은 바람직하게 유연한, 경량 PV 모듈에 기인한다. 임의의 형상의 섬의 개수는, 소망의 마스터 전지의 유연성, 굽힘, 또는 유순에 따라 증가하거나 감소할 수 있지만, 구획 트렌치 및 상응하는 증가된 전지 에지 면적(섬 또는 미니 전지의 전체 트렌치 측벽 면적)을 형성하기 위한 반도체 재료의 제거는, 예를 들면, 마스터 전지(아이셀) 면적의 약 2% 이하, 일부 경우에 아이셀 영역의 1% 미만으로 제한되어야 한다.
일부 예에서, 섬(타일, 미니 전지)을 예를 들면, 특정한 형상의 미니 전지, 예를 들면, 삼각형 아이셀(미니 전지)로 형성함으로써 전지 유순성을 증가시키는 것이 바람직할 수 있다. 예를 들면, 정사각형 또는 직사각형 마스터 전지(아이셀)에 대해 다양한 굽힘 방향(예를 들면, X,Y, 및 대각 축)으로 전지 유연성 또는 유순성을 증가시키기 위해, 섬은 삼각형 또는 정사각형(및/또는 직사각형) 및 삼각형의 조합의 어레이일 수 있다(일부 실시형태에서, 마스터 전지 중심 영역 근방의 정사각형 섬 및 전지 에지 영역 근방에 삼각형 섬). 중요하게 마스터 전지(아이셀) 내의 섬 형상 및 배열의 다양한 조합은 개시된 대상과 함께 형성될 수 있다.
도 6a 및 6b는, 균일한 정사각형 미니 전지(즉, 기본적으로 동일한 면적을 갖는 아이셀 또는 미니 전지)의 어레이를 나타내는 백플레인-부착 태양 전지(아이셀) 실시형태의 도면이다. 도 6a는, N x N =3 x 3 = 9 섬(또는 하위 전지, 미니 전지, 타일)에 대해 균일한 크기(동일한 크기) 정사각형 섬과 함께 (정사각형 섬 및 정사각형 아이셀에 대해 도시된) 아이셀 패턴의 대표적인 개략 평면도(전측 또는 태양측)이다. 이러한 개략적인 도면은 트렌치 분리 영역에 의해 구획된 복수의 섬(3 x 3 = 9 섬으로 도시됨)을 도시한다. 도 6b는, N x N = 5 x 5 = 25 섬(또는 하위 전지, 미니 전지, 타일)에 대해 균일한 크기(동일한 크기) 정사각형 섬과 함께 (정사각형 섬 및 정사각형 아이셀에 대해 도시된) 아이셀 패턴의 대표적인 개략 평면도(전측 또는 태양측)이다. 개략적인 도면은 트렌치 분리 영역에 의해 구획된 복수의 섬(5 x 5 = 25 섬)을 도시한다.
도 6a는 전지 주변 경계 또는 에지 영역(32)에 의해 정의되고, 변 길이 L을 갖는, 3 x 3 균일한 섬(타일) 마스터 태양 전지 또는 아이셀(30)의 개략적인 상면 또는 평면도로, 동일한 기존의 연속 기판으로부터 형성되고, 마스터 전지 후측 상에 연속적인(연속) 백플레인에 부착된 I11 내지 I33으로서 식별되는 9개의 균일한 정사각형 섬을 포함한다(백플레인 및 태양전지 후측은 도시되지 않음). 각각의 섬 또는 하위 전지 또는 미니 전지 또는 타일은 트렌치 분리 또는 섬 구획 보더(34)로 도시된 내부 섬 주변 경계에 의해 정의된다(예를 들면, 분리 트렌치는 마스터 전지 반도체 기판 두께를 통해 절단되고 실질적으로 섬의 변 치수보다 작은 트렌치를 갖고, 트렌치 폭은 수백 마이크론 이하이고 종종 약 100㎛ 이하, 예를 들면, 수 마이크로미터 내지 약 100 ㎛). 주요 전지(또는 전지) 주변 경계 또는 에지 영역(32)은 전주부 길이 4L이지만, 모든 섬의 주변 치수를 포함하는 전체 아이셀 에지 경계 길이는 전지 주변 경계(32)(또한 전지 외주로 칭함) 및 트렌치 분리 보더(34)를 포함한다. 따라서, 정사각형 섬 실시형태에서 N x N 섬 또는 미니 전지를 포함하는 아이셀에 대해, 전체 아이셀 에지 길이는 N x 전지 외주이다. 3 x 3 = 9 섬을 (N=3)을 갖는 아이셀을 도시하는 도 6a의 대표적인 예에서, 전체 전지 에지 길이는 3 x 전지 외주 4L = 12L이다(따라서, 이러한 아이셀은 도 1에 도시된 표준 종래기술 전지의 것보다 3배 큰 주변 치수를 갖는다). 156 mm x 156mm을 갖는 정사각형 마스터 전지 또는 아이셀에 대해, 정사각형 섬의 변 치수는 대략 52 mm x 52mm이고 각각의 섬 또는 하위 전지는 면적이 섬당 27.04cm2이다.
도 6b는 전지 주변 경계 또는 에지 영역(42)에 의해 정의되고, 변 길이 L을 갖는, 5 x 5 균일한 섬(타일) 마스터 태양 전지 또는 아이셀(40)의 개략적인 상면 또는 평면도로, 동일한 기존의 연속 기판으로부터 형성되고, 마스터 전지 후측(백플레인 및 태양 전지 후측은 도시되지 않음) 상에 연속적인(연속) 백플레인에 부착된 I11 내지 I55으로서 식별되는 25개의 균일한 정사각형 섬을 포함한다. 각각의 섬 또는 하위 전지 또는 미니 전지 또는 타일은 트렌치 분리 또는 섬 구획 보더(44)로 도시된 내부 섬 주변 경계로 정의된다(예를 들면, 분리 트렌치는 마스터 전지 반도체 기판 두께에 의해 절단되고 트렌치 폭은 실질적으로 섬의 변 치수보다 작고, 수백 마이크론 이하 및 종종 약 100 ㎛ 이하 - 예를 들면, 수 마이크론 내지 약 100㎛). 주요 전지(또는 아이셀) 주변 경계 또는 에지 영역(42)은 전주부 길이 4L이지만, 모든 섬의 주변 치수를 포함하는 전체 아이셀 에지 경계 길이는 전지 주변 경계(42)(또한 전지 외주로 칭함) 및 트렌치 분리 보더(44)를 포함한다. 따라서, 정사각형 섬 실시형태에서 N x N 섬 또는 미니 전지를 포함하는 아이셀에 대해, 전체 아이셀 에지 길이는 Nx전지 외주이다. 5 x 5 = 25 섬을 (N=5)을 갖는 아이셀을 도시하는 도 6b의 대표적인 예에서, 전체 전지 에지 길이는 5x 전지 외주 4L=20L 이다(따라서, 이러한 아이셀은 도 1에 도시된 표준 종래기술 전지의 것보다 5배 초과하는 주변 치수를 갖는다). 156 mm x 156mm을 갖는 정사각형 마스터 전지 또는 아이셀에 대해, 정사각형 섬의 변 치수는 대략 31.2 mm x 31.2mm이고 각각의 섬 또는 하위 전지는 면적이 섬당 9.73cm2이다. 다른 고려 사항과 밸런스를 이루는 일부 예에서, 전체 아이셀 에지 길이 및 측벽 영역을 제한하기 위해 전체 전지 에지 길이(아이셀 내에 모든 섬의 측벽 에지의 누적 길이)를 24 L(예를 들면, 6x6 어레이)로 유지하는 것이 바람직할 수 있다.
도 7a 및 7e는, 삼각형 섬 또는 미니 전지를 갖는 태양 전지 실시형태(아이셀)의 대표적인 평면도이다. 도 7a는 K=2 x 4 = 8 삼각형 섬(아이셀의 정사각형 쿼드런트당 한 쌍의 삼각형 섬)을 갖는 균일한 크기(동일한 크기) 삼각형 섬(또는 하위 전지, 미니 전지, 타일)과 함께 (삼각형 섬 및 정사각형 아이셀에 대해 도시된) 아이셀 패턴의 대표적인 개략 평면도(전측 또는 태양측)이다. 이러한 개략도는 트렌치 분리 영역에 의해 구획된 복수의 섬을 도시한다(K = 2 x 4 = 8 섬으로 도시됨). 도 7b는 K = 2 x 4 = 8 삼각형 섬(아이셀의 정사각형 쿼드런트당 한 쌍의 삼각형 섬)을 갖는 균일한 크기(동일한 크기) 삼각형 섬(또는 하위 전지, 미니 전지, 타일)과 함께 (삼각형 섬 및 정사각형 아이셀에 대해 도시된) 아이셀 패턴의 대표적인 개략 평면도(전측 또는 태양측)이다. 이러한 개략도는 트렌치 분리 영역에 의해 구획된 복수의 섬을 도시한다(K = 2 x 4 = 8섬으로 도시됨). 도 7b의 아이셀에 대한 트렌치 분리 패턴은 도 7a의 것과 약간 상이하다. 도 7c는 K = 4 x 4 = 16 삼각형 섬(아이셀의 정사각형 쿼드런트당 4개의 삼각형 섬)을 갖는 균일한 크기(동일한 크기) 삼각형 섬(또는 하위 전지, 미니 전지, 타일)과 함께 (삼각형 섬 및 정사각형 아이셀에 대해 도시된) 아이셀 패턴의 대표적인 개략 평면도(전측 또는 태양측)이다. 이러한 개략도는 트렌치 분리 영역에 의해 구획된 복수의 섬을 도시한다(K = 4 x 4 = 16섬으로 도시됨). 본 실시형태에서 삼각형 섬(미니 전지)의 수는 도 7a 및 7b의 아이셀 실시형태에서 삼각형 섬(미니 전지)의 수의 2배이다. 도 7d는 K = 4 x 3 x 3 = 36 삼각형 섬(아이셀의 정사각형 쿼드런트당 4개의 삼각형 섬)을 갖는 균일한 크기(동일한 크기) 삼각형 섬(또는 하위 전지, 미니 전지, 타일)과 함께 (삼각형 섬 및 정사각형 아이셀에 대해 도시된) 아이셀 패턴의 대표적인 개략 평면도(전측 또는 태양측)이다. 이러한 개략도는 트렌치 분리 영역에 의해 구획된 복수의 섬을 도시한다(K = 4 x 3 x 3 = 36섬으로 도시됨). 본 실시형태에서 삼각형 섬(미니 전지)의 수는 도 7a 및 7b의 아이셀 실시형태에서 삼각형 섬(미니 전지)의 수의 4.5배이다.
도 7e는 K = 2 x 4 x 4 = 32 삼각형 섬(아이셀의 정사각형 쿼드런트당 8개의 삼각형 섬)을 갖는 균일한 크기(동일한 크기) 삼각형 섬(또는 하위 전지, 미니 전지, 타일)과 함께 (삼각형 섬 및 정사각형 아이셀에 대해 도시된) 아이셀 패턴의 대표적인 개략 평면도(전측 또는 태양측)이다. 이러한 개략도는 트렌치 분리 영역에 의해 구획된 복수의 섬을 도시한다(K = 2 x 4 x 4 = 32 섬으로 도시됨). 본 실시형태에서 삼각형 섬(미니 전지)의 수는 도 7a 및 7b의 아이셀 실시형태에서 삼각형 섬(미니 전지)의 수의 4배이다.
도 7a는 전지 주변 경계(52)에 의해 정의되고, 변 길이 L을 갖는, 섬 마스터 태양 전지 또는 아이셀(50)의 균일한 삼각형 섬의 상면도로, 8개의 균일한(동일한 면적) 삼각형 형상의 섬 I1 내지 I8을 포함한다. 각각의 섬 또는 하위 전지 또는 미니 전지 또는 타일은 트렌치 분리 또는 섬 구획 보더(54)로 도시된 내부 섬 주변 경계로 정의된다(예를 들면, 분리 트렌치는 마스터 전지 반도체 기판 두께에 의해 절단되고 트렌치 폭은 실질적으로 섬의 변 치수보다 작고, 수백 마이크론 이하 및 종종 약 100 ㎛ 이하 - 예를 들면, 수 마이크론 내지 약 100㎛ 이하). 주요 전지(또는 아이셀) 주변 경계 또는 에지 영역(52)은 전주부 길이 4L이지만, 모든 섬의 주변 치수를 포함하는 전체 아이셀 에지 경계 길이는 전지 주변 경계(52)(또한 전지 외주로 칭함) 및 트렌치 분리 보더(54)를 포함한다. K = 2 x 4 = 8 삼각형 섬을 갖는 아이셀을 도시하는 도 7a의 대표적인 실시예에서(K = 8), 전체 전지 에지 길이는 3.4142 x 전지 외주 4L = 13.567 L (따라서, 아이셀은 주변치수로서 도 1에 도시된 표준 종래 기술의 전지의 것보다 3.4142 배 크다). 156 mm x 156mm을 갖는 정사각형 마스터 전지 또는 아이셀에 대해, 삼각형 섬의 변 치수는 (삼각형의 2개의 동일한 직각 변에 대해)대략 78 mm x 78mm이고 각각의 섬 또는 하위 전지는 면적이 섬당 30.42cm2이다.
도 7b는 전지 주변 경계(62)에 의해 정의되고, 변 길이 L을 갖는, 섬 마스터 태양 전지 또는 아이셀(60)의 균일한 삼각형 섬의 상면도로, 도 7a의 삼각형 섬 또는 미니 전지 패턴에 비해, 8개의 균일한(동일한 면적) 삼각형 형상의 섬 I1 내지 I8을 포함한다. 각각의 섬 또는 하위 전지 또는 미니 전지 또는 타일은 트렌치 분리 또는 섬 구획 보더(64)로 도시된 내부 섬 주변 경계로 정의된다(예를 들면, 분리 트렌치는 마스터 전지 반도체 기판 두께에 의해 절단되고 트렌치 폭은 실질적으로 섬의 변 치수보다 작고, 수백 마이크론 이하 및 일부 경우 약 100 ㎛ 이하 - 예를 들면, 수 마이크론 내지 약 100㎛). 주요 전지(또는 아이셀) 주변 경계 또는 에지 영역(62)은 전주부 길이 4L이지만, 모든 섬의 주변 치수를 포함하는 전체 아이셀 에지 경계 길이는 전지 주변 경계(62)(또한 전지 외주로 칭함) 및 트렌치 분리 보더(64)를 포함한다. K = 2 x 4 = 8 삼각형 섬을 갖는 아이셀을 도시하는 도 7b의 대표적인 실시예에서(K=8), 전체 전지 에지 길이는 3.4142 x 전지 외주 4L = 13.567 L (따라서, 아이셀은 주변치수로서 도 1에 도시된 표준 종래 기술의 전지의 것보다 3.4142 배 크다). 156 mm x 156 mm을 갖는 정사각형 마스터 전지 또는 아이셀에 대해, 삼각형 섬의 변 치수는 대략 78 mm x 78 mm(삼각형의 2개의 동일한 직각 변에 대해)이고 각각의 섬 또는 하위 전지는 면적이 섬당 30.42 cm2이다.
도 7c는 전지 주변 경계(72)에 의해 정의되고, 변 길이 L을 갖는, 섬 마스터 태양 전지 또는 아이셀(70)의 균일한 삼각형 섬의 상면도로, 16개의 균일한(동일한 면적) 삼각형 형상의 섬 I1 내지 I16을 포함한다. 각각의 섬 또는 하위 전지 또는 미니 전지 또는 타일은 트렌치 분리 또는 섬 구획 보더(74)로 도시된 내부 섬 주변 경계로 정의된다(예를 들면, 분리 트렌치는 마스터 전지 반도체 기판 두께를 통해 절단되고 트렌치 폭은 실질적으로 섬의 변 치수보다 작고, 수백 마이크론 이하 및 일부 경우 약 100 ㎛ 이하 - 예를 들면, 수 마이크론 내지 약 100㎛). 주요 전지(또는 아이셀) 주변 경계 또는 에지 영역(72)은 전주부 길이 4L이지만, 모든 섬의 주변 치수를 포함하는 전체 아이셀 에지 경계 길이는 전지 주변 경계(72)(또한 전지 외주로 칭함) 및 트렌치 분리 보더(74)를 포함한다. K = 4 x 2 x 2 = 16 삼각형 섬을 갖는 아이셀을 도시하는 도 7c의 대표적인 실시예에서(K = 16), 전체 전지 에지 길이는 4.8284 x 전지 외주 4L = 19.313 L (따라서, 아이셀은 주변치수로서 도 1에 도시된 표준 종래 기술의 전지의 것보다 4.8284 배 크다). 156 mm x 156 mm을 갖는 정사각형 마스터 전지 또는 아이셀에 대해, 본 실시형태에서 각각 삼각형 섬 또는 하위 전지는 면적이 섬당 15.21 cm2이다.
도 7d는 전지 주변 경계(82)에 의해 정의되고, 변 길이 L을 갖는, 섬 마스터 태양 전지 또는 아이셀(80)의 균일한 삼각형 섬의 상면도로, 16개의 균일한(동일한 면적) 삼각형 형상의 섬 I1 내지 I36을 포함한다. 각각의 삼각형 섬 또는 하위 전지 또는 미니 전지 또는 타일은 트렌치 분리 또는 섬 구획 보더(84)로 도시된 내부 섬 주변 경계로 정의된다(예를 들면, 분리 트렌치는 마스터 전지 반도체 기판 두께에 의해 절단되고 트렌치 폭은 실질적으로 섬의 변 치수보다 작고, 수백 마이크론 이하 및 종종 약 100 ㎛ 이하 - 예를 들면, 수 마이크론 내지 약 100 ㎛). 주요 전지(또는 아이셀) 주변 경계 또는 에지 영역(82)은 전주부 길이 4L이지만, 모든 섬의 주변 치수를 포함하는 전체 아이셀 에지 경계 길이는 전지 주변 경계(82)(또한 전지 외주로 칭함) 및 트렌치 분리 보더(84)를 포함한다. K = 4 x 3 x 3 =36 삼각형 섬을 갖는 아이셀을 도시하는 도 7d의 대표적인 실시예에서(K=36), 전체 전지 에지 길이는 7.2346 x 전지 외주 4L = 28.970 L (따라서, 아이셀은 주변치수로서 도 1에 도시된 표준 종래 기술의 전지의 것보다 7.2426 배 크다). 156 mm x 156 mm을 갖는 정사각형 마스터 전지 또는 아이셀에 대해, 본 실시형태에서 각각 삼각형 섬 또는 하위 전지는 면적이 섬당 6.76cm2이다.
도 7e는 전지 주변 경계(92)에 의해 정의되고, 변 길이 L을 갖는, 섬 마스터 태양 전지 또는 아이셀(90)의 균일한 삼각형 섬의 상면도로, 32개의 균일한(동일한 면적) 삼각형 섬 I1 내지 I32을 포함한다. 각각의 섬 또는 하위 전지 또는 미니 전지 또는 타일은 트렌치 분리 또는 섬 구획 보더(94)로 도시된 내부 섬 주변 경계로 정의된다(예를 들면, 분리 트렌치는 마스터 전지 반도체 기판 두께에 의해 절단되고 트렌치 폭은 실질적으로 섬의 변 치수보다 작고, 수백 마이크론 이하 및 종종 약 100 ㎛ 이하 - 예를 들면, 수 마이크론 내지 약 100 ㎛). 주요 전지(또는 아이셀) 주변 경계 또는 에지 영역(92)은 전주부 길이 4L이지만, 모든 섬의 주변 치수를 포함하는 전체 아이셀 에지 경계 길이는 전지 주변 경계(92)(또한 전지 외주로 칭함) 및 트렌치 분리 보더(94)를 포함한다. K = 2 x 4 x 4 = 32 삼각형 섬을 갖는 아이셀을 도시하는 도 7e의 대표적인 실시예에서(K=32), 전체 전지 에지 길이는 6.8284 x 전지 외주 4L = 27.313 L (따라서, 아이셀은 주변치수로서 도 1에 도시된 표준 종래 기술의 전지의 것보다 6.8284 배 크다). 156 mm x 156 mm을 갖는 정사각형 마스터 전지 또는 아이셀에 대해, 삼각형 섬의 변 치수는 약 39 mm x 39 mm이고(삼각형의 2개의 동일한 직각 변에 대해), 본 실시형태에서 각각 삼각형 섬 또는 하위 전지는 면적이 섬당 7.605 cm2이다.
따라서, 섬 또는 미니 전지의 디자인은 정사각형, 삼각형, 직사각형, 사다리꼴, 다각형, 벌집형 육각형 섬, 또는 그 외의 많은 가능한 형상 및 크기와 같은 다양한 형상을 포함할 수 있다. 아이셀 내의 섬의 형상 및 크기, 또한 개수는 다음의 고려 사항 중 하나 또는 이들의 조합에 대한 최적의 특성을 제공하기 위해 선택될 수 있다: (i) 마스터 전지(아이셀) 내의 전체 균열 제거 또는 감소; (ii) 균열 발생 및/또는 전파 없이 그리고 태양 전지 또는 모듈 성능 (전력 전환 효율) 손실 없이 마스터 전지(아이셀)의 유순 및 유연/굽힘성 향상; (iii) 마스터 전지(아이셀) 전류 감소 및 아이셀 전압 증가(모노리식 아이셀 내에 직렬 연결 또는 하이브리드 병렬-직렬 연결해서 전압 증가 및 전류 감소)에 의해 금속화 두께 및 전도성 요건 감소(따라서, 금속화 재료 소비 및 가공 비용 감소) 및 (iv) 아이셀 상에 및 아이셀을 포함하는 적층된 PV 모듈 내에 분포된 임베딩된 저렴한 전자 부품의 수행을 촉진 및 가능하게 하기 위해, 얻어진 아이셀의 전압 및 전류의 비교적 최적 조합을 제공하는 것으로, 이는 아이셀당 적어도 하나의 바이패스 스위치(예를 들면, pn 접합 다이오드 또는 쇼트키 배리어 다이오드), 최대 전력 지점 트래킹(MPPT) 전력 최적화 장치(각각의 모듈에 임베딩된 적어도 복수의 MPPT 전력 최적화 장치로, 각각의 MPPT 전력 최적화 장치는 적어도 1 내지 복수의 직렬 연결 및/또는 병렬 연결 아이셀에 관련됨), PV 모듈 전력 스위칭(필요에 따라 PV 모듈을 온 또는 오프하기 위해 설치된 PV 어레이 내의 전력 라인 상에 리모트 컨트롤로), 필드 내 PV 모듈 작동 중 모듈 상태(예를 들면, 전력 전달 및 온도)를 포함한다. 예를 들면, 상기 기재된 바와 같이, 일부 적용 및 예에서 그 외의 요건에 따라 고려되는 경우, 얻어진 아이셀 및 유연한 경량 PV 모듈의 유연성/굽힘성을 개선하고/개선하거나 균열 전파를 줄이기 위해 마스터 전지(아이셀) 주변 근방에 작은(예를 들면, 삼각형) 섬을 갖는 것이 바람직할 수 있다.
동일하거나 균일한 크기의 N x N 정사각형 섬 또는 복수의 균일한 크기의 삼각형 섬의 어레이를 갖는 완전한 정사각형 마스터 전지(아이셀)은 직렬로 연결된 섬 또는 섬의 하위 그룹 중에서 광 생성 전류에 매칭하도록 형성될 수 있다. 따라서, 정사각형 마스터 전지(아이셀)은 N x N 균일한(섬 면적의 점에서 동일한 크기) 정사각형 또는 거의 정사각형의 섬(N은 2,3,4, …의 정수) 또는 K 균일한 삼각형 섬(K는 정수, 예를 들면, 4 이상의 정수)을 포함한다.
도 8은 에지 조합 효과(또한 유한 직렬 저항 및 션트 저항, 및 유한 암 전류)를 갖는 종래의 태양 전지의 동일한 회로 모델을 간단하게 도시한 개략 회로도이다. 실제 태양 전지는 기생 직렬 저항 및 션트 저항, 또한 에지 재조합 효과, 및 암 전류를 포함하고, 모두 태양 전지 성능에 악영향을 미친다. 이상적인 태양 전지는 제로 직렬 저항, 무한 션트 저항, 제로 암 전류, 및 무시할만한 또는 제로 에지 재조합 효과를 갖는다. 공지된 종래의 결정질 실리콘 태양 전지에 대해, 전지 활성(태양측) 면적에 대한 결정질 실리콘 웨이퍼 태양 전지 에지 면적의 일반적인 비는 적어도 약 0.50%이다.
본원에 기재된 모노리식 섬 태양 전지(아이셀)의 에지 길이가 증가하면, (반드시 그러한 것은 아니지만) 태양 전지 에지 재조합 효과를 증가시킬 수 있고, 실질적으로 미니 전지(섬) 경계 트렌치의 에지 효과를 줄이기 위해 매우 효과적인 감소 대책이 사용될 수 있다. 태양 전지 에지 재조합 전류는 정상적인 포화 거동 대신에 비선형 션트 및 선형 또는 슈퍼-선형 역전류를 일으킬 수 있다. 따라서, 실질적으로 에지 재조합 효과를 줄이거나 완화하여 Iloss2 를 제거하거나 감소시키는 것이 바람직할 수 있다. 에지 재조합 전류는, 실질적으로 태양 전지 가공 중 및 디자인 내에 실제 및 효과적인 대책을 취함으로써 감소하고/감소하거나 제거될 수 있다.
에지 재조합 전류는, 매우 분포되고/분포되거나 비교적 패시베이팅되지 않은 에지 영역 및 pn 접합과 직접적으로 접촉될 수 있는 에지 영역(즉, 에지 영역과 접촉하는 태양 전지 pn 접합 및 감소 영역)에 기인하는 것이다. 에지 손실은 전지 손상(예를 들면, 상기 기재된 아이셀 트렌치의 형성 후 텍스처링 웨트 에칭 중과 같은 효과적인 공정에 의해 적절하게 제거되지 않으면 잔류하는 에지 측벽 손상), 및 태양 전지 에지 측벽 면적 (아이셀의 경우 주요 전지 주변 측벽 면적 또한 구획 트렌치 측벽 면적)의 불량하거나 불충분한 패시베이팅에 의해 발생하고, 태양 전지 pn 접합이 (아이셀 내의 주요 태양 전지 주변 측벽 및/또는 구획 트렌치 측벽 면적 주위에)태양 전지 에지 면적에 접촉하는 경우 더 악화될 수 있다. 이러한 문제를 줄이기 위해, 섬 분리 트렌치 형성 후 웨트 텍스처링(실리콘 에칭)은 결정질 반도체층 측벽 내에 임의의 잔류 트렌치 손상, 및 태양측/전측 표면 및 섬의 에지 영역의 측벽을 패시베이팅하기 위해 (전측 패시베이션 공정 중)말려 부착된 패시베이션을 제거하고/제거하거나 섬의 에지와 pn 접합 접촉을 제거하면, 실질적으로 태양 전지(아이셀)로부터 에지 재조합 효과가 줄어들거나 없어진다. 다음의 방법을 개별적으로 또는 조합해서 사용될 수 있는 모노리식 섬(타일)태양 전지(아이셀)에서 트렌치 분리 에지 재조합 전류를 줄이거나 제거하기 위한 대책으로는, 1) 좁은 베이스(예를 들면, n형 베이스 및 p+n 에미터 접합을 사용하는 경우 n형 베이스)가 림에 의한 트렌치 분리 에지(및 주요 아이셀 경계 에지)로부터 각각의 섬(또는 미니 전지, 하위 전지 또는 타일)의 에미터 접합(예를 들면, n형 베이스를 사용하는 경우 p+n 에미터 접합)을 분리/중단하는 것으로, 분리는 마스터 전지(아이셀) 크기 및 섬 크기(및 태양 전지 가공 중 형성된 패턴의 해상도)에 따라 1 마이크론 내지 수백 마이크론일 수 있다 ; 2) 웨트 에칭 텍스처링 공정 전에 전지 태양측으로부터 트렌치 분리 영역을 형성하기 위해 레이저 스크라이빙을 사용(웨트 텍스처링 에칭 약품으로 에칭하고 아이셀의 주요 경계 측벽뿐 아니라 섬 또는 미니 전지의 측벽 내에 임의의 트렌칭 유도 잔류 손상을 제거함); 3) (알칼리 텍스처링 에칭 및/또는 산성 텍스처링 에칭을 사용해서 웨트 텍스처링 가공과 함께 수행될 수 있는) 트렌치 구획 에지로부터 임의의 공정 유도(예를 들면, 펄스 레이저 제거 유도 또는 기계적 절단 유도) 손상 실리콘을 제거하기 위한, 결정질 실리콘의 일부(예를 들면, 실리콘의 수 마이크론 내지 약 15 마이크론)를 제거하는 웨트 에칭 텍스처링 수행; 및 4) 아이셀 트렌치 구획 및 웨트 에칭 텍스처링/표면 세정 후 예를 들면, 플라즈마 화학 증착법(PECVD), 및/또는 추가의 적합한 공정, 예를 들면, 원자층 증착(ALD)에 의해 태양 전지(아이셀) 태양측 상에 패시베이션/ARC 공정 수행, 이는 효과적으로 모든 아이셀의 트렌치 측벽 또한 주요 아이셀 주변 경계 측벽을 포함하는 모든 측벽 에지 영역을 덮고 패시베이팅되고, 실질적으로 에지 재조합 손실 효과를 줄이거나 제거하는 것. 이러한 대책은 아이셀 실시형태의 실질적인 이점을 더 향상시킬 것이다.
다음의 예시의 태양 전지 디자인 및 제조 공정은, 다층 금속화 구조체 및 구체적으로 2개의 레벨(또는 2층)의 태양 전지 금속화(즉, 금속화 이중층)을 이용하고, 이는 전기 절연 백플레인층(백플레인층은 태양 전지의 후측에 부착)에 의해 물리적으로 분리된다. 예를 들면, 백플레인-부착(예를 들면, 박막 프리프레그 시트의 적층) 전에, 태양 전지 베이스 및 에미터 접촉 금속화 패턴(제1 패터닝된 금속화 층 또는 M1)은, 예를 들면, 비교적 박막층의 스크린 인쇄 페이스트(예를 들면, 알루미늄 또는 알루미늄-실리콘 합금을 포함하는 페이스트) 또는 플라즈마 스퍼터링 또는 증착(PVD) 알루미늄(또는 알루미늄 실리콘 합금) 재료층(그 다음에 PVD 형성 금속층의 경우 레이저 제거 또는 에첸트 패터닝)를 사용해서 태양 전지 후측 상에 직접 형성된다. 제1 패터닝된 금속화 층(본원에서 M1으로 칭함)은 태양 전지 접촉 금속화 패턴을 정의하고, 이러한 금속화 패턴은, 예를 들면, 맞물려진 후측-접촉(IBC) 전지의 베이스 및 에미터 금속화 영역을 한정하는 미세 피치 맞물려진 후측-접촉(IBC) 도체 핑거를 정의한다. M1층은, 태양 전지 전기 전력(태양 전지의 전류 및 전압)을 인출하고, 태양 전지 전기 전력을, M1 후에 형성된 패터닝된 제2 높은 전도성 태양 전지 금속화 레벨/층(본원에 M2로 칭함)으로 전달한다. 제2 패터닝된 금속화 층 또는 레벨(M2)은 비교적 저렴하고 고 전기 전도성 금속층, 예를 들면, 알루미늄 및/또는 구리(NiV 또는 Ni의 적당한 얇은 캡핑층 또는 추가의 적당한 캡핑 금속과 함께)를 포함할 수 있다.
도 4에 개략적으로 도시된 바와 같이, 부분적으로 가공된 태양 전지 후측에 백플레인의 부착 또는 적층 (후측 패시베이션층의 노출된 영역 및 패터닝된 M1층 상 및 내에 태양 전지 후측의 완전한 부착 또는 적층), 템플레이트로부터 백플레인 지지된 태양 전지의 탈착(에피택셜 실리콘 리프트 오프 가공을 사용해서 행해지는 태양 전지의 경우) 또는 다음의 선택적인 실리콘 기판 박막 에칭(스타팅 결정질 실리콘 웨이퍼를 사용해서 행해지는 태양 전지의 경우), 전측 텍스처링의 종결(예를 들면, 웨트 알칼리 또는 산성 웨트 에칭 텍스처링 공정을 사용) 및 전측 패시베이션 및 ARC 증착 공정, 및 백플레인층을 통한 비아홀의 드릴링 후, 패터닝된 높은 시트 전도성 M2층은 백플레인 상에 형성된다(이는 패터닝된 M2층 또한 패터닝된 M2와 M1 금속화 층 사이의 전기적 연결을 위한 전도성 비아 플러그를 형성). 비아홀 (예를 들면, 각 태양 전지의 백플레인 상에 수백 내지 수천 비아 홀의 범위)은 백플레인 내부로 드릴링(예를 들면, 레이저 드릴링)된다. 이러한 드릴링된 비아홀은 이러한 비아홀에 형성된 전도성 비아 플러그를 통해 패터닝된 M2와 M1층 사이에 다음의 전기적 상호연결을 위해 패터닝된 M1의 소정의 영역 상에 랜딩된다(플러그는 패터닝된 M2 형성 공정의 일부와 동시에 및 일부로서 또는 별도로 형성될 수 있다). 다음에, 패터닝된 높은 전도성 금속화 층 M2은 (예를 들면, 스크린 인쇄, 열 또는 전기 빔 증착, 플라즈마 스퍼터링, 도금, 또는 이들의 조합으로, 알루미늄 및/또는 구리를 포함하는 비교적 저렴한 높은 전도성 M2 재료를 사용해서) 형성될 수 있다. M1 미세 피치 맞물려진 후측-접촉(IBC) 핑거를 갖는 태양 전지 (아이셀)에 대해(예를 들면, 아이셀당 수백 맞물려진 M1 핑거), 패터닝된 M2층은 패터닝된 M1 핑거에 대해 실질적으로 직교 또는 수직이도록 디자인될 수 있고, 즉, 패터닝된 M2 직사각형 또는 테이퍼진(예를 들면, 삼각형 또는 사다리꼴) 핑거는 기본적으로 M1 핑거에 대해 수직이다. M1 핑거에 대한 M2 핑거의 이러한 직교 변환 때문에, 패터닝된 M2층은 (예를 들면, 일부 예에서 미니 전지 또는 유닛전지당 약 10 내지 50 M2 핑거에 의해) M1층보다 훨씬 적은 IBC 핑거를 가질 수 있다. 따라서, M2층은 맞물려진 M1 층보다 훨씬 넓은 IBC 핑거(및 훨씬 큰 베이스-에미터 금속 핑거 피치)를 갖는 훨씬 조밀한 패턴으로 형성될 수 있다. 태양 전지 버스바는 온-전지 버스바에 관련된 전기 셰이딩 손실을 제거하기 위해 M1층이 아닌 M2 층에 위치될 수 있다(즉, 버스바가 없는 패터닝된 M1층). 베이스 및 에미터 상호연결 및 버스바는 태양 전지 후측 백플레인 상에 패터닝된 M2층 상에 위치될 수 있기 때문에, 전기적 접근은 태양 전지의 후측으로부터 백플레인 상에 태양 전지의 베이스 및 에미터 말단에 제공된다.
패터닝된 M1 및 M2층 사이에 형성된 연속적 백플레인 재료는 전기 절연 재료의 박막 시트, 예를 들면, 아라미드 섬유 프리프레그 재료와 같은 적합한 폴리머 재료일 수 있고, 박막 실리콘층 상에 지나친 열 유도 응력이 발생하지 않도록 반도체층(예를 들면, 결정질 실리콘 태양 전지의 결정질 실리콘)의 열팽창 계수(CTE)에 대해 충분하게 매칭된 CTE를 갖는다. 또한, 백플레인층은 후단 전지 제작 공정에 대한 태양 전지공정 통합 요건, 특히 전지 전측의 선택적 웨트 실리콘 박막 에칭 및 웨트 텍스처링 중에 비교적 우수한 약품 내성 및 다음의 전측 패시베이션 및 ARC층 증착 또한 다음의 M2 제작 공정(필요에 따라) 중에 비교적 우수한 열 안정성(예를 들면, 약 400℃ 이하 열 안정성)을 충족해야 한다. 전기 절연 연속 백플레인층은 또한 모듈 레벨 적층 처리 및 장기간 PV 모듈 신뢰성 요건을 충족해야 한다. 다양한 적합한 폴리머 재료(예를 들면, 플라스틱, 플루오로폴리머, 프리프레그, 등) 및 적합한 비-폴리머 재료(예를 들면, 유리, 세라믹, 등)은 전기 절연 백플레인 재료로서 사용될 수 있지만, 소망의 백플레인 재료는 많은 고려사항에 따라 선택되고, 이러한 고려사항은 비용, 공정 통합 용이함, 실리콘에 대한 상대적 CTE 매칭, 열 안정성, 약품 내성, 신뢰성, 유연성/유순성, 등을 포함하지만, 이들로 한정되지 않는다.
연속적 백플레인층의 하나의 적합한 선택된 재료는 프리프레그 시트(섬유 및 수지의 조합을 포함)이다. 프리프레그 시트는 인쇄회로판의 블록을 장착할 때에 사용되고 수지 및 CTE 감소 섬유 또는 입자의 조합으로부터 제조될 수 있다. 백플레인 재료는 비교적 저렴하고, 낮은 CTE (일반적으로 10 ppm/℃ 미만), 일부 예에서 5ppm/℃ 미만), 박막(일반적으로 50 마이크론 내지 250 마이크론, 일부 예에서 약 50 내지 150 마이크론) 프리프레그 시트이고, 이는 선택적 실리콘 박막 에칭 약품(예를 들면, 알칼리 또는 산성 실리콘 에칭 약품) 및 텍스처링 약품(예를 들면, 알칼리 또는 산성 실리콘 텍스처링 약품)에 대한 비교적 약품 내성이 있고, 적어도 180℃ 이하의 온도(및 일부 예에서 후단 태양 전지 가공 중 약 400℃ 온도)에서 비교적 열 안정성이 있다. 에피택셜 실리콘 리프트 오프 가공을 사용해서 제작된 태양 전지의 경우, 프리프레그 시트는 패터닝된 M1 층을 형성해서 태양 전지 후측 가공 후 태양 전지 후측에 부착될 수 있고 열 진공 적층 장치를 사용해서 또한 재사용 가능한 템플레이트(적용가능하다면 전지 리프트 오프 분리 공정 전) 상에 위치된다. 또한, 결정질 실리콘 웨이퍼를 사용해서 제작된 태양 전지의 경우(에피택셜 리프트 오프 가공 없음), 프리프레그 시트는 열 진공 적층 장치를 다시 사용해서 패터닝된 M1층의 형성을 통해 태양 전지 후측 가공 후 태양 전지 웨이퍼 후측에 부착될 수 있다. 열 및 압력 조합 적용시, 박막 연속 프리프레그 시트(예를 들면, 50 내지 250 마이크론 두꺼운층의 아라미드 섬유 프리프레그 시트)는 처리된 태양 전지의 후측에 영구적으로 적층되거나 부착된다(또는 모노리식 모듈 실시형태의 경우 복수의 태양 전지). 그 다음에, 리프트 오프 분리 경계는, 에피택셜 실리콘 리프트 오프 가공을 사용해서 제작된 태양 전지의 경우에 적용 가능하기 때문에, 예를 들면, 펄스 레이저 스크라이빙 툴을 사용해서 태양 전지 주변 (재사용 가능한 템플레이트 에지 근방)에 정의되고, 백플레인 적층 태양 전지는 기계적 분리 또는 리프트 오프 공정을 사용해서 재사용 가능한 템플레이트로부터 리프트 오프되고 분리된다(스타팅 결정질 실리콘 웨이퍼 상에 제조된 태양 전지는 리프트 오프 분리 공정을 사용하지 않고 백플레인-부착/적층 공정 후 후단 태양 전지 가공으로 직접 진행된다). 다음의 후단 공정 단계는, (i) 스타팅 결정질 실리콘 웨이퍼 상에 제조된 태양 전지의 경우 선택적 실리콘 박막 에칭, 태양 전지 태양측 상의 웨트 텍스처링, 패시베이션, 및 ARC 증착 공정, (ii) (태양 전지 백플레인 표면 상에 형성된) 백플레인-부착 태양 전지 후측 상에 태양 전지 백플레인 비아홀 형성 및 높은 전도성 제2 금속화 층(M2) 형성을 포함한다. 에미터 및 베이스 극성에 대한 맞물려진 M2 금속 핑거를 포함하는, (예를 들면, 전체 태양 전지 제조 및 재료 비용을 줄이기 위해 은과 달리 알루미늄 및/또는 구리를 포함하는) 패터닝된 M2의 높은 전도성 금속화는 레이저 드릴링 비아홀을 포함한 적층된 태양 전지 백플레인 상에 형성된다.
상기 기재된 바와 같이, 백플레인 재료는 얇은(예를 들면, 약 50 내지 250 마이크론 두께), 유연성, 전기 절연 폴리머 재료 시트, 예를 들면, 인쇄회로판(PCB) 및 그 외의 산업 적용에서 일반적으로 사용된 비교적 저렴한 프리프레그 재료로 구성될 수 있고, 이는 전체 공정 통합 및 신뢰성 요건을 충족한다. 일반적으로, 프리프레그는 수지와 미리 함침된 강화 재료이고, 복합 부분을 생성하기 위해 쉽게 사용된다(프리프레그는 웨트 레이업 시스템보다 빠르고 용이하게 조성물을 생성하는 데에 사용될 수 있다). 프리프레그는, 일관성을 보장하기 위해 디자인된 장비를 사용해서 특정하게 형성된 미리 촉진된 수지와 강화 섬유 또는 패브릭을 조합해서 제조될 수 있다. 유연한 베이킹 페이퍼로 덮인 프리프레그는, 용이하게 취급되고 실온에서 특정 기간(out-life)동안 유연성/유순성이 유지될 수 있다. 또한, 프리프레그 발전에 따라 보관용 냉장고가 필요하지 않은 재료, 길어진 보존 가능기간을 갖는 프리프레그, 및 낮은 온도에서 보존하는 제품을 생산했다. 프리프레그 재료는 가압하에서 (열 압력 적층) 가열해서 보존될 수 있다. 종래의 프리프레그는 오토클레이브에 보존하면서 형성되는 반면, 낮은 온도 프리프레그는 훨씬 낮은 온도에서 진공 백 압력을 사용해서 충분히 보존될 수 있다.
상기 기재되고 검토된 바와 같이, 본원에 개시된 모노리식 섬 전지(아이셀) 디자인 및 제작 방법은, 공지의 태양 전지 디자인 및 제작 공정 흐름에 통합될 수 있고, 이는, 후측-접촉 태양 전지의, 실질적으로 제조 공정 단계 또는 툴이 변경 또는 추가되지 않기 때문에, 실질적으로 태양 전지 제조비용이 추가되지 않는다. 실제로, 태양 전지 및 모듈의 제조 비용은 아이셀 혁신(또한 아이셀을 포함하는 모노리식 모듈 실시형태 혁신)에 따라 감소될 수 있다. 일 실시형태에서, 연속적 백플레인 및 금속화 구조체(구체적으로 2개의 패터닝된 금속화 층 또는 레벨 - M1 및 M2)과 함께 전지 디자인의 조합은 후측-접합/후측-접촉 태양 전지 구조를 제공한다. 그러나, 백플레인과 금속화 층의 다양한 조합은 영구적인 유연한 또는 반-유연한 또는 단단한 구조 지지체/강화하는 역할을 하고, 상당히 태양 전지 전력을 손실시키지 않거나 태양 전지 제조 비용을 추가하지 않고, 고효율의 결정질 실리콘 태양 전지의 고전도성 (예를 들면, 알루미늄 및/또는 구리 금속화 재료) 상호연결을 제공한다.
도 9a는 4 x 4 정사각형 섬을 갖는 마스터 전지 또는 아이셀 상에 형성된 버스바가 없는 제1금속화 층 패턴(M1)을 개략적으로 도시한 후측 평면도이다(이러한 아이셀 M1 패턴 후방도는 동일한 4 x 4 정사가각형 섬 배열을 갖는 아이셀의 도 2에 도시된 전측에 상응한다). 도 9b는 도 9a의 선택적 개략도의 확대도이고, 도 9a의 섬 중 하나의 후측 확대평면도이고(예를 들면, I14로 지정된 섬), 아이셀 내에 그 외의 섬의 맞물려진 베이스 및 에미터 M1 핑거로부터 전기적으로 분리된, 베이스 및 에미터 금속 핑거가 맞물려진 버스바가 없는 제1 금속화 층 패턴(M1)의 섬을 나타낸다.
도 9a는 버스바가 없는 제1금속화 층 패턴(M1)의 후측 평면도를 개략적으로 도시하고, 에피택셜 성장된, 예를 들면, 템플레이트 상의 다공성 실리콘 또는 결정질 웨이퍼 기반 반도체 기판에 적층 또는 백플레인-부착 전에 마스터 전지 또는 아이셀(100) 상에 형성된, 패터닝된 미세 피치 맞물려진 베이스 및 에미터 금속화 핑거의 복수의 섬(아이셀 내에서 복수의 섬 - 대표적인 예에서 4 x 4 어레이에 상응)을 포함한다. 이러한 디자인 도 2에 도시된 4 x 4의 어레이의 정사각형 섬을 갖는 아이셀에 상응한다. 도 9b는 (예를 들면, 후측-접합/후측-접촉 또는 IBC 아이셀 또는 마스터 전지를 위해) 미세 피치 버스바가 없는 서로 맞물려진 베이스 및 에미터 금속화 핑거를 형성하는 패터닝된 금속화 층 M1과 함께 도 9a로부터 태양 전지 섬의 확대된 후측 도이다. 도 2에 대해 상술한 아이셀 실시형태와 일치하면, (제1 패터닝된 금속층 또는 레벨 M1을 통해 가공된)부분적으로 가공된 마스터 전지 또는 아이셀(100)은 전지 주변 경계(106)에 의해 정의되고, 대표적인 실시형태에서 (태양 전지 후측에 적층 또는 백플레인-부착 후)구획 트렌치 분리 보더를 형성해서 정의된 4 x 4 = 16 균일한(동일한 섬 면적) 정사각형 섬 I11 내지 I44를 포함하고, 이러한 보더는 구획 트렌치가 형성될 태양 전지의 전측으로부터 후측을 향해 돌출된 보더(104)로서 도시된다. 구획 트렌치는 백플레인의 반대측 상에 반도체 기판의 태양측으로부터 형성되는 것을 주목한다. 도 9a 및 도9b에서, 섬-구획 보더(104)는 아이셀(본 실시형태에서 4 x 4 섬의 어레이)을 형성하는 섬에 대해 M1 금속화 섬(패터닝된 M1으로 형성된 서로 맞물려진 베이스 및 에미터 금속화 핑거의 복수의 섬)을 정의한다. 서로 맞물려진 M1 핑거의 4 x 4 섬은 물리적으로 분리되고(즉, 서로 맞물려진 핑거는 구획 보더(104)를 횡단하지 않거나 침해하지 않고), 서로 전기적으로 분리될 수 있다. 전체 복수의 패터닝된 M1 섬(본 실시형태에서 M1 섬의 4 x 4 어레이는 n형 및 p형 실리콘에 우수하게 옴 접촉할 수 있는 비교적 높은 전도성 및 저렴한 금속, 예를 들면, 알루미늄)은 적합한 페이스트(알루미늄 또는 알루미늄-실리콘 합금 페이스트)의 스크린 인쇄 또는 PVD 및 포스트 PVD 패터닝(펄스 레이저 제거 패터닝 또는 패터닝 에칭)과 같은 적합한 공정에 의해 태양 전지의 후측 상에 함께 형성된다. 섬, 하위 전지 또는 미니 전지는 공유된 연속 또는 연속 백플레인 층/시트(백플레인은 도시되지 않지만, 후측 패시베이션 및 패터닝된 온-전지 M1층을 포함하는 태양 전지 후측에 적층 또는 부착될 것이다)상에 (동일한 초기에 연속 반도체층으로부터)모노리식으로 형성된, 반도체층의 구획된 트렌치 및 분리된 섬(예를 들면, 스타팅 결정질 실리콘 웨이퍼로부터 에피택셜 성장 실리콘층 또는 실리콘층))이다. 패터닝된 서로 맞물려진 M1 금속화 핑거(102)의 복수의 섬(본 실시형태에서 4 x 4=16)은, 태양 전지 전측 상에 트렌치 구획된 반도체 섬의 아이셀 패턴에 상응하고 일치하는 태양 전지 후측 상에 형성되고, 서로 맞물려진 베이스 및 에미터 금속 핑거의 각각의 섬은 각각의 섬의 M1 금속화에 상응한다. 각각의 M1 섬 상에 서로 맞물려진 베이스 및 에미터 금속 핑거는, M1 패턴 상에 전지 버스바 없이 도시되고(백플레인-부착 전에 태양 전지 기판 후측(18) 상에 에미터 M1 금속 핑거(110) 및 베이스 M1 금속 핑거(112)를 교호 형성하는 것으로 도시됨), 온-전지 버스바는 존재하지 않는다. 도 9a 및 9b에 도시된 바와 같이, (얻어진 아이셀에 대해 각각의 트렌치 구획 섬에 상응하는)각각의 M1 섬의 패터닝된 서로 맞물려진 M1 금속화 핑거는 그 외의 인접 섬의 패터닝된 서로 맞물려진 M1 금속 화 핑거로부터 물리적 및 전기적으로 분리된다. 대부분 반드시 필요한 것은 아니지만, 아이셀의 다양한 트렌치 구획 섬 중에서 전기적 상호작용은, 부분적으로 처리된 태양 전지 후측에 백플레인-부착 후 태양 전지의 후단 가공이 끝나기 전에 제2패터닝된 금속화 층 M2을 통해 수행된다. 일부 실시형태는 인접 또는 이웃 트렌치 구획 섬을 상호연결(예를 들면, 전기적 병렬 및/또는 직렬 연결)하기 위해 패터닝된 M1층을 이용할 수 있다. 일부 예에서, 적용가능하고 필요에 따라, 예를 들면, 에피택셜 성장 실리콘 기판으로부터 제조된 태양 전지의 경우에 M1 금속화 층은 태양 전지 기판 후측(108) 상에 형성될 수 있고, 부분적으로 처리된 에피택셜 태양 전지는 전지 태양측 상에 지지된 결정질 실리콘 템플레이트 구조체에 부착된다. 이는 에피택셜 실리콘 태양전지 제작 공정 흐름에 따라서 상기에 기재되어 있다.
도 10a는 3 x 3 정사각형 섬을 갖는 마스터 전지 또는 아이셀 상에 형성된 버스가 없는 제1금속화 층 패턴(M1)의 후측 개략 평면도이다(이 아이셀 M1 패턴 후측 도면은 3 x 3 정사각형 섬 배열을 갖는 아이셀에 대해 도 6a에 도시된 전측 도면에 상응한다). 도 10b는 5 x 5 정사각형 섬을 갖는 마스터 전지 또는 아이셀 상에 형성된 버스가 없는 제1금속화 층 패턴(M1)의 후측 개략 평면도이다(이 아이셀 M1 패턴 후측 도면은 동일한 5 x 5 정사각형 섬 배열을 갖는 아이셀에 대해 도 6b에 도시된 전측 도면에 상응한다).
도 10a 및 10b는 버스바가 없는 제1금속화 층 패턴(M1)의 후측 개략 평면도로, (이러한 대표적 예에서 아이셀 내에서 섬의 도 10a의 3 x 3 = 9 어레이 및 도 10b의 5 x 5 = 25 어레이에 상응하는) 패터닝된 미세 피치 맞물려진 베이스 및 에미터 금속화 핑거의 복수의 M1 금속 패턴 섬을 포함하고, 이는 (템플레이트 상에) 에피택셜 성장 또는 결정질 웨이퍼 기반 반도체 기판에 백플레인-부착 또는 적층 전에, 도 10a의 마스터 전지 또는 아이셀(120) 및 도 10b의 마스터 전지 또는 아이셀(130) 상에 형성된다. 이러한 디자인은 도 6a 에 도시된 섬의 3 x 3 어레이를 갖는 아이셀(도 6b에 도시된 섬의 5 x 5 어레이를 갖는 아이셀)에 상응한다. 도 10a에서 도 6a에 대해 상술한 아이셀 실시형태와 일치하는 것으로, (제1 패터닝된 금속 층 또는 레벨 M1을 통해 가공된)부분적으로 가공된 마스터 전지 또는 아이셀(120)는 전지 주변 경계(126)에 의해 정의되고, 대표적인 실시형태에서 (태양 전지 후측에 백플레인-부착 또는 적층 후)구획 트렌치 분리 보더 형성에 의해 정의될 3 x 3 = 9 균일(동일한 섬 면적) 정사각형 아이셀 I11 내지 I33을 포함하고, 이러한 보더는 태양 전지의 전측으로부터 후측을 향해 투영된 보더(124)로 도시되고, 구획 트렌치는 반도체층을 통해 형성될 것이다. 구획 트렌치는 백플레인의 반대측 상에 반도체 기판의 태양측으로부터 형성되는 것을 주목한다. 도 10a에서, 구획 보더(124)는 또한 아이셀을 형성하는 섬(이 실시형태에서 3 x 3 아이셀)에 대해 M1 금속화 섬(서로 맞물려진 베이스 및 에미터 금속화 핑거로 이루어진 복수의 섬)을 정의한다. 서로 맞물려진 M1 핑거로 이루어진 3 x 3 섬은 서로 물리적으로 분리되고(즉, 서로 맞물려진 핑거는 구획 보더(124)를 횡단하거나 침해하지 않는다), 전기적으로 분리될 수 있다. 전체 복수의 패터닝된 M1 섬(본 실시형태에서 M1 섬의 3 x 3 어레이로, 비교적 높은 전도성 및 저렴한 금속으로 n형 및 p형 실리콘과 우수하게 옴 접촉하는 금속, 예를 들면, 알루미늄)은 적합한 공정, 예를 들면, 적합한 페이스트(예를 들면, 알루미늄 또는 알루미늄-실리콘 합금을 포함하는 페이스트)의 스크린 인쇄 또는 PVD 및 (펄스 레이저 제거 패터닝 또는 패터닝된 에칭에 의해)포스트 PVD 패터닝에 의해 태양 전지의 후측 상에 동시 형성된다. 섬 또는 하위전지 또는 미니 전지는 공유된 연속 또는 연속 백플레인층/시트(백플레인은 도시되지 않지만 후측 패시베이션 및 패터닝된 온-전지 M1 층을 포함하는 태양 전지 후측에 부착되거나 적층되는 것) 상에 반도체층(예를 들면, 에피택셜 성장 실리콘층 또는 스타팅 결정질 실리콘 웨이퍼로부터 실리콘층) 상에 트렌치로 구획되고 분리된 섬이 (동일한 초기에 연속 반도체층으로부터)모노리식 형성된다. 패터닝된 서로 맞물려진 M1 금속화 핑거(122)의 복수의 섬(이 실시형태에서 3 x 3 = 9)은 태양 전지 후측 상에 형성되고, 태양 전지 후측은 태양 전지 전측 상의 트렌치 구획 반도체 섬의 아이셀 패턴에 상응하고 일치하며, 서로 맞물려진 베이스 및 에미터 금속 핑거로 이루어진 각각의 섬은 각각의 섬의 금속화 영역에 해당한다. 각 M1 섬 상의 서로 맞물려진 베이스 및 에미터 금속 핑거는 (백플레인 부착 전에 태양 전지 기판 후측 상에 교대로 형성된 에미터 및 베이스 M1 금속 라인(122)으로 도시된) M1 패턴 상의 전지 버스바를 포함하지 않고 온-전지 버스바가 존재하지 않는 채로 도시된다. 도 10a에 도시된 바와 같이, (얻어진 아이셀의 각 트렌치 구획 섬에 상응하는)각 M1 섬에 대해 패터닝된 서로 맞물려진 M1 금속화 핑거는 그 외의 이웃 섬의 패터닝된 서로 맞물려진 M1 금속 핑거로부터 물리적 및 전기적으로 분리된다. 일부 예에서 아이셀의 다양한 트렌치 구획 섬 중에서 전기적 상호연결은, 태양 전지 후측에 백플레인-부착 후 태양 전지의 후단 가공 종료 전에 제2 패터닝된 금속화 층 M2를 통해 제조된다. 일부 실시형태는 예를 들면, 전기 병렬 및/또는 연결로 일부 인접 또는 이웃 트렌치 구획 섬을 상호연결하기 위해 패터닝된 M1 층을 이용할 수 있다. 일부 예에서, 적용가능하고 필요에 따라, 예를 들면, 에피택셜 성장 실리콘 기판으로부터 제조된 태양 전지의 경우에 M1 금속화 층은 태양 전지 기판 후측 상에 형성될 수 있고, 부분적으로 처리된 에피택셜 태양 전지는 전지 태양측 상에 지지된 결정질 실리콘 템플레이트 구조체에 부착된다. 이는 에피택셜 실리콘 제작 공정 흐름에 따라서 상기 기재되어 있다.
도 10b는 도 6b에 대해 상술한 아이셀 실시형태에 일치하는 것으로, (제1 패터닝된 금속층 또는 레벨 M1을 통해 가공된)부분적으로 가공된 마스터 전지 또는 아이셀(130)은 전지 주변 경계(136)에 의해 정의되고, 대표적인 실시형태에서 (태양 전지 후측에 백플레인-부착 또는 적층 후)구획 트렌치 분리 보더 형성에 의해 정의될 5 x 5 = 25 균일(동일한 섬 면적) 정사각형 섬 I11 내지 I55을 포함하고, 이러한 보더는 태양 전지의 전측으로부터 후측을 향해 투영된 보더(134)로 도시되고, 구획 트렌치가 형성될 것이다. 구획 트렌치는 백플레인의 반대측 상에 반도체 기판의 태양측으로부터 형성되는 것을 주목한다. 도 10b에서, 구획 보더(134)는 또한 아이셀을 형성하는 섬(이 실시형태에서 5 x 5 = 25 아이셀)에 대해 M1 금속화 섬(서로 맞물려진 베이스 및 에미터 금속화 핑거로 이루어진 복수의 섬)을 정의한다. 서로 맞물려진 M1 핑거로 이루어진 5x 5=25 섬은 서로 물리적으로 분리되고(즉, 서로 맞물려진 핑거는 구획 보더(134)를 횡단하거나 침해하지 않는다) 전기적으로 격리될 수 있다. 전체 복수의 패터닝된 M1 섬(본 실시형태에서 M1 섬의 5 x 5 = 25 어레이로, 비교적 높은 전도성 및 저렴한 금속으로 n형 및 p형 실리콘과 옴 접촉이 우수한 금속, 예를 들면, 알루미늄)은 적합한 공정, 예를 들면, 적합한 페이스트(예를 들면, 알루미늄 또는 알루미늄-실리콘 합금을 포함하는 페이스트)의 스크린 인쇄 또는 PVD 및 (펄스 레이저 제거 패터닝 또는 패터닝된 에칭에 의해)포스트 PVD 패터닝에 의해 태양 전지의 후측 상에 동시 형성된다. 섬 또는 하위전지 또는 미니 전지는 공유된 연속 또는 연속 백플레인층/시트(백플레인은 도시되지 않지만 후측 패시베이션 및 패터닝된 온-전지 M1 층을 포함하는 태양 전지 후측에 부착되거나 적층되는 것) 상에 반도체층(예를 들면, 에피택셜 성장 실리콘층 또는 스타팅 결정질 실리콘 웨이퍼로부터 실리콘층) 상에 트렌치로 구획되고 분리된 섬이 (동일한 초기에 연속 반도체층으로부터)모노리식 형성된다. 패터닝된 M1 서로 맞물려진 금속화 핑거(132)의 복수의 섬(이 실시형태에서 5 x 5 = 25)은 태양 전지 후측 상에 형성되고, 태양 전지 후측 패턴은 태양 전지 전측 상의 트렌치 구획 반도체 섬의 아이셀 패턴에 상응하고 일치하며, 서로 맞물려진 베이스 및 에미터 금속 핑거로 이루어진 각각의 섬은 각각의 섬의 M1 금속화 영역에 해당한다. (백플레인 부착 전에 태양 전지 기판 후측 상에 교대로 형성된 에미터 및 베이스 M1 금속 라인(132)으로 도시된) 각 M1 섬 상의 서로 맞물려진 베이스 및 에미터 금속 핑거는 M1 패턴 상의 전지 버스바를 포함하지 않고 (전기 셰이딩 손실을 방지하거나 최소화하기 위해)온-전지 버스바가 존재하지 않는 채로 도시된다. 도 10b에 도시된 바와 같이, (얻어진 아이셀의 각 트렌치 구획 섬에 상응하는)각 M1 섬에 대해 패터닝된 서로 맞물려진 M1 금속화 핑거는 그 외의 이웃 섬의 패터닝된 서로 맞물려진 M1 금속화 핑거로부터 물리적 및 전기적으로 분리된다. 일부 예에서 아이셀의 다양한 트렌치 구획 섬 중에서 전기적 상호연결은, 태양 전지 후측에 백플레인-부착 후 태양 전지의 후단 가공 종료 전에 제2 패터닝된 금속화 층 M2를 통해 제조된다. 일부 실시형태는 예를 들면, 전기 병렬 연결로 일부 인접 또는 이웃 트렌치 구획 섬을 상호연결하기 위해 패터닝된 M1 층을 이용할 수 있다. 일부 예에서, 적용가능하고 필요에 따라, 예를 들면, 에피택셜 성장 실리콘 기판으로부터 제조된 태양 전지의 경우에 M1 금속화 층은 태양 전지 기판 후측 상에 형성될 수 있고, 부분적으로 가공된 에피택셜 태양 전지는 전지 태양측 상에 지지된 결정질 실리콘 템플레이트 구조체에 부착된다. 이는 에피택셜 실리콘 태양전지 제작 공정 흐름에 따라서 상기 기재되어 있다.
도 11a는 4 x 3 x 3 = 36 삼각형 섬을 갖는 마스터 전지 또는 아이셀 상에 형성된 버스바가 없는 제1금속화 층 패턴(M1)의 후측 개략 평면도이다(이 아이셀 M1 패턴 후측 도면은 4x3 x 3 =36 정사각형 섬 배열을 갖는 아이셀에 대해 도 7d에 도시된 전측 도면에 상응한다). 도 11b는 도 11a의 개략 확대도로서, 도 11a의 삼각형 섬의 그룹의 후측 확대 평면도이다(예를 들면, 섬은 I1, I2, I3, I4로 지정된다), 버스바가 없는 제1 금속화 층 패턴(M1)으로 서로 맞물려진 베이스 및 에미터 금속 핑거로 이루어진 삼각형 섬을 도시하고, 삼각형 섬은 서로 전기적으로 분리되고, 아이셀 내에서 그 외의 섬의 맞물려진 베이스 및 에미터 M1 핑거를 도시한다.
도 11a는 버스바가 없는 제1금속화 층 패턴(M1)의 후측 개략 평면도로, (이러한 대표적 예에서 아이셀 내에서 삼각형 섬의 4 x 3 x 3 = 36 어레이의 복수 섬에 상응하는) 패터닝된 미세 피치의 서로 맞물려진 베이스 및 에미터 금속화 핑거로 이루어진 복수의 섬을 포함하고, 이는 (템플레이트 상에) 에피택셜 성장 또는 결정질 웨이퍼 기반 반도체 기판에 백플레인-부착 또는 적층 전에, 마스터 전지 또는 아이셀(140) 상에 형성된다. 이러한 디자인은 도 7d 에 도시된 섬의 4 x 3 x 3 어레이를 갖는 아이셀에 상응한다. 도 11b는 도 11a로부터 태양 전지 섬의 후측 확대도로, 패터닝된 M1 금속화 층은 (후측-접합/후측-접촉 또는 IBC 태양 전지에 대한) 미세 피치의 버스바가 없는 서로 맞물려진 베이스 및 에미터 금속화 핑거를 형성한다. 도 7d에 대해 상술한 아이셀 실시형태와 일치하는 것으로, (제1 패터닝된 금속층 또는 레벨 M1을 통해 가공된)부분적으로 가공된 마스터 전지 또는 아이셀(140)은 전지 또는 아이셀 주변 경계(146)에 의해 정의되고, 대표적인 실시형태에서 (태양 전지 후측에 백플레인-부착 또는 적층 후) 반도체층을 통해 구획 트렌치 분리 보더의 형성에 의해 정의될 4 x 3 x 3 = 36 균일(동일한 섬 영역) 삼각형 섬 I1 내지 I36을 포함하고, 이러한 보더는 태양 전지 반도체 기판의 전측으로부터 후측을 향해 투영된 다양한 보더 라인(144 및 154)으로 도시되고(서로 맞물려진 M1 금속 핑거의 삼각형 섬을 분리하는 어두운 축-수평 및 수직 라인, 및 밝은 대각선 보더 라인으로 도시됨) 구획 트렌치가 반도체층을 통해 형성될 것이다. 구획 트렌치는 백플레인의 반대측 상에 반도체 기판의 태양측으로부터 형성되는 것을 주목한다. 도 11a 및 11b에서, 수평 및 수직(또한 본원에서 축으로 칭함) 구획 보더(144) 및 삼각형 패턴 구획 대각선 또는 각진 보더(154)(수평 및 수직 또는 어두운 축 라인 또한 대각선 밝은 라인-어두운 라인 및 밝은 라인은 간단히 X 방향 및 Y방향 섬 구획 보더와 대각선 방향 섬 구획 보더를 구분)는 또한 아이셀을 형성하는 삼각형 섬(이 실시형태에서 4 x 3 x 3 = 36 섬)에 대해 M1 금속화 섬(서로 맞물려진 베이스 및 에미터 금속화 핑거로 이루어진 복수의 삼각형 섬)을 정의한다. 서로 맞물려진 M1 핑거로 이루어진 4 x 3 x 3 = 36 섬은 서로 물리적으로 분리되고(즉, 서로 맞물려진 핑거는 구획 보더(144 및 154)를 횡단하거나 침해하지 않는다) 전기적으로 분리될 수 있다. 전체 복수의 패터닝된 M1 섬(이 실시형태에서 M1 섬의 4 x 3 x 3 = 36 어레이로, 비교적 높은 전도성 및 저렴한 금속으로 n형 및 p형 실리콘과 우수하게 옴 접촉하는 금속, 예를 들면, 알루미늄)은 적합한 공정, 예를 들면, 적합한 페이스트(예를 들면, 알루미늄 또는 알루미늄-실리콘 합금을 포함하는 페이스트)의 스크린 인쇄 또는 PVD 및 (펄스 레이저 제거 패터닝 또는 패터닝된 에칭에 의해)포스트 PVD 패터닝에 의해 태양 전지의 후측 상에 동시 형성된다. 섬 또는 하위전지 또는 미니 전지는 공유된 연속 또는 연속 백플레인층/시트(백플레인은 도시되지 않지만 후측 패시베이션 및 패터닝된 온-전지 M1 층을 포함하는 태양 전지 후측에 부착되거나 적층되는 것) 상에 반도체층(예를 들면, 템플레이트 상에 다공성 실리콘 상의 에피택셜 성장 실리콘층 또는 스타팅 결정질 실리콘 웨이퍼로부터 실리콘층) 상에 트렌치로 구획되고 분리된 섬이 (동일한 초기에 연속 반도체층으로부터)모노리식 형성된다. 패터닝된 서로 맞물려진 M1 금속화 핑거의 복수의 섬(142)(이 실시형태에서 4 x 3 x 3 = 36)은 태양 전지 후측 상에 형성되고, 태양 전지 후측 패턴은 태양 전지 전측 상의 트렌치 구획 반도체 섬의 아이셀 패턴에 상응하고 일치하며, 서로 맞물려진 베이스 및 에미터 금속 핑거로 이루어진 각각의 섬은 각각의 섬의 M1 금속화에 해당한다. 각 M1 섬 상의 서로 맞물려진 베이스 및 에미터 금속 핑거는 (백플레인-부착 전에 태양 전지 기판 후측(148) 상에 교대로 형성된 에미터 M1 핑거(150) 및 베이스 M1 핑거(152)로 도시된) M1 패턴 상의 전지 버스바를 포함하지 않고 (전기 셰이딩 손실을 방지하거나 제거하기 위해)온-전지 버스바가 존재하지 않는다. 도 11a 및 11b에 도시된 바와 같이, (얻어진 아이셀의 각 트렌치 구획 삼각형 아이셀 섬에 상응하는)각 삼각형 M1 섬의 패터닝된 서로 맞물려진 M1 금속화 핑거는 그 외의 이웃 섬의 패터닝된 서로 맞물려진 M1 금속화 핑거로부터 물리적 및 전기적으로 분리된다. 아이셀의 다양한 트렌치 구획 섬 중에서 전기적 상호연결은, 태양 전지 후측에 백플레인-부착 후 태양 전지의 후단 처리 전에 제2 패터닝된 금속화 층 M2를 통해 제조된다. 일부 실시형태는 예를 들면, 전기 병렬 및/또는 직렬로 인접 또는 이웃 트렌치 구획 섬을 상호연결하기 위해 패터닝된 M1 층을 이용할 수 있다. 일부 예에서, 적용가능하고 필요에 따라, 예를 들면, 에피택셜 성장 실리콘 기판으로부터 제조된 태양 전지의 경우에 M1 금속화 층은 태양 전지 기판 후측 상에 형성될 수 있고, 부분적으로 처리된 에피택셜 태양 전지는 전지 태양측 상에 지지된 결정질 실리콘 템플레이트 구조체에 부착된다. 이는 에피택셜 실리콘 태양전지 제작 공정 흐름에 따라 상기에 기재되어 있다. 도 11a 및 11b에 도시된 복수의 삼각형 섬을 갖는 아이셀 실시형태에서, 한 세트의 4개의 삼각형 섬이 정사각형을 형성하고 (예를 들면, 섬 그룹 I1 내지 I4는 정사각형을 형성하고 섬 그룹 I30 내지 I36은 추가의 정사각형을 형성한다), 제2 패터닝된 금속화 층 M2(도시되지 않음)를 사용해서 전기적으로 병렬로 연결될 수 있고, 전체 세트의 정사각형 영역(이 실시형태에서 3 x 3 영역이고, 각각의 정사각형 영역은 4 삼각형 섬을 포함한다)은 전기적으로 직렬로 연결될 수 있고(예를 들면, 3 x 3 = 9 정사각형 영역은 전기적 직렬로 연결), 필요에 따라 하이브리드 병렬-직렬 배열로 연결될 수도 있다. 따라서, 삼각형 섬의 수가 4 x 3 x 3 = 36인 경우에, 직렬로 연결된 하위 그룹(S)의 수(4개의 삼각형 섬의 그룹이 직렬로 연결된 배열)는 3 x 3 = 9이고, 즉 4개의 삼각형, 예를 들면, I1, I2, I3, 및 I4 으로 이루어진 9개의 정사각형 하위 그룹은 정사각형을 형성한다(P=4 또는 4개의 삼각형 섬은 M2에 의해 전기적 병렬로 연결된 정사각형 내에서 한정되고 9개 정사각형 영역은 각각 4개 병렬 연결된 삼각형 섬을 포함하고, 삼각형 섬은 모두 직렬로 연결된다).
대표적인
M2
금속화
실시형태
도 12a는 5 x 5 정사각형 섬의 어레이를 갖는 섬에 대해 마스터 전지 또는 아이셀 후측 상에 형성된 제 2 및 최종 금속화 층 패턴(M2)의 후측 개략 평면도이다(이러한 M2 패턴은 도 6b에 도시된 태양 전지 디자인에 적용되고 그 위에 M1은 도 10b에 도시된 바와 같이 형성된다). 본원에 도시된 M2 패턴은 아이셀 내에 직렬로 연결된 5 x 5 = 25 섬의 어레이를 서로 연결하기 위한 배열을 제공한다. 패터닝된 M2층은 실질적으로 직사각형 핑거로 도시된다(M2 핑거의 수<<M1핑거의 수). 도 12b는 도 12a의 선택된 M2 구조체의 개략 확대도로, 도 12a의 쿼드런트 영역 내에 직렬로 연결된 일부 섬에 대한 M2 패턴의 후측 확대 평면도이다(예를 들면, I14, I15, I24, I25로 지정된 섬에 대해 M2 패턴을 포함하고, 서로 맞물려진 베이스 및 에미터 M2 금속 핑거를 나타낸다).
도 12a는 마스터 전지 또는 아이셀(160) 상에 형성된 제2 금속화 층 패턴(M2)의 후측 개략 평면도로 (도 6b에 도시된 태양 전지와 유사한 것으로, 정사각형 섬의 5 x 5 = 25 어레이를 포함하고, 그 상에 패터닝된 M1이 도 10b에 도시된 바와 같이 존재함). 도 12b는 도 12a의 태양 전지의 쿼드런트 내에 일부 섬 내에 M2 금속화 층 패턴의 확대도이다. 도 12a 및 12b에서, 도 6b 및 10b에 대해 상술한 바와 같이, 마스터 전지 또는 아이셀(160)은 태양 전지 주변 경계(164)에 의해 정의되고, 반도체층 구획 트렌치 분리 보더에 의해 정의된 5 x 5 = 25 균일한 정사각형 섬 I11 내지 I55를 포함한다. 패터닝된 M2 금속화 층(162)은 패터닝된 M1층의 형성 후 태양 전지의 후측에 부착되거나 적층된 연속 백플레인층(177) 상에 형성된다. 패터닝된 M1 및 M2층은 백플레인층(177)에 의해 서로 분리되고 상술한 전도성 비아 플러그를 통해 함께 연결된다. 도 12 a 및 12b에 도시된 패터닝된 M2 금속화 층(162)은 실질적으로 직사각형 서로 맞물려진 에미터 및 베이스 금속 핑거를 포함하고, 이는 복수의 전도성 비아 플러그를 통해 하부 패터닝된 M1에 연결된다(백플레인층을 통해 레이저 드릴링된 비아 홀을 통해 M2 금속화 공정에 의해 형성된다). 도시된 바와 같이, 패터닝된 M2 서로 맞물려진 직사각형 핑거(M2 에미터 핑거(176) 및 M2 베이스 핑거(174))는, 실질적으로 하부 패터닝된 M1 맞물려진 베이스 및 에미터 핑거에 직교 또는 수직하도록 패터닝된 될 수 있고, M1 베이스 및 에미터 핑거의 수에 비해 적은 수의 M2 베이스 및 에미터 핑거를 허용한다. 이 실시형태에서 5개의 섬의 그룹을 포함하는 각 칼럼에서 섬(미니 전지 또는 섬의 5 x 5 어레이를 포함하는 마스터 전지 또는 아이셀)은 M2 직렬 연결(170)에 의해 전기적 직렬로 연결된다(각 섬의 베이스 M2 금속은 인접 섬의 에미터 M2에 연결되고, 각 섬의 에미터 M2 금속은 동일한 칼럼에서 인접 섬의 베이스 M2 금속에 연결되고, 하나의 칼럼의 끝에서부터 인접 칼럼의 시작으로 전이되는 경우; 하나의 코너 섬의 베이스 M2 버스바 및 또 다른 대각 반대 섬 코너 섬의 에미터 M2 버스바는 모노리식 모듈 실시형태에서 M2의 연장 또는 모노리식 모듈 실시형태를 사용하지 않는 경우 함께 태양 전지의 태빙/스트링잉/및/또는 솔더링을 통해 아이셀을 연결하기 위한 아이셀 베이스 및 에미터 버스바로서 역할을 한다). 5 칼럼 내에 배열된 섬의 5 x 5 어레이의 패터닝된 M2 전기 직렬 연결하기 위해, 섬 칼럼은 패터닝된 M2 층을 사용해서 구체적으로 섬의 칼럼의 상부 및 하부에 교대로 위치된, 횡방향 M2층 점퍼 또는 횡방향 커넥터(172)에 의해 전기적으로 상호연결되고, 이러한 아이셀 내의 5 x 5 = 25 섬은 모두 패터닝된 M2 층을 사용해서 전기적 직렬로 상호연결되고, 직렬 연결은 도 12 a의 아이셀(160) 내의 상부 좌측 코너에서 스타팅하고 섬의 제1칼럼 하부로 지속한 후, 제1좌측 칼럼을 제2칼럼에 하부 M2 점퍼 또는 횡방향 커넥터(172)를 사용해서 직렬로 연결하고, 직렬 연결은 섬의 제2칼럼 상부로 지속한 후, 상부 M2 점퍼 또는 횡방향 커넥터(172)를 사용해서 제2칼럼을 제3칼럼에 직렬 연결하고, 직렬 연결을 섬의 제3칼럼 하부로 지속한 후, 제3칼럼을 하부 M2 점퍼 또는 횡방향 커넥터(172)를 사용해서 제4칼럼에 직렬 연결하고, 직렬 연결을 섬의 제4칼럼 상부로 지속한 후, 제4칼럼을 상부 M2 점퍼 또는 횡방향 커넥터(172)를 사용해서 제5칼럼에 연결하고, 최종적으로 직렬 연결을 섬의 제5칼럼 하부로 지속한다. 5 x 5 직렬 연결된 섬의 어레이를 갖는 아이셀(패터닝된 M2층에 의해 모든 섬 상호연결 및 최종 아이셀 금속화), 섬 I11 (상부 좌측 코너 섬)에 대한 에미터 리드 또는 버스바(166)(에미터 말단) 및 I55 (하부 우측 코너 섬)에 대한 베이스 리드 및 버스바(168)(베이스 말단)은 아이셀(160)의 주요 버스바로서 역할을 한다. 도시된 바와 같이, 섬(이 실시형태에서 칼럼당 5개의 섬)의 인접 칼럼에 상응하는 패터닝된 M2층의 인접 칼럼은 M2 칼럼 전기 분리 갭 영역(178)에 의해 분리되고(즉, 이러한 분리 영역 내에 M2 금속 포함하지 않음), 백플레인 층(177)을 노출한다. M2 칼럼 전기 분리 갭 영역(178)은 모든 M2 레벨 패터닝된 베이스 및 에미터 핑거뿐 아니라 모노리식 제작된 패터닝된 M2 금속화 층의 일부로서 에미터 리드 또는 버스바(166)(에미터 말단) 및 베이스 리드 또는 버스바(168)(베이스 말단)의 형성과 동시에 형성된다. 칼럼 내에서 인접 섬 사이의 M2 직렬 연결(170)은 섬 I11 로부터의 M2 베이스 핑거(174)를 섬 I21의 M2에미터 핑거(176)에 전기적으로 연결한다. 섬I21의 M2 베이스 핑거(174)는 섬I31 등의 M2 에미터 핑거(176)에 직렬로 연결하고, 수직으로 섬 I51에 연결하고, 따라서 제1칼럼 내에 섬의 전기적 직렬 연결을 종료한다. M2 직렬 연결 횡방향 점퍼(172)는 (칼럼 1내의) 섬I51의 M2 베이스 핑거(174)를 (칼럼 2 내의)섬 I52 의 M2 에미터 핑거(176)에 전기적으로 연결한다.
각각의 미니 전지 또는 섬은 어레이 내에 그 외의 섬 중 적어도 하나에 직렬로 연결될 수 있고, 5 x 5 섬의 어레이 내의 모든 섬이 예를 들면, 도 12a에 도시된 바와 같이, 전기적 직렬로 연결되고, 본원에서 모든 직렬 연결로 칭해진다. 그러나, 병렬 및 하이브리드 병렬-직렬 미니 전지 연결 패턴은 적용 및 요건에 따라 사용될 수 있다.
도 12a에 도시된 바와 같이, 각 섬(또는 M1 병렬 연결 섬의 하위 그룹)은, 도 12a 내의 I11에 상응하고 도 10b 내의 I11에 상응하는 도 6b 내의 섬 I11 에 대해 하부 서로 맞물려진 M1 핑거 유닛 전지 상에 직교하도록 형성되는 서로 맞물려진 직사각형 핑거의 상응하는 M2 유닛 전지 디자인을 갖는다. 일부 예에서, 하부 서로 맞물려진 M2 핑거에 병렬로 M2 핑거를 패터닝하도록 설계될 수 있다.
추가로 및 대안으로, 아이셀에 대한 M2 유닛 전지 디자인 금속 핑거는, 도 13에 도시된 바와 같이, 예를 들면, 삼각형 또는 사다리꼴 형상으로 테이퍼질 수 있다. 도 13은 복수의 서로 맞물려진 테이퍼진/직각 삼각형 베이스 및 에미터 핑거를 갖는 제2금속화 층 패턴(M2) 유닛 전지의 후측 개략 평면도이다. 각 직렬 연결된 M1 병렬 연결 섬의 정사각형 섬 또는 하위 그룹 상에 위치하는 M2 유닛 전지 디자인의 예는 M1 병렬 연결 섬의 섬 또는 하위 그룹당 F=6 쌍의 베이스 및 에미터 M2 금속 핑거를 나타낸다.
도 13은, 제2금속화 층 패턴(M2) 유닛 전지(180)의 후측 개략 평면도로, 예를 들면, 6쌍의 테이퍼진/직각 삼각형 핑거, M2 테이퍼진 베이스 핑거(184)(모두 M2 베이스 버스바에 부착) 및 M2 테이퍼진 에미터 핑거(182)(모두 M2 에미터 버스바에 부착)를 포함하고, 이러한 핑거는 M2 패터닝 중에 형성된 전기적 절연 갭(186)에 의해 분리된다. 단어 "테이퍼진"은 핑거 버스바로부터 섬의 타단을 향해 연장되기 때문에 섬 버스바 연결에서 넓어지고 좁아지는 M2 핑거를 설명하기 위해 사용된다. 일부 예에서, 테이퍼진 M2 핑거 디자인은 직사각형 M2 핑거에 비해 M2층 두께 요건을 약 30% 정도 감소하고 옴 손실을 줄일 수 있으며, 따라서 소정의 허용 가능한 금속화 옴 손실을 위해 M2층이 얇아진다. (상응하는 섬 M2 버스바로부터 테이퍼진)테이퍼진 베이스 및 에미터 M2 핑거는 거의 삼각형(직각, 등변, 또는 그 외의 바람직한 삼각형 형상) 또는 거의 사다리꼴 형상으로 형성될 수 있다. 마스터 전지 또는 아이셀의 테이퍼진 핑거를 갖는 정사각형 M2 유닛 전지를 디자인하기 위한 예시의 치수 고려사항으로는 (정사각형 아이셀 면적 약 L x L에 해당하는)측변 치수 L 및 N x N = S 섬(S 섬은 패터닝된 M2 금속화 층에 의해 직렬 연결된다) 및 섬당 (또는 M1 병렬 연결 섬의 하위 그룹당) F 쌍의 M2 핑거: L = H x N; H = F x h; 섬 면적 = H2; F = M2 베이스 및 에미터 핑거 쌍의 수(도 13에서 F=6)이고, 여기서, H는 직렬 연결된 섬(또는 섬 하위 그룹당 M2 패턴의 변 치수, h는 삼각형 M2 핑거의 베이스 폭이고, F는 섬(또는 하위 그룹)당 베이스 및 에미터 M2 핑거 쌍의 수이다. 각 직렬 연결 섬(또는 섬의 하위 그룹)의 면적은 H2이다.
도 13은 마스터 전지 섬(180) 상에 (아이셀의 모든 타측에 대한 패터닝된 M2와 함께 동시에 및 모노리식으로) 형성된 제2금속화 유닛 전지층 패턴(M2)의 후측 도면으로, 삼각형 테이퍼진 서로 맞물려진 베이스 핑거(184) 및 에미터 핑거(182)로 정의되고 분리 금속화 전기 분리 갭(186)으로 전기적으로 분리된다.(패터닝된 M2 형성의 부분으로 형성된). 도 13에 도시된 M2 금속화 패턴은 예를 들면, 개별 섬(예를 들면, 각각의 섬은 아이셀의 다른 섬과 직렬로 연결된다) 또는 M1 병렬 연결 섬 상에 패터닝된 M1 핑거에 수직 또는 직교하도록 위치될 수 있다. 테이퍼진 핑거는 M2 두께 요건(일반적으로 직사각형 핑거에 대해 약 30%)을 줄이고 (감소된 전기 시트 전도성 요건 때문에) M2 금속화 층이 얇아질 수 있다.
도 14a는 (도 9a에 도시된 바와 같이 패터닝된 M1이 형성된 도 2에 도시된 전지와 유사한) 아이셀의 후측 상에 형성된 제2 금속화 층 패턴(M2)의 후측 개략 평면도이다. 이는 정사각형 섬의 4 x 4 = 16 어레이를 전기적으로 직렬 연결하기 위한 아이셀 M2 패턴을 도시한다. 패터닝된 M2 핑거는 삼각형 베이스 및 에미터 금속 핑거(섬당 M1 핑거의 수보다 적은 M2 핑거의 수)를 사용한다. 일부 예에서, M2 핑거는 M1 핑거에 직교 또는 수직일 수 있다. M2 핑거는 M1 핑거보다 훨씬 넓고 조밀한 피치일 수 있다.
도 14b는 패터닝된 M2 금속화 층을 갖는, 도 14a로부터 태양 전지의 일부의 후측 개략 평면도로, 구체적으로 섬(I13, I23, 및 I24)의 부분 도면과 함께 섬(I14)의 전체 도면을 도시한다.
도 14a는 (도 9a에 도시된 바와 같이 패터닝된 M1이 형성된 도 2에 도시된 전지와 유사한) 마스터 전지 또는 아이셀(190) 상에 형성된 제2금속화 층 패턴(M2)의 후측 평면도이다. 도 14b는 패터닝된 M2 금속화 층을 갖는, 도 14a로부터 태양 전지의 일부의 개략 확대 평면도로, 구체적으로 섬(I13 , I23, 및 I24)의 부분 도면과 함께 섬(I14)의 전체 도면을 도시한다. 도 14a 및 14b에서, 도 2 및 9a에 대해 상술한 바와 같이, 마스터 전지 또는 아이셀(190)은 태양 전지 주변 경계(208)에 의해 정의되고, 트렌치 분리 보더를 구획해서 정의된 4 x 4 = 16 균일한(동일한 영역) 정사각형 아이셀 I11 내지 I44를 포함한다. 패터닝된 M2 금속화 층(192)은,복수의 전도성 비아 플러그를 통해 하부 M1층에 전기적으로 연결된 테이퍼진(예를 들면, 삼각형으로 도시됨) 맞물려진 에미터 및 베이스 금속 핑거로서, 패터닝된 M1 층을 포함하는 태양 전지 후측에 부착된 백플레인층 및 아이셀 내에 각각의 섬의 후측 상에 형성된다. 도시된 바와 같이, 패터닝된 M2 맞물려진 삼각형 핑거(M2 에미터 핑거(206) 및 M2 베이스 핑거(204)는 분리갭(210)에 의해 패터닝된 M2 층 내에서 전기적으로 분리된다)는 각 섬의 M1 핑거의 수에 비해 실질적으로 더 적은 M2 핑거를 갖도록 하부 M1 맞물려진 핑거에 실질적으로 수직 또는 직교하도록 패터닝된다. M2 직렬 연결(200) 및 섬 칼럼에 의해 직렬로 연결된 칼럼 내의 각 섬(마스터 전지는 도 14a에 도시된 미니 전지의 4 x 4 = 16 어레이를 포함한다)은 섬 칼럼의 상부 및 하부에 교대로 위치하는 M2층 점퍼(202)에 의해 연결되고, 4 x 4 = 16 섬의 어레이는 에미터 리드(194)(아이셀의 에미터 말단 또는 버스바)로부터 베이스 리드(196)(아이셀의 베이스 말단 또는 버스바)로 직렬 연결된다. 도시된 바와 같이, 각 섬 칼럼은 M2 칼럼 분리 영역(198)에 의해 분리되고, 패터닝된 M2 형성 공정의 일부로서 형성된다. M2 직렬 연결(200)은 섬(I11)의 M2 베이스 핑거(204)를 섬(I21)의 M2 에미터 핑거(206)에 전기적으로 연결한다. 섬(I21)의 M2 베이스 핑거(204)는 섬(I31)의 M2 에미터 핑거(206)에 전기연결되고 수직으로 섬(I41) 상에 연결된다. M2 직렬 연결 횡방향 점퍼(202)는 (칼럼 1 내의) 섬(I41)의 M2 베이스 핑거(204)를 (칼럼 2내의) 섬(I42)의 M2 에미터 핑거(206)에 전기적으로 연결한다.
도 15a는 (도 10a에 도시된 바와 같이 패터닝된 M1이 형성된 도 6a에 도시된 전지와 유사한) 3 x 3 = 9 직렬 연결된 섬을 갖는 마스터 전지 또는 M1 병렬 연결 섬의 하위 그룹 상에 형성된 제2 금속화 층 패턴(M2)의 후측 개략 평면도이다. 패터닝된 M2 핑거는 삼각형 베이스 및 에미터 금속 핑거(섬당 M2 핑거의 수는 M1 핑거의 수보다 적다)를 사용한다. 일부 예에서, M2 핑거는 M1 핑거에 직교 또는 수직일 수 있다. M2 핑거는 M1 핑거보다 훨씬 넓고 조밀한 피치일 수 있다.
도 15a는 (도 10a에 도시된 바와 같이 패터닝된 M1이 형성된 도 6a에 도시된 전지와 유사한) 마스터 전지 또는 아이셀(220) 상에 형성된 제2금속화 층 패턴(M2)의 후측 평면도이다. 도시된 M2 패턴은 마스터 전지 상에 3 x 3 = 9 직렬 연결 섬(또는 M1 병렬 연결 섬의 하위 그룹)에 대해 형성될 수 있고, 종래 기술 단일 섬 마스터 전지(예를 들면, 도 1에 도시됨)에 비해 전압이 증가하고 전류가 감소한다. 즉, M2 금속화 패턴은, 종래 기술 단일 섬 마스터 전지에 비해 9개 팩터에 의해 태양 전지 전압(Vmp 및 Voc)을 증가할 수 있고 9개 팩터에 의해 태양 전지 전류(Imp 및 Isc)를 감소할 수 있다. 도 15a에서 도 6a 및 10a에 대해 상술한 바와 같이, 아이셀 또는 마스터 전지(220)은 전지 주변 경계(238)에 의해 정의되고, 트렌치 분리 보더를 구획해서 정의된 3 x 3 = 9 균일한(동일한 영역) 정사각형 아이셀 I11 내지 I33를 포함한다. 패터닝된 M2 유닛 전지 금속화 층(222)은, 백플레인에 형성된 복수의 전도성 비아 플러그를 통해 하부 패터닝된 M1층 핑거에 전기적으로 연결된 테이퍼진(예를 들면, 삼각형으로 도시됨) 맞물려진 에미터 및 베이스 M2 금속 핑거로서, 각 섬의 후측 상에 패터닝된 M1층 형성 후 태양 전지 후측에 부착된 연속적인 전기 절연 백플레인 상에 형성된다. 도시된 바와 같이, 패터닝된 M2 맞물려진 삼각형 핑거(M2 에미터 핑거(232) 및 M2 베이스 핑거(234)는 패터닝된 M2 형성 공정 중 형성된 분리 갭에 의해 전기적으로 분리된다)는 각 섬의 M1 핑거의 수에 비해 실질적으로 더 적은 M2 핑거를 갖도록 하부 패터닝된 M1 맞물려진 핑거에 실질적으로 수직 또는 직교하도록 패터닝된다. M2 직렬 연결(230) 및 섬 칼럼에 의해 직렬로 연결된 칼럼 내의 각 섬(마스터 전지는 이 실시형태에서 미니 전지 또는 섬의 3 x 3 = 9 어레이를 포함한다)은 섬 칼럼의 상부 및 하부에 교대로 위치하는 횡방향 점퍼(228)에 의해 연결되고, 각 섬은 에미터 리드 또는 버스바(224)(에미터 말단)로부터 베이스 리드 또는 버스바(226)(베이스 말단)로 직렬 연결된다. 도시된 바와 같이, 각 섬 칼럼은 M2 칼럼 분리 영역(228)에 의해 분리되고, 패터닝된 M2 형성 공정 중에 형성된다. M2 직렬 연결(230)은 섬(I11)의 M2 베이스 핑거(234)를 섬(I21)의 M2 에미터 핑거(232)에 전기적으로 연결한다. 섬(I21)의 M2 베이스 핑거(234)는 섬(I31)의 M2 에미터 핑거(232)에 전기연결된다. M2 직렬 연결 횡방향 점퍼(228)는 (칼럼 1 내의) 섬(I31)의 M2 베이스 핑거(234)를 (칼럼 2내의) 섬(I32)의 M2 에미터 핑거(232) 전기적으로 연결한다.
도 15b는 (도 10b에 도시된 바와 같이 패터닝된 M1이 형성된 도 6b에 도시된 전지와 유사한) 5 x 5 = 25 직렬 연결된 섬 또는 M1 병렬 연결 섬의 하위 그룹을 갖는 마스터 전지 상에 형성된 제2 금속화 층 패턴(M2)의 후측 개략 평면도이다. 패터닝된 M2 핑거는 삼각형 베이스 및 에미터 금속 핑거(섬당 M2 핑거의 수는 M1 핑거의 수보다 적다)를 사용한다. 일부 예에서, M2 핑거는 M1 핑거에 직교 또는 수직일 수 있다. M2 핑거는 M1 핑거보다 훨씬 넓고 조밀한 피치일 수 있다.
도 15b는 (도 10b에 도시된 바와 같이 M1이 증착된 도 6b에 도시된 전지와 유사한) 마스터 전지 또는 아이셀(240) 상에 증착된 제2금속화 층 패턴(M2)의 후측 평면도이다. 도시된 M2 패턴은 마스터 전지 상에 5 x 5 = 25 직렬 연결 섬에 대해 형성될 수 있고, 종래 기술 섬 마스터 전지에 비해 태양 전지 전압이 증가하고 전류가 감소한다. 즉, M2 금속화 패턴은, 종래 기술 단일 섬 마스터 전지에 비해 태양 전지 전압(Vmp 및 Voc)이 25 팩터 정도 증가될 수 있고, 태양 전지 전류(Imp 및 Isc)가 25 팩터 정도 감소할 수 있다. 도 15b에서 도 6b 및 10b에 대해 상술한 바와 같이, 아이셀 또는 마스터 전지(240)은 전지 주변 경계(258)에 의해 정의되고, 트렌치 분리 보더에 의해서 정의된 균일한 정사각형 아이셀 I11 내지 I55를 포함한다. 패터닝된 M2 유닛 전지 금속화 층(242)은, 백플레인층을 통한 복수의 전도성 비아 플러그를 통해 하부 M1층 핑거에 전기적으로 연결된 테이퍼진(예를 들면, 삼각형으로 도시됨) 맞물려진 에미터 및 베이스 금속 핑거로서, 각 섬의 후측 상에 패터닝된 M1층 형성 후 태양 전지 후측에 부착된 연속적인 전기 절연 백플레인층 상에 형성된다. 도시된 바와 같이, M2 맞물려진 삼각형 핑거(M2 에미터 핑거(252) 및 M2 베이스 핑거(254)는 분리 갭에 의해 전기적으로 분리된다)는 각 섬의 M1 핑거의 수에 비해 실질적으로 더 적은 M2 핑거를 갖도록 하부 패터닝된 M1 맞물려진 핑거에 실질적으로 수직 또는 직교하도록 패터닝된다. M2 직렬 연결(250) 및 섬 칼럼에 의해 직렬로 연결된 칼럼 내의 각 섬(마스터 전지는 이 실시형태에서 미니 전지의 5 x 5 = 25 어레이를 포함한다)은 섬 칼럼의 상부 및 하부에 교대로 위치하는 횡방향 점퍼(248)에 의해 연결되고, 각 섬은 에미터 리드 또는 버스바(244)(에미터 말단)로부터 베이스 리드 또는 버스바(246)(베이스 말단)로 직렬 연결된다. 도시된 바와 같이, 각 섬 칼럼은 M2 칼럼 분리 영역(256)에 의해 분리된다. M2 직렬 연결(250)은 섬(I11)의 M2 베이스 핑거(254)를 섬(I21)의 M2 에미터 핑거(252)에 전기적으로 연결한다. 섬(I21)의 M2 베이스 핑거(254)는 섬(I31)의 M2 에미터 핑거(252)에 전기연결되고 섬(I51)에 수직으로 연결된다. M2 직렬 연결 횡방향 점퍼(248)는 (칼럼 1 내의) 섬(I31)의 M2 베이스 핑거(254)를 (칼럼 2내의) 섬(I32)의 M2 에미터 핑거(252) 전기적으로 연결한다.
본원에 개시된 M1 및 M2 유닛 전지 패턴은 별도 또는 유사 정사각형 섬, 삼각형 섬, 또는 다양한 그 외의 형상의 섬, 및 임의의 조합에 대해 디자인될 수 있다. 즉, 섬 디자인 및 연결 패턴은 패터닝된 M1 및 M2 디자인을 좌우할 수 있다.
M2에 대한 필요한 전기전도도(또는 Al 또는 Cu와 같은 소정의 M2 재료에 대해 패터닝된 M2 금속의 전체 두께)는 S의 전류 및 전압 크기 팩터로 아이셀의 전지 전류가 감소하고 전지 전압이 증가하기 때문에 단일 섬을 포함하는 마스터 전지에 비해 전기적 직렬(또는 하이브리드 병렬-직렬)로 연결된 S 섬(또는 섬의 S 하위 그룹)을 갖는 마스터 전지에 비해 작다. 일반적으로, S의 값, 즉 직렬 연결 하위 전지 또는 섬의 수가 크면, M2 두께 요건이 작아지는데, 전지 전류는 S 팩터 정도 감소하고 전지 전압은 S 팩터에 의해 증가하기 때문이다(직렬 연결된 섬 또는 하위 그룹 섬의 수). 예를 들면, IBC 태양 전지의 구리 M2층 두께는 도 1에 도시된 비-타일 태양 전지(예를 들면, 156 mm x 156 mm IBC 태양 전지)에 대해 약 20 내지 80 마이크론의 두께 범위를, 약 20 마이크론 미만으로 감소할 수 있고, 일부 예에서 10 마이크론 미만을 약 1 마이크론 내지 5 마이크론으로 감소할 수 있다(따라서, 아이셀의 전압은 팩터 S 정도 증가하고 전류는 팩터 S 정도 감소한다).
본원에 개시된 모노리식으로 타일 태양 전지 또는 아이셀 구조체 및 제작 방법은 실질적으로 감소된 금속화 시트 전도도 및 두께 요건을 제공하고, 이어서 금속 소비, 공정 비용, 제작 공정 장비 비용, 및 상응하는 자본 지출을 줄일 수 있다. 또한, 특정 전지 제작 공정으로부터 상당한 폐 부산물, 예를 들면, 금속 도금(예를 들면, 구리 도금) 중에 생성되는 부산물은, 감소되고 완화된 금속화 시트 전도도 및 두께 요건으로 인해 감소하거나 제거될 수 있다(따라서, 금속 도금을 훨씬 간단하고 적은 비용의 금속화 공정(예를 들면, 증착, 플라즈마 스퍼터링, 및/또는 스크린 인쇄)로 대체해서 두꺼운 금속 도금에 의존성을 없애기 위한 능력). 얇고 간단한 M2 금속화 패턴은, 태양 전지 반도체층 미세 균열을 감소시키고 전체 태양 전지 및 모듈 제작 생산량을, 예를 들면, 실질적으로 얇아진 패터닝된 M2 금속화 인장 응력/기계적 응력 감소 및 금속 도금 처리(예를 들면, 구리 도금) 및 관련 취급, 에지 봉지 및 도금 전기적 접촉 요건에 의존성 제거로 인해 개선할 수 있다. 유연한 또는 구부러질 수 있는 태양 전지 및 PV 모듈에 요구되는 적용에 대해, 아이셀 혁신 형태에 의해 얻어질 수 있는 얇아진 M2 금속화 층은, 태양 전지의 유연성 및 굽힙성, 및 유연한, 경량 PV 모듈을 개선할 수 있고, 태양 전지 미세 균열 또는 파손 위험을 증가하지 않는다. 종래 기술의 맞물려진 후측-접촉(IBC) 태양전지에 비해 비교적 두꺼운(예를 들면, 약 30 내지 80 마이크론)구리 금속화를 형성하기 위해 사용되는 구리 도금 공정은, 압입 상태의 구리 도금 공정(일측 도금이 필요하고, IBC 태양 전지 전측이 도금 약품에 노출되는 것을 방지한다) 및 도금 공정 중 및 후에 태양 전지의 클램핑/씰링 및 디클램핑/언씰링 또한 취급으로 인해 전지의 기계적 파손 위험으로 인해 제조 생산량을 떨어뜨릴 수 있다. 예를 들면, 기존의 미세 균열을 갖는 태양 전지의 구리 도금 가공은 실리콘 미세 균열에 따라 구리를 도금해서 단단한 션트 또는 부드러운 션트를 일으키고 수율 또는 성능이 떨어질 수 있다. 일 실시형태에서, 실질적으로 감소된 M2 시트 전도도(또는 M2 금속 두께)로 인해 구리 도금 처리가 제거되면, 특별한 M1 디자인이 필요하지 않고, 패터닝된 M2층은 태양 전지의 에지로부터 리세스되거나 오프셋되어 에지-씰링된 구리 도금을 수용하고, 즉 섬 마스터 전지 또는 아이셀의 배치된 M2 시트 전도도 요건이 완화되면, 두꺼운 구리 도금 공정을 건조 비-도금 공정으로 교체하여 패터닝된 M2층을 형성하고, 전지의 전측의 클램핑 또는 씰링이 필요하지 않고, 도금 가공에서 도출되지 않는다. 따라서, 하부 패터닝된 M1 핑거는 섬의 에지 또는 구획 보더 사이에 거의 말단 사이에서 연장될 수 있다. 또한, 구리 도금 금속화에 대한 의존성을 제거하면, 모든 건조 전지 금속화 가공(예를 들면, 스크린 인쇄 또는 PVD를 사용)를 수행해서 실질적으로 전지 제작 복잡성을 줄일 수 있다.
구리(예를 들면, 알루미늄) 이외에 금속화 재료가 사용되는 일부 금속화 실시형태에서, 태양 전지 및 PV 모듈의 투영된 장기간 필드 신뢰성은 개선될 수 있는 데, 이는 구리가 (부드럽거나 단단한 태양 전지 션트를 일으키지 않더라도)구리 금속화를 사용하는 태양 전지 내에서 민감한 태양 전지 표면 영역에 침투하면, 소수 캐리어 수명( 및 효율)의 열화 및 반도체 기판으로 구리 확산으로 인해 장기간 신뢰성 문제를 일으킬 수 있기 때문이다.
아이셀에 의해 얻어지는 얇아진 태양 전지 금속화는, 비교적 두꺼운(일반적으로 IBC 태양 전지에 대해 약 30 내지 80 마이크론) 도금 금속, 종종 도금 구리를 사용하는 공지된 태양 전지에 비해, 예를 들면, 본원에 기재된 백플레인 적층 태양 전지는 태양 전지 휨 및 기계적 응력이 감소한다. 이중 레벨 금속화 구조체 내에서 M2 금속 두께가 (일 실시예에서 적어도 30 내지 80 마이크론을 약 5 마이크론 미만으로) 감소하면, 태양 전지 및 PV 모듈 유연성/유순성이 향상되고, PV 모듈 구부림 또는 굽힘 시 균열이 발생되지 않고 PV 모듈 성능이 열화되지 않는다. 또한, M2 금속 두께 및 양이 감소하면, 기계적 응력, 예를 들면, 민감한 태양 전지 반도체 흡수체 상의 패터닝된 금속화 응력이 실질적으로 감소하고, 다음의 태양 전지 및 모듈 처리(예를 들면, 시험 및 소트, 모듈 적층(적층 압력 및 열을 사용할 수 있는) 및 설치된 PV 모듈의 필드 작동 중에 미세 균열 발생 및 생산량 저하가 감소한다. 예를 들면, 패터닝된 M2는 비교적 저렴한, 고전도성 금속, 예를 들면, 구리(벌크 저항 1.68 μΩ.cm) 또는 알루미늄(벌크 저항 2.82 μΩ.cm)으로 제조될 수 있다. 예를 들면, 구리는 선형 CTE 약 17 ppm/℃이고 결정질 실리콘은 선형 CTE가 약 2.7 ppm/℃이다. 따라서, 구리와 결정질 실리콘 사이의 CTE 차이는 대략 14 ppm/℃이고 140℃ 모듈 적층 공정은 156 mm x 156 mm 태양 전지에 대해 0.25 mm 또는 250㎛의 치수가 미스매치되어(즉 두꺼운 도금 구리는 실리콘에 비해 일측으로부터 일측으로 약 250마이크론 확장한다), 모듈 적층 공정 중에 실리콘 상에 매우 큰 인장 응력을 일으킨다. 개시된 대상에 따라 패터닝된 박막 M2 금속화 패턴을 갖는 모노리식 미니 전지 또는 섬(예를 들면,층 두께가 약 10 마이크론 미만, 일부 예에서 5 마이크론 미만)은, 실질적으로 균열 발생 및 전파 모드, 및 얻어진 생산량 저하를 줄이거나 없앤다.
필요에 따라, 도금 가공, 예를 들면, 구리 도금 공정(또한, 금속 도금 공정에 대해 비용, 추가 공정 복잡성, 열/기계적 응력, 및 잠재적인 제작 생산량 감소)을 없애기 위해, 직렬 연결 하위 전지 또는 섬(S)의 수는, 필요한 낮은 저항 또는 높은 전도성 금속(추가의 높은 전도성 금속, 예를 들면, 은이 사용될 수 있지만, 예를 들면, 저렴한 높은 전도성 금속, 예를 들면, 구리 및/또는 알루미늄) 두께가, 비교적 낮은 비용 금속 증착 공정, 예를 들면, 플라즈마 스퍼터링 또는 증착(물리적 증착 또는 PVD 공정)을 사용하기 위해 충분히 작고, 특히 이 예에서 M2 두께(예를 들면, 구리 또는 알루미늄 두께)가 10 마이크론 미만, 일부 예에서 5 마이크론 미만으로 감소하도록, 선택할 수 있다. 또한, 추가의 저렴한 금속화 공정, 예를 들면, 스크린 인쇄는 구리 도금 대신에 사용될 수 있다.
또한, 일 실시형태에서, M2는 실질적으로 M1에 직교 또는 수직으로 되도록 패터닝될 수 있고 M2 핑거(예를 들면, 테이퍼진 핑거)의 수는, 예를 들면, 약 5 내지 50의 범위로 팩터 정도 M1 핑거의 수보다 훨씬 작을 수 있다. 일부 예에서, 테이퍼진 핑거 형상, 예를 들면, 삼각형 또는 사다리꼴 형상으로 디자인된 M2 핑거는, 직사각형 핑거에 비해 M2 금속 두께 요건(일반적으로 약 30% 정도) 감소할 것이다.
주요/마스터 전지를 섬 또는 하위 전지의 어레이(예를 들면, N x N 정사각형 또는 유사 정사각형 또는 K 삼각형 또는 이들의 조합의 어레이)을 구획하고, 직렬 또는 전기적 병렬 및 전기적 직렬의 하이브리드 조합으로 섬을 연결하면, 각각의 섬, 또는 미니 전지, 또는 전체 마스터 전지는, 예를 들면, N x N = N2의 팩터(모든 정사각형 섬은 전기적 직렬로 연결되는 경우) 또는 K 팩터 (모든 삼각형 섬이 직렬로 연결된 경우) 정도 감소한다. 주요/마스터 전지 또는 아이셀은 최대 전력(mp) 전류 Imp, 및 최대 전력 전압 Vmp이면, 각각 직렬 연결 섬(또는 병렬 연결 후 직렬로 연결된 섬의 하위 그룹)은 최대 전력 전류 Imp/N2 (직렬로 연결된 N2 섬을 가정하면)이고 최대 전력 전압 Vmp (섬의 전압 변화 없음)일 것이다. 공유된 연속 또는 연속 백플레인 상의 섬은, 전지적 직렬로 연결되도록 제1 및 제2금속화 층 패턴 M1 및 M2을 디자인하면, 주요/마스터 전지 또는 아이셀을 최대 전력 전류 Imp/N2 및 최대 전력 전압 N2 x Vmp 또는 전지(아이셀) 최대 전력 Pmp = Imp x Vmp (미니 전지 구획 없이 마스터 전지과 동일한 최대 전력)이다.
따라서, 모노리식 섬 마스터 전지 또는 아이셀 구조는 감소된 태양 전지 전류로 인해 옴 손실을 줄이고 일반적으로 태양 전지 금속화 구조체가 얇아지고, 적용가능하거나 요구되는 경우 M2층이 훨씬 더 얇아질 수 있다. 또한, 마스터 전지 또는 아이셀의 감소한 전류 및 증가한 전압에 의해, 비교적 저렴한, 고효율, 최대 전력 지점 트랙킹(MPPT) 전력 최적화 전자장치가 PV 모듈에 직접 임베딩되거나 태양 전지 백플레인 상에 집적될 수 있다.
주요/마스터 전지 또는 아이셀은, 섬의 S 정사각형 또는 유사 정사각형 패턴을 가지고(S는 정수 및 S = N x N을 가정하고) 또는 P 삼각형 섬(P는 정수, 예를 들면, 2 또는 4)은 각각 인접한 세트의 P 트렌치 분리 삼각형 섬이 섬의 정사각형 하위 그룹을 형성하는 것으로 가정한다. 각각의 인접한 세트의 P 삼각형 섬이 정사각형 하위 그룹은 전기적 병렬로 연결될 수 있고, 일련의 S 하위 그룹은 전기적 직렬로 연결된다. 얻어진 주요 전지는 최대 전력 전류 Imp/S 및 최대 전력 전압 S x Vmp 을 가질 것이다. 실제로, 섬의 감소한 전류 및 증가한 전압은 비교적 저렴한, 고효율, 최대 전력 지점 트랙킹(MPPT) 전력 최적화 전자장치는 PV 모듈에 직접 임베딩되고/되거나 태양 전지 백플레인 상에 통합될 수 있다. 또한, 아이셀의 혁신적인 형태는 모듈에의 저렴한 바이패스 다이오드(예를 들면, pn 접합 다이오드 또는 쇼트키 다이오드)의 발생에 기초해서 분포된 셰이드 관리를 가능하게 하고, 예를 들면, 하나의 바이패스 다이오드는 최종 PV 모듈 적층 전에 각각의 태양 전지과 함께 임베딩된다. 금속화 실시형태에서, M1 금속층은, 각각의 섬 내에 버스바가 없는, 미세 피치(대략 200㎛ 내지 2 mm 범위의 베이스 간 피치, 더 구체적으로 500㎛ 내지 1,500㎛) 맞물려진 Al 및/또는 Al/Si 금속 핑거 패턴(스크린 인쇄 또는 PVD 및 포스트 PVD 패터닝에 의해 형성된)일 수 있다. 각 섬에 대해, M1 핑거는 구획 트렌치 분리 에지로부터 약간 리세싱될 수 있다(예를 들면, 섬 트렌치 분리 에지로부터 50㎛ 내지 수백 ㎛정도 리세스되거나 오프셋될 수 있다). 즉, 마스터 전지 내에 각 섬의 M1 핑거는 서로 전기적 및 물리적으로 분리된다(특정한 섬에 상응하는 M1 패턴은 본원에서 M1 유닛 전지로 지칭될 수 있다).
섬의 전기적 연결 구조(모두 직렬, 하이브리드 병렬-직렬, 또는 모두 병렬)은 M2 패턴 디자인에 의해 정의될 수 있고, M1은 모든 마스터 전지 섬의 온-전지 접촉 금속화로서 역할을 하고 M2는 높은 전도성 금속으로 아이셀 또는 마스터 전지 내에 섬의 전기적 연결 및 높은 전도성 금속화 및 전기적 연결을 제공한다.
M2 디자인(예를 들면, 직사각형 또는 테이퍼진 맞물려진 M2 베이스 및 에미터 핑거를 사용하는 M2 패턴)은 아이셀 내에 섬의 모든 직렬, 하이브리드 병렬-직렬, 또는 모두 병렬 연결을 제공할 수 있다. 일부 예에서, 상기 기재된 바와 같이, 섬의 모든 직렬 또는 하이브리드 병렬-직렬 전기적 연결을 제공하는 M2 디자인은, 주요/마스터 전지 전압을 증가 및 주요/마스터 전지 전류 감소(예를 들면, S 팩터 정도, 여기서 S는 직렬 연결된 섬 또는 섬의 하위 그룹의 수이다)한다. 전지 전압을 증가시키면서 전지전류를 감소시키면, 금속화 전도성 요건을 완화/줄이고 금속화 층이 얇아지고 낮아진 금속 시트 전도도가 가능하고, (예를 들면, 전지 금속 형성을 위해 구리 도금할 필요가 없기 때문에)제조 비용, 공정 복잡성, 제작 장비 및 설비 비용, 비교적 두꺼운 금속화 가공 처리, 예를 들면, 구리 도금을 사용해서 형성되는 두꺼운 금속화에 관련된 균열, 신뢰성 문제, 및 전체 생산량 저하가 줄어들거나 완화된다.
또한, 향상된 전압/감소된 전류 주요/마스터 태양 전지 또는 아이셀은 비교적 저렴한 고성능, 고효율 최대 전력 지점 트랙킹(MPPT) 전력 최적화 전자장치가 각 모듈 내에 임베딩되고 각각의 아이셀 및/또는 각 섬과 관련되어, 셰이딩 된, 부분적으로 셰이딩 된 및 셰이딩 되지 않은 섬을 갖는 마스터 전지를 가로지르는 전력 및 에너지 수집 능력이 향상한다. 마찬가지로, 각 아이셀 또는 각 아이셀 내의 각 섬은 셰이딩 된 및 부분적으로 셰이딩 된 상태 하에서 향상된 태양 전지 보호 및 전력 수집을 위해, 분포된 셰이드 관리 능력을 제공하기 위해 저렴한 바이패스 다이오드(pn 접합 다이오드 또는 쇼트키 배리어 다이오드)를 가질 수 있다. 모든 병렬 M2 패턴에 의해 제공된 섬의 모든 병렬 전기 연결은, 모든 직렬 또는 하이브리드 병렬-직렬 연결에 비해 상기 기재된 모노리식 섬 태양 전지의 다수의 이점 중 일부 이점, 특히 얻어진 아이셀 및 PV 모듈의 증가된 유연성 및 굽힘성을 제공한다.
예를 들면, M2에 대해 PVD 알루미늄을 사용하는(5 ㎛ 미만 두께의 M2층은 아이셀 내에 모든 직렬 또는 하이브리드 병렬-직렬 연결을 제공한다) 경우, 금속 스택은 M2 솔더링성을 제공하기 위해 (예를 들면, 플라즈마 스퍼터링에 의해 형성된) Ni 또는 NiV, 그 다음에 선택적으로 (예를 들면, 플라즈마 스퍼터링에 의해 형성된)Sn의 비교적 박막층으로 캡핑된 PVD Al(주요 금속)일 수 있다. 알루미늄층은 전자빔 또는 열증착 공정을 사용해서 증착될 수 있다.
S 정사각형 섬은 직렬로 연결된 것을 가정한다. 전기적 직렬로 연결된 각각의 "섬"은 전기적 병렬로 연결된 더 작은 섬의 하위 그룹, 예를 들면, 삼각형 섬을 포함할 수 있다. 정사각형 섬의 N x N 어레이는 직렬로 연결된다: S = N x N = N2 .
또한, M2 핑거 패턴은 실질적으로 M1 패턴에 직교 또는 수직하고, 이는 M2의 핑거 수가 M1 핑거 수보다 (5배 내지 약 50배 팩터 정도)실질적으로 작게 될 수 있다. 예를 들면, 베이스간 M1 금속 피치 750마이크론을 갖는 156 mm x 156 mm 전지(타일 또는 섬 부재)은 약 416 M1 핑거 및 약 8 내지 40 M2 직교 핑거를 가질 수 있다.
마찬가지로, M1/M2 핑거 비로 큰 팩터의 감소는 각 섬 하위 전지에 대해 M2 금속 핑거 카운트에 적용할 수 있다.(특정 섬에 상응하는 M2 패턴은 M2 유닛 전지로 지칭될 수 있다). 예를 들면, S = 3 x 3 섬 마스터 전지 디자인에 대해, 각 섬은 약 140 M1 핑거(각 섬에서 약 52 mm의 거리를 주행) 및 M2 핑거 카운트 12(예를 들면, M2 베이스 및 에미터 금속 핑거는 결합된 폭 또는 피치가 약 6.5 mm로, M1 피 약 750 마이크론보다 훨씬 크다)이다. 일부 예에서, M2층은 비교적 큰 전지 커버리지 비(100% 가까움)를 제공할 수 있고, 하나의 예에서 (예를 들면, PVD 로)증착된 M2층은 펄스 나노초 레이저 제거를 사용해서 패터닝되고 대략 100 ㎛ 두께 미만의 핑거 간 분리 갭을 형성한다.
소정의 금속(알루미늄 또는 구리)에 대해 이중 레벨 금속화 구조체에서 M2에 대한 가이드라인
전지 면적 = L x L = L2에 대해, Imp 는 STC 조건 하에서 전체 M1층으로부터 추출된 마스터 전지 최대 전력 지점(MPP) 전류(베이스 또는 에미터 전류)인 것을 가정한다. 태양 전지의 최대 전력 지점 작동에서, 전지 접촉 금속화 레벨 M1으로부터 추출되고 전도성 M2-M1 비아 플러그를 통과해서 흐르는 전체 전류는 베이스에 대한 Imp 및 에미터에 대한 Imp 이다(전류 방향 고려사항 없이 2Imp).
또한, Pmp 및 Vmp는 전지의 최대 전력 지점(MPPT) 전력 및 전압인 것을 가정한다. Pmp = Vmp x Imp; M1으로부터 추출된 유닛 면적당 전체 전기적 전지 전류(흐름 방향에 관계없이 베이스 및 에미터 전류를 포함한다)=2Imp /L2인데, 전지 면적의 절반은 Imp 베이스 전류를 생성하고 전지 면적의 절반은 Imp 에미터 전류를 생성하기 때문이고: 및 직렬로 연결된 각 섬(또는 하위 전지)의 MPP 전력= Pmp/S, 여기서 S는 직렬로 연결된 섬 또는 섬의 하위 그룹의 수(예를 들면: S = N x N = N2).
삼각형 M2 핑거 실시형태에서, If는 M2 핑거에 의해 덮인 삼각형 면적에 대해 하부 M1 핑거로부터 각 개별 M2 삼각형 핑거에 의해 수집되는 전류인 것을 가정하고, If = Imp/(F.S), F는 섬당 M2 삼각형 핑거 쌍의 수이고; 직렬 연결 섬 상에 베이스 또는 에미터 삼각형 핑거에서 핑거 전류는 x의 함수로서 I(x)={[2Imp/L2].[(x/H).h]}.dx 의 0으로부터 x까지 적분값이고, H = L/N (S = N x N에 대해) 및 h = H/F = L/(N.F); 따라서, I(x) = {[2Imp/L2].[(x/F]}.dx 의 0으로부터 x까지 적분값= {[2Imp/(FL2 )].x.dx}의 0으로부터 x까지 적분값; 따라서, I(x) = [2Imp/(FL2 )].(1/2)x2 = [Imp/(FL2 )]. x2; 및 핑거당 총 전류는 If = [Imp/(FL2 )].H2 = [Imp/(FL2 )].(L/N)2 = [Imp/(FN2) = Imp/(F.S)로 나타낼 수 있다.
또한, M2 는 저항 ρ, 두께 t, 및 M2 시트 Rs = ρ/t를 가정하면, 섬 Plf 당 M2 핑거당 전력 손실(즉 M2 유닛 전지 당 M2 핑거당 전력 손실)은 Plf = {{(ρ.dx)/[(t.x.h)/H]}.[Imp/(FL2 )]2.x4}의 0으로부터 x까지 적분값으로 나타내고, 따라서 Plf = [(ρ.H)/(t.h)]. [Imp/(FL2 )]2.(1/4).H4 = [(ρ.H)/(t.h)]. [Imp/(FL2 )]2.(1/4).(L/N)4인데, h = H/F 및 H/h = F일 때 Plf = (ρ.F/t). [Imp/(FL2 )]2.(1/4).(L/N)4 ; 따라서 핑거당 전력 손실 Plf = (ρ/t).F.Imp 2.(1/F2L4 ).(1/4).L4.(1/N4) = (ρ/t).Imp 2.[1/(4.F.N4)]이고; 섬당 2F 핑거가 있는 경우, MPP 조건에서 섬당 총 M2 전력 손실(PM2isle)은 PM2isle = (r/t).Imp 2.[1/(4.F.N4)].2.F = (ρ/t).Imp 2.[1/(2N4)]으로 나타내고; 전체 N x N = N2 섬이 있는 경우, MPP에서 전체 M2 전력 손실은 PM2loss = (ρ/t).Imp 2.[1/(2N4)].N2 = (ρ/t).Imp 2.[1/(2N2)]으로 나타내고; 따라서 PM2loss = (ρ/t).Imp 2.[1/(2N2)]이다.
일례로 대략 22.5% 평균 태양 전지 효율 Pmp = 5.50 Wp을 가정하고 Vmp = 0.59 V, Imp = 9.3을 가정한다. 알루미늄 및 구리에 대한 M2 금속층 두께 요건은 전체 최대 두께 M2의 허용가능한 상대적 옴 손실 팩터 k가 0.01, 0.005, 또는 0.0025 (전지에 대해 Pmp 팩터로서), 전력 손실 팩터 = k = (PM2loss/Pmp), K (허용가능한 최대 M2 손실에서)=(ρ/t).(Imp 2/Pmp) [1/(2.N2)] 에서 허용 가능한 k 및 t에 기초해서 필요한 M2 금속 두께는 t = (ρ/k).(Imp 2/Pmp) [1/(2.N2)]로서 표현될 수 있고, k는 팩터 Pmp로서 허용가능한 최대 손실이다.
하기 표 1은 다양한 허용가능한 손실 팩터(k) 및 다양한 N 마스터 전지 실시형태에 대해 구리 또는 알루미늄 M2 금속화에 대해 산출된 필요한 M2 두께를 표시하고, 이러한 실시형태는 직렬 연결된 N x N 섬 어레이(S = N x N)를 갖고, N값은 상기 식에 기초해서 1 (예를 들면, 단일 섬을 갖는 전지, 즉 구획된 트렌치가 없음) 내지 6 이하(예를 들면, S=36 직렬 연결된 섬에 대해)이고, 다음을 가정한다: 구리 금속화에 대해 ρ = 1.68μΩ.cm이고 알루미늄 금속화에 대해 ρ = 2.82μΩ.cm, Pmp = 5.5 W, Imp = 9.3 A, 허용 가능한 손실 팩터 k 0.01, 0.005, 또는 0.0025이다.
따라서, 패터닝된 M2 금속층 두께 (예를 들면, 증발 또는 스퍼터링과 같은 PVD를 사용해서 형성되는 경우)는, 대략 5㎛ 미만으로 한정되고, 일부 예에서 M2 PVD 금속층 두께는 약 3 ㎛ 미만으로 제한되고, 많은 경제적(예를 들면, PVD 재료 비용 감소 및 처리 단순화) 또한 제작 이점을 제공한다.
일부 예에서, 전자 빔 증발 또는 열 증발 또는 DC 마크네트론 플라즈마 스퍼터링(물리적 증착 또는 PVD 공정)은 높은 생산성 태양 PV 적용을 위해 시판되는 높은 쓰로우풋, 인라인, 증발 및/또는 플라즈마 스퍼터링 툴을 이용해서 거의 벌크 재료 저항(예를 들면, 구리에 대한 벌크 저항 1.68 μΩ.cm 또는 알루미늄에 대한 벌크 저항 2.82 μΩ.cm에 가까운 금속 저항)을 갖는 고품질 M2 금속층을 증착하는 데에 사용될 수 있다. 예를 들면, 알루미늄 M2 스퍼터링 증착을 위한 인라인 증발 및/또는 DC 마크네트론 플라즈마 스퍼터링(PVD) 툴은 (i) 낮은 M2-M1 비아 플러그 접촉 저항 및 백플레인에 대한 개선된 금속 부착성을 위해 레이저-드릴링 된 쓰로우 백플레인 비아를 세정하기 위해 아르곤 플라즈마 스퍼터 에칭; (ii)순수한 알루미늄의 전자 빔 증발 또는 열 증발 또는 DC 마그네트론 스퍼터링, M2층은 두께가 예를 들면, 3 내지 5 마이크론으로 알루미늄의 손실 팩터 디자인 룰에 기초할 수 있다; (iii) 예를 들면, NiV 또는 Ni 캡핑층의 0.05 ㎛ 내지 0.25㎛의 층 두께와 같이 얇은 DC 마그네트론 스퍼터링; 및 (iv) 대략 0.5층 ㎛ 내지 수 ㎛ 층 두께를 갖는 Sn, Sn 합금 또는 적합한 솔더 재료의 DC 마그네트론 스퍼터링을 포함한다.
또한, 구리 M2 스퍼터링 증착을 위해 인라인 DC 마그네트론 플라즈마 스퍼터링(PVD) 툴은, (i) 낮은 M2-M1 비아 플러그 접촉 저항 및 백플레인에 대한 개선된 M2 부착성을 위해 레이저 드릴링 된 백플레인 비아홀을 통해 노출된 M1 접촉 영역을 세정하기 위해 아르곤 플라즈마 스퍼터링 에칭; (ii) 확산 배리어 및 부착 층으로서 NiV 또는 Ni의 박막(예를 들면, 층두께가 0.05㎛ 내지 0.25㎛)의 DC 마그네트론 스퍼터링; (iii) 순수한 구리의 DC 마그네트론 스퍼터링(구리 두께는 손실 팩터 디자인 룰에 기초할 수 있다); 및 (iv) Sn, Sn 합금, 또는 또 다른 적합한 땜납 재료의 DC 마그네트론 스퍼터링(층 두께가 약 0.5㎛ 내지 수 ㎛)를 포함한다.
일부 실시형태에서, N은 소정의 바람직한 손실 팩터 k 및 상응하는 최대 허용가능한 M2 두께의 구체적인 디자인 기준을 충족하기 위해 선택될 수 있다. M2 구리 또는 알루미늄 두께를 약 5㎛ 미만으로 유지하면, M2는 펄스 레이저 제거를 사용해서 용이하게 패터닝 될 수 있다.
알루미늄 또는 구리, 또한 적용 가능한 배리어 및/또는 캡핑층의 DC 마그네트론 플라즈마 스퍼터링하면서, 레이저 제거 패터닝을 사용해서 M2 금속층을 형성하고, 추가의 M2 금속층 형성 방법은, 알루미늄 또는 구리의 PVD (또한 임의의 적용 가능한 배리어 및/또는 캡핑층) 그 다음에 웨트 패터닝(스크린 인쇄 마스크, 웨트 에칭 금속/박리 마스크); 스크린 인쇄(높은 전도성, 저온 경화 금속 플레이트, 예를 들면, 높은 전도성 은 페이스트, 구리 페이스트, 알루미늄 페이스트, 등)을 들 수 있지만, 이들로 한정되지 않는다.
M2로 구리 대신에 알루미늄 사용하면, 전지 제작 라인 및 얻어진 전지는 구리를 포함하지 않고, 일부 예에서 전지 제작에 모든 건조 처리를 사용할 수 있다. 따라서, (예를 들면, 구리 도금과 같은 구리 가공에 포함된 본래의 복잡함 때문에)전지 제작시 필드에서 전지 모듈에 대한 위험 완화가 개선되는 데, 이는 구리 오염에 따른 장기간 신뢰성 문제 및 수명 열화 문제가 제거되기 때문이다. 또한, M2-M1 접촉(비아홀 또는 비아 플러그 내에서 금속화)는 알루미늄 사이의 접촉으로, M2와 M1 사이의 확산 배리어가 필요하지 않다. 또한, M2 Sn/NiV/Al 스택 또는 주요 M2 전도체 금속으로서 알루미늄을 포함하는 추가의 적합한 금속 스택은 펄스 레이저 제거 패터닝이 가능하고, 모든 건조 전지 후단 금속화 공정을 제공하고 전지 생산량을 증가시킨다.
일부 실시형태에서, 모노리식 섬 마스터 전지 또는 아이셀은 모노리식으로 집적된 바이패스 스위치(MIBS)를 각각의 아이셀 및/또는 아이셀 내의 각각의 섬과 통합되어, 각 섬 주변에 형성된 분포된 셰이드 관리, 예를 들면, pn 접합 모드, 예를 들면, 림 pn 접합 다이오드에 의한 고성능 경량, 박막 포맷, 유연한, 고효율(예를 들면, 20% 초과) 태양 모듈을 제공한다. 또한, MIBS 장치는 금속-접촉 쇼트키 다이오드, 예를 들면, n형 실리콘 상의 알루미늄 또는 알루미늄-실리콘 합금 쇼트키 접촉으로 구성된 각각의 섬 주변에 형성된 림 쇼트키 다이오드일 수 있다. pn접합 MIBS 다이오드 패턴은 많은 가능한 패턴 디자인 중 하나 일 수 있다. 예를 들면, 하나의 MIBS 다이오드 패턴에서 림 다이오드 p+ 에미터 영역은 n형 베이스 영역 사이에 개재되고(또는 지지되는) 연속적인 닫힌 루프 밴드이다.
표준 단단한 유리 모듈(예를 들면, 구리 도금 전지 및 개별 셰이드 관리 부품)은, 섬 태양 전지(아이셀)에 대해 모듈 제작 비용을 줄이기 위해 사용될 수 있지만, MIBS 통합에 의해 중량 및 비용 감소가 달성될 수 있고, 구리 도금 및 개별 바이패스 다이오드 부품이 사용되지 않을 수 있다. 모노리식 섬 마스터 전지의 MIBS 통합 이점은 (예를 들면, 전지로부터 개별 부품을 제거해서)향상된 전체 투영 신뢰도 및 공정 단순화로 인해 실질적인 제작 위험 완화(도금하지 않아서 균열이 훨씬 감소한다) 및 증가된 제작 생산량과 함께 재료 비용 감소를 포함한다. 따라서, 모노리식 섬 MIBS 통합 마스터 전지 모듈은 중량을 줄이고, 부피/크기(및 두께)를 줄이고, 상당한 팩터에 의해 모듈의 전력 밀도(W/kg)을 증가시키고, 설치된 시스템 밸런스 비용을 줄일 수 있다.
모노리식 섬 MIBS 통합 마스터 전지 모듈은 일부 또는 모든 다음 이점을 제공할 수 있다: 외부 부품 없이 분포된 MIBS 셰이드 관리; 예를 들면, 약 1.2 kg/m2 (~0.25 lb/ft2) 상에 유닛 면적당 비교적 작은 평균 모듈 중량은 표준 단단한 c-Si 모듈보다 적어도 10배 가벼울 수 있고; 모듈 전력 밀도 약 155 W/kg (~70 W/lb)은 표준 단단한 c-Si 모듈보다 적어도 10배 높고; 다양한 적용을 위해 고효율(20% 초과) 경량 유연한 모듈; 약 10 배 및 40배 정도 모듈 이송 중량 및 체적(이송된 MW 당) 감소; 표준 단단한 c-Si 모듈을 사용해서 설치된 PV 시스템 비용에 비해 낮은 설치된 PV 시스템 비용을 가능하게 하는 전체 BOS 비용 감소; 및 이송 및 취급에 관한 BOS 및 혼합 비용(miscellaneous costs), 노동력, 설치 하드웨어, 및 배선 비용 감소.
MIBS 형성은, 구획한 트렌치 분리 형성 가공과 통합되고 수행될 수 있다. 림 다이오드 디자인이 이용되면, 모노리식으로 집적된 바이패스 스위치(MIBS) 림은 태양 전지 제작 중 및/또는 후 태양 전지에서 미세 균열의 발생 및/또는 전파를 줄이거나 없앨 수 있는 추가의 이점을 제공할 수 있다.
림 바이패스 다이오드를 섬으로부터 분리하는 전주부 쓰로우 실리콘 구획 트렌치는, 예를 들면, 수 마이크론 내지 약 100 마이크론 이하 범위의 분리 폭을 레이저 빔 직경(또는 레이저 트렌칭 외에 공정을 사용하는 경우 트렌칭 공정 능력) 및 반도체층 두께에 따라 가질 수 있다. 펄스 나노초(ns) 레이저 스크라이빙에 의해 형성된 전형적인 트렌치 분리 폭이 작아질 수 있지만, 약 20 내지 50 마이크론일 수 있다. 펄스 레이저 제거 또는 스크라이빙은 효율적이고 트렌치 분리 영역을 형성하는 방법으로 입증되지만, 레이저 스크라이빙 대신에, 그 외의 비-기계적 및 기계적 스크라이빙 기술이 사용되어 모든 트렌치 형성 가공에 대한 트렌치 분리 영역을 형성할 수 있다. 다른 비-레이저 방법은 플라즈마 스크라이빙, 초음파 또는 음파 드릴링/스크라이빙, 워터 제트 드릴링/스크라이빙, 또는 그 외의 기계적 스크라이빙 방법을 포함한다.
도 16a는 복수의 섬(예를 들면, 4 x 4 섬)을 갖는 섬 마스터 전지 및 섬에 모노리식으로 집적된 바이패스 스위치 또는 MIBS 장치의 태양측 도면의 개략도이다. 이는 연속적 백플레인을 공유하는 아이셀에 대해 전주부 분리 트렌치를 사용해서 태양 전지로부터 분리된 전주부 바이패스 다이오드를 사용하는 MIBS의 실시형태이다.
도 16a는 섬 MIBS(모노리식으로 집적된 바이패스 스위치) 마스터 전지(270)(정삭각형 섬의 4 x 4 어레이로 표시된 아이셀 실시형태) 및 복수의 전주부 닫힌 루프 MIBS 바이패스 다이오드, 예를 들면, 전기적으로 분리된 MIBS 바이패스 다이오드(272)가 섬(I11)으로부터 섬 구획 분리 트렌치(274)에 의해 전기적으로 분리된 태양측 개략 평면도이다. 각각의 섬(I11 내지 I44)은, (레이저 제거/스크라이빙에 의해 형성되거나 상기 기재된 추가의 적합한 기술에 의해 스크라이빙 된)전주부 구획 트렌치, 예를 들면, 전지 분리 트렌치(276)에 의해 분리되어, 일반적인 기존에 연속적이고 다음의 구획된 태양 전지 반도체 기판으로부터 형성되고 공유된 연속 백플레인을 공유하는 섬의 4 x 4 어레이를 갖는 아이셀을 형성한다.
도 16a는 미니 전지 또는 섬 및 전주부 닫힌 루프 림 다이오드(pn 접합 다이오드 또는 쇼트키 배리어 다이오드)를 갖는 MIBS 가능한 태양 전지(아이셀)의 태양측을 도시한다. 각각의 미니 전지 섬(I11 내지 I44)은 상응하는 전주부 분리 트렌치(276) 및 전주부 MIBS 림 다이오드(예를 들면, 전지(I11)에 대해 MIBS 바이패스 다이오드(272) 및 주변 분리 트렌치(274))를 갖고, 각각의 미니 전지 또는 섬은 상응하는 MIBS 림 다이오드를 갖거나, 즉 섬 또는 미니 전지당 하나의 MIBS 림 다이오드가 존재한다. 섬 또는 미니 전지는 전지 금속화 패턴 디자인을 통해 전기적 직렬로 연결될 수 있지만, 그 외의 연결, 예를 들면, 병렬 또는 직렬 및 병렬 하이브리드 조합도 가능할 수 있다.
대표적인 예로서, 도 16a는 동일한 크기 및 형상의 미니 전지의 4 x 4 어레이를 도시하고, 각각의 미니 전지는 상응하는 전주부 닫힌 루프 림 다이오드를 갖는다. 일반적으로, 이러한 구조는 미니 전지의 N x N 어레이 및 상응하는 전주부 닫힌 루프 림 다이오드를 사용할 수 있고, N은 미니 전지 어레이를 형성하기 위한 2개 이상의 정수이다. 도 16은 완전한 정사각형 태양 전지의 대칭 N x N 미니 전지 어레이를 도시하지만, 미니 전지 또는 섬 어레이 디자인은 N x M 미니 전지의 비대칭 어레이를 가질 수 있다. 미니 전지 또는 섬은 정사각형(정사각형 마스터 전지에 대해 N = M) 또는 직사각형(N이 M과 동일하지 않고/않거나 마스터 전지는 정사각형 대신 직사각형), 또는 다양한 그 외의 형상일 수 있다.
또한, 마스터 전지의 미니 전지(다시, 마스터 전지는 일반적인 연속적 백플레인을 공유하는 미니 전지의 어레이 또는 섬을 의미하고 모두 동일한 기존의 태양 전지 반도체 기판으로부터 유래하고, 이어서 복수의 미니 전지 또는 섬 영역으로 구획 트렌치에 의해 구획된다) 은 선택적으로 실질적으로 동일한 영역을 가질 수 있지만 필요하지 않다. 섬 또는 미니 전지의 어레이에 대한 반도체층은 레이저 스크라이빙 또는 플라즈마 스크라이빙과 같은 적합한 스크라이빙 기술에 의해 형성된 구획 트렌치 분리를 사용해서 서로 전기적으로 분리된다. 또한, 각각의 미니 전지 또는 섬 반도체 기판은 전주부 닫힌 루프 MIBS 다이오드 반도체 기판으로부터 트렌치 분리를 사용해서 구획되고 분리된다. 마스터 전지 상의 모든 트렌치 분리 영역은 동일한 제조 공정 단계 중에 예를 들면, 전지 제작 공정 흐름 중 단일 레이저 스크라이빙 공정 단계 중 형성될 수 있다.
도 16b 및 16c는, 도 16a에 도시된 것과 같은 MIBS 가능 후측-접촉/후측-접합 섬 마스터 전지를 형성하기 위해, 제조 공정 완료 후 공유된 연속 백플레인(288) 상의 하나의 섬(또는 유닛 전지, 예를 들면, 도 16a의 I11)에 대한 후측-접촉/후측-접합 태양 전지의 MIBS 림 또는 전주부 다이오드 태양 전지 실시형태의 상세 단면도로, 이는 MIBS 장치 내에 태양 전지 내에 패시베이션/ARC 코팅층(280)으로 나타낸 태양 전지(및 MIBS 장치)의 텍스처링 된 표면 상의 전측 패시베이션 및 ARC 코팅을 포함한다. 태양 전지 및 MIBS 구조적 상세, 예를 들면, 패터닝된 M1 및 M2 금속화 층은 도면에 도시되지 않는다. 도 16b는 pn 접합 주변 림 다이오드 바이패스 스위치를 사용하는 MIBS 수행을 도시한다. (상응하는 분리 트렌치(274)에 의해 섬(I11)으로부터 분리된) 트렌치 분리 MIBS 림 pn 접합 다이오드 영역(282)은 n 도핑된 (예를 들면, 인 도핑된)영역 및 p+ 도핑된(예를 들면, 붕소로 많이 도핑된) 영역을 포함하고, pn 접합 다이오드 바이패스 스위치로서 사용된다. MIBS 림 pn 접합 다이오드 영역(282)는 약 200 내지 600 마이크론 범위의 폭을 갖는 전주부 림 다이오드일 수 있다 (상술한 바와 같이 작아지거나 커진 치수도 가능하다). MIBS 림 다이오드 및 태양 전지 상대적 치수는 정확한 크기로 도시되는 것은 아니다. 일 제작 실시형태에서, 도 16b는 MIBS 가능 후측-접촉/후측-접합(IBC) 태양 전지에 대한 제작 공정 완료 후, 백플레인 적층 (또는 백플레인-부착) MIBS 가능 태양 전지를 도시하고, 이는, 제1 패터닝된 금속화 레벨 또는 M1(예를 들면, 스크린 인쇄 또는 PVD 알루미늄 또는 알루미늄-실리콘 합금 또는 니켈 등의 또 다른 적합한 금속)을 통해 후측-접촉/후측-접합 전지 가공 후, 백플레인 적층, 결정질 실리콘 재사용 가능한 템플레이트로부터 에피택셜 실리콘 리프트 오프 분리 및 격리(기판을 형성하기 위해 에피택셜 실리콘 리프트 오프 공정을 사용하는 경우, 이러한 공정은 스타팅 결정질 실리콘 웨이퍼를 사용하는 경우 적용 가능하지 않다), MIBS 림 다이오드 보더를 정의하기 위해 (예를 들면, 펄스 레이저 스크라이빙 또는 커팅에 의해)트렌치 분리 영역의 형성, 선택적 실리콘 에칭, 텍스처링 및 텍스처링 후의 세정, 패시베이션 및 ARC 증착(예를 들면, PECVD 또는 ALD와 PECVD의 조합), 및 (전도성 비아 플러그를 따라) 백플레인 상의 최종 제2 패터닝된 금속 레벨 또는 M2 제작을 포함한다.
도 16b로 공지된 바와 같이, 태양 전지의 p+ 에미터 영역(필드 에미터 영역 및/또는 많이 도핑된 에미터 접촉 영역)을 형성하기 위한 공정은, MIBS pn 접합 형성을 위한 p+ 접합 도핑을 형성하기 위해 사용될 수 있다. 예를 들면, 알루미늄 또는 알루미늄 합금, 예를 들면, 일부 실리콘 첨가된 알루미늄으로 제조된 패터닝된 M1 금속(미도시)는 태양 전지에 대한 접촉 금속화 또는 제1 금속화 레벨뿐 아니라 MIBS pn 접합 다이오드에 대해 금속화 접촉(n+ 도핑된 접촉 윈도우를 통해 p+ 영역 및 n형 기판 영역에)을 형성한다. 태양 전지의 베이스 영역으로 역활을 하는 동일한 n형 실리콘 기판으로부터 MIBS pn 접합 다이오드의 n 도핑된 실리콘 영역이 형성되고(예를 들면, 에피택시 없이 스타팅 n형 결정질 실리콘 웨이퍼를 사용하는 경우 n형 실리콘 웨이퍼 또는 태양 전지 및 MIBS 기판을 형성하기 위해 에피택셜 실리콘 리프트 오프 가공을 사용하는 경우 에피택셜 증착에 의해 형성된 인시투 도핑된 n형 결정질 실리콘층으로부터 형성), 기판 벌크 영역 도핑은 기판의 백그라운드 도핑으로 지칭할 수 있다. 패터닝된 M1 및 M2 금속화 구조체는 필요한 모노리식 태양 전지 및 MIBS 접합 다이오드 전기 상호연결을 완료하고, 전지 레벨 통합 셰이드 관리 및 셰이딩에 대한 연속적 태양 전지 보호를 제공하기 위해 MIBS 다이오드 말단이 각각의 태양 전지 베이스 및 에미터 말단에 적절하게 상호연결되는 것을 보장한다. 도 16b에 공지된 바와 같이, MIBS pn 접합 다이오드의 상면 및 측벽 에지는 태양 전지의 태양측 및 에지, 패시베이션/ARC 코팅층(280)을 패시베이팅 하기 위해 동일한 패시베이션 층 및 공정을 사용해서 패시베이팅 된다. 도 16a는 예를 들면, 패터닝된 M1 및 M2 금속화, 후측 패시베이션층, M1 접촉 홀, 백플레인을 통한 M-M2 비아 홀, 및 MIBS 장치 구조체 내에 n형 기판 M1 연결에 대해 n+ 도핑된 접촉 윈도우와 같은 태양 전지 및 MIBS 구조체의 일부 상세가 도시되지 않는다.
도 16c는 주변 쇼트키 림 다이오드 바이패스 스위치를 사용하는 MIBS 수행을 도시한다. 분리된 쇼트키 림 다이오드 바이패스 스위치 영역(286)(상응하는 분리 트렌치(274)에 의해 섬(I11)으로부터 분리)은 n 도핑된 영역 및 내부 외부 n+ 영역을 포함하고 쇼트키 다이오드 바이패스 스위치로서 사용된다. 쇼트키 림 다이오드 바이패스 스위치 영역(286)은 200 내지 600 마이크론의 범위의 폭을 갖는 전주부 림 다이오드일 수 있고(이러한 치수는 이러한 범위보다 크거나 작도록 선택될 수 있다).
일 제작 실시형태에서, 도 16c는 (예를 들면, 많이 도핑된 실리콘 상의 효과적 옴 접촉 또한 적게 도핑된 실리콘 상의 효과적 쇼트키 배리어 접촉으로 역할을 하는 적합한 전도체, 예를 들면 알루미늄 또는 알루미늄-실리콘 합금으로 제조된)제1 패터닝된 금속화 레벨 또는 M1을 통해 후측-접촉/후측-접합 전지의 종료, 백플레인 적층, 에피택셜 리프트 오프 실리콘 기판을 사용하는 경우 결정질 실리콘 재사용 가능한 템플레이트로부터 에피택셜 실리콘 리프트 오프 분리 및 격리(이 공정은 에피택셜 리프트 오프 기판 대신에 스타팅 결정질 실리콘 웨이퍼를 사용하는 경우 적용하거나 필요하지 않다), MIBS 림 쇼트키 다이오드 보더를 정의하기 위해 트렌치 분리 형성(예를 들면, 펄스 레이저 스크라이빙 또는 커팅에 의해 형성), 선택적 실리콘 박막화 에칭, 텍스처링 및 텍스처링 후의 세정, 패시베이션 및 ARC 형성(예를 들면, PECVD 또는 PECVD와 ALD와 같은 또 다른 공정의 조합), 및 (전도성 M1-M2 비아 플러그와 함께)백플레인 상의 최종 제2 패터닝된 금속 레벨 또는 M2의 제작을 포함하는, MIBS 가능 후측-접촉/후측-접합 섬 마스터 전지 제작 공정 종료 후 백플레인 적층 또는 백플레인-부착 MIBS 가능 태양 전지를 도시한다.
도 16c에 공지된 바와 같이, 태양 전지의 베이스 영역으로 사용되는 n형 실리콘 기판(예를 들면, 에피택셜 리프트 오프 가공을 사용하는 경우 인시투 도핑된 에피택셜 증착을 통해 형성되거나, 에피택셜 리프트 오프 가공을 사용하지 않는 경우 스타팅 n형 결정질 실리콘 웨이퍼로부터 형성)은, MIBS 쇼트키 다이오드에 대해 n형 실리콘 기판 영역으로 사용된다. 예를 들면, 알루미늄 또는 일부 실리콘 첨가된 알루미늄과 같은 적합한 알루미늄 합금으로 제조된 M1 금속(미도시)은, (n+ 도핑된 접촉 개구를 통한 베이스 영역 및 태양 전지의 p+ 도핑된 접촉 개구를 통한 에미터 접촉 영역에 대해) 태양 전지에 대한 M1 옴 접촉 금속화를 형성할 뿐 아니라, (적게 도핑된 n형 실리콘 기판 영역에 비-옴 쇼트키 배리어의 접촉 및 많이 도핑된 n+ 도핑된 영역을 통해 n형 실리콘에 대한 옴 접촉)MIBS 쇼트키 다이오드에 금속화의 접촉을 형성한다. MIBS 다이오드의 적게 도핑된 n형 실리콘 기판 영역은, 태양 전지에 대해 사용된 동일한 n형 기판으로부터의 영역이고 그 베이스 영역으로 역할을 한다(예를 들면, 에피택셜 실리콘 리프트 오프 가공을 사용하는 경우 n형 기판은 인시투 도핑된 n형 에피택셜 실리콘 증착에 의해 형성될 수 있고, 또는 에피택셜 실리콘 리프트 오프 가공을 사용하지 않는 경우 스타팅 n형 결정질 실리콘 웨이퍼로부터 형성). n형 실리콘 기판에 MIBS 쇼트키 다이오드 옴 접촉에 대한 n형 실리콘 영역 내에 많이 도핑된 n+ 확산 도핑이 형성될 수 있고 동일한 처리를 사용하는 경우 (다음의 패터닝된 M1 금속화 형성시) 태양 전지에 대해 많이 도핑된 n+ 도핑된 베이스 접촉 영역을 제조하기 위해 사용된다. 패터닝된 M1 및 M2 금속화 구조체의 조합은 태양 전지 및 MIBS 쇼트키 다이오드 전기적 상호연결을 종료하고 MIBS 다이오드 말단이 태양 전지 말단에 적절하게 연결되어 전지 레벨 통합 셰이드 관리 및 태양 전지 보호를 제공한다. 도 16c에서 공지된 바와 같이, MIBS 쇼트키 다이오드의 상면 및 측벽 에지는 태양 전지의 에지 및 태양측 상에 패시베이션 및 ARC 층을 형성하기 위해 사용되는 것과 동일한 패시베이션 및 ARC층 및 공정을 사용해서 패시베이팅 된다 - 패시베이션/ARC 코팅층(280)을 주목한다. 도 16c는 패터닝된 M1 및 M2 금속화 층을 포함하지만, 이들로 한정되지 않는 태양 전지 구조체의 일부 구조적 상세를 도시하지 않는다.
본원에 개시된 모노리식 섬 태양 전지, 및 선택적으로 MIBS 실시형태는, 반도체 기판 영역(섬), 선택적으로 MIBS 장치에 대한 영역과 인접한 섬 또는 태양 전지 영역 사이의 전기적 분리 및 구획을 형성하기 위해 공유된 백플레인 기판과 함께 트렌치 분리를 사용한다. 트렌치 분리를 형성하기 위한 하나의 방법은, 펄스(펄스 나노초) 레이저 스크라이빙이다. 기판 영역을 구획하고 전기적으로 분리하는 트렌치 분리 영역을 형성하기 위해 레이저 스크라이빙 공정을 사용하는 레이저 특징 및 요점이 하기에 기재된다.
트렌치 분리 형성을 위한 펄스 레이저 스크라이빙은, 적합한 파장(백플레인 재료에 대해 반도체 기판층을 통해 커팅하기 위해 비교적 우수한 선택성를 갖는 반도체층을 제거시키기 위해 그린, 또는 적외선 또는 추가의 적합한 파장)에서 펄스 나노초(ns) 레이저 소스가 실리콘을 통해 스크라이빙 및 커팅하기 위해 일반적으로 사용되는 것으로 입증될 수 있다. 레이저 소스는 평평한 상부(탑 햇으로 알려짐) 또는 비-평평한 상부(예를 들면, 가우시안)레이저 빔 프로파일을 가질 수 있다. 실리콘에 대해 매우 흡수성인 펄스 레이저 소스 파장을 사용할 수 있지만, 백플레인을 통해 부분적으로 또는 충분히 전달될 수 있다(따라서, 쓰로우 반도체층 레이저 커팅이 완료되고 빔이 백플레인 시트에 도달한 후 실질적으로 백플레인 재료를 제거하지 않고 반도체층을 커팅). 예를 들면, 실리콘 기판 층을 효과적으로 커팅단하고 백플레인 재료를 통해 부분적으로 전달될 수 있는 펄스 나노초 IR 또는 그린 레이저 빔이 사용될 수 있다.(따라서, 트렌치 분리 커팅 중에 매우 작은 양의 백플레인 재료가 제거된다).
펄스 나노초 레이저 소스의 펄스 레이저 빔 직경 및 그 외의 특성은, 분리 스크라이빙 폭이 수 마이크론 내지 수십 마이크론 범위 내에 있도록 선택될 수 있는데, 약 100 마이크론보다 큰 폭은 지나치게 커서 고가의 실리콘 기판 영역의 불필요한 폐기물이 생성되고 태양전지 및 모듈의 총 면적 효율이 약간 감소한다. 따라서, 매우 바람직한 태양 전지 면적에 비해 트렌치 분리 영역을 줄이는 것이 유리하다. 실제로, 펄스 나노초 레이저 커팅은 약 20 마이크론 내지 약 60 마이크론의 바람직한 범위 내의 폭을 갖는 트렌치 분리 영역을 형성할 수 있다. 예를 들면, 156 mm x 156 mm 태양 전지에 대해, 트렌치 분리폭이 30 마이크론인 것은 전지 면적의 분획으로서 트렌치 분리 면적에 대해 0.077%의 영역 비에 해당한다. 이것은 태양 전지 면적에 비해 다소 무시할만한 면적을 나타내고, 즉, 이러한 작은 비는 태양 전지 영역의 폐기물은 무시할 수 있을 정도로 작고 총면적 태양 전지 및 모듈 효율 손실이 매우 적은 것을 보장한다.
트렌치 분리를 형성하기 위한 펄스 나노초(ns) 레이저 스크라이빙 또는 커팅은, 상기 기재된 후측-접촉/후측-접합 태양 전지 제작 공정에서 태양 전지를 제작하기 위해 스타팅 결정질 실리콘 웨이퍼를 사용하는 경우 백플레인 적층 공정 직후( 및 에피택셜 실리콘 리프트 오프 가공을 사용하는 태양전지의 경우, 백플레인 적층 공정 및 그 다음에 재사용 가능한 템플레이트로부터 적층된 전지의 리프트 오프 분리 및 태양 전지의 펄스 레이저 조절 전 및 후에) 수행될 수 있다. 에피택셜 실리콘 리프트 오프 가공을 사용해서 제작되는 태양전지의 경우, 트렌치 분리 스크라이빙 또는 커팅 공정은, 리프트 오프 분리 경계를 정의하기 위해 선택적으로 에피택셜 실리콘층의 예비 분리 스크라이빙에 대해 사용되고/사용되거나 적층된 태양 전지의 분리 후 조절에 대해 사용되는 것과 동일한 펄스 레이저 툴 및 소스를 사용할 수 있다. 따라서, 트렌치 분리 영역을 형성하는 데에 추가의 레이저 공정 툴은 필요하지 않을 수 있다.
트렌치 분리를 형성하기 위한 펄스 나노초(ns) 레이저 스크라이빙은, 섬을 구획하고, 림에 의해 둘러싸이고 정의된 분리된 태양 전지 섬 외측에 충분히 분리된 MIBS 림 다이오드 영역을 정의하기 위해 사용될 수 있다. 또한, 펄스된 ns 레이저 스크라이빙 공정은, 예를 들면, 복수의 MIBS 다이오드 섬 디자인 또한 많은 그 외의 가능한 MIBS 패턴 디자인 내에서와 같이 MIBS 다이오드의 그 외의 디자인을 형성할 수 있다.
펄스 레이저 스크라이빙은, 박막(예를 들면, 200 마이크론 미만 및 구체적으로 100 마이크론 미만) 실리콘 기판 층(태양측으로부터)을 커팅하고, 실질적으로 백플레인 재료 시트 상에서 정지하기 위해 사용될 수 있다. 필요에 따라, 반사 모니터링을 사용하는 것과 같은 간단한 리얼 타임 인 시투 레이저 스크라이빙 공정 엔드 포인팅은, 쓰로우 반도체층 레이저 커팅을 종료하면서 백플레인 시트에서 트렌칭 또는 재료 제거를 최소화하기 위해 공정 제어 및 엔드포인팅에 사용될 수 있다.
태양 전지 및 MIBS 림 다이오드 영역의 측벽은 남은 태양 전지 제작 공정 단계 중 다음의 웨트 에칭 (예를 들면, 태양 전지 태양측 웨트 에칭/텍스처링 공정의 일부), 텍스처링 후의 세정, 및 (패시베이션 및 ARC층의 증착에 의한) 패시베이팅 될 수 있다.
MIBS 다이오드는 MIBS 바이패스 장치 또는 셰이드 관리 스위치로서 사용되는 pn 접합 다이오드일 수 있다. MIBS 가능 태양 전지를 제조하기 위해 pn 접합 MIBS 다이오드 제작 공정은 그 외의 특징 및 이점 중에서 다음의 이점을 가질 수 있다:
- 일부 태양 전지 가공 디자인에서, MIBS를 수행하기 위해 주요 태양 전지 제작 공정 흐름에 대해 최소한 변화되거나 기본적으로 변화되지 않을 수 있다(예를 들면, 결정질 실리콘 스타팅 웨이퍼 또는 에피택셜 실리콘을 사용하는 후측-접합/후측-접촉 결정질 실리콘 태양 전지 제작 및 재사용 가능한 결정질 실리콘 템플레이트 및 전기 절연 백플레인와 함께 다공성 실리콘/리프트 오프 가공). 따라서, 본원에 개시된 태양 전지(아이셀)과 함께 MIBS 를 수행하기 위해 기본적으로 가공 비용이 추가되지 않을 수 있다.
- 후측-접촉/후측-접합 에피택셜 실리콘 리프트 오프 전지 공정에서, 후측-접촉, 후측-접합 전지공정 단계를 대부분 포함하는 온-템플레이트 전지 가공 완료 후, 다음의 공정이 수행될 수 있다(다양한 가능한 공정 흐름의 예로서 제공된다): (i) 태양 전지 후측에 백플레인 적층; (ii) (예를 들면, 펄스 나노초 레이저 스크라이빙 툴 또는 추가의 스크라이빙 툴, 예를 들면, 플라즈마 스크라이빙을 사용) 에피택셜 실리콘 리프트 오프 분리 경계를 정의하기 위해 박막 에피택셜 실리콘 기판의 사전 분리 트렌치 스크라이빙; (iii) 재사용 가능한 결정질 실리콘 템플레이트로부터 백플레인 지지된 전지의 기계적 리프트 오프 분리 및 탈착; (iv) 관련 MIBS와 함께 태양 전지의 최종 바람직한 치수를 형성하고 정확한 조절을 위해 백플레인 적층 전지의 레이저 조절(펄스 나노초 레이저 소스를 사용); (v) 트렌치 분리 영역을 형성하고 내부 태양 전지 섬 및 주변 림 다이오드 영역을 정의하기 위해 태양 전지의 태양측 상에 펄스 나노초 레이저 스크라이빙(또는 플라즈마 스크라이빙 또는 추가의 적합한 스크라이빙 방법), 이러한 단계는 섬 및 대응하는 MIBS 영역을 제공하는 단계 및 (vi) 태양측 텍스처링 및 텍스처링 후의 세정과 같은 다음의 전지 가공 후, 추가의 전지 공정 단계, 예를 들면, PECVD 태양측 패시베이션 및 반사 방지 코팅(ARC)층 증착 및 최종 전지 금속화(예를 들면, 적용 가능한 경우 제2 패터닝된 금속화 레벨). 에피택셜 실리콘 리프트 오프 가공 대신에 스타팅 결정질 실리콘 웨이퍼를 사용하는 경우, 공정 흐름은 재사용 가능한 템플레이트, 다공성 실리콘, 에피택셜 실리콘, 또는 분리 공정을 포함하지 않는 것을 제외하고 상기 기재된 흐름과 매우 유사하다. 에피택셜 실리콘 리프트 오프 가공을 사용하여 제조된 태양 전지에 대해 상기 기재된 공정 흐름에서, 트렌치 분리 스크라이빙 공정 및 툴은 사전 방출 트렌치 스크라이빙 및/또는 백플레인 적층 태양 전지 및 MIBS 기판의 포스트 분리 후 정밀 조절에 대한 공정 및 툴과 동일할 수 있다.
- 레이저 스크라이빙 된 트렌치 분리 공정은 결정질 실리콘층의 전체 두께를 통해 반도체층 내에서 (예를 들면, 펄스 나노초 레이저 소스를 사용해서)쓰로우 반도체 트렌치를 형성하기 위해 수행될 수 있고 실질적으로 백플레인에서 정지하고 MIBS 다이오드의 전기적으로 분리된 n형 실리콘 림 영역 및 n형 베이스 및 p+ 에미터 태양 전지를 가정하는 태양 전지에 대한 n형 실리콘 섬 영역을 형성한다(후측-접촉/후측-접합 IBC 태양 전지의 일반적인 도핑 형태).
모든 직렬 연결 전지에서, 충분히 작거나 무시할 수 있는 옴 손실을 일으키는 M2 전지 금속화 디자인은, 인접한 직렬 연결 칼럼 사이의 횡방향 M2 커넥터 상의 전류 흐름 때문에 사용되어야 한다. 횡방향 M2 점퍼 또는 커넥터(패터닝된 M2 층과 함께 형성될 수 있음)는 직렬 연결의 인접한 칼럼을 연결하기 위해 사용된다.
도 17에서 도시된 바와 같이, 모든 직렬 연결 아이셀 또는 마스터 전지(300)은 에미터 버스바(308)로부터 베이스 버스바(310)로 전기적 직렬 연결된 섬(I11 내지 I44) (외부 전지 경계(302) 및 전기적 분리 트렌치(304)에 의해 정의된 섬) 의 Nx N 어레이(N 행 및 N열, 대표적인 예에서 4 x 4 로 도시됨)를 갖고, 칼럼 내의 각각의 섬은 M2 직렬 연결(306)에 의해 전기적으로 연결되고(간단히 화살표로 도시됨), 각각의 칼럼은 횡방향 M2 점퍼(312)에 의해 전기적으로 직렬로 연결된다. 마스터 전지(300)은 각각 길이 2H 및 폭 W의 N 칼럼(이 실시형태에서 N=4) 및 N-1 횡방향 M2 점퍼(312) (N-1=3)를 갖는다. 횡방향 M2 점퍼 절반 세그먼트는 길이 H(H는 각각의 정사각형 섬의 측면 치수) 및 폭 W을 갖는다. M2 금속화 패턴은 도 17에 도시되지 않지만, 도 13에 도시된 M2 유닛 전지는, 각각의 섬(I11 내지 I44)에 해당할 수 있다.
M2 금속층 두께 t 및 저항 ρ(또는 시트 저항 ρ/t)를 가정한다. 마스터 정사각형 전지는 측면 치수 L=N.H를 가정하면, 면적 L2, 최대 전력 Pmp, 및 비-섬(비-타일)최대 전력 지점(MPP) 전류 Imp이다(즉, 단일 섬 전지, 즉 모두 직렬 연결된 섬을 포함하는 섬 마스터 전지에 대한 MPP, MPP 전류는 N 2 로 감소한다). 섬 마스터 전지는 N x N 직렬 연결 섬을 갖는 것을 가정하고, Ps 는 횡방향 M2 점퍼의 절반 세그먼트당 옴 전력 손실이고, P1은 모든 횡방향 M2 점퍼 세그먼트에 대한 전체 옴 전력 손실이고, 따라서 Pl = 2(N-1).Ps인 것을 가정한다. 모든 직렬 연결된 N x N마스터 전지에서 내부 칼럼 전류 흐름 옴 손실은 다음 식으로 산출될 수 있고, Ps = {[(ρ.dx).(W.t)].[(Imp/N2).(x/H)]2} 의 0부터 H의 적분값으로 Ps = [ρ/(W.t)].[Imp/(N2.H)]2이다. [x2.dx]의 0부터 H까지 적분하면, Ps = [ρ/(W.t)].[Imp/(N2.H)]2.(H3/3) = (1/3).[(ρ.H)/(W.t)].(Imp/N2)2, Pl = 2(N-1).Ps 이면, Pl = [2(N-1)/3].[(ρ.H)/(W.t)].(Imp/N2)2; 이고, H = L/N 이면, Pl = [2(N-1)/3].[(ρ.L)/(N.W.t)].(Imp/N2)2이기 때문에, Pl = [2(N-1)/(3.N5)].[(ρ.L)/(W.t)].Imp 2. 전체 횡방향 M2 점퍼 전력 손실 팩터(비)는 kj = Pl /Pmp로 정의된다.
대략 22.5% 평균 전지 효율 및 Pmp = 5.50 Wp를 갖는 태양 전지를 가정하고 Vmp = 0.59 V, Imp = 9.3 A인 것을 가정하면, 알루미늄 및 구리에 대한 M2 금속 두께 요건은 본원에 기재된 바와 같이 산출될 수 있고, 허용 가능한 최대 총 횡방향 M2 점퍼 전력 손실 팩터(비)는 (전지에 대해 Pmp의 분획으로)0.01, 0.005, 또는 0.0025인 것으로 가정한다. 전력 손실 팩터 = kj = (Pl/Pmp) 및 Kj (허용 가능한 최대 M2 손실에서) = [2(N-1)/(3.N5)].[(ρ.L)/(W.t)].(Imp 2/Pmp).
따라서, 허용 가능한 kj에 기초한 필요한 횡방향 M2 점퍼 폭 W 및/또는 M2 금속 두께 t는 W.t = [2(N-1)/(3.N5)].(ρ.L).(Imp 2/Pmp)/kj로 표시될 수 있고 여기서 kj 는 Pmp의 분획으로서 최대 허용 가능한 전체 횡방향 M2 점퍼 옴 손실이다.
표 2 내지 표 7은 벌크 저항 ρ=2.82 μΩ.cm의 알루미늄 (표2 내지 4) 및 벌크 저항 ρ 1.68 μΩ.cm의 구리에 대해 산출된 횡방향 M2 점퍼 W.t 및 W 값을 도시하고, 여기서 N값은 3 내지 5이고, L=156 mm이다.
알루미늄 M2 금속화로 산출된 W.t 값 (cm2)
알루미늄 M2 금속화 및 t=3㎛ Al로 산출된 W 값 (cm)
알루미늄 M2 금속화 및 t=5㎛ Al로 산출된 W 값 (cm)
구리 M2 금속화로 산출된 W.t 값 (cm2)
구리 M2 금속화 및 t=3㎛ Cu로 산출된 W 값 (cm)
구리 M2 금속화 및 t=5㎛ Cu로 산출된 W값 (cm)
상기 예시의 산출에 기초하면, 인접한 섬 칼럼 사이의 횡방향 M2 점퍼의 옴 손실에 대해 다음과 같이 결론 지을 수 있다:
- 충분한 횡방향 M2 점퍼 폭을 갖는 실제 및 최적 M2 디자인은 섬 칼럼 사이의 횡방향 M2 점퍼 상에 외부 구리 리본 탭을 솔더링할 필요가 없고 전체 횡방향 M2 점퍼 옴 전력 손실을 약 1% 미만으로 제한하도록 제공될 수 있다;
- 소정의 M2 금속 두께에 대해, 전체 횡방향 M2 점퍼 옴 전력 손실은 높은 N 값 및/또는 낮은 저항 금속에 대해 감소된다;
- N=4의 섬 전지 디자인 내에 알루미늄 또는 구리 M2 금속화에 대해, M2 점퍼 폭은 3㎛ 또는 5㎛(또는 이러한 범위 내의 임의의 폭)의 M2 금속 두께에 대해 1 cm 미만으로 제한되고, 최대 전체 횡방향 M2 점퍼 전력손실은 약 0.50% 상대 옴 손실 이하로 유지하고, 이는 M2 점퍼로 인해 약 0.1% 절대 전지 효율 손실에 해당하고;
- 5㎛ 이하 또는 3㎛ 이하의 M2금속(알루미늄 또는 구리) 두께를 사용하고 측면 점퍼 폭 1 cm 미만인 것을 사용해서 최대 횡방향 M2 점퍼 옴 손실을, 1% 미만으로 제한하는 능력은, 고성능, 저손실 M2 금속화를 형성하고, 횡방향 M2 점퍼 상에 외부에서 구리 리본 탭을 납땜할 필요가 없다. 따라서, 저비용, 신뢰가능한 섬 전지를 제조할 수 있고, 지나치게 큰 N 값이 필요하지 않다. 즉, N=4는 충분하고(N x N = 4 x 4 아이셀 디자인) 및 일부 예에서 N=5는 낮은 손실을 제공하기 때문에 더 유리하다.
상기 기재된 봐 같이, (임의의 형상으로 디자인된)섬은 모든 직렬, 모든 병렬, 또는 하이브리드 직렬 병렬 M2 연결 디자인으로 전기적 연결될 수 있다. M2 상호연결 패턴은 마스터 전지의 전류 감소 및 전압 증가로 인해 전지, 모듈, 및 시스템에서 실질적으로 감소한 R.I2옴 손실의 이점을 유지한다.
다음의 예시의 실시형태는 증발된 알루미늄 M2 패턴에 대해 높은 전지 효율(예를 들면, 약 22% 전지 효율) 연결 디자인을 설명하기 위해 제공되는 것으로, 층 두께가 약 5㎛ 미만이고, 완전 정사각형 및 유사 정사각형 기판 포맷에 필적할만한 하다. 구체적으로, 모노리식 트렌치 분리 섬의 4 x 4 어레이를 갖는 마스터 전지를 설명하기 위한 디자인은, 하이브리드 병렬-직렬 섬 연결 디자인을 갖고 모든 직렬 섬 연결 디자인을 갖고, 마스터 전지 전압은 약 5V와 유사하고 전류는 대략 1A와 유사하다.
섬 디자인은 일반적으로 정사각형 형상으로 설명되지만, 섬은 개시된 대상과 함께 임의의 형상으로 형성될 수 있는 것을 유의해야 한다. 대부분 예에서, 직렬 연결 섬 사이의 면적 관련 전류 미스매치를 제거하고, 즉 병렬로 연결된 섬의 하위 그룹 또는 섬 사이의 동일한 면적을 유지하기 위해 대칭으로 섬의 어레이를 디자인하고 패터닝하는 것이 바람직하다.
또한, 본원에 개시된 M2 상호연결 디자인은, 저렴하고, 임베딩되고, 고성능의 분포된 MPPT 전력 최적화장치 및/또는 셰이드 관리 전자장치 부품을 통합하기 위해 비교적 최적 범위의 전류 전압 변수를 제공하고, 마스터 전지 최대 전력 전압(Vmp)이 약 5V 내지 10V의 범위이고 마스터 전지 최대 전력 전류(Imp)는 약 0.5A 내지 1A의 범위인 것을 가정한다.
또한, 본원에 제공된 M2 상호연결은, 예를 들면, 잔류 및 시판 지붕 또한 그라운트 마운트 유틸리티 규모 적용에서 최대 시스템 레벨 효율을 위해 600 VDC 및 1,000 VDC PV 시스템과 같은 다양한 설치된 PV 어레이를 지지할 수 있다.
다음의 변수 가정은. 병렬(본원에서 모두 병렬로 지칭한다)로 연결된 섬의 4 x 4 어레이를 갖는 효율 약 22%인 마스터 전지 또는 아이셀에 대해 제공된다. 전지 전력 5.35 Wp (완전한 정사각형 156 mm x 156 mm 마스터 전지); Voc = 685 mV, 및 Vmp = 575 mV, 그 다음에 Vmp/Voc = 0.84 또는 84%; Ioc = 9.90 A, 및 Imp = 9.30 A, 그 다음에 Vmp/Voc = 0.94 또는 94%; 필 팩터 = (Vmp x Imp / Voc x Ioc) = 0.79 또는 79%.
본원에서 1x16S (1x16 직렬)로 지칭되는 모든 직렬 연결 4 x 4 마스터 전지(완전한 정사각형 156 mm x 156 mm 마스터 전지)디자인에서, 그 예는 도 18a에 도시되고, 다음을 가정할 수 있다: Voc = 685 mV x 16 = 10.96 V 및 Ioc = 9.90 A / 16 = 0.619 A; Vmp = 575 mV x 16 = 9.20 V, 및 Imp = 9.30 A / 16 = 0.581 A. 또한, 1x16 모든 직렬 연결 마스터 전지 디자인을 사용하는 60-전지 모듈에 대해, 모듈 변수는 다음과 같이 가정될 수 있다: 모듈 Voc = 10.96 V x 60 = 657.6 V 및 모듈 Vmp = 9.20 V x 60 = 552.0 V; 및 Ioc = 0.619 A, 및 Imp = 0.581A.
섬 8쌍을 포함하는 하이브리드 병렬-직렬(HPS) 4 x 4 마스터 전지(완전한 정사각형 156 mm x 156 mm 마스터 전지를 가정함)은 2x8HPS (2x 8 하이브리드 병렬-직렬) 디자인으로 지칭되고, 그 예로는 도 18b에 도시되고, 다음과 같이 가정될 수 있다: Voc = 685 mV x 8 = 5.48 V 및 Ioc = 9.90 A / 8 = 1.238 A; Vmp = 575 mV x 8 = 4.60 V, 및 Imp= 9.30 A / 8 = 1.163 A. 또한, 2x8 하이브리드 마스터 전지 디자인을 사용하는 60 전지 모듈에 대해, 모듈 변수는 다음과 같이 가정될 수 있다: 모듈 Voc = 5.48 V x 60 = 328.8 V, 및 모듈 Vmp = 4.60 V x 60 = 276.0 V; 및 Ioc = 1.238 A, 및 Imp = 1.163 A.
도 18a, 18b, 및 18c는 1x16S 디자인 (도 18a)으로 지칭되는 모든 직렬(1x16) 마스터 전지 구조(섬의 4 x 4 어레이), 2x8HPS 디자인 (도 18b)으로 지칭되는 하이브리드 병렬-직렬(2x8) 마스터 전지 또는 아이셀 구조(섬의 4 x 4 어레이), 및 본원에서 8x8HPS 디자인(도 18c)으로 지칭되는 하이브리드 병렬-직렬(8x8) 마스터 전지 또는 아이셀 구조(섬의 8 x 8 어레이)를 도시하는 완전한 정사각형 마스터 전지 또는 아이셀의 개략도이다.
도 18a에 도시된 바와 같이, 모든 직렬 마스터 전지 또는 아이셀 구조(1x16S)(320)은 에미터 버스바(322)로부터 베이스 버스바(324)로 직렬 연결 섬(I11 내지 I44 )의 4 x 4 어레이를 갖고, 칼럼 내의 각각의 섬은 M2 직렬 연결(328)에 의해 전기적으로 연결되고, 각각의 칼럼은 횡방향 M2 점퍼(326)에 의해 전기적으로 직렬로 연결된다.
도 18b에 도시된 바와 같이, 하이브리드 병렬-직렬 마스터 전지 구조2x8HPS(340)은 에미터 버스바(342)로부터 베이스 버스바(344)로 직렬 연결 및 병렬 연결된 섬(I11 내지 I44)의 4 x 4 어레이를 갖고, 칼럼 내의 인접한 섬은 M2 병렬 연결(350)에 의해 병렬로 연결되고, 칼럼 내의 각각의 섬은 M2 직렬 연결(348)에 의해 전기적으로 연결되고 병렬 연결된 인접한 섬들은 횡방향 M2 점퍼(346)에 의해 직렬로 연결된다. 일부 적용에서, 도 18b의 2x8HPS 디자인은 박막 실리콘 흡수층을 갖는 마스터 전지에 특히 적합할 수 있다(예를 들면, 약 수 마이크론 내지 100 마이크론의 범위의 두께를 갖는다).
도 18c에 도시된 바와 같이, 하이브리드 병렬-직렬 마스터 전지 구조 8x8HPS (352)는 에미터 버스바(354)로부터 베이스 버스바(356)로 전기적 직렬 및 병렬로 연결된 섬(I11 내지 I88)의 8x8 어레이를 갖고, 칼럼 내의 인접한 섬은 M2 병렬 연결에 의해 병렬로 연결되고, 칼럼 내의 섬은 M2 직렬 연결에 의해 전기적으로 연결되고 병렬 연결된 인접 섬은 횡방향 M2 점퍼(358)에 의해 전기적으로 직렬로 연결된다. 일부 적용에서, 도 18c의 8x8HPS 디자인은 다소 두꺼운 실리콘 흡수체층(예를 들면, 약 50 내지 150 마이크론 범위의 실리콘 두께를 갖는다)을 갖는 마스터 전지에 특히 적합할 수 있다. 이는, 8x8HPS 디자인이 높은 유연/굽힘 정도를 제공하고 넓은 실리콘 두께 범위에 대해 적합할 수 있다는 사실 때문이다.(균열이 없는 유연한 태양 전지에 대해 두꺼운 실리콘을 수용하더라도). 도 18b의 2x8HPS 태양 전지 및 도 18c의 8x8HPS 태양 전지는 동일한 전류 및 전압 스케일 팩터 8을 제공한다.
도 19a, 19b, 및 19c는 도 18a, 18b, 및 18c에 도시된 마스터 전지의 M2 상호연결 디자인 상의 비교적 작은 셰이드 관리 바이패스 스위치(예를 들면, pn 접합 다이오드 또는 쇼트키 배리어 다이오드)의 예시의 배치/위치를 도시하는 도면이다.
도 19a에 도시된 바와 같이, 모든 직렬 마스터 전지 구조 1x16S(360)은 에미터 버스바(362)로부터 베이스 버스바(364)로 전기적 직렬 연결 섬(I11 내지 I44)의 4 x 4 어레이를 갖고, 칼럼 내의 각각의 섬은 M2 직렬 연결(368)에 의해 전기적 연결되고, 각 칼럼은 횡방향 M2 점퍼(366)에 의해 전기적 직렬로 연결된다. 횡방향 M2 점퍼(370)은 에미터 버스바(362) 및 베이스 버스바(364)에 비교적 작은 패키지 바이패스 스위치(376)의 연결 및 직접적 배치를 위해 마스터 전지 주변 에지로부터 상쇄되었다. 버스바 익스텐션(374)은 에미터 버스바(362) 및 버스바(364)를 바이패스 스위치(376)에 연결한다.
도 19b에 도시된 바와 같이, 하이브리드 병렬-직렬 마스터 전지 구조 2x8HPS (380)은 에미터 버스바(382)로부터 베이스 버스바(384)로 전기적 직렬 및 병렬로 연결된 섬(I11 내지 I44)의 4 x 4 어레이를 갖고, 칼럼 내의 인접한 섬은 M2 병렬 연결(390)에 의해 병렬로 연결되고, 칼럼 내의 각각의 섬은 M2 직렬 연결(388)에 의해 전기적으로 연결되고 병렬로 연결된 인접한 섬은 횡방향 M2 점퍼(386)에 의해 전기적으로 직렬로 연결된다. 바이패스 스위치(392)는 에미터 버스바(382) 및 베이스 버스바(384) 사이에서 위치하고 직접 연결된다.
도 19c에 도시된 바와 같이, 하이브리드 병렬-직렬 마스터 전지 구조 8x8HPS (394)는 에미터 버스바(395)로부터 베이스 버스바(396)로 전기적 직렬 및 병렬로 연결된 섬(I11 내지 I88)의 8x8 어레이를 갖고, 칼럼 내의 인접한 섬은 M2 병렬 연결에 의해 병렬로 연결되고, 칼럼 내의 섬은 M2 직렬 연결에 의해 전기적으로 연결되고 조합된 병렬 연결된 인접 섬은 횡방향 M2 점퍼(397)에 의해 전기적으로 직렬로 연결된다. 바이패스(398)은 에미터 버스바(395)와 베이스 버스바(396) 사이에 위치하고 직접 연결된다.
실제로, 단결정 반도체 웨이퍼(특히 CZ 및 FZ 단결정질 실리콘 웨이퍼)는 종종 결정 잉곳으로부터 종종 제작되고 종종 원형 형상의 것이 시판되고 있다. 반도체 재료 사용을 최대화하고 폐기물을 최소화하기 위해, 마스터 전지는 도 20에 도시된 바와 같이 유사 정사각형 태양 전지로 형성될 수 있다. 도 20은 (원통형 잉곳 주변에 의해 도시된)결정 잉곳으로부터 제작된 유사 정사각형 마스터 전지 기판의 개략 상면도이다.
따라서, 대칭 및 동등한 크기(동일한 직렬 연결 섬 영역) 직렬 연결된 섬 또는 섬의 하위 그룹을 유지하기 위해, 유사 정사각형 마스터 전지 내의 섬은 개별적으로 다양한 형상 및 구조로 개별적으로 디자인될 수 있다.
도 20은 (원통형 잉곳 주변(402)에 의해 도시된)결정 잉곳으로부터 제작된 유사 정사각형 마스터 전지 기판(400)의 상면도이다. 배제된 코너(404)는 코너당 면적 a'를 갖고 태양 전지 제작의 거의(완전하지 않은) 정사각형 웨이퍼를 제공하면서 잉곳 폐기물을 최소화하기 위해 유사 정사각형 마스터 전지 기판 디자인으로부터 제거되고/배제되었다.
실제로 예시의 디자인 치수로서 사용되는 것으로, 유사 정사각형 마스터 전지 기판(400)은 156 mm x 156mm(L = 156 mm)의 치수를 갖고 대각선 치수 220 mm (Dsquare = 220 mm) 이고, 최종 연마 잉곳 직경(Dingot = 200 mm)을 갖는 원통형 잉곳으로부터 형성된다. 상기 기재된 치수를 가정하면, 완전한 정사각형 기판은 면적 Asq) = L2 = 156 mm x 156 mm = 243.36 cm2일 것이다. 유사 정사각형 기판은 면적 (Apsq) = Asq - 4a'이고, 여기서 a' ≒(Dsquare - Dingot )2 /4, 그 다음에 a'≒(220 mm -200 mm)2 /4 ≒1 cm2 및 Apsq ≒243.36 -4 x 1 cm2 = 239.36 cm2. 따라서,L = 156mm인 경우, 표준 유사 정사각형 웨이퍼는 표준 156mm x 156mm 정사각형 웨이퍼의 전지면적 243.36 cm2 에 비해 전지 면적 239.36 cm2 로, 약 1.64% 적다(4/243.36).
도 21은, 도 18b에 도시된 전지와 유사한 에미터 버스바로부터 베이스 버스바로 직렬 연결 및 병렬 연결된 섬 (I11 내지 I44)의 4 x 4 어레이를 갖는 하이브리드 병렬-직렬 유사 정사각형 마스터 전지 구조 2x8HPS(420)의 도면이다(에미터 버스바, 베이스 버스바, 및 횡방향 M2 점퍼는 도 21에 도시되지 않음). 도 20에 도시된 유사 정사각형 마스터 전지과 마찬가지로, 유사 정사각형 마스터 전지(420)은 변 길이 L (예를 들면, 156 mm x 156 mm 유사 정사각형 아이셀의 156 mm)이고, 각각 면적 a'를 갖는 미싱 코너(422)이다.
다음 치수는 유사 정사각형 마스터 전지 구조 2x8HPS(420)의 마스터 전지 전류의 완전한 밸런스를 맞추기 위해 예로서 제공되지만; 상술된 바와 같이, 본원에 개시된 섬 디자인 원리는 다양한 전지 형상 및 치수로 적용될 수 있다. 도시된 바와 같이, 마스터 전지(420)은 수평 및 수직 대칭(병렬로 연결된 8쌍의 섬을 형성하고)이고 치수 표현은 하나의 쿼드런트(예를 들면, I11, I21, I12, 및 I22)에 대한 것이다. 직렬로 연결된 섬의 각 세트는 동일한 면적을 갖도록 디자인되거나 크기를 갖도록 할 수 있고(해당하는 동일한 전압 및 전류), 즉 면적은 I11 + I12 = I21 + I22 이다.
L=156 mm에 대해, L1 및 L2는 다음과 같이 산출되고, 충분한 전류 밸런싱된 마스터 전지를 형성한다: [(L/4).L1 -a'+(L/4).L1= 2.(L/4).L2 및 L1 + L2 = L/2. 따라서, L = 15.6 cm (또는 L/4 = 3.9 cm) 및 a'= 1cm2에 대해, 3.9 L1 - 1 + 3.9 L1 = 2x3.9 L2 및 L1 + L2 = 15.6/2이다. 따라서, L1 - L2 = 0.1282cm 및 L1 + L2 = 7.8cm. L1 = 3.964cm 및 L2 = 3.836cm를 형성한다.
도 22는, 도 18a에 도시된 전지와 유사한 에미터 버스바로부터 베이스 버스바로(에미터 버스바, 베이스 버스바, 및 횡방향 M2 점퍼는 도 22에 도시되지 않음) 전기적 직렬 연결된 섬 (I11 내지 I44)의 4 x 4 어레이를 갖는 모든 직렬 유사 정사각형 마스터 전지 구조 1x16S (430)의 도면이다. 도 20에 도시된 유사 정사각형 마스터 전지와 유사한 바와 같이, 유사 정사각형 마스터 전지(420)은 변 길이 L(예를 들면, 156 mm 156 mm 유사 정사각형 태양 전지에 대해 156mm)를 갖고 각 면적 a'를 갖는 미싱 코너(422)이다.
다음의 치수는 각 섬을 정의하는 연속적인 분리 트렌치를 갖는 변 길이 L(156mm)를 갖는 유사 정사각형 마스터 전지 구조 1x16S(430)의 마스터 전지 전류를 충분히 밸런스를 맞추기 위한 예로서 제공되고, 즉, 동일한 면적 섬에 대해 가이드라인이 제공된다. 일부 예에서, 연속 분리 트렌치(일반적인 교차점과 함께 연속적으로 형성된 트렌치 분리 라인)은 스크라이빙 중에 간단한 가공을 위해 마스터 전지 유연성을 최대화하고 균열 발생 및 전파를 최소화하는 것이 바람직하다. 도 22에 도시된 바와 같이, 모든 트렌치 분리 라인 교차점은 달리 특정한 것 이외에 직각을 갖는다.
도 22의 섬 디자인에서, 제2 및 제3 칼럼 내의 섬(I12, I22, I32, I42, I13, I23, I33, I43)은 직사각형이고, 각각은 면적이 (L/4).W2이다. 제1 및 제4 칼럼 내의 섬은 비-직사각형이다: 섬(I21, I31, I24, 및 I34)은 사다리꼴 형상이다; 코너 섬(I11, I41, I14, 및 I44)은 다각형이다. 3개의 수직 스크라이브 라인(분리 트렌치) 및 중앙 수평 스크라이브 라인(분리 트렌치)는 마스터 전지의 에지 사이를 잇는 직선이다. 2개의 외측 수평 스크라이브 라인(분리 트렌치)-즉 상부및 하부 스크라이브 라인은 2개의 중앙 칼럼(칼럼(2 및 3)) 사이의 수직 및 수평하고, 제1 및 제4 칼럼으로 연장된 라인으로 임의의 각도 θ정도 경사져 있다. 따라서, 마스터 전지(430)은 수평 및 수직으로 대칭(동일한 면적 및 4개의 대칭 쿼드런트를 갖는 16개 연결 전지를 형성한다). 치수 표현은 하나의 쿼드런트(예를 들면, I11, I21, I12, 및 I22)에 대한 것이다. 직렬로 연결된 섬의 각각의 세트는 동일한 면적을 갖도록 디자인되고(대응하는 동일한 전압 및 전류), 즉 I11 = I22 = I21 = I22이다.
마스터 전지 측면 치수 L(156 mm)에 대해, 마스터 전지(430)의 섬 치수는 다음과 같이 산출될 수 있다: 섬(I12)의 면적(섬(I22, I32, I42, I13, I23, I33, I43)으로서 동일한 직사각형 형상 및 면적)은 Arectangle = W2.(L/4); 섬(I11 )의 면적(섬 I41, I14, I44과 동일한 다각형 형상 및 면적) = Acorner = W1.(L/4) + [W1 2 / tan(θ)]/2-a'; 섬 I21 의 면적(섬 I31, I24, I34와 동일한 사다리꼴 형상 및 면적) = Atrapezoid = W1.(L/4) - [W1 2 / tan(θ)]/2이다. Arectangle = Acorner = Atrapezoid = (L2 - 4.a'/16), 따라서 W2.(L/4) = W1.(L/4) + [W1 2 / tan(θ)]/2-a'= W1.(L/4) - [W1 2 / tan(θ)]/2 = (L2 - 4.a'/16 = (15.6cm x 15.6cm -4.0 cm2)/16 = 14.96 cm2. 각 섬은 면적이 14.96cm2이다.
그 다음에, W2.(L/4) = 14.96 cm2, W2.L = 59.84 cm2, W2 = 59.84/15.6 cm, 따라서 W2 = 3.836 cm. W1.(L/4) + [W1 2 / tan(θ)]/2-a = 14.96 cm2, W1.L + 2[W1 2 / tan(θ)] = 63.84 cm2, W1.(L/4) - [W1 2 / tan(θ)]/2 = 14.96 cm2, 및 W1.L - 2[W1 2 / tan(θ)] = 59.84 cm2. 따라서, 2W1.L = 63.84 + 59.84 cm2 = 123.68 cm2, W1 = 123.68/(2x15.6) cm, 따라서, W1 = 3.964 cm. 4[W1 2 / tan(θ)] = 63.84 - 59.84 cm2, 4[3.9642 /tan(θ)] = 4.00 cm2, tan(θ) = 15.7133, 따라서 θ= 86.36°. 또한, LT=L/4 - W1/tan(θ)=15.6/4 - 3.964/15.7133, LT = 3.9 - 0.252 cm, 따라서 LT = 3.648 cm.
따라서, 도 22의 1x16S 모든 직렬 4 x 4 유사 정사각형 기판 마스터 전지에서 전류 매칭을 위해, 치수 및 각도를 제공하는 예시 실시형태에서, 각 섬 면적= 14.96 cm2, 다각형 섬(4 코너): 섬 I11, I41, I14, 및 I44; 사다리꼴 섬(4); 섬 I21, I31, I24, 및 I34; 직사각형 섬 (8 중앙): I12, I22, I32, I42, I13, I23, I33, I43; L/4 = 39.00 mm; W2 = 38.36 mm; W1 = 39.64 mm; LT = 36.48 mm; Lp = 41.52 mm; 및 θ = 86.36°.
PV
모듈 내의
모노리식
섬 마스터 전지 상호연결
본원에 개시된 섬 마스터 전지는 PV 모듈 내에 전기적 직렬, 병렬 또는 하이브리드 병렬-직렬 배열로 연결될 수 있다. 이러한 상호연결은 상기 기재된 모노리식 모듈 실시형태를 사용해서 수행될 수 있다(예를 들면, 복수의 아이셀이 연속 백플레인에 부착되고 아이셀 사이의 전기적 연결은 패터닝된 M2 층을 사용해서 수행된다). 모듈 내의 마스터 전지 상호연결 디자인 선택(직렬, 하이브리드 병렬-직렬 또는 병렬)은 마스터 전지 최대 전력 지점(MPP) 전류 및 전압(Imp 및 Vmp), 모듈 내의 마스터 전지의 수, 또한 모듈의 바람직한 MPP 전류 및 전압에 기초할 수 있다. 종종, 표준 결정 Si 모듈은 6 칼럼 내에 배열된 60 전지로 구성되고, 각 칼럼 내에 10 전지가 존재하지만(6x10), 6 x 12 = 72전지를 포함하는 그 외의 모듈 구조는 모듈 전력, 모듈 포맷, 안전성, BOS(예를 들면, 배선) 비용, 등에 대한 요건에 기초해서 사용될 수 있다.
6x10(이상) 마스터 전지의 모듈 내에 마스터 전지 상호연결에 대한 하나의 예시의 모듈 구조 실시형태(N은 적어도 3인 것을 가정)는, 하이브리드 병렬-직렬 구조이다. 특정 적용 및 시장에 따라, 마스터 전지 상호연결은 소망의 최대 모듈 MPP 전류 또는 소망의 최대 모듈 MPP 전류를 제공하기 위해 하이브리드 병렬-직렬 디자인을 사용해서 최적화할 수 있다. 모든 병렬 구조가 가능하지만, 일부 예에서, 모든 병렬 구조는 지나치게 큰 모듈 전류가 발생해서 상당한 옴 손실을 일으킨다. 또한, 모든 직렬 구조가 가능하지만, 일부 예에서 모든 직렬 구조는 지나치게 높은(예를 들면, 수백 볼트를 초과함) 모듈 전압(모듈 Vmp) 이 발생해서 안전성 문제를 일으킬 수 있고/있거나 유전 절연 요건으로 인해 높은 배선 비용이 요구될 수 있다.
도 23a 및 23b는 마스터 전지 또는 아이셀 개략도로 섬의 수(섬의 홀수 또는 짝수), 또한 M2 상호연결 디자인에 따라 에미터 및 베이스 버스바의 위치를 강조한다. 도 23a의 마스터 전지(452) 및 도 23b의 마스터 전지(462)은 S = N x N 섬의 어레이(또는 병렬 연결 섬의 N x N 하위 그룹)를 갖고, 개별 섬은 도시되지 않는다. 마스터 전지(452)에서, N은 홀수 정수이고 마스터 전지(462)에서 N은 짝수 정수이다. 도 23a에 공지된 바와 같이, 마스터 전지(452)는, N이 홀수 정수이고 섬(또는 병렬 연결 섬의 하위 그룹)이 전기적 직렬로 연결되는 경우, 마스터 전지 에미터 및 베이스 버스바는 도 23a에 에미터 버스바(454) 및 베이스 버스바(456)로 도시된 2개의 마주보는 쿼드런트가 전지 대각으로 마주보며 위치된다(예를 들면, 도 15a 및 15b에 도시된 마스터 전지 참조). 마스터 전지(462)에서 N은 짝수 정수이고 섬(또는 병렬 연결 섬의 하위그룹)은 전기적 직렬로 연결되고, 마스터 전지 에미터 및 베이스 버스바는 도23b에 에미터 버스바(464) 및 베이스 버스바(466)로 도시된 바와 같이 정사각형 전지의 동일한 측에 2개의 마주보는 코너에 위치된다(예를 들면, 도 14a에 도시된 마스터 전지를 참조).
도 24 내지 27은 도 23a(N은 홀수) 및 23b(N은 짝수)에 도시된 바와 같이 짝수 및 홀수의 직렬 연결 섬(또는 병렬 연결 섬의 하위 그룹)을 갖는 마스터 전지 디자인의 다양한 60 전지 모듈 연결 디자인의 도면이다. 도 24 내지 27의 도면은 마스터 전지의 후측 상에 버스바가 실제로 위치되지만 각 마스터 전지에 대한 베이스 버스바 및 에미터 버스바를 도시하는 (마스터 전지의 전측을 도시한)상부 모듈 도면이다. 즉, 에미터 및 베이스 버스바 및 모듈 상호연결은 다양한 전지 사이의 연결 디자인을 강조하기 위해 마스터 전지 전측을 통해 보이는 것을 도시한다. 이러한 대표적인 모듈은 각각, 패터닝된 M1층을 통해 태양 전지 후측 가공 후 각각 복수의 섬(예를 들면, 이러한 실시형태에서 도시된 6 x 10 배열로, 60 아이셀)을 연속 백플레인 시트에 부착하거나 적층한 후, 복수의 아이셀을 포함하는 큰 연속적인 백플레인 시트 상에 패터닝된 M2층을 형성해서 연속 복수 전지 백플레인 기판에 남은 포스트 백플레인-적층 후단 태양 전지를 가공해서 모노리식 모듈로서 제조될 수 있다. 이러한 접근 방법은 모노리식 패터닝된 M2 금속화 층을 사용해서 소망의 전기적 연결 배열(모든 직렬 연결 또는 하이브리드 병렬-직렬 연결)에 따라 아이셀을 서로 연결할 것이다. 이는, 모노리식 모듈을 형성해서, 모듈 조립을 위해 태양 전지를 서로 태빙, 스트링잉, 및/또는 솔더링 할 필요가 없다(패터닝된 M2 는 모노리식 모듈 실시형태에 기초해서 전지를 서로 연결하기 때문). 물론, 이러한 대표적 모듈은 각각 모듈 조립을 위해 태양 전지를 서로 종래의 태빙, 스트링잉, 및/또는 솔더링함으로써 본원에 기재된 모노리식 모듈 실시형태 없이 제조될 수 있다.
도 24는 마스터 전지 또는 아이셀에 대한 모듈 연결 디자인의 예이고(모듈 연결 디자인은, 본원에 개시된 모노리식 모듈 실시형태를 사용하는 경우, 패터닝된 M2 층을 사용해서 제조된다), 에미터 및 베이스 버스바는 마스터 전지의 마주보는 대각선 코너에 위치하고(즉, N은 홀수) 및 모든 아이셀은 전기적 직렬로 연결된다(모든 직렬). 도 24에서 도시된 전기적 직렬로 연결된 60 마스터 전지에 대한 모듈 전압 및 전류는 다음과 같이 산출될 수 있다: 모듈 전압 = 60 x 마스터 전지 전압. 따라서, N = 4 및 S = 16에 대해: 마스터 전지 전압 Vmp ≒16x0.59 ≒9.4 V; 모듈 Vmp = 60x9.4 = 564 V; 및 모듈Imp ≒9.3 A/16 ≒0.58 A.
도 25는, 마스터 전지에 대한 모듈 연결 디자인의 예이고(모듈 연결 디자인은, 본원에 개시된 모노리식 모듈 실시형태를 사용하는 경우, 패터닝된 M2 층을 사용해서 제조된다), 에미터 및 베이스 버스바는 마스터 전지의 동일한 측의 코너에 위치하고(즉, N은 짝수) 및 모든 전지는 전기적 직렬로 연결된다(모든 직렬). N=4 및 S=16에 대해 모듈 전압 및 전류는 도 24에 기재된 바와 같이 산출될 수 있다.
도 26은 마스터 전지에 대한 모듈 연결 디자인의 예이고(모듈 연결 디자인은, 본원에 개시된 모노리식 모듈 실시형태를 사용하는 경우, 패터닝된 M2 층을 사용해서 제조된다), 에미터 및 베이스 버스바는 마스터 전지의 동일한 측의 코너에 위치하고(즉, N은 짝수) 및 모든 전지는 전기적 하이브리드 병렬-직렬로 연결된다. 이 실시형태에서 10 마스터 전지의 1행 내에 각각의 마스터 전지는 직렬로 연결되고 10 마스터 전지의 6행은 병렬로 연결된다. 도 26에 도시된 하이브리드 병렬-직렬 모듈 연결에서: 모듈 전압 = 10 x 마스터 전지 전압. 따라서, N = 4 및 S = 16에 대해: 마스터 전지 전압 Vmp ≒16x0.59≒9.4 V 및 모듈 전압 Vmp = 10x9.4 = 94 V.
도 27은 마스터 전지에 대한 모듈 연결 디자인의 예이고(모듈 연결 디자인은, 본원에 개시된 모노리식 모듈 실시형태를 사용하는 경우, 패터닝된 M2 층을 사용해서 제조된다), 에미터 및 베이스 버스바는 마스터 전지의 동일한 측의 코너에 위치하고(즉, N은 짝수) 및 모든 전지는 전기적 하이브리드 병렬-직렬로 연결된다. 이 실시형태에서 6 마스터 전지의 1열 내에 각각의 마스터 전지는 직렬로 연결되고 6 마스터 전지의 10열은 병렬로 연결된다. 도 27에 도시된 하이브리드 병렬-직렬 모듈 연결에서: 모듈 전압 = 6x 마스터 전지 전압. 따라서, N = 4 및 S = 16에 대해: 마스터 전지 전압 Vmp ≒16x0.59 ≒9.4 V; 모듈 전압 Vmp = 6x9.4 = 56.4 V; 및 모듈 전류 Imp ≒(9.3 A/16)x10 ≒5.81 A.
일부 예에서, 본원에 개시된 모노리식 섬 구조는 임베딩된 모듈 레벨 또는 전지 레벨 DC-대-DC(또는 DC-대-AC) 전력 최적화 장치를 통합할 수 있고, 이는 최종 모듈 적층 전에 마스터 전지 백플레인에 직접 실장되거나 모듈 적층 내에 임베딩될 수 있다. MPPT 전력 최적화 장치는 고전환 효율 (예를 들면, 97% 효율 초과)모노리식 또는 하이브리드 칩(경우에 따라 적어도 인턱터 및 캐패시터를 포함하는 일부 개별 성분을 포함한다)일 수 있고, 이는 전지 DC 출력을 특정 전압 또는 일정 전류(범위)에서 DC 또는 AC 출력으로 전환한다. 예를 들면, 전지 레벨 MPPT 전력 최적화 장치 칩은 마스터 세러 DC 전압 및 전류(Vmp 및 Imp)를 AC 전압 및 전류로 전환해서 최대 전력 지점 트랙킹(MPPT)를 수행하면서 AC 전지를 제조하기 위해 사용될 수 있다.
모듈에서 마스터 전지는 모두 직렬로 연결되는 경우, 전지 레벨 임베딩된 MPPT는, MPPT 전력 최적화 기능을 수행하면서 모든 조사 조건 하에서 각 마스터 전지에서 소정의 고정된 출력 전류를 생성하도록 설정될 수 있다. 이는 직렬로 연결된 모든 마스터 전지가 전류-매칭되는 것을 보장할 수 있다. 마찬가지로, 모듈 내의 마스터 전지는 하이브리드 병렬-직렬 배열로 연결되는 경우, 전지레벨의 임베딩된 MPPT는, MPPT 전력 최적화 기능을 수행하면서(소정의 스트링 전압을 제공하면서) 모든 조사 조건 하에서 소정의 병렬 스트링 전압을 생성하기 위해 각 마스터 전지에서 소정의 고정된 출력 전류를 생성하도록 설정될 수 있다. 이는, 직렬로 연결된 모든 마스터 전지 또는 아이셀이 전류 매칭되고 병렬 스트링이 전압 매칭되는 것을 보장할 수 있다.
도 28a 및 28b는 600 VDC PV 시스템의 모듈 연결 실시형태의 일부 대표적인 예를 도시하는 도면이다. 도 28a는 1x16S(모두 직렬) 모듈 디자인(60전지 모듈)을 도시하고, Voc =657.6 V 및 Vmp=552.0 V이고, 도 28 b는 2x8HPS (하이브리드 병렬-직렬) 디자인 (60-전지 모듈) 의 모듈 연결 실시형태를 도시하고, Voc =657.6 V 및 Vmp=552.0 V. 도 29a 및 29b는 1000 VDC PV 시스템에 대해 모듈 연결을 도시하는 개략도이다. 도 29a는 1x16S (모든 직렬) 디자인(60전지 모듈)의 모듈 연결을 도시하고, Voc =657.6 V 및 Vmp=552.0 V이고, 도 28b는 2x8HPS(하이브리드 병렬-직렬) 디자인(60 전지 모듈)에 대한 모듈 연결을 도시하고, Voc = 986.4 V 및 Vmp=828.0 V. 따라서 Vos 및 Vmp 는 600 VDV PV 시스템에 대한 2x8HPS 디자인 또는 600 또는 1000 VDV PV 시스템에 대한 1x16S 디자인에 비해 1000 VDV PV 시스템에 대한 2x8HPS 디자인에서 증가된다.
따라서, 일부 특정 실시형태에서, 2x8 하이브리드 병렬-직렬 (2x8HPS) 연결 디자인은 다음의 이점에 대해 선택될 수 있다:
- 모든 직렬 마스터 전지의 중요한 이점을 유지하면서 아이셀을 제작하기 위해 유사 정사각형 결정질 실리콘 웨이퍼를 사용할 수 있다(예를 들면, 적용한 경우에 약 5㎛ 미만의 두께를 갖는 M2 금속층 및 직선 이방향 트렌치 분리 스크라이브 라인으로 인해 마스터 전지 유연성);
- 예를 들면, (156 mm x 156 mm 웨이퍼에 대해)도시된 L1 = 3.964 cm, L2 = 3.836 cm을 사용해서 달성된 유사 정사각형 결정질 실리콘 웨이퍼의 전류 매칭/밸런스;
- 또한, 예를 들면, L1=L2= 3.9 cm 의 완전한 정사각형 마스터 전지 기판과 필적할 수 있다;
- 감소된 BOS 비용 및 높은 시스템 효율을 갖는 600 VDC 및 1,000 VDC 시스템 (또한 그 외의 시스템 전압)에 대해 효율적인 PV 시스템 배열 제공. 일부 예에서, 1000 VDC PV 시스템은, 600 VDC 시스템에 비해 높은 시스템 효율 및 낮은 BOS 비용을 가질 수 있다 (높은 효율 및 낮은 BOS 비용으로 인해 높은 스트링 전압(1,000 VDC vs. 600 VDC)의 경우 설치된 PV 시스템은 약 $0.10/W의 경제적인 값을 제공할 수 있다). 필요에 따라, 모듈 전압은 하이브리드 병렬-직렬 구조에 따라 모듈 내에 아이셀의 상호연결에 의해 설정될 수 있다(예를 들면, 모든 직렬 모듈 배열에 비해 감소);
- 저비용 분포 셰이드 관리의 통합(1x16S 디자인과 유사);
- 저 비용 리모트 모듈 ON/OFF의 통합 (1x16S 디자인과 유사);
- 저 비용 분포 전지 레벨 MPPT의 통합(1x16S 디자인과 유사); 및
- 1x16S 디자인에 비해 마스터 전지 섬 변수 변형의 내구성이 커지는 것으로 고려될 수 있다.
본원에 개시된 혁신적인 형태의 이점은, (i) 태양 전지 제작 공정 장비 및 설비 자본 지출(CAPEX) 감소; (ii) 태양 전지 제작에서 실질적으로 위험한 폐기 부산물 감소; (iii) 태양 전지 미세균열 및/또는 파손 감소(예를 들면, 구리 도금 및 그 관련 취급, 씰링, 및 접촉 요건이 필요하지 않기 때문) ; 및 전체 제조 생산량 증가; (iv) 투영된 장기간 PV 모듈 필드 신뢰성 개선; (v) 후측 상에 전착된 두꺼운(일반적으로 IBC 태양 전지에 대한 수십 마이크론) 구리가 필요하지 않기 때문에 백플레인 적층 태양 전지에 대한 휨 감소 및 기계적 응력 감소를 포함하지만, 이들로 한정되지 않는다.
작동 시, 개시된 대상은 모노리식 섬 마스터 전지(아이셀)을 제공하고, 이는 다음의 이점의 임의의 조합을 제공한다; 유연성 및 균열 완화 향상; 전지 휨 감소된 및 평면성 개선; 전압 증가 및 전류 감소해서 RI2 옴 손실 감소; 전지 금속화 두께 감소(또한 10배)는, 필요에 따라 구리 도금 제거될 수 있고 이는 전지 금속화 비용을 줄일 수 있다(예를 들면, 5㎛ 이하의 Al); 두꺼운 금속화, 예를 들면, 두꺼운 구리를 제거해서 모듈 적층 중에 응력 효과(및 균열) 감소; 실험 및 정렬에서 분포된 전지 변수; 전류 감소에 의해 저렴한 셰이드 관리 스위치 사용 가능; 저렴한, 고효율(98% 초과) MPPT DC-DC buck 컨버터; 및 충분히 도금 부재 태양 전지 형성.
예시 실시형태의 상기 설명은 청구된 대상을 제조하거나 사용하기 위해 당업자에게 가능하도록 제공된다. 이러한 실시형태에 다양한 변경은 당업자에 쉽게 명확하게 되고, 본원에 정의된 일반적인 원리는, 혁신적인 설비를 사용하지 않고 그 외의 실시형태에 적용될 수 있다. 따라서, 청구된 대상은 본원에 도시된 실시형태로 제한되지 않지만 본원에 개시된 새로운 특징 및 원리에 일관된 넓은 범위에 부합된다.
Claims (107)
- a. 태양광 수용 전측 및 상기 태양광 수용 전측에 대향하는 후측을 포함하는, 백그라운드 도핑에 의한 반도체층,
b. 상기 반도체층 후측 상에 배치된 제1 패터닝된 금속층(M1),
c. 상기 반도체층 후측에 부착된 전기 절연 연속 백플레인 지지체층,
d. 상기 전기 절연 연속 백플레인 지지체층 상에 복수의 태양 전지 반도체 영역 내에 상기 반도체층을 구획하는 트렌치 분리 패턴,
e. 상기 전기 절연 연속 백플레인 지지체층 상에 배치된 제2 패터닝된 금속층(M2),
f. 상기 제1레벨 패터닝된 금속층의 선택된 부분에 상기 제2레벨 패터닝된 금속층의 선택된 부분을 상호연결하는 상기 전기 절연 연속 백플레인 지지체 시트를 통해 형성된 복수의 전기 전도성 비아 플러그, 및
g. 상기 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체의 전기적 금속화 및 상호연결을 완료하기 위해 설계된, 상기 제1레벨 패터닝된 금속층, 상기 제2레벨 패터닝된 금속층, 및 상기 복수의 전기 전도성 비아 플러그,
를 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 완전한 정사각형으로 형성되는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 유사 정사각형으로 형성되는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 직사각형으로 형성되는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 다각형으로 형성되는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 단결정 템플레이트 상에 에피텍셜 실리콘 증착에 의해 형성되는 단결정질 실리콘층인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 다결정질 실리콘 템플레이트 상에 에피텍셜 실리콘 증착에 의해 형성되는 다결정질 실리콘층인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 스타팅 초크랄스키(CZ) 단결정 웨이퍼를 사용해서 형성되는 단결정질 실리콘층인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 스타팅 플로트 존(FZ) 단결정 웨이퍼를 사용해서 형성되는 단결정질 실리콘층인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 스타팅 다결정 웨이퍼를 사용해서 형성되는 다결정질 실리콘층인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
n형 반도체 흡수층 및 베이스 영역을 갖는 태양 전지를 제조하기 위해, 상기 백그라운드 도핑은 n형 도핑인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 태양 전지는 후측-접촉 태양 전지인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 태양 전지는 맞물려진 후측-접촉(IBC) 태양 전지인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 전기 절연 연속 백플레인 지지체층 상의 상기 복수의 태양 전지 반도체 영역은 실질적으로 정사각형인 섬의 N x N = N2 (N은 2 이상의 정수) 어레이를 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 전기 절연 연속 백플레인 지지체층 상의 상기 복수의 태양 전지 반도체 영역은 실질적으로 정사각형인 섬 및 직사각형인 섬 중 하나 또는 이들의 조합의 섬의 NxM (N, M은 정수이고 NxM은 2 이상의 정수) 어레이를 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 전기 절연 연속 백플레인 지지체층 상의 상기 복수의 태양 전지 반도체 영역은 실질적으로 삼각형인 섬의 어레이를 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 전기 절연 연속 백플레인 지지체층 상의 상기 복수의 태양 전지 반도체 영역은 실질적으로 다각형인 섬의 어레이를 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 태양 전지는 전압을 팩터 S 만큼 증가시키고 전류를 동일한 팩터 S 만큼 감소시키는(S는 전기적으로 직렬로 연결된 반도체 영역의 수에 상응함), 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 제1레벨 패터닝된 금속층(M1)은, 태양 전지 버스바 없이 베이스와 에미터 핑거가 서로 맞물려진 패턴의 복수의 섬을 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 제2레벨 패터닝된 금속층(M2)은 태양 전지 버스바를 갖고, 베이스와 에미터 핑거가 서로 맞물려진 패턴을 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 제2레벨 패터닝된 금속층(M2)은 실질적으로 상기 제1레벨 패터닝된 금속층(M1)에 직교하거나 수직하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 두께가 약 1 마이크론 내지 약 200 마이크론 이하의 범위 내인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 전기 절연 연속 백플레인 지지체 시트는 두께가 약 50 마이크론 내지 약 250 마이크론 이하의 범위 내인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 전기 절연 연속 백플레인 지지체 시트는 상기 반도체층의 열팽창 계수(CTE)와 매칭하는 비교적으로 유사한 CTE를 갖는 유연한 재료인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 태양 전지 구조체는 유연한 것인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 태양 전지는, 유연하고 경량인 광기전 모듈 적층체 내에 패키징된, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 태양광 수용 전측은 패시배이션 및 반사 방지 코팅을 갖는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 트렌치 분리 패턴 개구와 상기 태양 전지의 면적비는 비교적 작은(2% 미만), 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 트렌치 분리 패턴의 측벽 영역과 상기 태양 전지 반도체 영역의 면적비는 비교적 작은(2% 미만), 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 전기 절연 연속 백플레인 지지체 시트는 유연한 프리프레그 시트인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 전기 절연 연속 백플레인 지지체 시트는 유연한 아라미드 섬유 및 수지 프리프레그 시트인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 반도체층은 실리콘, 게르마늄, 갈륨 비소, 갈륨 질화물, 갈륨 인화물, 그 외의 III-V 족 반도체, 또는 이들의 조합의 군으로부터 적어도 하나의 결정질 반도체 재료를 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 복수의 태양 전지 반도체 영역은, 상기 전기 절연 연속 백플레인 지지체층을 공유하고, 상기 제1레벨 패터닝된 금속층(M1), 상기 제2레벨 금속층(M2), 및 상기 복수의 전기 전도성 비아 플러그를 포함하는 모노리식 상호연결 구조체를 공유하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 트렌치 분리 패턴은 상기 트렌치에 의해 완전히 구획되고 상기 백플레인층에 의해 지지되는 복수의 섬을 생성하는 상호연결 트렌치 패턴인, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 복수의 태양 전지 반도체 영역은, 상기 제1 패터닝된 금속층(M1) 및 상기 제2 패터닝된 금속층(M2)의 조합에 의해 전기적 직렬로 상호연결된 섬의 4 x 4 섬 어레이를 포함하고, 상기 태양 전지의 전압이 증가하고 전류가 감소되는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 복수의 태양 전지 반도체 영역은, 상기 제1 패터닝된 금속층(M1) 및 상기 제2 패터닝된 금속층(M2)의 조합에 의해 전기적 하이브리드 병렬-직렬로 상호연결된 섬의 4 x 4 어레이를 포함하고, 상기 태양 전지의 전압이 증가하고 전류가 감소하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 복수의 태양 전지 반도체 영역은, 상기 제1 패터닝된 금속층(M1) 및 상기 제2 패터닝된 금속층(M2)의 조합에 의해 전기적 병렬로 상호연결된 섬의 4 x 4 어레이를 포함하고, 상기 태양 전지의 유연성이 개선되는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 태양 전지의 셰이드 관리 기능을 제공하기 위해, 상기 태양 전지의 상기 후측에 바로 부착되는 바이패스 다이오드를 더 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- 제1항에 있어서,
상기 태양 전지의 셰이드 관리 기능을 제공하기 위해, 모노리식으로 집적된 바이패스 스위치를 더 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체.
- a. 태양광 수용 전측 및 상기 태양광 수용 전측에 대향하는 후측을 포함하는, 백그라운드 n형 도핑에 의한 결정질 실리콘층,
b. 상기 결정질 실리콘층 후측 상에 배치된 맞물려진 제1레벨 패터닝된 금속층(M1),
c. 상기 결정질 실리콘층 후측에 부착된 전기 절연 연속 백플레인 지지체층,
d. 상기 전기 절연 연속 백플레인 지지체층 상에 복수의 태양 전지 결정질 실리콘 영역 내에 상기 결정질 실리콘층을 구획하는 트렌치 분리 패턴,
e. 상기 전기 절연 연속 백플레인 지지체층 상에 배치된 맞물려진 제2레벨 패터닝된 금속층(M2),
f. 상기 제1레벨 패터닝된 금속층의 선택된 부분에 상기 제2레벨 패터닝된 금속층의 선택된 부분을 상호연결하는 상기 전기 절연 연속 백플레인 지지체 시트를 통해 형성된 복수의 전기 전도성 비아 플러그, 및
g. 상기 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체의 전기적 금속화 및 상호연결을 완료하기 위해 설계된, 상기 제1레벨 패터닝된 금속층, 상기 제2레벨 패터닝된 금속층, 및 상기 복수의 전기 전도성 비아 플러그,
를 포함하는, 모노리식 섬(또는 모노리식 타일)이 서로 맞물려진 후측-접촉 태양 전지 구조체.
- a. 태양광 수용 반도체층 전측 및 반도체층 후측을 포함하는 태양 전지,
b. 반도체층 전측 및 반도체층 후측을 포함하는 바이패스 스위치,
c. 상기 태양 전지 및 상기 바이패스 스위치에 의해 공유되고 상기 태양 전지 반도체층 후측 및 상기 바이패스 스위치 반도체층 후측에 부착되는 전기 절연 백플레인층,
d. 트렌치 분리에 의해 복수의 섬으로 구획된 상기 태양 전지 반도체층, 및 트렌치 분리에 의해 서로 구획되고, 상기 전기 절연 백플레인 시트 상에 지지된 상기 태양 전지 반도체층 및 상기 바이패스 스위치 반도체층,
e. 상기 태양 전지의 셰이드 보호를 제공하기 위해 상기 태양 전지 및 상기 바이패스 스위치를 상호연결하는 패터닝된 전기적 금속화 구조체,
를 포함하는, 모노리식으로 집적된 반도체 구조체.
- a. 태양광 수용 반도체층 전측 및 반도체층 후측을 포함하는 태양 전지,
b. 반도체층 전측 및 반도체층 후측을 포함하는 바이패스 스위치,
c. 상기 태양 전지 및 상기 바이패스 스위치에 의해 공유되고 상기 태양 전지 반도체층 후측 및 상기 바이패스 스위치 반도체층 후측에 부착되는 전기 절연 백플레인층,
d. 트렌치 분리에 의해 서로 구획되고, 상기 전기 절연 백플레인 시트 상에 지지된 상기 태양 전지 반도체층 및 상기 바이패스 스위치 반도체층, 및
e. 상기 태양 전지의 셰이드 보호를 제공하기 위해 상기 태양 전지 및 상기 바이패스 스위치를 상호연결하는 패터닝된 전기적 금속화 구조체,
를 포함하는, 모노리식으로 집적된 반도체 구조체.
- a.전측 및 후측, 및 복수의 반도체 섬을 포함하는 태양 전지,
b. 전측 및 후측을 포함하는 바이패스 스위치,
c. 상기 태양 전지 및 상기 바이패스 스위치 후측에 부착되는 전기 절연 연속 백플레인,
d. 상기 태양 전지 및 상기 바이패스 스위치를 서로 구획하고, 상기 태양 전지 내에 복수의 반도체 섬을 형성하는 트렌치 분리 패턴, 및
e. 상기 태양 전지, 또한 상기 태양 전지 및 상기 바이패스 스위치 내에 복수의 반도체 섬을 상호연결하는 전기 상호연결 구조체,
를 포함하는, 반도체 구조체.
- a.복수의 반도체 섬을 포함하는 태양 전지,
b. 상기 태양 전지와 모노리식으로 집적된 바이패스 스위치,
c. 상기 태양 전지 및 상기 바이패스 스위치에 부착되는 전기 절연 백플레인, 및
d. 상기 전기 절연 백플레인 상에 상기 반도체 섬을 형성하고, 상기 태양 전지 및 상기 바이패스 스위치를 서로 구획하는 분리 패턴,
을 포함하는, 반도체 구조체.
- a.복수의 반도체 섬을 포함하는 태양 전지,
b. 상기 태양 전지와 모노리식으로 집적된 바이패스 스위치,
c. 상기 태양 전지 및 상기 바이패스 스위치에 부착되는 백플레인, 및
d. 상기 백플레인 상에 상기 복수의 반도체 섬을 형성하고, 상기 태양 전지 및 상기 바이패스 스위치를 서로 구획하는 분리 패턴,
을 포함하는, 반도체 구조체.
- 제45항에 있어서,
상기 바이패스 스위치는 pn 접합 다이오드인, 반도체 구조체.
- 제45항에 있어서,
상기 바이패스 스위치는 쇼트키 배리어 다이오드인, 반도체 구조체.
- 제45항에 있어서,
상기 태양 전지는 후측-접촉 태양 전지인, 반도체 구조체.
- 제45항에 있어서,
상기 태양 전지는 맞물려진 후측-접촉 태양 전지인, 반도체 구조체.
- 제45항에 있어서,
상기 태양 전지는 상기 복수의 반도체 섬에 상응하는 복수의 미니 전지를 포함하는, 반도체 구조체.
- 제45항에 있어서,
상기 반도체 구조체는 유연한 구조체인, 반도체 구조체.
- 제45항에 있어서,
상기 반도체 구조체는 단단한 구조체인, 반도체 구조체.
- 제44항에 있어서,
상기 바이패스 스위치는 pn 접합 다이오드인, 반도체 구조체.
- 제44항에 있어서,
상기 바이패스 스위치는 쇼트키 배리어 다이오드인, 반도체 구조체.
- 제44항에 있어서,
상기 태양 전지는 후측-접촉 태양 전지인, 반도체 구조체.
- 제44항에 있어서,
상기 태양 전지는 맞물려진 후측-접촉 태양 전지인, 반도체 구조체.
- 제44항에 있어서,
상기 태양 전지는 복수의 미니 전지를 포함하는, 반도체 구조체.
- 제44항에 있어서,
상기 반도체 구조체는 유연한 구조체는, 반도체 구조체.
- 제44항에 있어서,
상기 반도체 구조체는 단단한 구조체인, 반도체 구조체.
- a. 복수의 섬을 포함하는 결정질 실리콘 태양 전지,
b. 상기 태양 전지와 모노리식으로 집적된 결정질 실리콘 바이패스 스위치,
c. 상기 결정질 실리콘 태양 전지 및 상기 결정질 실리콘 바이패스 스위치에 부착된 전기 절연 백플레인, 및
d. 상기 전기 절연 백플레인 상에 상기 복수의 섬을 형성하고, 상기 결정질 실리콘 태양 전지 및 상기 결정질 실리콘 바이패스 스위치를 서로 구획하는 분리 패턴,
을 포함하는, 결정질 실리콘 반도체 구조체.
- a. 복수의 반도체 섬을 포함하는 결정 반도체 전지,
b. 상기 태양 전지와 모노리식으로 집적된 결정 반도체 바이패스 스위치,
c. 상기 결정 반도체 전지 및 상기 결정 반도체 바이패스 스위치에 부착된 백플레인, 및
d. 상기 백플레인 상에 상기 복수의 반도체 섬을 형성하고, 상기 결정 반도체 태양 전지 및 상기 결정 반도체 바이패스 스위치를 서로 구획하는 분리 패턴,
을 포함하는, 결정질 실리콘 구조체.
- a. 복수의 모노리식으로 제조된 미니 전지를 포함하는 후측-접촉 결정질 실리콘 태양 전지,
b. 상기 후측-접촉 결정질 실리콘 태양 전지와 모노리식으로 집적된 결정질 실리콘 바이패스 스위치,
c. 상기 후측-접촉 결정질 실리콘 태양 전지 및 상기 결정질 실리콘 바이패스 스위치에 부착된 전기 절연 백플레인, 및
d. 상기 전기 절연 백플레인 상에 상기 복수의 모노리식으로 제조된 미니 전지를 형성하고, 상기 후측-접촉 결정질 실리콘 태양 전지 및 상기 결정질 실리콘 바이패스 스위치를 서로 구획하는 분리 패턴,
을 포함하는, 결정질 실리콘 반도체 구조체.
- a. 복수의 반도체 섬을 포함하는 태양 전지,
b. 바이패스 스위치,
c. 상기 태양 전지 및 상기 바이패스 스위치에 부착된 백플레인,
d. 상기 복수의 반도체 섬을 형성하고, 상기 태양 전지 및 상기 바이패스 스위치를 서로 구획하는 분리 패턴, 및
e. 상기 태양 전지 및 상기 바이패스 스위치를 상호연결하고, 상기 태양 전지에 의해 생성된 전력을 전달하기 위한 적어도 하나의 패터닝된 금속층을 포함하는 상호연결 구조체,
를 포함하는, 반도체 구조체.
- 제63항에 있어서,
상기 태양 전지는 후측-접촉 태양 전지이고, 상기 바이패스 스위치는 pn 접합 다이오드인, 반도체 구조체.
- 제63항에 있어서,
상기 태양 전지는 후측-접촉 태양 전지이고, 상기 바이패스 스위치는 쇼트키 배리어 다이오드인, 반도체 구조체.
- 제63항에 있어서,
상기 반도체 구조체는 실리콘, 게르마늄, 갈륨 비소, 갈륨 질화물, 갈륨 인화물, 및 그 외의 III-V 족 반도체 재료, 또는 이들의 조합의 군으로부터 적어도 하나의 반도체 재료를 포함하는, 반도체 구조체.
- a. 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지로서, 각각의 태양 전지는,
i. 태양광 수용 전측 및 상기 태양광 수용 전측에 대향하는 후측을 포함하는, 백그라운드 도핑에 의한 반도체층, 및
ii. 상기 반도체층 후측 상에 배치된 제1 패터닝된 금속층(M1)
을 포함하는, 태양 전지,
b. 상기 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지의 상기 반도체층 후측에 부착된 전기 절연 연속 백플레인 지지체층으로서, 상기 태양 전지는 소망의 가깝게 이격된 전지 어레이 패턴에 따라 상기 연속 백플레인 지지체층 상에 위치되고 부착된 지지체층,
c. 상기 전기 절연 연속 백플레인 지지체층 상에 상기 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지 내의 상기 반도체층을 복수의 태양 전지 반도체 영역으로 구획하는 트렌치 분리 패턴,
d. 상기 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지의 반도체층 후측에 부착되는 상기 전기 절연 연속 백플레인 지지체층 상에 배치된 제2 패터닝된 금속층(M2),
e. 상기 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지 내의 상기 제1레벨 패터닝된 금속층의 선택 부분에 상기 제2레벨 패터닝된 금속층의 선택된 부분을 상호연결하는 상기 전기 절연 연속 백플레인 지지체층을 통해 형성된 복수의 전기 전도성 비아 플러그,
f. 직렬, 병렬 및 직렬 병렬 하이브리드 상호연결 중 하나 또는 이들의 조합을 포함하는 소망의 전기 상호연결 배열에 기초한 상기 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지 사이의, 및 상기 모노리식 섬(또는 모노리식 타일)태양 전지 내의, 상호연결 및 전기적 금속 형성을 위해 설계된, 상기 제1레벨 패터닝된 금속층, 상기 제2레벨 패터닝된 금속층, 및 상기 복수의 전기 전도성 비아 플러그,
g. 상기 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지의 상기 태양광 수용 전측을 커버하는 상기 전기 절연 연속 백플레인 지지체층에 부착된 광학적으로 투명한 보호 전측 커버 및 전측 캡슐 시트,
h. 상기 태양광 수용 전측에 대향하는 상기 전기 절연 연속 백플레인 지지체층에 부착하는 보호 후측 커버 및 후측 캡슐시트, 및
i. 적어도 한쌍의 전기 커넥터 리드,
를 포함하는, 모노리식 광기전 모듈 구조체.
- 제67항에 있어서,
상기 모노리식 광기전 모듈은 유연한 경량 모듈인, 모노리식 광기전 모듈 구조체. - 제67항에 있어서,
상기 모노리식 광기전 모듈은 단단한 유리로 커버된 모듈인, 모노리식 광기전 모듈 구조체.
- 제67항에 있어서,
상기 모노리식 광기전 모듈은 건물 통합 광기전(BIPV) 지붕 슁글 모듈인, 모노리식 광기전 모듈 구조체.
- 제67항에 있어서,
상기 모노리식 광기전 모듈은 건물 통합 광기전(BIPV) 지붕 타일 모듈인, 모노리식 광기전 모듈 구조체.
- 제67항에 있어서,
상기 모노리식 광기전 모듈은 자동차의 썬루프 모듈인, 모노리식 광기전 모듈 구조체.
- 제67항에 있어서,
분포된 셰이드 관리를 위해 상기 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지에 관련된 복수의 바이패스 스위치를 더 포함하는, 모노리식 광기전 모듈 구조체.
- 제67항에 있어서,
분포된 셰이드 관리를 위해 상기 복수의 모노리식 섬(또는 모노리식 타일) 태양 전지에 관련된 복수의 바이패스 쇼트키 다이오드를 더 포함하는, 모노리식 광기전 모듈 구조체.
- 제67항에 있어서,
분포된 셰이드 관리를 위해 상기 복수의 모노리식 섬(또는 모노리식 타일)에 관련된 복수의 바이패스 pn 접합 다이오드를 더 포함하는, 모노리식 광기전 모듈 구조체.
- 제67항에 있어서,
전력 획득을 개선하기 위해 상기 복수의 모노리식 섬(또는 모노리식 타일)태양 전지에 관련된 복수의 최대 전력 지점 트랙킹(MPPT) 전력 최적화 장치를 더 포함하는, 모노리식 광기전 모듈 구조체.
- 복수의 반도체 구조체를 포함하는 광기전 모듈 적증체로서, 상기 반도체 구조체는 각각
a. 복수의 반도체 섬을 포함하는 태양 전지,
b. 상기 태양 전지와 모노리식으로 집적된 바이패스 스위치,
c. 상기 태양 전지 및 상기 바이패스 스위치에 부착된 전기 절연 백플레인,및
d. 상기 전기 절연 백플레인 상에 상기 복수의 반도체 섬을 형성하고, 상기 태양 전지 및 상기 바이패스 스위치를 서로 구획하는 분리 패턴,
을 포함하는, 광기전 모듈 적층체.
- 제77항에 있어서,
상기 광기전 모듈 적층체는 유연한 광기전 모듈인, 광기전 모듈 적층체.
- 제77항에 있어서,
상기 광기전 모듈 적층체는 단단한 유리로 커버된 광기전 모듈인, 광기전 모듈 적층체.
- 복수의 반도체 구조체를 포함하는 광기전 모듈 적층체로서, 상기 반도체 구조체는 각각
a. 복수의 반도체 섬을 포함하는 태양 전지,
b. 상기 태양 전지와 모노리식으로 집적된 바이패스 스위치,
c. 상기 태양 전지 및 상기 바이패스 스위치에 부착된 백플레인, 및
d. 상기 백플레인 상에 상기 복수의 반도체 섬을 형성하고, 상기 태양 전지 및 상기 바이패스 스위치를 서로 구획하는 분리 패턴
을 포함하는, 광기전 모듈 적층체.
- 제80항에 있어서,
상기 광기전 모듈 적층체는 유연한 광기전 모듈인, 광기전 모듈 적층체.
- 제80항에 있어서,
상기 광기전 모듈 적층체는 단단한 유리로 커버된 광기전 모듈인, 광기전 모듈 적층체.
- 복수의 제작 공정을 사용하는 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체를 제조하는 방법으로서,
a. 전측 표면 및 후측 표면을 포함하는, 반도체층 상에 복수의 제작 공정의 적어도 일부를 수행하는 단계,
b. 상기 반도체층의 상기 후측 표면에 전기 절연 연속 백플레인을 부착하는 단계,
c. 복수의 섬을 형성하고, 상기 태양 전지 및 상기 바이패스 스위치를 상기 전기 절연 연속 백플레인 상에 개개의 반도체층 영역으로 구획하기 위해 상기 반도체층을 통한 분리 패턴을 제조하는 단계, 및
d. 상기 복수의 제조 공정의 남은 부분을 수행하는 단계,
를 포함하는, 모노리식 섬(또는 모노리식 타일) 태양 전지 구조체의 제조 방법.
- 제83항에 있어서,
상기 태양 전지는 후측-접촉 태양 전지인, 방법.
- 제83항에 있어서,
상기 반도체층은 실리콘, 게르마늄, 갈륨 비소, 갈륨 질화물, 갈륨 인화물, 및 그 외의 III-V 족 반도체 재료 또는 이들의 조합의 군으로부터 적어도 하나의 반도체 재료를 포함하는, 방법.
- 제83항에 있어서,
상기 분리 패턴은 펄스 레이저 커팅, 기계적 커팅, 초음파 커팅, 워터 제트 커팅, 플라즈마 커팅으로 이루어진 군으로부터 하나 또는 이들의 조합해서 생성된 트렌치 분리 패턴인, 방법.
- 제83항에 있어서,
상기 바이패스 스위치는 pn 접합 다이오드인, 방법.
- 제83항에 있어서,
상기 바이패스 스위치는 쇼트키 배리어 다이오드인, 방법.
- 제83항에 있어서,
상기 반도체층의 상기 후측 표면에 전기 절연 연속 백플레인을 부착하는 공정은 상기 반도체층의 상기 후측 표면에 프리프레그 시트를 적층함으로써 수행되는, 방법.
- 제83항에 있어서,
반도체층 상에 상기 복수의 제작 공정 중 적어도 일부를 수행하는 공정은 제1 패터닝된 금속층(M1)의 형성을 통해 제작 공정을 완료하는 단계를 포함하는, 방법.
- 제83항에 있어서,
상기 복수의 제작 공정 중 남은 부분을 수행하는 공정은 제2 패터닝된 금속층(M2)의 형성을 통해 제작 공정을 완료하는 단계를 포함하는, 방법.
- 복수의 공정을 사용해서 집적된 태양 전지 및 바이패스 스위치 구조체를 제조하는 방법으로서,
a. 반도체층 상에 상기 복수의 공정의 적어도 일부를 수행하는 단계,
b. 상기 반도체층에 연속 백플레인을 부착하는 단계,
c. 상기 연속 백플레인 상에 복수의 섬을 형성하고, 상기 반도체층을 통해 상기 태양 전지 및 상기 바이패스 스위치를 구획하기 위한 분리 패턴을 생성하는 단계, 및
d. 상기 복수의 공정의 남은 부분을 수행하는 단계,
를 포함하는, 집적된 태양 전지 및 바이패스 스위치 구조체의 제조 방법.
- 제92항에 있어서,
상기 태양 전지는 후측-접촉 태양 전지인, 방법.
- 제92항에 있어서,
상기 반도체층은 실리콘, 게르마늄, 갈륨 비소, 갈륨 질화물, 갈륨 인화물, 그 외의 III-V 족 반도체 재료, 또는 이들의 조합의 군으로부터 적어도 하나의 반도체 재료를 포함하는, 방법.
- 제92항에 있어서,
상기 분리 패턴은 펄스 레이저 커팅, 기계적 커팅, 초음파 커팅, 워터 제트 커팅, 플라즈마 커팅의 군으로부터 하나 또는 이들의 조합에 의해 생성된 트렌치 분리 패턴인, 방법.
- 제92항에 있어서,
상기 바이패스 스위치는 pn 접합 다이오드인, 방법 - 제92항에 있어서,
상기 바이패스 스위치는 쇼트키 배리어 다이오드인, 방법.
- 제92항에 있어서,
상기 반도체층에 연속 백플레인을 부착하는 공정은 상기 반도체층의 상기 후측 표면에 프리프레그 시트를 적층함으로써 수행되는, 방법.
- 제92항에 있어서,
반도체층 상에 상기 복수의 공정 중 적어도 일부를 수행하는 공정은 제1 패터닝된 금속층(M1)의 형성을 통해 제작 공정의 완료 단계를 포함하는, 방법.
- 제92항에 있어서,
상기 복수의 공정 중 남은 부분을 수행하는 공정은 제2 패터닝된 금속층(M2)의 형성을 통해 제작 공정을 완료하는 단계를 포함하는, 방법.
- 복수의 모노리식으로 집적된 태양 전지 및 바이패스 스위치 반도체 구조체를 포함하는 광기전 모듈 적층체를 제조하는 방법으로,
a. 상기 모노리식으로 집적된 태양 전지 및 바이패스 스위치 반도체 구조체를 복수의 제작공정을 사용해서 제조 단계로서,
i. 전측 표면 및 후측 표면을 포함하는, 반도체층 상에 상기 복수의 제작 공정의 적어도 일부를 수행하는 단계,
ii. 상기 반도체층에 상기 후측 표면에 전기 절연 연속 백플레인을 부착하는 단계,
iii. 복수의 섬을 형성하고, 상기 전기 절연 연속 백플레인 상에 별개의 반도체층 영역으로 상기 태양 전지 및 상기 바이패스 스위치를 구획하기 위하여 상기 반도체층을 통하여 분리 패턴을 생성하는 단계, 및
iv. 상기 복수의 공정의 남은 부분을 수행하는 단계를 포함하는 단계, 를 포함하는 단계, 및
b. 상기 광기전 모듈 적층체를 제조하기 위해 상기 복수의 모노리식으로 집적된 태양 전지 및 바이패스 스위치 반도체 구조체를 전기적 연결 및 적층하는 단계
를 포함하는, 광기전 모듈 적층체의 제조 방법.
- 제101항에 있어서,
상기 광기전 모듈 적층체는 유연한 광기전 모듈인, 광기전 모듈 적층체.
- 제101항에 있어서,
상기 광기전 모듈 적층체는 단단한 유리로 커버된 광기전 모듈 적층체.
- 복수의 집적된 태양 전지 및 바이패스 스위치 구조체를 포함하는 광기전 모듈 적층체를 제조하는 방법으로,
a. 복수의 공정을 사용해서 상기 집적된 태양 전지 및 바이패스 스위치 구조체를 제조하는 단계로서,
i. 반도체층 상에 복수의 공정의 적어도 일부를 수행하는 단계,
ii. 상기 반도체층 표면에 연속적인 백플레인을 부착하는 단계,
iii. 상기 연속적인 백플레인 상에 복수의 섬을 형성하고, 상기 바이패스 스위치 및 상기 태양 전지를 구획하기 위해 상기 반도체층을 통해 분리 패턴을 형성하는 단계, 및
iv. 상기 복수의 공정의 나머지 부분을 수행하는 단계, 를 포함하는 단계, 및
b. 상기 광기전 모듈 적층체를 제조하기 위해 상기 복수의 집적된 태양 전지 및 바이패스 스위치 구조체를 전기적으로 연결하고 적층하는 단계
를 포함하는, 광기전 모듈 적층체의 제조 방법.
- 제104항에 있어서,
상기 광기전 모듈 적층체는 유연한 광기전 모듈인, 광기전 모듈 적층체.
- 제104항에 있어서,
상기 광기전 모듈 적층체는 단단한 유리로 커버된 광기전 모듈인, 광기전 모듈 적층체.
- 후측 백플레인에 부착되는 마스터 전지 반도체 기판으로서, 상기 마스터 전지는 복수의 전기적으로 분리된 섬을 포함하고, 상기 섬은, 각각 상기 마스터 전지 반도체 기판을 통해 상기 후측 백플레인에 형성된 분리 트렌치에 의해 전기적으로 분리되고 되고, 상기 섬은 각각 에미터 및 베이스 접촉을 형성하기 위한 광 포집 전측 표면 및 후측 표면을 포함하는, 마스터 전지 반도체 기판; 및
상기 섬의 상기 후측 표면 상에 위치되는 에미터 영역 및 베이스 영역;을 포함하고,
상기 후측 백플레인은 상기 에미터 영역 및 베이스 영역에 상응하는 에미터 전극 및 베이스 전극의 패턴을 갖는 전기적 전도성 금속화 층을 포함하는, 모노리식 섬 반도체 태양 전지.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261722620P | 2012-11-05 | 2012-11-05 | |
| US61/722,620 | 2012-11-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150083888A true KR20150083888A (ko) | 2015-07-20 |
Family
ID=50628273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157014822A KR20150083888A (ko) | 2012-11-05 | 2013-11-05 | 모노리식 섬 태양 전지 및 모듈용 시스템 및 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US20140326295A1 (ko) |
| EP (1) | EP2915195A4 (ko) |
| JP (1) | JP2016500931A (ko) |
| KR (1) | KR20150083888A (ko) |
| CN (1) | CN104904021A (ko) |
| AU (1) | AU2013337262A1 (ko) |
| WO (1) | WO2014071417A2 (ko) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140021603A1 (en) * | 2012-07-23 | 2014-01-23 | Rf Micro Devices, Inc. | Using an interconnect bump to traverse through a passivation layer of a semiconductor die |
| US9515217B2 (en) | 2012-11-05 | 2016-12-06 | Solexel, Inc. | Monolithically isled back contact back junction solar cells |
| US9780253B2 (en) * | 2014-05-27 | 2017-10-03 | Sunpower Corporation | Shingled solar cell module |
| USD933584S1 (en) | 2012-11-08 | 2021-10-19 | Sunpower Corporation | Solar panel |
| USD1009775S1 (en) | 2014-10-15 | 2024-01-02 | Maxeon Solar Pte. Ltd. | Solar panel |
| US9105621B2 (en) * | 2012-12-20 | 2015-08-11 | Imec | Method for bonding of group III-nitride device-on-silicon and devices obtained thereof |
| US20150101761A1 (en) | 2013-05-12 | 2015-04-16 | Solexel, Inc. | Solar photovoltaic blinds and curtains for residential and commercial buildings |
| US20150050816A1 (en) * | 2013-08-19 | 2015-02-19 | Korea Atomic Energy Research Institute | Method of electrochemically preparing silicon film |
| ITTV20130211A1 (it) * | 2013-12-23 | 2015-06-24 | Vismunda Srl | "metodo d'assemblaggio di un pannello fotovoltaico di tipo back-contact con prefissaggio delle celle, e stazione combinata di carico e pre-fissaggio". |
| US20150243597A1 (en) * | 2014-02-25 | 2015-08-27 | Inotera Memories, Inc. | Semiconductor device capable of suppressing warping |
| US11811360B2 (en) | 2014-03-28 | 2023-11-07 | Maxeon Solar Pte. Ltd. | High voltage solar modules |
| US9496437B2 (en) | 2014-03-28 | 2016-11-15 | Sunpower Corporation | Solar cell having a plurality of sub-cells coupled by a metallization structure |
| US9636783B2 (en) * | 2014-04-30 | 2017-05-02 | International Business Machines Corporation | Method and apparatus for laser dicing of wafers |
| JP6328485B2 (ja) * | 2014-05-13 | 2018-05-23 | 株式会社ディスコ | ウエーハの加工方法 |
| JP1676513S (ko) * | 2014-05-27 | 2021-01-12 | ||
| US9425337B2 (en) | 2014-05-29 | 2016-08-23 | Sunpower Corporation | In-cell bypass diode |
| US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
| US9412624B1 (en) | 2014-06-26 | 2016-08-09 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with substrate and method of manufacture thereof |
| US9502267B1 (en) * | 2014-06-26 | 2016-11-22 | STATS ChipPAC Pte. Ltd. | Integrated circuit packaging system with support structure and method of manufacture thereof |
| FR3024283B1 (fr) * | 2014-07-25 | 2016-08-12 | Commissariat Energie Atomique | Module photovoltaique comprenant une pluralite de cellules bifaciales et procede de fabrication d'un tel module |
| US20160190365A1 (en) * | 2014-08-18 | 2016-06-30 | Solexel, Inc. | Photovoltaic solar module metallization and shade management connection and fabrication methods |
| WO2016036892A1 (en) * | 2014-09-02 | 2016-03-10 | Solexel, Inc. | Dual level solar cell metallization having first level metal busbars |
| US20160087577A1 (en) * | 2014-09-24 | 2016-03-24 | International Business Machines Corporation | Flexible solar cells comprising thick and thin absorber regions |
| USD999723S1 (en) | 2014-10-15 | 2023-09-26 | Sunpower Corporation | Solar panel |
| USD896747S1 (en) | 2014-10-15 | 2020-09-22 | Sunpower Corporation | Solar panel |
| USD933585S1 (en) | 2014-10-15 | 2021-10-19 | Sunpower Corporation | Solar panel |
| USD913210S1 (en) | 2014-10-15 | 2021-03-16 | Sunpower Corporation | Solar panel |
| WO2016123636A1 (en) * | 2015-01-30 | 2016-08-04 | Solexel, Inc. | Shade management of solar cells and solar cell regions |
| US9704823B2 (en) * | 2015-03-21 | 2017-07-11 | Nxp B.V. | Reduction of defects in wafer level chip scale package (WLCSP) devices |
| CN107636843A (zh) * | 2015-04-22 | 2018-01-26 | 泰克尼克基金会 | 用于制造包括串联连接的多个薄膜光伏电池的光伏面板的方法 |
| JP6321092B2 (ja) * | 2015-07-15 | 2018-05-09 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及び太陽電池モジュール |
| JP6269631B2 (ja) * | 2015-09-29 | 2018-01-31 | イビデンエンジニアリング株式会社 | 太陽光発電ユニット |
| FR3044468B1 (fr) * | 2015-11-27 | 2018-07-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif de photo-detection a revetement comportant des tranchees a revetement de grande bande interdite et procede de fabrication |
| CN105576295B (zh) * | 2016-02-02 | 2017-11-17 | 程礼华 | 石墨烯锂与铝镁合金电池太阳能一体化制备装置及工艺 |
| US10062636B2 (en) * | 2016-06-27 | 2018-08-28 | Newport Fab, Llc | Integration of thermally conductive but electrically isolating layers with semiconductor devices |
| CN106098809B (zh) * | 2016-08-19 | 2017-07-21 | 中山瑞科新能源有限公司 | 一种串并联式薄膜电池组件的制备方法 |
| NL2017528B1 (en) * | 2016-09-26 | 2018-04-04 | Stichting Energieonderzoek Centrum Nederland | Photovoltaic module with back contact foil |
| CN107978646A (zh) * | 2016-10-17 | 2018-05-01 | 阿特斯阳光电力集团有限公司 | 太阳能电池片及太阳能电池组件 |
| US10593818B2 (en) * | 2016-12-09 | 2020-03-17 | The Boeing Company | Multijunction solar cell having patterned emitter and method of making the solar cell |
| US20210305445A1 (en) * | 2017-01-02 | 2021-09-30 | Sabic Global Technologies B.V. | A photovoltaic packaging, and a method for manufacturing such a photovoltaic packaging |
| US11569778B2 (en) | 2017-04-08 | 2023-01-31 | Sigmagen, Inc. | Rapidly deployable and transportable high-power-density smart power generators |
| US11712751B2 (en) * | 2017-06-09 | 2023-08-01 | Pacesetter. Inc. | Laser cutting of electrodes in electrochemical devices |
| US11145774B2 (en) | 2018-05-30 | 2021-10-12 | Solar Inventions Llc | Configurable solar cells |
| US11082005B2 (en) | 2018-07-31 | 2021-08-03 | Tesla, Inc. | External electrical contact for solar roof tiles |
| US11195753B2 (en) * | 2018-09-18 | 2021-12-07 | International Business Machines Corporation | Tiered-profile contact for semiconductor |
| CN111048536B (zh) * | 2018-10-15 | 2024-09-24 | 松下知识产权经营株式会社 | 摄像装置 |
| CN111223958B (zh) * | 2018-11-23 | 2022-10-14 | 成都晔凡科技有限公司 | 叠瓦电池片和叠瓦光伏组件的制造方法和系统 |
| CN109390418A (zh) * | 2018-11-27 | 2019-02-26 | 盐城阿特斯协鑫阳光电力科技有限公司 | Perc电池钝化膜开模图形、perc太阳能电池以及perc太阳能组件 |
| CN109786504A (zh) * | 2018-12-29 | 2019-05-21 | 江苏日托光伏科技股份有限公司 | 一种降低mwt组件枝状隐裂的方法 |
| KR20200109437A (ko) | 2019-03-12 | 2020-09-23 | 삼성디스플레이 주식회사 | 전자 패널 및 이를 포함하는 전자 장치 |
| CN110047961A (zh) * | 2019-04-01 | 2019-07-23 | 泰州隆基乐叶光伏科技有限公司 | 背接触太阳电池组件、导电背板及其制造方法 |
| WO2020242600A2 (en) * | 2019-04-03 | 2020-12-03 | Alliance For Sustainable Energy, Llc | Cdsete photovoltaic devices with interdigitated back contact architecture |
| CN110165010A (zh) * | 2019-05-23 | 2019-08-23 | 江西展宇新能源股份有限公司 | 一种双面perc电池及其制备方法 |
| CN112054078B (zh) * | 2019-06-05 | 2024-03-08 | 东君新能源有限公司 | 薄膜太阳能电池的节宽设计方法、装置和薄膜太阳能电池 |
| DE102019215518A1 (de) * | 2019-10-10 | 2021-04-15 | Armor Solar Power Films Gmbh | Fassadenelement und PV-Modul für ein Fassadenelement |
| JP7116101B2 (ja) * | 2020-01-23 | 2022-08-09 | 株式会社豊田中央研究所 | 太陽電池パネル |
| USD1021149S1 (en) | 2021-07-14 | 2024-04-02 | Pavestone, LLC | Paver |
| WO2023089584A1 (en) * | 2021-11-22 | 2023-05-25 | Silfab Solar Inc. | Photovoltaic cells |
| CN118507598B (zh) * | 2024-07-17 | 2024-10-18 | 天合光能股份有限公司 | 太阳能电池及其制作方法、光伏组件 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3375141A (en) * | 1963-07-22 | 1968-03-26 | Aiken Ind Inc | Solar cell array |
| US5298085A (en) * | 1992-03-24 | 1994-03-29 | Aec-Able Engineering Company, Inc. | Support blanket for solar cell arrays |
| JP2000294818A (ja) * | 1999-04-05 | 2000-10-20 | Sony Corp | 薄膜半導体素子およびその製造方法 |
| DE19916742C1 (de) * | 1999-04-13 | 2000-08-24 | Angew Solarenergie Ase Gmbh | Schaltungsanordnung zur Stromerzeugung mit Solarzellen |
| US8334451B2 (en) * | 2003-10-03 | 2012-12-18 | Ixys Corporation | Discrete and integrated photo voltaic solar cells |
| US20060060238A1 (en) * | 2004-02-05 | 2006-03-23 | Advent Solar, Inc. | Process and fabrication methods for emitter wrap through back contact solar cells |
| US20050172996A1 (en) * | 2004-02-05 | 2005-08-11 | Advent Solar, Inc. | Contact fabrication of emitter wrap-through back contact silicon solar cells |
| DE102004055225B4 (de) * | 2004-11-16 | 2014-07-31 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Anordnung mit Solarzelle und integrierter Bypass-Diode |
| FR2878076B1 (fr) * | 2004-11-17 | 2007-02-23 | St Microelectronics Sa | Amincissement d'une plaquette semiconductrice |
| US8399331B2 (en) * | 2007-10-06 | 2013-03-19 | Solexel | Laser processing for high-efficiency thin crystalline silicon solar cell fabrication |
| US8158450B1 (en) * | 2006-05-05 | 2012-04-17 | Nanosolar, Inc. | Barrier films and high throughput manufacturing processes for photovoltaic devices |
| EP2654089A3 (en) * | 2007-02-16 | 2015-08-12 | Nanogram Corporation | Solar cell structures, photovoltaic modules and corresponding processes |
| EP1970951A3 (en) * | 2007-03-13 | 2009-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8115096B2 (en) * | 2007-06-18 | 2012-02-14 | E-Cube Technologies, Ltd. | Methods and apparatuses for improving power extraction from solar cells |
| JP5252472B2 (ja) * | 2007-09-28 | 2013-07-31 | シャープ株式会社 | 太陽電池、太陽電池の製造方法、太陽電池モジュールの製造方法および太陽電池モジュール |
| US8198528B2 (en) * | 2007-12-14 | 2012-06-12 | Sunpower Corporation | Anti-reflective coating with high optical absorption layer for backside contact solar cells |
| KR20090081950A (ko) * | 2008-01-25 | 2009-07-29 | 삼성전자주식회사 | 태양 전지 및 그 제조 방법 |
| US8075723B1 (en) * | 2008-03-03 | 2011-12-13 | Stion Corporation | Laser separation method for manufacture of unit cells for thin film photovoltaic materials |
| US20090301544A1 (en) * | 2008-05-22 | 2009-12-10 | Orbital Sciences Corporation | Method of manufacturing flexible, lightweight photovoltaic array |
| US7851698B2 (en) * | 2008-06-12 | 2010-12-14 | Sunpower Corporation | Trench process and structure for backside contact solar cells with polysilicon doped regions |
| US20100282288A1 (en) * | 2009-05-06 | 2010-11-11 | Emcore Solar Power, Inc. | Solar Cell Interconnection on a Flexible Substrate |
| JP5280942B2 (ja) * | 2009-06-04 | 2013-09-04 | 株式会社カネカ | 集積型薄膜光電変換装置とその製造方法 |
| US20110100412A1 (en) * | 2009-10-30 | 2011-05-05 | International Business Machines Corporation | Method of manufacturing photovoltaic modules |
| US8119901B2 (en) * | 2009-11-03 | 2012-02-21 | Lg Electronics Inc. | Solar cell module having a conductive pattern part |
| KR101627377B1 (ko) * | 2009-12-09 | 2016-06-03 | 엘지전자 주식회사 | 태양 전지 모듈 |
| JPWO2011074467A1 (ja) * | 2009-12-18 | 2013-04-25 | 東レ株式会社 | 半導体デバイスの製造方法および裏面接合型太陽電池 |
| EP2519967B1 (en) * | 2009-12-30 | 2014-12-10 | Solexel, Inc. | Mobile electrostatic carriers for thin wafer processing |
| US8951839B2 (en) * | 2010-03-15 | 2015-02-10 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP |
| EP2395554A3 (en) * | 2010-06-14 | 2015-03-11 | Imec | Fabrication method for interdigitated back contact photovoltaic cells |
| JP2012033526A (ja) * | 2010-07-28 | 2012-02-16 | Fuji Electric Co Ltd | 薄膜太陽電池およびその製造方法 |
| JP2012138518A (ja) * | 2010-12-27 | 2012-07-19 | Sony Corp | 太陽光発電モジュールおよび検査方法 |
| US20120285501A1 (en) * | 2010-12-29 | 2012-11-15 | E.I. Du Pont De Nemours And Company | Integrated back-sheet for back contact photovoltaic module |
| CN102237823A (zh) * | 2010-12-30 | 2011-11-09 | 保定天威集团有限公司 | 一种光伏功率优化器 |
| EP2691990A4 (en) * | 2011-03-28 | 2014-09-03 | Solexel Inc | ACTIVE REAR PANEL FOR THIN SILICON SOLAR CELLS |
| US20130288425A1 (en) * | 2011-08-05 | 2013-10-31 | Solexel, Inc. | End point detection for back contact solar cell laser via drilling |
| US8766090B2 (en) * | 2012-03-19 | 2014-07-01 | Rec Solar Pte. Ltd. | Method for metallization or metallization and interconnection of back contact solar cells |
-
2013
- 2013-11-05 WO PCT/US2013/068599 patent/WO2014071417A2/en active Application Filing
- 2013-11-05 US US14/072,759 patent/US20140326295A1/en not_active Abandoned
- 2013-11-05 AU AU2013337262A patent/AU2013337262A1/en not_active Abandoned
- 2013-11-05 CN CN201380069287.7A patent/CN104904021A/zh active Pending
- 2013-11-05 JP JP2015540876A patent/JP2016500931A/ja active Pending
- 2013-11-05 KR KR1020157014822A patent/KR20150083888A/ko not_active Application Discontinuation
- 2013-11-05 EP EP13850237.2A patent/EP2915195A4/en not_active Withdrawn
-
2015
- 2015-03-16 US US14/659,235 patent/US20150187969A1/en not_active Abandoned
- 2015-03-23 US US14/666,303 patent/US20150194547A1/en not_active Abandoned
-
2017
- 2017-01-27 US US15/417,804 patent/US20170229591A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014071417A2 (en) | 2014-05-08 |
| EP2915195A2 (en) | 2015-09-09 |
| US20140326295A1 (en) | 2014-11-06 |
| AU2013337262A1 (en) | 2015-05-21 |
| CN104904021A (zh) | 2015-09-09 |
| JP2016500931A (ja) | 2016-01-14 |
| US20150194547A1 (en) | 2015-07-09 |
| WO2014071417A3 (en) | 2014-11-06 |
| US20170229591A1 (en) | 2017-08-10 |
| EP2915195A4 (en) | 2016-07-27 |
| US20150187969A1 (en) | 2015-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20150083888A (ko) | 모노리식 섬 태양 전지 및 모듈용 시스템 및 방법 | |
| US9911875B2 (en) | Solar cell metallization | |
| US9515217B2 (en) | Monolithically isled back contact back junction solar cells | |
| US9379258B2 (en) | Fabrication methods for monolithically isled back contact back junction solar cells | |
| KR101563851B1 (ko) | 광기전 태양 전지 및 모듈의 모놀리식으로 집적된 바이패스 스위치를 위한 방법 및 시스템 | |
| TWI298953B (en) | Scalable photovoltaic cell and solar panel manufacturing with improver wiring | |
| KR20150119262A (ko) | 벌크 웨이퍼를 사용한 모노리식 섬 후측 접촉 후측 접합 태양 전지 | |
| EP2828893B1 (en) | Cell and module processing of semiconductor wafers for back-contacted solar photovoltaic module | |
| US20180013023A1 (en) | Shade management of solar cells and solar cell regions | |
| EP3391422A1 (en) | High-efficiency low-cost solar panel with protection circuitry | |
| US20160190365A1 (en) | Photovoltaic solar module metallization and shade management connection and fabrication methods | |
| WO2016036892A1 (en) | Dual level solar cell metallization having first level metal busbars | |
| US8772079B2 (en) | Backside contacting on thin layer photovoltaic cells | |
| KR101153591B1 (ko) | 결정질 실리콘 태양전지의 구조 및 제조방법 | |
| WO2015100392A2 (en) | Self aligned contacts for monolithically isled back contact back junction solar cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |