TW412774B - The stripping and reprinting methods of the thin film device - Google Patents

The stripping and reprinting methods of the thin film device Download PDF

Info

Publication number
TW412774B
TW412774B TW088102793A TW88102793A TW412774B TW 412774 B TW412774 B TW 412774B TW 088102793 A TW088102793 A TW 088102793A TW 88102793 A TW88102793 A TW 88102793A TW 412774 B TW412774 B TW 412774B
Authority
TW
Taiwan
Prior art keywords
layer
separation layer
thin film
substrate
film device
Prior art date
Application number
TW088102793A
Other languages
English (en)
Inventor
Satoshi Inoue
Tatsuya Shimoda
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW412774B publication Critical patent/TW412774B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Description

412774 A7 __B7__ 五、發明說明(1 ) (技術領域) (請先閱讀背面之注意事項再填寫本頁) 本發明係關於一種薄膜裝置之剝離方法,薄膜裝置之 轉印方法,薄膜裝置’主動矩陣基板及液晶顯示裝置者。 (習知技術) 例如,製造使用薄膜電晶體T F T的液晶顯示器,經 在基板上介經C VD等形成薄膜電晶體的製程。由於將薄 膜電晶體形成在基板上之製程係隨伴著高溫處理,因此必 須使用耐熱性優異之材質者,亦即,必須使用軟化點及融 點較高者。爲了此,在現在,作爲耐於約1 0 0 〇eC之溫 度的基板使用石英玻璃,而作爲耐於約5 0 0 °C之溫度的 基板使用耐熱玻璃。 如上所述,搭載薄膜裝置之基板,係必須滿足用以製 造這些薄膜裝置之條件者。亦即,使用之基板係決定成必 須滿足所搭載之裝置的製造條件。 僅是,僅著重在完成搭載T F T等薄膜裝置之基板後 的階段時,則上述之「基板」也有不一定較理想者。 經濟部智慧財產局員工消費合作社印製 例如,如上所述,經過隨伴高溫處理之製程時,雖使 用石英基板或耐熱玻璃基板等,惟這些係極昂貴,因此, 導致成品價格之上昇。 又,玻璃基板係具有較重,容易破裂之性質。一般在 被使用於掌上型電腦或行動電話等之攜攜用電子機器的液 晶顯示器,4系期望其價格儘量低廉,輕量,也可耐稍微之 變形,且掉落也不容易損壞,惟實際上,玻璃基板係較重 -4- 本紙張尺度適用中國困家標準(CNS)A4規格(210 * 297公釐) 412774 A7 _B7_ 五、發明說明f ) ,不耐於變形,且有依掉落所產生之破壞之虞。 亦即,從製造條件所帶來之限制與成品上被要求之較 佳特性之間有差異,而要滿足此等雙方之條件或特性上極 困難。 本案申請人係提案一種技術,該技術爲將薄膜裝置以 習知之製程形成在第1基板上之後,從第1基板剝離該薄 膜裝置,並轉印至第2基板者。爲了此,在第1基板與被 轉印層的薄膜裝置之間,形成分離層。在該分離層例如照 射光,從第1基板剝離被轉印層的薄膜裝置,並將該被轉 印層轉印至第2基板側。 依照本案發明者之實驗,發現在從第1基板剝離薄膜 裝置時,在分離層例如僅照射光有無法在分離層充分地產 生剝離現象之情形。 如此,經本案發明者之銳意硏究結果,判明了是否容 易產生該剝離現象乃依存於分離層之性質。 又,有被轉印層對於使用於製造被轉印層時的第1基 板的疊層關係,與被轉印層對於該被轉印層之轉印對象的 第2基板的疊層關係,會互相不同之課題。 如此,本發明係在於提供一種在分離層產生剝離現象 之製程前,補償分離層成爲容易剝離之狀態,從基板容易 地剝離薄膜裝置的薄膜裝置之剝離方法以及使用該方法所 製造的氧化矽,主動矩陣基板及液晶顯示裝置。 本發明ι之其他目的係在於提供一種可將被轉印層對於 使用於被轉印層之製造時之基板的疊層關係,與被轉印層 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 - ---!1·訂--I--! 經濟部智慧財產局員工消費合作社印製 -5- 412774 A7 _B7 五、發明說明<?) 對於該被轉印層之轉印對象之轉印體的叠層關係成爲一致 的薄膜裝置之轉印方法》 (請先閲讀背面之注意事項再填寫本頁) (發明揭示) (1 )本發明的薄膜裝置之剝離方法,具有: 在基板上形成分離層的第1製程,及 _ 在上述分離層上形成薄膜裝置的第2製程,及 在上述分離層之層內及/或介面產生剝離現象,從上 述分離層剝離上述基板的第3製程的薄膜裝置之剝離方法 ,其特徵爲: 設置在上述第3製程之前,將離子植入在上述分離層 的離子植入製程者。 在裝置製造上可可靠性之例如石英基板等之基板上, 例如設置具有吸收光之特性的分離層。而在該基板上形成 TF T等薄膜裝置。較理想是,之後,例如經由黏接層將 薄膜裝置接合在所期望之轉印體。然後,在分離層例如照 射光,而在該分離層產生剝離現象。由此,例如在基板施 加力量|可從基板剝離薄膜裝置。 經濟部智慧財產局員工消費合作社印製 此時,在剝離製程之前將離子植入在分離層,使在剝 離製程的分離現象成爲顯著,而可將薄膜裝置從基板確實 地剝離。 在此,由於將離子事先植入在分離,實施定義在以下 之(2 )至>(5 )之任一項之作用,使分離層之剝離現象 成爲顯著。 -6- 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公釐) A7 B7 五、發明說明θ ) (2 )在上述第3製程係包括將植入於上述分離層的 上述離子予以氣化的製程者較理想。由此,分離層內之離 子被氣化時,則在分離層內產生內壓而促進其剝離現象。 (3 )在上述(2 )之第3製程中,包括光照射於上 述分離層之製程較理想。由此,藉由該光可氣化剝離用離 子。此時,由基板之背面側施以光照射時,則可減低光入 射在薄膜裝置層之光量,而可防止其特性之劣化。 (4 )在上述離子植入製程係介經上述分離層來切斷 構成上述分離層之原子或分子之結合,並在上述分離層事 先給予損傷者較理想。由此,可促進在之後之剝離製程所 產生之分離層的剝離現象。 (5 )在上述離子植入製程係介經上述離子來變化上 述分離層之特性,並將上述分離層與上述基板之密接性事 先減弱者較理想。由此,可促進在之後之剝離製程所產生 之分離層的剝離現象。 經濟部智慧財產局員工消贤合作社印製 ^-----------". !裝--------Γ 訂· (請先閱讀背面之注意事項再填寫本頁) (6 )上述第2製程係具有用以形成薄膜電晶體的薄 膜電晶體形成製程,上述薄膜電晶體形成製程係包括通道 層形成製程,上述離子植入製程係實施在上述通道層形成 製程之後較理想。 通道層形成製程係與其他製程相比較成爲高溫處理製 程。因此,在之前將剝離現象促進用離子注入在分離層時 ,則在之後之高溫處理時有離子從分離層被放出之虞。 (7 )>上述薄膜電晶體形成製程係在上述通道層形成 製程後包括通道圖案形成製程:上述離子植入製程係實施 本紙張尺度適闬中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 五、發明說明(5 ) 在上述通道圖案形成製程之後者較理想。 (請先閱讀背面之注意事項再填寫本頁) 形成通道圖案時,例如即使從通道圖案側植入剝離現 象促進用離子,也可減少成爲該植入之妨礙的通道圖案本 體之面積。因此,可將離子容易到達分離層。 (8 )上述離子植入製程,係在上述通道層中成爲通 道領域之領域上形成光罩所實施者較理想。 在通道領域植入離子時,則電晶體特性有劣化之虞, 又,將通道領域施以光罩實施離子植入之製程,係在通道 圖案形成前或形成後均可以。 (9 )上述薄膜電晶體形成製程係包括:在上述通道 圖案形成製程後,將閘極絕緣膜形成在該通道圖案上的製 程,及在該閘極絕緣膜上形成閘極電極的製程:將上述閘 極電極作爲光罩,俾實施上述離子植入製程較理想。 由於閘極電極係形在與通道相對向之位置,因此,作 爲防止離子植入在通道領域的光罩,可兼用閘極電極。又 ,隨著離子之加速電壓,在閘極電極上又形成光罩也可以 〇 經濟部智慧財產局員工消費合作社印製 (1 0 )上述離子植入製程係同時地植入被打入在上 述通道圖案內之源極領域及汲極領域之至少一方的雜質離 子,及質量比該雜質離子輕且被打入在上述分離層的上述 離子者較理想。 由此,可兼用對於分離層之離子植入製程,及對於源 極及/或汲、極領域之雜質離子植入製程。又,由於離子係 比雜質離子在質量較輕。因此,可到達至比源極.汲極領 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 412774 A7 B7 五、發明說明(6 ) 域更深位置的分離層。 (請先閱讀背面之注意事項再填寫本頁) (1 1 )上述薄膜電晶體形成製程係包括:作爲上述 通道層形成非晶質矽層的製程,及之後將上述非晶質矽層 予以雷射退火使之結晶化的結晶化製程;上述離子植入製 程係實施在上述結晶化製程之前者較理想。 介經離子植入製程之實施,即使萬一在通道層產生損 傷,也可藉由之後之雷射退火製程提高結晶性。 (1 2 )上述離子係氫離子者較理想。 氫離子被植入在分離層時,可貢獻於分別表示在申請 專利範圍第2項至第4項的作用。特別是,由於氫離子之 質量係比打入在源極,汲極之雜質離子(硼、磷等)輕, 故也適用於申請專利範圍第9項之發明的實施。又,主要 作爲產生申請專利範圍第2項之氣化的離子,除了氫離子 之外還可列舉氮離子等。又,主要作爲產生申請專利範圍 第3項或第4項之損傷或降低密接性之離子,除了氫離子 之外還可列舉矽S i離子等。 (1 3 )實施在上述離子植入製程後之製程的處理溫 度,係不足3 5 0 °C者較理想。 經濟部智慧財產局員工消費合作社印製 由於植入在分離層之氫,係被加熱在3 5 0 °C以上則 開始溜出,因此,在需要3 5 0 °C以上之處理溫度之製程 ,係在對於分離層之離子植入製程前實施較理想。 (1 4 )本發明之薄膜裝置,係使用上述(1 )至( 1 3 )之任一項所述的剝離方法而由上述基板被剝離所形 成者。由於該薄膜裝置係來自分離層之剝離較容易,因此 -9- 本紙張尺度.適用中國画家標準(CNS)A4規格(210 X 297公发) 412774 A7 ___B7_ 五、發明說明(7 ) ,在剝離時作用之機械性壓力較少,而可減少依存於其負 載大小的缺陷。 (1 5 )本發明之主動矩陣基板,屬於包含矩陣狀地 配置之薄膜電晶體,及連接於該薄膜電晶體之一端之像素 電極構成像素部的主動矩陣基板,其特徵爲:使用上述( 6 )至(1 3 )中任何一項所述之方法來轉印上述像素部 之薄膜電晶體所製造者。 該主動矩陣基板,也與上述(1 3 )之發明同樣地可 減少缺陷。 (1 6 )本發明之液晶顯示裝置,其特徵爲:使用上 述(1 5 )所述之主動矩陣基板所製造者。 由於該液晶顯示裝置,係使用上述(1 5 )之主動矩 陣基板,故,也減少作爲液晶顯示裝置整體之缺陷。 (1 7 )本發明之薄膜裝置之轉印方法,其特徵爲: 具有在基板上形成第1分離層的第1製程及在上述第1分 離層上形成包含薄膜裝置之被轉印層的第2製程,及 經濟部智慧財產局員工消費合作社印製 在上述被轉印層上形成由水溶性或有機溶劑熔融性黏 接劑所形成之第2分離層的第3製程,及在上述第2分離 層上接合一次轉印體的第4製程,及以上述第1分離層作 爲境界,由上述被轉印層去除上述基板的第5製程,及 在上述被轉印層之下面接合二次轉印體的第6製程, 及將上述第2分離層與水或有機溶劑接觸,以上述第2分 離層作爲境,界,由上述被轉印層去除上述一次轉印體的第 7製程;將包含上述薄膜裝置之上述被轉印層轉印至二次 -10- :-----------•-裝--------:訂· (請先閱讀背面之ii意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 412774 A7 ____B7 五、發明說明(8 ) 轉印體者。 <請先閱讀背面之注意事項再填寫本頁) 由此,從被轉印層之下面除去第1分離層,而在其下 面接合二次轉印體之後,以第2分離層作爲境界,由被轉 印層脫離一次轉印體。如此,對於被轉印層,在起初之基 板所位置之部位存有二次轉印體,使被轉印層對於起初之 基板的疊層關係,及被轉印層對於二次轉印體的疊層關係 一致。在此,由於作爲第2分離層使用水溶性黏接劑或有 機溶劑熔融性黏接劑,故欲脫離一次轉印體,僅將第2分 離層與水或有機溶劑相接觸即可以。 經濟部智慧財產局員工消費合作社印製 (1 8 )又,本發明之其他的薄膜裝置之轉印方法, 其特徵爲:具有在基板上形成第1分離層的第1製程,及 在上述第1分離層上形成包含薄膜裝置之被轉印層的第2 製程,及在上述被轉印層上形成介經加熱或紫外線照射由 具有剝離作用之黏接劑所形成之第2分離層的第3製程, 及在上述第2分離層上接合一次轉印體的第4製程,及以 上述第1分離層作爲境界,由上述被轉印層去除上述基板 的第5製程,及在上述被轉印層之下面接合二次轉印體的 第6製程’及加熱或紫外線照射上述第2分離層,以上述 第2分離層作爲境界,由上述被轉印層去除上述一次轉印 體的第7製程:將包含上述薄膜裝置之上述被轉印層轉印 至二次轉印體者。 主要在於,作爲上述第2分離層,代替上述(1 7) 所述之黏接劑’使用介經加熱或紫外線可剝離之黏接劑。 由此’欲脫離一次轉印體係將第2分離層介經加熱或 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公g > 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明(9 ) 紫外線與可剝離之黏接劑相接觸,則與上述(1 7 )之發 明同樣地,可將被轉印層對於起初之基板的疊層關係,及 被轉印層對於二次轉印體的疊層關係成爲一致。 (實施發明所用的最佳形態) 以下,依照表示於所附圖式之適當實施例詳述本發明 (第1實施形態) 第1圖至第6圖係表示用以說明作爲本發明之前提的 薄膜裝置之轉印方法的圖式。 C製程1 ) 如第1圖所示,在基板1 00上形成分離層(光吸收 層)1 2 0。 以下,說明基板1 00及分離層1 2 0。 ①對於基板1 0 0之說明 基板1 0 0係使用具有可透射光之透光性者。 此時,光之透射率係1 0%以上較理想,5 0%以上 者更理想。該透射率過低時,光之衰減變大,擬剝離分離 層120需要更大光量。 又’基I 1 0 0係以高可靠性材料所構成較理想,特 別是’以耐熱性上優異之材料所構成較理想。其理由爲, 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -12- 1-----------^---裝--------r 訂_ <請先閱讀背面之注項再填駕本頁) 412774 A7 B7 五、發明說明α ) (請先閲讀背面之注意事項再填寫本頁) 例如形成下述之被轉印層1 4 0或中間層1 4 2時,藉由 該種類或形成方法有處理溫度變高(例如約3 5 0〜 1000 °C ),惟此時若基板100在耐熱性上優異,則 被轉印層1 4 0等形成在基板1 0 0上時,其溫度條件等 之成膜條件之設定寬度較廣。 因此,基板1 0 0係將形成被轉印層1 4 0時之_最高 溫度爲T max時,畸變點爲3 0 0 °C以上者較理想, 5 0 0 °C以上者更理想。作爲此種者,有例如石英玻璃, 康林7059,曰本電氣玻璃OA - 2等耐熱性玻璃。 又,基板1 0 0之厚度係並未被限定,惟一般係約 0 . 1〜5 . 0mm較理想,而約〇 . 5〜1 . 5mm更 理想。基板1 0 0之厚度過薄時則導致降低強度。而過厚 時,基板1 0 0之透射係數較低時,則容易產生光之衰減 。又,基板1 0 0之光透射係數較高時,則其厚度超過上 述上限値者也可以。又,爲了均勻地可照射光線,基板 1 0 0之厚度1 0 0之厚度係均勻較理想。 0分離層1 2 0之說明 經濟部智慧財產局員工消費合作社印製 分離層12 0係受到物理性作用(光,熱等),化學 性作用(與藥液等之化學反應等)或機械性作用(拉力, 振動等)之任何一種或複數之作用,其結合力會減少或消 滅’由此,經由該分離層1 2 0而促進基板之分離者。 作爲該分離層1 2 0例如可列舉具有吸收照射光,而 在其層內及/或界面產生剝離(以下,稱爲「層內剝離」 •13- 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公t ) 412774 Α7 Β7 五、發明說明(11 ) (請先閱讀背面之注項再填寫本頁) ’ 「界面剝離」)之性質者。較理想爲,介經光之照射1 使其構成分離層1 2 0之物質的原子間或分子間的結合力 消失或減少,亦即,產生磨損而成爲層內剝離及/或界面 剝離者較佳。 又,介經光之照射,從分離層1 2 0被放出氣體,也 有分離效果被發現之情形。亦即,含於分離層1 2 0之成 分成爲氣體而被放出之情形,及分離層1 2 0吸收光而一 瞬間成爲氣體,使該蒸汽被放出,有助於分離之情形。 在本發明,係形成具有此種特性之分離層1 2 0後, 將剝離促進用離子植入在分離層1 2 0內,爲其特徵者, 由此,促進其後續製程之分離層1 2 0的剝離現象者。因 此,作爲剝離促進用離子,若可促進依上述之物理性作用 ,化學性作用或機械性作用的剝離現象者,則不管其種類 〇 以下,作爲此種分離層1 2 0之組成•有例如以下之 A至E所述者。 A .非晶質矽(a — S i ) 經濟部智慧財產局員工消費合作社印製 在該非晶質矽中,含有氫氣Η也可以。此時,Η之含 有量係約2原子%以上較理想,而約2至2 0原子%更理 想。如此,氫氣Η含有所定量時,之後藉由照射光使氫氣 被放出,在分離層1 2 0發生內壓,該內壓減爲剝離上下 之薄膜的力4。非晶質矽中的氫Η之含有量’係介經適當 地設定例如C VD之氣體組成’氣體壓’氣體環境氣氛, -14- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ..- .· 412774 A7 __B7_____ 五、發明說明(12 ) 氣體流量,溫度,基板溫度,投入動力等之條件可調整。 (請先間讀背面之注意事項再填寫本頁) 在本實施形態中|除了藉由該處理條件在分離層 1 2 0中含有氫氣之外,如上所述,還在形成非晶質矽層 之後的任何時期,作爲剝離促進用離子可離子植入氫離子 。由此,不受非晶質矽之處理條件,可將一定量以上之氫 氣含有在非晶質矽層內。 Β .有氧化矽或矽酸化合物,氧化鈦或鈦酸化合物* 氧化鉻或锆酸化合物,氧化鑭或鑭酸化合物等各種氧化物 陶瓷,介質(強介質)或是半導體。 作爲氧化矽,有SiO、Si〇2、Si3〇2,作爲 矽酸化合物,有例如K 2 S i 0 3、L i 2 S i 0 3、 CaSi〇3、ZrSi〇4、Na2Si〇3 等。 作爲氧化鈦,有Ti〇、Ti2〇3、Ti〇2;作爲 鈦酸化合物,有例如BaTi〇4、 BaTi〇3、 B a 2 T i 9 0 2 〇 , BaTisO"、CaTi〇3、 SrTi〇3、PbTi〇3、MgTi〇3、Z r T i 0 2 、SnTi〇4、Al2Ti〇5、FeTi〇3。 經濟部智慧財產局員工消費合作社印製 作爲氧化銷’有Z r 〇 2 ;而作爲锆酸化合物,有例如 BaZr〇3、ZrSi〇4、PbZr〇3、MgZr〇3 、K 2 Z Γ 0 3。 C.PZT、 PLZT、 PLLZT、 ΡΒΖΤ等之 陶瓷或介質(強介.、霄) D .氮、化矽’氮化鋁,氮化鈦等之氮化物陶瓷 E .有機高分子材料 -15- 本纸張尺度.適用中國國家標準(CNS)A4規格(210x 297公爱) 412774 A7 __B7____ 五、發明說明(13 ) 作爲有機高分子材料,係具有一 CH-、— C0 -、 —CONH —、= NH —、一 C0〇一、一N = N —、 (請先閱讀背面之注意事項再填寫本頁) 一 CH = N -等之結合(介經光之照射,此等結合被切斷 )者’特別是,具有很多此等結合者,則任何者均可以。 又’有機高分子材料係在構成式中具有芳香族碳化氫C 1 或2以上之苯環或其稠環)者也可以。 作爲此等有機高分子材料之具體例,係例如聚乙烯, 聚丙烯之聚烯,聚亞醯胺,聚醯胺,聚酯,聚甲基丙烯酸 酯(ΡΜΜΑ),聚苯撐硫化物(PPS),聚醚磺( P E S ),環氧樹脂等。 F .金屬 作爲金屬,有例如A1 ,Li ,Ti ,Mn, In, Sn,Y,La,Ce,Nd,Pr,Gd,Sm或含有 這些中之至少一種的合金。 經濟部智慧財產局員工消費合作社印製 又,分離層1 2 0之厚度係依剝離目的或分離層 1 2 0之組成,層構成,形成方法等諸條件而不相同,惟 一般係約1 nm至2 0 //m較理想,而約5 nm至2 更理想,又約5nm至1/zm最理想。若分離層1 20之 膜厚過薄時,則成膜之均勻性受損,在剝離時產生不均勻 ,又,若膜厚過厚時,則爲了確保分離層1 2 0之良好剝 離性|需增大光量,同時在後續之除去分離層1 2 0時, 在其作業上費時。又,分離層1 2 0之膜厚係儘量形成均 勻較理想。- 分離層1 2 0之形成方法,係並不被特別限定’隨著 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 412774 B7_____ 五、發明說明(14 ) ί請先閱讀背面之注意事項再填寫本頁) 膜組成或膜厚等之諸條件被適當地選擇。例如有CVD( 包括MOCVD,低壓 CVD,ECR— CVD),蒸鍍 ,分子線蒸鍍(MB),濺散,離子植入,PVD等之各 種氣相成膜法,電鍍,浸漬鍍,無電解鍍等之各種鍍法, L B法,旋轉塗布,噴霧塗佈,輥塗布等之塗布法,各種 印刷法,轉印法,墨水噴射法,粉末噴射法等|也可組合 這些中之以上所形成者。 例如,分離層120之組成爲非晶質矽(a — S i ) 時,則CVD,特別是,由低壓CVD或電漿CVD形成 成膜較理想。 又,分離層1 2 0以依溶膠一凝膠法的陶瓷所構成時 ,或以有機高分子材料構成時,則依塗布法,特別是,依 旋轉塗布形成成膜較理想。 (製程2 ) 經濟部智慧財產局員工消費合作社印 以下,如第2圖所示,在分離層1 2 0上,形成被轉 印層(薄膜裝置層)1 4 0。該製程2以後之詳細係參照 以下第8圖至第1 8圖加以說明,惟在本實施形態,係在 第8圖至第1 3圖之製程途中,實施對於分離層1 2 0之 剝離促進用離子植入製程。 將該薄膜裝置層1 4 0之K部分(在第2圖中,以一 點線鏈線所圍繞表示之部分)的放大剖面圖表示在第2圖 之右側。如^圖所示,薄膜裝置層1 4 0係例如包含形成在 S i 〇2膜(中間層)142上的TFT (薄膜電晶體)所 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 412774 __B7_____ 五、發明說明(15 ) (請先閱讀背面之注意事項再填寫本頁) 構成,該T F T係具備=在聚矽層導入η型雜質所形成的 源極,汲極層146 ’及通道層144 ’及閘極絕緣膜 1 48,及閘極電極1 50 ’及層間絕緣膜1 54。及例 如鋁所構成之電極1 5 2。 在本實施形態,係作爲接觸於分離層1 2 0所設置之 中間層使用S i 〇2膜,惟也可使用S i 3Ν4等之其他絕 緣膜。S i 〇2膜(中間層)之厚度,係隨著其形成目的或 可發揮之功能程度適當地決定,惟一般係約1 〇 nm至5 /zm較理想,而約4 0 nm至1 1 jtzm更理想。中間層係 以各種目的所形成,例如有發揮作爲物理性或化學性地保 護被轉印層1 4 0的保護層,絕緣層’導電層,雷射光之 遮光層,防止遷移用之障層,反射層的功能內之至少一種 者。 又,視需要,未形成S i 〇2膜等之中間層,而在分離 層1 2 0上直接形成被轉印層(薄膜裝置層)1 4 0也可 以。 被轉印層1 4 0 (薄膜裝置層)係包含圖示於第2圖 之右側的T F T等之薄膜裝置之層。 經濟部智慧財產局員工消貲合作社印製 作爲薄膜裝置,除了 TFT之外,還有例如薄膜二極 體,或矽之P I N接合所構成的光電變換元件(光察覺器 ,太陽電池)或矽電阻元件,其他之薄膜半導體裝置,電 極(例如:I T 〇,如台面膜之透明電極),交換元件, 記憶體,電元件等之主動器,微型鏡(壓電薄膜陶瓷) ,磁性記錄薄膜磁頭,線圈,感應器,薄膜高透磁材料及 18· 各紙張尺度適用中國國家標準(CNS)A4規格(21〇χ297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明(16 ) 組合這些的微磁性裝置,濾波器,反射膜’分色鏡等。 此種薄膜裝置係與其形成方法之關係,一般,經較高 之處理溫度所形成。因此’此時,如上所述’作爲基板 1 0 0,成爲需要耐於該處理溫度之高可靠性者。 (製程3 ) 以下,如第3圖所示,將薄膜裝置層1 4 0經由黏接 層1 6 0接合(黏接)於轉印層1 6 0。 作爲構成黏接層1 6 0之黏接劑的最佳例子,係有反 應硬化型黏接劑,熱硬化型黏接劑,紫外線硬化型黏接劑 等之光硬化型黏接劑,厭氣硬化型黏接劑等之各種硬化型 黏接劑。作爲黏接劑之組成|係例如環氧系,丙烯酸酯系 ,矽酮系等,任何一種者均可以。此種黏接層1 6 0之形 成係例如介經塗布法所實施。 使用上述硬化型黏接劑時,例如在被轉印層(薄膜裝 置層)14 0上塗布硬化型黏接劑,並在其上面接合轉印 體1 8 0之後,介經對應於硬化型黏接劑之特性的硬化方 法使上述硬化型黏接劑硬化,俾黏接,固定被轉印層(薄 膜裝置層)140與轉印體180。 黏接爲光硬化型時,從光透射性之基板1 0 0或光透 射性之轉印體1 8 0之其中一方的外側(或是從光透射性 之基板及轉印體的兩外側)照射光。作爲黏接劑係對薄膜 裝置層不容·易影響的紫外線硬化型等的光硬化型黏接劑較 理想。 I--------— II - ---I I 1'訂- — — I!· — ·/ I (請先Μ讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -19- 412774 A7 B7 五、發明說明(17 ) (請先W讀背面之注意事項再填寫本頁) 作爲黏接層1 6 0也可使用水溶性黏接劑。作爲此種 水溶性黏接劑,例如可列舉克米帝克斯股份有限公司之克 米施盧U — 4 5 1 口(商品名稱),三旁股份有限公司製 之三旁3046(商品名稱)等。 作爲黏接層1 6 0,也可使用對於各種有機溶劑具溶 融性之黏接劑β 作爲黏接層,也可使用介經加熱呈剝離作用之黏接劑 。作爲該黏接劑,可使用例如曰東電工所製之利巴阿爾發 (商品名稱)。 作爲黏接劑,也可使用介經紫外線照射呈剝離作用的 黏接劑。作爲此種黏接劑,可使用例如林得克斯股份有限 公司所製的玻璃,陶瓷用切割帶D — 210 ’ D636。 又t與圖示不同,在轉印體1 8 0側形成黏接層, 1 6 0,而在其上面黏接被轉印層(薄膜裝置層)1 40 也可以。又,在例如轉印體1 8 0本體具有黏接功能時等 ,也可省略黏接層1 6 0之形成。 經濟部智慧財產局負工消費合作社印繫 作爲轉印體1 8 0,係並未特別限定’惟有基板(板 材),特別有透明基板。又,即使此等基板係平板’或是 彎曲板也可以。 又,轉印體180係比上述基板1〇〇,耐熱性’耐 蝕性等特性較差者也可以11其理由係在本發明’由於在基 板100側形成被轉印層(薄膜裝置層)140’之後’ 將被轉印層薄膜裝置層)1 4 0轉印在轉印體1 8 0。 因此,被要求在轉印體1 8 0之特性,特別是耐熱性’係 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 經濟部智慧財產局員工消費合作社印製 A7 _B7____ 五、發明說明(18 ) 並不依存在形成被轉印層(薄膜裝置層)1 4 0時的溫度 條件等。 因此,將形成被轉印層1 4 〇時之最高溫度作爲τ max 時,作爲轉印體1 8 0之構成材料,可使用玻璃轉變點 T g或軟化點爲T max以下者。例如,轉印體1 8 0係玻 璃變點T g或軟化點較理想爲8 0 〇°C以下,更理想爲 5 ◦ 0°C以下’而最理想爲3 2 0°C以下之材料所構成* 又’作爲轉印體1 8 0之機械性特性,具有某一程度 之剛性(強度)較理想,惟具有可撓性,彈性者也可以》 作爲此種轉印體1 8 0之構成材料,有各種合成樹脂 或各種玻璃材料,特別是,各種合成樹脂或一般之(低融 點之)價廉的玻璃材較理想。 作爲合成樹脂,熱可塑性樹脂,熱硬化性樹脂之任何 一種樹脂均可以,例如可使用聚乙烯,聚丁烯,乙烯,丁 烯共聚體,乙烯_醋酸乙烯共聚體E VA等之聚烯烴,環 狀聚烯烴,改性聚烯烴,聚氯化乙烯,聚氯化乙烯撐,聚 苯乙烯,聚醯胺,聚醯亞胺,聚醯胺醯亞胺,聚碳酸酯, 聚(4-甲基戊烯一 1),離子鍵聚合物,丙烯酸系樹脂 ,聚甲基丙烯酸甲酯,丙烯酸一苯乙烯共聚體(A S樹脂 ),丁二烯-苯乙烯共聚體,聚對一酞酸乙二酯(PET ),聚對苯二甲酸丁二醇酯(PBT),聚環己烷對酞酸 酯酸酯(PCT)等之聚酯,聚醚,聚醚酮(PEK) ’ 聚醚醚酮“PEEK),聚醚醯亞胺,聚縮醛(POM) ,聚苯醚,改性苯醚,聚芳酯’芳香族聚酯(液晶聚合物 ^------------ I ^-----11 J- i.-------〆· (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -21 - 412774 A7 _B7__ 五、發明說明(19 ) ),聚四氟乙烯,聚氟化乙烯又,其他氟系樹脂,苯乙烯 系,聚烯烴系,聚氯化乙烯系,聚尿烷系,氟橡膠系,氯 化聚乙烯系等之各種熱可塑性彈性體,環氧樹脂,酚樹脂 ,脲醛樹脂,三聚氮胺樹脂,不飽和聚酯,矽酮樹脂,聚 尿烷等,或是以此爲主的共聚體,摻合體,聚合物-合金 等,可使用組合此等中之一種或兩種以上(例如作爲兩層 以上之疊層體)。 作爲玻璃材料,係例如有矽酸玻璃(石英玻璃),矽 酸鹼玻璃,鹼石灰玻璃,鉛(鹼)玻璃,鋇玻璃,硼矽酸 玻璃等。此中,矽酸玻璃以外者,係與矽酸玻璃相比較融 點較低•又,成形,加工也較容易,而且價廉而較理想。 作爲轉印體1 8 0使用以合成樹脂所構成者時,可享 受一體地成形大型轉印體1 8 0,同時,具有彎曲面或凹 凸者等之複雜形狀也可容易地製造。又,材料費用,製造 費用也低廉的各種優點。因此,合成樹脂之使用係在製造 大型又價廉的裝置(例如,液晶顯示裝置)上較有利。 又,轉印體1 8 0係例如液晶格,爲構成其本體獨立 之裝置者,或例如濾色器,電極層,介質層,絕緣層,半 導體元件,構成裝置之一部分者也可以《 又,轉印體1 8 0係金屬,陶瓷,石材,木材紙等物 質也可以,或是構成某一物品之任意面上(時鐘之鐘面上 ,空調機之表面上,印刷基板上等,或牆壁,柱,天花板 ,窗玻璃等^構造物之表面上也可以。 {猜先閲讀背面之注意事項再填寫本頁) 丨裝 I 1· >Β· ϋ I ι 言 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) •22- 412774 Α7 Β7 五、發明說明(2Q ) (製程4 ) 以下,如第4圖所示,從基板1 0 0之背面側照射光 〇 <請先閱讀背面之注意事項再填寫本頁) 該光係透射基板1 0 0之後被照射在分離層1 2 0。 由此,在分離層1 2 0產生層內剝離及/或界面剝離,而 結合力被減少或消滅。 產生分離層1 2 0之層內剝離及/或界面剝離的原理 ,係推想依在分離層1 2 0之構成材料產生磨耗,又,依 包含於分離層1 2 0的氣體之放出,或是依產生在剛照射 後之熔融,蒸散等之相變化者。 在此,所謂磨耗係指吸收照射光之固定材料(分離層 1 2 0之構成材料)被光化學地或熱地被激勵,而切斷其 表面或內部之原子或分子之結合並被放出之情形,主要出 現作爲分離層1 2 0之構成材料的全部或一部分產生熔融 ,蒸散(氣化)等之相變化的現象。又,藉由上述相變化 成爲微小之發泡狀態,而也使結合力降低之情事。 經濟部智慧財產局員工消費合作社印製 分離層1 2 0產生層內剝離,或是產生界面剝離*或 產生該雙方,係受到分離層1 2 0之組成,或其他各種要 因之影響,作爲其要因之一要因,有被照射之光種類,波 長,強度,到達深度等條件》在此,本實施形態係在形成 分離層1 2 0後,爲了在該第4製程將剝離現象更確實地 產生分離層1 2 0本體,剝離促進用離子被植入。 該剝離-促進用離子係實行至少組合以下之三種中之任 一種或是兩種以上之組合的作用,俾促進第4過程的分離 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 412774 A7 B7 五、發明說明(21 ) 層1 2 0之剝離現象。 {請先閱讀背面之注意事項再填寫本頁) 其一種係介經該第4過程,被植入在分離層1 2 0之 剝離促進用離子例如氫氣Η或氮氣N被氣體化,由此,促 進分離層1 2 0之剝離。 另一種係在剝離促進用離子植入製程中,依該剝離促 進用離子而產生例如介經該剝離促進用離子例氫Η,氮Ν 或矽S i構成分離層1 2 0的原子或分子之結合被切斷, 而在分離層1 2 0事先給與損壞。由此,在事先給與損壞 之分離層1 2 0,介經實施第4製程而較容易產生剝離》 又,另一種係在剝離促進用離子注入製程中,依其剝 離促進用離子例如氫氣Η,氮氣N或矽S i來變化分離層 1 2 0之特性,分離層1 2 0與基板1 0 0之密接性事先 被減弱。此時,在與基板之密接性被減弱之分離層1 2 0 ,依第4製程之實施也較容易產生剝離。 經濟部智慧財產局員工消費合作社印製 作爲在第4製程被照射之光,係在分離層1 2 0可產 生層內剝離及/或界面剝離者之任何一種均可以。例如有 X線,紫外線,可視光,紅外線(熱線),雷射光,毫波 ,微波,電子線,放射線(α線,石線,r線)等。其中 ,在容易產生分離層1 2 0之剝離(磨耗)上,雷射光較 理想。 作爲發生該雷射光的雷射裝置,有各種氣體雷射,固 體雷射(半導體雷射)等,惟激元雷射。Nd_yAG雷 射,A I·派射,C〇2雷射,C0雷射,He-Ne雷射等 適當地被使用,其中以激元雷射特別理想。 -24- 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 412774 A7 _B7__·_ 五、發明說明(22 ) (請先閱讀背面之注意事項再填寫本頁> 激元雷射係在短波長域輸出高能量,故在極短時間內 在分離層1 2 0可產生磨耗,如此在轉印體1 8 0或基板 1 0 0等幾乎不會產生溫度上昇,亦即,不會產劣化,損 傷,可剝離分離層120。 又,在分離層1 2 0產生磨耗時,有光之波長依存性 之情形,被照射的雷射光之波長,係約1 0 0 nm至 350nm較理想。 在第7圖表示基板1 0 0對於光之波長的透射係數之 —例子。如圖所示,對於2 0 0 nm之波長,透射係數具 有急峻地增大的特性。在此種情形,照射2 1 0 nm以上 之波長的光,例如照射Xe_C 1激元雷射光(波長
I 308nm) ,krF雷射光(波長248nm)等。 又,在分離層120,產生例如氣體放出,氣化,昇 華等相變化而給與分離特性時,所照射之雷射光之波長係 約350至1200nm較理想》 經濟部智慧財產局員工消費合作社印製 又,所照射的雷射光之能量密度,特別是,激元雷射 時的能量密度,係約10至5000mJ/cm2較理想, 而以約1 0 0至5 0 0 m J / c m 2更理想。又,照射時間 係約1至lOOOnsec較理想,而以約1〇至1〇〇 n s e c更理想。能量密度較低或照射時間較短時,則無 法產生充分磨·耗等,又,能量密度較高或照射時間較久時 ,則介經透射分離層1 2 0之照射光對於被轉印層1 4 0 有不良影I。 又,作爲透射分離層1 2 0之照射光達到被轉印層 -25- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 412774 A7 ____B7_______ 五、發明說明(23 ) (請先間讀背面之注意事項再填寫本頁) 1 4 0而有不良影響時之對策,例如第3 0圖所示,有在 分離層(雷射吸收層)1 2 0上形成鉅T a等之金屬膜 1 2 4的方法。由此,透射分離層1 2 0之雷射光,係在 金屬膜1 2 4之界面被完全地反射,而對於其以上之薄膜 裝置不會給與不良影響。 之後,如第5圖所示,在基板1 0 0施加力,從分離 層1 20脫離該基板100。在第5圖中未予圖示,惟在 該脫離後,也有分離層附著於基板1 0 0上之情形。 之後,如第6圖所示,介經例如洗淨,蝕刻,灰化, 石硏磨等方法或組合此等之方法來除去留下之分離層 1 2 0。由此,被轉印層(薄膜裝置層)1 40成爲被轉 印至轉印體1 8 0。 又,在脫離之基板1 0 0也附著分離層之一部分時, 同樣地被除去。又,基板1 0 0係以如石英玻璃之高價格 材料,稀有材料所構成時,基板1 0 0係較理想可供於再 利用。亦即,對於欲再利用之基板,可適用本發明t具高 有用性。 經由如上之各製程,即完成被轉印層(薄膜裝置層) 經濟部智慧財產局員工消費合作社印製 1 4 0對於轉印體1 8 0之轉印。之後,也可實行鄰接於 被轉印層(薄膜裝置層)140之51〇2膜之除去,或是 對於被轉印層1 4 0上之配線等的導電層或所期望的保護 膜之形成等。 如此,>並不是直接地剝離被剝離物之被轉印層(薄膜 裝置層)1 4 0本體,而是在接合於被轉印層(薄膜裝置 -26- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 412774 A7 ___B7___ 五、發明說明(24 ) (請先閲讀背面之注意事項再填寫本頁) 層)14 0之分離層施以剝離,故不管被剝離物(被轉印 層1 40)之特性,條件等,可容易且確實地,而且均勻 地剝離(轉印),不會有隨著剝離操作對於被剝離物(被 轉印層1 4 0 )之損傷,可維持被轉印層1 4 0之高可靠 性。 以下,使用第8圖至第1 8圖說明在基板1 0 0及分 離層1 2 0上,作爲薄膜裝置層1 4 0形成例如CMOS 構造之T F T,而將此轉印至轉印體之情形的具體性製程 之例子。又,對於在該製程中所實施之剝離促進用離子植 入製程也加以說明。 (製程1 ) 如第8圖所示,在透光性基板(例如石英基板) 經濟部智慧財產局員工消f合作社印製 1 0 0上,依次地疊層形成分離層(例如,依L P C VD 法所形成的非晶質矽層)1 2 0,及中間層(例如S i 0 2 膜)142,及非晶質層(例如,依LPCVD法所形成 )143,之後,在非晶質矽層143全面從上方照射雷 射光,施行退火。由此,非晶質砂層1 4 3係再結晶化而 成爲聚矽層。又,藉由射束掃描實施此時之雷射退火時, 與對於上述分離層1 2 0之射束掃描不相同,在相同部位 照射兩次以上,使每次之射束的射束中心彼此間能重複( 除了高斯氰射束時之外)較理想。此時,不會有漏光等之 弊害,施以i多重照射即可充分地再結晶化非晶質矽層 14 3。 -27- 本紙張尺度適用中國國家標準(CNS)A4規格(210* 297公笼) 412774 A7 ___B7__ 五、發明說明(25 ) <請先閱讀背面之注意事項再填寫本頁) 作爲剝離促進用離子之植入製程的實施時期,係在形 成分離層1 2 0之後,而在用以結晶化之雷射退火製程之 前’則不必施行光罩,而可實施離子植入之處較理想。 因此,作爲其實施時間,係成爲: CA)形成第8圖之分離層120之後而在形成中間 層1 4 2之前, (B )形成中間層1 4 2之後而在形成非晶質矽層 1 4 3之前, (C )形成非晶質矽層1 4 3之後而在用以施行其結 晶化之雷射退火製程之前, 經濟部智慧財產局員工消費合作社印*J^ 的任何一種。在該(a)至(C)中,(C)之實施時期 最理想。其理由係非晶質矽層1 4 3之形成製程(亦即, 通道層之形成製程)係現狀爲約4 2 5 °C之處理溫度。此 時,例如作爲剝離促進用離子已將氫離子植入在分離層 1 2 0時,則氫氣在3 5 0 °C以上之溫度會從分離層 1 2 0脫出之虞。因此,剝離促進用離子之植入製程,係 在形成通道層後之實施時期(C )來實行較理想。但是, 由於依剝離促進用離子之種類係沒有此種限制,因此,在 實施時期(A) ,(B)係也可實施。又,在非晶質矽層 1 4 3被雷射退火而施以結晶化後之層,未產生起因於剝 離促進用離子之植入的損傷,在電晶體特性上較理想。在 (A ) (B)之情形本體沒有損傷之發生,而在(C)之 情形,即使1在非晶質矽層1 4 3本體產生損傷,介經此後 之結晶化製程可減低其損傷之影響。_ -28- 本紙張义度遶用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 412774 A7 _B7 五、發明說明(26 ) 又,該剝離促進用離子注入製程係使用公知之離子植 入裝置可實施。亦即,例如欲植入氫離子,則將包含氫氣 之氣體予以電漿化,並將藉由此所產生之氫離子藉由電場 予以加速,即可植入在分離層1 2 0。 作爲離子植入製程之實施時期(D),係雷射退火後 也可以β此時,若將成爲通道領域之部分進行掩蔽施以離 子植入,則不會劣化電晶體特性。又,在離子植入製程後 除去光罩。 (製程2 ) 之後,如第9圖所示,將介經雷所得到之聚矽層予以 圖案化,作爲通道圖案形成弧島144Α,144b。 剝離促進用離子植入製程,係作爲該實施時期(E ) ,在上述之(A)至(B)以外,在第2製程(通道圖案 形成製程)後也可實施。在此時,如第3 1圖所示*在弧 島 144a,144b 上,於與弧島 144a,144b 內之通道領域之部分,形成光罩圖案2 Ο 1。之後,在該 狀態下將剝離促進用離子例如氫離子,向分離層1 2 0植 入。由此,在通道領域不會含有氫氣,又不會劣化電晶體 特性。又,結束剝離促進用離子植入製程之後,光罩圖案 2 Ο 1係被除去。 (製程3 )〜 如第1 0圖所示,例如介經CVD法形成覆蓋弧島 J---I--------- I--------ί 訂· —--!·^- <請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -29 - «2774 A7 __B7__ 五、發明說明(27) 144a,144b 的閘極絕緣膜 148a,148b。 ί請先閱讀背面之注意事項再填寫本頁) 剝離促進用離子植入製程,係作爲其實施時期(F ) ,除了上述之(A)至(E)以外,在第3製程(閘極絕 緣膜)後也可實施。此時,如第3 2圖所示,在閘極絕緣 膜 148a,148b 上,於與弧島 144a,144b 內之通道領域相對向部分,形成光罩圖案2 Ο 2較理想。 (製程4 ) 如第1 1圖所示,形成聚矽或金屬等所構成的閘極電 極 150a,150b。 (製程5 ) 如第1 2圖所示,形成聚醯亞胺等所構成的光罩層 170,將閘極電極150b及光罩層170作爲光罩, 以自動對準,實行例如硼B之離子植入。由此,形成有P 層 1 7 2 a,1 7 2 b。 經濟部智慧財產局員工消費合作社印製 剝離促進用離子植入製程係作爲其實施時期(G), 除了上述之(A)至(F)以外,也可與該硼離子植入製 程同時地實施。此時,將例如B2H6 (5%) +H2 ( 9 5%)之混合氣體予以電漿化,並將由此所產生之硼離 子及氫離子予以加速,未經由質量分析器被引導至基板。 如此,即使爲相同之加速電壓,則質量重之硼離子係停滯 在上層側多晶矽層,另一方面,質量輕之氫離子係被打 入更深,而到達至分離層1 2 0。 -30- 本紙張尺度適用中國园家標準(CNS>A4規格(210 * 297公釐) A7 412774 ------ --B7__ 五、發明說明(28 ) {請先閱讀背面之注意事項再填寫本頁w 又’此時’閘極電極1 5 0 b係與第3 1圖之光罩圖 案2 0 1或第3 2圖之光罩圖案2 0 2同樣地施以作用, 惟隨著加速電壓在閘極電極1 5 0 b上可再設置光罩層。 (製程6 ) 如第1 3圖所示,形成聚醯亞胺等所構成之光罩層 174 ’將閘極電極150a及光罩層使用作爲光罩,以 自動對準’實行例如磷p之離子植入。由此,形成有n+層 146a,146b〇 剝離促進用離子植入製程係作爲其實施時期(Η), 餘了上述之(Α)至(G)以外,也可與該磷離子植入製 程同時地實施。此時,將例如PN3 (5%) + H2 (95 %)之混合氣體予以電漿化,並將由此所產生之磷離子及 氫離子予以加速,未經由質量分析器被引導至基板。如此 ,即使爲相同之加速電壓,則質量重之硼離子係停滯在上 層側之多晶矽層,另一方面,質量輕之氫離子係被打入更 深,而到達至分離層120。 經濟部智慧財產局員工消費合作社印製 又,此時,閘極電極1 5 0 b係與第3 1圖之光罩圖 案2 0 1或第3 2圖之光罩圖案2 0 2同樣地施以作用, 惟隨著加速電壓在閘極電極1 5 0 a上可再設置光罩層》 又,上述之剝離促進用離子植入製程之實施時期(G )(Η ),係與對於製程5及製程6的源極,汲極領域的 雜質離子植i製程同時,惟在其前後另外地實行也可以。 -31 - 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) 412774 A7 _B7____ 五、發明說明(29 ) (製程7 ) 如第1 4圖所示,形成層間絕緣膜1 5 4 ’選擇性地 形成接觸孔之後,形成電極1 52 a至1 52b。 如此所形成之CMOS構造的TFT,係相當於第2 圖至第6圖的被轉印層(薄膜裝置)140。又’在層間 絕緣膜1 g 4上形成保護膜也可以》 _ (製程8 ) 如第1 5圖所示,在CMO S構成之TFT上形成作 爲環氧樹脂層1 6 0,之後,經由該環氧樹脂層1 6 0 ’ 將TFT張貼於轉印體(例如,鹼玻璃基板)180。然 後經加熱使環氧樹脂硬化,俾黏接(接合)轉印體1 8 0 與 T F T。 又,黏接層1 6 0係紫外線硬化型黏接層之光聚合物 樹脂也可以。此時,並不是熱而是從轉印體1 8 0側照射 紫外線使聚合物硬化》 (製程9 ) 如第1 6圖所示,從透光性基板1 0 〇之背面,照射 例如Xe — C 1激元雷射光。由此,在分離層1 2 0之層 內及/或界面產生剝離。
(製程1 QO 如第1 7圖所示,剝離基板1 〇 〇。 (請先閲讀背面之注意事項再填寫本頁) 裝--------:訂i--------产 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -32 - 412774 A7 ___B7 五、發明說明(30 ) (製程11) (請先閲讀背面之注意事項再填寫本頁) 最後,介經蝕刻分離層1 2 〇。由此,如第1 8圖所 示’成爲CMOS構成之TFT被轉印至轉印體1 80。 (第2實施形態) 以下,參照第3 3圖至第3 5圖說明本發明的第2實 施形態。又,該第2實施形態係將從薄膜裝置層所構成之 被轉印層1 4 0予以二度轉印者,除了第1實施形態之第 1圖至第6圖的製程之外,還追加第3 3圖至第3 5圖之 製程。 在此,在該第2實施形態中,表示於第2圖至第5圖 的分離層1 2 0稱爲第1分離層。又,在該第2實施形態 中,第3圖至第6圖的黏接層1 6 0稱爲第2分離層《又 ,在該第2實施形態中,第3圖至第6圖的轉印體1 8 0 稱爲一次轉印體《因此,依照該第2實施形態,在結束第 6製程之階段中被轉印體1 4 0係成爲經由第2分離層 1 6 0被轉印至一次轉印體1 8 0。 經濟部智慧財產局員工消費合作社印製 在此,在第2實施形態中,第2分離層1 6 0之材質 係不僅爲熱熔性黏接劑,水溶性黏接劑也可使用與第1分 離層1 2 0相同之材質者。此時,爲了將該第2分離層 1 6 0之剝離成爲容易,可實行在上述之第1實施形態所 說明的離子v植入。 以下,說明在第6圖之製程後所實施之第3 3圖至第 -33- 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) 經濟部智慧財產局員工消費合作社印製 412774 A7 __— _B7_ 五、發明說明(31 ) 3 5圖的追加製程1至3。 (追加調整1 ) 連續於第6圖之製程,如第3 3圖所示,在薄膜裝置 層1 40之下面(露出面),經由黏接層1 9 0,黏接二 次轉印層2 0 0 作爲構成黏接層1 9 0之黏接劑的最佳例子,係有反 應硬化型黏接劑,熱硬化型黏接劑,紫外線硬化型黏接劑 等之光硬化型黏接劑,厭氣硬化型黏接劑等之各種硬化型 黏接劑。作爲黏接劑之組成,係例如環氧系,丙烯酸酯系 ’矽酮系等,任何一種者均可以。此種黏接層1 9 0之形 成係例如介經塗布法所實施。 使用上述硬化型黏接劑時,例如在被轉印層(薄膜裝 置層)1 4 0下面塗布硬化型黏接劑,並在其下面接合二 次轉印體2 0 0之後,介經對應於硬化型黏接劑之特性的 硬化方法使上述硬化型黏接劑硬化,俾黏接,固定被轉印 層(薄膜裝置層)1 4 0與二次轉印體2 0 0。 黏接劑爲光硬化型時,較理想爲從光透射性的二次轉 印體2 0 0之外側照射光。若作爲黏接劑係使用對薄膜裝 置層不容易影響的紫外線硬化型等的光硬化型黏接劑,則 從光透射性之一次轉印體1 8 0側,或是從光透射性之一 次,二次轉印體1 8 0,2 0 0之兩側施以光照射也可以 又,與圖示不相同,在二次轉印體2 0 0側形成黏接 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ------------ I —----IJ 訂·1-! — 1--«^»1 t (請先閲讀背面之;i意事項再填寫本頁) 412774 A7 B7 五、發明說明(32 ) 層1 9 0,而在其上面黏接被轉印層(薄膜裝置層) (請先閱讀背面之注意事項再填寫本頁) 1 4 0也可以。又,在例如二次轉印體2 0 0本體具有黏 接功能時,則也可以省略黏接層1 9 0之形成》 作爲轉印體2 0 0,係並未特別限定,惟有基板(板 材),特別有透明基板。又,即使此等基板係平板,或是 彎曲板也可以。 又,轉印體2 0 0係比上述基板1 0 0 ,耐熱性,耐 蝕性等特性較差者也可以。其理由係在本發明,由於在基 板100側形成被轉印層(薄膜裝置層)140,之後, 將被轉印層(薄膜裝置層)1 4 0轉印在二次轉印體 200 >因此,被要求在二次轉印體200之特性,特別 是耐熱性,係並不依存在形成被轉印層(薄膜裝置層) 140時的溫度條件等。對於一次轉印體180也同樣。 因此,將形成被轉印層1 4 0時之最高溫度作爲T max 時,作爲一次、二次轉印體180、 200之構成材料, 經濟部智慧財產局員工消費合作杜印製 可使用玻璃轉變點T g或軟化點爲T max以下者。例如, 轉印體1 8 0係玻璃變點T g或軟化點較理想爲8 0 0 °C 以下,更理想爲5 0 0 °C以下,而最理想爲3 2 0 °C以下 之材料所構成。 又,作爲一次、二次轉印體180、 200之機械性 特性,具有某一程度之剛性(強度)較理想,惟具有可撓 性,彈性者也可以。 作爲此種一次、二次轉印體180、2 0 0之構成材 料,有各種合成樹脂或各種玻璃材料,特別是,各種合成 -35- 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 經濟部智慧財產局員工消費合作社印製 412774 A7 ____B7_ 五、發明說明(33 ) 樹脂或一般之(低融點之)價廉的玻璃材較理想。 作爲合成樹脂,熱可塑性樹脂’熱硬化性樹脂之任何 —種樹脂均可以’例如可使用聚乙稀’聚丁烯’乙烯,丁 烯共聚體,乙烯一醋酸乙烯共聚體EVA等之聚烯烴,環 狀聚烯烴,改性聚烯烴,聚氯化乙烯,聚氯化乙烯撐,聚 苯乙烯,聚醯胺,聚醯亞胺,聚醯胺-醯亞胺,聚碳酸酯 ,聚(4 一甲基戊烯_1),離子鍵聚合物,丙烯酸系樹 脂,聚甲基丙烯酸甲酯,丙烯酸一苯乙烯共聚體(AS樹 脂),丁二烯—苯乙烯共聚體,聚對一酞酸乙二酯( PET),聚對苯二甲酸丁二醇酯(PB.T),聚環己烷 對酞酸酯酸酯(PCT)等之聚酯,聚醚,聚醚酮( PEK),聚醚醚酮(PEEK),聚醚醯亞胺,聚縮醛 (POM),聚苯醚,改性苯醚,聚芳酯,芳香族聚酯( 液晶聚合物),聚四氟乙烯,聚氟化乙烯又,其他氟系樹 脂,苯乙烯系,聚烯烴系,聚氯化乙烯系,聚尿烷系,氟 橡膠系,氯化聚乙烯系等之各種熱可塑性彈性體,環氧樹 脂,酚樹脂,脲醛樹脂,三聚氮胺樹脂,不飽和聚酯,矽 酮樹脂,聚尿烷等,或是以此爲主的共聚體,摻合體,聚 合物-合金等,可使用組合此等中之一種或兩種以上(例 如作爲兩層以上之疊層體)。 作爲玻璃材料,係例如有矽酸玻璃(石英玻璃),矽 酸鹼玻璃,鹼石灰玻璃,鉛(鹼)玻璃,鋇玻璃,硼矽酸 玻璃等。此^中,矽酸玻璃以外者,係與矽酸玻璃相比較融 點較低,又,成形,加工也較容易,而且價廉而較理想。 J· I I------- ·裳 ill — —.訂1·------—^、 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用t S國家標準(CNS)A4規格(2]0 X 297公蜚) -36- 經濟部智慧財產局員工消費合作社印製 A7 _B7___‘ 五、發明說明(34 ) 作爲二次轉印體2 0 0使用以合成樹脂所構成者時 可享受一體地成形大型二次轉印體2 0 0,同時,具有彎 曲面或凹凸者等之複雜形狀也可容易地製造。又*材料費 用,製造費用也低廉的各種優點。因此,合成樹脂之使用 係在製造大型又價廉的裝置(例如,液晶顯示裝置)上較 有利。 又,二次轉印體2 0 0係例如液晶格,爲構成其本體 獨立之裝置者,或例如濾色器,電極層,介質層,絕緣層 ,半導體元件,構成裝置之一部分者也可以。 又,一次、二次轉印體180、 200係金屬,陶瓷 ,石材,木材紙等物質也可以,或是構成某一物品之任意 面上(時鐘之鐘面上,空調機之表面上,印刷基板上等, 或牆壁,柱,天花板,窗玻璃等構造物之表面上也可以。 (追加製程2 ) 以下,如第3 4圖所示,加熱第2分離層的熱熔融性 黏接層1 6 0,施以熱熔融。結果,由於熱熔融性黏接層 1 6 0之黏接力會減弱,因此,可介經薄膜裝置層1 40 脫離一次轉印體1 8 0。又,除去附著於一次轉印體 1 8 0。又|除去附著一次轉印體1 8 0的熱熔融性黏接 劑,即可重複再利用該一次轉印體1 8 0。 作爲第2分離層1 6 0使用上述之水溶性黏接劑時,至 少將包含第^2分離層1 6 0之領域與水接觸即可以,較理 想爲浸在純水。作爲第2分離層1 6 0使用上述之有機溶 INI!lillllllrr i — — — — — —— ^ «111 — — — — — ^ ^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) -37- 經濟部智慧財產局員工消費合作社印製 412774 A7 ___B7__ 五、發明說明(35 ) 劑熱熔融性黏接劑時,至少將包含第2分離層1 6 0之領 域與有機溶劑即可以。作爲第2分離層1 6 0使用介經上 述之加熱或紫外線照射呈剝離作用的黏接劑時,至少將包 含第2分離層1 6 0,經由其他層施以加熱或紫外線照射 即可以。又,作爲第2分離層與第1分離層120同樣地 使用磨耗層時。藉由光照射在第2分離層1 6 0產生剝離 現象。此時|介經植入離子效果來促進其剝離》 (追加製程3 ) 最後,除去附著於薄膜裝置層1 4 0之表面的第2分 離層1 6 0,如第3 5圖所示|可得到轉印在二次轉印體 2 0 0之薄膜裝置層1 4 0。在此,對於該二次轉印體 2 0 0之薄膜裝置層1 4 0的疊層關係,係與如第2圖所 示對於起初之基板1 0 0之薄膜裝置層1 4 0的疊層關係 成爲相同。 經由如上之各製程,結束被轉印層(薄膜裝置層) 1 4 0於二次轉印體2 0 0之轉印。之後,也可實行鄰接 於被轉印層(薄膜裝置層)140的Si〇2膜之除去,或 對於被轉印層1 4 0上之配線等之導電層或形成所期望之 保護膜等。 在第2實施形態中,並不是直接地剝離被剝離物之被 轉印層(薄膜裝置層)14 0本體,由於在第1分離層 1 2 0及第^分離層1 6 0被分離而轉印至二次轉印體 2 0 0。因此,不管被分離物(被轉印層1 40)之特性 J· I U --------- I--------「訂--;-------\ (請先M讀背面之注意事項再填寫本I) 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公釐) -38- 經濟部智慧財產局員工消費合作社印製 412774 A7 _B7__ 五、發明說明(36 ) 、條件等,可容易且確實地,而且均勻地轉印,也不會有 隨伴分離操作對於被分離物(被轉印層1 4 0 )之損傷, 可維持被轉印層1 4 0之高可靠性》 (第3實施形態) 使用在上述第1、第2實施形態所說明之技術時*例 如第1 9 ( a )圖所示,成爲可將使用薄膜裝置所構成的 微電腦形成在所期望之基板上。 在第1 9 ( a )圖中,在塑膠等所構成之可撓基板上 '18 2上,搭載有使用薄膜裝置來構成電路的CPU 3〇〇 ’RAM 320,輸入輸出電路360,以及用 以供應此等電路之電源電壓的具備非晶質矽之PIN接合 的太陽電池3 4 0。 由於第1 9 ( a )圖之微電腦係形成可撓基板上,因 此|具有如第19 (b)圖所示地對彎曲較強,又,因輕 量,因此對掉落也較強之特徵。 (第4實施形態) 在本實施形態中,說明使用上述薄膜裝置之轉印技術 ,如第2 0圖及第2 1圖所示地製作使用主動矩陣基板的 主動矩陣型液晶顯示裝置時的製法之例子。 (液晶顯示^裝置之構成) 如第2 0圖所示,主動矩陣型液晶顯示裝置,係具備 T-----------* 裝--------.訂i,------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇χ297公爱〉 -39- 經濟部智慧財產局員工消費合作社印製 412774 A7 ___B7_____ 五、發明說明(37 ) :後視光等之照射光源400,偏光板420,主動矩陣 基板440,液晶460,對向基板480 ’及偏光板 5〇〇° 又,在本發明之主動矩陣基板4 4 0與對向基板 4 8 0使用如塑膠薄膜之可撓基板時,代替照明光源 4 0 0而構成作爲採用反射板之反射型液晶面板時,可實 現具可撓性耐衝擊且輕量的主動矩陣型液晶面板。又,以 金屬形成像素電極時,則不需要反射板及偏光板4 2 0。 在本實施形態所使用之主動矩陣基板4 4 0,係在像 素部4 4 2配置TFT,又,爲一搭載驅動電躋(掃描線 驅動器及資料線驅動器)444的驅動內設型主動矩陣基 板。 該主動矩陣型液晶顯示裝置之要部的剖面圖表示於第 2 1圖,又,液晶顯示裝置之要部的電路構成表示於第 2 2圖。 如第2 2圖所示’像素部4 4 2係包含閘極被連接於 閘極線G 1,源極,汲極之一方於連接於資料線d 1,而 源極,汲極之另一方被連接於液晶4 6 0的丁 FT (Ml )*及液晶4 6 0。 又,驅動器部4 4 4係包含介經與像素部之τ F T ( Ml )相同處理所形成的TFT (M2)所構成^ 如第2 1圖之左側所不,像素部4 4 2之TFT ( Μ 1 ),係^包含源極,汲極層li〇〇a,i1(;)〇b, 及通道1 1 0 0 e,及閘極絕緣膜1 2·0 〇 a ,及間極電 本紙張尺度適用中國國家標準(CNS)A4規格(2】〇χ 297公釐) -40- (請先閱讀背面之注意事項再填寫本頁) 裝.! —1!-訂.ΙΊΙ!! - # * . 經濟部智慧財產局員工消费合作社印製 412774 A7 __B7___ 五、發明說明(38 ) 極3000a,及絕緣膜1 500,及源極,汲極電極 1400a,1400b 所構成》 又,參照記號1 7 0 0係表示像素電極,而參照記號 1 7 0 2係表示像素電極1 7 0 0將電壓施加於液晶 4 6 0的領域(對於液晶之電壓施加領域)。圖中,配向 膜係被省略。像素電極1 700係介經I TO (光透射型 液晶面板之情形)或鋁等金屬(反射型液晶面板之情形) 所構成。又,在第2 1圖中,在對於液晶之電壓施加領域 1702,像素電極1700下的襯底絕緣膜(中間層) 1 0 0 0係完全被除去,惟並不被限定於此者,因襯底絕 緣膜(中間層)1 0 0 0較薄,而若不會成爲對於液晶之 電壓施加的妨礙時,則留下也可以。 . 又,如第2 1圖之右側所示,構成驅動器部4 4 4之 TFT (M2),係包含源極,汲極層1 100c, 1100d,及通道1100f ,及閘極絕緣膜1200 b,及閘極電極1 300b,及絕緣膜1 500,及源極 ,源極電極1400c,1400d所構成》 又,在第2 1圖,參照號碼4 8 0係例如爲對向基板 (例如,鹼玻璃基板,參照號碼4 8 2係共通電極。又, 參照號碼1000係S i〇2膜,參照號碼1600係層間 絕緣膜(例如S i ◦ 2膜)I而參照號碼1 8 0 0係黏接層 。又,參照號碼1 9 0 0係例如爲鹼玻璃基板所構成的基 板(轉印體Ο 。 tNnlllIllllf — ---— — — — — » (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) -41 - 經濟部智慧財產局員工消费合作社印製 A7 __B7___ 五、發明說明(39 ) (液晶顯示裝置之製法) 以下,參照第2 3圖至第2 7圖說明第2 1圖的液晶 顯示裝置之製法。 首先,經由與第8圖同樣之製法,將如第2 3圖之 TFT (Ml,M2)形成在高可靠性且透射雷射光的基 板(例如」石英基板)3 000上,構成保護膜1600 。又,在第2 3圖中,參照號碼3 1 00係剝離促進用離 子所注入的分離層(雷射吸收層)。又,在第2 3圖中, TFT(M1,M2)係均爲 η 型MOSFET。但是, 並不被限定於此者,作爲Ρ型MOSFET,或CMOS 構造也可以。 之後,如第2 4圖所示,選擇性地蝕刻保護膜 1 6 0 0及襯底絕緣膜1 0 0 0,並選擇性地形成開口部 4000,4200。此等之兩個開口部係使用共通之蝕 刻製程同時地形成。又,在第2 4圖中,在開口部 4200,完全地除去襯底絕緣膜(中間層)1000, 惟並不被限定於此者,若襯底絕緣膜(中間層)1000 較薄而不會妨礙對於液晶之電壓施加時,則留下也可以。 之後,如第2 5圖所示,形成I TO膜或鋁等金靥所 構成的像素電極1 7 0 0。使用I TO膜時則成爲透射型 液晶面板,而使用鋁等金屬時則成爲反射型液晶面板。 然後,如第2 6圖所示,從基板3 0 0 0之背面照射 激方雷射光^也利用依剝離促進用離子之作用而在分離層 120產生剝離現象。之後,剝離基板3000。此時,
請 先 閱 讀 背 面 之 注 意 事 項 !裝 頁I ^ I I 訂 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -42- 經濟部智慧財產局員工消費合作社印製 412774 A7 __B7 _I_ 五、發明說明(4〇 ) 由於在剝離時並不需要多少力量,故,在TF T等不會產 生機械性損傷。 之後,除去分離層(雷射吸收層)3 100,由此, 完成如第2 7圖所示的主動矩陣基板4 4 0。像素電極 1 700之底面(參照號碼1 7 0 2之領域)係露出,形 成與液晶可電氣式地連接。之後,在主動矩陣基板4 4 0 之絕緣膜(S i 〇2等之中間層)1 0 0 0之表面及像素電 極1702表面形成配向膜並施以配向處理。在第27圖 ,配向膜膜係省略。 之後,又在其表面形成有與像素電極1 7 0 9相對向 之共通電極,以封閉材封閉其表面經配向處理之對向基板 480與第21圖之主動矩陣基板440,在兩基板之間 封入液晶,完成如第2 1圖所示的液晶顯示裝置。 (第5實施形態) 在第2 8圖表示本發明之第5實施形態。 在本實施形態中,實行複數次上述之薄膜裝置的轉印 方法,在此轉印對象之基板較大的基板(轉印層)上轉印 包含薄膜裝置之複數圖案,最後形成大規模之主動矩陣基 板。 亦即,在大基板7 0 0 0上實行複數次轉印,俾形成 像素部7 1 0 0 a至7 1 0 0 p。如在第2 8圖之上側以 一點鏈線所-圍繞所示,在像素部,形成有TFT或配線。 在第2 8圖中,參照號碼7 2 0 1係掃描線,參照號碼 本紙張尺度適用中國舀家標準(CNS)A4規格(210 X 297公釐〉 (請先閱讀背面之注意事項再填寫本頁) * 裝-----!1.訂·1;--11111 -43- 經濟部智慧財產局員工消費合作社印製 412774 A? __B7_ 五、發明說明(41 ) 7 2 0 0係信號線,參照號碼7 2 2 0係閘極電極,參照 號碼7 2 3 0係像素電極· 介經重複地使用高可靠性之基板,或使用複數之第1 k板實行複數次薄膜圖案之轉印,可製作搭載高可靠性之 薄膜裝置的大規模之主動矩陣基板。 (第6實施形態) 將本發明之第6實施形態表示於第2 9圖。 本實施形態之特徵,係實行複數次上述之薄膜裝置的 轉印方法,在此轉印對象之基板較大的基板上,轉印包含 設計規則(亦即圖案設計上之設計規則)不同之薄膜裝置 (亦即,最小線寬不同之薄膜裝置)的複數圖案。 在第2 9圖中,在驅動器搭載的主動矩陣基板,將比 傺素部(7 1 00 a至7 1 00 p )更微細之製法所製作 的驅動器電路(8000至8031),藉由複數次轉印 製作於基板6000之周圍。 構成驅動器電路之移線器|係在低電壓下施以邏輯電 平之動作,因此,耐壓比像素T F T低而較佳,故可高積 體化成爲比像素T F T更微細的T F T。 依照本實施形態,可將設計規則位準不同(亦即製法 不同)之複數電路實現在一基板上。又,介經控制移錄器 抽樣資料信號的抽樣手段(第2 2圖之薄膜電晶體M2 ) ,係與像素F T同樣地需要高耐壓,因此,以與像素 T F Τ相同處理/相同設計規則所形成也可以。 J.------—--- Γ I --- II I I I 1 I I I I I V <請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -44- A7 413774 B7_ 五、發明說明(42 ) (實施例) 以下,說明本發明之具體性實施例。 (實施例1 ) 準備縱50mmx橫5〇mmx厚度1·lmm的石 英基板(軟化點:1630 °C,畸變點:1070°C,激 元雷射之透射係數:大約10 0%),作爲分離層(雷射 光吸收層)將非晶質矽(a _S i )膜介經低壓CVD法 (S i 2H6氣體,4 2 5 °C)形成於該石英基板之單面。 分離層之膜厚係100nm» 之後,作爲中間層將S i 〇2膜介經ECR-CVD法 (SiH4 + 〇2氣體,100°C)形成在分離層上。中間 層之膜厚係2 0 0 nm。 然後,作爲被轉印層將膜厚5 0 nm之非晶質矽膜介 經低壓CVD法(S i2H6氣體,425 °C)形成在中間 層上,而在該非晶質矽膜照射雷射光(波長3 0 8 nm) ,經結晶化,作爲聚矽膜,然後,對於該聚矽膜,施以所 定之圖案化,形成成爲薄膜電晶體之源極,汲極,通道的 領域。之後,介經TEOS — CVD法(S iH4 + 〇2氣 體)形成1 200 nm之閘極絕緣膜S i 02之後,在閘極 絕緣膜上形成閘極電極(在聚矽疊層形成有MO等高融點 金屬之構造,以閘極電極作爲光罩,並藉由離子植入, 自動對準地形成源極,汲極領域,並形成薄膜電晶體與此 <請先閱讀背面之注意事項再填寫本頁) •裝------I-訂--Ί I I----,^ 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國因家標準(CNS)A4規格(210 X 297公釐) -45- 412774 A7 _____B7______ 五、發明說明(43 ) <請先閱讀背面之注意事項再填寫本頁) 同時地,將氫離子植入在分離層。之後,視需要,形成有 連接於源極,汲極領域之電極及配線*連接於閘極電極之 配線。在此等電極及配線使用A1 ,惟並不被限定於此者 °又,介經後續製程之雷射照射有A 1之熔融之虞時|則 使用比A 1較高融點之金臑(介經後續製程之雷射照射不 會熔融者)也可以。 然後,在上述薄膜電晶體上,塗布紫外線硬化型黏接 劑(膜厚:100"m),又,作爲轉印體將縱200 mmx橫300mmx厚度1.1mm之大型的透明玻璃 基板(鹼玻璃,軟化點:7 4 0 °C,畸變點:5 1 1 t ) 接合於該塗膜之後,從玻璃基板側照射紫外線來硬化黏接 劑,並黏接固定此等。 經濟部智慧財產局員工消費合作社印製 之後,將Xe — Cl激元雷射(波長:308nm) 從石英基板側照射,實施表示於第3 1圖以後之射束掃描 1而在分離層產生剝離(層內剝離及界面剝離)。照射之 Xe—C1激元雷射之能量密度係250mJ/cm2,而 照射時間係2 0 nsec »又,激元雷射之照射係有聚點射束 照射與線射來照射,聚點射束照射時,則聚點射束照射在 所定之單位領域(例如8mmx 8mm),一面射束掃描 一面照射,使各次之照射領域不會重複該聚點射束照射( 不會在前後左右重疊)。又,線射束照射時,則在所定之 單位領域〔例如 378111111X0,lm 或 378nimx 0 . 3 m (-此等係可得到能量之9 0 %以上之領域)〕’ 一面射束掃描一面照射,使各次之照射領域不會重複相同 -46- 本紙張尺度適用+國國家標準(CNS)A4規格(210 X 297公釐) 4 如 74 Λ7 B7 五、發明說明(44 ) 領域。 然後’在分離層剝離石英基板與玻璃基板(轉印體) ,並將形成在石英基板上之薄膜電晶體及中間層轉印在玻 璃基板側。 之後,介經蝕刻或洗淨或此等之組合除去附著於玻璃 基板側之中間層表面的分離層。又,對於石英基板也實行 同樣之處理,俾供於再使用。 又,成爲轉印體之玻基板比石英基板大的基板,則從 如本實施例之石英基板轉印至玻璃基板,係重複地實施在 平面上不同之領域,而在玻璃基板上可形成比可形成於石 英基板之薄膜電晶體之數較多的薄膜電晶體。又,重複地 疊層在玻璃基板上,同樣地可形成更多之薄膜電晶體。 (實施例2 ) 除了將分離層在分離層形成處理作爲含有2 0 a t % 氫氣Η的非晶質矽膜外係與實施例1同樣,實行薄膜電晶 體之轉印。 又,調整非晶質矽膜中之Η量’係介經適當地設定依 低壓C VD法之成膜時的條件來實行。 (實施例3 ) 除了分離層作爲依旋轉塗布以溶膠一凝膠法所形成之 陶瓷薄膜(%組成:PbTi〇3’膜厚:200nm)之外 係與實施例1同樣地’來實行薄膜電晶體之轉印。 本紙張尺度適用尹國國家標準(CNS)A4規格(210 X 297公爱) (請先Μ讀背面之注意事項再填寫本頁) , I I 11 I I I-訂·1!----11.¾ 經濟部智慧財產局員工消費合作社印製 -47- A7 412774 ___B7_;_ 五、發明說明(45 > (實施例4 ) 除了分離層作爲依濺散所形成之陶瓷薄膜(組成: BaTiOa,膜厚:400nm)之外係與實施例1同樣 地,來實行薄膜電晶體之轉印。 (實施例5 ) 除了分離層作爲依雷射磨耗法所形成之陶瓷薄膜(組 成:Pb(Zr,Ti)〇3(PZT),膜厚:500 nm)之外係與實施例1同樣地,來實行薄膜電晶體之轉 印。 (實施例6 ) 除了分離層作爲依旋轉塗布所形成之聚醯胺膜(膜厚 :200nm)之外係與實施例1同樣地,來實行薄膜電 晶體之轉印。 (實施例7 ) 除了分離層作爲依旋轉塗布所形成之聚苯硫化物膜( 膜厚:2 0 0 nm)之外係與實施例1同樣地,來實行薄 膜電晶體之轉印。 (實施例80 除了分離層作爲依濺散所形成之A 1層(膜厚: J.------------ ----------7-------、 <請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -48- A7 412774 B7_ 五、發明說明(46 ) 3 0 0 nm)之外係與實施例1同樣地,來實行薄膜電晶 體之轉印。 (請先閱讀背面之注意事項再填寫本頁) (實施例9 ) 除了作爲照射光使用K r - F激元雷射(波長: 2 4 8 nm)之外係與實施例2同樣地,來實行薄膜電晶 體之轉印。又,照射之能量密度係2 5 OmJ/cm2,照 射時間係2 0 nsec。 (實施例1 0 ) 除了作爲照射光使用N_YA I G雷射(波長: 1 0 6 8 nm)之外係與實施例2同樣地,來實行薄膜電 晶體之轉印。又,照射之能量密度係4 0 0 m J / c m 2, 照射時間2 0 nsec。 (實施例1 1 ) 經濟部智慧財產局員工消費合作社印製 除了作爲被轉印層依高溫處理1 〇 〇 0°C之聚矽膜( 膜厚8 0 nm)之薄膜電晶體之外係與實施例1同樣地, 來實行薄膜電晶體之轉印。 (實施例1 2 ) 除了作爲轉印體使用聚碳酸酯(玻璃轉變點:1 3 0 °c)製之月基板之外係與實施例1同樣地,來實行薄膜 電晶體之轉印。 -49- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 412774
五 '發明說明(47 ) (實施例1 3 ) 4-------— Jlr — l I (請先閱讀背面之注意事項再填寫本頁) 除了作爲轉印體使用AS樹脂(玻璃轉變點:7 0〜 9 〇°C)製之透明基板之外係與實施例2同樣地,來實行 薄膜電晶體之轉印。 (實施例1 4 ) 除了作爲轉印體使用聚甲基丙烯酸甲酯(玻璃轉變點 :7 0〜9 0°C)製之透明基板之外係與實施例3同樣地 ’來實行薄膜電晶體之轉印。
(實施例15) V
I 除了作爲轉印體使用聚對-酞酸乙二酯(玻璃轉變點 j :67 °C)製之透明基板之外係與實施例5同樣地,來實 ί
I 行薄膜電晶體之轉印。 ! *
I (實施例1 6 ) ! t 經濟部智慧財產局員工消費合作社印製 除了作爲轉印體使用高密度聚乙烯(玻璃轉變點: | l· 77〜90 °C)製之透明基板之外係與實施例6同樣地, ί 來實行薄膜電晶體之轉印。 ! |
I
I (實施例1 7 ) ! 除了作^爲轉印體使用聚醯胺(玻璃轉變點:1 4 5 t | )製之透明基板之外係與實施例9同樣地’來實行薄膜電 本紙張尺度適用中國囤家標準(CNS)A4規格(210*297公釐) -50- 412774 B7 五、發明說明(48 ) 晶體之轉印。 (請先閱讀背面之注意事項再填寫本頁) (實施例1 8 ) 除了作爲轉印體使用環氧樹脂(玻璃轉變點:1 2 0 °C)製之透明基板之外係與實施例1 0同樣地,來實行薄 膜電晶體之轉印。 (實施例1 9 ) 除了作爲轉印體使用聚甲基丙烯酸甲酯(玻璃轉變點 :7 0〜9 Ot)製之透明基板之外係與實施例11同樣 地,來實行薄膜電晶體之轉印。 對於實施例1至1 9,分別以肉眼與顯微鏡視觀察被 轉印之薄膜電晶體之狀態時,均無缺陷或不均勻,均勻地 實行轉印。 經濟部智慧財產局員工消費合作社印製 如上所述,使用本發明之轉印技術,成爲可將薄膜裝 置(被轉印層)轉印至各種轉印體,特別是,可將在轉印 所必須之基板的剝離不會過度地實行未作用過度力量。由 此,例如對於無法將薄膜直接形成或不適用於形成之材料 ,或成形容易之材料,價廉之材料所構成者,或對於不容 易移動之物體等,也介經轉印可形成此等。 特別是,轉印體可使用如各種合成樹脂或低融點之玻 璃材之比基板材料在耐熱性、耐蝕性等特性上較劣者。因 此|例如、在透明基板上欲製造形成薄膜電晶體(特別是 聚矽TFT)的液晶顯示裝置時,作爲基板,使用耐熱性 -51 - 本紙張尺莩適用中國國家標準(CNS)A4規格(210 X 297公釐) 412774 a? 、___B7 _ 五、發明說明(49 ) 優異之石英玻璃基板,而作爲轉印體,介經使用各種合成 樹脂或如低融點之低玻璃材之價廉且加工容易的透明基板 ,成爲可容易地製造大型又價廉的液晶顯示裝置。這種優 點並不被限定於液晶顯示裝置,而對於其他裝置也同樣β 又,享受如上之優點之狀態下,由於對於高可靠性之 基板,特別是對於如石英玻璃基板之高耐熱性之基板形成 如功能性薄膜之被轉印層,又可施以圖案化,因此,不管 轉印體之材料特性,在轉印體上可形成高可靠性的功能性 〇 又,此種高可靠性之基板係價格昂貴,惟也可將此再 利用,故也可減低製造成本。 (產業上之利用可能性) 本發明的薄膜裝置之剝離方法及薄膜裝置之轉印方法 ,係如上述地可適用於薄膜裝置,主動矩陣基板及液晶顯 示裝置等者》作爲薄膜裝置係除了 T F Τ之外,例如有薄 膜二極體,或矽之Ρ I Ν接合所構成光電變換元件(光察 覺器,太陽電池)或矽電阻元件,其中之薄膜半導體裝置 ,電極(例如:ΙΤΟ,如突面型膜之透明電極),交換 元件,記憶體,壓電元件等之主動器,微型鏡(壓電薄膜 陶瓷),磁性記錄薄膜磁頭,線圈,感應器,薄膜高導磁 材料及組合此等的微磁性裝置1濾波器|反射膜,分色鏡 等。又,關^於液晶顯示裝置,不管反射型透射型,顯示之 模態也可適用。又,不但可適用顯示文字或畫像的液晶顯 <請先閱讀背面之注意事項再填寫本頁) ^^ ·!1-訂•111 — — — ··.# 緩濟邹智憨財產局員X消費合作社印製 本纸張尺度適用中圉國家標準(CNS)A4規格(210x 297公釐) -52- 經濟部智慧財產局員工消費合作社印製 A7 ___B7 五、發明說明(5G ) 示裝置,也可適用液晶面板具有作爲光閥之功能的液晶裝 置。 (圖式之簡單說明) 第1圖係表示本發明的薄膜裝置之轉印方法的第1實 施形態之第1製程的剖面圖。 第2圖係表示本發明的薄膜裝置之轉印方法的第1實 施形態之第2製程的剖面圖。 第3圖係表示本發明的薄膜裝置之轉印方法的第1實 施形態之第3製程的剖面圖。 第4圖係表示本發明的薄膜裝置之轉印方法的第1實 施形態之第4製程的剖面圖。 第5圖係表示本發明的薄膜裝置之轉印方法的第1實 施形態之第5製程的剖面圖^ 第6圖係表示本發明的薄膜裝置之轉印方法的第1實 施形態之第6製程的剖面圖。 第7圖係表示第1基板(第1圖之基板1 0 0 )對於 雷射光之波長與透射係數之變化的圖式。 第8圖係表示用以形成第2圖的薄膜裝置之第1製程 的剖面圖。 第9圖係表示用以形成第2圖的薄膜裝置之第2製程 的剖面圖。 第11圖係表示用以形成第2圖的薄膜裝置之第3製 程的剖面圖。 J-----------訂—--------故 <請先閱讀背面之注f項再填寫本頁) 本紙張尺度適用中S國家標準(CNS)A4規格(210 X 297公釐) -53- 經濟部智慧財產局員工消費合作社印製 412774 A7 —---- -B7__ 五、發明說明(51 ) 胃11圖係表示用以形成第2圖的薄膜裝置之第4製 程的剖面圖。 第12圖係表示用以形成第2圖的薄膜裝置之第5製 程的剖面圖。 第1 3圖係表示用以形成第2圖的薄膜裝置之第6製 程的剖面-。 第14圖係表示用以形成第2圖的薄膜裝置之第7製 程的剖面圖。 第1 5圖係表示用以詳細圖示於第3圖之製程的剖面 圖。 第1 6圖係表示用以詳細圖示於第4圖之製程的剖面 圖。 第17圖係表示用以詳細圖示於第5圖之製程的剖面 圖。 第18圖係表示用以詳細圖示於第6圖之製程的剖面 圖。 第19 (a) ’ (b)圖係均表示使用本發明所製造 之微電腦的斜視圖。 第2 0圖係表示用以說明液晶顯示裝置之構成的圖式 第2 1圖係表示液晶顯示裝置之要部之剖面構造的圖 式。 第2 係表示用以說明液晶顯示裝置之要部之構成 的圖式。 -------— — — — — — — --- — 111訂· 1·!---— -線 \ ί請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公爱) -54- A7 B7 五、發明說明(52 ) 第2 3圖係表示使用本發明的主動矩陣基板之製法的 第1製程之裝置的剖面圖。 第2 4圖係表示使用本發明的主動矩陣基板之製法的 第2製程之裝置的剖面圖。 第2 5圖係_示使用本發明的主動矩陣基板之製法的 第3製程之裝置的剖面圖。 第2 6圖係表示使用本發明的主動矩陣基板之製法的 第4製程之裝置的剖面圖。 第2 7圖係表示使用本發明的主動矩陣基板之製法的 第5製程之裝置的剖面圖。 第2 8圖係表示用說明本發明的薄膜裝置之轉印方法 之其他例子的圖式。 第2 9圖係表示用說明本發明的薄膜裝置之轉印方法 之又一其他例子的圖式。 第3 0圖係表示用說明本發明的薄膜裝置之轉印方法 之變形例子的圖式。 第31圖係表示在第9圖之製程後實施的剝離促進用 離子植入製程的剖面圖。 第3 2圖係表示在第1 0圖之製程後實施的剝離促進 用離子植入製程的剖面圖。 第3 3圖係表示連續於第6圖之製程所實行的二次轉 印時之追加製程1的槪略剖面圖》 第3 k圖係表示連續於第3 3圖之製程所實行的二次 轉印時之追加製程2的槪略剖面圖。 本紙張尺度適用中固國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁> --裝--------訂----------_ 經濟部智慧財產局員工消費合作社印製 -55- A7 B7 五、發明說明(53 ) 第3 5圖係表示連續於第3 4圖之製程所實行的二次 轉印時之追加製程3的槪略剖面圖。 (記號之說明) 10 0 基板 120 分離層 140 薄膜裝置層 160 黏接層 180 轉印體 -------------裝--------.訂----------螃. (請先閱讀背面之;tt事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中舀國家標準(CNS)A4規格(210 X 297公釐) -56-

Claims (1)

  1. 412774 A8 B8 C8 D8 六、申請專利範圍 1 .一種薄膜裝置之剝離方法,具有: 在基板上形成分離層的第1製程,及 (請先閲讀背面之注意事項再填寫本頁) 在上述分離層上形成薄膜裝置的第2製程,及 在上述分離層之層內及/或介面產生剝離現象,從上 述分離層剝離上述基板的第3製程的薄膜裝置之剝離方法 ,其特徵爲: 設置在上述第3製程之前,將離子植入在上述分離層 的離子植入製程者。 2 .如申請專利範圍第1項所述的薄膜裝置之剝離方 法,其中,在上述第3製程係包括將植入於上述分離層的 上述離子予以氣化的製程者》 3 .如申請專利範圍第2項所述的薄膜裝置之剝離方 法,其中 > 上述第3製程係包括光照射於上述分離層之製 程者。 經濟部智慧財產局員工消費合作社印製 4 .如申請專利範圍第1項所述的薄膜裝置之剝離方 法,其中,在上述離子植入製程係介經上述分離層來切斷 構成上述分離層之原子或分子之結合,並在上述分離層事 先給與損傷者。 5 .如申請專利範圍第1項所述的薄膜裝置之剝離方 法,其中,在上述離子植入製程係介經上述離子來變化上 述分離層之特性,並將上述分離層與上述基板之密接性事 先減弱者。 6 .如电_請專利範圍第1項所述的薄膜裝置的剝解方 法,其中 本紙張尺度逍用中國國家標準(CNS ) A4規格(210X297公釐)_ 57 - 412774 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六 、申請專利範圍 1 I 上 述 第 2 製 程係具有 用 以形成薄 膜 電 晶 體 的 薄 膜 電晶 1 1 I 體形成 製 程 » 1 .j 上 述 薄 膜 電 晶 體 形成 製 程係包括 通 道 層 形 成 製 程 1 1 \ 請 -1 1 上 述 離 子 植 入 製 程係 實 施在上述 通 道 層 形成 製 程 之後 閲 1 1 讀 1 者 a 背 1 1 7 如 請 專 利 範圍 第 6項所述 的 薄 膜 裝 置 之 剝 離方 注 意 1 I 法 ,其 中 事 項 再 1 1 上 述 薄 膜 電 晶 體 形成 製 程係在上 述 通 道 層 形 成 製 程後 填 寫 本 裝 包括通 道 圖 案 形 成 製 程: 頁 1 ! 上 述 離 子 植 入 製 程係 實 施在上述 通 道 圖 案 形成 製 程之 1 1 後者。 1 I 8 如 申 請 專 利 範圍 第 6項或第 7 項所述的 薄 膜 裝置 訂 I 之剝離 方 法 其 中 丨 上 述 離 子 植 入 製 程, 係 在上述通 道 層 中 成 爲 通 道 領域 1 1 之領域 上 形 成 光 罩 所 實施 者 〇 1 I 9 - 如 串 請 專 利 範圍 第 7項所述 的 薄 膜 裝 置 之剝 離方 I 法 其 中 1 1 上 述 薄 膜 電 晶 體 形成 製 程係包括 : 在上 述 通 道 JSF 圖 案形 1 1 成製程後 J 將 閘 極 絕 緣膜 形成在該通 道 圖 案 上 的 製 程 ,及 1 在該閘 極 絕 緣 膜 上 而將閘 極 電極形成在與 上 述 通 道 領 域相 1 I 對向之 領 域 的 製 程 » 1 I W 上 述 閘 極 電 極 作爲 光 罩,俾實 施 上 述 離 子 植 入 製程 1 者 1 1 1 0 * 如 中 專 利範 圍 第8項所 述 的 薄 膜 裝 置 之剝離 1- 1 1 本紙張尺度適用中國囷家揉率(CNS ) A4規格(210X297公釐)_ 58 _ 412774 A8 B8 C8 _____D8 六、申請專利範圍 (請先W讀背面之注意事項再填窝本頁) 方法’其中,上述離子植入製程係同時地植入被打入在上 述通道圖案內之源極領域及汲極領域之至少一方的雜質離 子’及質量比該雜質離子輕且被打入在上述分離層的上述 離子者。 11·如申請專利範圍第6項所述的薄膜裝置之剝離 方法’其中」上述薄膜電晶體形成製程係包括:作爲上述 通道層形成非晶質矽層的製程,及之後將上述非晶質矽層 予以雷射退火使之結晶化的結晶化製程; 上述離子植入製程係實施在上述結晶化製程之前者。 12.如申請專利範圍第1項所述的薄膜裝置之剝離 方法,其中,上述離子係氫離子者。 1 3 .如申請專利範圍第1 2項所述的薄膜裝置之剝 離方法’其中,實施在上述離子植入製程後之製程的處理 溫度,係不足3 5 0 °C者。 1 4 . 一種薄膜裝置,其特徵爲:使用申請專利範圍 第1項所述之剝離方法而由上述基板被剝離所形成者。 經濟部智慧財產局員工消費合作社印製 1 5 . —種主動矩陣基板,屬於包含矩陣狀地配置之 薄膜電晶體,及連接於該薄膜電晶體之一端之像素電極構 成像素部的主動矩陣基板,其特徵爲: 使用申請專利範圍第6項至第13項中任何一項所述之 方法來轉印上述像素部之薄膜電晶體所製造者。 1 6 .—種液晶顯示裝置,其特徵爲:使用申請專利 範圍第1 5埂所述之主動矩陣基扳所製造者。 、 1 7 . —種薄膜裝置之轉印方法,其特徵爲:具有 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-59 - 412774 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 在基板上形成第1分離層的第1製程,及 在上述第1分離層上形成包含薄膜裝置之被轉印層的 第2製程,及 在上述被轉印層上形成由水溶性或有機溶劑熔融性黏 接劑所形成之第2分離層的第3製程,及 在上述第2分離層上接合一次轉印體的第4製程,及 以上述第1分離層作爲境界,由上述被轉印層去除上 述基板的第5製程,及 在上述被轉印層之下面接合二次轉印體的第6製程, 及 將上述第2分離層與水或有機溶劑接觸,以上述第2 分離層作爲境界,由上述被轉印層去除上述一次轉印體的 第7製程; 將包含上述薄膜裝置之上述被轉印層轉印至二次轉印 體者。 經濟部智慧財產局員工消費合作社印製 1 8 . —種薄膜裝置之轉印方法,其特徵爲:具有 在基板上形成第1分離層的第1製程,及 在上述第1分離層上形成包含薄膜裝置之被轉印層的 第2製程,及 在上述被轉印層上形成介經加熱或紫外線照射由具有 剝離作用之黏接劑所形成之第2分離層的第3製程,及 在上述第2分離層上接合一次轉印體的第4製程,及 以上述第1分離層作爲境界j由上述被轉印層去、除上 述基板的第5製程,及 本紙珉尺度適用中國國家標準(CNS ) A4規格(210X29?公釐)~~- 60 - 412774 A8 Β8 CS D8 六、申請專利範圍 在上述被轉印層之下面接合二次轉印體的第6製程, 及 加熱或紫外線照射上述第2分離層,以上述第2分離 層作爲境界,由上述被轉印層去除上述一次轉印體的第7 製程; 將包含上述薄膜裝置之上述被轉印層轉印至二次轉印 雌 體者1^ ^^1 ^^^1 ^^^1 ^^^1 ^^^1 I 4^^^^1 ^^^1 ^^^1 ^^^1 (^11 V J U3 Js (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 61 -
TW088102793A 1998-02-25 1999-02-24 The stripping and reprinting methods of the thin film device TW412774B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6059498 1998-02-25
JP29621698A JP3809733B2 (ja) 1998-02-25 1998-10-02 薄膜トランジスタの剥離方法

Publications (1)

Publication Number Publication Date
TW412774B true TW412774B (en) 2000-11-21

Family

ID=26401671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088102793A TW412774B (en) 1998-02-25 1999-02-24 The stripping and reprinting methods of the thin film device

Country Status (8)

Country Link
US (2) US6700631B1 (zh)
EP (2) EP1686626A3 (zh)
JP (1) JP3809733B2 (zh)
KR (1) KR100499998B1 (zh)
CN (1) CN1160800C (zh)
DE (1) DE69931130T2 (zh)
TW (1) TW412774B (zh)
WO (1) WO1999044242A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8052824B2 (en) 2005-11-04 2011-11-08 Tokyo Seimitsu Co., Ltd. Film peeling method and film peeling device
US8212364B2 (en) 2002-12-18 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US10038012B2 (en) 2002-12-27 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6771895B2 (en) * 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
KR100690001B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
AU2001254866A1 (en) * 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
GB0029312D0 (en) 2000-12-01 2001-01-17 Philips Corp Intellectual Pty Flexible electronic device
JP3941401B2 (ja) * 2001-01-15 2007-07-04 セイコーエプソン株式会社 液晶装置の製造方法
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
TW574753B (en) 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP4567941B2 (ja) * 2001-12-28 2010-10-27 株式会社半導体エネルギー研究所 半導体装置の作製方法及び表示装置の作製方法
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP3858728B2 (ja) 2002-03-04 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP4410456B2 (ja) * 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
EP1369933A3 (en) * 2002-06-07 2008-05-28 FUJIFILM Corporation Film forming method
JP3838637B2 (ja) * 2002-06-10 2006-10-25 日東電工株式会社 ガラス基板ダイシング用粘着シートおよびガラス基板ダイシング方法
JP4366921B2 (ja) 2002-07-12 2009-11-18 セイコーエプソン株式会社 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
WO2004040648A1 (ja) 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
JP2004173841A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP4283656B2 (ja) * 2002-12-18 2009-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法、半導体装置及び電子機器
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
KR101026644B1 (ko) 2003-01-08 2011-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101033797B1 (ko) 2003-01-15 2011-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 그 박리 방법을 사용한 표시 장치의 제작 방법
FR2850390B1 (fr) * 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
JP4389447B2 (ja) * 2003-01-28 2009-12-24 セイコーエプソン株式会社 電気光学装置の製造方法
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP3775601B2 (ja) 2003-04-17 2006-05-17 セイコーエプソン株式会社 静電容量検出装置及びその駆動方法、指紋センサ並びにバイオメトリクス認証装置
US7364978B2 (en) * 2003-04-25 2008-04-29 Sumitomo Electric Industries, Ltd. Method of fabricating semiconductor device
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US20050001201A1 (en) * 2003-07-03 2005-01-06 Bocko Peter L. Glass product for use in ultra-thin glass display applications
US20060207967A1 (en) * 2003-07-03 2006-09-21 Bocko Peter L Porous processing carrier for flexible substrates
FR2857502B1 (fr) * 2003-07-10 2006-02-24 Soitec Silicon On Insulator Substrats pour systemes contraints
JP3858865B2 (ja) 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP3858864B2 (ja) 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP4396814B2 (ja) 2003-09-01 2010-01-13 セイコーエプソン株式会社 静電容量検出装置及び電子機器
US20050048736A1 (en) * 2003-09-02 2005-03-03 Sebastien Kerdiles Methods for adhesive transfer of a layer
JP4432625B2 (ja) 2003-09-05 2010-03-17 セイコーエプソン株式会社 静電容量検出装置
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US20070032040A1 (en) * 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP3909712B2 (ja) 2003-10-10 2007-04-25 セイコーエプソン株式会社 静電容量検出装置
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4507560B2 (ja) * 2003-10-30 2010-07-21 日本電気株式会社 薄膜デバイス基板の製造方法
JP2005136214A (ja) 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
JP5110766B2 (ja) * 2003-12-15 2012-12-26 株式会社半導体エネルギー研究所 薄膜集積回路装置の作製方法及び非接触型薄膜集積回路装置の作製方法
KR101137797B1 (ko) 2003-12-15 2012-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로장치의 제조방법, 비접촉형 박막집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로장치를 가지는 아이디 태그 및 동전
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7566010B2 (en) * 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
CN1910600B (zh) * 2004-01-23 2011-12-14 株式会社半导体能源研究所 Id标记、id卡和id标签
CN100502018C (zh) * 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
GB2419216A (en) * 2004-10-18 2006-04-19 Hewlett Packard Development Co Display device with greyscale capability
KR101219748B1 (ko) * 2004-03-22 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로 제작방법
KR100615235B1 (ko) 2004-08-05 2006-08-25 삼성에스디아이 주식회사 유기 박막 트랜지스터군들 및 이를 구비한 평판 디스플레이 장치
JP4748351B2 (ja) * 2005-04-20 2011-08-17 セイコーエプソン株式会社 薄膜素子の製造方法
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US8030132B2 (en) 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4916680B2 (ja) 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
FR2895562B1 (fr) 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
JP5276792B2 (ja) * 2006-03-03 2013-08-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5211294B2 (ja) * 2006-03-20 2013-06-12 国立大学法人 奈良先端科学技術大学院大学 半導体素子,薄膜トランジスタ,レーザーアニール装置,並びに半導体素子の製造方法
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
JP5227536B2 (ja) * 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
FR2902926B1 (fr) 2006-06-22 2008-10-24 Commissariat Energie Atomique Procede et dispositif de suivi d'un traitement thermique d'un substrat microtechnologique.
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
KR101318242B1 (ko) * 2007-01-26 2013-10-16 엘지디스플레이 주식회사 플렉서블 표시소자의 제조 방법
CN100466167C (zh) * 2007-02-05 2009-03-04 友达光电股份有限公司 可挠性主动元件阵列基板的制造方法
EP1972375A1 (en) * 2007-03-23 2008-09-24 Koninklijke Philips Electronics N.V. A micro-fluidic device based upon active matrix principles
KR101447048B1 (ko) 2007-04-20 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판 및 반도체장치의 제조방법
TWI412125B (zh) * 2007-07-17 2013-10-11 Creator Technology Bv 電子元件及電子元件之製法
US9126392B1 (en) * 2007-11-01 2015-09-08 Sandia Corporation Photovoltaic solar concentrator
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US20090191348A1 (en) * 2008-01-25 2009-07-30 Henry Hieslmair Zone melt recrystallization for inorganic films
US20100283056A1 (en) * 2008-03-06 2010-11-11 Takuto Yasumatsu Display apparatus, liquid crystal display apparatus, organic el display apparatus, thin-film substrate, and method for manufacturing display apparatus
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
KR101667622B1 (ko) * 2008-12-11 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9305769B2 (en) 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
KR20120106923A (ko) * 2009-07-01 2012-09-27 아사히 가라스 가부시키가이샤 미세 요철 구조를 표면에 갖는 물품의 제조 방법 및 와이어 그리드형 편광자의 제조 방법
KR101215305B1 (ko) * 2009-10-15 2012-12-26 한국전자통신연구원 반도체 소자의 제조방법
KR101221871B1 (ko) 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
KR101315473B1 (ko) 2009-12-07 2013-10-04 성균관대학교산학협력단 전이 박막트랜지스터 및 그의 제조방법
KR101277094B1 (ko) * 2010-11-10 2013-06-20 한국과학기술원 층상구조 기판을 이용한 플라스틱 소자 제조방법, 이에 따라 제조된 플라스틱 소자
US8196546B1 (en) * 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
JP5790095B2 (ja) * 2011-04-01 2015-10-07 ソニー株式会社 薄膜素子及びその製造方法、並びに、画像表示装置の製造方法
TWI426613B (zh) 2011-04-11 2014-02-11 Nat Applied Res Laboratories 太陽能發電模組及其製造方法
US9093397B2 (en) 2011-07-06 2015-07-28 Panasonic Corporation Flexible device manufacturing method and flexible device
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US10381254B2 (en) 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
US11264262B2 (en) 2011-11-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus
US9390949B2 (en) 2011-11-29 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus and method of use
JP5608694B2 (ja) * 2012-03-02 2014-10-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102636898B (zh) * 2012-03-14 2014-03-12 京东方科技集团股份有限公司 一种柔性显示装置的制备方法
JP5577373B2 (ja) * 2012-04-16 2014-08-20 株式会社半導体エネルギー研究所 発光装置
JP6040722B2 (ja) * 2012-11-16 2016-12-07 ウシオ電機株式会社 防汚層除去方法及び防汚層形成方法
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
KR102104358B1 (ko) * 2013-03-14 2020-05-29 엘지디스플레이 주식회사 박막 트랜지스터와 그 제조방법 및 표시장치
JP6114610B2 (ja) * 2013-03-29 2017-04-12 東京応化工業株式会社 処理方法及び処理装置
KR101493396B1 (ko) * 2013-07-26 2015-02-13 코닝정밀소재 주식회사 디스플레이 패널용 초 박판 유리 핸들링 방법
JP2015032690A (ja) * 2013-08-02 2015-02-16 株式会社ディスコ 積層ウェーハの加工方法
US9755099B2 (en) * 2013-08-14 2017-09-05 Globalfoundries Inc. Integrated micro-inverter and thin film solar module and manufacturing process
US9978895B2 (en) 2013-10-31 2018-05-22 National Technology & Engineering Solutions Of Sandia, Llc Flexible packaging for microelectronic devices
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
GB2522408A (en) 2014-01-14 2015-07-29 Ibm Monolithically integrated thin-film device with a solar cell, an integrated battery and a controller
JP2014211638A (ja) * 2014-05-22 2014-11-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6700655B2 (ja) * 2014-10-30 2020-05-27 キヤノン株式会社 光電変換装置および光電変換装置の製造方法
US9397001B2 (en) * 2014-12-11 2016-07-19 Panasonic Intellectual Property Management Co., Ltd. Method for manufacturing electronic device comprising a resin substrate and an electronic component
JP6822146B2 (ja) * 2015-01-16 2021-01-27 住友電気工業株式会社 半導体基板の製造方法及び複合半導体基板の製造方法
KR102301501B1 (ko) 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
CN105097667B (zh) * 2015-06-24 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构
JP6085015B2 (ja) * 2015-09-28 2017-02-22 株式会社半導体エネルギー研究所 表示装置の作製方法
FR3045933B1 (fr) * 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
KR102340066B1 (ko) 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US10181424B2 (en) 2016-04-12 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
CN109075079B (zh) 2016-04-22 2022-04-15 株式会社半导体能源研究所 剥离方法及柔性装置的制造方法
FR3051971B1 (fr) 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
JP6297654B2 (ja) * 2016-09-29 2018-03-20 株式会社半導体エネルギー研究所 発光装置
FR3060601B1 (fr) * 2016-12-20 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composition adhesive et son utilisation dans l'electronique
JP6378372B2 (ja) * 2017-01-17 2018-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102521397B1 (ko) * 2017-03-07 2023-04-14 주성엔지니어링(주) 기판 처리장치 및 이를 이용한 기판 처리방법
FR3068510B1 (fr) * 2017-07-03 2019-08-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'une interface destinee a assembler temporairement un support microelectronique et une poignee de manipulation, et interface d'assemblage temporaire
JP2018073835A (ja) * 2017-11-01 2018-05-10 株式会社半導体エネルギー研究所 発光装置
JP6457615B2 (ja) * 2017-11-09 2019-01-23 株式会社半導体エネルギー研究所 発光装置の作製方法
JP7097717B2 (ja) * 2018-02-26 2022-07-08 株式会社カネカ フレキシブル基板形成用支持基板およびその再生方法、ならびにフレキシブル基板の製造方法
JP2018142721A (ja) * 2018-04-27 2018-09-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2020191607A1 (zh) * 2019-03-26 2020-10-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置及其制造方法
JP2020024425A (ja) * 2019-09-26 2020-02-13 株式会社半導体エネルギー研究所 発光装置
EP4102543A1 (en) * 2021-06-09 2022-12-14 IMEC vzw A method for transferring a layer to a substrate
CN114664745B (zh) * 2022-05-24 2023-01-17 惠科股份有限公司 显示面板及其制作方法
WO2024205041A1 (ko) * 2023-03-27 2024-10-03 동우 화인켐 주식회사 플렉서블 투명 박막 트렌지스터 제조용 적층체, 플렉서블 투명 박막 트렌지스터 및 이의 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153814A (ja) 1986-07-09 1988-06-27 F S K Kk ウエハ貼着用粘着シ−ト
JPH04159712A (ja) 1990-10-23 1992-06-02 Mitsubishi Electric Corp 半導体装置の製造方法
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5499124A (en) * 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US5475514A (en) * 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3194612B2 (ja) * 1992-01-31 2001-07-30 キヤノン株式会社 半導体素子の作製方法及び貼り合わせ基板
JP2962918B2 (ja) * 1992-01-31 1999-10-12 キヤノン株式会社 シリコン薄膜の形成方法及び太陽電池の製造方法
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US5409124A (en) * 1993-12-23 1995-04-25 Kraft Foods, Inc. Beverage container with bottom cavity
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JPH08107088A (ja) 1994-10-04 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
JPH08152512A (ja) * 1994-11-30 1996-06-11 Toppan Printing Co Ltd 画像形成方法およびカラーフィルタの製造方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3578828B2 (ja) * 1995-03-21 2004-10-20 株式会社半導体エネルギー研究所 表示装置の作製方法
WO1996036072A2 (en) * 1995-05-10 1996-11-14 Philips Electronics N.V. Method of manufacturing a device, by which method a substrate with semiconductor element and conductor tracks is glued to a support body with metallization
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
JP4619462B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
EP0851513B1 (en) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212364B2 (en) 2002-12-18 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US10038012B2 (en) 2002-12-27 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US8052824B2 (en) 2005-11-04 2011-11-08 Tokyo Seimitsu Co., Ltd. Film peeling method and film peeling device

Also Published As

Publication number Publication date
US20030008437A1 (en) 2003-01-09
KR100499998B1 (ko) 2005-07-07
EP1014452A4 (en) 2001-11-14
CN1256794A (zh) 2000-06-14
US6700631B1 (en) 2004-03-02
CN1160800C (zh) 2004-08-04
JPH11312811A (ja) 1999-11-09
EP1686626A2 (en) 2006-08-02
US6885389B2 (en) 2005-04-26
EP1014452A1 (en) 2000-06-28
JP3809733B2 (ja) 2006-08-16
DE69931130T2 (de) 2006-11-30
EP1686626A3 (en) 2008-06-04
EP1014452B1 (en) 2006-05-03
WO1999044242A1 (en) 1999-09-02
DE69931130D1 (de) 2006-06-08
KR20010006448A (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
TW412774B (en) The stripping and reprinting methods of the thin film device
JP4619462B2 (ja) 薄膜素子の転写方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP3809712B2 (ja) 薄膜デバイスの転写方法
KR100500520B1 (ko) 전사 방법 및 액티브 매트릭스 기판 제조 방법
JP4478268B2 (ja) 薄膜デバイスの製造方法
JP3804349B2 (ja) 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
TW407295B (en) Three dimension device
US20030024635A1 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2002217391A (ja) 積層体の製造方法及び半導体装置
JP3809710B2 (ja) 薄膜素子の転写方法
JP4061846B2 (ja) 積層体の製造方法及び半導体装置の製造方法
JP4619644B2 (ja) 薄膜素子の転写方法
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JP4525603B2 (ja) 薄膜トランジスタの転写方法
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP4619645B2 (ja) 薄膜素子の転写方法
JP3809833B2 (ja) 薄膜素子の転写方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees