JPH04159712A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04159712A JPH04159712A JP2286524A JP28652490A JPH04159712A JP H04159712 A JPH04159712 A JP H04159712A JP 2286524 A JP2286524 A JP 2286524A JP 28652490 A JP28652490 A JP 28652490A JP H04159712 A JPH04159712 A JP H04159712A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- base board
- reinforcing plate
- state
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000004140 cleaning Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 15
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 15
- 238000007747 plating Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 28
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 7
- 238000012360 testing method Methods 0.000 abstract description 6
- 239000007788 liquid Substances 0.000 abstract description 4
- 239000003960 organic solvent Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 6
- 239000011324 bead Substances 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Dicing (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に係り、特に高周波
・高出力ＧａＡｓデバイスのチップ分離後の洗浄方法に
関するものである。
・高出力ＧａＡｓデバイスのチップ分離後の洗浄方法に
関するものである。
第２図（ａ）〜（ｄ）は従来の半導体装置の製造方法を
示す工程断面図である。この図において、１はＧａＡｓ
基板、２はこのＧａＡｓ基板１の表面のＧ ａ Ａ、
ｓデバイスを保ＦｔＢする保護膜、３は前記Ｇ ａ Ａ
ｓ基板１と補強板４を貼り付けるワ・ソクス、５は前
記ＧａＡｓ基板１に所要の厚みにパターニングした。メ
ッキ部、６ばこの、メッキ部５をマスクとしてエツチン
グされたＧａＡｓ基板１の溝で、この溝６を形成するこ
とによりＧａＡｓ基板１は分離され、それぞれメッキ部
５が付いた各チップ（Ｇ ａ Ａ ｓデバイス）ｌａと
なる。９は洗浄用ピー力、１０は洗浄用の洗浄液（有機
系溶剤）であるわ。
示す工程断面図である。この図において、１はＧａＡｓ
基板、２はこのＧａＡｓ基板１の表面のＧ ａ Ａ、
ｓデバイスを保ＦｔＢする保護膜、３は前記Ｇ ａ Ａ
ｓ基板１と補強板４を貼り付けるワ・ソクス、５は前
記ＧａＡｓ基板１に所要の厚みにパターニングした。メ
ッキ部、６ばこの、メッキ部５をマスクとしてエツチン
グされたＧａＡｓ基板１の溝で、この溝６を形成するこ
とによりＧａＡｓ基板１は分離され、それぞれメッキ部
５が付いた各チップ（Ｇ ａ Ａ ｓデバイス）ｌａと
なる。９は洗浄用ピー力、１０は洗浄用の洗浄液（有機
系溶剤）であるわ。
次に、従来の製造方法について説明する。
まず、第２図（ａ）に示すように、ＧａＡｓ基板１に保
護膜２およびワックス３を塗布（ツな後、補強板４に貼
り付けを行い、ＧａＡｓ基板１を所定の厚み（３０〜５
０μｍ）に研削等で仕上げる。
護膜２およびワックス３を塗布（ツな後、補強板４に貼
り付けを行い、ＧａＡｓ基板１を所定の厚み（３０〜５
０μｍ）に研削等で仕上げる。
次に、第２図（ｂ）に示すように、ＧａＡｓ基板１上に
メッキ部５をパターニングした後、第２図（Ｃ）に示す
ように、メッキ部５をマスクとして硫酸系のエツチング
液でＧａＡｓ基板１をエツチングし、溝６を形成ずろこ
とによって各ヂッゴ１ａに分離を行う。その後、第２図
（ｄ、 ）に示すように、補強板４上で分離された各チ
ップ１ａを補強板４から剥離・洗浄するために洗浄用ビ
ー力９に有機系溶剤である洗浄液１０を入れ、補強板４
と各デツプ１ａを浸し、所定の時間ヒータで加熱すると
、各ヂ・ツブ１ａは補強板４から剥離し、洗浄用ビー力
９の底部に落下しく落下状態は図示せず）、洗浄が行わ
れる。
メッキ部５をパターニングした後、第２図（Ｃ）に示す
ように、メッキ部５をマスクとして硫酸系のエツチング
液でＧａＡｓ基板１をエツチングし、溝６を形成ずろこ
とによって各ヂッゴ１ａに分離を行う。その後、第２図
（ｄ、 ）に示すように、補強板４上で分離された各チ
ップ１ａを補強板４から剥離・洗浄するために洗浄用ビ
ー力９に有機系溶剤である洗浄液１０を入れ、補強板４
と各デツプ１ａを浸し、所定の時間ヒータで加熱すると
、各ヂ・ツブ１ａは補強板４から剥離し、洗浄用ビー力
９の底部に落下しく落下状態は図示せず）、洗浄が行わ
れる。
従来の半導体装置の製造方法では、分離した各チップ１
ａが洗浄用ビー力９の底部に集まるため、保護膜２やワ
ックス３が十分に洗浄除去されない。
ａが洗浄用ビー力９の底部に集まるため、保護膜２やワ
ックス３が十分に洗浄除去されない。
また、各チップ１ａがバラバラになるため、各チップ１
ａの元の位置が判定できず、プロセス中に判定したデー
タの有効性が損なわれる。
ａの元の位置が判定できず、プロセス中に判定したデー
タの有効性が損なわれる。
また、各デツプ１ａ同士が洗浄用ビーカ９内で衝突する
ため、各チップ１ａに傷が付いたり、欠は等の損傷を発
生して歩留りを低下させるという問題点があった。
ため、各チップ１ａに傷が付いたり、欠は等の損傷を発
生して歩留りを低下させるという問題点があった。
乙の発明は、上記の１−うな問題点を解消するなめにな
されたもので、洗浄除去が確実に行え、かつ各チップに
傷も付けず、チップ位置がウェハ状態の位置と同一位置
を維持したまま洗浄が行える半導体装置の製造方法を得
ることを目的とずろ。
されたもので、洗浄除去が確実に行え、かつ各チップに
傷も付けず、チップ位置がウェハ状態の位置と同一位置
を維持したまま洗浄が行える半導体装置の製造方法を得
ることを目的とずろ。
乙の発明に係る半導体装置の製造方法（よ、ＧａＡｓ基
板を薄板化するだめの補強板貼付工程と、薄板化完了後
に厚メ・ツキを施す工程と、Ｇ ａ Ａ ｓ基板をエツ
チングで各チップに分離する工程とを有し、分離した各
チップをはんだ制が塗布された基板に貼り付けた後、各
チップを洗浄する工程を有するものであるう 〔作用〕 この発明における半導体装置の製造方法は、分離した各
チップははんだ材が塗４」された基板に貼り付けられる
ため、補強板を除去した後、ウェハ位置と同一位置にし
たまま各チ・ソゴが洗浄される。
板を薄板化するだめの補強板貼付工程と、薄板化完了後
に厚メ・ツキを施す工程と、Ｇ ａ Ａ ｓ基板をエツ
チングで各チップに分離する工程とを有し、分離した各
チップをはんだ制が塗布された基板に貼り付けた後、各
チップを洗浄する工程を有するものであるう 〔作用〕 この発明における半導体装置の製造方法は、分離した各
チップははんだ材が塗４」された基板に貼り付けられる
ため、補強板を除去した後、ウェハ位置と同一位置にし
たまま各チ・ソゴが洗浄される。
以下、この発明の一実施例を第４図（ａ）〜（ｃ）につ
いて説明する。
いて説明する。
第１図において、第２図と同一符号は同じものを示し、
７ば前記各チップ１ａが貼り付けられる基板、８はこの
基板７に塗布されたはんだである。
７ば前記各チップ１ａが貼り付けられる基板、８はこの
基板７に塗布されたはんだである。
以下、この発明による半導体装置の製造方法について説
明する。
明する。
まず、第１図（ａ＞に示すように、従来例と同様に各デ
ツプ１ａに分離されて補強板４に貼り付けられた状態の
ものをはんだ８を加熱して基板７上でリフローさせ、こ
の状態で各チ・ツブ１ａの裏面のメッギ部５に接合さぜ
、はんだ付けを行った後、徐冷する。次に、第１図（ｂ
）に示すように、ワ・ソクス３を１．００℃前後に加熱
して補強板４を取り除く。次に、第１図（Ｃ）に示すよ
うに、従来例と同様に有機系溶剤である洗浄液１０に浸
漬し、所定時間加熱洗浄し、保護膜２とワックス３を除
去ずろ３．乙の後、分離した各チップ１ａは基板７に貼
り付いているため、この状態でチップテストがウェハテ
スタで実施する乙とができ、７°ロセス途中での判定結
果とも整合がとれる。テスト終Ｙ後（、ｌ、基板７を加
熱し、はんだ８をリフローさせ、各チップ１ａを取り出
す。
ツプ１ａに分離されて補強板４に貼り付けられた状態の
ものをはんだ８を加熱して基板７上でリフローさせ、こ
の状態で各チ・ツブ１ａの裏面のメッギ部５に接合さぜ
、はんだ付けを行った後、徐冷する。次に、第１図（ｂ
）に示すように、ワ・ソクス３を１．００℃前後に加熱
して補強板４を取り除く。次に、第１図（Ｃ）に示すよ
うに、従来例と同様に有機系溶剤である洗浄液１０に浸
漬し、所定時間加熱洗浄し、保護膜２とワックス３を除
去ずろ３．乙の後、分離した各チップ１ａは基板７に貼
り付いているため、この状態でチップテストがウェハテ
スタで実施する乙とができ、７°ロセス途中での判定結
果とも整合がとれる。テスト終Ｙ後（、ｌ、基板７を加
熱し、はんだ８をリフローさせ、各チップ１ａを取り出
す。
以上説明したように、この発明は’ｔ ＧａＡｓ基板を
薄板化するための補強板貼付工程と、薄板化完了後に厚
メッキを施す工程と、Ｇ ａ Ａ ｓ基板を工・ソチン
グで各チ・ツブに分離する工程とを有し、分＃（７た各
ヂ・ソゴをは）しだ材が塗布された基板に貼り付（プた
後、各チ・ンプを洗浄する工程を有ずろので、各チ・ツ
ブの洗浄後においてもウェハ状態と同様な状態でチッゴ
テス１〜を実施することができ、ウェハプロセス途中で
のデータとの照合が可能となり、チップの品質管理上効
果があり、チップ表面に塗布されていた保護膜やワック
スも確実に除去でき、チップの損傷の発生を防止できる
。（ッたがって、高品質の半導体装置を歩留りよく得ら
れる効果がある。
薄板化するための補強板貼付工程と、薄板化完了後に厚
メッキを施す工程と、Ｇ ａ Ａ ｓ基板を工・ソチン
グで各チ・ツブに分離する工程とを有し、分＃（７た各
ヂ・ソゴをは）しだ材が塗布された基板に貼り付（プた
後、各チ・ンプを洗浄する工程を有ずろので、各チ・ツ
ブの洗浄後においてもウェハ状態と同様な状態でチッゴ
テス１〜を実施することができ、ウェハプロセス途中で
のデータとの照合が可能となり、チップの品質管理上効
果があり、チップ表面に塗布されていた保護膜やワック
スも確実に除去でき、チップの損傷の発生を防止できる
。（ッたがって、高品質の半導体装置を歩留りよく得ら
れる効果がある。
第１図はこの発明の半導体装置の製造方法に一実施例を
示す工程断面図、第２図は従来例を示す工程断面図であ
る。 図において、１はＧａＡｓ基板、１ａはチップ、２は保
護膜、３はワックス、４は補強板、５はメ・ツギ部、６
は溝、７は基板、８ζまはんだ、９は洗浄用ビー力であ
る。。 なお、各図中の同一符号は同一または相当部分を示す。
示す工程断面図、第２図は従来例を示す工程断面図であ
る。 図において、１はＧａＡｓ基板、１ａはチップ、２は保
護膜、３はワックス、４は補強板、５はメ・ツギ部、６
は溝、７は基板、８ζまはんだ、９は洗浄用ビー力であ
る。。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- ＧａＡｓ基板を薄板化するための補強板貼付工程と、薄
板化完了後に厚メッキを施す工程と、前記ＧａＡｓ基板
をエッチングで各チップに分離する工程とを有し、分離
した各チップをはんだ材が塗布された基板に貼り付けた
後、前記各チップを洗浄する工程を有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286524A JPH04159712A (ja) | 1990-10-23 | 1990-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286524A JPH04159712A (ja) | 1990-10-23 | 1990-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04159712A true JPH04159712A (ja) | 1992-06-02 |
Family
ID=17705529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286524A Pending JPH04159712A (ja) | 1990-10-23 | 1990-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04159712A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1014452A1 (en) * | 1998-02-25 | 2000-06-28 | Seiko Epson Corporation | Method of detaching thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display |
| WO2007040190A1 (ja) * | 2005-10-03 | 2007-04-12 | Tokyo Electron Limited | 半導体チップ切出し方法および半導体チップ |
| CN108481586A (zh) * | 2018-03-09 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种贴膜以及显示装置及其显示面板的切割方法 |
-
1990
- 1990-10-23 JP JP2286524A patent/JPH04159712A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1014452A1 (en) * | 1998-02-25 | 2000-06-28 | Seiko Epson Corporation | Method of detaching thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display |
| EP1014452A4 (en) * | 1998-02-25 | 2001-11-14 | Seiko Epson Corp | METHOD TO SEPARATE A THIN-LAYER COMPONENT, METHOD TO TRANSFER A THIN-LAYER COMPONENT, THIN-LAYER COMPONENT, ACTIVE MATRIX SUBSTRATE, AND LIQUID CRYSTAL DISPLAY |
| US6700631B1 (en) | 1998-02-25 | 2004-03-02 | Seiko Epson Corporation | Method of separating thin-film device, method of transferring thin-film device, thin-film device, active matrix substrate, and liquid crystal display device |
| US6885389B2 (en) | 1998-02-25 | 2005-04-26 | Seiko Epson Corporation | Method of separating thin film device, method of transferring thin film device, thin film device, active matrix substrate and liquid crystal display device |
| WO2007040190A1 (ja) * | 2005-10-03 | 2007-04-12 | Tokyo Electron Limited | 半導体チップ切出し方法および半導体チップ |
| JP2007103595A (ja) * | 2005-10-03 | 2007-04-19 | Tokyo Electron Ltd | 半導体チップ切出し方法および半導体チップ |
| CN108481586A (zh) * | 2018-03-09 | 2018-09-04 | 京东方科技集团股份有限公司 | 一种贴膜以及显示装置及其显示面板的切割方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572525B1 (ko) | 플립 칩 반도체 장치를 제조하는 방법 | |
| US5966591A (en) | Method and tool for handling micro-mechanical structures | |
| US4462534A (en) | Method of bonding connecting pins to the eyelets of conductors formed on a ceramic substrate | |
| US5494856A (en) | Apparatus and method for creating detachable solder connections | |
| KR102061369B1 (ko) | 제품 기판을 캐리어 기판에 임시로 결합하기 위한 방법 | |
| JPH0362547A (ja) | 集積回路試験構造物及び試験方法 | |
| US4835847A (en) | Method and apparatus for mounting a flexible film electronic device carrier on a substrate | |
| JP2002093830A (ja) | チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法 | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| US4200975A (en) | Additive method of forming circuit crossovers | |
| JPH04159712A (ja) | 半導体装置の製造方法 | |
| JPH06275717A (ja) | ウエハはがし方法 | |
| US6142853A (en) | Method and apparatus for holding laser wafers during a fabrication process to minimize breakage | |
| JPH11345833A (ja) | 電子部品の製造方法 | |
| JP3328167B2 (ja) | 半導体ウェーハの製造方法 | |
| JPH06169006A (ja) | 半導体基板保持板 | |
| US6019037A (en) | Method for screen printing patterns on a target object | |
| JP2001223232A (ja) | 半導体装置の製造方法 | |
| US7485493B2 (en) | Singulating surface-mountable semiconductor devices and fitting external contacts to said devices | |
| JPH01164041A (ja) | バンプ構造を有するｉｃ素子とその製造方法 | |
| JP3196597B2 (ja) | 回路モジュールの製造方法 | |
| JPH06216092A (ja) | 半導体装置の製造方法 | |
| JP3922768B2 (ja) | バンプ形成方法および装置 | |
| JPS644339B2 (ja) | ||
| JP2830633B2 (ja) | 半導体装置の製造方法 |