JP3837807B2 - 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置 - Google Patents

転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置 Download PDF

Info

Publication number
JP3837807B2
JP3837807B2 JP35316696A JP35316696A JP3837807B2 JP 3837807 B2 JP3837807 B2 JP 3837807B2 JP 35316696 A JP35316696 A JP 35316696A JP 35316696 A JP35316696 A JP 35316696A JP 3837807 B2 JP3837807 B2 JP 3837807B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
active matrix
film structure
separation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35316696A
Other languages
English (en)
Other versions
JPH10177187A (ja
Inventor
聡 井上
達也 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP35316696A priority Critical patent/JP3837807B2/ja
Publication of JPH10177187A publication Critical patent/JPH10177187A/ja
Application granted granted Critical
Publication of JP3837807B2 publication Critical patent/JP3837807B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
例えば、薄膜トランジスタ（ＴＦＴ）を用いた液晶ディスプレイを製造するに際しては、基板上に薄膜トランジスタをＣＶＤ等により形成する工程を経る。薄膜トランジスタを基板上に形成する工程は高温処理を伴うため、基板は耐熱性に優れる材質のもの、すなわち、軟化点および融点が高いものを使用する必要がある。そのため、現在では、１０００℃程度の温度に耐える基板としては石英ガラスが使用され、５００℃前後の温度に耐える基板としては耐熱ガラスが使用されている。
【０００３】
つまり、薄膜素子を搭載する基板は、それらの薄膜素子を製造するための条件を満足するものでなければならない。したがって、使用する基板は、搭載されるデバイスの製造条件を必ず満たすように決定される。
【０００４】
しかし、ＴＦＴ等の薄膜素子を搭載した基板が完成した後の段階のみに着目すると、上述の基板が必ずしも好ましくないこともある。
【０００５】
例えば、上述のように、高温処理を伴う製造プロセスを経る場合には、石英基板や耐熱ガラス基板等が用いられるが、これらは非常に高価であり、したがって製品価格の上昇を招く。
【０００６】
また、ガラス基板は重く、割れやすいという性質をもつ。パームトップコンピュータや携帯電話機等の携帯用電子機器に使用される液晶ディスプレイでは、可能な限り安価で、軽くて、多少の変形にも耐え、かつ落としても壊れにくいのが望ましいが、現実には、ガラス基板は重く、変形に弱く、かつ落下による破壊の恐れがあるのが普通である。
【０００７】
つまり、製造条件からくる制約と製品に要求される好ましい特性との間に溝があり、これら双方の条件や特性を満足させることは極めて困難であった。
【０００８】
本発明はこのような問題点に着目してなされたものであり、その目的の一つは、薄膜素子の製造時に使用する基板と、例えば製品の実使用時に使用する基板（製品の用途からみて好ましい性質をもった基板）とを、独立に自由に選択することを可能とする新規な技術を提供すると共に、その技術を活用して、優れた特性をもつ大型のアクティブマトリクス基板や液晶装置を効果的に製造する、まったく新しい方法を提供することにある。
【０００９】
【課題を解決するための手段】
上述した課題を解決する本発明は、以下のような構成をしている。
【００１０】
（１）請求項１に記載の本発明は、薄膜構造の転写方法を用いて第１および第２の薄膜構造ブロックを転写する場合に、
まず、前記第１の薄膜構造ブロックを所望の転写体上に転写し、
転写された前記第１の薄膜構造ブロックの一部に重ねて前記第２の薄膜構造ブロックを転写し、その重なりの部分で薄膜構造ブロック間の電気的導通を確保することを特徴とする。
【００１１】
より具体的には、第１および第２のブロックのそれぞれにおいて、例えば、接続用の電極を表面に露出させ、各電極が重なるように各ブロックを配置し、両電極を接続して、両ブロック間の電気的導通を確保する。
【００１２】
転写を複数回実行することにより、転写元基板よりも大きく、かつ電気的に一体化された被転写体を形成することができる。
【００１３】
（２）請求項２に記載の本発明は、マトリクス状に配置された走査線および信号線と、この走査線および信号線に接続された薄膜トランジスタと、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されたアクティブマトリクス基板の製造方法において、
所定の工程を経て、転写体上に第１の薄膜構造ブロックを転写し、
所定の工程を経て、前記第１の薄膜構造ブロックの一部に重なり、かつ前記第１の薄膜構造ブロックと電気的に導通がとられるように第２の薄膜構造ブロックを転写することを特徴とする。
【００１４】
本請求項の方法によれば、転写技術を繰り返し用いて、転写元基板よりも大きなアクティブマトリクス基板を形成することが可能である。しかも、信頼性の高い基板を用いて高信頼度のアクティブマトリクス部（アクティブマトリクスデバイス）を製造し、出来上がったそのアクティブマトリクス部をそのまま転写していくので、完成したアクティブマトリクス基板も高い信頼性をもつ基板となる。（３）請求項３に記載の本発明は、マトリクス状に配置された走査線および信号線と、この走査線および信号線に接続された薄膜トランジスタ（ＴＦＴ）と、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されるアクティブマトリクス基板を製造する方法において、
接続用電極および画素電極の形成工程を含む所定の工程を経て、転写体上に第１の薄膜構造ブロックを転写し、
接続用電極および画素電極の形成工程を含む所定の工程を経て、前記第１の薄膜構造ブロックの一部に重なるように第２の薄膜構造ブロックを転写し、これによって、相互の電気的導通が確保された前記第１および第２の薄膜構造ブロックからなるアクティブマトリクス基板を製造することを特徴とする。
【００１５】
具体的には、第１の薄膜構造ブロックは、転写体に転写された状態において、接続用電極が上側の表面に露出している。
【００１６】
一方、第２の薄膜構造ブロックは、転写前において、接続用電極が上側の表面に露出している。
【００１７】
この第２の薄膜構造ブロックを転写する場合に、その接続用電極を第１の薄膜構造ブロックの接続用電極に重ね合わせて転写して、両ブロック間の電気的導通（走査線／信号線の電気的接続）を確保する。
【００１８】
一方、画素電極は、第１および第２の薄膜構造ブロック共に上側の表面付近に位置する。この部分が、後に、液晶に電圧を印加する箇所（電圧印加領域）となる。
【００１９】
本請求項の方法によれば、高い信頼性の基板を用いて構成されたアクティブマトリクス部（アクティブマトリクスデバイス）同士の良好な電気的接続を実現できると共に、液晶への電圧印加領域も確保することができる。
【００２０】
（４）請求項４に記載の本発明は、請求項２または請求項３に記載の製造方法により製造されたアクティブマトリクス基板である。
【００２１】
製造条件からくる制約を排して自由に基板を選択でき、しかも、転写元基板の大きさによる制約も排して、自由なサイズのアクティブマトリクス基板を製造可能である。
【００２２】
（５）請求項５に記載の本発明のアクティブマトリクス基板は、マトリクス状に配置された走査線および信号線と、この走査線および信号線に接続された薄膜トランジスタと、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されたアクティブマトリクス基板において、
基板上に、前記薄膜トランジスタ、前記走査線、前記信号線、および前記画素電極を有する第１のアクティブマトリクス部が配置され、
前記基板上の前記第１のアクティブマトリクス部と異なる領域に、接着層を介在させて、前記薄膜トランジスタ、前記走査線、前記信号線、および前記画素電極を有する第２のアクティブマトリクス部が配置され、
前記第１のアクティブマトリクス部と前記第２のアクティブマトリクス部の前記走査線および／または前記信号線とが電気的に接続されてなることを特徴とする。
【００２３】
転写されたアクティブマトリクス部どうしを電気的に接続して構成されたアクティブマトリクス基板である。
【００２４】
（６）請求項６に記載の本発明のアクティブマトリクス基板は、請求項５において、
前記第１のアクティブマトリクス部と前記第２のアクティブマトリクス部は互いの一部が重なって配置され、その重なった一部において、互いに前記走査線および／または前記信号線どうしが導通部材を介して接続されてなることを特徴とする。
【００２５】
転写されたアクティブマトリクス部どうしを電気的に接続する場合に、互いの走査線または信号線どうしを導通部材を介して接続するものである。
【００２６】
（７）請求項７に記載の本発明は、請求項５または請求項６において、
前記第１のアクティブマトリクス部は、前記基板上に接着剤を介して配置されてなることを特徴とする。
【００２７】
第１のアクティブマトリクス部を、接着剤により基板に固着するものである。
【００２８】
（８）請求項８に記載の本発明は、請求項５〜請求項７のいずれかに記載のアクティブマトリクス基板と、そのアクティブマトリクス基板と対向する対向基板と、前記アクティブマトリクス基板および前記対向基板との間に挟持される液晶層と、を有する液晶装置である。
【００２９】
従来、回避不可能と考えられていた種々の制約を排して、優れた特徴をもち、かつ大型の液晶装置（液晶表示装置や液晶プロジェクター等）を実現できる。
【００３０】
（９）請求項９に記載の本発明は、請求項４に記載のアクティブマトリクス基板を用いて構成される液晶装置である。
【００３１】
例えば、プラスチック基板を用いた、しなやかに曲がる性質をもった超大型のアクティブマトリクス基板も実現可能である。
【００３２】
【発明の実施の形態】
本発明では、本願出願人が開発した「薄膜構造の転写技術」を用いてアクティブマトリクス基板を作成する。そこで、まず、「薄膜構造の転写技術」の内容を説明する。
【００３３】
（薄膜構造の転写技術の内容）
図１〜図６は薄膜構造の転写技術の内容を説明するための図である。
【００３４】
[工程１]
図１に示すように、基板１００上に分離層（光吸収層）１２０を形成する。
【００３５】
以下、基板１００および分離層１２０について説明する。
【００３６】
▲１▼基板１００についての説明
基板１００は、光が透過し得る透光性を有するものであるのが好ましい。
【００３７】
この場合、光の透過率は１０％以上であるのが好ましく、５０％以上であるのがより好ましい。この透過率が低過ぎると、光の減衰（ロス）が大きくなり、分離層１２０を剥離するのにより大きな光量を必要とする。
【００３８】
また、基板１００は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。その理由は、例えば後述する被転写層１４０や中間層１４２を形成する際に、その種類や形成方法によってはプロセス温度が高くなる（例えば３５０〜１０００℃程度）ことがあるが、その場合でも、基板１００が耐熱性に優れていれば、基板１００上への被転写層１４０等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。
【００３９】
従って、基板１００は、被転写層１４０の形成の際の最高温度をＴmaxとしたとき、歪点がＴmax以上の材料で構成されているのものが好ましい。具体的には、基板１００の構成材料は、歪点が３５０℃以上のものが好ましく、５００℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラスが挙げられる。
【００４０】
また、基板１００の厚さは、特に限定されないが、通常は、０．１〜５．０mm程度であるのが好ましく、０．５〜１．５mm程度であるのがより好ましい。基板１００の厚さが薄すぎると強度の低下を招き、厚すぎると、基板１００の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板１００の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板１００の厚さは、均一であるのが好ましい。
【００４１】
▲２▼分離層１２０の説明
分離層１２０は、照射される光を吸収し、その層内および／または界面において剥離（以下、「層内剥離」、「界面剥離」と言う）を生じるような性質を有するものであり、好ましくは、光の照射により、分離層１２０を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および／または界面剥離に至るものがよい。
【００４２】
さらに、光の照射により、分離層１２０から気体が放出され、分離効果が発現される場合もある。すなわち、分離層１２０に含有されていた成分が気体となって放出される場合と、分離層１２０が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような分離層１２０の組成としては、例えば、次のＡ〜Ｅに記載されるものが挙げられる。
【００４３】
Ａ．アモルファスシリコン（ａ−Ｓｉ）
このアモルファスシリコン中には、水素（Ｈ）が含有されていてもよい。この場合、Ｈの含有量は、２原子％以上程度であるのが好ましく、２〜２０原子％程度であるのがより好ましい。このように、水素（Ｈ）が所定量含有されていると、光の照射によって水素が放出され、分離層１２０に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素（Ｈ）の含有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
【００４４】
Ｂ．酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体（強誘電体）あるいは半導体
酸化ケイ素としては、ＳｉＯ、ＳｉＯ2、Ｓｉ3Ｏ2が挙げられ、ケイ酸化合物としては、例えばＫ2ＳｉＯ3、Ｌｉ2ＳｉＯ3、ＣａＳｉＯ3、ＺｒＳｉＯ4、Ｎａ2ＳｉＯ3が挙げられる。
【００４５】
酸化チタンとしては、ＴｉＯ、Ｔｉ2０3、Ｔｉ０2が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉ０2、ＢａＴｉＯ3、Ｂａ2Ｔｉ9、Ｂａ2Ｔｉ9Ｏ20、ＢａＴｉ5Ｏ11、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＭｇＴｉＯ3、ＺｒＴｉＯ2、ＳｎＴｉＯ4、Ａｌ2ＴｉＯ5、ＦｅＴｉＯ3が挙げられる。
【００４６】
酸化ジルコニウムとしては、ＺｒＯ2が挙げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ3、ＺｒＳｉＯ4、ＰｂＺｒＯ3、ＭｇＺｒＯ3、Ｋ2ＺｒＯ3が挙げられる。
【００４７】
Ｃ．ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックスあるいは誘電体（強誘電体）
Ｄ．窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
Ｅ．有機高分子材料
有機高分子材料としては、−ＣＨ−、−ＣＯ−、−ＣＯＮＨ−、−ＮＨ−、−ＣＯＯ−、−Ｎ＝Ｎ−、ーＣＨ＝Ｎ−等の結合（光の照射によりこれらの結合が切断される）を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。具体的には、ポリイミドや金属が挙げられる。
【００４８】
また、分離層１２０の厚さは、剥離目的や分離層１２０の組成、層構成、形成方法等の諸条件により異なるが、通常は、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、４０ｎｍ〜１μｍ程度であるのがさらに好ましい。分離層１２０の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層１２０の良好な剥離性を確保するために、光のパワー（光量）を大きくする必要があるとともに、後に分離層１２０を除去する際に、その作業に時間がかかる。なお、分離層１２０の膜厚は、できるだけ均一であるのが好ましい。
【００４９】
分離層２の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリング、イオンプレーティング、ＰＶＤ等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの２以上を組み合わせて形成することもできる。
【００５０】
例えば、分離層１２０の組成がアモルファスシリコン（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。
【００５１】
また、分離層１２０をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。
【００５２】
[工程２]
次に、図２に示すように、分離層１２０上に、被転写層（薄膜デバイス層）１４０を形成する。
【００５３】
この薄膜デバイス層１４０のＫ部分（図２において１点線鎖線で囲んで示される部分）の拡大断面図を、図２の右側に示す。図示されるように、薄膜デバイス層１４０は、例えば、ＳｉＯ2膜（中間層）１４２上に形成されたＴＦＴ（薄膜トランジスタ）を含んで構成され、このＴＦＴは、ポリシリコン層にｎ型不純物を導入して形成されたソース，ドレイン層１４６と、チャネル層１４４と、ゲート絶縁膜１４８と、ポリシリコンゲート１５０と、保護膜１５４と、例えばアルミニュウムからなる電極１５２とを具備する。
【００５４】
本実施の形態では、分離層１２０に接して設けられる中間層としてＳｉ０2膜を使用しているが、その他の絶縁膜を使用することもできる。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、１０nm〜５μm程度であるのが好ましく、４０nm〜１μm程度であるのがより好ましい。なお、Ｓｉ０2膜等の中間層を形成せず、分離層１２０上に直接被転写層（薄膜デバイス層）１４０を形成してもよい。
【００５５】
被転写層１４０（薄膜デバイス層）は、図２の右側に示されるようなＴＦＴ等の薄膜素子を含む層である。薄膜素子としては、ＴＦＴの他に、例えば、薄膜ダイオードやその他の薄膜半導体デバイス、電極（例：ＩＴＯ、メサ膜のような透明電極）、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー（ピエゾ薄膜セラミックス）、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。
【００５６】
このような薄膜素子（薄膜デバイス）は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板１００としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【００５７】
[工程３]
次に、図３に示すように、薄膜デバイス層１４０を、接着層１６０を介して転写体１８０に接合（接着）する。
【００５８】
接着層１６０を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層１６０の形成は、例えば、塗布法によりなされる。
【００５９】
前記硬化型接着剤を用いる場合、例えば被転写層（薄膜デバイス層）１４０上に硬化型接着剤を塗布し、その上に転写体１８０を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層（薄膜デバイス層）１４０と転写体１８０とを接着し、固定する。
【００６０】
なお、図示と異なり、転写体１８０側に接着層１６０を形成し、その上に被転写層（薄膜デバイス層）１４０を接着してもよい。なお、例えば転写体１８０自体が接着機能を有する場合等には、接着層１６０の形成を省略してもよい。
【００６１】
転写体１８０としては、特に限定されないが、基板（板材）、特に透明基板が挙げられる。なお、このような基板は平板であっても、湾曲板であってもよい。また、転写体１８０は、前記基板１００に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板１００側に被転写層（薄膜デバイス層）１４０を形成し、その後、被転写層（薄膜デバイス層）１４０を転写体１８０に転写するため、転写体１８０に要求される特性、特に耐熱性は、被転写層（薄膜デバイス層）１４０の形成の際の温度条件等に依存しないからである。
【００６２】
したがって、被転写層１４０の形成の際の最高温度をＴmaxとしたとき、転写体０の構成材料として、ガラス転移点（Ｔｇ）または軟化点がＴmax以下のものを用いることができる。例えば、転写体１８０は、ガラス転移点（Ｔｇ）または軟化点が好ましくは８００℃以下、より好ましくは５００℃以下、さらに好ましくは３２０℃以下の材料で構成することができる。
【００６３】
また、転写体１８０の機械的特性としては、ある程度の剛性（強度）を有するものが好ましいが、可撓性、弾性を有するものであってもよい。
【００６４】
このような転写体１８０の構成材料としては、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の（低融点の）安価なガラス材が好ましい。
【００６５】
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリプチレンテレフタレート（ＰＢＴ）、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン（ＰＥＫ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド、ポリアセタール（ＰＯＭ）、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を組み合わせて（例えば２層以上の積層体として）用いることができる。
【００６６】
ガラス材としては、例えば、ケイ酸ガラス（石英ガラス）、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛（アルカリ）ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【００６７】
転写体１８０として合成樹脂で構成されたものを用いる場合には、大型の転写体１８０を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。したがって、合成樹脂の使用は、大型で安価なデバイス（例えば、液晶ディスプレイ）を製造する上で有利である。
【００６８】
なお、転写体１８０は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
【００６９】
さらに、転写体１８０は、金属、セラミックス、石材、木材紙等の物質であってもよいし、ある品物を構成する任意の面上（時計の面上、エアコンの表面上、プリント基板の上等）、さらには壁、柱、天井、窓ガラス等の構造物の表面上であってもよい。
【００７０】
[工程４]
次に、図４に示すように、基板板１００の裏面側から光を照射する。
【００７１】
この光は、基板１００を透過した後に分離層１２０に照射される。これにより、分離層１２０に層内剥離および／または界面剥離が生じ、結合力が減少または消滅する。
【００７２】
分離層１２０の層内剥離および／または界面剥離が生じる原理は、分離層１２０の構成材料にアブレーションが生じること、また、分離層１２０に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【００７３】
ここで、アブレーションとは、照射光を吸収した固定材料（分離層１２０の構成材料）が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層１２０の構成材料の全部または一部が溶融、蒸散（気化）等の相変化を生じる現象として現れる。また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。
【００７４】
分離層１２０が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層１２０の組成や、その他種々の要因に左右され、その要因の１つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【００７５】
照射する光としては、分離層１２０に層内剥離および／または界面剥離を起こさせるものであればいかなるものでもよく、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）等が挙げられる。そのなかでも、分離層１２０の剥離（アブレーション）を生じさせ易いという点で、レーザ光が好ましい。
【００７６】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ（半導体レーザ）等が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、ＣＯレーザ、Ｈｅ−Ｎｅレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【００７７】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層２にアブレーションを生じさせることができ、よって隣接する転写体１８０や基板１００等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層１２０を剥離することができる。
【００７８】
また、分離層１２０にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、１００ｎｍ〜３５０ｎｍ程度であるのが好ましい。
【００７９】
図７に、基板１００の、光の波長に対する透過率の一例を示す。図示されるように、３００ｎｍの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、３１０ｎｍ以上の波長の光（例えば、Ｘｅ−Ｃｌエキシマレーザー光）を照射する。
【００８０】
また、分離層１２０に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、３５０から１２００ｎｍ程度であるのが好ましい。
【００８１】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、１０〜５０００ｍＪ／ｃｍ2程度とするのが好ましく、１００〜５００ｍＪ／ｃｍ2程度とするのがより好ましい。また、照射時間は、１〜１０００ｎｓｅｃ程度とするのが好ましく、１０〜１００ｎｓｅｃ程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層１２０を透過した照射光により被転写層１４０に悪影響を及ぼすおそれがある。
【００８２】
なお、分離層１２０を透過した照射光が被転写層１４０にまで達して悪影響を及ぼす場合の対策としては、例えば、図３０に示すように、分離層（レーザー吸収層）１２０上にタンタル（Ｔａ）等の金属膜１２４を形成する方法がある。これにより、分離層１２０を透過したレーザー光は、金属膜１２４の界面で完全に反射され、それよりの上の薄膜素子に悪影響を与えない。
【００８３】
レーザ光に代表される照射光は、その強度が均一となるように照射されるのが好ましい。照射光の照射方向は、分離層１２０に対し垂直な方向に限らず、分離層１２０に対し所定角度傾斜した方向であってもよい。
【００８４】
また、分離層１２０の面積が照射光の１回の照射面積より大きい場合には、分離層１２０の全領域に対し、複数回に分けて照射光を照射することもできる。また、同一箇所に２回以上照射してもよい。また、異なる種類、異なる波長（波長域）の照射光（レーザ光）を同一領域または異なる領域に２回以上照射してもよい。
【００８５】
次に、図５に示すように、基板１００に力を加えて、この基板１００を分離層１２０から離脱させる。図５では図示されないが、この離脱後、基板１００上に分離層が付着することもある。
【００８６】
次に、図６に示すように、残存している分離層１２０を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、被転写層（薄膜デバイス層）１４０が、転写体１８０に転写されたことになる。
【００８７】
なお、離脱した基板１００にも分離層の一部が付着している場合には同様に除去する。なお、基板１００が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板１００は、好ましくは再利用（リサイクル）に供される。すなわち、再利用したい基板１００に対し、本発明を適用することができ、有用性が高い。
【００８８】
以上のような各工程を経て、被転写層（薄膜デバイス層）１４０の転写体１８０への転写が完了する。その後、被転写層（薄膜デバイス層）１４０に隣接するＳｉＯ2膜の除去や所望の保護膜の形成等を行うこともできる。
【００８９】
本発明では、被剥離物である被転写層（薄膜デバイス層）１４０自体を直接に剥離するのではなく、被転写層（薄膜デバイス層）１４０に接合された分離層において剥離するため、被剥離物（被転写層１４０）の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離（転写）することができ、剥離操作に伴う被剥離物（被転写層１４０）へのダメージもなく、被転写層１４０の高い信頼性を維持することができる。
【００９０】
以上が、薄膜構造の転写技術の概要である。
【００９１】
次に、上述の薄膜構造の転写技術を用いたアクティブマトリクス基板および液晶表示装置の製造方法の例について説明する。
【００９２】
（第１の実施の形態）
本実施の形態では、上述の薄膜構造の転写技術を複数回用いて、図８に示されるような大型のアクティブマトリクス基板を形成し、このアクティブマトリクス基板を用いて、図７に示されるような液晶表示装置を製造する場合の製造プロセスについて説明する。
【００９３】
（液晶表示装置の構成）
図７に示すように、アクティブマトリクス型の液晶表示装置は、バックライト４００，偏光板４２０，アクティブマトリクス基板４４０，液晶４６０，対向基板４８０，偏光板５００を具備する。
【００９４】
なお、本発明のアクティブマトリクス基板４４０と対向基板４８０にフレキシブル基板を用いる場合は、照明光源４００に代えて反射板を採用した反射型液晶パネルとして構成すると、可撓性があって衝撃に強くかつ軽量なアクティブマトリクス型液晶パネルを実現できる。
【００９５】
本実施の形態で使用するアクティブマトリクス基板４４０は、画素部４４２にＴＦＴを配置し、さらに、ドライバ回路（走査線ドライバおよびデータ線ドライバ）４４４を搭載したドライバ内蔵型のアクティブマトリクス基板である。
【００９６】
（アクティブマトリクス基板の構成の概要）
図８に示すように、本実施の形態では、上述の薄膜構造の転写方法を複数回実行して、転写元の基板よりも大きい基板（転写体）上に薄膜素子を含む複数のパターンを転写し、最終的に大規模なアクティブマトリクス基板を製造する。
【００９７】
つまり、大きな基板７０００上に、複数回の転写を実行し、画素ブロック７１００ａ〜７１００ｐを形成する。
【００９８】
図８の上側に一点鎖線で囲んで示されるように、画素部には、ＴＦＴや配線が形成されている。参照番号７２１０は走査線であり、参照番号７２００は信号線であり、参照番号７２２０はゲート電極であり、参照番号７２３０は画素電極である。
【００９９】
信頼性の高い基板を繰り返し使用し、あるいは複数の基板を使用して薄膜パターンの転写を複数回実行することにより、信頼性の高い薄膜素子を搭載した大規模なアクティブマトリクス基板を作成できる。つまり、転写元の基板のサイズに関係なく、大規模なアクティブマトリクス基板を自由に製造できる。
【０１００】
（アクティブマトリクス基板の構成の具体例）
（１）ブロックの平面的配置
次に、図１０を用いてアクティブマトリクス基板の平面的構成について具体的に説明する。
【０１０１】
なお、図１０において、画素部のＴＦＴは、図９（ｂ）に示される表現方法を用いて記載してある。つまり、図９（ａ）に示されるような平面パターンをもつ一画素を、図９（ｂ）に示されるように簡略化して記載してある。図９（ｂ）において、参照番号７２００は信号線を示し、参照番号７２１０は走査線を示し、参照番号７２３０は画素電極を示し、Ｍ１はＴＦＴを示す。信号線７２００は例えば、アルミニュウム（Ａｌ）からなり、走査線７２１０は、例えばタンタル（Ｔａ）等の金属あるいはポリシリコン等からなり、画素電極７２３０はＩＴＯまたはアルミニュウム等の金属からなる。画素電極としてＩＴＯを用いる場合には透過型の液晶パネルとなり、金属を用いる場合には反射型の液晶パネルとなる。
【０１０２】
図１０のアクティブマトリクス基板（４４０）は、上述の薄膜構造の転写方法によって転写されて形成された薄膜構造ブロック（以下、単にブロックという）１０００〜１８００を相互に部分的に重ね合わせて形成されている。各ブロックは、図８の画素ブロック７１００ａ〜７１００ｂに相当するものである。
【０１０３】
図１０において注目すべき点は、各ブロックの重なり部分において、接続領域２０００（２０００ａ，２０００ｂ等），２１００（２１００ａ，２１００ｂ等）を介して各ブロックの走査線７２１０（７２１０Ａ，７２１０Ｂ等）ならびに信号線７２００（７２００Ａ，７２００Ｂ等）が相互に接続され、電気的に一本の線となっていることである。
【０１０４】
なお、図１０の構成では、信号線同士を接続すると共に、走査線同士も接続しているが、必ずしもこれに限定されるものではない。例えば、横長のパネルを得る場合には、横方向にのみ転写を重ねていくことも考えられ、この場合には、走査線のみを相互に接続していくことになる。その逆に、縦長のパネルの場合を得る場合には、信号線のみを相互に重ねていく場合もあり得る。
【０１０５】
また、走査線同士あるいは信号線同士の接続に限定されるものでもない。例えば、第１の薄膜構造ブロックには、外部接続端子およびこの外部接続端子から引き出された配線層のみを形成しておき、その配線層と、第２の薄膜構造ブロックの走査線または信号線とを接続する場合もあり得る。
【０１０６】
（２）信号線７２００に沿う断面構造とその製造プロセス
以下、図１０のアクティブマトリクス基板の断面構造と製造プロセスについて説明する。
【０１０７】
図１０における信号線７２００Ａ，７２００Ｂ，７２００Ｃ（一番左側の縦のライン）に沿う断面構造とその製造プロセスが図１１〜図１４に示される。
【０１０８】
図１３では、信号線７２００Ａ，７２００Ｂ，７２００Ｃのみについての断面構造を示してあり、図１４では、信号線のみならず、各ブロックにおける画素電極の配置についても示してある。図１４は、信号線と画素電極との関係を明確化するべく、両者の断面を併せて示した概念的な図である。
【０１０９】
以下、製造工程について順をおって説明する。
【０１１０】
まず、図１１に示すように、図１〜図６に記載の転写技術を用いて、ブロック１０００，ブロック１６００を転写体（プラスチック基板）３０００に転写する。
【０１１１】
このとき、各ブロック１０００，１６００を、所定の間隔（後にブロック１３００を転写した場合に各ブロックの接続電極同士が重なるような間隔）をおいて転写する。
【０１１２】
図１１において、参照番号３３００ａ，３３００ｂはアルミニュウムからなる信号線であり、参照番号３２００ａ，３２００ｂはＩＴＯからなる接続電極である。
【０１１３】
図示されるとおり、接続電極３２００ａ，３２００ｂは信号線３３００ａ，３３００ｂの端部に接続され、そして、その接続電極３２００ａ，３２００ｂの一部が上側の表面に露出し、その露出部分が接続領域２１００ａ，２１００ｂとなる。
【０１１４】
また、参照番号３５００ａ，３５００ｂは、下地ＳｉＯ2膜（図２の中間層１４２に相当する）であり、参照番号３４００ａ，３４００ｂは層間絶縁膜である。また、参照番号３１００ａ，３１００ｂはエポキシレジン等の接着剤である。
【０１１５】
なお、各ブロック１０００，１６００自体の製造プロセスについては、後述する。
【０１１６】
次に、図１２に示すように、転写元基板４０００上に形成されているブロック１３００を異方性導電膜（異方導電性接着剤）３８００を介して転写体（プラスチック基板）３０００上に圧着して接合する。
【０１１７】
このとき、接続領域２１００ａ，２１００ｂにおいて、異方性導電膜（異方導電性接着剤）中の導電性粒子３８２０ａ，３８２０ｂを介して、信号線７２００Ａ，７２００Ｂ，７２００Ｃが相互に電気的に接続される。
【０１１８】
なお、図１２中のブロック１３００に関し、参照番号４４００はアルミニュウム（Ａｌ）からなる信号線であり、参照番号４５００ａ，４５００ｂはＩＴＯからなる接続用電極層である。接続電極４５００ａ，４５００ｂは、接続領域２１００ａ，２１００ｂの近傍において信号線４４００に接続されている。
【０１１９】
また、図１２において、参照番号４３００は層間絶縁膜であり、参照番号４２００は下地ＳｉＯ2膜（中間層）である。また、参照番号４１００はアモルファスシリコンからなる分離層であり、参照番号６０００は保護膜である。
【０１２０】
なお、このようなブロック１３００自体の製造プロセスについては後述する。
【０１２１】
続いて、図１２の上側に矢印で示すように、転写元基板４０００の上方からエキシマレーザー光を照射し、分離層４１００においてアブレーションを生じさせ、その後、転写元基板４０００を離脱させる。
【０１２２】
これにより、図１３に示すようなアクティブマトリクス基板が完成する。つまり、図１３に対応する平面図が図１０である。
【０１２３】
図１０に示すように、平面的には、一枚の略平板なアクティブマトリクス基板ではあるが、微視的には、図１３の断面構造に示されるように極微少な段差が存在する。つまり、薄膜構造ブロック１０００および１６００は、その裏面の全体が、基板（転写体）３０００に、接着剤により直接的に固着されている。
【０１２４】
一方、薄膜構造ブロック１０００および１６００にまたがって設けられている薄膜構造ブロック１３００は、その両端部分が薄膜構造ブロック１０００，１６００により支持され、その中央部分が異方性導電膜（異方導電性接着剤）等の導通部材を介して基板３０００に固着されている。この点で、上側に位置するブロックと下側に位置するブロックとでは、基板に対する固着の形態が異なる。
【０１２５】
図１３に示される状態において、各ブロックにおける画素電極の配置も併せて示すと、図１４のようになる。
【０１２６】
図１４中、ブロック１０００における、上側の表面に露出したＩＴＯ層３２０２が画素電極７２３０ａ（図９の参照番号７２３０に相当）となる。同じく、ブロック１３００における、上側の表面に露出したＩＴＯ層４５０２が画素電極７２３０ｂとなる。なお、画素電極から液晶に充分に電圧印加ができるのであれば、画素電極７２３０ａ，７２３０ｂ上を中間層３５００，４２００がパッシベーション膜として覆っていてもよい。
【０１２７】
また、画素電極はＩＴＯ層でなくアルミニュウム等の金属層として反射電極を形成してもよい。さらにブロック同士の接続はＩＴＯ同士を接続するのではなく、信号線に接続した接続用電極をアルミニュウム等の金属により形成し、この接続用電極同士を接続するようにしてもよい。
【０１２８】
図１４に示される各ブロック１０００，１３００自体の構造とその製造方法については、図１６〜図２８を用いて後述する。
【０１２９】
以上、図１０における信号線７２００Ａ，７２００Ｂ，７２００Ｃに沿う断面構造とその製造プロセスについて説明した。
【０１３０】
図１０における走査線７２１０Ａ，７２１０Ｂ，７２１０Ｃに沿う断面構造とその製造プロセスも、上述の信号線に沿う場合と同様である。
【０１３１】
図２９に、走査線７２１０Ａ，７２１０Ｂ，７２１０Ｃに沿う断面構造（図１３に相当する構造）を示す。図２９において、図１３と同じ箇所には同じ参照番号を付してある。
【０１３２】
図２９において、ブロック１０００の走査線７２１０Ａ（タンタル（Ｔａ）あるいはポリシリコンからなる）とブロック１１００の走査線７２１０Ｂとは、走査線の接続領域２０００ａにおいて電気的に接続されている。図２９においては、走査線同士を直接的に接続しているが先に述べた信号線と同様に、新たに接続用電極をアルミニュウム等の金属で形成し、この接続用電極同士を接続するようにしてもよい。
【０１３３】
また、ブロック１１００の走査線７２１０Ｂと、ブロック１２００の走査線７２１０Ｃとは、走査線の接続領域２０００ｂにおいて電気的に接続されている。図１５に、本実施の形態に係るアクティブマトリクス基板を用いて構成された液晶表示装置の要部の断面図を示す。
【０１３４】
図１５において、参照番号８０００はシール材であり、参照番号８１００は共通電極であり、参照番号８１１０，８１２０は配向膜であり、参照番号４８０は対向基板であり、参照番号４６０は液晶である。
【０１３５】
なお、図１５では画素電極７２３０ａと共通電極８１００との間のギャップと、画素電極７２３０ｂと共通電極８１００との間のギャップとの差が大きくなっているが、実際にはそれほど大きな差にはならない。
【０１３６】
（３）図１４（図１０，図１１）に示されるブロック１０００（ブロック１６００）の製造プロセスと転写体３０００への転写について
図１４（図１０，図１１）に示されるブロック１０００自体の製造工程について、図１６〜図２１を用いて説明する。なお、ブロック１６００の製造工程は、ブロック１０００の製造工程と同じである。
【０１３７】
まず、図１６に示すように、ＴＦＴを形成する。このとき、同時に走査線ならびに信号線が形成される。
【０１３８】
すなわち、転写元基板５０００上にアモルファスシリコン層（分離層）５１００を形成し、その上にＳｉＯ2膜３５００を形成する。次に、ポリシリコンアイランドを形成し、続いてゲート絶縁膜３６５０を形成する。次に、タンタル層（あるいはポリシリコン層）を加工してゲート電極３６７０ならびに走査線（図１６では不図示）を形成する。続いて、ゲート電極３６７０をマスクとして用いてセルフアラインでポリシリコンアイランド中に選択的に不純物を導入してソース・ドレイン領域（ｎ+）３６００，３６０４を形成する。参照番号３６０２はチャネル領域である。ソース・ドレイン領域（ｎ+）３６００，３６０４ならびにチャネル領域３６０２がＴＦＴの能動層となる。
【０１３９】
次に、層間絶縁膜３４００を形成し、次に、コンタクトホールを経由してアルミニュウム（Ａｌ）電極３３０２，３３０４をソース・ドレイン領域（ｎ+）３６００，３６０４に接続する。次に、保護膜３７００を形成する。
【０１４０】
次に、図１７に示すように、保護膜３７００，層間絶縁膜３４００，下地ＳｉＯ2膜を選択的にエッチングし、開口部ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４を形成する。なお、開口部はそれぞれエッチング量が異なるので、ＣＰ１とＣＰ４の組とＣＰ２とＣＰ３の組とに分けて、異なるエッチング工程にてエッチングすることもできる。
【０１４１】
次に、図１８に示すように、ＩＴＯ層３２０２，３２０４を形成する。このＩＴＯ層は、信号線（不図示）上にも形成される。
【０１４２】
次に、図１９に示すように、デバイスを、接着層３１００を介して転写体（プラスチック基板）３０００に接続する。
【０１４３】
そして、図２０に示すように、レーザー光を照射し、その後、図２１に示すように、転写元基板５０００を離脱させ、転写が完了する。図１１に示されるブロック１０００（ブロック１６００）は、この状態となっている。
【０１４４】
なお、以上の例では、画素電極材料であるＩＴＯを信号線上にも設ける（信号線をＩＴＯで埋め込む）構造を採用しているが、これに限定されるものではなく、
ＩＴＯは画素電極としてのみ使用するようにしてもよい。この場合、図２２に示すように、層間絶縁膜３４００，下地ＳｉＯ2膜５１００を選択的にエッチングして開口部ＣＰ５〜ＣＰ８を設け、続いて、図２３に示すように、ＩＴＯ層３２０３（画素電極層）ならびにＡｌからなる配線層（信号線を構成する層でもある）３２０５を形成する。この場合、ＩＴＯ層３２０３とＡｌからなる配線層（信号線）３２０５とは、同じ階層に属することになる。
【０１４５】
なお、画素電極をアルミニュウム等の金属で形成して、反射電極としてもよい。
【０１４６】
また、図２１の構成において、接続用領域にアルミニュウム等の金属により接続用電極をさらに形成してもよい。
【０１４７】
（４）図１４（図１０，図１２，図１３）に示されるブロック１３００自体の製造工程について
図１４に示されるブロック１３００の製造工程を図２４〜図２７を用いて説明する。
【０１４８】
まず、図２４に示すようにＴＦＴを形成する。このとき、同時に走査線ならびに信号線が形成される。
【０１４９】
すなわち、転写元基板４０００上にアモルファスシリコン層（分離層）４１００を形成し、その上にＳｉＯ2膜４２００を形成する。次に、ポリシリコンアイランドを形成し、続いてゲート絶縁膜４６５０を形成する。続いてタンタル層（あるいはポリシリコン層）を加工してゲート電極４７００ならびに走査線（図２４では不図示）を形成する。次に、ゲート電極４７００をマスクにしてセルフアラインでポリシリコンアイランド中に選択的に不純物を導入してソース・ドレイン領域（ｎ+）４６００，４６０４を形成する。参照番号４６０２はチャネル領域である。ソース・ドレイン領域（ｎ+）４６００，４６０４ならびにチャネル領域４６０２がＴＦＴの能動層となる。
【０１５０】
次に、層間絶縁膜４３００を形成し、次に、コンタクトホールを経由してアルミニュウム（Ａｌ）電極４４０２，４４０４をソース・ドレイン領域（ｎ+）４６００，４６０４に接続する。次に、保護膜４３０２を形成する。次に、保護膜４３０２を選択的にエッチングして開口部ＣＰ１０，ＣＰ１１，ＣＰ１２を形成する。開口部はそれぞれエッチング量が異なるので、ＣＰ１１とＣＰ１２を同時に形成し、ＣＰ１０とは異なるエッチング工程として開口部を形成することも可能である。
【０１５１】
次に、図２５に示すように、ＩＴＯ層４５０２，４５０４を形成する。ＩＴＯ層４５０２は画素電極となる層であり、ＩＴＯ層４５０４は、各ブロック間における信号線の接続層となる層である。
【０１５２】
次に、図２６に示すように、図２６に示すように保護膜６０００を形成し、次に、保護膜６０００の一部に開口部ＣＰ１４を形成する。これにより、信号線の接続領域２１００が形成される。
【０１５３】
次に、図１２で示したように、分離層４１００にレーザー光を照射し、その後、基板４０００を離脱させると、図２７に示すようなブロック１１００が形成される。図１４に示されるブロック１１００は、図２７に示される状態で、異方性導電膜（異方導電性接着剤）を介して他のブロックに接続されている。
【０１５４】
なお、以上の例では、画素電極材料であるＩＴＯを信号線上にも設ける（信号線をＩＴＯで埋め込む）構造を採用しているが、これに限定されるものではなく、
ＩＴＯは画素電極としてのみ使用するようにしてもよい。
【０１５５】
この場合、図２８に示すように、画素電極を構成する層であるＩＴＯ層４５０３と、信号線を構成する層であるＡｌ層４４０５とは同じ階層に属することになる。
【０１５６】
なお、画素電極を、ＩＴＯではなくアルミニュウム等の金属で形成して反射電極とすることもできる。また、図２７の構成において、接続領域にはアルミニュウム等の金属からなる接続用電極をさらに形成してもよい。さらに、以上の方法の他に、信号線（Ａｌ）４４０４を直接に接続領域における接続用電極とすることもできる。つまり、図２５にて形成するＩＴＯを接続領域には形成しないようにすることにより、信号線４４０４の露出部を接続用電極とすることも可能である。
【０１５７】
また、以上の（３），（４）における説明では、信号線を接続する構造について説明したが、走査線同士の接続についても同様に考えることができる。但し、走査線が信号線とは異なる材料で形成される場合は、接続領域での構造は、信号線の形成材料を走査線の形成材料に置き換えて考えればよい。
【０１５８】
以上説明したように、本実施の形態によれば、転写を何回も繰り返すことにより、転写元基板よりも大きなアクティブマトリクス基板を形成することが可能となる。
【０１５９】
以上、本発明の実施の形態について説明したが、本発明はこれに限定されるものではなく、本発明を活用すれば、アクティブマトリクス基板のみならず、例えば、所望の転写体上に大規模な回路を転写し、種々の電子回路（例えば、マイクロコンピュータ）を構築することも可能である。
【０１６０】
【図面の簡単な説明】
【図１】薄膜構造の転写方法の第１の工程を示す断面図である。
【図２】薄膜構造の転写方法の第２の工程を示す断面図である。
【図３】薄膜構造の転写方法の第３の工程を示す断面図である。
【図４】薄膜構造の転写方法の第４の工程を示す断面図である。
【図５】薄膜構造の転写方法の第５の工程を示す断面図である。
【図６】薄膜構造の転写方法の第６の工程を示す断面図である。
【図７】液晶表示装置の全体構成を説明するための図である。
【図８】本発明の実施の形態に係るアクティブマトリクス基板の平面パターンを示す図である。
【図９】（ａ）はアクティブマトリクス基板における一画素の平面パターンを示す図であり、（ｂ）は（ａ）に示されるパターンの等価回路を示す図である。
【図１０】本発明の実施の形態にかかるアクティブマトリクス基板の具体的な構成を示す平面図である。
【図１１】 図１０に示されるアクティブマトリクス基板の製造方法の第１の工程を示す断面図である。
【図１２】図１０に示されるアクティブマトリクス基板の製造方法の第２の工程を示す断面図である。
【図１３】図１０に示されるアクティブマトリクス基板の製造方法の第３の工程を示す断面図である。
【図１４】図１０に示されるアクティブマトリクス基板の製造方法の第４の工程を示す断面図である。
【図１５】本実施の形態のアクティブマトリクス基板を用いて製造された液晶表示装置の要部を示す断面図である。
【図１６】図１４に示されるブロック１０００の製造方法の第１の工程を示すデバイスの断面図である。
【図１７】図１４に示されるブロック１０００の製造方法の第２の工程を示すデバイスの断面図である。
【図１８】図１４に示されるブロック１０００の製造方法の第３の工程を示すデバイスの断面図である。
【図１９】図１４に示されるブロック１０００の製造方法の第４の工程を示すデバイスの断面図である。
【図２０】図１４に示されるブロック１０００の製造方法の第５の工程を示すデバイスの断面図である。
【図２１】図１４に示されるブロック１０００の製造方法の第６の工程を示すデバイスの断面図である。
【図２２】図１４に示されるブロック１０００の製造方法の他の例を示すデバイス断面図である。
【図２３】図１４に示されるブロック１０００の製造方法の他の例を示すデバイス断面図である。
【図２４】図１４に示されるブロック１３００の製造方法の第１の工程を示すデバイスの断面図である。
【図２５】図１４に示されるブロック１３００の製造方法の第２の工程を示すデバイスの断面図である。
【図２６】図１４に示されるブロック１３００の製造方法の第３の工程を示すデバイスの断面図である。
【図２７】図１４に示されるブロック１３００の製造方法の第４の工程を示すデバイスの断面図である。
【図２８】図１４に示されるブロック１３００の製造方法の他の例を示すデバイス断面図である。
【図２９】図１０のアクティブマトリクス基板の走査線（７２１０Ａ，７２１０Ｂ，７２１０Ｃ）に沿う断面構造を示す図である。
【符号の説明】
１００ 基板
１２０ アモルファスシリコン層（レーザー吸収層）
１４０ 薄膜デバイス層
１６０ 接着層
１８０ 転写体
１０００〜１８００ 薄膜構ブロック
２０００ａ〜２０００ｄ 走査線の接続領域
２１００ａ〜２１００ｄ 信号線の接続領域
７２００Ａ〜７２００Ｃ 信号線
７２１０Ａ〜７２１０Ｃ 走査線
Ｍ１〜Ｍ９ 画素部の薄膜トランジスタ（ＴＦＴ）

Claims (7)

  1. 下記（１）に記載の薄膜構造の転写方法を用いて、それぞれ電極を有する第１および第２の薄膜構造ブロックを転写する場合に、
    まず、前記第１の薄膜構造ブロックを所望の転写体上に転写し、
    転写された前記第１の薄膜構造ブロックの電極に前記第２の薄膜構造ブロックの電極が重なるようにして、前記第２の薄膜構造ブロックを転写し、前記電極の重なりの部分で薄膜構造ブロック間の電気的導通を確保することを特徴とする、転写された薄膜構造ブロック間の電気的導通をとる方法。
    （１）以下の工程を有する薄膜構造の転写方法。
    基板上に分離層を形成する工程。
    前記分離層上に薄膜トランジスタを含む薄膜構造ブロックを形成する工程。
    前記薄膜構造ブロックを接着層を介して転写体に接合する工程。
    前記分離層に光を照射し、前記分離層の層内および／または界面において剥離
    を生じせしめる工程。
    前記基板を前記分離層から離脱させる工程。
  2. マトリクス状に配置された走査線および信号線と、この走査線および信号線に接続された薄膜トランジスタと、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されたアクティブマトリクス基板の製造方法において、
    下記工程群（１）に記載の工程を経て、転写体上に第１の薄膜構造ブロックを転写し、
    下記工程群（２）に記載の工程を経て、前記第１の薄膜構造ブロックの一部に重なり、かつ前記第１の薄膜構造ブロックと電気的に導通がとられるように第２の薄膜構造ブロックを転写することを特徴とするアクティブマトリクス基板の製造方法。
    工程群（１）
    基板上に分離層を形成する工程と、
    前記分離層上に前記薄膜トランジスタ、前記走査線、および前記信号線を形成する工程と、
    以上に記載の工程を経て形成された第１の薄膜構造ブロックを、接着剤を介して転写体に接合する工程と、
    前記基板を前記分離層から離脱させる工程。
    工程群（２）
    基板上に分離層を形成する工程と、
    前記分離層上に前記薄膜トランジスタ、前記走査線、および前記信号線を形成する工程と、
    以上に記載の工程を経て形成された第２の薄膜ブロックの前記走査線および／または前記信号線の端部に形成した電極が、上記（１）に記載の第１の薄膜構造ブロックにおける前記走査線および／または前記信号線の端部に形成した電極に重ねられ、前記電極同士を電気的に導通させる工程と、
    前記基板を前記分離層から離脱させる工程。
  3. マトリクス状に配置された走査線および信号線と、この走査線および信号線に接続された薄膜トランジスタ（ＴＦＴ）と、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されたアクティブマトリクス基板の製造方法において、
    下記工程群（１）に記載の工程を経て、転写体上に第１の薄膜構造ブロックを転写し、
    下記工程群（２）に記載の工程を経て、前記第１の薄膜構造ブロックの一部に重なり、かつ前記第１の薄膜構造ブロックと電気的に導通がとられるように第２の薄膜構造ブロックを転写することを特徴とするアクティブマトリクス基板の製造方法。
    工程群（１）
    基板上に分離層を形成する工程と、
    前記分離層上に前記薄膜トランジスタを構成する半導体層を形成する工程と、
    前記薄膜トランジスタを構成する半導体層上に絶縁膜を形成する工程と、
    前記走査線および／または信号線の接続部となる前記絶縁膜をエッチングして接続領域を形成し、前記画素電極を配置すべき箇所の前記絶縁膜をエッチングして画素電極領域を形成する工程と、
    前記走査線および／または信号線に電気的に接続される接続用電極を形成し、前記画素電極領域を覆うように前記画素電極を形成する工程と、
    以上に記載の工程を経て形成された第１の薄膜構造ブロックを、接着剤を介して転写体に接合する工程と、
    前記基板を前記分離層から離脱させる工程。
    工程群（２）
    基板上に分離層を形成する工程と、
    前記分離層上に前記薄膜トランジスタを構成する半導体層を形成する工程と、
    前記薄膜トランジスタを構成する半導体上に絶縁膜を形成する工程と、
    前記画素電極を配置すべき箇所の前記絶縁膜をエッチングして画素電極領域を形成する工程と、
    前記画素電極領域を覆うように画素電極を形成する工程と、
    前記走査線および／または信号線に電気的に接続された接続用電極を形成する工程と、
    以上に記載の工程を経て形成された第２の薄膜ブロックの前記接続用電極が前記工程群（１）に記載の第１の薄膜構造ブロックにおける前記接続用電極に重ねられ、前記接続用電極同士を電気的に導通させる工程と、
    前記基板を前記分離層から離脱させる工程。
  4. 請求項２または請求項３のいずれかに記載の製造方法により製造されたアクティブマトリクス基板。
  5. マトリクス状に配置された走査線および信号線と、この走査線および信号線に接続された薄膜トランジスタと、その薄膜トランジスタの一端に接続された画素電極とを含んで画素部が構成されたアクティブマトリクス基板において、
    基板上に、前記薄膜トランジスタ、前記走査線、前記信号線、および前記画素電極を有する第１のアクティブマトリクス部が転写されて配置され、
    前記基板上の前記第１のアクティブマトリクス部のうち少なくとも前記画素電極が配置される領域と異なる領域に、接着層を介在させて、前記薄膜トランジスタ、前記走査線、前記信号線、および前記画素電極を有する第２のアクティブマトリクス部が転写されて配置され、
    前記第１のアクティブマトリクス部と前記第２のアクティブマトリクス部は互いの一部が重なって配置され、その重なった一部において、互いに前記走査線および／または前記信号線どうしが導通部材を介して電気的に接続されてなることを特徴とするアクティブマトリクス基板。
  6. 請求項５に記載のアクティブマトリクス基板と、そのアクティブマトリクス基板と対向する対向基板と、前記アクティブマトリクス基板および前記対向基板との間に挟持される液晶層と、を有する液晶装置。
  7. 請求項４に記載のアクティブマトリクス基板を用いて構成される液晶装置。
JP35316696A 1996-12-16 1996-12-16 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置 Expired - Fee Related JP3837807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35316696A JP3837807B2 (ja) 1996-12-16 1996-12-16 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35316696A JP3837807B2 (ja) 1996-12-16 1996-12-16 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置

Publications (2)

Publication Number Publication Date
JPH10177187A JPH10177187A (ja) 1998-06-30
JP3837807B2 true JP3837807B2 (ja) 2006-10-25

Family

ID=18429012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35316696A Expired - Fee Related JP3837807B2 (ja) 1996-12-16 1996-12-16 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置

Country Status (1)

Country Link
JP (1) JP3837807B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP4411575B2 (ja) * 2002-04-25 2010-02-10 セイコーエプソン株式会社 電子装置の製造装置
US7242441B2 (en) * 2002-06-10 2007-07-10 Seiko Epson Corporation Method for manufacturing electro-optical device, and electro-optical device and electronic device manufactured with this manufacturing method
JP4366921B2 (ja) 2002-07-12 2009-11-18 セイコーエプソン株式会社 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP2004173841A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
WO2004064018A1 (ja) 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
JP2006120726A (ja) 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4748351B2 (ja) * 2005-04-20 2011-08-17 セイコーエプソン株式会社 薄膜素子の製造方法
US8278713B2 (en) * 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US20120044445A1 (en) 2010-08-17 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Device and Manufacturing Method Thereof

Also Published As

Publication number Publication date
JPH10177187A (ja) 1998-06-30

Similar Documents

Publication Publication Date Title
JP3738799B2 (ja) アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP4619462B2 (ja) 薄膜素子の転写方法
JP3809733B2 (ja) 薄膜トランジスタの剥離方法
JP3809712B2 (ja) 薄膜デバイスの転写方法
USRE38466E1 (en) Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
JP4126747B2 (ja) ３次元デバイスの製造方法
JP4619461B2 (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
JP4042182B2 (ja) Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3738798B2 (ja) アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2002217391A (ja) 積層体の製造方法及び半導体装置
JPH11243209A (ja) 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP2001189460A (ja) 薄膜デバイスの転写・製造方法
JP2004228373A (ja) デバイスの製造方法とデバイス、電気光学装置、及び電子機器
JP3809710B2 (ja) 薄膜素子の転写方法
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP2002217390A (ja) 積層体の製造方法、半導体装置の製造方法及び半導体装置
JP4229107B2 (ja) アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP4619644B2 (ja) 薄膜素子の転写方法
JP4378672B2 (ja) 回路基板の製造方法
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JP2009076852A (ja) 薄膜素子、薄膜素子の製造方法、及び表示装置
JP4525603B2 (ja) 薄膜トランジスタの転写方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060526

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees