JP3809739B2 - フィルタ付き表示装置の製造方法 - Google Patents
フィルタ付き表示装置の製造方法 Download PDFInfo
- Publication number
- JP3809739B2 JP3809739B2 JP03820599A JP3820599A JP3809739B2 JP 3809739 B2 JP3809739 B2 JP 3809739B2 JP 03820599 A JP03820599 A JP 03820599A JP 3820599 A JP3820599 A JP 3820599A JP 3809739 B2 JP3809739 B2 JP 3809739B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- filter
- pixel region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
Description
【発明の属する技術分野】
本発明は、カラー表示用のフィルタを備えた表示装置に係り、特に表示装置に一体的にフィルタを形成する場合に利点の多いフィルタ付き表示装置の製造方法に関する。
【0002】
【従来の技術】
フィルタは、表示装置に適用されることによって画質を向上したりカラー表示装置の各画素に各原色の色彩を与えたりする役割を有する。
【0003】
表示装置の積層構造内部にフィルタ要素を組み込んだフィルタ付き表示装置として、特開平3−72322号公報には、カラーフィルタ用フィルムの上に薄膜トランジスタや透明電極を形成した構造が記載されている。
【0004】
色分離を向上させるためには各画素のフィルタ間に遮光部材を設けることが好ましい。特開平8−288519号公報には、画素駆動用のTFT(薄膜トランジスタ)の下層に画素間を仕切る遮光膜を挟み込んで設けた層構造が記載されている。
【0005】
これら駆動回路の下層にフィルタや遮光部材と組み込んだ従来技術では、フィルタや遮光部材と駆動素子との距離が近いため、各画素における指向性が広く光の利用効率が高いという利点があった。
【0006】
【発明が解決しようとする課題】
しかしながら従来技術の表示装置は、下層から上層に向けて各層を重ねていく事で製造されていたため、幾つかの不都合が生じていた。
【0007】
第1に、フィルタや遮光部材の形成面には凹凸が生じているため、複雑な形状の駆動回路を製造することが困難になっていた。
【0008】
第2に、フィルタや遮光部材の構造に比べて駆動回路を製造する工程は複雑であるため、全体的な位置管理もしながらフィルタや遮光部材の位置に正確に合わせて駆動回路を形成していくことが困難であった。
【0009】
本願発明は、上記不都合に鑑み、製造が容易なフィルタ付き表示装置の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明のフィルタを備えた表示装置の製造方法は、
1)光を透過する第1基板上に光の供給により剥離を生ずる剥離層を形成する工程と、
2)剥離層上に保護層を形成する工程と、
3)保護層上に画素領域単位の表示を制御するための駆動層を形成する工程と、
4)駆動層上に仮接着層を介して転写基板を貼り合わせる工程と、
5)剥離層に第1基板側から光を供給して当該剥離層に剥離を生じさせ、当該第1基板を分離する工程と、
6)第1基板を分離して露出した保護層に駆動層の画素領域に対応させてフィルタを形成する工程と、を備えたことを特徴とするフィルタ付き表示装置の製造方法である。
【0011】
一態様として、フィルタを形成する工程は、
1)保護層に画素領域を仕切るバンクを形成する工程と、
2)バンクで仕切られた画素領域内にインクジェット方式によりフィルタ形成用溶液を充填する工程と、
3)充填されたフィルタ形成用溶液を乾燥させて着色層を形成する工程と、を備えている。
【0012】
バンクを形成する工程では、バンクに遮光性を付加することが考えられる。
【0013】
他の態様として、フィルタを形成する工程は、
1)保護層にレジスト層を形成する工程と、
2)レジスト層を画素領域単位でフォトマスクして露光・現像し、画素領域に対応したレジスト層を形成する工程と、
3)画素領域に残されたレジスト層を染色して着色層を形成する工程と、を備える。
【0014】
他の態様として、フィルタを形成する工程は、
1)保護層に着色レジスト層を形成する工程と、
2)着色レジスト層を画素領域単位でフォトマスクして露光・現像し、画素領域に対応した着色層を形成する工程と、を備える。
【0015】
他の態様として、フィルタを形成する工程は、
1)保護層に顔料樹脂を塗布する工程と、
2)顔料樹脂上にレジスト層を形成する工程と、
3)レジスト層を画素領域単位でフォトマスクして露光・現像し、画素領域に対応したレジスト層を形成する工程と、
4)レジスト層上から顔料樹脂をエッチングし、当該レジスト層を剥離して画素領域に対応した着色層を形成する工程と、を備える。
【0016】
他の態様として、フィルタを形成する工程は、
1)保護層に印刷法により画素領域単位で顔料樹脂を付着させ、画素領域に対応した着色層を形成する工程を備える。
【0017】
駆動層に含まれる配線に遮光材料を含ませて画素領域を仕切る遮光機能を設けることは好ましい。
【0018】
本発明は、さらに
1)フィルタ上に偏光機能を有する第2基板を貼り合わせる工程と、
2)第2基板を仮接着層から分離する工程と、
3)第2基板を分離させることにより露出した駆動層上に液晶層を挟んで偏光機能を有する第3基板を形成する工程と、を備える。
【0019】
【発明の実施の形態】
本発明の好適な実施の形態を、図面を参照して説明する。
【0020】
(実施形態1)
図1に、本実施形態1における製造方法で製造された表示装置の断面図を示す。図1では理解を容易にするために一部の画素領域の断面図を示してある。本表示装置は、保護層110を中心として、上層側に駆動層100、画素電極111、液晶層116、共通電極117、基板118および偏光板119を備え、下層側にバンク120と着色層121(赤)・122(青)・123(緑)からなるフィルタ、接着層113、基板114および偏光板115を備えて構成されている。図示はしていないが、画素電極111と共通電極117の液晶層側の表面には、液晶分子を配向させるために樹脂等をラビング処理した配向膜が形成されている。
【0021】
図2に、駆動層100の構造を詳述した拡大断面図を示す。図2に示す領域は、一つの画素に対応した画素領域を駆動する駆動回路の部分であり、薄膜トランジスタである画素制御トランジスタTr1とドライバトランジスタTr2を備えている。
【0022】
画素制御トランジスタTr1は、ポリシリコン層101、n+層102およびゲート絶縁膜104を備えている。ドライバトランジスタTr2は、ポリシリコン層101、p+層103およびゲート絶縁膜104を備えている。各トランジスタ上には、層間絶縁膜107および樹脂層108が形成されており、電極106がトランジスタのソースおよびドレインから引き出されている。薄膜トランジスタは、n型MOS構造でもp型MOS構造でもCMOS構造でもよい。
【0023】
画素領域の総数は、表示装置におけるカラー画素の数に原色数を乗じたものとなる。例えば、表示装置がVGA仕様である場合、カラー画素数は640列×480行となるので、総計で640×480×3個の画素で構成される。各画素は例えば約100μmピッチに配列される。
【0024】
本実施形態の表示装置は、駆動層100や画素電極111の下層にフィルタを備えている点に構成上の相違点があり、駆動回路の形成後にフィルタを製造する製造工程に特徴がある。以下具体的に説明する。
【0025】
1)第1の基板200上に光の供給により剥離を生ずる剥離層201を形成する工程(図3)
基板200は、照射光が透過しうる透光性を有するものであって、プロセスに対する耐熱性・耐食性を備えるものであればよい。透過率は10%〜50%程度あればよい。具体的な材料としては、石英ガラス、ソーダガラス、コーニング7059、日本電気ガラスOA―2等の耐熱性ガラスが挙げられる。その厚さは、大きな制限要素はないが、0.1mm〜0.5mm程度であることが好ましい。
【0026】
剥離層201は、レーザ光等の照射光により当該層内や界面において剥離(「層内剥離」または「界面剥離」ともいう)を生ずるものを使用する。一定の物質では、一定の強度の光を照射することにより、構成物質を構成する原子または分子における原子間または分子間の結合力が消失しまたは減少し、アブレーション(ablation)等を生じ剥離を起こす。照射光の照射により放出された気体により分離に至る場合もある。剥離層に含有されていた成分が気体となって放出され分離に至る場合と、剥離層が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
【0027】
剥離層201の具体的な組成としては、以下が考えられる。
【0028】
▲1▼非晶質シリコン(a−Si)
この非晶質シリコン中には、H(水素)が含有されていてもよい。水素の含有量は、2at%程度以上であることが好ましく、2〜20at%であることがさらに好ましい。水素が含有されていると、光の照射により水素が放出されることにより剥離層に内圧が発生し、これが剥離を促進するからである。水素の含有量は、成膜条件、例えば、CVD法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入する光のエネルギー等の条件を適宜設定することによって調整する。
【0029】
▲2▼酸化ケイ素若しくはケイ酸化合物、酸化チタン若しくはチタン酸化合物、酸化ジルコニウム若しくはジルコン酸化合物、酸化ランタン若しくはランタン酸化合物等の各種酸化物セラミックス、または誘電体あるいは半導体
酸化珪素としては、SiO、SiO2、Si3O2が挙げられる。珪酸化合物としては、例えばK2Si3、Li2SiO3、CaSiO3、ZrSiO4、Na2SO3が挙げられる。酸化チタンとしては、TiO、Ti2O3、TiO2が挙げられる。チタン酸化合物としては、例えばBaTiO4、BaTiO3、Ba2Ti9O20、BaTi5O11、CaTiO3、SrTiO3、PbTi3,MgTiO3、ZrTi2,SnTiO4,Al2Ti5,FeTiO3が挙げられる。酸化ジルコニウムとしては、ZrO2が挙げられる。ジルコン酸化合物としては、例えば、BaZrO3、ZrSiO4、PbZrO3、MgZrO3、K2ZrO3が挙げられる。
【0030】
▲3▼ 窒化ケイ素、窒化アルミ、窒化チタン等の窒化物セラミックス
▲4▼ 有機高分子材料
有機高分子材料としては、―CH2−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、−CH=N−(シフ)等の結合(光の照射によりこれらの原子間結合が切断される)を有するもの、特に、これらの結合を多く有するものであれば、他の組成であってもよい。有機高分子材料は、構成式中に、芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。このような有機高分子材料の具体例としては、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート(PMMA)、ポリフェニレンサルファイド(PPS)、ポリエーテルスルホン(PES)、エポキシ樹脂等が挙げられる。
【0031】
▲5▼ 金属
金属としては、例えば、Al、Li、Ti、Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd若しくはSm、またはこれらのうち少なくとも一種を含む合金が挙げられる。
【0032】
剥離層の厚さとしては、1nm〜20μm程度であるのが好ましい。剥離層の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生ずるからである。剥離層の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、剥離後に残された剥離層の残渣を除去するのに時間を要したりするからである。
【0033】
剥離層の形成方法は、均一な厚みで剥離層を形成可能な方法であればよく、剥離層の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCVD、低圧CVD、ECR―CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンプレーティング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・ブロジェット(LB)法、スピンコート、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。特に剥離層の組成が非晶質シリコン(a−Si)の場合には、CVD、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。また剥離層をゾルーゲル(sol-gel)法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
【0034】
なお、剥離層201と基板200との間に中間層を形成することは好ましい。中間層は、例えば製造時または使用時において被転写層を物理的または化学的に保護する保護層、絶縁層、被転写層へのまたは被転写層からの成分の移行(マイグレーション)を阻止するバリア層、反射層としての機能のうち少なくとも一つを発揮するものである。中間層の組成としては、Pt、Au、W,Ta,Mo,Al,Cr,Tiまたはこれらを主成分とする合金のような金属が挙げられる。
【0035】
2)剥離層201上に保護層110を形成する工程(図4)
保護層110は、絶縁性があり駆動層100を保護可能であり、かつ、剥離層201の剥離における熱などから駆動層100や画素電極111などの駆動回路を保護可能な材料で構成する。半導体素子である駆動層100と同一のプロセスで形成可能な絶縁膜、例えば、保護層110としては、酸化珪素膜が適当である。保護層110の厚みとしては、保護機能が果たせる位の厚み、例えば50nm〜2.0μm程度の厚みに形成する。100〜500nmならなお好適である。保護層110の形成は通常の熱酸化法、CVD(低圧、プラズマを含む)法、スパッタリング法等を適用可能である。
【0036】
3)保護層110上に画素領域単位の表示を制御するための駆動層100を形成する工程(図4:図2)
この工程では、通常の半導体製造プロセスにより薄膜トランジスタ等を形成していく。最初にアモルファスシリコンをLPCVD法等で形成してから、レーザ光などでアニールすると、アモルファスシリコン層がポリシリコン層101となる。これをパターニングして、各トランジスタの核となるアイランドを形成する。アイランド上にCVD法等でゲート絶縁膜104を形成する。ゲート絶縁膜104上にゲート電極105をポリシリコンか金属で形成する。次に画素制御トランジスタTr1側にマスクしてからボロン(B)などをイオン注入して、ドライバトランジスタTr2のp+層103を製造する。次にドライバトランジスタTr2をマスクしてからリン(P)などをイオン注入して、n+層102を製造する。
【0037】
以上の工程で薄膜トランジスタが形成されたら、層間絶縁膜107を形成してからコンタクトホールを設けて電極106を形成する。その上に樹脂層108を形成してから、画素領域の光透過領域における層間絶縁膜107と樹脂層108とを除去する。そして樹脂層108にコンタクトホールを設けて画素制御トランジスタTr1の一方の電極106に電気的に接続する画素電極111を、ITO等を用いて光透過領域に形成する。
【0038】
4)駆動層100上に仮接着層301を介して第2の基板300を貼り合わせる工程(図5)
仮接着層301としては、後に剥離が可能な一時的接着剤となる接着剤を使用する。例えば、仮接着層301の材料として、反応性硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。具体的には、エポキシ系、アクリレート系、シリコーン系等の接着剤が使用可能である。
【0039】
基板300としては、一時的な転写基板として使用可能な程度の強度を備えればよい。例えば基板300の材料としては、各種合成樹脂または各種ガラス材が挙げられる。ガラス材としては、通常の(低融点の)安価なガラス材料でよい。
【0040】
仮接着層301として硬化型接着剤を用いる場合、駆動層100および画素電極111上に硬化型接着剤を塗布しそれに基板300を貼り合わせた後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させる。
【0041】
光硬化型接着剤を用いる場合、基板300に光透過性のものを用い、上記と同様にして貼り合わせた後、基板300側から光を照射して接着剤を硬化させる。
【0042】
5)剥離層201に第1の基板200側から光を供給して当該剥離層201に剥離を生じさせ、当該第1の基板200を分離する工程(図6)
剥離するための照射光としては、剥離層201に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよい。例えば、照明光としてはX線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波等の各波長の光が適用できる。電子線であっても放射線(α線、β線、γ線)等であってもよい。ただし剥離層にアブレーションを生じさせ易いという点でレーザ光が好ましい。
【0043】
レーザ光を発生させるレーザ装置としては、各種気体レーザ、個体レーザ(半導体レーザ)等が挙げられるが、特にエキシマレーザ、Nd−YAGレーザ、アルゴンレーザ、CO2レーザ、COレーザ、He−Neレーザ等が好ましく、その中でもエシキマレーザが特に好ましい。エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で剥離層にアブレーションを生じさせることができる。このため隣接する層や近接する層に温度上昇を生じさせることがほとんどなく、層の劣化や損傷を可能な限り少なくして剥離を達成することができる。
【0044】
剥離層201に、アブレーションを生じる波長依存性がある場合、照射されるレーザ光の波長は、100nm〜350nm程度であることが好ましい。剥離層に、ガス放出、気化または昇華等の層変化を起こさせるためには、照射されるレーザ光の波長は、350nm〜1200nm程度であることが好ましい。
【0045】
レーザ光のエネルギー密度は、エキシマレーザの場合、10〜5000mJ/cm2程度とするのが好ましい。エネルギー密度が低いか照射時間が短いと、十分なアブレーションが生ぜず、エネルギー密度が高いか照射時間が長いと、剥離層や中間層を透過した照射光により、被転写層へ悪影響を及ぼすことがある。
【0046】
レーザ光の照射は、その強度が均一となるように照射するのが好ましい。光の照射方向は、剥離層に対し垂直な方向に限らず、剥離層に対し所定角傾斜した方向であってもよい。また、剥離層の面積が照射光1回の照射面積より大きい場合には、剥離層全領域に対し、複数回に分け光を照射してもよい。また、同一箇所に複数回照射してもよい。異なる種類、異なる波長(波長域)の光を同一領域または異なる領域に複数回照射してもよい。
【0047】
剥離した後、保護層110に剥離層201の残さが残る場合は洗浄またはエッチングによりこれを除去する。
【0048】
6)第1の基板200を分離して露出した保護層110に駆動層100の画素領域に対応させてフィルタ120〜123を形成する工程(図7〜図9)
このフィルタを形成する工程は、保護層110に画素領域を仕切るバンク120を形成する工程(図7)、バンク120で仕切られた画素領域内にインクジェット方式によりフィルタ形成用溶液を充填する工程(図8)、充填されたフィルタ形成用溶液を乾燥させて着色層121〜123を形成する工程(図9)で構成される。
【0049】
バンク120は、平面的に見た場合、画素領域を囲む形状(例えば格子形状やストライプ状)をなすように保護層110上に設られる。バンク120の材料は、例えばレジストと同様のポリイミドなどの有機材料で構成可能である。特にブラックマトリクスとして機能可能な光透過性の無い材料で形成することが好ましい。具体的には、ネガ型樹脂ブラック、高絶縁性ブラックマトリクス用レジストなど、黒色樹脂を有機溶剤に溶かしたものを使用する。格子状にパターニングするには、フォトリソグラフィ法を適用する。
【0050】
次いで、バンク120によって仕切られた画素領域にインクジェット式記録ヘッド1からフィルタ形成用溶液を充填させる。フィルタ形成用溶液は、染料や顔料を適当な溶剤に溶かして、インクジェット式記録ヘッド1から吐出可能な粘度(数pc)程度にしたものである。インクジェット式記録ヘッド1は、ピエゾジェット方式によるヘッドが溶液に熱による変性を生じさせないため好ましい。
【0051】
フィルタ形成用溶液を原色の数だけ用意し、異なるインクジェット式記録ヘッドから該当する色彩の画素領域単位で打ち分け、バンク120内に適量充填する。充填する溶液量は、溶剤の揮発による体積減少を考慮した量にする。
【0052】
画素領域にフィルタ形成用溶液を充填したら、熱処理を行ってインク中の溶剤成分を揮発させ、固化した着色層121、122または123を形成する。熱処理は、例えばヒータを用いて行われ、全体を所定の温度(例えば70度程度)に加熱して行われる。インクの溶媒が蒸発するとインクの体積が減少する。体積減少が激しい場合は、カラーフィルタとして十分なインク膜の厚みが得られるまで、溶液の充填と乾燥とを繰り返す。
【0053】
一定の厚みになったら、完全に乾燥させるため、所定の温度(例えば120℃)で所定時間(1時間程度)の加熱を行う。
【0054】
7)フィルタ上に偏光機能を有する第3の基板113〜115を貼り合わせる工程(図10)
この工程では、フィルタ上に接着層113を介して基板114および偏光板115を貼り合わせる。
【0055】
接着層113としては、光、熱、または光および熱の双方のいずれかのエネルギーにより硬化する材料であることが好ましい。この接着層は再び剥離することがないものなので、不可逆的に硬化する樹脂を利用可能である。接着層113として、紫外線硬化型の樹脂は好適である。具体的には、紫外線硬化型のアクリル系樹脂が挙げられる。アクリル系樹脂ならば、市場に多く出回っており、感光剤も入手し易い。ただし、樹脂の代わりに無機膜を形成してもよい。
【0056】
接着層113の形成には、公知の方法を適用可能である。例えば、スピンコート法、ディッピング法、スプレーコート法、ロールコート法、バーコート法等によって硬化性樹脂を所定の厚みに塗布する。無機膜を用いる場合には、蒸着法、スパッタリング法等を用いる。インクジェット法による塗布も可能である。
【0057】
基板114は、光透過性があり一定の強度を有し、かつ経済的な一般的なものを使用可能である。例えば、ガラス、石英など、通常の液晶パネルの基板を使用可能である。基板114としてプラスチック基板を用いれば、可撓性、耐衝撃性等を有する新規な表示素子を構成することが可能となる。
【0058】
偏光板115は、表示装置の背後から照射されるバックライト光のうち、特定の偏光状態の光のみを透過する光学素子である。偏光板115は接着剤で基板114に接着される。ただし偏光板115は、基板114を兼用してもよい。
【0059】
8)第2の基板300を仮接着層301から分離する工程(図11)
仮接着層301を駆動層100や画素電極111から剥離するためには、化学的な処理を行う。例えば、仮接着層301に市販の水溶性接着剤(スリーボンド社製threebond3046等)を使用した場合には、剥離用の液体として水を使用し、仮接着層301を溶かし基板300を分離することが可能である。
【0060】
9)第2の基板300を分離させることにより露出した駆動層100上に液晶層116を挟んで偏光機能を有する第3の基板117〜119を形成する工程(図12)
基板300を分離したら駆動層100や画素電極111表面を洗浄する。画素電極111表面には、樹脂等を塗布し配向制御のためのラビング処理を施しておく。
【0061】
共通電極117は光透過性および導電性を備えた材料、例えばITO(Indium Tin Oxide)をスパッタリング法、蒸着法等により形成される。共通電極117の表面には樹脂等を塗布し、画素電極と同様に配向制御のためラビング処理を施しておく。ラビングの方向は、偏光板115や119の偏光方向に合わせる。
【0062】
基板118と偏光板119に関しては、基板114と偏光板115と同様である。ただし偏光板119の偏光方向はラビング処理の配向方向に合わせておく。偏光板119が基板118を兼ね備えていてもよい。
【0063】
共通電極117と偏光板119を形成した基板118を駆動層100の面と適当な間隙をあけて保持してから両層の間に液晶材料を封入し、液晶層116を形成する(図1)。液晶材料には、通常のものを使用する。
【0064】
上記表示装置において、薄膜トランジスタが駆動されず画素電極111と共通電極117間に電圧が印加されていない画素領域では、液晶層116の液晶分子がラビング処理の配向方向に沿って配向している。表示装置の背後から照射されたバックライト光のうち偏光板115を透過した一定の偏光方向を有する光は、各着色層121〜123で画素に応じた特定の波長帯域の光となる。この光は液晶層116で偏光面回転させられ偏光板119から射出させられる。
【0065】
薄膜トランジスタが駆動され画素電極111と共通電極117間に電圧が印加された画素領域では、液晶層116に生じた電界の方向に液晶分子の分子長軸が配向する。このような配向状態の液晶分子は旋光性を失う。バックライト光のうち偏光板115を透過し着色層121〜123により特定の波長帯域に制限された一定の偏光方向を有する光は、偏光面を回転させられることなく偏光板119に入射する。しかしこの光は偏光面が回転していないので、偏光板119を透過できない。この画素では、表示装置から光が射出されず観察者に認識されることがない。
【0066】
赤色、青色および緑色の各画素で構成されるカラー画素の色彩は、いずれの画素領域の光が透過しているかの三原色の組み合わせで発光色が決まる。発光させたい色に応じて各画素領域の薄膜トランジスタを駆動すれば、任意の色彩で発色させることが可能である。
【0067】
このような工程で実施される実施形態1によれば、インクジェット方式を利用してフィルタを製造するので、色の打ち分けが容易でありフィルタ形成用溶液の無駄が少ない。
【0068】
実施形態1によれば、バンクに遮光部材を兼用させ得ることができる。
【0069】
実施形態1によれば、フィルタおよび遮光部材と駆動回路との距離が近いので指向性が広く、光の利用効率が高い明るい表示装置を提供可能である。
【0070】
(実施形態2)
本発明の実施形態2は、レリーフ染色法によってカラーフィルタを製造するものである。
【0071】
図13乃至図19に本実施形態の製造工程断面図を示す。
【0072】
フィルタ形成までの工程(図13): フィルタ形成前までの製造工程では、配線にブラックマトリクス機能を兼用させるため、遮光材料を含ませた金属材料で配線を形成する点で、実施形態1と異なる。図13では、クロムなどの遮光性のある材料を含有した金属でゲート電極105bが形成されている。その他の層の形成方法については実施形態1と同様である。
【0073】
保護層110にレジスト層を形成する工程(図14)
保護層110上に染料による染色が可能なレジストを利用してレジスト層400を形成する。例えば、レジストの材料として、セルロース、アクリル系樹脂、ゼラチン等、液体を吸収する性質を備えた材料を適用する。塗布には、スピンコート法、ディッピング法、スプレーコート法、ロールコート法、バーコート法等を利用する。
【0074】
レジスト層400を画素領域単位でフォトマスクする工程(図15)
レジスト層400上に画素領域の大きさに窓が開けられたフォトマスク2を施し、所定の光で露光する。マスクするパターンは同色の画素領域のみが露光されるようにする。ポジ型のレジストであれば、光の照射したレジストが硬化する。現像すると露光部分400のみが残される(図16)。ただし図はポジ型のレジストを使用した場合であり、ネガ型のレジストを使用する場合にはフォトマスクパターンを逆にする。
【0075】
画素領域に残されたレジスト層400を染色して着色層401を形成する工程(図17)
画素領域ごとに残されたレジスト400に、染料を使用して染色し次いで固着処理を行う。これによって一色についての着色層401が形成される。一色の固着が済んだら、染料の色を替えて合計3回レジスト塗布(図14)、露光(図15)、現像(図16)、染色・固着(図17)を繰り返す。これらの処理により各画素領域ごとに着色層401〜403が形成される(図18)。
【0076】
フィルタ形成後の処理については、上記実施形態1と同様なので省略する(図19)。
【0077】
この実施形態2によれば、フォトリソグラフィ法に染色法を適用することによりカラーフィルタを製造することができ、実施形態1と同様の効果を奏する。特にブラックマトリクスとしてゲート配線105bが作用する。
【0078】
(実施形態3)
本発明の実施形態3は、感光性顔料分散法によってカラーフィルタを製造するものである。
【0079】
図20乃至図23に本実施形態の製造工程断面図を示す。
【0080】
フィルタ形成までの工程については、実施形態2と同様である。
【0081】
保護層110に着色レジスト層を形成する工程(図21)
保護層110上に顔料が最初から分散されている感光性レジストを塗布し着色レジスト層500を形成する。
【0082】
着色レジスト層500を画素領域単位でフォトマスクする工程(図22)
着色レジスト層500上に画素領域の大きさに窓が開けられたフォトマスク2を施し、所定の光で露光する。マスクするパターンは着色レジスト層の色彩の画素領域のみが露光されるようにする。ポジ型のレジストであれば、光の照射したレジストが硬化する。現像すると露光部分のみが着色層501として残される。ただし図はポジ型のレジストを使用した場合であり、ネガ型のレジストを使用する場合にはフォトマスクパターンを逆にする。
【0083】
一色の着色層501が形成できたら、着色レジスト材料の色を替えて合計3回レジスト塗布(図20)、露光(図21)、現像(図22)を繰り返す。これらの処理により各画素領域ごとに着色層501〜503が形成される(図23)。
【0084】
フィルタ形成後の処理については、上記実施形態1と同様なので省略する。
【0085】
この実施形態3によれば、フォトリソグラフィ法に感光性顔料分散法を適用することによりカラーフィルタを製造することができ、実施形態1や2と同様の効果を奏する。
【0086】
(実施形態4)
本発明の実施形態4は、非感光性顔料分散法によってカラーフィルタを製造するものである。
【0087】
図24乃至図27に本実施形態の製造工程断面図を示す。
【0088】
フィルタ形成までの工程については、実施形態2と同様である。
【0089】
保護層110に顔料樹脂600・レジスト層400を形成する工程(図24)保護層110上に非感光性の顔料樹脂600を塗布する。顔料樹脂600が硬化したらその上にレジスト層400を形成する。
【0090】
着色レジスト層500を画素領域単位でフォトマスクする工程(図25)
レジスト層400上に画素領域の大きさに窓が開けられたフォトマスク2を施し、所定の光で露光する。マスクするパターンは着色レジスト層の色彩の画素領域のみが露光されるようにする。ポジ型のレジストであれば、光の照射したレジストが硬化する。現像すると露光部分のみが残される。ただし図はポジ型のレジストを使用した場合であり、ネガ型のレジストを使用する場合にはフォトマスクパターンを逆にする。
【0091】
レジスト層400上から顔料樹脂600をエッチングする工程(図26)
画素領域に合わせたレジスト層400が残されたらその上からエッチングして、顔料樹脂600を除去する。エッチングには、公知のレジスト除去剤を用いてレジスト層を剥離して、画素領域に対応した着色層601を形成する。
【0092】
一色の着色層601が形成できたら、顔料樹脂の色を替えて合計3回顔料樹脂およびレジスト塗布(図24)、露光・現像(図25)、エッチング・レジスト除去(図26)を繰り返す。これらの処理により各画素領域ごとに着色層601〜603が形成される(図27)。
【0093】
フィルタ形成後の処理については、上記実施形態1と同様なので省略する。
【0094】
この実施形態4によれば、フォトリソグラフィ法に非感光性顔料分散法を適用することによりカラーフィルタを製造することができ、実施形態1や2と同様の効果を奏する。
【0095】
(実施形態5)
本発明の実施形態5は、印刷法によってカラーフィルタを製造するものである。
【0096】
図28に本実施形態の製造工程断面図を示す。
【0097】
フィルタ形成までの工程については、実施形態2と同様である。
【0098】
本実施形態では、保護層110上にオフセット印刷などの印刷法を適用して顔料樹脂を印刷していく。印刷用ローラ3を用いて、画素領域のパターンに合わせて顔料樹脂を保護層110上に印刷する。図28では、緑色の顔料樹脂403、赤色の顔料樹脂401が既に印刷されている状態で、緑色の顔料樹脂402を印刷している時の様子を示している。
【0099】
フィルタ形成後の処理については、上記実施形態1と同様なので省略する。
【0100】
この実施形態5によれば、印刷法を適用することによりカラーフィルタを製造することができ、実施形態1や2と同様の効果を奏する。
【0101】
(その他の変形例)
本発明は上記実施形態の他に種々に変形して適用することが可能である。
【0102】
例えば、フィルタの製造方法やバンクの形成方法、遮光部材の形成方法も一例として示したものに過ぎず、種々に変形してもよい。例えば、仕切部材や遮光性部材は必須のものではない。
【0103】
残りの層構造における製造方法も各実施形態で挙げた製造方法に限定されることなく、他の方法で製造することも可能である。
【0104】
表示装置の構成、例えば層構造や駆動形式は一例として示したものに過ぎず、公知の種々の表示装置としての構成を適用してもよい。
【0105】
【発明の効果】
本願発明によれば、最初に駆動層を形成した後にそれを剥離し、駆動層の裏側にフィルタを形成するので、下層のフィルタ形状が複雑な形状の駆動回路の製造に影響を及ぼすことを防止できる。
【0106】
本願発明によれば、最初に駆動層を形成した後にそれを剥離し、駆動層の裏側にフィルタを形成するので、複雑な構造の駆動回路を通常工程で形成した後、駆動回路に合わせて位置合わせが容易なフィルタの形成が可能であり、製造上の困難性を低減することが可能である。
【図面の簡単な説明】
【図1】実施形態1の表示装置の一部断面図。
【図2】実施形態1の表示装置における駆動層の構造を説明する拡大断面図。
【図3】第1基板上に剥離層を形成する工程。
【図4】剥離層上に保護層・駆動層を形成する工程。
【図5】駆動層上に仮接着層を介して転写基板を貼り合わせる工程。
【図6】剥離層に剥離を生じさせ第1基板を分離する工程。
【図7】保護層に画素領域を仕切るバンクを形成する工程。
【図8】バンクで仕切られた画素領域内にインクジェット方式によりフィルタ形成用溶液を充填する工程。
【図9】フィルタ形成用溶液を乾燥させて着色層を形成する工程。
【図10】フィルタ上に偏光機能を有する第2基板を貼り合わせる工程。
【図11】第2基板を仮接着層から分離する工程。
【図12】駆動層上に液晶層を挟んで偏光機能を有する第3基板を形成する工程.
【図13】実施形態2における遮光部材を説明する断面図。
【図14】実施形態2において保護層にレジスト層を形成する工程。
【図15】レジスト層を露光・現像する工程。
【図16】画素領域に対応したレジスト層が残された断面図。
【図17】レジスト層を染色して着色層を形成する工程。
【図18】各画素領域に着色層を形成した場合の断面図。
【図19】第2の基板を貼り合わせた断面図。
【図20】実施形態3において保護層に着色レジスト層を形成する工程。
【図21】着色レジスト層を画素領域単位でフォトマスクして露光・現像する工程。
【図22】画素領域に対応した着色層が形成された断面図。
【図23】各画素領域に着色層が形成された断面図。
【図24】実施形態4において保護層に顔料樹脂・レジスト層を塗布する工程と、
【図25】レジスト層を画素領域単位でフォトマスクして露光・現像する工程。
【図26】レジスト層上から顔料樹脂をエッチングする工程。
【図27】各画素領域に着色層が形成された断面図。
【図28】実施形態5における印刷法の説明図。
【符号の説明】
100…駆動層、
110…保護層
111…画素電極
113…接着層
114、118、200、300…基板
115、119…偏光板
116…液晶層
117…共通電極
201…剥離層
301…仮接着層
Claims (9)
- フィルタを備えた表示装置の製造方法において、
光を透過する第1基板上に光の供給により剥離を生ずる剥離層を形成する工程と、
前記剥離層上に保護層を形成する工程と、
前記保護層上に画素領域単位の表示を制御するための駆動層を形成する工程と、
前記駆動層上に仮接着層を介して第2基板を貼り合わせる工程と、
前記剥離層に前記第1基板側から光を供給して当該剥離層に剥離を生じさせ、当該第1基板を分離する工程と、
前記第1基板を分離して露出した前記保護層に前記駆動層の画素領域に対応させてフィルタを形成する工程と、を備えたことを特徴とするフィルタ付き表示装置の製造方法。 - 前記フィルタを形成する工程は、
前記保護層に前記画素領域を仕切るバンクを形成する工程と、
前記バンクで仕切られた画素領域内にインクジェット方式によりフィルタ形成用溶液を充填する工程と、
前記充填されたフィルタ形成用溶液を乾燥させて着色層を形成する工程と、を備えた請求項1に記載のフィルタ付き表示装置の製造方法。 - 前記バンクを形成する工程では、前記バンクに遮光性を付加する請求項2に記載のフィルタ付き表示装置の製造方法。
- 前記フィルタを形成する工程は、
前記保護層にレジスト層を形成する工程と、
前記レジスト層を前記画素領域単位でフォトマスクして露光・現像し、画素領域に対応したレジスト層を形成する工程と、
前記画素領域に残されたレジスト層を染色して着色層を形成する工程と、を備えた請求項1に記載のフィルタ付き表示装置の製造方法。 - 前記フィルタを形成する工程は、
前記保護層に着色レジスト層を形成する工程と、
前記着色レジスト層を前記画素領域単位でフォトマスクして露光・現像し、画素領域に対応した着色層を形成する工程と、を備えた請求項1に記載のフィルタ付き表示装置の製造方法。 - 前記フィルタを形成する工程は、
前記保護層に顔料樹脂を塗布する工程と、
前記顔料樹脂上にレジスト層を形成する工程と、
前記レジスト層を前記画素領域単位でフォトマスクして露光・現像し、画素領域に対応したレジスト層を形成する工程と、
前記レジスト層上から前記顔料樹脂をエッチングし、当該レジスト層を剥離して画素領域に対応した着色層を形成する工程と、を備えた請求項1に記載のフィルタ付き表示装置の製造方法。 - 前記フィルタを形成する工程は、
前記保護層に印刷法により前記画素領域単位で顔料樹脂を付着させ、画素領域に対応した着色層を形成する工程を備えた請求項1に記載のフィルタ付き表示装置の製造方法。 - 請求項4乃至請求項7のいずれか一項に記載のフィルタ付き表示装置の製造方法において、
前記駆動層に含まれる配線に遮光材料を含ませて前記画素領域を仕切る遮光機能を設けるフィルタ付き表示装置の製造方法。 - 前記フィルタ上に偏光機能を有する第2基板を貼り合わせる工程と、
前記第2基板を仮接着層から分離する工程と、
前記第2基板を分離させることにより露出した駆動層上に液晶層を挟んで偏光機能を有する第3基板を形成する工程と、をさらに備えた請求項1に記載のフィルタ付き表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03820599A JP3809739B2 (ja) | 1999-02-17 | 1999-02-17 | フィルタ付き表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03820599A JP3809739B2 (ja) | 1999-02-17 | 1999-02-17 | フィルタ付き表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000235348A JP2000235348A (ja) | 2000-08-29 |
JP3809739B2 true JP3809739B2 (ja) | 2006-08-16 |
Family
ID=12518839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03820599A Expired - Fee Related JP3809739B2 (ja) | 1999-02-17 | 1999-02-17 | フィルタ付き表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3809739B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW494447B (en) | 2000-02-01 | 2002-07-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
JP4712198B2 (ja) * | 2000-02-01 | 2011-06-29 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
US7579203B2 (en) | 2000-04-25 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
EP1455394B1 (en) | 2001-07-24 | 2018-04-11 | Samsung Electronics Co., Ltd. | Transfer method |
TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
JP4801579B2 (ja) * | 2003-01-15 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
AU2003292609A1 (en) | 2003-01-15 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Separating method and method for manufacturing display device using the separating method |
JP2004349513A (ja) | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
JP2005081299A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 成膜方法、配線パターンの形成方法、半導体装置の製造方法、電気光学装置、及び電子機器 |
JP2006049800A (ja) | 2004-03-10 | 2006-02-16 | Seiko Epson Corp | 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器 |
KR101108360B1 (ko) | 2004-12-30 | 2012-01-25 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
JP4894415B2 (ja) * | 2006-08-25 | 2012-03-14 | 凸版印刷株式会社 | 液晶表示装置の製造方法 |
TWI566005B (zh) * | 2012-09-26 | 2017-01-11 | 友達光電股份有限公司 | 製作顯示面板之方法 |
-
1999
- 1999-02-17 JP JP03820599A patent/JP3809739B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000235348A (ja) | 2000-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3911929B2 (ja) | 液晶表示装置の製造方法 | |
JP3738798B2 (ja) | アクティブマトリクス基板の製造方法及び液晶パネルの製造方法 | |
JP3809739B2 (ja) | フィルタ付き表示装置の製造方法 | |
JP4042182B2 (ja) | Icカードの製造方法及び薄膜集積回路装置の製造方法 | |
KR101258676B1 (ko) | 액정 표시장치 및 그의 제작방법 | |
KR100887671B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
JP5688448B2 (ja) | 発光装置、モジュール、及び電子機器 | |
JP4619461B2 (ja) | 薄膜デバイスの転写方法、及びデバイスの製造方法 | |
JP4619462B2 (ja) | 薄膜素子の転写方法 | |
CN101136330B (zh) | 半导体装置的制造方法 | |
JP3738799B2 (ja) | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 | |
JP3809712B2 (ja) | 薄膜デバイスの転写方法 | |
TW201040642A (en) | Electronic devices having plastic substrates | |
JP2001166301A (ja) | バックライト内蔵型液晶表示装置及びその製造方法 | |
JP4019305B2 (ja) | 薄膜装置の製造方法 | |
JP2007025690A (ja) | 液晶表示装置の製造方法 | |
JP2011022323A (ja) | 液晶表示装置の製造方法 | |
JP3837807B2 (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置 | |
JP4146526B2 (ja) | 液晶表示装置の製造方法 | |
JP2006072373A (ja) | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 | |
JP2001166300A (ja) | バックライト内蔵型液晶表示装置及びその製造方法 | |
JP4932337B2 (ja) | 液晶表示装置および作製方法 | |
JP2000330130A (ja) | 液晶表示装置およびその製造方法 | |
JP4647434B2 (ja) | 液晶表示装置用電極基板とその製造方法及び液晶表示装置 | |
JP4323596B2 (ja) | カラーフィルタとその製造方法、液晶素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060515 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |