CN101017852A - 非易失性半导体存储装置以及其制造方法 - Google Patents

非易失性半导体存储装置以及其制造方法 Download PDF

Info

Publication number
CN101017852A
CN101017852A CNA200710005108XA CN200710005108A CN101017852A CN 101017852 A CN101017852 A CN 101017852A CN A200710005108X A CNA200710005108X A CN A200710005108XA CN 200710005108 A CN200710005108 A CN 200710005108A CN 101017852 A CN101017852 A CN 101017852A
Authority
CN
China
Prior art keywords
film
dielectric film
memory device
charge storage
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710005108XA
Other languages
English (en)
Other versions
CN101017852B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101017852A publication Critical patent/CN101017852A/zh
Application granted granted Critical
Publication of CN101017852B publication Critical patent/CN101017852B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明的目的在于提供一种能够以低电压且高效率进行写入，并且优越于电荷保持特性的非易失性半导体存储装置以及其制造方法。所述非易失性半导体存储装置包括：具有彼此相离而形成的一对杂质区和设置在该杂质区之间的沟道形成区的半导体膜；设置在沟道形成区的上方的第一绝缘膜、电荷存储层、第二绝缘膜、用作栅极层的导电膜。在非易失性半导体存储装置中，跟由对抗半导体膜的电荷的第一绝缘膜形成的第一势垒相比，由对抗电荷存储层的电荷的第一绝缘膜形成的第二势垒的能量高。

Description

非易失性半导体存储装置以及其制造方法
技术领域
本发明涉及能够电写入、电读取以及电擦除的非易失性半导体存储装置以及其制造方法。本发明特别涉及该非易失性半导体存储装置中的电荷存储层的结构。
背景技术
作为半导体存储器中之一，能够将数据电重写并且在切断电源后也能够存储数据的非易失性存储器的市场正在扩大。非易失性存储器的特征在于其具有与MOS晶体管相似的结构，并且在沟道形成区的上方设置能够长时间地存储电荷的区域。浮动栅型非易失性存储器经由在沟道形成区的上方的隧道绝缘膜将电荷注入于浮动栅而保持电荷。此外，在MONOS(Metal-Oxide-Nitride-Oxide Semiconductor，金属氧化氮氧化半导体)型非易失性存储器中，利用氮化硅膜的陷阱(trap)或硅团簇(silicon cluster)作为电荷保持载体。
在图16中示出非易失性存储器的典型结构。非易失性存储器在形成沟道形成区的半导体膜800上具有也被称为隧道绝缘膜的第一绝缘膜801、也被称为浮动栅的电荷存储层802、第二绝缘膜803、控制栅极804、源805以及漏806。
这种非易失性存储器可以在一个晶体管中存储一位数据。当写入数据时，对源805和漏806之间，以及对半导体膜800和控制栅极804之间施加电压，并经由第一绝缘膜801将电荷从半导体膜800注入到电荷存储层802，且在与周围电绝缘的电荷存储层802中存储电荷。当读取数据时，根据电荷存储层802中是否存在电荷，MOS晶体管的阈值电压变化，因此可以利用该特性而读取数据。换言之，可以存储和读取“0”和“1”的数据。当擦除数据时，反之，对半导体膜800或源805施加高电压，并且经由第一绝缘膜801从电荷存储层802抽出电荷。
通过使施加到半导体膜800和控制栅极804之间的电压变成高，并且利用由于强电场而流过于第一绝缘膜801的F-N(Fowler-Nordheim)型隧道电流(NAND型)或热电子(NOR型)，而进行对电荷存储层802的电荷的注入。无论是哪种情况，都在半导体膜800和控制栅极804之间施加高电场，并且电荷被注入于被形成得很薄的绝缘膜中。
包括电荷存储层802的非易失性存储器被要求具有能够将储存在电荷存储层802中的电荷保持十年或更长的特性，以便保证可靠性。因此，第一绝缘膜801以及第二绝缘膜803被要求具有高绝缘性，以便防止电荷从电荷存储层802泄漏。由于在浮动栅型的非易失性存储器中，难以将第一绝缘膜801形成为能使F-N型隧道电流流过程度的薄(当为SiO2膜时，其厚度为7至8nm)，因而难以谋求实现写入电压和擦除电压的低电压化(10至20V)。此外，MONOS型的非易失性存储器被要求具有体积比较大的氮化硅膜，以便使氮化硅膜中的陷阱或硅团族保持电荷，而且使MOS晶体管的阈值电压变化。因此，被认为元件的微小化和低电压化有限度。
为了谋求实现非易失性存储器的写入电压的低电压化或电荷保持特性的改善，由多个绝缘膜构成图16中的第二绝缘膜803，并且将深陷阱级设置得成为高浓度的非易失性存储器被周知(例如，参照专利文件1)。此外，通过控制用于电荷存储层802的氮化硅的氢浓度而谋求改善电荷保持特性的MONOS型非易失性存储器被周知(例如，参照专利文件2)。
[专利文件1]专利申请公开Hei11-40682号
[专利文件2]专利申请公开2004-221448号
发明内容
即使改善图16中的第二绝缘膜803和电荷存储层802，如果要维持电荷保持特性，则需要使第一绝缘膜801变薄。然而，使第一绝缘膜801变薄有限度，所以发生一个问题，即如果不能使第一绝缘膜801的厚度变薄，则不能降低写入电压。另外，即使只改善电荷存储层802的电荷保持特性，也不能降低写入电压。
此外，在使用薄膜晶体管等的元件而在玻璃等耐热性低的衬底的上方形成非易失性半导体存储装置的情况下，难以使用热氧化法而形成绝缘膜。因此，在将第一绝缘膜801形成得成为薄的情况下，需要使用CVD法或溅射法以几nm的膜厚度而形成。然而，使用CVD法或溅射法以几nm的膜厚度而形成的第一绝缘膜801在其膜内部具有缺陷并且其膜质不够好，所以发生如下问题，即漏电流发生且半导体膜800和电荷存储层802形成短路等，结果使非易失性半导体存储装置的可靠性降低(发生写入或读取不良)。
发明内容
鉴于上述问题，本发明的目的在于，提供一种能够以低电压且高效率进行写入，并且优越于电荷保持特性的非易失性半导体存储装置以及其制造方法。
本发明的非易失性半导体存储装置包括：具有彼此相离而形成的一对杂质区以及在其之间的沟道形成区的半导体膜；设置在沟道形成区的上方的第一绝缘膜、电荷存储层、第二绝缘膜、用作栅极层的导电膜，其中，由对抗电荷存储层的电荷的第一绝缘膜形成的第二势垒比由对抗半导体膜的电荷的第一绝缘膜形成的第一势垒能量高。
本发明的非易失性半导体存储装置包括：具有彼此相离而形成的一对杂质区以及在其之间的沟道形成区的半导体膜；设置在沟道形成区的上方的第一绝缘膜、电荷存储层、第二绝缘膜、用作栅极层的导电膜，其中，电荷存储层由比半导体膜能隙(带隙)小的材料、或者由比半导体膜电子亲和力大的材料形成。
本发明的非易失性半导体存储装置的制造方法包括如下步骤：在衬底的上方形成半导体膜；通过进行高密度等离子体处理，在半导体膜的表面上形成含有氧或/和氮的第一绝缘膜；在第一绝缘膜的上方形成具有比半导体膜能隙小的材料、或者比半导体膜电子亲和力大的材料的电荷存储层；在电荷存储层的上方形成含有氮的第二绝缘膜；在第二绝缘膜的上方形成导电膜；在半导体膜的上方选择性地形成抗蚀剂；通过将第一绝缘膜、电荷存储层、第二绝缘膜以及导电膜选择性地去掉，而与半导体膜的至少一部分重叠地保留第一绝缘膜、电荷存储层、第二绝缘膜以及导电膜；通过将留下了的导电膜作为掩模而导入杂质元素，在半导体膜中形成杂质区。
本发明的非易失性半导体存储装置的制造方法包括如下步骤：在衬底的上方形成半导体膜；通过在氧气氛中进行第一高密度等离子体处理后，接着在氮气氛中进行第二高密度等离子体处理，而在半导体膜的表面上形成包括氧化膜和含有氧和氮的膜的叠层膜的第一绝缘膜；在第一绝缘膜的上方形成具有比半导体膜能隙小的材料、或者比半导体膜电子亲和力大的材料的电荷存储层；在电荷存储层的上方形成含有氮的第二绝缘膜；通过在氧气氛中进行第三高密度等离子体处理，而使含有氮的第二绝缘膜的表面氧化；在其表面被氧化了的第二绝缘膜的上方形成导电膜；通过将第一绝缘膜、电荷存储层、第二绝缘膜以及导电膜选择性地去掉，而与半导体膜的至少一部分重叠地保留第一绝缘膜、电荷存储层、第二绝缘膜以及导电膜；通过将留下了的导电膜作为掩模而导入杂质元素，在半导体膜中形成杂质区。
本发明的非易失性半导体存储装置的制造方法包括如下步骤：在衬底的上方形成第一半导体膜和第二半导体膜；通过在氧气氛中进行第一高密度等离子体处理后，接着在氮气氛中进行第二高密度等离子体处理，而在第一半导体膜和第二半导体膜的表面上形成第一绝缘膜；在第一绝缘膜的上方形成具有比第一半导体膜以及第二半导体膜能隙小的材料、或者比第一半导体膜以及第二半导体膜电子亲和力大的材料的电荷存储层；在电荷存储层的上方形成含有氮的第二绝缘膜；将形成在第二半导体膜的上方的第一绝缘膜、电荷存储层以及第二绝缘膜选择性地去掉，而使第二半导体膜的表面露出；通过在氧气氛中进行第三高密度等离子体处理，而使形成在第一半导体膜的上方的含有氮的第二绝缘膜的表面氧化的同时，在第二半导体膜的表面上形成栅绝缘膜；在其表面被氧化了的第二绝缘膜的上方以及栅绝缘膜的上方形成导电膜；通过将第一绝缘膜、电荷存储层、第二绝缘膜、栅绝缘膜以及导电膜选择性地去掉，而与第一半导体膜的至少一部分重叠地保留第一绝缘膜、电荷存储层、第二绝缘膜、以及导电膜，并且与第二半导体膜的至少一部分重叠地保留栅绝缘膜以及导电膜；通过将留下了的导电膜作为掩模而导入杂质元素，在第一半导体膜以及第二半导体膜中形成杂质区。
在本发明的非易失性半导体存储装置中，所述半导体膜也可以形成在具有绝缘表面的衬底的上方。另外，在本发明的非易失性半导体存储装置中，所述一对杂质区和所述沟道形成区也可以形成在单晶硅衬底中。注意，高密度等离子体处理指的是使用高频率在电子密度为1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且电子温度为0.5eV至1.5eV(包括0.5eV和1.5eV)的条件下进行的等离子体处理。
当在半导体膜的上方中间夹用作隧道氧化膜的绝缘膜形成电荷存储层时，通过采用由对抗电荷存储层的电荷的绝缘膜形成的第二势垒的能级高于由对抗半导体膜的电荷的绝缘膜形成的第一势垒的结构，可以使从半导体膜到电荷存储层的电荷的注入变得容易且防止电荷从电荷存储层消失。
此外，在半导体膜的上方中间夹用作隧道氧化膜的绝缘膜形成电荷存储层的情况下，通过使用比半导体膜的材料能隙小的材料、或者比半导体膜的材料电子亲和力大的材料而设置电荷存储层，可以使从半导体膜到电荷存储层的电荷的注入变得容易且防止电荷从电荷存储层消失。结果，可以制造以低电压且高效率进行写入，并且优越于电荷保持特性的可靠性高的非易失性半导体存储装置。
附图说明
图1A至1E为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图2A至2E为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图3A至3C为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图4A至4D为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图5A至5C为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图6A和6B为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图7A和7B为表示制造本发明的非易失性半导体存储装置的设备的例子的图；
图8为表示本发明的非易失性半导体存储装置的一个例子的图；
图9A至9C为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图10A至10C为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图11A至11C为表示本发明的非易失性半导体存储装置的制造方法的一个例子的图；
图12A和12B为表示本发明的非易失性半导体存储装置的一个例子的图；
图13A至13C为表示本发明的非易失性半导体存储装置的使用形态的例子的图；
图14A至14H为表示本发明的非易失性半导体存储装置的使用形态的例子的图；
图15A和15B为说明本发明的非易失性半导体存储装置的电荷的移动的图；
图16为表示现有非易失性半导体存储装置的一个例子的图。
本发明的选择图为图1。
具体实施方式
下面，关于本发明的实施方式将参照附图给予说明。但是，所属技术领域的普通人员可以很容易地理解一个事实，就是本发明不局限于以下的说明，其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下示出的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，表示相同对象的附图标记在不同的附图中有时共同使用。
实施方式1
在本实施方式中，关于非易失性半导体存储装置的一个例子将参照附图而说明。注意，在此示出将构成非易失性半导体存储装置中的存储器部分的存储元件、构成设置在与该存储器部分相同的衬底的上方且进行对存储元件的写入和读取的控制等的逻辑部分的晶体管等的元件同时形成的情况。
首先，在衬底101的上方中间夹绝缘膜102形成岛状半导体膜103a、103b(图1A)。岛状半导体膜103a、103b可以通过如下步骤而被提供。即，在预先在衬底101的上方形成有的绝缘膜102的上方通过溅射法、LPCVD法、等离子体CVD法等且使用以硅(Si)为主要成分的材料(例如，SixGe1-x等)等形成非晶体半导体膜，并且使该非晶体半导体膜晶化后选择性地蚀刻该被晶化了的半导体膜。注意，可以通过激光晶化法、使用RTA或退火炉的热结晶法、使用促进晶化的金属元件的热结晶法、将这些方法组合的方法等而进行非晶体半导体膜的晶化。
衬底101是从玻璃衬底、石英衬底、金属衬底(例如，不锈钢衬底等)、陶瓷衬底、Si衬底等的半导体衬底中选择的。另外，作为塑料衬底可以选择由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯等构成的衬底。
绝缘膜102通过CVD法或溅射法等且使用氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等的绝缘材料而形成。例如，当将绝缘膜102作为两层结构时，优选作为第一层绝缘膜形成氮氧化硅膜并作为第二层绝缘膜形成氧氮化硅膜。此外，也可以作为第一层绝缘膜形成氮化硅膜并作为第二层绝缘膜形成氧化硅膜。如此，通过形成用作阻挡层的绝缘膜102，可以防止衬底101中的Na等碱金属或碱土金属带给在该绝缘膜102的上方形成的元件的负面影响。注意，在使用石英作为衬底101的情况下，也可以不形成绝缘膜102。
下面，通过高密度等离子体处理而对半导体膜103a、103b进行氧化处理、氮化处理或氧氮化处理，在该半导体膜103a、103b的表面上分别形成成为氧化膜、氮化膜或含有氧和氮的膜的第一绝缘膜104(以下，写为绝缘膜104)(图1B)。
例如，在使用以Si为主要成分的半导体膜作为半导体膜103a、103b且对该半导体膜103a、103b进行氧化处理或氮化处理的情况下，作为绝缘膜104形成氧化硅膜、氮化硅膜。另外，也可以通过高密度等离子体处理对半导体膜103a、103b进行氧化处理后，再度进行高密度等离子体处理，而进行氮化处理。在此情况下，与半导体膜103a、103b接触地形成氧化硅膜，并在该氧化硅膜的上方形成含有氧和氮的膜，且绝缘膜104成为氧化硅膜和含有氧和氮的膜的叠层膜。
在此，以1至10nm的厚度，优选以1至5nm的厚度而形成绝缘膜104。例如，通过高密度等离子体处理对半导体膜103a、103b进行氧化处理，而在半导体膜103a、103b的表面上形成厚度为大约5nm的氧化硅膜后，通过高密度等离子体处理在氧化硅膜的表面上形成厚度为大约2nm的含有氧和氮的膜。在此情况下，在半导体膜103a、103b的表面上形成的氧化硅膜的厚度大体上成为3nm。这是因为氧化硅膜被减少含有氧和氮的膜所形成的程度的缘故。另外，此时，优选一次也不被暴露于大气，而连续进行利用高密度等离子体处理的氧化处理和氮化处理。通过连续进行高密度等离子体处理，可以防止污染物的混入并提高成品效率。
在通过高密度等离子体处理使半导体膜氧化的情况下，在氧气氛中(例如，氧(O2)和稀有气体(包括He、Ne、Ar、Kr、Xe中的至少一个)的气氛中，一氧化二氮(N2O)和稀有气体的气氛中，氧、氢(H2)和稀有气体的气氛中，或者一氧化二氮、氢(H2)和稀有气体的气氛中)进行该处理。另一方面，在通过高密度等离子体处理使半导体膜氮化的情况下，在氮气氛中(例如，氮(N2)和稀有气体(包括He、Ne、Ar、Kr、Xe中的至少一个)的气氛中，在氮、氢和稀有气体的气氛中，或者在NH3和稀有气体的气氛中)进行该处理。
作为稀有气体，例如可以使用Ar。此外，也可以使用Ar和Kr的混合气体。当在稀有气体气氛中进行高密度等离子体处理时，绝缘膜104有时包括用于等离子体处理的稀有气体(包括He、Ne、Ar、Kr、Xe中的至少一个)，当使用Ar时，绝缘膜104有时包括Ar。
此外，高密度等离子体处理是在上述气体的气氛中以电子密度为1×1011cm-5或更大且等离子体的电子温度为1.5eV或更小进行的。更具体地，高密度等离子体处理是以电子密度为1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且等离子体的电子温度为0.5eV至1.5eV(包括0.5eV和1.5eV)进行的。等离子体的电子密度高且形成在衬底101的上方的被处理物(在此，半导体膜103a、103b)附近的电子温度低，因此，可以防止被处理物受到的由等离子体带来的损伤。此外，等离子体的电子密度为1×1011cm-3或更大的高密度，因此，通过利用等离子体处理而使被照射物氧化或氮化来形成的氧化膜或氮化膜，与利用CVD法或溅射法等而形成的膜相比，膜厚等具有良好的均匀性，并且可以成为细致的膜。此外，等离子体的电子温度为1.5eV或更小的低温度，因此，与现有的等离子体处理或热氧化法相比，可以以低温度进行氧化或氮化处理。例如，即使以低于玻璃衬底的应变点100度或更大(包括100度)的温度进行等离子体处理，也可以进行足够的氧化或氮化处理。作为用于形成等离子体的频率，可以使用微波(例如，2.45GHz)等的高频率。
在本实施方式中，形成在存储器部分中的半导体膜103a的上方的绝缘膜104在以后完成的存储元件中起隧道氧化膜的作用。因此，绝缘膜104的膜厚越薄，隧道电流越容易流过，而可以进行作为存储器的高速工作。另外，绝缘膜104的膜厚越薄，就越有可能以低电压将电荷存储在以后形成的电荷存储层中，因此可以减少半导体装置的耗电量。所以，优选将绝缘膜104的膜厚形成为薄。
作为在半导体膜的上方将绝缘膜形成为薄的方法，一般有热氧化法。然而，当在玻璃衬底等的熔点不十分高的衬底的上方提供存储元件时，通过热氧化法而形成绝缘膜104非常困难。另外，由于通过CVD法或溅射法形成的绝缘膜在其膜内部含有缺陷，因此其膜质不够好，并且在将绝缘膜的膜厚形成为薄的情况下，有发生针孔等的缺陷的问题。另外，在通过CVD法或溅射法形成绝缘膜的情况下，有时由于半导体膜的端部的被覆率不足够，而使以后在绝缘膜104的上方形成的导电膜等和半导体膜有可能彼此接触而发生漏泄。因此，如本实施方式所示，通过利用高密度等离子体处理形成绝缘膜104，可以形成比利用CVD法或溅射法等形成的绝缘膜更细致的绝缘膜104，还可以使用绝缘膜104充分地覆盖半导体膜的端部。结果，可以进行作为存储器的高速工作，且减少半导体装置的耗电量。
下面，在绝缘膜104的上方形成电荷存储层105(图1C)。电荷存储层105在以后完成的存储元件中起将电荷存储的层的作用，一般地，有时也将它称为浮动栅。作为电荷存储层105，优选使用比用于半导体膜103a、103b的物质能隙(带隙)小的材料，例如可以使用锗(Ge)、硅锗合金等而形成电荷存储层105。此外，如果为比用于半导体膜103a、103b的物质能隙(带隙)小的材料，则可以使用其他导电膜或半导体膜而作为电荷存储层105。另外，也可以使用比用于半导体膜103a、103b的物质电子亲和力大的材料而作为电荷存储层105。
在此，作为电荷存储层105，通过在含有锗元素的气氛中(例如，GeH4)进行等离子体CVD法，以1至20nm的厚度，优选以5至10nm的厚度形成以锗为主要成分的膜。如此，在使用以Si为主要成分的材料形成半导体膜，并且在该半导体膜的上方中间夹用作隧道氧化膜的绝缘膜将比Si能隙小的含有锗的膜作为电荷存储层而设置的情况下，跟由对抗半导体膜的电荷的绝缘膜形成的第一势垒相比，由对抗电荷存储层的电荷的绝缘膜形成的第二势垒的能量成为高。结果，可以使从半导体膜到电荷存储层的电荷的注入变得容易，并且防止电荷从电荷存储层消失。换言之，在作为存储器工作的情况下，可以以低电压且高效率进行写入，并且可以提高电荷保持特性。
下面，在电荷存储层105的上方形成包括氧氮化硅膜、氮化硅膜或者氮氧化硅膜等的第二绝缘膜107(图1D)。可以通过使用LPCVD法、等离子体CVD法等而形成绝缘膜107，在此通过等离子体CVD法以1至20nm的厚度，优选以5至10nm的厚度形成氮化硅膜或氮氧化硅膜而作为绝缘膜107。另外，还可以通过对电荷存储层105进行高密度等离子体处理，来进行氮化处理，而在电荷存储层105的表面上形成氮化膜(例如，在使用以锗为主要成分的膜作为电荷存储层105的情况下，GeNx)。在此情况下，既可以使用通过氮化处理得到的氮化膜作为绝缘膜107，又可以在通过氮化处理得到的氮化膜的上方另外形成上述绝缘膜作为绝缘膜107。此外，还可以由氧化铝(AlOx)、氧化铪(HfOx)、或者氧化钽(TaOx)形成第二绝缘膜107。
注意，在上述步骤中，优选将电荷存储层105和绝缘膜107一次也不暴露于大气地连续形成。通过连续形成电荷存储层105和绝缘膜107，可以防止污染物的混入并且可以提高生产效率。例如，使用等离子体CVD法，将电荷存储层105和绝缘膜107一次也不暴露于大气地连续形成。
下面，在覆盖构成存储器部分的元件地将抗蚀剂108选择性地形成后，将形成在构成逻辑部分的元件的上方的绝缘膜104、电荷存储层105以及绝缘膜107选择性地去掉(图1E)。在此，在覆盖形成在半导体膜103a的上方的绝缘膜107地将抗蚀剂108选择性地形成后，将形成在半导体膜103b的上方的绝缘膜104、电荷存储层105以及绝缘膜107选择性地去掉，而使半导体膜103b露出。
下面，通过高密度等离子体处理而进行氧化处理、氮化处理或氧氮化处理(图2A)。结果，在第二绝缘膜107的表面上形成绝缘膜110，且在半导体膜103b的表面上形成绝缘膜109。在此，通过对由氮化硅膜或氮氧化硅膜形成的绝缘膜107在氧气氛中进行高密度等离子体处理，在绝缘膜107的表面上形成具有含有氧和氮的膜(在此，氮氧化硅膜或氧氮化硅膜)的绝缘膜110。另外，同时，在半导体膜103b的表面上形成具有氧化硅膜的绝缘膜109。绝缘膜109起栅绝缘膜的作用。也可以通过利用掩模等覆盖第二绝缘膜107，而不形成绝缘膜110。注意，可以通过与上述图1B中的对半导体膜103a、103b进行的高密度等离子体处理类似的条件和方法，而进行高密度等离子体处理。
此外，在图2A中，还可以通过等离子体CVD法等而形成绝缘膜109来代替高密度等离子体处理。在此情况下，既可以在第二绝缘膜107上形成绝缘膜，又可以在第二绝缘膜107的上方不形成绝缘膜。
下面，在半导体膜103a以及半导体膜103b的上方形成导电膜(图2B)。在此，示出作为导电膜将导电膜111a和导电膜111b堆叠而形成的例子。当然，也可以以单层或三层或更多的叠层结构而形成导电膜。
作为导电膜111a、111b，可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素、以这些元素为主要成分的合金材料或化合物材料形成。另外，还可以由以将磷等杂质元素掺杂了的多晶硅为代表的半导体材料而形成导电膜111a、111b。在此，使用氮化钽而形成导电膜111a，并且在其上使用钨而形成导电膜111b。另外，作为导电膜111a，可以使用氮化钨、氮化钼、氮化钛，并作为导电膜111b，可以使用钽、钼、钛等，且可以将这些材料自由组合而形成导电膜111a以及导电膜111b。
下面，在形成在半导体膜103a、103b的上方的导电膜111b的上方选择性地形成抗蚀剂112。然后，将该抗蚀剂112作为掩模，将设置在半导体膜103a的上方的绝缘膜104、电荷存储层105、绝缘膜107、绝缘膜110、导电膜111a、导电膜111b，以及设置在半导体膜103b的上方的绝缘膜109、导电膜111a、导电膜111b选择性地去掉(图2C)。
接着，通过将杂质元素导入于半导体膜103a以及半导体膜103b，在半导体膜103a以及半导体膜103b中形成能够用作源区或漏区的杂质区114a，并且在彼此相离而设置的杂质区114a之间形成沟道形成区114b(图2D)。当将杂质元素导入于半导体膜103a、103b时，通过将用作栅极的导电膜113a、113b作为掩模使用，可以自对准地(自动调准地)形成杂质区114a以及沟道形成区114b。
接着，在半导体膜103a、103b以及导电膜113a、113b的上方形成绝缘膜(图2E)。在此，示出作为绝缘膜将绝缘膜115a和绝缘膜115b堆叠而形成的例子。此外，也可以由单层或三层或更多的叠层结构形成绝缘膜。然后，在绝缘膜115a、115b中选择性地形成接触孔，而使半导体膜103a、103b露出，并且填充该接触孔地选择性地形成导电膜116。导电膜116与半导体膜103a、103b的杂质区114a电连接。
通过上述步骤，可以制造具有包括存储元件的存储元件部分和逻辑部分的非易失性半导体存储装置。另外，在图1A至2E所示的制造方法中，可以将绝缘膜104和绝缘膜109以不同的厚度或不同的材料而设置。
在本实施方式中，示出了使用形成在衬底的上方的半导体膜而形成薄膜晶体管(TFT)的例子，然而本发明的非易失性半导体存储装置不局限于此。例如，如图8所示，还可以使用这样一种电场效应晶体管(FET)，即，使用Si等的半导体衬底而直接在衬底中形成沟道形成区。
电场效应晶体管在单晶半导体衬底301上形成。在单晶半导体衬底301中形成n井或p井302，并且由场氧化膜303将n井或p井302分开。此外，当使用n型单晶半导体衬底时，优选采用只设置p井的结构，并且当使用p型单晶半导体衬底时，优选采用只设置n井的结构。栅绝缘膜304、305为通过高密度等离子体处理或热氧化法而形成的薄膜。电荷存储层105、绝缘膜107、绝缘膜110、导电膜113a、113b、116等可以使用上述实施方式所示的材料和方法而形成。
如上所示，当在半导体膜的上方中间夹用作隧道氧化膜的绝缘膜形成电荷存储层时，通过采用由对抗电荷存储层的电荷的绝缘膜形成的第二势垒的能量比由对抗半导体膜的电荷的绝缘膜形成的第一势垒的能量高的结构，可以使从半导体膜到电荷存储层的电荷的注入变得容易且防止电荷从电荷存储层消失。此外，当在半导体膜的上方中间夹用作隧道氧化膜的绝缘膜形成电荷存储层时，通过使用比半导体膜的材料能隙(带隙)小的材料而设置电荷存储层，可以使从半导体膜到电荷存储层的电荷的注入变得容易且防止电荷从电荷存储层消失。结果，可以制造能够以低电压且高效率进行写入并且优越于电荷保持特性的非易失性半导体存储装置。
实施方式2
在本实施方式中，参照图15A和15B而说明对于上述实施方式所示的非易失性半导体存储装置的存储部分中的电荷存储层的电荷的注入以及在该电荷存储层中的电荷的保持。
图15A和15B表示上述实施方式1的存储元件的带图(banddiagram)，且它示出半导体膜103a、第一绝缘膜104、电荷存储层105、第二绝缘膜107(或者第二绝缘膜107和绝缘膜110的叠层膜)、用作栅极的导电膜113a被堆叠的状态。在图15A和15B中示出半导体膜103a为p型的情况。
在图15A中，示出对导电膜113a不施加电压且半导体膜103a的费密能级Ef和导电膜113a的费密能级Efm相等的情况。在图15B中，示出对导电膜113a施加电压而由电荷存储层105保持电子的情况。
中间夹着第一绝缘膜104，半导体膜103a和电荷存储层105由不同材料而形成。在此情况下，半导体膜103a的带隙(传导带的下端Ec和价电子带的上端Ev的能量差)和电荷存储层105的带隙不同，并且电荷存储层105的带隙比半导体膜103a的带隙小。例如，当半导体膜103a由硅(1.12eV)构成时，电荷存储层105可以由锗(0.72eV)或硅锗(0.73至1.1eV)构成。在此情况下，对抗电子的能量势垒，即第一势垒Be1和第二势垒Be2成为不同的值，而且第二势垒Be2＞第一势垒Be1。
作为将电子注入于电荷存储层105的方法，可以举出利用热电子的方法、利用F-N型隧道电流的方法。在利用热电子的情况下，对用作栅极的导电膜113a施加正电压。在此情况下，当对漏施加高电压来使热电子发生时，可以将能够跨过第一势垒的热电子注入于电荷存储层105。当利用F-N型隧道电流时，不需要将能够跨过第一势垒的能量给予电子，而通过量子力学的隧道效应，将电子注入于电荷存储层105。
在由电荷存储层105保持电子的期间，晶体管的阈值电压向正方向偏移。可以将这种状态作为信息“0”被写入了的状态。当在电荷存储层105不保持电荷的情况下施加使晶体管接通的栅电压时，利用检测电路检验出晶体管不接通的事实，而可以检测出该“0”的信息。
将在电荷存储层105中存储的电子保持的特性很重要，然而通过使第二势垒Be2成为大，而根据量子力学的隧道电流使流入到半导体膜103a的电子的数量概率性地变少，另外也可以减少经由第二绝缘膜104流入于导电膜113a的电子的数量。即，作为将电荷存储层105所存储的电子长时间保持的方法，通过使第二势垒Be2的高度大于第一势垒Be1，可以防止在对导电膜113a不施加电压的存储保持的情况下，电荷流向半导体膜103a的方向而消失。
通过利用上述结构而设置存储元件，可以使从半导体膜到电荷存储层的电荷的注入变得容易，并且防止电荷从电荷存储层消失。换言之，在作为存储器工作的情况下，可以以低电压且高效率进行写入，并且提高电荷保持特性。
实施方式3
在本实施方式中，参照附图而说明与上述实施方式不同的非易失性半导体存储装置的制造方法。具体地，对使用含有分散粒子的绝缘膜作为电荷存储层的情况进行说明。
首先，在衬底101的上方中间夹绝缘膜102形成岛状半导体膜103a、103b，并且通过高密度等离子体处理在半导体膜103a、103b的表面上形成第一绝缘膜104(图3A)。作为具体的形成方法，可以以相同方法进行直到上述图1B的步骤。
下面，覆盖绝缘膜104地形成具有将电荷捕捉的特性的绝缘膜106b(电荷存储层106b)。作为绝缘膜106b，优选使用在其膜中具有将电荷捕捉的缺陷的绝缘膜、包含导电粒子或半导体粒子106a(以下，也写为分散粒子106a)的绝缘膜，例如，可以使用氧化锗(GeOx)膜、氮化锗(GeNx)膜等(图3B)。作为含有分散粒子106a的电荷存储层106b，例如可以使用包括金属元素的绝缘膜，具体地可以使用金属氧化膜、金属氮化膜、或含有氧和氮的金属膜等。作为分散粒子106a，可以包括锗(Ge)、硅锗合金等的粒子。
例如，通过在含有锗元素的气氛中(例如，GeH4)进行等离子体CVD法，可以形成厚度为1至20nm，优选为5至10nm的含有锗的绝缘膜而作为电荷存储层106b。通过在含有GeH4和氧和/或氨的气氛中进行等离子体CVD法，可以形成氧化锗(GeOx)膜、氮化锗(GeNx)膜等的含有锗的绝缘膜。
当由以Si为主要成分的材料形成半导体膜，并且在该半导体膜的上方中间夹用作隧道氧化膜的绝缘膜而设置由在其膜中具有将电荷捕捉的缺陷的含有锗的绝缘膜(例如，GeNx)或含有锗粒子的绝缘膜构成的电荷存储层时，从半导体膜中介绝缘膜注入了的载流子被含有在电荷存储层中的缺陷或锗粒子捕捉而被保持。
然后，通过实施上述图1D至图2E所示的步骤，可以制造具有存储元件的非易失性半导体存储装置(图3C)。
如本实施方式所示，通过由在其膜中具有将电荷捕捉的缺陷的绝缘膜或含有分散粒子的绝缘膜形成电荷存储层，即使在用作隧道氧化膜的绝缘膜具有缺陷的情况下，也可以避免存储在电荷存储层中的所有电荷从该绝缘膜的缺陷流出于半导体膜中。由含有分散粒子的锗的氧化膜或氮化膜形成的电荷存储层的由该分散粒子形成的能带成为如图15A和15B所示的状态，而也可以取得同样的作用和效果。因此，通过采用本实施方式所示的结构，可以得到容易写入数据、被存储了的电荷不容易消失、并且可靠性高的存储元件。
实施方式4
在本实施方式中，参照附图而说明与上述实施方式不同的非易失性半导体存储装置的制造方法。
首先，在衬底101的上方中间夹绝缘膜102形成岛状半导体膜103a、103b，并且覆盖该岛状半导体膜103a、103地形成绝缘膜104、电荷存储层106b、绝缘膜107(图4A)。作为制造方法可以采用与上述图1A至1D同样的方法。此外，在本实施方式中，作为电荷存储层，使用上述实施方式2所示的电荷存储层，然而也可以使用上述实施方式1所示的电荷存储层105。
接着，覆盖构成存储器部分的元件的至少一部分地将抗蚀剂108选择性地形成后，将在没有被抗蚀剂108覆盖的构成存储器部分的元件的上方以及构成逻辑部分的元件的上方形成的绝缘膜104、电荷存储层105以及绝缘膜107选择性地去掉(图4B)。在此，覆盖形成在半导体膜103a的上方的绝缘膜107的至少一部分地将抗蚀剂108选择性地形成后，将在没有被抗蚀剂108覆盖的半导体膜103a的上方以及半导体膜103b的上方形成的绝缘膜104、电荷存储层105以及绝缘膜107选择性地去掉。结果，半导体膜103a的一部分的表面和半导体膜103b的表面露出。
接着，通过高密度等离子体处理进行氧化处理、氮化处理或氧氮化处理(图4C)。结果，在绝缘膜107的表面上形成绝缘膜110，并且在露出的半导体膜103a、103b的表面上形成绝缘膜109。在此，通过在氧气氛中对由氮化硅膜或氮氧化硅膜形成的绝缘膜107进行高密度等离子体处理，在绝缘膜107的表面上形成包括含有氧和氮的膜(在此，氮氧化硅膜或氧氮化硅膜)的绝缘膜110。另外，同时，在半导体膜103b的表面上形成具有氧化硅膜的绝缘膜109。注意，高密度等离子体处理可以通过使用上述图1B所示的条件和方法而进行。
下面，在半导体膜103a以及半导体膜103b的上方形成导电膜(图4D)。在此，示出作为导电膜将导电膜111a和导电膜111b堆叠而形成的例子。当然，也可以以单层或三层或更多的叠层结构而形成导电膜。
作为导电膜111a、111b，可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素、以这些元素为主要成分的合金材料或化合物材料而形成。另外，还可以由以将磷等杂质元素掺杂了的多晶硅为代表的半导体材料而形成导电膜111a、111b。在此，使用氮化钽而形成导电膜111a，并且在其上使用钨而形成导电膜111b。另外，作为导电膜111a，可以使用氮化钨、氮化钼、氮化钛，并作为导电膜111b，可以使用钽、钼、钛等，且将这些材料自由组合而形成导电膜111a以及导电膜111b。
下面，在形成在半导体膜103a、103b的上方的导电膜111b的上方选择性地形成抗蚀剂112。然后，将该抗蚀剂112作为掩模，将设置在半导体膜103a的上方的绝缘膜104、电荷存储层105、绝缘膜107、绝缘膜110、导电膜111a、导电膜111b，以及设置在半导体膜103b的上方的绝缘膜109、导电膜111a、导电膜111b选择性地去掉(图5A)。
在本实施方式中，在半导体膜103a的上方形成的抗蚀剂112的宽度与在导电膜111a以及111b的下方形成的由绝缘膜104、电荷存储层105、绝缘膜107以及绝缘膜110构成的叠层结构的宽度大体上一致或成为更小地形成。结果，得到的导电膜113a的宽度与在导电膜111a以及111b的下方形成的由绝缘膜104、电荷存储层105、绝缘膜107以及绝缘膜110构成的叠层结构的宽度大体上一致或成为更小。
下面，通过将杂质元素导入于半导体膜103a和半导体膜103b，在半导体膜103a和半导体膜103b中形成能够用作源区或漏区的杂质区114a，并且在彼此相离而设置的杂质区114a之间形成沟道形成区114b(图5B)。当将杂质元素导入于半导体膜103b时，通过将用作栅极的导电膜113b用作为掩模，可以在半导体膜103b中自对准地(自动调准地)形成杂质区114a以及沟道形成区114b。
下面，在半导体膜103a、103b以及导电膜113a、113b的上方形成绝缘膜(图5C)。在此，示出将绝缘膜115a和绝缘膜115b堆叠而形成绝缘膜的例子。另外，绝缘膜也可以由单层或三层或更多的叠层结构而形成。然后，在绝缘膜115a、115b中选择性地形成接触孔而使半导体膜103a、103b露出，并且填充该接触孔地将导电膜116选择性地形成。导电膜116与半导体膜103a、103b的杂质区114a电连接。
在形成在半导体膜103a的上方的导电膜113a的宽度小于由绝缘膜104、电荷存储层105、绝缘膜107以及绝缘膜110构成的叠层结构的宽度的情况下，通过控制在上述图5B中的当将杂质元素导入于半导体膜103a、103b时的条件，可以在半导体膜103a中形成输入有比杂质区114a低浓度的杂质元素的低浓度杂质区117(图6A)。低浓度杂质区形成在位于绝缘膜104的下方的半导体膜103a中，即形成在位于导电膜113a与由绝缘膜104、电荷存储层105、绝缘膜107以及绝缘膜110构成的叠层结构不重叠的区域的下方的半导体膜103a(沟道形成区114b与导电膜113a不重叠的区域)中。
然后，通过与图5C同样地形成绝缘膜115a、115b以及导电膜116，可以得到具有存储元件的非易失性半导体存储装置(图6B)。
本实施方式可以与上述实施方式自由组合而进行。
实施方式5
在本实施方式中，关于在非易失性半导体存储装置的制造步骤中，将连续进行绝缘膜、导电膜或半导体膜的沉积以及等离子体处理的半导体装置的制造方法，参照附图而说明。
在连续地进行绝缘膜、导电膜或半导体膜的沉积和等离子体处理的情况下，可以使用具有多个腔的设备。图7A示出具有多个腔的设备的一个例子。注意，图7A是本实施方式所示的设备(连续沉积系统)的一个结构例子的俯视图。
图7A所示的设备具有第一腔311、第二腔312、第三腔313、第四腔314、样品交换舱(load lock chamber)310和315、公共腔320，并且每个腔都有密封性。每个腔具有真空排气泵、惰性气体的导入系统。
样品交换舱310和315是用于将样品(待处理的衬底)传送到系统的腔。此外，第一至第四腔是用于在衬底101的上方形成导电膜、绝缘膜、半导体膜，进行蚀刻、等离子体处理等的腔。提供公共腔320以共同地用于各个样品交换舱310、315以及第一至第四腔。另外，在公共腔320和样品交换舱310、315之间，以及在公共腔320和第一至第四腔311至314之间提供闸阀322至327。在公共腔320中提供机械手321，并且由机械手321将衬底101传递于各腔。
作为具体例子，下面示出，在第一腔311中通过等离子体处理使形成在衬底101的上方的半导体膜氧化，并在第二腔312中通过等离子体处理使该半导体膜氮化，且在第三腔313中将电荷存储层沉积，然后在第四腔314中形成绝缘膜的例子。
首先，将收纳有多个衬底101的盒子328传递到样品交换舱310。将盒子328传递到样品交换舱310之后，关闭样品交换舱310的入口。在此情况下，打开闸阀322从盒子328中取出一个待处理的衬底，然后通过机械手321将该衬底配置在公共腔320中。此时，在公共腔320中进行衬底101的位置的对准。
下面，关闭闸阀322，接着打开闸阀324。然后，将形成有岛状半导体膜的衬底101输送于第一腔311。在第一腔311中进行第一高密度等离子体处理。在此，在第一腔311中，在氧气氛中进行高密度等离子体处理，而在半导体膜的表面上形成氧化膜。注意，可以使用上述实施方式1所示的条件而进行高密度等离子体处理。
然后，利用机械手321将衬底101拿出到公共腔320，然后将衬底101输送到第二腔312。在第二腔312中，进行第二高密度等离子体处理。在此，在氮气氛中进行第二高密度等离子体处理，而使形成在半导体膜的表面上的氧化膜氮化。
接着，利用机械手321将衬底101拿出到公共腔320，然后将衬底101输送到第三腔313。在第三腔313中，通过等离子体CVD法形成电荷存储层。作为电荷存储层，可以使用上述实施方式1或2所示的材料而形成。在此，通过等离子体CVD法形成含锗的膜。在此示出了利用等离子体CVD法形成电荷存储层的例子，然而也可以通过采用使用靶子的溅射法形成电荷存储层。
接着，利用机械手321将衬底101拿出到公共腔320，然后将衬底101输送到第四腔314。在第四腔314中，通过等离子体CVD法形成绝缘膜。例如，使用等离子体CVD法形成含氮的绝缘膜。
接着，利用机械手321将衬底101输送到样品交换舱315，然后将衬底101收纳在盒子329中。
注意，图7A所示的只是一个例子，还可以增加腔的数目。另外，在图7A中示出了作为第一至第四腔311至314使用单腔型的例子，然而也可以使用将多个衬底同时处理的多腔型结构。
如此，通过使用本实施方式所示的设备，可以一次也不暴露于大气地连续进行导电膜、绝缘膜或半导体膜的沉积以及高密度等离子体处理。因此，可以防止污染物的混入并提高生产率。
下面，参照图7B而说明当在本发明中进行高密度等离子体处理时使用的设备的一个例子。
图7B所示的设备包括：用于将要进行高密度等离子体处理的被处理物331配置的支撑台351；用于将气体导入的气体供应部分352；排气口353；天线354；电介质板355；将用于使高密度等离子体发生的高频率供应的高频率供应部分356。另外，也可以通过给支撑台351提供温度控制部分357，而控制被处理物331的温度。下面，对高密度等离子体处理的一个例子进行说明。作为被处理物，可以使用接受了在上述实施方式中进行的等离子体处理的被处理物。
首先，使处理腔成为真空，然后从气体供应部分352将含氧或氮的气体引入。例如，作为含氧的气体，可以引入氧(O2)和稀有气体的混合气体、或者氧、氢和稀有气体的混合气体。此外，作为含氮的气体，可以引入氮和稀有气体的混合气体、或者NH3和稀有气体的混合气体。其次，将被处理物331配置在具有温度控制部分357的支撑台351上，并且将被处理物331加热到100℃至550℃。注意，被处理物331和电介质板355之间的距离在20至80mm(优选为20至60mm)的范围内。
下面，从高频率供应部分356将微波提供给天线354。在此，供给具有2.45GHz频率的微波。然后，从天线354经电介质板355将微波引入到处理腔中，通过等离子体激发来产生被激活了的高密度等离子体358。例如，当在含有NH3气体和Ar气体的氛围中进行等离子体处理时，由微波产生将NH3气体和Ar气体混合的高密度激发等离子体。在将NH3气体和Ar气体混合的高密度激发等离子体中，通过引入了的微波来使Ar气体激发而产生自由基(Ar·)，并且通过该Ar自由基和NH3分子彼此冲撞而产生自由基(NH·)。该NH·和被处理物331发生反应，而可以使该被处理物331氮化。之后，将NH3气体和Ar气体从排气口353排除到处理腔的外面。
如此，通过使用图7B所示的设备来进行等离子体处理，因为电子温度低(1.5eV或更小)且电子密度高(1×1011cm-3或更大)，所以可以形成等离子体的损伤非常少的被处理物。
注意，本实施方式可以与上述实施方式自由组合而进行。
实施方式6
在本实施方式中，参照附图而说明与上述实施方式不同的非易失性半导体存储装置的制造方法。具体地，对在具有存储器部分和逻辑部分的半导体装置中，将设置在逻辑部分中的多个晶体管所具有的栅绝缘膜以不同的膜厚形成的情况进行说明。
在将多个薄膜晶体管使用于逻辑部分而设置多个功能电路的情况下，有时，因为要求每个该电路的特性不同，所以优选将设置在各个功能电路中的薄膜晶体管的栅绝缘膜形成得成为不同厚度。例如，在要使驱动电压小且阈值电压的不均匀性小的情况下，优选设置栅绝缘膜薄的薄膜晶体管，并且在需要大驱动电压和栅绝缘膜的耐压性的情况下，优选设置栅绝缘膜厚的薄膜晶体管。例如，对要使驱动电压小且阈值电压的不均匀性小的电路，适用通过上述实施方式所示的高密度等离子体处理形成的膜厚薄的绝缘膜，并且对需要大驱动电压和栅绝缘膜的耐压性的电路，适用膜厚厚的绝缘膜。以下，参照附图而说明。
首先，在衬底101的上方中间夹绝缘膜102形成岛状半导体膜103a、岛状半导体膜103b、岛状半导体膜103c(图9A)。在此，半导体膜103a形成存储器部分的元件，且半导体膜103b和半导体膜103c形成逻辑部分的元件。
半导体膜103a、103b优选由晶体半导体膜形成。晶体半导体膜包括：将形成在绝缘膜102的上方的非晶体半导体膜通过热处理或激光束的照射晶化了的晶体半导体膜、使形成在绝缘膜102的上方的晶体半导体膜非晶化后再次晶化了的晶体半导体膜等。
当通过照射激光束进行晶化或者再晶化时，作为激光束的光源可以使用LD激发的连续振荡(CW)激光(YVO4，第二高次谐波(波长为532nm))。并不需要特别局限于第二高次谐波，但是第二高次谐波的能量效率比更高次的高次谐波优越。因为当将CW激光束照射到半导体膜时，可以对半导体膜连续供给能量，所以一旦使半导体膜成为熔化状态后，可以继续该熔化状态。再者，通过扫描CW激光束使半导体膜的固液界面移动，可以形成沿着该移动方向的朝向一个方向的长的晶粒。此外，使用固体激光是因为与气体激光等相比，输出的稳定性高，而可以期待稳定的处理。不局限于CW激光，也可以使用重复频率为10MHz或更大的脉冲激光。当使用重复频率高的脉冲激光时，如果与从半导体膜熔化到固化的时间相比激光的脉冲间隔短，则可以将半导体膜一直保留为熔化状态，并且通过固液界面的移动可以形成由朝向一个方向的长的晶粒构成的半导体膜。也可以使用其他CW激光或重复频率为10MHz或更大的脉冲激光。例如，作为气体激光有Ar激光、Kr激光、CO2激光等。作为固体激光，有YAG激光、YLF激光、YAlO3激光、GdVO4激光、KGW激光、KYW激光、变石激光、Ti：蓝宝石激光、Y2O3激光、YVO4激光等。此外，也有陶瓷激光诸如YAG激光、Y2O3激光、GdVO4激光、YVO4激光等。作为金属蒸气激光可以举出氦镉激光等。此外，优选在激光振荡器中将激光束以TEM00(单一横模)振荡而发射，因为这样可以提高在被照射面上获得的线状的射束点的能量均匀性。另外，也可以使用脉冲振荡的受激准分子激光。
下面，在半导体膜103a至103c的上方形成绝缘膜104、电荷存储层105以及绝缘膜107(图9B)。
通过使用高密度等离子体处理对半导体膜103a至103c进行氧化处理或氮化处理以1至10nm、优选5至10nm的厚度而形成绝缘膜104。在此，作为半导体膜103a至103c使用以Si为主要成分的材料，并且通过高密度等离子体处理进行氧化处理而在半导体膜103a至103c的表面上形成氧化硅膜后，通过高密度等离子体处理进行氮化处理而在氧化硅膜的表面上形成含有氧和氮的膜。
将电荷存储层105设置在绝缘膜104的上方。作为电荷存储层105，优选使用跟用于半导体膜103a、103b的物质相比能隙(带隙)小的材料。在此，作为电荷存储层105，通过在含GeH4的气氛中进行等离子体CVD法，而形成以锗为主要成分且厚度为1至20nm、优选为5至10nm的膜。电荷存储层105也可以由上述实施方式3所示的电荷存储层形成。
在使用以Si为主要成分的材料作为半导体膜103a至103c，并且在该半导体膜103a至103c的上方中间夹用作隧道氧化膜的绝缘膜104设置含有比Si能隙小的锗的膜而作为电荷存储层105的情况下，跟由对抗半导体膜103a的电荷的绝缘膜104形成的第一势垒相比，由对抗电荷存储层105的电荷的绝缘膜104形成的第二势垒的能量高。结果，可以使从半导体膜103a到电荷存储层105的电荷的注入变得容易，并且防止电荷从电荷存储层105消失。换言之，当作为存储器工作时，可以以低电压且高效率进行写入，并且可以提高电荷保持特性。
通过使用氧氮化硅膜、氮化硅膜或氮氧化硅膜等在电荷存储层105的上方形成绝缘膜107。在此，作为绝缘膜107，通过等离子体CVD法形成厚度为1至20nm、优选为5至10nm的氮化硅膜或氮氧化硅膜。此外，也可以通过在氮气氛中对电荷存储层105进行高密度等离子体处理，且对电荷存储层105的表面进行氮化处理，形成氮化膜(例如，在使用以锗为主要成分的膜作为电荷存储层105的情况下，GeNx)。在此情况下，既可以使用通过氮化处理而得到的氮化膜作为绝缘膜107，又可以在通过氮化处理而得到的氮化膜上另外形成上述绝缘膜而作为绝缘膜107。另外，也可以由氧化铝(AlOx)、氧化铪(Hfox)、或者氧化钽(TaOx)形成绝缘膜107。
下面，覆盖构成存储器部分的元件地将抗蚀剂108选择性地形成后，将形成在构成逻辑部分的元件的上方的绝缘膜104、电荷存储层105以及绝缘膜107选择性地去掉(图9C)。在此，覆盖形成在半导体膜103a的上方的绝缘膜107地将抗蚀剂108选择性地形成后，将形成在半导体膜103b、103c的上方的绝缘膜104、电荷存储层105以及绝缘膜107去掉，而使半导体膜103b、103c露出。
下面，通过高密度等离子体处理而进行氧化处理、氮化处理或氧氮化处理(图10A)。结果，在形成在半导体膜103a的上方的绝缘膜107的表面上形成绝缘膜110，并且在半导体膜103b、103c的表面上形成绝缘膜109。在此，通过在氧气氛中对由氮化硅膜或氨氧化硅膜形成的绝缘膜107进行高密度等离子体处理，在绝缘膜107的表面上形成包括含有氧和氮的膜(在此，氮氧化硅膜或氧氮化硅膜)的绝缘膜110。同时，在半导体膜103b的表面上形成具有氧化硅膜的绝缘膜109。
下面，在半导体膜103a至103c的上方形成导电膜，并且在位于半导体膜103a和半导体膜103b的上方的导电膜的上方选择性地形成抗蚀剂112。通过选择性地蚀刻导电膜，在半导体膜103a、103b的上方形成导电膜113a、113b，而且将形成在半导体膜103c上的导电膜去掉(图10B)。导电膜113a、导电膜113b可以使用用于上述实施方式所示的导电膜111a、111b的材料。
接着，覆盖半导体膜103a至103c的露出的表面以及导电膜113a、1 13b地形成绝缘膜121，然后，在绝缘膜121的上方形成导电膜122(图10C)。绝缘膜121起含有半导体膜103c的薄膜晶体管的栅绝缘膜的作用。
接着，在形成在半导体膜103c的上方的导电膜122的上方选择性地形成抗蚀剂123，并且将该抗蚀剂123作为掩模，将导电膜122和绝缘膜121选择性地去掉(图11A)。
接着，通过将杂质元素导入于半导体膜103a至103c，在半导体膜103a至103c中形成能够用作源区或漏区的杂质区114a，并且在彼此相离而设置的杂质区114a之间形成沟道形成区114b(图11B)。当将杂质元素导入于半导体膜103a至103c时，通过将用作栅极的导电膜113a、113b、124用作为掩模，可以自对准地(自动调准地)形成杂质区114a以及沟道形成区114b。
下面，在导电膜113a、113b、124以及露出的半导体膜103a至103c的上方形成绝缘膜(图11C)。在此，示出将绝缘膜115a和绝缘膜115b堆叠而形成绝缘膜的例子。绝缘膜也可以由单层或三层或更多的叠层结构而形成。然后，在绝缘膜115a、115b中选择性地形成接触孔而使半导体膜103a至103c露出，并且填充该接触孔地将导电膜116选择性地形成。导电膜116与半导体膜103a至103c的杂质区114a电连接。
本实施方式可以与上述实施方式自由组合而进行。
实施方式7
在本实施方式中，关于具有上述实施方式所示的非易失性半导体存储装置且能够无接触地输入/输出数据的半导体装置的适用例子参照附图而在以下说明。能够无接触地输入/输出数据的半导体装置，根据其利用形态，也被称为RFID标签、ID标签、IC标签、IC芯片、RF标签、无线标签、电子标签或无线芯片。
首先，对本实施方式所示的半导体装置的顶面结构的一个例子，参照图12A而说明。图12A所示的半导体装置80包括设置有构成存储器部分或逻辑部分的多个元件的薄膜集成电路131，以及用作天线的导电膜132。用作天线的导电膜132与薄膜集成电路131电连接。在本实施方式中，示出将用作天线的导电膜132设置得成为线圈状，且将电磁感应方式或电磁耦合方式适用的例子，但是本发明的半导体装置不局限于此，也可以适用微波方式。在适用微波方式的情况下，可以根据使用的电磁波的波长而适当地确定用作天线的导电膜132的形状。
此外，在图12B中示出图12A的截面的模式图。可以将用作天线的导电膜132设置在构成存储器部分以及逻辑部分的元件的上方，例如，在上述实施方式所示的结构中，可以在绝缘膜115b的上方中间夹绝缘膜133而设置用作天线的导电膜132。
下面，对本实施方式所示的半导体装置的工作进行说明。
半导体装置80具有非接触地互相交换数据的功能，并且包括高频电路81、电源电路82、复位电路83、时钟产生电路84、数据解调电路85、数据调制电路86、控制其它电路的控制电路87、存储电路88、以及天线89(图13A)。高频电路81是从天线89接收信号并且将从数据调制电路86接收的信号从天线89输出的电路。电源电路82是利用接收信号产生电源电位的电路。复位电路83是生成复位信号的电路。时钟产生电路84是基于从天线89输入的接收信号而生成各种时钟信号的电路。数据解调电路85是解调接收信号并且将该信号输出到控制电路87的电路。数据调制电路86是调制从控制电路87接收的信号的电路。此外，作为控制电路87，例如提供有代码抽出电路91、代码判定电路92、CRC判定电路93、以及输出单元电路94。注意，代码抽出电路91是分别抽出包含在被传送到控制电路87的指令中的多个代码的电路。代码判定电路92是将抽出了的代码和相当于参考值的代码比较来判定指令内容的电路。CRC判定电路93是基于判定了的代码检查是否存在发送错误等的电路。
其次，对上述半导体装置的工作的一个例子进行说明。首先，由天线89接收无线信号。无线信号经过高频电路81被传送到电源电路82，而产生高电源电位(以下写为VDD)。VDD被供给于半导体装置80所具有的各个电路。此外，经过高频电路81被传送到数据解调电路85的信号被解调(以下写为解调信号)。而且，经过高频电路81而经由复位电路83和时钟产生电路84的信号以及解调信号被传送到控制电路87。被传送到控制电路87的信号由代码抽出电路91、代码判定电路92、以及CRC判定电路93等分析。然后，根据被分析了的信号，贮存在存储电路88中的半导体装置的信息被输出。被输出了的半导体装置的信息经由输出单元电路94而被编码。此外，被编码了的半导体装置80的信息经由数据调制电路86从天线89作为无线信号被发送。注意，低电源电位(以下写为VSS)在构成半导体装置80的多个电路中是通用的，并且可以将VSS设置为GND。
如此，通过将信号从读取/写入器传送到半导体装置80，并且由读取/写入器接收从该半导体装置80传送来的信号，可以读取半导体装置的数据。
此外，在半导体装置80中，可以不安装电源(电池)而利用电磁波对各电路供给电源电压，或可以安装电源(电池)而利用电磁波和电源(电池)将电源电压供给给各电路。
其次，将说明能够无接触地输入/输出数据的半导体装置的使用形态的一个例子。将读取/写入器3200设置于包括显示部分3210的便携式终端的侧面，并且将半导体装置3230设置于商品3220的侧面(图13B)。当将读取/写入器3200伸向商品3220所包括的半导体装置3230时，与商品有关的信息诸如商品的原材料和原产地、各生产过程的检查结果、流通过程的历史等以及商品的说明等被显示在显示部分3210。此外，当将商品3260由传送带搬运时，可以使用读取/写入器3240和设置于商品3260的半导体装置3250而检查该商品3260(图13C)。像这样，通过将半导体装置适用于系统，可以容易获取信息，并且实现高功能化和高附加价值化。
除了上述以外，具有本发明的非易失性半导体存储装置的半导体装置的用途广泛，只要它为能够无接触地确认对象物的历史等的信息且为有用于生产/管理等的商品，就可以适用于任何东西。例如，可以将本发明的半导体装置设置在纸币、硬币、有价证券类、证书类、无记名债券类、包装用容器类、书籍类、记录媒体、个人用品、交通工具类、食品类、衣物类、保健用品类、生活用品类、药品类、以及电子器具等而使用。对这些例子参照图14A至14H而说明。
纸币、硬币是市场上流通的金钱，其包括在特定区域像货币一样通用的东西(兑换券)、纪念币等。有价证券类是指支票、证券、期票等(图14A)。证书类是指驾驶执照、居住卡等(图14B)。无记名债券类是指邮票、米券、各种赠券等(图14C)。包装用容器类是指用于盒饭等的包装纸、塑料瓶等(图14D)。书籍类是指平装书、精装书等(图14E)。记录媒体是指DVD软件、录像磁带等(图14F)。交通工具类是指诸如自行车等的车辆、船舶等(图14G)。个人用品是指包、眼镜等(图14H)。食品类是指食品、饮料等。衣物类是指衣服、鞋等。保健用品类是指医疗器具、健康器具等。生活用品类是指家具、照明器具等。药品类是指医药品、农药等。电子器具是指液晶显示装置、EL显示装置、电视装置(电视接收机、薄型电视接收机)、手机等。
通过对纸币、硬币、有价证券类、证书类、无记名债券类等提供半导体装置80，可以防止伪造。此外，通过对包装用容器类、书籍类、记录媒体等、个人用品、食品类、生活用品类、电子设备等提供半导体装置80，可以谋求实现商品检查系统、租赁店中的系统等的效率化。通过对交通工具类、保健用品类、药品类等提供半导体装置80，可以防止伪造和失盗，并且当用于药品类时，可以防止服错药。作为半导体装置80的设置方法，将半导体装置贴在物品的表面上或嵌入到物品中。例如，当用于书时，优选将半导体装置嵌入到纸中，并且当用于由有机树脂构成的包装时，优选将半导体装置嵌入到该有机树脂中。
如此，通过对包装用容器类、书籍类、记录媒体、个人用品、食品类、衣物类、生活用品类、电子器具等提供半导体装置，可以谋求实现商品检查系统、租赁店中的系统等的效率化。此外，通过对交通工具类提供半导体装置，可以防止伪造和失盗。此外，通过将半导体装置嵌入到诸如动物等的生物中，可以容易地识别各个生物。例如通过将具备传感器的半导体装置嵌入到诸如家畜等的生物中，不仅可以容易管理出生年、性别、和种类等，而且还可以容易管理现在的体温等的健康状态。
如上所述，本发明的半导体装置的适用范围非常广泛，因此可以使用于所有领域的电子器具。本实施方式可以与上述实施方式自由组合而进行。
本说明书根据2006年2月10日在日本专利局受理的日本专利申请编号2006-034543而制作，所述申请内容包括在本说明书中。

Claims (64)

1.一种非易失性半导体存储装置，包括：
具有彼此相离而形成的一对杂质区以及设置在所述一对杂质区之间的沟道形成区的半导体膜；
在所述沟道形成区的上方设置的第一绝缘膜；
在所述第一绝缘膜的上方设置的电荷存储层；
在所述电荷存储层的上方设置的第二绝缘膜；以及
在所述第二绝缘膜的上方设置的栅极层，
其中，由对抗所述半导体膜的电荷的所述第一绝缘膜形成第一能量势垒，
并且，由对抗所述电荷存储层的电荷的所述第一绝缘膜形成第二能量势垒，
并且，所述第二能量势垒高于所述第一能量势垒。
2.一种非易失性半导体存储装置，包括：
具有彼此相离而形成的一对杂质区以及设置在所述一对杂质区之间的沟道形成区的半导体膜；
在所述沟道形成区的上方设置的第一绝缘膜；
在所述第一绝缘膜的上方设置的电荷存储层；
在所述电荷存储层的上方设置的第二绝缘膜；以及
在所述第二绝缘膜的上方设置的栅极层，
其中，所述电荷存储层包括比所述半导体膜能隙小的材料。
3.一种非易失性半导体存储装置，包括：
具有彼此相离而形成的一对第一杂质区以及设置在所述一对第一杂质区之间的第一沟道形成区的第一半导体膜；
在所述第一沟道区的上方设置的第一绝缘膜；
在所述第一绝缘膜的上方设置的电荷存储层；
在所述电荷存储层的上方设置的第二绝缘膜；
在所述第二绝缘膜的上方设置的第一栅极层；
具有彼此相离而形成的一对第二杂质区以及设置在所述一对第二杂质区之间的第二沟道形成区的第二半导体膜；
在所述第二沟道区的上方设置的第三绝缘膜；以及
在所述第三绝缘膜的上方设置的第二栅极层，
其中，由对抗所述第一半导体膜的电荷的所述第一绝缘膜形成第一能量势垒，
并且，由对抗所述电荷存储层的电荷的所述第一绝缘膜形成第二能量势垒，
并且，所述第二能量势垒高于所述第一能量势垒。
4.一种非易失性半导体存储装置，包括：
具有彼此相离而形成的一对第一杂质区以及设置在所述一对第一杂质区之间的第一沟道形成区的第一半导体膜；
在所述第一沟道区的上方设置的第一绝缘膜；
在所述第一绝缘膜的上方设置的电荷存储层；
在所述电荷存储层的上方设置的第二绝缘膜；
在所述第二绝缘膜的上方设置的第一栅极层；
具有彼此相离而形成的一对第二杂质区以及设置在所述一对第二杂质区之间的第二沟道形成区的第二半导体膜；
在所述第二沟道区的上方设置的第三绝缘膜；以及
在所述第三绝缘膜的上方设置的第二栅极层，
其中，所述电荷存储层包括比所述第一半导体膜能隙小的材料。
5.根据权利要求3所述的非易失性半导体存储装置，其中所述第一绝缘膜和所述第三绝缘膜为不同的材料，并且所述第一栅极层和所述第二栅极层为相同的材料。
6.根据权利要求4所述的非易失性半导体存储装置，其中所述第一绝缘膜和所述第三绝缘膜为不同的材料，并且所述第一栅极层和所述第二栅极层为相同的材料。
7.根据权利要求1所述的非易失性半导体存储装置，其中所述电荷存储层包括锗而作为主要成分。
8.根据权利要求2所述的非易失性半导体存储装置，其中所述电荷存储层包括锗而作为主要成分。
9.根据权利要求3所述的非易失性半导体存储装置，其中所述电荷存储层包括锗而作为主要成分。
10.根据权利要求4所述的非易失性半导体存储装置，其中所述电荷存储层包括锗而作为主要成分。
11.根据权利要求3所述的非易失性半导体存储装置，其中所述第一栅极层以及所述第二栅极层为分别包含氮原子的导电膜。
12.根据权利要求4所述的非易失性半导体存储装置，其中所述第一栅极层以及所述第二栅极层为分别包含氮原子的导电膜。
13.一种非易失性半导体存储装置的制造方法，包括如下步骤：
在衬底的上方形成半导体膜；
通过进行高密度等离子体处理，在所述半导体膜的表面上形成至少含有氧和氮中的一个的第一绝缘膜；
在所述第一绝缘膜上方形成包括比所述半导体膜能隙小的材料的电荷存储层；
在所述电荷存储层的上方形成第二绝缘膜；
在所述第二绝缘膜的上方形成导电膜；
通过将所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜选择性地去掉，而与所述半导体膜的至少一部分重叠地保留所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜；以及
通过将留下了的所述导电膜作为掩模而导入杂质元素，在所述半导体膜中形成杂质区。
14.一种非易失性半导体存储装置的制造方法，包括如下步骤：
在衬底的上方形成半导体膜；
在所述半导体膜的表面上形成第一绝缘膜，其包括通过在氧气氛中进行第一高密度等离子体处理而形成的氧化膜以及通过在氮气氛中进行第二高密度等离子体处理而在所述氧化膜上形成的含有氧和氮的膜；
在所述第一绝缘膜的上方形成包括比所述半导体膜能隙小的材料的电荷存储层；
在所述电荷存储层的上方形成第二绝缘膜；
通过在氧气氛中进行第三高密度等离子体处理，使所述第二绝缘膜的表面氧化；
在所述第二绝缘膜的所述被氧化了表面上方形成导电膜；
通过将所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜选择性地去掉，而与所述半导体膜的至少一部分重叠地保留所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜；以及
通过将留下了的所述导电膜作为掩模而导入杂质元素，在所述半导体膜中形成杂质区。
15.一种非易失性半导体存储装置的制造方法，包括如下步骤：
在衬底的上方形成第一半导体膜和第二半导体膜；
通过在氧气氛中进行第一高密度等离子体处理后，接着在氮气氛中进行第二高密度等离子体处理，在所述第一半导体膜的表面和所述第二半导体膜的表面上形成第一绝缘膜；
在所述第一绝缘膜的上方形成包括比所述第一半导体膜以及所述第二半导体膜能隙小的材料的电荷存储层；
在所述电荷存储层的上方形成第二绝缘膜；
将形成在所述第二半导体膜的上方的所述第一绝缘膜、所述电荷存储层以及所述第二绝缘膜选择性地去掉而使所述第二半导体膜的表面露出；
通过在氧气氛中进行第三高密度等离子体处理，使形成在所述第一半导体膜的上方的所述第二绝缘膜的表面氧化的同时，在所述第二半导体膜的表面上形成栅绝缘膜；
在所述第二绝缘膜的所述被氧化了的表面的上方以及在所述栅绝缘膜的上方形成导电膜；
通过将所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜、所述栅绝缘膜以及所述导电膜选择性地去掉，与所述第一半导体膜的至少一部分重叠地保留所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜，并且与所述第二半导体膜的至少一部分重叠地保留所述栅绝缘膜以及所述导电膜；
通过将留下了的所述导电膜作为掩模而导入杂质元素，在所述第一半导体膜以及所述第二半导体膜中形成杂质区。
16.根据权利要求14所述的非易失性半导体存储装置的制造方法，其中在所述半导体膜不被暴露于大气的情况下连续进行所述第一高密度等离子体处理和所述第二高密度等离子体处理。
17.根据权利要求15所述的非易失性半导体存储装置的制造方法，其中在所述半导体膜不被暴露于大气的情况下连续进行所述第一高密度等离子体处理和所述第二高密度等离子体处理。
18.一种非易失性半导体存储装置的制造方法，包括如下步骤：
在衬底的上方形成半导体膜；
通过进行高密度等离子体处理在所述半导体膜的表面上形成至少包括氧和氮中的一个的第一绝缘膜；
在所述第一绝缘膜的上方形成包括比所述半导体膜能隙小的材料的电荷存储层；
在所述电荷存储层的上方形成第二绝缘膜；
通过将所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜选择性地去掉而使所述半导体膜的至少一部分露出；
通过在氧气氛中进行第二高密度等离子体处理，使留下了的所述第二绝缘膜的表面以及露出了的所述半导体膜的表面氧化；
在留下了的所述第二绝缘膜的所述被氧化了的表面的上方以及在通过所述第二高密度等离子体处理而被氧化的所述半导体膜的表面的上方形成导电膜；
使所述导电膜与留下了的所述第二绝缘膜的至少一部分重叠地将所述导电膜选择性地去掉；
通过将留下了的所述导电膜作为掩模而导入杂质元素，在所述半导体膜中形成杂质区。
19.一种非易失性半导体存储装置的制造方法，包括如下步骤：
在衬底的上方形成半导体膜；
通过进行高密度等离子体处理，在所述半导体膜的表面上形成至少含有氧和氮中的一个的第一绝缘膜；
在所述第一绝缘膜的上方形成包括比所述半导体膜能隙小的材料的电荷存储层；
在所述电荷存储层的上方形成第二绝缘膜；
通过将所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜选择性地去掉而使所述半导体膜的至少一部分露出；
通过在氧气氛中进行第二高密度等离子体处理，使留下了的所述第二绝缘膜的表面以及露出了的所述半导体膜的表面氧化；
在所述留下了的第二绝缘膜的所述被氧化了的表面的上方以及在通过所述第二高密度等离子体处理而被氧化的半导体膜的表面的上方形成导电膜；
将所述导电膜选择性地去掉以使所述表面被氧化了的第二绝缘膜的一部分的表面以及侧面露出；以及
通过将所述导电膜作为掩模而将杂质元素导入于所述半导体膜中，在与所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜不重叠的所述半导体膜的区域中形成第一杂质区，并且在与所述第一绝缘膜、所述电荷存储层、所述第二绝缘膜以及所述导电膜不重叠的所述半导体膜的区域中形成比所述第一杂质区浓度低的第二杂质区。
20.根据权利要求13所述的非易失性半导体存储装置的制造方法，其中所述第二绝缘膜包括氮。
21.根据权利要求14所述的非易失性半导体存储装置的制造方法，其中所述第二绝缘膜包括氮。
22.根据权利要求15所述的非易失性半导体存储装置的制造方法，其中所述第二绝缘膜包括氮。
23.根据权利要求18所述的非易失性半导体存储装置的制造方法，其中所述第二绝缘膜包括氮。
24.根据权利要求19所述的非易失性半导体存储装置的制造方法，其中所述第二绝缘膜包括氮。
25.根据权利要求13所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层和所述第二绝缘膜不被暴露于大气而连续形成。
26.根据权利要求14所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层和所述第二绝缘膜不被暴露于大气而连续形成。
27.根据权利要求15所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层和所述第二绝缘膜不被暴露于大气而连续形成。
28.根据权利要求18所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层和所述第二绝缘膜不被暴露于大气而连续形成。
29.根据权利要求19所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层和所述第二绝缘膜不被暴露于大气而连续形成。
30.根据权利要求13所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层包括锗。
31.根据权利要求14所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层包括锗。
32.根据权利要求15所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层包括锗。
33.根据权利要求18所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层包括锗。
34.根据权利要求19所述的非易失性半导体存储装置的制造方法，其中所述电荷存储层包括锗。
35.根据权利要求13所述的非易失性半导体存储装置的制造方法，其中所述导电膜包括氮。
36.根据权利要求14所述的非易失性半导体存储装置的制造方法，其中所述导电膜包括氮。
37.根据权利要求15所述的非易失性半导体存储装置的制造方法，其中所述导电膜包括氮。
38.根据权利要求18所述的非易失性半导体存储装置的制造方法，其中所述导电膜包括氮。
39.根据权利要求19所述的非易失性半导体存储装置的制造方法，其中所述导电膜包括氮。
40.根据权利要求13所述的非易失性半导体存储装置的制造方法，其中所述衬底具有绝缘表面。
41.根据权利要求14所述的非易失性半导体存储装置的制造方法，其中所述衬底具有绝缘表面。
42.根据权利要求15所述的非易失性半导体存储装置的制造方法，其中所述衬底具有绝缘表面。
43.根据权利要求18所述的非易失性半导体存储装置的制造方法，其中所述衬底具有绝缘表面。
44.根据权利要求19所述的非易失性半导体存储装置的制造方法，其中所述衬底具有绝缘表面。
45.根据权利要求13所述的非易失性半导体存储装置的制造方法，其中所述高密度等离子体处理为在使用高频率而且电子密度为1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且电子温度为0.5eV至1.5eV(包括0.5eV和1.5eV)的条件下进行的等离子体处理。
46.根据权利要求14所述的非易失性半导体存储装置的制造方法，其中所述高密度等离子体处理为在使用高频率而且电子密度为1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且电子温度为0.5eV至1.5eV(包括0.5eV和1.5eV)的条件下进行的等离子体处理。
47.根据权利要求15所述的非易失性半导体存储装置的制造方法，其中所述高密度等离子体处理为在使用高频率而且电子密度为1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且电子温度为0.5eV至1.5eV(包括0.5eV和1.5eV)的条件下进行的等离子体处理。
48.根据权利要求18所述的非易失性半导体存储装置的制造方法，其中所述高密度等离子体处理为在使用高频率而且电子密度为1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且电子温度为0.5eV至1.5eV(包括0.5eV和1.5eV)的条件下进行的等离子体处理。
49.根据权利要求19所述的非易失性半导体存储装置的制造方法，其中所述高密度等离子体处理为在使用高频率而且电子密度为1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且电子温度为0.5eV至1.5eV(包括0.5eV和1.5eV)的条件下进行的等离子体处理。
50.根据权利要求45所述的非易失性半导体存储装置的制造方法，其中所述高频率为微波。
51.根据权利要求46所述的非易失性半导体存储装置的制造方法，其中所述高频率为微波。
52.根据权利要求47所述的非易失性半导体存储装置的制造方法，其中所述高频率为微波。
53.根据权利要求48所述的非易失性半导体存储装置的制造方法，其中所述高频率为微波。
54.根据权利要求49所述的非易失性半导体存储装置的制造方法，其中所述高频率为微波。
55.根据权利要求1所述的非易失性半导体存储装置，其中在具有绝缘表面的衬底的上方形成所述半导体膜。
56.根据权利要求2所述的非易失性半导体存储装置，其中在具有绝缘表面的衬底的上方形成所述半导体膜。
57.根据权利要求3所述的非易失性半导体存储装置，其中在具有绝缘表面的衬底的上方形成所述第一半导体膜，并且在所述衬底上形成所述第二半导体膜。
58.根据权利要求4所述的非易失性半导体存储装置，其中在具有绝缘表面的衬底的上方形成所述第一半导体膜，并且在所述衬底上形成所述第二半导体膜。
59.一种非易失性半导体存储装置，包括：
衬底；
形成在衬底的上方且具有彼此相离而形成的一对杂质区以及设置在所述一对杂质区之闸的沟道形成区的半导体膜；
设置在所述沟道形成区的上方的第一绝缘膜；
设置在所述第一绝缘膜的上方且包括锗的电荷存储层；
设置在所述电荷存储层的上方的第二绝缘膜；以及
设置在所述第二绝缘膜的上方的栅极层。
60.根据权利要求59所述的非易失性半导体存储装置，其中所述第一绝缘膜包括：形成的氧化膜；以及在所述氧化膜的上方的包括氧和氮的膜。
61.根据权利要求59所述的非易失性半导体存储装置，其中所述电荷存储层还包括氮。
62.根据权利要求59所述的非易失性半导体存储装置，其中所述第二绝缘膜的表面被氧化。
63.根据权利要求59所述的非易失性半导体存储装置，其中所述半导体膜还具有在所述杂质区和所述沟道形成区之间的低浓度杂质区。
64.根据权利要求59所述的非易失性半导体存储装置，其中所述衬底具有绝缘表面。
CN200710005108XA 2006-02-10 2007-02-09 非易失性半导体存储装置以及其制造方法 Expired - Fee Related CN101017852B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006034543 2006-02-10
JP2006034543 2006-02-10
JP2006-034543 2006-02-10

Publications (2)

Publication Number Publication Date
CN101017852A true CN101017852A (zh) 2007-08-15
CN101017852B CN101017852B (zh) 2012-07-18

Family

ID=37944749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710005108XA Expired - Fee Related CN101017852B (zh) 2006-02-10 2007-02-09 非易失性半导体存储装置以及其制造方法

Country Status (5)

Country Link
US (2) US7723773B2 (zh)
EP (1) EP1818989A3 (zh)
KR (1) KR101346239B1 (zh)
CN (1) CN101017852B (zh)
TW (1) TWI397993B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887601A (zh) * 2012-12-20 2014-06-25 中国科学院上海微系统与信息技术研究所 折叠槽天线结构及其制作方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
KR101488516B1 (ko) * 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP1837917A1 (en) 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7786526B2 (en) * 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
JP5408930B2 (ja) * 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8227300B2 (en) * 2009-03-18 2012-07-24 International Business Machines Corporation Semiconductor switching circuit employing quantum dot structures

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878549A (en) * 1970-10-27 1975-04-15 Shumpei Yamazaki Semiconductor memories
JPS517036A (ja) 1974-07-08 1976-01-21 Nippon Oils & Fats Co Ltd Tosohoho
JPS5223532A (en) 1975-08-16 1977-02-22 Sato Shinzou Salt bath* electrical heating nitriding of steel subsequent to quenching
JPS5844077B2 (ja) 1978-07-21 1983-09-30 有限会社美光技研 非金属表面の表面に装飾的擦痕模様を形成する方法
JP2656986B2 (ja) 1989-10-02 1997-09-24 松下電子工業株式会社 不揮発性半導体記憶装置の製造方法
JPH0697454A (ja) 1992-09-11 1994-04-08 Toshiba Corp 不揮発性半導体メモリ装置及びその駆動方法
JP3283614B2 (ja) 1993-02-19 2002-05-20 株式会社リコー 不揮発性半導体メモリ装置及びその製造方法
US5448513A (en) 1993-12-02 1995-09-05 Regents Of The University Of California Capacitorless DRAM device on silicon-on-insulator substrate
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3273582B2 (ja) 1994-05-13 2002-04-08 キヤノン株式会社 記憶装置
JPH0897307A (ja) 1994-09-29 1996-04-12 Toshiba Corp 半導体記憶装置
EP0751559B1 (en) * 1995-06-30 2002-11-27 STMicroelectronics S.r.l. Process for forming an integrated circuit comprising non-volatile memory cells and side transistors and corresponding IC
JPH10135357A (ja) * 1996-10-28 1998-05-22 Sony Corp 半導体不揮発性記憶装置
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JPH1140682A (ja) 1997-07-18 1999-02-12 Sony Corp 不揮発性半導体記憶装置及びその製造方法
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JP3943245B2 (ja) 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
JP3495889B2 (ja) * 1997-10-03 2004-02-09 シャープ株式会社 半導体記憶素子
KR100297712B1 (ko) 1998-07-23 2001-08-07 윤종용 고집적화를위한불휘발성메모리및그제조방법
US6518594B1 (en) 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6384448B1 (en) 2000-02-28 2002-05-07 Micron Technology, Inc. P-channel dynamic flash memory cells with ultrathin tunnel oxides
EP1912253A3 (en) 2000-03-13 2009-12-30 OHMI, Tadahiro Method of forming a dielectric film
JP4792620B2 (ja) 2000-06-21 2011-10-12 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
JP2002184873A (ja) * 2000-10-03 2002-06-28 Sony Corp 不揮発性半導体記憶装置及びその製造方法
JP3984020B2 (ja) 2000-10-30 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP2002198446A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd 半導体記憶装置とその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP4776801B2 (ja) 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
KR100414562B1 (ko) * 2001-06-29 2004-01-07 주식회사 하이닉스반도체 비휘발성 메모리 셀의 제조 방법
KR100395762B1 (ko) * 2001-07-31 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US6586797B2 (en) 2001-08-30 2003-07-01 Micron Technology, Inc. Graded composition gate insulators to reduce tunneling barriers in flash memory devices
KR100398579B1 (ko) 2001-10-30 2003-09-19 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100426817B1 (ko) 2002-01-28 2004-04-14 삼성전자주식회사 에스오엔오에스 구조를 갖는 비휘발성 메모리소자 및 그의제조방법
TW533588B (en) 2002-04-24 2003-05-21 Nanya Technology Corp Flash memory and its manufacturing method
US6812086B2 (en) 2002-07-16 2004-11-02 Intel Corporation Method of making a semiconductor transistor
US6780788B2 (en) * 2002-08-07 2004-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for improving within-wafer uniformity of gate oxide
US6828623B1 (en) 2002-08-30 2004-12-07 Advanced Micro Devices, Inc. Floating gate memory device with homogeneous oxynitride tunneling dielectric
JP2004095918A (ja) 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
US6861689B2 (en) 2002-11-08 2005-03-01 Freescale Semiconductor, Inc. One transistor DRAM cell structure and method for forming
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
KR100481871B1 (ko) 2002-12-20 2005-04-11 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법
JP2004221448A (ja) 2003-01-17 2004-08-05 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6774059B1 (en) * 2003-04-16 2004-08-10 Taiwan Semiconductor Manufacturing Company High crack resistance nitride process
JP4015068B2 (ja) 2003-06-17 2007-11-28 株式会社東芝 半導体装置の製造方法
US20050095786A1 (en) * 2003-11-03 2005-05-05 Ting-Chang Chang Non-volatile memory and method of manufacturing floating gate
TWI276206B (en) 2003-11-25 2007-03-11 Promos Technologies Inc Method for fabricating flash memory device and structure thereof
JP4216707B2 (ja) * 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法
JP2005251990A (ja) 2004-03-04 2005-09-15 Nec Electronics Corp 不揮発性半導体記憶装置
US7652321B2 (en) * 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
JP2005347328A (ja) 2004-05-31 2005-12-15 Nippon Telegr & Teleph Corp <Ntt> 記憶素子
KR20050121603A (ko) * 2004-06-22 2005-12-27 삼성전자주식회사 프로파일드 터널 장벽을 갖는 플래시 메모리 소자 및 그제조방법
JP2006024598A (ja) * 2004-07-06 2006-01-26 Fujitsu Ltd 半導体装置の製造方法
US20060043463A1 (en) 2004-09-01 2006-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Floating gate having enhanced charge retention
KR100688575B1 (ko) 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
US8330202B2 (en) 2005-02-23 2012-12-11 Micron Technology, Inc. Germanium-silicon-carbide floating gates in memories
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7485526B2 (en) * 2005-06-17 2009-02-03 Micron Technology, Inc. Floating-gate structure with dielectric component
JP4928890B2 (ja) 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
US7482651B2 (en) * 2005-12-09 2009-01-27 Micron Technology, Inc. Enhanced multi-bit non-volatile memory device with resonant tunnel barrier
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
KR101488516B1 (ko) 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
TWI416738B (zh) 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP1837917A1 (en) 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1837900A3 (en) 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8629490B2 (en) 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
US7554854B2 (en) 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
EP1840947A3 (en) 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7786526B2 (en) 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887601A (zh) * 2012-12-20 2014-06-25 中国科学院上海微系统与信息技术研究所 折叠槽天线结构及其制作方法
CN103887601B (zh) * 2012-12-20 2015-10-28 中国科学院上海微系统与信息技术研究所 折叠槽天线结构及其制作方法

Also Published As

Publication number Publication date
CN101017852B (zh) 2012-07-18
EP1818989A3 (en) 2010-12-01
KR101346239B1 (ko) 2013-12-31
EP1818989A2 (en) 2007-08-15
TW200802819A (en) 2008-01-01
KR20070081426A (ko) 2007-08-16
US8338257B2 (en) 2012-12-25
US20100159661A1 (en) 2010-06-24
US20070200167A1 (en) 2007-08-30
US7723773B2 (en) 2010-05-25
TWI397993B (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
CN101017852B (zh) 非易失性半导体存储装置以及其制造方法
CN101064348B (zh) 半导体器件及半导体器件的制造方法
CN101232047B (zh) 发光器件及其制造方法
JP5285235B2 (ja) 半導体装置
CN1874060B (zh) 天线制造方法和半导体装置制造方法
US8513072B2 (en) Manufacturing method of semiconductor device with element isolation region formed within
US7868328B2 (en) Semiconductor device having antenna over thin film integrated circuit
US7696562B2 (en) Semiconductor device
KR101427083B1 (ko) 기억장치 및 반도체 장치
KR101276215B1 (ko) 불휘발성 반도체 기억장치의 베리파이 방법
KR20070093081A (ko) 반도체 장치
CN1959962B (zh) 半导体器件的制造方法
JP2005293563A (ja) 半導体装置、無線チップ、ｉｃカード、ｉｃタグ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類
US7987498B2 (en) Personal data management system and nonvolatile memory card
CN101064346B (zh) 半导体装置以及半导体装置的制造方法
JP5222478B2 (ja) 不揮発性半導体記憶装置の作製方法
JP5137474B2 (ja) 個人情報管理システム及び管理システム
JP2007273968A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20220209