JP2005251990A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2005251990A
JP2005251990A JP2004060572A JP2004060572A JP2005251990A JP 2005251990 A JP2005251990 A JP 2005251990A JP 2004060572 A JP2004060572 A JP 2004060572A JP 2004060572 A JP2004060572 A JP 2004060572A JP 2005251990 A JP2005251990 A JP 2005251990A
Authority
JP
Japan
Prior art keywords
memory device
semiconductor memory
film
insulating layer
nonvolatile semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004060572A
Other languages
English (en)
Inventor
Kenichiro Nakagawa
健一郎 中川
Tomohiro Hamashima
智宏 濱嶋
Koichi Ando
公一 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004060572A priority Critical patent/JP2005251990A/ja
Priority to US11/070,150 priority patent/US7071512B2/en
Publication of JP2005251990A publication Critical patent/JP2005251990A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Abstract

【課題】 従来よりも低い電圧で書き込み及び消去ができ、製造プロセスに制限がない不揮発性半導体記憶装置を提供する。
【解決手段】 シリコン半導体基板１の表面に形成されたソース５及びドレイン６間のチャネル領域上に、第１の絶縁層としてシリコン酸化膜２を形成し、このシリコン酸化膜２上には、シリコン又はゲルマニウムにより、フローティングゲートとなるドット７を形成する。そして、シリコン酸化膜２及びドット７を覆うように、第２の絶縁層として、酸化シリコンよりも誘電率が高く且つ生成熱が大きい酸化物により、高誘電体膜３を形成し、この高誘電体膜３上にポリシリコンによりコントロールゲート４を形成したメモリセルを、マトリクス状に配列する。
【選択図】 図１

Description

本発明は、電気的に書き込み及び消去が可能な不揮発性半導体記憶装置に関し、特に、メモリセルがフローティングゲート型トランジスタにより構成されている不揮発性半導体記憶装置に関する。
従来、フラッシュメモリ等の不揮発性半導体記憶装置においては、ｎ型ＭＯＳトランジスタのゲート酸化膜上に多結晶シリコン等からなるフローティングゲートが設けられ、このフローティングゲート上に形成されたＯＮＯ（Oxide-Nitride-Oxide）膜等の絶縁膜上にコントロールゲートが形成されている構造のメモリセルが、マトリクス状に配列されている。このような構成の不揮発性半導体記憶装置においては、電荷蓄積層となるフローティングゲートが他の部分から電気的に絶縁されており、所定のメモリセルのフローティングゲートに電子を注入することによりデータを記憶している。
近時、トランジスタの低電圧化及び低消費電力化のため、高誘電体材料によりゲート絶縁膜を形成することが検討されており（非特許文献１参照）、不揮発性半導体記憶装置においても、同様の理由から、チタン酸ストロンチウム、チタン酸バリウムストロンチウム等の誘電率が高いの材料により電荷蓄積層を形成した半導体記憶装置が提案されている（特許文献１参照）。図２０は特許文献１に記載の不揮発性半導体記憶装置のメモリセルを示す断面図である。図２０に示すように、特許文献１に記載の不揮発性半導体記憶装置におけるメモリセル１００は、シリコン半導体基板１０１表面に形成されたソース１０５及びドレイン１０６間のチャネル領域上に、第１絶縁膜１０２として厚さが２．５乃至５．０ｎｍのシリコン酸化膜が形成され、第１絶縁膜１０２上には、電荷蓄積層としてチタン酸ストロンチウム、チタン酸バリウムストロンチウム及びチタン酸バリウム等により、厚さが５０乃至１００ｎｍの第２絶縁膜１０３が形成されている。更に、高誘電体膜１０３上にはリン等をドープしたポリシリコン（以下、ドープドポリシリコンという）によりコントロールゲート１０４が形成されている。
また、特許文献１には、フローティングゲートとして粒径が１０Å以下のシリコンの微粒子（以下、Ｓｉ微粒子という）を使用した不揮発性半導体記憶装置が提案されている。図２１はＳｉ微粒子を使用した不揮発性半導体記憶装置のメモリセルを示す断面図である。図２１に示すように、この不揮発性半導体記憶装置におけるメモリセル１１０は、シリコン半導体基板１０１表面に形成されたソース１０５及びドレイン１０６間のチャネル領域上に、厚さが２．５乃至３．０ｎｍの第１絶縁膜１０２が形成されている。また、第１絶縁膜１０２上には、フローティングゲートとして、シリコン結晶の微小粉末又は粒径が１ｎｍ以下のシリコンクラスタからなるＳｉ微粒子１０７が多数形成されている。更に、代１絶縁膜１０２及びＳｉ微粒子１０７を覆うように、チタン酸ストロンチウム、チタン酸バリウムストロンチウム及びチタン酸バリウム等により厚さが５０ｎｍ程度の第２絶縁膜１０３が形成されている。そして、この第２絶縁膜１０３上には、ドープドポリシリコン等によりコントロールゲート１０４が形成されている。
このメモリセルに書き込みを行う場合は、例えば、ソース１０５と基板１０１を接地し、コントロールゲート１０４とドレイン１０６に高電圧を印加する。これにより、ソース１０５からドレイン１０６に向かって、チャネル領域を電子が高速で移動する。そして、ドレイン１０６の近傍で高いエネルギーを得た電子は、シリコン酸化膜１０２を通り抜けてフローティングゲートであるＳｉ微粒子１０７に注入される。その結果、フローティングゲートが負に帯電し、コントロールゲート１０４からみたスレッショールド電圧が高くなる。
一方、消去する場合は、ソース１０５をオープンにした状態で、コントロールゲート１０４と基板１０１を接地する。そして、ドレイン１０６に高電圧を印加すると、Ｓｉ微粒子１０７に注入されていた電子がドレインに引き出され、フローティングゲートの電位が中性に戻る。その結果、コントロールゲート１０４からみたスレッショールド電圧が書き込み前の状態に戻る。
図２１に示すセル構造の不揮発性半導体記憶装置は、誘電率が高い材料により電荷蓄積層を形成しているため、Ｓｉ微粒子１０７とコントロールゲート１０４との間の容量比が高くなり、書き込み及び消去時の電圧を低電圧化することができると共に、書き込み時間及び消去時間を大幅に短縮することができる。
特開平７−３２６６８１号公報 岩井洋，「Ｈｉｇｈ−ｋゲート絶縁膜の実用化に向けての課題」，第５７回ＶＬＳＩＦＯＲＵＭ ＶＬＳＩ Ｒｅｐｏｒｔ，２００１年２月２３日，ｐ．１３−２８
しかしながら、前述の従来の技術には以下に示す問題点がある。前述の特許文献１に記載の不揮発性半導体記憶装置においては、第２絶縁膜１０３を形成する材料として、五酸化タンタル、チタン酸ストロンチウム、チタン酸バリウムストロンチウム及びチタン酸ジルコン鉛等が使用されているが、これらの材料は、高温で熱処理を行うとコントロールゲート１０４及びＳｉ微粒子１０７中のシリコン成分と反応してしまうため、第２絶縁膜１０３を形成した後は高温の熱処理を行うことができないという問題点がある。例えば、第２絶縁膜１０３材料とコントロールゲート１０４中のシリコンとが反応すると、シリコン酸化膜が形成されると共に金属が生成するため、特性のばらつき及びリークの原因となる。また、高誘電体膜１０３材料とＳｉ微粒子１０７中のシリコンとが反応すると、Ｓｉ微粒子１０７の表面にシリコン酸化膜（ＳｉＯ２膜）が形成されるため電荷を蓄える領域が減少すると共に、反応により生成した金属により電荷保持特性の劣化が生じる。このため、特許文献１に記載の不揮発性半導体記憶装置は、ソース及びドレインの活性化のための熱処理等、第２絶縁膜１０３形成後に行う熱処理を低温で行わなければならないため、製造プロセスに制限がある。
なお、コントロールゲート１０４に関しては、高誘電体膜１０３との間にシリコン窒化膜等からなるバリア膜を設けることにより、シリコンとの反応を防止することができるが、バリア膜を設けると駆動電圧が高くなるため好ましくない。
本発明はかかる問題点に鑑みてなされたものであって、従来よりも低い電圧で書き込み及び消去ができ、製造プロセスに制限がない不揮発性半導体記憶装置を提供することを目的とする。
本発明に係る不揮発性半導体記憶装置は、第１導電性基板と、前記第１導電性基板の表面に形成された第２導電性拡散層と、前記第１導電型基板の表面における前記第２導電型拡散層間に形成されたチャネル領域と、前記チャネル領域上に形成された第１の絶縁層と、前記第１の絶縁層上に形成された第２の絶縁層と、前記第２の絶縁層内の下部に分散されフローティングゲートとなる複数個の粒子状のドットと、前記第２の絶縁層上に形成されたシリコンを含むコントロールゲートと、を有し、前記第２の絶縁層は前記第１の絶縁層よりも誘電率が高く且つ酸化シリコンよりも生成熱が大きい酸化物により形成された高誘電体膜であることを特徴とする。
本発明においては、第２の絶縁層を高誘電体膜により形成しているため、書き込み時及び消去時に印加する電圧を低電圧化することができる。また、電荷蓄積層からの電荷の漏れを防止するため、第１の絶縁層をより厚く形成しても、従来と同等の電圧で書き込み及び消去することができる。更に、この高誘電体膜は酸化シリコンよりも生成熱が大きい酸化物により形成されているため、シリコン酸化物よりも安定である。このため、第２の絶縁層形成後に高温で熱処理を行っても、コントロールゲートに含まれるシリコンとの反応は起こらない。また、第２の絶縁層に分散されているドットは、例えば、前記ドットはシリコン及びゲルマニウムからなる群から選択された少なくとも１種を含んでいてもよいが、この場合においても、第２の絶縁層が酸化シリコンよりも生成熱が大きい酸化物からなる高誘電体膜により形成されているため、第２の絶縁層形成後に高温で熱処理を行ってもドットに含まれるシリコン及びゲルマニウムと高誘電体膜とは反応しない。なお、第２の絶縁層に分散されているドットはフローティングゲートであり、本発明の不揮発性半導体記憶装置は、このドットに電荷を注入し蓄積することより、データを記憶する。
前記第２の絶縁層は、Ｌｉ、Ｂｅ、Ｍｇ、Ａｌ、Ｃａ、Ｓｃ、Ｓｒ、Ｙ、Ｚｒ、Ｌａ、Ｈｆ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔｂ及びＬｕからなる群から選択された少なくとも１種の金属の酸化物により形成されていることが好ましい。特に、前記第２の絶縁層が、Ａｌ２Ｏ３、ＣｅＯ２、ＨｆＯ２、Ｌａ２Ｏ３、ＭｇＯ、Ｓｃ２Ｏ３又はＺｒＯ２により形成されていることがより好ましい。これらの酸化物は、誘電率が高く、生成熱が酸化シリコンよりも十分に大きいため、書き込み時及び消去時の電圧をより低くすることができると共に、高温安定性が向上する。
また、前記基板上にはロジック用の集積回路が形成されており、前記不揮発性半導体記憶装置は、このロジック用集積回路と混載することができる。このとき、前記ロジック用の集積回路に設けられたトランジスタのうち少なくとも１つのトランジスタは、ゲート絶縁膜の少なくとも一部が前記高誘電体膜により形成されていてもよい。第２の絶縁層である高誘電体膜は、ロジック用の集積回路におけるゲート絶縁膜に適用することができるため、第２の絶縁層と同時にロジック用の集積回路のゲート絶縁膜を形成することができる。これにより、製造プロセスを簡素化することができる。
本発明によれば、電荷蓄積層となる第２の絶縁層をゲート絶縁膜である第１の絶縁層よりも誘電率が高く且つ酸化シリコンよりも生成熱が大きい酸化物からなる高誘電体膜により形成することにより、書き込み時及び消去時の電圧を低くすることができると共に、第２の絶縁層の熱安定性を向上させることができるため、高温での熱処理が可能になる。
以下、本発明の実施形態に係る不揮発性半導体記憶装置について添付の図面を参照して具体的に説明する。図１は本実施形態の不揮発性半導体記憶装置のセル構造を示す断面図である。本実施形態の不揮発性短導体記憶装置においては、複数個のメモリセルがマトリクス状に配列されている。図１に示すように、本実施形態の不揮発性短導体記憶装置のメモリセル１０は、シリコン半導体基板１の表面に形成されたソース５及びドレイン６間のチャネル領域上に、第１の絶縁層として厚さが２．０乃至１０．０ｎｍのシリコン酸化膜２が形成されている。また、シリコン酸化膜２上には、フローティングゲートとなるシリコンからなる粒子（以下、ドットという）７が、離散して形成されている。ドット７の直径は、例えば、３．０乃至１０．０ｎｍである。なお、このドット７には、ボロン、リン又はヒ素を含有させてもよい。
更に、シリコン酸化膜２及びドット７を覆うように、第２の絶縁層として、酸化シリコンよりも誘電率が高く且つ生成熱が大きい酸化物により、高誘電体膜３が形成されている。この高誘電体膜３の厚さは、例えば、８．０乃至５０．０ｎｍである。そして、高誘電体膜３上には、ポリシリコンによりコントロールゲート４が形成されている。
このメモリセル１０においては、コントロールゲート４とシリコン酸化膜２との間に、第２の絶縁膜として、酸化シリコンよりも誘電率が高く且つ生成熱が大きい酸化物により形成された高誘電体膜３を設けている。これにより、コントロールゲート４とチャネル領域との間の絶縁膜を全てシリコン酸化物により形成した場合に比べて、ドット７とコントロールゲート４との間の容量が高くなるため、ドット７とチャネルとの間のシリコン酸化膜２にかかる電圧を高くすることができる。その結果、コントロールゲート４に印加する電圧を低くしても、書き込み及び消去を行うことができるため、書き込み及び消去速度を低下させずに、印加電圧を低下させることができる。また、シリコン酸化膜２の厚さを厚くしても、従来と同程度の電圧で書き込み及び消去を行うことができるため、従来の不揮発性半導体記憶装置よりもシリコン酸化膜２の厚さを厚くして、フローティングゲートであるドット７からの電子の漏れを防止することも可能になる。
更に、高誘電体膜３は、酸化シリコンよりも生成熱が大きい酸化物により形成されているため、熱安定性が優れている。このため、高温に加熱しても、高誘電体膜３を形成する酸化物とドット７及びコントロールゲート４に含まれるシリコンとは反応しないため、ドット７及びコントロールゲート４との界面に酸化シリコン及び金属が生成されることを防止することができる。その結果、高誘電体膜３形成後の工程において、高温処理が可能になるため、ロジック用の集積回路と混載する際の順応性が向上し、複数の世代のロジック用の集積回路の製造プロセスに対応することができる。
図２はシリコンに対して安定な酸化物を形成する元素を示す図である。高誘電体膜３を形成する酸化物としては、図２に○を付けて示した元素を含む酸化物、即ち、Ｌｉ、Ｂｅ、Ｍｇ、Ａｌ、Ｃａ、Ｓｃ、Ｓｒ、Ｙ、Ｚｒ、Ｌａ、Ｈｆ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔｂ及びＬｕからなる群から選択された少なくとも１種の金属を含む酸化物であることが好ましい。より好ましくは、Ａｌ２Ｏ３、ＣｅＯ２、ＨｆＯ２、Ｌａ２Ｏ３、ＭｇＯ、Ｓｃ２Ｏ３又はＺｒＯ２である。これらの酸化物は、下記表１に示すように、誘電率が高いため書き込み時及び消去時の電圧をより低くすることができる。また、生成熱が酸化シリコンよりも十分に大きいため、高温安定性に優れており、高温で熱処理を行ってもシリコンと反応しない。更に、酸化ゲルマニウムは酸化シリコンよりも生成熱が小さいため、ゲルマニウムはシリコンよりも高温安定性に優れている。
Figure 2005251990
次に、本実施形態の不揮発性半導体記憶装置におけるメモリセル１０の製造方法を説明する。図３乃至図１１はメモリセル１０の製造方法をその工程順に示す断面図である。なお、図３乃至図１１における（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。先ず、図３（ａ）乃至（ｃ）に示すように、シリコン半導体基板１の表面にＳＴＩ（Shallow Trench Isolation：浅溝埋込分離）膜８を形成する。次に、基板１の表面を清浄にして、図４（ａ）乃至（ｃ）に示すように、基板１上にシリコン酸化膜２を形成する。このシリコン酸化膜２の厚さは、例えば、２．０乃至１０．０ｎｍである。
そして、図５（ａ）乃至（ｃ）に示すように、シリコン酸化膜２の全面に、多数のドット７を所定の距離で離散させて形成する。このドット７をシリコンで形成する場合は、例えば、ＣＶＤ（Chemical Vapor Deposition：化学蒸着）装置を使用し、内部の温度を６００乃至７００℃とした反応室内に、モノシランガス又はジクロルシランガスを窒素キャリアと共に導入する。このとき、導入するガスの圧力は０．１３Ｐａ（１ｍＴｏｒｒ）程度にする。このように、ポリシリコンの成膜速度を極めて小さくすることにより、シリコン酸化膜２の表面に、粒径が、例えば、３．０乃至１０．０ｎｍである微小なシリコン結晶粒子が生成する。
次に、図６（ａ）乃至（ｃ）に示すように、シリコン酸化膜２及びドット７を覆うように高誘電体膜３を形成する。高誘電体膜３の厚さは、例えば、８．０乃至５０．０ｎｍである。その後、図７（ａ）乃至（ｃ）に示すように、周辺回路を形成する領域のシリコン酸化膜２、ドット７及び高誘電体膜３を除去する。そして、図８（ａ）乃至（ｃ）に示すように、基板１上の周辺回路領域にゲート絶縁膜となるシリコン酸化膜９を形成する。次に、全面にゲートとなるポリシリコン膜１１を形成する。これにより、図９（ａ）及び（ｂ）に示すように、メモリセル１０を形成する領域においては、高誘電体膜３上にポリシリコン膜１１が形成され、図９（ｃ）に示すように、周辺回路形成領域においては、シリコン酸化膜９上にポリシリコン膜１１が形成される。その後、図１０（ａ）及び（ｂ）に示すように、メモリセル１０を形成する領域においては、コントロールゲート４となる部分以外の部分のポリシリコン膜１１並びにその下層の高誘電体膜８及びドット７をエッチングにより除去する。なお、ドット７はエッチングされずに残っていても特性に影響はない。また、図１０（ｃ）に示すように、周辺回路形成領域においては、ゲートとなる部分以外の部分のポリシリコン膜１１をエッチングにより除去する。そして、図１１（ａ）乃至（ｃ）に示すように、基板１の表面にヒ素を注入し、ソース５及びドレイン６となる拡散層１２を形成する。その後、公知のプロセスを使用して不揮発性半導体記憶装置を完成させる。
次に、本実施形態の不揮発性半導体記憶装置におけるメモリセル１０の他の製造方法を説明する。図１２乃至図１９はメモリセル１０の他の製造方法をその工程順に示す断面図である。なお、図１２乃至図１９における（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。先ず、図１２（ａ）乃至（ｃ）に示すように、シリコン半導体基板１の表面にＳＴＩ膜８を形成する。次に、基板１の表面を清浄にして、図１３（ａ）乃至（ｃ）に示すように、基板１上にシリコン酸化膜２を形成する。このシリコン膜２の厚さは、例えば、２．０乃至１０．０ｎｍである。そして、図１４（ａ）乃至（ｃ）に示すように、シリコン酸化膜２の全面に、前述の方法と同様の方法で、多数のドット７を所定の距離で離散させて形成する。その後、図１５（ａ）乃至（ｃ）に示すように、周辺回路形成領域上のドット７を除去する。
次に、図１６（ａ）乃至（ｃ）に示すように、全面に高誘電体膜３を形成する。この高誘電体膜３の厚さは、例えば、８．０乃至５０．０ｎｍである。これにより、図１６（ａ）及び（ｂ）に示すように、メモリセル１０を形成する領域においては、シリコン酸化膜２及びドット７を覆うように高誘電体高誘電体膜３が形成され、図１６（ｃ）に示すように、周辺回路形成領域においては、基板１上にゲート絶縁膜となる高誘電体膜３が形成される。その後、図１７（ａ）乃至（ｃ）に示すように、高誘電体膜３上に、ゲートとなるポリシリコン膜１１を形成する。そして、図１８（ａ）及び（ｂ）に示すように、メモリセル１０を形成するの領域においては、コントロールゲート４となる部分以外の部分のポリシリコン膜１１並びにその下層の高誘電体膜８及びドット７をエッチングにより除去する。なお、ドット７はエッチングされずに残っていても特性に影響はない。また、図１８（ｃ）に示すように、周辺回路領域においては、ゲートとなる部分以外の部分のポリシリコン膜１１及びその下層の高誘電体膜３をエッチングにより除去する。次に、図１９（ａ）乃至（ｃ）に示すように、基板１の表面にヒ素を注入し、ソース５及びドレイン６となる拡散層１２を形成する。その後、公知のプロセスを使用して不揮発性半導体記憶装置を完成させる。
上述のように、本実施形態の不揮発性半導体記憶装置は周辺回路の製造プロセスとの順応性に優れており、例えば、メモリセル１０の製造する際に、周辺回路のゲート絶縁膜及びゲート電極を形成することができる。また、高誘電体膜３は酸化シリコンよりも生成熱が大きい酸化物により形成されているため、シリコンと反応しにくく、高誘電体膜３後の工程において高温の熱処理が可能となる。このため、ロジック用の集積回路と混載する用途に適している。更に、高誘電体膜３はシリコンと反応しにくい酸化物により形成されているため、基板１に含まれるシリコンとの反応も抑制することができる。このため、ロジック用の集積回路のゲート絶縁膜として高誘電体膜３を適用した場合、基板とゲート絶縁膜との間にバリア層を設ける必要がないため、ロジック用の集積回路の駆動電圧を低くすることができる。
次に、本実施形態の不揮発性半導体記憶装置の動作について説明する。本実施形態の不揮発性半導体記憶装置においては、メモリセルに書き込みを行う場合は、例えば、ソース５と基板１を接地し、コントロールゲート４とドレイン６に高電圧を印加する。これにより、ソース５からドレイン６に向かって、チャネル領域を電子が高速で移動する。そして、ドレイン６の近傍で高いエネルギーを得た電子は、シリコン酸化膜２を通り抜けてフローティングゲートであるドット７に注入される。その結果、フローティングゲートが負に帯電し、コントロールゲート４からみたスレッショールド電圧が高くなる。
一方、消去する場合は、ソース５をオープンにした状態で、コントロールゲート４に負電圧を印加し、基板１を接地する。そして、ドレイン６に正電圧を印加すると、ホットホールが基板１からドット７に注入され、ドット７に蓄積されていた電子と打ち消しあって、フローティングゲートの電位が中性に戻る。その結果、コントロールゲート４からみたスレッショールド電圧が書き込み前の状態に戻る。
なお、本実施形態の不揮発性半導体記憶装置においては、コントロールゲート４をポリシリコンにより形成しているが、本発明はこれに限定されるものではなく、シリコンを含む材料により形成されていればよく、例えば、リン等の不純物がドープされているドープドポリシリコンにより形成してもよく、また、ポリシリコンの上部がシリサイド化されていてもよい。
更に、本実施形態の不揮発性半導体記憶装置においては、ドット７をシリコンにより形成した場合について述べたが、本発明はこれに限定されるものではなく、例えば、ドット７をゲルマニウムにより形成してもよく、また、ゲルマニウム及びシリコンの混合体により形成することもできる。ドット７がゲルマニウム、又は、ゲルマニウム及びシリコンの混合体により形成されていても、酸化ゲルマニウムの生成熱は酸化シリコンの生成熱よりも小さいため、本発明のように高誘電体膜３を酸化シリコンよりも生成熱が大きい酸化物により形成していれば、高誘電体膜３形成後の熱処理によりドット７のゲルマニウムと誘電体膜３とが反応して、ドット７の表面に酸化ゲルマニウム及び金属が生成することを抑制することができる。
本実施形態の不揮発性半導体記憶装置のセル構造を示す断面図である。 シリコンに対して安定な酸化物を形成する元素を示す図である。 （ａ）はメモリセル１０の製造方法を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の製造方法における図３（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の製造方法における図４（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の製造方法における図５（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の製造方法における図６（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の製造方法における図７（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の製造方法における図８（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の製造方法における図９（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の製造方法における図１０（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の他の製造方法を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の他の製造方法における図１２（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の他の製造方法における図１３（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の他の製造方法における図１４（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の他の製造方法における図１５（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の他の製造方法における図１６（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の他の製造方法における図１７（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 （ａ）はメモリセル１０の他の製造方法における図１８（ａ）の次の工程を示す断面図であり、（ｂ）は（ａ）に示すＡ−Ａ線による断面図であり、（ｃ）は周辺回路領域の断面図である。 特許文献１に記載の不揮発性半導体記憶装置のメモリセルを示す断面図である。 Ｓｉ微粒子を使用した不揮発性半導体記憶装置のメモリセルを示す断面図である。
符号の説明
１、１０１；基板
２、９；シリコン酸化膜
３；高誘電体膜
４、１０４；コントロールゲート
５、１０５；ソース
６、１０６；ドレイン
７；ドット
８；ＳＴＩ膜
１１；ポリシリコン膜
１２；拡散層
１０、１００、１１０；メモリセル
１０２；第１絶縁膜
１０３；第２絶縁膜
１０７；Ｓｉ微粒子

Claims (6)

  1. 第１導電性基板と、前記第１導電性基板の表面に形成された第２導電性拡散層と、前記第１導電型基板の表面における前記第２導電型拡散層間に形成されたチャネル領域と、前記チャネル領域上に形成された第１の絶縁層と、前記第１の絶縁層上に形成された第２の絶縁層と、前記第２の絶縁層内の下部に分散されフローティングゲートとなる複数個の粒子状のドットと、前記第２の絶縁層上に形成されたシリコンを含むコントロールゲートと、を有し、前記第２の絶縁層は前記第１の絶縁層よりも誘電率が高く且つ酸化シリコンよりも生成熱が大きい酸化物により形成された高誘電体膜であることを特徴とする不揮発性半導体記憶装置。
  2. 前記ドットはシリコン及びゲルマニウムからなる群から選択された少なくとも１種を含むことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
  3. 前記第２の絶縁層は、Ｌｉ、Ｂｅ、Ｍｇ、Ａｌ、Ｃａ、Ｓｃ、Ｓｒ、Ｙ、Ｚｒ、Ｌａ、Ｈｆ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔｂ及びＬｕからなる群から選択された少なくとも１種の金属を含む酸化物により形成されていることを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置。
  4. 前記第２の絶縁層は、Ａｌ２Ｏ３、ＣｅＯ２、ＨｆＯ２、Ｌａ２Ｏ３、ＭｇＯ、Ｓｃ２Ｏ３又はＺｒＯ２により形成されていることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
  5. 前記基板上にはロジック用の集積回路が形成されており、このロジック用集積回路と混載されることを特徴とする請求項１乃至４のいずれか１項に記載の不揮発性半導体記憶装置。
  6. 前記ロジック用の集積回路に設けられたトランジスタのうち少なくとも１つのトランジスタは、ゲート絶縁膜の少なくとも一部が前記高誘電体膜であることを特徴とする請求項５に記載の不揮発性半導体記憶装置。
JP2004060572A 2004-03-04 2004-03-04 不揮発性半導体記憶装置 Withdrawn JP2005251990A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004060572A JP2005251990A (ja) 2004-03-04 2004-03-04 不揮発性半導体記憶装置
US11/070,150 US7071512B2 (en) 2004-03-04 2005-03-03 Non-volatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004060572A JP2005251990A (ja) 2004-03-04 2004-03-04 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2005251990A true JP2005251990A (ja) 2005-09-15

Family

ID=35032186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004060572A Withdrawn JP2005251990A (ja) 2004-03-04 2004-03-04 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US7071512B2 (ja)
JP (1) JP2005251990A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157604A (ja) * 2012-01-31 2013-08-15 Freescale Semiconductor Inc 密度の異なるナノ結晶を有する異なる複数の不揮発性メモリを有する半導体デバイスおよびそのための方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641075B1 (ko) * 2005-09-20 2006-11-01 삼성전자주식회사 트랜지스터, 이의 형성 방법, 이를 포함하는 반도체 장치및 그 제조 방법
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
KR101488516B1 (ko) * 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1837917A1 (en) * 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7786526B2 (en) * 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1840947A3 (en) 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
KR20080046438A (ko) * 2006-11-22 2008-05-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100909967B1 (ko) * 2007-06-08 2009-07-29 삼성전자주식회사 반도체 소자의 제조방법
US9461242B2 (en) * 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2643833B2 (ja) * 1994-05-30 1997-08-20 日本電気株式会社 半導体記憶装置及びその製造方法
US6005270A (en) * 1997-11-10 1999-12-21 Sony Corporation Semiconductor nonvolatile memory device and method of production of same
EP0926260A3 (en) * 1997-12-12 2001-04-11 Matsushita Electric Industrial Co., Ltd. Using antibody - antigen interaction for formation of a patterened metal film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157604A (ja) * 2012-01-31 2013-08-15 Freescale Semiconductor Inc 密度の異なるナノ結晶を有する異なる複数の不揮発性メモリを有する半導体デバイスおよびそのための方法

Also Published As

Publication number Publication date
US7071512B2 (en) 2006-07-04
US20050230743A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US7071512B2 (en) Non-volatile semiconductor memory device
US6917072B2 (en) Semiconductor memory device
US9450108B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
US7964907B2 (en) Integrated circuit device gate structures
TW587331B (en) Double densed core gates in SONOS flash memory
US8270216B2 (en) Semiconductor storage device and method of manufacturing the same
TW200908304A (en) MOS semiconductor memory device
JP2004349680A (ja) 半導体装置およびその製造方法
JP2005243709A (ja) 半導体装置およびその製造方法
US8039337B2 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
KR100770700B1 (ko) 불휘발성 메모리 장치 및 그 제조 방법
US20080085584A1 (en) Oxidation/heat treatment methods of manufacturing non-volatile memory devices
US7692196B2 (en) Memory devices and methods of manufacturing the same
JP2009065094A (ja) 不揮発性半導体記憶装置およびその製造方法
US10002768B2 (en) Semiconductor device and manufacturing method thereof
US20090053905A1 (en) Method of forming dielectric layer of semiconductor memory device
JP2009049409A (ja) 不揮発性メモリ素子及びその製造方法
KR20070106155A (ko) 비휘발성 메모리 소자의 제조방법
US20090218615A1 (en) Semiconductor device and method of manufacturing the same
KR100920553B1 (ko) 반도체 소자의 제조 방법
KR20080030274A (ko) Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법
TW200410321A (en) Method of manufacturing a semiconductor device
KR20110078796A (ko) 비휘발성 메모리 소자 및 그의 제조방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070206

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070606