TWI397993B - 非揮發性半導體儲存裝置和其製造方法 - Google Patents

非揮發性半導體儲存裝置和其製造方法 Download PDF

Info

Publication number
TWI397993B
TWI397993B TW096103177A TW96103177A TWI397993B TW I397993 B TWI397993 B TW I397993B TW 096103177 A TW096103177 A TW 096103177A TW 96103177 A TW96103177 A TW 96103177A TW I397993 B TWI397993 B TW I397993B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
storage device
semiconductor
semiconductor storage
Prior art date
Application number
TW096103177A
Other languages
English (en)
Other versions
TW200802819A (en
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200802819A publication Critical patent/TW200802819A/zh
Application granted granted Critical
Publication of TWI397993B publication Critical patent/TWI397993B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

非揮發性半導體儲存裝置和其製造方法
本發明係關於能夠電寫入、電讀取以及電擦除的非揮發性半導體儲存裝置以及其製造方法。本發明特別關於該非揮發性半導體儲存裝置中的電荷累積層的結構。
作為半導體記憶體中之一，能夠將資料電重寫並且在切斷電源後也能夠儲存資料的非揮發性記憶體的市場正在擴大。非揮發性記憶體的特徵在於其具有與MOS電晶體相似的結構，並且在通道形成區的上方設置能夠長時間地儲存電荷的區域。浮動閘型非揮發性記憶體經由在通道形成區的上方的隧道絕緣膜將電荷注入於浮動閘而保持電荷。此外，在MONOS(金屬氧化氮氧化半導體)型非揮發性記憶體中，利用氮化矽膜的陷阱或矽團簇作為電荷保持載體。
在圖16中顯示非揮發性記憶體的典型結構。非揮發性記憶體在形成通道形成區的半導體膜800上具有也被稱為隧道絕緣膜的第一絕緣膜801、也被稱為浮動閘的電荷累積層802、第二絕緣膜803、控制閘極電極804、源極805以及汲極806。
這種非揮發性記憶體可以在一個電晶體中儲存一位元資料。當寫入資料時，對源極805和汲極806之間，以及對半導體膜800和控制閘極電極804之間施加電壓，並經由第一絕緣膜801將電荷從半導體膜800注入到電荷累積層802，且在與周圍電絕緣的電荷累積層802中儲存電荷。當讀取資料時，根據電荷累積層802中是否存在電荷，MOS電晶體的臨界值電壓變化，因此可以利用該特性而讀取資料。換言之，可以儲存和讀取“0”和“1”的資料。當擦除資料時，反之，對半導體膜800或源極805施加高電壓，並且經由第一絕緣膜801從電荷累積層802抽出電荷。
藉由使施加到半導體膜800和控制閘極電極804之間的電壓變成高，並且利用由於強電場而流過於第一絕緣膜801的F－N(Fowler－Nordheim)型隧道電流(NAND型)或熱電子(NOR型)，而進行對電荷累積層802的電荷的注入。無論是哪種情況，都在半導體膜800和控制閘極電極804之間施加高電場，並且電荷被注入於被形成得很薄的絕緣膜中。
包括電荷累積層802的非揮發性記憶體被要求具有能夠將儲存在電荷累積層802中的電荷保持十年或更長的特性，以便保證可靠性。因此，第一絕緣膜801以及第二絕緣膜803被要求具有高絕緣性，以便防止電荷從電荷累積層802洩漏。由於在浮動閘型的非揮發性記憶體中，難以將第一絕緣膜801形成為能使F－N型隧道電流流過程度的薄(當為SiO2 膜時，其厚度為7至8nm)，因而難以謀求實現寫入電壓和擦除電壓的低電壓化(10至20V)。此外，MONOS型的非揮發性記憶體被要求具有體積比較大的氮化矽膜，以便使氮化矽膜中的陷阱或矽團族保持電荷，而且使MOS電晶體的臨界值電壓變化。因此，被認為元件的微小化和低電壓化有限度。
為了謀求實現非揮發性記憶體的寫入電壓的低電壓化或電荷保持特性的改善，由多個絕緣膜構成圖16中的第二絕緣膜803，並且將深陷阱級設置得成為高濃度的非揮發性記憶體是周知的(例如，參照專利文件1)。此外，藉由控制用於電荷累積層802的氮化矽的氫濃度而謀求改善電荷保持特性的MONOS型非揮發性記憶體亦是周知的(例如，參照專利文件2)。
[專利文件1]日本專利申請公開案第Hei 11－40682號[專利文件2]日本專利申請公開案第2004－221448號
即使改善圖16中的第二絕緣膜803和電荷累積層802，如果要維持電荷保持特性，則需要使第一絕緣膜801變薄。然而，使第一絕緣膜801變薄有限度，所以發生一個問題，即如果不能使第一絕緣膜801的厚度變薄，則不能降低寫入電壓。另外，即使只改善電荷累積層802的電荷保持特性，也不能降低寫入電壓。
此外，在使用薄膜電晶體等的元件而在玻璃等耐熱性低的基板的上方形成非揮發性半導體儲存裝置的情況下，難以使用熱氧化法而形成絕緣膜。因此，在將第一絕緣膜801形成得成為薄的情況下，需要使用CVD法或濺射法以幾nm的膜厚度而形成。然而，使用CVD法或濺射法以幾nm的膜厚度而形成的第一絕緣膜801在其膜內部具有缺陷並且其膜質不夠好，所以發生如下問題，即發生漏電流且半導體膜800和電荷累積層802形成短路等，結果使非揮發性半導體儲存裝置的可靠性降低(發生寫入或讀取不良)。
鑒於上述問題，本發明的目的在於，提供一種能夠以低電壓且高效率進行寫入，並且優越於電荷保持特性的非揮發性半導體儲存裝置以及其製造方法。
本發明的非揮發性半導體儲存裝置包括：具有彼此相分離而形成的一對雜質區以及在其間的通道形成區的半導體膜；設置在通道形成區的上方的第一絕緣膜、電荷累積層、第二絕緣膜、當成閘極電極層的導電膜，其中，由對抗電荷累積層的電荷的第一絕緣膜形成的第二阻障比由對抗半導體膜的電荷的第一絕緣膜形成的第一阻障能量高。
本發明的非揮發性半導體儲存裝置包括：具有彼此相分離而形成的一對雜質區以及在其間的通道形成區的半導體膜；設置在通道形成區的上方的第一絕緣膜、電荷累積層、第二絕緣膜、當成閘極電極層的導電膜，其中，電荷累積層由比半導體膜能隙(能帶隙)小的材料、或者由比半導體膜電子親和力大的材料形成。
本發明的非揮發性半導體儲存裝置的製造方法包括如下步驟：在基板的上方形成半導體膜；藉由進行高密度電漿處理，在半導體膜的表面上形成含有氧或/和氮的第一絕緣膜；在第一絕緣膜的上方形成具有比半導體膜能隙小的材料、或者比半導體膜電子親和力大的材料的電荷累積層；在電荷累積層的上方形成含有氮的第二絕緣膜；在第二絕緣膜的上方形成導電膜；在半導體膜的上方選擇性地形成抗蝕劑；藉由將第一絕緣膜、電荷累積層、第二絕緣膜以及導電膜選擇性地移除，而與半導體膜的至少一部分重疊地保留第一絕緣膜、電荷累積層、第二絕緣膜以及導電膜；藉由將留下了的導電膜作為掩模而導入雜質元素，在半導體膜中形成雜質區。
本發明的非揮發性半導體儲存裝置的製造方法包括如下步驟：在基板的上方形成半導體膜；藉由在氧氣氛中進行第一高密度電漿處理後，接著在氮氣氛中進行第二高密度電漿處理，而在半導體膜的表面上形成包括氧化膜和含有氧和氮的膜的疊層膜的第一絕緣膜；在第一絕緣膜的上方形成具有比半導體膜能隙小的材料、或者比半導體膜電子親和力大的材料的電荷累積層；在電荷累積層的上方形成含有氮的第二絕緣膜；藉由在氧氣氛中進行第三高密度電漿處理，而使含有氮的第二絕緣膜的表面氧化；在其表面被氧化了的第二絕緣膜的上方形成導電膜；藉由將第一絕緣膜、電荷累積層、第二絕緣膜以及導電膜選擇性地移除，而與半導體膜的至少一部分重疊地保留第一絕緣膜、電荷累積層、第二絕緣膜以及導電膜；藉由將留下了的導電膜作為掩模而導入雜質元素，在半導體膜中形成雜質區。
本發明的非揮發性半導體儲存裝置的製造方法包括如下步驟：在基板的上方形成第一半導體膜和第二半導體膜；藉由在氧氣氛中進行第一高密度電漿處理後，接著在氮氣氛中進行第二高密度電漿處理，而在第一半導體膜和第二半導體膜的表面上形成第一絕緣膜；在第一絕緣膜的上方形成具有比第一半導體膜以及第二半導體膜能隙小的材料、或者比第一半導體膜以及第二半導體膜電子親和力大的材料的電荷累積層；在電荷累積層的上方形成含有氮的第二絕緣膜；將形成在第二半導體膜的上方的第一絕緣膜、電荷累積層以及第二絕緣膜選擇性地移除，而使第二半導體膜的表面露出；藉由在氧氣氛中進行第三高密度電漿處理，而使形成在第一半導體膜的上方的含有氮的第二絕緣膜的表面氧化的同時，在第二半導體膜的表面上形成閘極絕緣膜；在其表面被氧化了的第二絕緣膜的上方以及閘極絕緣膜的上方形成導電膜；藉由將第一絕緣膜、電荷累積層、第二絕緣膜、閘極絕緣膜以及導電膜選擇性地移除，而與第一半導體膜的至少一部分重疊地保留第一絕緣膜、電荷累積層、第二絕緣膜、以及導電膜，並且與第二半導體膜的至少一部分重疊地保留閘極絕緣膜以及導電膜；藉由將留下了的導電膜作為掩模而導入雜質元素，在第一半導體膜以及第二半導體膜中形成雜質區。
在本發明的非揮發性半導體儲存裝置中，該半導體膜也可以形成在具有絕緣表面的基板的上方。另外，在本發明的非揮發性半導體儲存裝置中，該一對雜質區和該通道形成區也可以形成在單晶矽基板中。注意，高密度電漿處理指的是使用高頻率在電子密度為1×1011 cm－3 至1×1013 cm－3 (包括1×1011 cm－3 和1×1013 cm－3 )且電子溫度為0.5eV至1.5eV(包括0.5eV和1.5eV)的條件下進行的電漿處理。
當在半導體膜的上方中間夾著當成隧道氧化膜的絕緣膜形成電荷累積層時，藉由採用由對抗電荷累積層的電荷的絕緣膜形成的第二阻障的能級高於由對抗半導體膜的電荷的絕緣膜形成的第一阻障的結構，可以使從半導體膜到電荷累積層的電荷的注入變得容易且防止電荷從電荷累積層消失。
此外，在半導體膜的上方中間夾著當成隧道氧化膜的絕緣膜形成電荷累積層的情況下，藉由使用比半導體膜的材料能隙小的材料、或者比半導體膜的材料電子親和力大的材料而設置電荷累積層，可以使從半導體膜到電荷累積層的電荷的注入變得容易且防止電荷從電荷累積層消失。結果，可以製造以低電壓且高效率進行寫入，並且優越於電荷保持特性的可靠性高的非揮發性半導體儲存裝置。
以下參照附圖說明關於本發明的實施例模式。但是，所屬技術領域的普通人員可以很容易地理解一個事實，就是本發明不局限於以下的說明，其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在以下顯示的實施例模式所記載的內容中。注意，在以下說明的本發明的結構中，表示相同物件的附圖標記在不同的附圖中有時共同使用。
實施例模式1
在本實施例模式中，將參照附圖而說明關於非揮發性半導體儲存裝置的一個例子。注意，在此顯示將構成非揮發性半導體儲存裝置中的記憶體部分的記憶元件、構成設置在與該記憶體部分相同的基板的上方且進行對記憶元件的寫入和讀取的控制等的邏輯部分的電晶體等的元件同時形成的情況。
首先，在基板101的上方中間夾著絕緣膜102形成島狀半導體膜103a、103b(圖1A)。島狀半導體膜103a、103b可以藉由如下步驟而提供。即，在預先在基板101的上方形成有的絕緣膜102的上方藉由濺射法、LPCVD法、電漿CVD法等且使用以矽(Si)為主要成分的材料(例如，Six Ge1－x 等)等形成非晶半導體膜，並且使該非晶半導體膜晶化後選擇性地蝕刻該被晶化了的半導體膜。注意，可以藉由鐳射晶化法、使用RTA或退火爐的熱結晶法、使用促進晶化的金屬元件的熱結晶法、將這些方法組合的方法等而進行非晶半導體膜的晶化。
基板101是從玻璃基板、石英基板、金屬基板(例如，不銹鋼基板等)、陶瓷基板、Si基板等的半導體基板中選擇的。另外，作為塑膠基板可以選擇由聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯等構成的基板。
絕緣膜102藉由CVD法或濺射法等且使用氧化矽(SiOx )、氮化矽(SiNx )、氧氮化矽(SiOx Ny )(x>y>0)、氮氧化矽(SiNx Oy )(x>y>0)等的絕緣材料而形成。例如，當將絕緣膜102作為兩層結構時，較佳的作為第一層絕緣膜形成氮氧化矽膜並作為第二層絕緣膜形成氧氮化矽膜。此外，也可以作為第一層絕緣膜形成氮化矽膜並作為第二層絕緣膜形成氧化矽膜。如此，藉由形成當成阻擋層的絕緣膜102，可以防止基板101中的Na等鹼金屬或鹼土金屬帶給在該絕緣膜102的上方形成的元件的負面影響。注意，在使用石英作為基板101的情況下，也可以不形成絕緣膜102。
下面，藉由高密度電漿處理而對半導體膜103a、103b進行氧化處理、氮化處理或氧氮化處理，在該半導體膜103a、103b的表面上分別形成成為氧化膜、氮化膜或含有氧和氮的膜的第一絕緣膜104(以下，寫為絕緣膜104)(圖1B)。
例如，在使用以Si為主要成分的半導體膜作為半導體膜103a、103b且對該半導體膜103a、103b進行氧化處理或氮化處理的情況下，作為絕緣膜104形成氧化矽膜、氮化矽膜。另外，也可以藉由高密度電漿處理對半導體膜103a、103b進行氧化處理後，再度進行高密度電漿處理，而進行氮化處理。在此情況下，與半導體膜103a、103b接觸地形成氧化矽膜，並在該氧化矽膜的上方形成含有氧和氮的膜，且絕緣膜104成為氧化矽膜和含有氧和氮的膜的疊層膜。
在此，以1至10nm的厚度，較佳的以1至5nm的厚度而形成絕緣膜104。例如，藉由高密度電漿處理對半導體膜103a、103b進行氧化處理，而在半導體膜103a、103b的表面上形成厚度為大約5nm的氧化矽膜後，藉由高密度電漿處理在氧化矽膜的表面上形成厚度為大約2nm的含有氧和氮的膜。在此情況下，在半導體膜103a、103b的表面上形成的氧化矽膜的厚度大體上成為3nm。這是因為氧化矽膜被減少含有氧和氮的膜所形成的程度的緣故。另外，此時，較佳的、一次也不被暴露於大氣，而連續進行利用高密度電漿處理的氧化處理和氮化處理。藉由連續進行高密度電漿處理，可以防止污染物的混入並提高成品效率。
在藉由高密度電漿處理使半導體膜氧化的情況下，在氧氣氛中(例如，氧(O2 )和稀有氣體(包括He、Ne、Ar、Kr、Xe中的至少一個)的氣氛中，一氧化二氮(N2 O)和稀有氣體的氣氛中，氧、氫(H2 )和稀有氣體的氣氛中，或者一氧化二氮、氫(H2 )和稀有氣體的氣氛中)進行該處理。另一方面，在藉由高密度電漿處理使半導體膜氮化的情況下，在氮氣氛中(例如，氮(N2 )和稀有氣體(包括He、Ne、Ar、Kr、Xe中的至少一個)的氣氛中，在氮、氫和稀有氣體的氣氛中，或者在NH3 和稀有氣體的氣氛中)進行該處理。
作為稀有氣體，例如可以使用Ar。此外，也可以使用Ar和Kr的混合氣體。當在稀有氣體氣氛中進行高密度電漿處理時，絕緣膜104有時包括用於電漿處理的稀有氣體(包括He、Ne、Ar、Kr、Xe中的至少一個)，當使用Ar時，絕緣膜104有時包括Ar。
此外，高密度電漿處理是在上述氣體的氣氛中以電子密度為1×1011 cm－3 或更大且電漿的電子溫度為1.5 eV或更小進行的。更具體地，高密度電漿處理是以電子密度為1×1011 cm－3 至1×1013 cm－3 (包括1×1011 cm－3 和1×1013 cm－3 )且電漿的電子溫度為0.5 eV至1.5 eV(包括0.5 eV和1.5 eV)進行的。電漿的電子密度高且形成在基板101的上方的被處理物(在此，半導體膜103a、103b)附近的電子溫度低，因此，可以防止被處理物受到的由電漿帶來的損傷。此外，電漿的電子密度為1×1011 cm－3 或更大的高密度，因此，藉由利用電漿處理而使被照射物氧化或氮化來形成的氧化膜或氮化膜，與利用CVD法或濺射法等而形成的膜相比，膜厚等具有良好的均勻性，並且可以成為細緻的膜。此外，電漿的電子溫度為1.5 eV或更小的低溫度，因此，與現有的電漿處理或熱氧化法相比，可以以低溫度進行氧化或氮化處理。例如，即使以低於玻璃基板的應變點100度或更大(包括100度)的溫度進行電漿處理，也可以進行足夠的氧化或氮化處理。作為用於形成電漿的頻率，可以使用微波(例如，2.45 GHz)等的高頻率。
在本實施例模式中，形成在記憶體部分中的半導體膜103a的上方的絕緣膜104在以後完成的記憶元件中起隧道氧化膜的作用。因此，絕緣膜104的膜厚越薄，隧道電流越容易流過，而可以進行作為記憶體的高速工作。另外，絕緣膜104的膜厚越薄，就越有可能以低電壓將電荷累積在以後形成的電荷累積層中，因此可以減少半導體裝置的耗電量。所以，較佳的將絕緣膜104的膜厚形成為薄。
作為在半導體膜的上方將絕緣膜形成為薄的方法，一般有熱氧化法。然而，當在玻璃基板等的熔點不十分高的基板的上方提供記憶元件時，藉由熱氧化法而形成絕緣膜104非常困難。另外，由於藉由CVD法或濺射法形成的絕緣膜在其膜內部含有缺陷，因此其膜質不夠好，並且在將絕緣膜的膜厚形成為薄的情況下，有發生針孔等的缺陷的問題。另外，在藉由CVD法或濺射法形成絕緣膜的情況下，有時由於半導體膜的端部的被覆率不足夠，而使以後在絕緣膜104的上方形成的導電膜等和半導體膜有可能彼此接觸而發生洩漏。因此，如本實施例模式所示，藉由利用高密度電漿處理形成絕緣膜104，可以形成比利用CVD法或濺射法等形成的絕緣膜更細緻的絕緣膜104，還可以使用絕緣膜104充分地覆蓋半導體膜的端部。結果，可以進行作為記憶體的高速工作，且減少半導體裝置的耗電量。
下面，在絕緣膜104的上方形成電荷累積層105(圖1C)。電荷累積層105在以後完成的記憶元件中作用當成電荷累積層，一般地，有時也將它稱為浮動閘。作為電荷累積層105，較佳的使用比用於半導體膜103a、103b的物質能隙(能帶隙)小的材料，例如可以使用鍺(Ge)、矽鍺合金等而形成電荷累積層105。此外，如果為比用於半導體膜103a、103b的物質能隙(能帶隙)小的材料，則可以使用其他導電膜或半導體膜而作為電荷累積層105。另外，也可以使用比用於半導體膜103a、103b的物質電子親和力大的材料而作為電荷累積層105。
在此，作為電荷累積層105，藉由在含有鍺元素的氣氛中(例如，GeH4 )進行電漿CVD法，以1至20nm的厚度，較佳的以5至10nm的厚度形成以鍺為主要成分的膜。如此，在使用以Si為主要成分的材料形成半導體膜，並且在該半導體膜的上方中間夾著當成隧道氧化膜的絕緣膜將比Si能隙小的含有鍺的膜作為電荷累積層而設置的情況下，跟由對抗半導體膜的電荷的絕緣膜形成的第一阻障相比，由對抗電荷累積層的電荷的絕緣膜形成的第二阻障的能量成為高。結果，可以使從半導體膜到電荷累積層的電荷的注入變得容易，並且防止電荷從電荷累積層消失。換言之，在作為記憶體工作的情況下，可以以低電壓且高效率進行寫入，並且可以提高電荷保持特性。
下面，在電荷累積層105的上方形成包括氧氮化矽膜、氮化矽膜或者氮氧化矽膜等的第二絕緣膜107(圖1D)。可以藉由使用LPCVD法、電漿CVD法等而形成絕緣膜107，在此藉由電漿CVD法以1至20nm的厚度，較佳的以5至10nm的厚度形成氮化矽膜或氮氧化矽膜而作為絕緣膜107。另外，還可以藉由對電荷累積層105進行高密度電漿處理，來進行氮化處理，而在電荷累積層105的表面上形成氮化膜(例如，在使用以鍺為主要成分的膜作為電荷累積層105的情況下，GeNx )。在此情況下，既可以使用藉由氮化處理得到的氮化膜作為絕緣膜107，又可以在藉由氮化處理得到的氮化膜的上方另外形成上述絕緣膜作為絕緣膜107。此外，還可以由氧化鋁(AlOx )、氧化鉿(HfOx )、或者氧化鉭(TaOx )形成第二絕緣膜107。
注意，在上述步驟中，較佳的將電荷累積層105和絕緣膜107一次也不暴露於大氣地連續形成。藉由連續形成電荷累積層105和絕緣膜107，可以防止污染物的混入並且可以提高生產效率。例如，使用電漿CVD法，將電荷累積層105和絕緣膜107一次也不暴露於大氣地連續形成。
下面，在覆蓋構成記憶體部分的元件地將抗蝕劑108選擇性地形成後，將形成在構成邏輯部分的元件的上方的絕緣膜104、電荷累積層105以及絕緣膜107選擇性地移除(圖1E)。在此，在覆蓋形成在半導體膜103a的上方的絕緣膜107地將抗蝕劑108選擇性地形成後，將形成在半導體膜103b的上方的絕緣膜104、電荷累積層105以及絕緣膜107選擇性地移除，而使半導體膜103b露出。
下面，藉由高密度電漿處理而進行氧化處理、氮化處理或氧氮化處理(圖2A)。結果，在第二絕緣膜107的表面上形成絕緣膜110，且在半導體膜103b的表面上形成絕緣膜109。在此，藉由對由氮化矽膜或氮氧化矽膜形成的絕緣膜107在氧氣氛中進行高密度電漿處理，在絕緣膜107的表面上形成具有含有氧和氮的膜(在此，氮氧化矽膜或氧氮化矽膜)的絕緣膜110。另外，同時，在半導體膜103b的表面上形成具有氧化矽膜的絕緣膜109。絕緣膜109作用當成閘極絕緣膜。也可以藉由利用掩模等覆蓋第二絕緣膜107，而不形成絕緣膜110。注意，可以藉由與上述圖1B中的對半導體膜103a、103b進行的高密度電漿處理類似的條件和方法，而進行高密度電漿處理。
此外，在圖2A中，還可以藉由電漿CVD法等而形成絕緣膜109來代替高密度電漿處理。在此情況下，既可以在第二絕緣膜107上形成絕緣膜，又可以在第二絕緣膜107的上方不形成絕緣膜。
下面，在半導體膜103a以及半導體膜103b的上方形成導電膜(圖2B)。在此，顯示作為導電膜將導電膜111a和導電膜111b堆疊而形成的例子。當然，也可以以單層或三層或更多的疊層結構而形成導電膜。
作為導電膜111a、111b，可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等的元素、以這些元素為主要成分的合金材料或化合物材料形成。另外，還可以由以將磷等雜質元素摻雜了的多晶矽為代表的半導體材料而形成導電膜111a、111b。在此，使用氮化鉭而形成導電膜111a，並且在其上使用鎢而形成導電膜111b。另外，作為導電膜111a，可以使用氮化鎢、氮化鉬、氮化鈦，並作為導電膜111b，可以使用鉭、鉬、鈦等，且可以將這些材料自由組合而形成導電膜111a以及導電膜111b。
下面，在形成在半導體膜103a、103b的上方的導電膜111b的上方選擇性地形成抗蝕劑112。然後，將該抗蝕劑112作為掩模，將設置在半導體膜103a的上方的絕緣膜104、電荷累積層105、絕緣膜107、絕緣膜110、導電膜111a、導電膜111b，以及設置在半導體膜103b的上方的絕緣膜109、導電膜111a、導電膜111b選擇性地移除(圖2C)。
接著，藉由將雜質元素導入於半導體膜103a以及半導體膜103b，在半導體膜103a以及半導體膜103b中形成能夠當成源極區或汲極區的雜質區114a，並且在彼此相分離而設置的雜質區114a之間形成通道形成區114b(圖2D)。當將雜質元素導入於半導體膜103a、103b時，藉由將當成閘極電極的導電膜113a、113b作為掩模使用，可以自對準地(自動調準地)形成雜質區114a以及通道形成區114b。
接著，在半導體膜103a、103b以及導電膜113a、113b的上方形成絕緣膜(圖2E)。在此，顯示作為絕緣膜將絕緣膜115a和絕緣膜115b堆疊而形成的例子。此外，也可以由單層或三層或更多的疊層結構形成絕緣膜。然後，在絕緣膜115a、115b中選擇性地形成接觸孔，而使半導體膜103a、103b露出，並且填充該接觸孔地選擇性地形成導電膜116。導電膜116與半導體膜103a、103b的雜質區114a電連接。
藉由上述步驟，可以製造具有包括記憶元件的記憶元件部分和邏輯部分的非揮發性半導體儲存裝置。另外，在圖1A至2E所示的製造方法中，可以將絕緣膜104和絕緣膜109以不同的厚度或不同的材料而設置。
在本實施例模式中，顯示了使用形成在基板的上方的半導體膜而形成薄膜電晶體(TFT)的例子，然而本發明的非揮發性半導體儲存裝置不局限於此。例如，如圖8所示，還可以使用這樣一種場效電晶體(FET)，即，使用Si等的半導體基板而直接在基板中形成通道形成區。
場效電晶體在單晶半導體基板301上形成。在單晶半導體基板301中形成n井或p井302，並且由場氧化膜303將n井或p井302分開。此外，當使用n型單晶半導體基板時，較佳的採用只設置p井的結構，並且當使用p型單晶半導體基板時，較佳的採用只設置n井的結構。閘極絕緣膜304、305為藉由高密度電漿處理或熱氧化法而形成的薄膜。電荷累積層105、絕緣膜107、絕緣膜110、導電膜113a、113b、116等可以使用上述實施例模式所示的材料和方法而形成。
如上所示，當在半導體膜的上方中間夾著當成隧道氧化膜的絕緣膜形成電荷累積層時，藉由採用由對抗電荷累積層的電荷的絕緣膜形成的第二阻障的能量比由對抗半導體膜的電荷的絕緣膜形成的第一阻障的能量高的結構，可以使從半導體膜到電荷累積層的電荷的注入變得容易且防止電荷從電荷累積層消失。此外，當在半導體膜的上方中間夾著當成隧道氧化膜的絕緣膜形成電荷累積層時，藉由使用比半導體膜的材料能隙(能帶隙)小的材料而設置電荷累積層，可以使從半導體膜到電荷累積層的電荷的注入變得容易且防止電荷從電荷累積層消失。結果，可以製造能夠以低電壓且高效率進行寫入並且優越於電荷保持特性的非揮發性半導體儲存裝置。
實施例模式2
在本實施例模式中，參照圖15A和15B而說明對於上述實施例模式所示的非揮發性半導體儲存裝置的儲存部分中的電荷累積層的電荷的注入以及在該電荷累積層中的電荷的保持。
圖15A和15B表示上述實施例模式1的記憶元件的能帶圖，且它顯示半導體膜103a、第一絕緣膜104、電荷累積層105、第二絕緣膜107(或者第二絕緣膜107和絕緣膜110的疊層膜)、當成閘極電極的導電膜113a被堆疊的狀態。在圖15A和15B中顯示半導體膜103a為p型的情況。
在圖15A中，顯示對導電膜113a不施加電壓且半導體膜103a的費密(Fermi)能級Ef和導電膜113a的費密能級Efm相等的情況。在圖15B中，顯示對導電膜113a施加電壓而由電荷累積層105保持電子的情況。
中間夾著第一絕緣膜104，半導體膜103a和電荷累積層105由不同材料而形成。在此情況下，半導體膜103a的能帶隙(傳導能帶的下端Ec和價電子能帶的上端Ev的能量差)和電荷累積層105的能帶隙不同，並且電荷累積層105的能帶隙比半導體膜103a的能帶隙小。例如，當半導體膜103a由矽(1.12eV)構成時，電荷累積層105可以由鍺(0.72eV)或矽鍺(0.73至1.1eV)構成。在此情況下，對抗電子的能量阻障，即第一阻障Be1和第二阻障Be2成為不同的值，而且第二阻障Be2>第一阻障Be1。
作為將電子注入於電荷累積層105的方法，可以舉出利用熱電子的方法、利用F－N型隧道電流的方法。在利用熱電子的情況下，對當成閘極電極的導電膜113a施加正電壓。在此情況下，當對汲極施加高電壓來使熱電子發生時，可以將能夠跨過第一阻障的熱電子注入於電荷累積層105。當利用F－N型隧道電流時，不需要將能夠跨過第一阻障的能量給予電子，而藉由量子力學的隧道效應，將電子注入於電荷累積層105。
在由電荷累積層105保持電子的期間，電晶體的臨界值電壓向正方向偏移。可以將這種狀態作為資訊“0”被寫入了的狀態。當在電荷累積層105不保持電荷的情況下施加使電晶體接通的閘極電壓時，利用檢測電路檢驗出電晶體不接通的事實，而可以檢測出該“0”的資訊。
將在電荷累積層105中儲存的電子保持的特性很重要，然而藉由使第二阻障Be2成為大，而根據量子力學的隧道電流使流入到半導體膜103a的電子的數量概率性地變少，另外也可以減少經由第二絕緣膜104流入於導電膜113a的電子的數量。即，作為將電荷累積層105所儲存的電子長時間保持的方法，藉由使第二阻障Be2的高度大於第一阻障Be1，可以防止在對導電膜113a不施加電壓的儲存保持的情況下，電荷流向半導體膜103a的方向而消失。
藉由利用上述結構而設置記憶元件，可以使從半導體膜到電荷累積層的電荷的注入變得容易，並且防止電荷從電荷累積層消失。換言之，在作為記憶體工作的情況下，可以以低電壓且高效率進行寫入，並且提高電荷保持特性。
實施例模式3
在本實施例模式中，參照附圖而說明與上述實施例模式不同的非揮發性半導體儲存裝置的製造方法。具體地，對使用含有分散粒子的絕緣膜作為電荷累積層的情況進行說明。
首先，在基板101的上方中間夾著絕緣膜102形成島狀半導體膜103a、103b，並且藉由高密度電漿處理在半導體膜103a、103b的表面上形成第一絕緣膜104(圖3A)。作為具體的形成方法，可以以相同方法進行直到上述圖1B的步驟。
下面，覆蓋絕緣膜104地形成具有將電荷捕捉的特性的絕緣膜106b(電荷累積層106b)。作為絕緣膜106b，較佳的使用在其膜中具有將電荷捕捉的缺陷的絕緣膜、包含導電粒子或半導體粒子106a(以下，也寫為分散粒子106a)的絕緣膜，例如，可以使用氧化鍺(GeOx )膜、氮化鍺(GeNx )膜等(圖3B)。作為含有分散粒子106a的電荷累積層106b，例如可以使用包括金屬元素的絕緣膜，具體地可以使用金屬氧化膜、金屬氮化膜、或含有氧和氮的金屬膜等。作為分散粒子106a，可以包括鍺(Ge)、矽鍺合金等的粒子。
例如，藉由在含有鍺元素的氣氛中(例如，GeH4 )進行電漿CVD法，可以形成厚度為1至20nm，較佳的為5至10nm的含有鍺的絕緣膜而作為電荷累積層106b。藉由在含有GeH4 和氧和/或氮的氣氛中進行電漿CVD法，可以形成氧化鍺(GeOx )膜、氮化鍺(GeNx )膜等的含有鍺的絕緣膜。
當由以Si為主要成分的材料形成半導體膜，並且在該半導體膜的上方中間夾著當成隧道氧化膜的絕緣膜而設置由在其膜中具有將電荷捕捉的缺陷的含有鍺的絕緣膜(例如，GeNx )或含有鍺粒子的絕緣膜構成的電荷累積層時，從半導體膜中介絕緣膜注入了的載子被含有在電荷累積層中的缺陷或鍺粒子捕捉而被保持。
然後，藉由實施上述圖1D至圖2E所示的步驟，可以製造具有記憶元件的非揮發性半導體儲存裝置(圖3C)。
如本實施例模式所示，藉由由在其膜中具有將電荷捕捉的缺陷的絕緣膜或含有分散粒子的絕緣膜形成電荷累積層，即使在當成隧道氧化膜的絕緣膜具有缺陷的情況下，也可以避免儲存在電荷累積層中的所有電荷從該絕緣膜的缺陷流出於半導體膜中。由含有分散粒子的鍺的氧化膜或氮化膜形成的電荷累積層的由該分散粒子形成的能帶成為如圖15A和15B所示的狀態，而也可以取得同樣的作用和效果。因此，藉由採用本實施例模式所示的結構，可以得到容易寫入資料、被儲存了的電荷不容易消失、並且可靠性高的記憶元件。
實施例模式4
在本實施例模式中，參照附圖而說明與上述實施例模式不同的非揮發性半導體儲存裝置的製造方法。
首先，在基板101的上方中間夾著絕緣膜102形成島狀半導體膜103a、103b，並且覆蓋該島狀半導體膜103a、103地形成絕緣膜104、電荷累積層106b、絕緣膜107(圖4A)。作為製造方法，可以採用與上述圖1A至1D同樣的方法。此外，在本實施例模式中，作為電荷累積層，使用上述實施例模式2所示的電荷累積層，然而也可以使用上述實施例模式1所示的電荷累積層105。
接著，覆蓋構成記憶體部分的元件的至少一部分地將抗蝕劑108選擇性地形成後，將在沒有被抗蝕劑108覆蓋的構成記憶體部分的元件的上方以及構成邏輯部分的元件的上方形成的絕緣膜104、電荷累積層105以及絕緣膜107選擇性地移除(圖4B)。在此，覆蓋形成在半導體膜103a的上方的絕緣膜107的至少一部分地將抗蝕劑108選擇性地形成後，將在沒有被抗蝕劑108覆蓋的半導體膜103a的上方以及半導體膜103b的上方形成的絕緣膜104、電荷累積層105以及絕緣膜107選擇性地移除。結果，半導體膜103a的一部分的表面和半導體膜103b的表面露出。
接著，藉由高密度電漿處理進行氧化處理、氮化處理或氧氮化處理(圖4C)。結果，在絕緣膜107的表面上形成絕緣膜110，並且在露出的半導體膜103a、103b的表面上形成絕緣膜109。在此，藉由在氧氣氛中對由氮化矽膜或氮氧化矽膜形成的絕緣膜107進行高密度電漿處理，在絕緣膜107的表面上形成包括含有氧和氮的膜(在此，氮氧化矽膜或氧氮化矽膜)的絕緣膜110。另外，同時，在半導體膜103b的表面上形成具有氧化矽膜的絕緣膜109。注意，高密度電漿處理可以藉由使用上述圖1B所示的條件和方法而進行。
下面，在半導體膜103a以及半導體膜103b的上方形成導電膜(圖4D)。在此，顯示作為導電膜將導電膜111a和導電膜111b堆疊而形成的例子。當然，也可以以單層或三層或更多的疊層結構而形成導電膜。
作為導電膜111a、111b，可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等的元素、以這些元素為主要成分的合金材料或化合物材料而形成。另外，還可以由以將磷等雜質元素摻雜了的多晶矽為代表的半導體材料而形成導電膜111a、111b。在此，使用氮化鉭而形成導電膜111a，並且在其上使用鎢而形成導電膜111b。另外，作為導電膜111a，可以使用氮化鎢、氮化鉬、氮化鈦，並作為導電膜111b，可以使用鉭、鉬、鈦等，且將這些材料自由組合而形成導電膜111a以及導電膜111b。
下面，在形成在半導體膜103a、103b的上方的導電膜111b的上方選擇性地形成抗蝕劑112。然後，將該抗蝕劑112作為掩模，將設置在半導體膜103a的上方的絕緣膜104、電荷累積層105、絕緣膜107、絕緣膜110、導電膜111a、導電膜111b，以及設置在半導體膜103b的上方的絕緣膜109、導電膜111a、導電膜111b選擇性地移除(圖5A)。
在本實施例模式中，在半導體膜103a的上方形成的抗蝕劑112的寬度與在導電膜111a以及111b的下方形成的由絕緣膜104、電荷累積層105、絕緣膜107以及絕緣膜110構成的疊層結構的寬度大體上一致或成為更小地形成。結果，得到的導電膜113a的寬度與在導電膜111a以及111b的下方形成的由絕緣膜104、電荷累積層105、絕緣膜107以及絕緣膜110構成的疊層結構的寬度大體上一致或成為更小。
下面，藉由將雜質元素導入於半導體膜103a和半導體膜103b，在半導體膜103a和半導體膜103b中形成能夠當成源極區或汲極區的雜質區114a，並且在彼此相分離而設置的雜質區114a之間形成通道形成區114b(圖5B)。當將雜質元素導入於半導體膜103b時，藉由將當成閘極電極的導電膜113b當成為掩模，可以在半導體膜103b中自對準地(自動調準地)形成雜質區114a以及通道形成區114b。
下面，在半導體膜103a、103b以及導電膜113a、113b的上方形成絕緣膜(圖5C)。在此，顯示將絕緣膜115a和絕緣膜115b堆疊而形成絕緣膜的例子。另外，絕緣膜也可以由單層或三層或更多的疊層結構而形成。然後，在絕緣膜115a、115b中選擇性地形成接觸孔而使半導體膜103a、103b露出，並且填充該接觸孔地將導電膜116選擇性地形成。導電膜116與半導體膜103a、103b的雜質區114a電連接。
在形成在半導體膜103a的上方的導電膜113a的寬度小於由絕緣膜104、電荷累積層105、絕緣膜107以及絕緣膜110構成的疊層結構的寬度的情況下，藉由控制在上述圖5B中的當將雜質元素導入於半導體膜103a、103b時的條件，可以在半導體膜103a中形成輸入有比雜質區114a低濃度的雜質元素的低濃度雜質區117(圖6A)。低濃度雜質區形成在位於絕緣膜104的下方的半導體膜103a中，即形成在位於導電膜113a與由絕緣膜104、電荷累積層105、絕緣膜107以及絕緣膜110構成的疊層結構不重疊的區域的下方的半導體膜103a(通道形成區114b與導電膜113a不重疊的區域)中。
然後，藉由與圖5C同樣地形成絕緣膜115a、115b以及導電膜116，可以得到具有記憶元件的非揮發性半導體儲存裝置(圖6B)。
本實施例模式可以與上述實施例模式自由組合而進行。
實施例模式5
在本實施例模式中，關於在非揮發性半導體儲存裝置的製造步驟中，將連續進行絕緣膜、導電膜或半導體膜的沈積以及電漿處理的半導體裝置的製造方法，參照附圖而說明。
在連續地進行絕緣膜、導電膜或半導體膜的沈積和電漿處理的情況下，可以使用具有多個室的設備。圖7A顯示具有多個室的設備的一個例子。注意，圖7A是本實施例模式所示的設備(連續沈積系統)的一個結構例子的俯視圖。
圖7A所示的設備具有第一室311、第二室312、第三室313、第四室314、載入鎖室310和315、和公共室320。每個室都有密封性，且具有真空排氣泵、和惰性氣體的導入系統。
載入鎖室310和315是用於將樣品(待處理的基板)傳送到系統的室。此外，第一至第四室是用於在基板101的上方形成導電膜、絕緣膜、半導體膜，進行蝕刻、電漿處理等的室。提供公共室320以共同地用於各個載入鎖室310、315以及第一至第四室。另外，在公共室320和載入鎖室310、315之間，以及在公共室320和第一至第四室311至314之間提供閘閥322至327。在公共室320中提供機械手321，並且由機械手321將基板101傳遞於各室。
作為具體例子，下面顯示，在第一室311中藉由電漿處理使形成在基板101的上方的半導體膜氧化，並在第二室312中藉由電漿處理使該半導體膜氮化，且在第三室313中將電荷累積層沈積，然後在第四室314中形成絕緣膜的例子。
首先，將收納有多個基板101的盒子328傳遞到載入鎖室310。將盒子328傳遞到載入鎖室310之後，關閉載入鎖室310的入口。在此情況下，打開閘閥322從盒子328中取出一個待處理的基板，然後藉由機械手321將該基板配置在公共室320中。此時，在公共室320中進行基板101的位置的對準。
下面，關閉閘閥322，接著打開閘閥324。然後，將形成有島狀半導體膜的基板101輸送於第一室311。在第一室311中進行第一高密度電漿處理。在此，在第一室311中，在氧氣氛中進行高密度電漿處理，而在半導體膜的表面上形成氧化膜。注意，可以使用上述實施例模式1所示的條件而進行高密度電漿處理。
然後，利用機械手321將基板101拿出到公共室320，然後將基板101輸送到第二室312。在第二室312中，進行第二高密度電漿處理。在此，在氮氣氛中進行第二高密度電漿處理，而使形成在半導體膜的表面上的氧化膜氮化。
接著，利用機械手321將基板101拿出到公共室320，然後將基板101輸送到第三室313。在第三室313中，藉由電漿CVD法形成電荷累積層。作為電荷累積層，可以使用上述實施例模式1或2所示的材料而形成。在此，藉由電漿CVD法形成含鍺的膜。在此顯示了利用電漿CVD法形成電荷累積層的例子，然而也可以藉由採用使用靶子的濺射法形成電荷累積層。
接著，利用機械手321將基板101拿出到公共室320，然後將基板101輸送到第四室314。在第四室314中，藉由電漿CVD法形成絕緣膜。例如，使用電漿CVD法形成含氮的絕緣膜。
接著，利用機械手321將基板101輸送到載入鎖室315，然後將基板101收納在盒子329中。
注意，圖7A所示的只是一個例子，還可以增加室的數目。另外，在圖7A中顯示了作為第一至第四室311至314使用單室型的例子，然而也可以使用將多個基板同時處理的多室型結構。
如此，藉由使用本實施例模式所示的設備，可以一次也不暴露於大氣地連續進行導電膜、絕緣膜或半導體膜的沈積以及高密度電漿處理。因此，可以防止污染物的混入並提高生產率。
下面，參照圖7B而說明當在本發明中進行高密度電漿處理時使用的設備的一個例子。
圖7B所示的設備包括：用於將要進行高密度電漿處理的被處理物331配置的支撐台351；用於將氣體導入的氣體供應部分352；排氣口353；天線354；介電板355；將用於使高密度電漿發生的高頻率供應的高頻供應部分356。另外，也可以藉由給支撐台351提供溫度控制部分357，而控制被處理物331的溫度。下面，對高密度電漿處理的一個例子進行說明。作為被處理物，可以使用接受了在上述實施例模式中進行的電漿處理的被處理物。
首先，使處理室成為真空，然後從氣體供應部分352將含氧或氮的氣體引入。例如，作為含氧的氣體，可以引入氧(O2 )和稀有氣體的混合氣體、或者氧、氫和稀有氣體的混合氣體。此外，作為含氮的氣體，可以引入氮和稀有氣體的混合氣體、或者NH3 和稀有氣體的混合氣體。其次，將被處理物331配置在具有溫度控制部分357的支撐台351上，並且將被處理物331加熱到100℃至550℃。注意，被處理物331和介電板355之間的距離在20至80 mm(較佳的為20至60 mm)的範圍內。
下面，從高頻率供應部分356將微波提供給天線354。在此，供給具有2.45GHz頻率的微波。然後，從天線354經介電板355將微波引入到處理室中，藉由電漿激發來產生被啟動了的高密度電漿358。例如，當在含有NH3 氣體和Ar氣體的氛圍中進行電漿處理時，由微波產生將NH3 氣體和Ar氣體混合的高密度激發電漿。在將NH3 氣體和Ar氣體混合的高密度激發電漿中，藉由引入了的微波來使Ar氣體激發而產生自由基(Ar．)，並且藉由該Ar自由基和NH3 分子彼此衝撞而產生自由基(NH．)。該NH．和被處理物331發生反應，而可以使該被處理物331氮化。之後，將NH3 氣體和Ar氣體從排氣口353排除到處理室的外面。
如此，藉由使用圖7B所示的設備來進行電漿處理，因為電子溫度低(1.5eV或更小)且電子密度高(1×1011 cm－3 或更大)，所以可以形成電漿的損傷非常少的被處理物。
注意，本實施例模式可以與上述實施例模式自由組合而進行。
實施例模式6
在本實施例模式中，參照附圖而說明與上述實施例模式不同的非揮發性半導體儲存裝置的製造方法。具體地，對在具有記憶體部分和邏輯部分的半導體裝置中，將設置在邏輯部分中的多個電晶體所具有的閘極絕緣膜以不同的膜厚形成的情況進行說明。
在將多個薄膜電晶體使用於邏輯部分而設置多個功能電路的情況下，有時因為要求每個該電路的特性不同，所以較佳的將設置在各個功能電路中的薄膜電晶體的閘極絕緣膜形成得成為不同厚度。例如，在要使驅動電壓小且臨界值電壓的不均勻性小的情況下，較佳的設置閘極絕緣膜薄的薄膜電晶體，並且在需要大驅動電壓和閘極絕緣膜的耐壓性的情況下，較佳的設置閘極絕緣膜厚的薄膜電晶體。例如，對要使驅動電壓小且臨界值電壓的不均勻性小的電路，適用藉由上述實施例模式所示的高密度電漿處理形成的膜厚薄的絕緣膜，並且對需要大驅動電壓和閘極絕緣膜的耐壓性的電路，適用膜厚厚的絕緣膜。以下，參照附圖而說明。
首先，在基板101的上方中間夾著絕緣膜102形成島狀半導體膜103a、島狀半導體膜103b、島狀半導體膜103c(圖9A)。在此，半導體膜103a形成記憶體部分的元件，且半導體膜103b和半導體膜103c形成邏輯部分的元件。
半導體膜103a、103b較佳的由結晶半導體膜形成。結晶半導體膜包括：將形成在絕緣膜102的上方的非晶半導體膜藉由熱處理或雷射光束的照射晶化了的結晶半導體膜、使形成在絕緣膜102的上方的結晶半導體膜非晶化後再次晶化了的結晶半導體膜等。
當藉由照射雷射光束進行晶化或者再晶化時，作為雷射光束的光源可以使用LD激發的連續振盪(CW)鐳射(YVO4 ，第二高次諧波(波長為532nm))。並不需要特別局限於第二高次諧波，但是第二高次諧波的能量效率比更高次的高次諧波優越。因為當將CW雷射光束照射到半導體膜時，可以對半導體膜連續供給能量，所以一旦使半導體膜成為熔化狀態後，可以繼續該熔化狀態。再者，藉由掃描CW雷射光束使半導體膜的固液介面移動，可以形成沿著該移動方向的朝向一個方向的長的晶粒。此外，使用固體鐳射是因為與氣體鐳射等相比，輸出的穩定性高，而可以期待穩定的處理。不局限於CW鐳射，也可以使用重復頻率為10MHz或更大的脈衝鐳射。當使用重復頻率高的脈衝鐳射時，如果與從半導體膜熔化到固化的時間相比，鐳射的脈衝間隔短，則可以將半導體膜一直保留為熔化狀態，並且藉由固液介面的移動可以形成由朝向一個方向的長的晶粒構成的半導體膜。也可以使用其他CW鐳射或重復頻率為10MHz或更大的脈衝鐳射。例如，作為氣體鐳射有Ar鐳射、Kr鐳射、CO2 鐳射等。作為固體鐳射，有YAG鐳射、YLF鐳射、YAlO3 鐳射、GdVO4 鐳射、KGW鐳射、KYW鐳射、變石鐳射、Ti：藍寶石鐳射、Y2 O3 鐳射、YVO4 鐳射等。此外，也有陶瓷鐳射諸如YAG鐳射、Y2 O3 鐳射、GdVO4 鐳射、YVO4 鐳射等。作為金屬蒸氣鐳射可以舉出氦鎘鐳射等。此外，較佳的在鐳射振盪器中將雷射光束以TEM00 (單一橫向模式)振盪而發射，因為這樣可以提高在被照射面上獲得的線狀的射束點的能量均勻性。另外，也可以使用脈衝振盪的受激準分子鐳射。
下面，在半導體膜103a至103c的上方形成絕緣膜104、電荷累積層105以及絕緣膜107(圖9B)。
藉由使用高密度電漿處理對半導體膜103a至103c進行氧化處理或氮化處理以1至10nm、較佳的5至10nm的厚度而形成絕緣膜104。在此，作為半導體膜103a至103c使用以Si為主要成分的材料，並且藉由高密度電漿處理進行氧化處理而在半導體膜103a至103c的表面上形成氧化矽膜後，藉由高密度電漿處理進行氮化處理而在氧化矽膜的表面上形成含有氧和氮的膜。
將電荷累積層105設置在絕緣膜104的上方。作為電荷累積層105，較佳的使用跟用於半導體膜103a、103b的物質相比能隙(能帶隙)小的材料。在此，作為電荷累積層105，藉由在含GeH4 的氣氛中進行電漿CVD法，而形成以鍺為主要成分且厚度為1至20nm、較佳的為5至10nm的膜。電荷累積層105也可以由上述實施例模式3所示的電荷累積層形成。
在使用以Si為主要成分的材料作為半導體膜103a至103c，並且在該半導體膜103a至103c的上方中間夾著當成隧道氧化膜的絕緣膜104設置含有比Si能隙小的鍺的膜而作為電荷累積層105的情況下，跟由對抗半導體膜103a的電荷的絕緣膜104形成的第一阻障相比，由對抗電荷累積層105的電荷的絕緣膜104形成的第二阻障的能量高。結果，可以使從半導體膜103a到電荷累積層105的電荷的注入變得容易，並且防止電荷從電荷累積層105消失。換言之，當作為記憶體工作時，可以以低電壓且高效率進行寫入，並且可以提高電荷保持特性。
藉由使用氧氮化矽膜、氮化矽膜或氮氧化矽膜等在電荷累積層105的上方形成絕緣膜107。在此，作為絕緣膜107，藉由電漿CVD法形成厚度為1至20nm、較佳的為5至10nm的氮化矽膜或氮氧化矽膜。此外，也可以藉由在氮氣氛中對電荷累積層105進行高密度電漿處理，且對電荷累積層105的表面進行氮化處理，形成氮化膜(例如，在使用以鍺為主要成分的膜作為電荷累積層105的情況下，GeNx )。在此情況下，既可以使用藉由氮化處理而得到的氮化膜作為絕緣膜107，又可以在藉由氮化處理而得到的氮化膜上另外形成上述絕緣膜而作為絕緣膜107。另外，也可以由氧化鋁(AlOx )、氧化鉿(HfOx )、或者氧化鉭(TaOx )形成絕緣膜107。
下面，覆蓋構成記憶體部分的元件地將抗蝕劑108選擇性地形成後，將形成在構成邏輯部分的元件的上方的絕緣膜104、電荷累積層105以及絕緣膜107選擇性地移除(圖9C)。在此，覆蓋形成在半導體膜103a的上方的絕緣膜107地將抗蝕劑108選擇性地形成後，將形成在半導體膜103b、103c的上方的絕緣膜104、電荷累積層105以及絕緣膜107移除，而使半導體膜103b、103c露出。
下面，藉由高密度電漿處理而進行氧化處理、氮化處理或氧氮化處理(圖10A)。結果，在形成在半導體膜103a的上方的絕緣膜107的表面上形成絕緣膜110，並且在半導體膜103b、103c的表面上形成絕緣膜109。在此，藉由在氧氣氛中對由氮化矽膜或氮氧化矽膜形成的絕緣膜107進行高密度電漿處理，在絕緣膜107的表面上形成包括含有氧和氮的膜(在此，氮氧化矽膜或氧氮化矽膜)的絕緣膜110。同時，在半導體膜103b的表面上形成具有氧化矽膜的絕緣膜109。
下面，在半導體膜103a至103c的上方形成導電膜，並且在位於半導體膜103a和半導體膜103b的上方的導電膜的上方選擇性地形成抗蝕劑112。藉由選擇性地蝕刻導電膜，在半導體膜103a、103b的上方形成導電膜113a、113b，而且將形成在半導體膜103c上的導電膜移除(圖10B)。導電膜113a、導電膜113b可以使用用於上述實施例模式所示的導電膜111a、111b的材料。
接著，覆蓋半導體膜103a至103c的露出的表面以及導電膜113a、113b地形成絕緣膜121，然後，在絕緣膜121的上方形成導電膜122(圖10C)。絕緣膜121作用當成含有半導體膜103c的薄膜電晶體的閘極絕緣膜。
接著，在形成在半導體膜103c的上方的導電膜122的上方選擇性地形成抗蝕劑123，並且將該抗蝕劑123作為掩模，將導電膜122和絕緣膜121選擇性地移除(圖11A)。
接著，藉由將雜質元素導入於半導體膜103a至103c，在半導體膜103a至103c中形成能夠當成源極區或汲極區的雜質區114a，並且在彼此相分離而設置的雜質區114a之間形成通道形成區114b(圖11B)。當將雜質元素導入於半導體膜103a至103c時，藉由將當成閘極電極的導電膜113a、113b、124當成為掩模，可以自對準地(自動調準地)形成雜質區114a以及通道形成區114b。
下面，在導電膜113a、113b、124以及露出的半導體膜103a至103c的上方形成絕緣膜(圖11C)。在此，顯示將絕緣膜115a和絕緣膜115b堆疊而形成絕緣膜的例子。絕緣膜也可以由單層或三層或更多的疊層結構而形成。然後，在絕緣膜115a、115b中選擇性地形成接觸孔而使半導體膜103a至103c露出，並且填充該接觸孔地將導電膜116選擇性地形成。導電膜116與半導體膜103a至103c的雜質區114a電連接。
本實施例模式可以與上述實施例模式自由組合而進行。
實施例模式7
在本實施例模式中，參照附圖而在以下說明關於具有上述實施例模式所示的非揮發性半導體儲存裝置且能夠無接觸地輸入/輸出資料的半導體裝置的適用例子。能夠無接觸地輸入/輸出資料的半導體裝置，根據其利用形態，也被稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或無線晶片。
首先，對本實施例模式所示的半導體裝置的頂面結構的一個例子，參照圖12A而說明。圖12A所示的半導體裝置80包括設置有構成記憶體部分或邏輯部分的多個元件的薄膜積體電路131，以及當成天線的導電膜132。當成天線的導電膜132與薄膜積體電路131電連接。在本實施例模式中，顯示將當成天線的導電膜132設置得成為線圈狀，且將電磁感應方式或電磁耦合方式適用的例子，但是本發明的半導體裝置不局限於此，也可以適用微波方式。在適用微波方式的情況下，可以根據使用的電磁波的波長而適當地確定當成天線的導電膜132的形狀。
此外，在圖12B中顯示圖12A的截面的模式圖。可以將當成天線的導電膜132設置在構成記憶體部分以及邏輯部分的元件的上方，例如，在上述實施例模式所示的結構中，可以在絕緣膜115b的上方中間夾著絕緣膜133而設置當成天線的導電膜132。
下面，對本實施例模式所示的半導體裝置的工作進行說明。
半導體裝置80具有非接觸地互相交換資料的功能，並且包括高頻電路81、電源電路82、重置電路83、時鐘產生電路84、資料解調電路85、資料調制電路86、控制其他電路的控制電路87、儲存電路88、以及天線89(圖13A)。高頻電路81是從天線89接收信號並且將從資料調制電路86接收的信號從天線89輸出的電路。電源電路82是利用接收信號產生電源電位的電路。重置電路83是產生重置信號的電路。時鐘產生電路84是基於從天線89輸入的接收信號而生成各種時鐘信號的電路。資料解調電路85是解調接收信號並且將該信號輸出到控制電路87的電路。資料調制電路86是調制從控制電路87接收的信號的電路。此外，作為控制電路87，例如提供有碼抽出電路91、碼判定電路92、CRC判定電路93、以及輸出單元電路94。注意，碼抽出電路91是分別抽出包含在被傳送到控制電路87的指令中的多個碼的電路。碼判定電路92是將抽出了的碼和相當於參考值的碼比較來判定指令內容的電路。CRC判定電路93是基於判定了的碼檢查是否存在發送錯誤等的電路。
其次，對上述半導體裝置的工作的一個例子進行說明。首先，由天線89接收無線信號。無線信號經過高頻電路81被傳送到電源電路82，而產生高電源電位(以下寫為VDD)。VDD被供給於半導體裝置80所具有的各個電路。此外，經過高頻電路81被傳送到資料解調電路85的信號被解調(以下寫為解調信號)。而且，經過高頻電路81而經由重置電路83和時鐘產生電路84的信號以及解調信號被傳送到控制電路87。被傳送到控制電路87的信號由碼抽出電路91、碼判定電路92、以及CRC判定電路93等分析。然後，根據被分析了的信號，儲存在儲存電路88中的半導體裝置的資訊被輸出。被輸出了的半導體裝置的資訊經由輸出單元電路94而被編碼。此外，被編碼了的半導體裝置80的資訊經由資料調制電路86從天線89作為無線信號被發送。注意，低電源電位(以下寫為VSS)在構成半導體裝置80的多個電路中是通用的，並且可以將VSS設置為GND。
如此，藉由將信號從讀取/寫入器傳送到半導體裝置80，並且由讀取/寫入器接收從該半導體裝置80傳送來的信號，可以讀取半導體裝置的資料。
此外，在半導體裝置80中，可以不安裝電源(電池)而利用電磁波對各電路供給電源電壓，或可以安裝電源(電池)而利用電磁波和電源(電池)將電源電壓供給給各電路。
其次，將說明能夠無接觸地輸入/輸出資料的半導體裝置的使用形態的一個例子。將讀取/寫入器3200設置於包括顯示部分3210的攜帶型終端的側面，並且將半導體裝置3230設置於商品3220的側面(圖13B)。當將讀取/寫入器3200伸向商品3220所包括的半導體裝置3230時，與商品有關的資訊諸如商品的原材料和原產地、各生產過程的檢查結果、流通過程的歷史等以及商品的說明等被顯示在顯示部分3210。此外，當將商品3260由傳送帶搬運時，可以使用讀取/寫入器3240和設置於商品3260的半導體裝置3250而檢查該商品3260(圖13C)。像這樣，藉由將半導體裝置適用於系統，可以容易獲取資訊，並且實現高功能化和高附加價值化。
除了上述以外，具有本發明的非揮發性半導體儲存裝置的半導體裝置的用途廣泛，只要它為能夠無接觸地確認物件物的歷史等的資訊且為有用於生產/管理等的商品，就可以適用於任何東西。例如，可以將本發明的半導體裝置設置在紙幣、硬幣、有價證券類、證書類、無記名債券類、包裝用容器類、書籍類、記錄媒體、個人用品、交通工具類、食品類、衣物類、保健用品類、生活用品類、藥品類、以及電子器具等而使用。對這些例子參照圖14A至14H而說明。
紙幣、硬幣是市場上流通的金錢，其包括在特定區域像貨幣一樣通用的東西(兌換券)、紀念幣等。有價證券類是指支票、證券、期票等(圖14A)。證書類是指駕駛執照、居住卡等(圖14B)。無記名債券類是指郵票、米券、各種贈券等(圖14C)。包裝用容器類是指用於盒飯等的包裝紙、塑膠瓶等(圖14D)。書籍類是指平裝書、精裝書等(圖14E)。記錄媒體是指DVD軟體、錄影帶等(圖14F)。交通工具類是指諸如自行車等的車輛、船舶等(圖14G)。個人用品是指包、眼鏡等(圖14H)。食品類是指食品、飲料等。衣物類是指衣服、鞋等。保健用品類是指醫療器具、健康器具等。生活用品類是指家具、照明器具等。藥品類是指醫藥品、農藥等。電子器具是指液晶顯示裝置、EL顯示裝置、電視裝置(電視接收機、薄型電視接收機)、手機等。
藉由對紙幣、硬幣、有價證券類、證書類、無記名債券類等提供半導體裝置80，可以防止偽造。此外，藉由對包裝用容器類、書籍類、記錄媒體等、個人用品、食品類、生活用品類、電子設備等提供半導體裝置80，可以謀求實現商品檢查系統、租賃店中的系統等的效率化。藉由對交通工具類、保健用品類、藥品類等提供半導體裝置80，可以防止偽造和盜竊，並且當用於藥品類時，可以防止服錯藥。作為半導體裝置80的設置方法，將半導體裝置貼在物品的表面上或嵌入到物品中。例如，當用於書時，較佳的將半導體裝置嵌入到紙中，並且當用於由有機樹脂構成的包裝時，較佳的將半導體裝置嵌入到該有機樹脂中。
如此，藉由對包裝用容器類、書籍類、記錄媒體、個人用品、食品類、衣物類、生活用品類、電子器具等提供半導體裝置，可以謀求實現商品檢查系統、租賃店中的系統等的效率化。此外，藉由對交通工具類提供半導體裝置，可以防止偽造和盜竊。此外，藉由將半導體裝置嵌入到諸如動物等的生物中，可以容易地識別各個生物。例如藉由將具備感測器的半導體裝置嵌入到諸如家畜等的生物中，不僅可以容易管理出生年、性別、和種類等，而且還可以容易管理現在的體溫等的健康狀態。
如上所述，本發明的半導體裝置的適用範圍非常廣泛，因此可以使用於所有領域的電子器具。本實施例模式可以與上述實施例模式自由組合而進行。
800．．．半導體膜
801．．．第一絕緣膜
802．．．電荷累積層
803．．．第二絕緣膜
804．．．控制閘極電極
805．．．源極
806．．．汲極
103a，103b．．．島狀半導體膜
101．．．基板
102．．．絕緣膜
104．．．第一絕緣膜
105．．．電荷累積層
106a．．．粒子
106b．．．絕緣膜
107．．．第二絕緣膜
108．．．抗蝕劑
109．．．絕緣膜
110．．．絕緣膜
111a，111b．．．導電膜
112．．．抗蝕劑
113a，113b．．．導電膜
114a．．．雜質區
114b．．．通道形成區
115a，115b．．．絕緣膜
116．．．導電膜
301．．．單晶半導體基板
302．．．n井或p井
303．．．場氧化膜
304．．．閘極絕緣膜
305．．．閘極絕緣膜
117．．．低濃度雜質區
310．．．載入鎖室
311．．．第一室
312．．．第二室
313．．．第三室
314．．．第四室
315．．．載入鎖室
320．．．公共室
322－327．．．閘閥
328．．．盒子
321．．．機械手
329．．．盒子
331．．．被處理物
351．．．支撐台
352．．．氧體供應部份
353．．．排氣口
354．．．天線
355．．．介電板
356．．．高頻供應部份
357．．．溫度控制部份
358．．．高密度電漿
121．．．絕緣膜
122．．．導電膜
123．．．抗蝕劑
124．．．導電膜
131．．．薄膜積體電路
132．．．導電膜
133．．．絕緣膜
80．．．半導體裝置
81．．．高頻電路
82．．．電源電路
83．．．重置電路
84．．．時鐘產生電路
85．．．資料解調電路
86．．．資料調制電路
87．．．控制電路
88．．．儲存電路
89．．．天線
91．．．碼抽出電路
92．．．碼判定電路
93．．．CRC判定電路
94．．．輸出單元電路
3200．．．讀取/寫入器
3210．．．顯示部份
3220．．．商品
3230．．．半導體裝置
3240．．．讀取/寫入器
3250．．．半導體裝置
3260．．．商品
圖1A至1E為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖2A至2E為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖3A至3C為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖4A至4D為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖5A至5C為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖6A和6B為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖7A和7B為表示製造本發明的非揮發性半導體儲存裝置的設備的例子的圖；圖8為表示本發明的非揮發性半導體儲存裝置的一個例子的圖；圖9A至9C為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖10A至10C為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖11A至11C為表示本發明的非揮發性半導體儲存裝置的製造方法的一個例子的圖；圖12A和12B為表示本發明的非揮發性半導體儲存裝置的一個例子的圖；圖13A至13C為表示本發明的非揮發性半導體儲存裝置的使用形態的例子的圖；圖14A至14H為表示本發明的非揮發性半導體儲存裝置的使用形態的例子的圖；圖15A和15B為說明本發明的非揮發性半導體儲存裝置的電荷的移動的圖；和圖16為表示現有非揮發性半導體儲存裝置的一個例子的圖。
101．．．基板
102．．．絕緣膜
103a，103b．．．島狀半導體膜
104．．．第一絕緣膜
105．．．電荷累積層
107．．．第二絕緣膜
108．．．抗蝕刻

Claims (55)

  1. 一種非揮發性半導體儲存裝置，包含：包括在記憶體部份的儲存元件包含：具有彼此相分離而形成的一對第一雜質區以及設置在該對第一雜質區之間的第一通道形成區的第一半導體膜；在該第一通道區的上方設置的第一絕緣膜；在該第一絕緣膜的上方設置的電荷累積層；在該電荷累積層的上方設置的第二絕緣膜；以及在該第二絕緣膜的上方設置的第一閘極電極層；包括在邏輯部份的元件包含：具有彼此相分離而形成的一對第二雜質區以及設置在該對第二雜質區之間的第二通道形成區的第二半導體膜；在該第二通道區的上方設置的第三絕緣膜；以及在該第三絕緣膜的上方設置的第二閘極電極層，其中由對抗該第一半導體膜的電荷的該第一絕緣膜形成第一能量阻障，其中由對抗該電荷累積層的電荷的該第一絕緣膜形成第二能量阻障，其中該第二能量阻障高於該第一能量阻障， 其中該第一絕緣膜和該第三絕緣膜為不同材料，以及其中該第一閘極電極層和該第二閘極電極層為相同材料。
  2. 一種非揮發性半導體儲存裝置，包含：包括在記憶體部份的儲存元件包含：具有彼此相分離而形成的一對第一雜質區以及設置在該對第一雜質區之間的第一通道形成區的第一半導體膜；在該第一通道區的上方設置的第一絕緣膜；在該第一絕緣膜的上方設置的電荷累積層；在該電荷累積層的上方設置的第二絕緣膜；以及在該第二絕緣膜的上方設置的第一閘極電極層；包括在邏輯部份的元件包含：具有彼此相分離而形成的一對第二雜質區以及設置在該對第二雜質區之間的第二通道形成區的第二半導體膜；在該第二通道區的上方設置的第三絕緣膜；以及在該第三絕緣膜的上方設置的第二閘極電極層，其中該電荷累積層包含比該第一半導體膜能隙小的材料，其中該第一絕緣膜和該第三絕緣膜為不同材料，以及其中該第一閘極電極層和該第二閘極電極層為相同材料。
  3. 如申請專利範圍第1項的非揮發性半導體儲存裝置 ，其中該電荷累積層包括鍺而作為主要成分。
  4. 如申請專利範圍第2項的非揮發性半導體儲存裝置，其中該電荷累積層包括鍺而作為主要成分。
  5. 如申請專利範圍第1項的非揮發性半導體儲存裝置，其中該第一閘極電極層以及該第二閘極電極層為分別包含氮原子的導電膜。
  6. 如申請專利範圍第2項的非揮發性半導體儲存裝置，其中該第一閘極電極層以及該第二閘極電極層為分別包含氮原子的導電膜。
  7. 一種非揮發性半導體儲存裝置的製造方法，包含如下步驟：在基板的上方形成半導體膜；藉由進行高密度電漿處理，在該半導體膜的表面上形成至少包含氧和氮中的一個的第一絕緣膜；在該第一絕緣膜上方形成包含比該半導體膜能隙小的材料的電荷累積層；在該電荷累積層的上方形成第二絕緣膜；在該第二絕緣膜的上方形成導電膜；藉由將該第一絕緣膜、該電荷累積層、該第二絕緣膜以及該導電膜選擇性地移除，而保留該第一絕緣膜、該電 荷累積層、該第二絕緣膜以及該導電膜，以和該半導體膜的至少一部分重疊；以及藉由將該導電膜的留下部份作為掩模而導入雜質元素，以在該半導體膜中形成雜質區。
  8. 一種非揮發性半導體儲存裝置的製造方法，包含如下步驟：在基板的上方形成半導體膜；在該半導體膜的表面上形成第一絕緣膜，其包含：藉由在氧氣氛中進行第一高密度電漿處理而形成氧化膜；以及藉由在氮氣氛中進行第二高密度電漿處理而在該氧化膜上形成的含有氧和氮的膜；在該第一絕緣膜的上方形成包含比該半導體膜能隙小的材料的電荷累積層；在該電荷累積層的上方形成第二絕緣膜；藉由在氧氣氛中進行第三高密度電漿處理，使該第二絕緣膜的表面氧化；在該第二絕緣膜的該被氧化了表面上方形成導電膜；藉由將該第一絕緣膜、該電荷累積層、該第二絕緣膜以及該導電膜選擇性地移除，而保留該第一絕緣膜、該電荷累積層、該第二絕緣膜以及該導電膜，以和該半導體膜的至少一部分重疊地；以及藉由將該導電膜的留下部份作為掩模而導入雜質元素，以在該半導體膜中形成雜質區。
  9. 一種非揮發性半導體儲存裝置的製造方法，包含如下步驟：在基板的上方形成第一半導體膜和第二半導體膜；藉由在氧氣氛中進行第一高密度電漿處理後，接著在氮氣氛中進行第二高密度電漿處理，以在該第一半導體膜的表面和該第二半導體膜的表面上形成第一絕緣膜；在該第一絕緣膜的上方形成包含比該第一半導體膜以及該第二半導體膜能隙小的材料的電荷累積層；在該電荷累積層的上方形成第二絕緣膜；將形成在該第二半導體膜的上方的該第一絕緣膜、該電荷累積層以及該第二絕緣膜選擇性地移除，以使該第二半導體膜的表面露出；藉由在氧氣氛中進行第三高密度電漿處理，使形成在該第一半導體膜的上方的該第二絕緣膜的表面氧化，同時使在該第二半導體膜的表面上形成閘極絕緣膜；在該第二絕緣膜的該被氧化了的表面的上方以及在該閘極絕緣膜的上方形成導電膜；藉由將該第一絕緣膜、該電荷累積層、該第二絕緣膜、該閘極絕緣膜以及該導電膜選擇性地移除，而保留該第一絕緣膜、該電荷累積層、該第二絕緣膜以及該導電膜，以和該第一半導體膜的至少一部分重疊，且保留該閘極絕緣膜以及該導電膜，以和該第二半導體膜的至少一部分重疊；藉由將該導電膜的留下部份作為掩模而導入雜質元素 ，以在該第一半導體膜以及該第二半導體膜中形成雜質區。
  10. 如申請專利範圍第8項的非揮發性半導體儲存裝置的製造方法，其中在該半導體膜不被暴露於大氣的情況下，連續進行該第一高密度電漿處理和該第二高密度電漿處理。
  11. 如申請專利範圍第9項的非揮發性半導體儲存裝置的製造方法，其中在該半導體膜不被暴露於大氣的情況下，連續進行該第一高密度電漿處理和該第二高密度電漿處理。
  12. 一種非揮發性半導體儲存裝置的製造方法，包含如下步驟：在基板的上方形成半導體膜；藉由進行高密度電漿處理，在該半導體膜的表面上形成至少包含氧和氮中的一個的第一絕緣膜；在該第一絕緣膜的上方形成包含比該半導體膜能隙小的材料的電荷累積層；在該電荷累積層的上方形成第二絕緣膜；藉由將該第一絕緣膜、該電荷累積層、該第二絕緣膜以及導電膜選擇性地移除，而使該半導體膜的至少一部分露出；藉由在氧氣氛中進行第二高密度電漿處理，使該第二絕緣膜的留下部份的表面以及該半導體膜的露出表面氧化； 在該第二絕緣膜的留下部份的該被氧化了的表面上方以及在藉由該第二高密度電漿處理而被氧化的該半導體膜的表面的上方形成該導電膜；將該導電膜選擇性地移除，以使和該第二絕緣膜的留下部份至少一部分重疊；和藉由將該導電膜的留下部份作為掩模，而導入雜質元素，以在該半導體膜中形成雜質區。
  13. 一種非揮發性半導體儲存裝置的製造方法，包含如下步驟：在基板的上方形成半導體膜；藉由進行高密度電漿處理，在該半導體膜的表面上形成至少包含氧和氮中的一個的第一絕緣膜；在該第一絕緣膜的上方形成包括比該半導體膜能隙小的材料的電荷累積層；在該電荷累積層的上方形成第二絕緣膜；藉由將該第一絕緣膜、該電荷累積層、該第二絕緣膜以及導電膜選擇性地移除，而使該半導體膜的至少一部分露出；藉由在氧氣氛中進行第二高密度電漿處理，使該第二絕緣膜的留下部份的表面以及該半導體膜的露出表面氧化；在該第二絕緣膜的留下部份的該被氧化了的表面的上方以及在藉由該第二高密度電漿處理而被氧化的半導體膜的表面的上方形成該導電膜； 將該導電膜選擇性地移除，以使該表面被氧化了的第二絕緣膜的一部分的表面以及側面露出；以及藉由將該導電膜作為掩模，而將雜質元素導入於該半導體膜中，在與該第一絕緣膜、該電荷累積層、該第二絕緣膜以及該導電膜不重疊的該半導體膜的區域中形成第一雜質區，並且在與該第一絕緣膜、該電荷累積層、該第二絕緣膜以及該導電膜不重疊的該半導體膜的區域中形成比該第一雜質區濃度低的第二雜質區。
  14. 如申請專利範圍第7項的非揮發性半導體儲存裝置的製造方法，其中該第二絕緣膜包括氮。
  15. 如申請專利範圍第8項的非揮發性半導體儲存裝置的製造方法，其中該第二絕緣膜包括氮。
  16. 如申請專利範圍第9項的非揮發性半導體儲存裝置的製造方法，其中該第二絕緣膜包括氮。
  17. 如申請專利範圍第12項的非揮發性半導體儲存裝置的製造方法，其中該第二絕緣膜包括氮。
  18. 如申請專利範圍第13項的非揮發性半導體儲存裝置的製造方法，其中該第二絕緣膜包括氮。
  19. 如申請專利範圍第7項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層和該第二絕緣膜不被暴露於大氣下連續形成。
  20. 如申請專利範圍第8項的非揮發性半導體儲存裝置的製造方法， 其中該電荷累積層和該第二絕緣膜不被暴露於大氣下連續形成。
  21. 如申請專利範圍第9項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層和該第二絕緣膜不被暴露於大氣下連續形成。
  22. 如申請專利範圍第12項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層和該第二絕緣膜不被暴露於大氣下連續形成。
  23. 如申請專利範圍第13項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層和該第二絕緣膜不被暴露於大氣下連續形成。
  24. 如申請專利範圍第7項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層包括鍺。
  25. 如申請專利範圍第8項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層包括鍺。
  26. 如申請專利範圍第9項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層包括鍺。
  27. 如申請專利範圍第12項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層包括鍺。
  28. 如申請專利範圍第13項的非揮發性半導體儲存裝置的製造方法，其中該電荷累積層包括鍺。
  29. 如申請專利範圍第7項的非揮發性半導體儲存裝置的製造方法，其中該導電膜包括氮。
  30. 如申請專利範圍第8項的非揮發性半導體儲存裝置的製造方法，其中該導電膜包括氮。
  31. 如申請專利範圍第9項的非揮發性半導體儲存裝置的製造方法，其中該導電膜包括氮。
  32. 如申請專利範圍第12項的非揮發性半導體儲存裝置的製造方法，其中該導電膜包括氮。
  33. 如申請專利範圍第13項的非揮發性半導體儲存裝置的製造方法，其中該導電膜包括氮。
  34. 如申請專利範圍第7項的非揮發性半導體儲存裝置的製造方法，其中該基板具有絕緣表面。
  35. 如申請專利範圍第8項的非揮發性半導體儲存裝置的製造方法，其中該基板具有絕緣表面。
  36. 如申請專利範圍第9項的非揮發性半導體儲存裝置的製造方法，其中該基板具有絕緣表面。
  37. 如申請專利範圍第12項的非揮發性半導體儲存裝置的製造方法，其中該基板具有絕緣表面。
  38. 如申請專利範圍第13項的非揮發性半導體儲存裝置的製造方法，其中該基板具有絕緣表面。
  39. 如申請專利範圍第7項的非揮發性半導體儲存裝置的製造方法，其中該高密度電漿處理為在使用高頻率而且電子密度為1×1011 cm-3 至1×1013 cm-3 且電子溫度為0.5eV至1.5eV的條件下進行的電漿處理。
  40. 如申請專利範圍第8項的非揮發性半導體儲存裝置的製造方法，其中該高密度電漿處理為在使用高頻率而且電子密度為1×1011 cm-3 至1×1013 cm-3 且電子溫度為0.5eV至1.5eV的條件下進行的電漿處理。
  41. 如申請專利範圍第9項的非揮發性半導體儲存裝置的製造方法，其中該高密度電漿處理為在使用高頻率而且電子密度為1×1011 cm-3 至1×1013 cm-3 且電子溫度為0.5eV至1.5eV的條件下進行的電漿處理。
  42. 如申請專利範圍第12項的非揮發性半導體儲存裝置的製造方法，其中該高密度電漿處理為在使用高頻率而且電子密度為1×1011 cm-3 至1×1013 cm-3 且電子溫度為0.5eV至1.5eV的條件下進行的電漿處理。
  43. 如申請專利範圍第13項的非揮發性半導體儲存裝置的製造方法，其中該高密度電漿處理為在使用高頻率而且電子密度為1×1011 cm-3 至1×1013 cm-3 且電子溫度為0.5eV至1.5eV的條件下進行的電漿處理。
  44. 如申請專利範圍第39項的非揮發性半導體儲存裝置的製造方法，其中該高頻率為微波。
  45. 如申請專利範圍第40項的非揮發性半導體儲存裝置的製造方法，其中該高頻率為微波。
  46. 如申請專利範圍第41項的非揮發性半導體儲存裝置的製造方法，其中該高頻率為微波。
  47. 如申請專利範圍第42項的非揮發性半導體儲存裝置的製造方法，其中該高頻率為微波。
  48. 如申請專利範圍第43項的非揮發性半導體儲存裝置的製造方法，其中該高頻率為微波。
  49. 如申請專利範圍第1項的非揮發性半導體儲存裝置，其中在具有絕緣表面的基板的上方形成該第一半導體膜，和其中在該基板上形成該第二半導體膜。
  50. 如申請專利範圍第2項的非揮發性半導體儲存裝置，其中在具有絕緣表面的基板的上方形成該第一半導體膜，和其中在該基板上形成該第二半導體膜。
  51. 一種非揮發性半導體儲存裝置，包含：基板；包括在記憶體部份的儲存元件包含：形成在該基板的上方且具有彼此相分離而形成的一對雜質區以及設置在該對雜質區之間的通道形成區的半導體膜；設置在該通道形成區的上方的第一絕緣膜；設置在該第一絕緣膜的上方且包含鍺的電荷累積層；設置在該電荷累積層的上方的第二絕緣膜；以及設置在該第二絕緣膜的上方的第一閘極電極層；包括在邏輯部份的元件包含： 具有彼此相分離而形成的一對第二雜質區以及設置在該對第二雜質區之間的第二通道形成區的第二半導體膜；在該第二通道區的上方設置的第三絕緣膜；以及在該第三絕緣膜的上方設置的第二閘極電極層，其中該第一絕緣膜和該第三絕緣膜為不同材料，以及其中該第一閘極電極層和該第二閘極電極層為相同材料。
  52. 如申請專利範圍第51項的非揮發性半導體儲存裝置，其中該第一絕緣膜包含：氧化膜；和在該氧化膜的上方的包括氧和氮的膜。
  53. 如申請專利範圍第51項的非揮發性半導體儲存裝置，其中該電荷累積層還包括氮。
  54. 如申請專利範圍第51項的非揮發性半導體儲存裝置，其中該第二絕緣膜的表面被氧化。
  55. 如申請專利範圍第51項的非揮發性半導體儲存裝置，其中該半導體膜還具有在該雜質區和該通道形成區之間的低濃度雜質區。
TW096103177A 2006-02-10 2007-01-29 非揮發性半導體儲存裝置和其製造方法 TWI397993B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006034543 2006-02-10

Publications (2)

Publication Number Publication Date
TW200802819A TW200802819A (en) 2008-01-01
TWI397993B true TWI397993B (zh) 2013-06-01

Family

ID=37944749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096103177A TWI397993B (zh) 2006-02-10 2007-01-29 非揮發性半導體儲存裝置和其製造方法

Country Status (5)

Country Link
US (2) US7723773B2 (zh)
EP (1) EP1818989A3 (zh)
KR (1) KR101346239B1 (zh)
CN (1) CN101017852B (zh)
TW (1) TWI397993B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1837917A1 (en) 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
KR101488516B1 (ko) * 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
US7786526B2 (en) * 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
JP5408930B2 (ja) * 2007-08-31 2014-02-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8227300B2 (en) * 2009-03-18 2012-07-24 International Business Machines Corporation Semiconductor switching circuit employing quantum dot structures
CN103887601B (zh) * 2012-12-20 2015-10-28 中国科学院上海微系统与信息技术研究所 折叠槽天线结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US6384448B1 (en) * 2000-02-28 2002-05-07 Micron Technology, Inc. P-channel dynamic flash memory cells with ultrathin tunnel oxides
US20020079533A1 (en) * 2000-12-27 2002-06-27 Fujitsu Limited Semiconductor memory device and its manufacture
US20020175376A1 (en) * 1998-12-18 2002-11-28 Hisashi Ohtani Semiconductor device and manufacturing method thereof
US20020185674A1 (en) * 2000-10-03 2002-12-12 Noriyuki Kawashima Nonvolatile semiconductor storage device and production method therefor
US20050095786A1 (en) * 2003-11-03 2005-05-05 Ting-Chang Chang Non-volatile memory and method of manufacturing floating gate

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878549A (en) * 1970-10-27 1975-04-15 Shumpei Yamazaki Semiconductor memories
JPS517036A (ja) 1974-07-08 1976-01-21 Nippon Oils & Fats Co Ltd Tosohoho
JPS5223532A (en) 1975-08-16 1977-02-22 Sato Shinzou Salt bath* electrical heating nitriding of steel subsequent to quenching
JPS5844077B2 (ja) 1978-07-21 1983-09-30 有限会社美光技研 非金属表面の表面に装飾的擦痕模様を形成する方法
JP2656986B2 (ja) 1989-10-02 1997-09-24 松下電子工業株式会社 不揮発性半導体記憶装置の製造方法
JPH0697454A (ja) 1992-09-11 1994-04-08 Toshiba Corp 不揮発性半導体メモリ装置及びその駆動方法
JP3283614B2 (ja) 1993-02-19 2002-05-20 株式会社リコー 不揮発性半導体メモリ装置及びその製造方法
US5448513A (en) 1993-12-02 1995-09-05 Regents Of The University Of California Capacitorless DRAM device on silicon-on-insulator substrate
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3273582B2 (ja) 1994-05-13 2002-04-08 キヤノン株式会社 記憶装置
JPH0897307A (ja) 1994-09-29 1996-04-12 Toshiba Corp 半導体記憶装置
DE69528970D1 (de) * 1995-06-30 2003-01-09 St Microelectronics Srl Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren enthält, und entsprechender IC
JPH10135357A (ja) * 1996-10-28 1998-05-22 Sony Corp 半導体不揮発性記憶装置
JPH1140682A (ja) 1997-07-18 1999-02-12 Sony Corp 不揮発性半導体記憶装置及びその製造方法
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JP3943245B2 (ja) 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP3727449B2 (ja) * 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
JP3495889B2 (ja) 1997-10-03 2004-02-09 シャープ株式会社 半導体記憶素子
KR100297712B1 (ko) 1998-07-23 2001-08-07 윤종용 고집적화를위한불휘발성메모리및그제조방법
US6518594B1 (en) 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
TW527683B (en) 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
JP4792620B2 (ja) 2000-06-21 2011-10-12 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
JP3984020B2 (ja) 2000-10-30 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
JP4713752B2 (ja) 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP5068402B2 (ja) 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP4776801B2 (ja) 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
KR100414562B1 (ko) * 2001-06-29 2004-01-07 주식회사 하이닉스반도체 비휘발성 메모리 셀의 제조 방법
KR100395762B1 (ko) * 2001-07-31 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US6586797B2 (en) 2001-08-30 2003-07-01 Micron Technology, Inc. Graded composition gate insulators to reduce tunneling barriers in flash memory devices
KR100398579B1 (ko) 2001-10-30 2003-09-19 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR100426817B1 (ko) 2002-01-28 2004-04-14 삼성전자주식회사 에스오엔오에스 구조를 갖는 비휘발성 메모리소자 및 그의제조방법
TW533588B (en) 2002-04-24 2003-05-21 Nanya Technology Corp Flash memory and its manufacturing method
US6812086B2 (en) 2002-07-16 2004-11-02 Intel Corporation Method of making a semiconductor transistor
US6780788B2 (en) * 2002-08-07 2004-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for improving within-wafer uniformity of gate oxide
US6828623B1 (en) 2002-08-30 2004-12-07 Advanced Micro Devices, Inc. Floating gate memory device with homogeneous oxynitride tunneling dielectric
JP2004095918A (ja) 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
US6861689B2 (en) 2002-11-08 2005-03-01 Freescale Semiconductor, Inc. One transistor DRAM cell structure and method for forming
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
KR100481871B1 (ko) 2002-12-20 2005-04-11 삼성전자주식회사 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법
JP2004221448A (ja) 2003-01-17 2004-08-05 Sony Corp 不揮発性半導体記憶装置およびその製造方法
US6774059B1 (en) * 2003-04-16 2004-08-10 Taiwan Semiconductor Manufacturing Company High crack resistance nitride process
JP4015068B2 (ja) 2003-06-17 2007-11-28 株式会社東芝 半導体装置の製造方法
TWI276206B (en) 2003-11-25 2007-03-11 Promos Technologies Inc Method for fabricating flash memory device and structure thereof
JP4216707B2 (ja) 2003-12-25 2009-01-28 株式会社東芝 半導体装置の製造方法
JP2005251990A (ja) 2004-03-04 2005-09-15 Nec Electronics Corp 不揮発性半導体記憶装置
US7652321B2 (en) * 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7504663B2 (en) 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
JP2005347328A (ja) 2004-05-31 2005-12-15 Nippon Telegr & Teleph Corp <Ntt> 記憶素子
KR20050121603A (ko) * 2004-06-22 2005-12-27 삼성전자주식회사 프로파일드 터널 장벽을 갖는 플래시 메모리 소자 및 그제조방법
JP2006024598A (ja) 2004-07-06 2006-01-26 Fujitsu Ltd 半導体装置の製造方法
US20060043463A1 (en) 2004-09-01 2006-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Floating gate having enhanced charge retention
KR100688575B1 (ko) 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
US8330202B2 (en) 2005-02-23 2012-12-11 Micron Technology, Inc. Germanium-silicon-carbide floating gates in memories
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7485526B2 (en) * 2005-06-17 2009-02-03 Micron Technology, Inc. Floating-gate structure with dielectric component
JP4928890B2 (ja) 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
US7482651B2 (en) * 2005-12-09 2009-01-27 Micron Technology, Inc. Enhanced multi-bit non-volatile memory device with resonant tunnel barrier
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
EP1837900A3 (en) 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
KR101488516B1 (ko) 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
TWI416738B (zh) 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP1837917A1 (en) 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7554854B2 (en) 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US7786526B2 (en) 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8629490B2 (en) 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
EP1840947A3 (en) 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US20020175376A1 (en) * 1998-12-18 2002-11-28 Hisashi Ohtani Semiconductor device and manufacturing method thereof
US6384448B1 (en) * 2000-02-28 2002-05-07 Micron Technology, Inc. P-channel dynamic flash memory cells with ultrathin tunnel oxides
US20020185674A1 (en) * 2000-10-03 2002-12-12 Noriyuki Kawashima Nonvolatile semiconductor storage device and production method therefor
US20020079533A1 (en) * 2000-12-27 2002-06-27 Fujitsu Limited Semiconductor memory device and its manufacture
US20050095786A1 (en) * 2003-11-03 2005-05-05 Ting-Chang Chang Non-volatile memory and method of manufacturing floating gate

Also Published As

Publication number Publication date
EP1818989A2 (en) 2007-08-15
US20070200167A1 (en) 2007-08-30
TW200802819A (en) 2008-01-01
CN101017852B (zh) 2012-07-18
US20100159661A1 (en) 2010-06-24
KR20070081426A (ko) 2007-08-16
KR101346239B1 (ko) 2013-12-31
US8338257B2 (en) 2012-12-25
US7723773B2 (en) 2010-05-25
CN101017852A (zh) 2007-08-15
EP1818989A3 (en) 2010-12-01

Similar Documents

Publication Publication Date Title
TWI397993B (zh) 非揮發性半導體儲存裝置和其製造方法
US7760552B2 (en) Verification method for nonvolatile semiconductor memory device
KR101406766B1 (ko) 불휘발성 반도체 기억장치 및 그 제작방법
US7786526B2 (en) Nonvolatile semiconductor memory device
US7692223B2 (en) Semiconductor device and method for manufacturing the same
US8729620B2 (en) Nonvolatile semiconductor memory device
US7875931B2 (en) Semiconductor device with isolation using impurity
US7842992B2 (en) Nonvolatile semiconductor memory device having floating gate that includes two layers
US7696562B2 (en) Semiconductor device
KR101342871B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101498910B1 (ko) 반도체 장치 및 그 제작 방법
JP2007318112A (ja) 半導体装置及び半導体装置の作製方法
TWI425638B (zh) 半導體裝置及其製造方法
JP5222478B2 (ja) 不揮発性半導体記憶装置の作製方法
JP5183946B2 (ja) 不揮発性半導体記憶装置
JP5674747B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees