JP2004062152A - 双方向二端子素子を用いた表示装置およびその製造方法 - Google Patents

Abstract

【課題】従来よりも簡便な方法で製造され得るアクティブマトリクス型の表示装置を提供する。
【解決手段】表示装置１００は、複数の第１電極１１と、それぞれが複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子１２を介して電気的に接続された複数の画素電極１４と、複数の第２電極１７と、複数の画素電極１４と複数の第２電極１７との間に設けられた表示媒体層とを有する。第１電極１１は、画素電極１４と重なる領域の少なくとも一部に開口部１１ａが形成された電極層１１ｂを有しており、それによって、寄生容量に起因する表示品位の低下が抑制される。
【選択図】　図２

Description

【０００１】
【産業上の利用分野】
本発明は、表示装置および表示装置に用いられるアクティブマトリクス基板ならびにこれらの製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置や有機ＥＬ（エレクトロルミネッセンス）表示装置など薄型表示装置（ＦＰＤ）の利用が急速に進展している。これらの薄型表示装置の内で特に高品位の表示が可能なアクティブマトリクス型表示装置には、アモルファスシリコンＴＦＴ（薄膜トランジスタ）、ポリシリコンＴＦＴなどの３端子素子や、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）などの２端子素子がスイッチング素子として用いられている。
【０００３】
これらのスイッチング素子は、表示装置を製造する工程において、表示装置を構成する基板上に形成されている。また、スイッチング素子は、一般に、薄膜堆積工程と、パターニング工程とを複数回繰り返すことによって形成されている。例えば、ＴＦＴの場合、少なくとも３回繰り返す必要があり、通常４回から８回繰り返されており、ＭＩＭの場合でも、２回以上、通常は３回から４回繰り返されている。
【０００４】
スイッチング素子は、画素に対応して形成され、スイッチング素子の面積は、画素の面積よりも小さいので、基板のほぼ全面に堆積された各種の薄膜（例えば、金属層、絶縁層や半導体層）は、パターニング工程においてその大半が除去される。例えば、透過型の液晶表示装置の場合には、画素開口率を大きくするために、金属層や半導体層の９０％近くが除去されている。
【０００５】
また、パターニング工程の多くは、フォトマスクを用いたフォトリソグラフィプロセスで実行されており、素子特性のばらつきを抑制するためにはそれぞれの工程で高い精度でフォトマスクを位置合わせすることが必要となっている。
【０００６】
さらに、表示装置の大型化、あるいは製造効率の向上のために、基板の大型化が進んでおり、薄膜堆積工程やパターニング工程を実行するための装置が大型化している。
【０００７】
上述したように、従来のアクティブマトリクス型ＦＰＤでは、スイッチング素子を形成する材料の大半は除去されているので、資源やエネルギーをロスしており、コストの上昇を招くとともに、環境への負荷も増大することになる。
【０００８】
また、基板の大型化に対応するために、スイッチング素子を形成するための高価な薄膜堆積装置やフォトリソグラフィ用の装置が大型化し、そのために、製造コストが上昇するとともに、大面積に亘って素子特性のばらつきが小さいスイッチング素子を形成することが難しくなる。
【０００９】
これらの問題を解決する方法として、本出願人は、特願２００１−３７４５５９号（出願日：２００１年１２月７日）において、表示装置の製造プロセスとは独立したプロセスで作製した双方向二端子素子を用いることによって、従来よりも簡便な方法で製造され得るアクティブマトリクス型の表示装置およびその製造方法を提案した。
【００１０】
上記出願に開示されている表示装置９００は、図２１に示すように、第１電極９１と、第１電極９１に少なくとも１つの双方向二端子素子１２を介して電気的に接続された画素電極１４とを有している。表示媒体層（不図示）を介して画素電極１４に対向するように設けられた第２電極（不図示）とによって、表示媒体層に所定の電圧を印加され、表示が行われる。
【００１１】
また、特許文献１にも、予め作製した個別の非線形能動素子を用いてアクティブマトリクス型表示装置を製造する方法が記載されている。
【００１２】
【特許文献１】
特開平３−１３１８２４号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、特許文献１に開示されている構造や、図２１に示す構造では、第１電極９１と画素電極１４とが重なる領域の面積が広いため、第１電極９１と画素電極１４との間の寄生容量が大きくなってしまい、シャドーイング等によって表示品位が低下することがある。
【００１４】
発明は、上記の諸点に鑑みてなされたものであり、その主な目的は、従来よりも簡便な方法で製造され得るとともに、表示品位に優れたアクティブマトリクス型の表示装置およびそのような表示装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明による表示装置は、複数の第１電極と、それぞれが前記複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子を介して電気的に接続された複数の画素電極と、複数の第２電極と、前記複数の画素電極と前記複数の第２電極との間に設けられた表示媒体層とを有し、前記複数の第１電極のそれぞれは、前記複数の画素電極と重なる領域の少なくとも一部に開口部が形成された電極層を有しており、そのことによって、上記目的が達成される。
【００１６】
前記電極層は、開口部が形成された透明導電層と、前記透明導電層の側面に形成された金属層とを有することが好ましい。
【００１７】
好ましい実施形態において、前記複数の画素電極のそれぞれと前記少なくとも１つの双方向二端子素子との配置関係はランダムである。
【００１８】
ある実施形態において、前記少なくとも１つの双方向二端子素子は、一対の電極と、前記一対の電極の間に形成された半導体積層構造とを有する双方向サイリスタである。前記複数の双方向二端子素子のそれぞれは、さらに前記半導体積層構造の側面を覆う遮光層を有する構成としても良い。
【００１９】
他の実施形態において、前記少なくとも１つの双方向二端子素子は、一対の電極と、前記一対の電極の間に形成された絶縁層とを有するＭＩＭ素子である。
【００２０】
前記複数の第１電極のそれぞれと前記少なくとも１つの双方向二端子素子とは、前記少なくとも１つの双方向二端子素子の前記一対の電極の内の一方と、前記第１電極との間に設けられた導電性樹脂層を介して電気的に接続されていることが好ましい。
【００２１】
前記導電性樹脂層は、導電性材料と感光性樹脂とを含む構成としてもよい。
【００２２】
前記開口部は、前記複数の双方向二端子素子の幅よりも狭い幅を有することが好ましい。
【００２３】
ある好ましい実施形態において、前記電極層と、前記複数の第１電極とが重なる領域の面積は、前記複数の画素電極の面積の半分以下である。
【００２４】
前記複数の双方向二端子素子の幅は前記複数の画素電極の隣接間距離よりも小さいことが好ましい。
【００２５】
前記複数の双方向二端子素子の幅は前記複数の第１電極の隣接間距離よりも小さいことが好ましい。
【００２６】
本発明による表示装置の製造方法は、複数の第１電極と、それぞれが前記複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子を介して電気的に接続された複数の画素電極と、複数の第２電極と、前記複数の画素電極と前記複数の第２電極との間に設けられた表示媒体層とを有する表示装置の製造方法であって、（ａ）基板の主面上に、開口部が形成された電極層を有する複数の第１電極を形成する工程と、（ｂ）それぞれが互いに対向する一対の電極を有する複数の双方向二端子素子を用意する工程と、（ｃ）それぞれが前記一対の電極の内の一方の電極を介して前記複数の第１電極のいずれかと電気的に接続されるように、前記複数の双方向二端子素子を前記複数の第１電極上に配置する工程と、（ｄ）それぞれが、前記複数の第１電極のいずれか１つに、前記複数の双方向二端子素子の内の少なくとも１つを介して電気的に接続された複数の画素電極を形成する工程と、（ｅ）前記複数の画素電極と複数の第２電極との間に表示媒体層を介して、互いに対向するように、前記複数の第２電極と前記表示媒体層を設ける工程とを包含し、そのことによって上記目的が達成される。
【００２７】
ある実施形態において、工程（ａ）は、（ａ−１）前記基板の主面上に、開口部を備える透明導電層を形成する工程と、（ａ−２）　前記透明導電層の側面にめっき法を用いて金属層を形成する工程と包含する。
【００２８】
ある実施形態において、工程（ｃ）は、（ｃ−１）導電性材料と樹脂材料とを含む塗布材料中に前記複数の双方向二端子素子を所定の密度で分散させる工程と、（ｃ−２）前記複数の双方向二端子素子を含む前記塗布材料を前記基板の前記複数の第１電極上に付与する工程と、（ｃ−３）前記基板の前記複数の第１電極と前記複数の双方向二端子素子との間に存在する前記塗布材料を選択的に残す工程とを包含する。
【００２９】
前記樹脂材料はポジ型感光性樹脂を含み、前記塗布材料を選択的に残す工程は、前記基板の前記主面側から光照射する工程を含んでもよい。
【００３０】
ある実施形態において、工程（ｄ）は、（ｄ−１）前記複数の第１電極上に配置された前記複数の双方向二端子素子を覆うように絶縁材料を付与する工程と、（ｄ−２）前記複数の双方向二端子素子上の絶縁材料を選択的に除去することによって、前記複数の双方向二端子素子のそれぞれの他方の電極を露出させる工程と、（ｄ−３）それぞれが、前記露出された前記他方の電極に電気的に接続された複数の画素電極を形成する工程とを包含する。
【００３１】
前記絶縁材料はネガ型感光性樹脂を含み、前記他方の電極を露出する工程は、前記基板の裏面側から光照射する工程を含んでもよい。
【００３２】
ある実施形態において、前記複数の双方向二端子素子は、複数の双方向サイリスタである。
【００３３】
本発明のアクティブマトリクス基板は、基板と、前記基板上に形成された複数の第１電極と、それぞれが前記複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子を介して電気的に接続された複数の画素電極とを有し、前記複数の第１電極のそれぞれは、前記複数の画素電極と重なる領域の少なくとも一部に開口部が形成された電極層を有することを特徴とする。
【００３４】
本発明のアクティブマトリクス基板の製造方法は、基板と、前記基板上に形成された複数の第１電極と、それぞれが前記複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子を介して電気的に接続された複数の画素電極とを有するアクティブマトリクス基板の製造方法であって、（ａ）基板の主面上に、開口部が形成された電極層を有する複数の第１電極を形成する工程と、（ｂ）それぞれが互いに対向する一対の電極を有する複数の双方向二端子素子を用意する工程と、（ｃ）それぞれが前記一対の電極の内の一方の電極を介して前記複数の第１電極のいずれかと電気的に接続されるように、前記複数の双方向二端子素子を前記複数の第１電極上に配置する工程と、（ｄ）それぞれが、前記複数の第１電極のいずれか１つに、前記複数の双方向二端子素子の内の少なくとも１つを介して電気的に接続された複数の画素電極を形成する工程とを包含することを特徴とする。
【００３５】
【発明の実施の形態】
［表示装置］
まず、本発明による実施形態の表示装置とその製造方法を説明する。
【００３６】
本発明による実施形態の表示装置１００の模式的な断面図を図１に、その平面図を図２に示す。
【００３７】
表示装置１００は、複数の第１電極１１と、それぞれが複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子１２を介して電気的に接続された複数の画素電極１４とが主面に形成された第１基板１０と、複数の第２電極１７が主面に形成された第２基板１６と、画素電極１４と第２電極１７との間に設けられた表示媒体層２０とを有する。第１電極１１および第２電極１７は、互いに直交する方向に延びるストライプ状の電極であり、画素電極１４と第２電極１７とが重なる部分が個々の画素を規定する。
【００３８】
図２に示した例では、画素電極１４と双方向二端子素子１２との配置関係はランダムである。１つの画素電極１４と１つの第１電極１１との間に複数の双方向二端子素子１２が存在することもある。なお、画素電極１４と第１電極１１との電気的な接続に寄与しない双方向二端子素子１２が存在してもよい。なお、双方向二端子素子１２の配置をランダムとすることによって、後述のような製造方法を用いることが出来るので、製造プロセスを簡略化できる利点が大きい。
【００３９】
表示装置１００の第１電極１１は、画素電極１４と重なる領域の少なくとも一部に開口部１１ａが形成された電極層１１ｂを有している。従って、第１電極１１と画素電極１４とが重なる領域の面積は、実際に電極層１１ｂが画素電極１４と重なる領域の面積よりも小さくなるので、画素電極１４と第１電極１１との間に形成される寄生容量に起因するシャドーイング等による表示品位の低下が抑制される。
【００４０】
なお、ここでは、第１電極１１は、開口部１１ａと電極層１１ｂとを含むものとし、「第１電極１１の面積」は、開口部１１ａを含む領域の面積を指し、「電極層１１ｂの面積」は開口部１１ａの面積を含まないものとする。
【００４１】
後述するように、双方向二端子素子１２を第１基板１０の表面にランダムに配置する場合、第１電極１１と双方向二端子素子１２との電気的な接続が確実に行うためには、第１電極１１の面積は、少なくとも双方向二端子素子１２の電極が形成されている面の面積（以下、双方向二端子素子１２の「大きさ」と言う。）よりも大きい必要があり、できるだけ大きいことが好ましい。また、製造プロセスを簡略化するためには、互いに隣接する画素電極１４の間隔を双方向二端子素子１２の最大幅よりも大きくすることが好ましく、互いに隣接する第１電極１１の間隔を双方向二端子素子１２の最大幅よりも大きくすることが好ましい。
【００４２】
このような観点から、図２１に示した表示装置９００では、第１電極９１の幅を画素電極１４と同程度の幅に設定していた。しかしながら、第１電極９１は開口部を有しないため（即ち、画素電極９１の面積＝電極層の面積であるので）、画素電極１４との間の寄生容量が大きくなり、表示品位を低下することがあった。これに対して、本実施形態の表示装置１００の第１電極１１は、図２に示したように、開口部１１ａを有するので、実際に画素電極１４と寄生容量を形成するのは電極層１１ｂであり、第１電極１１の面積よりも小さく出来る。なお、図２では、画素電極１４と重なる面積を小さくするために、第１電極１１の幅を小さくしているが、図２１に示した第１電極９１と同様に画素電極１４と同程度の幅にしても、開口部１１ａの分だけ電極層１１ｂの面積が小さくできる。
【００４３】
また、双方向二端子素子１２が第１電極１１上のどこに配置されても電極層１１ｂと電気的に接続されるように、開口部１１ａの形状および大きさを設定すれば、双方向二端子素子１２との電気的な接続に利用できる第１電極１１の実効的な面積は開口部１１ａによって減少することがない。
【００４４】
さらに、開口部１１は、第１電極１１と画素電極１４とが重なる領域に形成すればよく、図２に示したように、画素電極１４間に対応する位置の第１電極１１の部分には開口部１１ａを設ける必要はない。第１電極１１の導電性を高める（電気抵抗を低くする）ためには、むしろ、開口部１１ａを設けないほうが好ましい。これらのことを考慮して、表示装置１００の第１電極１１は、双方向二端子素子１１の大きさよりも小さい幅のストライプ状の開口部１１ａを画素電極１４と重なる領域に設けている。もちろん、開口部１１ａの形状はこれ限られない。
【００４５】
双方向二端子素子１２は、例えば、図１２（ａ）および（ｂ）ならびに図１３（ａ）〜（ｅ）を参照しながら後述するような、一対の電極２６および２７と、一対の電極２６および２７の間に形成された半導体積層構造１２Ａとを有するサイリスタであることが好ましい。なお、光を用いてアドレスする場合を除いて、双方向二端子素子１２の動作安定性の観点から、半導体積層構造１２Ａの側面は遮光層２８で覆われていることが好ましい。また、図１２（ｃ）に示すＭＩＭ素子１２’’を用いることもできる。
【００４６】
この表示装置１００は、第１電極１１に印加された電圧に応じて、双方向二端子素子（例えば双方向サイリスタ）１２がオン・オフすることによって、画素電極１４と第２電極１７との間の表示媒体層２０に所定の電圧が印加され（あるいは、電流が供給され）、表示が行われる。表示媒体層２０としては、液晶層や有機ＥＬ層など種々の種類の表示媒体層を用いることが出来る。表示媒体の種類に応じた具体的な表示装置の構造は後述する。
【００４７】
次に、図３Ａ（ａ）〜（ｅ）を参照しながら、表示装置１００の製造方法を説明する。ここでは、図１２（ａ）、（ｂ）または（ｃ）に示す双方向二端子素子１２（１２’、１２’’）を用いる。双方向二端子素子１２の構成および製造方法は後述する。
【００４８】
まず、図３Ａ（ａ）に示したように、絶縁性表面を有する第１基板１０の表面に第１電極１１を形成する。このとき、第１電極１１が画素電極１４と重なる領域の少なくとも一部に開口部１１ａを備える電極層１１ｂを形成する。第１電極１１の形状、大きさ、および開口部１１ａの形状、大きさ、配置は、適宜設定される。電極層１１ｂを形成する材料は、透明導電材料（例えばＩＴＯ）でも良いし、金属材料（例えばＡｌ、Ｍｏ、Ｔａ）などの不透明な導電材料であってもよい。但し、透過型表示装置を構成する場合は、光の利用効率の観点から透明導電材料を用いることが好ましい。電極層１１ｂの形成は、公知の薄膜堆積プロセスおよびパターニングプロセス（例えばフォトリソグラフィプロセス工程）を用いて実行される。
【００４９】
ここで、第１電極１１を透明導電性材料を用いて形成する場合、図３Ｂに示すように、透明導電層１１Ｔの側面に、めっき法によりＣｕ、Ｎｉ、Ａｕ等の金属からなる金属層（低抵抗層）１１Ｍを形成してもよい。第１電極１１に開口部１１ａを形成すると、第１電極１１の導電性が低下し、例えば、高精細な表示装置においては、表示品位の低下を招くことがある。金属層１１Ｍを形成することによって、第１電極１１の導電性の向上（低抵抗化）をはかることができる。特に、第１電極１１が多数の開口部１１ａを有している場合には、めっき法により金属層１１Ｍが形成される表面積が大きくなり、より低抵抗化が図れる。従って、開口部１１ａの大きさ、形状は、導電性を考慮して最適化することが好ましい。
【００５０】
次に、図３Ａ（ｂ）に示したように、双方向二端子素子１２を基板１０の主面にランダムに配置する。このとき、図２に示したように、個々の画素電極１４が少なくとも１つの双方向二端子素子１２によって対応する第１電極１１と電気的に接続されるように、双方向二端子素子１２を配置する。１つの画素電極１４に対して、平均で約３つの双方向二端子素子１２が配置されるような面密度（単位面積当たりの素子１２の数）で双方向二端子素子１２を基板１０の主面にランダムに配置する。
【００５１】
双方向二端子素子１２は、双方向二端子素子１２の一方の電極（図１２の電極２６または２７）が第１電極１１と電気的に接続されるように配置されなければならない。双方向二端子素子１２を基板１０の主面上に安定に配置するためには、円柱状の双方向二端子素子１２を用いることが好ましい。底面および上面に電極を形成した円柱状の双方向二端子素子１２を用いると、底面または上面でのみ主面上に安定に配置されるので、電気的な接続も確実に達成される。
【００５２】
例えば、第１電極１１が形成された基板１０の主面に双方向二端子素子１２をランダム配置する具体的なプロセスを図３Ａ（ｂ）および（ｃ）を参照しながら説明する。
【００５３】
まず、導電性材料と樹脂材料とを含む塗布材料中に双方向二端子素子１２を所定の密度で分散させる。例えば、樹脂材料、好ましく感光性を有する樹脂材料の中にＩＴＯの粉末を分散させた塗布材料を用意する。なお、粘度や膜厚を調整するためにさらに溶剤を混合してもよい。塗布材料は、最終的な状態で双方向二端子素子１２と第１電極１１とを電気的に接続できる導電性を発揮すればよい。双方向二端子素子１２を含む塗布材料５２を基板１０の主面上に付与する（図３Ａ（ｂ））。付与する方法は、公知の塗布方法や印刷方法を広く用いることが出来る。
【００５４】
次に、双方向二端子素子１２と基板１０の主面との間に存在する塗布材料を選択的に残す。この工程を実行することによって、図３Ａ（ｃ）に示したように、双方向二端子素子１２が基板１０の主面上に固定される。
【００５５】
例えば、塗布材料５２が含む樹脂材料がポジ型感光性樹脂の場合、図３Ａ（ｂ）の状態で、上側から感光性樹脂を分解する光を照射すると、双方向二端子素子１２の下部に存在する感光性樹脂（不図示）は光照射されないので分解されず、その後の現像工程を経ることによって、図３Ａ（ｃ）に示したように、双方向二端子素子１２の下部に存在する感光性樹脂だけが残り、それによって双方向二端子素子１２が固定される。
【００５６】
なお、基板１０が上記光を透過する場合には、上記光照射工程の後で、第１電極１１の少なくとも一部を遮光するフォトマスクを用いて基板１０の裏面から光照射することによって、第１電極１１の間隙または隣接する第１電極１１にまたがって存在する双方向二端子素子１２の下部の感光性樹脂を分解し、不要な双方向二端子素子１２を除去することもできる。
【００５７】
この後、図３Ａ（ｄ）に示すように、第１電極１１上に配置された双方向二端子素子１２を覆うように絶縁材料５４を付与する。絶縁材料に５４によって形成される層間絶縁膜（図１中の参照符号１３）が、双方向二端子素子１２の高さより厚くなるようにする。絶縁材料５４の付与は公知の塗布方法や印刷方法を広く用いることができる。絶縁材料５４は感光性樹脂を含むことが好ましい。
【００５８】
続いて、図３Ａ（ｅ）に示すように、双方向二端子素子１２上の絶縁材料５４を選択的に除去することによって、双方向二端子素子１２の他方の電極を露出させる。絶縁材料５４としてネガ型感光性樹脂を用いると、基板１０の裏面（主面と対向する面）側から光照射すると、双方向二端子素子１２上に位置する感光性樹脂には光照射されないが、その他の領域の感光性樹脂には第１電極１１の開口部１１ａを透過／回折する光が照射されるので、その後の現像工程を経ることによって双方向二端子素子１２の上部の感光性樹脂が選択的に除去され、双方向二端子素子１２の上部の電極が露出される。すなわち、図１に示した表示装置１００の絶縁層１３が形成される。
【００５９】
また、絶縁材料５４としてポジ型感光性樹脂を用いることもできる。この場合、以下のような工程を経る。
【００６０】
まず、ポジ型感光性樹脂を塗布し、基板１０の主面側からポジ型感光性樹脂を露光する。双方向二端子素子１２の上面には電極（典型的には金属電極）が形成されているので、電極からの反射光により、双方向二端子素子１２上のポジ型感光性樹脂の露光量が増加し、双方向二端子素子１２以外の部分と露光量に差異が生じる。この露光量の差を利用して、双方向二端子素子１２上のポジ型感光性樹脂を選択的に除去することができる。
【００６１】
絶縁材料５４が感光性を有しない材料を用いる場合、基板１０の主面に絶縁材料５４を付与した後、ネガ型感光性樹脂またはポジ型感光性樹脂を塗布し、上記方法と同様の露光、現像することで、双方向二端子素子１２上に開口部を有する感光性樹脂層を形成することが出来る。この開口部を有する感光性樹脂層をエッチングマスクとして、絶縁材料５４をエッチングすることによって、上記と同じ構造の層間絶縁膜１３を形成することが出来る。
【００６２】
なお、層間絶縁膜１３を形成する過程で、双方向二端子素子１２上の絶縁材料５４を選択的に除去する工程において、第１電極１１の端子部（不図示）上の絶縁材料５４を同時に除去することが好ましい。第１電極１１の端子部は、表示領域外に設けられ、第１電極１１に例えばデータ信号を供給するための回路に接続される。
【００６３】
絶縁材料５４としてネガ型感光性樹脂を用いる場合および感光性を有しない絶縁材料５４とネガ型感光性樹脂を組み合わせて用いる場合には、第１電極１１の端子部を露出するために、基板１０の裏面からネガ型感光性樹脂を露光する際に、第１電極１１の端子部を遮光するマスクを配置すればよい。絶縁材料５４としてポジ型感光性樹脂を用いる場合および感光性を有しない絶縁材料５４とポジ型感光性樹脂を組み合わせて用いる場合には、第１電極１１の端子部だけが露光されるようなマスクを用いればよい。いずれの場合でも、マスクの位置合わせの精度は非常に緩く、０．１ｍｍ程度の位置合わせ精度があればよい。
【００６４】
なお、ネガ型感光性樹脂を用いる場合には、第１基板１０および第１電極１１が透光性を有している必要があるが、ポジ型感光性樹脂を用いる場合には、これらの構成要素に透光性は必要ない。
【００６５】
この後、図３Ａ（ｆ）に示すように、基板１０のほぼ全面を覆うように、導電材料（例えばＩＴＯ）を堆積しパターニングすることによって、それぞれが露出された他方の電極に電気的に接続された複数の画素電極１４を形成する。この工程は、公知の薄膜堆積プロセスとパターニング工程（例えばフォトリソグラフィ工程）で実行することができる。画素電極１４を反射電極とする場合には、例えば、ＡｌやＡｇなどの反射率の高い金属材料を用いても良い。このようにして、双方向二端子素子が設けられたアクティブマトリクス基板が得られる。
【００６６】
次に、例えば、第２電極１７が形成された基板１６を用意し、画素電極１４と第２電極１７との間に表示媒体層２０を介して、第１電極１１と第２電極とが互いに対向し、且つ、互いに直交するように、第１基板１０と第２基板１６とを貼り合せる。表示媒体層２０は、第１基板１０および第２基板１６を貼り合せる前に形成しても良いし、貼り合わせた後に形成しても良い。また、必要に応じて、表示媒体層２０の厚さを規定するためにスペーサ（不図示）を用いてもよい。表示媒体層２０として液晶層を用いる場合、第１基板１０および第２基板１６の表面に必要に応じて、配向膜の形成およびラビング処理等を行う。このようにして、図２示した表示装置１００が得られる。なお、図２の表示装置１００では、双方向二端子素子１２の下部に存在する導電性塗布材料５２を省略している。
【００６７】
また、表示媒体層２０が固体からなる場合（例えば、有機ＥＬ表示装置の発光層）には、上述のようにして得られた第１基板１０上に表示媒体層２０および第２電極を順次形成しても良い。さらに、必要に応じて、保護層や対向基板を配置してもよい。表示媒体層２０や第２電極１７の形成方法は、表示装置１００の用いる材料に応じて適宜変更され得る。
【００６８】
本発明の実施形態による表示装置１００は、上述のように製造され得るので、表示装置１００の製造工程中に双方向二端子素子１２を作製する必要がなく、別途作製した双方向二端子素子１２を用いることができる。すなわち、双方向二端子素子１２は、表示装置の大きさや、画素の大きさあるいは画素の配置の影響を受けず、独立に作製され得る。従って、双方向二端子素子１２を高密度で作製することができるので、材料やエネルギーの無駄がなく、且つ、特性にばらつきのない双方向二端子素子１２を高い製造効率で作製することができる。
【００６９】
また、表示装置１００の製造工程においても、例示したプロセスを採用すると、基板１０の主面上にランダムに配置された双方向二端子素子１２をフォトマスクとして塗布材料５２や絶縁材料５４を露光することによって、自己整合的に所望の構造を形成することができるので、高価なフォトリソグラフィ装置は不要で、且つ、フォトマスクの位置合わせも不要となる。従って、従来よりも安価に、且つ簡便にアクティブマトリクス型の表示装置を製造することができる。
【００７０】
以下、図４から図１１を参照しながら、本発明の実施形態による表示装置のさらに具体的な構成および製造方法を説明する。なお、簡単のために、実質的に同じ機能を有する構成要素は同じ参照符号で示し、その説明を以下では省略する。図４から図１１に示す種々の表示装置の平面図は図２と実質的に同じである。
【００７１】
図４は、本発明の実施形態による液晶表示装置１００Ａの模式的な断面図である。液晶表示装置１００Ａは、表示媒体層として液晶層２０を有している。
【００７２】
基板１０は、例えば、ガラス基板、石英基板やプラスチック基板などの透明基板である。第１電極１１は、例えば、ＩＴＯやＳｎＯ_２などの透明導電材料やＡｌ、Ｍｏ、Ｔａなどの金属材料を用いてストライプ状に形成される。第１電極１１の厚さは、用いる材料および第１電極１１に要求される導電性に応じて適宜設定されるが、約１００ｎｍ以上（例えば３００ｎｍ）である。
【００７３】
双方向二端子素子１２は、例えば直径が約１１μｍの円柱状で、第１電極１１の間隔は約１１μｍを超えるように形成されている。従って、ランダムに配置される双方向二端子素子１２によって、隣接する第１電極１１が短絡することが防止される。また、第１電極１１は、図２に示したように開口部１１ａを有するスリット状に形成されている。第１電極１１と双方向二端子素子１２との電気的な接続を確実にとれるように、開口部１１ａの幅は約１１μｍ未満（例えば、約１０μｍ）とする。なお、隣接する開口部１１ａの間隔は、ここでは図２に示したように開口部１１ａの幅と同じにしているが、これに限られず、第１電極１１に要求される導電性（抵抗値）に応じて適宜設定され得る。但し、第１電極１１を金属材料などの光を透過しない材料を用いて形成する場合に、図３Ａ（ｅ）を参照しながら説明した裏面露光を採用するためには、第１電極１１上の感光性樹脂にも光が十分に到達するように、隣接開口部１１ａ間の距離等を設定する。
【００７４】
双方向二端子素子１２を配置した絶縁性基板１０上に層間絶縁膜１３が形成されている。双方向二端子素子１２の高さは約３μｍで、層間絶縁膜１３の厚さはこれよりも大きく形成されている。層間絶縁膜１３は、図３Ａおよび図３Ｂ参照しながら説明した方法で形成される。
【００７５】
続いて画素電極１４を形成する。透過光を利用する場合はＩＴＯ等の透明導電膜を例えば１００〜２００ｎｍの厚さに成膜し、フォトリソグラフィプロセスによりパターニング行い、例えば塩化鉄および塩酸を含む溶液によりエッチングを行い、画素電極１４を形成する。また、反射光を利用する場合は、Ａｌ等の金属膜、Ａｌ／Ｍｏ等の積層金属膜を成膜する。例えばＡｌの場合１００ｎｍ〜２００ｎｍ程度の厚さ、積層金属膜の場合Ａｌ／Ｍｏ＝１００ｎｍ〜１５０ｎｍ／５０ｎｍ〜１００ｎｍ程度の厚さに成膜する。その後、フォトリソグラフィプロセスによりパターニングを行い、シュウ酸等を含む溶液によりエッチングを行い、画素電極１４を形成する。
【００７６】
続いて、必要に応じて、第１配向膜１５を形成する。第１配向膜１５は、例えばポリイミド膜をスクリーン印刷により成膜して、所定の方向にラビングを行うことによって形成される。
【００７７】
第２基板１６も、基板１０と同様、例えば、ガラス基板、石英基板やプラスチック基板などの透明基板である。但し、反射型表示装置とする場合には、基板１０および１６の内の観察側に配置される基板が少なくとも透光性を有していればいよい。また、基板１０および１６はフィルム状であってもよい。
【００７８】
第２基板１６の液晶層２０側に設けられている第２電極１７は、ストライプ状の透明電極１７である。透明電極１７はＩＴＯやＳｎＯ_２等から形成されており、約１００ｎｍ以上の厚さを有している。第２電極１７の延びる方向は、第１電極１１の延びる方向に対して直交し、それぞれの第２電極１７が画素電極１４と重なり、重なった部分が個々の画素を構成する。第２電極１７上には第２配向膜１８が必要に応じて形成されている。第２配向膜１８のラビング方向と第１配向膜１５のラビング方向と所定の角度（例えばＴＮモードの場合は、約９０°）を成すように、第１基板１０と第２基板１６が配置されている。
【００７９】
画素電極１４と第２電極１７とが互いに対向するように、スペーサ１９を介して、第１基板１０と第２基板１６とを貼り合わせる。スペーサ１９の直径を調整することによって、液晶層２０の厚さを決める。液晶層２０の厚さは、例えば、３．５μｍ〜５μｍ程度とする。第１基板１０と第２基板１６との間に液晶材料を注入、封止することよって液晶層２０が形成される。このようにして液晶表示装置１００Ａが得られる。
【００８０】
上述したように、液晶表示装置１００Ａの製造工程で双方向二端子素子１２を製造する必要はないので、例えば既存の半導体工場で別途作製した双方向二端子素子１２を用いることが出来る。従って、液晶表示装置の製造工程において従来不可欠であったプラズマＣＶＤ装置などの高価な装置が不要となる。さらに、正確な位置合わせが必要なフォトリソグラフィプロセスは、画素電極１４をパターニングする工程のみとなり、フォトマスクの正確な位置合わせを必要とするの工程が従来よりも著しく減少するため、高額なフォトリソグラフィプロセス装置の数を削減することができるとともに、スループットも向上する。このように、本発明の実施形態の液晶表示装置１００Ａは、従来よりも低コストで製造することが出来る。さらに、第１電極１１は開口部を有しているので、第１電極１１と画素電極１４との間に形成される寄生容量による表示品位の低下を抑制することができる。
【００８１】
図５に本発明の実施形態による有機ＥＬ表示装置１００Ｂの模式的な断面図を示す。
【００８２】
有機ＥＬ表示装置１００Ｂは、表示媒体層２０として発光層３５を有している。表示媒体層２０は、発光層３５に加え正孔輸送層および／または電子輸送層をさらに含んでも良く、公知の有機ＥＬ素子の構成を広く採用できる。画素電極１４と第２電極３６との間に設けられた表示媒体層２０（発光層３５）に電流を供給することによって表示が行われる。なお、表示媒体層２０を保護するための保護層３７が第１基板１０のほぼ全面を覆うように形成されている。また、保護層３７に代わって第２基板（不図示）を配置し、第１基板１０と第２基板とをシール剤などを用いて貼り合わせて、発光層３５を保護してもよい。
【００８３】
光の出射方向は、第１基板１０側でもよいし、保護層３７側でもよい。第１基板１０側に光を出射させる場合は、第１基板１０、第１電極１１および画素電極１４を透明な材料で構成し、第２電極３６を反射電極とする。一方、保護層３７側に光を出射する場合は、画素電極１４を反射電極とし、第２電極３５を透明電極とする。第１電極１１は透明導電材料で形成しても良いし、金属材料で形成しても良い。但し、図３Ａ（ｅ）を参照しながら説明した裏面露光を採用するためには、第１電極１１上の感光性樹脂にも光が十分に到達するように、隣接開口部１１ａ間の距離等を設定する。
【００８４】
有機ＥＬ表示装置１００Ｂは、例えば以下の方法で製造される。なお、画素電極１４の形成および双方向二端子素子１２の配置までは、図３Ａおよび図３Ｂ参照しながら上述した方法によって実行されるので、ここでは説明を省略する。
【００８５】
画素電極１４をＩＴＯで形成した場合、画素電極１４上に、例えば、銅フタロシアニンを１００〜２００ｎｍ、α−ＮＰＤ等の正孔輸送材料を５０ｎｍ程度、Ａｌｑ３（８−ｈｙｄｒｏｘｙｑｕｉｏｎｏｌｉｎｅ　ａｌｕｍｉｎｕｍ）等の発光材料を５０ｎｍ程度の厚さで順次積層し、発光層３５を形成する。あるいは、画素電極１４上にＡｌｑ３等の発光材料を５０ｎｍ程度、α−ＮＰＤ（Ｎ，Ｎ−Ｄｉ（ｎａｐｈｔｈａｌｅｎｅ−１−ｙｌ）−Ｎ，Ｎ’−ｄｉｐｈｅｎｙｌ−ｂｅｎｚｉｄｉｎｅ）等の正孔輸送材料を５０ｎｍ程度、銅フタロシアニンを１００〜２００ｎｍ順次積層し、発光層３５を形成してもよい。
【００８６】
次に第２電極３６を形成する。第２電極３６がＡｌｑ３と接触する場合は、Ａｌを電極材料とし、その膜厚は１００〜２００ｎｍ程度とする。その後、フォトリソグラフィプロセスで第１電極１１に直交し、かつ画素電極１４と重なるようにストライプ状のパターニングを行い、ストライプ状の第２電極３６を形成する。なお、このとき発光層３５も第２電極３６をマスクとしてエッチングすることによってストライプ状にパターニングしてもよい。
【００８７】
第２電極３６が銅フタロシアニンと接触する場合は、Ａｕを電極材料とし、その膜厚は１００〜２００ｎｍとする。その後、フォトリソグラフィプロセスで第１電極１１に直交し、かつ画素電極１４と重なるようにストライプ状のパターニングを行い、ストライプ状の第２電極３６を形成する。このとき発光層３５も第２電極３６をマスクとしてエッチングすることによってストライプ状にパターニングしてもよい。
【００８８】
また、画素電極１４をＡｌもしくはＡｌ／Ｍｏを用いて形成する場合、Ａｌ上にＡｌｑ３等の発光材料を５０ｎｍ程度、α−ＮＰＤ等の正孔輸送材料を５０ｎｍ程度、銅フタロシアニンを１００〜２００ｎｍの厚さで順次積層し、発光層３５を形成する。
【００８９】
次に第２電極３６をＩＴＯにより形成し、その膜厚は１００ｎｍ以上とし、フォトリソグラフィプロセスで第１電極１１に直交し、かつ画素電極１４と重なるようにストライプ状のパターニングを行い、ストライプ状の第２電極３６を形成する。このとき発光層３５も第２電極３６をマスクとしてエッチングすることによってストライプ状にパターニングしてもよい。
【００９０】
続いて、保護膜３７を形成する。保護膜３７は水分を透過させない性質を有する必要があるため、例えば、ＣＶＤ法等により窒化シリコン膜を成長させ、その膜厚は３μｍ程度とする。その後、第１電極１１および第２電極３６へ電気信号を印加するため端子部を露出させる。表示領域外に位置する第１電極１１および第２電極３６上の保護層３７および残存していれば発光層３５を除去する。例えば、このとき窒化シリコン膜はバッファードフッ酸等によるウェットエッチングにより除去してもよいし、ＣＦ_４によるドライエッチングにより除去してもよい。
【００９１】
図６は、本発明の実施形態によるマイクロカプセル型の電気泳動表示装置１００Ｃの模式的な断面図である。
【００９２】
電気泳動表示装置１００Ｃの表示媒体層２０はマイクロカプセル３８を有する。この透明な材料で形成されているマイクロカプセル３８の内には白色微粒子３８ａと青色の液体３８ｂとが封入されている。このマイクロカプセル３８としては、例えば、特開平１−８６１１６号公報に開示されているものを好適に用いることが出来る。画素電極１４と第２電極１７との間に電圧を印加し、白黒の色粒子を電気泳動させることによって、白と青からなる画像を表示する。
【００９３】
表示媒体層２０としてマイクロカプセル３８を用いること以外は、図３Ａおよび図３Ｂ参照しながら説明した方法と同様の方法で作製することができるので、製造方法の説明は省略する。なお、画素電極１４は、透明電極であっても良いし、反射電極であっても良い。また、マイクロカプセル３８から形成される表示媒体層２０は、公知の塗布法などを用いて実行され得る。
【００９４】
図７は、本発明の実施形態によるトナー表示装置１００Ｄの模式的な断面図である。
【００９５】
トナー表示装置１００Ｄの表示媒体層２０は、黒トナー３９と白色粒子４０とを有している。例えば、黒トナー３９にはカーボンブラック顔料を含有した真球状樹脂粒子を用い、白色粒子には酸化チタン顔料を含有した真球状樹脂粒子を用いる。画素電極１４と第２電極１７との間に電圧を印加し、白黒の粒子を基板間で移動させることによって、白と黒とからなる画像を表示する。トナー表示装置の基本的な動作原理は、例えば、Ｊａｐａｎ　Ｈａｒｄｃｏｐｙ　２００１　論文集に記載されている。
【００９６】
表示媒体層２０として黒トナー３９と白色粒子４０との混合物を用いること以外は、図３Ａおよび図３Ｂ参照しながら説明した方法と同様の方法で作製することができるので、製造方法の説明は省略する。なお、表示媒体層２０は、例えば、黒トナー３９と白色粒子４０とを第１基板１０または第２基板１６の表面に散布した後、これらの基板を所定の間隙を設けて貼り合わせることによって形成される。画素電極１４は、透明電極であっても良いし、反射電極であっても良い。
【００９７】
図８は、本発明の実施形態によるツイストボール方式の表示装置１００Ｅの模式的な断面図である。
【００９８】
ツイストボール方式の表示装置１００Ｅは、表示媒体層２０として、２色粒子４１が樹脂（例えばシリコーン樹脂）中に分散された層を有している。２色粒子４１は、例えば、白側が負、黒側が正に帯電し、双極子を形成する。画素電極１４と第２電極１７との間の電圧に応じて、２色粒子４１の配向が変化することによって表示を行う。ツイストボール方式の表示装置の基本的な動作原理は、例えば、米国特許４、１２６、８５４号明細書に記載されている。
【００９９】
表示媒体層２０として、２色粒子４１を分散した樹脂層を用いること以外は、図３Ａおよび図３Ｂ参照しながら説明した方法と同様の方法で作製することができるので、製造方法の説明は省略する。なお、表示媒体層２０は、例えば、２色粒子４１を分散した樹脂層を第１基板１０または第２基板１６の表面に塗布した後、これらの基板を貼り合わせることによって形成される。画素電極１４は、透明電極であっても良いし、反射電極であっても良い。
【０１００】
図９は、本発明の実施形態によるエレクトロクロミック表示装置１００Ｆの模式的な断面図である。
【０１０１】
エレクトロクロミック表示装置１００Ｆの表示媒体層２０は、厚さ約０．３μｍ〜１．０μｍのＷＯ_３層４２と、過塩素酸リチウム等の電解質層４３とで構成されている。画素電極１４と第２電極１７の間に印加される電圧に応じて、ＷＯ_３層のエレクトロクロミック反応によって表示を行う。エレクトロクロミック表示装置の基本的な動作原理は、例えば、Ｐｈｉｌｏｓ．Ｍａｇ．ｖｏｌ．２７、ｐ．８０１（１９７３）に記載されている。
【０１０２】
表示媒体層２０として、ＷＯ_３層４２と電解質層４３とを用いること以外は、図３Ａおよび図３Ｂ参照しながら説明した方法と同様の方法で作製することができるので、製造方法の説明は省略する。なお、表示媒体層２０は、例えば、画素電極１４上にＷＯ_３層４２を形成した第１基板１０と第２基板１６とを貼り合わせた後、これらの間隙に電解質を注入することによって作製することができる。画素電極１４は、透明電極であっても良いし、反射電極であっても良い。
【０１０３】
図１０は、本発明の実施形態による多孔質シリコンを用いた表示装置１００Ｇの模式的な断面図である。
【０１０４】
多孔質シリコンを用いた表示装置１００Ｇの表示媒体層２０は、画素電極１４上に形成されたＳｉ層４４と、Ｓｉ４４層上に形成された多孔質Ｓｉ層４５と、多孔質Ｓｉ層４５上に形成されたＳｉＮｘ層４６とから形成されている。画素電極１４と第２電極３６との間に印加した電圧に応じて、多孔質Ｓｉ層４５が発光することによって表示を行う。本来Ｓｉは間接遷移型半導体であり一般に発光しないが、Ｓｉの結晶粒径が約１０ｎｍ以下になると電子とホールが閉じ込められ、直接遷移的な再結合が起こり発光する（例えば、Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ、ｖｏｌ．５７、ｐ．１０４６、１９９０やＡｐｐｌｉｅｄＰｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ、ｖｏｌ．６０、ｐ．３４７、１９９２参照）。なお、表示装置１００Ｇでは、表示媒体層２０を保護するための保護層３７が第１基板１０のほぼ全面を覆うように形成されている。
【０１０５】
表示媒体層２０として、Ｓｉ層４４、多孔質Ｓｉ層４５およびＳｉＮｘ層４６を用いること以外は、図３Ａおよび図３Ｂ参照しながら説明した方法と同様の方法で作製することができるので、製造方法の説明は省略する。なお、Ｓｉ層４４は公知の薄膜堆積技術を用いて堆積した後、例えば、ＨＣｌ＋ＳＦ_６混合ガスによるドライエッチング法等でパターニングすることによって形成される。多孔質Ｓｉ層４５は例えば、多結晶ＳｉをＨＦ水溶液中で陽極化成（例えば電流密度２０ｍＡ／ｃｍ^２）することによって形成される。あるいは、プラズマＣＶＤ法によってＳｉをドット状に堆積することによって形成することもできる。画素電極１４は、透明電極であっても良いし、反射電極であっても良い。
【０１０６】
図１１は、本発明の実施形態による光走査型の液晶表示装置１００Ｈの模式的な断面図である。
【０１０７】
液晶表示装置１００Ｈは、第１電極１１と平行に設けられた導光路４９を有している。導光路４９は、第１電極１１の幅方向の一端に配置されており、導光路４９のコア４７を覆うクラッド４８の第１電極１１の幅方向の他端側に高屈折率部４８ａを有している。この高屈折率部４８ａ側から出射される光が、双方向二端子素子１２の半導体積層構造の側面から入射することによって双方向二端子素子１２がＯＮ状態となる。ここで用いる双方向二端子素子１２は側面に遮光層２８を有していない。高屈折率部４８ａは、例えばクラッド４８を部分的にイオン交換することによって形成される。その他の構成は、図４に示した液晶表示装置１００Ａと実質的に同じであってよい。
【０１０８】
表示装置１００Ｈは、例えば、次のようにして製造される。図３Ａおよび図３Ｂ参照しながら説明したように、第１電極１１を形成した後、予め作製された導光路（光ファイバ）４９を第１電極１１に平行に配置する。その後の工程は、液晶表示装置１００Ａと同様の工程を経て、表示装置１００Ｈを得る。なお、画素電極１４は、反射電極とする。
【０１０９】
光走査型の液晶表示装置を例示したが、光を用いたアドレス方法は他の表示装置にも適用することが出来る。本発明を適用することができる光アドレス表示装置は例えば特開平６−３０１０５０号公報に記載されている。
【０１１０】
［双方向二端子素子］
図１２（ａ）および（ｂ）ならびに図１３（ａ）〜（ｅ）を参照しながら、本発明による表示装置に好適に用いられる双方向二端子素子１２の構造と製造方法を説明する。ここでは、双方向サイリスタを例示するが、同様の機能を有する双方向二端子素子であれば、上述の表示装置に用いることができる。
【０１１１】
双方向二端子素子１２および１２’は、図１２（ａ）および（ｂ）にその段面構造を模式的に示すように、一対の電極２６および２７と、その間に形成された半導体積層構造１２Ａを有している。半導体積層構造１２Ａは、上下方向に対称な構造が隣接して形成されている。さらに、半導体積層構造１２Ａの側面には、遮光層２８が形成されている。表示装置１００Ｈのように、双方向二端子素子１２を光アドレスする場合には、遮光層２８は省略される。
【０１１２】
双方向二端子素子１２を基板上に配置するときに電極２６または２７が基板の表面に接して安定に配置されるように、例えば円柱状であることが好ましい。また、円柱の直径は、高さよりも大きい方が好ましく、３倍以上であることが好ましい。例えば、直径が１１μｍ程度で、高さが３μｍ程度である。
【０１１３】
半導体積層構造１２Ａは、電極２７と電極２６との間に、電極２７側から、第１導電型の第１半導体層２１ａ／第２導電型の第２半導体層２２／第１導電型の第３半導体層２３／第２導電型の第４半導体層２４ａ／第２導電型の第５半導体層２４ｂがこの順で積層された領域と、第２導電型の第１半導体領域２２ａ／第２導電型の第２半導体層２２／第１導電型の第３半導体層２３／第２導電型の第４半導体層２４ａ／第１導電型の第２半導体領域２５がこの順で積層された領域とを有している。
【０１１４】
本発明の実施形態による双方向二端子素子は、以下の方法によって好適に製造される。
【０１１５】
まず、絶縁層とこの絶縁層上に半導体層を有する基板を用意する。この絶縁層上に、上記半導体層を含む所定の形状の双方向半導体積層構造を形成する。双方向半導体積層構造の形成方法は後述する方法を好適に用いることが出来る。得られた双方向半導体層構造上に第１電極層を形成し、第１電極層を他の基板に接着させる。第１電極層を接着させた状態で、上記絶縁層を除去することによって双方向半導体積層構造を上記基板から分離する。すなわち、双方向半導体積層構造を他の基板に転写する。この後、双方向半導体積層構造の上記半導体層上に第２電極層を形成し、双方向二端子素子を得る。
【０１１６】
図１３（ａ）〜（ｅ）を参照しながら、双方向二端子素子１２の第１の製造方法を説明する。
【０１１７】
まず、図１３（ａ）に示すように、絶縁層１ｂと絶縁層１ｂ上に第１導電型（ｎ）の第１半導体層２１ａを有する基板１を用意する。絶縁層１ｂは、例えば埋め込み酸化層である。この１半導体層２１ａに、開口部２ａを有するマスク２を介して、選択的に不純物を注入することによって、第２導電型の第１半導体領域２２ａを形成する。
【０１１８】
次に、図１３（ｂ）に示したように、第１半導体領域２２ａを含む第１半導体層２１ａ上に、第２導電型の第２半導体層２２を堆積する。続いて、第２半導体層２２上に第１導電型の第３半導体層２３を堆積する。さらに、第３半導体層２３上に第２導電型の第４半導体層２４ａと、第４半導体層２４ａ上に、第４半導体層２４ａよりも不純物濃度が高い第２導電型の第５半導体層２４ｂを形成する。
【０１１９】
次に、図１３（ｃ）に示したように、開口部３ａを有するマスク３を介して、選択的に不純物を注入することによって、第５半導体層２４ｂの、第１半導体領域２２ａ上に位置する領域に、第１導電型の第２半導体領域２５を形成する。
【０１２０】
次に、図１３（ｄ）に示したように、第２半導体領域２５を含む第５半導体層２４ｂ上に第１電極層２６を形成する。その後、所定の形状のマスク４を用いて、絶縁層１ｂまでエッチングすることによって、第１電極層２６、第２半導体領域２５、第５半導体層２４ｂ、第４半導体層２４ａと、第３半導体層２３、第２半導体層２２、第１半導体領域２２ａおよび第１半導体層２１ａを所定の形状にパターニングすることによって、絶縁層１ｂ上に所定の形状の半導体積層構造１２Ａを得る。
【０１２１】
この後、図１３（ｅ）に示すように、第１電極層２６を他の基板１’に接着させる。第１電極層２６を他の基板１’に接着させた状態で、絶縁層１ｂを除去することによって、半導体積層構造１２Ａを基板１’から分離する。その後、分離された半導体積層構造１２Ａを覆うように遮光層２８を形成する。
【０１２２】
続いて、遮光層２８の一部を除去することによって、半導体積層構造１２Ａの第１半導体層２１ａおよび第１半導体領域２２ａの表面を露出させ、露出された半導体積層構造１２Ａの第１半導体層２１ａおよび第１半導体領域２２ａの表面上に第２電極層２７を形成する。その後、所定の形状のマスク５を用いて、第２電極層２７と遮光層２８の一部を所定の形状にパターニングすることによって、図１２（ａ）に示した双方向二端子素子１２が得られる。
【０１２３】
半導体積層構造１２Ａを構成する各層（あるいは領域）の材料、厚さおよび不純物濃度を制御することによって、双方向二端子素子１２のターンオン電圧を調整することができる。
【０１２４】
以下に、上述した表示装置１００Ａ、１００Ｂ、１００Ｆ〜１００Ｈに好適に用いられる双方向二端子素子１２の具体的な製造方法を再び図１３（ａ）〜（ｅ）を参照しながら説明する。
【０１２５】
埋め込み酸化膜層１ｂを持つｎ型シリコンウェファー１に第１ｎ型領域２１ａを保護するように酸化膜２等でマスクし、ｐ型層を形成できるボロン等の不純物を導入し、第１ｐ型領域２２ａを形成する。このとき第１ｐ型領域２２ａの不純物濃度は第２金属電極２７との間でオーミック接触となるようにする。
【０１２６】
マスク除去後、第２ｐ型領域２２をＣＶＤ法等により成長させる。その後第２ｎ型領域２３をＣＶＤ法等により成長させる。このとき第２ｎ型領域２３の不純物濃度と膜厚を適当に選択することで双方向二端子素子１２のターンオン電圧を駆動に適当な電圧にする。例えば第２ｎ型領域２３の不純物濃度を素子作製完了時に５．７×１０^１６ｃｍ^−３程度とし、膜厚を５９０ｎｍ以上程度となるようにすることで、双方向二端子素子のターンオン電圧が１５Ｖ程度にできる。
【０１２７】
第２ｎ型領域２３を形成後、第３ｐ型領域２４ａをＣＶＤ法等により成長させる。このとき第３ｐ型領域２４ａの上部領域２４ｂの不純物濃度を第１金属電極２６との間でオーミック接触となるようにする。
【０１２８】
その後、第４ｐ型領域２４ｂ上に第３ｎ型領域２５に該当する位置に開口部３ａのある酸化膜３を形成し、ｎ型層を形成できるリン等の不純物を導入し、第３ｎ型領域２５を形成する。
【０１２９】
その後、第１金属電極２６をスパッタリング法等により成膜する。このとき第１金属電極２６は第４ｐ型領域２４ｂと第３ｎ型領域２５とオーミック接触となるように、例えばＴｉ、Ｗ等を選択する。またＡｌ／Ｔｉ、ＩＴＯ／Ｔｉ等の積層構造にしてもよい。
【０１３０】
その後、フォトリソグラフィプロセス等によりパターニングを行い、ドライエッチング等により埋め込み酸化膜１ｂに達するまでエッチングを行う。このときパターニングの形状は円形状が好ましいが、他の形状でも構わない。
【０１３１】
その後、第１金属電極２６を別基板１’に接着し、埋め込み酸化膜１ｂをバッファードフッ酸等により除去し、半導体積層構造１２Ａを別基板１’に転写する。その後、遮光が可能な樹脂等で遮光層２８を成膜する。遮光層２８成膜後、化学的機械的研磨（ＣＭＰ）法等により第１ｎ型領域２１ａおよび第１ｐ型領域２２ａが現れるまで研磨を行い、出現後金属膜２７を成膜する。このとき金属膜２７は第１ｐ型領域２２ａと第１ｎ型領域２１ａとオーミック接触となるように、例えばＴｉ、Ｗ等を選択する。またＡｌ／Ｔｉ、ＩＴＯ／Ｔｉ等の積層構造にしてもよい。
【０１３２】
その後フォトリソグラフィプロセス等によりパターニングを行い、ドライエッチング等で第１金属電極２６を接着した別基板１’に達するまでエッチングを行い、第２金属電極２７と遮光層２８を形成する。このときパターニング形状は円形とするが、上記パターニング時の任意の形状に対応していれば形状は任意で構わない。また、図１２では遮光層２８は垂直となっているが、傾斜していても構わない。また遮光層２８と各半導体層との間に半導体層の保護膜として酸化膜、窒化膜等を形成しておいても良い。
【０１３３】
なお、上記の製造方法において、半導体積層構造１２Ａを別基板１’に転写した後については、別基板１’として透明な基板を用いる場合、以下に示す方法を用いても良い。以下の方法を用いた場合、図１２（ｂ）に示す構造を有する双方向二端子素子１２’が得られる。
【０１３４】
半導体積層構造１２Ａを別基板１’に転写後、ネガ型のフォトレジストを塗布し別基板１’の裏面側から露光を行い、現像する。これにより、半導体積層構造１２Ａに対応した部分のフォトレジストが除去される。
【０１３５】
その後、第２金属電極２７をスパッタリング法等により成膜する。このとき第２金属電極２７は、第１ｐ型領域２２ａと第１ｎ型領域２１ａとオーミック接触となるように、例えばＴｉ、Ｗ等を選択する。またＡｌ／Ｔｉ、ＩＴＯ／Ｔｉ等の積層構造にしてもよい。
【０１３６】
その後フォトレジストを除去することにより、フォトレジスト上の第２金属電極２７はリフトオフされ、半導体積層構造１２Ａ上にのみ残留する。以下、上述した方法と同様に、遮光層２８を形成し、パターニングを行う。
【０１３７】
第１金属電極２６を別基板１’から剥離することで、双方向二端子素子１２’を得ることができる。
【０１３８】
双方向二端子素子１２および１２’の不純物濃度は、Ｎ_Ａ２２ａ≧Ｎ_Ａ２４ｂ＞Ｎ_Ｄ２５≧Ｎ_Ｄ２１ａ≧Ｎ_Ａ２２≒Ｎ_Ａ２４ａ＞Ｎ_Ｄ２３＝１．５×１０^１７ｃｍ^−３となるように形成する。このときＮ_Ａ２２ａ、Ｎ_Ａ２４ｂ、Ｎ_Ｄ２５、Ｎ_Ｄ２１ａ、Ｎ_Ａ２２、Ｎ_Ａ２４ａ、Ｎ_Ｄ２３は、それぞれ半導体層または領域２２ａ、２４ｂ、２５、２１ａ、２２、２４ａ、２３の不純物濃度である。また、双方向二端子素子１２の各層の膜厚は、ｄ_２１ａ＝４００ｎｍ、ｄ_２２ａ＝４００ｎｍ、ｄ_２２＝４００ｎｍ、ｄ_２４ｂ＝４００ｎｍ、ｄ_２４ａ＝４００ｎｍ、ｄ_２５＝４００ｎｍ、ｄ_２６＝４００ｎｍ、ｄ_２７＝４００ｎｍ程度となるように形成し、ｄ_２３については５９０ｎｍ以上となるよう形成する。このとき、ｄ_２１ａ、ｄ_２２ａ、ｄ_２２、ｄ_２３、ｄ_２４ｂ、ｄ_２４ａ、ｄ_２５はそれぞれの領域２１ａ、２２ａ、２２、２３、２４ｂ、２４ａ、２５の膜厚であり、ｄ_２６、ｄ_２７は第１金属電極２６および第２金属電極２７の膜厚である。また遮光層２８の厚みは３００ｎｍ程度となるように形成する。遮光層２８は、垂直であっても傾斜していてもよい。但し、表示装置１００Ｈのような光走査型表示装置に用いる双方向二端子素子１２および１２’には遮光層２８を形成しない。
【０１３９】
以上の方法により、双方向二端子素子１２を高密度で作製することで従来の方法により表示装置を作製するより材料の効率的な利用が可能となる。
【０１４０】
例えば、半導体積層構造１２Ａの直径を１０μｍとし、１１μｍ周期で作製すると、無駄となる金属膜、半導体膜は３０％程度となる。従来のように例えば液晶表示装置の製造工程でスイッチング素子を作製する場合は、開口率を大きくするため金属膜、半導体膜を９０％近く無駄にしていたのに対し、効率が格段に向上する。
【０１４１】
双方向二端子素子１２の第２の製造方法を説明する。
【０１４２】
厚さ１μｍ程度の厚みを持つ単結晶シリコン膜２１ａがシリコン酸化膜１ｂを介して基材１ａに貼り合せてある基板１を用いる。このとき、単結晶シリコン膜２１ａはｎ型半導体であり、その不純物濃度を適当に選択することで、双方向二端子素子１２のターンオン電圧を駆動に適当な電圧にする。例えば、不純物濃度を１．５×１０^１７ｃｍ^−３程度にすることで、双方向二端子素子１２のターンオン電圧を７．５Ｖ程度にできる。
【０１４３】
この基板１にイオンドーピング法により、ｐ型層を形成できるボロン等の不純物を導入し、第１ｐ型領域２２ａに対応したｐ型層を形成する。このときイオン打ち込みの加速電圧を調整することにより、所望の深さに所望の膜厚の第１ｐ型領域２２ａに対応したｐ型層を形成できる。またこのｐ型層の不純物濃度は第１ｐ型領域２２ａと第２金属電極２７との間でオーミック接触となるようにする。
【０１４４】
次にイオンドーピング法により、ｐ型層を形成できるボロン等の不純物を導入し第２ｐ型領域２２を形成する。このときイオン打ち込みの加速電圧を調整することにより、所望の深さに所望の膜厚の第２ｐ型領域２２を形成できる。
【０１４５】
次にイオンドーピング法により、ｐ型層を形成できるボロン等の不純物を導入し第３ｐ型領域２４ａを形成する。このときイオン打ち込みの加速電圧を調整することにより、所望の深さに所望の膜厚の第３ｐ型領域２４ａを形成できる。
【０１４６】
次にイオンドーピング法により、ｐ型層を形成できるボロン等の不純物を導入し第４ｐ型領域２４ｂに対応したｐ型層を形成する。このときイオン打ち込みの加速電圧を調整することにより、所望の深さに所望の膜厚の第４ｐ型領域２４ｂに対応したｐ型層を形成できる。またこのｐ型層の不純物濃度は第４ｐ型領域２４ｂと第１金属電極２６との間でオーミック接触となるようにする。
【０１４７】
次に基板表面に第１ｐ型領域２２ａに対応した位置に酸化膜等でマスクを形成し、イオンドーピング法を用いて加速電圧の調整により第１ｐ型領域２２ａに対応するｐ型層に対応する深さと膜厚になるように、ｎ型層を形成できるリン等の不純物を導入する。これにより第１ｐ型領域２２ａおよび第１ｎ型領域２１ａが形成される。
【０１４８】
その後、酸化膜を除去し、続いて基板表面に第４ｐ型領域２４ｂに対応した位置に酸化膜等でマスクを形成する。その後、イオンドーピング法を用いて加速電圧の調整により、第４ｐ型領域２４ｂに対応するｐ型層に対応する深さと膜厚になるように、ｎ型層を形成できるリン等の不純物を導入する。これにより第４ｐ型領域２４ｂおよび第３ｎ型領域２５が形成される。
【０１４９】
次に、酸化膜を除去する。その後上記において導入した不純物を活性化するため、適当な温度によりアニールを行う。
【０１５０】
上記において、第４ｐ型領域２４ｂに対応したｐ型層の形成工程の以降で下記に示す方法を用いても良い。
【０１５１】
イオンドーピング法により、ｎ型層を形成できるリン等の不純物を導入し第３ｎ型領域２５に対応したｎ型層を形成する。このときイオン打ち込みの加速電圧を調整することにより、所望の深さに所望の膜厚の第３ｎ型領域２５に対応したｎ型層を形成できる。
【０１５２】
次に、基板表面に第１ｐ型領域２２ａに対応した位置に酸化膜等でマスクを形成し、イオンドーピング法を用いて加速電圧の調整により、所定の深さと膜厚になるように、リン等のｎ型層を形成できる不純物を導入し、第１ｐ型領域２２ａ、第１ｎ型領域２１ａが形成される。
【０１５３】
続いてイオンドーピング法を用いて加速電圧の調整により、第３ｎ型領域２５に対応したｎ型層に対応する深さと膜厚になるように、ｐ型層を形成できるボロン等の不純物を導入する。これにより第３ｎ型領域２５、第４ｐ型領域２４ｂが形成される。このとき第４ｐ型領域２４ｂの不純物濃度は、第１金属電極２６との間でオーミック接触となるようにする。
【０１５４】
次に、酸化膜を除去する。その後上記において導入した不純物を活性化するため、適当な温度によりアニールを行う。
【０１５５】
その後、第１金属電極２６をスパッタリング法等により成膜する。このとき第１金属電極２６は第４ｐ型領域２４ｂと第３ｎ型領域２５とオーミック接触となるように、例えばＴｉ、Ｗ等を選択する。またＡｌ／Ｔｉ、ＩＴＯ／Ｔｉ等の積層構造にしてもよい。
【０１５６】
その後フォトリソグラフィプロセス等によりパターニングを行い、ドライエッチング等によりシリコン酸化膜に達するまでエッチングを行う。このときパターニングの形状は円形状が好ましいが、他の形状でも構わない。
【０１５７】
以下、上述したのと同様に、別基板１’に半導体積層構造１２Ａを転写し、第２金属電極２７および遮光層２８を形成し、双方向二端子素子１２または１２’を得ることができる。
【０１５８】
双方向二端子素子１２および１２’の不純物濃度は、Ｎ_Ａ２２ａ≧Ｎ_Ａ２４ｂ＞Ｎ_Ｄ２５≧Ｎ_Ｄ２１ａ≧Ｎ_Ａ２２≒Ｎ_Ａ２４ａ＞Ｎ_Ｄ２３となるように形成する。このときＮ_Ａ２２ａ、Ｎ_Ａ２４ｂ、Ｎ_Ｄ２５、Ｎ_Ｄ２１ａ、Ｎ_Ａ２２、Ｎ_Ａ２４ａ、Ｎ_Ｄ２３はそれぞれ領域２２ａ、２４ｂ、２５、２１ａ、２２、２４ａ、２３の不純物濃度である。双方向二端子素子１２の各層の膜厚は、ｄ_２１ａ＝２００ｎｍ、ｄ_２２ａ＝２００ｎｍ、ｄ_２２＝２００ｎｍ、ｄ_２４ｂ＝２００ｎｍ、ｄ_２４ａ＝２００ｎｍ、ｄ_２５＝２００ｎｍ、ｄ_２６＝４００ｎｍ、ｄ_２７＝４００ｎｍ程度となるように形成し、ｄ_２３については２６０ｎｍ以上となるよう形成する。このとき、ｄ_２１ａ、ｄ_２２ａ、ｄ_２２、ｄ_２３、ｄ_２４ｂ、ｄ_２４ａ、ｄ_２５はそれぞれの領域２１ａ、２２ａ、２２、２３、２４ｂ、２４ａ、２５の膜厚であり、ｄ_２６、ｄ_２７は第１金属電極２６および第２金属電極２７の膜厚である。また遮光層２８の厚みは３００ｎｍ程度となるように形成する。遮光層２８は、垂直であっても傾斜していてもよい。但し、表示装置１００Ｈのような光走査型表示装置に用いる双方向二端子素子１２および１２’には遮光層２８を形成しない。
【０１５９】
電気泳動表示装置１００Ｃおよびトナー表示装置１００Ｄに好適に用いられる双方向二端子素子１２および１２’は、５０Ｖ程度のターンオン電圧を有することが好ましい。各層の不純物濃度は、例えば、Ｎ_Ａ２２ａ≧Ｎ_Ａ２４ｂ＞Ｎ_Ｄ２５≧Ｎ_Ｄ２１ａ≧Ｎ_Ａ２２≒Ｎ_Ａ２４ａ＞Ｎ_Ｄ２３≒１．１６×１０^１６ｃｍ^−３となるように形成する。各層の膜厚は、ｄ_２１ａ＝１．６μｍ、ｄ_２２ａ＝１．６μｍ、ｄ_２２＝１．６μｍ、ｄ_２３＝２．４μｍ以上、ｄ_２４ｂ＝１．６μｍ、ｄ_２４ａ＝１．６μｍ、ｄ_２５＝１．６μｍ、ｄ_２６＝３８０ｎｍ、ｄ_２７＝３８０ｎｍ程度となるように形成する。
【０１６０】
ツイストボール型１００Ｅに好適に用いられる双方向二端子素子１２および１２’は、２５０Ｖ程度のターンオン電圧を有することが好ましい。各層の不純物濃度は、Ｎ_Ａ２２ａ≧Ｎ_Ａ２４ｂ＞Ｎ_Ｄ２５≧Ｎ_Ｄ２１ａ≧Ｎ_Ａ２２≒Ｎ_Ａ２４ａ＞Ｎ_Ｄ２３≒１．３６×１０^１５ｃｍ^−３となるように形成する。各層の膜厚は、ｄ_２１ａ＝１０μｍ、ｄ_２２ａ＝１０μｍ、ｄ_２２＝１０μｍ、ｄ_２３＝１５．５μｍ以上、ｄ_２４ｂ＝１０μｍ、ｄ_２４ａ＝１０μｍ、ｄ_２５＝１０μｍ、ｄ_２６＝３８０ｎｍ、ｄ_２７＝３８０ｎｍ程度となるように形成する。また遮光層２８の厚みは３００ｎｍ程度となるように形成する。遮光層２８は、垂直であっても傾斜していてもよい。但し、表示装置１００Ｈのような光走査型表示装置に用いる双方向二端子素子１２および１２’には遮光層２８を形成しない。
【０１６１】
このように、半導体層の材料、不純物濃度および厚さを調整することによって、種々のターンオン電圧の双方向二端子素子１２および１２’を作製することができる。
【０１６２】
双方向二端子素子として、図１２（ｃ）に示す、ＭＩＭ素子１２’’を用いることもできる。
【０１６３】
ＭＩＭ素子１２’’は、第１金属電極６２と、第２金属電極６３と、第１金属電極６２と第２金属電極６３との間に設けられた絶縁層６１とを有している。ＭＩＭ素子１２’’は、例えば、以下のようにして作製される。
【０１６４】
ガラス等の絶縁性基板上に、Ｔａなどからなる金属膜（第２金属電極となる）をスパッタリング法により３００ｎｍ程度の膜厚で成膜し、次いで、この金属膜を陽極酸化することによって酸化膜（絶縁層６１となる）を形成する。この酸化膜の上に、Ｔａなどからなる金属膜（第１金属電極となる）をスパッタリング法により２００ｎｍ程度の膜厚で成膜する。得られた積層体を、例えば、フォトリソグラフィ工程によって所定の形状にパターニングした後、絶縁性基板から剥離することによって、ＭＩＭ素子１２’’が得られる。
【０１６５】
［表示装置の駆動方法］
まず、上述のように作製された双方向二端子素子（双方向サイリスタ）１２を備える表示装置１００Ａ、１００Ｂ、１００Ｆ〜１００Ｈの駆動方法を説明する。
【０１６６】
液晶表示装置１００Ａは、例えば、以下のようにして駆動される。図１４を参照しながら、双方向二端子素子１２のターンオン電圧を１５Ｖとし、液晶層２０に最大電圧を５Ｖとして、任意の階調電圧を印加する場合を例に説明する。
【０１６７】
全部でｋ本ある第１電極１１のうちのｎ本目の第１電極１１に双方向二端子素子１２のターンオン電圧である１５Ｖをごく短い時間印加する。双方向二端子素子１２をオン状態にするための電圧（走査電圧）の印加時間は例えば１〜２μｓｅｃである。これによって、ｎ本目の第１電極１１上にある双方向二端子素子１２がオン状態となり、ｎ本目の第１電極１１に対応して設けられた画素電極１４がｎ本目の第１電極１１と電気的に接続される。なお、ｎ本目の第１電極１１に１５Ｖの電圧をごく短い時間印加した後は、ｎ本目の第１電極１１へ印加する電圧は０Ｖにする。
【０１６８】
ｎ本目の第１電極１１に走査電圧が印加されている期間（すなわち、ｎ本目の第１電極１１が選択されている期間）に、第１電極１１と交差する複数の第２電極１７のそれぞれに所望の電圧（信号電圧）を印加する。図１４には、ｍ本目とｍ＋１本目の第２電極１７に印加されている電気信号（信号電圧）を示している。信号電圧の極性はｎ本目の第１電極１１に印加された電圧（走査電圧）と逆極性とし、印加する時間は１／（６０×ｋ）ｓｅｃとする。
【０１６９】
ｎ本目の第１電極１１が選択されている期間に、ｎ本目の第１電極１１に接続されたそれぞれの画素電極１４と、これらの画素電極１４のそれぞれに対向する第２電極１７との間の液晶層２０に、第２電極１７に印加された所望の電圧が充電される。液晶層２０への充電が十分に行われてくると、それぞれの画素電極１４に接続されている双方向二端子素子１２に流れる電流が小さなり、ある電流値を下回ると双方向二端子素子１２がオフ状態になる。これによりｎ本目の第１電極１１上の画素電極１４とそれぞれに対応する第２電極１７との間の液晶層２０に充電された電圧が維持される。また、双方向二端子素子１２がオフ状態であるので、第２電極１７の電圧が変化しても、ｎ本目の第１電極１１に対応する画素電極１４とそれに対向する第２電極１７との間の液晶層２０に印加されている電圧は変化することが無い。
【０１７０】
続いて、ｎ本目の第１電極に電圧を印加してから１／（６０×ｋ）ｓｅｃ後に、（ｎ＋１）本目の第１電極１１についても上記と同様の操作を行うことにより、（ｎ＋１）本目の第１電極１１上の画素電極１４とそれぞれに対向する第２電極１７との間の液晶層に所望の電圧が充電される。
【０１７１】
これをｋ回順次繰り返すことで、１画面（１フレームまたはフィールド）の表示を行う。ここでは、典型的な例として、１画面（１フレーム）を構成するために必要な時間を１／６０（ｓｅｃ）としている。
【０１７２】
なお、図１４に示したように、ｎ本目と（ｎ＋１）本目の第１電極１１に印加される走査電圧の極性を逆にすることが好ましく、高品質の画像を得ることができる。さらに、液晶層２０に同極性の電圧が印加され続けると表示の「焼付け」を起こすので、次の画面（フレーム）を表示するために印加される電圧は、第１電極１１および第２電極１７のそれぞれについて、逆極性とすることが好ましい（フレーム反転駆動またはフィールド反転駆動）。
【０１７３】
図５に示した有機ＥＬ表示装置１００Ｂは、例えば、以下のようにして駆動される。第２電極３６側に銅フタロシアニン等の正孔注入層が接続され、画素電極１４側にＡｌｑ３等の発光材料が接続されている場合を例に、双方向二端子素子１２のターンオン電圧を−１５Ｖとし、有機ＥＬ層（発光層）３５に印加する電圧を０〜＋５Ｖの間で任意とした場合の駆動方法を、図１５を参照しながら説明する。
【０１７４】
全部でｋ本ある第１電極１１のうちのｎ本目の第１電極１１に双方向二端子素子１２のターンオン電圧である１５Ｖをごく短い時間印加する。双方向二端子素子１２をオン状態にするための電圧（走査電圧）の印加時間は例えば１〜２μｓｅｃである。印加時間がこの程度であれば視認上の問題は無い。これによって、ｎ本目の第１電極１１上にある双方向二端子素子１２がオン状態となり、ｎ本目の第１電極１１に対応して設けられた画素電極１４がｎ本目の第１電極１１と電気的に接続される。なお、ｎ本目の第１電極１１に１５Ｖの電圧をごく短い時間印加した後は、ｎ本目の第１電極１１へ印加する電圧は０Ｖにする。
【０１７５】
ｎ本目の第１電極１１に走査電圧が印加されている期間に、第１電極１１と交差する複数の第２電極１７のそれぞれに所望の電圧（信号電圧）を印加する。
【０１７６】
ｎ本目の第１電極１１が選択されている期間に、ｎ本目の第１電極１１に接続されたそれぞれの画素電極１４と、これらの画素電極１４のそれぞれに対向する第２電極３６との間の発光層３５に、第２電極３６に印加された所望の電圧に応じた電流が流れ、発光する。
【０１７７】
次に、発光を所望の時間後に停止するために、＋５Ｖ程度の電圧をｎ本目の第１電極１１に１〜２μｓｅｃ程度印加することによって、ｎ本目の第１電極１１上の画素電極１４に接続された双方向二端子素子１２に流れる電流が反転もしくは減少し、これにより双方向二端子素子１２がオフ状態になり、発光が停止する。ｎ本目の第１電極１１に−１５Ｖの電圧が印加されてから＋５Ｖの電圧が印加され終わるまでの時間は例えば１／（６０×ｋ）ｓｅｃとする。
【０１７８】
続いて、ｎ本目の第１電極１１に電圧を印加してから１／（６０×ｋ）ｓｅｃ後に（ｎ＋１）本目の第１電極１１についても上記と同様の操作を行うことにより、（ｎ＋１）本目の第１電極１１上の画素電極１４とそれぞれに対向する第２電極３６との間の有機ＥＬ層３５が発光する。これをｋ回順次繰り返すことで、１画面（１フレームまたはフィールド）の表示を行う。
【０１７９】
第２電極３６にＡｌｑ３等の発光材料が接続され、画素電極１４に銅フタロシアニン等の正孔注入層が接続されている場合には、上記の印加電圧の極性は全て反対の極性とすればよい。
【０１８０】
図１０に示した多孔質シリコンを用いた表示装置１００Ｇの場合は、第１電極１１側に負極性の電圧が印加され、第２電極３６側に正極性の電圧が印加されるようにし、上記と同様の駆動方法により、多孔質シリコン層４５を発光させることによって表示をおこうなうことができる。
【０１８１】
次に、図６に示したマイクロカプセル型の電気泳動表示装置１００Ｃの駆動方法を図１６を参照しながら説明する。ここでは、双方向二端子素子１２のターンオン電圧を５０Ｖとし、表示媒体層２０（マイクロカプセル３８）に印加する電圧を２０Ｖとする。
【０１８２】
全部でｋ本ある第１電極１１のうちのｎ本目の第１電極１１に双方向二端子素子１２のターンオン電圧である−５０Ｖをごく短い時間印加する。双方向二端子素子１２をオン状態にするための電圧（走査電圧）の印加時間は例えば１〜２μｓｅｃである。これによって、ｎ本目の第１電極１１上にある双方向二端子素子１２がオン状態となり、ｎ本目の第１電極１１に対応して設けられた画素電極１４がｎ本目の第１電極１１と電気的に接続される。なお、ｎ本目の第１電極１１に１５Ｖの電圧をごく短い時間印加した後は、ｎ本目の第１電極１１へ印加する電圧は０Ｖにする。
【０１８３】
ｎ本目の第１電極１１に走査電圧が印加されている期間（すなわち、ｎ本目の第１電極１１が選択されている期間）に、第１電極１１と交差する複数の第２電極１７のうち白表示を行う画素を含む第２電極１７に２０Ｖを印加する。信号電圧を印加する時間は例えば５００ｍｓｅｃとする。
【０１８４】
ｎ本目の第１電極１１が選択されている期間に、ｎ本目の第１電極１１に接続された画素電極１４と、白表示のための電圧が印加された第２電極１７との間のマイクロカプセル３８に、第２電極１７に印加された所望の電圧が充電される。マイクロカプセル３８への充電が十分に行われてくると、それぞれの画素電極１４に接続されている双方向二端子素子１２に流れる電流が小さなり、ある電流値を下回ると双方向二端子素子１２がオフ状態になる。これによりｎ本目の第１電極１１上の画素電極１４とそれぞれに対応する第２電極１７との間のマイクロカプセル３８に充電された電圧が維持され、白表示が行われる。また、双方向二端子素子１２がオフ状態であるので、第２電極１７の電圧が変化しても、ｎ本目の第１電極１１に対応する画素電極１４とそれに対向する第２電極１７との間のマイクロカプセル３８に印加されている電圧は変化することが無い。
【０１８５】
ｎ本目の第１電極のうち青表示を行う画素については、ｎ本目の第１電極１１に白表示のための上記電圧を印加してから５００ｍｓｅｃ後に、ｎ本目の第１電極１１に５０Ｖの電圧を印加し、第２電極１７には−２０Ｖの電圧を印加する。信号電圧を印加する時間は上記と同様に５００ｍｓｅｃとする。
【０１８６】
ｎ本目の第１電極１１に電圧を印加してから５００×２ｍｓｅｃ後に（ｎ＋１）本目の第１電極１１についても上記と同様の操作を行うことにより、（ｎ＋１）本目の第１電極１１上の画素電極１４とそれぞれに対向する第２電極１７との間のマイクロカプセル３８に所望の電圧が充電される。
【０１８７】
これをｋ回順次繰り返すことで、１画面（１フレームまたはフィールド）の表示を行う。１画面（フレーム）を構成するために必要な時間は（５００×２ｋ）ｍｓｅｃである。
【０１８８】
図７に示したトナー表示装置１００Ｄは、上述の電気泳動表示装置１００Ｃと同様の駆動方法で駆動される。但し、第２電極１７に信号電圧を印加する時間は１ｍｓｅｃ程度でよい。また、トナー表示装置１００Ｄは白黒表示を行う。
【０１８９】
図８に示したツイストボール表示装置１００Ｅも、上述の電気泳動表示装置１００Ｃと同様の駆動方法で駆動される。但し、双方向二端子素子１２のターンオン電圧を２５０Ｖとし、第１電極１１に印加する走査電圧を±２５０Ｖ、第２電極１７に印加する信号電圧を±１００Ｖ、信号電圧の印加時間を１００ｍｓｅｃとすればよい。
【０１９０】
図９に示したエレクトロクロミック表示装置１００Ｆも、上述の電気泳動表示装置１００Ｃと同様の駆動方法で駆動される。但し、双方向二端子素子１２のターンオン電圧を１５Ｖとし、第１電極１１に印加する走査電圧を±１５Ｖ、第２電極１７に印加する信号電圧を±５Ｖ、信号電圧の印加時間を５００ｍｓｅｃとすればよい。
【０１９１】
図１１に示した光走査型の液晶表示装置１００Ｈの場合、上述した液晶表示装置１００Ａ（図４）と異なり、第１電極１１に走査電圧を印加せず、第１電極１１は常に０Ｖの状態とする。第１電極１１に走査電圧を印加する代わりに、光ファイバ４９に光を導入し、導入された光が高屈折率部４８ａから双方向二端子素子１２に照射され、双方向二端子素子１２がオン状態になる。光によって第１電極１１を選択すること以外は、上記液晶表示装置１００Ａと同様に駆動される。
【０１９２】
液晶表示装置以外の他の表示媒体層を使用した表示装置も同様に光走査型表示装置とし、同様に駆動される。
【０１９３】
次に、双方向二端子素子（双方向サイリスタ）１２に代えて、双方向二端子素子（ＭＩＭ素子）１２’’を用いた場合の駆動方法を説明する。
【０１９４】
液晶表示装置１００Ａは、例えば以下のようして駆動することができる。図１７を参照しながら、双方向二端子素子１２’’のターンオン電圧を１５Ｖとし、液晶層２０に最大電圧を５Ｖとして、任意の階調電圧を印加する場合を例に説明する。
【０１９５】
全部でｋ本ある第１電極１１のうちのｎ本目の第１電極１１に双方向二端子素子１２’’のターンオン電圧である１５Ｖを印加し、これと同時に複数ある第２電極１７のそれぞれに所望の電圧（信号電圧）を印加する。図１７には、ｍ本目とｍ＋１本目の第２電極１７に印加されている信号電圧を示している。信号電圧の極性は、ｎ本目の第１電極１１に印加された電圧（走査電圧）と逆極性とし、印加する時間は１／（６０×ｋ）ｓｅｃとする。以上により、第２電極１７とｎ本目の第１電極１１とが交差する画素電極１４に対応する双方向二端子素子１２’’が導通状態になり、それぞれの画素電極１４とそれぞれに対向する第２電極１７との間にある液晶層２０に、第２電極１７に印加された所望の電圧が充電される。
【０１９６】
続いて（ｎ＋１）本目の第１電極１１についても上記と同様の操作を行うことにより、（ｎ＋１）本目の第１電極１１上の画素電極１４とそれぞれに対向する第２電極１７との間の液晶層２０に所望の電圧が充電される。
【０１９７】
これをｋ回繰り返すことで、１画面（１フレームまたはフィールド）の表示を行うことができる。ここでは、典型的な例として、１画面（１フレーム）を構成するために必要な時間を１／６０（ｓｅｃ）としている。
【０１９８】
なお、ｎ本目と（ｎ＋１）本目の第１電極１１に印加される走査電圧の極性を逆にすることが好ましく、高品質の画像を得ることができる。さらに、液晶層２０に同符号の電圧が印加され続けると、表示の「焼付け」を起こすので、次の画面（フレーム）を表示するために印加される電圧は、第１電極１１および第２電極１７のそれぞれについて、逆極性とすることが好ましい（フレーム反転駆動またはフィールド反転駆動）。
【０１９９】
図５に示した有機ＥＬ表示装置１００Ｂは、例えば以下のようにして駆動される。双方向二端子素子１２’’のターンオン電圧を−１５Ｖとし、有機ＥＬ層（発光層）３５に印加する電圧を０〜＋５Ｖの間で任意として場合の駆動方法を図１８を参照しながら説明する。
【０２００】
全部でｋ本ある第１電極１１のうちのｎ本目に双方向二端子素子１２’’のターンオン電圧である−１５Ｖを印加し、これと同時に複数ある第２電極１７のそれぞれに所望の電圧（信号電圧）を印加する。図１８には、ｍ本目とｍ＋１本目の第２電極１７に印加されている信号電圧を示している。信号電圧を印加する時間は１／（６０×ｋ）ｓｅｃとする。以上により、第２電極３６とｎ本目の第１電極１１とが交差する画素電極１４に対応する双方向二端子素子１２’’が導通状態になり、それぞれの画素電極１４とそれぞれに対向する第２電極３６との間にある発光層３５に、第２電極３６に印加された所望の電圧に応じた電流が流れ、発光する。
【０２０１】
続いて（ｎ＋１）本目の第１電極１１についても上記と同様の操作を行うことにより、（ｎ＋１）本目の第１電極１１上の画素電極１４とそれぞれに対応する第２電極３６との間の発光層３５が発光する。これをｋ回順次繰り返すことで、１画面（１フレームまたはフィールド）の表示を行う。
【０２０２】
図１０に示した多孔質シリコンを用いた表示装置１００Ｇの場合は、第１電極１１側に負極性の電圧が印加され、第２電極３６側に正極性の電圧が印加されるようにし、上記と同様の駆動により、多孔質シリコン層４５を発光させることによって表示を行うことができる。
【０２０３】
次に、図６に示したマイクロカプセル型の電気泳動表示装置１００Ｃの駆動方法を図１９を参照しながら説明する。ここでは、双方向二端子素子１２’’のターンオン電圧を５０Ｖとし、表示媒体層２０（マイクロカプセル３８）に印加する電圧を２０Ｖとする。
【０２０４】
全部でｋ本ある第１電極１１のうちのｎ本目の第１電極１１に双方向二端子素子１２’’のターンオン電圧である−５０Ｖを印加する。走査電圧を印加する時間は５００ｍｓｅｃとする。ｎ本目の第１電極１１に走査電圧が印加されている期間に、第１電極１１と交差する複数の第２電極１７のうち白表示を行う画素を含む第２電極１７に２０Ｖを印加する。以上により、以上により、第２電極１７とｎ本目の第１電極１１とが交差する画素電極１４に対応する双方向二端子素子１２’’が導通状態になり、それぞれの画素電極１４とそれぞれに対向する第２電極１７との間にあるマイクロカプセル３８に、第２電極１７に印加された所望の電圧が充電される。続いて、ｎ本目の第１電極１１のうち青表示を行う画素については、ｎ本目の第１電極１１に上記電圧（−５０Ｖ）を印加してから５００ｍｓｅｃ後に、ｎ本目の第１電極１１に５０Ｖの電圧を印加し、これと同時に複数ある第２電極１７のうち青表示する画素の第２電極１７にのみ−２０Ｖの電圧を印加する。印加する時間は上記と同様に５００ｍｓｅｃとする。
【０２０５】
ｎ本目の第１電極１１に走査電圧を印加してから（５００×２）ｍｓｅｃ後に（ｎ＋１）本目の第１電極１１についても上記と同様の操作を行うことにより、（ｎ＋１）本目第１電極上の画素電極１４とそれぞれに対向する第２電極１７との間のマイクロカプセル３８に所望の電圧が充電される。これをｋ回順次繰り返すことで、１画面（１フレームまたはフィールド）の表示を行う。１画面を構成するために必要な時間は（５００×２ｋ）ｍｓｅｃである。
【０２０６】
図７に示したトナー表示装置１００Ｄは、上記電気泳動表示装置１００Ｃと同様の駆動方法で駆動される。但し、第２電極１７に信号電圧を印加する時間は１ｍｓｅｃ程度でよい。また、トナー表示装置１００Ｄは白黒表示を行う。
【０２０７】
図８に示したツイストボール表示装置１００Ｅも、上述の電気泳動表示装置１００Ｃと同様の駆動方法で駆動される。但し、双方向二端子素子１２’’のターンオン電圧を２５０Ｖとし、第１電極１１に印加する走査電圧を±２５０Ｖ、第２電極１７に印加する信号電圧を±１００Ｖ、信号電圧の印加時間を１００ｍｓｅｃとすればよい。
【０２０８】
図９に示したエレクトロクロミック表示装置１００Ｆも、上述の電気泳動表示装置１００Ｃと同様の駆動方法で駆動される。但し、双方向二端子素子１２’’のターンオン電圧を１５Ｖとし、第１電極１１に印加する走査電圧を±１５Ｖ、第２電極１７に印加する信号電圧を±５Ｖ、信号電圧の印加時間を５００ｍｓｅｃとすればよい。
【０２０９】
上述したように、本発明の表示装置における双方向二端子素子として、双方向サイリスタまたはＭＩＭ素子を用いることができる。但し、表示品位の観点からはサイリスタを用いることが好ましい。このことを図２０（ａ）および（ｂ）を参照しながら説明する。図２０（ａ）はサイリスタの電圧−電流特性を模式的に示すグラフであり、図２０（ｂ）はＭＩＭ素子の電圧−電流特性を模式的に示すグラフである。
【０２１０】
図２０（ａ）に示すように、サイリスタは、一旦しきい値電圧以上の電圧が印加されＯＮ状態（低インピーダンス状態）になると、順バイアスされたダイオードとなり、ＯＮ状態における電圧−電流特性は、しきい値電圧に全く依存しない。このような特徴ゆえに、サイリスタは、双安定素子と言われる。従って、サイリスタのしきい値電圧が製造のプロセスなどの要因によってばらついても、表示品位に影響することがない。
【０２１１】
これに対し、ＭＩＭ素子は、図２０（ｂ）に示すように、ＯＮ状態になるしきい値がばらつくと、ＭＩＭ素子を流れる電流がばらつく。従って、ＭＩＭ素子のしきい値電圧が製造のプロセスなどの要因によってばらつくと、表示品位に影響することになる。
【０２１２】
【発明の効果】
本発明によると、従来よりも簡便な方法で製造され得るとともに、表示品位に優れたアクティブマトリクス型の表示装置およびそのような表示装置の製造方法が提供される。特に、本発明によると、第１電極と画素電極との寄生容量による表示品位の低下が抑制されるので、高精細な表示装置において特に顕著な効果を奏する。
【図面の簡単な説明】
【図１】本発明による実施形態の表示装置１００の模式的な断面図である。
【図２】本発明による実施形態の表示装置１００の模式的な平面図である。
【図３Ａ】（ａ）〜（ｆ）は、本発明による実施形態の表示装置１００の製造方法を説明するための模式的な断面図である。
【図３Ｂ】本発明による実施形態の表示装置１００の製造方法における第１電極１１の他の製造方法を説明するための模式的な断面図である。
【図４】本発明による実施形態の液晶表示装置１００Ａの模式的な断面図である。
【図５】本発明による実施形態の有機ＥＬ表示装置１００Ｂの模式的な断面図である。
【図６】本発明による実施形態のマクロカプセル電気泳動表示装置１００Ｃの模式的な断面図である。
【図７】本発明による実施形態のトナー表示装置１００Ｄの模式的な断面図である。
【図８】本発明による実施形態のツイストボール表示装置１００Ｅの模式的な断面図である。
【図９】本発明による実施形態のエレクトロクロミック表示装置１００Ｆの模式的な断面図である。
【図１０】本発明による実施形態の多孔質Ｓｉを用いた表示装置１００Ｇの模式的な断面図である。
【図１１】本発明による実施形態の光走査型液晶表示装置１００Ｈの模式的な断面図である。
【図１２】（ａ）、（ｂ）および（ｃ）は、それぞれ本発明による表示装置に好適に用いられる双方向二端子素子１２、１２’および１２’’の模式的な断面図である。
【図１３】（ａ）〜（ｅ）は、それぞれ本発明の実施形態による双方向二端子素子１２および１２’の製造工程を説明するための模式的な断面図である。
【図１４】液晶表示装置１００Ａの駆動方法を説明するための電気信号の波形およびタイミングを示す図である。
【図１５】有機ＥＬ表示装置１００Ｂの駆動方法を説明するための電気信号の波形およびタイミングを示す図である。
【図１６】マイクロカプセル型の電気泳動表示装置１００Ｃの駆動方法を説明するための電気信号の波形およびタイミングを示す図である。
【図１７】液晶表示装置１００Ａの他の駆動方法を説明するための電気信号の波形およびタイミングを示す図である。
【図１８】有機ＥＬ表示装置１００Ｂの他の駆動方法を説明するための電気信号の波形およびタイミングを示す図である。
【図１９】マイクロカプセル型の電気泳動表示装置１００Ｃの他の駆動方法を説明するための電気信号の波形およびタイミングを示す図である。
【図２０】（ａ）はサイリスタの電圧−電流特性を模式的に示すグラフであり、（ｂ）はＭＩＭ素子の電圧−電流特性を模式的に示すグラフである。
【図２１】特願２００１−３７４５５９号に開示されている表示装置９００の構造を模式的に示す平面図である。
【符号の説明】
１０　　絶縁性基板
１１　　電極（第１電極）
１１ａ　第１電極の開口部
１１ｂ　第１電極の電極層
１２、１２’、１２’’　　双方向二端子素子
１３　　層間絶縁膜
１４　　画素電極
１５　　第１配向膜
１６　　絶縁性透明基板
１７　　透明電極
１８　　第２配向膜
１９　　スペーサ
２０　　表示媒体層、液晶層
２１ａ　　第１ｎ型領域
２２　　第２ｐ型領域
２２ａ　第１ｐ型領域
２３　　第２ｎ型領域
２４ａ　　第３ｐ型領域
２４ｂ　第４ｐ型領域
２５　　第３ｎ型領域
２６　　第１金属電極
２７　　第２金属電極
２８　　遮光層
３５　　発光層
３６　　電極
３７　　保護膜
３８　　マイクロカプセルインク
３９　　黒トナー
４０　　白色粒子
４１　　２色粒子
４２　　ＷＯ_３膜
４３　　電解質
４４　　Ｓｉ層
４５　　多孔質Ｓｉ層
４６　　ＳｉＮｘ膜
４７　　導光路コア層
４８　　導光路クラッド層
４９　　導光路
４８ａ　　光取り出し部

Claims (16)

1. 複数の第１電極と、それぞれが前記複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子を介して電気的に接続された複数の画素電極と、複数の第２電極と、前記複数の画素電極と前記複数の第２電極との間に設けられた表示媒体層とを有し、
   前記複数の第１電極のそれぞれは、前記複数の画素電極と重なる領域の少なくとも一部に開口部が形成された電極層を有する、表示装置。
2. 前記電極層は、開口部が形成された透明導電層と、前記透明導電層の側面に形成された金属層とを有する、請求項１に記載の表示装置。
3. 前記複数の画素電極のそれぞれと前記少なくとも１つの双方向二端子素子との配置関係はランダムである、請求項１または２に記載の表示装置。
4. 前記少なくとも１つの双方向二端子素子は、一対の電極と、前記一対の電極の間に形成された半導体積層構造とを有する双方向サイリスタである、請求項１から３のいずれかに記載の表示装置。
5. 前記少なくとも１つの双方向二端子素子は、一対の電極と、前記一対の電極の間に形成された絶縁層とを有するＭＩＭ素子である、請求項１から３のいずれかに記載の表示装置。
6. 前記複数の第１電極のそれぞれと前記少なくとも１つの双方向二端子素子とは、前記少なくとも１つの双方向二端子素子の前記一対の電極の内の一方と、前記第１電極との間に設けられた導電性樹脂層を介して電気的に接続されている、請求項４または５に記載の表示装置。
7. 前記導電性樹脂層は、導電性材料と感光性樹脂とを含む、請求項６に記載の表示装置。
8. 前記開口部は、前記複数の双方向二端子素子の幅よりも狭い幅を有する、請求項１から７のいずれかに記載の表示装置。
9. 複数の第１電極と、それぞれが前記複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子を介して電気的に接続された複数の画素電極と、複数の第２電極と、前記複数の画素電極と前記複数の第２電極との間に設けられた表示媒体層とを有する表示装置の製造方法であって、
   （ａ）基板の主面上に、開口部が形成された電極層を有する複数の第１電極を形成する工程と、
   （ｂ）それぞれが互いに対向する一対の電極を有する複数の双方向二端子素子を用意する工程と、
   （ｃ）それぞれが前記一対の電極の内の一方の電極を介して前記複数の第１電極のいずれかと電気的に接続されるように、前記複数の双方向二端子素子を前記複数の第１電極上に配置する工程と、
   （ｄ）それぞれが、前記複数の第１電極のいずれか１つに、前記複数の双方向二端子素子の内の少なくとも１つを介して電気的に接続された複数の画素電極を形成する工程と、
   （ｅ）前記複数の画素電極と複数の第２電極との間に表示媒体層を介して、互いに対向するように、前記複数の第２電極と前記表示媒体層を設ける工程と、
   を包含する、表示装置の製造方法。
10. 工程（ａ）は、
    （ａ−１）前記基板の主面上に、開口部を備えた透明導電層を形成する工程と、
    （ａ−２）前記透明導電層の側面にめっき法を用いて金属層を形成する工程と、
    を包含する、請求項９に記載の表示装置の製造方法。
11. 工程（ｃ）は、（ｃ−１）導電性材料と樹脂材料とを含む塗布材料中に前記複数の双方向二端子素子を所定の密度で分散させる工程と、（ｃ−２）前記複数の双方向二端子素子を含む前記塗布材料を前記基板の前記複数の第１電極上に付与する工程と、（ｃ−３）前記基板の前記複数の第１電極と前記複数の双方向二端子素子との間に存在する前記塗布材料を選択的に残す工程とを包含する、請求項９または１０に記載の表示装置の製造方法。
12. 工程（ｄ）は、
    （ｄ−１）前記複数の第１電極上に配置された前記複数の双方向二端子素子を覆うように絶縁材料を付与する工程と、
    （ｄ−２）前記複数の双方向二端子素子上の絶縁材料を選択的に除去することによって、前記複数の双方向二端子素子のそれぞれの他方の電極を露出させる工程と、
    （ｄ−３）それぞれが、前記露出された前記他方の電極に電気的に接続された複数の画素電極を形成する工程と、
    を包含する、請求項９から１１のいずれかに記載の表示装置の製造方法。
13. 前記絶縁材料はネガ型感光性樹脂を含み、前記他方の電極を露出する工程は、前記基板の裏面側から光照射する工程を含む、請求項１２に記載の表示装置の製造方法。
14. 前記複数の双方向二端子素子は、複数の双方向サイリスタである、請求項９から１３のいずれかに記載の表示装置の製造方法。
15. 基板と、前記基板上に形成された複数の第１電極と、それぞれが前記複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子を介して電気的に接続された複数の画素電極とを有し、前記複数の第１電極のそれぞれは、前記複数の画素電極と重なる領域の少なくとも一部に開口部が形成された電極層を有する、アクティブマトリクス基板。
16. 基板と、前記基板上に形成された複数の第１電極と、それぞれが前記複数の第１電極のいずれか１つに少なくとも１つの双方向二端子素子を介して電気的に接続された複数の画素電極とを有するアクティブマトリクス基板の製造方法であって、
    （ａ）基板の主面上に、開口部が形成された電極層を有する複数の第１電極を形成する工程と、
    （ｂ）それぞれが互いに対向する一対の電極を有する複数の双方向二端子素子を用意する工程と、
    （ｃ）それぞれが前記一対の電極の内の一方の電極を介して前記複数の第１電極のいずれかと電気的に接続されるように、前記複数の双方向二端子素子を前記複数の第１電極上に配置する工程と、
    （ｄ）それぞれが、前記複数の第１電極のいずれか１つに、前記複数の双方向二端子素子の内の少なくとも１つを介して電気的に接続された複数の画素電極を形成する工程と
    を包含する、アクティブマトリクス基板の製造方法。

Images