JP2008060324A - 半導体装置の作製方法及び表示装置の作製方法 - Google Patents

半導体装置の作製方法及び表示装置の作製方法 Download PDF

Info

Publication number
JP2008060324A
JP2008060324A JP2006235519A JP2006235519A JP2008060324A JP 2008060324 A JP2008060324 A JP 2008060324A JP 2006235519 A JP2006235519 A JP 2006235519A JP 2006235519 A JP2006235519 A JP 2006235519A JP 2008060324 A JP2008060324 A JP 2008060324A
Authority
JP
Japan
Prior art keywords
layer
light
conductive layer
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006235519A
Other languages
English (en)
Other versions
JP4919738B2 (ja
JP2008060324A5 (ja
Inventor
Masafumi Morisue
将文 森末
Koichiro Tanaka
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006235519A priority Critical patent/JP4919738B2/ja
Priority to US11/896,031 priority patent/US7851250B2/en
Priority to CN201110081650XA priority patent/CN102208419B/zh
Priority to CN200710142266XA priority patent/CN101136312B/zh
Priority to KR1020070088197A priority patent/KR101357684B1/ko
Publication of JP2008060324A publication Critical patent/JP2008060324A/ja
Publication of JP2008060324A5 publication Critical patent/JP2008060324A5/ja
Priority to US12/777,580 priority patent/US8293593B2/en
Application granted granted Critical
Publication of JP4919738B2 publication Critical patent/JP4919738B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Abstract

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して、信頼性の高い半導体装置を作製する方法を提供する。
【解決手段】基板上に導電層を形成し、該導電層上に光透過層を形成し、該光透過層上からフェムト秒レーザを照射して、該導電層及び該光透過層を選択的に除去する工程を有する。なお、該導電層の端部は、該光透過層の端部より内側に配置されるように該導電層及び該光透過層を除去されていてもよい。また、フェムト秒レーザを照射する前に、該光透過層表面に撥液処理を行ってもよい。
【選択図】図１

Description

本発明は、フェムト秒レーザを用いたコンタクトホール開口を利用した半導体素子の作製方法に関する。また、半導体素子を有する半導体装置の作製方法に関する。
薄膜トランジスタ（以下、「ＴＦＴ」とも記す。）及びそれを用いた電子回路は、半導体、絶縁膜及び導電膜などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のコンタクトホールを形成して製造されている。フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導体集積回路等の製造工程において広く用いられている。そして、フォトリソグラフィ技術を用いて基板上に転写されたパターンをマスクとして、コンタクトホールとなるべき部分に存在する絶縁膜、半導体膜、金属膜等をエッチング除去することで所望の位置にコンタクトホールを形成することができる。
従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光性の有機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善するために、フォトリソグラフィ工程を削減してＴＦＴを製造することが試みられている（例えば、特許文献１参照）。特許文献１では、フォトリソグラフィ工程によって形成されたレジストマスクを、一回用いた後、膨潤により体積膨張をさせて異なる形状のレジストマスクとして再び用いている。
特開２０００−１３３６３６号公報
しかしながら、該フォトリソグラフィ工程を用いると、感光剤塗布、パターニング、現像処理、エッチング処理、及び剥離処理と少なくとも５つの処理工程を行う必要があるため、工程終了まで時間がかかり、生産量が低下してしまう。また、感光剤のレジストや現像に使用する現像液、さらに剥離で使用する剥離液等、さまざまな薬品を使用するため、工程中に有害な廃液が生じ、薬品の原価のみならず、廃液の処分費が製造費用に上積みされてしまう。さらには、場合によっては、該薬品による環境汚染も考えられる。
また、該フォトリソグラフィ工程を用いて形成されたコンタクトホールに形成される導電層の形状不良は、コンタクトホールを介して接続される導電層間の接触不良につながり、得られる半導体装置の歩留まりや信頼性を低下させる原因となる。特に、回路を形成するための配線層を形成する際、配線層の接触不良は、ショートなど電気的特性に悪影響を与える。
本発明は、ＴＦＴ及びそれを用いる半導体装置並びにＴＦＴによって形成される表示装置の製造工程において、フォトリソグラフィ工程を削減し、さらに工程を簡略化し、生産能力を向上させる技術を提供することを課題とする。また、本発明は、それらの表示装置を構成する配線等の構成物を、所望の形状で制御性よく形成する方法を提供することも目的とする。
本発明は、フェムト秒レーザを用いて絶縁層及び導電層に開口部（コンタクトホール）を形成し、該開口部に液状の導電性材料を吐出することにより該開口部を覆う導電層を形成することを特徴とする。
本発明の半導体装置の作製方法は、基板上に導電層を形成し、前記導電層上に光透過層を形成し、前記光透過層上からフェムト秒レーザを照射して、前記導電層及び前記光透過層を選択的に除去することを特徴とする。
本発明の半導体装置の作製方法は、基板上に導電層を形成し、前記導電層上に光透過層を形成し、前記光透過層上からフェムト秒レーザを照射して、前記導電層及び前記光透過層を選択的に除去して前記導電膜及び前記光透過層に開口部を形成し、前記開口部に液状の導電性材料を滴下することを特徴とする。
本発明の半導体装置の作製方法において、前記導電層の端部は、前記光透過層の端部より内側に配置されるように前記導電層及び前記光透過層を除去されていてもよい。
本発明の半導体装置の作製方法は、基板上に第１の導電層を形成し、前記第１の導電層上に光透過層を形成し、前記光透過層上からフェムト秒レーザを照射して、前記第１の導電層及び前記光透過層を選択的に除去して前記第１の導電膜及び前記光透過層に開口部を形成し、前記開口部に液状の導電性材料を滴下して、前記第１の導電層と電気的に接続する第２の導電層を形成することを特徴とする。
本発明の半導体装置の作製方法において、前記第１の導電層の端部は、前記光透過層の端部より内側に配置されるように前記第１の導電層及び前記光透過層を除去されていてもよい。
本発明の半導体装置の作製方法において、前記光透過層表面に撥液処理を行ってもよい。
本発明は表示機能を有する装置である表示装置にも用いることができ、本発明を用いる表示装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子とＴＦＴとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。
上記構成において開口を形成する導電層としてクロム、モリブデン、ニッケル、チタン、コバルト、銅、又はアルミニウムのうち一種又は複数を用いて形成することができる。また、開口を形成する光透過層はフェムト秒レーザを透過する材料、例えば透光性の有機樹脂などを用いて形成することができる。
本発明により、複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で半導体装置を作製することができるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性の表示装置を歩留まりよく作製することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、フェムト秒レーザを用いて開口部（コンタクトホール）を形成し、該開口部に液状の導電性材料を吐出することにより該開口部を覆う導電層を形成する方法について説明する。
まず、基板７２０上に導電層７２１を形成する（図１（Ａ））。なお、導電層７２１として例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、珪素（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）から選ばれた元素を含む材料からなる層を単層又は積層形成して用いることができる。
次に、導電層７２１上に光透過層７２２を形成する（図１（Ａ））。ここで、光透過層７２２としてはレーザ光を透過する材料で形成された薄膜であれば特に限定されない。例えば、透光性の有機樹脂などを用いて形成することができる。また、光透過層７２２表面に撥液処理を行ってもよい。
次に、光透過層７２２上からフェムト秒レーザを照射する（図１（Ｂ））。光透過層７２２表面にフェムト秒レーザを照射することにより導電層７２１及び光透過層７２２を選択的に除去することが可能である（図１（Ｃ））。つまり、導電層７２１及び光透過層７２２に選択的に開口部７２５を形成することができる。ここでフェムト秒レーザの焦点は、光透過層７２２又は導電層７２１中に位置するように調整する。なお、基板の起伏により焦点の位置が変わる場合にはオートフォーカス機能を光学系に付与してもよい。なお、フェムト秒レーザの焦点を光透過層７２２中に位置するようにフェムト秒レーザを照射した場合でも、該光透過層７２２は薄膜であるため該光透過層７２２のみを選択的に除去することは困難である。従って、下層の導電層７２１もともに除去され、導電層７２１及び光透過層７２２が開口された開口部７２５が形成される。また、このようにフェムト秒レーザを照射して開口部を形成した場合、開口部７２５において絶縁層７２２の端部が導電層７２１の端部より内側に形成されるように形成することもできる。このような形状とすることで開口部の口径を小さく保ったまま、導電層７２１の露出面積を増やすことができる。このように、導電層７２１及び光透過層７２２を積層させフェムト秒レーザで開口を形成することにより口径の小さな開口部を形成するこができる。このような開口部であっても、導電性樹脂材料を用いてコンタクトを形成することにより、良好な接続構造を形成することができる。
なお、フェムト秒レーザは、パルス幅がフェムト秒（１０−１５秒）台で発振するレーザ（フェムト秒レーザともいう）を射出するレーザ発振器を用いて照射する。該レーザ発振器として用いることができるのは、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、ＧｄＶＯ４などの結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒなどのドーパントを添加したレーザなどが挙げられる。
本実施の形態において、レーザ光によって選択的に開口部７２５を形成することができるのでマスク層を形成しなくてもよく工程及び材料を削減することができる。またフェムト秒レーザを用いることにより、非常に小さいスポットに集光できるので、加工すべき導電層及び絶縁層を所定の形状に高い精度で加工できる。かつ短時間で瞬間的に加熱されるので、加工領域以外の領域をほとんど加熱しなくてもよいという利点がある。また、フェムト秒レーザを用いることにより、光を透過する（光をほとんど吸収しない）物質に対しての加工を容易に行うことが可能であり。また、異なる材料が多層に積層された膜を単一の工程で加工することが可能である。
次に、開口部７２５に液状の導電性材料７２４を滴下する（図１（Ｄ））。ここでは、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターンに導電層などを形成することが可能な、液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）を用いる。開口部７２５に構成物形成材料を含む液状の導電性材料（液滴）７２４を吐出し、焼成、乾燥等を行って固定化し所望なパターンの導電層７２６を形成する（図１（Ｅ））。
ここで、液滴吐出法に用いる液滴吐出装置の一態様を図２に示す。液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２は制御手段１４０７に接続され、それがコンピュータ１４１０で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、基板１４００上に形成されたマーカー１４１１を基準に行えば良い。或いは、基板１４００の縁を基準にして基準点を確定させても良い。これを撮像手段１４０４で検出し、画像処理手段１４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発生させて制御手段１４０７に送る。撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体を利用したイメージセンサなどを用いることができる。勿論、基板１４００上に形成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供給される。
ヘッド１４０５内部は、点線１４０６が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電性材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層（または絶縁層）においては、スパッタ法などで形成した導電層（または絶縁層）が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。
本実施の形態では、フェムト秒レーザを用いて光透過層７２２に開口部７２５を形成して、液滴吐出法により該開口部７２５に導電層７２６を形成する。これにより、複雑なフォトリソグラフィ工程を行うことなく開口部を形成することができ、かつ該導電層７２６は該開口部の形状に左右されず絶縁層下の導電層７２１と良好な電気的コンタクトをとることができる。例えば、開口部７２５において、絶縁層７２２の端部が導電層７２１の端部より内側に形成されている（開口部が逆テーパ形状）場合や開口部が狭い場合でも、導電層７２６は開口部に液状の導電性材料を吐出して形成されるため、導電層７２１と良好な電気的コンタクトをとることができる。
また、本実施の形態において、光透過層７２２にフェムト秒レーザを照射する前に光透過層７２２表面に撥液処理を行っていてもよい。光透過層７２２表面に撥液処理を行うことにより、開口部７２５に導電層７２６を形成する際に、液状の導電性材料（液滴）７２４が、開口部７２５に入らず光透過層７２２表面に堆積するのを防ぐことができ、より精度良く導電性材料７２４を開口部７２５に流入させることができる。
（実施の形態２）
本実施の形態では、実施の形態１の方法を用いた半導体装置の作製方法について、図３を用いて説明する。
ここでは、半導体装置として、逆スタガ型薄膜トランジスタ（逆スタガ型ＴＦＴ）を用いて説明する。なお、逆スタガ型薄膜トランジスタに限らず、順スタガ型薄膜トランジスタ、コプレナー型薄膜トランジスタ、ダイオード、ＭＯＳトランジスタ等の半導体素子を作製することでもできる。
まず、基板１００上にゲート電極層１８２を形成する（図３（Ａ））。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いることができる。また、基板１００の表面が平坦化されるようにＣＭＰ法などによって、研磨しても良い。なお、基板１００上に、絶縁層を形成してもよい。絶縁層は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の種々の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板１００からの汚染物質などを遮断する効果がある。
ゲート電極層１８２は、例えばスパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などを用いて導電層を形成した後、フォトリソグラフィー工程により選択的に導電層をエッチングすることで形成することができる。また、ゲート電極層１８２を形成する導電性材料として、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン（ＷＮ）膜とモリブデン（Ｍｏ）膜との２層構造としてもよいし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
本実施の形態ではゲート電極層は組成物を選択的に吐出して形成する。このように選択的にゲート電極層を形成すると加工の工程が簡略化する効果がある。
次に、基板１００及びゲート電極層１８２上にゲート絶縁層１８０を形成する（図３（Ａ））。ゲート絶縁層１８０としては、珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。本実施の形態では、窒化珪素膜、酸化珪素膜の２層の積層を用いる。またそれらや、酸化窒化珪素膜の単層、３層以上からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やＮｉＢ膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。ここでは、プラズマＣＶＤ法により、５０〜２００ｎｍの窒化珪素層を形成する。
次に、基板１００のゲート絶縁層１８０上に半導体層１８５ａを形成する。半導体層１８５ａを形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。「ＳＡＳ」ともいう。）半導体などを用いることができる。なお、半導体層１８５ａは、調整された組成物の液滴を微細な孔から吐出して所定の形状の層を形成する液滴吐出法を用いて形成することができる。また、印刷法を用いて形成してもよい。また、ＣＶＤ法、ＰＶＤ法、塗布法等により基板上に半導体層を形成した後、フォトリソグラフィー工程により選択的に導電層をエッチングして、半導体層１８５ａを形成してもよい。
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
なお、ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）を終端化するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、珪素を含む気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪素を含む気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。またＦ２、ＧｅＦ４を混合させても良い。この珪素を含む気体をＨ２、又は、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。基板加熱温度は３００℃以下が好ましく、１００〜２００℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×１０２０ｃｍ−３以下とすることが望ましく、特に、酸素濃度は５×１０１９ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。また半導体層としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、各種方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると非晶質珪素膜が破壊されてしまうからである。
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。
また、半導体として有機半導体材料を用い、印刷法、ディスペンサ法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオキサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを適用することができる。
次に、半導体層１８５ａ上に一導電型を有する半導体層１８６を形成する（図３（Ｂ））。一導電型を有する半導体層１８６は、ソース領域及びドレイン領域として機能するものである。なお、一導電型を有する半導体膜は必要に応じて形成すればよく、ｎ型を付与する不純物元素（Ｐ、Ａｓ）を有するｎ型を有する半導体膜やｐ型を付与する不純物元素（Ｂ）を有するｐ型を有する半導体膜を形成することができる。また、一導電型を有する半導体層１８６は、調整された組成物の液滴を微細な孔から吐出して所定の形状の層を形成する液滴吐出法を用いて形成してもよいし、印刷法を用いて形成してもよい。また、ＣＶＤ法、ＰＶＤ法、塗布法等により基板上に形成した後、フォトリソグラフィー工程により選択的にエッチングして、一導電型を有する半導体層１８６を形成してもよい。
次に、一導電型を有する半導体層１８６上に配線１８７を形成する（図３（Ｃ））。配線１８７の形成方法としては、液滴吐出法により導電性ペーストを滴下し焼成して形成することができる。また、印刷法を用いて形成してもよい。また、ＣＶＤ法、ＰＶＤ法、塗布法等により基板上に導電層を形成した後、フォトリソグラフィー工程により当該導電層を選択的にエッチングして、配線１８７を形成してもよい。
配線１８７は、ソース電極層又はドレイン電極層として機能し、一導電型を有する半導体層１８６と電気的に接続している。配線１８７を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。
また、液滴吐出法を用いて形成することで、スピンコート法などによる全面塗布形成に比べ、材料のロスが防げ、コストダウンが可能になる。
次に、配線１８７上に絶縁層１８３を形成する（図３（Ｄ））。絶縁層１８３の材料としては、レーザ光を透過する材料で形成された光透過層であれば特に限定されない。例えば、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、低誘電率材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シロキサン材料を用いてもよい。また、絶縁層１８３表面に撥液処理を行っていてもよい。
次に、絶縁層１８３に開口部１８４を形成する（図３（Ｅ））。本実施の形態では、実施の形態１で示したように所望の位置にフェムト秒レーザを照射することにより配線１８７及び絶縁層１８３の所望の位置に開口部１８４を形成することができる。
次に、開口部１８４に、導電性材料を含む組成物を吐出して電極層１８１を形成する（図３（Ｅ）、（Ｆ））。組成物を選択的に吐出して電極層を形成すると加工の工程が簡略化する効果がある。
なお、電極層１８１は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、電極層１８１の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
以上の工程により、基板１００上に形成されたボトムゲート型のＴＦＴ１８８と電極層１８１とが接続された半導体素子が完成する。
本実施の形態では、フェムト秒レーザを用いて、絶縁層１８３に開口部１８４を形成して、液滴吐出法により該開口部１８４に電極層１８１を形成する。本実施の形態では、フェムト秒レーザを用いて開口部を形成しているため、従来であれば複雑なフォトリソグラフィ工程を行う必要がある導電層と絶縁層への開口部の形成において、フォトリソグラフィ工程を用いることなく単一な工程で開口部を形成することができる。かつ、液滴吐出法を用いて開口部を覆う電極層を形成しているため、該電極層１８１は該開口部の形状に左右されず絶縁層下の配線１８７と良好な電気的コンタクトをとることができる。例えば、開口部１８４において、絶縁層１８３の端部が配線１８７の端部より内側に形成されている（開口部が逆テーパ形状）場合や開口部が狭い場合でも、電極層１８１は開口部に液状の導電性材料を吐出して形成されるため、配線１８７と良好な電気的コンタクトをとることができる。
また、本実施の形態において、絶縁層１８３にフェムト秒レーザを照射する前に絶縁層１８３表面に撥液処理を行っていてもよい。絶縁層１８３表面に撥液処理を行うことにより、開口部１８４に電極層１８１を形成する際に、液状の導電性材料（液滴）が、開口部１８４に入らず絶縁層１８３表面に堆積するのを防ぐことができ、より精度良く導電性材料を開口部１８４に流入させることができる。
本実施の形態に示す半導体装置の作製方法を用いることにより、複雑なフォトリソグラフィ工程を用いることなく配線間の開口（コンタクトホール）を形成することができ、かつ配線の電気的コンタクトを良好にとることができる。よって、材料のロスが少なく、高性能、高信頼性の半導体装置を歩留まりよく作製することができる。
（実施の形態３）
本実施の形態では、薄膜トランジスタに接続される導電層を有する半導体装置の作製方法について、図４を用いて説明する。ここでは、半導体装置として液晶表示パネルを形成する。また、図４においては、液晶表示パネルの一画素の断面図を示して、以下説明する。
図４（Ａ）に示すように、基板１００上に実施の形態２で示す薄膜トランジスタ１８８、及び薄膜トランジスタ１８８覆う絶縁層１９０を形成する。ここでは塗布法により組成物を塗布し焼成してポリイミドで形成される絶縁層１９０を形成する。
次に、絶縁層１９０の一部を実施の形態１で示す手法によりフェムト秒レーザを用いて開口部を設け、開口部を有する絶縁層１９０を形成する。この後、配線１８７の表面に形成される酸化物を除去してもよい。
次に、図４（Ｂ）に示すように、開口部及び絶縁層１９０の表面に配線１８７に接続する導電層１９２を形成する。なお、導電層１９２は画素電極として機能し、液滴吐出法を用いて選択的に形成する。透光性を有する導電層１９２を形成することで後に透過型発光表示パネルを作製することができる。また、導電層１９２として、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の反射性を有する導電層を形成することで、後に反射型発光表示パネルを作製することができる。さらには、上記透光性を有する導電層及び反射性を有する導電層を一画素ごとに形成することで、半透過型表示パネルを作製することができる。
なお、図４（Ｂ）に示すように、配線１８７の表面において配線１８７及び導電層１９２が接するように開口部を形成することができる。
また、図４（Ｃ）に示すように、一導電型を有する半導体層１８６の表面で一導電型を有する半導体層１８６及び導電層１９２が接するように開口部を形成することができる。
以上の工程により、アクティブマトリクス基板を形成することができる。
次に、印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜１９３を形成する（図４（Ｄ））。なお、配向膜１９３は、斜方蒸着法により形成することもできる。
次に、配向膜２６４、第２の画素電極（対向電極）２６３、及び着色層２６２が設けられた対向基板２６１において、画素部の周辺の領域に液滴吐出法により閉ループ状のシール材（図示しない。）を形成する。シール材には、フィラーが混入されていてもよく、さらに、対向基板２６１にはカラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。
次に、ディスペンサ式（滴下式）により、シール材で形成された閉ループ内側に、液晶材料を滴下したのち、真空中で、対向基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層２６５を形成する。なお、液晶層２６５を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式（汲み上げ式）を用いることができる。
この後、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔを貼り付ける。以上の工程により、液晶表示パネルを形成することができる。
なお、本実施の形態ではＴＮ型の液晶パネルについて示しているが、上記のプロセスは他の方式の液晶パネルに対しても同様に適用することができる。例えば、ガラス基板と平行に電界を印加して液晶を配向させる横電界方式の液晶パネルに本実施の形態を適用することができる。また、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式の液晶パネルに本実施の形態を適用することができる。
図５と図６は、ＶＡ型液晶パネルの画素構造を示している。図５は平面図であり、図中に示す切断線Ｉ−Ｊに対応する断面構造を図６に表している。以下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すなわち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立して制御する構成を有している。
画素電極層１６２４は開口（コンタクトホール）１６２３により、配線層１６１８でＴＦＴ１６２８と接続している。また、画素電極層１６２６は開口（コンタクトホール）１６２７により、配線層１６１９でＴＦＴ１６２９と接続している。ＴＦＴ１６２８のゲート配線層１６０２と、ＴＦＴ１６２９のゲート電極層１６０３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能する配線層１６１６は、ＴＦＴ１６２８とＴＦＴ１６２９で共通に用いられている。
画素電極層１６２４と画素電極層１６２６は、２工程による液滴吐出工程を用いて、実施の形態１と同様に作製する。具体的には、第１の液滴吐出工程により画素電極層のパターンの輪郭に沿って第１の導電性材料を吐出し、枠状の第１の導電層を形成する。枠状の第１の導電層内部を充填するように第２の導電性材料を含む組成物を吐出し、第２の導電層を形成する。第１の導電層及び第２の導電層は連続的な画素電極層として用いることができ、画素電極層１６２４、１６２６を形成することができる。このように本発明を用いると、工程が簡略化し、材料のロスが防げるので、低コストで生産性良く表示装置を作製することができる。
画素電極層１６２４と画素電極層１６２６の形状は異なっており、スリット１６２５によって分離されている。Ｖ字型に広がる画素電極層１６２４の外側を囲むように画素電極層１６２６が形成されている。画素電極層１６２４と画素電極層１６２６に印加する電圧のタイミングを、ＴＦＴ１６２８及びＴＦＴ１６２９により異ならせることで、液晶の配向を制御している。対向基板１６０１には、遮光膜１６３２、着色層１６３６、対向電極層１６４０が形成されている。また、着色層１６３６と対向電極層１６４０の間には平坦化膜１６３７が形成され、液晶の配向乱れを防いでいる。図７に対向基板側の構造を示す。対向電極層１６４０は異なる画素間で共通化されている電極であるが、スリット１６４１が形成されている。このスリット１６４１と、画素電極層１６２４及び画素電極層１６２６側のスリット１６２５とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
このように、画素電極層として有機化合物と無機化合物を複合化させた複合材料を用いて液晶パネルを製造することができる。このような画素電極を用いることにより、インジウムを主成分とする透明導電膜を使う必要がなく、原材料面でのボトルネックを解消することができる。
本実施例は、上記の実施の形態と適宜自由に組み合わせることができる。
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、静電破壊を防止することができる。
本実施の形態に示す液晶表示パネルの作製方法を用いることにより、複雑なフォトリソグラフィ工程を用いることなく配線間の開口（コンタクトホール）を形成することができ、かつ配線の電気的コンタクトを良好にとることができる。よって、材料のロスが少なく、高性能、高信頼性の液晶表示パネルを歩留まりよく作製することができる。
（実施の形態４）
本実施例では、薄膜トランジスタに接続される導電層を有する半導体装置の作製方法について説明する。ここでは、導電層として画素電極を形成し、半導体装置として発光表示パネルを形成する。さらに、図８においては、発光表示パネルの一画素を示して、以下説明する。
まず、図８（Ａ）に示すように、基板１００上に実施の形態２で示した薄膜トランジスタ１８８、及び薄膜トランジスタ１８８を覆い、且つフェムト秒レーザを用いて開口した開口部を有する絶縁層１９１を形成する。
次に、図８（Ｂ）に示すように、実施の形態１又は実施の形態２と同様に配線１８７に接続する導電層２０１を形成する。なお、導電層２０１は画素電極として機能する。
次に、図８（Ｃ）に示すように、画素電極として機能する導電層２０１の端部を覆う絶縁層２０２を形成する。このような絶縁層としては、絶縁層１９１及び導電層２０１上に図示しない絶縁層を形成し、当該絶縁層にフェムト秒レーザを照射して導電層２０１上の絶縁層を除去することで形成することができる。
次に、導電層２０１の露出部及び絶縁層２０２の一部に発光物質を有する層２０３を形成し、その上に画素電極として機能する導電層２０４を形成する。以上の工程により導電層２０１、発光物質を有する層２０３、及び導電層２０４で構成される発光素子２０５を形成することができる。
ここで、発光素子２０５の構造について説明する。
発光物質を含む層２０３に、有機化合物を用いた発光機能を担う層（以下、発光層３４３と示す。）を形成することで、発光素子２０５は有機ＥＬ素子として機能する。
発光性の有機化合物としては、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−６−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２］（ピコリナト）イリジウム（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２｝（ピコリナト）イリジウム（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、（アセチルアセトナト）ビス（２−フェニルピリジナト−Ｎ，Ｃ２）イリジウム（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、（アセチルアセトナト）ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３］イリジウム（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、（アセチルアセトナト）ビス（２−フェニルキノリナト−Ｎ，Ｃ２）イリジウム（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、（アセチルアセトナト）ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３］イリジウム（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。
また、図９（Ａ）に示すように、第１の導電層２０１上に正孔注入材料で形成される正孔注入層３４１、正孔輸送性材料で形成される正孔輸送層３４２、発光性の有機化合物で形成される発光層３４３、電子輸送性材料で形成される電子輸送層３４４、電子注入性材料で形成される電子注入層３４５により形成された発光材料を含む層３１８、及び第２の導電層２０４で発光素子２０５を形成してもよい。
正孔輸送性材料は、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）の他、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’−ビス［Ｎ−（４−ビフェニリル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＢＰＢ）、４，４’，４’’−トリ（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、ＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＢＢＰＢ、ＴＣＴＡ、ＮＰＢなどに代表される芳香族アミン化合物は、正孔を発生しやすく、有機化合物として好適な化合物群である。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。
正孔注入性材料は、上記正孔輸送性材料の他、導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（略称：ＰＳＳ）をドープしたポリエチレンジオキシチオフェン（略称：ＰＥＤＯＴ）やポリアニリン（略称：ＰＡｎｉ）などを用いることもできる。また、酸化モリブデン（ＭｏＯｘ）、酸化バナジウム（ＶＯｘ）、酸化ニッケル（ＮｉＯｘ）などの無機半導体の薄膜や、酸化アルミニウム（Ａｌ２Ｏ３）などの無機絶縁体の超薄膜も有効である。
ここで、電子輸送性材料は、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。
電子注入材料としては、上述した電子輸送性材料の他に、ＬｉＦ、ＣｓＦなどのアルカリ金属ハロゲン化物や、ＣａＦ２のようなアルカリ土類ハロゲン化物、Ｌｉ２Ｏなどのアルカリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチルアセトネート（略称：Ｌｉ（ａｃａｃ）や８−キノリノラト−リチウム（略称：Ｌｉｑ）などのアルカリ金属錯体も有効である。さらに、上述した電子輸送性材料と、Ｍｇ、Ｌｉ、Ｃｓ等の仕事関数の小さい金属とを共蒸着等により混合した材料を使用することもできる。
また、図９（Ｂ）に示すように、第１の導電層２０１、有機化合物及び有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送層３４６、発光性の有機化合物で形成される発光層３４３、及び発光性の有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層３４７により形成された発光材料を含む層３１８、並びに第２の導電層２０４で発光素子２０５を形成してもよい。
発光性の有機化合物、及び発光性の有機化合物に対して電子受容性を有する無機化合物で形成される正孔輸送層３４６は、有機化合物として、上記した正孔輸送性の有機化合物を適宜用いて形成する。また、無機化合物として、有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第４族乃至第１２族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第４族乃至第８族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
発光性の有機化合物、及び発光性の有機化合物に対して電子供与性を有する無機化合物で形成される電子輸送層３４７は、有機化合物として上記した電子輸送性の有機化合物を適宜用いて形成する。また、無機化合物として、有機化合物から電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。
発光性の有機化合物及び無機化合物で形成される電子輸送層３４７又は正孔輸送層３４６は、電子注入・輸送特性が優れているため、第１の導電層２０１、第２の導電層２０４共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。また駆動電圧を低減することが可能である。
また、発光物質を含む層２０３として、無機化合物を用いた発光機能を担う層（以下、発光層３４９という。）を有することで、発光素子２０５は無機ＥＬ素子として機能する。無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた発光物質を含む層を有し、後者は、発光材料の薄膜からなる発光物質を含む層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。以下に、無機ＥＬ素子の構造について示す。
本実施の形態で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。
液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
無機ＥＬ素子の発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）等の３元系の混晶であってもよい。
局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、電荷補償として、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができる。また、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。
また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。
なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。
図９（Ｃ）は、発光物質を含む層２０３が第１の絶縁層、発光層３４９、及び第２の絶縁層３５０で構成される無機ＥＬ素子の断面を示す。
薄膜型無機ＥＬの場合、発光層３４９は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子エピタキシ法（ＡＬＥ）等を用いて形成することができる。
第１の絶縁層３４８及び第２の絶縁層３５０は、特に限定されることはないが、絶縁耐性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層を用いることができる。第１の絶縁層３４８及び第２の絶縁層３５０は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。なお、本実施の形態の発光素子は、必ずしもホットエレクトロンを必要とはしないため、薄膜にすることもでき、駆動電圧を低下できる長所を有する。好ましくは、５００ｎｍ以下の膜厚、より好ましくは１００ｎｍ以下の膜厚であることが好ましい。
なお、図示しないが、発光層３４９と絶縁層３４８、３５０、又は発光層３４９と導電層２０１、３１９の間にバッファ層を設けても良い。このバッファ層はキャリアの注入を容易にし、かつ両層の混合を抑制する役割をもつ。バッファ層としては、特に限定されることはないが、例えば、発光層の母体材料であるＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＳｒＳ、ＢａＳ等、又はＣｕＳ、Ｃｕ２Ｓ、又はハロゲン化アルカリであるＬｉＦ、ＣａＦ２、ＢａＦ２、ＭｇＦ２等を用いることができる。
また、図９（Ｄ）に示すように、発光物質を含む層２０３が発光層３４９及び第１の絶縁層３４８で構成されてもよい。この場合、図９（Ｄ）においては、第１の絶縁層３４８は第２の導電層２０４及び発光層３４９の間に設けられている形態を示す。なお、第１の絶縁層３４８は第１の導電層２０１及び発光層３４９の間に設けられていてもよい。
さらには、発光物質を含む層２０３が、発光層３４９のみで構成されてもよい。即ち、第１の導電層２０１、発光物質を含む層２０３、第２の導電層２０４で発光素子２０５を構成してもよい。
分散型無機ＥＬの場合、粒子状の発光材料をバインダ中に分散させ膜状の発光物質を含む層を形成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、発光物質を含む層としての形状に保持するための物質である。発光材料は、バインダによって発光物質を含む層中に均一に分散し固定される。
分散型無機ＥＬの場合、発光物質を含む層の形成方法は、選択的に発光物質を含む層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む発光物質を含む層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。
図９（Ｅ）における素子は、第１の導電層２０１、発光物質を含む層２０３、第２の導電層２０４を有し、発光物質を含む層２０３が、発光材料３５２がバインダ３５１に分散された発光層及び絶縁層３４８で構成される。なお、絶縁層３４８は、図９（Ｅ）においては、第２の導電層２０４に接する構造となっているが、第１の導電層２０１に接する構造でもよい。また、素子は、第１の導電層２０１及び第２の導電層２０４それぞれに接する絶縁層を有してもよい。さらには、素子は、第１の導電層２０１及び第２の導電層２０４に接する絶縁層を有さなくてもよい。
本実施の形態に用いることのできるバインダとしては、有機材料や無機材料の絶縁材料を用いることができる。また、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。また光硬化型などを用いることができる。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。
また、バインダに用いる無機絶縁材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、ＺｎＳその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる発光物質を含む層の誘電率をより制御することができ、より誘電率を大きくすることができる。
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、発光層を形成する方法（各種ウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。
無機ＥＬ発光素子は、発光物質を含む層を狭持する一対の電極間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
ここでは、赤色を表示する発光素子として、第１の画素電極として機能する第２の導電層として膜厚１２５ｎｍの酸化珪素を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（アセチルアセトナート）（略称：Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ））が添加されたＮＰＢを３０ｎｍ、Ａｌｑ３を３０ｎｍ、Ａｌｑ３を３０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。第２の画素電極として機能する第３の導電層として、膜厚２００ｎｍのＡｌ層を形成する。
また、緑色を表示する発光素子として、第１の画素電極として機能する第２の導電層として膜厚１２５ｎｍの酸化珪素を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、クマリン５４５Ｔ（Ｃ５４５Ｔ）が添加されたＡｌｑ３を４０ｎｍ、Ａｌｑ３を３０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。第２の画素電極として機能する第３の導電層として、膜厚２００ｎｍのＡｌ層を形成する。
また、青色を表示する発光素子として、第１の画素電極として機能する第２の導電層として膜厚１２５ｎｍの酸化珪素を含むＩＴＯ層を形成する。また、発光層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）が添加された、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ：）を３０ｎｍ、Ａｌｑ３を３０ｎｍ、及びＬｉＦを１ｎｍ積層して形成する。第２の画素電極として機能する第３の導電層として、膜厚２００ｎｍのＡｌ層を形成する。
次に、導電層２０４上に保護膜を形成することが好ましい。
この後、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔを貼り付ける。以上の工程により、発光表示パネルを形成することができる。
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。
ここで、図９（Ａ）及び（Ｂ）で示す発光素子を有する発光表示パネルにおいて、基板１００側に放射する場合、つまり下方放射を行う場合について、図１０（Ａ）を用いて説明する。この場合、薄膜トランジスタ１８８に電気的に接続するように、ソース電極層又はドレイン電極として機能する配線１８７に接して、透光性を有する導電層４８４、発光物質を含む層４８５、遮光性または反射性を有する導電層４８６が順に積層される。光が透過する基板１００は少なくとも可視領域の光に対して透光性を有する必要がある。
次に、基板１００と反対側に放射する場合、つまり上方放射を行う場合について、図１０（Ｂ）を用いて説明する。薄膜トランジスタ１８８は、前述した薄膜トランジスタの同様に形成することができる。薄膜トランジスタ１８８に電気的に接続するソース電極層又はドレイン電極として機能する配線１８７が遮光性または反射性を有する導電層４６３と接し、電気的に接続する。遮光性または反射性を有する導電層４６３、発光物質を含む層４６４、透光性を有する導電層４６５が順に積層される。導電層４６３は遮光性または反射性を有する金属層であり、発光素子から放射される光を矢印の上面に反射する。なお、遮光性または反射性を有する導電層４６３上に透光性を有する導電層を形成してもよい。発光素子から放出する光は第２の導電層４６５を透過して放出されるので、透光性を有する導電層４６５は、少なくとも可視領域において透光性を有する材料で形成する。
次に、光が基板１００側とその反対側の両側に放射する場合、つまり両方放射を行う場合について、図１０（Ｃ）を用いて説明する。薄膜トランジスタ１８８の半導体層に電気的に接続するソース電極層又はドレイン電極として機能する配線１８７に、第１の透光性を有する導電層４７２が電気的に接続している。第１の透光性を有する導電層４７２、発光物質を含む層４７３、第２の透光性を有する導電層４７４が順に積層される。このとき、第１の透光性を有する導電層４７２と第２の透光性を有する導電層４７４のどちらも少なくとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両方放射が実現する。この場合、光が透過する絶縁層や基板１００も少なくとも可視領域の光に対して透光性を有する必要がある。
ここで、図９（Ａ）及び（Ｂ）で示す発光素子を有する発光表示パネルの画素回路、及びその動作構成について、図１１を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。本実施例では、ＣＶＣＶ動作をする画素を図１１（Ａ）及び（Ｂ）用いて説明する。また、ＣＶＣＣ動作をする画素を図１１（Ｃ）を用いて説明する。
図１１（Ａ）及び（Ｂ）に示す画素は、列方向に信号線３７１０及び電源線３７１１、行方向に走査線３７１４が配置される。また、スイッチング用ＴＦＴ３７０１、駆動用ＴＦＴ３７０３、容量素子３７０２及び発光素子３７０５を有する。
なお、スイッチング用ＴＦＴ３７０１及び駆動用ＴＦＴ３７０３は、オンしているときは線形領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に電圧を印加するか否かを制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましい。また駆動用ＴＦＴ３７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。また、駆動用ＴＦＴ３７０３のチャネル幅Ｗとチャネルと長Ｌの比（Ｗ／Ｌ）は、ＴＦＴの移動度にもよるが１〜１０００であることが好ましい。Ｗ／Ｌが大きいほど、ＴＦＴの電気特性が向上する。
図１１（Ａ）、（Ｂ）に示す画素において、スイッチング用ＴＦＴ３７０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ３７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子３７０２にそのビデオ信号の電圧が保持される。
図１１（Ａ）において、電源線３７１１がＶｓｓで発光素子３７０５の対向電極がＶｄｄの場合、発光素子の対向電極は陽極であり、駆動用ＴＦＴ３７０３に接続される電極は陰極である。この場合、駆動用ＴＦＴ３７０３の特性バラツキによる輝度ムラを抑制することが可能である。
図１１（Ａ）において、電源線３７１１がＶｄｄで発光素子３７０５の対向電極がＶｓｓの場合、発光素子の対向電極は陰極であり、駆動用ＴＦＴ３７０３に接続される電極は陽極である。この場合、Ｖｄｄより電圧の高いビデオ信号を信号線３７１０に入力することにより、容量素子３７０２にそのビデオ信号の電圧が保持され、駆動用ＴＦＴ３７０３が線形領域で動作するので、ＴＦＴのバラツキによる輝度ムラを改善することが可能である。
図１１（Ｂ）に示す画素は、ＴＦＴ３７０６と走査線３７１５を追加している以外は、図１１（Ａ）に示す画素構成と同じである。
ＴＦＴ３７０６は、新たに配置された走査線３７１５によりオン又はオフが制御される。ＴＦＴ３７０６がオンとなると、容量素子３７０２に保持された電荷は放電し、駆動用ＴＦＴ３７０３がオフとなる。つまり、ＴＦＴ３７０６の配置により、強制的に発光素子３７０５に電流が流れない状態を作ることができる。そのためＴＦＴ３７０６を消去用のＴＦＴと呼ぶことができる。従って、図１１（Ｂ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。
上記動作構成を有する画素において、発光素子３７０５の電流値は、線形領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性のバラツキを抑制することが可能であり、ＴＦＴ特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
次に、ＣＶＣＣ動作をする画素を図１１（Ｃ）を用いて説明する。図１１（Ｃ）に示す画素は、図１１（Ａ）に示す画素構成に、電源線３７１２、電流制御用ＴＦＴ３７０４が設けられている。なお、図１１（Ｃ）に示す画素において、駆動用ＴＦＴ３７０３のゲート電極を、行方向に配置された電源線３７１２を、列方向に配置された電源線３７１２に接続してもよい。
なお、スイッチング用ＴＦＴ３７０１は線形領域で動作し、駆動用ＴＦＴ３７０３は飽和領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ３７０４は飽和領域で動作し発光素子３７０５に対する電流の供給を制御する役目を有する。
なお、図１１（Ａ）及び（Ｂ）に示される画素でも、ＣＶＣＣ動作をすることは可能である。また、図１１（Ｃ）に示される動作構成を有する画素は、図１１（Ａ）及び（Ｂ）と同様に、発光素子の電流の流れる方向によって、Ｖｄｄ及びＶｓｓを適宜変えることが可能である。
上記構成を有する画素は、電流制御用ＴＦＴ３７０４が線形領域で動作するために、電流制御用ＴＦＴ３７０４のＶｇｓの僅かな変動は、発光素子３７０５の電流値に影響を及ぼさない。つまり、発光素子３７０５の電流値は、飽和領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜の面積を大きくすると、ＴＦＴのバラツキの低減が可能であるため好ましい。また、図１１（Ａ）及び図１１（Ｂ）に示す画素は、ＴＦＴの数が少ないため開口率を増加させることが可能である。
なお、容量素子３７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子３７０２を設けなくてもよい。
また、薄膜トランジスタの半導体層が非晶質半導体膜で形成される場合は、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素周辺に設けることが好ましい。
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、パッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
以上のように、多様な画素回路を採用することができる。
本実施の形態に示す発光表示パネルの作製方法を用いることにより、複雑なフォトリソグラフィ工程を用いることなく配線間の開口（コンタクトホール）を形成することができ、かつ配線の電気的コンタクトを良好にとることができる。よって、材料のロスが少なく、高性能、高信頼性の発光表示パネルを歩留まりよく作製することができる。
（実施の形態５）
本実施の形態では、半導体装置の代表例を、図１２及び図１３を用いて説明する。電気泳動素子とは、マイクロカプセルの中にプラスとマイナスに帯電した黒と白の粒子を閉じ込めた物を第１の導電層及び第２の導電層の間に配置し、第１の導電層及び第２の導電層に電位差を生じさせて黒と白の粒子を電極間で移動させて表示を行う素子である。
図１２に示すように、基板１００上に実施の形態２で示す薄膜トランジスタ１８８、及び薄膜トランジスタ１８８を覆い、且つフェムト秒レーザを用いて形成した開口部を有する絶縁層１９１を形成する。
次に、配線１８７に接続する第１の導電層１１８１を形成する。なお、第１の導電層１１８１は画素電極として機能する。ここでは、液滴吐出法を用いて選択的にアルニウムを用いて第１の導電層１１８１を形成する。
また、基板１１７２上に第２の導電層１１７３を形成する。第２の導電層１１７３も平行に形成することが好ましい。ここでは、酸化亜鉛を用いて第２の導電層１１７３を形成する。
次に、基板１００及び基板１１７２をシール材で貼り合わせる。このとき、第１の導電層１１８１及び第２の導電層１１７３の間にマイクロカプセル１１７０を分散させて、基板１００及び基板１１７２の間に電気泳動素子を形成する。基板１００及び基板１１７２は、第１の導電層１１８１１及び第２の導電層１１７３が交差するように、シール材を用いて貼りあわせる。また、電気泳動素子は、第１の導電層１１８１、マイクロカプセル１１７０、第２の導電層１１７３で構成される。また、マイクロカプセル１１７０はバインダにより第１の導電層１１８１１及び第２の導電層１１７３の間に固定される。
次に、マイクロカプセルの構造について、図１３を用いて示す。図１３（Ａ）及び（Ｂ）に示すように、マイクロカプセル１１７０は微細な透明容器１１７４内に透明の分散媒１１７６及び帯電した黒色粒子１１７５ａ及び白色粒子１１７５ｂが分散される。なお、黒色粒子１１７５ａの代わりに、青色粒子、赤色粒子、緑色粒子、黄色粒子、青緑粒子、赤紫粒子を用いても良い。さらには、図１３（Ｃ）及び（Ｄ）に示すように、微細な透明容器１３３１内に着色した分散媒１３３３及び白色粒子１３３２が分散されるマイクロカプセル１３３０を用いてもよい。なお、着色した分散媒１３３３は、黒色、青色、赤色、緑色、黄色、青緑色、赤紫色のいずれかに着色している。また、一画素に青色粒子、赤色粒子、緑色粒子が分散されるマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、黄色粒子、青緑粒子、赤紫粒子が分散されるマイクロカプセルをそれぞれ設けることで、カラー表示することができる。また、一画素に青色、赤色、緑色の分散媒を有するマイクロカプセルを配列して設けることで、カラー表示することができる。また、一画素に黄色、青緑色、赤紫色の分散媒を有するマイクロカプセルを配列して設けることで、カラー表示することができる。
次に、電気泳動素子を用いた表示方法を示す。具体的には、図１３（Ａ）及び（Ｂ）を用いて、二色の粒子を有するマイクロカプセル１１７０の表示方法について示す。ここでは、二色の粒子として白色粒子及び黒色粒子を用い、また透明な分散媒を有するマイクロカプセルについて示す。なお、二色の粒子の黒色粒子の代わりに他の色の粒子を用いてもよい。
マイクロカプセル１１７０において、黒色粒子１１７５ａがプラスに帯電されているものとし、白色粒子１１７５ｂがマイナスに帯電されているものとし、第１の導電層１１７１及び第２の導電層１１７３に電界を印加する。ここでは、第２の導電層から第１の導電層の方向へ電界が印加されると、図１３（Ａ）に示すように、第２の導電層１１７３側に黒色粒子１１７５ａが泳動し、第１の導電層１１７１側に白色粒子１１７５ｂが泳動する。この結果、マイクロカプセルを第１の導電層１１７１側から見た場合には、白色に観察され、第２の導電層１１７３側から見た場合には黒色に観察される。
一方、第１の導電層１１７１から第２の導電層１１７３の方向へ電界が印加されると、図１３（Ｂ）に示すように、第１の導電層１１７１側に黒色粒子１１７５ａが泳動し、第２の導電層１１７３側に白色粒子１１７５ｂが泳動する。この結果、マイクロカプセルを第１の導電層１１７１側から見た場合には、白色に観察され、第２の導電層１１７３側から見た場合には黒色に観察される。
次に、白色粒子を有し、且つ着色された分散媒を有するマイクロカプセル１３３０の表示方法について示す。ここでは、分散媒が黒色に着色された例を示すが、他の色に着色された分散媒を用いても同様である。
マイクロカプセル１３３０において、白色粒子１３３２がマイナスに帯電されているものとし、第１の導電層１１７１及び第２の導電層１１７３に電界を印加する。ここでは、第２の導電層から第１の導電層の方向へ電界が印加されると、図１３（Ｃ）に示すように、第１の導電層１１７１側に白色粒子１１７５ｂが泳動する。この結果、マイクロカプセルを第１の導電層１１７１側から見た場合には、白色に観察され、第２の導電層１１７３側から見た場合には黒色に観察される。
一方、第１の導電層から第２の導電層の方向へ電界が印加されると、図１３（Ｄ）に示すように、第２の導電層１１７３側に白色粒子１１７５ｂが泳動する、この結果、マイクロカプセルを第１の導電層１１７１側から見た場合には、白色に観察され、第２の導電層１１７３側から見た場合には黒色に観察される。
ここで、電気泳動素子を用いて説明したが、この代わりにツイストボール表示方式を用いた表示装置を用いてもよい。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第１の導電層及び第２の導電層の間に配置し、第１の導電層及び第２の導電層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
また、薄膜トランジスタの代わりに、スイッチング素子としてＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）、ダイオード等を用いることもできる。
電気泳動素子を有する表示装置やツイストボール表示方式の表示装置は、電界効果トランジスタを取り去った後も長期にわたって、電界印加時と同様の状態を保持する。よって、電源を切っても表示状態を維持することが可能である。このため低消費電力が可能で有る。
以上の工程により、電気泳動素子を含む半導体装置を作製することができる。
本実施の形態に示す電気泳動素子を含む半導体装置の作製方法を用いることにより、複雑なフォトリソグラフィ工程を用いることなく配線間の開口（コンタクトホール）を形成することができ、かつ配線の電気的コンタクトを良好にとることができる。よって、材料のロスが少なく、高性能、高信頼性の電気泳動素子を含む半導体装置を歩留まりよく作製することができる。
（実施の形態６）
実施の形態３〜５によって作製される表示パネル（ＥＬ表示パネル、液晶表示パネル、電気泳動表示パネル）において、半導体層を非晶質半導体、又はＳＡＳで形成し、走査線側の駆動回路を基板上に形成する例を示す。
図１４は、１〜１５ｃｍ２／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。
図１４において８５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。８５０１はバッファ回路であり、その先に画素８５０２が接続される。
図１５は、パルス出力回路８５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ８６０１〜８６１２で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。
また、バッファ回路８５０１の具体的な構成を図１６に示す。バッファ回路も同様にｎチャネル型のＴＦＴ８６２０〜８６３５で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。
このような回路を実現するには、ＴＦＴ相互を配線によって接続する必要がある。
以上のようにして、表示パネルに駆動回路を組み入れることができる。
次に、上記実施例に示した表示パネルへの駆動回路の実装について、図１７を用いて説明する。
図１７（Ａ）に示すように、画素部１７０１の周辺にソース線駆動回路１７０２、及びゲート線駆動回路１７０３ａ、１７０３ｂを実装する。図１７（Ａ）では、ソース線駆動回路１７０２、及びゲート線駆動回路１７０３ａ、１７０３ｂ等として、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により、基板１７００上にＩＣチップ１７０５を実装する。ここでは、ＣＯＧ方式を用いる。そして、ＦＰＣ（フレキシブルプリントサーキット）１７０６を介して、ＩＣチップと外部回路とを接続する。
なお、ソース線駆動回路１７０２の一部、例えばアナログスイッチを基板上に形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
また、図１７（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素部１７０１とゲート線駆動回路１７０３ａ、１７０３ｂ等を基板上に形成し、ソース線駆動回路１７０２等を別途ＩＣチップとして実装する場合がある。図１７（Ｂ）において、ソース線駆動回路１７０２として、ＣＯＧ方式により、基板１７００上にＩＣチップ１７０５を実装する。そして、ＦＰＣ１７０６を介して、ＩＣチップと外部回路とを接続する。
なお、ソース線駆動回路１７０２の一部、例えばアナログスイッチを基板上に形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
さらに、図１７（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式によりソース線駆動回路１７０２等を実装する場合がある。そして、ＦＰＣ１７０６を介して、ＩＣチップと外部回路とを接続する。図１７（Ｃ）において、ソース線駆動回路をＴＡＢ方式により実装しているが、ゲート線駆動回路をＴＡＢ方式により実装してもよい。
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上に回路を形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザビーム又は周波数１０ＭＨｚ以上のパルスレーザを照射することで形成するとよい。連続発振型のレーザビームを照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
次に、上記実施例で示される表示パネルを有するモジュールについて、図１８を用いて説明する。図１８は表示パネル９８０１と、回路基板９８０２を組み合わせたモジュールを示している。回路基板９８０２には、例えば、コントロール回路９８０４や信号分割回路９８０５などが形成されている。また、表示パネル９８０１と回路基板９８０２とは、接続配線９８０３で接続されている。表示パネル９８０１に実施例１乃至３で示すような、液晶表示パネル、発光表示パネル、電気泳動表示パネル等を適宜用いることができる。
この表示パネル９８０１は、発光素子が各画素に設けられた画素部９８０６と、走査線駆動回路９８０７、選択された画素にビデオ信号を供給する信号線駆動回路９８０８を備えている。画素部９８０６の構成は、実施の形態３乃至５と同様である。また、走査線駆動回路９８０７や信号線駆動回路９８０８は、異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等の手法により、基板上にＩＣチップで形成される走査線駆動回路９８０７、信号線駆動回路９８０８を実装する。
本実施例により、歩留まり高く表示パネルを有するモジュールを形成することが可能である。
（実施の形態７）
上記実施の形態や示される半導体装置を有する電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１９を参照して説明する。
図１９（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２に、上記実施の形態に示すものを適用することにより、高性能な携帯情報端末を容易に作製することができる。
図１９（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１に、上記実施の形態に示すものを適用することにより、高性能なデジタルビデオカメラを容易に作製することができる。
図１９（Ｃ）に示す携帯端末は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２に、上記実施の形態に示すものを適用することにより、高性能な携帯端末を容易に作製することができる。
図１９（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２に、上記実施の形態に示すものを適用することにより、高性能な携帯型のテレビジョン装置を容易に作製することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広く適用することができる。
図１９（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２に、上記実施の形態に示すものを適用することにより、高性能な携帯型のコンピュータを容易に作製することができる。
図１９（Ｆ）に示すテレビジョン装置は、本体９６０１、表示部９６０２等を含んでいる。表示部９６０２に、上記実施の形態に示すものを適用することにより、高性能なテレビジョン装置を容易に作製することができる。
ここで、テレビジョン装置の構成について、図２０を用いて説明する。
図２０は、テレビジョン装置の主要な構成を示すブロック図である。チューナ９５１１は映像信号と音声信号を受信する。映像信号は、映像検波回路９５１２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９５１３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９５１４により処理される。コントロール回路９５１４は、表示パネル９５１５の走査線駆動回路９５１６と信号線駆動回路９５１７にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路９５１８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
なお、テレビジョン装置を構成する各回路には、上記実施の形態で示したＴＦＴを用いることができる。上記実施の形態に示すＴＦＴは、フェムト秒レーザを用いることにより複雑なフォトリソグラフィ工程を用いることなく配線間の開口（コンタクトホール）を形成することができ、かつ配線の電気的コンタクトを良好にとることができる。よって、材料のロスが少なく、高性能、高信頼性なテレビジョン装置を歩留まりよく作製することができる。
図２０において、チューナ９５１１で受信した信号のうち、音声信号は音声検波回路９５２１に送られ、その出力は音声信号処理回路９５２２を経てスピーカー９５２３に供給される。制御回路９５２４は受信局（受信周波数）や音量の制御情報を入力部９５２５から受け、チューナ９５１１や音声信号処理回路９５２２に信号を送出する。
このテレビジョン装置は、表示パネル９５１５を含んで構成されることにより、テレビジョン装置の低消費電力を図ることが可能である。
なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニターをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明に適応可能な発光素子の断面構造を説明する図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明に適応可能な発光素子の等価回路を説明する図である。 本発明の半導体装置の作製方法を説明する断面図である。 本発明に適応可能な電気泳動素子の断面構造を説明する図である。 本発明の表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図。 本発明の表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図（シフトレジスタ回路）。 本発明の表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図（バッファ回路）。 本発明の半導体装置を説明する上面図である。 本発明の半導体装置を説明する上面図である。 本発明の半導体装置を用いた電子機器を説明する斜視図である。 本発明の半導体装置を用いた電子機器を説明する図である。
符号の説明
７２０ 基板
７２１ 導電層
７２２ 光透過層
７２４ 導電性材料
７２５ 開口部
７２６ 導電層

Claims (7)

  1. 基板上に導電層を形成し、
    前記導電層上に光透過層を形成し、
    前記光透過層上からフェムト秒レーザを照射して、前記導電層及び前記光透過層を選択的に除去することを特徴とする半導体装置の作製方法。
  2. 基板上に導電層を形成し、
    前記導電層上に光透過層を形成し、
    前記光透過層上からフェムト秒レーザを照射して、前記導電層及び前記光透過層を選択的に除去して前記導電膜及び前記光透過層に開口部を形成し、
    前記開口部に液状の導電性材料を滴下することを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記導電層の端部は、前記光透過層の端部より内側に配置されるように前記導電層及び前記光透過層を除去することを特徴とする半導体装置の作製方法。
  4. 基板上に第１の導電層を形成し、
    前記第１の導電層上に光透過層を形成し、
    前記光透過層上からフェムト秒レーザを照射して、前記第１の導電層及び前記光透過層を選択的に除去して前記第１の導電膜及び前記光透過層に開口部を形成し、
    前記開口部に液状の導電性材料を滴下して、前記第１の導電層と電気的に接続する第２の導電層を形成することを特徴とする半導体装置の作製方法。
  5. 請求項４において、
    前記第１の導電層の端部は、前記光透過層の端部より内側に配置されるように前記第１の導電層及び前記光透過層を除去することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記光透過層表面に撥液処理を行うことを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項に記載の半導体装置の作製方法を用いることを特徴とする表示装置の作製方法。
JP2006235519A 2006-08-31 2006-08-31 半導体装置の作製方法 Expired - Fee Related JP4919738B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006235519A JP4919738B2 (ja) 2006-08-31 2006-08-31 半導体装置の作製方法
US11/896,031 US7851250B2 (en) 2006-08-31 2007-08-29 Method for manufacturing semiconductor device and method for manufacturing display device
CN200710142266XA CN101136312B (zh) 2006-08-31 2007-08-31 半导体器件的制造方法及显示器件的制造方法
KR1020070088197A KR101357684B1 (ko) 2006-08-31 2007-08-31 반도체 장치의 제작 방법
CN201110081650XA CN102208419B (zh) 2006-08-31 2007-08-31 半导体器件的制造方法及显示器件的制造方法
US12/777,580 US8293593B2 (en) 2006-08-31 2010-05-11 Method for manufacturing semiconductor device and method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006235519A JP4919738B2 (ja) 2006-08-31 2006-08-31 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011277871A Division JP5409759B2 (ja) 2011-12-20 2011-12-20 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008060324A true JP2008060324A (ja) 2008-03-13
JP2008060324A5 JP2008060324A5 (ja) 2009-07-23
JP4919738B2 JP4919738B2 (ja) 2012-04-18

Family

ID=39152163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006235519A Expired - Fee Related JP4919738B2 (ja) 2006-08-31 2006-08-31 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US7851250B2 (ja)
JP (1) JP4919738B2 (ja)
KR (1) KR101357684B1 (ja)
CN (2) CN101136312B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846877B1 (ko) 2008-04-10 2008-07-16 주식회사 세종테크 금속증착층을 갖는 광투과성 사출품의 투과표시패턴 형성방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
KR20090110099A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는평판 표시 장치
KR20100067434A (ko) * 2008-12-11 2010-06-21 한국기계연구원 상이한 레이저 제거 최소 임계값을 이용한 미세 패턴 방법 및 이를 이용한 ｔｆｔ의 형성 방법.
TWI415283B (zh) * 2009-02-18 2013-11-11 Au Optronics Corp Ｘ射線感測器及其製作方法
EP2234100B1 (en) 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
CN105609509A (zh) * 2009-12-04 2016-05-25 株式会社半导体能源研究所 显示装置
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
CN102311095B (zh) * 2011-08-09 2013-11-06 吉林大学 一种在微流控芯片中制备多级金属微纳结构的方法
CN102489873B (zh) * 2011-11-16 2014-07-16 中国科学院上海光学精密机械研究所 在多孔玻璃内部制备三维微流通道的方法
KR101899481B1 (ko) * 2011-12-23 2018-09-18 삼성전자주식회사 전자 장치의 배선 형성 방법
CN103354243B (zh) * 2013-06-28 2016-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法及相关装置
CN105334680A (zh) * 2014-08-15 2016-02-17 群创光电股份有限公司 阵列基板结构及接触结构
CN113128276A (zh) * 2019-12-31 2021-07-16 格科微电子（上海）有限公司 光学指纹器件的制造方法
CN113568225A (zh) * 2021-07-09 2021-10-29 西安中科微星光电科技有限公司 一种液晶光阀模组封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
JP2004297011A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
JP2005210083A (ja) * 2003-12-02 2005-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、並びに表示装置、液晶表示装置及びそれらの作製方法
JP2006100324A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 膜パターンの形成方法
JP2006135289A (ja) * 2004-11-05 2006-05-25 Lg Phillips Lcd Co Ltd 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法
US20060163743A1 (en) * 2005-01-21 2006-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, and electric device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708252A (en) 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
JPS6384789A (ja) 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
US6149988A (en) 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
JP2002162652A (ja) * 2000-01-31 2002-06-07 Fujitsu Ltd シート状表示装置、樹脂球状体、及びマイクロカプセル
US6788368B2 (en) * 2000-03-23 2004-09-07 Daicel Chemical Industries, Ltd. Transmission light-scattering layer sheet and liquid crystal display
JP2003133070A (ja) * 2001-10-30 2003-05-09 Seiko Epson Corp 積層膜の製造方法、電気光学装置、電気光学装置の製造方法、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
JP4068942B2 (ja) 2001-12-17 2008-03-26 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US7148508B2 (en) * 2002-03-20 2006-12-12 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
JP2004062152A (ja) * 2002-06-03 2004-02-26 Sharp Corp 双方向二端子素子を用いた表示装置およびその製造方法
JP2004055159A (ja) 2002-07-16 2004-02-19 Dainippon Screen Mfg Co Ltd 有機ｅｌ素子の製造方法および有機ｅｌ表示装置
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7692378B2 (en) * 2004-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device including an insulating layer with an opening
US8772783B2 (en) 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
JP2004297011A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
JP2005210083A (ja) * 2003-12-02 2005-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、並びに表示装置、液晶表示装置及びそれらの作製方法
JP2006100324A (ja) * 2004-09-28 2006-04-13 Seiko Epson Corp 膜パターンの形成方法
JP2006135289A (ja) * 2004-11-05 2006-05-25 Lg Phillips Lcd Co Ltd 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法
US20060163743A1 (en) * 2005-01-21 2006-07-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, and electric device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846877B1 (ko) 2008-04-10 2008-07-16 주식회사 세종테크 금속증착층을 갖는 광투과성 사출품의 투과표시패턴 형성방법

Also Published As

Publication number Publication date
KR101357684B1 (ko) 2014-02-03
CN101136312B (zh) 2011-05-25
US7851250B2 (en) 2010-12-14
JP4919738B2 (ja) 2012-04-18
US8293593B2 (en) 2012-10-23
US20100219413A1 (en) 2010-09-02
CN102208419A (zh) 2011-10-05
CN102208419B (zh) 2013-03-27
US20080057605A1 (en) 2008-03-06
KR20080020579A (ko) 2008-03-05
CN101136312A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
JP4919738B2 (ja) 半導体装置の作製方法
JP5628949B2 (ja) 半導体装置の作製方法
US7994021B2 (en) Method of manufacturing semiconductor device
JP5268304B2 (ja) 半導体装置の作製方法
JP5110830B2 (ja) 半導体装置の作製方法
JP5216276B2 (ja) 半導体装置の作製方法
US8158517B2 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7470604B2 (en) Method for manufacturing display device
JP5110785B2 (ja) 表示装置の作製方法
JP5227563B2 (ja) 半導体装置の作製方法
JP5314857B2 (ja) 半導体装置の作製方法
KR20080037594A (ko) 반도체 장치의 제작 방법
KR20080018845A (ko) 반도체장치의 제조방법
JP2008033284A (ja) 表示装置の作製方法
JP4954836B2 (ja) 半導体装置の作製方法
JP5314842B2 (ja) 半導体装置の作製方法
JP5409759B2 (ja) 半導体装置の作製方法
JP2008034832A (ja) 表示装置の作製方法
JP5276811B2 (ja) 半導体装置の作製方法
JP2008176095A (ja) パターン形成方法及び薄膜トランジスタの作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees