JP5628949B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5628949B2
JP5628949B2 JP2013041451A JP2013041451A JP5628949B2 JP 5628949 B2 JP5628949 B2 JP 5628949B2 JP 2013041451 A JP2013041451 A JP 2013041451A JP 2013041451 A JP2013041451 A JP 2013041451A JP 5628949 B2 JP5628949 B2 JP 5628949B2
Authority
JP
Japan
Prior art keywords
film
light
substrate
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013041451A
Other languages
English (en)
Other versions
JP2013157613A (ja
Inventor
本田 達也
達也 本田
荒井 康行
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013041451A priority Critical patent/JP5628949B2/ja
Publication of JP2013157613A publication Critical patent/JP2013157613A/ja
Application granted granted Critical
Publication of JP5628949B2 publication Critical patent/JP5628949B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • Y10T428/12917Next to Fe-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置及びその作製方法に関する。
近年シートディスプレイ、シートコンピューター等を実現するために、プラスチック基
板や紙といったフレキシブル基板に形成できる薄膜トランジスタ(Thin Film
Transisor(TFT))の開発が活発に行われている。
薄膜トランジスタ(TFT)及びそれを用いた電子回路は、半導体膜、絶縁膜及び導電
膜などの各種薄膜を基板上に積層し、適宜フォトリソグラフィ技術により所定のパターン
を形成して製造されている。
フォトリソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない
材料で形成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であ
り、半導体集積回路等の製造工程において広く用いられている。
従来のフォトリソグラフィ技術を用いた製造工程では、フォトレジストと呼ばれる感光
性の有機樹脂材料を用いて形成されるレジストマスクの取り扱いだけでも、露光、現像、
焼成、剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数
が増える程、製造コストは必然的に上がってしまうことになる。このような問題点を改善
するために、フォトリソグラフィ工程を削減してTFTを製造することが試みられている
(例えば、特許文献1参照)。
特開2000−133636号公報
フレキシブル基板に形成できるTFTとして、室温で成膜することができる酸化亜鉛(
ZnO)半導体を活性層とするTFT(以下「ZnO−TFT」ともいう)が注目されて
きている。
酸化亜鉛(ZnO)は室温で成膜できることに加えてそのTFT特性、例えば移動度は
アモルファスシリコン(a−Si)を活性層とするTFT(以下「a−Si TFT」と
もいう)よりも数十倍高い。
しかしながら酸化亜鉛は酸、アルカリに弱く、フッ酸や剥離液等に容易に溶解する性質
がある。そのため酸化亜鉛のエッチングは非常に困難であった。
また、酸化亜鉛は電荷を蓄積し易い性質があるため、ドライエッチング装置等を用いて
エッチングを行うと、プラズマによる電気的なダメージが生じ、TFT特性が劣化する問
題がある。
そこで本発明は、薬液やプラズマダメージによって、TFTを形成する酸化物半導体が
劣化しない半導体装置の製造方法を提供することを目的とする。
そこで本発明では、レーザアブレーションパターニング(Laser Ablatio
n Patterning(LAP))及びレーザアドヘッションアブレーションパター
ニング(Laser Ablation Adhesion Patterning(L
AAP))により、酸化亜鉛(ZnO)を用いることによって、レジスト塗布・剥離工程
なしに、活性層、電極、配線等の形成を行うことを特徴とする。これにより、作製工程が
減少して、製造コストの小さい半導体装置を得ることが可能となる。
そこで本発明は、レーザビームを利用して酸化物半導体膜、例えば酸化亜鉛膜を加工す
ることを特徴とする。また、酸化亜鉛等の酸化物半導体はレーザビームの照射によって昇
華しやすく、この特性を利用して電極や配線のパターン形成を行う加工技術を加えること
もできる。いずれにしても本発明は、レーザビームを酸化物半導体膜に照射して、薄膜の
パターンを形成する工程を、半導体装置の製造工程の少なくとも一部に含ませることを特
徴としている。それにより、従来必要であったレジストの塗布、露光、現像、剥離といっ
た煩雑な工程を省略することができる。
なお本明細書では、レーザアブレーションを用いて膜の一部を除去して膜を成形するこ
とを、レーザアブレーションパターニング(Laser Ablation Patte
rning、以下「LAP」ともいう)と呼ぶ。
また、第1の基板上に、レーザアブレーションにより除去されてしまう膜(第1の膜)
及び第1の膜上に第2の膜を形成し、第2の基板上に前記第2の膜を転写することを、レ
ーザアドヘッションアブレーションパターニング(Laser Adhesion Ab
lation Patterning、以下「LAAP」ともいう)と呼ぶ。
酸化亜鉛は昇華性の高い物質であり、1720℃で昇華する。そのため酸化亜鉛膜に、
酸化亜鉛を昇華させるのに十分なエネルギーを有するレーザ光、例えばKrFエキシマレ
ーザを照射すると、酸化亜鉛膜は昇華してしまい、レーザの照射された領域が除去される
このような、レーザアブレーションパターニング(Laser Ablation P
atterning(LAP))を応用すれば、レーザ光を照射して不必要な酸化亜鉛膜
を昇華させることができ、レジスト塗布・剥離工程なしに、酸化亜鉛膜の成形を行うこと
ができる。
また、レジスト塗布と剥離の工程がないためプロセスも短縮できる。更にこのプロセス
ではプラズマダメージは生じないため、TFT特性を劣化させることもない。
さらに基板上の酸化亜鉛膜上に成膜したい材料を形成し、レーザ光を照射することによ
って、酸化亜鉛膜を昇華させて除去し、成膜したい材料を別の基板に成膜する、レーザア
ドヘッションアブレーションパターニング)Laser Adhesion Ablat
ion Patterning(LAAP))を用いることで、レジスト塗布・剥離工程
なしに所望の膜を形成することができる。
また本発明は、基板上に、第1の半導体膜を成膜し、前記第1の半導体膜に、レーザビ
ームを遮蔽する遮蔽物を有するフォトマスクを通して、前記第1の半導体膜にレーザビー
ムを照射し、前記フォトマスク中の遮蔽物が形成されない領域を通して、前記レーザビー
ムが照射された前記第1の半導体膜中の第1の領域は昇華し、前記フォトマスク中の遮蔽
物が形成された領域をマスクとして、前記レーザビームが照射されなかった前記第1の半
導体膜中の第2の領域は昇華せずに残存することにより、島状半導体膜が形成され、前記
島状半導体膜上に、ソース電極またはドレイン電極の一方である第1の電極と、ソース電
極またはドレイン電極の他方である第2の電極が形成され、前記島状半導体膜、前記第1
の電極及び前記第2の電極上に、ゲート絶縁膜が形成され、前記ゲート絶縁膜上にゲート
電極が形成されることを特徴とする半導体装置の作製方法に関するものである。
本発明において、前記ソース電極またはドレイン電極は、透光性を有する基板上に、レ
ーザビームを遮蔽する遮蔽物が形成されたものをフォトマスクとし、透光性を有する基板
上に、第2の半導体膜を第1の層として形成し、及び金属膜を第2の層として形成された
ものをソース基板として、前記フォトマスクを介して前記レーザビームを前記ソース基板
に照射させることにより、前記第2の半導体膜を昇華させることにより、前記金属膜をソ
ース電極またはドレイン電極として前記島状半導体膜上に形成する。
また本発明は、基板上に、ゲート電極、ゲート絶縁膜を形成し、前記ゲート絶縁膜上に
、第1の半導体膜を形成し、レーザビームを遮蔽する遮蔽物を有するフォトマスクを通し
て、前記第1の半導体膜にレーザビームを照射し、前記遮蔽物が形成されなかった領域を
通って、前記レーザビームが照射された前記第1の半導体膜の一部の領域が昇華されて溝
を形成し、前記溝によって前記第1の半導体膜が、活性層となる島状半導体膜と活性層と
して機能しない領域に分断され、前記島状半導体膜及び前記活性層として機能しない領域
上に、絶縁膜を形成し、前記絶縁膜上に、前記島状半導体膜と電気的に接続されるソース
電極またはドレイン電極を形成することを特徴とする半導体装置の作製方法に関するもの
である。
本発明において、前記ゲート電極は、透光性を有する基板上に、レーザビームを遮蔽す
る遮蔽物が形成されたものをフォトマスクとし、透光性を有する基板上に、第2の半導体
膜を第1の層として形成し、及び金属膜を第2の層として形成されたものをソース基板と
して、前記フォトマスクを介して前記レーザビームを前記ソース基板に照射させることに
より、前記第2の半導体膜を昇華させることにより、前記金属膜を前記ゲート電極として
前記基板上に形成する。
本発明において、前記第1の半導体膜は、亜鉛化合物半導体膜あるいは酸化物半導体膜
のいずれか1つである。
本発明において、前記第2の半導体膜は、亜鉛化合物半導体膜あるいは酸化物半導体膜
のいずれか1つである。
本発明において、前記亜鉛化合物半導体膜は、酸化亜鉛(ZnO)、酸化亜鉛を含む混
晶半導体、硫化亜鉛(ZnS)のいずれか1つを含む。
尚、本明細書において、半導体装置とは、半導体層を有する装置を言い、半導体層を有
する素子を含む装置全体も半導体装置と呼ぶ。
酸化亜鉛は、可視光を吸収しないので、a−Si TFTのように、外光によってTF
T特性が変化することはなく、ブラックマトリックス(Black Matrix(BM
))のような遮光物は必要ない。
従って酸化亜鉛を用いると、移動度が高く、BMを形成する必要のないTFTを形成す
ることができる。
また本発明により、TFT及びそれを用いる電子回路並びにTFTによって形成される
半導体装置の製造工程において、フォトリソグラフィ工程の回数を削減し、製造工程を簡
略化し、低いコストで歩留まり良く製造すること可能となる。
本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の液晶表示装置の回路図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の発光素子の回路図。 本発明の半導体装置を用いた電子機器を説明する図。 本発明の半導体装置を用いた電子機器を説明する図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す断面図。 本発明の半導体装置の作製方法を示す上面図及び断面図。 本発明の半導体装置の作製方法を示す断面図。
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面に
おいて、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説
明は省略する。
[実施の形態1]
本実施の形態を、図1(A)〜図1(B)、図2(A)〜図2(D)、図3(A)〜図
3(C)、図4(A)〜図4(E)、図13(A)〜図13(B)、図14を用いて説明
する。
LAP(Laser Ablation Patterning)またはLAAP(L
aser Ablation Adhesion Patterning)用のフォトマ
スクとして、透光性を有する基板を用いる。透光性を有する基板としては、後に照射する
レーザビームに対して透光性を有する基板を用いることができる。このため、後に形成す
るレーザビームの波長を吸収しない基板を適宜選択すればよい。ここでは、透光性を有す
る基板の代表例としては、石英基板、ガラス基板、樹脂基板等がある。
透光性を有する基板上、レーザビームを遮蔽する遮蔽物が形成されており、レーザビー
ムが照射される領域と照射されない領域の形状を決定する。
またレーザビームとしては、代表的には、紫外領域、可視領域、又は赤外領域のレーザ
ビームを適宜選択して照射する。昇華させたい半導体に応じて、レーザビームの波長、振
幅、エネルギー密度、パワー密度等を変えればよい。
このようなレーザビームを発振することが可能なレーザ発振器としては、KrF、Ar
F、XeCl、Xe等のエキシマレーザ発振器、He、He−Cd、Ar、He−Ne、
HF等の気体レーザ発振器、単結晶のYAG、YVO、フォルステライト(MgSi
)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y
YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho
、Er、Tm、Taのうち1種または複数種添加されているものを媒質とする固体レーザ
発振器、GaN、GaAs、GaAlAs、InGaAsP等の半導体レーザ発振器を用
いることができる。なお、固体レーザ発振器においては、基本波〜第5高調波を適宜適用
するのが好ましい。
また、レーザビームは、連続発振のレーザビームやパルス発振のレーザビームを適宜適
用することができる。パルス発振のレーザビームにおいては、通常、数十Hz〜数百Hz
の周波数帯を用いるが、それよりも著しく高い10MHz以上の発振周波数、パルス幅を
ピコ秒台の周波数、或いはフェムト秒(10−15秒)台の周波数を有するパルス発振レ
ーザを用いてもよい。
レーザビームの断面形状は、円形、楕円形、矩形、または線状(厳密には細長い長方形
状)を適宜用いればよい。また、このような断面形状となるように光学系で加工すると好
ましい。
レーザビームのエネルギー又はパワーは、目的とする半導体膜を昇華させるのに十分な
程度が好ましい。
例えば、KrFエキシマレーザを露光源とする場合、紫外を透過する石英基板を使う。
さらに紫外光を遮蔽する材料は、紫外光を吸収し、かつ紫外光で溶けたり昇華しない材
料を選択する必要がある。
このような材料として、例えばAlGaN系半導体やSiC半導体、MoSiなどの
シリサイドが考えられる。または、紫外光の反射率が高いアルミニウム(Al)(反射率
>90%)やAl合金を用いてもよい。さらに、屈折率を変えた積層膜による反射膜と組
み合わせてもよい。
このように、基板上にレーザビームを遮蔽する材料を所定の形状に形成することにより
、フォトマスクを作製することができる。このフォトマスクによって、半導体膜あるいは
配線材料膜の成膜及び成形を同時に行うことが可能となる。
本実施の形態では、TFTの活性層に用いる半導体膜として、主に酸化亜鉛(ZnO)
を例に挙げて説明するが、酸化亜鉛の他に、酸化亜鉛を含む混晶半導体、硫化亜鉛(Zn
S)などの亜鉛化合物半導体膜、あるいは、酸化物半導体膜を用いることができる。
まず半導体膜として酸化亜鉛膜、レーザとしてKrFエキシマレーザを用いて、島状半
導体膜を形成する工程を以下に示す。
図1(A)に示すように、KrFエキシマレーザを、フォトマスク105を通して基板
101上に成膜した酸化亜鉛膜102に照射する。フォトマスク105は、石英基板10
3上に紫外線遮蔽材料104を設けた構成となっている。すなわちフォトマスク105は
、紫外線遮蔽材料104を設けた領域にはレーザが通過せず、紫外線遮蔽材料104を設
けない領域にはレーザが通過するように形成されている。
すると図1(B)のようにレーザが照射された領域の酸化亜鉛膜は昇華され、レーザが
照射されない領域の酸化亜鉛膜が残り、島状酸化亜鉛膜106が形成される。なお、基板
101と酸化亜鉛膜102との間に下地膜が形成されていてもよい。
この工程により、レジストマスクを形成してエッチングをすることなく、島状酸化亜鉛
膜106を得ることができる。
次に配線材料を用いて、配線(あるいは電極)を形成する工程を以下に示す。配線材料
となる金属膜としては、タングステン、アルミニウム、チタン、タンタル等の単層膜およ
びそれらの組み合わせによる多層膜を使うことができる。
配線の形成において、LAAPを使うことにより成膜と成形を同時に行うことができる
。配線材料となる金属膜をレーザアブレーションさせることは難しいが、レーザアブレー
ションしやすい材料、例えば酸化亜鉛を介することで、成膜及び成形することができる。
図2(A)に示すように、紫外光を透過する石英基板111上に酸化亜鉛(ZnO)膜
112を成膜し、さらにその上に金属膜113を成膜する。これが金属膜113のソース
基板となる。
次いで、図2(B)に示すように、金属膜113が成膜された面を成膜したい基板11
4に向け、石英基板111の酸化亜鉛(ZnO)膜112及び金属膜113が形成されて
いない面から、フォトマスク117を介してレーザを照射する。フォトマスク117は、
石英基板115上に紫外線遮蔽材料116が設けられているが、酸化亜鉛膜112の昇華
させたい領域には紫外線遮蔽材料116は設けられていない。
これにより、図2(C)に示されるように、基板111上の酸化亜鉛膜112の、レー
ザが照射された領域が昇華すると同時に、酸化亜鉛膜112の昇華した領域上に存在して
いた金属膜113の一部が、基板114上に成膜される。このようにして、基板114上
に、島状配線領域118及び島状酸化亜鉛膜119を得ることができる。
さらに島状配線領域118上の島状酸化亜鉛膜119は、酸化亜鉛のフッ酸のエッチン
グレートは非常に速い(1/100HF液で1000nm/min)ため、フッ酸で容易
に除去することができる(図2(D)参照)。
以上の工程を用いて、薄膜トランジスタ(Thin Film Transistor
(TFT))を作製する工程を、図3(A)〜図3(C)、図4(A)〜図4(E)、図
13(A)〜図13(B)、図14を用いて以下に説明する。
まず基板301上に、スパッタ法等を用いて、酸化亜鉛(ZnO)膜302を50〜2
00nm成膜する。なお基板301と酸化亜鉛膜302との間に、下地膜を形成してもよ
い。
次いで島状酸化亜鉛膜の形成を行う。図1(A)と同様に、フォトマスク313を通し
てKrFエキシマレーザを照射する(図3(A)参照)。これにより活性層となる島状酸
化亜鉛膜303となる領域以外を除去し、島状酸化亜鉛膜303を形成する(図3(B)
参照)。
なお図3(A)では主に酸化亜鉛(ZnO)を例に挙げて説明するが、酸化亜鉛の他に
、酸化亜鉛を含む混晶半導体、硫化亜鉛(ZnS)などの亜鉛化合物半導体膜や酸化物半
導体膜を用いることができる。
フォトマスク313は、石英基板311上に遮蔽物312を形成したものを用いる。遮
蔽物312としては、このような材料として、例えばAlGaN系半導体やSiC半導体
、MoSiなどのシリサイドが考えられる。ここではSiCを用いればよい。
またフォトマスク313の基板として石英基板を用いるが、透光性を有する基板であれ
ば、石英基板以外にガラス基板、樹脂基板等がある。
また島状酸化亜鉛膜はLAAPを用いて形成することもできる。図13(A)に示すよ
うに、酸化亜鉛膜302を50〜200nm成膜した石英基板331をソース基板として
、フォトマスク313を用いて、石英基板331側からKrFエキシマレーザを照射すれ
ばよい。フォトマスク313は、透光性を有する基板311と、遮蔽物312を有してい
る。基板311上の遮蔽物312は、レーザ光が通過するように島状酸化亜鉛膜303が
形成される領域に対応する領域は形成されていない。
次いで基板301及び島状酸化亜鉛膜303上に、島状酸化亜鉛膜303に電気的に接
続するソース電極及びドレイン電極等を形成する。
LAAPを用いてソース電極及びドレイン電極等を形成すると、成膜と成形を同時に行
うことができる。LAAPのソース基板は、石英基板355上に酸化亜鉛膜356をスパ
ッタ等を用いて50〜100nm成膜し、その上にスパッタ等を用いて、金属膜、例えば
アルミニウム(Al)とチタン(Ti)の積層膜(以下「Al−Ti膜」ともいう)35
7を100〜200nm成膜する。
次いでフォトマスク317を通して、ソース基板の裏面からKrFエキシマレーザを照
射する。フォトマスク317は、透光性を有する基板315と、遮蔽物316を有してい
る。基板315上の遮蔽物316は、レーザ光が通過するようにソース電極及びドレイン
電極が形成される領域に対応する領域は形成されていない。これによりレーザ光が通過し
た領域の酸化亜鉛膜356が昇華され、積層膜357により、ソース電極またはドレイン
電極の一方である電極304a、ソース電極またはドレイン電極の他方である電極304
b、さらに容量素子を形成する場合は、電極305を形成することができる(図4(A)
参照)。また図示していないが、ソース電極及びドレイン電極上の酸化亜鉛膜は絶縁物と
して残すことができる。
またLAAPを用いず、スパッタ等を用いてソース電極及びドレイン電極等となるアル
ミニウム(Al)とチタン(Ti)の積層膜(Al−Ti膜)を100〜200nm成膜
してもよい。
さらに、ソース電極及びドレイン電極、後述するゲート配線、電極、配線、反射型表示
装置の場合の画素電極は、タングステン、アルミニウム、チタン、タンタル等の単層膜お
よびそれらの組み合わせによる多層膜を使うことができる。または銀、金等のメタルナノ
ペーストをインクジェット等の装置を用いて成膜することもできる。
次いで、TFTのゲート絶縁膜306をスパッタ、CVD等を用いて100〜300n
m成膜する(図4(B)参照)。本実施の形態では、ゲート絶縁膜306として窒化珪素
(SiN)膜を用いる。
またゲート絶縁膜、あるいはTFTを覆って形成される層間絶縁膜として、酸化珪素膜
、窒素を含む酸化珪素膜、窒化珪素膜、酸化アルミニウム膜などの単層膜およびそれらの
組み合わせによる多層膜を使うことができる。
ゲート絶縁膜306上にゲート配線307を形成する。ゲート配線307を形成する方
法として、金属膜、例えばモリブデン(Mo)をスパッタ等を用いて100〜300nm
の厚さで成膜し、ウエットエッチングあるいはドライエッチングを用いてエッチングする
方法がある。これにより薄膜トランジスタ(Thin Film Transistor
(TFT))309が形成される。
あるいはLAAPを用いて成膜と成形を同時に行い、ゲート配線307を形成すること
もできる。図14に示すように、LAAPのソース基板は、石英基板391上に、レーザ
照射により昇華される材料、例えば酸化亜鉛膜392をスパッタ等を用いて50〜100
nm成膜し、その上にスパッタ等を用いて、金属膜393、例えばモリブデン(Mo)を
100〜300nm成膜する。そして遮蔽物382を有するフォトマスク383を通して
、ソース基板の裏面からレーザービーム、例えばKrFエキシマレーザを照射する。フォ
トマスク383は、透光性を有する基板381と、遮蔽物382を有している。基板38
1上の遮蔽物382は、レーザ光が通過するようにゲート配線307が形成される領域に
対応する領域は形成されていない。これによりレーザ光が通過した領域の酸化亜鉛膜39
2が昇華され、金属膜がゲート配線307として形成される。
これによりゲート配線307を形成することができる。モリブデン膜上の酸化亜鉛膜は
フッ酸で容易に除去することができる。または絶縁物として残すこともできる。
以下、TFT309に続いて、容量素子321及び画素電極308を形成する場合につ
いて説明する。
次いで、TFT309のゲート絶縁膜306の一部を除去して、ソース電極またはドレ
イン電極の他方である電極304bを露出させて開口部を形成する(図4(D)参照)。
マスクを露光装置またはインクジェット装置等を用いて形成し、ウエットエッチングある
いはドライエッチングを用いて、ゲート絶縁膜306をエッチングすればよい。またこれ
によりTFT309が分離される。
あるいは、電極304bを露出させて開口部を形成するのに、LAPを用いることもで
きる。ゲート絶縁膜306に、開口部を形成するためのフォトマスクを通して赤外のYA
Gレーザを照射する。これによりゲート絶縁膜306をアブレーションさせて除去するこ
とができる。この際にレーザの出力を調整すればゲート絶縁膜306下の電極304a、
電極304b、電極305はアブレーションせず残存させることができる。
次に画素電極308を形成する。画素電極308は、透過型表示装置を作製する場合で
あれば、透光性を有する導電膜を用いて形成し、反射型表示装置を作製する場合であれば
反射性を有する導電膜を用いて形成すればよい。例えば、スパッタ等を用いてインジウム
錫酸化物(Indium Tin Oxide(ITO))を100〜200nm成膜し
、ウエットエッチングあるいはドライエッチングを用いてエッチングすることにより、画
素電極308を形成すればよい。
さらに電極305、ゲート絶縁膜306、画素電極308により、容量素子321が形
成される。
なお画素電極308としては、透光性を有する導電膜として、インジウム錫酸化物(I
TO)、珪素を含むインジウム錫酸化物(ITSOともいう)、有機インジウム、有機ス
ズ、酸化亜鉛、窒化チタンの単層膜あるいはこれらの積層膜を用いることが可能である。
また反射性を有する導電膜として、タングステン(W)、アルミニウム(Al)、チタ
ン(Ti)、タンタル(Ta)、銀(Ag)、金(Au)、銅(Cu)等の単層膜および
それらの組み合わせによる多層膜を使うことができる。または銀、金等のメタルナノペー
ストをインクジェット等の装置を用いて成膜することもできる。
画素電極308を形成する方法として、あるいはLAAPを用いることもできる。図1
3(B)に示すように、石英基板371上に、酸化亜鉛膜372及びITO膜373を1
00〜200nm成膜したものをソース基板として、フォトマスク363を用いて、石英
基板371側からKrFエキシマレーザを照射すればよい。フォトマスク363は、透光
性を有する基板361と、遮蔽物362を有している。基板361上の遮蔽物362は、
レーザ光が通過するように画素電極308が形成される領域に対応する領域は形成されて
いない。これによりレーザ光が通過した領域の酸化亜鉛膜372が昇華され、ITO膜が
画素電極308として形成される。
本実施の形態では、トップゲート構造の例を示したが逆スタガなどのボトムゲート構造
にも同様に適用することができる。
[実施の形態2]
本実施の形態では、本発明を用いてボトムゲート型TFTを作製した例について、図1
5(A)〜図15(C)、図16(A)〜図16(B)、図17(A)〜図17(C)、
図18(A)〜図18(B)を用いて説明する。
図15(A)に示すように、フォトマスク473として、透光性を有する基板471上
に遮光層472を形成する。ここでは、遮光層472として、透光性を有する基板471
上にスパッタリング法により厚さ10〜1000nm以上のタングステン層を形成する。
また、ソース基板として、透光性を有する基板474、酸化亜鉛(ZnO)膜475、
金属膜476を形成し、ソース基板をフォトマスク473と基板401との間に設置する
。金属膜476としては、実施の形態1のゲート配線307と同様の材料を用いればよい
次に、フォトマスク473及びソース基板を介してレーザビームを照射する。この結果
、図15(B)に示すように、ゲート電極402及び電極412を形成する。
なお、ゲート電極402及び電極412を、調整された組成物の液滴を微細な孔から吐
出して所定の形状の層を形成する液滴吐出法を用いて形成してもよい。また、印刷法を用
いて形成してもよい。また、CVD法、PVD法、塗布法等により基板上に導電層を形成
した後、フォトリソグラフィ工程により選択的に導電層をエッチングして、ゲート電極4
02及び電極412を形成してもよい。
次に、図15(C)に示すように、基板401、ゲート電極402、電極412上にゲ
ート絶縁膜403を形成する。ここでは、プラズマCVD法により、50〜200nmの
窒化珪素膜を形成する。
次いでTFTの活性層となる島状半導体膜を形成するが、図16(A)及び図16(B
)に示す、以下の2つの方法のいずれかを用いて形成すればよい。
図16(A)では、ゲート絶縁膜403上に、酸化亜鉛膜431を成膜し、フォトマス
ク443を通してレーザビームを照射する。フォトマスク443は、透光性を有する基板
441と、遮光層442を有している。遮光層442は、島状半導体膜404に対応する
領域にのみ形成されている。
フォトマスク443を通してレーザビームを照射することにより、遮光層442により
レーザビームが遮光された領域は、酸化亜鉛膜が昇華せず、島状半導体膜404が形成さ
れる(図17(A)参照)。一方遮光層442が形成されない領域を通ったレーザビーム
により、酸化亜鉛膜は昇華される。
図16(B)では、透光性を有する基板448上に酸化亜鉛膜449を形成したものを
ソース基板とする。ここでは、酸化亜鉛膜449は、10〜50nmの厚さで成膜される
フォトマスク447として、透光性を有する基板445上に、遮光層446を形成した
ものを用いる。遮光層446は、島状半導体膜404に対応する領域には形成されず、レ
ーザビームが通るように形成される。
次に、基板401上のゲート絶縁膜403とフォトマスク447との間に、ソース基板
を設置し、フォトマスク447を通してソース基板にレーザビームを照射する。
これにより、酸化亜鉛膜449が昇華し、ゲート絶縁膜403に酸化亜鉛膜が転写され
、島状半導体膜404が形成される(図17(A)参照)。
なお、島状半導体膜404を、図16(A)及び図16(B)の方法で形成せず、調整
された組成物の液滴を微細な孔から吐出して所定の形状の層を形成する液滴吐出法を用い
て形成してもよい。また、印刷法を用いて形成してもよい。また、CVD法、PVD法、
塗布法等により基板上に半導体層を形成した後、フォトリソグラフィー工程により選択的
に半導体層をエッチングして、島状半導体膜404を形成してもよい。
次に、島状半導体膜404上に、ソース領域またはドレイン領域の一方である領域40
5a、及びソース領域またはドレイン領域の他方である領域405bを形成する。
フォトマスク453として、透光性を有する基板451上に遮光層452を形成する。
遮光層452は、領域405a及び405bに対応する領域には設けられず、レーザビー
ムを透過させるように配置されている。
またソース基板として、透光性を有する基板454上に、酸化亜鉛膜455及び導電性
を有する半導体膜456、例えばリンがドープされた非晶質珪素膜を形成する(図17(
B)参照)。
レーザビームを照射することにより、フォトマスク453を通ったレーザビームにより
、酸化亜鉛膜455が昇華され、導電性を有する半導体膜456が島状半導体膜404及
びゲート絶縁膜403上に転写され、領域405a及び405bが形成される(図17(
C)参照)。
領域405a及び405bを、調整された組成物の液滴を微細な孔から吐出して所定の
形状の層を形成する液滴吐出法を用いて形成してもよい。また、印刷法を用いて形成して
もよい。また、CVD法、PVD法、塗布法等により基板上に形成した後、フォトリソグ
ラフィ工程により選択的にエッチングして、領域405a及び405bを形成してもよい
次に画素電極406を形成する。画素電極406は、画素電極308と同様の材料で形
成すればよい。
フォトマスク463として、透光性を有する基板461上に遮光層462を形成する。
遮光層462は、画素電極406に対応する領域には設けられず、レーザビームを透過さ
せるように配置されている。
またソース基板として、透光性を有する基板464上に、酸化亜鉛膜465及び導電膜
466を形成する(図18(A)参照)。
導電膜466として、透光性を有する導電膜あるいは反射性を有する導電膜を用いれば
よい。透光性を有する導電膜として、インジウム錫酸化物(ITO)、珪素を含むインジ
ウム錫酸化物(ITSOともいう)、有機インジウム、有機スズ、酸化亜鉛、窒化チタン
の単層膜あるいはこれらの積層膜を用いることが可能である。
また反射性を有する導電膜として、タングステン(W)、アルミニウム(Al)、チタ
ン(Ti)、タンタル(Ta)、銀(Ag)、金(Au)、銅(Cu)等の単層膜および
それらの組み合わせによる多層膜を用いることが可能である。
次に、基板401とフォトマスク463との間に、ソース基板を設置し、フォトマスク
463を通してソース基板にレーザビームを照射する。
これにより、酸化亜鉛膜465が昇華し、ゲート絶縁膜403、領域405a、領域4
05b上に導電膜466が転写され、画素電極406が形成される。以上により、TFT
411と、容量素子421が形成される(図18(B)参照)。
あるいは、画素電極406を、調整された組成物の液滴を微細な孔から吐出して所定の
形状の層を形成する液滴吐出法を用いて形成してもよい。また、印刷法を用いて形成して
もよい。また、CVD法、PVD法、塗布法等により基板上に導電層を形成した後、フォ
トリソグラフィ工程により当該導電層を選択的にエッチングして、画素電極406を形成
してもよい。
なお、調整された組成物の液滴を微細な孔から吐出して所定の形状の層を形成する方法
を、液滴吐出法という。
以上の工程によりレーザビームを用いた転写方法により半導体素子としてボトムゲート
型TFTを作製することができる。
[実施の形態3]
本実施の形態では、トップゲートZnO−TFTを使った液晶表示装置の例を、図5、
図6(A)〜図6(C)を用いて説明する。なお実施の形態1と同じものは同じ符号で表
している。
図5に示す液晶表示装置は、薄膜トランジスタ(Thin Film Transis
tor(TFT))201、ゲート線(ゲート配線)202、データ線(データ配線)2
03、液晶素子204、容量素子205を有している。
まず基板211及び下地膜212上に、実施の形態1で述べた作製工程に基づいて、薄
膜トランジスタ201を形成する。
薄膜トランジスタ201は、実施の形態1の薄膜トランジスタ309に対応している。
薄膜トランジスタ201の、島状半導体膜213、ソース電極またはドレイン電極の一方
である電極206、ソース電極またはドレイン電極の他方である電極214、ゲート絶縁
膜215、ゲート電極207は、それぞれ実施の形態1の島状酸化亜鉛膜303、電極3
04a、電極304b、ゲート絶縁膜306、ゲート配線307に対応している。
なお島状半導体膜213として、酸化亜鉛膜だけでなく、酸化亜鉛を含む混晶半導体、
硫化亜鉛(ZnS)などの亜鉛化合物半導体膜や酸化物半導体膜を用いることができる。
また電極206は配線として形成し、データ線203としてもよい。あるいは電極20
6とデータ線203は、別の材料及び別の工程で形成し、電気的に接続させてもよい。
またゲート電極207は配線として形成し、ゲート線202としてもよい。あるいはゲ
ート電極207とゲート線202は、別の材料及び別の工程で形成し、電気的に接続させ
てもよい。
そしてTFT201を覆う絶縁膜216を形成する(図6(A)参照)。ここでは塗布
法により組成物を塗布し焼成してポリイミドで形成される絶縁膜216を形成する。
次に、絶縁膜216の一部を除去し開口部を設ける。さらに開口部及び絶縁膜216の表
面に、画素電極217を形成する。
画素電極217として、透光性を有する材料を用いることにより、透過型表示装置を作
製することができる。また反射性を有する材料を用いることにより、反射型表示装置を作
製することができる。
画素電極217は、実施の形態1の画素電極308に対応しており、詳細な作製方法に
ついては、実施の形態1を援用する。
さらには、画素電極217として、上記透光性を有する材料及び反射性を有する材料を
一画素ごとに形成することで、半透過型表示装置を作製することができる。
次に、印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜21
8を形成する。なお、配向膜218は、斜方蒸着法により形成することもできる。
次に、配向膜224、第2の画素電極(対向電極)223、及び着色層222が設けら
れた対向基板221において、画素部の周辺の領域に液滴吐出法により閉ループ状のシー
ル材(図示しない。)を形成する。シール材には、フィラーが混入されていてもよく、さ
らに、対向基板221にはカラーフィルタや遮蔽膜(ブラックマトリクス)などが形成さ
れていても良い。
次に、ディスペンサ式(滴下式)により、シール材で形成された閉ループ内側に、液晶
材料を滴下したのち、真空中で、対向基板221と基板211とを貼り合わせ、紫外線硬
化を行って、液晶材料が充填された液晶層225を形成する。なお、液晶層225を形成
する方法として、ディスペンサ式(滴下式)の代わりに、対向基板を貼り合わせてから毛
細管現象を用いて液晶材料を注入するディップ式(汲み上げ式)を用いることができる。
この後、ゲート線202及びデータ線203の接続端子部に、接続導電層を介して配線
基板、代表的にはFPC(Flexible Print Circuit)を貼り付け
る。以上の工程により、液晶表示装置を形成することができる。
なお、本実施の形態ではTN型の液晶表示装置について示しているが、上記のプロセス
は他の方式の液晶表示装置に対しても同様に適用することができる。例えば、ガラス基板
と平行に電界を印加して液晶を配向させる横電界方式(IPS方式)の液晶表示装置に本
実施の形態を適用することができる。また、VA(Vertical Alignmen
t)方式の液晶表示装置に本実施の形態を適用することができる。
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とデー
タ線やゲート線の間または画素部に設けてもよい。この場合、上記したTFTと同様の工
程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続す
ることにより、静電破壊を防止することができる。
本発明により、表示装置を構成する配線等の構成物を、所望の形状で形成できる。また
複雑なフォトリソグラフィ工程を軽減し、簡略化された工程で表示装置を作製することが
できるので、材料のロスが少なく、コストダウンも達成できる。よって高性能、高信頼性
の表示装置を歩留まりよく作製することができる。
[実施の形態4]
本実施の形態では、本発明を用いて作製した発光表示パネルについて、図7(A)〜図
7(C)、図8(A)〜図8(E)、図9(A)〜図9(C)、図10(A)〜図10(
C)を用いて以下説明する。
実施の形態3の記載に基づいて、画素電極217を形成する工程までを行う(図7(A
)参照)。なお実施の形態1〜実施の形態2と同じものは同じ符号で表している。
次に、画素電極217の端部を覆う絶縁膜231を形成する。このような絶縁膜231
としては、絶縁膜216及び画素電極217上に図示しない絶縁膜を形成し、画素電極2
17上の絶縁膜を除去することで形成することができる。
次に、画素電極217の露出部及び絶縁膜231の一部に発光物質を有する層232を
形成し、その上に第2の画素電極233を形成する。以上の工程により画素電極217、
発光物質を有する層232、及び画素電極233を有する発光素子234を形成すること
ができる。
ここで、発光素子234の構造について説明する。
発光物質を有する層232に、有機化合物を用いた発光機能を担う層(以下、発光層3
43と示す)を形成することで、発光素子234は有機EL素子として機能する。
発光性の有機化合物としては、例えば、9,10−ジ(2−ナフチル)アントラセン(
略称:DNA)、2−tert−ブチル−9,10−ジ(2−ナフチル)アントラセン(
略称:t−BuDNA)、4,4’−ビス(2,2−ジフェニルビニル)ビフェニル(略
称:DPVBi)、クマリン30、クマリン6、クマリン545、クマリン545T、ペ
リレン、ルブレン、ペリフランテン、2,5,8,11−テトラ(tert−ブチル)ペ
リレン(略称:TBP)、9,10−ジフェニルアントラセン(略称:DPA)、5,1
2−ジフェニルテトラセン、4−(ジシアノメチレン)−2−メチル−6−[p−(ジメ
チルアミノ)スチリル]−4H−ピラン(略称:DCM1)、4−(ジシアノメチレン)
−2−メチル−6−[2−(ジュロリジン−9−イル)エテニル]−4H−ピラン(略称
:DCM2)、4−(ジシアノメチレン)−2,6−ビス[p−(ジメチルアミノ)スチ
リル]−4H−ピラン(略称:BisDCM)等が挙げられる。また、ビス[2−(4’
,6’−ジフルオロフェニル)ピリジナト−N,C](ピコリナト)イリジウム(略称
:FIrpic)、ビス{2−[3’,5’−ビス(トリフルオロメチル)フェニル]ピ
リジナト−N,C}(ピコリナト)イリジウム(略称:Ir(CFppy)(pi
c))、トリス(2−フェニルピリジナト−N,C)イリジウム(略称:Ir(ppy
)、(アセチルアセトナト)ビス(2−フェニルピリジナト−N,C)イリジウム
(略称:Ir(ppy)(acac))、(アセチルアセトナト)ビス[2−(2’−
チエニル)ピリジナト−N,C]イリジウム(略称:Ir(thp)(acac))
、(アセチルアセトナト)ビス(2−フェニルキノリナト−N,C)イリジウム(略称
:Ir(pq)(acac))、(アセチルアセトナト)ビス[2−(2’−ベンゾチ
エニル)ピリジナト−N,C]イリジウム(略称:Ir(btp)(acac))な
どの燐光を放出できる化合物を用いることもできる。
また、図8(A)に示すように、第1の画素電極217上に正孔注入材料で形成される
正孔注入層341、正孔輸送性材料で形成される正孔輸送層342、発光性の有機化合物
で形成される発光層343、電子輸送性材料で形成される電子輸送層344、電子注入性
材料で形成される電子注入層345により形成された発光物質を含む層232、及び第2
の画素電極233で発光素子234を形成してもよい。
正孔輸送性材料は、フタロシアニン(略称:HPc)、銅フタロシアニン(略称:C
uPc)、バナジルフタロシアニン(略称:VOPc)の他、4,4’,4’’−トリス
(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4
’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン
(略称:MTDATA)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベン
ゼン(略称:m−MTDAB)、N,N’−ジフェニル−N,N’−ビス(3−メチルフ
ェニル)−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)、4,4’−ビ
ス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4
’−ビス{N−[4−ジ(m−トリル)アミノ]フェニル−N−フェニルアミノ}ビフェ
ニル(略称:DNTPD)、4,4’−ビス[N−(4−ビフェニリル)−N−フェニル
アミノ]ビフェニル(略称:BBPB)、4,4’,4’’−トリ(N−カルバゾリル)
トリフェニルアミン(略称:TCTA)などが挙げられるが、これらに限定されることは
ない。また、上述した化合物の中でも、TDATA、MTDATA、m−MTDAB、T
PD、NPB、DNTPD、BBPB、TCTAなどに代表される芳香族アミン化合物は
、正孔を発生しやすく、有機化合物として好適な化合物群である。ここに述べた物質は、
主に10−6cm/Vs以上の正孔移動度を有する物質である。
正孔注入性材料は、上記正孔輸送性材料の他、導電性高分子化合物に化学ドーピングを
施した材料もあり、ポリスチレンスルホン酸(略称:PSS)をドープしたポリエチレン
ジオキシチオフェン(略称:PEDOT)やポリアニリン(略称:PAni)などを用い
ることもできる。また、酸化モリブデン、酸化バナジウム、酸化ニッケル(NiOx)な
どの無機半導体の薄膜や、酸化アルミニウム(Al)などの無機絶縁体の超薄膜も
有効である。
ここで、電子輸送性材料は、トリス(8−キノリノラト)アルミニウム(略称:Alq
3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq)、ビ
ス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq)、ビ
ス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:
BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を
用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキ
サゾラト]亜鉛(略称:Zn(BOX))、ビス[2−(2−ヒドロキシフェニル)ベ
ンゾチアゾラト]亜鉛(略称:Zn(BTZ))などのオキサゾール系、チアゾール系
配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、
2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキ
サジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)
−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4
−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4
−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−
エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−
EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:
BCP)等を用いることができる。ここに述べた物質は、主に10−6cm/Vs以上
の電子移動度を有する物質である。
電子注入材料としては、上述した電子輸送性材料の他に、LiF、CsFなどのアルカ
リ金属ハロゲン化物や、CaFのようなアルカリ土類金属ハロゲン化物、LiOなど
のアルカリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチ
ルアセトネート(略称:Li(acac))や8−キノリノラト−リチウム(略称:Li
q)などのアルカリ金属錯体も有効である。さらに、上述した電子輸送性材料と、Mg、
Li、Cs等の仕事関数の小さい金属とを共蒸着等により混合した材料を使用することも
できる。
また、図8(B)に示すように、第1の画素電極217、有機化合物及び有機化合物に
対して電子受容性を有する無機化合物で形成される正孔輸送層346、発光性の有機化合
物で形成される発光層343、及び発光性の有機化合物に対して電子供与性を有する無機
化合物で形成される電子輸送層347により形成された発光物質を含む層232、並びに
第2の画素電極233で発光素子234を形成してもよい。
発光性の有機化合物、及び発光性の有機化合物に対して電子受容性を有する無機化合物
で形成される正孔輸送層346は、有機化合物として、上記した正孔輸送性の有機化合物
を適宜用いて形成する。また、無機化合物として、有機化合物から電子を受け取りやすい
ものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周
期表第4族乃至第12族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適であ
る。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸
化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上
述した金属酸化物の中でも、周期表第4族乃至第8族のいずれかの遷移金属酸化物は電子
受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、
酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。
発光性の有機化合物、及び発光性の有機化合物に対して電子供与性を有する無機化合物
で形成される電子輸送層347は、有機化合物として上記した電子輸送性の有機化合物を
適宜用いて形成する。また、無機化合物として、有機化合物に電子を与えやすいものであ
れば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金
属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ
土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、
酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒
化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。
特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは
真空蒸着が可能で扱いやすいため、好適である。
発光性の有機化合物及び無機化合物で形成される電子輸送層347又は正孔輸送層34
6は、電子注入・輸送特性が優れているため、第1の画素電極217、第2の画素電極2
33共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる
。また駆動電圧を低減することが可能である。
また、発光物質を有する層232として、無機化合物を用いた発光機能を担う層(以下
、発光層349という)を有することで、発光素子234は無機EL素子として機能する
。無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに
分類される。前者は、発光材料の粒子をバインダ中に分散させた発光物質を有する層を有
し、後者は、発光材料の薄膜からなる発光物質を有する層を有している点に違いはあるが
、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニ
ズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型
発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。分散型無機ELでは
ドナー−アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多
い。以下に、無機EL素子の構造について示す。
本実施の形態で用いることのできる発光材料は、母体材料と発光中心となる不純物元素
とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ること
ができる。発光材料の作製方法としては、固相法や液相法(共沈法)などの様々な方法を
用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による
方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相
法なども用いることができる。
固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合
、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。
焼成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、
温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行
ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要と
するが、簡単な方法であるため、生産性がよく大量生産に適している。
液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元
素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の
粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
無機EL素子の発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いる
ことができる。硫化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS
)、硫化カルシウム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga
)、硫化ストロンチウム(SrS)、硫化バリウム(BaS)等を用いることができ
る。また、酸化物としては、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y
)等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム(AlN
)、窒化ガリウム(GaN)、窒化インジウム(InN)等を用いることができる。さら
に、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)等も用いることができ、硫化
カルシウム−ガリウム(CaGa)、硫化ストロンチウム−ガリウム(SrGa
)、硫化バリウム−ガリウム(BaGa)等の3元系の混晶であってもよい。
局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、
テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、
セリウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償
として、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。
一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第
1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用い
ることができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニ
ウム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)
、銀(Ag)等を用いることができる。
ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材
料と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第
2の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成
を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又
は第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化
アルミニウム(Al)等を用いることができる。また、第2の不純物元素又は第2
の不純物元素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅(Cu
S)、硫化銀(AgS)等を用いることができる。焼成温度は、700〜1500℃が
好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分
解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成
を行うことが好ましい。
また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物
元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散され
やすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、
余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純
物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅(CuCl)、
塩化銀(AgCl)等を用いることができる。
なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であ
ればよく、好ましくは0.05〜5atom%の範囲である。
図8(C)は、発光物質を有する層232が第1の絶縁層348、発光層349、及び
第2の絶縁層350で構成される無機EL素子の断面を示す。
薄膜型無機ELの場合、発光層349は、上記発光材料を含む層であり、抵抗加熱蒸着
法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長
法(PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(
CVD)、原子層エピタキシ法(Atomic Layer Epitaxy(ALE)
法)等を用いて形成することができる。
第1の絶縁層348及び第2の絶縁層350は、特に限定されることはないが、絶縁耐
圧が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。
例えば、酸化シリコン(SiO)、酸化イットリウム(Y)、酸化チタン(Ti
)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)、酸化タンタル
(Ta)、チタン酸バリウム(BaTiO)、チタン酸ストロンチウム(SrT
iO)、チタン酸鉛(PbTiO)、窒化シリコン(Si)、酸化ジルコニウ
ム(ZrO)等やこれらの混合膜又は2種以上の積層を用いることができる。第1の絶
縁層348及び第2の絶縁層350は、スパッタリング、蒸着、CVD等により成膜する
ことができる。膜厚は特に限定されることはないが、好ましくは10〜1000nmの範
囲である。なお、本実施の形態の発光素子は、必ずしもホットエレクトロンを必要とはし
ないため、薄膜にすることもでき、駆動電圧を低下できる長所を有する。好ましくは、5
00nm以下の膜厚、より好ましくは100nm以下の膜厚であることが好ましい。
なお、図示しないが、発光層349と絶縁層348、350、又は発光層349と画素
電極217、233の間にバッファ層を設けても良い。このバッファ層はキャリアの注入
を容易にし、かつ両層の混合を抑制する役割をもつ。バッファ層としては、特に限定され
ることはないが、例えば、発光層の母体材料であるZnS、ZnSe、ZnTe、CdS
、SrS、BaS等、又はCuS、CuS、又はハロゲン化アルカリであるLiF、C
aF、BaF、MgF等を用いることができる。
また、図8(D)に示すように、発光物質を有する層232が発光層349及び第1の
絶縁層348で構成されてもよい。この場合、図8(D)においては、第1の絶縁層34
8は第2の画素電極233及び発光層349の間に設けられている形態を示す。なお、第
1の絶縁層348は第1の画素電極217及び発光層349の間に設けられていてもよい
さらには、発光物質を有する層232が、発光層349のみで構成されてもよい。即ち
、第1の画素電極217、発光物質を有する層232、第2の画素電極233で発光素子
234を構成してもよい。
分散型無機EL素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の発光物質
を有する層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得ら
れない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状
の発光材料を分散した状態で固定し、発光物質を有する層としての形状に保持するための
物質である。発光材料は、バインダによって発光物質を有する層中に均一に分散し固定さ
れる。
分散型無機EL素子の場合、発光物質を有する層の形成方法は、選択的に発光物質を有
する層を形成できる液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷など)、ス
ピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる
。膜厚は特に限定されることはないが、好ましくは、10〜1000nmの範囲である。
また、発光材料及びバインダを含む発光物質を有する層において、発光材料の割合は50
wt%以上80wt%以下とするよい。
図8(E)における素子は、第1の画素電極217、発光物質を有する層232、第2
の画素電極233を有し、発光物質を有する層232が、発光材料352がバインダ35
1に分散された発光層及び絶縁層348で構成される。なお、絶縁層348は、図8(E
)においては、第2の画素電極233に接する構造となっているが、第1の画素電極21
7に接する構造でもよい。また、素子は、第1の画素電極217及び第2の画素電極23
3それぞれに接する絶縁層を有してもよい。さらには、素子は、第1の画素電極217及
び第2の画素電極233に接する絶縁層を有さなくてもよい。
本実施の形態に用いることのできるバインダとしては、有機材料や無機材料を用いるこ
とができる。また、有機材料及び無機材料の混合材料を用いてもよい。有機材料としては
、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレ
ン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニ
リデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾ
ール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂
を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する
。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換
基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いら
れる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素
を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニ
ルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラ
ミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベンゾオキサゾール)等の樹脂材料を
用いてもよい。また光硬化型樹脂などを用いることができる。これらの樹脂に、チタン酸
バリウム(BaTiO)やチタン酸ストロンチウム(SrTiO)などの高誘電率の
微粒子を適度に混合して誘電率を調整することもできる。
また、バインダに用いる無機材料としては、酸化珪素(SiOx)、窒化珪素(SiN
x)、酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含むアル
ミニウムまたは酸化アルミニウム(Al)、酸化チタン(TiO)、BaTiO
、SrTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KNbO)、ニ
オブ酸鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリウム(BaT
)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y)、酸
化ジルコニウム(ZrO)、ZnSその他の無機性材料を含む物質から選ばれた材料で
形成することができる。有機材料に、誘電率の高い無機材料を含ませる(添加等によって
)ことによって、発光材料及びバインダよりなる発光物質を有する層の誘電率をより制御
することができ、より誘電率を大きくすることができる。
作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用
いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、発光層を
形成する方法(各種ウエットプロセス)及び所望の膜厚に適した粘度の溶液を作製できる
ような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとし
てシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレ
ングリコールモノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3
メチル−1−ブタノール(MMBともいう)などを用いることができる。
無機EL発光素子は、発光物質を有する層を挟持する一対の電極間に電圧を印加するこ
とで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる
例えば、赤色を表示する発光素子を形成するには、以下に示す方法で形成すればよい。
第1の画素電極217として、膜厚125nmの酸化珪素を含むITO層を形成する。ま
た、発光物質を有する層232として、DNTPDを50nm、NPBを10nm、ビス
[2,3−ビス(4−フルオロフェニル)キノキサリナト]イリジウム(アセチルアセト
ナート)(略称:Ir(Fdpq)(acac))が添加されたNPBを30nm、A
lqを30nm、Alqを30nm、及びLiFを1nm積層して形成する。第2の
画素電極233として、膜厚200nmのAl層を形成する。
また、緑色を表示する発光素子を形成する場合は、まず第1の画素電極217として膜
厚125nmの酸化珪素を含むITO層を形成する。また、発光物質を有する層232と
して、DNTPDを50nm、NPBを10nm、クマリン545T(C545T)が添
加されたAlqを40nm、Alqを30nm、及びLiFを1nm積層して形成す
る。第2の画素電極233として、膜厚200nmのAl層を形成する。
また、青色を表示する発光素子として、第1の画素電極217として膜厚125nmの
酸化珪素を含むITO層を形成する。また、発光物質を有する層232として、DNTP
Dを50nm、NPBを10nm、2,5,8,11−テトラ(tert−ブチル)ペリ
レン(略称:TBP)が添加された、9−[4−(N−カルバゾリル)]フェニル−10
−フェニルアントラセン(略称:CzPA)を30nm、Alqを30nm、及びLi
Fを1nm積層して形成する。第2の画素電極233として、膜厚200nmのAl層を
形成する。
また、第2の画素電極233上に保護膜を形成することが好ましい。
この後、走査線、信号線の接続端子部に、接続導電層を介して配線基板、代表的にはF
PC(Flexible Printed Circuit)を貼り付ける。以上の工程
により、発光表示パネルを形成することができる。
なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース
配線(ゲート配線)の間または画素部に設けてもよい。
ここで、図7(C)及び図8(A)〜図8(B)で示す発光素子を有する発光表示パネ
ルにおいて、基板211側に放射する場合、つまり下方放射を行う場合について、図9(
A)を用いて説明する。
図9(A)に示す構成では、薄膜トランジスタ201に電気的に接続するように、ソー
ス電極またはドレイン電極の他方である電極214に接して、透光性を有する導電層によ
り形成される第1の画素電極217、発光物質を有する層232、遮光性または反射性を
有する導電層により形成される第2の画素電極233が順に積層される。光が透過する基
板211は少なくとも可視領域の光に対して透光性を有する必要がある。
次に、基板211と反対側に放射する場合、つまり上方放射を行う場合について、図9
(B)を用いて説明する。薄膜トランジスタ201は、前述した薄膜トランジスタと同様
に形成することができる。
図9(B)に示す構成では、薄膜トランジスタ201に電気的に接続するソース電極ま
たはドレイン電極の他方である電極214が、遮光性または反射性を有する導電層で形成
される第1の画素電極217と接し、電気的に接続する。遮光性または反射性を有する導
電層で形成される第1の画素電極217、発光物質を有する層232、透光性を有する導
電層で形成される第2の画素電極233が順に積層される。
遮光性または反射性を有する導電層で形成される第1の画素電極217は、遮光性また
は反射性を有する金属層であり、発光素子から放射される光を矢印で示されるように上面
に反射する。なお、遮光性または反射性を有する導電層で形成される第1の画素電極21
7上に透光性を有する導電層を形成してもよい。
発光素子から放出する光は透光性を有する導電層で形成される第2の画素電極233を
透過して放出されるので、透光性を有する導電層は、少なくとも可視領域において透光性
を有する材料で形成する。
次に、光が基板211側とその反対側の両側に放射する場合、つまり両方放射を行う場
合について、図9(C)を用いて説明する。薄膜トランジスタ201に電気的に接続する
ソース電極またはドレイン電極の他方である電極214に、第1の透光性を有する導電層
で形成される第1の画素電極217が電気的に接続している。第1の透光性を有する導電
層で形成される第1の画素電極217、発光物質を有する層232、第2の透光性を有す
る導電層で形成される第2の画素電極233が順に積層される。
このとき、第1の透光性を有する導電層と第2の透光性を有する導電層のどちらも少な
くとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両
方放射が実現する。この場合、光が透過する絶縁層や基板211も少なくとも可視領域の
光に対して透光性を有する必要がある。
ここで、上述した発光素子を有する発光表示パネルの画素回路、及びその動作構成につ
いて、図10(A)〜図10(C)を用いて説明する。
発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力
されるビデオ信号が電圧で規定されるのものと、電流で規定されるものとがある。ビデオ
信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの(CV
CV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ
信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの(CC
CV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。本実施の形態
では、CVCV動作をする画素を図10(A)及び図10(B)用いて説明する。また、
CVCC動作をする画素を図10(C)を用いて説明する。
図10(A)及び図10(B)に示す画素は、列方向に信号線3710及び電源線37
11、行方向に走査線3714が配置される。また、スイッチング用TFT3701、駆
動用TFT3703、容量素子3702及び発光素子3705を有する。
なお、スイッチング用TFT3701及び駆動用TFT3703は、オンしているとき
は線形領域で動作する。また駆動用TFT3703は発光素子3705に電圧を印加する
か否かを制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好まし
い。また駆動用TFT3703には、エンハンスメント型だけでなく、ディプリーション
型のTFTを用いてもよい。また、駆動用TFT3703のチャネル幅Wとチャネルと長
Lの比(W/L)は、TFTの移動度にもよるが1〜1000であることが好ましい。W
/Lが大きいほど、TFTの電気特性が向上する。
図10(A)及び図10(B)に示す画素において、スイッチング用TFT3701は
、画素に対するビデオ信号の入力を制御するものであり、スイッチング用TFT3701
がオンとなると、画素内にビデオ信号が入力される。すると、容量素子3702にそのビ
デオ信号の電圧が保持される。
図10(A)において、電源線3711がVssで発光素子3705の対向電極がVd
dの場合、発光素子の対向電極は陽極であり、駆動用TFT3703に接続される電極は
陰極である。この場合、駆動用TFT3703の特性バラツキによる輝度ムラを抑制する
ことが可能である。
図10(A)において、電源線3711がVddで発光素子3705の対向電極がVs
sの場合、発光素子の対向電極は陰極であり、駆動用TFT3703に接続される電極は
陽極である。この場合、Vddより電圧の高いビデオ信号を信号線3710に入力するこ
とにより、容量素子3702にそのビデオ信号の電圧が保持され、駆動用TFT3703
が線形領域で動作するので、TFTの特性バラツキによる輝度ムラを改善することが可能
である。
図10(B)に示す画素は、TFT3706と走査線3715を追加している以外は、
図10(A)に示す画素構成と同じである。
TFT3706は、新たに配置された走査線3715によりオン又はオフが制御される
。TFT3706がオンとなると、容量素子3702に保持された電荷は放電し、駆動用
TFT3703がオフとなる。つまり、TFT3706の配置により、強制的に発光素子
3705に電流が流れない状態を作ることができる。そのためTFT3706を消去用の
TFTと呼ぶことができる。従って、図10(B)の構成は、全ての画素に対する信号の
書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始すること
ができるため、発光のデューティ比を向上することが可能となる。
上記動作構成を有する画素において、発光素子3705の電流値は、線形領域で動作す
る駆動用TFT3703により決定することができる。上記構成により、TFTの特性の
バラツキを抑制することが可能であり、TFT特性のバラツキに起因した発光素子の輝度
ムラを改善して、画質を向上させた表示装置を提供することができる。
次に、CVCC動作をする画素を図10(C)を用いて説明する。図10(C)に示す
画素は、図10(A)に示す画素構成に、電源線3712、電流制御用TFT3704が
設けられている。なお、図10(C)に示す画素において、駆動用TFT3703のゲー
ト電極を、列方向に配置された電源線3712に接続してもよい。
なお、スイッチング用TFT3701は線形領域で動作し、駆動用TFT3703は飽
和領域で動作する。また駆動用TFT3703は発光素子3705に流れる電流値を制御
する役目を有し、電流制御用TFT3704は飽和領域で動作し発光素子3705に対す
る電流の供給を制御する役目を有する。
なお、図10(A)及び図10(B)に示される画素でも、CVCC動作をすることは可
能である。また、図10(C)に示される動作構成を有する画素は、図10(A)及び図
10(B)と同様に、発光素子の電流の流れる方向によって、Vdd及びVssを適宜変
えることが可能である。
上記構成を有する画素は、電流制御用TFT3704が線形領域で動作するために、電
流制御用TFT3704のVgsの僅かな変動は、発光素子3705の電流値に影響を及
ぼさない。つまり、発光素子3705の電流値は、飽和領域で動作する駆動用TFT37
03により決定することができる。上記構成により、TFTの特性バラツキに起因した発
光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用TFTの半導
体膜の面積を大きくすると、TFTの特性バラツキの低減が可能であるため好ましい。ま
た、図10(A)及び図10(B)に示す画素は、TFTの数が少ないため開口率を増加
させることが可能である。
なお、容量素子3702を設けた構成を示したが、本発明はこれに限定されず、ビデオ
信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子37
02を設けなくてもよい。
また、薄膜トランジスタのしきい値のシフトを抑制するため、しきい値を補正する回路
を画素内又は画素周辺に設けてもよい。
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にT
FTが設けられているため低電圧駆動でき、有利であると考えられている。一方、パッシ
ブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は
、各画素にTFTが設けられていないため、高開口率となる。
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点
順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順
次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表
示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号
であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
以上のように、本発明の発光表示パネルは多様な画素回路を採用することができる。
[実施の形態5]
本実施の形態では、実施の形態2とは別の方法でボトムゲート型TFT及び画素電極を
形成する方法について、図19(A)〜図19(B)、図20(A)〜図20(C)を用
いて説明する。
まず実施の形態2の記載に基づいて、図15(C)に示すゲート絶縁膜形成工程までを
行う。なお、図20(A)において、基板501、ゲート電極502、ゲート絶縁膜50
3は、それぞれ図15(C)の基板401、ゲート電極402、ゲート絶縁膜403に対
応している。さらにゲート絶縁膜503上に、半導体膜531を形成する(図20(A)
参照)。
ただし、半導体膜531は、酸化亜鉛(ZnO)、酸化亜鉛を含む混晶半導体、硫化亜
鉛(ZnS)を含む亜鉛化合物半導体膜、酸化物半導体膜のいずれか1つであり、本実施
の形態では酸化亜鉛を用いる。
次いでフォトマスク537を通してレーザビームを照射する(図20(B)参照)。フ
ォトマスク537は、透光性を有する基板535と遮光層536を有している。遮光層5
36は、溝521と対応する領域には形成されておらず、レーザビームが透過するように
設けられている。
レーザビームを照射することにより、遮光層536が設けられていない領域を通してレ
ーザビームが半導体膜531に照射され、半導体膜531の一部が昇華され、溝521が
形成される。溝521により、半導体膜531が、活性層となる島状半導体膜504と活
性層として機能しない領域509に分断される。
次いで島状半導体膜504及び領域509上に絶縁膜505を形成する。絶縁膜505
として、窒化珪素膜、酸化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜を、ス
パッタ法やCVD法用いて形成すればよい。
絶縁膜505中に島状半導体膜504に達するコンタクトホールを形成し、コンタクト
ホールを介して島状半導体膜504に電気的に接続される、ソース電極またはドレイン電
極の一方である電極506及びソース電極またはドレイン電極の他方である電極507を
形成する。
次いで、絶縁膜505上に、電極507に電気的に接続される画素電極508を形成す
る。画素電極508は、図18(A)及び図18(B)に示す画素電極406と同様の材
料、同様の方法で形成すればよい。
本実施の形態により形成されたTFT511及び画素電極508の上面図を図19(A
)、断面図を図19(B)に示す。なお、図19(A)では見やすくするために一部の素
子を省略している。また図19(A)では4つのTFTしか示されていないが、この数に
限定されないのはいうまでもない。
[実施の形態6]
上記実施の形態に示される半導体装置を有する電子機器として、テレビジョン装置(単
にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ
、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯
型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装
置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例につ
いて、図11(A)〜図11(F)及び図12を参照して説明する。
図11(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。
表示部9202に、上記実施の形態に示すものを適用することにより、携帯情報端末を安
価に提供することができる。
図11(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含
んでいる。表示部9701に、上記実施の形態に示すものを適用することにより、デジタ
ルビデオカメラを安価に提供することができる。
図11(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示
部9102に、上記実施の形態に示すものを適用することにより、携帯端末を安価に提供
することができる。
図11(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を
含んでいる。表示部9302に、上記実施の形態に示すものを適用することにより、携帯
型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携
帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のも
の、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。
図11(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含ん
でいる。表示部9402に、上記実施の形態に示すものを適用することにより、携帯型の
コンピュータを安価に提供することができる。
図11(F)に示すテレビジョン装置は、本体9601、表示部9602等を含んでい
る。表示部9602に、上記実施の形態に示すものを適用することにより、テレビジョン
装置を安価に提供することができる。
ここで、テレビジョン装置の構成について、図12を用いて説明する。
図12は、テレビジョン装置の主要な構成を示すブロック図である。チューナ9511
は映像信号と音声信号を受信する。映像信号は、映像検波回路9512と、そこから出力
される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路9513と
、その映像信号をドライバICの入力仕様に変換するためのコントロール回路9514に
より処理される。コントロール回路9514は、表示パネル9515の走査線駆動回路9
516と信号線駆動回路9517にそれぞれ信号が出力する。デジタル駆動する場合には
、信号線側に信号分割回路9518を設け、入力デジタル信号をm個に分割して供給する
構成としても良い。
チューナ9511で受信した信号のうち、音声信号は音声検波回路9521に送られ、
その出力は音声信号処理回路9522を経てスピーカ9523に供給される。制御回路9
524は受信局(受信周波数)や音量の制御情報を入力部9525から受け、チューナ9
511や音声信号処理回路9522に信号を送出する。
このテレビジョン装置は、表示パネル9515を含んで構成されることにより、テレビ
ジョン装置の低消費電力を図ることが可能である。またテレビジョン装置を作製すること
が可能である。
なお、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニターをはじ
め、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積
の表示媒体として様々な用途に適用することができる。
本発明により、TFT並びにTFTによって形成される半導体装置の製造工程において
、フォトリソグラフィ工程の回数を削減し、製造工程を簡略化し、低いコストで歩留まり
良く製造すること可能となる。
101 基板
102 酸化亜鉛膜
103 石英基板
104 紫外線遮蔽材料
105 フォトマスク
106 島状酸化亜鉛膜
111 基板
112 酸化亜鉛膜
113 金属膜
114 基板
115 石英基板
116 紫外線遮蔽材料
117 フォトマスク
118 島状配線領域
119 島状酸化亜鉛膜
201 TFT
202 ゲート線
203 データ線
204 液晶素子
205 容量素子
206 電極
207 ゲート電極
211 基板
212 下地膜
213 島状半導体膜
214 電極
215 ゲート絶縁膜
216 絶縁膜
217 画素電極
218 配向膜
221 対向基板
222 着色層
223 画素電極
224 配向膜
225 液晶層
231 絶縁膜
232 発光物質を有する層
233 画素電極
234 発光素子
301 基板
302 酸化亜鉛膜
303 島状酸化亜鉛膜
304a 電極
304b 電極
305 電極
306 ゲート絶縁膜
307 ゲート配線
308 画素電極
309 TFT
311 基板
312 遮蔽物
313 フォトマスク
315 基板
316 遮蔽物
317 フォトマスク
321 容量素子
331 基板
341 正孔注入層
342 正孔輸送層
343 発光層
344 電子輸送層
345 電子注入層
346 正孔輸送層
347 電子輸送層
348 絶縁層
349 発光層
350 絶縁層
351 バインダ
352 発光材料
355 基板
356 酸化亜鉛膜
357 積層膜
361 基板
362 遮蔽物
363 フォトマスク
371 基板
372 酸化亜鉛膜
373 ITO膜
381 基板
382 遮蔽物
383 フォトマスク
391 石英基板
392 酸化亜鉛膜
393 金属膜
401 基板
402 ゲート電極
403 ゲート絶縁膜
404 島状半導体膜
405a 領域
405b 領域
406 画素電極
411 TFT
412 電極
421 容量素子
431 酸化亜鉛膜
441 基板
442 遮光層
443 フォトマスク
445 基板
446 遮光層
447 フォトマスク
448 基板
449 酸化亜鉛膜
451 基板
452 遮光層
453 フォトマスク
454 基板
455 酸化亜鉛膜
456 半導体膜
461 基板
462 遮光層
463 フォトマスク
464 基板
465 酸化亜鉛膜
466 導電膜
471 基板
472 遮光層
473 フォトマスク
474 基板
475 酸化亜鉛膜
476 金属膜
501 基板
502 ゲート電極
503 ゲート絶縁膜
504 島状半導体膜
505 絶縁膜
506 電極
507 電極
508 画素電極
509 領域
511 TFT
521 溝
531 半導体膜
535 基板
536 遮光層
537 フォトマスク
3701 スイッチング用TFT
3702 容量素子
3703 駆動用TFT
3704 電流制御用TFT
3705 発光素子
3706 TFT
3710 信号線
3711 電源線
3712 電源線
3714 走査線
3715 走査線
9101 本体
9102 表示部
9201 本体
9202 表示部
9301 本体
9302 表示部
9401 本体
9402 表示部
9511 チューナ
9512 映像検波回路
9513 映像信号処理回路
9514 コントロール回路
9515 表示パネル
9516 走査線駆動回路
9517 信号線駆動回路
9518 信号分割回路
9521 音声検波回路
9522 音声信号処理回路
9523 スピーカ
9524 制御回路
9525 入力部
9601 本体
9602 表示部
9701 表示部
9702 表示部

Claims (1)

  1. 第1の基板上に第1の酸化物半導体膜を成膜し、
    遮蔽物を有する第1のフォトマスクを通して、前記第1の酸化物半導体膜にレーザビームを照射して、前記第1の基板上に島状の酸化物半導体膜を残存させ、
    前記島状の酸化物半導体膜上にゲート絶縁膜を形成し、
    第2の酸化物半導体膜と、前記第2の酸化物半導体膜上の金属膜とを有する第2の基板の前記金属膜が設けられた面を前記ゲート絶縁膜に向け、前記第2の基板の前記酸化物半導体膜と前記金属膜とが設けられていない面から、遮蔽物を有する第2のフォトマスクを介してレーザビームを照射して、前記ゲート絶縁膜上に前記金属膜から転写された電極を形成し、
    前記島状の酸化物半導体膜の残存は、前記第1の酸化物半導体膜をレーザアブレーションさせて行い、
    前記金属膜の転写は、前記第2の酸化物半導体膜をレーザアブレーションさせて行い、
    前記第2の基板は、紫外光を透過することを特徴とする半導体装置の作製方法。
JP2013041451A 2006-08-30 2013-03-04 半導体装置の作製方法 Expired - Fee Related JP5628949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013041451A JP5628949B2 (ja) 2006-08-30 2013-03-04 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006233046 2006-08-30
JP2006233046 2006-08-30
JP2013041451A JP5628949B2 (ja) 2006-08-30 2013-03-04 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007215514A Division JP5216276B2 (ja) 2006-08-30 2007-08-22 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2013157613A JP2013157613A (ja) 2013-08-15
JP5628949B2 true JP5628949B2 (ja) 2014-11-19

Family

ID=39152169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013041451A Expired - Fee Related JP5628949B2 (ja) 2006-08-30 2013-03-04 半導体装置の作製方法

Country Status (3)

Country Link
US (3) US7651896B2 (ja)
JP (1) JP5628949B2 (ja)
KR (1) KR101322192B1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
KR101346246B1 (ko) * 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4989309B2 (ja) 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2009107548A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
US8182863B2 (en) 2008-03-17 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
KR102267235B1 (ko) 2008-07-10 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101762112B1 (ko) 2008-09-19 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치
JP2010098003A (ja) * 2008-10-14 2010-04-30 Osaka Univ レーザー結晶化法
JP2010123758A (ja) * 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
US8384439B2 (en) 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
CN102473731B (zh) 2009-07-10 2015-06-17 株式会社半导体能源研究所 制造半导体器件的方法
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101778513B1 (ko) 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101866734B1 (ko) 2009-12-25 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2347993B1 (en) * 2010-01-22 2018-11-14 IMEC vzw Method for manufacturing a micromachined device and micromachined device made thereof
US20120319104A1 (en) * 2010-02-23 2012-12-20 Sharp Kabushiki Kaisha Method for producing circuit board, circuit board and display device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145633A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5948025B2 (ja) 2010-08-06 2016-07-06 株式会社半導体エネルギー研究所 液晶表示装置
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
KR101876540B1 (ko) 2011-12-28 2018-07-10 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
TWI561951B (en) 2012-01-30 2016-12-11 Semiconductor Energy Lab Co Ltd Power supply circuit
JP6142166B2 (ja) * 2012-06-21 2017-06-07 株式会社Joled Tft基板の製造方法および有機el表示装置の製造方法
TWI635501B (zh) 2012-07-20 2018-09-11 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US11631650B2 (en) * 2021-06-15 2023-04-18 International Business Machines Corporation Solder transfer integrated circuit packaging

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594471A (en) 1983-07-13 1986-06-10 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US4713518A (en) 1984-06-08 1987-12-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device manufacturing methods
AU583423B2 (en) 1985-09-21 1989-04-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device free from the electrical shortage through a semiconductor layer and method for manufacturing same
KR900006772B1 (ko) 1985-11-06 1990-09-21 세미콘닥터 에너지 라보라토리 컴파니 리미티드 반도체층을 통한 전기적 단락이 없는 반도체 장치와 그 제조방법
JPH0820638B2 (ja) 1986-08-08 1996-03-04 株式会社半導体エネルギ−研究所 液晶装置およびその作製方法
US5708252A (en) 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
US6149988A (en) 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPS6384789A (ja) 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
US6261856B1 (en) 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US4937129A (en) 1988-01-06 1990-06-26 Semiconductor Energy Laboratory Co., Ltd. Thin film pattern structure formed on a glass substrate
US5187601A (en) 1988-03-07 1993-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for making a high contrast liquid crystal display including laser scribing opaque and transparent conductive strips simultaneously
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH063544A (ja) 1992-06-23 1994-01-14 Japan Steel Works Ltd:The 光導波路の製造方法
US5754780A (en) 1994-01-19 1998-05-19 Tokyo Electron Limited Apparatus and method for performing serial communication between master and slave devices
US5866444A (en) 1995-03-21 1999-02-02 Semiconductor Energy Laboratory Co. Integrated circuit and method of fabricating the same
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JPH11163356A (ja) 1997-11-28 1999-06-18 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP3880242B2 (ja) 1998-05-20 2007-02-14 キヤノン株式会社 スルーホールの形成方法
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
TW522453B (en) 1999-09-17 2003-03-01 Semiconductor Energy Lab Display device
US6641933B1 (en) 1999-09-24 2003-11-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting EL display device
JP2001168061A (ja) 1999-09-27 2001-06-22 Toshiba Corp レーザ照射により半導体基板上に成膜を形成するためのターゲット及びその製造方法
US6384427B1 (en) 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US7112115B1 (en) 1999-11-09 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3810629B2 (ja) 2000-11-24 2006-08-16 シャープ株式会社 半導体装置およびその半導体装置の製造方法
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
JP4510342B2 (ja) 2001-09-10 2010-07-21 シャープ株式会社 酸化物絶縁体材料およびその形成方法並びに半導体素子
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
TWI258317B (en) 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
JP2006524916A (ja) 2003-03-27 2006-11-02 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 感熱性材料を基材に転写するための方法およびドナー要素
CN100380596C (zh) 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
CN100467141C (zh) 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
US20070178710A1 (en) * 2003-08-18 2007-08-02 3M Innovative Properties Company Method for sealing thin film transistors
EP1542272B1 (en) 2003-10-06 2016-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8101467B2 (en) 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
US7226819B2 (en) 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP2005268196A (ja) 2004-03-21 2005-09-29 Japan Fine Ceramics Center 酸化亜鉛多結晶膜及びこれを用いた機能素子
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7651932B2 (en) 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US7977168B2 (en) 2011-07-12
US7651896B2 (en) 2010-01-26
US20110260160A1 (en) 2011-10-27
JP2013157613A (ja) 2013-08-15
US20080057618A1 (en) 2008-03-06
KR20080020569A (ko) 2008-03-05
US20100184254A1 (en) 2010-07-22
KR101322192B1 (ko) 2013-10-25
US8659014B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
JP5628949B2 (ja) 半導体装置の作製方法
JP5216276B2 (ja) 半導体装置の作製方法
JP4919738B2 (ja) 半導体装置の作製方法
KR101385064B1 (ko) 반도체 장치의 제조방법
KR101471822B1 (ko) 반도체장치의 제조방법
KR101325788B1 (ko) 반도체 장치의 제작 방법
JP5314857B2 (ja) 半導体装置の作製方法
JP5227563B2 (ja) 半導体装置の作製方法
JP2008100285A (ja) 半導体装置の作製方法及びレーザ加工装置
JP5030535B2 (ja) 半導体装置の作製方法
JP5314842B2 (ja) 半導体装置の作製方法
JP5409759B2 (ja) 半導体装置の作製方法
JP5276811B2 (ja) 半導体装置の作製方法
JP2008176095A (ja) パターン形成方法及び薄膜トランジスタの作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141002

R150 Certificate of patent or registration of utility model

Ref document number: 5628949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees