KR101471822B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR101471822B1
KR101471822B1 KR1020070085554A KR20070085554A KR101471822B1 KR 101471822 B1 KR101471822 B1 KR 101471822B1 KR 1020070085554 A KR1020070085554 A KR 1020070085554A KR 20070085554 A KR20070085554 A KR 20070085554A KR 101471822 B1 KR101471822 B1 KR 101471822B1
Authority
KR
South Korea
Prior art keywords
layer
light
region
laser beam
absorbing layer
Prior art date
Application number
KR1020070085554A
Other languages
English (en)
Other versions
KR20080018845A (ko
Inventor
히데카주 미야이리
고이치로 다나카
히로노부 소지
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080018845A publication Critical patent/KR20080018845A/ko
Application granted granted Critical
Publication of KR101471822B1 publication Critical patent/KR101471822B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

기판상에 제 1 층을 형성하고, 제 1 층상에 광 흡수층을 형성하고, 광 흡수층상에 투광성을 갖는 층을 형성하고, 투광성을 갖는 층측으로부터 광 흡수층에 선택적으로 레이저 빔을 조사한다. 광 흡수층이 레이저 빔의 에너지를 흡수하는 것으로, 광 흡수층 내에서의 기체의 방출, 광 흡수층의 승화 또는 증발 등에 의해, 광 흡수층의 일부 및 광 흡수층에 접하는 투광성을 갖는 층의 일부를 제거한다. 잔존하는 투광성을 갖는 층 또는 광 흡수층을 마스크로서 사용하여, 제 1 층을 에칭함으로써, 종래의 포토리소그래피 기술을 사용하지 않아도, 제 1 층을 원하는 장소에서 원하는 형상으로 가공할 수 있다.
Figure 112007061613334-pat00001
광 흡수층, 투광성을 갖는 층, 마스크, 에칭, 선택적 조사, 전기광학 소자

Description

반도체장치의 제조방법{Method for manufacturing semiconductor device}
본 발명은 반도체소자를 갖는 반도체장치의 제조방법에 관한 것이다.
종래, 박막트랜지스터(이하, 「TFT」라고도 함)나 MOS 트랜지스터로 대표되는 반도체소자에 의해서 구성되는 소위 액티브 매트릭스 구동 방식의 표시 패널, 또는 반도체집적회로는 포토마스크를 사용한 광노광 공정(이하, 포토리소그래피 공정이라고 함)에 의해 레지스트 마스크를 형성하고, 각종 박막을 선택적으로 에칭함으로써 제조되어 있다.
포토리소그래피 공정은 레지스트를 기판 전면에 도포하여 프리베이크를 한 후, 포토마스크를 통해서 자외선 등을 레지스트에 조사하여 노광하여, 현상하여 레지스트 마스크를 형성한다. 이 후, 상기 레지스트 마스크를 마스크로 하여, 반도체층이나 배선이 되는 부분 이외에 존재하는 박막(반도체 재료, 절연체 재료, 또는 도전체 재료로 형성되는 박막)을 에칭 제거하여, 반도체층이나 배선을 형성한다.
또한, 본 출원인은 400㎛ 이하의 파장을 갖는 레이저 빔을 사용하여, 선형의 빔을 투광성 도전막에 조사하여, 개구를 형성하는 박막 가공방법을 특허문헌 1 및 특허문헌 2에 기재하고 있다.
[특허문헌 1] 일본 공개특허공보 소63-84789호
[특허문헌 2] 일본 공개특허공보 평2-317호
그렇지만, 포토리소그래피 기술이 사용되는 포토마스크는 미세한 형상을 갖고, 또한 형상의 높은 정밀도가 요구되기 때문에 대단히 고가이다. 또 반도체장치를 제조하기 위해서는 고가의 포토마스크를 복수장 준비할 필요가 있어, 비용면에서 산업상 대단히 큰 부담이 된다.
또한, 반도체장치의 설계가 변경될 때는 당연히, 변경되는 가공 패턴에 맞추어 새롭게 포토마스크를 준비할 필요성이 생긴다. 상술한 바와 같이, 포토마스크는 미세한 형상으로 고정밀도로 하여 형성된 조형물이기 때문에, 제조에는 상당한 시간을 요하게 된다. 요컨대, 설계 변경이나 설계 부족에 따른 포토마스크의 교환에는 금전적인 부담뿐만 아니라 시간적인 지연 리스크를 부담하게 된다.
또한, 레이저 발진기로부터 사출되는 레이저 빔을 광학계에 의해 1개소 또는 복수 개소에 집광하여, 레이저 빔을 조사하는 것으로 개구부를 형성하는 경우, 레이저 발진기가 갖는 포인팅 스테빌리티(pointing stability) 등의 격차의 영향에 의해, 레이저 빔이 집광되는 위치가 변동하는 문제가 있다.
또한, 종래의 포토리소그래피 공정을 사용하여 반도체막을 에칭하여, 원하는 형상의 반도체층을 형성하는 경우, 반도체막 표면에 레지스트를 도포한다. 이 때, 반도체막 표면이 레지스트에 직접 노출되기 때문에, 레지스트에 포함되는 산소, 탄소, 중금속 원소 등의 불순물에 의해, 반도체막이 오염된다고 하는 문제가 있다. 이 오염에 의해, 반도체막 중에 불순물 원소가 혼입하여 버리고, 반도체소자의 특 성이 저하된다. 특히, TFT에서는 트랜지스터 특성의 격차 및 저하의 원인이 되는 문제가 있다.
그래서, 본 발명은 포토마스크나 레지스트를 사용하지 않고, 박막 가공을 간단한 공정에서 정밀도 좋게 행하는 방법을 제시한다. 또한, 저비용으로 반도체장치를 제조하는 방법을 제안한다.
본 발명은 기판상에 제 1 층을 형성하고, 제 1 층상에 광 흡수층을 형성하고, 광 흡수층상에 투광성을 갖는 층을 형성하고, 투광성을 갖는 층을 통해서 광 흡수층에 선택적으로 레이저 빔을 조사한다. 광 흡수층이 레이저 빔의 에너지를 흡수하는 것으로, 광 흡수층 내에서의 기체의 방출, 광 흡수층의 승화 또는 증발 등에 의해, 광 흡수층의 일부 및 광 흡수층에 접하는 투광성을 갖는 층의 일부가 물리적으로 해리한다. 즉, 광 흡수층의 일부에 레이저 빔을 조사하여, 상기 조사영역의 일부 및 상기 조사영역에 접하는 투광성을 갖는 층을 제거한다. 잔존하는 투광성을 갖는 층, 또는 광 흡수층을 마스크로서 사용하여, 제 1 층을 에칭함으로써, 종래의 포토리소그래피 기술을 사용하여도, 제 1 층을 원하는 장소에서 원하는 형상으로 가공할 수 있다.
광 흡수층상에 투광성을 갖는 층을 형성함으로써, 광 흡수층에 레이저 빔을 조사할 수 있다. 또한, 레이저 빔이 조사된 광 흡수층은 레이저 빔의 에너지를 흡수하여, 승화 또는 증발되어, 광 흡수층 및 투광성을 갖는 층을 선택적으로 가공할 수 있다. 또한, 투광성을 갖는 층을 형성함으로써, 광 흡수층 및 제 1 층에 있어서 에칭의 선택비를 취하기 어려운 재료, 즉 에칭 속도차가 작은 재료를 사용하였다고 해도, 가공된 투광성을 갖는 층, 또 광 흡수층을 마스크로서 사용하여, 제 1 층을 에칭할 수 있다. 이 때문에, 투광성을 갖는 층을 광 흡수층상에 형성함으로써, 제 1 층 및 광 흡수층의 재료의 선택의 폭을 확대할 수 있다.
또한, 광 흡수층이 도전층인 경우, 흡수한 레이저 빔의 에너지가 조사영역의 외측으로 전도하는 것을 피하기 위해서, 또한 용이하게 광 흡수층을 승화 또는 증발시키기 위해서, 광 흡수층의 막 두께는 얇은 것이 바람직하다. 광 흡수층상에 투광성을 갖는 층을 형성하지 않고 광 흡수층만으로 하여, 레이저 빔의 조사에 의해 가공된 광 흡수층을 마스크로서 사용하는 경우, 광 흡수층의 막 두께가 얇으면 제 1 층을 에칭할 때에, 마스크인 광 흡수층도 에칭되어 버려, 제 1 층을 원하는 형상으로 형성하는 것이 곤란하다. 이 결과, 수율의 저하 및 반도체장치의 불량의 원인이 된다. 그렇지만, 광 흡수층상에 투광성을 갖는 층을 형성하는 것으로, 레이저 빔의 조사에 의해 가공된 투광성을 갖는 층, 또는 광 흡수층을 마스크로서 사용할 수 있다. 투광성을 갖는 층의 막 두께는 임의로 설정하는 것이 가능하기 때문에, 제 1 층을 가공하기 위한 마스크로서 기능시키는 것이 가능하다. 이 때문에, 레이저 빔의 조사에 의해 가공된 투광성을 갖는 층을 마스크로서 사용함으로써, 수율을 높이는 것이 가능하다.
또한, 전기광학소자를 갖는 레이저 조사장치를 사용하여 광 흡수층에 선택적으로 레이저 빔을 조사하여도 좋다. 전기광학소자는 CAD(computer-aided design)장치에서 설계된 데이터에 의해 선택적으로 레이저 빔을 조사하는 위치 및 면적을 제 어하는 것이 가능하다. 이 때문에, 포토마스크를 사용하지 않아도 광 흡수층에 선택적으로 레이저 빔을 조사할 수 있다.
본 발명의 하나는 기판상에 제 1 층을 형성하고, 제 1 층상에 광 흡수층을 형성하고, 광 흡수층상에 투광성을 갖는 층을 형성하고, 투광성을 갖는 층을 통해서 광 흡수층에 선택적으로 레이저 빔을 조사하고, 레이저 빔이 조사된 광 흡수층의 일부에 접하는 투광성을 갖는 층의 일부를 제거하여 광 흡수층의 일부를 노출시키고, 노출된 광 흡수층의 일부 및 제 1 층의 일부를 에칭하여, 제 2 층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법이다.
또한, 본 발명의 하나는 기판상에 제 1 층을 형성하고, 제 1 층상에 광 흡수층을 형성하고, 광 흡수층상에 투광성을 갖는 층을 형성하고, 투광성을 갖는 층을 통해서 광 흡수층에 선택적으로 레이저 빔을 조사하고, 레이저 빔이 조사된 광 흡수층의 일부 및 투광성을 갖는 층의 일부 중 광 흡수층의 일부의 표면 및 투광성을 갖는 층의 일부를 제거하여 광 흡수층의 일부를 노출시키고, 노출된 광 흡수층의 일부 및 제 1 층의 일부를 에칭하여, 제 2 층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법이다.
또, 제 2 층은 에칭된 광 흡수층 및 제 1 층의 적층이어도 좋다.
또한, 본 발명의 하나는 기판상에 제 1 층을 형성하고, 제 1 층상에 광 흡수층을 형성하고, 광 흡수층상에 투광성을 갖는 층을 형성하고, 투광성을 갖는 층을 통해서 광 흡수층에 선택적으로 레이저 빔을 조사하고, 레이저 빔이 조사된 광 흡수층의 일부 및 투광성을 갖는 층의 일부를 제거하여 제 1 층의 일부를 노출시키 고, 노출된 제 1 층의 일부를 에칭하여, 제 2 층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법이다.
또, 에칭으로서는 습식 에칭(wet etching) 또는 건식 에칭(dry etching)을 사용할 수 있다.
또한, 제 2 층을 형성한 후, 투광성을 갖는 층을 제거하여도 좋다. 그리고, 투광성을 갖는 층을 제거한 후, 광 흡수층을 제거하여도 좋다.
또한, 레이저 빔은 전기광학소자를 갖는 레이저 조사장치로부터 조사된다. 전기광학소자는 제어장치에 의해서 레이저 빔을 조사하는 영역 및 면적이 제어된다. 또한, 레이저 빔은 직사각 형상, 선형, 또 임의의 형상을 적절하게 사용할 수 있다.
또, 본 발명에 있어서, 표시장치는 표시소자를 사용한 디바이스, 즉 화상표시 디바이스를 가리킨다. 또한, 표시 패널에 커넥터, 예를 들면 플렉시블 프린트 배선(FPC:Flexible Printed Circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape Carrier Package)가 장착된 모듈, TAB 테이프나 TCP의 앞에 프린트 배선판이 형성된 모듈, 또는 표시소자에 COG(Chip On Glass) 방식에 의해 IC(집적회로)나 CPU가 직접 실장된 모듈도 모두 표시장치에 포함하는 것으로 한다.
투광성을 갖는 층을 통해서 광 흡수층에 레이저 빔을 조사하는 것으로, 광 흡수층 및 투광성을 갖는 층을 자유롭게 가공할 수 있다. 또한, 적어도 가공된 투광성을 갖는 층은 박막을 가공하는 마스크로서 사용될 수 있다.
또한, 선택적으로 레이저 빔의 조사영역을 제어할 수 있는 전기광학소자를 갖는 레이저 조사장치를 사용하여, 투광성을 갖는 층을 통해서 광 흡수층에 CAD(computer-aided design)장치에서 설계된 데이터에 의해 선택적으로 레이저 빔을 조사할 수 있다.
이 때문에, 전기광학소자에 의해 조사영역이 제어된 레이저 빔의 조사에 의해 형성된 마스크로서 기능하는 투광성을 갖는 층 및 광 흡수층을 사용하여, 박막을 에칭함으로써, 소정의 장소에 원하는 형상을 갖는 층을 형성하는 것이 가능하다.
또한, 선형 레이저 빔, 직사각 형상 레이저 빔, 면형 레이저 빔, 또한 임의의 형상의 빔 등, 빔 스폿의 면적이 큰 레이저 빔을 광 흡수층에 조사하는 것으로, 단시간에 복수의 영역에 레이저 빔을 조사하는 것이 가능하기 때문에, 반도체장치를 양산성 높게 제조하는 것이 가능하다.
따라서, 종래의 포토리소그래피 기술에서 필요하였던 레지스트나 포토마스크를 사용하지 않아도, 박막을 임의의 형상으로 가공할 수 있다. 또, 포토마스크를 사용하지 않기 때문에, 포토마스크 교환에 필요하였던 시간적 손실의 저감을 도모하는 것이 가능해져, 다품종 소량생산이 가능하게 된다. 또한, 레지스트 및 레지스트의 현상액을 사용하지 않기 때문에, 대량의 약액이나 물을 필요로 하지 않는다. 그리고, 레지스트 도포에 의한 반도체막에 대한 불순물 원소의 혼입을 피하면서, 반도체막을 가공할 수 있다. 이상으로부터, 종래의 포토리소그래피 기술을 사용한 프로세스와 비교하여, 공정의 대폭적인 간략화 및 비용의 저감이 가능하다.
이와 같이, 본 발명을 사용함으로써, 반도체장치의 제조에 있어서의 박막 가공을 간단한 공정에서 정밀도 좋게 행하는 것이 가능하다. 또, 저비용으로, 스루풋이나 수율 높게 반도체장치를 제조할 수 있다.
이하, 발명을 실시하기 위한 최선의 형태에 관해서 도면을 참조하면서 설명한다. 단, 본 발명은 많은 다른 형태로 실시하는 것이 가능하고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자이면 용이하게 이해된다. 따라서, 본 발명은 본 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다. 또한, 각 도면에서 공통의 부분은 같은 부호를 붙이고 자세한 설명을 생략한다.
(실시형태 1)
본 실시형태에서는 포토리소그래피 공정을 거치지 않아도, 레이저 빔을 사용하여 박막을 가공하는 레이저 어블레이션 패터닝 프로세스(LAPP(Laser Ablation Patterning Process)에 관해서, 이하에 개시한다. 도 1, 3 및 5는 기판상에 선택적으로 임의의 형상의 층을 형성하는 공정을 도시하는 단면도이고, 도 2, 4 및 6은 레이저 조사장치의 전기광학소자 및 도 1, 3, 5의 상면도이다. 본 실시형태에서는 배선을 형성하는 형태를 참조하여 설명한다.
도 1a에 도시하는 바와 같이, 기판(100)의 한 쪽에 하지막으로서 기능하는 제 1 층(101), 제 1 층(101)상에 제 2 층(102), 제 2 층(102)상에 광 흡수층(103), 광 흡수층(103)상에 투광성을 갖는 층(104)을 형성한다.
기판(100)으로서는 유리기판, 플라스틱기판, 금속기판, 세라믹기판 등을 적절하게 사용할 수 있다. 또한, 프린트 배선기판이나 FPC를 사용할 수 있다. 기판(100)이 유리기판이나 플라스틱기판인 경우, 320㎜×400㎜, 370㎜×470㎜, 550㎜×650㎜, 600㎜×720㎜, 680㎜×880㎜, 1000㎜×1200㎜, 1100㎜×1250㎜, 1150㎜×1300mm와 같은 대면적기판을 사용할 수 있다.
하지막으로서 기능하는 제 1 층(101)은 반드시 필수는 아니지만, 뒤에 제 2 층(102)을 에칭할 때에, 기판(100)이 에칭되는 것을 방지하는 기능을 갖기 때문에, 형성하는 것이 바람직하다. 제 1 층(101)은 적합한 재료를 적절하게 사용하여 형성하면 좋다. 대표적으로는 산화규소, 질화규소, 산화질화규소, 질화알루미늄 등이 있다.
제 2 층(102)은 전극, 화소 전극, 배선, 안테나, 반도체층, 절연층, 플라즈마 디스플레이의 격벽, 형광체 등의 제조하는 부위에 맞추어, 도전 재료, 반도체 재료, 절연 재료를 적절하게 사용하여 형성하면 좋다. 또, 제 2 층(102)은 단층이어도 좋고 적층이어도 좋다.
광 흡수층(103)으로서는 나중에 조사되는 레이저 빔(105)을 흡수하는 재료를 사용하여 형성한다. 레이저 빔(105)을 흡수하는 재료로서는 레이저 빔(105)의 에너지보다도 작은 밴드갭 에너지를 갖는 재료를 사용하여 형성한다. 또한, 광 흡수층(103)은 제 2 층(102)의 융점보다도 낮은 비점 또는 승화점을 갖는 재료를 사용하는 것이 바람직하다. 이러한 재료를 사용함으로써, 제 2 층(102)의 용융을 피하면서, 레이저 빔(105)을 흡수하여, 레이저 빔(105)의 에너지를 사용하여 광 흡수 층(103)에 접하는 투광성을 갖는 층(104)의 일부를 제거할 수 있다.
레이저 빔(105)의 에너지에 의해 승화 또는 증발하는 것이 가능한 광 흡수층으로서는 100 내지 2000℃ 정도의 승화점이 낮은 재료가 바람직하다. 또는 비점이 1000 내지 2700℃이고, 또한 열전도율이 0.1 내지 100W/mK인 재료를 사용할 수 있다.
광 흡수층으로서는 도전 재료, 반도체 재료, 절연물 재료를 적절하게 사용할 수 있다. 도전 재료로서는 티타늄(Ti), 알루미늄(Al), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 동(Cu), 크롬(Cr), 네오듐(Nd), 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 은(Ag), 금(Au), 백금(Pt), 카드뮴(Cd), 아연(Zn), 규소(Si), 게르마늄(Ge), 지르코늄(Zr), 바륨(Ba)으로부터 선택된 원소를 사용할 수 있다. 또한, 상기 원소를 주성분으로 하는 합금 재료, 질소화합물 등의 단층 또는 적층으로 형성할 수 있다. 또한, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화탄탈륨을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 인듐주석산화물(ITO:Indium Tin Oxide), 인듐아연산화물, 산화규소를 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료도 사용할 수 있다.
절연물 재료로서는 상기 원소의 산소화합물, 탄소화합물, 또는 할로겐화합물의 단층으로 형성할 수 있다. 또한, 이들의 적층을 사용할 수 있다. 대표적으로는 산화아연, 질화알루미늄, 황화아연, 질화규소, 산화규소, 황화수은, 염화알루미늄 등이 있다. 또한, 광을 흡수하는 것이 가능한 입자가 분산된 절연막, 대표적으로는 실리콘 미결정이 분산된 산화규소막을 사용할 수 있다. 또한, 폴리이미드, 폴리아미드, BCB(벤조사이클로부텐), 아크릴 등의 유기수지를 사용할 수 있다. 또한, 실록산, 폴리실라잔 등을 사용할 수 있다. 또한, 색소가 유기수지, 실록산, 폴리실라잔 등에 용해 또는 분산된 절연층을 사용할 수 있다.
반도체 재료로서는 실리콘, 게르마늄 등을 사용할 수 있다. 또한, 비정질 반도체, 비정질상태와 결정상태가 혼재한 세미어몰퍼스 반도체(semi-amorphous semiconductor; SAS라고도 표기함), 비정질 반도체 중에 0.5㎚ 내지 20㎚의 결정립을 관찰할 수 있는 미결정 반도체 및 결정성 반도체막으로부터 선택된 어느 하나의 상태를 갖는 막을 사용할 수 있다. 그리고, 인, 비소, 붕소 등의 억셉터형 원소 또는 도너형 원소가 포함되어 있어도 좋다.
또, 광 흡수층(103)으로서는 나중에 조사되는 레이저 빔(105)을 흡수하고, 또한 레이저 빔(105)의 에너지에 의해 광 흡수층(103) 내에서의 기체의 방출, 광 흡수층(103)의 승화 또는 증발 등에 의해 광 흡수층(103)의 일부 또는 광 흡수층(103)에 접하는 층의 일부를 물리적으로 해리시키는 것이 가능한 재료를 사용하여 형성하는 것이 바람직하다. 이러한 재료를 사용함으로써, 용이하게 광 흡수층(103)상의 투광성을 갖는 층(104)을 제거할 수 있다.
레이저 빔(105)의 에너지에 의해 광 흡수층(103) 내에서의 기체를 방출하는 것이 가능한 광 흡수층으로서는 수소 및 희가스 원소의 적어도 한쪽이 포함되는 재료로 형성되는 층이 있다. 대표적으로는 수소를 포함하는 반도체층, 희가스 또는 수소를 포함하는 도전층, 희가스 또는 수소를 포함하는 절연층 등이 있다. 이 경 우, 광 흡수층(103) 내에서의 기체의 방출과 함께, 광 흡수층(103)의 일부에서 물리적으로 해리가 생기기 때문에, 용이하게 광 흡수층상(103)상의 투광성을 갖는 층(104)을 제거할 수 있다.
레이저 빔(105)의 에너지에 의해 승화하는 것이 가능한 광 흡수층으로서는 100 내지 2000℃ 정도의 승화점이 낮은 재료가 바람직하다. 또는 융점이 1500 내지 3500℃이고, 또한 열전도율이 0.1 내지 100W/mK인 재료를 사용할 수 있다. 승화하는 것이 가능한 광 흡수층으로서는 100 내지 2000℃ 정도의 승화점이 낮은 재료가 있고, 그 대표적인 예로서는 질화알루미늄, 산화아연, 황화아연, 질화규소, 황화수은, 염화알루미늄 등이 있다. 비점이 1000 내지 2700℃이고, 또한 열전도율이 0.1 내지 100W/mK인 재료로서는 게르마늄(Ge), 산화규소, 크롬(Cr), 티타늄(Ti) 등이 있다.
광 흡수층(103)의 형성방법으로서는 도포법, 전해도금법, PVD법(Physical Vapor Deposition), 또는 CVD법(Chemical Vapor Deposition)을 사용한다.
투광성을 갖는 층(104)은 나중에 조사되는 레이저 빔(105)을 투과하는 것이 가능하고, 뒤에 가공하는 제 2 층(102)과 비교하여 에칭 속도가 느린 재료를 적절하게 선택하여 형성하면 좋다. 레이저 빔(105)을 투과하는 재료로서는 레이저 빔의 에너지보다도 큰 밴드갭 에너지를 갖는 재료를 사용하여 형성한다.
제 2 층(102)이 도전층 또는 반도체층인 경우, 투광성을 갖는 층(104)은 절연층으로 형성하는 것이 바람직하다. 대표적으로는 질화규소막, 산화규소막, 산화질화규소막, 질화알루미늄 등을 사용하면 좋다.
다음에, 투광성을 갖는 층(104)을 개재하여 광 흡수층(103)에 레이저 빔(105)을 조사한다.
레이저 빔(105)으로서는 투광성을 갖는 층(104)을 투과하여, 광 흡수층(103)에 흡수되는 에너지를 갖는 것을 적절하게 선택한다. 대표적으로는 자외영역, 가시영역, 또는 적외영역의 레이저 빔을 적절하게 선택하여 조사한다.
여기에서, 본 발명에 사용하는 레이저 조사장치에 관해서, 이하에 개시한다. 본 발명에서 사용하는 레이저 조사장치는 레이저 빔을 조사하는 면적 및 위치를 CAD 장치에서 설계된 데이터를 사용하여 제어할 수 있다. 이러한 레이저 조사장치를 사용함으로써, 포토마스크를 사용하지 않아도 선택적으로 레이저 빔을 조사할 수 있다.
이러한 레이저 조사장치의 대표적인 예를 도 15를 참조하여 설명한다. 도 15는 본 발명의 제조장치의 일례를 도시하는 사시도이다. 사출되는 레이저 빔은 레이저 발진기(1003; YAG 레이저장치, 엑시머 레이저장치 등)로부터 출력되어, 빔 형상을 직사각 형상으로 하기 위한 제 1 광학계(1004)와, 정형하기 위한 제 2 광학계(1005)와, 평행광선으로 하기 위한 제 3 광학계(1006)를 통과하여, 반사 미러(1007)에서 광로가 연직방향으로 구부러진다. 그 후, 광 흡수층(103)에 조사되는 레이저 빔의 면적 및 위치를 선택적으로 조절하는 전기광학소자(1008)에 레이저 빔을 통과시켜 레이저 빔을 피 조사면에 조사한다.
레이저 발진기(1003)로서는 Ar 레이저, Kr 레이저, 엑시머 레이저(KrF, ArF, XeCl) 등의 기체 레이저, 단결정의 YAG, YVO4, 폴스테라이트(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종이 첨가되어 있는 것을 매질로 하는 레이저, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti: 사파이어 레이저, 동증기 레이저 또는 금증기 레이저 중 일종 또는 복수종을 사용할 수 있다. 레이저 매체가 고체인 고체 레이저를 사용하면, 메인터넌스 프리(maintenance free)의 상태를 오래 지속할 수 있다는 이점이나, 출력이 비교적으로 안정되어 있다는 이점을 갖고 있다.
또한, 레이저 빔(105)은 연속 발진의 레이저 빔이나 펄스 발진의 레이저 빔을 적절하게 적용할 수 있다. 펄스 발진의 레이저 빔에 있어서는 통상, 수십Hz 내지 수kHz의 주파수대를 사용하지만, 그것보다도 현저하게 높은 10MHz 이상의 발진 주파수, 펄스폭을 피코초대의 주파수, 또는 펨토초(10-15초)대의 주파수를 갖는 펄스 발진 레이저를 사용하여도 좋다. 특히, 펄스폭을 1펨토초 내지 10피코초로 발진되는 펄스 레이저로부터 사출되는 레이저 빔은 고강도의 레이저 빔을 얻을 수 있고, 비선형 광학 효과(다광자 흡수)가 생겨, 레이저 빔의 에너지보다도 큰 밴드갭 에너지를 갖는 투광성을 갖는 재료로 형성되는 층도 레이저 빔의 에너지에 의해 제거할 수 있다.
제어장치(1016)는 대표적으로는 컴퓨터가 있고, 반도체장치의 설계 데이터를 격납하는 기억부(RAM, ROM 등)나, CPU 등을 포함하는 마이크로프로세서를 갖는다. 제어장치(1016)로부터, 전기광학소자(1008)에 반도체장치를 설계하기 위한 CAD 데이터에 근거하는 전기 신호를 입력하는 것으로, 전기광학소자(1008)에 의해 기판(100)에 조사하는 레이저 빔의 위치 및 면적을 제어한다. 또한, 피처리기판을 고정한 스테이지(1009)를 이동시키는 경우, 레이저 발진기(1003)의 사출 타이밍과, 전기광학소자(1008)에 입력하는 전기 신호와, 스테이지(1009)의 이동 속도를 동기시키는 것으로, 레이저 빔의 조사위치 및 면적을 제어할 수 있다.
전기광학소자(1008)는 반도체장치의 설계 CAD 데이터에 근거하는 전기 신호를 입력하는 것으로, 광 셔터 또는 리플렉터로서 기능하고, 가변의 마스크로서 기능한다. 광 셔터가 되는 전기광학소자(1008)에 입력하는 전기 신호를 제어장치(1016)에 의해 변경하는 것으로, 레이저 빔의 면적 및 위치를 변경하는 것이 가능하다. 즉, 박막의 가공하는 면적 및 위치를 선택적으로 변경할 수 있다. 이 때문에, 레이저 빔의 형상을 선형, 직사각 형상, 또한 임의의 형상으로 할 수 있고, 복잡한 형상의 레이저 빔도 조사할 수 있다.
전기광학소자(1008)로서는 선택적으로 광투과하는 면적을 조절할 수 있는 소자, 예를 들면, 액정 재료, 일렉트로크로믹 재료(electrochromic material)를 갖는 소자가 있다. 또한 선택적으로 광반사를 조절할 수 있는 소자, 예를 들면 디지털 마이크로 미러 디바이스(DMD라고도 함)가 있다. DMD는 공간 광변조기의 일종이고, 정전계 작용 등에 의해서 고정축 주위로 회전하는 마이크로 미러라고 불리는 복수의 소형 미러가 Si 등의 반도체기판에 매트릭스형으로 배치된 디바이스이다. 또한, 다른 전기광학소자로서는 전기광학 효과에 의해 투과광을 변조하는 광학소자인 PLZT 소자를 사용할 수 있다. 또, PLZT 소자는 납, 란탄, 지르콘, 티타늄을 포함하는 산화물 세라믹으로, 각각의 원소기호의 두문자로부터 PLZT라고 불리고 있는 디바이스이다. PLZT 소자는 투명한 세라믹으로 광을 투과하지만, 전압을 가하면 광의 편광의 방향을 바꿀 수 있고, 편광자와 조합함으로써 광 셔터가 구성된다. 단, 전기광학소자(1008)는 레이저 빔을 통과시켜도 견딜 수 있는 디바이스를 사용한다.
전기광학소자(1008)는 빔이 통과할 수 있는 영역이 피처리기판과 같다고 할 수 있다. 전기광학소자(1008)에 있어서, 빔이 통과할 수 있는 영역이 피처리기판과 같은 경우, 피처리기판과 전기광학소자(1008)의 위치맞춤을 하여 각각의 위치를 고정한 채로 레이저 빔을 주사한다. 또, 이 경우, 1회의 박막의 가공에 있어서, 전기광학소자(1008)에 입력하는 전기 신호는 1회로 한다.
제조장치의 소형화를 도모하기 위해서, 전기광학소자(1008)를 적어도 직사각형 빔이 통과 또는 반사할 수 있는 가늘고 긴 직사각형으로 하여도 좋다. 예를 들면, 가늘고 긴 DMD를 사용하는 경우, 반사의 각도를 제어하는 마이크로 미러의 개수를 적게 할 수 있기 때문에, 변조 속도를 빠르게 할 수 있다. 또한, 가늘고 긴 액정을 사용한 전기광학소자를 사용하는 경우에도, 주사선이나 신호선이 적어져 구동 속도를 빠르게 할 수 있기 때문에, 같은 효과를 얻을 수 있다. 또한, 전기광학소자를 가늘고 긴 직사각형으로 한 경우, 1회의 박막의 가공에 있어서, 전기광학소자에 입력하는 전기 신호를 변경하는 회수는 복수회로 한다. 직사각형 빔의 주사에 동기하도록, 전기광학소자에 입력하는 전기 신호를 순차 변경시키는 것으로, 박막의 가공이 연속적으로 행하여진다.
또한, 조사면에 조사되는 레이저 빔(105)의 스폿의 형상은 직사각 형상 또는 선형으로 하는 것이 바람직하고, 구체적으로는 단변이 1㎜ 내지 5㎜, 또한 장변이 10㎜ 내지 50㎜의 직사각 형상으로 하면 좋다. 수차가 적은 레이저 빔의 스폿으로 하고자 하는 경우에는 5㎜×5㎜ 내지 50㎜×50㎜의 정방형으로 하여도 좋다. 또한, 대면적기판을 사용하는 경우에는 처리시간을 단축하기 위해서, 레이저 빔의 스폿의 장변을 20㎝ 내지 100㎝로 하는 것이 바람직하다. 그리고, 1쇼트당 면적을 상기 크기로 하고, 그 중에서 복잡한 스폿 형상의 레이저 빔이 조사되도록 전기광학소자(1008)를 제어하여도 좋다. 예를 들면, 배선의 형상과 같은 스폿 형상을 갖는 레이저 빔을 조사할 수도 있다.
또, 직사각 형상 또는 선형의 레이저 빔을 겹쳐 복잡한 스폿 형상의 레이저 빔을 사용하여도 좋다.
또한, 도 15에 도시하는 레이저 발진기(1003) 및 광학계를 복수 설치하여 대면적의 기판을 단시간에 처리하여도 좋다. 구체적으로는 스테이지(1009)의 상방에 복수의 전기광학소자를 설치하여, 각각에 대응하는 레이저 발진기로부터 레이저 빔을 각각 조사하여 기판 1장에 있어서의 처리면적을 분담하여도 좋다.
또한, 기판을 유지하는 스테이지 대신에, 가스를 분출하여 기판(100)을 부상시키는 방법으로 기판을 이동시켜도 좋다. 대면적의 기판 사이즈로서는 590㎜×670㎜, 600㎜×720㎜, 650㎜×830㎜, 680㎜×880㎜, 730㎜×920㎜ 등이 제조라인에서 사용되고 있다. 1변이 1m를 넘는 유리기판을 사용하는 경우에는 기판의 자중(自重)에 의한 구부러짐을 경감할 수 있는 반송방법, 예를 들면 가스를 분출하여 기판을 부상시키는 방법으로 기판을 이동시키는 것이 바람직하다.
또한, 가로로 두어진 기판을 유지하는 스테이지 대신에, 세워져 있는 기판을 유지하는 홀더를 사용하여도 좋다. 기판을 세우면서 레이저 빔을 조사함으로써, 비산물을 기판으로부터 제거할 수 있다.
또한, 레이저 발진기(1003)와, 기판(100)의 사이의 광로에 복수의 광학계를 배치하여, 더욱 미세한 가공을 하여도 좋다. 대표적으로는 전기광학소자 및 축소용 광학계를 갖는 스테퍼 방식을 사용하여 축소 투영하는 것으로, 레이저 빔의 면적 및 위치를 미세하게 가공할 수 있다. 또한, 미러 프로젝션 방식을 사용한 등배 투영을 하여도 좋다.
또한, 제어장치에 전기적으로 접속하는 위치 얼라인먼트수단을 설치하는 것이 바람직하다. 조사위치의 얼라인먼트는 CCD 카메라 등의 촬상소자를 설치하여, 촬상소자로부터 얻어지는 데이터를 기초로 레이저 조사를 하는 것으로 고정밀도로 할 수 있다. 또한, 본 제조장치에서 원하는 위치에 레이저 빔을 조사하여 위치 마커를 형성할 수도 있다.
또한, 레이저 빔의 조사에 의해서 분진이 생기는 경우, 분진이 피처리기판 표면에 부착되지 않도록 하기 위한 블로우(blow)수단, 또는 분진의 베큠(vacuum)수단을 더욱 제조장치에 설치하는 것이 바람직하다. 레이저 빔의 조사를 하면서, 동시에 블로우, 또는 분진을 베큠하는 것으로 분진이 기판 표면에 부착되는 것을 방지할 수 있다.
또, 도 15는 일례이고, 레이저 빔의 광로에 배치하는 각 광학계나 전기광학 소자의 위치관계는 특별히 한정되지 않는다. 예를 들면, 레이저 발진기(1003)를 기판(100)의 상방에 배치하고, 레이저 발진기(1003)로부터 사출하는 레이저 빔이 기판면에 수직의 방향이 되도록 배치하면, 반사 미러를 사용하지 않아도 좋다. 또한, 각 광학계는 집광렌즈, 빔 익스팬더(expander), 호모지나이저(homogenizer), 또는 편광자 등을 사용하면 좋고, 이들을 조합하여도 좋다. 또한, 각 광학계로서 슬릿을 조합하여도 좋다.
적절하게, 레이저 빔을 주사시키거나 또는 기판을 이동시킴으로써, 피조사면상에서 레이저 빔의 조사영역을 2차원적으로 이동시켜, 기판의 넓은 면적에 조사를 할 수 있다. 여기에서는 기판을 유지하고 있는 기판 스테이지(1009)를 XY 방향으로 이동시키는 이동수단(도시하지 않는다)으로 주사를 한다.
또한, 제어장치(1016)는 기판 스테이지(1009)를 XY 방향으로 이동시키는 이동수단도 제어할 수 있도록 연동시키는 것이 바람직하다. 또, 제어장치(1016)는 레이저 발진기(1003)도 제어할 수 있도록 연동시키는 것이 바람직하다. 또, 제어장치(1016)는 위치 마커를 인식하기 위한 위치 얼라인먼트 기구와 연동시키는 것이 바람직하다.
도 1a에서 도시하는 바와 같은 레이저 빔(105)을 조사시키기 위한 전기광학소자(1008)의 일부의 상면도를 도 2a에 도시한다. 여기에서는 전기광학소자(1008)를 광 셔터로서 기능시켜 사용하는 형태를 도시한다. 도 2a에 도시하는 전기광학소자(1008)에 있어서, 레이저 빔의 차광영역(116a) 및 레이저 빔의 투과영역(116b)을 형성한다.
상기 전기광학소자(1008)를 사용하여, 광 흡수층(103)에 선택적으로 레이저 빔(105)을 조사한다. 레이저 빔(105)은 광 흡수층(103) 내에서의 기체의 방출이나 광 흡수층의 승화 또는 증발 등에 충분한 에너지 밀도, 대표적으로는 1μJ/㎠ 내지 100J/㎠의 에너지 밀도 범위 내로 할 수 있다. 충분히 높은 에너지 밀도를 가진 레이저 빔(105)이 광 흡수층(103)에 흡수된다. 이 때, 광 흡수층(103)은 흡수한 레이저 빔의 에너지에 의해서 국소적으로 급격히 가열되어, 승화 또는 증발한다. 이 승화 또는 증발에 따른 부피팽창에 의해, 투광성을 갖는 층(104)이 물리적으로 해리되어 비산한다. 이상에 의해, 도 1b에 도시하는 바와 같이, 제 2 층(102)상에, 에칭된 광 흡수층(113) 및 투광성을 갖는 층(114)을 형성할 수 있다.
이 결과, 도 1b에 도시하는 바와 같이, 광 흡수층(103)의 승화 또는 증발에 의해 레이저 빔이 조사된 광 흡수층 및 투광성을 갖는 층의 각각 일부가 제거된다. 또, 도 1b의 상면도를 도 2b에 도시한다.
레이저 빔(105)의 조사는 대기압하, 또는 감압하에서 할 수 있다. 감압하에서 행하면, 투광성을 갖는 층(104)을 제거하는 경우에 생기는 비산물의 회수가 용이해진다. 이 때문에, 비산물이 기판상에 잔존하는 것을 억제하는 것이 가능하다.
또, 기판(100)을 가열하면서 레이저 빔을 광 흡수층(103)에 조사하여도 좋다. 이 경우에도 투광성을 갖는 층의 제거가 용이해진다.
이상의 공정에 의해, 포토리소그래피 공정을 사용하지 않아도, 레이저 빔을 광 흡수층에 조사하는 것으로, 기판상에 선택적으로 투광성을 갖는 층 및 광 흡수층의 일부를 사용하여 마스크를 형성할 수 있다.
다음에, 도 1c에 도시하는 바와 같이, 에칭된 광 흡수층(113) 및 투광성을 갖는 층(114)을 마스크로 하여, 제 2 층(102)을 에칭하여 제 2 층(112)을 형성한다. 제 2 층(102)의 에칭방법으로서는 건식 에칭, 습식 에칭 등을 적절하게 사용할 수 있다. 또, 이 때, 마스크로서 기능하는 투광성을 갖는 층(114)도 약간 에칭된다. 에칭된 투광성을 갖는 층을 115로 나타낸다. 또, 도 1c의 상면도를 도 2c에 도시한다.
다음에, 도 1d에 도시하는 바와 같이, 마스크로서 기능하는 투광성을 갖는 층(115)을 제거한다. 투광성을 갖는 층(115)의 제거방법으로서는 건식 에칭 또는 습식 에칭을 사용할 수 있다. 이 경우는 제 1 층(101) 및 투광성을 갖는 층(115)에 있어서, 에칭 속도차가 큰 경우, 대표적으로는 제 1 층(101)쪽이 에칭 속도가 느린 경우, 제 1 층(101) 및 투광성을 갖는 층(115)의 막 두께는 적절하게 설정하면 좋다.
한편, 제 1 층(101) 및 투광성을 갖는 층(115)에 있어서, 에칭 속도차가 작은 경우, 제 1 층(101)의 막 두께를 투광성을 갖는 층(115)의 막 두께보다 두껍게 하는 것이 바람직하다. 이 결과, 투광성을 갖는 층(115)을 에칭할 때, 제 1 층(101)과 함께 기판(100)까지도 에칭되는 것을 회피할 수 있다. 이 때, 제 1 층(101)도 약간 에칭된다. 에칭된 제 1 층을 111로 나타낸다. 또, 도 1d의 상면도를 도 2d에 도시한다.
이상의 공정에 의해, 소정의 장소에 소정의 형상의 제 2 층(112) 및 광 흡수층(113)의 적층을 형성할 수 있다.
또한, 도 1e에 도시하는 바와 같이, 광 흡수층(113)을 에칭하여, 제 2 층(112)을 노출시켜도 좋다. 또, 도 1e의 상면도를 도 2e에 도시한다.
이상의 공정에 의해, 포토마스크 및 레지스트를 사용하지 않아도, 기판상에 선택적으로 임의의 형상의 층을 형성할 수 있다. 또한, 저비용으로 반도체장치를 제조할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1과는 다른 공정에 의해, 원하는 형상을 갖는 층을 형성하는 공정을, 도 3 및 4를 참조하여 설명한다. 본 실시형태에서는 실시형태 1과 비교하여, 레이저 빔에 의한 광 흡수층의 제거 공정이 다르다.
도 3a에 도시하는 바와 같이, 실시형태 1과 같이, 기판(100)상에 제 1 층(101)을 형성하고, 제 1 층(101)상에 제 2 층(102)을 형성하고, 제 2 층(102)상에 광 흡수층(103)을 형성하고, 광 흡수층(103)상에 투광성을 갖는 층(104)을 형성한다.
본 실시형태에서는 광 흡수층(103) 및 투광성을 갖는 층(104)의 에칭 속도의 차가 큰 것이 바람직하다. 대표적으로는 광 흡수층(103)의 에칭 속도가 투광성을 갖는 층(104)의 에칭 속도보다 빠른 것이 바람직하다. 또는 광 흡수층(103)의 막 두께에 대하여 투광성을 갖는 층(104)의 막 두께가 얇은 것이 바람직하다. 이 결과, 레이저 빔을 조사하여 마스크로서 기능하는 투광성을 갖는 층을 형성한 후, 광 흡수층을 에칭할 수 있다.
다음에, 실시형태 1에 개시하는 레이저 조사장치를 사용하여, 투광성을 갖는 층(104)을 통해서 광 흡수층(103)에 레이저 빔(105)을 조사한다. 또한, 도 3a에서 도시하는 바와 같은 레이저 빔(105)을 조사시키기 위한 전기광학소자(1008)의 일부의 상면도를 도 4a에 도시한다. 또, 도 4a에 도시하는 전기광학소자(1008)에는 레이저 빔의 차광영역(116a) 및 레이저 빔의 투과영역(116b)이 형성되어 있다.
이 결과, 도 3b에 도시하는 바와 같이, 레이저 빔이 조사된 투광성을 갖는 층 및 광 흡수층의 일부가 제거된다. 여기에서는 광 흡수층(103)은 레이저 빔(105)이 조사된 영역에서 일부 잔존한다. 또, 일부 잔존한 광 흡수층을 133으로 나타낸다. 즉, 광 흡수층(133)의 단면 구조에서는 레이저 빔이 조사된 영역의 막 두께를 d1로 하고, 레이저 빔이 조사되지 않는 영역의 막 두께를 d2로 하면 d1<d2, 또한 d1>0이다.
이 때문에, 도 3b의 상면도를 도 4b에 도시하지만, 실시형태 1과 달리, 제 2 층(102)은 노출되지 않고, 상면으로부터는 투광성을 갖는 층(114) 및 광 흡수층(133)이 노출되어 있다.
다음에, 도 3c에 도시하는 바와 같이, 실시형태 1과 같이, 투광성을 갖는 층(114)을 마스크로 하여, 광 흡수층(133) 및 제 2 층(102)을 에칭한다. 이 때, 마스크로서 기능하는 투광성을 갖는 층(114)도 약간 에칭된다. 에칭된 투광성을 갖는 층을 115로 나타낸다. 또, 도 3c의 상면도를 도 4c에 도시한다. 이 후, 마스크로서 기능하는 투광성을 갖는 층(115)을 제거한다. 이 때, 제 1 층(101)도 약간 에칭된다. 에칭된 제 1 층을 111로 나타낸다.
이 후, 실시형태 1과 같이, 도 3d에 도시하는 바와 같이, 제 2 층(112) 및 광 흡수층(113)의 적층을 형성할 수 있다. 또, 도 3d의 상면도를 도 4d에 도시한다.
또한, 실시형태 1과 같이, 도 3e에 도시하는 바와 같이, 광 흡수층(113)을 에칭하여, 제 2 층(112)을 노출시켜도 좋다. 또, 도 3e의 상면도를 도 4e에 도시한다.
이상의 공정에 의해, 포토마스크 및 레지스트를 사용하지 않아도, 기판상에 선택적으로 임의의 형상의 층을 형성할 수 있다. 또한, 저비용으로 반도체장치를 제조할 수 있다.
(실시형태 3)
본 실시형태에서는 실시형태 1과는 다른 공정에 의해, 원하는 형상을 갖는 층의 형성하는 공정을, 도 5 및 6을 참조하여 설명한다. 본 실시형태에서는 실시형태 1 및 2와 비교하여, 광 흡수층의 제거 공정이 다르다.
도 5a에 도시하는 바와 같이, 실시형태 1과 같이, 기판(100)상에 제 1 층(101)을 형성하고, 제 1 층(101)상에 제 2 층(102)을 형성하고, 제 2 층(102)상에 광 흡수층(103)을 형성하고, 광 흡수층(103)상에 투광성을 갖는 층(104)을 형성한다.
본 실시형태에서는 광 흡수층(103) 및 제 2 층(102)과 투광성을 갖는 층(104)의 에칭 속도의 차가 큰 것이 바람직하다. 대표적으로는 광 흡수층(103) 및 제 2 층(102)의 에칭 속도가 투광성을 갖는 층(104)보다 빠른 것이 바람직하다.
다음에, 실시형태 1에 개시하는 레이저 조사장치를 사용하여, 투광성을 갖는 층(104)을 통해서 광 흡수층(103)에 레이저 빔(105)을 조사한다. 또한, 도 5a에서 도시하는 바와 같은 레이저 빔(105)을 조사시키기 위한 전기광학소자(1008)의 일부의 상면도를 도 6a에 도시한다. 또, 도 6a에 도시하는 전기광학소자(1008)에는 레이저 빔의 차광영역(116a) 및 레이저 빔의 투과영역(116b)이 형성되어 있다.
이 결과, 도 5b에 도시하는 바와 같이, 레이저 빔(105)이 조사된 투광성을 갖는 층(104)이 제거된다. 또, 본 실시형태에서는 실시형태 1 또는 2와는 달리, 광 흡수층(103)은 레이저 빔(105)이 조사된 영역에서 제거되지 않는다. 이것은 광 흡수층으로부터의 가스 방출 또는 광 흡수층의 가열에 의해 투광성을 갖는 층이 물리적으로 해리하여 비산되기 때문이다.
이 때문에, 도 5b의 상면도를 도 6b에 도시하지만, 실시형태 1과 달리, 제 2 층(102)은 노출되지 않고, 상면으로부터는 투광성을 갖는 층(114) 및 광 흡수층(103)이 노출되어 있다.
다음에, 도 5c에 도시하는 바와 같이, 투광성을 갖는 층(114)을 마스크로 하여, 광 흡수층(103) 및 제 2 층(102)을 에칭한다. 이 때, 마스크로서 기능하는 투광성을 갖는 층(114)도 약간 에칭된다. 에칭된 투광성을 갖는 층을 115로 나타낸다. 또, 도 5c의 상면도를 도 6c에 도시한다. 이 후, 마스크로서 기능하는 투광성을 갖는 층(115)을 제거한다. 이 때, 제 1 층(101)도 약간 에칭된다. 에칭된 제 1 층을 111로 나타낸다.
이 후, 실시형태 1과 같이, 도 5d에 도시하는 바와 같이, 제 2 층(112) 및 광 흡수층(113)의 적층을 형성할 수 있다. 또, 도 5d의 상면도를 도 6d에 도시한 다.
또한, 실시형태 1과 같이, 도 5e에 도시하는 바와 같이, 광 흡수층(113)을 에칭하여, 제 2 층(112)을 노출시켜도 좋다. 또, 도 5e의 상면도를 도 6e에 도시한다.
또, 도 7a에 도시하는 바와 같이, 제 1 층(101)상에 광 흡수층(103), 광 흡수층(103)상에 투광성을 갖는 층(104)을 형성하여 상기 공정을 행하여도 좋다. 이 경우, 도 7b에 도시하는 바와 같이, 광 흡수층(103)상에 마스크로서 기능하는 투광성을 갖는 층(114)을 형성할 수 있다. 또한, 도 7c에 도시하는 바와 같이, 투광성을 갖는 층(114)을 마스크로서 사용하여 광 흡수층(103)을 에칭할 수 있다. 즉, 소정의 형상으로 가공한 광 흡수층(113)을 형성할 수 있다. 이 때, 마스크로서 기능하는 투광성을 갖는 층(114)도 약간 에칭된다. 에칭된 투광성을 갖는 층을 115로 나타낸다. 그리고, 도 7d에 도시하는 바와 같이, 마스크로서 기능하는 투광성을 갖는 층(115)을 제거하여 광 흡수층(113)을 노출시켜도 좋다. 이 때, 제 1 층(101)도 약간 에칭된다. 에칭된 제 1 층을 111로 나타낸다.
이상의 공정에 의해, 포토마스크 및 레지스트를 사용하지 않아도, 기판상에 선택적으로 임의의 형상의 층을 형성할 수 있다. 또한, 저비용으로 반도체장치를 제조할 수 있다.
(실시형태 4)
본 실시형태에서는 상기 실시형태 1 내지 3에 있어서, 적용 가능한 에칭 공정에 관해서 도 8을 참조하여 설명한다. 또, 여기에서는 실시형태 1을 참조하여 설 명하지만 적절하게 실시형태 2 및 3에 적용할 수 있다.
도 8a에 도시하는 바와 같이, 실시형태 1과 같이, 기판(100)상에 제 1 층(101)을 형성하고, 제 1 층(101)상에 제 2 층(102)을 형성하고, 제 2 층(102)상에 광 흡수층(103)을 형성하고, 광 흡수층(103)상에 투광성을 갖는 층(104)을 형성한다.
다음에, 투광성을 갖는 층(104)을 통하여 광 흡수층(103)에 레이저 빔(105)을 조사한다.
이 결과, 도 8b에 도시하는 바와 같이, 레이저 빔(105)이 조사된 투광성을 갖는 층 및 광 흡수층이 제거되어, 마스크로서 기능하는 광 흡수층(113) 및 투광성을 갖는 층(114)을 형성할 수 있다.
다음에, 도 8c에 도시하는 바와 같이, 에칭된 광 흡수층(113) 및 투광성을 갖는 층(114)을 마스크로 하여, 제 2 층(102)을 에칭한다. 여기에서는 제 2 층(102)의 에칭방법으로서는 습식 에칭을 한다. 또한, 광 흡수층(113)과 제 2 층(102)의 에칭 속도의 차가 크고, 대표적으로는 제 2 층(102)의 에칭 속도가 빠른 것이 바람직하다. 제 2 층(102)이 선택적으로 등방적으로 에칭된다. 이 결과, 측면이 경사진 제 2 층(142) 및 상기 제 2 층(142)상에 광 흡수층(113)을 형성할 수 있다. 이 때, 마스크로서 기능하는 투광성을 갖는 층(114)도 약간 에칭된다. 에칭된 투광성을 갖는 층을 115로 나타낸다.
이 후, 도 8d에 도시하는 바와 같이, 마스크로서 기능하는 투광성을 갖는 층(115)을 제거한다. 이 때, 제 1 층(101)도 약간 에칭된다. 에칭된 제 1 층을 111 로 나타낸다.
또한, 실시형태 1과 같이, 도 8e에 도시하는 바와 같이, 광 흡수층(113)을 에칭하여, 제 2 층(142) 단층을 형성하여도 좋다.
이상의 공정에 의해 측면이 경사진 층을 형성할 수 있다. 이러한 층을 톱게이트형 박막트랜지스터의 반도체층이나 박막트랜지스터나 역스태거형 박막트랜지스터의 게이트 전극으로서 사용함으로써, 반도체층 또는 게이트 전극상에 형성되는 게이트 절연막의 피복율을 높일 수 있다. 이 결과, 반도체층 및 게이트 전극의 리크전류를 저감하는 것이 가능하여, 신뢰성이 높은 반도체장치를 제조할 수 있다.
(실시형태 5)
본 실시형태에서는 상기 실시형태 2 또는 3에서, 적용 가능한 에칭 공정에 관해서 도 9를 참조하여 설명한다. 또, 여기에서는 실시형태 2를 참조하여 설명하지만, 적절하게 실시형태 3에 적용할 수 있다.
도 9a에 도시하는 바와 같이, 실시형태 2와 같이, 기판(100)상에 제 1 층(101)을 형성하고, 제 1 층(101)상에 제 2 층(102)을 형성하고, 제 2 층(102)상에 광 흡수층(103)을 형성하고, 광 흡수층(103)상에 투광성을 갖는 층(104)을 형성한다.
다음에, 투광성을 갖는 층(104)을 통해서 광 흡수층(103)에 레이저 빔(105)을 조사한다.
이 결과, 도 9b에 도시하는 바와 같이, 레이저 빔(105)이 조사된 투광성을 갖는 층(104) 및 광 흡수층(103)이 제거된다. 여기에서는 광 흡수층(103)은 레이저 빔(105)이 조사된 영역에서 일부 잔존한다. 또, 일부 잔존한 광 흡수층을 133으로 나타낸다. 즉, 광 흡수층(133)의 단면 구조에서는 레이저 빔이 조사된 영역의 막 두께를 d1로 하고, 레이저 빔이 조사되지 않는 영역의 막 두께를 d2로 하면 d1<d2, 또한 d1>0이다.
다음에, 도 9c에 도시하는 바와 같이, 투광성을 갖는 층(114)을 마스크로 하여, 광 흡수층(133) 및 제 2 층(102)을 습식 에칭한다. 여기에서는 제 2 층(102) 및 광 흡수층(133)을 습식 에칭하고 있기 때문에, 등방적으로 에칭된다. 이 결과, 측면이 경사진 제 2 층(152) 및 상기 제 2 층(152)상에 측면이 경사진 광 흡수층(153)이 형성된다. 이 때, 마스크로서 기능하는 투광성을 갖는 층(114)도 약간 에칭된다. 에칭된 투광성을 갖는 층을 115로 나타낸다.
이 후, 도 9d에 도시하는 바와 같이, 마스크로서 기능하는 투광성을 갖는 층(115)을 제거한다. 이 때, 제 1 층(101)도 약간 에칭된다. 에칭된 제 1 층을 111로 나타낸다.
또한, 실시형태 1과 같이, 도 9e에 도시하는 바와 같이, 광 흡수층(153)을 에칭하여, 제 2 층(152) 단층을 형성하여도 좋다.
이상의 공정에 의해 측면이 경사진 층을 형성할 수 있다. 이러한 층을 톱게이트형 박막트랜지스터의 반도체층이나 박막트랜지스터나 역스태거형 박막트랜지스터의 게이트 전극으로서 사용함으로써, 반도체층 또는 게이트 전극상에 형성되는 게이트 절연막의 피복율을 높일 수 있다. 이 결과, 반도체층 및 게이트 전극의 리크전류를 저감하는 것이 가능하여, 신뢰성이 높은 반도체장치를 제조할 수 있다.
(실시형태 6)
본 실시형태에서는 실시형태 1을 사용한 반도체소자의 제조방법에 관해서, 도 10 및 11을 참조하여 설명한다. 또, 본 실시형태에서는 실시형태 1을 참조하여 설명하지만, 실시형태 2 내지 5 중 어느 하나를 사용할 수도 있다.
여기에서는 반도체소자로서, 역스태거형 박막트랜지스터를 참조하여 설명한다. 또, 역스태거형 박막트랜지스터에 한하지 않고, 순스태거형 박막트랜지스터, 코플레이너형 박막트랜지스터, 톱게이트형 박막트랜지스터, 다이오드, MOS 트랜지스터 등의 반도체소자를 제조할 수도 있다.
도 10a에 도시하는 바와 같이, 기판(100)상에 하지막으로서 기능하는 제 1 층(101), 후의 게이트 전극을 형성하는 제 2 층(102), 광 흡수층(103), 투광성을 갖는 층(104)을 형성한다.
여기에서는 기판(100)으로서 유리기판을 사용한다. 제 1 층(101)으로서 플라즈마 CVD법을 사용하여 두께 50 내지 200㎚의 산화질화규소층을 형성하고, 제 2 층(102)으로서 스퍼터링법을 사용하여 두께 100 내지 500㎚의 텅스텐층을 형성하고, 광 흡수층(103)으로서, 스퍼터링법을 사용하여 두께 5 내지 50㎚, 바람직하게는 10 내지 40㎚의 크롬층을 형성하고, 투광성을 갖는 층(104)으로서 플라즈마 CVD법에 의해 50 내지 400㎚의 질화규소층을 형성한다.
다음에, 실시형태 1에서 개시하는 레이저 조사장치를 사용하여 투광성을 갖는 층(104) 및 광 흡수층(103)에 레이저 빔(105)을 조사한다. 여기에서는 레이저 빔(105)으로서, YAG의 제 4 고조파(파장266㎚)를 사용하여, 레이저 빔의 조사 조건 을, 출력 2W, 주파수 15kHz, 펄스폭 10나노초, 1펄스의 최대 에너지 130μJ로 한다.
광 흡수층(103)에 레이저 빔(105)을 조사하는 것으로, 도 10b에 도시하는 바와 같이, 광 흡수층(103) 및 투광성을 갖는 층(104)의 일부를 제거하여, 마스크로서 기능하는 광 흡수층(162) 및 투광성을 갖는 층(163)을 형성한다.
다음에, 도 10c에 도시하는 바와 같이, 마스크로서 기능하는 광 흡수층(162) 및 투광성을 갖는 층(163)을 사용하여 제 2 층(102)을 에칭하여, 제 2 층(161)을 형성한다. 여기에서는 건식 에칭에 의해 제 2 층(102)을 에칭한다.
다음에, 도 10d에 도시하는 바와 같이, 광 흡수층(162) 및 투광성을 갖는 층(163)을 마스크로서 기능시켜, 제 2 층(161)을 습식 에칭하여, 측면이 경사져 있는 제 2 층(164)을 형성한다. 여기에서는 선택적으로 제 2 층(161)을 에칭하는 에천트를 사용하여 습식 에칭하는 것이 바람직하다. 이 후, 마스크로서 기능하는 광 흡수층(162) 및 투광성을 갖는 층(163)을 제거한다.
다음에, 도 10e에 도시하는 바와 같이, 게이트 전극으로서 기능하는 제 2 층(164)상에 게이트 절연막으로서 기능하는 절연층(165)을 형성하고, 그 위에 반도체층(166)을 형성하고, 그 위에 도전성을 갖는 반도체층(167)을 형성하고, 그 위에 광 흡수층(168)을 형성하고, 그 위에 투광성을 갖는 층(169)을 형성한다.
반도체층(166)으로서는 비정질 반도체, 비정질상태와 결정상태가 혼재한 세미어몰퍼스 반도체(SAS라고도 표기함), 비정질 반도체 중에 0.5㎚ 내지 20㎚의 결정립을 관찰할 수 있는 미결정 반도체 및 결정성 반도체막으로부터 선택된 어떤 상 태를 갖는 막을 사용할 수 있다.
도전성을 갖는 반도체층(167)으로서는 인, 비소, 붕소 등의 억셉터형 원소 또는 도너형 원소가 포함되어 있는 반도체층이다.
여기에서는 게이트 절연막으로서 기능하는 절연층(165)으로서, 플라즈마 CVD법을 사용하여 10 내지 50㎚의 산화질화규소층을 형성하고, 반도체층(166)으로서 플라즈마 CVD법을 사용하여 두께 50 내지 150㎚의 비정질규소층을 형성하고, 도전성을 갖는 반도체층(167)으로서 플라즈마 CVD법을 사용하여 두께 50 내지 150㎚의 인이 도프된 비정질규소층을 형성하고, 광 흡수층(168)으로서 스퍼터링법을 사용하여 두께 5 내지 50㎚, 바람직하게는 10 내지 40㎚의 크롬층을 형성하고, 투광성을 갖는 층(169)으로서 플라즈마 CVD법에 의해 50 내지 400㎚의 질화규소층을 형성한다.
다음에, 실시형태 1에서 개시하는 레이저 조사장치를 사용하여 투광성을 갖는 층(169) 및 광 흡수층(168)에 레이저 빔(170)을 조사한다. 이 결과, 도 10f에 도시하는 바와 같이, 마스크로서 기능하는 투광성을 갖는 층(172) 및 광 흡수층(171)을 형성한다.
다음에, 투광성을 갖는 층(172) 및 광 흡수층(171)을 마스크로서 사용하여, 도전성을 갖는 반도체층(167) 및 반도체층(166)을 에칭한다. 여기에서는 건식 에칭을 사용하여 도전성을 갖는 반도체층(167) 및 반도체층(166)을 에칭한다. 이 결과, 도 11a에 도시하는 바와 같이, 에칭된 반도체층(174) 및 도전성을 갖는 반도체층(175)을 형성할 수 있다. 이 때, 마스크로서 기능하는 투광성을 갖는 층(172)도 약간 에칭된다. 에칭된 투광성을 갖는 층을 173으로 나타낸다. 또, 반도체층(174) 및 도전성을 갖는 반도체층(175)은 포토리소그래피 공정을 사용하여 형성하여도 좋다.
다음에, 실시형태 1에서 개시하는 레이저 조사장치를 사용하여 투광성을 갖는 층(173) 및 광 흡수층(171)에 레이저 빔(178)을 조사하여, 투광성을 갖는 층(173) 및 광 흡수층(171)의 일부를 제거한다. 이 결과, 도 11b에서 도시하는 바와 같은 마스크로서 기능하는 광 흡수층(179) 및 투광성을 갖는 층(180)을 형성할 수 있다.
다음에, 광 흡수층(179) 및 투광성을 갖는 층(180)을 마스크로서 사용하여 반도체층(174) 및 도전성을 갖는 반도체층(175)을 에칭한다. 이 결과, 도 11c에 도시하는 바와 같이, 도전성을 갖는 반도체층(175)을 분단하여, 콘택트층으로서 기능하는 도전성을 갖는 반도체층(182)을 형성할 수 있다. 이 때, 반도체층(174)도 약간 에칭된다. 채널부가 약간 에칭된 반도체층을 반도체층(181)으로 나타낸다. 또, 반도체층(181)은 채널영역으로서 기능한다. 또, 반도체층(181) 및 도전성을 갖는 반도체층(182)은 포토리소그래피 공정을 사용하여 형성하여도 좋다.
다음에, 도 11d에 도시하는 바와 같이, 투광성을 갖는 층(180)을 제거한 후, 게이트 절연막으로서 기능하는 절연층(165), 콘택트층으로서 기능하는 도전성을 갖는 반도체층(182), 채널영역으로서 기능하는 반도체층(181) 및 광 흡수층(179)상에 절연층(183)을 형성한다.
여기에서는 절연층(183)으로서는 조성물을 도포하여 소성하여 폴리이미드로 형성한다. 또, 투광성을 갖는 층(180)을 제거하지 않아도 좋다.
다음에, 실시형태 1에서 개시하는 레이저 조사장치를 사용하여 절연층(183) 및 광 흡수층(179)에 레이저 빔(184)을 조사한다. 이 결과, 도 11e에 도시하는 바와 같이, 절연층(183) 및 광 흡수층(179)의 일부를 제거하여 개구부를 형성한다. 개구부에서는 광 흡수층(179), 도전성을 갖는 반도체층(182), 또는 반도체층(181) 중 어느 하나 이상이 노출된다. 또, 절연층(183)에 형성하는 개구부는 포토리소그래피 공정을 사용하여 형성하여도 좋다.
다음에, 개구부에 배선(186)을 형성한다. 배선(186)의 형성방법으로서는 게이트 전극으로서 기능하는 제 2 층(164)과 같은 재료를 사용하여 형성할 수 있다. 또한, 조제된 조성물의 액적을 미세한 구멍으로부터 토출하여 소정 형상의 층을 형성하는 액적토출법을 사용하여 형성하여도 좋다. 또한, 인쇄법을 사용하여 형성하여도 좋다. 또한, CVD법, PVD법, 도포법 등에 의해 기판상에 도전층을 형성한 후, 포토리소그래피 공정에 의해 선택적으로 도전층을 에칭하여 형성하여도 좋다. 여기에서는 액적토출법을 사용하여 은을 주성분으로 하는 배선을 형성한다.
이상의 공정에 의해, 박막트랜지스터를 형성할 수 있다.
(실시형태 7)
본 실시형태에서는 실시형태 6과 비교하여 배선이 층간 절연막을 통하지 않고 박막트랜지스터에 접하는 구조의 박막트랜지스터에 관해서, 도 12를 참조하여 도시한다.
실시형태 6과 같은 공정에 의해, 도 12a에 도시하는 바와 같이, 기판(100)상 에 제 1 층(101), 게이트 전극으로서 기능하는 제 2 층(164), 게이트 절연막으로서 기능하는 절연층(165), 반도체층(174), 도전성을 갖는 반도체층(175), 광 흡수층(176)을 형성한다.
다음에, 반도체층(174), 도전성을 갖는 반도체층(175) 및 광 흡수층(176)상에, 도전층(191), 광 흡수층(192), 투광성을 갖는 층(193)을 형성한다. 여기에서는 도전층(191)으로서, 스퍼터링법에 의해 두께 500 내지 1000㎚의 알루미늄층을 형성하고, 광 흡수층(192)으로서는 두께 5 내지 50㎚, 바람직하게는 10 내지 40㎚의 크롬층을 형성하고, 투광성을 갖는 층(193)으로서 플라즈마 CVD법에 의해 50 내지 400㎚의 질화규소층을 형성한다. 또, 광 흡수층(192)은 반드시 형성할 필요는 없고, 도전층(191)이 레이저 빔의 조사에 의해 제거되기 어려운 경우에만 형성하면 좋다. 광 흡수층(192)을 형성함으로써, 마스크로서 기능하는 투광성을 갖는 층(196)을 용이하게 형성할 수 있다.
다음에, 실시형태 1에서 개시하는 레이저 조사장치를 사용하여 광 흡수층(192) 및 투광성을 갖는 층(193)에 레이저 빔(194)을 조사하여, 광 흡수층(192) 및 투광성을 갖는 층(193)의 일부를 제거하여, 도 12b에 도시하는 바와 같이, 마스크로서 기능하는 광 흡수층(195) 및 투광성을 갖는 층(196)을 형성한다.
다음에, 광 흡수층(195), 투광성을 갖는 층(196)을 마스크로서 사용하여, 도전층(191) 및 광 흡수층(176)을 에칭한다. 여기에서는 건식 에칭으로 도전층(191) 및 광 흡수층(176)을 에칭한다. 이 결과, 도 12c에 도시하는 바와 같은 배선(197) 및 광 흡수층(198)을 형성한다.
다음에, 도 12d에 도시하는 바와 같이, 마스크로서 기능하는 투광성을 갖는 층(196)을 제거한다. 또는 마스크로서 기능하는 투광성을 갖는 층(196) 및 광 흡수층(195)을 제거한다. 여기에서는 마스크로서 기능하는 투광성을 갖는 층(196) 및 광 흡수층(195)을 제거한다. 또, 배선(197)은 포토리소그래피 공정을 사용하여 형성하여도 좋다.
다음에, 배선(197)을 마스크로서 사용하여 도전성을 갖는 반도체층(175) 및 반도체층(174)을 에칭한다. 이 결과, 도 12e에 도시하는 바와 같은 콘택트층으로서 기능하는 도전성을 갖는 반도체층(199), 채널영역으로서 기능하는 반도체층(200)을 형성할 수 있다.
이상의 공정에 의해, 박막트랜지스터(1188)를 형성할 수 있다.
실시예 1
본 실시예에서는 반도체장치로서 액정표시 패널을 형성한다. 또한, 도 16에 있어서는 액정표시 패널의 1화소의 단면도를 도시하고, 이하 설명한다.
도 16a에 도시하는 바와 같이, 기판(100)상에 실시형태 7에서 개시하는 박막트랜지스터(1188) 및 박막트랜지스터(1188)를 덮는 절연층(1190)을 형성한다. 여기에서는 도포법에 의해 조성물을 도포하여 소성하여 폴리이미드로 형성되는 절연층(1190)을 형성한다. 또, 여기에서는 박막트랜지스터(1188)로서 실시형태 7에서 개시하는 박막트랜지스터를 사용하였지만, 실시형태 6에서 개시하는 박막트랜지스터나, 코플레이너형의 박막트랜지스터, 톱게이트형의 박막트랜지스터를 적절하게 사용할 수 있다.
다음에, 레이저 빔을 배선(197)에 조사함으로써 절연층(1190)의 일부에 개구부를 형성하고, 개구부를 갖는 절연층(1191)을 형성한다. 레이저 빔의 조사에 의해 배선(197) 표면에 산화물이 형성된 경우, 이 후, 배선(197)의 표면에 형성되는 산화물을 제거하여도 좋다.
다음에, 도 16b에 도시하는 바와 같이, 개구부 및 절연층(1191)의 표면에 배선(197)에 접속하는 도전층(1192)을 형성한다. 또, 도전층(1192)은 화소 전극으로서 기능한다. 여기에서는 실시형태 1에서 개시하는 수법에 의해 ITO를 사용하여 도전층(1192)을 형성한다. 투광성을 갖는 도전층(1192)을 화소 전극으로서 형성하는 것으로, 뒤에 투과형 액정표시 패널을 제조할 수 있다. 또한, 도전층(1192)로서, Ag(은), Au(금), Cu(동), W(텅스텐), Al(알루미늄) 등의 반사성을 갖는 도전층을 형성하는 것으로, 뒤에 반사형 액정표시 패널을 제조할 수 있다. 그리고, 상기 투광성을 갖는 도전층 및 반사성을 갖는 도전층을 1화소마다 형성하는 것으로, 반투과형 액정표시 패널을 제조할 수 있다.
또, 도 16b에 도시하는 바와 같이, 배선(197)의 표면에서 배선(197) 및 도전층(1192)이 접하도록 개구부를 형성할 수 있다.
또한, 도 16c에 도시하는 바와 같이, 도전성을 갖는 반도체층(199)의 표면에서 도전성을 갖는 반도체층(199) 및 도전층(1192)이 접하도록 개구부를 형성할 수 있다.
이상의 공정에 의해, 액티브 매트릭스기판을 형성할 수 있다.
다음에, 인쇄법이나 스핀 도포법에 의해, 절연막을 성막하고, 러빙을 하여 배향막(1193)을 형성한다. 또, 배향막(1193)은 사방증착법(斜方蒸着法)에 의해 형성할 수도 있다.
다음에, 배향막(1264), 대향 전극(1263) 및 착색층(1262)이 형성된 대향기판(1261)에 있어서, 화소부의 주변의 영역에 액적토출법에 의해 폐쇄 루프형의 밀봉(seal)재(도시하지 않음)를 형성한다. 밀봉재에는 필러가 혼입되어 있어도 좋고, 또, 대향기판(1261)에는 컬러필터나 차폐막(블랙 매트릭스) 등이 형성되어 있어도 좋다.
다음에, 디스펜서(dispenser)식(적하식)에 의해, 밀봉재로 형성된 폐쇄 루프 내측에, 액정 재료를 적하한 후, 진공 중에서, 대향기판과 액티브 매트릭스기판을 접합하고, 자외선 경화를 하여, 액정 재료가 충전된 액정층(1265)을 형성한다. 또, 액정층(1265)을 형성하는 방법으로서, 디스펜서식(적하식) 대신에, 대향기판을 접합하고 나서 모세관현상을 사용하여 액정 재료를 주입하는 딥식(dipping method)을 사용할 수 있다.
이 후, 주사선, 신호선의 접속단자부에, 접속 도전층을 통해서 배선기판, 대표적으로는 FPC를 접착한다. 이상의 공정에 의해, 액정표시 패널을 형성할 수 있다.
또, 본 실시예에서는 TN형의 액정표시 패널에 대해서 개시하였지만, 상기한 프로세스는 다른 방식의 액정표시 패널에 대해서도 마찬가지로 적용할 수 있다. 예를 들면, 유리기판과 평행하게 전계를 인가하여 액정을 배향시키는 횡전계 방식의 액정표시 패널에 본 실시예를 적용할 수 있다. 또한, VA(Vertical Alignment) 방식 의 액정표시 패널에 본 실시예를 적용할 수 있다.
도 17과 도 18은 VA형 액정표시 패널의 화소 구조를 도시하고 있다. 도 17은 평면도이고, 도면 중에 도시하는 절단선 I-J에 대응하는 단면 구조를 도 18에 도시하고 있다. 이하의 설명에서는 이 양 도면을 참조하여 설명한다.
이 화소 구조는 하나의 화소에 복수의 화소 전극이 있고, 각각의 화소 전극에 TFT가 접속되어 있다. 각 TFT는 다른 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인이 설계된 화소에 있어서, 개개의 화소 전극에 인가하는 신호를, 독립적으로 제어하는 구성을 갖고 있다.
화소 전극(1624)은 개구(1623; 콘택트홀)에 의해, 배선(1618)으로 TFT(1628)와 접속하고 있다. 또한, 화소 전극(1626)은 개구(1627; 콘택트홀)에 의해, 배선(1619)으로 TFT(1629)와 접속하고 있다. TFT(1628)의 게이트 배선(1602)과, TFT(1629)의 게이트 전극(1603)에는 다른 게이트 신호를 줄 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 배선(1616)은 TFT(1628)와 TFT(1629)로 공통으로 사용되고 있다.
화소 전극(1624)과 화소 전극(1626)은 상기 실시형태와 같이 제조할 수 있다.
화소 전극(1624)과 화소 전극(1626)의 형상은 다르고, 슬릿(1625)에 의해서 분리되어 있다. V자형으로 확대되는 화소 전극(1624)의 외측을 둘러싸도록 화소 전극(1626)이 형성되어 있다. 화소 전극(1624)과 화소 전극(1626)에 인가하는 전압의 타이밍을, TFT(1628) 및 TFT(1629)에 의해 다르게 한 것으로, 액정의 배향을 제어 하고 있다. 대향기판(1601)에는 차광층(1632), 착색층(1636), 대향 전극(1640)이 형성되어 있다. 또한, 착색층(1636)과 대향 전극(1640)의 사이에는 평탄화막(1637)이 형성되어, 액정의 배향 산란을 막고 있다. 도 19에 대향기판측의 구조를 도시한다. 대향 전극(1640)은 다른 화소간에서 공통화되어 있는 전극이지만, 슬릿(1641)이 형성되어 있다. 이 슬릿(1641)과, 화소 전극(1624) 및 화소 전극(1626)측의 슬릿(1625)을 교대로 교합(咬合)하도록 배치하는 것으로, 경사 전계를 효과적으로 발생시켜 액정의 배향을 제어할 수 있다. 이것에 의해, 액정이 배향되는 방향을 장소에 따라서 다르게 할 수 있고, 시야각을 확대하고 있다.
본 실시예는 상기한 실시형태와 적절하게 자유롭게 조합할 수 있다.
또, 정전 파괴 방지를 위한 보호회로, 대표적으로는 다이오드 등을, 접속단자와 소스 배선(게이트 배선)의 사이 또는 화소부에 형성하여도 좋다. 이 경우, 상기한 TFT와 같은 공정에서 제조하여, 화소부의 게이트 배선층과 다이오드의 드레인 또는 소스 배선층을 접속함으로써, 정전 파괴를 방지할 수 있다.
본 발명에 의해, 액정표시 패널을 구성하는 배선 등의 구성물을, 원하는 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 사용하지 않아도, 간략화된 공정에서 액정표시 패널을 제조할 수 있기 때문에, 재료의 로스가 적고, 비용절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 액정표시 패널을 수율 좋게 제조할 수 있다.
실시예 2
본 실시예에서는 반도체장치로서 발광표시 패널의 제조방법에 관해서 설명한 다. 도 20에서는 발광표시 패널의 1화소를 도시하고, 이하 설명한다.
실시예 1과 같이, 도 20a에 도시하는 바와 같이, 기판(100)상에 실시형태 7에서 개시하는 박막트랜지스터(1188) 및 박막트랜지스터(1188)를 덮고, 또한 개구부를 갖는 절연층(1191)을 형성한다.
다음에, 도 20b에 도시하는 바와 같이, 실시예 1과 같이 배선(197)에 접속하는 제 1 도전층(201)을 형성한다. 또, 제 1 도전층(201)은 화소 전극으로서 기능한다.
다음에, 도 20c에 도시하는 바와 같이, 화소 전극으로서 기능하는 제 1 도전층(201)의 말단부를 덮는 절연층(202)을 형성한다. 이러한 절연층으로서는 절연층(1191) 및 제 1 도전층(201)상에 도시하지 않는 절연층을 형성하고, 제 1 도전층(201)상의 절연층을 제거하는 것으로 형성할 수 있다.
다음에, 도 20d에 도시하는 바와 같이 제 1 도전층(201)의 노출부 및 절연층(202)의 일부에 발광물질을 포함하는 층(1203)을 형성하고, 그 위에 공통 전극으로서 기능하는 제 2 도전층(1204)을 형성한다. 이상의 공정에 의해 제 1 도전층(201), 발광물질을 갖는 층(1203) 및 제 2 도전층(1204)으로 구성되는 발광소자(1205)를 형성할 수 있다.
여기에서, 발광소자(1205)의 구조에 관해서 설명한다.
발광물질을 포함하는 층(1203)에, 유기 화합물을 사용한 발광 기능을 담당하는 층(이하, 발광층(343)으로 나타냄)을 형성하는 것으로, 발광소자(1205)는 유기 발광소자로서 기능한다.
발광성의 유기 화합물로서는 예를 들면, 9,10-디(2-나프틸)안트라센(약칭: DNA), 2-tert-부틸-9,10-디(2-나프틸)안트라센(약칭: t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi), 쿠마린30, 쿠마린6, 쿠마린545, 쿠마린545T, 페릴렌, 루블렌, 페리플란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭: TBP), 9,10-디페닐안트라센(약칭: DPA), 5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-6-[p-(디메틸아미노)스티릴]-4H-피란(약칭: DCM1), 4-(디시아노메틸렌)-2-메틸-6-[2-(쥬롤리딘-9-일)에테닐]-4H-피란(약칭: DCM2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭: BisDCM) 등을 들 수 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디네이토-N, C2'](피콜리나토)이리듐(약칭: FIrpic), 비스{2-[3',5'-비스(트리플루오로메틸)페닐]피리디네이토-N, C2'}(피콜리나토)이리듐(약칭: Ir(CF3ppy)2(pic)), 트리스(2-페닐피리디네이토-N, C2')이리듐(약칭: Ir(ppy)3), (아세틸아세트네이트)비스(2-페닐피리디네이토-N,C2')이리듐(약칭: Ir(ppy)2(acac)), (아세틸아세트네이트)비스[2-(2'-티에닐)피리디네이토-N,C3']이리듐(약칭:Ir(thp)2(acac)), (아세틸아세트네이트)비스(2-페닐퀴노리네이토-N, C2')이리듐(약칭: Ir(pq)2(acac)), (아세틸아세트네이트)비스[2-(2'-벤조티에닐)피리디네이토-N, C3']이리듐(약칭: Ir(btp)2(acac)) 등의 인광을 방출할 수 있는 화합물을 사용할 수도 있다.
또한, 도 21a에 도시하는 바와 같이, 제 1 도전층(201)상에 정공 주입성 재료로 형성되는 정공 주입층(341), 정공 수송성 재료로 형성되는 정공 수송층(342), 발광성의 유기 화합물로 형성되는 발광층(343), 전자수송성 재료로 형성되는 전자수송층(344), 전자주입성 재료로 형성되는 전자주입층(345)에 의해 형성된 발광물질을 포함하는 층(1203) 및 제 2 도전층(1204)으로 발광소자(1205)를 형성하여도 좋다.
정공 수송성 재료는 프탈로시아닌(약칭: H2Pc), 동프탈로시아닌(약칭: CuPc), 바나딜프탈로시아닌(약칭: VOPc) 외, 4,4',4''-트리스(N, N-디페닐아미노)트리페닐아민(약칭: TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭: MTDATA), 1,3,5-트리스[N, N-디(m-톨릴)아미노]벤젠(약칭: m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭: TPD), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭: NPB), 4,4'-비스{N-[4-디(m-톨릴)아미노]페닐-N-페닐아미노}비페닐(약칭: DNTPD), 4,4'-비스[N-(4- 비페닐일)-N-페닐아미노]비페닐(약칭: BBPB), 4,4',4''-트리(N-카르바졸일)트리페닐아민(약칭: TCTA) 등을 들 수 있지만, 이들에 한정되는 것은 아니다. 또한, 상술한 화합물 중에서도, TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, BBPB, TCTA 등으로 대표되는 방향족아민 화합물은, 정공을 발생시키기 쉽고, 유기 화합물로서 적합한 화합물군이다. 여기에 말한 물질은 주로 10-6㎠/Vs 이상의 정공 이동도를 갖는 물질이다.
정공 주입성 재료는 상기 정공 수송성 재료 외에, 도전성 고분자 화합물에 화학 도핑을 실시한 재료도 있고, 폴리스티렌설폰산(약칭: PSS)을 도프한 폴리에틸렌옥시티오펜(약칭: PEDOT)이나 폴리아닐린(약칭: PAni) 등을 사용할 수도 있다. 또한, 산화몰리브덴, 산화바나듐, 산화니켈 등의 무기 반도체의 박막이나, 산화알루미늄 등의 무기 절연체의 초박막도 유효하다.
여기에서, 전자수송성 재료는 트리스(8-퀴놀리노레이트)알루미늄(약칭: Alq3), 트리스(4-메틸-8-퀴놀리노라토)알루미늄(약칭: Almq3), 비스(10-하이드록시벤조[h]-퀴놀리네이토)베릴륨(약칭: BeBq2), 비스(2-메틸-8-퀴놀리노라토; 4-페닐페놀라토-알루미늄(약칭: BAlq) 등의 퀴놀린 골격 또는 벤조퀴놀린 골격을 갖는 금속 착체 등으로 되는 재료를 사용할 수 있다. 또한, 비스[2-(2'-하이드록시페닐)벤조옥사졸레이트]아연(약칭: Zn(BOX)2), 비스[2-(2'-하이드록시페닐)벤조티아졸레이토]아연(약칭: Zn(BTZ)2)와 같은 옥사졸 계 또는 티아졸 계 배위자를 갖는 금속착체 등의 재료도 사용될 수 있다. 또한, 금속착체이외에도 2-(4-비페닐릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 3-(4-tert-부틸페닐)-4-페닐-5-(4-비페니릴)-1,2,4-트리아졸(약칭: TAZ), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-트리아졸(약칭: p-EtTAZ), 바소페난트로린(약칭: BPhen), 바소큐프로인(약칭: BCP) 등을 사용할 수 있다. 여기에 말한 물질은 주로 10-6㎠/Vs 이상의 전자 이 동도를 갖는 물질이다.
전자주입 재료로서는 상술한 전자수송성 재료 외에, 플루오르화리튬, 플루오르화세슘 등의 알칼리금속할로겐화물이나, 염화칼슘과 같은 알칼리토류할로겐화물, 산화리테늄 등의 알칼리금속산화물과 같은 절연체의 초박막이 자주 사용된다. 또한, 리튬아세틸아세토네이트(약칭: Li(acac))나 8-퀴놀리노라토-리튬(약칭: Liq) 등의 알칼리금속 착체도 유효하다. 또, 상술한 전자수송성 재료와, Mg, Li, Cs 등의 일함수가 작은 금속을 공증착 등에 의해 혼합한 재료를 사용할 수도 있다.
또한, 도 21b에 도시하는 바와 같이, 제 1 도전층(201), 발광성의 유기 화합물 및 발광성의 유기 화합물에 대하여 전자수용성을 갖는 무기화합물로 형성되는 정공 수송층(346), 발광성의 유기 화합물로 형성되는 발광층(343), 발광성의 유기 화합물 및 발광성의 유기 화합물에 대하여 전자공여성을 갖는 무기화합물로 형성되는 전자수송층(347)에 의해 형성된 발광물질을 포함하는 층(1203) 및 제 2 도전층(1204)으로 발광소자(1205)를 형성하여도 좋다.
발광성의 유기 화합물 및 발광성의 유기 화합물에 대하여 전자수용성을 갖는 무기화합물로 형성되는 정공 수송층(346)은 유기 화합물로서, 상기한 정공 수송성의 유기 화합물을 적절하게 사용하여 형성한다. 또한, 무기화합물로서, 유기 화합물로부터 전자를 받아들이기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지의 금속산화물 또는 금속질화물이 가능하지만, 주기표 제4족 내지 제12족의 어느 하나의 전이금속산화물이 전자수용성을 나타내기 쉬워 적절하다. 구체적으로는 산화티타늄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산 화아연 등을 들 수 있다. 또한, 상술한 금속산화물 중에서도, 주기표 제4족 내지 제8족의 어느 하나의 전이금속산화물은 전자수용성이 높은 것이 많아 바람직한 1군이다. 특히 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄은 진공증착이 가능하여 다루기 쉽기 때문에 적절하다.
발광성의 유기 화합물 및 발광성의 유기 화합물에 대하여 전자공여성을 갖는 무기화합물로 형성되는 전자수송층(347)은 유기 화합물로서 상기한 전자수송성의 유기 화합물을 적절하게 사용하여 형성한다. 또한, 무기화합물로서, 유기 화합물에 전자를 부여하기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지의 금속산화물 또는 금속질화물이 가능하지만, 알칼리금속산화물, 알칼리토류 금속산화물, 희토류금속산화물, 알칼리금속질화물, 알칼리토류 금속질화물, 희토류금속질화물이 전자공여성을 나타내기 쉬워 적절하다. 구체적으로는 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 들 수 있다. 특히 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은 진공증착이 가능하여 다루기 쉽기 때문에 적절하다.
발광성의 유기 화합물 및 무기화합물로 형성되는 전자수송층(347) 또는 정공 수송층(346)은 전자주입·수송 특성이 우수하기 때문에, 제 1 도전층(201), 제 2 도전층(1204) 모두, 거의 일함수의 제한을 받지 않고, 여러 가지의 재료를 사용할 수 있다. 또한 구동 전압을 저감하는 것이 가능하다.
또한, 발광물질을 포함하는 층(1203)으로서, 무기화합물을 사용한 발광 기능을 담당하는 층(이하, 발광층(349)이라고 함)을 갖는 것으로, 발광소자(1205)는 무 기 발광소자로서 기능한다. 무기 발광소자는 그 소자 구성에 의해, 분산형 무기 발광소자와 박막형 무기 발광소자로 분류된다. 전자는 발광 재료의 입자를 바인더 중에 분산시킨 발광물질을 포함하는 층을 갖고, 후자는 발광 재료의 박막으로 이루어지는 발광물질을 포함하는 층을 갖고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각(內殼) 전자 천이를 이용하는 국재형 발광(localized light emission)이 있다. 분산형 무기 발광소자로서는 도너-억셉터 재결합형 발광, 박막형 무기 발광소자로서는 국재형 발광인 경우가 많다. 이하에, 무기 발광소자의 구조에 관해서 개시한다.
본 실시예에서 사용할 수 있는 발광 재료는 모체 재료와 발광 중심이 되는 불순물 원소로 구성된다. 함유시키는 불순물 원소를 변화시키는 것으로, 여러 가지 색의 발광을 얻을 수 있다. 발광 재료의 제조방법으로서는 고상법이나 액상법(공침법) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무 열분해법, 복분해법, 프리커서의 열분해 반응에 의한 방법, 역미셸(reverse micelle)법이나 이들의 방법과 고온 소성을 조합한 방법, 동결 건조법 등의 액상법 등도 사용할 수 있다.
고상법은 모체 재료와, 불순물 원소 또는 그 화합물을 칭량하여, 유발(mortar)에서 혼합, 전기로에서 가열, 소성을 하여 반응시켜, 모체 재료에 불순물 원소를 함유시키는 방법이다. 소성 온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해되어 버리기 때문이다. 또, 분말상태로 소성을 하여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋아 대량생산에 적합하다.
액상법(공침법)은 모체 재료 또는 그 화합물과, 불순물 원소 또는 그 화합물을 용액 중에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광 재료의 입자가 균일하게 분포하여, 입자직경이 작고 낮은 소성 온도에서도 반응이 진행할 수 있다.
무기 발광소자의 발광 재료에 사용하는 모체 재료로서는 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는 예를 들면, 황화아연, 황화카드뮴, 황화칼슘, 황화이트륨, 황화갈륨, 황화스트론튬, 황화바륨 등을 사용할 수 있다. 또한, 산화물로서는 예를 들면, 산화아연, 산화이트륨 등을 사용할 수 있다. 또한, 질화물로서는 예를 들면, 질화알루미늄(AlN), 질화갈륨, 질화인듐 등을 사용할 수 있다. 또, 셀렌화아연, 텔루루화아연 등도 사용할 수 있고, 황화칼슘-갈륨, 황화스트론튬-갈륨, 황화바륨-갈륨 등의 3원계의 혼정(混晶)이어도 좋다.
국재형(局在型) 발광의 발광 중심으로서, 망간(Mn), 동(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프로세오듐(Pr) 등을 사용할 수 있다. 또, 전하보상으로서, 불소(F), 염소(Cl) 등의 할로겐 원소가 첨가되어 있어도 좋다.
한편, 도너-억셉터 재결합형 발광의 발광 중심으로서, 도너 준위를 형성하는 제 1 불순물 원소 및 억셉터 준위를 형성하는 제 2 불순물 원소를 포함하는 발광 재료를 사용할 수 있다. 제 1 불순물 원소는 예를 들면, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물 원소로서는 예를 들면, 동(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광 재료를 고상법을 사용하여 합성하는 경우, 모체 재료와, 제 1 불순물 원소 또는 그 화합물과, 제 2 불순물 원소 또는 그 화합물을 각각 칭량하여, 유발에서 혼합한 후, 전기로에서 가열, 소성을 한다. 모체 재료로서는 상술한 모체 재료를 사용할 수 있고, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물로서는 예를 들면, 불소(F), 염소(Cl), 황화알루미늄 등을 사용할 수 있다. 또한, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물로서는 예를 들면, 동(Cu), 은(Ag), 황화동, 황화은 등을 사용할 수 있다. 소성 온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해되어 버리기 때문이다. 또, 분말상태로 소성을 하여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하다.
또한, 고상반응을 이용하는 경우의 불순물 원소로서, 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물 원소가 확산되기 쉽고, 고상반응이 진행하기 쉬워지기 때문에, 균일한 발광 재료를 얻을 수 있다. 또, 여분의 불순물 원소가 들어가지 않기 때문에, 순도가 높은 발광 재료가 얻을 수 있다. 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물로서는 예를 들면, 염화동, 염화은 등을 사용할 수 있다.
또, 이들의 불순물 원소의 농도는 모체 재료에 대하여 0.01 내지 10atom%이면 좋고, 바람직하게는 0.05 내지 5atom%의 범위이다.
도 21c는 발광물질을 포함하는 층(1203)이 제 1 절연층(348), 발광층(349) 및 제 2 절연층(350)으로 구성되는 무기 발광소자의 단면을 도시한다.
박막형 무기 발광소자인 경우, 발광층(349)은 상기 발광 재료를 포함하는 층이고, 저항가열증착법, 전자빔증착(EB증착)법 등의 진공증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송 감압 CVD법 등의 화학기상성장법(CVD), 원자층 에피텍시법(ALE) 등을 사용하여 형성할 수 있다.
제 1 절연층(348) 및 제 2 절연층(350)은 특별히 한정되지 않는지만, 절연 내압이 높고, 치밀한 막질인 것이 바람직하고, 또, 유전율이 높은 것이 바람직하다. 예를 들면, 산화실리콘, 산화이트륨, 산화알루미늄, 산화하프늄, 산화탄탈륨, 티타늄산바륨, 티타늄산스트론튬, 티타늄산연, 질화실리콘, 산화지르코늄 등이나 이들의 혼합막 또는 2종 이상의 적층을 사용할 수 있다. 제 1 절연층(348) 및 제 2 절연층(350)은 스퍼터링, 증착, CVD 등에 의해 성막할 수 있다. 막 두께는 특별히 한정되지 않는지만, 바람직하게는 10 내지 1000㎚의 범위이다. 또, 본 실시형태의 발광소자는 반드시 핫 일렉트론을 필요로 하지는 않기 때문에, 박막으로 할 수도 있고, 구동 전압을 저하시킬 수 있는 장점을 갖는다. 바람직하게는 500㎚ 이하의 막 두께, 더욱 바람직하게는 100㎚ 이하의 막 두께인 것이 바람직하다.
또, 도시하지 않지만, 발광층(349)과 절연층(348, 350), 또는 발광층(349)과 제 1 도전층(201), 제 2 도전층(1204)의 사이에 버퍼층을 형성하여도 좋다. 이 버 퍼층은 캐리어의 주입을 용이하게 하고, 또한 양층의 혼합을 억제하는 역할을 갖는다. 버퍼층으로서는 특별히 한정되지 않는지만, 예를 들면, 발광층의 모체 재료인 황화아연, 황화셀렌, 황화카드뮴, 황화스트론튬, 황화바륨 등, 또는 황화동, 플루오르화리튬, 플루오르화칼슘, 플루오르화바륨, 또는 플루오르화마그네슘 등을 사용할 수 있다.
또한, 도 21d에 도시하는 바와 같이, 발광물질을 포함하는 층(1203)이 발광층(349) 및 제 1 절연층(348)으로 구성되어도 좋다. 이 경우, 도 21d에 있어서는 제 1 절연층(348)은 제 2 도전층(1204) 및 발광층(349)의 사이에 형성되어 있는 형태를 도시한다. 또, 제 1 절연층(348)은 제 1 도전층(201) 및 발광층(349)의 사이에 형성되어 있어도 좋다.
또, 발광물질을 포함하는 층(1203)이, 발광층(349)만으로 구성되어도 좋다. 즉, 제 1 도전층(201), 발광층(349), 제 2 도전층(1204)으로 발광소자(1205)를 구성하여도 좋다.
분산형 무기 발광소자인 경우, 입자상의 발광 재료를 바인더 중에 분산시켜 막 형상의 발광물질을 포함하는 층을 형성한다. 발광 재료의 제조방법에 의해서, 충분히 원하는 크기의 입자를 얻을 수 없는 경우는 유발 등에서 분쇄 등에 의해서 입자형으로 가공하면 좋다. 바인더는 입상의 발광 재료를 분산한 상태로 고정하여, 발광물질을 포함하는 층으로서의 형상으로 유지하기 위한 물질이다. 발광 재료는 바인더에 의해서 발광물질을 포함하는 층 중에 균일하게 분산하여 고정된다.
분산형 무기 발광소자의 경우, 발광물질을 포함하는 층의 형성방법은 선택적 으로 발광물질을 포함하는 층을 형성할 수 있는 액적토출법이나, 인쇄법(스크린인쇄나 오프셋인쇄 등), 스핀 코팅법 등의 도포법, 디핑법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특별히 한정되지 않는지만, 바람직하게는 10 내지 1000㎚의 범위이다. 또한, 발광 재료 및 바인더를 포함하는 발광물질을 포함하는 층에 있어서, 발광 재료의 비율은 50중량% 이상 80wt% 이하로 하면 좋다.
도 21e에서의 소자는 제 1 도전층(201), 발광물질을 포함하는 층(1203), 제 2 도전층(1204)을 갖고, 발광물질을 포함하는 층(1203)이, 발광 재료(352)가 바인더(351)에 분산된 발광층 및 절연층(348)으로 구성된다. 또, 절연층(348)은 도 21e에서는 제 2 도전층(1204)에 접하는 구조로 되어 있지만, 제 1 도전층(201)에 접하는 구조이어도 좋다. 또한, 소자는 제 1 도전층(201) 및 제 2 도전층(1204) 각각에 접하는 절연층을 가져도 좋다. 그리고, 소자는 제 1 도전층(201) 및 제 2 도전층(1204)에 접하는 절연층을 갖지 않아도 좋다.
본 실시예에 사용할 수 있는 바인더로서는 유기 재료나 무기 재료를 사용할 수 있다. 또한, 유기 재료 및 무기 재료의 혼합 재료를 사용하여도 좋다. 유기 재료로서는 시아노에틸셀룰로스계수지와 같이, 비교적 유전율이 높은 중합체나, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자 재료, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지는 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 아릴기)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤조옥사졸) 등의 수지 재료를 사용하여도 좋다. 또한 광 경화형 등을 사용할 수 있다. 이들의 수지에, 티타늄산바륨이나 티타늄산스트론튬 등의 고유전율의 미립자를 적절히 혼합하여 유전율을 조정할 수도 있다.
또한, 바인더에 사용하는 무기 재료로서는 산화규소, 질화규소, 산소 및 질소를 포함하는 규소, 질화알루미늄, 산소 및 질소를 포함하는 알루미늄 또는 산화알루미늄, 산화티타늄, 티타늄산바륨, 티타늄산스트론튬, 티타늄산납, 니오브산칼륨, 니오브산납, 산화탄탈륨, 탄탈륨산바륨, 탄탈륨산리튬, 산화이트륨, 산화지르코늄, 황화아연 그 밖의 무기 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기 재료에, 유전율이 높은 무기 재료를 포함시킴(첨가 등에 의해서)으로써, 발광 재료 및 바인더로 이루어지는 발광물질을 포함하는 층의 유전율을 더욱 제어할 수 있고, 더욱 유전율을 크게 할 수 있다.
제조 공정에서, 발광 재료는 바인더를 포함하는 용액 중에 분산되지만 본 실시예에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는 바인더 재료를 용해하여, 발광층을 형성하는 방법(각종 웨트 프로세스) 및 원하는 막 두께에 적합한 점도의 용액을 제조할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들면 바인더로서 실록산수지를 사용하는 경우는 프로필렌글리 콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3메틸-1-부탄올(MMB라고도 함) 등을 사용할 수 있다.
무기 발광소자는 발광물질을 포함하는 층을 협지하는 한 쌍의 전극간에 전압을 인가하는 것으로 발광이 얻어지지만, 직류 구동 또는 교류 구동의 어느 것에 있어서나 동작할 수 있다.
여기에서는 적색을 표시하는 발광소자로서, 제 1 화소 전극으로서 기능하는 제 1 도전층(201)으로서 막 두께 125㎚의 산화규소를 포함하는 ITO층을 형성한다. 또한, 발광물질을 포함하는 층(1203)으로서, DNTPD를 50㎚, NPB를 10㎚, 비스[2, 3-비스(4-플루오로페닐)퀴녹살리네이토]이리듐(아세틸아세토네이트)(약칭: Ir(Fdpq)2(acac))이 첨가된 NPB를 30㎚, Alq3을 30㎚ 및 플루오르화리튬을 1㎚ 적층하여 형성한다. 제 2 화소 전극으로서 기능하는 제 2 도전층(1204)으로서, 막 두께 200㎚의 Al층을 형성한다.
또한, 녹색을 표시하는 발광소자로서, 제 1 화소 전극으로서 기능하는 제 1 도전층(201)으로서 막 두께 125㎚의 산화규소를 포함하는 ITO층을 형성한다. 또한, 발광물질을 포함하는 층(1203)으로서, DNTPD를 50㎚, NPB를 10㎚, 쿠마린545 T(C545T)가 첨가된 Alq3을 40㎚, Alq3을 30㎚ 및 플루오르화리튬을 1nm 적층하여 형성한다. 제 2 화소 전극으로서 기능하는 제 2 도전층(1204)으로서, 막 두께 200㎚의 Al층을 형성한다.
또한, 청색을 표시하는 발광소자로서, 제 1 화소 전극으로서 기능하는 제 1 도전층(201)으로서 막 두께 125㎚의 산화규소를 포함하는 ITO층을 형성한다. 또한, 발광물질을 포함하는 층(1203)으로서, DNTPD를 50㎚, NPB를 10㎚, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭: TBP)이 첨가된, 9-[4-(N-칼바조일)]페닐-10-페닐안트라센(약칭: CzPA)을 30㎚, Alq3을 30㎚ 및 플루오르화리테늄을 1㎚ 적층하여 형성한다. 제 2 화소 전극으로서 기능하는 제 2 도전층(1204)으로서, 막 두께 200㎚의 Al 층을 형성한다.
다음에, 제 2 도전층(1204)상에 보호막을 형성하는 것이 바람직하다.
이 후, 주사선, 신호선의 접속단자부에, 접속 도전층을 통해서 배선기판, 대표적으로는 FPC를 접착한다. 이상의 공정에 의해, 발광표시 패널을 형성할 수 있다.
또, 정전 파괴 방지를 위한 보호회로, 대표적으로는 다이오드 등을, 접속단자와 소스 배선(게이트 배선)의 사이 또는 화소부에 형성하여도 좋다.
여기에서, 도 21a 및 21b에서 도시하는 발광소자를 갖는 발광표시 패널에 있어서, 기판(100)측에 광을 방사하는 경우, 요컨대 하방 방사 발광을 하는 경우에 관해서, 도 22a를 참조하여 설명한다. 이 경우, 박막트랜지스터(1188)에 전기적으로 접속하도록, 배선(197)에 접하여, 투광성을 갖는 도전층(484), 발광물질을 포함하는 층(485), 차광성 또는 반사성을 갖는 도전층(486)이 순차적으로 적층된다. 광이 투과하는 기판(100)은 가시영역의 광에 대하여 투광성을 가질 필요가 있다.
다음에, 기판(100)과 반대측에 광을 방사하는 경우, 요컨대 상방방사 발광을 하는 경우에 관해서, 도 22b를 참조하여 설명한다. 박막트랜지스터(1188)는 상술한 박막트랜지스터와 같이 형성할 수 있다. 박막트랜지스터(1188)에 전기적으로 접속하는 배선(197)이 차광성 또는 반사성을 갖는 도전층(463)과 접하여, 전기적으로 접속한다. 차광성 또는 반사성을 갖는 도전층(463), 발광물질을 포함하는 층(464), 투광성을 갖는 도전층(465)이 순차적으로 적층된다. 도전층(463)은 차광성 또는 반사성을 갖는 금속층이고, 발광소자로부터 방사되는 광을 화살표시와 같이 발광소자의 상방에 방사한다. 또, 차광성 또는 반사성을 갖는 도전층(463)상에 투광성을 갖는 도전층을 형성하여도 좋다. 발광소자로부터 방출하는 광은 투광성을 갖는 도전층(465)을 투과하여 방출된다.
다음에, 광이 기판(100)측과 그 반대측의 양측에 방사하는 경우, 요컨대 양방 방사를 하는 경우에 관해서, 도 22c를 참조하여 설명한다. 박막트랜지스터(1188)의 반도체층에 전기적으로 접속하는 배선(197)에, 제 1 투광성을 갖는 도전층(472)이 전기적으로 접속하고 있다. 제 1 투광성을 갖는 도전층(472), 발광물질을 포함하는 층(473), 제 2 투광성을 갖는 도전층(474)이 순차적으로 적층된다. 이 때, 제 1 투광성을 갖는 도전층(472)과 제 2 투광성을 갖는 도전층(474)의 어느쪽이나, 적어도 가시영역에서 투광성을 갖는 재료, 또는 광을 투과할 수 있는 두께로 형성하면, 양방 방사가 실현된다. 이 경우, 광이 투과하는 절연층이나 기판(100)도 적어도 가시영역의 광에 대하여 투광성을 가질 필요가 있다.
여기에서, 도 21a 및 21b에서 개시하는 발광소자를 갖는 발광표시 패널의 화소회로 및 그 동작 구성에 관해서, 도 13을 참조하여 설명한다. 발광표시 패널의 동작 구성은 비디오 신호가 디지털의 표시장치에 있어서, 화소에 입력되는 비디오 신호가 전압으로 규정되는 것과, 전류로 규정되는 것이 있다. 비디오 신호가 전압에 의해서 규정되는 것에는 발광소자에 인가되는 전압이 일정한 것(CVCV)과, 발광소자에 인가되는 전류가 일정한 것(CVCC)이 있다. 또한, 비디오 신호가 전류에 의해서 규정되는 것에는 발광소자에 인가되는 전압이 일정한 것(CCCV)과, 발광소자에 인가되는 전류가 일정한 것(CCCC)이 있다. 본 실시예에서는 CVCV 동작을 하는 화소를 도 13a 및 13b를 참조하여 설명한다. 또한, CVCC 동작을 하는 화소를 도 13c를 참조하여 설명한다.
도 13a 및 13b에 도시하는 화소는 열방향으로 신호선(3710) 및 전원선(3711), 행방향으로 주사선(3714)이 배치된다. 또한, 스위칭용 TFT(3701), 구동용 TFT(3703), 용량소자(3702) 및 발광소자(3705)를 갖는다.
또, 스위칭용 TFT(3701) 및 구동용 TFT(3703)는 온되어 있을 때는 선형영역에서 동작한다. 또한 구동용 TFT(3703)는 발광소자(3705)에 전압을 인가하는지의 여부를 제어하는 역할을 갖는다. 스위칭용 TFT(3701) 및 구동용 TFT(3703)는 같은 도전형을 갖고 있으면 제조 공정상 바람직하다. 또한 구동용 TFT(3703)에는 인핸스먼트형뿐만 아니라, 디플리션형의 TFT를 사용하여도 좋다. 또한, 구동용 TFT(3703)의 채널 폭(W)과 채널 길이(L)의 비(W/L)는 TFT의 이동도에도 의하지만 1 내지 1000인 것이 바람직하다. W/L이 클 수록, TFT의 전기 특성이 향상된다.
도 13a, 13b에 도시하는 화소에 있어서, 스위칭용 TFT(3701)는 화소에 대한 비디오 신호의 입력을 제어하는 것으로, 스위칭용 TFT(3701)가 온이 되면, 화소 내 에 비디오 신호가 입력된다. 그렇게 하면, 용량소자(3702)에 그 비디오 신호의 전압이 유지된다.
도 13a에 있어서, 전원선(3711)이 Vss이고 발광소자(3705)의 공통 전극이 Vdd인 경우, 발광소자의 공통 전극은 양극이고, 구동용 TFT(3703)에 접속되는 전극은 음극이다. 이 경우, 구동용 TFT(3703)의 특성 격차에 의한 휘도 불균일함을 억제하는 것이 가능하다.
도 13a에 있어서, 전원선(3711)이 Vdd이고 발광소자(3705)의 공통 전극이 Vss인 경우, 발광소자의 공통 전극은 음극이고, 구동용 TFT(3703)에 접속되는 전극은 양극이다. 이 경우, Vdd보다 전압이 높은 비디오 신호를 신호선(3710)에 입력함으로써, 용량소자(3702)에 그 비디오 신호의 전압이 유지되어, 구동용 TFT(3703)가 선형영역에서 동작하기 때문에, TFT의 격차에 의한 휘도 불균일함을 개선하는 것이 가능하다.
도 13b에 도시하는 화소는 TFT(3706)와 주사선(3715)을 추가하고 있는 것 이외에는 도 13a에 도시하는 화소 구성과 같다.
TFT(3706)는 새롭게 배치된 주사선(3715)에 의해 온 또는 오프가 제어된다. TFT(3706)가 온이 되면, 용량소자(3702)에 유지된 전하는 방전하여, 구동용 TFT(3703)가 오프가 된다. 요컨대, TFT(3706)의 배치에 의해, 강제적으로 발광소자(3705)에 전류가 흐르지 않는 상태를 만들 수 있다. 그 때문에 TFT(3706)를 소거용 TFT라고 부를 수 있다. 따라서, 도 13b의 구성은 모든 화소에 대한 신호의 기록 을 기다리지 않고, 기록 기간의 개시와 동시 또는 직후에 점등기간을 개시할 수 있기 때문에, 발광의 듀티비를 향상시키는 것이 가능해진다.
상기 동작 구성을 갖는 화소에 있어서, 발광소자(3705)의 전류값은 선형영역에서 동작하는 구동용 TFT(3703)에 의해 결정할 수 있다. 상기 구성에 의해, TFT의 특성의 불균일을 억제하는 것이 가능하고, TFT 특성의 격차에 기인한 발광소자의 휘도 불균일함을 개선하여, 화질을 향상시킨 표시장치를 제공할 수 있다.
다음에, CVCC 동작을 하는 화소를 도 13c를 참조하여 설명한다. 도 13c에 도시하는 화소는 도 13a에 도시하는 화소 구성에, 전원선(3712), 전류제어용 TFT(3704)가 형성되어 있다. 또, 도 13c에 도시하는 화소에 있어서, 구동용 TFT(3703)의 게이트 전극은 열방향에 배치된 전원선(3712)에 접속되어 있지만, 이 대신에 행방향에 배치된 전원선(3712)에 접속되어도 좋다.
또, 스위칭용 TFT(3701)는 선형영역에서 동작하고, 구동용 TFT(3703)는 포화영역에서 동작한다. 또한 구동용 TFT(3703)는 발광소자(3705)에 흐르는 전류값을 제어하는 역할을 갖고, 전류제어용 TFT(3704)는 포화영역에서 동작하여 발광소자(3705)에 대한 전류의 공급을 제어하는 역할을 갖는다.
또, 도 13a 및 13b에 도시되는 화소에서도, CVCC 동작을 하는 것은 가능하다. 또한, 도 13c에 도시되는 동작 구성을 갖는 화소는 도 13a 및 13b와 같이, 발광소자의 전류가 흐르는 방향에 의해서, Vdd 및 Vss를 적절하게 바꾸는 것이 가능하다.
상기 구성을 갖는 화소는 전류제어용 TFT(3704)가 선형영역에서 동작하기 때문에, 전류제어용 TFT(3704)의 Vgs의 약간의 변동은 발광소자(3705)의 전류값에 영향을 미치지 않는다. 요컨대, 발광소자(3705)의 전류값은 포화영역에서 동작하는 구동용 TFT(3703)에 의해 결정할 수 있다. 상기 구성에 의해, TFT의 특성 불균일에 기인한 발광소자의 휘도 불균일함을 개선하여, 화질을 향상시킨 표시장치를 제공할 수 있다.
특히, 비정질 반도체 등을 갖는 박막트랜지스터를 형성하는 경우, 구동용 TFT의 반도체막의 면적을 크게 하면, TFT의 격차의 저감이 가능하기 때문에 바람직하다. 또한, 도 13a 및 도 13b에 도시하는 화소는 TFT의 수가 적기 때문에 개구율을 증가시키는 것이 가능하다.
또, 용량소자(3702)를 형성한 구성을 개시하였지만, 본 발명은 이것에 한정되지 않고, 비디오 신호를 유지하는 용량이 게이트 용량 등으로, 용량을 조달하는 것이 가능한 경우에는 용량소자(3702)를 형성하지 않아도 좋다.
또한, 박막트랜지스터의 반도체층이 비정질 반도체막으로 형성되는 경우는 문턱값이 시프트되기 쉽기 때문에, 문턱값을 보정하는 회로를 화소 내 또는 화소 주변에 형성하는 것이 바람직하다.
이러한 액티브 매트릭스형의 발광표시장치는 화소 밀도가 증가한 경우, 각 화소에 TFT가 형성되어 있기 때문에 저전압 구동할 수 있어 유리하다. 한편, 패시브 매트릭스형의 발광장치를 형성할 수도 있다. 패시브 매트릭스형의 발광장치는 각 화소에 TFT가 형성되어 있지 않기 때문에, 고개구율이 된다.
또한, 본 발명의 표시장치에 있어서, 화면표시의 구동방법은 특별히 한정되지 않고, 예를 들면, 점순차 구동방법이나 선순차 구동방법이나 면순차 구동방법 등을 사용하면 좋다. 대표적으로는 선순차 구동방법으로서, 시분할 계조 구동방법이나 면적 계조 구동방법을 적절하게 사용하면 좋다. 또한, 표시장치의 소스선에 입력하는 영상 신호는 아날로그 신호이어도 좋고, 디지털 신호이어도 좋고 적절하게, 영상 신호에 맞추어 구동회로 등을 설계하면 좋다.
이상과 같이, 다양한 화소회로를 채용할 수 있다.
본 실시예에 의해, 발광표시 패널을 구성하는 배선 등의 구성물을, 원하는 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 사용하지 않아도, 간략화된 공정에서 발광표시 패널을 제조할 수 있기 때문에, 재료의 로스가 적고, 비용절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 발광표시장치를 수율 좋게 제조할 수 있다.
실시예 3
본 실시예에서는 전기영동표시 패널의 대표적인 예를, 도 23 및 24를 참조하여 설명한다. 전기영동소자는 마이크로 캡슐 중에 플러스와 마이너스에 대전한 흑과 백의 입자를 차폐한 것을 제 1 도전층 및 제 2 도전층의 사이에 배치하고, 제 1 도전층 및 제 2 도전층에 전위차를 발생시켜 흑과 백의 입자를 전극간에서 이동시켜 표시를 하는 소자이다.
실시예 1과 같이, 도 23에 도시하는 바와 같이, 기판(100)상에 실시형태 7에 서 개시하는 박막트랜지스터(1188) 및 박막트랜지스터(1188)를 덮고, 또한 개구부를 갖는 절연층(1191)을 형성한다.
다음에, 실시예 1과 같이 배선(197)에 접속하는 제 1 도전층(1171)을 형성한다. 또, 제 1 도전층(1171)은 화소 전극으로서 기능한다. 여기에서는 상기 실시예에서 개시하는 수법에 의해 알루미늄을 사용하여 제 1 도전층(1171)을 형성한다.
또한, 기판(1172)상에 제 2 도전층(1173)을 형성한다. 여기에서는 상기 실시예에서 개시하는 수법에 의해 ITO를 사용하여 제 2 도전층(1173)을 형성한다.
다음에, 기판(100) 및 기판(1172)을 밀봉재로 접합한다. 이 때, 제 1 도전층(1171) 및 제 2 도전층(1173)의 사이에 마이크로 캡슐(1170)을 분산시켜, 기판(100) 및 기판(1172)의 사이에 전기영동소자를 형성한다. 전기영동소자는 제 1 도전층(1171), 마이크로 캡슐(1170), 제 2 도전층(1173)으로 구성된다. 또한, 마이크로 캡슐(1170)은 바인더에 의해 제 1 도전층(1171) 및 제 2 도전층(1173)의 사이에 고정된다.
다음에, 마이크로 캡슐의 구조에 관해서, 도 24를 사용하여 도시한다. 도 24a 및 24b에 도시하는 바와 같이, 마이크로 캡슐(1170)은 미세한 투명용기(1174) 내에, 투명의 분산매(1176), 대전한 흑색 입자(1175a) 및 백색 입자(1175b)가 봉입된다. 또, 흑색 입자(1175a) 대신에, 청색 입자, 적색 입자, 녹색 입자, 황색 입자, 청록색 입자, 적자(赤紫)색 입자를 하여도 좋다. 그리고, 도 24c 및 24d에 도시하는 바와 같이, 미세한 투명용기(1331) 내에, 착색한 분산매(1333) 및 백색 입자(1332)가 봉입되는 마이크로 캡슐(1330)을 사용하여도 좋다. 또, 착색한 분산 매(1333)는 흑색, 청색, 적색, 녹색, 황색, 청록색, 적자색 중 어느 하나로 착색하고 있다. 또한, 1화소에 청색 입자가 분산되는 마이크로 캡슐, 적색 입자가 분산되는 마이크로 캡슐, 녹색 입자가 분산되는 마이크로 캡슐을 각각 형성하는 것으로, 컬러표시할 수 있다. 또한, 황색 입자가 분산되는 마이크로 캡슐, 청록입자가 분산되는 마이크로 캡슐, 적자입자가 분산되는 마이크로 캡슐을 각각 형성하는 것으로, 컬러표시할 수 있다. 또한, 1화소에 청색의 분산매에 백색 입자 또는 흑색 입자가 분산된 마이크로 캡슐, 적색의 분산매에 백색 입자 또는 흑색 입자가 분산된 마이크로 캡슐, 녹색의 분산매에 백색 입자 또는 흑색 입자가 분산된 마이크로 캡슐을 각각 형성하는 것으로, 컬러표시할 수 있다. 또, 1화소에 황색의 분산매에 백색 입자 또는 흑색 입자가 분산된 마이크로 캡슐, 청록색의 분산매에 백색 입자 또는 흑색 입자가 분산된 마이크로 캡슐, 적자색의 분산매에 백색 입자 또는 흑색 입자가 분산된 마이크로 캡슐을 각각 형성하는 것으로, 컬러표시할 수 있다.
다음에, 전기영동소자를 사용한 표시방법을 도시한다. 구체적으로는 도 24a 및 24b를 사용하여, 2색의 입자를 갖는 마이크로 캡슐(1170)의 표시방법에 관해서 도시한다. 여기에서는 2색의 입자로서 백색 입자 및 흑색 입자를 사용하고, 또한 투명한 분산매를 갖는 마이크로 캡슐에 관해서 도시한다. 또, 2색의 입자의 흑색 입자 대신에 다른 색의 입자를 사용하여도 좋다.
마이크로 캡슐(1170)에 있어서, 흑색 입자(1175a)가 플러스에 대전되어 있는 것으로 하고, 백색 입자(1175b)가 마이너스에 대전되어 있는 것으로 하여, 제 1 도전층(1171) 및 제 2 도전층(1173)에 전압을 인가한다. 여기에서는 화살표시로 도시 하는 바와 같이 제 2 도전층으로부터 제 1 도전층의 방향으로 전계를 발생시키면, 도 24a에 도시하는 바와 같이, 제 2 도전층(1173)측에 흑색 입자(1175a)가 영동하고, 제 1 도전층(1171)측에 백색 입자(1175b)가 영동한다. 이 결과, 마이크로 캡슐을 제 1 도전층(1171)측에서 본 경우에는 백색으로 관찰되고, 제 2 도전층(1173)측에서 본 경우에는 흑색으로 관찰된다.
한편, 화살표시로 도시하는 바와 같이 제 1 도전층(1171)으로부터 제 2 도전층(1173)의 방향으로 전압을 인가하면, 도 24b에 도시하는 바와 같이, 제 1 도전층(1171)측에 흑색 입자(1175a)가 영동하고, 제 2 도전층(1173)측에 백색 입자(1175b)가 영동한다. 이 결과, 마이크로 캡슐을 제 1 도전층(1171)측에서 본 경우에는 흑색으로 관찰되고, 제 2 도전층(1173)측에서 본 경우에는 백색으로 관찰된다.
다음에, 백색 입자를 갖고, 또한 착색된 분산매를 갖는 마이크로 캡슐(1330)의 표시방법에 관해서 도시한다. 여기에서는 분산매가 흑색으로 착색된 예를 개시하지만, 다른 색으로 착색된 분산매를 사용하여도 같다.
마이크로 캡슐(1330)에 있어서, 백색 입자(1332)가 마이너스에 대전되어 있는 것으로 하고, 제 1 도전층(1171) 및 제 2 도전층(1173)에 전압을 인가한다. 여기에서는 화살표시로 도시하는 바와 같이 제 2 도전층으로부터 제 1 도전층의 방향으로 전계를 발생시키면, 도 24c에 도시하는 바와 같이, 제 1 도전층(1171)측에 백색 입자(1175b)가 영동한다. 이 결과, 마이크로 캡슐을 제 1 도전층(1171)측에서 본 경우에는 백색으로 관찰되고, 제 2 도전층(1173)측에서 본 경우에는 흑색으로 관찰된다.
한편, 화살표시로 도시하는 바와 같이 제 1 도전층으로부터 제 2 도전층의 방향으로 전계를 발생시키면, 도 24d에 도시하는 바와 같이, 제 2 도전층(1173)측에 백색 입자(1175b)가 영동한다. 이 결과, 마이크로 캡슐을 제 1 도전층(1171)측에서 본 경우에는 흑색으로 관찰되고, 제 2 도전층(1173)측에서 본 경우에는 백색으로 관찰된다.
여기에서, 전기영동소자를 참조하여 설명하였지만, 이 대신에 트위스트볼 표시 방식을 사용한 표시장치를 사용하여도 좋다. 트위스트볼 표시 방식은 백과 흑으로 나누어 칠해진 구형(球形) 입자를 제 1 도전층 및 제 2 도전층의 사이에 배치하고, 제 1 도전층 및 제 2 도전층에 전위차를 발생시킨 구형 입자의 방향을 제어함으로써, 표시를 하는 방법이다.
또한, 박막트랜지스터 대신에, 스위칭소자로서 MIM(Metal-Insulator-Metal), 다이오드 등을 사용할 수도 있다.
전기영동소자를 갖는 표시장치나 트위스트볼 표시 방식의 표시장치는 전계 효과 트랜지스터를 제거한 후에도 장기에 걸쳐, 전압 인가시와 같은 상태를 유지한다. 따라서, 전원을 끊어도 표시상태를 유지하는 것이 가능하다. 이 때문에 저소비전력이 가능하다.
본 실시예에 의해, 전기영동표시 패널을 구성하는 배선 등의 구성물을, 원하는 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 사용하지 않아도, 간략화된 공정에서 전기영동소자를 갖는 반도체장치를 제조할 수 있기 때문에, 재료의 로스가 적고, 비용절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 전기영동소자를 갖는 반도체장치를 수율 좋게 제조할 수 있다.
실시예 4
실시예 1 내지 3에 의해서 제조되는 표시 패널(발광표시 패널, 액정표시 패널, 전기영동표시 패널)에 있어서, 반도체층을 비정질 반도체, 또는 세미어몰퍼스실리콘(SAS)으로 형성하고, 주사선측의 구동회로를 기판상에 형성하는 예를 개시한다.
도 25는 1 내지 15㎠/V·sec의 전계 효과 이동도가 얻어지는 SAS를 사용한 n채널형의 TFT로 구성하는 주사선측 구동회로의 블록도를 도시하고 있다.
도 25에 있어서 8500으로 도시하는 블록이 1단분의 샘플링 펄스를 출력하는 펄스출력회로에 상당하고, 시프트 레지스터는 n개의 펄스출력회로에 의해 구성된다. 8501은 버퍼회로이고, 그 버퍼회로에 화소(8502)가 접속된다.
도 26은 펄스출력회로(8500)의 구체적인 구성을 도시한 것이고, n채널형의 TFT(8601 내지 8613)로 회로가 구성되어 있다. 이 때, SAS를 사용한 n채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 8㎛로 하면, 채널 폭은 10 내지 80㎛의 범위로 설정할 수 있다.
또한, 버퍼회로(8501)의 구체적인 구성을 도 27에 도시한다. 버퍼회로도 같이 n채널형의 TFT(8620 내지 8635)로 구성되어 있다. 이때, SAS를 사용한 n채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 10㎛로 하면, 채널폭은 10 내지 1800㎛의 범위로 설정하게 된다.
이러한 회로를 실현하기 위해서는 TFT 상호를 배선에 의해서 접속할 필요가 있다.
이상과 같이 하여, 표시 패널에 구동회로를 넣을 수 있다.
다음에, 상기 실시예에 개시한 표시 패널에 대한 구동회로의 실장에 관해서, 도 28을 참조하여 설명한다.
도 28a에 도시하는 바와 같이, 화소부(1401)의 주변에 소스선 구동회로(1402) 및 게이트선 구동회로(1403a, 1403b)를 실장한다. 도 28a에서는 소스선 구동회로(1402) 및 게이트선 구동회로(1403a, 1403b) 등으로서, 공지의 이방성 도전 접착제, 또는 이방성 도전필름을 사용한 실장방법, COG 방식, 와이어 본딩방법, 또는 땜납 범프를 사용한 리플로 처리 등에 의해, 기판(1400)상에 IC 칩(1405)을 실장한다. 여기에서는 COG 방식을 사용한다. 그리고, FPC(1406)를 통해서, IC 칩과 외부회로를 접속한다.
또, 소스선 구동회로(1402)의 일부, 예를 들면 아날로그 스위치를 기판상에 형성하고, 또한 그 밖의 부분을 별도 IC 칩으로 실장하여도 좋다.
또한, 도 28b에 도시하는 바와 같이, SAS나 결정성 반도체로 TFT를 형성하는 경우, 화소부(1401)와 게이트선 구동회로(1403a, 1403b) 등을 기판상에 형성하고, 소스선 구동회로(1402) 등을 별도 IC 칩으로서 실장하는 경우가 있다. 도 28b에 있어서, 소스선 구동회로(1402)로서, COG 방식에 의해, 기판(1400)상에 IC 칩(1405)을 실장한다. 그리고, FPC(1406)를 통해서, IC 칩과 외부회로를 접속한다.
또, 소스선 구동회로(1402)의 일부, 예를 들면 아날로그 스위치를 기판상에 형성하고, 또한 그 밖의 부분을 별도 IC 칩으로 실장하여도 좋다.
또, 도 28c에 도시하는 바와 같이, COG 방식 대신에, TAB 방식에 의해 소스선 구동회로(1402) 등을 실장하는 경우가 있다. 그리고, FPC(1406)를 통해서, IC 칩과 외부회로를 접속한다. 도 28c에 있어서, 소스선 구동회로를 TAB 방식에 의해 실장하고 있지만, 게이트선 구동회로를 TAB 방식에 의해 실장하여도 좋다.
IC 칩을 TAB 방식에 의해 실장하면, 기판에 대하여 화소부를 크게 형성할 수 있고, 협프레임화(狹額緣化)를 달성할 수 있다.
IC 칩은 실리콘 웨이퍼를 사용하여 형성하지만, IC 칩의 대신에 유리기판상에 회로를 형성한 IC(이하, 드라이버 IC라고 표기함)를 형성하여도 좋다. IC 칩은 원형의 실리콘 웨이퍼로부터 IC 칩을 추출하기 위해서, 모체기판 형상에 제약이 있다. 한편 드라이버 IC는 모체기판이 유리이고, 형상에 제약이 없기 때문에, 생산성을 높일 수 있다. 그 때문에, 드라이버 IC의 형상 치수는 자유롭게 설정할 수 있다. 예를 들면, 드라이버 IC의 장변의 길이를 15 내지 80㎜로 하여 형성하면, IC 칩을 실장하는 경우와 비교하여, 필요한 수를 줄일 수 있다. 그 결과, 접속단자수를 저감할 수 있고, 제조상의 수율을 향상시킬 수 있다.
드라이버 IC는 기판상에 형성된 결정질 반도체층을 갖는 TFT를 사용하여 형성할 수 있고, 결정질 반도체층은 연속 발진형의 레이저 빔을 조사하는 것으로 형성하여도 좋다. 연속 발진형의 레이저 빔을 조사하여 얻어지는 반도체층은 결정 결함이 적고, 대입경의 결정립을 갖는다. 그 결과, 이러한 반도체층을 갖는 TFT는 이동도나 응답 속도가 양호해지고, 고속 구동이 가능해져, 드라이버 IC에 적절하다.
다음에, 상기 실시예에서 도시되는 표시 패널을 갖는 모듈에 관해서, 도 29를 참조하여 설명한다. 도 29는 표시 패널(9801)과, 회로기판(9802)을 조합한 모듈을 도시하고 있다. 회로기판(9802)에는 예를 들면, 컨트롤회로(9804)나 신호분할회로(9805) 등이 형성되어 있다. 또한, 표시 패널(9801)과 회로기판(9802)은 접속 배선(9803)으로 접속되어 있다. 표시 패널(9801)에 실시예 1 내지 3에서 도시하는 바와 같은 액정표시 패널, 발광표시 패널, 전기영동표시 패널 등을 적절하게 사용할 수 있다.
이 표시 패널(9801)은 발광소자가 각 화소에 형성된 화소부(9806)와, 주사선 구동회로(9807), 선택된 화소에 비디오 신호를 공급하는 신호선 구동회로(9808)를 구비하고 있다. 화소부(9806)의 구성은 실시예 1 내지 3과 같다. 또한, 주사선 구동회로(9807)나 신호선 구동회로(9808)는 이방성 도전접착제, 또는 이방성 도전필름을 사용한 실장방법, COG 방식, 와이어 본딩방법, 또는 땜납 범프를 사용한 리플로처리 등의 수법에 의해, 기판상에 IC 칩으로 형성되는 주사선 구동회로(9807), 신호선 구동회로(9808)를 실장한다.
본 실시예에 의해, 표시 패널을 갖는 모듈을 수율 높게 형성하는 것이 가능하다.
실시예 5
상기 실시형태나 실시예에 개시되는 반도체장치를 갖는 전자기기로서, 텔레비전장치(단순히 텔레비전, 또는 텔레비전 수신기라고도 함), 디지털카메라, 디지털비디오카메라, 휴대전화장치(단지 휴대전화기, 휴대전화라고도 함)나 PDA 등의 휴대정보단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카오디오 등의 음향재생장치, 가정용 게임기 등의 기록매체를 구비한 화상재생장치 등을 들 수 있다. 그 구체적인 예에 관해서, 도 30을 참조하여 설명한다.
도 30a에 도시하는 휴대정보단말은 본체(9201), 표시부(9202) 등을 포함하고 있다. 표시부(9202)에, 상기 실시형태에 개시하는 것을 적용함으로써, 휴대정보단말을 저가로 제공할 수 있다.
도 30b에 도시하는 디지털비디오카메라는 표시부(9701), 표시부(9702) 등을 포함하고 있다. 표시부(9701)에, 상기 실시형태나 실시예에 개시하는 것을 적용함으로써, 디지털비디오카메라를 저가로 제공할 수 있다.
도 30c에 도시하는 휴대단말은 본체(9101), 표시부(9102) 등을 포함하고 있다. 표시부(9102)에, 상기 실시형태나 실시예에 개시하는 것을 적용함으로써, 휴대단말을 저가로 제공할 수 있다.
도 30d에 도시하는 휴대형의 텔레비전장치는 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)에, 상기 실시형태나 실시예에 개시하는 것을 적용함으로써, 휴대형의 텔레비전장치를 저가로 제공할 수 있다. 이러한 텔레비전장치는 휴대전화 등의 휴대단말에 탑재하는 소형이기 때문에 운반을 할 수 있는 중형의 것, 또한, 대형(예를 들면 40인치 이상)의 것까지, 폭 넓게 적용할 수 있다.
도 30e에 도시하는 휴대형의 컴퓨터는 본체(9401), 표시부(9402) 등을 포함하고 있다. 표시부(9402)에, 상기 실시형태나 실시예에 개시하는 것을 적용함으로써, 휴대형의 컴퓨터를 저가로 제공할 수 있다.
도 30f에 도시하는 텔레비전장치는 본체(9601), 표시부(9602) 등을 포함하고 있다. 표시부(9602)에, 상기 실시형태나 실시예에 개시하는 것을 적용함으로써, 텔레비전장치를 저가로 제공할 수 있다.
여기에서, 텔레비전장치의 구성에 관해서, 도 14를 참조하여 설명한다.
도 14는 텔레비전장치의 주요 구성을 도시하는 블록도이다. 튜너(9511)는 영상 신호와 음성 신호를 수신한다. 영상 신호는 영상검파회로(9512)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색 신호로 변환하는 영상 신호처리회로(9513)와, 그 영상 신호를 드라이버 IC의 입력사양으로 변환하기 위한 컨트롤회로(9514)에 의해 처리된다. 컨트롤회로(9514)는 표시 패널(9515)의 주사선 구동회로(9516)와 신호선 구동회로(9517)에 각각 신호를 출력한다. 디지털 구동하는 경우에는 신호선측에 신호분할회로(9518)를 형성하고, 입력디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(9511)에서 수신한 신호 중, 음성 신호는 음성검파회로(9521)에 보내지고, 그 출력은 음성 신호처리회로(9522)를 거쳐서 스피커(9523)에 공급된다. 제어회로(9524)는 수신국(수신 주파수)이나 음량의 제어정보를 입력부(9525)로부터 받아, 튜너(9511)나 음성 신호처리회로(9522)에 신호를 송출한다.
이 텔레비전장치는 표시 패널(9515)을 포함하여 구성됨으로써, 텔레비전장치의 저소비전력을 도모하는 것이 가능하다.
또, 본 발명은 텔레비전 수상기에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도역이나 공항 등에서의 정보표시반이나, 가두에서의 광고표시반 등 특히 대면적의 표시매체로서 여러 가지 용도에 적용할 수 있다.
도 1은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 2는 본 발명의 반도체장치의 제조방법을 설명하는 상면도.
도 3은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 4는 본 발명의 반도체장치의 제조방법을 설명하는 상면도.
도 5는 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 6은 본 발명의 반도체장치의 제조방법을 설명하는 상면도.
도 7은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 8은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 9는 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 10은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 11은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 12는 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 13은 본 발명에 적용 가능한 발광소자의 등가회로를 설명하는 도면.
도 14는 본 발명의 반도체장치를 사용한 전자기기를 설명하는 도면.
도 15는 본 발명에 적용 가능한 레이저 조사장치를 설명하는 사시도.
도 16은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 17은 본 발명의 반도체장치의 제조방법을 설명하는 상면도.
도 18은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 19는 본 발명의 반도체장치의 제조방법을 설명하는 상면도.
도 20은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 21은 본 발명에 적용 가능한 발광소자의 단면 구조를 설명하는 도면.
도 22는 본 발명에 적용 가능한 발광소자의 단면 구조를 설명하는 도면.
도 23은 본 발명의 반도체장치의 제조방법을 설명하는 단면도.
도 24는 본 발명에 적용 가능한 전기영동소자의 단면 구조를 설명하는 도면.
도 25는 본 발명의 표시 패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면.
도 26은 본 발명의 표시 패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(시프트 레지스터회로).
도 27은 본 발명의 표시 패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(버퍼회로).
도 28은 본 발명의 반도체장치를 설명하는 상면도.
도 29는 본 발명의 반도체장치를 설명하는 상면도.
도 30은 본 발명의 반도체장치를 사용한 전자기기를 설명하는 사시도.

Claims (24)

  1. 반도체장치 제조방법으로서:
    기판 상에 제 1 층을 형성하는 단계;
    상기 제 1 층 상에 제 2 층을 형성하는 단계로서, 상기 제 2 층은 제 1 영역과 제 2 영역을 갖는, 상기 제 2 층 형성 단계;
    상기 제 2 층 상에 제 3 층을 형성하는 단계로서, 상기 제 3 층은 상기 제 1 영역 위에 접하는 제 3 영역을 갖고 상기 제 2 영역 위에 접하는 제 4 영역을 갖는, 상기 제 3 층 형성 단계;
    가변의 마스크로서 전기광학 소자를 사용하여, 상기 제 3 영역을 통해 레이저 빔을 상기 제 1 영역에 선택적으로 조사함으로써 상기 제 3 영역을 선택적으로 제거하는 단계; 및
    상기 제 4 영역을 마스크로서 사용하여 상기 제 1 영역 및 상기 제 1 층을 선택적으로 에칭하는 단계를 포함하고,
    상기 제 2 층은 상기 레이저 빔을 흡수할 수 있고,
    상기 제 3 층은 상기 레이저 빔을 투과할 수 있는, 반도체장치 제조방법.
  2. 반도체장치 제조방법으로서:
    기판 상에 제 1 층을 형성하는 단계;
    상기 제 1 층 상에 제 2 층을 형성하는 단계로서, 상기 제 2 층은 제 1 영역 및 제 2 영역을 갖는, 상기 제 2 층 형성 단계;
    상기 제 2 층 상에 제 3 층을 형성하는 단계로서, 상기 제 3 층은 상기 제 1 영역 위에 접하는 제 3 영역을 갖고 상기 제 2 영역 위에 접하는 제 4 영역을 갖는, 상기 제 3 층 형성 단계;
    가변의 마스크로서 전기광학 소자를 사용하여, 상기 제 3 영역을 통해 레이저 빔을 상기 제 1 영역에 선택적으로 조사함으로써 상기 제 1 영역의 표면 및 상기 제 3 영역을 선택적으로 제거하는 단계; 및
    상기 제 4 영역을 마스크로서 사용하여 상기 제 1 영역의 나머지 부분 및 상기 제 1 층을 선택적으로 에칭하는 단계를 포함하고,
    상기 제 2 층은 상기 레이저 빔을 흡수할 수 있고,
    상기 제 3 층은 상기 레이저 빔을 투과할 수 있는, 반도체장치 제조방법.
  3. 반도체장치 제조방법으로서:
    기판 상에 제 1 층을 형성하는 단계;
    상기 제 1 층 상에 제 2 층을 형성하는 단계로서, 상기 제 2 층은 제 1 영역 및 제 2 영역을 갖는, 상기 제 2 층 형성 단계;
    상기 제 2 층 상에 제 3 층을 형성하는 단계로서, 상기 제 3 층은 상기 제 1 영역 위에 접하는 제 3 영역을 갖고 상기 제 2 영역 위에 접하는 제 4 영역을 갖는, 상기 제 3 층 형성 단계;
    가변의 마스크로서 전기광학 소자를 사용하여, 상기 제 3 영역을 통해 레이저 빔을 상기 제 1 영역의 표면에 선택적으로 조사함으로써 상기 제 1 영역 및 상기 제 3 영역을 선택적으로 제거하는 단계; 및
    상기 제 4 영역을 마스크로서 사용하여, 상기 제 1 층을 선택적으로 에칭하는 단계를 포함하고,
    상기 제 2 층은 상기 레이저 빔을 흡수할 수 있고,
    상기 제 3 층은 상기 레이저 빔을 투과할 수 있는, 반도체장치 제조방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 층을 에칭하는 단계 후에, 상기 제 4 영역을 제거하는 단계를 더 포함하는, 반도체장치 제조방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 4 영역의 제거 단계 후에, 상기 제 2 영역을 제거하는 단계를 더 포함하는, 반도체장치 제조방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 반도체장치는 게이트 전극이 상기 제 1 층에 의해 형성된 표시 패널인, 반도체장치 제조방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 에칭은 건식 에칭(dry etching)인, 반도체장치 제조방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 레이저 빔은 직사각형의 형상을 가진, 반도체장치 제조방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 레이저 빔은 선형 형상을 가진, 반도체장치 제조방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 레이저 빔은 레이저 조사장치로부터 사출되고,
    상기 레이저 조사장치는 전기광학 소자를 포함하고,
    상기 전기광학 소자는 제어장치에 접속된, 반도체장치 제조방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    가변의 마스크로서의 상기 전기광학 소자는 디지털 마이크로미러 디바이스(digital micromirror device)인, 반도체장치 제조방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 레이저 빔은 1μJ/㎠ 내지 100J/㎠의 범위 내에 있는 에너지 밀도를 갖는, 반도체장치 제조방법.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 층은 상기 레이저 빔의 에너지보다 작은 밴드갭 에너지를 갖는 재료를 사용하여 형성되는, 반도체장치 제조방법.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 3 층은 상기 레이저 빔의 에너지보다 큰 밴드갭 에너지를 갖는 재료를 사용하여 형성되는, 반도체장치 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020070085554A 2006-08-25 2007-08-24 반도체장치의 제조방법 KR101471822B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006229093 2006-08-25
JPJP-P-2006-00229093 2006-08-25

Publications (2)

Publication Number Publication Date
KR20080018845A KR20080018845A (ko) 2008-02-28
KR101471822B1 true KR101471822B1 (ko) 2014-12-11

Family

ID=39129126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085554A KR101471822B1 (ko) 2006-08-25 2007-08-24 반도체장치의 제조방법

Country Status (3)

Country Link
US (2) US7749907B2 (ko)
KR (1) KR101471822B1 (ko)
CN (1) CN101131923B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795154B2 (en) * 2006-08-25 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7713757B2 (en) * 2008-03-14 2010-05-11 Applied Materials, Inc. Method for measuring dopant concentration during plasma ion implantation
JP5244680B2 (ja) * 2008-04-14 2013-07-24 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4835719B2 (ja) * 2008-05-22 2011-12-14 ソニー株式会社 固体撮像装置及び電子機器
US20110089412A1 (en) * 2008-06-16 2011-04-21 Shigeo Fujimori Patterning method, production method of device using the patterning method, and device
KR101345172B1 (ko) * 2008-07-18 2013-12-27 엘지디스플레이 주식회사 전기영동 표시소자
US8386489B2 (en) * 2008-11-07 2013-02-26 Raytheon Company Applying formal concept analysis to validate expanded concept types
KR101599283B1 (ko) 2009-06-23 2016-03-04 삼성전자주식회사 표면실장형 커넥터가 장착된 메인보드를 구비하는 영상 및 음성 재생장치
KR20120049716A (ko) * 2010-11-09 2012-05-17 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US9583354B2 (en) 2011-03-30 2017-02-28 The Aerospace Corporation Systems and methods for depositing materials on either side of a freestanding film using laser-assisted chemical vapor deposition (LA-CVD), and structures formed using same
US9679779B2 (en) 2011-03-30 2017-06-13 The Aerospace Corporation Systems and methods for depositing materials on either side of a freestanding film using selective thermally-assisted chemical vapor deposition (STA-CVD), and structures formed using same
CN102310285B (zh) * 2011-07-27 2014-05-14 苏州德龙激光股份有限公司 硅-玻璃键合片的激光加工装置及其方法
US9013778B2 (en) 2013-03-06 2015-04-21 Sage Electrochromics, Inc. Laser cuts to reduce electrical leakage
KR102067763B1 (ko) * 2013-03-13 2020-01-17 삼성전자주식회사 공간 광변조기, 이를 포함한 홀로그래피 영상 표시 장치 및 공간 광변조 방법
US9152001B2 (en) 2013-07-25 2015-10-06 Sage Electrochromics, Inc. Electrochromic devices having improved structure for reducing current leakage across lower transparent conductor layers
KR101513641B1 (ko) 2013-08-20 2015-04-22 엘지전자 주식회사 표시장치
US20150153622A1 (en) 2013-12-03 2015-06-04 Sage Electrochromics, Inc. Methods for producing lower electrical isolation in electrochromic films
CN104465704B (zh) * 2014-12-03 2019-08-23 京东方科技集团股份有限公司 显示面板及其封装方法、显示装置
JP2020508491A (ja) 2017-02-27 2020-03-19 セイジ・エレクトロクロミクス，インコーポレイテッド 基板および透明導電層を含む電気デバイスおよびその形成プロセス
JP6869594B2 (ja) * 2017-09-26 2021-05-12 エルジー・ケム・リミテッド 透明発光素子ディスプレイ用電極基板およびその製造方法
CN108565361B (zh) * 2018-05-25 2023-07-07 Oppo广东移动通信有限公司 Oled胶囊结构、oled发光层及相关方法、显示面板和电子设备
CN114040586A (zh) * 2021-11-19 2022-02-11 佛山市镓友电子科技有限公司 一种透明电路板的制作方法及透明电路板、显示屏
CN114172021B (zh) * 2022-02-14 2022-10-21 常州承芯半导体有限公司 垂直腔面发射激光器及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842677A (en) * 1988-02-05 1989-06-27 General Electric Company Excimer laser patterning of a novel resist using masked and maskless process steps
JP2005286317A (ja) * 2004-03-03 2005-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP2005328037A (ja) * 2004-03-25 2005-11-24 Semiconductor Energy Lab Co Ltd 膜パターンの形成方法、半導体装置の作製方法、液晶テレビジョン、及びｅｌテレビジョン
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0820773B2 (ja) * 1986-06-17 1996-03-04 富士ゼロックス株式会社 現像剤用キヤリヤの製造法
JPS6384789A (ja) 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US5708252A (en) * 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
US6261856B1 (en) * 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
JPH0783006B2 (ja) 1987-12-23 1995-09-06 株式会社半導体エネルギー研究所 薄膜加工方法
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
DE69635239T2 (de) * 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
JPH09325365A (ja) 1996-06-07 1997-12-16 Hitachi Ltd 液晶表示素子の製造方法および液晶表示装置
JP3392404B2 (ja) * 1998-09-21 2003-03-31 プレステク，インコーポレイテッド レーザイメージング装置に用いるリソグラフ印刷プレート
AUPP699698A0 (en) 1998-11-06 1998-12-03 Pacific Solar Pty Limited Indirect laser patterning of resist
SG76591A1 (en) * 1999-02-27 2000-11-21 Aem Tech Engineers Pte Ltd Method for selective plating of a metal substrate using laser developed masking layer and apparatus for carrying out the method
US6719916B2 (en) * 2001-04-18 2004-04-13 National Research Council Of Canada Multilayer microstructures and laser based method for precision and reduced damage patterning of such structures
WO2004096483A1 (ja) * 2003-04-25 2004-11-11 Nitto Denko Corporation レーザー加工品の製造方法、およびそれに用いるレーザー加工用粘着シート
KR100573225B1 (ko) * 2003-09-24 2006-04-24 엘지.필립스 엘시디 주식회사 비정질 실리콘층의 결정화 방법
JP4608613B2 (ja) 2005-04-22 2011-01-12 国立大学法人九州工業大学 レーザー照射微細加工方法
JP2007157659A (ja) 2005-12-08 2007-06-21 Tokki Corp 有機ｅｌ素子の配線パターンの形成方法及び有機ｅｌ素子の形成装置
US8048473B2 (en) * 2006-07-04 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
TWI427702B (zh) * 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
WO2008023630A1 (en) * 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7927991B2 (en) * 2006-08-25 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7795154B2 (en) * 2006-08-25 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842677A (en) * 1988-02-05 1989-06-27 General Electric Company Excimer laser patterning of a novel resist using masked and maskless process steps
JP2005286317A (ja) * 2004-03-03 2005-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、及びその作製方法、液晶テレビジョン、並びにｅｌテレビジョン
JP2005328037A (ja) * 2004-03-25 2005-11-24 Semiconductor Energy Lab Co Ltd 膜パターンの形成方法、半導体装置の作製方法、液晶テレビジョン、及びｅｌテレビジョン
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US7749907B2 (en) 2010-07-06
KR20080018845A (ko) 2008-02-28
CN101131923B (zh) 2013-03-06
US20080050921A1 (en) 2008-02-28
US8043969B2 (en) 2011-10-25
CN101131923A (zh) 2008-02-27
US20100267179A1 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
KR101471822B1 (ko) 반도체장치의 제조방법
US7867907B2 (en) Method for manufacturing semiconductor device
US7994021B2 (en) Method of manufacturing semiconductor device
US8043796B2 (en) Manufacturing method of semiconductor device
US8563431B2 (en) Method for manufacturing semiconductor device
JP5628949B2 (ja) 半導体装置の作製方法
KR101491981B1 (ko) 반도체 장치의 제작 방법
US7732351B2 (en) Manufacturing method of semiconductor device and laser processing apparatus
US7927991B2 (en) Method for manufacturing semiconductor device
JP5314857B2 (ja) 半導体装置の作製方法
JP5216276B2 (ja) 半導体装置の作製方法
JP4919738B2 (ja) 半導体装置の作製方法
JP5227563B2 (ja) 半導体装置の作製方法
JP4954836B2 (ja) 半導体装置の作製方法
JP5030535B2 (ja) 半導体装置の作製方法
JP5314842B2 (ja) 半導体装置の作製方法
JP5276811B2 (ja) 半導体装置の作製方法
JP2008176095A (ja) パターン形成方法及び薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 5