KR101261222B1 - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR101261222B1
KR101261222B1 KR1020060069865A KR20060069865A KR101261222B1 KR 101261222 B1 KR101261222 B1 KR 101261222B1 KR 1020060069865 A KR1020060069865 A KR 1020060069865A KR 20060069865 A KR20060069865 A KR 20060069865A KR 101261222 B1 KR101261222 B1 KR 101261222B1
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
conductive layer
plating catalyst
film
Prior art date
Application number
KR1020060069865A
Other languages
English (en)
Other versions
KR20070014057A (ko
Inventor
겐 후지이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070014057A publication Critical patent/KR20070014057A/ko
Application granted granted Critical
Publication of KR101261222B1 publication Critical patent/KR101261222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

투광성을 가진 기판 위에 게이트 전극층을 형성하고; 이 게이트 전극층 위에 게이트 절연층을 형성하고; 이 게이트 절연층 위에 광촉매 물질을 형성하고; 도금 촉매 물질을 함유하는 용액 내에 광촉매 물질을 침지(浸漬)하고, 게이트 전극층을 마스크로 사용하여 도금 촉매 물질을 함유하는 용액 내에서 기판을 통과한 광으로 광촉매 물질을 선택적으로 노광시켜, 노광된 광촉매 물질에 도금 촉매 물질을 흡착 또는 석출시키고; 금속재료를 함유하는 도금 용액 내에 도금 촉매 물질을 침지하여, 도금 촉매 물질을 흡착 또는 석출한 광촉매 물질의 표면에 소스 전극층 및 드레인 전극층을 형성하고; 소스 전극층 및 드레인 전극층 위에 반도체층을 형성하는 것에 의해 반도체장치를 제조한다.
반도체장치, 광촉매 물질, 도금 촉매 물질, 도금 용액, 도전층, 반도체층

Description

반도체장치 제조방법{Method for manufacturing semiconductor device}
도 1(A)∼도 1(D)는 본 발명을 설명하는 개념도.
도 2(A)∼도 2(E)는 본 발명을 설명하는 개념도.
도 3(A)∼도 3(C)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 4(A)∼도 4(C)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 5(A)∼도 5(C)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 6(A)∼도 6(C)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 7(A)∼도 7(C)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 8(A) 및 도 8(B)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 9(A) 및 도 9(B)는 본 발명의 표시장치를 설명하는 도면.
도 10(A)∼도 10(F)는 본 발명의 EL 표시 패널에 적용할 수 있는 화소의 구성을 설명하는 회로도.
도 11(A)∼도 11(D)는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 12(A)∼도 12(C) 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 13(A)∼도 13(D)는 본 발명을 설명하는 개념도.
도 14(A) 및 도 14(B)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 15(A) 및 도 15(B)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 16(A) 및 도 16(B)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 17(A) 및 도 17(B)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 18(A) 및 도 18(B)는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 19(A) 및 도 19(B)는 본 발명의 표시장치를 설명하는 도면.
도 20은 본 발명에 적용할 수 있는 액적 토출 장치의 구성을 설명하는 도면.
도 21은 본 발명에 적용할 수 있는 액적 적하 장치의 구성을 설명하는 도면.
도 22는 본 발명의 EL 표시 모듈의 구성 예를 설명하는 단면도.
도 23(A) 및 도 23(B)는 본 발명의 액정 표시 모듈의 구성 예를 설명하는 단면도.
도 24는 본 발명이 적용되는 전자장치의 주요한 구성을 나타내는 블록도.
도 25(A) 및 도 25(B)는 본 발명이 적용되는 전자장치를 나타내는 도면.
도 26(A)∼도 26(D)는 본 발명이 적용되는 전자장치를 나타내는 도면.
도 27(A)∼도 27(C)는 본 발명의 표시장치의 상면도.
도 28(A) 및 도 28(B)는 본 발명의 표시장치의 상면도.
도 29는 본 발명이 적용되는 반도체장치를 나타내는 도면.
도 30(A)∼도 30(G)는 본 발명이 적용되는 반도체장치를 나타내는 도면.
도 31(A)∼도 31(E)는 본 발명이 적용되는 보호회로를 나타내는 도면.
도 32(A) 및 도 32(B)는 실시예 1의 실험 데이터를 나타내는 도면.
도 33은 실시예 1의 실험 데이터를 나타내는 도면.
도 34(A)∼도 34(C)는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 35(A)∼도 35(C)는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
본 발명은 도금법에 의해 형성되는 반도체장치, 및 도금법을 사용한 반도체장치 제조방법에 관한 것이다.
플랫 디스플레이, 반도체 집적회로 등의 제조공정에서 습식 성막 기술을 사용하는 방법이 고려되었다. 예를 들어, 습식 성막 기술로서, 도금법에 의해 금속막을 형성하는 것이 시도되었다(예를 들어, 일본국 공개특허공고 2001-032086호 공보)
본 발명은, 박막트랜지스터(TFT), TFT를 사용하는 전자회로, 및 TFT를 사용하여 형성되는 반도체장치 또는 표시장치의 제조공정에서 포토리소그래피 공정의 수를 삭감하고, 제조공정을 간략화하고, 한 변이 1 미터를 넘는 대면적의 기판에도 수율 좋게 제조할 수 있는 기술을 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은, 고성능이고 고신뢰성의 반도체장치를 생산성 좋게 제조할 수 있는 기술을 제공하는데 있다.
본 발명에서는, 배선층, 전극 등을 형성하는 적어도 하나 이상의 도전층을 도금법에 의해 제조한다. 무(無)전해 도금법에서는, 도금에 사용되는 금속재료(도금 금속재료라고도 칭함)에 대한 촉매물질 외에, 그 금속재료를 도금하는 촉매물질을 광촉매 기능에 의해 흡착하는 물질로서 광촉매 물질이 사용된다. 본 발명의 한가지 특징은, 금속재료에 대한 촉매물질(본 명세서에서는 도금 촉매 물질이라 칭함)을 소망의 형상으로 선택적으로 흡착(석출)하여 도금법에 의해 도전층을 자기정합적으로 형성함으로써 반도체장치 또는 표시장치를 제조하는데 있다. 본 발명에서는, 도금 촉매 물질을 선택적으로 형성하기 위해, 도금 촉매 물질을 석출시키는 광촉매 물질을 후면 노광에 의해 선택적으로 노광시켜, 노광된 영역에서 광촉매 기능을 발생시킨다.
또한, 본 명세서에서, "반도체장치"란, 반도체 특성을 이용함으로써 기능할 수 있는 장치를 가리킨다. 본 발명을 이용하여 다층 배선층, 및 프로세서 칩 등의 반도체장치를 제조할 수 있다.
본 발명은 표시 기능을 가지는 장치인 표시장치에도 사용될 수 있고, 본 발명을 이용하는 표시장치는, 전계발광(electrolminescence)(이하, "EL"이라고도 칭함)이라 불리는 발광을 발현하는, 유기 재료, 무기 재료, 또는 유기 재료와 무기 재료의 혼합물을 함유하는 층을 전극들 사이에 개재시킨 발광소자에 TFT를 접속시킨 발광 표시장치, 액정 재료를 포함하는 액정소자를 표시소자로서 사용하는 액정 표시장치 등을 그의 범주 내에 포함한다.
본 발명의 반도체장치 제조방법의 한가지 특징은, 투광성을 가진 기판 위에 비(非)투광성을 가진 게이트 전극층을 형성하는 공정, 게이트 전극층 위에 게이트 절연층을 형성하는 공정, 게이트 절연층 위에 광촉매 물질을 형성하는 공정, 도금 촉매 물질을 함유하는 용액 내에 광촉매 물질을 침지(浸漬)하고, 게이트 전극층을 마스크로 사용하여 상기 도금 촉매 물질을 함유하는 용액 내에서 기판을 통과한 광으로 광촉매 물질을 선택적으로 노광시켜, 노광된 광촉매 물질에 도금 촉매 물질을 흡착 또는 석출시키는 공정, 금속재료를 함유하는 도금 용액 내에 도금 촉매 물질을 침지하여, 도금 촉매 물질을 흡착 또는 석출한 광촉매 물질의 표면에 소스 전극층 및 드레인 전극층을 형성하는 공정, 소스 전극층 및 드레인 전극층 위에 반도체층을 형성하는 공정을 포함하는 것에 있다.
본 발명의 반도체장치 제조방법의 다른 특징은, 투광성을 가진 기판 위에 비(非)투광성을 가진 게이트 전극층을 형성하는 공정, 게이트 전극층 위에 게이트 절연층을 형성하는 공정, 게이트 절연층 위에 광촉매 물질을 형성하는 공정, 광촉매 물질 위에 마스크막을 형성하는 공정, 게이트 전극층을 마스크로 사용하여 기판을 통과한 광으로 광촉매 물질을 선택적으로 노광시키고, 노광된 광촉매 물질 위의 마스크막을 제거하여 광촉매 물질을 선택적으로 노출시키는 공정, 선택적으로 노출된 광촉매 물질을 도금 촉매 물질을 함유하는 용액 내에 침지하여, 선택적으로 노출된 광촉매 물질에 도금 촉매 물질을 흡착 또는 석출시키는 공정, 금속재료를 함유하는 도금 용액 내에 도금 촉매 물질을 침지하여, 도금 촉매 물질을 흡착 또는 석출한 광촉매 물질의 표면에 소스 전극층 및 드레인 전극층을 형성하는 공정, 소 스 전극층 및 드레인 전극층 위에 반도체층을 형성하는 공정을 포함하고, 상기 도금 촉매 물질을 함유하는 용액이 그의 pH를 3∼6으로 조정하여 사용되는 것에 있다.
본 발명의 반도체장치 제조방법의 또 다른 특징은, 투광성을 가진 기판 위에 비(非)투광성을 가진 게이트 전극층을 형성하는 공정, 게이트 전극층 위에 게이트 절연층을 형성하는 공정, 게이트 절연층 위에 광촉매 물질을 형성하는 공정, 도금 촉매 물질을 함유하는 용액 내에 광촉매 물질을 침지하고, 게이트 전극층을 마스크로 사용하여 상기 도금 촉매 물질을 함유하는 용액 내에서 기판을 통과한 광으로 광촉매 물질을 선택적으로 노광시켜, 노광된 광촉매 물질에 도금 촉매 물질을 흡착 또는 석출시키는 공정, 제1 금속재료를 함유하는 도금 용액 내에 도금 촉매 물질을 침지하여, 도금 촉매 물질을 흡착 또는 석출한 광촉매 물질의 표면에 소스 전극층 및 드레인 전극층을 형성하는 공정, 제2 금속재료를 함유하는 도금 용액 내에 소스 전극층 및 드레인 전극층을 침지하고, 소스 전극층 및 드레인 전극층의 표면을 제2 금속재료로 치환하여, 소스 전극층 및 드레인 전극층의 표면에 금속막을 형성하는 공정, 금속막 위에 반도체층을 형성하는 공정을 포함하는 것에 있다.
본 발명의 반도체장치 제조방법의 또 다른 특징은, 투광성을 가진 기판 위에 비(非)투광성을 가진 게이트 전극층을 형성하는 공정, 게이트 전극층 위에 게이트 절연층을 형성하는 공정, 게이트 절연층 위에 광촉매 물질을 형성하는 공정, 광촉매 물질 위에 마스크막을 형성하는 공정, 게이트 전극층을 마스크로 사용하여 기판을 통과한 광으로 광촉매 물질을 선택적으로 노광시키고, 노광된 광촉매 물질 위의 마스크막을 제거하여 광촉매 물질을 선택적으로 노출시키는 공정, 선택적으로 노출된 광촉매 물질을 도금 촉매 물질을 함유하는 용액 내에 침지하여, 선택적으로 노출된 광촉매 물질에 도금 촉매 물질을 흡착 또는 석출시키는 공정, 제1 금속재료를 함유하는 도금 용액 내에 도금 촉매 물질을 침지하여, 도금 촉매 물질을 흡착 또는 석출한 광촉매 물질의 표면에 소스 전극층 및 드레인 전극층을 형성하는 공정, 제2 금속재료를 함유하는 도금 용액 내에 소스 전극층 및 드레인 전극층을 침지하고, 소스 전극층 및 드레인 전극층의 표면을 제2 금속재료로 치환하여, 소스 전극층 및 드레인 전극층의 표면에 금속막을 형성하는 공정, 금속막 위에 반도체층을 형성하는 공정을 포함하고, 상기 도금 촉매 물질을 함유하는 용액이 그의 pH를 3∼6으로 조정하여 사용되는 것에 있다. 금속막으로서는, 니켈 합금 박막, 구리 박막 등이 사용될 수 있다. 그 금속막은 말단기로서 불화탄소기 또는 알킬기를 가지는 실란 커플링제로 형성될 수 있다.
본 발명에서는, 도금 촉매 원소를 흡착하는 광촉매 물질에 후면 노광에 의해 광을 선택적으로 조사(照射)하여, 노광된 광촉매 물질에 도금 촉매 원소를 선택적으로 흡착시켜, 소스 전극층 및 드레인 전극층을 자기정합적으로 형성한다. 따라서, 마스크의 정렬 어긋남에 의한 형상 불량 등이 발생하지 않고, 배선을 제어성 좋게 형성할 수 있다. 따라서, 본 발명을 이용하면, 신뢰성이 높은 반도체장치, 표시장치 등을 수율 좋게 제조할 수 있다.
또한, 도금법을 이용하기 때문에, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능, 고신뢰성의 반도체장치를 제조하는 것도 가능하다.
이하, 본 발명의 실시형태 및 실시예에 대하여 도면을 참조하여 설명한다. 그러나, 본 발명은 아래의 설명에 한정되는 것은 아니고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 아래에 설명하는 실시형태 및 실시예의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 아래에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 사이에서 공통으로 사용하고, 그 반복 설명은 생략한다.
[실시형태 1]
본 실시형태를 도 1(A)∼도 1(D)를 참조하여 설명한다.
본 실시형태에서는, 배선층, 전극 등을 형성하는 적어도 하나 이상의 도전층을 도금법에 의해 제조한다. 무(無)전해 도금법에서는, 도금 금속재료에 대한 촉매물질 외에, 그 금속재료를 도금하는 촉매물질을 흡착하는 기능을 가지는 물질(도금 촉매 물질)로서 광촉매 물질이 사용된다. 본 발명의 한가지 특징은, 도금 촉매 물질을 소망의 형상으로 선택적으로 흡착(석출)하여 도금법에 의해 도전층을 자기정합적으로 형성함으로써 반도체장치 또는 표시장치를 제조하는데 있다. 본 발명에서는, 도금 촉매 물질을 선택적으로 형성하기 위해, 도금 촉매 물질을 석출시키는 광촉매 물질을 후면 노광에 의해 선택적으로 노광시켜, 노광된 영역에서 광촉매 기능을 발생시킨다.
투광성을 가진 기판(50) 위에 게이트 전극층(51)을 형성하고, 이 게이트 전 극층(51) 위에 게이트 절연층(52)을 형성한다. 게이트 전극층(51)과 겹치는 게이트 절연층(52) 위에 광촉매 물질(55)을 형성한다. 이 광촉매 물질(55)은, 광촉매 기능을 가지고, 또한 도금 금속재료에 대한 촉매로서 작용하는 도금 촉매 물질을 흡착하는 기능을 가지는 물질이다. 즉, 광촉매 물질(55)은 도금 촉매 물질을 흡착 또는 석출시키는 기능을 가진다.
광촉매 물질은 광촉매 기능에 의해, 용액 내에 함유되는 도금 촉매 물질을 환원시켜 석출("표면에 흡착한다"라고도 함)할 수 있다. 광촉매 물질은 산화 티탄(TiO2), 티탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화 카드뮴(CdS), 산화 지르코늄(ZrO2), 산화 니오브(Nb2O5), 산화아연(ZnO), 산화철(Fe2O3), 산화 텅스텐(WO3) 등이 바람직하다. 이들 광촉매 물질에 자외광 영역의 광(파장 400 nm 이하, 바람직하게는 380 nm 이하)을 조사하여, 광촉매 활성을 발생시킬 수 있다.
복수의 금속을 함유하는 산화물 반도체를 포함하는 광촉매 물질은, 구성 원소인 염을 혼합 및 융해하여 형성될 수 있다. 용매를 제거할 필요가 있을 때는, 소성(燒成) 및/또는 건조를 행할 수도 있다. 구체적으로는, 소정의 온도(예를 들어, 300℃ 이상)에서 가열할 수도 있고, 그 가열을 바람직하게는 산소를 함유하는 분위기에서 행할 수도 있다.
이 가열처리에 의해, 광촉매 물질은 소정의 결정 구조를 가질 수 있다. 예를 들어, 산화 티탄(TiO2)에서는, 광촉매 물질이 아나타제(anatase)형이나 루틸-아 나타제(rutile-anatase) 혼합형을 가지고, 저온 상(相)에서는 아나타제형이 우선적으로 형성된다. 따라서, 광촉매 물질이 소정의 결정 구조를 가지고 있지 않은 경우에도 가열될 수 있다.
또한, 광촉매 물질에 천이 금속(Pd, Pl, Cr, Ni, V, Mn, Fe, Ce, Mo, W 등)을 도핑함으로써 광촉매 활성을 향상시키거나, 또는 가시광 영역(파장 400 nm∼800 nm)의 광에 의해 광촉매 활성을 일으킬 수 있다. 이것은, 천이 금속이 넓은 밴드갭을 가지는 활성 광촉매의 금제대(禁制帶) 내에 새로운 준위를 형성할 수 있고, 가시광 영역까지 광 흡수 범위를 확대할 수 있기 때문이다. 예를 들어, Cr이나 Ni과 같은 억셉터(acceptor)형, V나 Mn과 같은 도너(donor)형, Fe과 같은 양성(兩性)형, 그 외 Ce, Mo, W 등을 도핑에 사용할 수 있다. 이와 같이 광촉매 물질에 의해 광의 파장이 결정될 수 있기 때문에, 광 조사란, 광촉매 물질을 활성화시키는 파장을 가지는 광을 조사하는 것을 가리킨다.
또한, 광촉매 물질을 진공 중 또는 수소 환류 중에서 가열하여 환원시키면, 결정 중에 산소 결함이 발생한다. 이와 같이 천이 원소를 도핑하지 않고도, 산소 결함은 전자 도너와 동등한 역할을 할 수 있다. 특히, 졸-겔(sol-gel)법에 의해 형성하는 경우, 산소 결함이 최초부터 존재하기 때문에, 환원하지 않아도 좋다. 또한, N2 등의 가스를 도핑함으로써, 산소 결함을 형성할 수 있다.
도금 촉매 물질은 도금하는 금속재료에 따라 적절히 선택된다. 도금 촉매 물질로서는, 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 금(Au), 백금(Pt), 은(Ag) 등이 사용될 수도 있다. 도금 촉매 물질은 용액에 용해되고, 도금 촉매 물질을 함유하는 용액으로서 처리된다.
본 실시형태에서는, 광촉매 물질인 산화 티탄을 함유하는 액상 조성물(54)을 액적(液滴) 토출 장치(53)에 의해 토출하고, 건조 및/또는 소성에 의해 고화시켜, 광촉매 물질(55)을 선택적으로 형성한다(도 1(A) 참조).
선택적으로 소망의 패턴으로 형성물을 형성할 수 있는 방법으로서, 특정 목적으로 혼합된 조성물의 액적을 선택적으로 토출(분출)하여 소정의 패턴으로 박막을 형성하는 것이 가능한 액적 토출(분출)법(그 방식에 따라 잉크젯법이라고도 불림)을 사용한다. 또한, 형성물을 소망의 패턴으로 전사 또는 묘사할 수 있는 방법, 예를 들어, 각종 인쇄법(스크린(공판(孔版) 인쇄, 옵셋(평판) 인쇄, 철판(凸板) 인쇄나 그라비아(요판(凹版)) 인쇄와 같은, 소망의 패턴으로 형성물을 형성할 수 있는 방법), 디스펜서법, 선택적인 도포법 등도 사용될 수 있다.
본 실시형태는, 반도체장치 또는 표시장치의 제조공정에 있어서, 유동화된 촉매 물질을 함유하는 조성물을 액적으로서 토출(분출)하여 소망의 패턴으로 선택적으로 형성하는 방법을 사용하고 있다. 촉매 물질의 피형성 영역에 구성물 형성 재료를 함유하는 액적을 토출하고, 소성, 건조 등을 행하여 고정(고화)하여 소망의 패턴으로 형성한다. 잉크젯법에 의해 배선층을 직접 제조하는 경우, 배선층에 바인더(binder)로 작용하는 유기 재료가 포함되므로, 배선층이 고저항을 가지기 쉽지만, 도금법을 사용함으로써 저저항의 배선층을 제조할 수 있다. 또한, 본 발명에서 사용하는 무전해 도금법에서는, 도전층의 성장 속도는 패턴 형상을 세선화하여 도 영향을 받지 않고, 막 두께의 제어도 도금 용액 내의 침지(浸漬) 시간을 조정함으로써 달성할 수 있다.
또한, 광촉매 물질의 형상은 레지스트 마스크, 증착 마스크 등을 사용하여 가공될 수 있고, 액적 토출(분출)법, 인쇄법(스크린(공판) 인쇄, 옵셋(평판) 인쇄), 철판 인쇄, 또는 그라비아(요판) 인쇄법), 디스펜서법 등의 방법과 조합될 수도 있다. 본 실시형태와 같이 액적 토출법에 의해 광촉매 물질(55)을 선택적으로 형성함으로써, 제조공정이 보다 간략화된다.
광촉매 물질(55)에 도금 촉매 물질을 석출시키기 위해, 도금 촉매 물질을 함유하는 용액(56) 내에 광촉매 물질(55)을 침지하여, 광촉매 물질(55)의 표면에 도금 촉매 물질(57a) 및 도금 촉매 물질(57b)을 석출시킨다(도 1(B) 참조). 이때, 투광성을 가진 기판(50)측의 광원(58)으로부터 투광성을 가진 기판(50)을 통과시킨 광(59)을 광촉매 물질(55)에 조사한다. 광(59)은 투광성을 가진 기판(50)과 게이트 절연층(52)을 투과하지만, 비투광성인 게이트 전극층(51)은 통과하지 않고 차단된다. 따라서, 광촉매 물질(55)에 있어서 게이트 전극층(51)과 겹치는 영역은 비노광 영역이 되고, 노광 영역에서만 광촉매 물질이 광에 의해 활성화된다. 그 광촉매 기능에 의해, 도금 촉매 물질을 함유하는 용액(56) 중의 도금 촉매 물질은 환원된다. 따라서, 광촉매 물질(55)의 표면에 도금 촉매 물질(57a) 및 도금 촉매 물질(57b)이 선택적으로 석출한다. 이와 같이 광 조사에 의해 광촉매 물질을 활성화시키고, 광촉매 물질의 광촉매 기능을 이용하는 경우에는, 도금 촉매 물질을 함유하는 용액의 pH를 조정하지 않아도 좋다. 광(59)은 광촉매 물질(55)의 광촉매 기 능을 발생시키는 파장의 광으로 하고, 광 조사 및 침지 시간을 광 에너지에 따라 적절히 조정한다. 본 실시형태에서는, 광촉매 물질(55)로서 산화 티탄을 사용하므로, 광(59)으로서 자외광을 사용하여 조사를 행한다.
광촉매 기능을 사용하면, 도금 촉매 물질을 함유하는 용액 중에 pH 조정을 위해 수산화 나트륨(NaOH), 수산화 칼륨(KOH) 등을 첨가하지 않아도 된다. 따라서, 광촉매 기능을 이용하면, 반도체층의 재료에 따라서는 악영향을 줄 수 있는 수산화 칼륨(KOH) 등의 물질을 사용하지 않아도 좋다는 이점이 있다.
도금 촉매 물질을 함유하는 용액(56)이 광촉매 물질(55)과 접하면 되므로, 침지 방법에 제한은 없다. 따라서, 기판(50)을 비스듬하게(또는 수직으로) 배치하고, 도금 촉매 물질을 함유하는 용액(56)을 기판(50) 위의 광촉매 물질(55)의 표면에서 흐르도록 도포할 수도 있다. 기판을 비스듬하게(또는 수직으로) 배치하여 용액을 도포하도록 도금을 행하면, 대면적의 기판을 사용하는 경우에도 공정에 사용하는 장치가 소형화할 수 있다는 이점이 있다.
도금 촉매 물질(57a) 및 도금 촉매 물질(57b)을 표면에 흡착시킨 광촉매 물질(55)을 도금하는 금속재료를 함유하는 도금 용액(60)내에 침지하고, 도금 촉매 물질(57a) 및 도금 촉매 물질(57b) 위에 금속막을 성장시키고, 소망의 막 두께를 달성하도록 침지 시간을 제어하여, 소스 전극층 또는 드레인 전극층(61a), 소스 전극층 또는 드레인 전극층(61b)을 자기정합적으로 형성한다(도 1(C) 참조). 소스 전극층 또는 드레인 전극층(61a) 및 소스 전극층 또는 드레인 전극층(61b)은 게이트 전극층(51)과 거의 겹치지 않도록 자기정합적으로 형성될 수 있기 때문에, 제어 성이 높다.
또한, 본 실시형태에서 사용하는 무전해 도금에 의한 도전막의 성장 속도는 패턴 형상을 세선화하는 경우에도 영향을 받지 않고, 막을 두껍게 할 필요가 있다면, 도금 용액 내의 침지 시간을 긴 시간으로 하여도 좋다.
도금 용액은 금속 염(석출시키는 금속재료를 함유하는 염, 대표적으로는 염화물 또는 황산염), 및 환원제(금속 이온을 금속으로서 석출시키는 전자를 부여함)를 주성분으로 함유한다. 그 외에, 보조 성분으로서, pH 조정제, 완충제, 착화(錯化)제, 촉진제, 안정화제, 개량제 등이 첨가될 수도 있다. 주성분만으로도, pH 및 욕온(浴溫) 등의 조건만 조정하면 금속 이온이 금속으로서 석출한다. 주성분과 대조적으로, 보조 성분은, 도금욕(도금 용액)의 수명을 길게 하고 환원제의 효율을 좋게 하는 역할을 하고, 보조 성분의 선택에 따라서는 경제성이 높은 무전해 도금법을 행할 수 있다. pH 조정제는 도금 속도, 환원 효율 및 도금 피막의 상태에 영향을 미친다. 완충제(각종 유기산 또는 약한 무기산)는 무전해 도금법에서 금속 이온의 환원에 의해 금속 석출이 일어날 때 발생하는 물질에 의해 야기되는 pH 변동을 진정시킨다. 착화제는 알칼리성 용액에서의 수산화물 침전 및 도금 용액 분해의 방지, 유리 금속 이온 농도의 조절 및 도금 속도의 조정 등에 기여한다(대표적으로는, 암모니아, 에틸렌디아민, 피로인산염, 구연산, 초산, 각종 유기산 염 등이 사용된다). 촉진제는 도금 속도를 촉진함과 동시에 수소 가스의 발생을 억제하면서 금속 석출 효율을 좋게 하며, 미량으로 첨가된다(대표적으로는, 황화물 또는 불화물이 사용된다). 안정화제는 피도금물의 표면 이외에서 환원 반응이 일어나는 것을 억제하는 역할을 한다. 안정화제는 도금욕의 자연 분해 등을 억제하고, 도금욕의 노화에 따라 발생한 침전 등이 환원제와 반응하여 강렬하게 수소 가스가 발생하는 것을 방지한다(대표적으로는, 납의 염화물, 황화물, 질화물 등이 사용된다). 개량제는 도금 피막의 상태를 좋게 하고, 광택 등을 좋게 한다(대표적으로는, 계면 활성제가 사용된다).
도금하는 금속재료로서는, 니켈(Ni), 니켈 합금(니켈 인(NiP) 합금, 니켈 코발트(NiCo) 합금, 니켈 코발트 인(NiCoP) 합금, 니켈 철 인(NiFeP) 합금, 니켈 텅스텐 인(NiWP) 합금 등), 구리(Cu), 금(Au), 코발트(Co), 주석(Sn) 등을 사용할 수 있다.
본 실시형태에서는, 금속재료를 함유하는 도금 용액(60)으로서, 금속 염인 황산 니켈 6수화물(NiSO4), 환원제인 하이포아인산(H3PO2), 및 착화제인 젖산 및 사과산의 혼합물을 사용한다. 석출하는 금속막은 니켈 인 합금(NiP)막이다.
도금 촉매 물질(57a) 및 도금 촉매 물질(57b)은 광촉매 물질(55)의 표면을 덮도록 흡착된다. 도금에 의해 형성되는 금속막은 막 두께 방향뿐만 아니라 다방향으로 3차원적으로 형성되므로, 소스 전극층 또는 드레인 전극층(61a) 및 소스 전극층 또는 드레인 전극층(61b)은 도 1(C)에 나타낸 바와 같이 광촉매 물질(55)의 상면 및 측면을 덮도록 형성된다.
소스 전극층 또는 드레인 전극층(61a) 및 소스 전극층 또는 드레인 전극층(61b)을 마스크로 사용하여, 광촉매 물질(55)의 노출된 불필요한 부분을 에칭하 여 광촉매 물질(62a) 및 광촉매 물질(62b)을 형성한다. 물론, 소스 전극층 또는 드레인 전극층(61a) 및 소스 전극층 또는 드레인 전극층(61b) 위에 새로운 마스크를 형성한 다음, 광촉매 물질(55)의 노출된 불필요한 부분을 에칭하여도 좋다. 소스 전극층 또는 드레인 전극층(61a) 및 소스 전극층 또는 드레인 전극층(61b) 위에 반도체층(63)을 형성한다(도 1(D) 참조). 본 실시형태에서는, 펜타센(pentacene)을 사용하여 반도체층(63)을 형성한다. 상기 공정들을 통해, 본 실시형태에서의 코플래너(coplanar)형 박막트랜지스터를 제조할 수 있다.
본 실시형태에서는, 도금 촉매 원소를 흡착하는 광촉매 물질에 후면 노광에 의해 선택적으로 광을 조사하여, 노광된 광촉매 물질에 도금 촉매 원소를 선택적으로 흡착시킴으로써, 소스 전극층 및 드레인 전극층을 자기정합적으로 형성하고 있다. 따라서, 마스크의 정렬 어긋남에 의한 형상 불량 등이 발생하지 않고, 배선을 제어성 좋게 형성할 수 있다. 따라서, 본 발명을 사용하면, 신뢰성 높은 반도체장치, 표시장치 등을 수율 좋게 제조할 수 있다.
또한, 도금법을 사용하기 때문에, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능, 고신뢰성의 반도체장치를 제조할 수도 있다.
[실시형태 2]
본 실시형태를 도 2(A)∼도 2(E)를 참조하여 설명한다. 본 실시형태는 광촉매 물질을 선택적으로 노광하는 예이다. 따라서, 동일 부분 또는 같은 기능을 가지는 부분의 반복 설명은 생략한다.
투광성을 가진 기판(90) 위에 게이트 전극층(91)을 형성하고, 이 게이트 전극층(91) 위에 게이트 절연층(92)을 형성한다. 게이트 전극층(91)과 겹치는 게이트 절연층(92) 위에 광촉매 물질(95)을 형성한다. 이 광촉매 물질(95) 위에 마스크막(94)을 형성한다. 마스크막(94)은 도금 촉매 물질에 대한 마스크막이고, 광촉매 물질이 그의 표면에 도금 촉매 물질을 흡착하는 것을 방지한다.
투광성을 가진 기판(90)측의 광원(98)으로부터 투광성을 가진 기판(90)을 통과시킨 광(99)을 광촉매 물질(95)에 조사한다. 광(99)은 투광성을 가진 기판(90)과 게이트 절연막(92)을 투과하지만, 비투광성인 게이트 전극층(91)은 투과하지 않고 차단된다. 따라서, 광촉매 물질(95)에서 게이트 전극층(91)과 겹치는 영역은 비노광 영역이 되고, 노광 영역에서만 광촉매 물질이 광에 의해 활성화되어, 그 위에 형성되는 마스크막을 분해 및 제거한다. 광촉매 물질(95)에서, 노광 영역의 광촉매 물질(86a) 및 광촉매 물질(86b)은 활성화되고, 광촉매 물질(86a) 및 광촉매 물질(86b) 위의 마스크막(94)이 분해 및 제거된다. 한편, 광촉매 물질(95)에서, 게이트 전극층(91) 위의 비노광 영역의 마스크막은 제거되지 않고, 마스크막(85b)으로서 잔존한다. 상기 공정에 있어서, 마스크막(94)은 광촉매 물질(95)의 광촉매 기능에 의해 가공되어, 마스크막(85a), 마스크막(85b), 마스크막(85c)이 되고, 광촉매 물질(86a) 및 광촉매 물질(86b)이 노출된다(도 2(B) 참조).
본 실시형태에서는, 광원(98)으로부터 조사되는 광(99)은 광촉매 물질의 광촉매 기능을 이용하여 마스크막(94)을 분해하는 파장을 가지기 때문에, 광(99)의 조사만으로는 마스크막(94)이 제거되지 않고, 마스크막(85a) 및 마스크막(85c)이 되어 잔존하지만, 광(99)의 파장보다 짧은 파장의 고에너지 광이라면, 광(99)의 조사 영역에서 마스크막(94)이 분해 및 제거될 수 있다. 본 실시형태에서, 광(99)은 투광성을 가진 기판(90) 및 게이트 절연층(92)을 투과하지만, 게이트 전극층(91)을 투과하지 않는 파장을 가지는 것이 필요하기 때문에, 광(99)의 파장은 각각에 사용하는 재료에 따라 적절히 결정하면 된다. 본 발명에서는, 광촉매 물질에 의해 광의 처리 능력이 향상되므로, 광의 파장의 선택폭이 넓다.
마스크막(94)은 광 조사에 의해 발생하는 광촉매 효과에 의해 분해 및 제거되는 물질로 형성되고, 도금 촉매 물질에 대한 마스크막으로서 기능하기 때문에, 도금 촉매 물질을 흡착하기 어려운 유기 재료를 함유하는 박막인 것이 바람직하다. 마스크막의 막 두께는 10 nm 미만, 수 nm 정도의 박막이 바람직하다. 그러한 얇은 마스크막에 사용할 수 있는 재료로서는, 실란 커플링제를 함유하는 물질이 사용될 수 있다.
실란 커플링제는 Rn-Si-X(4-n) (n = 1, 2, 3)의 화학식으로 표현된다. 여기서, R은 알킬기 등의 비교적 불활성인 기(基)를 함유하는 물질을 나타낸다. 또한, X는 할로겐, 메톡시기, 에톡시기 또는 아세톡시기 등, 기질 표면의 수산기 또는 흡착수와의 축합(縮合)에 의해 결합 가능한 가수분해기를 포함한다.
또한, 실린 커플링제의 대표 예로서는, R에 플루오로알킬기를 가지는 불소계 실란 커플링제(플로오로알킬실란(이하, FAS라고도 칭함))가 사용될 수 있다. FAS에서의 R은 (CF3)(CF2)x(CH2)y (x는 0∼10의 범위 내의 정수, y는 0∼4의 범위 내의 정수)로 나타내어지는 구조를 가진다. 복수의 R 또는 X가 Si와 결합ㅎ는 경우에는, R 또는 X는 서로 같거나 상이할 수 있다. 대표적인 FAS로서는, 헵타데카플루오로 테트라히드로데실 트리에톡시실란, 헵타데카플루오로 테트라히드로데실 트리클로로실란, 트리데카플로오로 테트라히드로옥틸 트리클로로실란, 또는 트리플루오로프로필 트리메톡시실란을 들 수 있다. 또한, 본 실시형태에서는, 마스크막(94)으로서 FAS막을 사용한다.
또한, 실란 커플링제의 R에 제공되는 불화탄소 고리를 가지지 않고 알킬기를 가지는 물질도 사용할 수 있고, 예를 들어, 유기 실란으로서 옥타데실 트리메톡시실란 등을 사용할 수 있다.
실란 커플링제를 함유하는 물질의 용매로서는, n-펜탄, n-헥산, n-헵탄, n-옥탄, n-데칸, 디시클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인덴, 테트라히드로나프탈렌, 데카히드로나프탈렌, 스쿠알렌 등의 탄화수소계 용매 또는 테트라히드로푸란 등을 사용할 수 있다.
광촉매 물질(86a) 및 광촉매 물질(86b)에 도금 촉매 물질을 흡착시키기 위해, 도금 촉매 물질을 함유하는 용액(96) 내에 광촉매 물질(86a) 및 광촉매 물질(86b)을 침지하여, 도금 촉매 물질(97a) 및 도금 촉매 물질(97b)을 광촉매 물질(86a) 및 광촉매 물질(86b)의 표면에 흡착시킨다(도 2(C) 참조). 이 경우, 마스크막(85b)으로 덮여 있는 광촉매 물질의 표면은 도금 촉매 물질을 흡착하지 않으므로, 도금 촉매 물질을 선택적으로 흡착할 수 있다. 도금 촉매 물질을 함유하는 용액의 pH를 조정하고 있고, 알칼리 용액 또는 산성 용액에 의해 pH를 3∼6으로 조정 하는 것이 바람직하다. 본 실시형태에서는, 도금 촉매 물질로서 팔라듐을 사용하고 있고, 염화 팔라듐(PdCl2), 염화 팔라듐(II) 나트륨(2NaCl·PdCl2) 등의 화합물을 사용할 수 있다. 이와 같은 도금 촉매 물질을 용해할 때에는 염산 등의 산성 수용액을 사용하기 때문에, 용액의 pH가 2 또는 그 이하로 된다. 흡착 또는 석출하는 도금 촉매 물질의 충분한 양을 얻기 위해서는, pH를 3∼6(바람직하게는 4∼5)으로 하는 것이 바람직하기 때문에, 수산화 칼륨(KOH), 수산화 나트륨(NaOH) 등을 첨가하여 pH를 조정한다. 본 실시형태에서는, 도금 촉매 물질을 함유하는 용액(96)으로서, 염화 팔라듐(II)(PdCl2)을 묽은 염산에 용해하고, 수산화 칼륨에 의해 pH를 4∼6 정도로 조정한 용액을 사용한다. 또한, 본 실시형태에서의 침지 시간은 30초∼3분간 정도이다.
도금 촉매 물질을 함유하는 용액(96)이 광촉매 물질(86a) 및 광촉매 물질(86b)과 접하면 되므로, 침지 방법에 한정은 없다. 따라서, 투광성을 가진 기판(90)을 비스듬하게(또는 수직으로) 배치하고, 도금 촉매 물질을 함유하는 용액(96)을 도금 촉매 물질(86b)의 표면에서 흐르도록 도포하여도 좋다. 기판을 비스듬하게(또는 수직으로) 배치하고 용액을 도포하도록 도금을 행하면, 대면적의 기판을 사용하는 경우라도 공정에 사용하는 장치가 소형화된다는 이점이 있다.
도금 촉매 물질(97a) 및 도금 촉매 물질(97b)을 그의 표면에 흡착하는 광촉매 물질(86a) 및 광촉매 물질(86b)을 도금하는 금속재료를 함유하는 도금 용액(87)네에 침지하고, 도금 촉매 물질(97a) 및 도금 촉매 물질(97b) 위에서 금속막을 성 장시키고, 소망의 막 두께에 달하도록 침지 시간을 제어함으로써, 소스 전극층 또는 드레인 전극층(88a) 및 소스 전극층 또는 드레인 전극층(88b)을 자기정합적으로 형성한다(도 2(D) 참조). 소스 전극층 또는 드레인 전극층(88a) 및 소스 전극층 또는 드레인 전극층(88b)은 게이트 전극층(91)과 거의 겹치지 않도록 자기정합적으로 형성될 수 있기 때문에, 제어성이 높다.
본 실시형태에서는, 금속재료를 함유하는 도금 용액(87)으로서, 금속 염인 황산 니켈 6수화물(NiSO4), 환원제인 하이포아인산(H3PO2), 착화제인 젖산 및 사과산의 혼합물을 사용한다. 석출하는 금속막은 니켈 인 합금(NiP)막이다.
도금 촉매 물질(97a) 및 도금 촉매 물질(97b)은 광촉매 물질(86a) 및 광촉매 물질(86b)의 표면을 덮도록 흡착된다. 도금에 의해 형성되는 금속막은 막 두께 방향 뿐만 아니라 다방향으로 3차원적으로 형성되므로, 소스 전극층 또는 드레인 전극층(88a) 및 소스 전극층 또는 드레인 전극층(88b)은 도 2(D)에 나타낸 바와 같이 광촉매 물질(86a) 및 광촉매 물질(86b)의 상면 및 측면을 덮도록 형성된다.
소스 전극층 또는 드레인 전극층(88a) 및 소스 전극층 또는 드레인 전극층(88b)을 마스크로 사용하여, 광촉매 물질(95)의 노출된 불필요한 부분 및 마스크막(85b)이 에칭되어, 광촉매 물질(89a) 및 광촉매 물질(89b)을 형성한다. 물론, 소스 전극층 또는 드레인 전극층(88a) 및 소스 전극층 또는 드레인 전극층(88b) 위에 새로운 마스크를 형성한 다음, 광촉매 물질(95)의 노출된 불필요한 부분 및 마스크막(85b)을 에칭하여도 좋다. 소스 전극층 또는 드레인 전극층(88a) 및 소스 전극층 또는 드레인 전극층(88b) 위에 반도체층(84)을 형성한다(도 2(E) 참조). 본 실시형태에서는, 펜타센을 사용하여 반도체층(84)을 형성한다. 상기 공정들을 통해, 본 실시형태에서의 코플래너형 박막트랜지스터를 제조할 수 있다.
본 실시형태에서는, 도금 촉매 원소를 흡착하는 광촉매 물질에 후면 노광에 의해 선택적으로 광을 조사하여, 노광된 광촉매 물질에 도금 촉매 원소를 선택적으로 흡착함으로써, 소스 전극층 및 드레인 전극층을 자기정합적으로 형성하고 있다. 따라서, 마스크의 정렬 어긋남에 의한 형상 불량 등이 발생하지 않고, 배선을 제어성 좋게 형성할 수 있다. 따라서, 본 발명을 사용하면, 신뢰성 높은 반도체장치, 표시장치 등을 수율 좋게 제조할 수 있다.
또한, 도금법을 사용하기 때문에, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능이며 고신뢰성의 반도체장치를 제조할 수도 있다.
[실시형태 3]
본 실시형태를 도 13(A)∼도 13(D)를 참조하여 설명한다. 본 실시형태는 실시형태 1에서 광촉매 물질 위에 마스크막을 형성하는 예이다. 따라서, 동일 부분 또는 같은 기능을 가지는 부분의 반복 설명은 생략한다.
투광성을 가진 기판(70) 위에 게이트 전극층(71)을 형성하고, 이 게이트 전극층(71) 위에 게이트 절연층(72)을 형성한다. 게이트 전극층(71)과 겹치는 게이트 절연층(72) 위에 광촉매 물질(75)을 형성한다. 이 광촉매 물질(75) 위에 마스크막(74)을 형성한다. 마스크막(74)은 도금 촉매 물질에 대한 마스크막이고, 광촉 매 물질이 그의 표면에 도금 촉매 물질을 흡착하는 것을 방지한다.
본 실시형태에서는, 광촉매 물질인 산화 티탄을 함유하는 액상 조성물을 액적 토출법에 의해 토출하고, 건조 및/또는 소성에 의해 고화시켜, 광촉매 물질(75)을 형성하고, 마스크막(74)으로서 FAS막을 형성한다(도 13(A) 참조).
광촉매 물질(75)에 도금 촉매 물질을 석출시키기 위해, 도금 촉매 물질을 함유하는 용액(76) 내에 광촉매 물질(75)을 침지하면서, 투광성을 가진 기판(70)측의 광원(78)으로부터 투광성을 가진 기판(70)을 통과시킨 광(79)을 광촉매 물질(75)에 조사한다. 광(79)은 투광성을 가진 기판(70)과 게이트 절연막(72)을 투과하지만, 비투광성인 게이트 전극층(71)은 투과하지 않고 차단된다. 따라서, 광촉매 물질(75)에 있어서 게이트 전극층(71)과 겹치는 영역은 비노광 영역이 되고, 노광 영역에서만 광촉매 물질이 광에 의해 활성화되어, 그 위에 형성된 마스크막을 분해 및 제거한다. 광촉매 물질(75)에서, 노광 영역은 활성화되고, 노광 영역 위의 마스크막(74)이 분해 및 제거된다. 한편, 광촉매 물질(75)에서, 게이트 전극층(71) 위의 비노광 영역의 마스크막(74)은 제거되지 않고, 마스크막(73b)으로서 잔존한다. 이 공정에서, 마스크막(74)은 광촉매 물질(75)의 광촉매 기능에 의해 가공되어, 마스크막(73a), 마스크막(73b), 마스크막(73c)이 되고, 노광 영역의 광촉매 물질(75)이 노출된다. 노출된 광촉매 물질은 도금 촉매 물질을 함유하는 용액(76)과 접하고, 그의 광촉매 기능에 의해 그의 표면에 도금 촉매 물질(77a) 및 도금 촉매 물질(77b)이 선택적으로 석출된다(도 13(B) 참조).
실시형태 1과 같이, 광촉매 물질에 후면 노광에 의해 선택적으로 광을 조사 하여 도금 촉매 물질을 석출시켜도 좋지만, 본 실시형태와 같이 마스크막을 더 조합시켜도 좋다. 마스크막(73b)으로 덮인 영역의 광촉매 물질(75)에는 도금 촉매 물질이 석출하지 않고, 도금 촉매 물질(77a) 및 도금 촉매 물질(77b)이 확실하게 제어성 좋게 형성될 수 있다.
이와 같이 광 조사에 의해 광촉매 물질을 활성화시키고, 광촉매 물질의 광촉매 기능을 이용하는 경우에는, 도금 촉매 물질을 함유하는 용액의 pH를 조정하지 않아도 좋다. 광(79)은 광촉매 물질(75)의 광촉매 기능을 발생시키는 파장의 광으로 하고, 광 조사 시간 및 침지 시간을 광 에너지에 따라 적절히 조정한다. 본 실시형태에서는, 광촉매 물질(75)로서 산화 티탄을 사용하므로, 광(79)으로서 자외광을 사용하여 조사를 행한다.
광촉매 기능을 이용할 때, 도금 촉매 물질을 함유하는 용액 중에 pH 조정을 위한 수산화 나트륨(NaOH)이나 수산화 칼륨(KOH) 등을 첨가하지 않아도 좋다. 따라서, 광촉매 기능을 이용하면, 반도체층의 재료에 따라서는 악영향을 줄 수 있는 수산화 칼륨(KOH) 등의 물질을 사용하지 않아도 좋다는 이점이 있다.
도금 촉매 물질을 함유하는 용액(76)이 광촉매 물질(75)과 접하면 좋으므로, 침지 방법에 한정은 없다. 따라서, 투광성을 가진 기판(70)을 비스듬하게(또는 수직으로) 배치하고, 도금 촉매 물질을 함유하는 용액(76)을 투광성을 가진 기판(70) 위의 광촉매 물질(75)의 표면에서 흐르도록 도포하여도 좋다. 기판을 비스듬하게(또는 수직으로) 배치하고 용액을 도포하도록 도금을 행하면, 대면적의 기판을 사용하는 경우라도 공정에 사용하는 장치가 소형화될 수 있다는 이점이 있다.
도금 촉매 물질(77a) 및 도금 촉매 물질(77b)을 표면에 흡착하는 광촉매 물질(75)을 도금하는 금속재료를 함유하는 도금 용액(80)내에 침지하고, 도금 촉매 물질(77a) 및 도금 촉매 물질(77b) 위에서 금속막을 성장시키고, 소망의 막 두께에 이르도록 침지 시간을 제어함으로써, 소스 전극층 또는 드레인 전극층(81a) 및 소스 전극층 또는 드레인 전극층(81b)을 자기정합적으로 형성한다(도 13(C) 참조). 소스 전극층 또는 드레인 전극층(81a) 및 소스 전극층 또는 드레인 전극층(81b)은 게이트 전극층(71)과 거의 겹치지 않도록 자기정합적으로 형성될 수 있기 때문에, 제어성이 높다.
본 실시형태에서는, 금속재료를 함유하는 도금 용액(80)으로서, 금속 염인 황산 니켈 6수화물(NiSO4), 환원제인 하이포아인산(H3PO2), 착화제인 젖산 및 사과산의 혼합물을 사용한다. 석출하는 금속막은 니켈 인 합금(NiP)막이다.
도금 촉매 물질(77a) 및 도금 촉매 물질(77b)은 광촉매 물질(75)의 표면을 덮도록 흡착된다. 도금에 의해 형성되는 금속막은 막 두께 방향뿐만 아니라 다방향으로 3차원적으로 형성되므로, 소스 전극층 또는 드레인 전극층(81a) 및 소스 전극층 또는 드레인 전극층(81b)은 도 13(C)에 나타낸 바와 같이 광촉매 물질(75)의 상면 및 측면을 덮도록 형성된다.
소스 전극층 또는 드레인 전극층(81a) 및 소스 전극층 또는 드레인 전극층(81b)을 마스크로 사용하여, 광촉매 물질(75)의 노출된 불필요한 부분 및 마스크막(73b)을 에칭하여, 광촉매 물질(82a) 및 광촉매 물질(82b)을 형성한다. 물론, 소스 전극층 또는 드레인 전극층(81a) 및 소스 전극층 또는 드레인 전극층(81b) 위에 새로운 마스크를 형성한 다음, 광촉매 물질(75)의 노출된 불필요한 부분을 에칭하여도 좋다. 소스 전극층 또는 드레인 전극층(81a) 및 소스 전극층 또는 드레인 전극층(81b) 위에 반도체층(83)을 형성한다(도 13(D) 참조). 본 실시형태에서는, 펜타센을 사용하여 반도체층(83)을 형성한다. 상기 공정들을 통해, 본 실시형태에서의 코플래너형 박막트랜지스터를 제조할 수 있다.
본 실시형태에서는, 도금 촉매 원소를 흡착하는 광촉매 물질에 후면 노광에 의해 선택적으로 광을 조사하여, 노광된 광촉매 물질에 도금 촉매 원소를 선택적으로 흡착시킴으로써, 소스 전극층 및 드레인 전극층을 자기정합적으로 형성하고 있다. 따라서, 마스크의 정렬 어긋남에 의한 형상 불량 등이 발생하지 않고, 배선을 제어성 좋게 형성할 수 있다. 따라서, 본 발명을 사용하면, 신뢰성 높은 반도체장치, 표시장치 등을 수율 좋게 제조할 수 있다.
또한, 도금법을 사용하기 때문에, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능이며 고신뢰성의 반도체장치를 제조할 수도 있다.
[실시형태 4]
도 27(A)는 본 발명에 관한 표시 패널의 구성을 나타내는 상면도이다. 절연 표면을 가진 기판(2700) 위에, 화소(2702)를 매트릭스 형태로 배열시킨 화소부(2701), 주사선측 입력 단자(2703), 신호선측 입력 단자(2704)가 형성되어 있다. 화소수는 다양한 규격에 따라 정해질 수 있고, XGA의 경우에는, 화소수가 1024× 768×3(RGB)이고, UXGA의 경우에는, 화소수가 1600×1200×3(RGB)이고, 풀 스펙 하이비전의 경우에는, 화소수가 1920×1080×3(RGB)이다.
화소(2702)는 주사선측 입력 단자(2703)로부터 연장하여 있는 주사선과, 신호선측 입력 단자(2704)로부터 연장하여 있는 신호선의 교차점들에 매트릭스 형태로 형성된다. 각 화소(2702)에는 스위칭 소자와 그것에 접속된 화소 전극이 구비되어 있다. 스위칭 소자의 대표적인 예는 TFT이고, TFT의 게이트 전극이 주사선에 접속되고, 그 TFT의 소스 또는 드레인이 신호선에 접속됨으로써, 개개의 화소를 외부로부터 입력되는 신호에 의해 독립하여 제어할 수 있게 하고 있다.
도 27(A)는 주사선 및 신호선에 입력되는 신호를 외부 구동회로에 의해 제어하는 표시 패널의 구성을 나타내고 있지만, 도 28(A)에 도시된 바와 같은 COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700) 위에 실장하여도 좋다. 또한, 다른 실장 형태로서, 도 28(B)에 도시된 바와 같은 TAB(Tape Automated Bonding) 방식을 이용하여도 좋다. 드라이버 IC는 단결정 반도체 기판 위에 형성될 수도 있고, 유리 기판 위에 TFT로 형성될 수도 있다. 도 28(A) 및 도 28(B) 각각에서, 드라이버 IC(2751)는 FPC(2750)에 접속되어 있다.
또한, 화소에 제공되는 TFT가 결정성이 높은 다결정(미(微)결정) 반도체로 형성되는 경우에는, 도 27(B)에 도시된 바와 같이 주사선측 구동회로(3702)를 기판(3700) 위에 형성하여 일체화하는 것도 가능하다. 도 27(B)에서, 부호 3701은 화소부이고, 신호선측 구동회로는 도 27(A)와 마찬가지로 외부 구동회로에 의해 제어된다. 본 발명에서 형성되는 TFT로서, 화소에 제공되는 TFT를 이동도가 높은 다 결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우에는, 도 27(C)에 도시된 바와 같이, 주사선 구동회로(4702)와 신호선 구동회로(4704)를 기판(4700) 위에 일체로 형성하는 것도 가능하다.
본 실시형태를 도 3∼도 9를 참조하여 설명한다. 더 상세하게는, 본 발명이 적용되는 보텀 게이트 구조의 코플래너형 박막트랜지스터를 포함하는 표시장치의 제조방법에 대하여 설명한다. 도 3(A), 도 4(A), 도 5(A), 도 6(A), 및 도 7(A)는 표시장치의 화소부의 상면도이고, 도 3(B), 도 4(B), 도 5(B), 도 6(B), 및 도 7(B)는 도 3(A), 도 4(A), 도 5(A), 도 6(A), 및 도 7(A)의 A-C선에 따른 단면도이고, 도 3(C), 도 4(C), 도 5(C), 도 6(C), 및 도 7(C)는 B-D선에 따른 단면도이다. 도 8(A) 및 도 8(B)는 표시장치의 단면도이고, 도 9(A)는 상면도이다. 도 9(B)는 도 9(A)의 L-K선(I-J선을 포함)에 따른 단면도이다.
기판(100)으로서, 바륨 붕규산염 유리, 알루미노 붕규산염 유리 등으로 된 유리 기판, 석영 기판, 또는 본 제조공정의 처리 온도에 견딜 수 있는 내열성을 가지는 플라스틱 기판을 사용한다. 또한, 기판(100)의 표면이 평탄화되도록 CMP법 등에 의해 연마하여도 좋다. 본 실시형태에서는, 기판(100)을 투과하여 광을 조사하는 처리를 행하기 때문에, 기판(100)은 처리에 사용되는 광을 투과하는 재료를 사용하여, 투광성을 가질 필요가 있다.
또한, 기판(100) 위에 절연층을 형성할 수도 있다. 절연층은 CVD법, 플라즈마 CVD법, 스퍼터링법, 스핀 코팅법 등의 방법에 의해, 규소를 함유하는 산화물 재료 및/또는 질화물 재료의 단층 또는 적층을 사용하여 형성된다. 또는, 아크릴산, 메타크릴산 또는 이들의 유도체, 또는 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자. 또는 실록산 수지를 사용하여도 좋다. 실록산 수지는 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산은 규소(Si)와 산소(O)의 결합으로 형성된 골격을 가지고 있다. 치환기로서, 적어도 수소를 함유하는 유기기(예를 들어, 알킬기, 방향족 탄화수소) 또는 플루오로기가 사용될 수도 있다. 또는, 치환기로서, 적어도 수소를 함유하는 유기기와 플르오로기가 사용될 수도 있다. 또는, 폴리비닐 알코올, 폴리비닐부티랄 등의 비닐 수지, 에폭시 수지, 페놀 수지, 노볼락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료가 사용될 수도 있다. 또한, 벤조시클로부텐, 파릴렌, 플루오르화 아릴렌 에테르, 폴리이미드 등의 유기 재료, 수용액 호모폴리머와 수용성 공중합체를 함유하는 조성물 재료 등이 사용될 수도 있다. 또한, 액적 토출법, 인쇄법(스크린 인쇄나 옵셋 인쇄 등 패턴이 형성되는 방법), 스핀 코팅법 등의 도포법, 딥핑(dipping)법 등을 사용하는 것도 가능하다. 이 절연층은 형성하지 않아도 좋지만, 기판(100)으로부터의 오염 물질 등을 차단하는 효과가 있다.
본 발명에서는, 기판(100) 위에 형성되는 광촉매 물질에 광을 조사할 때, 기판(100)측으로부터의 후면 노광에 의해 기판(100)을 통과하도록 광을 조사하여, 형성되어 있는 광촉매 물질을 활성화한다. 따라서, 기판(100)은 광촉매 물질을 활성화할 수 있는 광(광의 파장, 에너지 등)을 투과하는 재료를 사용하여 형성될 필요가 있다.
기판(100) 위에 게이트 전극층(103) 및 게이트 전극층(104)을 형성한다. 게 이트 전극층(103) 및 게이트 전극층(104)은 CVD법이나 스퍼터링법, 액적 토출법 등을 사용하여 형성될 수 있다. 게이트 전극층(103) 및 게이트 전극층(104)은 Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성될 수 있다. 또는, 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막이나 AgPdCu 합금을 사용하여도 좋다. 또한, 단층 구조이어도 좋고 적층 구조이어도 좋다. 예를 들어, 질화 텅스텐(TiN)막과 몰리브덴(Mo)막과의 2층 구조, 또는, 막 두께 50 nm의 텅스텐막, 막 두께 500 nm의 알루미늄과 규소의 합금(Al-Si)막, 막 두께 30 nm의 질화 티탄막을 차례로 적층한 3층 구조가 사용될 수도 있다. 또한, 3층 구조로 하는 경우, 제1 도전막으로서 텅스텐 대신에 질화 텅스텐을 사용하여도 좋고, 제2 도전막으로서 알루미늄과 규소의 합금(Al-Si)막 대신에 알루미늄과 티탄의 합금(Al-Ti)막을 사용하여도 좋고, 제3 도전막으로서 질화 티탄막 대신에 티탄막을 사용하여도 좋다.
게이트 전극층(103) 및 게이트 전극층(104)을 형성하기 위해 에칭에 의해 가공이 필요한 경우, 마스크를 형성한 후 건식 에칭 또는 습식 에칭에 의한 가공을 행하면 좋다. ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용하고, 에칭 조건(코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극의 온도 등)을 적절히 조절함으로써, 전극층을 테이퍼 형상으로 에칭할 수 있다. 또한, 에칭용 가스로서는, Cl2, BCl3, SiCl4, CCl4 등으로 대 표되는 염소계 가스, CF4, SF6, NF3 등으로 대표되는 불소계 가스, 또는 O2를 적절히 사용할 수 있다.
마스크는 조성물을 선택적으로 토출하여 형성될 수 있다. 이와 같이 마스크를 선택적으로 형성하는 경우, 마스크 형상을 가공하는 공정이 간략화하는 것이 가능하게 된다. 마스크에는, 에폭시 수지, 아크릴 수지, 페놀 수지, 노볼락 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또한, 마스크는, 벤조시클로부텐, 파릴렌, 플루오르화 아릴렌 에테르, 투과성 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 만들어진 화합물 재료, 수용성 호모폴리머와 수용성 공중합체를 함유하는 조성물 재료 등을 사용하여 액적 토출법으로 형성된다. 또는, 감광제를 함유하는 시판 레지스트 재료를 사용하여도 좋다. 예를 들어, 대표적인 포지티브형 레지스트인 노볼락 수지와 감광제인 나프토퀴논 디아지드 화합물, 또는 네거티브형 레지스트인 베이스 수지, 디페닐실란디올 또는 산 발생제 등을 사용하여도 좋다. 어느 재료를 사용하여도, 표면장력과 점도는 용매의 농도를 조정하거나, 계면활성제 등을 첨가하거나 하여 적절히 조정된다.
또한, 본 실시형태에서 마스크를 액적 토출법에 의해 형성하는 경우, 전처리로서 형성 영역 및 그 부근의 습윤성을 제어하는 처리를 행하여도 좋다. 본 발명에서, 액적 토출법에 의해 액적을 토출하여 도전층 또는 절연층을 형성할 때, 도전층 또는 절연층의 형성 영역 및 그 부근의 습윤성을 제어하여, 도전층 또는 절연층의 형상을 제어할 수 있다. 이 처리에 의해, 도전층 또는 절연층을 제어성 좋게 형성할 수 있다. 습윤성의 제어는 형성하는 도전층 또는 절연층의 형상에 맞추어 행하면 좋다. 균일한 습윤성으로 하여도 좋고, 습윤성에 차이를 마련하여 형성 영역에 습윤성이 다른 복수의 영역을 형성하여도 좋다. 액상 재료를 사용하는 경우에는, 이 공정은 모든 도전층 또는 절연층 형성의 전처리로서 적용 가능하다.
본 실시형태에서는, 게이트 전극층(103) 및 게이트 전극층(104)의 형성은 액적 토출 수단을 사용하여 행한다. 액적 토출 수단이란, 조성물의 토출구를 가지는 노즐이나, 하나 또는 복수의 노즐을 구비한 헤드 등의 액적을 토출하는 수단을 총칭하는 것이다. 액적 토출 수단에 포함되는 노즐의 직경은 0.02∼100 ㎛(바람직하게는 30 ㎛ 이하)로 설정하고, 이 노즐로부터 토출되는 조성물의 토출량은 0.001 pl∼100 pl(바람직하게는 0.1 pl∼40 pl, 더 바람직하게는 10 pl 이하)로 설정한다. 토출되는 조성물의 양은 노즐의 직경의 크기에 비례하여 증가한다. 또한, 피처리물과 노즐의 토출구 사이의 거리는 소망의 위치에 액적을 적하하기 위해 가능한 한 가깝게 하는 것이 좋고, 바람직하게는 그 거리를 0.1∼3 mm(더 바람직하게는 1 mm 이하) 정도로 설정한다.
액적 토출법에 사용하는 액적 토출 장치의 일 양태를 도 20에 나타낸다. 액적 토출 수단(1403)의 헤드(1405, 1412)들 각각이 제어 수단(1407)에 접속되고, 이 제어 수단(1407)을 컴퓨터(1410)에 의해 제어함으로써, 미리 프로그래밍된 패턴을 형성할 수 있다. 형성 위치는, 예를 들어, 기판(1400) 위에 형성된 마커(marker)(1411)를 기준으로 하여 결정될 수 있다. 또는, 기판(1400)의 가장자리를 기준으로 하여 기준점을 확정시켜도 좋다. 이 기준점을 촬상 수단(1404)에 의 해 검출하고, 화상 처리 수단(1409)에 의해 디지털 신호로 변환한 다음, 이 디지털 신호를 컴퓨터(1410)로 인식하여 제어 신호를 발생시켜 제어 수단(1407)으로 보낸다. 촬상 수단(1404)으로서는, 전하 결합 소자(CCD)나 상보형 금속 산화물 반도체(CMOS)를 사용한 이미지 센서 등을 사용할 수 있다. 물론, 기판(1400) 위에 형성되는 패턴에 관한 정보는 기억 매체(1408)에 기억되는 것이고, 이 정보를 기초로 하여 제어 수단(1407)에 제어 신호를 보내어, 액적 토출 수단(1403)의 헤드(1405, 1412)들 각각을 개별로 제어할 수 있다. 토출하는 재료는 재료 공급원(1413, 1414) 각각으로부터 배관을 통하여 헤드(1405, 1412)에 각각 공급된다.
헤드(1405)는, 점선(1406)으로 나타내는 바와 같이 액상 재료를 충전하는 공간과, 토출구인 노즐을 가지는 내부 구조를 가지고 있다. 도시하지 않았지만, 헤드(1412)도 헤드(1405)와 마찬가지의 내부 구조를 가진다. 헤드(1405)와 헤드(1412)의 노즐 크기를 서로 다르게 하면, 다른 재료를 다른 폭으로 동시에 토출할 수 있다. 또한, 하나의 헤드로부터 도전성 재료, 유기 재료, 무기 재료 등을 각각 토출할 수 있다. 층간막과 같은 넓은 영역에 묘화하는 경우에는, 작업 처리량을 향상시키기 위해 복수의 노즐로부터 한가지 재료를 동시에 토출하여 묘화할 수 있다. 대형 기판을 사용하는 경우, 헤드(1405) 및 헤드(1412)는 도 20에서 화살표로 나타낸 방향으로 기판 위에서 자유롭게 이동하고, 묘화 영역을 자유롭게 설정할 수 있다. 그리하여, 1장의 기판 위에 동일 패턴을 다수 묘화할 수 있다.
액적 토출법에 의해 막(절연막 또는 도전막 등)을 형성하는 경우, 입자 형태로 가공된 막 재료를 함유하는 조성물을 토출하고, 그 조성물을 소성에 의해 융합 이나 융착시키고 고화시킴으로써 막을 형성한다. 스퍼터링법 등으로 형성된 막의 대부분은 주상(柱狀) 구조를 가지는데 대하여, 이와 같이 도전성 재료를 함유하는 조성물을 토출하고 소성함으로써 형성된 막의 대부분은 많은 입계를 가지는 다결정 구조를 가진다.
토출구로부터 토출되는 조성물에는, 도전성 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 도전성 재료란, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al 등의 금속, Cd, Zn의 금속의 황화물, Fe, Ti, Si, Ge, Zr, Ba 등의 산화물, 할로겐화 은 등의 미립자 또는 분산성 나노 입자에 상당한다. 이 도전성 재료는 그들의 혼합물이어도 좋다. 또한, 투명 도전막은 투광성이므로 후면 노광시에 광을 투과시키지만, 광을 투과하지 않는 재료와 적층체로서 사용될 수 있다. 이들 투명 도전막으로서, 인듐 주석 산화물(ITO), 인듐 주석 산화물과 산화규소를 함유하는 인듐 주석 규소 산화물(ITSO), 유기 인듐, 유기 주석, 산화아연, 질화 티탄 등이 사용될 수 있다. 또는, 산화아연(ZnO)을 함유하는 인듐 아연 산화물(IZO), 산화아연(ZnO), ZnO에 갈륨(Ga)을 도핑한 것, 산화주석(SnO2), 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티탄을 함유하는 인듐 산화물, 산화 티탄을 함유하는 인듐 주석 산화물 등도 사용될 수 있다. 그러나, 토출구로부터 토출되는 조성물은 비저항치를 고려하여, 금, 은, 구리 중 어느 한 재료를 용매로 용해 또는 분산시킨 것을 사용하는 것이 바람직하다. 더 바람직하게는 저저항의 은 또는 구리를 사용하면 좋다. 그러나, 은 또는 구리를 사용하는 경우 에는, 불순물 대책으로서 배리어막을 추가로 제공할 수도 있다. 배리어막으로서는, 질화규소막이나 니켈 붕소(NiB)막을 사용할 수 있다.
토출되는 조성물은 분산제나 바인더로 불리는 열경화성 수지를 함유하는, 도전성 재료를 용매로 용해 또는 분산시킨 것이다. 특히, 바인더는 소성 시에 크랙이나 불균일한 소성의 발생을 방지하는 기능을 가진다. 따라서, 형성되는 도전층에는 유기 재료가 함유될 수도 있다. 함유되는 유기 재료는 가열 온도, 분위기, 시간에 따라 다르다. 이 유기 재료는 금속 입자의 바인더, 용매, 분산제, 및 피복제로서 기능하는 유기 수지이다. 그의 대표적인 예으로서는, 폴리이미드, 아크릴, 노볼락 수지, 멜라민 수지, 페놀 수지, 에폭시 수지, 실리콘 수지, 푸란 수지, 디알릴프탈레이트 수지 등의 유기 수지가 있다.
또한, 도전성 재료에 다른 도전성 재료가 코팅되어 있는 복수의 층으로 된 입자도 사용될 수 있다. 예를 들어, 구리에 니켈 붕소(NiB)가 코팅되고, 그것에 은이 더 코팅되어 있는 3층 구조의 입자가 사용될 수도 있다. 용매로는, 초산 부틸, 초산 에틸 등의 에스터류, 이소프로필 알코올, 에틸 알코올 등의 알코올류, 메틸 에틸 케톤, 아세톤 등의 유기 용제, 물 등이 사용된다. 조성물의 점도는 20 mPa·s(cp) 이하인 것이 바람직하고, 이것은 조성물이 건조되는 것을 방지하고, 토출구로부터 조성물을 원활하게 토출할 수 있도록 한다. 또한, 조성물의 표면장력은 40 mN/m 이하인 것이 바람직하다. 그러나, 사용하는 용매나 용도에 맞추어 조성물의 점도 등을 적절히 조정할 수도 있다. 예를 들어, ITO나 유기 인듐, 또는 유기 주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20 mPa·s, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5∼20 mPa·s, 금을 용매로 용해 또는 분산시킨 조성물의 점도는 5∼20 mPa·s로 설정하면 좋다.
또한, 도전층은 복수의 도전성 재료를 적층하여 형성될 수도 있다. 또한, 처음에 도전성 재료로서 은을 사용하여 액적 토출법으로 도전층을 형성한 후, 구리 등으로 도금을 행하여도 좋다. 도금은 전기 도금이나 화학(무전해) 도금법으로 행하면 좋다. 도금은 도금 재료를 함유하는 용액을 채운 용기 내에 기판 표면을 담금으로써 행해질 수 있지만, 또는, 기판을 비스듬하게(또는 수직으로) 배치하고 도금 재료를 함유하는 용액을 기판 표면에서 흐르도록 도포함으로써, 도금은 도금 재료를 함유하는 용액을 도포하여도 좋다. 기판을 비스듬하게(또는 수직으로) 배치하고 용액을 도포하도록 도금을 행하면, 공정 장치가 소형화된다는 이점이 있다.
각 노즐의 직경이나 소망의 패턴 형상 등에 의존하지만, 노즐의 구멍이 막히는 것을 방지하고 고정세한 패턴의 제조를 위해, 도전성 재료의 입자의 직경은 가능한 한 작게 하는 것이 바람직하다. 바람직하게는, 그 도전 재료의 입자의 직경은 0.1 ㎛ 이하이다. 조성물은 전해법, 분무화(atomizing)법, 또는 습식 환원법 등의 방법으로 형성되고, 얻어지는 입자 크기는 일반적으로 약 0.01∼10 ㎛이다. 그러나, 가스 증발법이 이용되는 걍우에는, 분산제로 보호된 나노분자는 약 7 nm로 미세하고, 또한 이 나노 입자는 각 입자의 표면을 피복제로 덮으면 용매 중에서 응집하지 않고, 실온에서 용매 내에 균일하게 분산되고, 액체와 거의 같은 거동을 나타낸다. 따라서, 피복제를 사용하는 것이 바람직하다.
또한, 조성물을 토출하는 공정은 감압 하에 행해질 수도 있다. 감압 하에 행하면, 도전성 재료의 표면에 산화막 등이 형성되지 않기 때문에 바람직하다. 조성물을 토출한 후, 건조와 소성의 어느 한쪽 또는 양쪽 공정을 행한다. 건조와 소성의 양 공정은 모두 가열처리 공정이지만, 예를 들어, 건조는 100℃에서 3분간 행해지고, 소성은 200∼350℃에서 15분~60분간 행하는 것으로, 그 목적, 온도, 및 시간이 다른 것이다. 건조 공정과 소성 공정은 상압 하 또는 감압 하에 레이저광 조사나 급속 열 어닐, 가열로를 사용한 가열 등에 의해 행해진다. 또한, 이 가열처리를 행하는 타이밍은 특별히 한정되지 않는다. 건조 공정과 소성 공정을 양호하게 행하기 위해서는 기판을 미리 가열할 수 있고, 그때의 기판 온도는 기판 등의 재질에 의존하지만, 일반적으로는 100∼800℃(바람직하게는 200∼350℃)로 한다. 이들 공정에 의해, 조성물 중의 용매가 휘발되거나 또는 분산제가 화학적으로 제거되는 동시에, 주위 수지의 경화 및 수축에 의해, 나노입자들이 서로 접촉하고 융합과 융착이 가속된다.
레이저광 조사에는, 연속 발진 또는 펄스 발진의 기체 레이저 또는 고체 레이저가 사용될 수 있다. 전자(前者)의 기체 레이저로서는, 엑시머 레이저, YAG 레이저 등이 사용될 수 있고, 후자의 고체 레이저로서는, Cr, Nd 등이 도핑된 YAG, YVO4, GdVO4 등의 결정을 사용한 레이저 등이 사용될 수 있다. 또한, 레이저광의 흡수율의 관계로부터 연속 발진 레이저를 사용하는 것이 바람직하다. 또한, 펄스 발진과 연속 발진을 조합시킨 레이저 조사 방법을 사용하여도 좋다. 그러나, 기판(100)의 내열성에 따라서는, 레이저광 조사에 의한 가열처리는 이 기판(100)에 손상을 주지 않도록 수 마이크로초 내지 수십초 내에서 순간적으로 행해지는 것이 좋다. 급속 열 어닐(RTA)은 불활성 가스 분위기에서 자외광 내지 적외광을 조사하는 적외 램프나 할로겐 램프 등을 사용하여, 온도를 급격하게 상승시키고 수 마이크로초 내지 수 분간 순간적으로 가열함으로써 행해진다. 이 처리는 순간적으로 행해지기 때문에, 실질적으로 맨 외측의 박막만을 가열할 수 있고, 하층의 막에는 영향을 주지 않는다. 즉, 플라스틱 기판 등의 내열성이 약한 기판에도 영향을 주지 않는다.
또한, 액적 토출법에 의해 액상 조성물을 토출하여 게이트 전극층(103) 및 게이트 전극층(104)을 형성한 후, 평탄성을 높이기 위해 그의 표면을 압력에 의해 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는, 롤러 형상의 물체를 표면 위에서 이동시킴으로써 요철을 고르게 할 수 있고, 또는 평판 형상의 물체로 표면을 수직으로 프레스할 수도 있다. 프레스할 때에 가열 공정을 행하여도 좋다. 또는, 용제 등에 의해 표면을 연화(軟化) 또는 용융시킨 후 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또는, CMP법을 이용하여 표면을 연마하여도 좋다. 이 공정은 액적 토출법에 의해 요철이 생기는 경우에 표면을 평탄화하는데 이용될 수 있다.
상기 액적 토출법에 의한 성막 방법을 도전층을 예로 하여 설명하였지만, 토출, 건조, 소성, 용매 등의 조건, 및 상세한 설명은 본 실시형태에서 형성되는 광촉매 물질 및 절연층에도 적용될 수 있다. 액적 토출법을 조합시킴으로써, 스핀 코팅법 등에 의한 전면 도포의 경우에 비하여, 비용 저감이 가능하게 된다.
다음에, 게이트 전극층(103) 및 게이트 전극층(104) 위에 게이트 절연층(105)을 형성한다. 이 게이트 절연층(105)은, 그 위에 형성되는 광촉매 물질을 광으로 조사할 때 광을 통과시키기 위해, 조사하는 광에 대하여 투광성을 가질 필요가 있다. 게이트 절연층(105)은 규소의 산화물 재료 또는 질화물 재료 등으로 형성될 수 있고, 단층일 수도 있고, 적층일 수도 있다. 본 실시형태에서는, 질화규소막, 산화규소막, 질화규소막의 3층의 적층을 사용한다. 또는, 이들 막이나 산화질화규소막의 단층, 또는 2층으로 이루어지는 적층이어도 좋다. 바람직하게는, 치밀한 막질을 가지는 질화규소막을 사용하면 좋다. 또한, 액적 토출법으로 형성되는 도전층에 은이나 구리 등을 사용하는 경우, 그 위에 배리어막으로서 질화규소막이나 NiB막을 형성하면, 불순물의 확산을 방지하고 도전층의 표면을 평탄화하는 효과가 있다. 또한, 낮은 온도에서 게이트 누출 전류가 적은 치밀한 절연막을 형성하기 위해, 아르곤 등의 희가스 원소를 함유하는 반응 가스를, 형성되는 절연막 중에 혼입시켜도 좋다.
또한, 기판, 절연층, 반도체층, 게이트 절연층, 층간절연층, 및 표시장치 또는 반도체장치에 포함되는 다른 절연층과 도전층을 형성한 후, 상기 기판, 절연층, 반도체층, 게이트 절연층, 및 층간절연층의 표면을 플라즈마 처리에 의해 산화 또는 질화하여도 좋다. 플라즈마 처리에 의해 반도체층 및 절연층을 산화 또는 질화하면, 이 반도체층 및 절연층의 표면이 개질되고, CVD법이나 스퍼터링법에 의해 형성되는 절연층보다 치밀한 절연층이 얻어질 수 있다. 따라서, 핀홀 등의 결함이 억제되고, 반도체장치의 특성 등이 향상될 수 있다. 또한, 상기한 플라즈마 처리 는 게이트 전극층, 소스 배선층, 드레인 배선층 등의 도전층 등에도 행해질 수 있고, 질화 또는 산화(또는 질화와 산화 모두)를 행함으로써 표면을 질화 또는 산화할 수 있다.
또한, 플라즈마 처리는 상기 가스의 분위기 중에서 1×1011 cm-3 이상의 전자 밀도와 1.5 eV 이하의 플라즈마 전자 온도로 행해진다. 더 상세하게는, 1×1011 cm-3∼1×1013 cm-3의 전자 밀도와 0.5 eV∼1.5 eV의 플라즈마 전자 온도에서 플라즈마 처리기 행해진다. 플라즈마 전자 밀도가 높고, 기판 위에 형성된 피처리물 부근에서의 전자 온도가 낮기 때문에, 피처리물에 대한 플라즈마의 손상이 방지될 수 있다. 또한, 플라즈마 전자 밀도가 1×1011 cm-3 이상으로 높기 때문에, 피조사물을 산화 또는 질화함으로써 형성되는 산화막 또는 질화막은 CVD법이나 스퍼터링법 등에 의해 형성된 막보다 막 두께 등의 균일성이 우수하고, 또한 치밀한 막이 형성될 수 있다. 또한, 플라즈마 전자 온도가 1.5 eV 이하로 낮기 때문에, 종래의 플라즈마 처리나 열 산화법보다 낮은 온도에서 산화 또는 질화 처리를 행할 수 있다. 예를 들어, 유리 기판의 왜곡점보다도 100℃ 이상 낮은 온도에서 플라즈마 처리를 행하여도 충분히 산화 또는 질화 처리를 행할 수 있다. 또한, 플라즈마를 형성하기 위한 주파수로서는, 마이크로파(2.45 GHz) 등의 고주파를 사용할 수 있다. 또한, 아래에서 특별히 언급하지 않는 한 플라즈마 처리로서 상기 조건을 사용하여 행하는 것으로 한다.
본 실시형태에서는, 소스 전극층 및 드레인 전극층을 본 발명을 이용한 도금법에 의해 제조한다. 본 실시형태에서 사용하는 도금법은 무전해 도금법이다. 게이트 전극층(103) 또는 게이트 전극층(104)과 겹치는 게이트 절연층(105) 위에 소스 전극층 및 드레인 전극층에 대한 도금 촉매 물질을 흡착(석출)하는 물질로서 광촉매 물질을 형성한다.
또한, 광촉매 물질의 형상은 레지스트 마스크나 증착 마스크 등을 사용하여 가공될 수도 있고, 또는 액적 토출(분출)법, 인쇄법(스크린(공판) 인쇄, 옵셋(평판) 인쇄, 철판 인쇄나 그라비아(요판) 인쇄법), 디스펜서법 등의 방법과 조합될 수도 있다. 본 실시형태와 같이 광촉매 물질(55)을 액적 토출법에 의해 선택적으로 형성하면, 제조공정이 보다 간략화된다.
본 실시형태에서는, 광촉매 물질(101a) 및 광촉매 물질(101b)을 액적 토출법에 의해 선택적으로 형성한다. 액적 토출 장치(102a) 및 액적 토출 장치(102b)에 의해, 광촉매 물질을 함유하는 액상 조성물을 토출하여, 광촉매 물질(101a) 및 광촉매 물질(101b)을 형성한다(도 3(A)∼도 3(C) 참조). 광촉매 물질(101a) 및 광촉매 물질(101b)은 건조 및/또는 소성에 의해 고화된다. 본 실시형태에서는, 광촉매 물질로서 산화 티탄을 사용한다. 산화 티탄의 나노 입자를 용매에 분산시킨 액상 조성물을 액적 토출법에 의해 선택적으로 토출하고, 건조 또는 가열처리에 의해 막 형상으로 고화시킨다. 본 명세서에서, 막으로서 기재하는, 액적 토출법에 의해 형성되는 막은 그의 형성 조건에 따라서는 매우 얇을 수도 있고, 막의 형태를 유지하고 있지 않아도 좋다. 예를 들어, 그 막은 비연속적인 섬 구조 등을 가질 수도 있 다.
광촉매 물질은 광촉매 기능에 의해, 용액 중에 함유된 도금 촉매 물질을 환원하여 석출할 수 있다. 광촉매 물질은 산화 티탄(TiOx), 타탄산 스트론튬(SrTiO3), 셀렌화 카드뮴(CdSe), 탄탈산 칼륨(KTaO3), 황화 카드뮴(CdS), 산화 지르코늄(ZrO2), 산화 니오브(Nb2O5), 산화 아연(ZnO), 산화 철(Fe2O3), 산화 텅스텐(WO3) 등이 바람직하다. 이들 광촉매 물질에 자외광 영역의 광(파장: 400 nm 이하, 바람직하게는 380 nm 이하)을 조사하여, 광촉매 활성을 발생시킬 수 있다.
광촉매 물질(101a) 및 광촉매 물질(101b)에 도금 촉매 물질을 석출시키기 위해, 도금 촉매 물질을 함유하는 용액 내에 광촉매 물질(101a) 및 광촉매 물질(101b)을 침지하고, 도금 촉매 물질(142a) 및 도금 촉매 물질(142b)을 광촉매 물질(101a)의 표면에, 그리고 도금 촉매 물질(142c) 및 도금 촉매 물질(142d)을 광촉매 물질(101b)의 표면에 각각 석출시킨다(도 4(A)∼도 4(C) 참조). 이 경우, 기판(100)측의 광원(140)으로부터 기판(100)을 통과시킨 광(141)을 광촉매 물질(101a) 및 광촉매 물질(101b)에 조사한다. 광(141)은 기판(100)과 게이트 절연층(105)을 투과하지만, 비투광성인 게이트 전극층(103) 및 게이트 전극층(104)은 투과하지 않고 차단된다. 따라서, 광촉매 물질(101a) 및 광촉매 물질(101b)에서 게이트 전극층(103) 또는 게이트 전극층(104)과 겹치는 영역은 비노광 영역이 되고, 노광 영역에서만 광촉매 물질이 광에 의해 활성화되고, 그의 광촉매 기능에 의해, 도금 촉매 물질을 함유하는 용액 중의 도금 촉매 물질이 환원된다. 따라서, 광촉매 물질(101a)의 표면에 도금 촉매 물질(142a) 및 도금 촉매 물질(142b)이 선택적으로 석출되고, 광촉매 물질(101b)의 표면에 도금 촉매 물질(142c) 및 도금 촉매 물질(142d)이 선택적으로 석출된다. 한편, 비노광 영역인 광촉매 물질(143a) 및 광촉매 물질(143b)의 표면에는 도금 촉매 물질이 석출되지 않는다. 광(141)은 광촉매 물질(101a) 및 광촉매 물질(101b)의 광촉매 기능을 발생하는 파장의 광으로 하고, 광 조사 시간 및 침지 처리 시간을 광 에너지에 따라 적절히 조정한다. 본 실시형태에서는, 광촉매 물질(101a) 및 광촉매 물질(101b)로서 산화 티탄을 사용하므로, 광(141)으로서 자외광을 사용하여 조사를 행한다.
사용하는 광은 특별히 한정되지 않고, 적외광, 가시광, 자외광 중 어느 하나 또는 그들의 조합을 사용할 수 있다. 예를 들어, 자외광 램프, 블랙 라이트, 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프로부터 사출된 광을 사용할 수도 있다. 그 경우, 램프 광원은 필요한 시간 점등시켜 조사하여도 좋고, 다수 회 조사하여도 좋다.
또는, 개질 처리에 사용하는 광으로서 레이저광을 사용하여도 좋고, 레이저 발진기로서는 자외광, 가시광, 또는 적외광을 발진하는 것이 가능한 레이저 발진기를 사용할 수 있다. 레이저 발진기로서는, KrF, ArF, XeCl, Xe 등의 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도핑한 결정을 사용한 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또한, 고체 레이저 발진기에 있어서는 기본파의 제1 고조파 내지 제5 고조파를 사용하는 것이 바람직하다.
램프 광원으로부터의 광 및 레이저 발진기로부터 사출되는 레이저광의 형상이나 광로를 조정하기 위해, 셔터, 미러 또는 하프 미러(half mirror) 등의 반사체, 실린드리칼(cylindrical) 렌즈나 볼록 렌즈 등을 포함하는 광학계가 제공될 수도 있다. 또한, 하나 이상의 램프 광원이나 레이저 발진기가 제공될 수 있고, 광원을 포함한 광학게와 피조사 기판의 배치는 피조사체(피조사체의 재료, 두께 등)에 따라 적절히 선택될 수 있다.
도 4(A)∼도 4(C)에서는, 복수의 광원으로부터 출사된 광이 기판(100)의 표면에 거의 수직이도록 설정된다.
또한, 광 조사는 기판을 이동시킴으로써 선택적으로 행해질 수도 있고, 또는 광을 X-Y축 방향으로 이동시킴으로써 광 조사가 행해질 수도 있다. 그 경우, 광학계에 다각형(polygon) 미러나 갈바노미터(galvanometer) 미러를 사용하는 것이 바람직하다.
또한, 광으로서, 램프 광원으로부터의 광과 레이저광을 조합시킨 것을 사용할 수도 있다. 비교적 광범위한 노광 처리를 행하는 영역은 램프에 의한 조사 처리를 행하고, 고정밀한 노광 처리를 행하는 영역만을 레이저광으로 조사 처리를 행할 수도 있다. 이와 같이 광 조사 처리를 행하면, 작업 처리량도 향상될 수 있고, 또한 고정밀하게 가공된 배선 기판, 표시장치 등이 얻어질 수 있다.
이와 같이 광 조사에 의해 광촉매 물질을 활성화시키고, 광촉매 물질의 광촉 매 기능을 이용하는 경우에는, 도금 촉매 물질을 함유하는 용액의 pH를 조성하지 않아도 된다. pH 조정을 위한 수산화 나트륨(NaOH)이나 수산화 칼륨(KOH) 등을 첨가하지 않아도 된다. 따라서, 광촉매 기능을 사용하면, 반도체층의 재료에 따라서는 악영향을 줄 수 있는 수산화 칼륨(KOH) 등의 물질을 사용하지 않아도 좋다는 이점이 있다.
도금 촉매 물질을 함유하는 용액이 광촉매 물질(101a) 및 광촉매 물질(101b)과 접하면 되므로, 침지 방법에는 제한이 없다. 따라서, 기판(100)을 비스듬하게(또는 수직으로) 배치하고, 도금 촉매 물질을 함유하는 용액을 기판(100) 위의 광촉매 물질(101a) 및 광촉매 물질(101b)의 표면에서 흐르도록 도포하여도 좋다. 기판을 비스듬하게(또는 수직으로) 배치하고 용액을 도포하도록 도금을 행하면, 대면적의 기판을 사용하는 경우에도 공정에 사용하는 장치가 소형화할 수 있다는 이점이 있다.
도금 촉매 물질(142a), 도금 촉매 물질(142b), 도금 촉매 물질(142c), 도금 촉매 물질(142d)을 표면에 흡착하는 광촉매 물질(101a) 및 광촉매 물질(101b)을 도금하는 금속재료를 함유하는 도금 용액 내에 침지하고, 도금 촉매 물질(142a), 도금 촉매 물질(142b), 도금 촉매 물질(142c), 도금 촉매 물질(142d) 위에서 금속막을 성장시키고, 소망의 막 두께에 달하도록 침지 시간을 제어함으로써, 소스 전극층 또는 드레인 전극층(109a), 소스 전극층 또는 드레인 전극층(109b), 소스 전극층 또는 드레인 전극층(110a), 소스 전극층 또는 드레인 전극층(110b)을 자기정합적으로 형성한다(도 5(A)∼도 5(C) 참조). 소스 전극층 또는 드레인 전극 층(109a), 소스 전극층 또는 드레인 전극층(109b), 소스 전극층 또는 드레인 전극층(110a), 소스 전극층 또는 드레인 전극층(110b)은 게이트 전극층(103) 및 게이트 전극층(104)과 거의 겹치지 않도록 자기정합적으로 형성될 수 있기 때문에, 제어성이 높다.
도금 촉매 물질은 도금하는 금속재료에 따라 적절히 선택된다. 도금 촉매 물질로서는, 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 금(Au), 백금(Pt), 은(Ag) 등이 사용될 수 있다. 도금 촉매 물질은 용액에 용해되고, 도금 촉매 물질을 함유하는 용액으로서 처리된다.
도금하는 금속재료로서는, 니켈(Ni), 니켈 합금(니켈 인(NiP) 합금, 니켈 코발트(NiCo) 합금, 니켈 코발트 인(NiCoP) 합금, 니켈 철 인(NiFeP) 합금, 니켈 텅스텐 인(NiWP) 합금 등), 구리(Cu), 금(Au), 코발트(Co), 주석(Sn) 등이 사용될 수 있다.
다른 상세한 도금 조건은 실시형태 1과 마찬가지로 할 수 있다.
본 실시형태에서는, 금속재료를 함유하는 도금 용액으로서, 금속염인 황산 니켈 6수화물(NiSO4), 환원제인 하이포아인산(H3PO2), 착화제인 젖산 및 사과산의 혼합물이 사용된다. 석출하는 금속막은 니켈 인 합금(NiP)막이다.
도금 촉매 물질(142a), 도금 촉매 물질(142b), 도금 촉매 물질(142c), 도금 촉매 물질(142d)은 광촉매 물질(101a) 및 광촉매 물질(101b)의 표면을 덮도록 석출한다. 도금에 의해 형성되는 금속막은 막 두께 방향뿐만 아니라 다방향으로 3차원 적으로 형성되므로, 소스 전극층 또는 드레인 전극층(109a), 소스 전극층 또는 드레인 전극층(109b), 소스 전극층 또는 드레인 전극층(110a), 소스 전극층 또는 드레인 전극층(110b)은 도 5(A)∼도 5(C)에 나타낸 바와 같이 광촉매 물질(101a) 및 광촉매 물질(101b)의 상면 및 측면을 덮도록 형성된다.
소스 전극층 또는 드레인 전극층(109a), 소스 전극층 또는 드레인 전극층(109b), 소스 전극층 또는 드레인 전극층(110a), 소스 전극층 또는 드레인 전극층(110b)을 마스크로 사용하여, 광촉매 물질(110a) 및 광촉매 물질(110b)의 노출된 불필요한 부분들을 에칭하여, 광촉매 물질(115a), 광촉매 물질(115b), 광촉매 물질(116a), 광촉매 물질(116b)을 형성한다. 물론, 소스 전극층 또는 드레인 전극층(109a), 소스 전극층 또는 드레인 전극층(109b), 소스 전극층 또는 드레인 전극층(110a), 소스 전극층 또는 드레인 전극층(110b) 위에 새로운 마스크를 형성한 다음, 광촉매 물질(101a) 및 광촉매 물질(101b)의 노출된 불필요한 부분들을 에칭하여도 좋다.
레지스트나 폴리이미드 등의 절연 재료로 된 마스크를 액적 토출법에 의해 형성하고, 그 마스크를 사용한 에칭 가공에 의해 게이트 절연막(105)의 일부에 관통 구멍(125)을 형성하여, 그 게이트 절연막(105) 아래에 형성된 게이트 전극층(104)의 일부를 노출시킨다. 이 에칭 가공은 플라즈마 에칭(건식 에칭) 또는 습식 에칭 중 어느 것을 채용하여도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적당하다. 에칭 가스로서는, CF4, NF3 등의 불소계 가스, 또는 Cl2, BCl3 등의 염소계 가스를 사용하고, 이것에 He나 Ar 등의 불활성 가스를 적절히 첨가하여도 좋다. 또는, 대기압 방전을 사용하여 에칭 가공을 행하면, 국소적인 방전 가공도 가능하고, 이 경우, 기판의 전면에 마스크층을 형성할 필요가 없다.
관통 구멍(125)을 형성하기 위한 에칭에 사용하는 마스크도 조성물을 선택적으로 토출함으로써 형성될 수 있다. 이와 같이 마스크를 선택적으로 형성하면, 개구 형성 공정을 간략화하는 것이 가능하게 된다. 마스크에는, 에폭시 수지, 페놀 수지, 노볼락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지 등의 수지 재료를 사용한다. 또는, 벤조시클로부텐, 파릴렌, 플루오르화 아릴렌 에테르, 투과성 폴리이미드 등의 유기 재료, 실록산계 폴리머 등의 중합에 의해 생긴 화합물 재료, 수용성 호모폴리머와 수용성 공중합체를 함유하는 조성물 재료 등을 사용하여 액적 토출법으로 마스크를 형성할 수도 있다. 또는, 감광제를 함유하는 시판 레지스트 재료를 사용하여도 좋다. 예를 들어, 대표적인 포지티브형 레지스트인 노볼락 수지 또는 감광제인 나프토퀴논 디아지드 화합물, 또는 네거티브형 레지스트인 베이스 수지, 디페닐실란디올 및 산 발생제 등을 사용하여도 좋다. 어느 재료를 사용하여도, 표면장력과 점도는 용매의 농도를 조정하거나 계면활성제 등을 첨가하여 적절히 조정된다.
게이트 절연층(105) 위에 액적 토출 장치에 의해, 도전성 재료를 함유하는 액상 조성물을 토출하여, 배선층(111), 배선층(113), 배선층(114)을 형성한다(도 6(A)∼도 6(C) 참고). 배선층(111)은 소스 배선층 또는 드레인 배선층으로도 기능 하고, 소스 도전층 또는 드레인 전극층(109a)과 접하고 전기적으로 접속되도록 형성된다. 배선층(114)은 소스 전극층 또는 드레인 배선층(109b) 및 게이트 전극층(104)과 접하여 형성되고, 게이트 절연층(105)에 형성된 관통 구멍(125)에서 소스 전극층 또는 드레인 배선층(109b) 및 게이트 전극층(104)에 전기적으로 접속된다. 배선층(113)은 전원선으로도 기능하고, 소스 전극층 또는 드레인 전극층(110b)과 접하고 전기적으로 접속되도록 형성된다(도 6(A)∼도 6(C) 참조). 배선층(113), 게이트 절연층(105), 및 게이트 전극층(104)의 적층 영역에서 용량(커패시터)도 형성된다.
배선층(111), 배선층(113), 배선층(114)을 본 실시형태와 같이 액적 토출법에 의해 형성하기 위한 도전성 재료로서는, Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 하는 조성물이 사용될 수 있다. 또한, 투광성을 가진 인듐 주석 산화물(ITO), 인듐 주석 산화물과 산화규소를 함유하는 인듐 주석 규소 산화물(ITSO), 유기 인듐, 유기 주석, 산화 아연, 질화 티탄 등을 조합하여 사용할 수도 있다.
또는, 배선층(111), 배선층(113), 배선층(114)이 PVD법, CVD법, 증착법 등에 의해 형성된 도전막을 소망의 형상으로 에칭하여 형성될 수도 있다. 또한, 인쇄법, 전해 도금법 등에 의해 소정의 장소에 선택적으로 배선층을 형성할 수 있다. 또한, 리플로(reflow)법 또는 다마신(damascene)법을 사용하여도 좋다. 배선층은 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 원소 또는 그의 합금 또는 그의 질화물을 사용하여 형성될 수도 있다.
다음에, 반도체층을 형성한다. 일 도전형을 가지는 반도체층은 필요에 따라 형성할 수 있다. 또한, n형 반도체층을 가진 n채널형 TFT를 포함하는 NMOS 구조, p형 반도체층을 가지는 p채널형 TFT를 포함하는 PMOS 구조, n채널형 TFT와 p채널형 TFT를 포함하는 CMOS 구조가 제조될 수 있다. 또한, 도전성을 부여하기 위해 도전성을 부여하는 원소를 도핑에 의해 첨가하여 불순물 영역을 반도체층에 형성함으로써, n채널형 TFT 또는 p채널형 TFT가 형성될 수도 있다. n형 반도체층을 형성하는 대신에, PH3 가스를 사용한 플라즈마 처리를 행함으로써, 반도체층에 도전성을 부여할 수도 있다.
반도체층을 형성하는 재료로서는, 실란이나 게르만으로 대표되는 반도체 재료 가스를 사용하여 기상 성장법이나 스퍼터링법으로 제조되는 비정질 반도체(이하, "AS"라고도 칭함), 이 비정질 반도체를 광 에너지나 열 에너지를 이용하여 결정화시켜 형성되는 다결정 반도체, 또는 세미아모르퍼스(미(微)결정 또는 마이크로 크리스탈이라고도 칭함) 반도체(이하 "SAS"라고도 칭함) 등이 사용될 수 있다. 반도체층은 스퍼터링법, LPCVD법, 플라즈마 CVD법 등에 의해 형성될 수 있다.
SAS는, 비정질 구조와 결정질 구조(단결정, 다결정을 포함)의 중간적인 구조를 가지고, 자유 에너지적으로 안정적인 제3 상태를 가지는 반도체로서, 단거리 질서(short-range order) 및 격자 변형을 가지는 결정질 영역을 포함하고 있다. SAS는 규화를 함유하는 기체의 글로우 방전(플라즈마 CVD) 분해에 의해 형성된다. 규소를 함유하는 기체로서는, SiH4가 사용되고, 그 외에도, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 사용될 수도 있다. 또한, F2 또는 GeF4를 혼합시켜도 좋다. 이 규소를 함유하는 기체를 H2, 또는 H2와 He, Ar, Kr, Ne에서 선택된 1종 또는 다수 종의 희가스 원소로 희석하여도 좋다. 또한, 반도체층으로서, 불소계 가스를 사용하여 형성되는 SAS층 위에 수소계 가스를 사용하여 형성되는 SAS층을 적층하여도 좋다.
비정질 반도체는 수소화 비정질 규소로 대표되고, 결정성 반도체는 폴리실리콘 등으로 대표된다. 폴리실리콘(다결정 규소)은 800℃ 이상의 프로세스 온도에서 형성되는 폴리실리콘을 주성분으로 하는 소위 고온 폴리실리콘, 600℃ 이하의 프로세스 온도에서 형성되는 폴리실리콘을 주성분으로 하는 소위 저온 폴리실리콘, 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 상술한 바와 같이, 세미아모르퍼스 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
또한, 반도체의 재료로서는, 규소(Si), 게르마늄(Ge) 등의 단체(單體) 외에 GaAs, InP, SiC, ZnSe, GaN, SiGe 등과 같은 화합물 반도체도 사용될 수 있다. 또한, 산화물 반도체인 산화아연(ZnO), 산화주석(SnO2) 등도 사용할 수 있다. ZnO을 반도체층에 사용하는 경우, 게이트 절연층에 Y2O3, Al2O3, TiO2, 그들의 적층 등을 사용할 수도 있고, 게이트 전극층, 소스 전극층, 드레인 전극층으로서는 ITO, Au, Ti 등을 사용할 수도 있다. 또한, ZnO에 In이나 Ga 등을 첨가할 수도 있다.
반도체층으로서 결정성 반도체층을 사용하는 경우, 그 결정성 반도체층의 제 조방법으로서는, 레이저 결정화법, 열 결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열 결정화법 등을 사용할 수 있다. 또한, SAS인 미결정 반도체를 레이저광 조사에 의해 결정화하여, 결정성을 높일 수도 있다. 결정화를 조장하는 원소를 도입하지 않는 경우에는, 비정질 규소막에 레이저광을 조사하기 전에, 질소 분위기에서 500℃로 1시간 비정질 규소막을 가열함으로써, 비정질 규소막에 함유되는 수소의 농도가 1×1020 원자/㎤ 이하로 될 때까지 수소를 방출시킨다. 이것은 수소를 많이 함유한 비정질 규소막이 레이저광을 조사한 때 손상되기 때문이다.
비정질 반도체층에 금속 원소를 도입하는 방법으로서는, 이 금속 원소를 비정질 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 방법이라면 어떠한 방법이라도 사용될 수 있다. 예를 들어, 스퍼터링법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함), 흡착법, 금속염 용액을 도포하는 방법이 사용될 수 있다. 이들 중에서, 용액을 사용하는 방법이 간편하고, 금속 원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이때, 비정질 반도체층의 표면의 습윤성을 개선하고, 비정질 반도체층의 표면 전체에 수용액을 고르게 미치게 하기 위해, 산소 분위기 내에서의 UV광 조사, 열 산화법, 히드록시 라디칼을 포함하는 오존수 또는 과산화수소에 의한 처리 등에 의해 산화막을 성막하는 것이 바람직하다.
또한, 비정질 반도체층을 결정화하여 결정성 반도체층을 형성하는 결정화 공정에서, 비정질 반도체층에 결정화를 촉진하는 원소(촉매 원소 또는 금속 원소라고 도 칭함)를 첨가하고, 열 처리(550℃∼700℃에서 3분∼24시간)를 행함으로써 결정화를 행하여도 좋다. 결정화를 촉진하는 원소로서는, 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 구리(Cu) 및 금(Au)에서 선택된 1종 또는 다수 종류의 원소가 사용될 수 있다.
결정화를 촉진하는 원소를 결정성 반도체층으로부터 제거 또는 경감하기 위해, 불순물 원소를 함유하는 반도체층을 결정성 반도체층에 접하여 형성하고, 게터링 싱크(gettering sink)로서 기능시킨다. 불순물 원소로서는, n형을 부여하는 불순물 원소, p형을 부여하는 불순물 원소, 또는 희가스 원소 등을 사용할 수 있고, 예를 들어, 인(P), 질소(N), 비소(As), 안티몬(Sb), 비스무스(Bi), 붕소(B), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)에서 선택된 1종 또는 다수 종의 원소가 사용될 수 있다. 결정화를 촉진하는 원소를 함유하는 결정성 반도체층 위에 희가스 원소를 함유하는 반도체층을 형성하고, 열처리(550℃∼750℃에서 3분∼24시간)를 행한다. 결정성 반도체층 내의 결정화를 촉진하는 원소는 희가스 원소를 함유하는 반도체층 내로 이동하고, 결정성 반도체층 내의 결정화를 촉진하는 원소는 제거 또는 경감된다. 그 후, 게터링 싱크로서 작용하는 희가스 원소를 함유하는 반도체층을 제거한다.
비정질 반도체층의 결정화를 위해서는, 열 처리에 의한 결정화와 레이저광 조사에 의한 결정화를 조합시켜도 좋고, 또는, 열처리나 레이저광 조사를 단독으로 다수 회 행하여도 좋다.
또한, 결정성 반도체층을 플라즈마법에 의해 기판 위에 직접 형성하여도 좋 다. 또는, 플라즈마법을 이용하여, 결정성 반도체층을 기판 위에 선택적으로 형성하여도 좋다.
반도체층은 유기 반도체 재료를 사용하여 인쇄법, 스프레이법, 스핀 코팅법, 액적 토출법 등으로 형성될 수 있다. 이 경우, 상기 에칭 공정이 필요하지 않기 때문에, 공정 수를 삭감할 수 있다. 유기 반도체 재료로서는, 저분자 재료, 고분자 재료 등이 사용되고, 또한, 유기 색소, 도전성 고분자 재료 등의 재료도 사용할 수 있다. 본 발명에서 사용하는 유기 반도체 재료로서는, 골격이 공역 이중 결합으로 구성되는 π전자 공역계 고분자 재료가 바람직하다. 대표적으로는, 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체, 펜타센 등의 가용성 고분자 재료를 사용할 수 있다.
그 외에도, 본 발명에서 사용할 수 있는 유기 반도체 재료로서는, 가용성 전구체를 성막한 후에 처리함으로써 반도체층을 형성할 수 있는 재료가 있다. 이와 같은 유기 반도체 재료로서는, 폴리티에닐렌비닐렌, 폴리(2,5-티에닐렌비닐렌), 폴리아세틸렌, 폴리아세틸렌 유도체, 폴리알릴렌비닐렌 등이 사용될 수 있다.
전구체를 유기 반도체로 변환할 때에는, 가열 처리에 추가하여 염화 수소 가스 등의 반응 촉매가 첨가된다. 또한, 이들 가용성 유기 반도체 재료를 용해시키는 대표적인 용매로서는, 톨루엔, 크실렌, 클로로벤젠, 디클로로벤젠, 아니졸, 클로로포름, 디클로로메탄, γ부틸 락톤, 부틸 셀로졸브, 시클로헥산, NMP(N-메틸-2-피롤리돈), 시클로헥사논, 2-부타논, 디옥산, 디메틸포름아미드(DMF), 또는 THF(테트라히드로푸란) 등이 사용될 수 있다.
소스 전극층 또는 드레인 전극층(109a) 및 소스 전극층 또는 드레인 전극층(109b) 위에 반도체층(107)을 형성하고, 소스 전극층 또는 드레인 전극층(110a) 및 소스 전극층 또는 드레인 전극층(110b) 위에 반도체층(108)을 형성한다. 본 실시형태에서는, 펜타센을 사용하여 반도체층(107) 및 반도체층(108)을 형성한다. 상기 공정들을 통해, 본 실시형태에서의 코플래너형 박막트랜지스터(130, 131)를 제조할 수 있다(도 7(A)∼도 7(C) 참조).
이어서, 도전성 재료를 함유하는 조성물을 게이트 절연층(105) 위에 선택적으로 토출하여, 제1 도전층(117)을 형성한다(도 7(A)∼도 7(C) 참조). 기판(100)측으로부터 광을 방사하는 경우에는, 제1 전극층(117)은 인듐 주석 산화물(ITO), 산화규소를 함유하는 인듐 주석 산화물(ITSO), 산화아연(ZnO)을 함유하는 인듐 아연 산화물(IZO), 산화아연(ZnO), ZnO에 갈륨(Ga)을 도핑한 것, 산화주석(SnO2), 산화 텅스텐을 함유하는 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티탄을 함유하는 인듐 산화물, 산화 티탄을 함유하는 인듐 주석 산화물 등을 함유하는 조성물을 사용하여 소정의 패턴을 형성하고, 그 패턴을 소성함으로써 형성될 수 있다. 본 실시형태에서는, ITO를 함유하는 조성물을 토출하고 소성하여 형성할 수 있다. 본 실시형태에서는 ITO를 포함하는 조성물을 토출하고 소성하여 제1 도전층(117)을 형성한다.
투광성을 가진 도전성 재료들의 조성비의 예를 설명한다. 산화 텅스텐을 함유하는 인듐 산화물의 조성비는, 산화 텅스텐 1.0 wt%, 인듐 산화물 99.0 wt%일 수 있다. 산화 텅스텐을 함유하는 인듐 아연 산화물의 조성비는, 산화 텅스텐 1.0 wt%, 산화아연 0.5 wt%, 인듐 산화물 98.5 wt%일 수 있다. 산화 티탄을 함유하는 인듐 산화물은, 산화 티탄 1.0 wt%∼5.0 wt%, 인듐 산화물 95.0 wt%∼99.0 wt%일 수 있다. 인듐 주석 산화물(ITO)의 조성비는, 산화주석 10.0 wt%, 인듐 산화물 90.0 wt%일 수 있다. 인듐 아연 산화물(IZO)의 조성비는, 산화아연 10.7 wt%, 인듐 산화물 89.3 wt%일 수 있다. 산화 티탄을 함유하는 인듐 주석 산화물의 조성비는, 산화 티탄 5.0 wt%, 산화주석 10.0 wt%, 인듐 산화물 85.0 wt%일 수 있다. 상기 조성비는 예이고, 그 조성비는 적절히 설정될 수 있다.
또한, 투광성을 가지지 않는 금속막과 같은 재료를 사용하는 경우에도, 제1 도전층(117)을 매우 얇게(바람직하게는 5 nm∼30 nm 정도의 두께) 형성하여 광을 투과 가능한 상태로 하여 둠으로써, 제1 도전층(117)을 통해 광을 투과시킬 수 있다. 제1 도전층(117)에 사용할 수 있는 금속 박막으로서는, 티탄, 텅스텐, 니켈, 금, 백금, 은, 알루미늄, 마그네슘, 칼슘, 리튬, 아연, 또는 그들의 합금으로 형성된 도전막, 또는 TnN, TiSiXNY, WSiX, WNX, WSiXNY, NbN 등의, 상기 원소를 주성분으로 하는 화합물 재료로 형성된 막이 사용될 수 있다.
제1 도전층(117)은 소스 전극층 또는 드레인 전극층(110a)에 전기적으로 접속되면 좋으므로, 그 접속 구조는 본 실시형태에 한정되는 것은 아니다. 층간절연층으로서 작용하는 절연층을 소스 전극층 또는 드레인 전극층(110a) 위에 형성하고, 배선층에 의해 제1 전극층(117)에 전기적으로 접속하는 구조를 사용하여도 좋 다. 이 경우, 절연층을 제거하지 않고, 절연층에 대하여 발액성의 물질을 소스 전극층 또는 드레인 전극층(110a) 위에 형성함으로써, 개구(콘택트 홀)를 형성할 수도 있다. 그 후, 절연층을 함유하는 조성물을 도포법 등으로 도포하면, 발액성의 물질이 형성되어 있는 영역을 제외한 영역에 절연층이 형성된다.
가열, 건조 등에 의해 절연층을 고화하여 형성한 후, 발액성의 물질을 제거하여 개구를 형성한다. 이 개구를 채우도록 배선층을 형성하고, 이 배선층에 접하도록 제1 전극층(117)을 형성한다. 이 방법을 사용하면, 에칭에 의한 개구부의 형성이 필요하지 않으므로 공정이 간략화되는 효과가 있다.
또한, 발광한 광을 기판(100)측과는 반대측으로 방사시키는 구조로 하는 경우(상면 방사형의 표시 패널을 제조하는 경우)에는, Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 다른 방법으로서는, 스퍼터링법에 의해 투명 도전막 또는 광 반사성 도전막을 형성하고, 액적 토출법에 의해 마스크 패턴을 형성하고, 에칭 가공을 조합시켜 제1 도전층(117)을 형성하여도 좋다.
제1 도전층(117)은 그의 표면이 평탄화되도록, CMP법, 폴리비닐 알코올계 다공질체로 닦아내어 연마될 수도 있다. 또한, CMP법을 사용한 연마 후에, 제1 도전층(117)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 행하여도 좋다.
이상의 공정들에 의해, 기판(100) 위에 코플래너형 박막트랜지스터가 제1 전극층(117)에 접속된 표시 패널용의 TFT 기판이 완성된다.
다음에, 절연층(121)(격벽이라고도 칭함)을 선택적으로 형성한다. 이 절연 층(121)은 제1 전극층(117) 위에 개구부를 가지도록 형성된다. 본 실시형태에서는, 절연층(121)을 전면에 형성하고, 레지스트 등의 마스크를 사용하여 에칭하여 가공한다. 절연층(121)을 직접 선택적으로 형성할 수 있는 액적 토출법이나 인쇄법 등을 사용하여 절연층(121)을 형성하는 경우에는, 에칭에 의한 가공은 반드시 필요하지 않다. 또한, 절연층(121)도 본 발명의 전(前)처리에 의해 소망의 형상으로 형성될 수 있다.
절연층(121)은 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄, 그 외의 무기 절연성 재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드, 방향족 폴리아미드, 폴리벤즈이미다졸 등의 내열성 고분자, 또는 실록산 수지 재료로 형성될 수 있다. 절연층(121)은 아크릴, 폴리이미드 등의 감광성 또는 비감광성의 재료를 사용하여 형성될 수도 있다. 절연층(121)은 곡률 반경이 연속적으로 변화하는 형상을 가지는 것이 바람직하고, 절연층(121) 위에 형성되는 전계발광층(122) 및 제2 전극층(123)의 피복성이 향상된다.
또한, 액적 토출법에 의해 조성물을 토출하여 절연층(121)을 형성한 후, 그 절연층(121)의 평탄성을 높이기 위해 표면을 압력으로 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는, 롤러 형상의 물체를 표면 위에서 이동시킴으로써, 요철을 고르게 하거나, 평판 형상의 물체로 표면을 수직으로 프레스하여도 좋다. 또는, 용제 등에 의해 표면을 연화 또는 융해시킨 후 에어 나이프로 표면의 요철을 제거하여도 좋다. 또한, CMP법을 사용하여 표면을 연마하여도 좋다. 이 공정은 액적 토출법에 의해 요철이 생기는 경우에 그 표면을 평탄화하는데 이용될 수 있 다. 이 공정에 의해 평탄성이 향상되면, 표시 패널의 표시 불균일 등이 방지될 수 있어, 고정세한 화상을 표시할 수 있다.
그리고, 표시 패널용의 TFT 기판인 기판(100) 위에 발광소자를 형성한다(도 8(A)∼도 8(C) 참조).
전계발광층(122)을 형성하기 전에, 대기압 하에 200℃로 열처리를 행하여, 제1 도전층(117)과 절연층(121) 내의 수분 또는 그의 표면에 흡착하고 있는 수분을 제거한다. 또한, 감압 하에 200∼400℃, 바람직하게는 250∼350℃로 열처리를 행하고, 그대로 대기에 노출시키지 않고 진공 증착법이나 감압 하의 액적 토출법에 의해 전계발광층(122)을 형성하는 것이 바람직하다.
전계발광층(122)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를 각각의 증착 마스크를 사용한 증착법 등에 의해 선택적으로 형성한다. 적색(R). 녹색(G), 청색(B)의 발광을 나타내는 재료(저분자 또는 고분자 재료 등)는 컬러 필터의 경우와 마찬가지로 액적 토출법에 의해 형성될 수도 있다. 액적 토출법은 마스크를 사용하지 않고도 RGB를 나타내는 재료를 나누어 도포할 수 있기 때문에 바람직하다. 전계발광층(122) 위에 제2 전극층(123)을 적층 형성하여, 발광소자를 사용한 표시 기능을 가지는 표시장치를 완성한다.
도시하지 않았지만, 제2 전극층(123)을 덮도록 패시베이션막을 제공하는 것이 효과적이다. 표시장치를 형성할 때 제공되는 패시베이션막은 단층 구조이어도 좋고 다층 구조이어도 좋다. 패시베이션막으로서는, 질화규소(SiN), 산화규소(SiO2), 산화질화규소(SiON), 질화산화규소(SiNO), 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소 함유량보다 많은 질화산화알루미늄(AlNO), 산화알루미늄, 다이아몬드 라이크 카본(diamond-like carbon: DLC), 질소함유 탄소막(CNX)을 함유하는 절연막의 단층 또는 이들 절연막의 적층이 사용될 수 있다. 예를 들어, 질소함유 탄소막(CNX) 및 질화규소(SiN)의 적층이 사용될 수 있고, 또는 유기 재료를 사용하는 것도 가능하고, 스티렌 폴리머 등 고분자의 적층이어도 좋다. 또한, 실록산 재료(무기 실록산, 유기 실록산)를 사용하여도 좋다.
이때, 패시베이션막으로서 커버리지가 좋은 막을 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것은 효과적이다. DLC막은 실온에서 100℃까지의 온도 범위에서 성막 가능하기 때문에, 내열성이 낮은 전계발광층의 상방에도 용이하게 성막될 수 있다. DLC막은 플라즈마 CVD법(대표적으로는, RF 플라즈마 CVD법, 마이크로파 CVD법, 전자 사이클로트론 공명(ECR) CVD법, 열 필라멘트 CVD법 등), 연소 화염법, 스퍼터링법, 이온 빔 증착법, 레이저 증착법 등으로 형성될 수 있다. 패시베이션막의 성막에 사용하는 반응 가스로서는, 수소 가스와 탄화수소계 가스(예를 들어, CH4, C2H2, C6H6 등)이 사용된다. 그 반응 가스를 글로우 방전에 의해 이온화하고, 부(負)의 자기 바이어스가 걸린 캐소드에 이온을 가속 충돌시켜, 패시베이션막을 성막한다. 반응 가스로서 C2H4 가스와 N2 가스를 사용하여 CN막을 형성할 수도 있다. DLC막은 산소에 대한 블로킹 효과가 높고, 전계발광층의 산화를 억 제할 수 있다. 따라서, 이 후의 봉지(封止) 공정 중에 전계발광층이 산화하는 것을 방지할 수 있다.
도 9(B)에 도시된 바와 같이, 시일재(136)를 형성하고, 봉지 기판(145)을 사용하여 봉지한다. 그 후, 게이트 전극층(103)과 전기적으로 접속하여 형성되는 게이트 배선층에 가요성 배선 기판을 접속하여 외부와의 전기적 접속을 하여도 좋다. 이것은 배선층(111)과 전기적으로 접속하여 형성되는 소스 배선층에도 마찬가지이다.
소자를 가지는 기판(100)과 봉지 기판(145) 사이의 공간에는 충전제(135)를 채우고 봉지한다. 그 공간은 실시형태 4에서 설명한 액정 재료와 마찬가지로 적하법에 의해 충전제로 봉입될 수 있다. 충전제(135) 대신에, 질소 등의 불활성 가스를 채워도 좋다. 또한, 건조제를 표시장치 내에 제공함으로써, 발광소자의 수분에 의한 열화를 방지할 수 있다. 건조제의 위치는 봉지 기판(145)측이어도 좋고 소자를 가지는 기판(100)측이어도 좋다. 또는, 건조제는, 시일재(136)가 제공된 영역이기도 한, 기판에 형성된 오목부 내에 제공될 수도 있다. 또한, 봉지 기판(145)의 구동회로 영역이나 배선 영역 등, 표시에 기여하지 않는 영역에 건조제를 제공하면, 건조제가 불투명한 물질이어도 개구율을 저하시키는 일이 없다. 또한, 충전제(135)가 흡습성의 재료를 함유하도록 형성하여, 건조제의 기능을 가지게 하여도 좋다. 따라서, 발광소자를 사용한 표시 기능을 가지는 표시장치가 완성된다(도 9(A) 및 도 9(B) 참조).
또한, FPC(139)가 표시장치 내부와 외부를 전기적으로 접속하기 위한 단자 전극층(137)에 이방성 도전막(138)에 의해 부착되어 단자 전극층(137)과 전기적으로 접속된다.
도 9(A)는 표시장치의 상면도를 나타낸다. 도 9(A)에 도시된 바와 같이, 화소부(150a), 주사선 구동영역(151a, 151b), 및 접속 영역(153)이 시일재(136)에 의해 기판(100)과 봉지 기판(145) 사이에 봉지되고, 기판(100) 위에 드라이버 IC로 형성된 신호선 구동회로(152)가 제공되어 있다. 구동회로 영역에는 박막트랜지스터(133, 134)가 제공되어 있고, 화소부에는 박막트랜지스터(131, 130)가 제공되어 있다.
본 실시형태에서는, 유리 기판으로 발광소자를 봉지하는 경우를 설명한다. 봉지 처리란, 발광소자를 수분으로부터 보호하기 위한 처리이다. 따라서, 발광소자를 커버재로 기계적으로 봉지하는 방법, 열 경화성 수지 또는 자외광 경화성 수지로 봉지하는 방법, 금속 산화물이나 질화물 등의 배리어 능력이 높은 박막으로 봉지하는 방법 중의 어느 것을 사용할 수 있다. 커버재로서는, 유리, 세라믹, 플라스틱 또는 금속을 사용할 수 있지만, 커버재측으로 광을 방사시키는 경우에는, 커버재가 투광성을 가질 필요가 있다. 또한, 커버재와 발광소자가 형성된 기판과는 열 경화성 수지 또는 자외광 경화성 수지 등의 시일재를 사용하여 부착시키고, 열 처리 또는 자외광 조사 처리에 의해 수지를 경화시켜 밀폐 공간을 형성하고, 그 밀폐 공간 내에 산화바륨으로 대표되는 흡습재를 제공하는 것도 효과적이다. 이 흡습재는 시일재 위에 접하여 제공되거나, 또는 발광소자로부터 방사되는 광을 차단하지 않도록 격벽 위나 주변부에 제공될 수도 있다. 또한, 커버재와 발광소자가 형성된 기판 사이의 공간을 열 경화성 수지 또는 자외광 경화성 수지로 충전하는 것도 가능하다. 이 경우, 열 경화성 수지 또는 자외광 경화성 수지 내에 산화바륨으로 대표되는 흡습재를 첨가하여 두는 것이 효과적이다.
본 실시형태에서는, 단일 게이트 구조의 스위칭용 TFT를 상세하게 설명하였지만, 이중 게이트 구조 등의 멀티게이트 구조도 이용될 수 있다. 또한, 반도체를 SAS나 결정성 반도체를 사용하여 제조한 경우, 일 도전형을 부여하는 불순물의 첨가에 의해 불순물 영역을 형성할 수 있다. 이 경우, 반도체층은 농도가 다른 불순물 영역들을 가질 수도 있다. 예를 들어, 반도체층은 채널 영역 근방의 게이트 전극층과 겹치는 영역에 저농도 불순물 영역을 가지고, 그 외측에 고농도 불순물 영역을 가질 수 있다.
본 실시형태에서는, 이상 설명한 바와 같이 공정을 간략화하는 것이 가능하다. 또한, 액적 토출법을 사용하여 기판 위에 직접 각종 구성물(부품)과 마스크층을 형성함으로써, 한 변이 1000 mm 이상인 제5 세대 이후의 유리 기판을 사용하는 경우에도 쉽게 표시 패널을 제조할 수 있다.
본 실시형태에서는, 도금 촉매 원소를 흡착하는 광촉매 물질에 후면 노광에 의해 광을 선택적으로 조사하여, 노광된 광촉매 물질에 도금 촉매 원소를 흡착시킴으로써, 소스 전극층 및 드레인 전극층을 자기정합적으로 형성하고 있다. 따라서, 마스크의 정렬 어긋남에 의한 형상 불량 등이 발생하지 않고, 배선을 제어성 좋게 형성할 수 있다. 따라서, 본 발명을 사용하면, 신뢰성이 높은 반도체장치, 표시장치 등을 수율 좋게 제조할 수 있다.
또한, 도금법을 사용하기 때문에, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 적합한 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능이고 고신뢰성의 반도체장치를 제조할 수 있다.
[실시형태 5]
본 실시형태를 도 14∼도 19를 참조하여 설명한다. 더 상세하게는, 본 발명이 적용되는 코플래너형 박막트랜지스터를 가지는 표시장치의 제조방법에 대하여 설명한다. 도 14(A), 도 15(A), 도 16(A), 도 17(A), 도 18(A)는 표시장치의 화소부의 상면도이고, 도 14(B), 도 15(B), 도 16(B), 도 17(B), 도 18(B)는 도 14(A), 도 15(A), 도 16(A), 도 17(A), 도 18(A)를 형성하는 각 공정에 있어서의 E-F선에 따른 단면도이다. 도 19(A)도 표시장치의 상면도이고, 도 19(B)는 도 19(A)에 있어서의 O-P선(U-W선을 포함)에 따른 단면도이다. 또한, 표시소자로서 액정 재료를 사용한 액정 표시장치의 예를 설명한다. 따라서, 동일 부분 또는 같은 기능을 가지는 부분의 반복 설명은 생략한다.
본 실시형태에서는, 소스 전극층, 드레인 전극층, 용량 배선층, 다른 배선층을 제조하는데 있어서, 본 발명을 사용한 도금법을 이용한다. 기판(200) 위에 게이트 전극층(203a) 및 게이트 전극층(203b)을 형성하고, 이 게이트 전극층(203a) 및 게이트 전극층(203b)을 덮도록 게이트 절연층(207)을 형성한다.
본 발명에서는, 기판(200) 위에 형성된 광촉매 물질에 광을 조사할 때, 후면 노광을 이용하여 기판(200)측으로부터 기판(200)을 통과하도록 광을 조사하여, 형성된 광촉매 물질을 활성화한다. 따라서, 기판(200)은 광촉매 물질을 활성화하는 데 충분한 광(광의 파장, 에너지 등)을 투과하는 재료를 사용하여 형성될 필요가 있다. 또한, 게이트 절연막(207)도 기판(200)과 마찬가지로 투광성을 가질 필요가 있다. 한편, 게이트 전극층(203a) 및 게이트 전극층(203b)은 후면 노광 시에 광을 차단하는 마스크로서 기능하므로, 사용되는 광에 대하여 비투광성을 가질 필요가 있다.
게이트 전극층(203a) 및 게이트 전극층(203b)은 CVD법이나 스퍼터링법, 액적 토출법 등을 사용하여 형성될 수 있다. 게이트 전극층(203a) 및 게이트 전극층(203b)은 Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, Cu에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성될 수 있다. 또는, 인 등의 불순물 원소를 도핑한 다결정 규소막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 좋다. 또한, 단층 구조나 적층 구조 어느 것이라도 사용될 수 있다, 예를 들어, 질화 텅스텐(TiN)막과 몰리브덴(Mo)막과의 2층 구조, 또는, 막 두께 50 nm의 텅스텐막, 막 두께 500 nm의 알루미늄과 규소의 합금(Al-Si)막, 막 두께 30 nm의 질화 티탄막을 차례로 적층한 3층 구조가 사용될 수도 있다. 또한, 3층 구조로 하는 경우에는, 제1 도전막으로서 텅스텐 대신에 질화 텅스텐을 사용하여도 좋고, 제2 도전막으로서 알루미늄과 규소의 합금(Al-Si)막 대신에 알루미늄과 티탄의 합금(Al-Ti)막을 사용하여도 좋고, 제3 도전막으로서 질화 티탄막 대신에 티탄막을 사용하여도 좋다.
게이트 전극층(203a) 및 게이트 전극층(203b)을 형성하기 위해 에칭 가공이 필요한 경우, 마스크를 형성한 후에 건식 에칭 또는 습식 에칭에 의해 가공하면 좋 다. ICP(유도 결합형 플라즈마) 에칭법을 사용하고, 에칭 조건(코일형 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극의 온도 등)을 적절히 조절함으로써, 전극층을 테이퍼 형상으로 에칭할 수 있다. 또한, 에칭용 가스로서는, Cl2, BCl2, SiCl4, CCl4 등으로 대표되는 염소계 가스, CF4, SF6, NF3 등으로 대표되는 불소계 가스, 또는 O2를 적절히 사용할 수 있다.
게이트 절연층(207)은 실시형태 1과 마찬가지로 형성될 수 있고, 규소의 산화물 재료 또는 질화물 재료 등의 재료로 형성될 수 있다. 또한, 이 게이트 절연층은 적층이어도 좋고 단층이어도 좋다. 본 실시형태에서는, 질화규소막, 산화규소막, 질화규소막 3층의 적층을 사용한다.
기판(200) 위의 소스 전극층, 드레인 전극층, 용량 배선층의 각 형성 영역에서, 소스 전극층, 드레인 전극층, 용량 배선층에 대한 도금 촉매 물질을 흡착하는 물질로서, 광촉매 물질을 형성한다. 본 실시형태에서는, 액적 토출 장치(202a) 및 액적 토출 장치(202b)에 의해, 광촉매 물질을 함유하는 액상 조성물을 토출하여, 광촉매 물질(201a) 및 광촉매 물질(201b)을 형성한다(도 14(A) 및 도 14(B) 참조). 광촉매 물질(201a) 및 광촉매 물질(201b)은 건조 및/또는 소성에 의해 고화된다. 본 실시형태에서는, 광촉매 물질로서 산화 티탄을 사용하고, 용매로서 물을 사용한다.
광촉매 물질(201a) 및 광촉매 물질(201b)에 도금 촉매 물질을 석출시키기 위해, 도금 촉매 물질을 함유하는 용액 내에 광촉매 물질(201a) 및 광촉매 물 질(201b)을 침지하고, 도금 촉매 물질(242a), 도금 촉매 물질(242b), 도금 촉매 물질(242c), 도금 촉매 물질(242d)을 광촉매 물질(201a)의 표면에 석출시키고, 도금 촉매 물질(244a) 및 도금 촉매 물질(244b)을 광촉매 물질(201b)의 표면에 석출시킨다(도 15(A) 및 도 15(B) 참조). 이 경우, 기판(200)측의 광원(240)으로부터 기판(200)을 통과시킨 광(241)을 광촉매 물질(201a) 및 광촉매 물질(201b)에 조사한다. 광(241)은 기판(200)과 게이트 절연층(207)을 투과하지만, 비투광성인 게이트 전극층(203a) 및 게이트 전극층(203b)은 투과하지 않고 차단된다. 따라서, 광촉매 물질(201a) 및 광촉매 물질(201b)에서 게이트 전극층(203a) 및 게이트 전극층(203b)과 겹치는 영역은 비노광 영역이 되고, 노광 영역에서만 광촉매 물질이 광에 의해 활성화되고, 그 광촉매 기능에 의해, 도금 촉매 물질을 함유하는 용액 내의 도금 촉매 물질이 환원된다. 따라서, 도금 촉매 물질(242a), 도금 촉매 물질(242b), 도금 촉매 물질(242c), 및 도금 촉매 물질(242d)이 광촉매 물질(201a)의 표면에 선택적으로 석출되고, 도금 촉매 물질(244a) 및 광촉매 물질(244b)이 광촉매 물질(201b)의 표면에 선택적으로 석출된다. 한편, 비노광 영역들인 광촉매 물질(243a), 광촉매 물질(243b), 광촉매 물질(243c), 광촉매 물질(245)의 표면에는 도금 촉매 물질이 석출되지 않는다. 광(241)은 광촉매 물질(201a) 및 광촉매 물질(201b)의 광촉매 기능을 발생하는 파장을 가지는 광으로 하고, 광 조사 시간 및 침지 시간을 광 에너지에 따라 적절히 조정한다. 본 실시형태에서는, 광촉매 물질(201a) 및 광촉매 물질(201b)로서 산화 티탄을 사용하므로, 광(241)으로서 자외광을 사용하여 조사를 행한다.
이와 같이 광 조사에 의해 광촉매 물질을 활성화시키고, 광촉매 물질의 광촉매 기능을 이용하는 경우에는, 도금 촉매 물질을 함유하는 용액의 pH를 조정하지 않아도 된다. pH 조정을 위한 수산화 나트륨(NaOH)이나 수산화 칼륨(KOH) 등을 첨가하지 않아도 된다. 따라서, 광촉매 기능을 사용하면, 반도체층의 재료에 따라서는 악영향을 줄 수 있는 수산화 칼륨(KOH) 등의 물질을 사용하지 않아도 좋다는 이점이 있다.
도금 촉매 물질을 함유하는 용액이 광촉매 물질(201a) 및 광촉매 물질(201b)과 접하면 되므로, 침지 방법에는 한정이 없다. 따라서, 기판(200)을 비스듬하게(또는 수직으로) 배치하고, 도금 촉매 물질을 함유하는 용액을 기판(200) 위의 광촉매 물질(201a) 및 광촉매 물질(201b)의 표면에서 흐르도록 도포할 수도 있다. 기판을 비스듬하게(또는 수직으로) 배치하고 용액을 도포하도록 도금을 행하면, 대면적의 기판을 사용하는 경우에도, 공정에 사용하는 장치가 소형화할 수 있다는 이점이 있다.
도금 촉매 물질(242a), 도금 촉매 물질(242b), 도금 촉매 물질(242c), 도금 촉매 물질(242d), 도금 촉매 물질(244a), 도금 촉매 물질(244b)을 표면에 흡착하는 광촉매 물질(201a) 및 광촉매 물질(201b)을 도금 금속재료를 함유하는 도금 용액 내에 침지하고, 도금 촉매 물질(242a), 도금 촉매 물질(242b), 도금 촉매 물질(242c), 도금 촉매 물질(242d), 도금 촉매 물질(244a), 도금 촉매 물질(244b) 위에서 금속막을 성장시키고, 소망의 막 두께에 도달하도록 침지 시간을 제어함으로써, 소스 전극층 또는 드레인 전극층(208), 소스 전극층 또는 드레인 전극층(209), 소스 전극층 또는 드레인 전극층(210), 소스 전극층 또는 드레인 전극층(204), 용량 배선층(205), 및 용량 배선층(206)을 자기정합적으로 형성한다(도 16(A) 및 도 16(B) 참조). 소스 전극층 또는 드레인 전극층(208), 소스 전극층 또는 드레인 전극층(209), 소스 전극층 또는 드레인 전극층(210)은 게이트 전극층(203a) 및 게이트 전극층(203b)과 거의 겹치지 않도록 자기정합적으로 형성될 수 있기 때문에, 제어성이 높다.
도금 촉매 물질은 도금하는 금속재료에 따라 적절히 선택된다. 도금 촉매 물질로서는, 팔라듐(Pd), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 이리듐(Ir), 금(Au), 백금(Pt), 은(Ag) 등이 사용될 수 있다. 도금 촉매 물질은 용액에 용해되고, 도금 촉매 물질을 함유하는 용액으로서 취급된다.
도금하는 금속재료로서는, 니켈(Ni), 니켈 합금(니켈 인(NiP) 합금, 니켈 코발트(NiCo) 합금, 니켈 코발트 인(NiCoP) 합금, 니켈 철 인(NiFeP) 합금, 니켈 텅스텐 인(NiWP) 합금 등), 구리(Cu), 금(Au), 코발트(Co), 주석(Sn) 등이 사용될 수 있다.
다른 상세한 도금 조건은 실시형태 1과 마찬가지로 할 수 있다.
본 실시형태에서는, 금속재료를 함유하는 도금 용액으로서, 금속염인 황산 니켈 6수화물(NiSO4), 환원제인 하이포아인산(H3PO2), 착화제인 젖산 및 사과산의 혼합물이 사용된다. 석출하는 금속막은 니켈 인 합금(NiP)막이다.
도금 촉매 물질(242a), 도금 촉매 물질(242b), 도금 촉매 물질(242c), 도금 촉매 물질(242d), 도금 촉매 물질(244a), 및 도금 촉매 물질(244b)은 광촉매 물질(201a) 및 광촉매 물질(201b)의 표면을 덮도록 석출한다. 도금에 의해 형성되는 금속막이 막 두께 방향뿐만 아니라 다방향으로 3차원적으로 형성되므로, 소스 전극층 또는 드레인 전극층(208), 소스 전극층 또는 드레인 전극층(209), 소스 전극층 또는 드레인 전극층(210), 소스 전극층 또는 드레인 전극층(204), 용량 배선층(205), 및 용량 배선층(206)이 도 16(A) 및 도 16(B)에 나타낸 바와 같이 광촉매 물질(201a) 및 광촉매 물질(201b)의 상면 및 측면을 덮도록 형성된다.
또한, 실시형태 2와 같이 광촉매 물질의 광촉매 기능을 발생하는 광을 조사하지 않고 도금 촉매 물질을 흡착시키는 경우에는, 도금 촉매 물질을 함유하는 용액의 pH 조정을 행하면 좋다.
반도체층에 사용하는 재료와 소스 전극층 및 드레인 전극층에 사용하는 재료의 조합에 따라서는, 도통(道通)할 수 없거나 또는 고저항이 되는 등의 전기적 특성의 저하가 일어날 수 있다. 따라서, 반도체층에 사용하는 재료와 소스 전극층 및 드레인 전극층에 사용하는 재료는 적절히 선택될 필요가 있다. 본 실시형태에서는, 도금법에 의해 소스 전극층 또는 드레인 전극층을 형성하므로, 이 소스 전극층 및 드레인 전극층의 표면에 또 다른 금속재료로 치환 도금할 수 있다. 따라서 적층하는 반도체층의 것보다 낮은 저항의 재료를 표면에 형성함으로써, 박막트랜지스터의 전기적 특성을 향상시킬 수 있다. 본 실시형태에서는, 소스 전극층 또는 드레인 전극층(208), 소스 전극층 또는 드레인 전극층(209), 및 소스 전극층 또는 드레인 전극층(210) 각각이 도금 촉매 물질로서 팔라듐을 사용하여 형성한 니켈 인 합금막이다. 본 실시형태에서는, 반도체층으로서 유기 반도체인 펜타센을 사용하므로, 접하는 소스 전극층과 드레인 전극층의 재료로서는 금이 바람직하다. 따라서, 본 실시형태에서는, 소스 전극층 또는 드레인 전극층(208), 소스 전극층 또는 드레인 전극층(209), 및 소스 전극층 또는 드레인 전극층(210)의 표면을 금으로 치환하는 금 도금을 행한다. 또한, 본 실시형태에서는, 이 처리에 의해, 소스 전극층 또는 드레인 전극층(204), 용량 배선층(205), 및 용량 배선층(206)도 마찬가지로 금 도금이 행해진다.
소스 전극층 또는 드레인 전극층(208), 소스 전극층 또는 드레인 전극층(209), 및 소스 전극층 또는 드레인 전극층(210)을 금속재료로서 금을 함유하는 도금 용액 내에 침지하여, 소스 전극층 또는 드레인 전극층(208), 소스 전극층 또는 드레인 전극층(209), 소스 전극층 또는 드레인 전극층(210), 소스 전극층 또는 드레인 전극층(204), 용량 배선층(205), 및 용량 배선층(206)의 표면 상의 금 박막인 금속막(215), 금속막(216), 금속막(217), 금속막(214), 금속막(218), 및 금속막(219)을 형성한다(도 17(A) 및 도 17(B) 참조).
본 실시형태에서는, 금 도금을 행하기 전에, 황산 용액에서 활성화를 행한다. 또한, 도금 전에 순수(純水)에 의한 예비 가열(80∼90℃) 침지를 행하는 것이 효과적이다. 본 실시형태에서의 금속재료로서 금을 함유하는 도금 용액은 금속염(시아노화 금 칼륨, 염화 금산), 착화제(EDTA(에틸렌디아민 사초산), 쿠아드롤, 구연산염, 젖산염), pH 완충제(염화 암모늄-암모니아, 인산-인산 나트륨) 등을 포함한다. 또한, 석출 속도의 향상 및 보다 두꺼운 도금막을 얻기 위해, 활성 금속 이 온(예를 들어, Zn, Co, Ni, Cu 등의 이온)을 첨가하여도 좋다. 활성 금속 이온을 첨가하면, 광택이나 밀착성이 양호하게 되는 등의 효과도 있다.
도전성 재료를 함유하는 액상 조성물을 액적 토출 장치에 의해 토출하여, 배선층(221) 및 배선층(222)을 형성한다(도 17(A) 및 도 17(B) 참조). 배선층(221)은 소스 배선층 또는 드레인 배선층으로서도 기능하고, 금속막(214) 및 금속막(215)에 접하도록 형성되어, 소스 전극층 또는 드레인 전극층(204)을 소스 전극층 또는 드레인 전극층(208)에 전기적으로 접속한다. 배선층(222)은 금속막(219) 및 금속막(218)에 접하도록 형성되어, 용량 배선층(205)을 용량 배선층(206)에 전기적으로 접속한다.
본 실시형태와 같이 액적 토출법에 의해 배선층(221) 및 배선층(222)을 형성하기 위한 도전성 재료로서는, Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 또한, 투광성을 가진 인듐 주석 산화물(ITO), 인듐 주석 산화물과 산화규소를 함유하는 인듐 주석 규소 산화물(ITSO), 유기 인듐, 유기 주석, 산화아연, 질화티탄 등을 조합시켜도 좋다.
또는, 배선층(221) 및 배선층(222)이 PVD법, CVD법, 증착법 등에 의해 형성된 도전막을 소망의 형상으로 에칭하여 형성될 수도 있다. 또한, 인쇄법, 전해 도금법 등에 의해, 소정의 장소에 선택적으로 배선층을 형성할 수도 있다. 또한, 리플로법 또는 다마신법을 이용하여도 좋다. 배선층은 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 원소 또는 그의 합금, 또는 그의 질화물을 사용하여 형성될 수도 있다.
고체 표면의 습윤성은 표면 상태에 의해 영향을 받는다. 액상 조성물에 대하여 습윤성이 낮은 물질을 형성하면, 그의 표면은 액상 조성물에 대하여 습윤성이 낮은 영역(이하, 저습윤성 영역이라고도 칭함)이 되고, 역으로, 액상 조성물에 대하여 습윤성이 높은 물질을 형성하면, 그의 표면은 액상 조성물에 대하여 습윤성이 높은 영역(이하, 고습윤성 영역이라고도 칭함)이 된다.
습윤성을 변화시키는 것은 액상 조성물의 접촉각도 변화시키는 것이다. 접촉각이 크면, 유동성을 가지는 액상 조성물이 영역 표면 위에서 퍼지지 않고, 그 표면이 조성물을 반발하여, 표면이 적시지 않는다. 접촉각이 작으면, 유동성을 가지는 조성물이 표면 위에서 퍼지고, 표면이 잘 적셔진다. 따라서, 습윤성이 다른 영역들은 표면 에너지도 다르다. 습윤성이 낮은 영역은 낮은 표면 에너지를 가지고, 습윤성이 높은 영역은 높은 표면 에너지를 가진다. 습윤성은 균일하여도 좋고, 습윤성을 선택적으로 제어함으로써, 고습윤성 영역 및 저습윤성 영역과 같이 습윤성에 차이를 가지는 영역들을 기판 위에 형성하여도 좋다.
먼저, 습윤성에 영향을 주어 습윤성을 제어할 수 있는 물질로서, 불화탄소기(불화탄소 고리)를 함유하는 물질, 또는 실란 커플링제를 함유하는 물질을 사용할 수 있다. 실란 커플링제는 화학식: Rn-Si-X(4-n)(n = 1, 2, 3)으로 나타내어진다. 이 화학식에서, R은 알킬기 등의 비교적 불활성인 기를 함유하는 물질을 나타낸다. 또한, X는 할로겐, 메톡시기, 에톡시기 또는 아세톡시기 등, 기질 표면의 수산기 또는 흡착수와의 축합에 의해 결합 가능한 가수분해기를 나타낸다.
또한, 실란 커플링제로서 R에 플루오로알킬기를 가지는 불소계 실란 커플링제(플로오로알킬 실란(이하, FAS라고도 칭함))를 사용함으로써, 습윤성을 더 낮출 수 있다. FAS 중의 R은, (CF3)(CF2)x(CH2)y(x는 0 이상 10 이하의 정수, y는 0 이상 4 이하의 정수)로 나타내는 구조를 가진다. 복수의 R 또는 X가 Si와 결합되어 있는 경우에는, R 또는 X는 각각 모두 같아도 좋고, 달라도 좋다. 대표적인 FAS로서는, 헵타데카플루오로 테트라히드로데실 트라에톡시실란, 헵타데카플루오로 테트라히드로테실 트리클로로실란, 트리테카플루오로 테트라히드로옥틸 트리클로로실란, 또는 트리플루오로프로필 트리메톡시실란을 들 수 있다.
실란 커플링제의 R에 불화탄소 고리를 가지지 않고, 알킬기를 가지는 물질도 사용할 수 있고, 예를 들어, 유기 실란으로서 옥타데실 트리메톡시실란 등을 사용할 수 있다.
용매로서는, n-펜탄, n-헥산, n-헵탄, n-옥탄, n-데칸, 디시클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인덴, 테트라히드로나프탈렌, 데카히드로나프탈렌, 또는 스쿠알렌 등의 탄화수소계 용매, 또는 테트라히드로푸란 등을 사용한다.
또한, 불화탄소 고리를 가지는 재료(불소계 수지)를 사용할 수 있다. 불소계 수지로서는, 폴리테트라플루오로에틸렌(PTEE) 또는 테트라플루오로에틸렌 수지; 퍼플루오로알콕시알칸(PFA) 또는 테트라플루오로에틸렌 퍼플루오로알킬비닐에테르 공중합 수지; 퍼플루오로에틸렌 프로펜 코폴리머(PFEP) 또는 테트라플루오로에틸렌 -헥사플로오로프로필렌 공중합 수지; 에틸렌-테트라플루오로에틸렌 코폴리머(ETFE) 또는 테트라플루오로에틸렌-에틸렌 공중합 수지; 폴리비닐리덴 플루오라이드(PVDF) 또는 불화비닐리덴 수지; 폴리클로로트리플루오로 에틸렌(PCTFE) 또는 폴리트리플루오로클로로에틸렌 수지; 에틸렌-클로로트리플루오로에틸렌 코폴리머(ECTFE) 또는 폴리트리플루오로클로로에틸렌-에틸렌 공중합 수지; 폴리테트라플루오로에틸렌-퍼플루오로디옥솔 코폴리머(TFE/PDD); 폴리비닐 플루오라이드(PVF) 또는 불화비닐 수지 등을 사용할 수 있다.
또한, 무기 재료 또는 유기 재료에 CF4 플라즈마 등에 의한 처리를 행하여도 좋다.
본 실시형태에서는, 광촉매 물질을 후면 노광에 의해 활성화하여, 그의 광촉매 기능에 의해 도금 촉매 물질을 석출하는 예를 설명한다. 실시형태 2 및 실시형태 3과 같이, 광촉매 물질 위에 마스크막을 형성하는 방법인 경우, 마스크막은 배선층(221) 및 배선층(222)의 형성 영역에 잔존한다. 배선층(221) 및 배선층(222)을 형성하기 전에, 여기서는 기판(200)을 통과하지 않고, 게이트 전극층 등이 형성되어 있는 측으로부터 광을 조사하여, 광촉매 물질을 활성화한다. 광촉매 기능에 의해 광촉매 물질 위의 마스크막이 제거되고, 배선층(221) 및 배선층(222)의 형성 영역의 마스크막이 선택적으로 제거된다. 마스크막으로서 배선층을 형성하는 도전성 재료에 대하여 발액성인 것을 사용하면, 도전성 재료를 함유하는 액상 조성물은 주변 마스크막에 의해 반발되고, 확포되지 않기 때문에, 배선층(221) 및 배선 층(222)을 제어성 좋게 미세한 형상으로 선택적으로 형성할 수 있다.
따라서, 마스크막의 재료를 적절히 선택하고, 배선층을 형성하는 도전성 재료를 함유하는 조성부에 대하여 습윤성을 제어하는 것이 좋다. 습윤성의 정도는 형성하는 도전층 또는 절연층의 선폭이나 패턴 형상에 따라 적절히 설정하면 좋다.
소스 전극층 또는 드레인 전극층(208), 소스 전극층 또는 드레인 전극층(209), 소스 전극층 또는 드레인 전극층(210) 위의 금속막(215), 금속막(216), 금속막(217)에 접하도록 반도체층(211)을 펜타센을 사용하여 액적 토출법에 의해 형성하여, 코플래너형 박막트랜지스터(220)를 형성한다. 또한, 용량(225)도 형성된다.
박막트랜지스터(220) 및 용량(225) 위에 절연층(212) 및 절연층(213)을 형성한다. 절연층(213)은 평탄화막으로서 기능한다.
절연층(212) 및 절연층(213)은 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소 함유량이 산소 함유량보다 많은 질화산화알루미늄(AlNO), 산화알루미늄, 다이아몬드 라이크 카본(DLC), 질소함유 탄소(CN)막, PSG(인 유리), BPSG(붕소 인 유리), 알루미나막, 폴리실라잔, 및 그 외의 무기 절연성 재료를 함유하는 물질에서 선택된 재료를 사용하여 형성될 수 있다. 또한, 실록산 수지를 사용하여도 좋다. 또한, 감광성 또는 비감광성 유기 절연성 재료를 사용하여도 좋고, 예를 들어, 폴리이미드, 아크릴 폴리아미드, 폴리이미드 아미드, 레지스트, 벤조시클로부텐, 또는 저유전율 재료를 사용할 수 있다.
또한, 조성물을 토출하여 절연층(212) 및 절연층(213)을 형성한 후, 그의 평탄성을 높이기 위해 절연층(212) 및 절연층(213)의 표면을 압력으로 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는, 롤러 형상의 물체를 표면 위에서 이동시킴으로써, 요철을 고르게 하거나, 또는 평판 형상의 물체로 표면을 수직으로 프레스하여도 좋다. 또는, 용제 등에 의해 표면을 연화 또는 융해시킨 후 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP법을 이용하여 표면을 연마하여도 좋다. 이 공정은 형성 방법에 따라 요철이 발생하는 경우에 표면을 평탄화하는데 이용될 수 있다. 이 공정에 의해 평탄성이 향상되면, 표시 패널의 표시 불균일 등이 방지될 수 있어, 고정세한 화상을 표시할 수 있다.
이어서, 절연층(212) 및 절연층(213)에 금속막(217)에 이르는 개구를 형성하고, 소스 전극층 또는 드레인 전극층(210) 위의 금속막(217)에 접하여 화소 전극층(235)을 형성한다. 화소 전극층(235)은 상술한 제1 전극층(117)과 마찬가지의 재료를 사용하여 형성될 수 있다. 투과형의 액정 표시 패널을 제조하는 경우에는, 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티탄을 함유하는 인듐 산화물, 산화 티탄을 함유하는 인듐 주석 산화물 등을 사용할 수 있다. 물론, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 산화규소를 첨가한 인듐 주석 산화물(ITSO) 등도 사용될 수 있다. 또한, 반사성 금속 박막으로서는, 티탄, 텅스텐, 니켈, 금, 백금, 은 알루미늄, 마그네슘, 칼슘, 리튬, 및 그들의 합금으로 형성된 도전막 등을 사용할 수 있다.
화소 전극층(235)은 증착법, 스퍼터링법, CVD법, 인쇄법 또는 액적 토출법 등을 사용하여 형성될 수 있다. 본 실시형태에서는, 화소 전극층(272)으로서 인듐 주석 산화물(ITO)을 사용한다.
다음에, 화소 전극층(235) 및 절연층(213)을 덮도록 인쇄법이나 스핀 코팅법에 의해, 배향막이라 불리는 절연층(231)을 형성한다. 또한, 절연층(231)은 스크린 인쇄법이나 옵셋 인쇄법을 사용하여 선택적으로 형성될 수도 있다. 그 후, 러빙을 행한다. 그 다음, 화소를 형성한 영역의 주변에 액적 토출법에 의해 시일재(282)를 형성한다.
그 다음, 배향막으로서 기능하는 절연층(233), 대향 전극으로서 기능하는 도전층(239), 컬러 필터로서 기능하는 착색층(234), 및 편광판(237)이 제공된 대향 기판(236)을, 스페이서(281)를 사이에 두고 TFT 기판인 기판(200)에 부착한다. 양 기판 사이의 공간에 액정층(232)을 제공함으로써, 액정 표시 패널이 제조될 수 있다(도 18(A) 및 도 18(B)과 도 19(A) 및 도 19(B) 참조). 기판(200)의 소자를 가지는 면과 반대측에도 편광판(238)이 형성되어 있다. 시일재에는 충전제가 혼입될 수도 있고, 또한 대향 기판(236)에 차광막(블랙 매트릭스) 등이 제공될 수도 있다. 또한, 액정층을 형성하는 방법으로서, 디스펜서 방식(적하 방식)이나, 소자를 가지는 기판(200)과 대향 기판(236)을 부착시킨 후에 모세관 현상을 이용하여 액정을 주입하는 딥(dip) 방식(펌핑 방식)을 사용할 수 있다.
디스펜서 방식을 채용한 액정 적하법을 도 21을 참조하여 설명한다. 도 21에 나타낸 액정 적하법에서는, 제어장치(40), 촬상수단(42), 헤드(43), 액정(33), 마커(35), 마커(marker)(45), 배리어층(34), 시일재(32), TFT 기판(30), 대향 기 판(20)이 사용된다. 시일재(32)로 폐(閉) 루프를 형성하고, 그 폐 루프 내에 헤드(34)로부터 액정(33)을 1회 또는 다수 회 적하한다. 액정 재료의 점성이 높은 경우에는, 액정 재료가 연속적으로 토출되어, 끊김 없이 액정 형성 영역에 부착한다. 한편, 액정 재료의 점성이 낮은 경우에는, 액정 재료가 도 21과 같이 간헐적으로 토출되어 액적이 적하된다. 이때, 시일재(32)와 액정(33)이 서로 반응하는 것을 방지하기 위해, 배리어층(34)이 제공된다. 이어서, 진공 중에서 양 기판을 부착시킨 다음, 자외선 경화를 행하여, 액정이 충전된 상태로 한다. 또는, TFT 기판측에 시일재를 형성하고, 액정을 적하하여도 좋다.
스페이서는 수 ㎛의 입자를 산포하여 제공될 수 있지만, 본 실시형태에서는, 기판 전면에 수지막을 형성한 후, 이것을 에칭 가공하여 스페이서를 형성한다. 스피너에 의해 그러한 스페이서 재료로 기판을 도포한 후, 스페이서 재료를 노광 및 현상 처리에 의해 소정의 패턴에 형성한다. 또한, 청정 오븐으로 150∼200℃의 온도로 가열하여 그 패턴을 경화시킨다. 이와 같이 하여 제조되는 스페이서는 노광 및 현상 처리의 조건에 따라 형상을 다르게 할 수 있지만, 스페이서의 형상을 꼭대기 부분이 평탄한 기둥 형상으로 하면, 대향 기판을 기판에 부착한 때 액정표시장치로서의 기계적인 강도를 확보할 수 있기 때문에 바람직하다. 스페이서의 형상은 특별히 한정되지 않고, 원추 형상 또는 피라미드 형상 등으로 할 수도 있다.
이상의 공정들을 통해 형성한 표시장치의 내부를 외부 배선 기판에 접속하기 위해 접속부를 형성한다. 접속부의 절연층은 대기압 또는 대기압에 가까운 압력 하에 산소 가스를 사용한 애싱(ashing) 처리에 의해 제거된다. 이 처리는 산소 가스와, 수소, CF4, NF3, H2O, CHF3에서 선택된 하나 또는 복수의 가스를 사용하여 행해진다. 이 공정에서는, 정전기에 의한 손상이나 파괴를 방지하기 위해, 대향 기판을 사용하여 봉지한 후에 애싱 처리를 행하고 있지만, 정전기에 의한 영향이 적은 경우에는 애싱 처리를 어떤 타이밍에서 행하여도 상관없다.
이어서, 화소부에 전기적으로 접속되어 있는 단자 전극층(287)에 이방성 도전층(285)을 사이에 두고 접속용 배선 기판인 FPC(286)를 제공한다. FPC(286)는 외부로부터의 신호나 전위를 전달하는 기능을 가진다. 상기 공정들을 거쳐, 표시 기능을 가지는 액정표시장치가 제조될 수 있다.
도 19(A)는 액정표시장치의 상면도를 나타낸다. 도 19(A)에 도시된 바와 같이, 화소부(290), 주사선 구동영역(291a), 주사선 구동영역(291b)이 시일재(282)에 의해 기판(200)과 대향 기판(280) 사이에 봉지되고, 기판(200) 위에 드라이버 IC로 형성된 신호선 구동회로(292)가 제공되어 있다. 구동영역에는 박막트랜지스터(283, 284)를 가지는 구동회로가 제공되어 있다.
박막트랜지스터(283) 및 박막트랜지스터(284)가 n채널형 박막트랜지스터이므로, 본 실시형태에서의 주변 구동회로로서는, 박막트랜지스터(283) 및 박막트랜지스터(284)를 포함하는 NMOS 회로가 제공되어 있다.
본 실시형태에서는, 구동회로 영역에서 NMOS 구조를 사용하여 인버터로서 기능시키고 있다. 이와 같이 PMOS 구조 또는 NMOS 구조만을 사용하는 경우에, 일부의 TFT의 게이트 전극층과 소스 전극층 또는 드레인 전극층을 접속시킨다.
본 실시형태에서는, 스위칭용 TFT가 이중 게이트 구조를 가지지만, 단일 게이트 구조이어도 좋고, 멀티게이트 구조이어도 좋다. 또한, 반도체를 SAS나 결정성 반도체를 사용하여 제조하는 경우, 일 도전형을 부여하는 불순물의 첨가에 의해 불순물 영역을 형성할 수도 있다. 이 경우, 반도체층은 농도가 다른 불순물 영역들을 가질 수도 있다. 예를 들어, 반도체층은 채널 영역 근방에서 게이트 전극층과 겹치는 영역인 저농도 불순물 영역과, 그의 외측의 고농도 불순물 영역을 가질 수도 있다.
이상 나타낸 바와 같이, 본 실시형태에서는 공정을 간략화할 수 있다. 또한, 액적 토출법을 사용하여 기판 위에 직접 각종 구성물(부품)이나 마스크층을 형성함으로써, 한 변이 1000 mm 이상인 제5 세대 이하의 유리 기판을 사용는 경우에도 표시 패널을 용이하게 제조할 수 있다.
본 실시형태에서는, 도금 촉매 원소를 흡착하는 광촉매 물질에 후면 노광에 의해 광을 선택적으로 조사하여, 노광된 광촉매 물질에 도금 촉매 원소를 선택적으로 흡착시킴으로써, 소스 전극층 및 드레인 전극층을 자기정합적으로 형성하고 있다. 따라서, 마스크의 정렬 어긋남에 의한 형상 불량 등이 발생하지 않고, 배선을 제어성 좋게 형성할 수 있다. 따라서, 본 발명을 사용하면, 신뢰성이 높은 반도체장치, 표시장치 등을 수율 좋게 제조할 수 있다.
또한, 도금법을 사용하기 때문에, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고 용도에 맞는 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능, 고신뢰성의 반도체장치를 제조할 수도 있다.
[실시형태 6]
본 발명을 사용하여 박막트랜지스터를 형성하고, 이 박막트랜지스터를 사용하여 표시장치를 형성할 수 있다. 또한, 발광소자를 사용하고, 이 발광소자를 구동하는 트랜지스터로서 n채널형 트랜지스터를 사용하는 경우, 이 발광소자로부터 방사되는 광은 하면 방사, 상면 방사, 양면 방사 중의 어느 것인가를 행한다. 여기서는, 각각의 방사 방식에 따른 발광소자의 적층 구조에 대하여 도 12(A)∼도 12(C)를 참조하여 설명한다.
본 실시형태에서는, 각각이 실시형태 4에서 제조한 코플래너형 박막트랜지스터인 박막트랜지스터(461), 박막트랜지스터(471), 및 박막트랜지스터(481)를 사용한다. 박막트랜지스터(481)는 투광성을 가진 기판(480) 위에 제공되고, 게이트 전극층(493), 게이트 절연층(497), 반도체층(496), 소스 전극층 또는 드레인 전극층(487a), 및 소스 전극층 또는 드레인 전극층(487b)을 포함하고 있다. 소스 전극층 또는 드레인 전극층(487a) 및 소스 전극층 또는 드레인 전극층(487b)은 게이트 전극층(493)을 마스크로 사용한 후면 노광에 의해 광촉매 물질(495a) 및 광촉매 물질(495b)을 활성화하여 자기정합적으로 도금법에 의해 형성된다. 또한, 본 실시형태에서는, 게이트 전극층(493)도 도금 촉매 물질을 흡착 또는 석출시키는 기능을 가지는 광촉매 물질 또는 아미노기를 가지는 물질(482)을 사용하여 도금법에 의해 형성된다.
광촉매 물질 또는 아미노기를 가지는 물질(482)은 기판 위에 형성된 후 소망의 형상으로 가공되거나, 또는 액적 토출법이나 인쇄법 등을 사용하여 선택적으로 형성될 수 있다. 광촉매 물질의 광 조사에 의한 광촉매 기능을 사용하는 경우, 포토마스크를 사용하여 선택적 광 조사를 행할 수 있다. 광촉매 물질 또는 아미노기를 가지는 물질(482)은 기판 위에 형성되는 첫번째 형성물이기 때문에, 포토마스크의 어긋남에 의해 비교적 영향을 주지 않는 광촉매 물질 또는 아미노기를 가지는 물질(482)의 형성 공정에 포토마스크를 사용하고, 이어서, 후면 노광을 사용하여 자기정합적으로 소스 전극층 또는 드레인 전극층을 형성함으로써, 정밀한 반도체장치를 수율 좋게 제조할 수 있다. 포토마스크로서는, 광을 투과하는 재료로 형성된 기판에 광을 차단하는 재료로 형성된 마스크가 제공되어 형성된 마스크를 사용하면 좋고, 예를 들어, 광원으로서 자외선 램프를 사용하고, 기판으로서 석영 기판, 마스크로서 금속으로 된 메탈 마스크를 사용하면 좋다. 본 실시형태와 같이 광촉매 물질 또는 아미노기를 가지는 물질(482)을 액적 토출법에 의해 선택적으로 형성하면, 제조공정이 더욱 간략화된다.
먼저, 기판(482)측으로 광을 방사하는 경우, 즉, 하면 방사를 행하는 경우에 대하여 도 12(A)를 참조하여 설명한다. 이 경우, 박막트랜지스터(481)에 전기적으로 접속하도록 소스 전극층 또는 드레인 전극층(487b)에 접하는 제1 도전층(484), 전계발광층(485), 및 제2 전극층(486)이 차례로 적층된다. 광이 투과하는 기판(480)은 적어도 가시광 영역의 광에 대하여 투광성을 가질 필요가 있다. 다음에, 기판(460)과 반대측으로 방사하는 경우, 즉, 상면 방사를 행하는 경우에 대하여 도 12(B)를 참조하여 설명한다. 박막트랜지스터(461)는 상술한 박막트랜지스터와 마찬가지로 형성될 수 있다.
박막트랜지스터(461)에 전기적으로 접속하는 소스 전극층 또는 드레인 전극층(462)이 제1 전극층(463)에 접하여 전기적으로 접속된다. 제1 전극층(463), 전계발광층(464), 및 제2 전극층(465)이 차례로 적층된다. 소스 전극층 또는 드레인 전극층(462)은 반사성을 가지는 금속층이고, 발광소자로부터 방사되는 광을 화살표로 나타낸 바와 같이 상방으로 반사한다. 소스 전극층 또는 드레인 전극층(462)과 제1 전극층(463)은 적층되는 구조로 되어 있으므로, 제1 전극층(463)이 투광성 재료를 사용하여 형성되고 광을 투과하여도, 이 광은 소스 전극층 또는 드레인 전극층(462)에 의해 반사되고, 기판(460)과 반대측으로 방사된다. 물론, 제1 전극층(463)은 반사성을 가지는 금속막을 사용하여 형성될 수도 있다. 발광소자로부터 방출하는 광은 제2 전극층(465)을 투과하여 방출되므로, 제2 전극층(465)은 적어도 가시광을 투과하는 재료로 형성된다. 마지막으로, 광이 기판(470)측과 그 반대측 모두로 방사하는 경우, 즉, 양면 방사를 행하는 경우에 대하여 도 12(C)를 참조하여 설명한다. 박막트랜지스터(471)도 채널 보호형 박막트랜지스터이다. 박막트랜지스터(471)의 반도체층에 전기적으로 접속되는 소스 전극층 또는 드레인 전극층(477)이 제1 전극층(472)에 전기적으로 접속되어 있다. 제1 전극층(472), 전계발광층(473), 및 제2 전극층(474)이 차례로 적층된다. 이때, 제1 전극층(472)과 제2 전극층(474) 모두가 적어도 가시 영역의 광을 투과하는 재료를 사용하여 형성되거나, 또는 광을 투과할 수 있는 두께로 형성되면, 양면 방사가 실현된다. 이 경우, 광이 투과하는 절연층 및 기판(470)도 적어도 가시 영역의 광에 대하여 투광성을 가질 필요가 있다.
본 실시형태에서 적용될 수 있는 발광소자의 형태를 도 11(A)∼도 11(D)에 나타낸다. 도 11(A)∼도 11(D)는 각각 발광소자의 구성을 나타낸다. 각각의 발광소자는, 유기 화합물과 무기 화합물을 혼합하여 이루어지는 전계발광층(860)이 제1 전극층(870)과 제2 전극층(850) 사이에 끼워져 있는 구성을 가진다. 전계발광층(860)은 도 11(A)∼도 11(D)에 도시된 바와 같이, 제1 층(804), 제2 층(803), 및 제3 층(802)을 포함하고 있다.
제1 층(804)은 제2 층(803)으로 정공(hole)을 수송하는 기능을 가지는 층이고, 적어도 제1 유기 화합물과, 이 제1 유기 화합물에 대하여 전자 수용성을 나타내는 제1 무기 화합물을 포함한다. 중요한 것은, 제1 유기 화합물과 제1 무기 화합물이 단순히 혼합하여 있는 것이 아니고, 제1 무기 화합물이 제1 유기 화합물에 대하여 전자 수용성을 나타낸다는 점이다. 이와 같은 구성으로 함으로써, 본래 내재적인 캐리어를 거의 가지지 않는 제1 유기 화합물에 많은 정공 캐리어가 발생되어, 매우 우수한 정공 주입성 및 정공 수송성을 나타낸다.
따라서, 제1 층(804)에 대해서는, 무기 화합물을 혼합함으로써 얻어진다고 생각되는 유리한 효과(내열성의 향상 등)뿐만 아니라, 우수한 도전성(제1 층(804)에 있어서는 특히 정공 주입성 및 정공 수송성)도 얻어질 수 있다. 이러한 우수한 도전성은, 서로 전자적인 상호 작용을 미치지 않는 유기 화합물과 무기 화합물을 단순히 혼합한 종래의 정공 수송층에서는 얻어지지 않는 유리한 효과이다. 이 효과에 의해, 종래보다도 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하는 일 없이 제1 층(804)을 두껍게 할 수 있으므로, 오물 등에 기인하는 소자 의 단락(短絡)도 억제할 수 있다.
상술한 바와 같이, 제1 유기 화합물에서는 정공 캐리어가 발생하기 때문에, 제1 유기 화합물로서는 정공 수송성의 유기 화합물을 사용하는 것이 바람직하다. 정공 수송성의 유기 화합물의 예로서는, 프탈로시아닌(약칭: H2PC), 구리 프탈로시아닌(약칭: CuPc), 바나딜 프탈로시아닌(약칭: VOPc), 4,4',4''-트리스(N,N-디페닐아미노)트리페닐아민(약칭: TDATA), 4,4'4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭: MTDATA), 1,3,5-트리스[N,N-디(m-톨일)아미노]벤젠(약칭: m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭: TPD), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭: NPB), 4,4'-비스{N-[4-디(m-톨일)아미노]페닐-N-페닐아미노}비페닐(약칭: DNTPD), 4,4',4''트리스(N-카르바졸일)트리페닐아민(약칭: TCTA) 등이 있지만, 이들에 한정되는 것은 아니다. 또한, 상술한 화합물 중에, TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA 등으로 대표되는 방향족 아민 화합물이 정공 캐리어를 발생하기 쉽고, 제1 유기 화합물로서 적합한 화합물군이다.
한편, 제1 무기 화합물은 제1 유기 화합물로부터 전자를 받기 쉬운 것이라면 어떤 것이라도 좋고, 다양한 금속 산화물 또는 금속 질화물이 사용될 수 있다. 주기율표 4족 내지 12족 중의 어느 것인가에 속하는 천이 금속의 산화물이 전자 수용성을 나타내기 쉽기 때문에 바람직하다. 구체적으로는, 산화티탄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산화아연 등이 사 용될 수 있다. 또한, 상술한 금속 산화물 중에, 주기율표 4족 내지 8족 중의 어느 것인가에 속하는 천이 금속의 산화물은 전자 수용성이 높은 것이 많고, 바람직한 화합물군이다. 특히, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄은, 진공 증착에 의해 성막될 수 있고 취급하기 쉽기 때문에 바람직하다.
또한, 제1 층(804)은 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을 다수 적층하여 형성될 수도 있고, 또는, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함할 수도 있다.
다음에, 제3 층(802)에 대하여 설명한다. 제3 층(802)은 제2 층(803)으로 전자를 수송하는 기능을 가지는 층이고, 적어도 제3 유기 화합물과, 이 제3 유기 화합물에 대하여 전자 공여성을 나타내는 제3 무기 화합물을 포함한다. 중요한 것은, 제3 유기 화합물과 제3 무기 화합물이 단순히 서로 혼합되어 있는 것이 아니고, 제3 무기 화합물이 제3 유기 화합물에 대하여 전자 공여성을 나타낸다는 점이다. 이와 같은 구성으로 함으로써, 본래 내재적인 캐리어를 거의 가지지 않는 제3 유기 화합물에서 많은 전자 캐리어가 발생하고, 매우 우수한 전자 주입성 및 전자 수송성을 나타낸다.
따라서, 제3 층(802)에 대해서는, 무기 화합물을 혼합함으로써 얻어진다고 생각되는 유리한 효과(내열성의 향상 등)뿐만 아니라, 우수한 도전성(제3 층(802)에 있어서는 특히, 전자 주입성 및 전자 수송성)도 얻어질 수 있다. 이러한 우수한 도전성은, 서로 전자적인 상호 작용을 미치지 않는 유기 화합물과 무기 화합물을 단순히 혼합한 종래의 전자 수송층에서는 얻어지지 않는 효과이다. 이 효과에 의해, 종래보다 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하지 않고 제3 층(802)을 두껍게 할 수 있기 때문에, 오물 등에 기인하는 소자의 단락도 억제할 수 있다.
상술한 바와 같이, 제3 유기 화합물에서는 전자 캐리어가 발생하기 때문에, 제3 유기 화합물로서는 전자 수송성의 유기 화합물을 사용하는 것이 바람직하다. 전자 수송성의 유기 화합물의 예로서는, 트리스(8-퀴놀리놀라토)알루미늄(약칭: Alq3), 트리스(4-메틸-8-퀴놀리놀라토)알루미늄(약칭: Almq3), 비스(10-히드록시벤조[h]-퀴놀리나토)베릴륨(약칭: BeBq2), 비스(2-메틸-8-퀴놀리놀라토)(4-페닐페놀라토)알루미늄(약칭: BAlq), 비스[2-(2'-히드록시페닐)벤조옥사졸라토]아연(약칭: Zn(BOX)2), 비스[2-(2'-히드록시페닐)벤조티아졸라토]아연(약칭: Zn(BTZ)2), 바소페난트롤린(약칭: BPhen), 바소큐프로인(약칭: BCP), 2-(4-비페닐일)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(4-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 2,2',2''-(1,3.5-벤젠트리일)-트리스(1-페닐-1H-벤즈이미다졸(약칭: TPBI), 3-(4-비페닐일)-4-페닐-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭: TAZ), 3-(4-비페닐일)-4-(4-에틸페닐)-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭: p-EtTAZ) 등이 있지만, 이들에 한정되는 것은 아니다. 또한, 상술한 화합물 중에서도, Alq3, Almq3, BeBq2, BAlq, Zn(BOX)2, Zn(BTZ)2 등으로 대표되는 방향환을 포함하는 킬레이트 배위자를 가지는 킬레이트 금속 착체; BPhen, BCP 등으로 대표되는 페난트롤린 골격을 가지는 유기 화합물; 및 PBD, OXD-7 등으로 대표 되는 옥사디아졸 골격을 가지는 유기 화합물은 전자 캐리어를 발생하기 쉽고, 제3 유기 화합물로서 적합한 화합물군이다.
한편, 제3 무기 화합물은 제3 유기 화합물에 전자를 공여하기 쉬운 것이라면 무엇이라도 좋고, 다양한 금속 화합물 또는 금속 질화물이 사용될 수 있다. 알칼리 금속 산화물, 알칼리토류 금속 산화물, 희토류 금속 산화물, 알칼리 금속 질화물, 알칼리토류 금속 질화물, 희토류 금속 질화물이 전자 공여성을 나타내기 쉽기 때문에 바람직하다. 구체적으로는, 산화리튬, 산화스트론튬, 산화바릴륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탈 등이 사용될 수 있다. 특히, 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은, 진공 증착에 의해 성막될 수 있고 취급하기 쉽기 때문에 바람직하다.
제3 층(802)은 상술한 유기 화합물과 무기 화합물의 조합을 포함하는 층을 다수 적층하여 형성될 수도 있고, 또는, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함할 수도 있다.
다음에, 제2 층(803)에 대하여 설명한다. 제2 층(803)은 발광 기능을 가지는 층이고, 발광성의 제2 유기 화합물을 포함한다. 또한, 제2 무기 화합물을 포함할 수도 있다. 제2 층(803)은 다양한 발광성 유기 화합물 및 무기 화합물을 사용하여 형성될 수 있다. 그러나, 제2 층(803)은 제1 층(804)이나 제3 층(802)에 비하여 전류가 흐르기 어렵다고 생각되기 때문에, 제2 층(803)의 막 두께는 10 nm∼100 nm 정도가 바람직하다.
제2 유기 화합물로서는 발광성의 유기 화합물이라면 특별히 한정되지 않고, 제2 유기 화합물의 예로서는, 9,10-디(2-나프틸)안트라센(약칭: DNA), 9,10-디(2-나프틸)-2-tert-부틸안트라센(약칭: t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi), 쿠마린 30, 쿠마린 6, 쿠마린 545, 쿠마린 545T, 페릴렌, 루브렌, 페리플란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭: TBP), 9,10-디페닐안트라센(약칭: DPA), 5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-6-[p-(디메틸아미노)스티릴]-4H-피란(약칭: DCM1), 4-(디시아노메틸렌)-2-메틸-6-[2-(쥬롤리딘-9-일)에테닐]-4H-피란(약칭: DCM2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭: BisDCM) 등이 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디나토-N, C2']이리듐(피콜리네이트)(약칭: FIrpic), 비스{2-[3',5'-비스(트리플루오로메틸)페닐]필리디나토-N,C2'}이리듐(피콜리네이트)(약칭: Ir(CF3ppy)2(pic)), 트리스(2-페닐피리디나토-N,C2')이리듐(약칭: Ir(ppy)3), 비스(2-페닐피리디나토-N,C2')이리듐(아세틸아세토네이트)(약칭: Ir(ppy)2(acac)), 비스[2-(2'-티에닐)피리디나토-N,C3']이리듐(아세틸아세토네이트)(약칭: Ir(thp)2(acac)), 비스(2-페닐퀴놀리나토-N,C2')이리듐(아세틸아세토네이트)(약칭: Ir(pq)2(acac)), 또는 비스[2-(2'-벤조티에닐)피리디나토-N,C3']이리듐(아세틸아세토네이트)(약칭: Ir(btp)2(acac)) 등의 인광을 방출할 수 있는 화합물을 사용할 수 도 있다.
또한, 제2 층(803)에는, 일중항 여기 발광재료 외에, 금속 착체 등을 함유하는 삼중항 여기 발광재료를 사용하여도 좋다. 예를 들어, 적색 발광 화소, 녹색 발광 화소 및 청색 발광 화소 중, 휘도 반감 시간이 비교적 짧은 적색 발광 화소는 삼중항 여기 발광재료를 사용하여 형성하고, 다른 화소들은 일중항 여기 발광재료를 사용하여 형성한다. 삼중항 여기 발광재료는 발광 효율이 좋고, 같은 휘도를 얻는데 소비전력이 적게 되는 특징이 있다. 즉, 적색 화소에 삼중항 여기 발광재료를 사용한 경우, 소량의 전류만이 발광소자에 인가될 필요가 있으므로, 신뢰성이 향상될 수 있다. 저소비전력화를 달성하기 위해, 적색 발광 화소와 녹색 발광 화소를 삼중항 여기 발광재료를 사용하여 형성하고, 청색 발광 화소를 일중항 여기 발광재료를 사용하여 형성할 수도 있다. 사람의 눈에 매우 잘 보이는 녹색을 방사하는 발광소자도 삼중항 여기 발광재료를 사용하여 형성함으로써, 저소비전력화를 더욱 도모할 수 있다.
또한, 제2 층(803)은 상술한 발광을 나타내는 제2 유기 화합물뿐만 아니라, 다른 유기 화합물도 포함할 수 있다. 첨가될 수 있는 유기 화합물의 예로서는, 앞에서 설명된 TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq3, Almq3, BeBq2, BAlq, Zn(BOX)2, Zn(BTZ)2, BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi 등 외에, 4,4'-비스(N-카르바졸일)비페닐(약칭: CBP), 1,3,5-트리스[4-(N-카르바졸일)페닐]벤젠(약칭: TCPB) 등이 있지만, 이들에 한정되는 것은 아 니다. 또한, 제2 유기 화합물에 추가하여 첨가되는 유기 화합물은 제2 유기 화합물은 제2 유기 화합물을 효율 좋게 발광시키기 위해, 제2 유기 화합물보다 높은 여기 에너지를 가지고, 또한, 제2 유기 화합물보다 많은 양으로 첨가되어 있는 것이 바람직하다(그것에 의해, 제2 유기 화합물의 농도 소광을 방지할 수 있다). 또는, 또 다른 기능으로서, 첨가된 유기 화합물이 제2 유기 화합물과 함께 발광을 나타내도 좋다(그것에 의해, 백색 발광 등도 가능하게 된다).
제2 층(803)은, 발광 파장대가 다른 발광층을 화소마다 형성하여 컬러 표시를 행하는 구성으로 하여도 좋다. 전형적으로는, R(적), G(녹), B(청)의 각 색에 대응한 발광층을 형성한다. 이 경우에도, 화소의 광 방사측에 그 발광 파장대의 광을 투과하는 필터를 제공함으로써, 색 순도의 향상 및 화소부의 경면 반사(비침)의 방지를 도모할 수 있다. 필터를 제공함으로써, 종래 필요로 했던 원형 편광판 등을 생략할 수 있게 되어, 발광층으로부터 방사되는 광의 손실을 감소시킬 수 있다. 또한, 비스듬한 방향으로부터 화소부(표시 화면)를 보는 경우에 일어나는 색조의 변화를 저감할 수 있다.
제2 층(803)에 사용할 수 있는 재료는 저분자계 유기 발광재료와 고분자계 유기 발광재료 모두가 바람직하다. 고분자계 유기 발광재료는 저분자계에 비하여 물리적 강도가 높고, 소자의 내구성이 높다. 또한, 도포에 의해 고분자계 유기 발광재료를 성막할 수 있으므로, 소자의 제조가 비교적 용이하다.
발광색은 발광층의 재료에 의해 결정되기 때문에, 그 재료를 선택함으로써 소망의 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 전계발광 재료로서는, 폴리파라페닐렌 비닐렌계 재료, 폴리파라페닐렌계 재료, 폴리티오펜계 재료, 또는 폴리플루오렌계 재료가 있다.
폴리파라페닐렌 비닐렌계 재료로서는, 폴리(파라페닐렌비닐렌)[PPV]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌) [RO-PPV], 폴리(2-(2'-에틸-헥속시)-5-메톡시-1,4-페닐렌비닐렌 [MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌) [ROPh-PPV] 등이 사용될 수 있다. 폴리파라페닐렌계 재료로서는, 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌) [RO-PPP], 폴리(2,5-디헥속시-1,4-페닐렌) 등이 사용될 수 있다. 폴리티오펜계 재료로서는, 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜) [PAT], 폴리(3-헥실티오펜) [PHT], 폴리(3-시클로헥실티오펜) [PCHT], 폴리(3-시클로헥실-4-메틸티오펜) [PCHMT], 폴리(3,4-디시클로헥실티오펜) [PDCHT], 폴리[3-(4-옥틸페닐)-티오펜) [POPT], 폴리[3-(4-옥틸페닐)-2,2-비티오펜] [PTOPT] 등이 사용될 수 있다. 폴리플루오렌계 재료로서는, 폴리플루오렌[PF]의 유도체, 폴리(9,9-디알킬플루오렌) [PDAF], 폴리(9,9-디옥틸플루오렌) [PDOF] 등이 사용될 수 있다.
제2 무기 화합물로서는, 제2 유기 화합물의 발광을 소광하기 어려운 무기 화합물이라면 어떠한 것이라도 좋고, 다양한 금속 산화물이나 금속 질화물이 사용될 수 있다. 특히, 주기율표 13족 또는 14족에 속하는 금속의 산화물은 제2 유기 화합물의 발광을 소광하기 어렵기 때문에 바람직하고, 구체적으로는, 산화알루미늄, 산화갈륨, 산화규소, 산화게르마늄이 바람직하다. 그러나, 제2 무기 화합물이 이들에 한정되는 것은 아니다.
또한, 제2 층(803)은 상술한 유기 화합물과 무기 화합물의 조합을 포함하는 층을 다수 적층하여 형성되어도 좋고, 또는, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하여도 좋다. 발광층의 층 구조는 변경될 수 있는 것이고, 특정의 전자 주입 영역이나 발광 영역을 구비하지 않는 대신에, 전자를 주입하기 위한 전극층을 구비하거나, 발광성 재료를 분산시켜 구비할 수도 있고, 그러한 변형은 본 발명의 취지를 벗어나지 않는 범위에 있어서 허용될 수 있는 것이다.
상기와 같은 재료로 형성된 발광소자는 순 방향으로 바이어스된 때 발광한다. 발광소자를 사용하여 형성된 표시장치의 화소는 단순 매트릭스(패시브 매트릭스) 방식 또는 액티브 매트릭스 방식으로 구동될 수 있다. 어떤 방식이더라도, 개개의 화소는 어느 특정 타이밍으로 순 방향으로 바이어스를 인가함으로써 발광하게 되지만, 어느 일정 기간에는 비발광 상태가 되어 있다. 이 비발광 시간에 역 방향의 바이어스 인가함으로써, 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는, 특정 구동 조건 하에서 발광 강도가 저하하는 열화(劣化) 모드나, 화소 내에서 비발광 영역이 확대되어 외관 상 휘도가 저하하는 열화 모드가 있지만, 순 방향 및 역 방향으로 바이어스를 인가하는 교류적인 구동을 행함으로써, 열화의 진행을 늦출 수 있어, 발광장치의 신뢰성을 향상시킬 수 있다. 또한, 교류적인 구동은 디지털 구동과 아날로그 구동 모두에 적용될 수 있다.
따라서, 봉지 기판 위에 컬러 필터(착색층)를 형성하여도 좋다. 컬러 필터(착색층)는 증착법이나 액적 토출법에 의해 형성될 수 있고, 컬러 필터(착색층)를 사용하면, 고정세한 표시를 행할 수 있다. 이것은, 컬러 필터(착색층)에 의해 각 RGB의 발광 스펙트럼의 넓은 피크가 날카로운 피크가 되도록 보정될 수 있기 때문이다.
단색 광을 나타내는 재료를 컬러 필터나 색 변환층과 조합시켜 형성함으로써 풀 컬러 표시를 행할 수 있다. 예를 들어, 컬러 필터(착색층)나 색 변환층은 제2 기판 위에 형성된 다음, 기판에 부착될 수도 있다.
물론, 단색 발광의 표시를 행하여도 좋다. 예를 들어, 단색 광을 사용하는 에리어 컬러 타입의 표시장치를 형성하여도 좋다. 에리어 컬러 타입에는 패시브 매트릭스형 표시부가 적합하고, 주로 문자나 기호를 표시할 수 있다.
제1 전극층(870) 및 제2 전극층(850)의 재료는 일 함수를 고려하여 선택될 필요가 있고, 제1 전극층(870) 및 제2 전극층(850)은 화소 구성에 따라 양극 또는 음극이 될 수 있다. 구동용 박막트랜지스터의 극성이 p채널형인 경우, 도 11(A)에 도시된 바와 같이, 제1 전극층(870)이 양극으로 작용할 수 있고, 제2 전극층(850)이 음극으로 작용할 수 있다. 또한, 구동용 박막트랜지스터의 극성이 n채널형인 경우에는, 도 11(B)에 도시된 바와 같이, 제1 도전층(870)이 음극으로 작용할 수 있고, 제2 전극층(850)이 양극으로 작용할 수 있다. 제1 전극층(870) 및 제2 전극층(850)에 사용할 수 있는 재료에 대하여 설명한다. 제1 전극층(870)과 제2 전극층(850)이 양극으로서 기능하는 경우에는, 일 함수가 큰 재료(구체적으로는, 4.5 eV 이상의 일 함수를 가지는 재료)를 사용하는 것이 바람직하고, 제1 전극층과 제2 전극층(850)이 음극으로서 기능하는 경우에는, 일 함수가 작은 재료(구체적으로는 3.5 eV 이하의 일 함수를 가지는 재료)를 사용하는 것이 바람직하다. 그러나, 제1 층(804)은 정공 주입성 및 정공 수송성이 우수하고, 제3 층(802)은 전자 주입성 및 전자 수송성이 우수하기 때문에, 제1 전극층(870)와 제2 전극층(850) 모두가 거의 일 함수에 의해 제한을 받지 않고, 다양한 재료가 사용될 수 있다.
도 11(A) 및 도 11(B)에 나타낸 발광소자는 제1 전극층(870)을 통해 광을 취출하는 구조이기 때문에, 제2 전극층(850)은 반드시 투광성을 가질 필요가 없다. 제2 전극층(850)은 Ti, TiN, TiSiXNY, Ni, W, WSiX, WNX, WSiXNY, NbN, Cr, Pt, Zn, Sn, In, Ta, Al, Cu, Au, Ag, Mg, Ca, Li 또는 Mo에서 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료를 주성분으로 하는 막 또는 그들의 적층막으로 100 nm∼800 nm의 총 막 두께 범위로 형성될 수도 있다.
제2 전극층(850)은 증착법, 스퍼터링법, CVD법, 인쇄법 또는 액적 토출법 등에 의해 형성될 수 있다.
또한, 제2 전극층(850)이 제1 전극층(870)에 사용되는 재료와 같은 투광성을 가진 도전성 재료를 사용하여 형성되면, 제2 도전층(850)으로부터도 광을 취출하는 구조가 되고, 발광소자로부터 방사되는 광이 제1 도전층(870)측과 제2 도전층(850)측의 양쪽으로부터 방사되는 양면 방사 모드가 얻어질 수 있다.
또한, 제1 도전층(870)과 제2 도전층(850)의 종류를 바꿈으로써, 본 발명의 발광소자는 다양한 변형을 가진다.
도 11(B)는 전계발광층(860)에서 제1 도전층(870)측으로부터 제3 층(802), 제2 층(803), 제1 층(804)이 이 순서로 제공되어 있는 경우를 나타낸다.
상기한 바와 같이, 본 발명의 발광소자에서는, 제1 도전층(870)과 제2 도전층(850) 사이에 끼워진 층이, 유기 화합물과 무기 화합물이 조합된 층을 포함하는 전계발광층(860)으로 되어 있다. 이 발광소자는, 유기 화합물과 무기 화합물을 혼합함으로써, 유기 화합물 또는 무기 화합물 단독으로는 얻을 수 없는 기능인, 높은 캐리어 주입성 및 캐리어 수송성과 같은 기능을 제공하는 층(즉, 제1 층(804) 및 제3 층(802))이 제공되어 있는 신규한 유기-무기 복합형의 발광소자이다. 또한, 제1 층(804) 및 제3 층(802)은 특히 제1 전극층(870)측에 제공되는 경우, 유기 화합물과 무기 화합물이 조합된 층일 필요가 있고, 제2 전극층(850)측에 제공되는 경우에는 유기 화합물과 무기 화합물 중 어느 하나만을 포함할 수도 있다.
또한, 유기 화합물과 무기 화합물이 혼합된 층인 전계발광층(860)을 형성하는 방법으로서는 다양한 방법이 사용될 수 있다. 예를 들어, 유기 화합물과 무기 화합물 모두를 저항 가열에 의해 증착시키는 공증착 방법이 있다. 또한, 유기 화합물을 저항 가열에 의해 증측시키는 한편, 무기 화합물을 전자 빔(EB)에 의해 증측시켜 공증착하여도 좋다. 또한, 유기 화합물을 저항 가열에 의해 증착시킴과 동시에 무기 화합물을 스퍼터링하여 양쪽을 동시에 퇴적하는 방법도 있다. 또한, 습식법에 의해 전계발광층을 성막하여도 좋다.
또한, 제1 전극층(870) 및 제2 전극층(850)에 대해서도, 마찬가지로, 저항 가열에 의한 증착법, EB 증착법, 스퍼터링법, 습식법 등이 사용될 수 있다.
도 11(C)에서는, 도 11(A)의 구성에서 제1 전극층(870)에 반사성을 가진 전극층을 사용하고, 제2 전극층(850)에 투광성을 가진 전극층을 사용하고 있다. 발 광소자로부터 방사된 광은 제1 전극층(870)에 의해 반사되고, 제2 전극층(850)을 투과하여, 외측으로 방사된다. 마찬가지로, 도 11(D)에서는, 도 11(B)의 구성에서 제1 도전층(870)에 반사성을 가진 도전층을 사용하고, 제2 전극층(850)에 투광성을 가진 전극층을 사용하고 있다. 발광소자로부터 방사된 광은 제1 전극층(870)에 의해 반사되고, 제2 전극층(850)을 투과하여, 외측으로 방사된다. 본 실시형태는 실시형태 1∼5와 자유롭게 조합될 수 있다.
[실시형태 7]
다음에, 실시형태 4∼6에 따라 제조된 표시 패널에 구동용의 드라이버 회로를 실장하는 양태에 대하여 설명한다.
먼저, COG 방식을 채용한 표시장치에 대하여 도 28(A)를 참조하여 설명한다. 기판(2700) 위에는, 문자나 화상 등의 정보를 표시하는 화소부(2701)가 제공되어 있다. 복수의 구동회로가 제공된 기판을 직사각형으로 분단하고, 분단 후의 구동회로(드라이버 IC라고도 칭함)(2751)가 기판(2700) 위에 실장된다. 도 28(A)는 복수의 드라이버 IC(2751)와, 그 드라이버 IC(2751)의 끝의 FPC(2750)를 실장하는 형태를 나타낸다. 또한, 분할 후의 크기는 화소부의 신호선측의 변의 길이와 거의 같게 하고, 단일의 드라이버 IC의 끝에 테이프를 실장할 수도 있다.
또는, TAB 방식을 채용하여도 좋다. 그 경우에는, 도 28(B)에 도시된 바와 같이, 복수의 테이프를 부착하고, 이 테이프에 드라이버 IC를 실장할 수도 있다. COG 방식의 경우와 마찬가지로, 단일의 테이프에 단일의 드라이버 IC를 실장할 수도 있고, 이 경우에는, 강도의 문제로 드라이버 IC를 고정하는 금속편 등을 함께 부착하여도 좋다.
표시 패널에 실장되는 드라이버 IC는 생산성을 향상시키는 관점에서 한 변이 300 mm∼1000 mm 또는 긴 변이 1000 mm 이상인 직사각형의 기판 위에 다수 형성될 수도 있다.
즉, 구동회로부와 입출력 단자를 하나의 유닛으로 하는 회로 패턴을 기판 위에 다수 형성하고, 마지막에 분할하여 사용할 수도 있다. 화소부의 한 변의 길이나 화소 피치를 고려하여, 드라이버 IC는 긴 변이 15∼80 mm, 짧은 변이 1∼6 mm의 직사각형으로 형성될 수도 있다. 또는, 드라이버 IC는 화소부의 것과 동일한 변 길이를 가지도록, 또는 화소부의 한 변의 길이를 각 구동회로의 한 변의 길이에 더한 길이를 가지도록 형성될 수도 있다.
IC 칩에 대한 드라이버 IC의 외형 치수의 이점(利點)은 긴 변의 길이에 있다. 긴변의 길이가 15∼80 mm인 드라이버 IC를 사용하면, 화소부에 대응하여 실장하는데 필요한 드라이버 IC의 수가 IC 칩을 사용하는 경우보다 적기 때문에, 제조 상의 수율을 향상시킬 수 있다. 또한, 유리 기판 위에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정이 없으므로 생산성이 감소되지 않는다. 이것은 원형의 실리콘 웨이퍼로부터 IC 칩을 취출하는 경우와 비교하면, 큰 이점이다.
또한, 도 27(B)에 도시된 바와 같이 주사선측 구동회로(3702)를 기판 위에 일체로 형성하는 경우, 화소부(3701) 외측의 영역에는 신호선측 구동회로가 형성된 드라이버 IC가 실장된다. 이 드라이버 IC는 신호선측 구동회로이다. RGB 풀 컬러 에 대응한 화소부를 형성하기 위해서는, XGA급에는 3072개의 신호선이 필요하고 UXGA급에는 4800개의 신호선이 필요하게 된다. 이와 같은 개수로 형성된 신호선은 화소부(3701)의 단부에서 여러 블록으로 분할되고, 리드 선들이 형성된다. 이 신호선들은 드라이버 IC의 출력 단자의 피치에 맞추어 모여진다.
드라이버 IC는 기판 위에 형성되는 결정질 반도체로 형성되는 것이 바람직하고, 이 결정질 반도체는 연속 발광 레이저광을 조사함으로써 형성되는 것이 바람직하다. 따라서, 이 레이저광을 발생시키는 발진기로서는 연속 발광 고체 레이저 또는 기체 레이저를 사용한다. 연속 발광 레이저를 사용하면, 결정 결함이 적고, 그 결과, 대립경의 다결정 반도체층을 사용하여 트랜지스터를 제조할 수 있다. 또한, 이동도나 응답 속도가 양호하기 때문에 고속 동작이 가능하고, 종래의 소자보다 소자의 동작 주파수를 더욱 향상시킬 수 있고, 특성의 편차가 적기 때문에 높은 신뢰성을 얻을 수 있다. 또한, 동작 주파수의 추가 향상을 목적으로 하여, 트랜지스터의 채널 길이 방향과 기판 위에서의 레이저광의 이동 방향을 일치시켜도 좋다. 이것은, 연속 발광 레이저에 의한 레이저 결정화 공정에서는 트랜지스터의 채널 길이 방향과 기판 위에서의 레이저광의 이동 방향이 서로 거의 평행(바람직하게는 -30°∼30°)할 때, 가장 높은 이동도를 얻을 수 있기 때문이다. 채널 길이 방향이란 채널 형성 영역에서 전류가 흐르는 방향, 바꿔말하면, 전하가 이동하는 방향에 대응한다. 이와 같이 제조한 트랜지스터는 결정립이 채널 방향으로 연장하여 있는 다결정 반도체층으로 이루어진 활성층을 가지고, 이것은 결정립계가 거의 채널 방향을 따라 형성되어 있다는 것을 의미한다.
레이저 결정화를 행하기 위해서는, 레이저광을 대폭으로 좁게 하는 것이 바람직하고, 그 레이저광의 형상(빔 스폿)은 드라이버 IC의 짧은 변의 폭과 동일한 폭, 대략 1 mm∼3 mm를 가지는 것이 바람직하다. 또한, 피조사체에 대하여 충분하고 효율적인 에너지 밀도를 확보하기 위해, 레이저광의 조사 영역은 선 형상인 것이 바람직하다. 여기서 말하는 "선형"이란 엄밀한 의미에서 선을 의미하는 것이 아니고, 어스펙트비(aspect ratio)가 2 이상(바람직하게는 10∼10000)의 직사각형 또는 장원형을 가리킨다. 이와 같이, 레이저광 형상(빔 스폿)의 폭을 드라이버 IC의 짧은 변과 같은 길이로 함으로써, 생산성을 향상시킨 표시장치 제조방법을 제공할 수 있다.
도 28(A) 및 도 28(B)에 도시된 바와 같이, 주사선측 구동회로와 신호선측 구동회로 모두에 드라이버 IC를 실장하여도 좋다. 이 경우, 주사선측 구동회로와 신호선측 구동회로에 상이한 사양의 드라이버 IC를 사용하는 것이 바람직하다.
화소부에서는, 신호선과 주사선이 교차하여 매트릭스를 형성하고, 각 교차부에 대응하여 트랜지스터가 배치되어 있다. 본 발명의 한가지 특징은, 화소부에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모르퍼스 반도체를 채널부로 한 TFT를 사용하는 것에 있다. 비정질 반도체는 플라즈마 CVD법이나 스퍼터링법 등의 방법에 의해 형성된다. 세미아모르퍼스 반도체는 플라즈마 CVD법으로 300℃ 이하의 온도에서 형성될 수 있고, 예를 들어, 550 mm×650 mm의 외부 크기를 가지는 무알칼리 유리 기판의 경우에도, 트랜지스터를 형성하는데 필요한 막 두께를 단시간에 형성한다는 특징을 가진다. 이와 같은 제조기술의 특징은 대면적의 표시장치를 제조하는데 유효하다. 또한, 세미아모르퍼스 TFT는 SAS를 사용하여 채널 형성 영역을 형성함으로써 2∼10 ㎠/V·sec의 전계효과 이동도를 얻을 수 있다. 또한, 본 발명을 사용하면, 패턴을 소망의 형상으로 제어성 좋게 형성할 수 있으므로, 단채널과 같은 결함 없이 미세한 배선을 안정적으로 형성할 수 있다. 화소를 충분히 기능시키는데 필요한 전기 특성을 가지는 TFT를 형성할 수 있다. 따라서, 이 TFT는 화소의 스위칭용 소자나 주사선측 구동회로를 구성하는 소자로서 사용될 수 있다. 따라서, 시스템 온 패널화를 실현한 표시 패널을 제조할 수 있다.
반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로도 기판 위에 일체로 형성할 수 있고, 반도체층을 AS로 형성한 TFT를 사용하는 경우에는, 주사선측 구동회로와 신호선측 구동회로 모두로서 드라이버 IC를 실장할 수도 있다.
그 경우, 주사선측 구동회로와 신호선측 구동회로에 상이한 사양의 드라이버 IC를 사용하는 것이 바람직하다. 예를 들어, 주사선측 드라이버 IC를 구성하는 트랜지스터에는 30 V 정도의 내압이 요구되지만, 구동 주파수는 100 kHz 이하이고, 비교적 고속 동작은 요구되지 않는다. 따라서, 주사선측 드라이버를 구성하는 트랜지스터의 채널 길이(L)를 충분히 길게 설정하는 것이 바람직하다. 한편, 신호선측 드라이버 IC의 트랜지스터에는 12 V 정도의 내압이 있으면 충분하지만, 구동 주파수는 3 V에서 65 MHz 정도이고, 고속 동작이 요구된다. 따라서, 드라이버를 구성하는 트랜지스터의 채널 길이 등을 마이크론 룰(rule)로 설정하는 것이 바람직하다. 본 발명을 사용하면, 미세한 패턴이 제어성 좋게 형성될 수 있기 때문에, 본 발명은 그러한 마이크론 룰에도 충분히 대응할 수 있다.
드라이버 IC의 실장 방법은 특별히 한정되는 것은 아니고, COG 방법이나 와이어 본딩 방법, 또는 TAB 방법을 이용할 수 있다.
드라이버 IC의 두께와 대향 기판의 두께를 서로 동일하게 함으로써, 그들 사이의 거리는 거의 일정하고, 이것은 표시장치 전체로서의 박형화에 기여한다. 또한, 양 기판을 동일한 재료로 형성한 경우, 이 표시장치에 온도 변화가 발생하여도 열 응력이 발생하는 일이 없고, TFT로 형성된 회로의 특성이 손상되지 않는다. 그 외에도, 본 실시형태에서 설명하는 바와 같이 구동회로로서 IC 칩보다 긴 드라이버 IC를 실장함으로써, 하나의 화소부에 대하여 실장되는 드라이버 IC의 개수를 줄이는 것이 가능하다.
이상과 같이 하여, 표시 패널에 구동회로를 조립할 수 있다.
[실시형태 8]
본 발명의 표시장치에 구비되는 보호 회로의 일 예에 대하여 설명한다.
도 31(A)∼도 31(E)에 도시된 바와 같이, 외부 회로와 내부 회로 사이에 보호 회로(2713)를 형성할 수 있다. 이 보호 회로는 TFT, 다이오드, 저항 소자 및 용량 소자 등으로부터 선택된 하나 또는 복수의 소자를 포함한다. 아래에, 보호 회로의 몇가지 구성과 그의 동작에 대하여 설명한다. 먼저, 외부 회로와 내부 회로 사이에 배치되는 보호 회로로서, 하나의 입력 단자에 대응한 보호 회로의 등가 회로의 구성에 대하여 도 31(A)∼도 31(E)를 사용하여 설명한다. 도 31(A)에 도시된 보호 회로는 p채널형 박막트랜지스터(7220, 7230), 용량 소자(7210, 7240), 저항 소자(7250)를 포함한다. 저항 소자(7250)는 2개의 단자를 가지고, 한쪽 단자에는 입력 전압(Vin)(이하, Vin으로 표기)이 공급되고, 다른쪽 단자에는 저전위 전압(VSS)(이하, VSS로 표기)이 공급된다.
도 31(B)는 p채널형 박막트랜지스터(7220, 7230)를 정류 다이오드(7260, 7270)로 대체한 보호 회로를 나타내는 등가회로도이다. 도 31(C)는 p채널형 박막트랜지스터(7220, 7230)를 TFT(7350, 7360, 7370, 7380)으로 대체한 보호 회로를 나타내는 등가회로도이다. 또한, 상기와는 다른 구성을 가지는 보호 회로로서, 도 31(D)는 저항(7280, 7290)과, n채널형 박막트랜지스터(7300)를 포함하는 보호 회로를 나타낸다. 도 31(E)에 나타낸 보호 회로는 저항(7280, 7290), p채널형 박막트랜지스터(7310) 및 n채널형 박막트랜지스터(7320)를 포함한다. 보호 회로를 제공함으로써, 전위의 급격한 변동을 방지할 수 있고, 소자의 파괴 또는 손상을 방지할 수 있어, 신뢰성이 향상된다. 또한, 상기 보호 회로를 가지는 소자는 내압이 우수한 비정질 반도체를 사용하여 형성되는 것이 바람직하다. 본 실시형태는 상기한 실시형태와 자유롭게 조합될 수 있다.
본 실시형태는 실시형태 1∼7 중의 어느 것과도 조합될 수 있다.
[실시형태 9]
본 실시형태에서 나타내는 표시 패널의 화소의 구성에 대하여 도 10(A)∼도 10(E)에 나타낸 등가회로도를 참조하여 설명한다. 본 실시형태에서는, 화소의 표시 소자로서 발광소자(EL 소자)를 사용하는 예를 나타낸다.
도 10(A)에 나타낸 화소에서는, 열 방향으로 신호선(710) 및 전원선(711, 712, 713)이 배치되고, 행 방향으로 주사선(714)이 배치되어 있다. 또한, 이 화소 는 스위칭용 TFT인 TFT(701), 구동용 TFT인 TFT(703), 전류 제어용 TFT인 TFT(704), 용량 소자(702), 및 발광소자(705)를 포함하고 있다.
도 10(C)에 나타낸 화소는 TFT(703)의 게이트 전극이 행 방향으로 배치된 전원선(712)에 접속되는 점을 제외하고는 도 10(A)에 나타낸 화소와 같은 구성이다. 즉, 도 10(A) 및 도 10(C)에 나타낸 양 화소는 동일한 등가회로도를 나타낸다. 그러나, 전원선(712)이 열 방향으로 배치되는 경우(도 10(A))와, 전원선(712)이 행 방향으로 배치되는 경우(도 10(C)) 사이에서는 전원선들이 상이한 층의 도전성 층으로 형성된다. 여기서는, TFT(703)의 게이트 전극이 접속되는 배선에 주목하고, 그 배선들이 상이한 층에 형성되는 것을 나타내기 위해 도 10(A)와 도 10(C)로 나누어 나타낸다.
도 10(A) 및 도 10(C)에 나타낸 화소에서는, TFT(703)와 TFT(704)가 서로 직렬로 접속되어 있고, TFT(703)의 채널 길이(L3) 및 채널폭(W3)과 TFT(704)의 채널 길이(L4) 및 채널폭(W4)은 L3/W3 : L4/W4 = 5∼6000 : 1을 만족시키도록 설정되는 것이 바람직하다. 예를 들어, L3이 500 ㎛, W3이 3 ㎛, L4가 3 ㎛, W4가 100 ㎛의 경우에, 6000 : 1의 비를 만족시킬 수 있다.
또한, TFT(703)는 포화 영역에서 동작하고, 발광소자(705)로 흐르는 전류의 양을 제어하는 역할을 하고, TFT(704)는 선형 영역에서 동작하고, 발광소자(705)에 대한 전류 공급을 제어하는 역할을 한다. 양 TFT(703, 704)는 제조공정의 관점에서 동일한 도전형을 가지는 것이 바람직하다. 또한, TFT(703)에는 엔헨스먼트형 TFT뿐만 아니라, 디플리션형 TFT가 사용될 수도 있다. 상기 구성을 가지는 본 발명에서는, TFT(704)가 선형 영역에서 동작하기 때문에, TFT(704)의 VGS의 약간의 변동은 발광소자(705)로 흐르는 전류의 양에 영향을 미치지 않는다. 즉, 발광소자(705)로 흐르는 전류의 양은 포화 영역에서 동작하는 TFT(703)에 의해 결정된다. 상기 구성을 가지는 본 발명은 TFT의 특성 편차에 기인한 발광소자의 휘도 편차를 감소시켜 화질을 향상시킨 표시장치를 제공할 수 있다.
도 10(A)∼도 10(D)에 나타낸 화소의 TFT(701)는 화소에 대한 비디오 신호 입력을 제어한다. TFT(701)가 온(on)으로 되고, 화소에 비디오 신호가 입력되면, 그 비디오 신호가 용량 소자(702)에 보유된다. 또한, 도 10(A) 및 도 10(C)는 용량 소자(702)를 구비한 구성을 나타내지만, 본 발명은 이것에 한정되지 않고, 게이트 용량 등이 비디오 신호를 보유하는 용량으로서 기능할 수 있는 경우에는, 명시적으로 용량 소자(702)를 제공하지 않아도 좋다.
발광소자(705)는 한 쌍의 전극 사이에 전계발광층이 끼워진 구조를 가진다. 순 방향 바이어스 전압이 인가되도록, 화소 전극과 대향 전극 사이(양극과 음극 사이)에 전위차가 제공된다. 전계발광층은 유기 재료나 무기 재료 등의 광범위한 재료로 형성된다. 이 전계발광층에서의 발광에는, 일중항 여기 상태로부터 기저 상태로 복귀할 때의 발광(형광)과, 삼중항 여기 상태로부터 기저 상태로 복귀할 때의 발광(인광)이 포함된다.
도 10(B)에 나타낸 화소는 TFT(706)와 주사선(716)을 추가하고 있는 것을 제 외하고는 도 10(A)에 나타낸 화소 구성과 같다. 마찬가지로, 도 10(D)에 나타낸 화소는 TFT(706)와 주사선(716)을 추가하고 있는 것을 제외하고는 도 10(C)에 나타낸 화소 구성과 같다.
TFT(706)는 새롭게 배치된 주사선(716)에 의해 온 또는 오프가 제어된다. TFT(706)가 온으로 되면, 용량 소자(702)에 보유된 전하가 방전되어, TFT(704)를 오프로 한다. 즉, TFT(706)의 배치에 의해, 발광소자(705)에의 전류 공급이 강제적으로 정지될 수 있다. 따라서, 도 10(B) 및 도 10(D)의 구성을 이용함으로써, 모든 화소에 신호가 기입될 때까지 기다리는 일이 없이, 기입 기간의 개시와 동시 또는 직후에 점등 기간을 개시할 수 있기 때문에, 듀티비(duty ratio)가 향상될 수 있게 된다.
도 10(E)에 나타낸 화소에서는, 신호선(750)과 전원선(751, 752)이 열 방향으로 배치되고, 주사선(753)이 행 방향으로 배치되어 있다. 또한, 이 화소는 스위칭용 TFT인 TFT(741)와, 구동용 TFT인 TFT(743)와, 용량 소자(742), 및 발광소자(744)를 포함하고 있다. 도 10(F)에 나타낸 화소는 TFT(745)와 주사선(754)을 추가하고 있는 것을 제외하고는 도 10(E)에 나타낸 화소 구성과 같다. 또한, 도 10(F)의 구성도 TFT(745)의 배치에 의해 듀티비를 향상시킬 수 있다.
이상과 같이, 본 발명을 이용하면, 형성 불량을 발생하는 일 없이 정밀하고 안정적으로 배선을 형성할 수 있으므로, TFT에 높은 전기적 특성 및 신뢰성이 제공될 수 있고, 본 발명은 사용 목적에 맞추어 화소의 표시 능력을 향상하기 위한 응용 기술에도 충분히 대응할 수 있다.
본 실시형태는 실시형태 1∼4 및 실시형태 6∼8 중의 어느 것과도 조합될 수 있다.
[실시형태 10]
본 실시형태를 도 22를 참조하여 설명한다. 도 22는 본 발명을 적용하여 제조되는 TFT 기판(2800)을 사용하여 EL 표시 모듈을 구성하는 일 예를 나타낸다. 도 22에서, TFT 기판(2800) 위에는 화소에 의해 구성된 화소부가 형성되어 있다.
도 22에서는, 화소부의 외측에서 구동회로와 화소와의 사이에, 화소에 형성된 것과 동일한 구성의 TFT, 또는 그 TFT의 게이트와 소스 또는 드레인 중의 어느 한쪽을 접속하여 다이오드와 마찬가지로 동작시키는 보호 회로부(2801)가 제공되어 있다. 구동회로(2809)에는, 단결정 반도체로 형성된 드라이버 IC, 유리 기판 위에 다결정 반도체막으로 형성된 스틱(stick) 드라이버 IC, 또는 SAS로 형성된 구동 회로 등이 적용된다.
TFT 기판(2800)은 액적 토출법으로 형성된 스페이서(2806a, 2806b)를 사이에 두고 봉지 기판(2820)에 고착되어 있다. 그 스페이서는 기판의 두께가 얇거나 또는 화소부의 면적이 대형화한 경우에도 2장의 기판의 간격을 일정하게 유지하기 위해 제공되는 것이 바람직하다. TFT(2802) 및 TFT(2803)에 각각 접속되는 발광소자(2804) 및 발광소자(2805) 위에서 TFT 기판(2800)과 봉지 기판(2820) 사이에 있는 공간에는, 적어도 가시 영역의 광에 대하여 투광성을 가진 수지 재료가 충전되어 고화되거나, 또는 무수화 질소 또는 불활성 기체가 충전될 수 있다.
도 22는 발광소자(2804), 발광소자(2805), 발광소자(2815)를 도면에 나타낸 화살표의 방향으로 광을 방사하는 상면 방사형의 구성으로 한 경우를 나타낸다. 각 화소를 적색, 녹색, 청색의 상이한 색을 발광하게 함으로써, 다색 표시를 행할 수 있다. 이때, 봉지 기판(2820)측에 각 색에 대응한 착색층(2807a), 착색층(2807b), 착색층(2807c)을 형성함으로써, 외부로 방사되는 발광의 색 순도를 높일 수 있다. 또한, 백색 발광의 화소를 사용할 수 있고, 착색층(2807a), 착색층(2807b), 착색층(2807c)과 조합시켜도 좋다.
외부 회로인 구동회로(2809)는 TFT 기판(2800)의 일 단부에 제공된 주사선 또는 신호선 접속 단자에 배선 기판(2810)으로 접속된다. 또한, TFT 기판(2800)에 접하여 또는 근접시켜 히트 파이프(2813)와 히트 싱크(heat sink)(2812)를 제공하여, 방열 효과를 높이는 구성으로 하여도 좋다.
또한, 도 22는 상면 방사 EL 모듈을 나타내지만, 발광소자의 구성이나 외부 회로 기판의 배치를 바꿈으로써 하면 방사 구조를 이용할 수도 있다. 물론, 상면과 하면 양측으로부터 광을 방사하는 양면 방사 구조로 하여도 좋다. 상면 방사 구조의 경우, 격벽으로 작용하는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 토출법에 의해 형성될 수 있고, 폴리이미드 등의 수지 재료내에 안료계의 흑색 수지나 카본 블랙 등을 혼합시켜 형성될 수도 있다. 또는, 그의 적층도 사용될 수 있다.
또한, EL 표시 모듈에서 위상차 필름이나 편광판을 사용하여, 외부로부터 입사하는 광의 반사광을 차단하도록 하여도 좋다. 또한, 상면 방사형의 표시장치의 경우, 격벽으로 작용하는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 토출법 등에 의해서도 형성될 수 있고, 안료계의 흑색 수지, 폴리이미드 등의 수지 재료에 카본 블랙 등을 혼합시켜도 좋고, 그의 적층을 사용하여도 좋다. 액적 토출법에 의해, 상이한 재료를 동일 영역에 다수 회 토출하여, 격벽을 형성하여도 좋다. 1/4파 판과 1/2파 판을 위상차 필름으로서 사용하고, 광을 제어할 수 있도록 설계할 수도 있다. 그 구성으로서는, TFT 소자 기판 위에 순차적으로 발광소자, 봉지 기판(봉지재), 위상차 필름(1/4파 판), 위상차 필름(1/2파 판), 편광판이 적층되고, 발광소자로부터 방사된 광이 이들을 통과하여 편광판측으로부터 외부로 방사된다. 이 위상차 필름이나 편광판은 광이 방사되는 측에 제공될 수도 있고, 또는 광이 양 표면으로부터 방사되는 양면 방사형 표시장치의 경우에는 양쪽에 제공될 수도 있다. 또한, 편광판의 외측에 반사방지 막이 제공될 수도 있다. 따라서, 보다 고정세하고 정밀한 화상을 표시할 수 있다.
TFT 기판(2800)에서, 화소부가 형성된 측에 시일재나 접착성 수지를 사용하여 수지 필름을 부착시켜 봉지 구조를 구성하여도 좋다. 본 실시형태에서는, 유리 기판을 사용한 유리 봉지를 설명하지만, 수지를 사용한 수지 봉지, 플라스틱을 사용한 플라스틱 봉지, 필름을 사용한 필름 봉지 등 다양한 봉지 방법을 사용할 수 있다. 수지 필름의 표면에는 수분이 수지 필름을 투과하는 것을 방지하는 가스 배리어막을 제공하는 것이 바람직하다. 필름 봉지 구조를 이용으로써, 더욱 박형화 및 경량화를 도모할 수 있다.
본 실시형태에서는, 이상 설명한 바와 같이 제조공정을 간략화하는 것이 가능하다. 또한, 액적 토출법을 사용하여 기판 위에 직접 각종의 구성물(부품)을 형 성함으로써, 한 변이 1000 mm 이상인 제5 세대 이후의 유리 기판을 사용하여도 표시 패널을 용이하게 제조할 수 있다.
본 발명에 의하면, 표시장치를 구성하는 도전층(도 22에서는 TFT의 소스 전극층 및 드레인 전극층)을 자기정합적으로 제조할 수 있다. 따라서, 공정이 간략화되고, 비용 저감을 달성할 수 있다. 또한, 도금법을 사용하기 때문에, 배선층의 막 두께나 크기도 비교적 용이하게 제어할 수 있고, 용도에 적합한 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능이고 고신뢰성의 표시장치를 제조할 수 있다.
본 실시형태는 실시형태 1∼3 및 실시형태 6∼9 중의 어느 것과도 조합될 수 있다.
[실시형태 11]
본 실시형태를 도 23(A) 및 도 23(B)를 참조하여 설명한다. 도 23(A) 및 도 23(B)는 본 발명을 적용하여 제조된 TFT 기판(2600)을 사용하여 액정 표시 모듈을 구성하는 예를 나타낸다.
도 23(A)는 액정 표시 모듈의 일 예를 나타내는 것으로, 여기서, TFT 기판(2600)과 대향 기판(2601)이 시일재(2602)에 의해 서로 고착되고, 양 기판 사이에 화소부(2603)와 액정층(2604)이 제공되어 표시 영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 행하는 경우에 필요하고, RGB 방식의 경우에는, 적, 녹, 청의 각 색에 대응한 착색층이 각 화소에 대응하여 제공된다. TFT 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606, 2607) 및 렌즈 필름(2613)이 제공되어 있다. 광원은 냉음극관(2610)과 반사판(2611)으로 구성되고, 회로 기판(2612)이 가요성 배선 기판(2609)에 의해 TFT 기판(2600)에 접속되고, 콘트롤 회로 및 전원 회로 등의 외부 회로가 회로 기판(2612)에 내장되어 있다. 액정 표시 모듈은 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB 모드 등을 이용할 수 있다.
이들 중에서도, 고속 응답이 가능한 OCB 모드를 사용함으로써, 본 발명에 따라 제조되는 표시장치를 고성능화할 수 있다. 도 23(B)는, 도 23(A)의 액정 표시 모듈에 OCB 모드를 적용하여, 이 액정 표시 모듈이 FS-LCD(Field Sequential-LCD)로 되어 있는 예를 나타낸다. FS-LCD는 1 프레임 기간에 적색 발광과 녹색 발광과 청색 발광을 각각 행하는 것이다. 시간 분할 방식에 의해 화상을 합성하여 컬러 표시를 행하는 것이 가능하다. 또한, 각 색의 발광을 발광 다이오드 또는 냉음극관 등을 사용하여 행하므로, 컬러 필터가 불필요하다. 따라서, 3원색의 컬러 필터의 배치가 필요 없기 때문에, 컬러 필터를 사용하는 경우보다 9배 많은 화소를 동일 면적에 제공할 수 있다. 한편, 1 프레임 기간에 3색의 발광을 행하기 때문에, 액정의 고속 응답이 요구된다. 본 발명의 표시장치에 FS 방식 또는 OCB 모드를 적용하면, 한층 더 고성능이고 고화질의 표시장치 또는 액정 텔레비전 장치를 완성할 수 있다.
OCB 모드의 액정층은 소위 π 셀 구조를 가지고 있다. π 셀 구조에서는, 액정 분자의 프레틸트(pretilt)각이 액티브 매트릭스 기판과 대향 기판 사이의 중 심면에 대하여 대칭이 되도록 액정 분자가 배향된다. π 셀 구조에서의 배향은 기판들 사이에 전압이 인가되어 있지 않을 때는 스프레이 배향이 되고, 전압이 인가될 때는 벤드(bend) 배향으로 이행한다. 전압을 더 인가하면, 벤드 배향의 액정 분자가 양 기판에 수직으로 배향하고, 광이 투과하는 상태가 된다. 또한, OCB 모드를 사용하면, 종래의 TN 모드보다 약 10배 빠른 고속 응답이 실현될 수 있다.
또한, FS 방식에 대응하는 모드로서, 고속 동작이 가능한 강유전성 액정(FLC : Ferroelectric Liquid Crystal)을 사용한 HV-FLC, SS-FLC 등도 사용될 수 있다. OCB 모드에는 점도가 비교적 낮은 네마틱 액정이 사용되고, HV-FLC 또는 SS-FLC에는 스멕틱 액정이 사용된다. 액정 재료로서는, FLC, 네마틱 액정, 스멕틱 액정 등이 사용될 수 있다.
또한, 액정 표시 모듈의 광학 응답 속도는 액정 표시 모듈의 셀 갭을 좁게 함으로써 고속화된다. 또는, 액정 재료의 점도를 낮춤으로써 광학 응답 속도가 고속화될 수 있다. 광학 응답 속도를 고속화하는 상기 방법은 TN 모드의 액정 표시 모듈의 화소부의 화소 피치 또는 도트 피치가 30 ㎛ 이하인 경우에 더욱 효과적이다.
도 23(B)의 액정 표시 모듈은 투과형이고, 광원으로서 적색 광원(2910a), 녹색 광원(2910b), 청색 광원(2910c)이 제공되어 있다. 적색 광원(2910a), 녹색 광원(2910b), 청색 광원(2910c) 각각의 온 오프를 제어하기 위해, 액정 표시 모듈에 제어부(2912)가 제공되어 있다. 각 색의 발광이 제어부(2912)에 의해 제어되고, 광이 액정에 입사하고, 시간 분할을 사용하여 화상을 합성함으로써, 컬러 표시가 행해진다.
본 실시형태에서는, 이상 나타낸 바와 같이 제조공정을 간략화할 수 있다. 또한, 액적 토출법을 사용하여 기판 위에 직접 각종의 구성물(부품)을 형성함으로써, 한 변이 1000 mm 이상인 제5 세대 이후의 유리 기판을 사용하는 경우에도 표시 패널을 용이하게 제조할 수 있다.
본 발명에 의하면, 표시장치를 구성하는 도전층을 간략화한 공정으로 제조할 수 있으므로, 비용 저감을 달성할 수 있다. 또한, 도금법을 사용하기 때문에, 배선층의 막 두께나 크기도 비교적 용이하게 제어할 수 있고, 용도에 적합한 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능이고 고신뢰성의 표시장치를 제조할 수 있다.
본 실시형태는 실시형태 1∼3, 실시형태 5, 7, 8 중의 어느 것과도 조합될 수 있다.
[실시형태 12]
본 발명에 따라 형성된 표시장치를 사용하여 텔레비전 장치를 완성할 수 있다. 도 24는 텔레비전 장치의 주요 구성을 나타내는 블록도이다. 표시 패널에는, 화소부(601)만이 도 27(A)에 나타낸 바와 같이 형성되고, 주사선측 구동회로(603)와 신호선측 구동회로(602)가 도 28(B)에 나타낸 바와 같은 TAB 방식에 의해 실장되는 경우와, 주사선측 구동회로(603)와 신호선측 구동회로(602)가 도 28(A)에 나타낸 바와 같은 COG 방식에 의해 실장되는 경우와, TFT가 도 27(B)에 나타낸 바와 같이 형성되고, 화소부(601)와 주사선측 구동회로(603)가 기판 위에 일체로 형성되 고, 신호선 구동회로(602)가 드라이버 IC로서 별도로 실장되는 경우와, 화소부(601)와 신호선측 구동회로(602)와 주사선측 구동회로(603)가 도 27(C)에서 나타낸 바와 같이 기판 위에 일체로 형성되는 경우 등이 있지만, 어떠한 형태로 하여도 좋다.
그 외의 외부 회로로서, 튜너(604)에 의해 수신된 신호들 중 영상 신호를 증폭하는 영상 신호 증폭기 회로(605)와, 그 영상 신호 증폭기 회로(605)로부터 출력된 신호를 적, 녹, 청의 각 색에 대응한 색 신호로 변환하는 영상 신호 처리 회로(606)와, 그 영상 신호를 드라이버 IC의 입력 사양으로 변환하는 제어 회로(607) 등이 영상 신호 입력측에 제공되어 있다. 제어 회로(607)는 주사선측과 신호선측 모두에 신호를 출력한다. 디지털 구동의 경우에는, 신호선측에 신호 분할 회로(608)가 제공되고, 입력 디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(604)에 의해 수신된 신호들 중 음성 신호는 음성 신호 증폭기 회로(609)로 보내지고, 음성 신호 처리 회로(610)를 거쳐 스피커(613)에 공급된다. 제어 회로(611)는 수신국(수신 주파수) 또는 음량의 제어 정보를 입력부(612)로부터 받아, 튜너(604) 및 음성 신호 처리 회로(610)에 신호를 송출한다.
그러한 액정 표시 모듈 또는 EL 표시 모듈을 도 25(A) 및 도 25(B)에 나타내는 바와 같이 케이스에 조립함으로써 텔레비전 장치가 완성될 수 있다. 도 22에 나타내는 같은 EL 표시 모듈을 사용하면, EL 텔레비전 장치가 얻어질 수 있고, 도 23(A) 및 도 23(B)에 나타내는 바와 같은 액정 표시 모듈을 사용하면, 액정 텔레비 전 장치가 얻어질 수 있다. 표시 모듈을 사용하여 주 화면(2003)이 형성되고, 그의 부속 설비로서 스피커부(2009), 조작 스위치 등이 제공된다. 이와 같이, 본 발명에 따라 텔레비전 장치가 완성될 수 있다.
케이스(2001)에 표시용 패널(2002)이 조립되고, 일반 텔레비전 방송이 수신기(2005)에 의해 수신될 수 있다. 모뎀(2004)을 통하여 유선 또는 무선 접속에 의해 표시장치를 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자로) 또는 쌍방향(송신자와 수신자 사이 또는 수신자들 사이) 정보 통신이 행해질 수 있다. 텔레비전 장치는 케이스(2001)에 내장된 스위치 또는 별개의 리모콘 장치(2006)에 의해 작동될 수 있고, 이 리모콤 장치(2006)에도 출력 정보를 표시하는 표시부(2007)가 제공될 수 있다.
또한, 텔레비전 장치는 주 화면(2003) 외에, 채널이나 음량 등을 표시하도록 제2 표시용 패널을 사용하여 형성된 서브 화면(2008)도 포함할 수 있다. 이 구성에서, 주 화면(2003)은 시야각이 넓은 EL 표시 패널을 사용하여 형성될 수 있고, 서브 화면(2008)은 저소비전력으로 화상을 표시할 수 있는 액정 표시 패널을 사용하여 형성될 수 있다. 또한, 우선적으로 저소비전력화를 도모하기 위해서는, 주 화면(2003)을 액정 표시 패널을 사용하여 형성하고, 서브 화면(2008)을 EL 표시 패널을 사용하여 형성하고, 서브 화면을 온·오프 가능한 구성으로 하여도 좋다. 본 발명에 따르면, 대형 기판을 사용하고, 많은 TFT나 전자 부품을 사용하는 경우에도, 신뢰성이 높은 표시장치를 형성하는 것이 가능하다.
도 25(B)는, 예를 들어, 20∼80 인치의 대형 표시부를 가지는 텔레비전 장치 를 나타낸다. 이 텔레비전 장치는 케이스(2010), 표시부(2011), 조작부인 리모콘 장치(2012), 스피커부(2013) 등을 포함한다. 본 발명은 표시부(2011)의 제조에 적용된다. 도 25(B)의 텔레비전 장치는 벽걸이형이기 때문에, 넓은 설치 공간이 필요하지 않다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터 뿐만 아니라, 철도의 역이나 공항 등의 정보 표시판이나 가두의 광고 표시판 등의 대면적 표시 매체로서 다양한 용도에 적용될 수 있다.
[실시형태 13]
본 발명을 적용함으로써, 다양한 표시장치를 제조할 수 있다. 즉, 그러한 표시장치를 표시부에 조립한 다양한 전자장치에 본 발명을 적용할 수 있다.
그러한 전자장치의 예로서는, 비디오 카메라, 디지털 카메라 등의 카메라, 프로젝터, 헤드 장착형 디스플레이(고글형 디스플레이), 자동차 내비게이션 시스템, 카 스테레오, 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 전자 서적 등), 기록 매체를 구비한 화상 재생 장치(구체적으로는, DVD(Digital Versatile Disc) 등의 기록 매체를 재생하고, 그의 화상을 표시할 수 있는 표시부를 구비한 장치) 등이 있다. 그들의 구체 예를 도 26(A)∼도 26(D)에 나타낸다.
도 26(A)는 본체(2101), 케이스(2102), 표시부(2103), 키보드(2104), 외부 접속 포트(2105), 포인팅 마우스(2106) 등을 포함하는 퍼스널 컴퓨터를 나타낸다. 본 발명은 표시부(2103)의 제조에 적용될 수 있다. 본 발명을 사용하면, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있고, 또한, 고성능화 및 고신뢰성화가 가능하게 된다.
도 26(B)는 본체(2201), 케이스(2202), 표시부 A(2203), 표시부 B(2204), 기록 매체(DVD 등) 판독부(2205), 조작 키(2206), 스피커부(2207) 등을 포함하는, 기록 매체를 구비한 화상 재생 장치(구체적으로는, DVD 재생 장치)를 나타낸다. 표시부 A(2203)는 주로 화상 정보를 표시하고, 표시부 B(2204)는 주로 문자 정보를 표시한다. 본 발명은 이들 표시부 A(2203) 및 표시부 B(2204)의 제조에 적용될 수 있다. 본 발명을 사용하면, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있고, 또한, 고성능화 및 고신뢰성화가 가능하게 된다.
도 26(C)는 본체(2301), 음성 출력부(2302), 음성 입력부(2303), 표시부(2304), 조작 스위치(2305), 안테나(2306) 등을 포함하는 휴대 전화기를 나타낸다. 본 발명에 따라 제조되는 표시장치를 표시부(2304)에 적용함으로써, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있다. 또한, 고성능화 및 고신뢰성화가 가능하게 된다.
도 26(D)는 본체(2401), 표시부(2402), 케이스(2403), 외부 접속 포트(2404), 리모콘 수신부(2405), 수상부(2406), 배터리(2407), 음성 입력부(2408), 접안부(2409), 조작 키(2410) 등을 포함하는 비디오 카메라를 나타낸다. 본 발명은 표시부(2402)에 적용될 수 있다. 본 발명에 따라 제조되는 표시장치를 표시부(2404)에 적용함으로써, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있다. 또한, 고성능화 및 고신뢰성화가 가능하게 된다. 본 실시형태는 상기한 실시형태들 중 어느 것과도 자유롭게 조합될 수 있다.
[실시형태 14]
본 발명에 의하면, 프로세서 칩(무선 칩, 무선 프로세서, 무선 메모리, 무선 태그(tag)라고도 칭함)으로서 기능하는 반도체장치를 형성할 수 있다. 본 발명의 반도체장치의 용도는 광범위하다. 예를 들어, 본 발명의 반도체장치는 지폐, 경화, 유가증권류, 증서류, 무기명 채권류, 포장용 용기류, 서적류, 기록 매체, 신변용품, 탈것류, 식품류, 의류, 보건용품류, 생활용품류, 약품류, 전자장치 등에 제공하여 사용될 수 있다.
지폐 및 경화는 시장에 유통되는 돈으로서, 특정 지역에서 화폐와 같이 통용하는 것(금권), 기념 주화 등을 포함한다. 유가증권류는 수표, 증권, 약속 어음 등을 포함하고, 프로세서 칩(190)을 구비할 수 있다(도 30(A) 참조). 증서류는 운전 면허증, 주민등록증 등을 포함하고, 프로세서 칩(191)을 구비할 수 있다(도 30(B) 참조). 신변용품은 가방, 안경 등을 포함하고, 프로세서(197)를 구비할 수 있다(도 30(C) 참조). 무기명 채권류는 수표, 식권, 각종 상품권 등을 포함한다. 포장용 용기류는 도시락 등의 포장지, 플라스틱 병 등을 포함하고, 프로세서 칩(193)을 구비할 수 있다(도 30(D) 참조). 서적류는 양장본 책, 보급판 책 등을 포함하고, 프로세서 칩(194)을 구비할 수 있다(도 30(E) 참조). 기록 매체는 DVD 소프트웨어, 비디오 테이프 등을 포함하고, 프로세서 칩(195)을 구비할 수 있다(도 30(F) 참조). 탈것류는 자전거 등의 차량, 선박 등을 포함하고, 프로세서 칩(196)을 구비할 수 있다(도 30(G) 참조). 식품류는 식료품, 음료 등을 포함한다. 의류는 의복, 신발류 등을 포함한다. 보건용품류는 의료기구, 건강기구 등을 포함한다. 생활용품류는 가구, 조명 기구 등을 포함한다. 약품류는 의약품, 농약 등을 포함한다. 전자장치는 액정표시장치, EL 표시장치, 텔레비전 장치(텔레비전 수상기, 박형 텔레비전 수상기), 휴대 전화기 등을 포함한다.
지폐, 경화, 유가증권류, 증서류, 무기명 채권류 등에 프로세서 칩을 제공함으로써, 위조를 방지할 수 있다. 또한, 포장용 용기류, 서적류, 기록 매체, 신변용품, 식품류, 생활용품류, 전자장치 등에 프로세서 칩을 제공함으로써, 검품 시스템이나 렌탈점의 시스템 등의 효율화를 도모할 수 있다. 탈것류, 보건용품류, 약품류 등에 프로세서 칩을 제공함으로써, 위조나 도난을 방지할 수 있고, 약품류의 경우는 약의 오용을 방지할 수도 있다. 프로세서 칩은 상기 물품의 표면에 부착하거나 물품에 파묻거나 하여 물품에 제공된다. 예를 들어, 책의 경우, 프로세서 칩을 종이에 파묻을 수도 있고, 유기 수지로 된 패키지의 경우에는, 프로세서 칩을 이 유기 수지에 파묻을 수도 있다.
또한, 본 발명에 의해 형성된 프로세서 칩을 물건의 관리나 유통 시스템에 응용함으로써 시스템의 고기능화를 도모할 수 있다. 예를 들어, 짐의 꼬리표에 제공되는 프로세서 칩에 기록된 정보를 컨베이어 벨트 옆에 제공된 리더/라이터(reader/writer)로 판독함으로써, 유통 과정 또는 배달지 등의 정보를 판독하고, 상품의 검품이나 화물의 분배를 용이하게 행할 수 있다.
본 발명에 의해 형성될 수 있는 프로세서 칩의 구조에 대하여 도 29를 참조하여 설명한다. 프로세서 칩은 박막 집적회로(9303), 및 그 박막 집적회로(9303)에 접속되는 안테나(9304)를 사용하여 형성된다. 박막 집적회로(9303) 및 안테나(9304)는 커버재(9301)와 커버재(9302) 사이에 끼워진다. 박막 집적회로(9303)는 접착제를 사용하여 커버재(9301)에 부착될 수도 있다. 도 29에서, 박막 집적회로(9303)의 한쪽이 접착제(9320)를 통하여 커버재(9301)에 부착되어 있다.
박막 집적회로(9303)는 박리 공정에 의해 박리되어 커버재에 제공된다. 본 실시형태에서의 박막트랜지스터는 역 스태거형 박막트랜지스터이다. 본 실시형태의 박막트랜지스터에서는, 반도체층에 광촉매 기능을 가진 산화물 반도체가 사용된다. 따라서, 이 반도체층은 광촉매 물질로도 기능하고, 도금 촉매 물질에 대한 촉매로서 기능하고, 도금 촉매 물질을 흡착한다. 본 실시형태에서는, 산화물 반도체로서 산화아연(ZnO)을 사용한다. 반도체층(9324a) 및 반도체층(9324b)을 도금 촉매 물질을 함유하는 용액 내에 침지하면서, 기판측으로부터 광 조사를 행한다. 반도체층(9324a) 및 반도체층(9324b)은 기판측으로부터의 후면 노광에 의해 노광 영역(9321a), 노광 영역(9321b), 노광 영역(9321c), 노광 영역(9321d)에서 활성화되어, 그들의 표면에 도금 촉매 물질을 석출한다. 한편, 광이 게이트 전극층에 의해 차단되는 게이트 전극층 위의 반도체층(9324a) 및 반도체층(9324b)의 비노광 영역(9323a) 및 비노광 영역(9323b)은 활성화되지 않기 때문에, 그 표면에 도금 촉매 물질이 석출되지 않는다. 도금 촉매 물질이 선택적으로 형성된 반도체층(9324a) 및 반도체층(9324b)을 금속재료를 함유하는 도금 용액 내에 침지하여, 소스 전극층 또는 드레인 전극층(9322a), 소스 전극층 또는 드레인 전극층(9322b), 소스 전극층 또는 드레인 전극층(9322c), 및 소스 전극층 또는 드레인 전극층(9322d)을 자기정합적으로 형성한다. 또한, 박막 집적회로(9303)에 사용되는 반도체 소자는 상기한 소자에 한정되지 않고, 예를 들어, TFT 외에, 기억 소자, 다이오드, 광전 변환 소자, 저항 소자, 코일, 용량 소자, 인덕터 등도 사용될 수 있다.
도 29에 도시된 바와 같이, 박막 집적회로(9303)의 TFT 위에는 층간절연막(9311)이 형성되고, TFT에 접속되는 안테나(9304)가 층간절연막(9311)을 사이에 두고 형성된다. 또한, 층간절연막(9311) 및 안테나(9304) 위에는 질화규소막 등으로 된 배리어막(9312)이 형성되어 있다.
안테나(9304)는, 금, 은, 구리 등의 도전체를 포함하는 액적을 액적 토출법에 의해 토출하고, 건조 및 소성하여 형성된다. 액적 토출법에 의해 안테나를 형성함으로써, 공정 수의 삭감이 가능하고, 그것에 따라, 비용 삭감이 가능하다.
커버재(9301, 9302)에는, 필름(폴리프로필렌, 폴리에스터, 비닐, 폴리불화비닐, 염화비닐 등으로 된), 섬유질의 재료로 된 종이, 기재 필름(폴리에스터, 폴리아미드, 무기 증착 필름, 종이류 등)과, 접착성 합성 수지 필름(아크릴계 합성 수지, 에폭시계 합성 수지 등)과의 적층 필름 등을 사용하는 것이 바람직하다. 필름은 열압착에 의해 피처리체와의 부착을 위한 처리가 행해지고, 필름의 상면에 제공된 접착층이나 또는 맨 외측 층에 제공된 층(접착층이 아님)을 가열처리에 의해 용융시키고, 압력을 가하여 피처리체에 부착된다.
또한, 커버재에 종이, 섬유, 카본 그라파이트 등의 소각 가능한 무공해 소재 를 사용함으로써, 사용된 프로세서 칩을 소각 또는 절단할 수 있다. 또한, 이들 재료를 사용한 프로세서 칩은 소각하여도 유독 가스를 발생하지 않기 때문에 무공해이다.
또한, 도 29에서는, 접착제(9320)를 사이에 두고 커버재(9301) 위에 프로세서 칩을 제공하고 있지만, 커버재(9301) 대신에 물품에 프로세서 칩을 부착하여 사용할 수도 있다.
[실시형태 15]
본 실시형태에서는, 본 발명의 발광소자에 적용될 수 있는 다른 구성에 대하여 도 34(A)∼도 34(C) 및 도 35(A)∼도 35(C)를 참조하여 설명한다.
전계발광을 이용하는 발광소자는 발광재료가 유기 화합물인지 무기 화합물인지에 따라 분류된다. 일반적으로, 전자(前者)를 유기 EL 소자라 부르고, 후자를 무기 EL 소자라 부른다.
무기 EL 소자는 그의 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 이들은, 전자가 발광재료의 입자가 바인더 내에 분산되어 있는 전계발광층을 포함하고, 후자가 발광재료의 박막으로 형성된 전계발광층을 포함한다는 점에서 차이가 있으나, 높은 전계에 의해 가속되는 전자가 요구된다는 점에서는 공통이다. 발광을 얻는 메카니즘은, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합 발광과, 금속 이온의 내핵 전자 천이를 이용하는 국부 발광을 포함한다. 일반적으로, 분산형 무기 EL 소자는 도너-억셉터 재결합 발광을 행하고, 박막형 무기 EL 소자는 국부 발광을 행하는 경우가 많다.
본 발명에서 사용될 수 있는 발광재료는 베이스 재료와, 발광 중심으로서 작용하는 불순물 원소를 포함한다. 함유되는 불순물 원소를 변경함으로써 여러가지 색의 발광이 얻어질 수 있다. 발광재료를 제조하는 방법으로서, 고상법 및 액상법(공침법)과 같은 여러가지 방법이 사용될 수 있다. 또한, 분무 열분해법과 같은 액상법, 복분해법, 전구체 열분해에 의한 방법, 역 미셀(micelle)법, 이들 방법 중 하나와 고온 소성을 조합한 방법, 또는 동결 건조법이 사용될 수도 있다.
고상법은, 베이스 재료와 불순물 원소 또는 불순물 원소를 함유하는 화합물을 계량하고, 몰타르에서 혼합하고, 전기로에서의 가열 및 소성에 의해 반응시켜, 불순물 원소가 베이스 재료 내에 함유되게 하는 방법이다. 소성 온도는 700℃∼1500℃의 범위가 바람직하다. 이것은, 그 온도가 너무 낮으면 액상 반응이 진행하지 않고, 그 온도가 너무 높으면 베이스 재료가 분해되기 때문이다. 소성은 분말 형태로 행해질 수 있지만, 펠릿 형태로 행해지는 것이 바람직하다. 이 방법은 비교적 높은 온도에서 소성하는 것을 필요로 하지만, 그것이 단순한 방법이다. 따라서, 이 방법은 양호한 생산성을 제공하고, 대량생산에 적합하다.
액상법(공침법)은, 베이스 재료 또는 베이스 재료를 함유하는 화합물을 용액 내에서 불순물 원소 또는 불순물 원소를 함유하는 화합물과 반응시키고, 반응물을 건조 후에 소성시키는 방법이다. 발광재료의 입자들이 균일하게 분포되고, 입자 크기가 작고, 낮은 소성 온도에서도 반응이 진행한다.
발광재료에 사용되는 베이스 재료로서는, 황화물, 산화물, 또는 질화물이 사용될 수 있다. 황화물로서는, 예를 들어, 황화 아연(ZnS), 황화 카드뮴(CdS), 황 화 칼슘(CaS), 황화 이트륨(Y2S3), 황화 갈륨(Ga2S3), 황화 스트론튬(SrS), 황화 바륨(BaS) 등이 사용될 수 있다. 산화물로서는, 예를 들어, 산화 아연(ZnO), 산화 이트륨(Y2O3) 등이 사용될 수 있다. 질화물로서는, 예를 들어, 질화 알루미늄(AlN), 질화 갈륨(GaN), 질화 인듐(InN) 등이 사용될 수 있다. 또한, 셀렌화 아연(ZnSe), 텔루르화 아연(ZnTe) 등이 사용될 수도 있다. 칼슘 갈륨 황화물(CaGa2S4), 스트론튬 갈륨 황화물(SrGa2S4), 바륨 갈륨 황화물(BaGa2S4) 등의 3원 혼합 결정일 수도 있다.
국부 발광의 발광 중심으로서는, 망간(Mn), 구리(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오디뮴(Pr) 등이 사용될 수 있다. 불소(F) 또는 염소(Cl)와 같은 할로겐 원소가 첨가될 수도 있다. 이 할로겐 원소는 전하 보상으로서 사용될 수 있다.
한편, 도너-억셉터 재결합 발광의 발광 중심으로서는, 도너 준위를 형성하는 제1 불순물 원소와 억셉터 준위를 형성하는 제2 불순물 원소를 함유하는 발광재료가 사용될 수 있다. 제1 불순물 원소로서는, 예를 들어, 불소(F), 염소(Cl), 알루미늄(Al) 등이 사용될 수 있고, 제2 불순물 원소로서는, 예를 들어, 구리(Cu), 은(Ag) 등이 사용될 수 있다.
고상법에 의해 도너-억셉터 재결합 발광의 발광재료를 합성하는 경우에는, 베이스 재료, 제1 불순물 원소 또는 제1 불순물 원소를 함유하는 화합물, 및 제2 불순물 원소 또는 제2 불순물 원소를 함유하는 화합물을 별도로 계량하고, 몰타르 내에서 혼합한 다음, 전기로 내에서 가열 및 소성한다. 베이스 재료로서는, 상기한 베이스 재료가 사용될 수 있고, 제1 불순물 원소 또는 제1 불순물 원소를 함유하는 화합물로서는, 예를 들어, 불소(F), 염소(Cl), 황화 알루미늄(Al2S3) 등이 사용될 수 있고, 제2 불순물 원소 또는 제2 불순물 원소를 함유하는 화합물로서는, 예를 들어, 구리(Cu), 은(Ag), 황화 구리(Cu2S), 황화 은(Ag2S) 등이 사용될 수 있다. 소성 온도는 700℃∼1500℃의 범위가 바람직하다. 이것은, 그 온도가 너무 낮으면 고상 반응이 진행하지 않고, 그 온도가 너무 높으면 베이스 재료가 분해되기 때문이다. 소성은 분말 형태로 행해질 수 있지만, 펠릿 형태로 행해지는 것이 바람직하다.
고상 반응을 이용하는 경우의 불순물 원소로서는, 제1 불순물 원소와 제2 불순물 원소를 함유하는 화합물이 사용될 수 있다. 이 경우, 불순물 원소가 용이하게 확산되고, 고상 반응이 용이하게 진행하여, 균일한 발광재료가 얻어질 수 있다. 또한, 불필요한 불순물 원소가 혼합되지 않기 때문에, 고순도의 발광소자가 얻어질 수 잇다. 제1 불순물 원소와 제2 불순물 원소를 함유하는 화합물로서는, 예를 들어, 염화 구리(CuCl), 염화 은(AgCl) 등이 사용될 수 있다.
베이스 재료에 대한 불순물 원소의 농도는 0.01 원자%∼10 원자%, 바람직하게는 0.05 원자%∼5 원자%의 범위일 수 있다.
박막형 무기 EL 소자의 경우에는, 전계발광층은 상기한 발광재료를 함유하는 층이고, 이 층은 저항가열 증착법 또는 전자빔 증착(EB 증착)법과 같은 진공증착 법, 스퍼터링법과 같은 물리적 증착법(PVD), 유기 금속 CVD법 또는 수소화물 이송 감압 CVD법과 같은 화학적 증착법(CVD), 원자층 에피택시(ALE)법 등에 의해 형성될 수 있다.
도 34(A)∼도 34(C)는 발광소자로서 사용될 수 있는 박막형 무기 EL 소자의 예들을 나타낸다. 도 34(A)∼도 34(C) 각각에서, 발광소자는 제1 전극층(350), 전계발광층(352), 제2 전극층(353)을 포함한다.
도 34(B) 및 도 34(C)에 나타낸 발광소자 각각은, 도 34(A)의 발광소자에서 전극층과 전계발광층 사이에 절연층이 제공된 구성을 가진다. 도 34(B)에 나타낸 발광소자는 제1 전극층(350)과 전계발광층(352) 사이에 절연층(354)을 포함한다. 도 34(C)에 나타낸 발광소자는 제1 전극층(350)과 전계발광층(352) 사이의 절연층(354a)과, 제2 전극층(353)과 전계발광층(352) 사이의 절연층(354b)을 포함한다. 상기한 바와 같이, 절연층은 전계발광층을 끼우고 있는 한 쌍의 전극층 중 어느 하나 또는 모두와 전계발광층 사이에 제공될 수 있다. 절연층은 단층 또는 복수의 층의 적층체일 수 있다.
도 34(B)에서는, 절연층(354)이 제1 전극층(350)과 접하도록 제공되어 있으나, 절연층과 전계발광층의 순서를 바꿈으로써 절연층(354)이 제2 전극층(353)과 접하도록 제공될 수도 있다.
분산형 무기 EL 소자의 경우에는, 입상 발광재료가 바인더 내에 분산되어, 막 형상의 전계발광층을 형성한다. 소망의 크기를 가지는 입자가 발광재료 제조방법에 의해 충분히 얻어질 수 없는 경우에는, 그 재료가 몰타르 등에서 분쇄함으로 써 입자로 가공될 수도 있다. 바인더는, 입상 발광재료를 분산된 방식으로 고정시키고 그 재료를 전계발광층으로서의 형상으로 보유하기 위한 물질이다. 발광재료는 균일하게 분산되고, 바인더에 의해 전계발광층 내에 고정된다.
분산형 무기 EL 소자의 경우에는, 전계발광층이, 전계발광층을 선택적으로 형성할 수 있는 액적 토출법, 인쇄법(스크린 인쇄 또는 옵셋 인쇄 등), 스핀 코팅법과 같은 도포법, 딥핑(dipping)법, 디스펜서법 등에 의해 형성될 수 있다. 그의 두께는 특별히 한정되지 않고, 10 nm∼1000 nm의 범위인 것이 바람직하다. 또한, 발광재료와 바인더를 함유하는 전계발광층에서, 발광재료의 비율은 50 wt%∼80 wt%의 범위인 것이 바림직하다.
도 35(A)∼도 35(C)는 발광소자로서 사용될 수 있는 분산형 무기 EL 소자의 예들을 나타낸다. 도 35(A)의 발광소자는 제1 전극층(360), 전계발광층(362), 및 제2 전극층(363)의 적층 구조를 가지고, 바인더에 의해 전계발광층(362)내에 보유된 발광재료(361)를 함유한다.
본 실시형태에서 사용될 수 있는 바인더로서는, 절연 재료, 유기 재료 또는 무기 재료, 또는 유기 재료와 무기 재료의 혼합 재료가 사용될 수 있다. 유기 절연 재료로서는, 시아노에틸 셀룰로즈 수지와 같은, 비교적 높은 유전상수를 가지는 폴리머, 또는 폴리에틸렌, 플리프로필렌, 폴리스티렌 수지, 실리콘 수지, 에폭시 수지, 또는 비닐리덴 플루오라이드 등의 수지가 사용될 수 있다. 또는, 방향족 폴리아미드 또는 폴리벤즈이미다졸과 같은 내열성 고분자 화합물, 또는 실론산 수지가 사용될 수도 있다. 실록산 수지는 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산은 규소(Si)와 산소(O)의 결합으로 형성된 골격을 가진다. 적어도 수소를 함유하는 유기기(예를 들어, 알킬기 또는 방향족 탄화수소) 또는 플루오로기가 치환기로서 사용될 수 있고, 또는 적어도 수소를 함유하는 유기기와 플루오로기가 치환기로서 사용될 수도 있다. 또는, 폴리비닐 알코올, 폴리비닐부티랄 등의 비닐 수지, 페놀 수지, 노볼락 수지, 아크릴 수지, 멜라민 수지, 우레탄 수지, 또는 옥사졸 수지(폴리벤즈옥사졸)와 같은 수지 재료가 사용될 수도 있다. 유전상수는 상기 수지에 티탄산 바륨(BaTiO3) 또는 티탄산 스트론튬(SrTiO3)과 같은 유전상수가 높은 미세 입자를 적절히 혼합함으로써 조정될 수 있다.
바인더에 포함되는 무기 절연 재료로서는, 산화규소(SiOx), 질화규소(SiNx), 산소와 질소를 함유하는 규소, 질화 알루미늄(AlN), 산소와 질소를 함유하는 알루미늄, 산화 알루미늄(Al2O3), 산화 티탄(TiO2), BaTiO3, SrTiO3, 티탄산 납(PbTiO3), 니오브산 칼륨(KNbO3), 니오브산 납(PbNbO3), 산화 탄탈(Ta2O3), 탄탈산 바륨(BaTa2O6), 탄탈산 리튬(LiTaO3), 산화 이트륨(Y2O3), 산화 지르코늄(ZrO2), 또는 ZnS과 같은, 무기 절연 재료를 함유하는 물질들로부터 선택되는 재료가 사용될 수 있다. 발광재료와 바인더를 포함하는 전계발광층의 유전상수는, 유전상수가 증가할 수 있도록 유기 재료에 유전상수가 높은 무기 재료를 함유시킴으로써(첨가 등에 의해) 제어될 수 있다.
제조공정에서, 바인더를 함유하는 용액 내에 발광재료가 분산된다. 본 실시 형태에서 사용될 수 있는, 바인더를 함유하는 용액의 용매로서는, 바인더 재료가 용해할 수 있고, 전계발광층을 형성하는 방법(각종 습식 처리)에 적당한 점도와 소망의 두께를 가지는 용액을 생성할 수 있는 용매가 적절히 선택될 수 있다. 유기 용매 등이 사용될 수 있다. 예를 들어, 바인더로서 실록산 수지를 사용하는 경우에는, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트(PGMEA라고도 칭함), 3-메톡시-3-메틸-1-부탄올(MMB라고도 칭함) 등이 사용될 수 있다.
도 35(B) 및 도 35(C)에 나타낸 각각의 발광소자는, 도 35(A)의 발광소자에서 전극층과 전계발광층 사이에 절연층이 제공된 구성을 가진다. 도 35(B)에 나타낸 발광소자는 제1 전극층(360)과 전계발광층(362) 사이에 절연층(364)을 포함한다. 도 35(C)에 나타낸 발광소자는 제1 전극층(360)과 전계발광층(362) 사이의 절연층(364a)과, 제2 전극층(363)과 전계발광층(362) 사이의 절연층(364b)을 포함한다. 상기한 바와 같이, 절연층은 전계발광층을 끼우고 있는 한 쌍의 전극 중 어느 하나 또는 모두와 전계발광층 사이에 제공될 수 있다. 또한, 절연층은 단층 또는 복수의 층의 적층체일 수 있다.
도 35(B)에서는, 절연층(364)이 제1 전극층(360)과 접하도록 제공되어 있으나, 절연층과 전계발광층의 순서를 바꿈으로써 절연층(364)이 제2 전극층(363)과 접하도록 제공될 수도 있다.
도 34(A)∼도 34(C)의 절연층(354) 또는 도 35(A)∼도 35(C)의 절연층(364)과 같은 절연층은 특별히 한정되지 않고, 높은 절연 저항과 치밀한 막질을 가지는 것이 바람직하다. 또한, 높은 유전상수를 가지는 것이 바람직하다. 예를 들어, 산화규소(SiO2), 산화 이트륨(Y2O3), 산화 티탄(TiO2), 산화 알루미늄(Al2O3), 산화 하프늄(HfO2), 산화 탄탈(Ta2O3), 티탄산 바륨(BaTiO3), 티탄산 스트론튬(SrTiO3), 티탄산 납(PbTiO3), 질화규소(Si3N4), 산화 지르코늄(ZrO2) 등의 막, 그의 혼합막, 또는 2 종류 이상의 적층막이 사용될 수 있다. 이들 절연막은 스퍼터링법, 증착법, CVD법 등에 의해 형성될 수 있다. 또는, 절연층은 절연 재료의 입자를 바인더 내에 분산시킴으로써 형성될 수도 있다. 바인더 재료는 전계발광층에 포함되는 바인더의 것과 마찬가지의 재료 및 방법을 사용하여 형성될 수 있다. 두께는 특별히 한정되지 않지만, 10 nm∼1000 nm의 범위인 것이 바림직하다.
전계발광층을 끼우고 있는 한 쌍의 전극층 사이에 전압을 인가함으로써 발광을 제공할 수 있는, 본 실시형태에서 설명된 발광소자는 DC 구동이나 AC 구동 어느 것에 의해서도 동작할 수 있다.
[실시예 1]
본 실시예에서는, 본 발명을 사용하여 도금법에 의해 금속막을 제조하는 예를 설명한다.
기판 위에 도전층(65)으로서 스퍼터링법에 의해 몰리브덴막을 형성하고, 이 몰리브덴막 위에 절연층(66)으로서 CVD법에 의해 산화규소막을 형성하였다. 절연층(66) 위에 광촉매 물질로서 산화티탄막을 형성하고, 이 광촉매 물질 위에 마스크막으로서 플루오로알킬실란(FAS)막을 형성하였다. 산화티탄막은 도포법에 의한 성 막 후에 450℃로 소성하여 형성되고, FAS막은 170℃의 기판 온도로 가열하여 액체 FAS를 증발시켜 형성되었다.
산화티탄막을 가지는 기판을 염화 팔라듐(PdCl2) 용액으로 이루어진 도금 촉매 용액 내에 침지한 상태에서, 기판 후면으로부터 기판을 통과시켜 광을 조사하였다. 광은 절연층(66)을 통과하므로, 광촉매 물질이 선택적으로 조사되어, 활성화된다. 그 활성화 에너지에 의해, 광 조사된 광촉매 물질 위의 마스크막이 분해되어 제거되기 때문에, 광촉매 물질이 노출되어 도금 촉매 물질을 선택적으로 흡착한다. 한편, 도전층(65)은 광을 투과시키지 않고 차단하므로, 도전층(65) 위에 형성된 광촉매 물질에는 광이 조사되지 않고, 활성화도 되지 않기 때문에, 마스크막은 잔존한다. 본 실시예에서는, 도금 촉매 용액 내에 침지하면서 광 조사를 행하여, 산화티탄막에 팔라듐 이온을 흡착시킨다. 그 후, 팔라듐 이온을 흡착한 기판을 금속재료를 함유하는 도금 용액 내에 침지하여 금속막을 성장시켰다. 도금 용액으로서는, 금속염으로서의 황산니켈 6수화물(NiSO4), 환원제로서의 하이포아인산(H3PO2), 착화제로서의 젖산 및 사과산의 혼합물을 사용하였다. 금속막으로서 도금법에 의해 니켈 인 합금막을 형성하였다.
도 33은 형성된 금속막의 광학 현미경 사진이다. 도 33에서, 기판 위에 도전층(65)과 금속막(67)이 형성되어 있다. 금속막(67)은 선택적으로 형성된 도금 촉매 원소의 패턴과 같은 형상으로 형성되어 있으므로, 금속막(67)은 절연층(66)을 사이에 두고 도전층(65)과 거의 겹치지 않게 자기정합적으로 선택적으로 형성된다.
또한, 도 32(A) 및 도 32(B)는 본 실시예에서 제조한 시료의 단면도를 나타낸다. 도 32(A)는 본 실시예에서 제조하여 집속 이온 빔 시스템(FIB)에 의해 관찰한 FIB 사진이고, 도 32(B)는 도 32(A)의 모식도이다. 도 32(A) 및 도 32(B)에 나타낸 바와 같이, 도전층(65)을 덮도록 절연층(66)이 형성되고, 이 절연층(66) 위에 광촉매 물질(69)과 금속막(67)이 형성되어 있다. 도 32(A) 및 도 32(B)로는 확인하기 어렵지만, 광촉매 물질(69)과 금속막(67) 사이에는 도금 촉매 물질도 존재한다. 금속막(67)은 도금법에 의해 형성되기 때문에, 금속막(67)은 도금 촉매 원소를 흡착한 영역으로부터 등방적으로 성장한다. 그 결과, 금속막(67)의 엣지의 일부가 도전층(65) 위에 형성된다.
본 실시예에서는, 도금 촉매 원소인 팔라듐을 흡착하는 산화티탄에 후면 노광에 의해 선택적으로 광을 조사하여, 노광된 광촉매 물질에 도금 촉매 원소를 선택적으로 흡착하고 있다. 따라서, 소망의 형상으로 가공하기 위해, 마스크나 포토리소그래피 공정을 필요로 하지 않는다. 따라서, 공정이 간략화되어, 저비용으로 생산성 좋게 배선을 형성할 수 있다. 따라서, 본 발명을 이용하면, 저비용이며 높은 생산성으로 반도체장치, 표시장치 등을 제조할 수 있다.
또한, 도금법을 사용하기 때문에, 배선층의 막 두께나 크기를 비교적 용이하게 제어하는 것이 가능하고, 용도에 맞춘 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능, 고신뢰성의 반도체장치를 제조할 수도 있다.
본 발명에서는, 도금 촉매 원소를 흡착하는 광촉매 물질에 후면 노광에 의해 선택적으로 광을 조사하여, 노광된 광촉매 물질에 도금 촉매 원소를 선택적으로 흡착하여, 소스 전극층 및 드레인 전극층을 자기정합적으로 형성하고 있다. 따라서, 마스크의 정렬 어긋남에 의한 형상 불량 등이 발생하지 않고, 배선을 제어성 좋게 형성할 수 있다. 따라서, 본 발명을 이용하면, 신뢰성이 높은 반도체장치, 표시장치 등을 수율 좋게 제조할 수 있다.
또한, 도금법을 이용하기 때문에, 배선층의 막 두께나 크기를 비교적 용이하게 제어할 수 있고, 용도에 맞는 배선층을 제조할 수 있다. 따라서, 고속 동작을 행할 수 있는 고성능, 고신뢰성의 반도체장치를 제조하는 것도 가능하다.

Claims (14)

  1. 투광성을 가진 기판 위에 제1 도전층을 형성하는 공정;
    상기 제1 도전층 위에 절연층을 형성하는 공정;
    상기 절연층 위에 광촉매 물질을 형성하는 공정;
    도금 촉매 물질을 함유하는 용액 내에 상기 광촉매 물질을 침지하고, 상기 제1 도전층을 마스크로 사용하여 상기 도금 촉매 물질을 함유하는 용액 내에서 상기 광촉매 물질의 제1 부분 및 제2 부분을 상기 기판을 통과한 광으로 노광시켜, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분에 상기 도금 촉매 물질을 석출시키는 공정;
    금속재료를 함유하는 도금 용액 내에 상기 도금 촉매 물질을 침지하여, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분 위에 각각 제2 도전층 및 제3 도전층을 형성하는 공정; 및
    상기 제2 도전층 및 상기 제3 도전층 위에 반도체층을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  2. 투광성을 가진 기판 위에 제1 도전층을 형성하는 공정;
    상기 제1 도전층 위에 절연층을 형성하는 공정;
    상기 절연층 위에 광촉매 물질을 형성하는 공정;
    상기 광촉매 물질 위에 마스크막을 형성하는 공정;
    상기 제1 도전층을 마스크로 사용하여 상기 광촉매 물질의 제1 부분 및 제2 부분을 상기 기판을 통과한 광으로 노광시켜, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분 위의 마스크막을 제거하는 공정;
    도금 촉매 물질을 함유하는 용액 내에 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분을 침지하여, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분에 상기 도금 촉매 물질을 석출시키는 공정;
    금속재료를 함유하는 도금 용액 내에 상기 도금 촉매 물질을 침지하여, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분 위에 각각 제2 도전층 및 제3 도전층을 형성하는 공정; 및
    상기 제2 도전층 및 상기 제3 도전층 위에 반도체층을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  3. 투광성을 가진 기판 위에 제1 도전층을 형성하는 공정;
    상기 제1 도전층 위에 절연층을 형성하는 공정;
    상기 절연층 위에 광촉매 물질을 형성하는 공정;
    도금 촉매 물질을 함유하는 용액 내에 상기 광촉매 물질을 침지하고, 상기 제1 도전층을 마스크로 사용하여 상기 도금 촉매 물질을 함유하는 용액 내에서 상기 광촉매 물질의 제1 부분 및 제2 부분을 상기 기판을 통과한 광으로 노광시켜, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분에 상기 도금 촉매 물질을 석출시키는 공정;
    제1 금속재료를 함유하는 도금 용액 내에 상기 도금 촉매 물질을 침지하여, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분 위에 각각 제2 도전층 및 제3 도전층을 형성하는 공정;
    제2 금속재료를 함유하는 도금 용액 내에 상기 제2 도전층 및 상기 제3 도전층을 침지하여, 상기 제2 도전층 위에 제1 금속막을 그리고 상기 제3 도전층 위에 제2 금속막을 형성하는 공정; 및
    상기 제1 금속막 및 상기 제2 금속막 위에 반도체층을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  4. 투광성을 가진 기판 위에 제1 도전층을 형성하는 공정;
    상기 제1 도전층 위에 절연층을 형성하는 공정;
    상기 절연층 위에 광촉매 물질을 형성하는 공정;
    상기 광촉매 물질 위에 마스크막을 형성하는 공정;
    상기 제1 도전층을 마스크로 사용하여 상기 광촉매 물질의 제1 부분 및 제2 부분을 상기 기판을 통과한 광으로 노광시켜, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분 위의 마스크막을 제거하는 공정;
    도금 촉매 물질을 함유하는 용액 내에 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분을 침지하여, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분에 상기 도금 촉매 물질을 석출시키는 공정;
    제1 금속재료를 함유하는 도금 용액 내에 상기 도금 촉매 물질을 침지하여, 상기 광촉매 물질의 상기 제1 부분 및 상기 제2 부분 위에 각각 제2 도전층 및 제3 도전층을 형성하는 공정;
    제2 금속재료를 함유하는 도금 용액 내에 상기 제2 도전층 및 상기 제3 도전층을 침지하여, 상기 제2 도전층 및 상기 제3 도전층 위에 각각 제1 금속막 및 제2 금속막을 형성하는 공정; 및
    상기 제1 금속막 및 상기 제2 금속막 위에 반도체층을 형성하는 공정을 포함하는, 반도체장치 제조방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 반도체층이, 상기 제2 도전층 및 상기 제3 도전층을 마스크로 사용하여 상기 광촉매 물질을 에칭함으로써 상기 제2 도전층 및 상기 제3 도전층 위에 형성되는, 반도체장치 제조방법.
  6. 제 2 항 또는 제 4 항에 있어서,
    상기 반도체층이, 상기 제2 도전층 및 상기 제3 도전층을 마스크로 사용하여 상기 광촉매 물질 및 상기 마스크막을 에칭함으로써 상기 제2 도전층 및 상기 제3 도전층 위에 형성되는, 반도체장치 제조방법.
  7. 제 3 항 또는 제 4 항에 있어서,
    상기 제2 금속재료로서 금을 사용하는, 반도체장치 제조방법.
  8. 제 2 항 또는 제 4 항에 있어서,
    상기 마스크막이, 말단기로서 불화탄소기 또는 알킬기를 가지는 실란 커플링제로 형성되는, 반도체장치 제조방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 광촉매 물질이, 광촉매 물질을 함유하는 조성물을 토출시켜 선택적으로 형성되는, 반도체장치 제조방법.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 광촉매 물질로서 산화티탄을 사용하는, 반도체장치 제조방법.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제2 도전층 및 상기 제3 도전층으로서 니켈 합금 박막과 구리 박막 중 어느 하나로 형성하는, 반도체장치 제조방법.
  12. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 도금 촉매 물질로서 팔라듐, 백금, 로듐, 금 중 적어도 하나를 사용하는, 반도체장치 제조방법.
  13. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 도금 촉매 물질을 함유하는 용액은 그의 pH를 3 내지 6으로 조정하여 사용되는, 반도체장치 제조방법.
  14. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제1 도전층이 게이트 전극층이고, 상기 제2 도전층이 소스 전극층이고, 상기 제3 도전층이 드레인 전극층이고, 상기 절연층이 게이트 절연층인, 반도체장치 제조방법.
KR1020060069865A 2005-07-27 2006-07-25 반도체장치 제조방법 KR101261222B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005218090 2005-07-27
JPJP-P-2005-00218090 2005-07-27

Publications (2)

Publication Number Publication Date
KR20070014057A KR20070014057A (ko) 2007-01-31
KR101261222B1 true KR101261222B1 (ko) 2013-05-06

Family

ID=37674354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060069865A KR101261222B1 (ko) 2005-07-27 2006-07-25 반도체장치 제조방법

Country Status (3)

Country Link
US (1) US7655566B2 (ko)
KR (1) KR101261222B1 (ko)
CN (1) CN100592477C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003599U (ko) 2014-03-21 2015-10-02 윤관호 커버가 부설된 온열찜질기
US11557477B2 (en) 2019-06-10 2023-01-17 Semes Co., Ltd. Apparatus for treating substrate

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914755B2 (en) 2001-04-12 2011-03-29 Eestor, Inc. Method of preparing ceramic powders using chelate precursors
DE10260149A1 (de) * 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
CN102394049B (zh) 2005-05-02 2015-04-15 株式会社半导体能源研究所 显示装置的驱动方法
EP1724751B1 (en) 2005-05-20 2013-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic apparatus
US8059109B2 (en) 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US7732330B2 (en) 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
WO2007010594A1 (ja) * 2005-07-15 2007-01-25 Toshiba Mitsubishi-Electric Industrial Systems Corporation 光触媒物質生成方法および光触媒物質生成装置
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP5007511B2 (ja) * 2006-02-14 2012-08-22 富士通株式会社 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
CN101030536B (zh) * 2006-03-02 2010-06-23 株式会社半导体能源研究所 电路图案、薄膜晶体管及电子设备的制造方法
TWI330276B (en) * 2006-04-25 2010-09-11 Au Optronics Corp Active device array substrate and fabricating method thereof
US7993611B2 (en) 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
US8853116B2 (en) 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders
DE102006046790B4 (de) * 2006-10-02 2014-01-02 Infineon Technologies Ag Integriertes Bauelement und Verfahren zum Trennen einer elektrisch leitfähigen Verbindung
JP2008091600A (ja) * 2006-10-02 2008-04-17 Sony Corp 半導体装置の製造方法
US8937013B2 (en) * 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
KR101221761B1 (ko) * 2006-12-01 2013-01-11 삼성전자주식회사 유기 반도체 물질의 산화 및 선택적 환원을 이용한 고성능유기 박막 트랜지스터의 제조방법
TW200834927A (en) * 2007-02-05 2008-08-16 Ind Tech Res Inst Method for fabricating a layer with tiny structure and thin film transistor
JP2008192911A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 電子デバイスおよびその製造方法
US8409458B2 (en) * 2007-03-02 2013-04-02 Texas Instruments Incorporated Process for reactive ion etching a layer of diamond like carbon
JP5307804B2 (ja) * 2007-06-19 2013-10-02 フレキシブル セラミックス，インク．ア カリフォルニア コーポレーション 高温耐性弾性複合材のアプリケーション用のシリコン樹脂複合材およびその製造方法
US8017422B2 (en) 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
KR100854708B1 (ko) * 2007-06-20 2008-08-27 나노전광 주식회사 내부 환경 검출용 포토마스크 캐리어
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
WO2009001836A1 (en) * 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
WO2009062615A1 (en) * 2007-11-14 2009-05-22 Sony Corporation Preparation of high-quality sensitizer dye for dye-sensitized solar cells
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
TWI389211B (zh) * 2008-04-30 2013-03-11 Chimei Innolux Corp 影像顯示系統及其製造方法
US8053253B2 (en) 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
KR101588576B1 (ko) 2008-07-10 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR101273913B1 (ko) 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102160102B (zh) * 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
WO2010038819A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP4844767B2 (ja) * 2008-10-03 2011-12-28 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US20100285316A1 (en) * 2009-02-27 2010-11-11 Eestor, Inc. Method of Preparing Ceramic Powders
KR100984256B1 (ko) * 2009-08-17 2010-09-30 (주) 파루 자기 정렬 그라비어인쇄를 이용한 중첩정밀도 제어 방법
WO2011027425A1 (ja) * 2009-09-02 2011-03-10 東芝三菱電機産業システム株式会社 金属酸化膜の成膜方法、金属酸化膜および金属酸化膜の成膜装置
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101038923B1 (ko) * 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
JP5890842B2 (ja) * 2010-11-04 2016-03-22 中国科学院理化技術研究所 バイオマス誘導体をフォトカタリシス・改質して水素を製造するための半導体光触媒及びその製造と応用
WO2012121067A1 (ja) * 2011-03-08 2012-09-13 独立行政法人科学技術振興機構 ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス
TWI533457B (zh) * 2012-09-11 2016-05-11 元太科技工業股份有限公司 薄膜電晶體
JP6151158B2 (ja) 2012-11-28 2017-06-21 信越化学工業株式会社 透明酸化物電極用表面修飾剤、表面修飾された透明酸化物電極、及び表面修飾された透明酸化物電極の製造方法
KR102066082B1 (ko) * 2013-01-29 2020-01-14 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR102139577B1 (ko) 2013-10-24 2020-07-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102163730B1 (ko) * 2014-03-25 2020-10-08 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104001926B (zh) * 2014-04-12 2016-03-09 北京工业大学 四棱锥形、四棱凸台形金属微颗粒的制备方法
US10192994B2 (en) * 2015-01-26 2019-01-29 Sumitomo Electric Industries, Ltd. Oxide semiconductor film including indium, tungsten and zinc and thin film transistor device
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
CN107452600B (zh) * 2017-08-21 2020-01-14 中国电子科技集团公司第二十研究所 一种复合抗电镀掩模的制备方法
JP6616368B2 (ja) * 2017-09-14 2019-12-04 ファナック株式会社 レーザ加工前に光学系の汚染レベルに応じて加工条件を補正するレーザ加工装置
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
CN116429299B (zh) * 2023-06-12 2023-09-22 之江实验室 一种可晶圆系统集成的压力传感芯片制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445997A (en) 1990-07-06 1995-08-29 Matsushita Electric Industrial Co., Ltd. Patterning method
JP2002289499A (ja) * 2001-03-27 2002-10-04 National Institute For Materials Science 光触媒効果を利用したリフトオフ法によるパターン形成方法
JP2005167228A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 半導体素子及びその作製方法、並びに液晶表示装置及びその作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
JP4292350B2 (ja) 1999-04-22 2009-07-08 栄 田中 液晶表示装置とその製造方法
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4202054B2 (ja) 2002-06-11 2008-12-24 シャープ株式会社 薄膜パターンの形成方法
KR100934810B1 (ko) * 2002-12-18 2009-12-31 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
WO2005022664A2 (en) * 2003-09-02 2005-03-10 Plastic Logic Limited Production of electronic devices
JP3923462B2 (ja) * 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7732330B2 (en) * 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445997A (en) 1990-07-06 1995-08-29 Matsushita Electric Industrial Co., Ltd. Patterning method
JP2002289499A (ja) * 2001-03-27 2002-10-04 National Institute For Materials Science 光触媒効果を利用したリフトオフ法によるパターン形成方法
JP2005167228A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 半導体素子及びその作製方法、並びに液晶表示装置及びその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003599U (ko) 2014-03-21 2015-10-02 윤관호 커버가 부설된 온열찜질기
US11557477B2 (en) 2019-06-10 2023-01-17 Semes Co., Ltd. Apparatus for treating substrate

Also Published As

Publication number Publication date
US20070026580A1 (en) 2007-02-01
CN1905136A (zh) 2007-01-31
CN100592477C (zh) 2010-02-24
KR20070014057A (ko) 2007-01-31
US7655566B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
KR101261222B1 (ko) 반도체장치 제조방법
JP5036241B2 (ja) 半導体装置の作製方法
US7732330B2 (en) Semiconductor device and manufacturing method using an ink-jet method of the same
KR101358691B1 (ko) 반도체 장치의 제조방법, 및 반도체 장치
KR101403312B1 (ko) 반도체 장치의 제작 방법
US7687326B2 (en) Semiconductor device and manufacturing method thereof
KR101139714B1 (ko) 반도체 장치 제조 방법, 다이오드 및 표시 장치
KR101201443B1 (ko) 반도체장치의 제조 방법
US7985677B2 (en) Method of manufacturing semiconductor device
JP4777078B2 (ja) 半導体装置の作製方法
JP5210594B2 (ja) 半導体装置の作製方法
JP4700484B2 (ja) 半導体装置の作製方法
JP5110785B2 (ja) 表示装置の作製方法
JP4845491B2 (ja) 半導体装置の作製方法
JP4777203B2 (ja) 半導体装置
JP2007043113A (ja) 半導体装置、半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 7