KR101358691B1 - 반도체 장치의 제조방법, 및 반도체 장치 - Google Patents

반도체 장치의 제조방법, 및 반도체 장치 Download PDF

Info

Publication number
KR101358691B1
KR101358691B1 KR1020070109618A KR20070109618A KR101358691B1 KR 101358691 B1 KR101358691 B1 KR 101358691B1 KR 1020070109618 A KR1020070109618 A KR 1020070109618A KR 20070109618 A KR20070109618 A KR 20070109618A KR 101358691 B1 KR101358691 B1 KR 101358691B1
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
organic
gate insulating
semiconductor
Prior art date
Application number
KR1020070109618A
Other languages
English (en)
Other versions
KR20080039301A (ko
Inventor
겐 후지이
에리카 다카하시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080039301A publication Critical patent/KR20080039301A/ko
Application granted granted Critical
Publication of KR101358691B1 publication Critical patent/KR101358691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

재료의 이용 효율을 향상시키고, 또한, 제조 공정을 간략화하여 제조 가능한 반도체 장치, 및 표시장치 및 그 제조기술을 제공하는 것을 목적으로 한다.
투광성을 갖는 기판 상에 게이트 전극층을 형성하고, 게이트 전극층 상에 무기재료를 포함하는 게이트 절연층을 형성하고, 무기재료를 포함하는 게이트 절연층 상에 광중합성 반응기를 포함하는 유기층을 형성하고, 게이트 전극층을 마스크로 하여 기판을 통과한 빛을 광중합성 반응기를 포함하는 유기층에 선택적으로 조사하여 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하고, 광중합성 반응기를 포함하는 유기층의 중합한 영역 이외를 제거하여 유기 중합층을 형성하고, 유기 중합층의 형성 영역 이외의 무기재료를 포함하는 게이트 절연층 상에 가수분해기를 갖는 유기 실란막을 형성하고, 유기 중합층 상에 도전성 재료를 포함하는 조성물을 공급하여 소스 전극층 및 드레인 전극층을 형성하고, 게이트 전극층, 소스 전극층, 및 드레인 전극층 상에 반도체층을 형성한다.
Figure 112007077959536-pat00001
광중합성 반응기, 가수분해기, 유기층, 유기 실란막, 유기 중합층

Description

반도체 장치의 제조방법, 및 반도체 장치{Manufacturing method of semiconductor device and semiconductor device}
본 발명은 인쇄법을 사용한 반도체 장치, 반도체 장치의 제조방법에 관한 것이다.
박막 트랜지스터(이하, 「TFT」라고도 기재함.) 및 이것을 사용한 전자회로는 반도체, 절연막 및 도전막 등의 각종 박막을 기판 상에 적층하여, 적절하게 포토리소그래피 기술에 의해 소정의 패턴을 형성하여 제조된다. 포토리소그래피 기술이란 포토마스크라고 불리는 투명한 평판면 상에 빛을 통과시키지 않는 재료로 형성한 회로 등의 패턴을, 빛을 이용할 목적으로 하는 기판 상에 전사하는 기술이며, 반도체 집적회로 등의 제조 공정에서 널리 사용되고 있다.
종래의 포토리소그래피 기술을 사용한 제조 공정에서는 포토레지스트라고 불리는 감광성의 유기수지재료를 사용하여 형성되는 마스크 패턴의 처리만으로도, 노광, 현상, 소성, 박리와 같은 다단계의 공정이 필요하게 된다. 따라서, 포토리소그래피 공정의 회수가 늘어날수록, 제조 비용은 필연적으로 상승한다. 이러한 문제점을 개선하기 위해서, 포토리소그래피 공정을 삭감하여 TFT를 제조하는 것이 시 도되고 있다(예를 들면, 특허문헌 1 참조.). 특허문헌 1에서는 포토리소그래피 공정에 의해서 형성된 레지스트 마스크를, 1회 사용한 후, 팽윤에 의해 체적을 팽창시켜서 다른 형상의 레지스트 마스크로서 다시 사용하고 있다.
[특허문헌 1] 일본 공개특허공보 2000-133636호
본 발명은 박막 트랜지스터(TFT:Thin Film Transistor) 및 그것을 사용하는 전자회로 및 박막 트랜지스터에 의해서 형성되는 반도체 장치, 표시장치의 제조 공정에서 포토리소그래피 공정의 회수를 삭감하여, 제조 공정을 간략화하여, 1변이 1 미터를 넘는 대면적 기판에도, 수율 좋게 제조할 수 있는 기술을 제공하는 것을 목적으로 한다.
또한, 본 발명은 박막 트랜지스터를 자기정합적으로 제조하여 고신뢰성의 반도체 장치를 생산성 좋게 제조할 수 있는 기술을 제공하는 것도 목적으로 한다.
본 발명에서는 광 조사에 의해 특정한 용제(예를 들면 유기용제)에 불용인 광중합성 반응기를 포함하는 유기층을 사용하여, 광중합성 반응기를 포함하는 유기층을 이면 노광에 의해 선택적으로 중합하고, 소망의 형상으로 가공하여, 유기 중합층을 형성한다. 무기재료를 포함하는 게이트 절연층과 유기 중합층의 발액제에 대한 흡착성의 차를 이용하여, 게이트 절연층과 유기 중합층과 습윤성의 차를 준다. 이와 같이 습윤성이 제어된 영역에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 및 드레인 전극층을, 유기 중합층에만 형성할 수 있다. 따라서, 자기정합적으로 박막 트랜지스터를 제조할 수 있다. 따라서 본 발명을 사용하면, 저비용으로 또한 높은 생산성으로 반도체 장치, 표시장치 등을 제조할 수 있다.
또, 본 명세서에 있어서 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치를 가리킨다. 본 발명을 사용하여 다층 배선층이나, 프로세서 회로를 갖는 칩 등의 반도체 장치를 제조할 수 있다.
본 발명은 표시기능을 갖는 장치인 표시장치에도 사용할 수 있고, 본 발명을 사용하는 표시장치에는, 전계 발광(이하「EL」라고도 함.)이라고 불리는 발광을 발현하는 유기물, 무기물, 또는 유기물과 무기물의 혼합물을 포함하는 층을, 전극 간에 개재시킨 발광소자와 TFT가 접속된 발광 표시 장치나, 액정 재료를 갖는 액정 소자를 표시소자로서 사용하는 액정 표시 장치 등이 있다.
본 발명의 반도체 장치의 제조방법의 하나는 투광성을 갖는 기판 상에 게이트 전극층을 형성하고, 게이트 전극층 상에 무기재료를 포함하는 게이트 절연층을 형성하고, 무기재료를 포함하는 게이트 절연층 상에 광중합성 반응기를 포함하는 유기층을 형성하고, 게이트 전극층을 마스크로 하여 기판을 통과한 빛을 광중합성 반응기를 포함하는 유기층에 선택적으로 조사하여 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하고, 광중합성 반응기를 포함하는 유기층이 중합한 영역 이외를 제거하여 유기 중합층을 형성하고, 유기 중합층의 형성 영역 이외의 무기재료를 포함하는 게이트 절연층 상에 가수분해기를 갖는 유기 실란막을 형성하고, 유기 중합층 상에 도전성 재료를 포함하는 조성물을 공급하여 소스 전극층 및 드레인 전극층을 형성하고, 게이트 전극층, 소스 전극층, 및 드레인 전극층 상에 반도체층을 형성한다.
본 발명의 반도체 장치의 제조방법의 하나는 투광성을 갖는 기판 상에 게이 트 전극층을 형성하고, 게이트 전극층 상에 무기재료를 포함하는 게이트 절연층을 형성하고, 무기재료를 포함하는 게이트 절연층 상에 광중합성 반응기를 포함하는 유기층을 형성하고, 게이트 전극층을 마스크로 하여 기판을 통과한 빛을 광중합성 반응기를 포함하는 유기층에 선택적으로 조사하여 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하고, 광중합성 반응기를 포함하는 유기층이 중합한 영역 이외를 제거하여 유기 중합층을 형성하고, 유기 중합층의 형성 영역 이외의 무기재료를 포함하는 게이트 절연층 상에 제 1 가수분해기를 갖는 유기 실란막을 형성하고, 유기 중합층 상에 도전성 재료를 포함하는 조성물을 공급하여 소스 전극층 및 드레인 전극층을 형성하고, 제 1 가수분해기를 갖는 유기 실란막을 제거하고, 게이트 전극층, 소스 전극층, 및 드레인 전극층 상에 제 2 가수분해기를 갖는 유기 실란막을 형성하고, 제 2 가수분해기를 갖는 유기 실란막 상에 반도체층을 형성한다. 또한, 가수분해기를 갖는 유기실란은 플루오르화탄소기, 또는 알킬기를 말단기에 갖는 가수분해기를 갖는 유기실란을 사용할 수 있다.
본 발명의 반도체 장치는 절연 표면을 갖는 기판 상에 게이트 전극층과, 게이트 전극층 상에 무기재료를 포함하는 게이트 절연층과, 무기재료를 포함하는 게이트 절연층 상의 게이트 전극층과 중첩하지 않은 영역에 유기 중합층과, 유기 중합층 상에 소스 전극층 및 드레인 전극층과, 무기재료를 포함하는 게이트 절연층, 소스 전극층, 및 드레인 전극층 상에 반도체층을 갖는다.
본 발명의 반도체 장치는 절연 표면을 갖는 기판 상에 게이트 전극층과, 게이트 전극층 상에 무기재료를 포함하는 게이트 절연층과, 무기재료를 포함하는 게 이트 절연층 상의 게이트 전극층과 중첩하지 않는 영역에 유기 중합층과, 유기 중합층 상에 소스 전극층 및 드레인 전극층과, 무기재료를 포함하는 게이트 절연층, 소스 전극층, 및 드레인 전극층 상에 가수분해기를 갖는 유기 실란막을 개재하여 반도체층을 갖는다.
본 발명에서는 자기정합적으로 소스 전극층 및 드레인 전극층을 형성하고 있다. 따라서, 마스크의 얼라인먼트 어긋남에 의한 형상 불량 등이 생기지 않고, 제어성 좋게 소스 전극층 및 드레인 전극층을 형성할 수 있다. 따라서, 본 발명을 사용하면, 수율 좋게 신뢰성이 높은 반도체 장치, 표시장치 등을 제조할 수 있다.
본 발명의 실시 형태에 관해서, 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 제시하는 실시 형태의 기재 내용에 한정하여 해석되지 않는다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
(실시 형태 1)
본 발명의 실시 형태에 관해서, 도 1을 사용하여 설명한다. 본 실시 형태에서는 신뢰성이 높은 박막 트랜지스터를 자기정합적으로 제조하는 것을 목적으로 한 다.
본 실시 형태에서는 광 조사에 의해 유기용제에 불용으로 되는 광중합성 반응기를 포함하는 유기층을 사용하여, 광중합성 반응기를 포함하는 유기층을 이면 노광에 의해 선택적으로 소망의 형상으로 가공하여, 유기 중합층을 형성한다. 무기재료를 포함하는 게이트 절연층과 유기 중합층의 발액제에 대한 흡착성의 차를 이용하여, 게이트 절연층과 유기 중합층에 습윤성의 차를 준다. 이와 같이 습윤성이 제어된 영역에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 및 드레인 전극층을, 유기 중합층에만 형성할 수 있다. 따라서, 자기정합적으로 박막 트랜지스터를 제조할 수 있다. 따라서 본 발명을 사용하면, 저비용으로 또한 높은 생산성으로 반도체 장치, 표시장치 등을 제조할 수 있다.
투광성을 갖는 기판(50) 상에, 게이트 전극층(51)을 형성하고, 게이트 전극층(51) 상에 게이트 절연층(52)을 형성한다. 게이트 전극층(51)과 중첩하는 게이트 절연층(52) 상에 광중합성 반응기를 포함하는 유기층(53)을 형성한다. 게이트 절연층(52)은 무기재료를 포함한다. 이 광중합성 반응기를 포함하는 유기층(53)은 빛이 조사됨에 따라, 가교, 중합하여, 유기용제에 대한 불용성이 향상되는 재료를 사용한다. 게이트 절연층은 단층이거나 적층이어도 좋지만, 최표면은 산화규소, 질화규소, 산소를 포함하는 질화규소, 질소를 포함하는 산화규소 등의 무기막, 또는 유기폴리실록산 등의 무기성분을 포함하여, 가수분해기를 갖는 유기실란이 흡착되기 쉬운 재료를 사용한다.
광중합성 반응기를 포함하는 유기층은 특정한 용제에 대하여 광 조사부가 난 용성(용해하기 어려워짐)이 되는 재료이면 좋다. 예를 들면, 신나모일기(cinnamoyl group), 신나밀리덴기(cinnamylidene group), 페닐렌디아크릴레이트기 등을 갖는 광이량화형 수지나, 디아조늄염이나 디아족사이드 등의 디아조계 화합물, 폴리비닐알콜 등의 수산기를 갖는 수지와 디아조계 화합물의 혼합물이나, 아크릴레이트 등의 비닐기를 갖고 광 조사에 의해 중합하는 단량체, 올리고머 등과 같이 광 조사에 의해 중합하는 재료를 사용할 수 있다. 본 명세서에 있어서 중합이란 적어도 2 이상의 분자가 결합하는 것이며, 중합에 의해 분자량이 증대한다. 중합에는 분자가 다리를 가설한 형으로 결합하는 가교 반응도 포함한다. 유기 중합층은 광중합성 반응기를 포함하는 유기층이 중합되어 분자량이 증대한 것이다. 광중합 반응에 의해 형성되는 유기 중합층은 사이클로부탄환 등을 포함한다.
본 실시 형태에서는 폴리비닐신나메이트를 포함하는 액상의 조성물을 액적 공급법(droplet discharging method)에 의해 공급하여, 건조, 소성에 의해서 고화시켜, 광중합성 반응기를 포함하는 유기층(53)을 선택적으로 형성한다(도 1a 참조.).
선택적으로 소망의 패턴으로 형성물을 형성할 수 있는 방법으로서, 특정한 목적으로 조합된 조성물의 액적을 선택적으로 공급(분출)하여 소정의 패턴으로 박막을 형성하는 것이 가능한, 액적공급(분출)법(그 방식에 따라서는 잉크젯법이라고도 불림.)을 사용한다. 또한, 형성물이 소망의 패턴으로 전사, 또는 묘사할 수 있는 방법, 예를 들면 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 볼록판 인쇄나 그라비아(오목판) 인쇄 등 소망의 패턴으로 형성되는 방법), 디스펜서법, 선택적인 도포법 등도 사용할 수 있다.
본 실시 형태는 반도체 장치, 표시장치의 제조 공정에서, 유동체화된 막 형성 재료(도전성 재료 또는 절연성 재료)를 포함하는 조성물을, 액적으로서 공급(분출)하여, 소망의 패턴으로 선택적으로 형성하는 방법을 사용하고 있다. 피형성 영역에, 막 형성 재료를 포함하는 액적을 공급하여, 소성, 건조 등을 하여 고정화(또는 고화)하여 소망의 패턴으로 형성한다. 본 실시 형태와 같이, 광중합성 반응기를 포함하는 유기층(53)을 액적 공급법에 의해 선택적으로 형성하면, 제조공정이 보다 간략화된다.
투광성을 갖는 기판(50)측에서, 광원(65)으로부터, 투광성을 갖는 기판(50)을 통과시켜 빛(66)을, 광중합성 반응기를 포함하는 유기층(53)으로 조사한다(도 1b 참조.). 빛(66)은 투광성을 갖는 기판(50)과 게이트 절연층(52)은 투과하지만, 비투광성인 게이트 전극층(51)은 통과하지 않고 차단된다. 따라서, 광중합성 반응기를 포함하는 유기층(53)에 있어서, 게이트 전극층(51)과 중첩하는 영역은 비노광 영역(55)이 되고, 노광 영역(54a, 54b)의 광중합성 반응기를 포함하는 유기층은 빛에 의해 개질된다. 본 실시 형태에서는 노광 영역(54a, 54b)의 광중합성 반응기를 포함하는 유기층은 가교, 중합하여, 유기용제에 대하여 난용성이 된다. 빛(66)은 광중합성 반응기를 포함하는 유기층을 중합하는 파장 및 강도의 빛으로 하면 좋고, 본 실시 형태에서는 파장 300nm 내지 350nm의 자외광을 사용한다.
광중합성 반응기를 포함하는 유기층의 비노광 영역을 유기용제에 의해서 제거한다. 유기용제로서는 노광 영역을 용해하지 않고, 비노광 영역만을 선택적으로 용해하여 제거할 수 있는 것을 선택한다. 본 실시 형태에서는 디메틸포름아미드에 침지하여, 유기 중합층(57a, 57b)을 형성한다.
다음으로 습윤성을 제어하기 위해서 가수분해기를 갖는 유기실란을 사용하여 발액 처리를 한다. 본 실시 형태는 가수분해기를 갖는 유기실란으로서 헥사메틸디실라잔(hexamethyldisilazane:HMDS)을 사용한다. 가수분해기를 갖는 유기 실란막(56a, 56b, 56c)과 같이, 가수분해기를 갖는 유기실란은 유기 중합층보다도, 무기재료를 포함하는 게이트 절연층에 빽빽하게 흡착한다(도 1c 참조.). 가수분해기를 갖는 유기실란은 소스 전극층 및 드레인 전극층의 형성 재료인 도전성 재료를 포함하는 조성물에 대하여 발액성(撥液性)을 나타내기 때문에, 빽빽하게 흡착하는 게이트 절연층 상측이 유기 중합층(57a, 57b) 표면보다 도전성 재료를 포함하는 조성물에 대하여 낮은 습윤성을 나타낸다. 도 1c에서는, 가수분해기를 갖는 유기실란이 빽빽하게 흡착하고 있는 것을 나타내기 위해서 게이트 절연층 상에 가수분해기를 갖는 유기 실란막(56a, 56b, 56c)을 점선으로 표시한다.
또한, 가수분해기를 갖는 유기 실란막을 형성하기 전에, 자외선 오존처리나 산소(O2) 애싱 등을 행하는 것이 바람직하다. 자외선 오존처리나 산소(O2) 애싱에 의해 게이트 절연층 상의 유기물을 분해하여, 게이트 절연층 상에 가수분해기를 갖는 유기실란이 흡착하기 쉽게 됨과 동시에, 유기 중합층에 수산기를 도입하여 유기 중합층의 습윤성을 높일 수 있다.
이러한 습윤성의 차이는 양 영역의 상대적인 관계이고, 소스 전극층 및 드레인 전극층의 형성 영역과, 그 주위의 영역에서 소스 전극층 및 드레인 전극층을 형 성하는 도전성 재료를 포함하는 조성물에 대한 습윤성의 정도에 차를 갖고 있으면 좋다. 또한, 습윤성이 다른 영역이란, 도전성 재료를 포함하는 조성물의 접촉각이 다른 것이고, 도전성 재료를 포함하는 조성물의 접촉각이 큰 영역은 보다 습윤성이 낮은 영역(이하, 저습윤성 영역이라고도 함)이 되고, 접촉각이 작은 영역은 습윤성이 높은 영역(이하, 고습윤성 영역이라고도 함)이 된다. 접촉각이 크면, 유동성을 갖는 액상의 조성물은, 영역 표면 상에서 넓어지지 않고, 조성물을 튀기기 때문에, 표면을 적시지 않지만, 접촉각이 작으면, 표면 상에서 유동성을 갖는 조성물은 넓어져서, 표면을 잘 적시기 때문이다. 따라서, 습윤성이 다른 영역은 표면 에너지도 다르다. 습윤성이 낮은 영역에서의 표면의, 표면 에너지는 작고, 습윤성이 높은 영역 표면에서의 표면 에너지는 크다. 본 발명에 있어서는 이 습윤성이 다른 영역의 접촉각의 차는 30도 이상, 바람직하게는 40도 이상이면 좋다.
가수분해기를 갖는 유기실란은 Rn-Si-X(4-n)(n=1,2,3), 또는 R3-Si-NR-Si-R3의 화학식으로 표시된다. 여기에서, R은 알킬기 등의 비교적 불활성인 기를 포함하는 것이다. 또한, X는 할로겐, 메톡시기, 에톡시기 또는 아세톡시기 등, 기질 표면의 수산기 또는 흡착물과의 축합에 의해 결합 가능한 가수분해기로 이루어진다.
또한, 가수분해기를 갖는 유기실란의 대표예로서, R에 플루오로알킬기를 갖는 불소계 가수분해기를 갖는 유기실란(플루오로알킬실란((이하, FAS라고도 함.))을 사용할 수 있다. FAS의 R은 (CF3)(CF2)x(CH2)y(x:0 이상 10 이하의 정수, y:0 이상 4 이하의 정수)로 표시되는 구조를 가지며, 복수개의 R 또는 X가 Si에 결합하는 경우에는, R 또는 X는 각각 전부 같거나, 달라도 좋다. 대표적인 FAS로서는 헵타데카플루오로테트라하이드로데실트리에톡시실란, 헵타데카플루오로테트라하이드로데실트리클로로실란, 트리데카플루오로테트라하이드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란을 들 수 있다.
물론, 가수분해기를 갖는 유기실란의 R에 플루오르화탄소쇄를 갖지 않고, 알킬기를 갖는 물질도 사용할 수 있고, 예를 들면 옥타데실트리메톡시실란을 사용할 수 있다.
가수분해기를 갖는 유기실란의 용매로서는, n-펜탄, n-헥산, n-헵탄, n-옥탄, n-데칸, 디사이클로펜탄, 벤젠, 톨루엔, 크실렌, 듀렌, 인덴, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 스쿠알렌 등의 탄화수소계 용매 또는 테트라하이드로푸란 등을 사용할 수 있다.
그 후, 피형성 영역인 유기 중합층(57a), 유기 중합층(57b)에, 액적 공급 장치(67)의 노즐로부터, 도전성 재료를 포함하는 액적을 공급한다. 공급된 액적은 저습윤성 영역인 게이트 절연층 상의 가수분해기를 갖는 유기 실란막(56a, 56b, 56c)에는 부착되지 않고, 저습윤성 영역보다 습윤성이 높은 고습윤성 영역인 유기 중합층(57a), 유기 중합층(57b) 상에 형성된다. 액적이 공급되는 노즐의 공급구의 크기나, 공급구의 주사 능력 등에 의해서 도전성 재료의 공급방법을, 정밀하게 제어할 수 없는 경우라도, 피형성 영역 이외에 발액 처리를 실시함으로써, 액적은 피형성 영역에만 부착하여, 소망의 패턴으로 소스 전극층 또는 드레인 전극층(58a, 58b)이 형성된다(도 1d 참조.). 피형성 영역과 그 주위의 영역에서, 습윤성이 다 르기 때문에, 액적은 저습윤성 영역에서는 튀겨지고, 보다 습윤성이 높은 형성 영역에 고정되기 때문이다. 요컨대, 저습윤성 영역에 의해서 액적은 튀겨지기 때문에, 고습윤성 영역과 저습윤성 영역의 경계가 격벽이 있는 듯한 기능을 한다. 따라서, 유동성을 갖는 도전성 재료를 포함하는 조성물이라도 고습윤성 영역에 고정되기 때문에, 소망의 형상으로 소스 전극층 및 드레인 전극층을 형성할 수 있다.
본 발명을 사용하면, 예를 들면 미세한 전극층 등을 형성하고자 하는 경우, 액적의 공급구가 다소 크더라도, 액적이 형성 영역 상에서 넓어지지 않고, 형성 영역에만 도전층을 형성할 수 있고, 형성하지 않은 영역으로 잘못하여 형성하는 것에 의한 쇼트 등의 불량을 방지할 수 있다. 본 실시 형태와 같이, 기판측으로부터의 광 조사에 의해 물질 표면을 개질하면, 제어성 좋게 도전층을 형성할 수 있을 뿐만 아니라, 대면적을 처리할 수 있기 때문에, 생산성이 향상된다. 또한, 액적 공급법을 조합함으로써, 스핀 도포법 등에 의한 전체면 도포 형성에 비하여, 재료의 손실이 방지되고, 비용 절감이 가능하게 된다. 본 발명에 의해, 배선 등이, 소형화, 박막화에 의해 밀집하고, 복잡하게 배치되는 설계이어도, 제어성 좋게 형성할 수 있다.
가수분해기를 갖는 유기 실란막은 그 형성 조건에 따라서는 막두께가 극히 박막이며, 막으로서 형태를 유지하고 있지 않아도 좋다.
또한, 습윤성을 높이는 처리는 그 영역 상에 공급되는 액적을 고정시켜 두는 힘(밀착력, 고착력이라고도 함)을 주위의 영역보다 높은 상태로 하는 것이고, 빛의 조사처리에 의해, 영역을 개질하여, 액적과의 밀착성을 높이는 것과도 동일 의미이 다. 또한, 그 습윤성은 액적에 접하여, 액적을 고정시켜 두는 표면뿐이어도 좋으며, 반드시 막두께 방향 전체에 걸쳐 같은 성질을 가질 필요는 없다.
소스 전극층 및 드레인 전극층 형성 후에 전(前)처리로서 형성한 가수분해기를 갖는 유기실란을 남겨도 좋고, 소스 전극층 및 드레인 전극층을 형성 후에, 불필요한 부분은 제거하여 버려도 좋다. 제거는 소스 전극층 및 드레인 전극층을 마스크로서 사용할 수도 있고, 산소 등에 의한 애싱, 에칭, 플라즈마 처리 등에 의해 제거하면 좋다.
소스 전극층 또는 드레인 전극층(58a) 및 소스 전극층 또는 드레인 전극층(58b)은 유기 중합층(57a, 57b) 표면에 형성되기 때문에, 도 1d와 같이, 유기 중합층(57a, 57b)의 상면 및 측면을 덮도록 형성될 수 있다. 그러나, 가수분해기를 갖는 유기실란의 발액 강도나 흡착의 상태(밀도 등)에 따라서는 유기 중합층(57a, 57b)의 상면에만 형성되고, 측면에는 형성되지 않는 경우도 있다.
가수분해기를 갖는 유기 실란막을 에칭하여, 소스 전극층 또는 드레인 전극층(58a) 및 소스 전극층 또는 드레인 전극층(58b) 상에 반도체층(59)을 형성한다(도 1e 참조.). 본 실시 형태에서는 펜타센을 사용하여 반도체층(59)을 형성한다. 상기 공정에서, 본 실시 형태에 있어서의 역코플레이너형의 박막 트랜지스터(60)를 제조할 수 있다.
또한, 반도체층을 형성하기 전에, 반도체층의 이동도 향상을 목적으로서 가수분해기를 갖는 유기 실란막을 반도체층 형성 영역에 형성하여도 좋다. 도 2a는 도 1d와 대응하여, 소스 전극층 또는 드레인 전극층(58a, 58b)을 형성한 공정이다. 다음으로, 가수분해기를 갖는 유기 실란막(56a, 56b, 56c)을 제거하고, 그 후, 도 2b와 같이 반도체층 형성 영역에, 가수분해기를 갖는 유기 실란막(61)을 형성한다. 본 실시 형태에서는 반도체층(62)으로서 펜타센을 사용하여, 가수분해기를 갖는 유기 실란막(61)으로서 옥타데실트리메톡시실란(ODS)을 사용한다. 옥타데실트리메톡시실란은 펜타센의 이동도 향상에 효과적이다. 옥타데실트리메톡시실란을 가수분해기를 갖는 유기 실란막(61)으로서 형성한 후, 펜타센을 증착법으로 성막하여 반도체층(62)을 형성한다. 상기 공정에서, 도 2c와 같이 본 실시 형태에 있어서의 역코플레이너형의 박막 트랜지스터(64)를 제조할 수 있다.
본 실시 형태에서는 자기정합적으로 소스 전극층 및 드레인 전극층을 형성하고 있다. 따라서, 마스크의 얼라인먼트 어긋남에 의한 형상 불량 등이 생기지 않고, 제어성 좋게 배선을 형성할 수 있다. 따라서, 본 발명을 사용하면, 수율 좋게 신뢰성이 높은 반도체 장치, 표시장치 등을 제조할 수 있다.
(실시 형태 2)
도 22a는 본 발명에 따른 표시패널의 구성을 도시하는 상면도이고, 절연 표면을 갖는 기판(2700) 상에 화소(2702)를 매트릭스형으로 배열시킨 화소부(2701), 주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 여러가지 규격에 따라서 형성하면 좋고, XGA이면 1024×768×3(RGB), UXGA이면 1600×1200×3(RGB), 풀스펙하이비전에 대응시키는 것이면 1920×1080×3(RGB)으로 하면 좋다.
화소(2702)는 주사선측 입력단자(2703)로부터 연장되는 주사선과, 신호선측 입력단자(2704)로부터 연장되는 신호선이 교차함으로써, 매트릭스형으로 배치된다. 화소(2702)의 각각에는 스위칭 소자와 그것에 접속하는 화소 전극이 구비되어 있다. 스위칭 소자의 대표적인 일례는 TFT이고, TFT의 게이트 전극측이 주사선과, 소스 또는 드레인측이 신호선과 접속됨으로써, 개개의 화소를 외부로부터 입력하는 신호에 의해서 독립하여 제어 가능하게 된다.
도 22a는 주사선 및 신호선으로 입력하는 신호를, 외장의 구동회로에 의해 제어하는 표시패널의 구성을 도시하고 있지만, 도 23a에 도시하는 바와 같이, COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700) 상에 실장하여도 좋다. 또한 다른 실장형태로서, 도 23b에 도시하는 바와 같은 TAB(Tape Automated Bonding) 방식을 사용하여도 좋다. 드라이버 IC는 단결정 반도체 기판에 형성된 것이어도 좋고, 유리기판 상에 TFT로 회로를 형성한 것이어도 좋다. 도 23에 있어서, 드라이버 IC(2751)는 FPC(2750)와 접속하고 있다.
또한, 화소에 형성하는 TFT를, 결정성이 높은 다결정(미결정) 반도체로 형성하는 경우에는, 도 22b에 도시하는 바와 같이 주사선측 구동회로(3702)를 기판(3700) 상에 형성할 수도 있다. 도 22b에 있어서, 3701은 화소부이고, 신호선측 구동회로는 도 22a와 같이 외장의 구동회로에 의해 제어한다. 본 발명에서 형성하는 TFT와 같이, 화소에 형성하는 TFT를 이동도가 높은, 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우는 도 22c는 주사선측 구동회로(4702)와, 신호선측 구동회로(4704)를 기판(4700) 상에 일체로 형성할 수도 있다.
본 발명의 실시 형태에 관해서, 도 3 내지 도 9를 사용하여 설명한다. 본 실시 형태는 본 발명을 적용한, 보다 간략화한 공정에서 자기정합적으로 저비용으로 제조하는 것을 목적으로 한 보텀 게이트 구조의 역코플레이너형의 박막 트랜지스터를 갖는 표시장치를 제조하는 일례에 관해서 설명한다. 도 3a 내지 도 7a는 표시장치 화소부의 상면도이고, 도 3b 내지 도 7b는 도 3a 내지 도 7a에 있어서의 선 A-C에 의한 단면도이고, 도 3c 내지 도 7c는 선 B-D에 의한 단면도이다. 도 8은 표시장치의 단면도이고, 도 9a는 상면도이다. 도 9b는 도 9a에 있어서의 선 L-K(선 I-J를 포함함)에 의한 단면도이다.
기판(100)은 바륨붕규산유리, 알루미노붕규산유리 등으로 이루어지는 유리기판, 석영기판, 또는 본 제조 공정의 처리온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용한다. 또한, 기판(100)의 표면이 평탄화되도록 CMP법 등에 의해서, 연마하여도 좋다. 본 실시 형태에서는 기판(100)을 투과하여 빛을 조사하는 처리를 하기 위해서, 기판(100)은 처리에 사용되는 빛을 투과하는 물질을 사용하여, 투광성을 가질 필요가 있다.
또, 기판(100) 상에, 절연층을 형성하여도 좋다. 절연층은 CVD법, 플라즈마 CVD법, 스퍼터링법, 스핀 도포법 등의 방법에 의해, 규소를 포함하는 산화물 재료, 질화물 재료를 사용하여, 단층 또는 적층하여 형성된다. 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드(polyimide), 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지란 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소 를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐 부티랄 등의 비닐수지, 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지 등의 수지재료를 사용하여도 좋다. 또한, 벤조사이클로부텐, 파릴렌, 플루오르화아릴렌에테르, 폴리이미드 등의 유기재료, 수용성 호모중합체와 수용성 공중합체를 포함하는 조성물 재료 등을 사용하여도 좋다. 또한, 액적 공급법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등의 패턴이 형성되는 방법), 스핀 도포법 등의 도포법, 침지법 등을 사용할 수도 있다. 이 절연층은 형성하지 않아도 좋지만, 기판(100)으로부터의 오염 물질 등을 차단하는 효과가 있다.
기판(100) 상에, 게이트 전극층(103) 및 게이트 전극층(104)을 형성한다. 게이트 전극층(103) 및 게이트 전극층(104)은 CVD법이나 스퍼터법, 액적 공급법 등을 사용하여 형성할 수 있다. 게이트 전극층(103) 및 게이트 전극층(104)은, Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 형성하면 좋다. 또한, 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 좋다. 또한, 단층 구조이거나 복수층의 구조이어도 좋고, 예를 들면, 질화텅스텐막과 몰리브덴(Mo)막의 2층 구조로 하여도 좋고, 막두께 50nm의 텅스텐막, 막두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 막두께 30nm의 질화티탄막을 순차 적층한 3층 구조로 하여도 좋다. 또한, 3층 구조로 하는 경우, 제 1 도전막의 텅스텐 대신에 질화텅스텐을 사용하여도 좋고, 제 2 도전막의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티탄의 합금막(Al-Ti)을 사용하여도 좋고, 제 3 도전막의 질화티탄막 대신에 티탄막을 사용하여도 좋다.
게이트 전극층(103) 및 게이트 전극층(104)을 형성하기 위해 에칭에 의해 가공이 필요한 경우, 마스크를 형성하여, 드라이에칭 또는 웨트에칭에 의해 가공하면 좋다. ICP(Inductively Coupled Plasma: 유도결합형 플라즈마) 에칭법을 사용하여, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절하게 조절함으로써, 전극층을 테이퍼형상으로 에칭할 수 있다. 또, 에칭용 가스로서는, Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계가스, CF4, SF6 또는 NF3 등을 대표로 하는 불소계가스 또는 O2를 적절하게 사용할 수 있다.
마스크는 조성물을 선택적으로 공급하여 형성할 수 있다. 이와 같이 선택적으로 마스크를 형성하면 마스크의 형상을 가공하는 공정이 간략화되는 효과가 있다. 마스크는 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 벤조사이클로부텐, 파릴렌, 플루오르화아릴렌에테르, 폴리이미드 등의 유기재료, 실록산 결합을 갖는 수지를 사용하여 액적 공급법으로 형성한다. 어떤 재료를 사용한다고 해도, 그 표면 장력과 점도는 용매의 농도를 조정하거나, 계면활성제 등을 더하는 등 적절하게 조정될 수 있다.
또한, 본 실시 형태에서, 마스크를 액적 공급법에 의해서 형성할 때, 전처리 로서, 피형성 영역 및 그 근방의 습윤성을 제어하는 처리를 하여도 좋다. 본 발명에 있어서, 액적 공급법에 의해 액적을 공급하여 도전층, 또는 절연층을 형성할 때, 도전층, 또는 절연층의 피형성 영역 및 그 주위의 습윤성을 제어하여, 도전층, 또는 절연층의 형상을 제어할 수 있다. 이 처리에 의해서, 제어성 좋게 도전층, 또는 절연층을 형성할 수 있다. 습윤성의 제어는 형성하는 도전층, 또는 절연층의 형상에 맞추어서 행하면 좋고, 균일한 습윤성으로 하여도 좋으며, 습윤성에 고저를 설정하여 피형성 영역에 습윤성이 다른 복수의 영역을 형성하여도 좋다. 이 공정은 액상재료를 사용하는 경우, 모든 도전층, 또는 절연층 형성의 전처리로서 적용할 수 있다.
본 실시 형태에서는 게이트 전극층(103), 게이트 전극층(104)의 형성은, 액적 공급 수단을 사용하여 행한다. 액적 공급 수단이란, 조성물의 공급구를 갖는 노즐이나, 1개 또는 복수의 노즐을 구비한 헤드 등의 액적을 공급하는 수단을 갖는 것의 총칭으로 한다. 액적 공급 수단이 구비하는 노즐의 직경은 0.02 내지 100㎛(적합하게는 30㎛ 이하)로 설정하고, 상기 노즐로부터 공급되는 조성물의 공급량은 0.001pl 내지 100pl(적합하게는 0.1pl 이상 40pl 이하, 보다 바람직하게는 10pl 이하)로 설정한다. 공급되는 조성물의 양은 노즐 직경의 크기에 비례하여 증가한다. 또한, 피처리물과 노즐의 공급구의 거리는 소망의 개소에 적하하기 위해서, 가능한 한 근접시켜 두는 것이 바람직하고, 적합하게는 0.1 내지 3mm(적합하게는 1mm 이하) 정도로 설정한다.
액적 공급법에 사용하는 액적 공급 장치의 일 형태를 도 30에 도시한다. 액 적 공급 수단(1403)의 개개의 헤드(1405), 헤드(1412)는 제어수단(1407)에 접속되고, 그것이 컴퓨터(1410)로 제어함으로써 미리 프로그래밍된 패턴으로 묘화할 수 있다. 묘화하는 타이밍은 예를 들면, 기판(1400) 상에 형성된 마커(1411)를 기준으로 하면 좋다. 또는, 기판(1400)의 에지를 기준으로 하여 기준점을 확정시켜도 좋다. 이것을 촬상수단(1404)에서 검출하여, 화상처리수단(1409)에서 디지털 신호로 변환한 것을 컴퓨터(1410)에서 인식하여 제어신호를 발생시켜 제어수단(1407)에 보낸다. 촬상수단(1404)으로서는 전하결합소자(CCD)나 상보형 금속산화물 반도체(CMOS)를 이용한 이미지 센서 등을 사용할 수 있다. 물론, 기판(1400) 상에 형성되어야 할 패턴의 정보는 기억매체(1408)에 격납된 것이며, 이 정보를 기초로 하여 제어수단(1407)에 제어신호를 보내고, 액적 공급 수단(1403)의 개개의 헤드(1405), 헤드(1412)를 개별로 제어할 수 있다. 공급되는 재료는 재료 공급원(1413), 재료 공급원(1414)으로부터 배관을 통하여 헤드(1405), 헤드(1412)에 각각 공급된다.
헤드(1405) 내부는 점선 1406이 표시하는 것처럼 액상의 재료를 충전하는 공간과, 공급구인 노즐을 갖는 구조로 되어 있다. 도시하지 않지만, 헤드(1412)도 헤드(1405)와 같은 내부 구조를 갖는다. 헤드(1405)와 헤드(1412)의 노즐을 다른 사이즈로 형성하면, 다른 재료를 다른 폭으로 동시에 묘화할 수 있다. 하나의 헤드로, 도전성 재료나 유기, 무기재료 등을 각각 공급하여, 묘화할 수 있어, 층간막과 같은 넓은 영역에 묘화하는 경우는, 스루풋을 향상시키기 때문에 복수의 노즐로부터 동재료를 동시에 공급하여, 묘화할 수 있다. 대형기판을 사용하는 경우, 헤 드(1405), 헤드(1412)는 기판 상을, 화살표 방향으로 자유롭게 주사하여, 묘화하는 영역을 자유롭게 설정할 수 있고, 같은 패턴을 한 장의 기판에 복수 묘화할 수 있다.
액적 공급법을 사용하여 막(절연막, 또는 도전막 등)을 형성하는 경우, 입자형으로 가공된 막 재료를 포함하는 조성물을 공급하여, 소성에 의해서 융합이나 융착 접합시켜 고화함으로써 막을 형성한다. 이와 같이 도전성 재료를 포함하는 조성물을 공급하여, 소성함으로써 형성된 막에 있어서는 스퍼터법 등으로 형성한 막이, 대부분은 주상구조를 나타내는 것에 대하여, 많은 입자계를 갖는 다결정상태를 나타내는 경우가 많다.
공급구로부터 공급하는 조성물은 도전성 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 도전성 재료란, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al 등의 일종 또는 복수종의 금속의 미립자 또는 분산성 나노입자에 상당한다. 또한 상기 도전성 재료에는 Cd, Zn의 금속황화물, Fe, Ti, Ge, Si, Zr, Ba 등의 산화물, 할로겐화은의 일종 또는 복수종의 미립자 또는 분산성 나노입자를 혼합하여도 좋다. 또한, 투명도전막은 투광성이기 때문에 이면 노광시에 빛을 투과하여 버리지만, 빛을 투과하지 않는 재료와 적층체로서 사용할 수 있다. 이들의 투명 도전막으로서, 인듐주석산화물(ITO), 인듐주석산화물과 산화규소를 포함하는 ITSO, 유기인듐, 유기주석, 산화아연, 질화티탄 등을 사용할 수 있다. 또한, 산화아연(ZnO)을 포함하는 인듐아연산화물(IZO(indium zinc oxide)), 산화아연(ZnO), ZnO에 갈륨(Ga)을 도프한 것, 산화주석(SnO2), 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물 등도 사용하여도 좋다. 단, 공급구로부터 공급하는 조성물은 비저항치를 고려하여, 금, 은, 동의 어느 하나의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하고, 보다 적합하게는 저저항인 은, 동을 사용하면 좋다. 단, 은, 동을 사용하는 경우에는, 불순물 대책을 위해, 아울러 배리어막을 형성하면 좋다. 배리어막으로서는 질화규소막이나 니켈붕소(NiB)막을 사용할 수 있다.
공급하는 조성물은 도전성 재료를 용매에 용해 또는 분산시킨 것이지만, 그 외에도 분산제나, 결합제라고 불리는 열경화성 수지가 포함되어 있다. 특히 결합제에 관해서는, 소성 시에 균열이나 불균일한 소성 불균일함이 발생하는 것을 방지하는 작용을 가진다. 따라서, 형성되는 도전층에는 유기재료가 포함되는 경우가 있다. 포함되는 유기재료는 가열 온도, 분위기, 시간에 따라 다르다. 이 유기재료는 금속입자의 결합제, 용매, 분산제, 및 피복제로서 기능하는 유기수지 등이고, 대표적으로는, 폴리이미드, 아크릴, 노볼락수지, 멜라민수지, 페놀수지, 에폭시수지, 실리콘수지, 푸란수지, 디알릴프탈레이트수지의 유기수지를 들 수 있다.
또한, 도전성 재료의 주위에 다른 도전성 재료가 코팅되어, 복수의 층으로 되어 있는 입자라도 좋다. 예를 들면, 동의 주위에 니켈붕소(NiB)가 코팅되고, 그 주위에 은이 코팅되어 있는 3층 구조의 입자 등을 사용하여도 좋다. 용매는 아세트산부틸, 아세트산에틸 등의 에스테르류, 이소프로필알콜, 에틸알콜 등의 알콜류, 메틸에틸케톤, 아세톤 등의 유기용제 등, 또는 물을 사용한다. 조성물의 점도는 20mPa·s(cp) 이하가 적합하며, 이것은, 건조가 일어나는 것을 방지하여, 공급구로 부터 조성물을 원활하게 공급할 수 있도록 하기 위함이다. 또한, 조성물의 표면 장력은 40mN/m 이하가 적합하다. 단, 사용하는 용매나, 용도에 맞추어서, 조성물의 점도 등은 적절하게 조정하면 좋다. 일례로서, ITO나, 유기인듐, 유기주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s에 설정하면 좋다.
또한, 도전층은 복수의 도전성 재료를 적층하여도 좋다. 또한, 처음에 도전성 재료로서 은을 사용하여, 액적 공급법으로 도전층을 형성한 후, 동 등으로 도금하여도 좋다. 도금은 전기도금이나 화학(무전해) 도금법으로 하면 좋다. 도금은 도금 재료를 갖는 용액을 채운 용기에 기판 표면을 담그더라도 좋지만, 기판을 경사(또는 수직)로 세워 설치하고, 도금하는 재료를 갖는 용액을, 기판 표면에 흘리도록 도포하여도 좋다. 기판을 경사(또는 수직)로 세워 용액을 도포하도록 도금하면, 공정 장치가 소형화되는 이점이 있다.
각 노즐의 직경이나 소망의 패턴 형상 등에 의존하지만, 노즐의 막힘 방지나 고정밀의 패턴을 제조하기 위해서, 도전체의 입자의 직경은 가능하면 작은 쪽이 바람직하고, 적합하게는 입자직경 0.1㎛ 이하의 입자 사이즈가 바람직하다. 조성물은, 전해법, 아토마이즈법 또는 습식환원법 등의 방법으로 형성되고, 그 입자 사이즈는 일반적으로 약 0.01 내지 10㎛ 이다. 단, 가스중 증발법으로 형성하면, 분산제로 보호된 나노분자는 약 7nm로 미세하고, 또한 이 나노입자는 피복제를 사용하여 각 입자의 표면을 덮으면, 용제 중에 응집이 없고, 실온에서 안정하게 분산하 여, 액체와 거의 같은 거동을 나타낸다. 따라서, 피복제를 사용하는 것이 바람직하다.
또한, 조성물을 공급하는 공정은 감압하에서 행하여도 좋다. 공급시에 기판을 가열해 두어도 좋다. 조성물을 공급 후, 건조와 소성의 하나 또는 양 공정을 한다. 건조와 소성 공정은 양 공정 모두 가열처리의 공정이지만, 예를 들면, 건조는 100도(℃)에서 3분간, 소성은 200 내지 550도(℃)에서 15분간 내지 60분간 행하는 것이며, 그 목적, 온도와 시간이 다르다. 건조 공정, 소성 공정은 상압하 또는 감압하에서, 레이저광의 조사나 순간 열어닐, 가열화로 등에 의해 행한다. 또, 이 가열처리를 하는 타이밍, 가열처리의 회수는 특히 한정되지 않는다. 건조와 소성의 공정을 양호하게 하기 위해서는, 그 때의 온도는 기판의 재질 및 조성물의 성질에 의존하지만, 일반적으로는 실온 내지 800도(℃; 바람직하게는 100 내지 550도(℃))로 한다. 본 공정에 의해, 조성물 중의 용매의 휘발, 또는 화학적으로 분산제를 제거함과 동시에, 주위의 수지가 경화 수축함으로써, 나노입자간을 접촉시켜, 융합과 융착을 가속한다.
레이저광의 조사는 연속 발진 또는 펄스 발진의 기체레이저 또는 고체레이저를 사용하면 좋다. 전자의 기체레이저로서는 엑시머레이저, YAG 레이저 등을 들 수 있고, 후자의 고체레이저로서는 Cr, Nd 등이 도핑된 YAG, YVO4, GdVO4 등의 결정을 사용한 레이저 등을 들 수 있다. 또, 레이저광의 흡수율의 관계로부터, 연속 발진의 레이저를 사용하는 것이 바람직하다. 또한, 펄스 발진과 연속 발진을 조합한 레이저 조사방법을 사용하여도 좋다. 단, 기판의 내열성에 따라서는, 레이저광 의 조사에 의한 가열처리는, 상기 기판을 파괴하지 않도록, 수마이크로초로부터 수십초 동안에 순간적으로 행하면 좋다. 순간 열어닐(RTA)은 불활성 가스의 분위기하에서, 자외광 내지 적외광을 조사하는 적외램프나 할로겐램프 등을 사용하여, 급격하게 온도를 상승시켜, 수마이크로초 내지 수분 동안에 순간적으로 열을 가하여 행한다. 이 처리는 순간적으로 행하기 때문에, 최표면의 박막만을 가열할 수 있고, 하층 막에는 영향을 주지 않는다. 요컨대, 플라스틱기판 등의 내열성이 약한 기판에도 영향을 주지 않는다.
또한, 액적 공급법에 의해, 게이트 전극층(103), 게이트 전극층(104)을, 액상의 조성물을 공급하여 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는 롤러형인 것을 표면에 주사함으로써 요철을 경감시키거나, 평탄한 판형인 것으로 표면을 프레스하는 등으로 하여도 좋다. 프레스할 때에, 가열 공정을 하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP법을 사용하여 연마하여도 좋다. 이 공정은 액적 공급법에 의해서 요철이 생기는 경우에, 그 표면의 평탄화하는 경우 적용할 수 있다.
상기 액적 공급법에 의한 막의 형성방법을 도전층을 예로서 설명하였지만, 공급, 건조, 소성, 용매 등의 조건, 및 상세한 설명은 본 실시 형태에서 형성한 가수분해기를 갖는 유기실란, 절연층, 광중합성 반응기를 포함하는 유기층에도 적용할 수 있다. 액적 공급법을 조합함으로써, 스핀 도포법 등에 의한 전면 도포 형성에 비하여, 비용 절감이 가능해진다.
다음에, 게이트 전극층(103), 게이트 전극층(104)의 위에 게이트 절연층(105)을 형성한다. 게이트 절연층(105)은 무기재료를 포함한다. 게이트 절연층(105)은 그 위에 형성되는 광중합성 반응기를 포함하는 유기층에 광 조사할 때, 빛을 통과시키기 위해서, 조사하는 빛에 대하여 투광성을 가질 필요가 있다. 게이트 절연층(105)으로서는 규소의 산화물 재료 또는 질화물 재료 등의 재료로 형성하면 좋고, 적층이나 단층이어도 좋다. 본 실시 형태에서는 질화규소막, 산화규소막, 질화규소막 3층의 적층을 사용한다. 또한 이들이나, 산화질화규소막의 단층, 2층으로 이루어지는 적층이어도 좋다. 적합하게는, 치밀한 막질을 갖는 질화규소막을 사용하면 좋다. 게이트 절연층은 단층이거나 적층이어도 좋지만, 최표면은 산화규소, 질화규소, 산소를 포함하는 질화규소, 질소를 포함하는 산화규소 등의 무기막, 또는 유기폴리실록산 등의 무기성분을 포함하여, 가수분해기를 갖는 유기실란이 흡착하기 쉬운 재료를 사용한다. 또, 낮은 성막 온도로 게이트 누설 전류가 적은 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 희소가스원소를 반응 가스에 포함하여, 형성되는 절연막 중에 혼입시키면 좋다.
또한, 기판, 절연층, 반도체층, 게이트 절연층, 층간 절연층, 그 외 표시장치, 반도체 장치를 구성하는 절연층, 도전층 등을 형성한 후, 플라즈마 처리를 사용하여 산화 또는 질화를 함으로써 상기 기판, 절연층, 반도체층, 게이트 절연층, 층간 절연층 표면을 산화 또는 질화하여도 좋다. 플라즈마 처리를 사용하여 반도체층이나 절연층을 산화 또는 질화하면, 상기 반도체층이나 절연층의 표면이 개질되어, CVD법이나 스퍼터법에 의해 형성한 절연층과 비교하여 보다 치밀한 절연층으 로 할 수 있다. 따라서, 핀홀 등의 결함을 억제하여 반도체 장치의 특성 등을 향상시킬 수 있다. 또한 상기와 같은 플라즈마 처리는 게이트 전극층, 소스 배선층, 드레인 배선층 등의 도전층 등에도 행할 수 있고, 질화 또는 산화(또는 질화 및 산화 양쪽)를 행함으로써 표면에 질화, 또는 산화할 수 있다.
또한, 플라즈마 처리는 상기 가스의 분위기 중에 있어서, 전자밀도가 1×1011cm-3 이상이고, 플라즈마의 전자온도가 1.5eV 이하에서 행한다. 보다 상세하게 기술하면, 전자밀도가 1×1011cm-3 이상 1×1013cm-3 이하에서, 플라즈마의 전자온도가 O.5eV 이상 1.5eV 이하에서 행한다. 플라즈마의 전자밀도가 고밀도이고, 기판 상에 형성된 피처리물 부근에서의 전자온도가 낮기 때문에, 피처리물에 대한 플라즈마에 의한 손상을 방지할 수 있다. 또한, 플라즈마의 전자밀도가 1×1011 cm-3 이상으로 고밀도이기 때문에, 플라즈마 처리를 사용하여, 피조사물을 산화 또는 질화함으로써 형성되는 산화막 또는 질화막은, CVD법이나 스퍼터법 등에 의해 형성된 막과 비교하여 막두께 등이 균일성이 우수하고, 또 치밀한 막을 형성할 수 있다. 또한, 플라즈마의 전자온도가 1.5eV 이하로 낮기 때문에, 종래의 플라즈마 처리나 열산화법과 비교하여 낮은 온도에서 산화 또는 질화처리를 할 수 있다. 예를 들면, 유리기판의 일그러짐점보다도 100도 이상 낮은 온도에서 플라즈마 처리를 하여도 충분히 산화 또는 질화처리를 할 수 있다. 또, 플라즈마를 형성하기 위한 주파수로서는 마이크로파(2.45GHz) 등의 고주파를 사용할 수 있다. 또, 이하에 특히 예고하지 않는 경우는 플라즈마 처리로서 상기 조건을 사용하여 행하는 것으로 한다.
본 실시 형태에 있어서, 트랜지스터의 소스 전극층 및 드레인 전극층을, 유기 중합층을 형성하고, 발액 처리를 함으로써 자기정합적으로 형성한다. 또한, 유기 중합층을, 광중합성 반응기를 포함하는 유기층을 이면 노광에 의해 선택적으로 중합하여 형성한다. 무기재료를 포함하는 게이트 절연층과 유기 중합층의 발액제에 대한 흡착성의 차를 이용하여, 게이트 절연층과 유기 중합층과 습윤성의 차를 준다. 이와 같이 습윤성이 제어된 영역에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 및 드레인 전극층을 유기 중합층 상에만 형성할 수 있다. 따라서, 자기정합적으로 박막 트랜지스터를 제조할 수 있다. 따라서 본 발명을 사용하면, 저비용으로 또한 높은 생산성으로 표시장치 등을 제조할 수 있다.
광중합성 반응기를 포함하는 유기층의 형성은 레지스트 마스크나 증착 마스크 등을 사용하여도 좋고, 상기 액적공급(분출)법, 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판 인쇄나 그라비아(오목판)인쇄), 디스펜서법 등의 방법을 조합하여도 좋다. 본 실시의 형태와 같이, 광중합성 반응기를 포함하는 유기층을 액적 공급법에 의해 선택적으로 형성하면, 제조 공정이 보다 간략화된다.
본 실시 형태에서는 광중합성 반응기를 포함하는 유기층(101a) 및 광중합성 반응기를 포함하는 유기층(101b)을 액적 공급법에 의해서 선택적으로 형성한다. 액적 공급 장치로부터, 광중합성 반응기를 포함하는 유기재료를 갖는 액상의 조성물을 공급하여, 광중합성 반응기를 포함하는 유기층(101a), 광중합성 반응기를 포함하는 유기층(101b)을 형성한다(도 3 참조.). 광중합성 반응기를 포함하는 유기층(101a), 광중합성 반응기를 포함하는 유기층(101b)은 건조, 또는 소성에 의해서 고화한 것이다. 본 실시 형태에서는 폴리비닐신나메이트를 디메틸포름아미드에 용해한 용액을 액적 공급법에 의해서 공급하여, 건조, 또는 가열처리에 의해 막형으로 고화함으로써 광중합성 반응기를 포함하는 유기층을 형성한다. 본 명세서에 있어서 막으로서 기재하는 액적 공급법에 의해 형성되는 막은, 그 형성 조건에 따라서는 극히 박막인 경우가 있으며, 비연속적인 섬형구조인 등, 막으로서 형태를 유지하고 있지 않아도 좋다.
광중합성 반응기를 포함하는 유기층(101a, 101b)에는, 특정한 용제에 대하여 광 조사부가 난용성(용해하기 어려워짐)이 되는 재료이면 좋다. 예를 들면, 신나모일기, 신나밀리덴기, 페닐렌디아크릴레이트기 등을 갖는 광이량화형 수지나, 디아조늄염이나디아족사이드 등의 디아조계 화합물, 폴리비닐알콜 등의 수산기를 갖는 수지와 디아조계 화합물의 혼합물이나, 아크릴레이트 등의 비닐기를 갖고 광 조사에 의해 중합하는 단량체, 올리고머 등과 같이 광 조사에 의해 가교, 중합하는 재료를 사용할 수 있다.
투광성을 갖는 기판(100)측에서, 광원(140)으로부터, 투광성을 갖는 기판(100)을 통과시킨 빛(141)을, 광중합성 반응기를 포함하는 유기층(101a, 101b)으로 조사한다(도 4 참조.). 빛(141)은 투광성을 갖는 기판(100)과 게이트 절연층(105)은 투과하지만, 비투광성인 게이트 전극층(103, 104)은 통과하지 않고 차단된다. 따라서, 광중합성 반응기를 포함하는 유기층(101a, 101b)에서, 게이트 전극층(103, 104)과 중첩하는 영역은 비노광 영역(143a, 143b)이 되고, 노광 영역(142a, 142b, 142c, 142d)의 광중합성 반응기를 포함하는 유기층은 빛에 의해 개 질된다. 본 실시 형태에서는 노광 영역(142a, 142b, 142c, 142d)의 광중합성 반응기를 포함하는 유기층은 가교, 중합하여, 유기용제에 대하여 난용성이 된다. 빛(141)은 광중합성 반응기를 포함하는 유기층이 반응하여 개질하는 파장 및 강도의 빛으로 하면 좋고, 본 실시 형태에서는 파장 300nm 내지 350nm의 자외광을 사용한다.
사용하는 빛은 특히 제한되지 않으며, 적외광, 가시광, 또는 자외광의 어느 하나 또는 이들의 조합을 사용할 수 있다. 예를 들면, 자외선 램프, 블랙 라이트, 할로겐 램프, 메탈할라이드 램프, 크세논아크 램프, 카본아크 램프, 고압나트륨 램프, 또는 고압수은 램프로부터 사출된 빛을 사용하여도 좋다. 그 경우, 램프 광원은 필요한 시간 점등시켜 조사하여도 좋고, 복수회 조사하여도 좋다.
또한, 개질 처리에 사용하는 빛으로서 레이저광을 사용하여도 좋고, 레이저 발진기로서는, 자외광, 가시광, 또는 적외광을 발진할 수 있는 레이저 발진기를 사용할 수 있다. 레이저 발진기로서는, KrF, ArF, XeCl, Xe 등의 엑시머레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도프한 결정을 사용한 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또, 고체레이저 발진기에 있어서는 기본파인 제 1 고조파 내지 제 5 고조파를 적용하는 것이 바람직하다.
램프 광원에 의한 빛 및 레이저 발진기로부터 사출되는 레이저광의 형상이나 빛의 진로를 조정하기 위해서, 셔터, 미러 또는 하프 미러 등의 반사체, 실리드리컬 렌즈나 볼록 렌즈 등에 의해서 구성되는 광학계가 설치되어 있어도 좋다. 또한, 램프 광원 또는 레이저 발진기는 단수 설치하거나 복수 설치하여도 좋고, 광원을 포함하는 광학계와 조사하는 기판의 배치는 조사하는 처리물에 대응하여(처리물의 재질, 막두께 등) 적절하게 선택하면 좋다.
또, 도 4에 있어서는, 복수의 광원으로부터 사출되는 빛이, 기판(100) 표면과 거의 수직으로 조사되도록 설정하고 있다.
또, 조사방법은 기판을 이동하여 선택적으로 빛을 조사하여도 좋고, 빛을 XY축 방향으로 주사하여 빛을 조사할 수 있다. 이 경우, 광학계에 폴리곤미러나 갈바노미러를 사용하는 것이 바람직하다.
또한, 빛은 램프 광원에 의한 빛과 레이저광을 조합하여 사용할 수도 있고, 비교적 광범위한 노광처리를 하는 영역은, 램프에 의한 조사처리를 하여, 고정밀의 노광처리를 하는 영역만 레이저광으로 조사처리를 할 수도 있다. 이와 같이 빛의 조사처리를 하면, 스루풋도 향상시킬 수 있고, 또한 고정밀로 가공된 배선기판, 표시장치 등을 얻을 수 있다.
광중합성 반응기를 포함하는 유기층의 비노광 영역을 유기용제에 의해서 제거한다. 유기용제로서는 노광 영역을 용해하지 않고, 비노광 영역만을 선택적으로 용해하여 제거할 수 있는 것을 선택한다. 본 실시 형태에서는 디메틸포름아미드에 침지하여, 유기 중합층(114a, 114b, 114c, 114d)을 형성한다.
다음에 습윤성을 제어하기 위해서 가수분해기를 갖는 유기실란을 사용하여 발액 처리를 한다. 본 실시 형태는 가수분해기를 갖는 유기실란으로서 헥사메틸디실라잔(hexamethyldisilazane:HMDS)을 사용한다. 가수분해기를 갖는 유기 실란막(115a, 115b, 115c, 115d, 115e, 115f)은 유기 중합층보다도, 무기재료를 포함하는 게이트 절연층에 빽빽하게 흡착한다(도 5 참조.). 가수분해기를 갖는 유기실란은 소스 전극층 및 드레인 전극층의 형성 재료인 도전성 재료를 포함하는 조성물에 대하여 발액성을 나타내기 때문에, 빽빽하게 흡착하는 게이트 절연층 상의 표면이 유기 중합층(114a, 114b, 114c, 114d) 표면보다 도전성 재료를 포함하는 조성물에 대하여 낮은 습윤성을 나타낸다. 도 5에서는 가수분해기를 갖는 유기실란이 빽빽하게 흡착하고 있는 것을 나타내기 위해서 게이트 절연층 상에 가수분해기를 갖는 유기 실란막(115a, 115b, 115c, 115d, 115e, 115f)을 점선으로 나타낸다.
또한, 가수분해기를 갖는 유기 실란막을 형성하기 전에, 자외선 오존처리나 산소(O2) 애싱 등을 하는 것이 바람직하다. 자외선 오존처리나 산소(O2) 애싱에 의해 게이트 절연층 상의 유기물을 분해하여, 게이트 절연층 상에 가수분해기를 갖는 유기실란이 흡착하기 쉽게 됨과 동시에, 유기 중합층에 수산기를 도입하여 유기 중합층의 습윤성을 높일 수 있다.
그 후, 피형성 영역인 유기 중합층(114a, 114b, 114c, 114d)에, 액적 공급 장치(102a, 102b)의 노즐로부터, 도전성 재료를 포함하는 액적을 공급한다. 공급된 액적은 저습윤성 영역인 게이트 절연층 상의 가수분해기를 갖는 유기 실란막(115a, 115b, 115c, 115d, 115e, 115f)에는 부착되지 않고, 낮은 습윤성 영역보다 습윤성이 높은 고습윤성 영역인 유기 중합층(114a, 114b, 114c, 114d) 상에 형 성된다. 액적이 공급되는 노즐의 공급구의 크기나, 공급구의 주사능력 등에 따라서 도전성 재료의 공급 방법을, 정밀하게 제어할 수 없는 경우라도, 피형성 영역 이외에 발액 처리를 실시함으로써, 액적은 피형성 영역에만 부착하여, 소망의 패턴으로 소스 전극층 또는 드레인 전극층(109a, 109b), 소스 전극층 또는 드레인 전극층(110a, 110b)이 형성된다(도 5 참조.). 피형성 영역과 그 주위의 영역에서, 습윤성이 다르므로, 액적은 저습윤성 영역에서는 튀겨지고, 보다 습윤성이 높은 형성 영역에 고정되기 때문이다. 요컨대, 저습윤성 영역에 의해서 액적은 튀겨지기 때문에, 고습윤성 영역과 낮은 습윤성 영역의 경계가 격벽이 있는 듯한 기능을 한다. 따라서, 유동성을 갖는 도전성 재료를 포함하는 조성물이라도 고습윤성 영역에 고정되기 때문에, 소망의 형상으로 소스 전극층 및 드레인 전극층을 형성할 수 있다.
본 발명을 사용하면, 예를 들면 미세한 전극층 등을 형성하고자 하는 경우, 액적의 공급구가 다소 크더라도, 액적이 형성 영역 상에서 넓어지지 않고, 형성 영역에만 도전층을 형성할 수 있고, 형성하지 않는 영역으로 잘못하여 형성하는 것에 의한 쇼트 등의 불량을 방지할 수 있다. 본 실시 형태와 같이, 기판측으로부터의 광 조사에 의해 물질 표면을 개질하면, 제어성 좋게 도전층을 형성할 수 있을 뿐만 아니라, 대면적을 처리할 수 있기 때문에, 생산성이 향상된다. 또한, 액적 공급법을 조합함으로써, 스핀 도포법 등에 의한 전체면 도포 형성과 비교하여, 재료의 손실을 막아, 비용 절감이 가능해진다. 본 발명에 의해, 배선 등이, 소형화, 박막화에 의해 밀집하고, 복잡하게 배치되는 설계이어도, 제어성 좋게 형성할 수 있다.
소스 전극층 및 드레인 전극층 형성 후에 전처리로서 형성한 가수분해기를 갖는 유기 실란막을 남겨도 좋고, 소스 전극층 및 드레인 전극층을 형성한 후에, 불필요한 부분은 제거하여도 좋다. 제거는 산소 등에 의한 애싱, 에칭, 플라즈마 처리 등에 의해 제거하면 좋다. 본 실시 형태에서는 가수분해기를 갖는 유기 실란막(115a, 115b, 115c, 115d, 115e, 115f)을 제거한다.
본 실시 형태에서는 자기정합적으로 소스 전극층 및 드레인 전극층을 형성하고 있다. 따라서, 마스크의 얼라인먼트 어긋남에 의한 형상 불량 등이 생기지 않고, 제어성 좋게 배선을 형성할 수 있다. 따라서, 본 발명을 사용하면, 수율 좋게 신뢰성이 높은 반도체 장치, 표시장치 등을 제조할 수 있다.
레지스트나 폴리이미드 등의 절연체로 이루어지는 마스크를 액적 공급법을 사용하여 형성하고, 그 마스크를 사용하여, 에칭 가공에 의해 게이트 절연층(105)의 일부에 개구(125)를 형성하고, 그 하층측에 배치되어 있는 게이트 전극층(104)의 일부를 노출시킨다. 에칭 가공은 플라즈마에칭(드라이에칭) 또는 웨트 에칭의 어느 것을 채용하여도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭가스로서는, CF4, NF3 등의 불소계 가스, Cl2, BCl3 등의 염소계의 가스를 사용하여, He나 Ar 등의 불활성 가스를 적절하게 더하여도 좋다. 또한, 대기압방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하고, 기판의 전체면에 마스크층을 형성할 필요는 없다.
개구(125)를 형성하기 위한 에칭에 사용하는 마스크도 조성물을 선택적으로 공급하여 형성할 수 있다. 이와 같이 선택적으로 마스크를 형성하면 개구 형성의 공정이 간략화되는 효과가 있다. 마스크는, 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 벤조사이클로부텐, 파릴렌, 플루오르화아릴렌에테르, 폴리이미드 등의 유기재료, 실록산결합을 갖는 수지를 사용하여 액적 공급법으로 형성한다. 어느 재료를 사용한다고 해도, 그 표면 장력과 점도는 용매의 농도를 조정하는, 계면활성제 등을 더하는 등 적절하게 조정한다.
게이트 절연층(105) 상에, 액적 공급 장치로부터, 액상의 도전성 재료를 포함하는 조성물을 공급하여, 배선층(111), 배선층(113), 배선층(114)을 형성한다(도 6 참조.). 배선층(111)은 소스 배선층 또는 드레인 배선층으로서도 기능하고, 소스 전극층 또는 드레인 전극층(109a)과 접하도록 형성되어 전기적으로 접속한다. 배선층(114)은 소스 전극층 또는 드레인 전극층(109b)과, 게이트 전극층(104)과 접하여 형성되고, 게이트 절연층(105)에 형성한 개구(125)에 있어서, 전기적으로 접속시킨다. 배선층(113)은 전원선으로서도 기능하고, 소스 전극층 또는 드레인 전극층(110b)과 접하여 형성되어 전기적으로 접속한다(도 6 참조.). 배선층(113), 게이트 절연층(105), 및 게이트 전극층(104)의 적층영역에서 용량도 형성한다.
배선층(111), 배선층(113), 배선층(114)을 본 실시 형태와 마찬가지로 액적 공급법에 의해서 형성할 때의 도전성 재료로서는, Ag(은), Au(금), Cu(동), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 또한, 투광성을 갖는 인듐주석산화물(ITO), 인듐주석산화물과 산화규소로 이루어지는 ITSO, 유기인듐, 유기주석, 산화아연, 질화티탄 등을 조합하여도 좋다.
또한, 배선층(111), 배선층(113), 배선층(114)은 PVD법, CVD법, 증착법 등에 의해 도전막을 성막한 후, 소망의 형상으로 에칭하여 형성할 수도 있다. 또한, 인 쇄법, 전해도금법 등에 의해, 소정의 장소에 선택적으로 배선층을 형성할 수 있다. 또한 리플로법, 다마신법을 사용하여도 좋다. 배선층의 재료는 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 원소 또는 그 합금, 또는 그 질화물을 사용하여 형성하면 좋다.
다음에 반도체층을 형성한다. 일 도전성형을 갖는 반도체층은 필요에 따라서 형성하면 좋다. 또한 n 형을 갖는 반도체층을 형성하고, n 채널형 TFT의 NMOS 구조, p 형을 갖는 반도체층을 형성한 p 채널형 TFT의 PMOS 구조, n 채널형 TFT와 p 채널형 TFT의 CMOS 구조를 제조할 수 있다. 또한, 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해서 첨가하여, 불순물 영역을 반도체층에 형성함으로써, n 채널형 TFT, p 채널형 TFT를 형성할 수도 있다. n 형을 갖는 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다.
반도체층을 형성하는 재료는 실란이나 게르마늄으로 대표되는 반도체 재료가스를 사용하여 기상성장법이나 스퍼터링법으로 제조되는 아모퍼스 반도체(이하「AS」라고도 함.), 상기 비정질 반도체를 빛에너지나 열에너지를 이용하여 결정화시킨 다결정 반도체, 또는 세미아모퍼스(미결정(微結晶) 또는 마이크로 크리스탈이라고도 불린다. 이하「SAS」라고도 함.) 반도체 등을 사용할 수 있다. 반도체층은 스퍼터법, LPCVD법, 또는 플라즈마 CVD법 등에 의해 성막할 수 있다.
SAS는 비정질과 결정구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖고, 자유에너지적으로 안정된 제 3 상태를 갖는 반도체로서, 단거리질서를 갖는 격 자 일그러짐을 갖는 결정질인 영역을 포함하고 있다. SAS는 규소를 포함하는 기체를 글로방전분해(플라즈마 CVD)하여 형성한다. 규소를 포함하는 기체로서는, SiH4, 그 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또한 F2, GeF4를 혼합시켜도 좋다. 이 규소를 포함하는 기체를 H2, 또는, H2와 He, Ar, Kr, Ne로부터 선택된 일종 또는 복수종의 희소가스원소로 희석하여도 좋다. 또한 반도체층으로서 불소계 가스로 형성되는 SAS층에 수소계 가스로 형성되는 SAS층을 적층하여도 좋다.
아모퍼스 반도체로서는 대표적으로는 수소화아모퍼스실리콘, 결정성 반도체로서는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정 실리콘)에는 800℃ 이상의 프로세스 온도를 거쳐서 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도에서 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 위에서 기술한 바와 같이, 세미아모퍼스 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
또한, 반도체의 재료로서는 실리콘(Si), 게르마늄(Ge) 등의 단체 외에 GaAs, InP, SiC, ZnSe, GaN, SiGe 등과 같은 화합물 반도체도 사용할 수 있다. 또한 산화물 반도체인 산화아연(ZnO), 산화주석(SnO2) 등도 사용할 수 있고, ZnO를 반도체층에 사용하는 경우, 게이트 절연층을 Y2O3, Al2O3, TiO2, 이들의 적층 등을 사용하 면 좋고, 게이트 전극층, 소스 전극층, 드레인 전극층으로서는 ITO, Au, Ti 등을 사용하면 좋다. 또한, ZnO에 In이나 Ga 등을 첨가할 수도 있다.
반도체층에, 결정성 반도체층을 사용하는 경우, 그 결정성 반도체층의 제조방법은 레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등을 사용하면 좋다. 또한, SAS인 미결정 반도체를 레이저 조사하여 결정화하여, 결정성을 높일 수도 있다. 결정화를 조장하는 원소를 도입하지 않는 경우는, 비정질 규소막에 레이저광을 조사하기 전에, 질소 분위기하 500℃에서 1시간 가열함으로써 비정질 규소막의 함유 수소 농도를 1×1020 atoms/cm3 이하로까지 공급시킨다. 이것은 수소를 많이 포함한 비정질 규소막에 레이저광을 조사하면 막이 파괴되어 버리기 때문이다.
비정질 반도체층으로의 금속원소의 도입의 방법으로서는 상기 금속원소를 비정질 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 수법이면 특히 제한은 없으며, 예를 들면 스퍼터법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함함), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중 용액을 사용하는 방법은 간편하고, 금속원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이 때 비정질 반도체층의 표면의 습윤성을 개선하여, 비정질 반도체층의 표면 전체에 수용액을 널리 퍼지게 하기 위해서, 산소 분위기중에서의 UV 광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존수 또는 과산화수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.
또한, 비정질 반도체층을 결정화하여, 결정성 반도체층을 형성하는 결정화 공정에서, 비정질 반도체층에 결정화를 촉진하는 원소(촉매원소, 금속원소라고도 나타냄)를 첨가하여, 열처리(550℃ 내지 750℃에서 3분 내지 24시간)에 의해 결정화를 하여도 좋다. 결정화를 조장하는 원소로서는 이 규소의 결정화를 조장하는 금속원소로서는 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 동(Cu) 및 금(Au)으로부터 선택된 일종 또는 복수종을 사용할 수 있다.
결정화를 촉진하는 원소를 결정성 반도체층으로부터 제거, 또는 경감시키기 위해서, 결정성 반도체층에 접하여, 불순물 원소를 포함하는 반도체층을 형성하고, 게터링 싱크로서 기능시킨다. 불순물 원소로서는 n 형을 부여하는 불순물 원소, p 형을 부여하는 불순물 원소나 희소가스원소 등을 사용할 수 있고, 예를 들면 인(P), 질소(N), 비소(As), 안티몬(Sb), 비스무스(Bi), 붕소(B), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)으로부터 선택된 일종 또는 복수종을 사용할 수 있다. 결정화를 촉진하는 원소를 포함하는 결정성 반도체층에, 희소가스원소를 포함하는 반도체층을 형성하고, 열처리(550℃ 내지 750℃에서 3분 내지 24시간)를 행한다. 결정성 반도체층 중에 포함되는 결정화를 촉진하는 원소는 희소가스원소를 포함하는 반도체층 중으로 이동하고, 결정성 반도체층 중의 결정화를 촉진하는 원소는 제거, 또는 경감된다. 그 후, 게터링 싱크로 된 희소가스원소를 포함하는 반도체층을 제거한다.
비정질 반도체층의 결정화는 열처리와 레이저광 조사에 의한 결정화를 조합하여도 좋고, 열처리나 레이저광 조사를 단독으로, 복수회 행하여도 좋다.
또한, 결정성 반도체층을, 직접 기판에 플라즈마법에 의해 형성하여도 좋다. 또한, 플라즈마법을 사용하여, 결정성 반도체층을 선택적으로 기판에 형성하여도 좋다.
반도체로서, 유기 반도체 재료를 사용하여, 인쇄법, 스프레이법, 스핀도포법, 액적 공급법 등으로 형성할 수 있다. 이 경우, 상기 에칭 공정이 필요 없기 때문에, 공정수를 삭감할 수 있다. 유기 반도체로서는 저분자재료, 고분자재료 등이 사용되고, 유기색소, 도전성 고분자재료 등의 재료도 사용할 수 있다. 본 발명에 사용하는 유기 반도체 재료로서는 그 골격이 공액 2중 결합으로 구성되는 π 전자공액계의 고분자재료가 바람직하다. 대표적으로는, 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체 등의 가용성의 고분자재료, 또는 펜타센 등을 사용할 수 있다.
그 외에도 본 발명에 사용할 수 있는 유기 반도체 재료로서는 가용성의 전구체를 성막한 후에 처리함으로써 반도체층을 형성할 수 있는 재료가 있다. 또, 이러한 유기 반도체 재료로서는, 폴리티에닐렌비닐렌, 폴리(2,5-티에닐렌비닐렌), 폴리아세틸렌, 폴리아세틸렌 유도체, 폴리아릴렌비닐렌 등이 있다.
전구체를 유기 반도체로 변환할 때는 가열처리뿐만 아니라 염화수소가스 등의 반응촉매를 첨가하는 것이 이루어진다. 또한, 이들 가용성 유기 반도체 재료를 용해시키는 대표적인 용매로서는 톨루엔, 크실렌, 클로로벤젠, 디클로로벤젠, 아니솔, 클로로포름, 디클로로메탄, γ부틸락톤, 부틸셀로솔브, 사이클로헥산, NMP(N-메틸-2-피롤리돈), 사이클로헥사논, 2-부타논, 디옥산, 디메틸포름아미드(DMF) 또 는, THF(테트라하이드로푸란) 등을 적용할 수 있다.
소스 전극층 또는 드레인 전극층(109a) 및 소스 전극층 또는 드레인 전극층(109b) 상에 반도체층(107)을, 소스 전극층 또는 드레인 전극층(110a) 및 소스 전극층 또는 드레인 전극층(110b) 상에 반도체층(108)을 각각 형성한다. 본 실시 형태에서는 펜타센을 사용하여 반도체층(107), 반도체층(108)을 형성한다. 상기 공정에서, 본 실시 형태에 있어서의 역코플레이너형의 박막 트랜지스터(130), 박막 트랜지스터(131)를 제조할 수 있다(도 7 참조.).
또한, 반도체층을 형성하기 전에, 실시 형태 1에 있어서 도 2를 사용하여 설명한 것처럼 반도체층의 이동도 향상을 목적으로서 가수분해기를 갖는 유기 실란막을 반도체층 형성 영역에 형성하여도 좋다. 반도체층 형성 영역에, 가수분해기를 갖는 유기 실란막을 형성한다. 예를 들면, 반도체층으로서 펜타센을 사용하여, 가수분해기를 갖는 유기 실란막으로서 옥타데실트리메톡시실란(ODS)을 사용하면 좋다. 옥타데실트리메톡시실란펜타센의 이동도 향상에 효과적이다.
계속해서, 게이트 절연층(105) 상에 선택적으로, 도전성 재료를 포함하는 조성물을 공급하여, 제 1 전극층(117)을 형성한다(도 7 참조.). 제 1 전극층(117)은 기판(100)측으로부터 빛을 방사하는 경우에는, 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 산화아연(ZnO)을 포함하는 인듐아연산화물(IZO(indium zinc oxide)), 산화아연(ZnO), ZnO에 갈륨(Ga)을 도프한 것, 산화주석(SnO2), 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물 등을 포함하는 조성물에 의해 소정의 패턴을 형성하고, 소성에 의해서 형성할 수 있다.본 실시 형태에서는 ITO를 포함하는 조성물을 공급하여, 소성함으로써 제 1 전극층(117)을 형성한다.
각 투광성을 갖는 도전성 재료의, 조성비의 일례를 기술한다. 산화텅스텐을 포함하는 인듐산화물의 조성비는 산화텅스텐 1.0중량%, 인듐산화물 99.0중량%로 하면 좋다. 산화텅스텐을 포함하는 인듐아연산화물의 조성비는 산화텅스텐1.0중량%, 산화아연 0.5중량%, 인듐산화물 98.5중량%로 하면 좋다. 산화티탄을 포함하는 인듐산화물은 산화티탄 1.0중량% 내지 5.0중량%, 인듐산화물 95.0중량% 내지 99.0중량%로 하면 좋다. 인듐주석산화물(ITO)의 조성비는 산화주석 10.0중량%, 인듐산화물 90.0중량%로 하면 좋다. 인듐아연산화물(IZO)의 조성비는 산화아연 10.7중량%, 인듐산화물 89.3중량%로 하면 좋다. 산화티탄을 포함하는 인듐주석산화물의 조성비는 산화티탄 5.0중량%, 산화주석 10.0중량%, 인듐산화물 85.0중량%로 하면 좋다. 상기 조성비는 예이고, 적절하게 그 조성비의 비율은 설정하면 좋다.
또한, 투광성을 갖지 않는 금속막과 같은 재료라도 막 두께를 얇게(바람직하게는, 5nm 내지 30nm 정도의 두께) 하여 빛을 투과할 수 있는 상태로 해 둠으로써 제 1 전극층(117)으로부터 빛을 방사할 수 있게 된다. 또한, 제 1 전극층(117)에 사용할 수 있는 금속박막으로서는, 텅스텐, 니켈, 금, 백금, 은, 알루미늄, 마그네슘, 칼슘, 리튬, 아연, 및 이들의 합금으로 이루어지는 도전막, 또는 질화티탄, TiSiXNY, WSiX, 질화텅스텐, WSiXNY, NbN 등의 상기 원소를 주성분으로 하는 화합물 재료로 이루어지는 막을 사용할 수 있다.
제 1 전극층(117)은 소스 전극층 또는 드레인 전극층(110a)과 전기적으로 접속하면 좋기 때문에, 그 접속구조는 본 실시 형태에 한정되지 않는다. 소스 전극층 또는 드레인 전극층(110a) 상에 층간 절연층이 되는 절연층을 형성하고, 배선층에 의해서, 제 1 전극층(117)과 전기적으로 접속하는 구조를 사용하여도 좋다. 이 경우, 개구(콘택트홀)를, 절연층을 제거하여 형성하는 것은 아니고, 절연층에 대하여 발액성을 갖는 물질을 소스 전극층 또는 드레인 전극층(110a) 상에 형성할 수도 있다. 그 후, 절연성 재료를 포함하는 조성물을 도포법 등으로 도포하면, 발액성을 갖는 물질의 형성되어 있는 영역을 제외한 영역에 절연층이 형성된다.
가열, 건조 등에 의해서 절연층을 고화하여 형성한 후, 발액성을 갖는 물질을 제거하여, 개구를 형성한다. 이 개구를 메우도록 배선층을 형성하고, 이 배선층에 접하도록 제 1 전극층(117)을 형성한다. 이 방법을 사용하면, 에칭에 의한 개구부의 형성이 필요 없기 때문에 공정이 간략화되는 효과가 있다.
또한, 발광한 빛을 기판(100)측과는 반대측으로 방사시키는 구조로 하는 경우(상면 방사형의 표시패널을 제조하는 경우)에는, Ag(은), Au(금), Cu(동), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 다른 방법으로서는 스퍼터링법에 의해 투명도전막 또는 광반사성의 도전막을 형성하고, 액적 공급법에 의해 마스크 패턴을 형성하고, 에칭 가공을 조합하여 제 1 전극층(117)을 형성하여도 좋다.
제 1 전극층(117)은 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 식정(拭淨)하여, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 제 1 전극층(117)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 하여도 좋다.
이상의 공정에 의해, 기판(100) 상에 역코플레이너형의 박막 트랜지스터와 제 1 전극층(117)이 접속된 표시패널용의 TFT 기판이 완성된다.
다음에, 절연층(121; 격벽이라고도 불림)을 선택적으로 형성한다. 절연층(121)은, 제 1 전극층(117)상에 개구부를 갖도록 형성한다. 본 실시 형태에서는 절연층(121)을 전체면에 형성하고, 레지스트 등의 마스크에 의해서, 에칭하여 가공한다. 절연층(121)을, 직접 선택적으로 형성할 수 있는 액적 공급법이나 인쇄법 등을 사용하여 형성하는 경우는 에칭에 의한 가공은 반드시 필요하지는 않다.
절연층(121)은 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 그 밖의 무기절연성 재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드(polyimide), 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산 수지재료를 사용할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성 재료를 사용하여 형성하여도 좋다. 절연층(121)은 곡률 반경이 연속적으로 변화하는 형상이 바람직하고, 위에 형성되는 전계 발광층(122), 제 2 전극층(123)의 피복성이 향상된다.
표시패널용의 TFT 기판인 기판(100)의 위에, 발광소자를 형성한다(도 8 참조.).
전계 발광층(122)을 형성하기 전에, 대기압중에서 200℃의 열처리를 하여 제 1 전극층(117), 절연층(121)중 또는 그 표면에 흡착하고 있는 수분을 제거한다. 또한, 감압하에서 200 내지 400℃, 바람직하게는 250 내지 350℃에 열처리를 하여, 그대로 대기에 노출하지 않고서 전계 발광층(122)을 진공증착법이나, 감압하의 액적 공급법으로 형성하는 것이 바람직하다.
전계 발광층(122)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착마스크를 사용한 증착법 등에 의해서 선택적으로 형성한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 컬러필터와 마찬가지로, 액적 공급법에 의해 형성할 수도 있고(저분자 또는 고분자 재료 등), 이 경우 마스크를 사용하지 않아도, RGB의 분리 도포를 할 수 있기 때문에 바람직하다. 전계 발광층(122)상에 제 2 전극층(123)을 적층 형성하고, 발광소자를 사용한 표시기능을 갖는 표시장치가 완성된다.
도시하지 않지만, 제 2 전극층(123)을 덮도록 하여 패시베이션막을 형성하는 것은 유효하다. 표시장치를 구성할 때에 형성하는 패시베이션막은 단층 구조이거나 다층 구조이어도 좋다. 패시베이션막으로서는, 질화규소(SiN), 산화규소(SiO2), 산화질화규소(SiON), 질화산화규소(SiNO), 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소함유탄소막(CNX)을 포함하는 절연막으로 이루어지고, 상기 절연막을 단층 또는 조합한 적층을 사용할 수 있다. 예를 들면 질소함유탄소막(CNX), 질화규소(SiN)와 같은 적층, 또한 유기재료를 사용할 수도 있고, 스티렌 중합체 등의 고분자의 적층이어도 좋다. 또한, 실록산재료(무기실록산, 유기실록산)를 사용하여도 좋다.
이 때, 커버리지가 좋은 막을 패시베이션막으로서 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것은 유효하다. DLC막은 실온으로부터 100℃ 이하의 온도 범위에서 성막할 수 있기 때문에, 내열성이 낮은 전계 발광층의 상방에도 용이하게 성막할 수 있다. DLC막은, 플라즈마 CVD법(대표적으로는, RF 플라즈마 CVD법, 마이크로파 CVD법, 전자 사이클로톤공명(ECR) CVD법, 열필라멘트 CVD법 등), 연소염법, 스퍼터법, 이온빔증착법, 레이저증착법 등으로 형성할 수 있다. 성막에 사용하는 반응 가스는 수소가스와, 탄화수소계의 가스(예를 들면 CH4, C2H2, C6H6 등)을 사용하여, 글로방전에 의해 이온화하여, 부(負)의 자기바이어스가 가해진 캐소드에 이온을 가속 충돌시켜 성막한다. 또한, CN막은 반응 가스로서 C2H4가스와 N2 가스를 사용하여 형성하면 좋다. DLC막은 산소에 대한 블로킹 효과가 높고, 전계 발광층의 산화를 억제하는 것이 가능하다. 그렇기 때문에, 이 후에 계속되는 밀봉 공정을 하는 동안에 전계 발광층이 산화되는 문제를 방지할 수 있다.
도 9b에 도시하는 바와 같이, 밀봉재(136)를 형성하고, 밀봉기판(145)을 사용하여 밀봉한다. 그 후, 게이트 전극층(103)과 전기적으로 접속하여 형성되는 게이트 배선층에, 플렉시블 배선기판을 접속하여, 외부와의 전기적인 접속을 하여도 좋다. 이것은 배선층(111)과 전기적으로 접속하여 형성되는 소스 배선층도 같다.
소자를 갖는 기판(100)과 밀봉기판(145)의 사이에는 충전제(135)를 봉입하여 밀봉한다. 충전제의 봉입에는 실시 형태 3에서 나타내는 액정 재료와 같이 적하법을 사용할 수도 있다. 충전제(135) 대신에, 질소 등의 불활성 가스를 충전하여도 좋다. 또한, 건조제를 표시장치내에 설치함으로써, 발광소자의 수분에 의한 열화를 방지할 수 있다. 건조제의 설치장소는, 밀봉기판(145)측이거나, 소자를 갖는 기판(100)측이어도 좋고, 밀봉재(136)가 형성되는 영역에 기판에 오목부를 형성하여 설치하여도 좋다. 또한, 밀봉기판(145)의 구동회로 영역이나 배선영역 등 표시에 기여하지 않는 영역에 대응하는 장소에 설치하면, 건조제가 불투명한 물질이더라도 개구율을 저하시키는 경우가 없다. 충전제(135)에 흡습성의 재료를 포함하도록 형성하고, 건조제의 기능을 갖게 하여도 좋다. 이상에 의해, 발광소자를 사용한 표시기능을 갖는 표시장치가 완성된다(도 9 참조.).
또한, 표시장치 내부와 외부를 전기적으로 접속하기 위한 단자전극층(137)에, 이방성 도전막(138)에 의해서 FPC(139)가 접착되어, 단자전극층(137)과 전기적으로 접속한다.
도 9a에, 표시장치의 상면도를 도시한다. 도 9a에 도시하는 바와 같이, 화소 영역(150, 주사선 구동영역(151a), 주사선 구동영역(151b), 접속영역(153)이, 밀봉재(136)에 의해서, 기판(100)과 밀봉기판(145)의 사이에 밀봉되고, 기판(100) 상에 드라이버 IC에 의해서 형성된 신호선측 구동회로(152)가 형성되어 있다. 구동회로 영역에는 박막 트랜지스터(133), 박막 트랜지스터(134), 화소 영역에는 박막 트랜지스터(131), 박막 트랜지스터(130)가 각각 형성되어 있다.
또, 본 실시 형태에서는 유리기판으로 발광소자를 밀봉한 경우를 나타내지만, 밀봉 처리란, 발광소자를 수분으로부터 보호하기 위한 처리이고, 커버재로 기계적으로 봉입하는 방법, 열경화성 수지 또는 자외광경화성 수지로 봉입하는 방법, 금속산화물이나 질화물 등의 배리어 능력이 높은 박막에 의해 밀봉하는 방법의 어느 하나를 사용한다. 커버재로서는 유리, 세라믹, 플라스틱 또는 금속을 사용할 수 있지만, 커버재측에 빛을 방사시키는 경우는 투광성이어야 한다. 또한, 커버재와 상기 발광소자가 형성된 기판과는 열경화성 수지 또는 자외광경화성 수지 등의 밀봉재를 사용하여 접착되고, 열처리 또는 자외광 조사처리에 의해서 수지를 경화시켜 밀폐공간을 형성한다. 이 밀폐공간 속에 산화바륨으로 대표되는 흡습재를 형성하는 것도 유효하다. 이 흡습재는 밀봉재의 위에 접하여 형성하여도 좋고, 발광소자로부터의 빛을 방해하지 않는, 격벽의 위나 주변부에 형성하여도 좋다. 또한, 커버재와 발광소자가 형성된 기판과의 공간을 열경화성 수지 또는 자외광 경화성 수지로 충전하는 것도 가능하다. 이 경우, 열경화성 수지 또는 자외광 경화성 수지 속에 산화바륨으로 대표되는 흡습재를 첨가해두는 것은 유효하다.
본 실시 형태에서는 스위칭 TFT는 싱글 게이트 구조를 상세하게 설명하였지만, 더블게이트 구조 등의 멀티 게이트 구조이어도 좋다. 또한 반도체층을 SAS나 결정성 반도체를 사용하여 제조한 경우, 일 도전형을 부여하는 불순물의 첨가에 의해서 불순물 영역을 형성할 수도 있다. 이 경우, 반도체층은 농도가 다른 불순물 영역을 갖고 있어도 좋다. 예를 들면, 반도체층의 채널 영역 근방, 게이트 전극층과 적층하는 영역은, 저농도 불순물 영역으로 하고, 그 외측의 영역을 고농도 불순물 영역으로 하여도 좋다.
이상 나타낸 바와 같이, 본 실시 형태에서는 공정을 간략화할 수 있다. 또한, 액적 공급법을 사용하여 기판 상에 직접적으로 각종의 구성물(파트)이나 마스 크층을 형성함으로써, 1변이 1000mm를 초과하는 제 5 세대 이후의 유리기판을 사용하더라도, 용이하게 표시패널을 제조할 수 있다.
본 실시 형태에서는 자기정합적으로 소스 전극층 및 드레인 전극층을 형성하고 있다. 따라서, 마스크의 얼라인먼트 어긋남에 의한 형상 불량 등이 생기지 않고, 제어성 좋게 배선을 형성할 수 있다. 따라서, 본 발명을 사용하면, 수율 좋게 신뢰성이 높은 반도체 장치, 표시장치 등을 제조할 수 있다.
(실시 형태 3)
본 발명의 실시 형태에 관해서, 도 15 내지 도 19를 사용하여 설명한다. 본 실시 형태는 본 발명을 적용한, 보다 간략화한 공정에서 자기정합적으로 저비용으로 제조하는 것을 목적으로 한 역코플레이너형의 박막 트랜지스터를 갖는 표시장치를 제조하는 일례에 관해서 설명한다. 도 15a 내지 도 18a는 표시장치 화소부의 상면도이고, 도 15b 내지 도 18b는 도 15a 내지 18a를 형성하는 각 공정에서의 선 E-F에 의한 단면도이다. 도 19a도 표시장치의 상면도이고, 도 19b는 도 19a에 있어서의 선 0-P(선 U-W를 포함함)에 의한 단면도이다. 또 표시소자로서 액정 재료를 사용한 액정 표시 장치의 예를 도시한다. 따라서, 동일 부분 또는 동일 기능을 갖는 부분의 반복 설명은 생략한다.
본 실시 형태에서는 소스 전극층, 드레인 전극층, 용량 배선층, 다른 배선층을 제조할 때, 본 발명을 적용한다. 기판(200)상에 게이트 전극층(203)을 형성하고, 게이트 전극층(203)을 덮는 게이트 절연층(202)을 형성한다. 게이트 절연층(202)은 무기재료를 포함한다.
본 발명에 있어서는, 기판(200)상에 형성되는 광중합성 반응기를 포함하는 유기층에 광 조사를 할 때에, 이면 노광을 사용하여, 기판(200)측으로부터, 기판(200)을 통과하도록 빛을 조사하고, 형성되어 있는 광중합성 반응기를 포함하는 유기층을 중합한다. 따라서, 기판(200)은 광중합성 반응기를 포함하는 유기층을 중합할 수 있는 만큼의 빛(빛의 파장, 에너지 등)을 투과하는 물질일 필요가 있다. 또한 상기 투광성은 게이트 절연층(202)에도 기판(200)과 마찬가지로 필요하다. 반대로, 게이트 전극층(203)은 이면 노광시에 빛을 차단하는 마스크로서 기능하기 때문에, 사용되는 빛에 대하여 비투광성을 가질 필요가 있다.
게이트 전극층(203)은 CVD법이나 스퍼터법, 액적 공급법 등을 사용하여 형성할 수 있다. 게이트 전극층(203)은 Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 형성하면 좋다. 또한, 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 좋다. 또한, 단층 구조이거나 복수층의 구조이어도 좋고, 예를 들면, 질화텅스텐막과 몰리브덴(Mo)막의 2층 구조로 하여도 좋고, 막두께 50nm의 텅스텐막, 막두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 막두께 30nm의 질화티탄막을 순차 적층한 3층 구조로 하여도 좋다. 또한, 3층 구조로 하는 경우, 제 1 도전막의 텅스텐 대신에 질화텅스텐을 사용하여도 좋고, 제 2 도전막의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티탄의 합금막(Al-Ti)을 사용하여도 좋고, 제 3 도전막의 질화티탄막 대신에 티탄막을 사용하여도 좋다.
게이트 전극층(203)을 형성하기 위해서 에칭에 의해 가공이 필요한 경우, 마스크를 형성하여, 드라이에칭 또는 웨트 에칭에 의해 가공하면 좋다. ICP(Inductively Coupled Plasma:유도 결합형 플라즈마) 에칭법을 사용하여, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극온도 등)을 적절하게 조절함으로써, 전극층을 테이퍼형상으로 에칭할 수 있다. 또, 에칭용 가스로서는 Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계가스, CF4, SF6 또는 NF3 등을 대표로 하는 불소계 가스 또는 O2를 적절하게 사용할 수 있다.
본 실시 형태에 있어서, 트랜지스터의 소스 전극층 및 드레인 전극층을, 유기 중합층을 형성하고, 발액 처리를 함으로써 자기정합적으로 형성한다. 또한, 유기 중합층을, 광중합성 반응기를 포함하는 유기층을 이면 노광에 의해 선택적으로 중합하여 형성한다. 무기재료를 포함하는 게이트 절연층과 유기 중합층의 발액제에 대한 흡착성의 차를 이용하여, 게이트 절연층과 유기 중합층과 습윤성의 차를 준다. 이와 같이 습윤성이 제어된 영역에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 및 드레인 전극층을 유기 중합층 상에만 형성할 수 있다. 따라서, 자기정합적으로 박막 트랜지스터를 제조할 수 있다. 따라서 본 발명을 사용하면, 저비용으로 또한 높은 생산성으로 표시장치 등을 제조할 수 있다.
광중합성 반응기를 포함하는 유기층의 형성은, 레지스트 마스크나 증착마스크 등을 사용하여도 좋고, 상기 액적공급(분출)법, 인쇄법(스크린(공판)인쇄, 오프 셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄), 디스펜서법 등의 방법을 조합하여도 좋다. 본 실시 형태와 같이, 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하여 형성한 유기 중합층을 액적 공급법에 의해 선택적으로 형성하면, 제조 공정이 보다 간략화된다.
본 실시 형태에서는 광중합성 반응기를 포함하는 유기층(201a) 및 광중합성 반응기를 포함하는 유기층(201b)을 액적 공급법에 의해서 선택적으로 형성한다. 액적 공급 장치로부터, 광중합성 반응기를 포함하는 유기재료를 갖는 액상의 조성물을 공급하여, 광중합성 반응기를 포함하는 유기층(201a), 광중합성 반응기를 포함하는 유기층(201b)을 형성한다(도 15 참조.). 광중합성 반응기를 포함하는 유기층(201a), 광중합성 반응기를 포함하는 유기층(201b)은 건조, 또는 소성에 의해서 고화한 것이다. 본 실시 형태에서는 폴리비닐신나메이트를 디메틸포름아미드에 용해한 용액을 액적 공급법에 의해서 공급하여, 건조, 또는 가열처리에 의해 막형으로 고화함으로써 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하여 형성한 유기 중합층을 형성한다. 본 명세서에 있어서 막으로서 기재하는 액적 공급법에 의해 형성되는 막은 그 형성 조건에 따라서는 대단히 박막인 경우가 있고, 비연속적인 섬형 구조인 등, 막으로서 형태를 유지하고 있지 않아도 좋다.
광중합성 반응기를 포함하는 유기층(201a, 201b)에는 특정한 용제에 대하여 광 조사부가 난용성(용해하기 어려워짐)이 되는 재료이면 좋다. 예를 들면, 신나모일기, 신나밀리덴기, 페닐렌디아크릴레이트기 등을 갖는 광이량화형 수지나, 디아조늄염이나 디아족사이드 등의 디아조계 화합물, 폴리비닐알콜 등의 수산기를 갖 는 수지와 디아조계 화합물의 혼합물이나, 아크릴레이트 등의 비닐기를 갖고 광 조사에 의해 중합하는 단량체, 올리고머 등과 같이 광 조사에 의해 가교, 중합하는 재료를 사용할 수 있다.
투광성을 갖는 기판(200)측에서, 광원(223)으로부터, 투광성을 갖는 기판(200)을 통과시킨 빛(224)을, 광중합성 반응기를 포함하는 유기층(201a, 201b)으로 조사한다(도 16a, 16b 참조.). 빛(224)은 투광성을 갖는 기판(200)과 게이트 절연층(202)은 투과하지만, 비투광성인 게이트 전극층(203)은 통과하지 않고 차단된다. 따라서, 광중합성 반응기를 포함하는 유기층(201a, 201b)에서, 게이트 전극층(203)과 중첩하는 영역은 비노광 영역(222a, 222b, 222c)이 되고, 노광 영역(221a, 221b, 221c, 221d, 221c)의 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하여 형성한 유기 중합층은 빛에 의해 개질된다. 본 실시 형태에서는 노광 영역(221a, 221b, 221c, 221d, 221e)의 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하여 형성한 유기 중합층은 가교, 중합하여, 유기용제에 대하여 난용성이 된다. 빛(224)은 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하여 형성한 유기 중합층이 반응하여 개질하는 파장 및 강도의 빛으로 하면 좋고, 본 실시 형태에서는 파장 300nm 내지 350nm의 자외광을 사용한다.
광중합성 반응기를 포함하는 유기층의 비노광 영역을 유기용제에 의해서 제거하여, 유기 중합층(208a, 208b, 208c)을 형성한다(도 16c 참조.). 도 16c는 도 16b의 다음 공정이다. 유기용제로서는, 노광 영역을 용해시키지 않고서, 비노광 영역만을 선택적으로 용해하여 제거할 수 있는 것을 선택한다. 본 실시 형태에서 는 디메틸포름아미드에 침지하여, 유기 중합층(208a, 208b, 208c)을 형성한다.
다음에 습윤성을 제어하기 위해서 가수분해기를 갖는 유기실란을 사용하여 발액 처리를 한다. 본 실시 형태는 가수분해기를 갖는 유기실란으로서 헥사메틸디실라잔(hexamethyldisilazane:HMDS)을 사용한다. 가수분해기를 갖는 유기 실란막(224a, 224b, 224c)은 유기 중합층보다도, 게이트 절연층에 빽빽하게 흡착한다. 가수분해기를 갖는 유기실란은 소스 전극층 및 드레인 전극층의 형성 재료인 도전성 재료를 포함하는 조성물에 대하여 발액성을 나타내기 때문에, 빽빽하게 흡착하는 게이트 절연층 상 쪽이 유기 중합층(208a, 208b, 208c) 표면보다 도전성 재료를 포함하는 조성물에 대하여 낮은 습윤성을 나타낸다. 도 16에서는 가수분해기를 갖는 유기실란이 빽빽하게 흡착하고 있는 것을 나타내기 위해서 게이트 절연층 상에 가수분해기를 갖는 유기 실란막(224a, 224b, 224c)을 점선으로 나타낸다.
비노광 영역(222a), 비노광 영역(222b), 비노광 영역(222c)은 소스 전극층 또는 드레인 전극층, 용량 배선층의 피형성 영역이다. 본 실시 형태에서는 소스 전극층 또는 드레인 전극층 및 용량 배선층을 액적 공급법에 의해서 형성하기 때문에, 비노광 영역(222a), 비노광 영역(222b), 비노광 영역(222c) 상에 가수분해기를 갖는 유기 실란막이 형성되지 않도록 마스크층을 형성한다. 마스크층은 광중합성 반응기를 포함하는 유기층과 같은 것을 사용하여도 좋다.
또한, 가수분해기를 갖는 유기 실란막을 형성하기 전에, 자외선 오존처리나 산소(O2) 애싱 등을 하는 것이 바람직하다. 자외선 오존 처리나 산소(O2) 애싱에 의해 게이트 절연층 상의 유기물을 분해하여, 게이트 절연층 상에 가수분해기를 갖 는 유기실란이 흡착하기 쉬워짐과 동시에, 유기 중합층에 수산기를 도입하여 유기 중합층의 습윤성을 높일 수 있다.
그 후, 피형성 영역인 유기 중합층(208a, 208b, 208c)에, 액적 공급 장치(207)의 노즐로부터, 도전성 재료를 포함하는 액적을 공급한다. 공급된 액적은 저습윤성 영역인 게이트 절연층 상의 가수분해기를 갖는 유기 실란막(224a, 224b, 224c)에는 부착되지 않고, 저습윤성 영역보다 습윤성이 높은 고습윤성 영역인 유기 중합층(208a, 208b, 208c) 상에 형성된다. 액적이 공급되는 노즐의 공급구의 크기나, 공급구의 주사능력 등에 따라서 도전성 재료의 공급방법을, 정밀하게 제어할 수 없는 경우라도, 피형성 영역 이외에 기액 처리를 실시함으로써, 액적은 피형성 영역에만 부착하여, 소망의 패턴으로 소스 전극층 또는 드레인 전극층(204, 205), 용량 배선층(206)이 형성된다(도 17 참조.). 피형성 영역과 그 주위의 영역에서, 습윤성이 다르므로, 액적은 저습윤성 영역에서는 튀겨지고, 보다 습윤성이 높은 형성 영역에 고정되기 때문이다. 요컨대, 저습윤성 영역에 의해서 액적은 튀겨지기 때문에, 고습윤성 영역과 저습윤성 영역의 경계가 격벽이 있는 것과 같은 기능을 한다. 따라서, 유동성을 갖는 도전성 재료를 포함하는 조성물이라도 고습윤성 영역에 고정되기 때문에, 소망의 형상으로 소스 전극층 및 드레인 전극층을 형성할 수 있다.
본 발명을 사용하면, 예를 들면 미세한 전극층 등을 형성하고자 하는 경우, 액적의 공급구가 다소 크더라도, 액적이 형성 영역 상에서 넓어지지 않고, 형성 영역에만 도전층을 형성할 수 있고, 형성하지 않은 영역으로 잘못하여 형성하는 것에 의한 쇼트 등의 불량을 방지할 수 있다. 본 실시 형태와 같이, 기판측으로부터의 광 조사에 의해 물질 표면을 개질하면, 제어성 좋게 도전층을 형성할 수 있을 뿐만 아니라, 대면적을 처리할 수 있기 때문에, 생산성이 향상된다. 또한, 액적 공급법을 조합함으로써, 스핀 도포법 등에 의한 전체면 도포 형성과 비교하여, 재료의 손실이 방지되고, 비용 절감이 가능하게 된다. 본 발명에 의해, 배선 등이, 소형화, 박막화에 의해 밀집, 복잡하게 배치되는 설계이더라도, 제어성 좋게 형성할 수 있다.
소스 전극층 및 드레인 전극층 형성 후에 전처리로서 형성한 가수분해기를 갖는 유기 실란막을 남겨도 좋고, 소스 전극층 및 드레인 전극층을 형성한 후에, 불필요한 부분은 제거하여 버려도 좋다. 제거는 산소 등에 의한 애싱, 에칭, 플라즈마 처리 등에 의해 제거하면 좋다. 본 실시 형태에서는 가수분해기를 갖는 유기 실란막(224a, 224b, 224c)을 제거한다.
본 실시 형태에서는 자기정합적으로 소스 전극층 및 드레인 전극층을 형성하고 있다. 따라서, 마스크의 얼라인먼트 어긋남에 의한 형상 불량 등이 생기지 않고, 제어성 좋게 배선을 형성할 수 있다. 따라서, 본 발명을 사용하면, 수율 좋게 신뢰성이 높은 반도체 장치, 표시장치 등을 제조할 수 있다.
소스 전극층 및 드레인 전극층, 용량 배선층을 본 실시 형태와 같이 액적 공급법에 의해서 형성할 때의 도전성 재료로서는, Ag(은), Au(금), Cu(동), W(텅스텐), Al(알루미늄) 등의 금속의 입자를 주성분으로 한 조성물을 사용할 수 있다. 또한, 투광성을 갖는 인듐주석산화물(ITO), 인듐주석산화물과 산화규소로 이루어지 는 ITSO, 유기인듐, 유기주석, 산화아연, 질화티탄 등을 조합하여도 좋다.
소스 전극층 또는 드레인 전극층(204) 및 소스 전극층 또는 드레인 전극층(205)상에 반도체층(211)을 형성한다. 본 실시 형태에서는 펜타센을 사용하여 반도체층(211)을 형성한다. 상기 공정에서, 본 실시 형태에 있어서의 역코플레이너형의 박막 트랜지스터(220), 용량(225)을 제조할 수 있다(도 18 참조.).
또한, 반도체층을 형성하기 전에, 실시 형태 1에 있어서 도 2를 사용하여 설명한 것처럼 반도체층의 이동도 향상을 목적으로 하여 가수분해기를 갖는 유기 실란막을 반도체층 형성 영역에 형성하여도 좋다. 반도체층 형성 영역에, 가수분해기를 갖는 유기 실란막을 형성한다. 예를 들면, 반도체층으로서 펜타센을 사용하여, 가수분해기를 갖는 유기실란으로서 옥타데실트리메톡시실란(ODS)을 사용하면 좋다. 옥타데실트리메톡시실란펜타센의 이동도 향상에 효과적이다.
박막 트랜지스터(220) 및 용량(225) 상에 절연층(212), 절연층(213)을 형성한다. 절연층(213)은 평탄화막으로서 기능한다.
절연층(212), 절연층(213)으로서는 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소함유탄소막(CNX), PSG(인실리케이트유리), BPSG(인붕소실리케이트유리), 알루미나막, 폴리실라잔, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산수지를 사용하여도 좋다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는, 감광성, 비감광성 어느 것이나 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 저유전률 재료를 사용할 수 있다.
계속해서, 절연층(212) 및 절연층(213)에 소스 전극층 또는 드레인 전극층(205)에 이르는 개구를 형성하고, 소스 전극층 또는 드레인 전극층(205)에 접하여, 화소 전극층(235)을 형성한다. 화소 전극층(235)은, 상술한 제 1 전극층(117)과 같은 재료를 사용할 수 있고, 투과형의 액정표시패널을 제조하는 경우에는, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물 등을 사용할 수 있다. 물론, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 산화규소를 첨가한 인듐주석산화물(ITSO) 등도 사용할 수 있다. 또한, 반사성을 갖는 금속박막으로서는 티탄, 텅스텐, 니켈, 금, 백금, 은, 알루미늄, 마그네슘, 칼슘, 리튬, 및 이들의 합금으로 이루어지는 도전막 등을 사용할 수 있다.
화소 전극층(235)은 증착법, 스퍼터법, CVD법, 인쇄법 또는 액적 공급법 등을 사용하여 형성할 수 있다. 본 실시 형태에서는 화소 전극층(235)으로서 인듐주석산화물(ITO)을 사용한다.
다음에, 화소 전극층(235) 및 절연층(213)을 덮도록, 인쇄법이나 스핀 도포법에 의해, 배향막이라고 불리는 절연층(231)을 형성한다. 또, 절연층(231)은 스크린 인쇄법이나 오프셋 인쇄법을 사용하면, 선택적으로 형성할 수 있다. 그 후, 러빙을 한다. 계속해서, 밀봉재(282)를 액적 공급법에 의해 화소를 형성한 주변의 영역에 형성한다.
그 후, 배향막으로서 기능하는 절연층(233), 대향전극으로서 기능하는 도전층(239), 컬러필터로서 기능하는 착색층(234), 편광판(237)이 형성된 대향기판(236)과, TFT 기판인 기판(200)을 스페이서(281)를 개재하여 접합하고, 그 틈에 액정층(232)을 형성함으로써 액정표시패널을 제조할 수 있다(도 18 및 도 19 참조.). 기판(200)의 소자를 갖는 면과 반대측에도 편광판(238)이 설치되어 있다. 밀봉재에는 충전제가 혼입되어 있어도 좋고, 또한 대향기판(236)에는, 차폐막(블랙매트릭스) 등이 형성되어 있어도 좋다. 또, 액정층을 형성하는 방법으로서, 디스펜서식(적하식)이나, 소자를 갖는 기판(200)과 대향기판(236)을 접합한 후 모세관 현상을 사용하여 액정을 주입하는 디핑식(퍼올림식)을 사용할 수 있다.
디스펜서 방식을 채용한 액정 적하법에 있어서는 밀봉재로 폐쇄 루프를 형성하고, 그 중에 헤드로부터 액정을 1회 또는 복수회 적하한다. 액정 재료의 점성이 높은 경우는, 연속적으로 공급되어, 연결된 채로 피형성 영역에 부착한다. 한편, 액정 재료의 점성이 낮은 경우에는, 간헐적으로 공급되어 액적이 적하된다. 그 때, 밀봉재와 액정이 반응하는 것을 막기 위해서, 배리어층을 형성한다. 계속해서, 진공 속에서 기판을 접합하고, 그 후 자외선 경화를 하여, 액정이 충전된 상태로 한다. 또한 TFT 기판측에 밀봉재를 형성하고, 액정을 적하하여도 좋다.
스페이서는 수㎛의 입자를 살포하여 형성하는 방법이어도 좋지만, 본 실시 형태에서는 기판 전체면에 수지막을 형성한 후 이들을 에칭 가공하여 형성하는 방법을 채용하였다. 이러한 스페이서의 재료를, 스피너로 도포한 후, 노광과 현상처리에 의해서 소정의 패턴으로 형성한다. 더욱이 클린 오븐 등에서 150 내지200℃ 로 가열하여 경화시킨다. 이렇게 하여 제조되는 스페이서는 노광과 현상처리의 조건에 따라서 형상을 다르게 할 수 있지만, 바람직하게는, 스페이서의 형상은 주상(柱狀)으로 정상부가 평탄한 형상이 되도록 하면, 대향측의 기판을 합쳤을 때에 액정 표시 장치로서의 기계적인 강도를 확보할 수 있다. 형상은 원추상, 각추상 등을 사용할 수 있고, 특별한 제한은 없다.
이상의 공정에서 형성된 표시장치 내부와 외부의 배선기판을 접속하기 위해서 접속부를 형성한다. 대기압 또는 대기압 근방하에서, 산소가스를 사용한 애싱처리에 의해, 접속부의 절연체층을 제거한다. 이 처리는 산소가스와, 수소, CF4, NF3, H2O, CHF3으로부터 선택된 하나 또는 복수를 사용하여 행한다. 본 공정에서는, 정전기에 의한 손상이나 파괴를 방지하기 위해서, 대향기판을 사용하여 밀봉한 후에, 애싱처리를 하고 있지만, 정전기에 의한 영향이 적은 경우에는, 어떤 타이밍에서 행하여도 상관없다.
계속해서, 화소부와 전기적으로 접속되어 있는 단자전극층(287)을, 이방성 도전체층(285)을 개재하여, 접속용의 배선기판인 FPC(286)를 설치한다. FPC(286)는, 외부로부터의 신호나 전위를 전달하는 역할을 한다. 상기 공정을 지나서, 표시기능을 갖는 액정 표시 장치를 제조할 수 있다.
도 19a에, 액정 표시 장치의 상면도를 도시한다. 도 19a에 도시하는 바와 같이, 화소 영역(290), 주사선 구동영역(291a), 주사선 구동영역(291b)이, 밀봉재(282)에 의해서, 기판(200)과 대향기판(236) 사이에 밀봉되고, 기판(200)상에 드 라이버 IC에 의해서 형성된 신호선측 구동회로(292)가 형성되어 있다. 구동영역에는 박막 트랜지스터(283) 및 박막 트랜지스터(284)를 갖는 구동회로가 형성되어 있다.
본 실시 형태에 있어서의 주변 구동회로는 박막 트랜지스터(283) 및 박막 트랜지스터(284)는, n 채널형 박막 트랜지스터이기 때문에, 박막 트랜지스터(283) 및 박막 트랜지스터(284)로 구성되는 NMOS의 회로가 형성되어 있다.
본 실시 형태에서는 구동회로 영역에서, NMOS 구성을 사용하여 인버터로서 기능시키고 있다. 이와 같이 PMOS만, NMOS의 구성의 경우에 있어서는, 일부의 TFT의 게이트 전극층과 소스 전극층 또는 드레인 전극층을 접속시킨다.
본 실시 형태에서는 스위칭 TFT은 싱글 게이트 구조로 하였지만, 더블 게이트 구조이어도 좋고, 보다 복수의 멀티 게이트 구조이어도 좋다. 또한 반도체층을 SAS나 결정성 반도체를 사용하여 제조한 경우, 일 도전형을 부여하는 불순물의 첨가에 의해서 불순물 영역을 형성할 수도 있다. 이 경우, 반도체층은 농도가 다른 불순물 영역을 갖고 있어도 좋다. 예를 들면, 반도체층의 채널 영역 근방, 게이트 전극층과 적층하는 영역은, 저농도 불순물 영역으로 하고, 그 외측의 영역을 고농도 불순물 영역으로 하여도 좋다.
이상 나타낸 바와 같이, 본 실시 형태에서는 공정을 간략화할 수 있다. 또한, 액적 공급법을 사용하여 기판 상에 직접적으로 각종 구성물(파트)이나 마스크층을 형성함으로써, 1변이 1000mm를 초과하는 제 5 세대 이후의 유리기판을 사용하더라도, 용이하게 표시패널을 제조할 수 있다.
본 실시 형태에서는 자기정합적으로 소스 전극층 및 드레인 전극층을 형성하고 있다. 따라서, 마스크의 얼라인먼트 어긋남에 의한 형상 불량 등이 생기지 않고, 제어성 좋게 배선을 형성할 수 있다. 따라서, 본 발명을 사용하면, 수율 좋게 신뢰성이 높은 반도체 장치, 표시장치 등을 제조할 수 있다.
(실시 형태 4)
본 발명을 적용하여 자기정합적으로 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 사용하여 표시장치를 형성할 수 있지만, 발광소자, 및 상기 발광소자를 구동하는 트랜지스터를 사용한 경우, 상기 발광소자로부터 발생하는 빛은, 하면방사, 상면 방사, 양면 방사의 어느 하나를 행한다. 여기에서는, 각각의 경우에 따른 발광소자의 적층 구조에 관해서, 도 11을 사용하여 설명한다. 본 실시 형태에서는, 보다 간략화된 공정에서 저렴한 비용으로 제조하는 것을 목적으로 한 표시장치의 일례에 관해서 설명한다.
본 실시 형태에서는 실시 형태 1에서 제조한 역코플레이너형의 박막 트랜지스터인 박막 트랜지스터(461), 박막 트랜지스터(471), 박막 트랜지스터(481)를 사용한다. 박막 트랜지스터(481)는 투광성을 갖는 기판(480)상에 형성되고, 게이트 전극층(493), 게이트 절연층(497), 반도체층(494), 소스 전극층 또는 드레인 전극층(492a), 소스 전극층 또는 드레인 전극층(492b)에 의해 형성된다. 게이트 절연층(497)은 무기재료를 포함한다. 박막 트랜지스터(481)를 덮도록 격벽으로서 기능하는 절연층(498)이 형성되어 있다. 유기 중합층(491a), 유기 중합층(491b)은 게이트 전극층(493)을 마스크로 한 이면 노광에 의해서 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하여 형성한다. 소스 전극층 또는 드레인 전극층(492a), 소스 전극층 또는 드레인 전극층(492b)은 유기 중합층(491a), 유기 중합층(491b) 및 게이트 절연층(497)상에 가수분해기를 갖는 유기 실란막을 형성하고, 유기 중합층(491a), 유기 중합층(491b)보다 게이트 절연층(497) 쪽이 보다 발액성을 높이는 처리를 한 후, 도전성 재료를 포함하는 조성물을 공급하여 자기정합적으로 형성한다.
우선, 기판(480)측으로 방사하는 경우, 요컨대 하면 방사를 하는 경우에 관해서, 도 11a를 사용하여 설명한다. 이 경우, 박막 트랜지스터(481)에 전기적으로 접속하도록, 소스 전극층 또는 드레인 전극층(492b)에 접하여, 제 1 전극층(484), 전계 발광층(485), 제 2 전극층(486)이 순차로 적층된다. 빛이 투과하는 기판(480)은 적어도 가시영역의 빛에 대하여 투광성을 가질 필요가 있다. 다음에, 기판(460)과 반대측으로 방사하는 경우, 요컨대 상면 방사를 하는 경우에 관해서, 도 11b를 사용하여 설명한다. 박막 트랜지스터(461)는 상술한 박막 트랜지스터와 마찬가지로 형성할 수 있다.
박막 트랜지스터(461)에 전기적으로 접속하는 소스 전극층 또는 드레인 전극층(462)이 제 1 전극층(463)과 접하여, 전기적으로 접속한다. 제 1 전극층(463),전계 발광층(464), 제 2 전극층(465)이 순차로 적층된다. 소스 전극층 또는 드레인 전극층(462)은 반사성을 갖는 금속층이고, 발광소자로부터 방사되는 빛을 화살표의 상면에 반사한다. 소스 전극층 또는 드레인 전극층(462)은 제 1 전극층(463)과 적층하는 구조로 되어 있기 때문에, 제 1 전극층(463)에 투광성 재료를 사용하 여, 빛이 투과하더라도, 상기 빛은 소스 전극층 또는 드레인 전극층(462)에 있어서 반사되고, 기판(460)과 반대측으로 방사한다. 물론 제 1 전극층(463)을, 반사성을 갖는 금속막을 사용하여 형성하여도 좋다. 발광소자로부터 공급하는 빛은 제 2 전극층(465)을 투과하여 공급되기 때문에, 제 2 전극층(465)은 적어도 가시영역에서 투광성을 갖는 재료로 형성한다. 마지막으로, 빛이 기판(470)측과 그 반대측의 양측으로 방사하는 경우, 요컨대 양면 방사를 하는 경우에 관해서, 도 11c를 사용하여 설명한다. 박막 트랜지스터(471)도 채널 보호형의 박막 트랜지스터이다. 박막 트랜지스터(471)의 반도체층에 전기적으로 접속하는 소스 전극층 또는 드레인 전극층(477)에 제 1 전극층(472)이 전기적으로 접속하고 있다. 제 1 전극층(472), 전계 발광층(473), 제 2 전극층(474)이 순차로 적층된다. 이 때, 제 1 전극층(472)과 제 2 전극층(474)의 어느 것도 적어도 가시영역에서 투광성을 갖는 재료, 또는 빛을 투과할 수 있는 두께로 형성하면, 양면 방사가 실현된다. 이 경우, 빛이 투과하는 절연층이나 기판(470)도 적어도 가시영역의 빛에 대하여 투광성을 가질 필요가 있다.
본 실시 형태에 있어서 적용할 수 있는 발광소자의 형태를 도 12에 도시한다. 도 12는 발광소자의 소자 구조이고, 제 1 전극층(870)과 제 2 전극층(850)의 사이에, 유기 화합물과 무기 화합물을 혼합하여 이루어지는 전계 발광층(860)이 협지되어 있는 발광소자이다. 전계 발광층(860)은 도시한 바와 같이, 제 1 층(804), 제 2 층(803), 제 3 층(802)으로 구성되어 있다.
우선, 제 1 층(804)은 제 2 층(803)에 홀을 수송하는 기능을 맡는 층이고, 적어도 제 1 유기 화합물과, 제 1 유기 화합물에 대하여 전자수용성을 나타내는 제 1 무기 화합물을 포함하는 구성이다. 중요한 것은 단지 제 1 유기 화합물과 제 1 무기 화합물이 혼합되어 있는 것은 아니며, 제 1 무기 화합물이 제 1 유기 화합물에 대하여 전자수용성을 나타내는 점이다. 이러한 구성으로 함으로써, 원래 내재적인 캐리어를 거의 갖지 않는 제 1 유기 화합물에 많은 홀 캐리어가 발생하여, 극히 우수한 홀 주입성, 홀 수송성을 나타낸다.
따라서 제 1 층(804)은 무기 화합물을 혼합함으로써 얻어진다고 생각되는 효과(내열성의 향상 등) 뿐만 아니라, 우수한 도전성(제 1 층(804)에 있어서는 특히, 홀 주입성 및 수송성)도 얻을 수 있다. 이 사실은 서로 전자적인 상호작용을 미치지 않는 유기 화합물과 무기 화합물을 단지 혼합한 종래의 홀 수송층에서는 얻을 수 없는 효과이다. 이 효과에 의해, 종래보다도 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하지 않고 제 1 층(804)을 두껍게 할 수 있기 때문에, 먼지 등에 기인하는 소자의 단락도 억제할 수 있다.
그런데, 상술한 바와 같이, 제 1 유기 화합물에는 홀 캐리어가 발생하기 때문에, 제 1 유기 화합물로서는 홀 수송성의 유기 화합물이 바람직하다. 홀 수송성의 유기 화합물로서는 예를 들면, 프탈로시아닌(약칭:H2Pc), 동프탈로시아닌(약칭:CuPc), 바나딜프탈로시아닌(약칭:VOPc), 4,4',4''-트리스(N,N-디페닐아미노)트리페닐아민(약칭:TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭:MTDATA), 1,3,5-트리스[N,N-디(m-톨릴)아미노]벤젠(약칭:m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭:TPD), 4,4'-비 스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:NPB), 4,4'-비스{N-[4-디(m-톨릴)아미노]페닐-N-페닐아미노}비페닐(약칭:DNTPD), 4,4',4''-트리스(N-카바졸릴)트리페닐아민(약칭:TCTA) 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 상술한 화합물 중에서도, TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA 등으로 대표되는 방향족 아민 화합물은 홀 캐리어를 발생하기 쉽고, 제 1 유기 화합물로서 적합한 화합물군이다.
한편, 제 1 무기 화합물은 제 1 유기 화합물로부터 전자를 받아들이기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지 금속산화물 또는 금속질화물이 가능하지만, 주기표 제 4 족 내지 제 12 족의 어느 하나의 전이금속 산화물이 전자수용성을 나타내기 쉬워 적합하다. 구체적으로는, 산화티탄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산화아연 등을 들 수 있다. 또한, 상술한 금속산화물 중에서도, 주기표 제 4 족 내지 제 8 족의 어느 하나의 전이금속 산화물은 전자수용성이 높은 것이 많아, 바람직한 1군이다. 특히 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄은 진공 증착이 가능하여 다루기 쉽기 때문에, 적합하다.
또, 제 1 층(804)은 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다.
다음에, 제 3 층(802)에 관해서 설명한다. 제 3 층(802)은 제 2 층(803)에 전자를 수송하는 기능을 맡는 층이고, 적어도 제 3 유기 화합물과, 제 3 유기 화합 물에 대하여 전자 공급성을 나타내는 제 3 무기 화합물을 포함하는 구성이다. 중요한 것은, 단지 제 3 유기 화합물과 제 3 무기 화합물이 혼합되어 있는 것은 아니고, 제 3 무기 화합물이 제 3 유기 화합물에 대하여 전자 공급성을 나타내는 점이다. 이러한 구성으로 함으로써, 원래 내재적인 캐리어를 거의 갖지 않는 제 3 유기 화합물에 많은 전자 캐리어가 발생하여, 극히 우수한 전자 주입성, 전자 수송성을 나타낸다.
따라서 제 3 층(802)은 무기 화합물을 혼합함으로써 얻어진다고 생각되는 효과(내열성의 향상 등) 뿐만 아니라, 우수한 도전성(제 3 층(802)에 있어서는 특히, 전자 주입성 및 수송성)도 얻을 수 있다. 이것은, 서로 전자적인 상호작용을 미치지 않는 유기 화합물과 무기 화합물을 단지 혼합한 종래의 전자수송층으로서는 얻어지지 않는 효과이다. 이 효과에 의해, 종래보다도 구동 전압을 낮게 할 수 있다. 또한, 구동전압의 상승을 초래하지 않고 제 3 층(802)을 두껍게 할 수 있기 때문에, 먼지 등에 기인하는 소자의 단락도 억제할 수 있다.
그런데, 상술한 바와 같이, 제 3 유기 화합물에는 전자 캐리어가 발생하기 때문에, 제 3 유기 화합물로서는 전자 수송성의 유기 화합물이 바람직하다. 전자 수송성의 유기 화합물로서는, 예를 들면, 트리스(8-퀴놀리놀레이토)알루미늄(약칭:Alq3), 트리스(4-메틸-8-퀴놀리놀레이토)알루미늄(약칭:Almq3), 비스(10-하이드록시벤조[h]-퀴놀리네이토)베릴륨(약칭:BeBq2), 비스(2-메틸-8-퀴놀리놀레이토)(4-페닐페놀레이토)알루미늄(약칭:BAlq), 비스[2-(2'-하이드록시페닐)벤족사졸레이토] 아연(약칭:Zn(BOX)2), 비스[2-(2'-하이드록시페닐)벤조티아졸레이토]아연(약칭:Zn(BTZ)2), 바소페난트롤린(약칭:BPhen), 바소쿠프로인(약칭:BCP), 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:PBD), 1,3-비스[5-(4-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭:OXD-7), 2,2',2''-(1,3,5-벤젠트리일)-트리스(1-페닐-1H-벤조이미다졸)(약칭:TPBI), 3-(4-비페니릴)-4-페닐-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭:TAZ), 3-(4-비페니릴)-4-(4-에틸페닐)-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭:p-EtTAZ) 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 상술한 화합물 중에서도, Alq3, Almq3, BeBq2, BAlq, Zn(BOX)2, Zn(BTZ)2 등으로 대표되는 방향족환을 포함하는 킬레이트 배위자를 갖는 킬레이트 금속 착체나, BPhen, BCP 등으로 대표되는 페난트롤린 골격을 갖는 유기 화합물이나, PBD, OXD-7 등으로 대표되는 옥사디아졸 골격을 갖는 유기 화합물은, 전자 캐리어를 발생하기 쉽고, 제 3 유기 화합물로서 적합한 화합물군이다.
한편, 제 3 무기 화합물은 제 3 유기 화합물에 전자를 주기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지 금속산화물 또는 금속질화물이 가능하지만, 알칼리금속산화물, 알칼리토류 금속산화물, 희토류금속산화물, 알칼리금속질화물, 알칼리토류 금속질화물, 희토류금속질화물이 전자 공급성을 나타내기 쉬워 적합하다. 구체적으로는, 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 들 수 있다. 특히 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은 진공 증착이 가능하여 다루기 쉽기 때문에, 적합하다.
또, 제 3 층(802)은 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다.
다음에, 제 2 층(803)에 관해서 설명한다. 제 2 층(803)은 발광기능을 맡는 층이고, 발광성의 제 2 유기 화합물을 포함한다. 또한, 제 2 무기 화합물을 포함하는 구성이어도 좋다. 제 2 층(803)은 여러 가지 발광성의 유기 화합물, 무기 화합물을 사용하여 형성할 수 있다. 단, 제 2 층(803)은 제 1 층(804)이나 제 3 층(802)과 비교하여 전류가 흐르기 어렵다고 생각되기 때문에, 그 막두께는 10nm 내지 10Onm 정도가 바람직하다.
제 2 유기 화합물로서는 발광성의 유기 화합물이면 특히 한정되지 않고, 9,10-디(2-나프틸)안트라센(약칭:DNA), 9,10-디(2-나프틸)-2-tert-부틸안트라센(약칭:t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭:DPVBi), 쿠마린 30, 쿠마린 6, 쿠마린 545, 쿠마린 545T, 페릴렌, 루브렌, 페리플란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭:TBP), 9,10-디페닐안트라센(약칭:DPA), 5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-[p-(디메틸아미노)스티릴]-4H-피란(약칭:DCM1), 4-(디시아노메틸렌)-2-메틸-6-[2-(쥬롤리딘-9-일)에테닐]-4H-피란(약칭:DCM2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭:BisDCM) 등을 들 수 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디네이토-N,C2']이리듐(피콜리네이 토)(약칭:FIrpic), 비스{2-[3',5'-비스(트리플루오로메틸)페닐]피리디네이토-N,C2'}이리듐(피콜리네이토)(약칭:Ir(CF3ppy)2(pic)), 트리스(2-페닐피리디네이토-N, C2')이리듐(약칭:Ir(ppy)3), 비스(2-페닐피리디네이토-N,C2')이리듐(아세틸아세토네이토)(약칭:Ir(ppy)2(acac)), 비스[2-(2'-티에닐)피리디네이토-N,C3']이리듐(아세틸아세토네이트)(약칭:Ir(thp)2(acac)), 비스(2-페닐퀴놀리네이토-N,C2')이리듐(아세틸아세토네이트)(약칭:Ir(pq)2(acac)), 비스[2-(2'-벤조티에닐)피리디네이토-N,C3']이리듐(아세텔아세토네이트)(약칭:Ir(btp)2(acac)) 등의 인광을 공급할 수 있는 화합물을 사용할 수도 있다.
제 2 층(803)을 1중항 여기 발광재료의 외에, 금속착체 등을 포함하는 3중항 발광 여기재료를 사용하여도 좋다. 예를 들면, 적색의 발광성의 화소, 녹색의 발광성의 화소 및 청색의 발광성의 화소 중, 휘도 반감시간이 비교적 짧은 적색의 발광성의 화소를 3중항 여기 발광재료로 형성하고, 그 외를 1중항 여기 발광재료로 형성한다. 3중항 여기 발광재료는 발광 효율이 좋기 때문에, 같은 휘도를 얻는 데에 소비전력이 적어도 충분하다는 특징이 있다. 즉, 적색화소에 적용한 경우, 발광소자에 흘리는 전류량이 적어도 충분하기 때문에, 신뢰성을 향상시킬 수 있다. 저소비 전력화로서, 적색의 발광성의 화소와 녹색의 발광성의 화소를 3중항 여기 발광재료로 형성하고, 청색의 발광성의 화소를 1중항 여기 발광재료로 형성하여도 좋다. 사람의 시감도가 높은 녹색의 발광소자도 3중항 여기 발광재료로 형성함으로써, 보다 저소비 전력화를 도모할 수 있다.
또한, 제 2 층(803)에 있어서는 상술한 발광을 나타내는 제 2 유기 화합물 뿐만 아니라, 또한 다른 유기 화합물이 첨가되어 있어도 좋다. 첨가할 수 있는 유기 화합물로서는, 예를 들면, 앞서 언급한 TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq3, Almq3, BeBq2, BAlq, Zn(BOX)2, Zn(BTZ)2, BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi 등의 외에, 4,4'-비스(N-카바졸릴)비페닐(약칭:CBP), 1,3,5-트리스[4-(N-카바졸릴)페닐]벤젠(약칭:TCPB) 등을 사용할 수 있지만, 이들에 한정되지 않는다. 또, 이와 같이 제 2 유기 화합물 이외에 첨가하는 유기 화합물은, 제 2 유기 화합물을 효율 좋게 발광시키기 때문에, 제 2 유기 화합물의 여기에너지보다도 큰 여기에너지를 갖고, 또 제 2 유기 화합물보다도 많이 첨가되어 있는 것이 바람직하다(그것에 의하여, 제 2 유기 화합물의 농도 소광(消光)을 막을 수 있다). 또한, 다른 기능으로서, 제 2 유기 화합물과 함께 발광을 나타내어도 좋다(그것에 의하여, 백색 발광 등도 가능해진다).
제 2 층(803)은 발광파장대가 다른 발광층을 화소마다 형성하여, 컬러표시를 하는 구성으로 하여도 좋다. 전형적으로는, R(빨강), G(초록), B(파랑)의 각 색에 대응한 발광층을 형성한다. 이 경우에도, 화소의 광방사측에 그 발광파장대의 빛을 투과하는 필터를 설치한 구성으로 함으로써, 색 순도의 향상이나, 화소부의 경면화(비침)의 방지를 도모할 수 있다. 필터를 설치함으로써, 종래 필요하였던 원 편광판 등을 생략하는 것이 가능해져, 발광층으로부터 방사되는 빛의 손실을 없앨 수 있다. 더욱이, 사면측으로부터 화소부(표시화면)를 본 경우에 일어나는 색조의 변화를 저감할 수 있다.
제 2 층(803)으로 사용할 수 있는 재료는 저분자계 유기 발광재료이거나 고분자계 유기 발광재료이어도 상관없다. 고분자계 유기 발광재료는 저분자계와 비교하여 물리적 강도가 높고, 소자의 내구성이 높다. 또한 도포에 의해 성막할 수 있기 때문에, 소자의 제조가 비교적 용이하다.
발광색은 발광층을 형성하는 재료로 결정되기 때문에, 이들을 선택함으로써 소망의 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 전계 발광재료는 폴리파라페닐렌비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계를 들 수 있다.
폴리파라페닐렌비닐렌계로는 폴리(파라페닐렌비닐렌)[PPV]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[RO-PPV], 폴리(2-(2'-에틸-헥속시)-5-메톡시-1,4-페닐렌비닐렌)[MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ROPh-PPV] 등을 들 수 있다. 폴리파라페닐렌계로는 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥속시-1,4-페닐렌) 등을 들 수 있다. 폴리티오펜계로는 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜)[PHT], 폴리(3-사이클로헥실티오펜)[PCHT], 폴리(3-사이클로헥실-4-메틸티오펜)[PCHMT], 폴리(3,4-디사이클로헥실티오펜)[PDCHT], 폴리[3-(4-옥틸페닐)-티오펜][POPT], 폴리[3-(4-옥틸페닐)-2,2-비티오펜][PTOPT] 등을 들 수 있다. 폴리플루오렌계로는 폴리플루오렌[PF]의 유도체, 폴리(9,9-디알킬플루오렌)[PDAF], 폴리(9,9-디옥틸플루오렌)[PDOF] 등을 들 수 있다.
상기 제 2 무기 화합물로서는 제 2 유기 화합물의 발광을 소광하기 어려운 무기 화합물이면 어떤 것이어도 좋고, 여러 가지 금속산화물이나 금속질화물을 사용할 수 있다. 특히, 주기표 제 13 족 또는 제 14 족의 금속산화물은, 제 2 유기 화합물의 발광을 소광하기 어렵기 때문에 바람직하고, 구체적으로는 산화알루미늄, 산화갈륨, 산화규소, 산화게르마늄이 적합하다. 단, 이들에 한정되지 않는다.
또, 제 2 층(803)은 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다. 발광층의 층 구조는 변화할 수 있는 것이며, 특정한 전자 주입 영역이나 발광 영역을 구비하고 있지 않는 대신에, 오로지 이러한 목적용의 전극층을 구비하거나, 발광성의 재료를 분산시켜 구비하는 변형은 본 발명의 취지를 일탈하지 않는 범위에 있어서 허용될 수 있는 것이다.
상기와 같은 재료로 형성한 발광소자는 순방향으로 바이어스함으로써 발광한다. 발광소자를 사용하여 형성하는 표시장치의 화소는, 단순 매트릭스(패시브 매트릭스) 방식, 또는 액티브 매트릭스 방식으로 구동할 수 있다. 어느 것으로 하든, 개개의 화소는, 어떤 특정한 타이밍으로 순방향 바이어스를 인가하여 발광시키게 되지만, 어떤 일정 기간은 비발광 상태로 되어 있다. 이 비발광 시간에 역방향의 바이어스를 인가함으로써 발광 소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는, 일정 구동 조건하에서 발광 강도가 저하되는 열화나, 화소내에서 비발광 영 역이 확대하여 외관상 휘도가 저하되는 열화모드가 있지만, 순방향 및 역방향으로 바이어스를 인가하는 교류적인 구동을 함으로써, 열화의 진행을 느리게 할 수 있어, 발광 표시 장치의 신뢰성을 향상시킬 수 있다. 또한, 디지털 구동, 아날로그 구동 어느 것이나 적용할 수 있다.
따라서, 밀봉 기판에 컬러필터(착색층)를 형성하여도 좋다. 컬러필터(착색층)는 증착법이나 액적 공급법에 의해서 형성할 수 있고, 컬러필터(착색층)를 사용하면, 고세밀의 표시를 할 수도 있다. 컬러필터(착색층)에 의해, 각 RGB의 발광 스펙트럼에 있어서 브로드한 피크가 날카로운 피크가 되도록 보정할 수 있기 때문이다.
단색의 발광을 나타내는 재료를 형성하여, 컬러필터나 색 변환층을 조합함으로써 풀 컬러표시를 할 수 있다. 컬러필터(착색층)나 색 변환층은 예를 들면 제 2 기판(밀봉 기판)에 형성하여, 기판으로 접착하면 좋다.
물론 단색발광의 표시를 하여도 좋다. 예를 들면, 단색발광을 사용하여 에어리어 컬러타입의 표시장치를 형성하여도 좋다. 에어리어 컬러타입은 패시브 매트릭스형의 표시부가 적합하여, 주로 문자나 기호를 표시할 수 있다.
제 1 전극층(870) 및 제 2 전극층(850)은 일함수를 고려하여 재료를 선택할 필요가 있고, 그리고 제 1 전극층(870) 및 제 2 전극층(850)은 화소 구성에 의해 어느 것이나 양극, 또는 음극이 될 수 있다. 구동용 박막 트랜지스터의 극성이 p 채널형인 경우, 도 12a와 같이 제 1 전극층(870)을 양극으로 하고, 제 2 전극층(850)을 음극으로 하면 좋다. 또한, 구동용 박막 트랜지스터의 극성이 n 채널형 인 경우, 도 12b와 같이, 제 1 전극층(870)을 음극, 제 2 전극층(850)을 양극으로 하면 바람직하다. 제 1 전극층(870) 및 제 2 전극층(850)에 사용할 수 있는 재료에 관해서 설명한다. 제 1 전극층(870), 제 2 전극층(850)이 양극으로서 기능하는 경우는 일함수가 큰 재료(구체적으로는 4.5eV 이상의 재료)가 바람직하고, 제 1 전극층(870), 제 2 전극층(850)이 음극으로서 기능하는 경우는 일함수가 작은 재료(구체적으로는 3.5eV 이하의 재료)가 바람직하다. 그렇지만, 제 1 층(804)의 홀 주입·수송 특성이나, 제 3 층(802)의 전자 주입·수송 특성이 우수하기 때문에, 제 1 전극층(870), 제 2 전극층(850) 모두, 거의 일함수의 제한을 받지 않고, 여러 가지 재료를 사용할 수 있다.
도 12a, 도 12b에 있어서의 발광소자는 제 1 전극층(870)으로부터 빛을 추출하는 구조이기 때문에, 제 2 전극층(850)은 반드시 광투광성을 가질 필요는 없다. 제 2 전극층(850)으로서는, Ti, 질화티탄, TiSiXNY, Ni, W, WSiX, 질화텅스텐, WSiXNY, NbN, Cr, Pt, Zn, Sn, In, Ta, Al, Cu, Au, Ag, Mg, Ca, Li 또는 Mo로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료를 주성분으로 하는 막 또는 이들의 적층막을 총 막두께 100nm 내지 800nm의 범위에서 사용하면 좋다.
제 2 전극층(850)은 증착법, 스퍼터법, CVD법, 인쇄법 또는 액적 공급법 등을 사용하여 형성할 수 있다.
또한, 제 2 전극층(850)에 제 1 전극층(870)에서 사용하는 재료와 같은 투광 성을 갖는 도전성 재료를 사용하면, 제 2 전극층(850)으로부터도 빛을 추출하는 구조가 되고, 발광소자로부터 방사되는 빛은 제 1 전극층(870)과 제 2 전극층(850)의 양쪽으로부터 방사되는 양면 방사구조로 할 수 있다.
또, 제 1 전극층(870)이나 제 2 전극층(850)의 종류를 바꿈으로써, 본 발명의 발광소자는 여러 가지의 배리에이션을 갖는다.
도 12b는 전계 발광층(860)이, 제 1 전극층(870)측으로부터 제 3 층(802), 제 2 층(803), 제 1 층(804)의 순으로 구성되어 있는 케이스이다.
이상에서 기술한 바와 같이, 본 발명의 발광소자는 제 1 전극층(870)과 제 2 전극층(850)의 사이에 협지된 층이, 유기 화합물과 무기 화합물이 복합된 층을 포함하는 전계 발광층(860)으로 이루어져 있다. 그리고, 유기 화합물과 무기 화합물을 혼합함으로써, 각각 단독으로는 얻을 수 없는 높은 캐리어 주입성, 캐리어 수송성과 같은 기능이 얻어지는 층(즉, 제 1 층(804) 및 제 3 층(802))이 형성되어 있는 유기 및 무기복합형의 발광소자이다. 또한, 상기 제 1 층(804), 제 3 층(802)은 제 1 전극층(870)측에 형성되는 경우, 특히 유기 화합물과 무기 화합물이 복합된 층인 필요가 있고, 제 2 전극층(850)측에 형성되는 경우, 유기 화합물, 무기 화합물뿐이어도 좋다.
또, 전계 발광층(860)은 유기 화합물과 무기 화합물이 혼합된 층이지만, 그 형성방법으로서는 여러 가지 수법을 사용할 수 있다. 예를 들면, 유기 화합물과 무기 화합물의 양쪽을 저항 가열에 의해 증발시켜, 공증착하는 수법을 들 수 있다. 그 외, 유기 화합물을 저항 가열에 의해 증발시키는 한편, 무기 화합물을 일렉트론 빔(EB)에 의해 증발시켜, 공증착하여도 좋다. 또한, 유기 화합물을 저항 가열에 의해 증발시키는 동시에, 무기 화합물을 스퍼터링하여, 양쪽을 동시에 퇴적하는 수법도 들 수 있다. 그 외, 습식법에 의해 성막하여도 좋다.
또한, 제 1 전극층(870) 및 제 2 전극층(850)에 관해서도 마찬가지로, 저항 가열에 의한 증착법, EB 증착법, 스퍼터링, 습식법 등을 사용할 수 있다.
도 12c는 도 12a에 있어서, 제 1 전극층(870)에 반사성을 갖는 전극층을 사용하고, 제 2 전극층(850)에 투광성을 갖는 전극층을 사용하고 있고, 발광소자로부터 방사된 빛은 제 1 전극층(870)에서 반사되고, 제 2 전극층(850)을 투과하여 방사된다. 마찬가지로 도 12d는 도 12b에 있어서, 제 1 전극층(870)에 반사성을 갖는 전극층을 사용하여, 제 2 전극층(850)에 투광성을 갖는 전극층을 사용하고 있고, 발광소자로부터 방사된 빛은 제 1 전극층(870)에서 반사되고, 제 2 전극층(850)을 투과하여 방사된다. 본 실시 형태는 실시 형태 1 또는 실시 형태 3 각각과 적절하게 조합하는 것이 가능하다.
(실시 형태 5)
본 실시 형태에서는 본 발명의 표시장치가 갖는 발광소자에 적용할 수 있는 다른 구성을 도 13 및 도 14를 사용하여 설명한다.
전계 발광을 이용하는 발광소자는 발광재료가 유기 화합물인지, 무기 화합물인지에 의해서 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불리고 있다.
무기 EL 소자는 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는 발광재료의 입자를 바인더 중에 분산시킨 전계 발광층을 갖고, 후자는 발광재료의 박막으로 이루어지는 전계 발광층을 갖는 점에 차이가 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각(內殼) 전자 천이를 이용하는 국재형 발광이 있다. 일반적으로, 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL 소자로서는 국재형 발광인 경우가 많다.
본 발명에서 사용할 수 있는 발광재료는 모체재료와 발광 중심이 되는 불순물 원소로 구성된다. 함유시키는 불순물 원소를 변화시킴으로써, 여러 가지 색의 발광을 얻을 수 있다. 발광재료의 제조방법으로서는 고상법이나 액상법(공침법) 등의 여러 가지 방법을 사용할 수 있다. 또한, 분무열분해법, 복분해법, 전구체의 열분해반응에 의한 방법, 역미셀법이나 이들 방법과 고온 소성을 조합한 방법, 동결건조법 등의 액상법 등도 사용할 수 있다.
고상법은 모체재료와, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 칭량하여, 유발로 혼합, 전기로로 가열, 소성을 하여 반응시켜, 모체재료에 불순물 원소를 함유시키는 방법이다. 소성 온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해하여 버리기 때문이다. 또, 분말상태에서 소성을 하여도 좋지만, 펠릿상태에서 소성하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋고 대량생산에 적합하다.
액상법(공침법)은 모체재료 또는 모체재료를 포함하는 화합물과, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 용액 속에서 반응시켜, 건조시킨 후, 소성하는 방법이다. 발광재료의 입자가 균일하게 분포하고, 입자직경이 작아 낮은 소성 온도에서도 반응을 진행할 수 있다.
발광재료에 사용하는 모체재료로서는 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는 예를 들면, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y2S3), 황화갈륨(Ga2S3), 황화스트론튬(SrS), 황화바륨(BaS) 등을 사용할 수 있다. 또한, 산화물로서는 예를 들면, 산화아연(ZnO), 산화이트륨(Y2O3) 등을 사용할 수 있다. 또한, 질화물로서는 예를 들면, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또한, 셀렌화아연(ZnSe), 텔루르화아연(ZnTe) 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4) 등의 3원계의 혼정이어도 좋다.
국재형 발광의 발광 중심으로 하여, 망간(Mn), 동(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오듐(Pr) 등을 사용할 수 있다. 또, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다. 상기 할로겐 원소는 전하보상으로서 사용할 수 있다.
한편, 도너-억셉터 재결합형 발광의 발광중심으로 하여, 도너준위를 형성하는 제 1 불순물 원소 및 억셉터 준위를 형성하는 제 2 불순물 원소를 포함하는 발광재료를 사용할 수 있다. 제 1 불순물 원소는 예를 들면, 불소(F), 염소(Cl), 알 루미늄(Al) 등을 사용할 수 있다. 제 2 불순물 원소로서는 예를 들면, 동(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광재료를 고상법을 사용하여 합성하는 경우, 모체재료와, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물과, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물을 각각 칭량하여, 유발로 혼합한 후, 전기로에서 가열, 소성을 한다. 모체재료로서는 상술한 모체재료를 사용할 수 있고, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물로서는, 예를 들면, 불소(F), 염소(Cl), 황화알루미늄(Al2S3) 등을 사용할 수 있고, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물로서는 예를 들면, 동(Cu), 은(Ag), 황화동(Cu2S), 황화은(Ag2S) 등을 사용할 수 있다. 소성 온도는 700 내지 1500℃가 바람직하다. 온도가 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해되어 버리기 때문이다. 또, 분말상태에서 소성을 하여도 좋지만, 펠릿 상태에서 소성을 하는 것이 바람직하다.
또한, 고상반응을 이용하는 경우의 불순물 원소로서, 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물 원소가 확산되기 쉽고, 고상반응이 진행하기 쉽게 되기 때문에, 균일한 발광재료를 얻을 수 있다. 또한, 여분의 불순물 원소가 들어가지 않기 때문에, 순도가 높은 발광재료를 얻을 수 있다. 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물로서는, 예를 들면, 염화동(CuCl), 염화은(AgCl) 등을 사용할 수 있다.
또, 이들의 불순물 원소의 농도는 모체재료에 대하여 0.01 내지 10atom% 이면 좋고, 바람직하게는 0.05 내지 5atom%의 범위이다.
박막형 무기 EL 소자의 경우, 전계 발광층은 상기 발광재료를 포함하는 층이고, 저항 가열 증착법, 전자빔 증착(EB 증착)법 등의 진공 증착법, 스퍼터링법 등의 물리기상 성장법(PVD), 유기금속 CVD법, 하이드라이드 수송 감압 CVD법 등의 화학기상 성장법(CVD), 원자층 에피택시법(ALE) 등을 사용하여 형성할 수 있다.
도 13a 내지 도 13c에 발광소자로서 사용할 수 있는 박막형 무기 EL 소자의 일례를 도시한다. 도 13a 내지 13c에 있어서, 발광소자는 제 1 전극층(350), 전계 발광층(352), 제 2 전극층(353)을 포함한다.
도 13b 및 도 13c에 도시하는 발광소자는 도 13a의 발광소자에 있어서, 전극층과 전계 발광층 사이에 절연층을 형성하는 구조이다. 도 13b에 도시하는 발광소자는 제 1 전극층(350)과 전계 발광층(352)의 사이에 절연층(354)을 갖고, 도 13c에 도시하는 발광소자는 제 1 전극층(350)과 전계 발광층(352)의 사이에 절연층(354a), 제 2 전극층(353)과 전계 발광층(352)의 사이에 절연층(354b)을 갖고 있다. 이와 같이 절연층은 전계 발광층을 협지하는 한 쌍의 전극층중 한쪽 사이에만 형성하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 또한 절연층은 단층이거나 복수층으로 이루어지는 적층이어도 좋다.
또한, 도 13b에서는 제 1 전극층(350)에 접하도록 절연층(354)이 형성되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제 2 전극층(353)에 접하도록 절연층(354)을 형성하여도 좋다.
분산형 무기 EL 소자의 경우, 입자상의 발광재료를 바인더중으로 분산시켜 막형의 전계 발광층을 형성한다. 발광재료의 제조방법에 의해서, 충분히 소망의 크기의 입자가 얻어지지 않은 경우는, 유발 등으로 분쇄 등에 의해서 입자형으로 가공하면 좋다. 바인더란, 입상의 발광재료를 분산한 상태로 고정하여, 전계 발광층으로서의 형상으로 유지하기 위한 물질이다. 발광재료는 바인더에 의해서 전계 발광층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL 소자의 경우, 전계 발광층의 형성방법은 선택적으로 전계 발광층을 형성할 수 있는 액적 공급법이나, 인쇄법(스크린인쇄나 오프셋인쇄 등), 스핀 도포법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다. 막두께는 특히 한정되지 않지만, 바람직하게는, 10 내지 10OOnm의 범위이다. 또한, 발광재료 및 바인더를 포함하는 전계 발광층에 있어서, 발광재료의 비율은 50중량%이상 80중량% 이하로 하면 좋다.
도 14a 내지 도 14c에 발광소자로서 사용할 수 있는 분산형 무기 EL 소자의 일례를 도시한다. 도 14a에 있어서의 발광소자는 제 1 전극층(360), 전계 발광층(362), 제 2 전극층(363)의 적층 구조를 갖고, 전계 발광층(362)중에 바인더에 의해서 유지된 발광재료(361)를 포함한다.
본 실시 형태에 사용할 수 있는 바인더로서는 절연재료를 사용할 수 있고, 유기재료나 무기재료를 사용할 수 있고, 유기재료 및 무기재료의 혼합재료를 사용하여도 좋다. 유기절연재료로서는 시아노에틸셀룰로스계 수지와 같이, 비교적 유전률이 높은 중합체나, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐 부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤족사졸) 등의 수지재료를 사용하여도 좋다. 이들의 수지에, 티탄산바륨(BaTiO3)이나 티탄산스트론튬(SrTiO3) 등의 고유전률의 미립자를 적절히 혼합하여 유전률을 조정할 수도 있다.
바인더에 포함되는 무기절연재료로서는 산화규소(SiOX), 질화규소(SiNX), 산소 및 질소를 포함하는 규소, 질화알루미늄(AlN), 산소 및 질소를 포함하는 알루미늄 또는 산화알루미늄(Al2O3), 산화티탄(TiO2), BaTiO3, SrTiO3, 티탄산납(PbTiO3), 니오브산칼륨(KNbO3), 니오브산납(PbNbO3), 산화탄탈(Ta2O5), 탄탈산바륨(BaTa2O6), 탄탈산리튬(LiTaO3), 산화이트륨(Y2O3), 산화지르코늄(ZrO2), ZnS 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기재료에, 유전률이 높은 무기재료를 포함하게 함(첨가 등에 의해서)에 따라, 발광재료 및 바인더로 이루어지는 전계 발광층의 유전률을 더욱 제어할 수 있고, 보다 유전률을 크게 할 수 있다.
제조공정에서, 발광재료는 바인더를 포함하는 용액 중으로 분산되지만 본 실시 형태에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는, 바인더 재료가 용해하여, 전계 발광층을 형성하는 방법(각종 웨트 프로세스) 및 소망의 막 두께에 적합한 점도의 용액을 제조할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들면 바인더로서 실록산수지를 사용하는 경우는, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3메틸-1-부탄올(MMB 라고도 함) 등을 사용할 수 있다.
도 14b 및 도 14c에 도시하는 발광소자는 도 14a의 발광소자에 있어서, 전극층과 전계 발광층 간에 절연층을 형성하는 구조이다. 도 14b에 도시하는 발광소자는 제 1 전극층(360)과 전계 발광층(362)의 사이에 절연층(364)을 갖고, 도 14c에 도시하는 발광소자는 제 1 전극층(360)과 전계 발광층(362)의 사이에 절연층(364a), 제 2 전극층(363)과 전계 발광층(362)의 사이에 절연층(364b)을 갖고 있다. 이와 같이 절연층은 전계 발광층을 협지하는 한 쌍의 전극층중 한쪽 사이에만 형성하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 또한 절연층은 단층이거나 복수층으로 이루어지는 적층이어도 좋다.
또한, 도 14b에서는 제 1 전극층(360)에 접하도록 절연층(364)이 형성되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제 2 전극층(363)에 접하도록 절연층(364)을 형성하여도 좋다.
도 13에 있어서의 절연층(354), 도 14에 있어서의 절연층(364)과 같은 절연 층은 특히 한정되지 않지만, 절연 내압이 높고, 치밀한 막질인 것이 바람직하고, 또한, 유전률이 높은 것이 바람직하다. 예를 들면, 산화실리콘(SiO2), 산화이트륨(Y2O3), 산화티탄(TiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화탄탈(Ta2O5), 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산납(PbTiO3), 질화실리콘(Si3N4), 산화지르코늄(ZrO2) 등이나 이들의 혼합막 또는 2종 이상의 적층막을 사용할 수 있다. 이들의 절연막은 스퍼터링, 증착, CVD 등에 의해 성막할 수 있다. 또한, 절연층은 이들 절연재료의 입자를 바인더중에 분산하여 성막하여도 좋다. 바인더재료는 전계 발광층에 포함되는 바인더와 같은 재료, 방법을 사용하여 형성하면 좋다. 막두께는 특히 한정되는 것은 없지만, 바람직하게는 10 내지 10OOnm의 범위이다.
본 실시 형태에서 나타내는 발광소자는 전계 발광층을 협지하는 한 쌍의 전극층 간에 전압을 인가함으로써 발광이 얻어지지만, 직류 구동 또는 교류 구동의 어느 것에 있어서도 동작할 수 있다.
본 실시 형태는 실시 형태 1 또는 실시 형태 2 각각과 적절하게 조합할 수 있다.
(실시 형태 6)
다음에, 실시 형태 2 내지 실시 형태 5에 의해서 제조되는 표시패널에 구동용의 드라이버회로를 실장하는 형태에 관해서 설명한다. 본 실시 형태에서는 보다 간략화된 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 일례에 관해 서 설명한다.
우선, COG 방식을 채용한 표시장치에 관해서, 도 23a를 사용하여 설명한다. 기판(2700) 상에는, 문자나 화상 등의 정보를 표시하는 화소부(2701)가 형성된다. 복수의 구동회로가 설치된 기판을, 직사각형상으로 분단하여, 분단 후의 구동회로(드라이버 IC라고도 표기; 2751)는, 기판(2700) 상에 실장된다. 도 23a는 복수의 드라이버 IC(2751), 드라이버 IC(2751)의 앞에 FPC(2750)를 실장하는 형태를 나타낸다. 또한, 분할하는 크기를 화소부의 신호선측의 변의 길이와 거의 같게 하여, 단수의 드라이버 IC의 앞에 테이프를 실장하여도 좋다.
또한, TAB 방식을 채용하여도 좋고, 그 경우는, 도 23b에 도시하는 바와 같이 복수의 테이프를 접착하여, 상기 테이프에 드라이버 IC를 실장하면 좋다. COG 방식의 경우와 같이, 단수의 테이프에 단수의 드라이버 IC를 실장하여도 좋고, 이 경우에는, 강도 문제로부터, 드라이버 IC를 고정하는 금속편 등을 함께 접착하면 좋다.
이들의 표시패널에 실장되는 드라이버 IC는, 생산성을 향상시키는 관점에서, 1변이 300mm로부터 1000mm, 더욱이 1000mm 이상의 1변을 갖는 직사각형상의 기판 상에 복수개 만들어 넣으면 좋다.
요컨대, 기판 상에 구동회로부와 입출력단자를 하나의 유닛으로 하는 회로패턴을 복수개 형성하고, 마지막으로 분할하여 추출하면 좋다. 드라이버 IC의 장변의 길이는 화소부의 1변의 길이나 화소 피치를 고려하여, 장변이 15 내지 80mm, 단변이 1 내지 6mm의 직사각형상으로 형성하여도 좋고, 화소 영역의 1변, 또는 화소 부의 1변과 각 구동회로의 1변을 더한 길이로 형성하여도 좋다.
드라이버 IC의 IC 칩에 대한 외형 치수의 우위성은 장변의 길이에 있고, 장변이 15 내지 80mm로 형성된 드라이버 IC를 사용하면, 화소부에 대응하여 실장하는 데 필요한 수가 IC 칩을 사용하는 경우보다도 적어도 충분하여, 제조상의 수율을 향상시킬 수 있다. 또한, 유리기판 상에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않기 때문에 생산성을 손상하지 않는다. 이것은, 원형의 실리콘 웨이퍼로부터 IC 칩을 추출하는 경우와 비교하면, 큰 우위점이다.
또한, 도 22b와 같이 주사선측 구동회로(3702)는 기판 상에 일체로 형성되는 경우, 화소부(3701)의 외측의 영역에는, 신호선측의 구동회로가 형성된 드라이버 IC가 실장된다. 이들 드라이버 IC는 신호선측의 구동회로이다. RGB 풀 컬러에 대응한 화소 영역을 형성하기 위해서는, XGA 클래스에서 신호선의 개수가 3072개 필요하고, UXGA 클래스에서는 4800개가 필요하게 된다. 이러한 개수로 형성된 신호선은 화소부(3701)의 단부에서 수블록마다 구분하여 인출선을 형성하고, 드라이버 IC의 출력단자의 피치에 맞추어 모여진다.
드라이버 IC는 기판 상에 형성된 결정질 반도체에 의해 형성되는 것이 적합하고, 상기 결정질 반도체는 연속발광의 레이저광을 조사함으로써 형성되는 것이 적합하다. 따라서, 상기 레이저광을 발생시키는 발진기로서는 연속 발광의 고체레이저 또는 기체레이저를 사용한다. 연속발광의 레이저를 사용하면, 결정결함이 적고, 대입자직경의 다결정 반도체층을 사용하여, 트랜지스터를 작성하는 것이 가능해진다. 또한 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능하고, 종래 보다도 소자의 동작 주파수를 향상시킬 수 있고, 특성 불균일함이 적기 때문에 높은 신뢰성을 얻을 수 있다. 또, 한층 더 동작 주파수의 향상을 목적으로 하여, 트랜지스터의 채널 길이 방향과 레이저광의 주사방향과 일치시키면 좋다. 이것은, 연속 발광 레이저에 의한 레이저 결정화 공정에서는, 트랜지스터의 채널길이 방향과 레이저광의 기판에 대한 주사방향이 대략 병행(바람직하게는 -30도 이상 30도 이하)일 때, 가장 높은 이동도가 얻어지기 때문이다. 또 채널 길이 방향이란, 채널 형성 영역에서, 전류가 흐르는 방향, 바꾸어 말하면 전하가 이동하는 방향과 일치한다. 이와 같이 제조한 트랜지스터는 결정립이 채널방향으로 연장하는 다결정 반도체층에 의해서 구성되는 활성층을 갖고, 이것은 결정립계가 대략 채널방향을 따라서 형성되어 있는 것을 의미한다.
레이저 결정화를 하기 위해서는 레이저광의 대폭적인 압축을 하는 것이 바람직하고, 그 레이저광의 형상(빔 스폿)의 폭은 드라이버 IC의 단변의 같은 폭의 1mm 이상 3mm 이하 정도로 하는 것이 좋다. 또한, 피조사체에 대하여, 충분히 또한 효율적인 에너지 밀도를 확보하기 위해서, 레이저광의 조사영역은 선형인 것이 바람직하다. 단, 여기에서 말하는 선형이란 엄밀한 의미로 선을 의미하는 것은 아니고, 애스펙트비가 큰 직사각형 또는 장타원형을 의미한다. 예를 들면, 애스펙트비가 2 이상(바람직하게는 10 이상 10000 이하)인 것을 가리킨다. 이와 같이, 레이저광의 레이저광의 형상(빔스폿)의 폭을 드라이버 IC의 단변과 같은 길이로 함으로써, 생산성을 향상시킨 표시장치의 제조방법을 제공할 수 있다.
도 23a, 도 23b와 같이 주사선측 구동회로 및 신호선측 구동회로의 양쪽으로 서, 드라이버 IC를 실장하여도 좋다. 그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다르게 하여도 좋다.
화소 영역은, 신호선과 주사선이 교차하여 매트릭스를 형성하고, 각 교차부에 대응하여 트랜지스터가 배치된다. 본 발명은 화소 영역에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모퍼스 반도체를 채널부로 한 TFT를 사용하는 것을 특징으로 한다. 비정질 반도체는 플라즈마 CVD법이나 스퍼터링법 등의 방법에 의해 형성한다. 세미아모퍼스 반도체는, 플라즈마 CVD법으로 300℃ 이하의 온도로 형성하는 것이 가능하고, 예를 들면, 외측 치수 550×650mm의 무알칼리유리기판이더라도, 트랜지스터를 형성하는 데 필요한 막두께를 단시간에 형성한다는 특징을 갖는다. 이러한 제조기술의 특징은 대화면의 표시장치를 제조하는 데에 있어서 유효하다. 또한, 세미아모퍼스 TFT는 SAS로 채널 형성 영역을 구성함으로써 2 내지 10cm2/V·sec의 전계효과 이동도를 얻을 수 있다. 또한 본 발명을 사용하면, 패턴을 소망의 형상으로 제어성 좋게 형성할 수 있기 때문에, 이러한 미세한 배선도 쇼트 등의 불량이 생기지 않고 안정적으로 형성할 수 있다. 화소를 충분하게 기능시키는 데 필요한 전기 특성을 갖는 TFT를 형성할 수 있다. 따라서, 이 TFT를 화소의 스위칭용 소자나, 주사선측의 구동회로를 구성하는 소자로서 사용할 수 있다. 따라서, 시스템온 패널화를 실현한 표시패널을 제조할 수 있다.
반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로도 기판 상에 일체로 형성할 수 있고, 반도체층을 SAS로 형성한 TFT를 사용하는 경우에는, 주사선측 구동회로 및 신호선측 구동회로의 양쪽을 드라이버 IC에서 실장하면 좋다.
그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다르게 하는 것이 적합하다. 예를 들면, 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동 주파수는 100kHz 이하이고, 비교적 고속 동작은 요구되지 않는다. 따라서, 주사선측의 드라이버 IC를 구성하는 트랜지스터의 채널 길이(L)는 충분히 크게 설정하는 것이 적합하다. 한편, 신호선측의 드라이버 IC의 트랜지스터에는 12V 정도의 내압이 있으면 충분하지만, 구동 주파수는 3V에서 65MHz 정도이고, 고속 동작이 요구된다. 그 때문에, 드라이버 IC를 구성하는 트랜지스터의 채널길이 등은 미크론 룰로 설정하는 것이 적합하다. 본 발명을 사용하면, 미세한 패턴 형성을 제어성 좋게 할 수 있기 때문에, 이러한 미크론 룰에도 충분히 대응하는 것이 가능하다.
드라이버 IC의 실장방법은 특히 한정되지 않으며, COG 방법이나 와이어 본딩 방법, 또는 TAB 방법을 사용할 수 있다.
드라이버 IC의 두께는 대향기판과 같은 두께로 함으로써, 양자의 높이는 거의 같게 되어, 표시장치 전체로서의 박형화에 기여한다. 또한, 사용하는 기판을 같은 재질인 것으로 제조함으로써, 이 표시장치에 온도 변화가 생기더라도 열 응력이 발생하지 않고, TFT로 제조된 회로의 특성을 손상시키는 경우는 없다. 그 외에도, 본 실시형태에서 제시하는 것처럼 IC 칩보다도 길이가 긴 드라이버 IC에서 구동회로를 실장함으로써, 1개의 화소 영역에 대하여, 실장되는 드라이버 IC의 개수를 감소시킬 수 있다.
이상과 같이 하여, 표시패널에 구동회로를 설치할 수 있다.
본 실시 형태는 실시 형태 2 내지 실시 형태 5와 각각 조합하여 사용할 수 있다.
(실시 형태 7)
본 실시 형태를 도 10을 사용하여 설명한다. 도 10은 본 발명을 적용하여 제조되는 TFT 기판(2800)을 사용하여 EL 표시모듈을 구성하는 일례를 도시하고 있다. 본 실시 형태에서는 보다 간략화한 공정으로 저비용으로 제조하는 것을 목적으로 한 표시장치의 일례에 관해서 설명한다. 도 10에 있어서, TFT 기판(2800) 상에는 화소에 의해 구성된 화소부가 형성되어 있다.
도 10에서는 화소부의 외측이고, 구동회로와 화소의 사이에, 화소에 형성된 것과 같은 TFT 또는 그 TFT의 게이트와 소스 또는 드레인의 한쪽을 접속하여 다이오드와 함께 동작시킨 보호 회로부(2801)가 구비되어 있다. 구동회로(2809)는 단결정 반도체로 형성된 드라이버 IC, 유리기판 상에 다결정 반도체막으로 형성된 스틱 드라이버 IC, 또는 SAS로 형성된 구동회로 등이 적용되어 있다.
TFT 기판(2800)은 액적 공급법으로 형성된 스페이서(2806a), 스페이서(2806b)를 개재하여 밀봉 기판(2820)과 고착되어 있다. 스페이서는 기판의 두께가 얇고, 또한 화소부의 면적이 대형화한 경우에도, 2장의 기판의 간격을 일정하게 유지하기 위해서 형성해 두는 것이 바람직하다. TFT(2802), TFT(2803)와 각각 접속하는 발광소자(2804), 발광소자(2805)상으로서, TFT 기판(2800)과 밀봉 기판(2820)의 사이에 있는 틈에는 적어도 가시영역의 빛에 대하여 투광성을 갖는 수지재료를 충전하여 고체화하여도 좋고, 무수화한 질소 또는 불활성 기체를 충전시 켜도 좋다.
도 10에서는 발광소자(2804), 발광소자(2805)를 상면 방사형(톱 이미션형)의 구성으로 한 경우를 도시하고, 도면 중에 나타내는 화살표의 방향으로 빛을 방사하는 구성으로 하고 있다. 각 화소는 화소를 적색, 녹색, 청색으로서 발광색을 다르게 해 둠으로써, 다색 표시를 할 수 있다. 또한, 이 때 밀봉 기판(2820)측에 각 색에 대응한 착색층(2807a), 착색층(2807b), 착색층(2807c)을 형성해 둠으로써, 외부로 방사되는 발광의 색 순도를 높일 수 있다. 또한, 화소를 백색 발광소자로서 착색층(2807a), 착색층(2807b), 착색층(2807c)과 조합하여도 좋다.
외부회로인 구동회로(2809)는 TFT 기판(2800)의 일단에 형성된 주사선 또는 신호선 접속단자와, 배선기판(2810)으로 접속된다. 또한, TFT 기판(2800)에 접하거나 또는 근접시켜, 열을 기기의 외부로 전하기 위해서 사용되는, 파이프형의 고효율의 열전도 디바이스인 히트 파이프(2813)와 방열판(2812)을 설치하여, 방열 효과를 높이는 구성으로 하여도 좋다.
또, 도 10에서는 톱 이미션의 EL 모듈로 하였지만, 발광소자의 구성이나 외부회로기판의 배치를 바꾸어 보텀 이미션 구조, 물론 상면, 하면 양쪽으로부터 빛이 방사하는 양면 방사구조로 하여도 좋다. 톱 이미션형의 구성의 경우, 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 공급법에 의해 형성할 수 있고, 폴리이미드 등의 수지재료에, 안료계의 흑색수지나 카본 블랙 등을 혼합시켜 형성하면 좋고, 그 적층이어도 좋다.
또한, EL 표시모듈은 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 빛의 반사광을 차단하도록 하여도 좋다. 또한 상면 방사형의 표시장치이면, 격벽이 되는 절연층을 착색하여 블랙매트릭스로서 사용하여도 좋다. 이 격벽은 액적 공급법 등에 의해서도 형성할 수 있고, 안료계의 흑색수지나, 폴리이미드 등의 수지재료에, 카본 블랙 등을 혼합시켜도 좋고, 그 적층이어도 좋다. 액적 공급법에 의해서, 다른 재료를 동영역에 복수회 공급하여, 격벽을 형성하여도 좋다. 위상차판, 위상차판으로서는 λ/4판과 λ/2판을 사용하여, 빛을 제어할 수 있도록 설계하면 좋다. 구성으로서는 TFT 소자기판측으로부터 순차로, 발광소자, 밀봉 기판(밀봉재), 위상차판, 위상차판(λ/4판, λ/2판), 편광판과 같은 구성이 되고, 발광소자로부터 방사된 빛은 이들을 통과하여 편광판측으로부터 외부로 방사된다. 이 위상차판이나 편광판은 빛이 방사되는 측에 설치하면 좋고, 양면 방사되는 양면 방사형의 표시장치이면 양쪽에 설치할 수도 있다. 또한, 편광판의 외측에 반사방지막을 갖고 있어도 좋다. 이로써, 보다 고세밀로 정밀한 화상을 표시할 수 있다.
TFT 기판(2800)에 있어서, 화소부가 형성된 측에 밀봉재나 접착성의 수지를 사용하여 수지필름을 접착하여 밀봉 구조를 형성하여도 좋다. 본 실시 형태에서는 유리기판을 사용하는 유리 밀봉을 제시하였지만, 수지에 의한 수지 밀봉, 플라스틱에 의한 플라스틱 밀봉, 필름에 의한 필름 밀봉, 등 여러 가지 밀봉 방법을 사용할 수 있다. 수지필름의 표면에는 수분의 투과를 방지하는 가스 배리어막을 형성해두면 좋다. 필름 밀봉 구조로 함으로써, 한층 더 박형화 및 경량화를 도모할 수 있다.
이상 제시한 바와 같이, 본 실시 형태에서는 공정을 간략화할 수 있다. 또 한, 액적 공급법을 사용하여 기판 상에 직접적으로 각종의 구성물(파트)을 형성함으로써, 1변이 1000mm를 초과하는 제 5 세대 이후의 유리기판을 사용하더라도, 용이하게 표시패널을 제조할 수 있다.
본 발명에 의해, 표시장치를 구성하는 도전층(도 10에 있어서는 TFT의 소스 전극층 및 드레인 전극층)을, 자기정합적으로 제조할 수 있다. 본 실시 형태의 박막 트랜지스터는 트랜지스터의 소스 전극층 또는 드레인 전극층을, 광중합성 반응기를 포함하는 유기층을 선택적으로 중합하여 형성한 유기 중합층을 형성하고, 발액 처리를 함으로써 자기정합적으로 형성한다. 또한, 유기 중합층은 광중합성 반응기를 포함하는 유기층을 이면 노광에 의해 선택적으로 중합하여 형성한다. 무기재료를 포함하는 게이트 절연층과 유기 중합층의 발액제에 대한 흡착성의 차를 이용하여, 게이트 절연층과 유기 중합층에 습윤성의 차를 준다. 이와 같이 습윤성이 제어된 영역에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 또는 드레인 전극층을 유기 중합층 상에만 형성할 수 있다. 따라서, 자기정합적으로 박막 트랜지스터를 제조할 수 있다. 따라서 본 발명을 사용하면, 저비용으로 또한 높은 생산성으로 표시장치를 제조할 수 있다.
본 실시 형태는 실시 형태 1, 실시 형태 2, 실시 형태 4 내지 실시형태 7과 각각 조합하여 사용하는 것이 가능하다.
(실시 형태 8)
본 실시 형태를 도 20a 및 도 20b를 사용하여 설명한다. 도 20a, 도 20b는 본 발명을 적용하여 제조되는 TFT 기판(2600)을 사용하여 표시장치(액정 표시 모 듈)를 구성하는 일례를 도시한다. 본 실시 형태에서는 보다 간략화한 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 일례에 관해서 설명한다.
도 20a는 액정 표시 모듈의 일례이고, TFT 기판(2600)과 대향기판(2601)이 밀봉재(2602)에 의해 고착되고, 그 사이에 TFT 등을 포함하는 화소부(2603)와 액정층(2604)이 형성되어 표시영역을 형성하고 있다. 착색층(2605)은 컬러표시를 하는 경우에 필요하고, RGB 방식의 경우는 빨강, 초록, 파랑의 각 색에 대응한 착색층이 각 화소에 대응하여 형성되어 있다. TFT 기판(2600)과 대향기판(2601)의 외측에는 편광판(2606), 편광판(2607), 확산판(2613)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의해 구성되고, 회로기판(2612)은 플렉시블 배선기판(2609)에 의해 TFT 기판(2600)과 접속되고, 컨트롤 회로나 전원회로 등의 외부회로가 설치되어 있다.
또한, 액정 표시 모듈은, 백 라이트를 갖는다. 백 라이트는 발광부재에 의해 형성할 수 있고, 대표적으로는 냉음극관, LED, EL 발광장치 등을 사용할 수 있다. 본 실시 형태의 백 라이트는 가요성을 갖는 것이 바람직하다. 또한, 백 라이트에 반사판, 및 광학필름을 형성하여도 좋다.
편광판(2606), 편광판(2607)은 TFT 기판(2600), 대향기판(2601)에 접착되어 있다. 또한 편광판과, 기판의 사이에 위상차판을 가진 상태로 적층하여도 좋다. 또한, 필요에 따라서, 시인측인 편광판(2606)에는 반사 방지 처리를 실시하여도 좋다.
액정 표시 모듈에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모 드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 등을 사용할 수 있다.
도 20b는 도 20a의 액정 표시 모듈에 OCB 모드를 적용한 일례이고, FS-LCD(Field sequential LCD)로 되어 있다. FS-LCD는 1프레임 기간에 적색 발광과 녹색 발광과 청색 발광을 각각 행하는 것이며, 시간 분할을 사용하여 화상을 합성하여 컬러표시를 할 수 있다. 또한, 각 발광을 발광 다이오드 또는 냉음극관 등에서 행하기 때문에, 컬러 필터가 불필요하다. 따라서, 3원색의 컬러필터를 나란히 배열하여, 각 색의 표시영역을 한정할 필요가 없고, 어떤 영역에서도 3색 컬러 표시를 할 수 있다. 한편, 1 프레임 기간에 3색의 발광을 하기 때문에, 액정의 고속 응답이 요구된다. 본 발명의 표시장치에, FS 방식을 사용한 FLC 모드, 및 OCB 모드를 적용하여, 고성능으로 고화질인 표시장치, 또한 액정 텔레비전 장치를 완성시킬 수 있다.
OCB 모드의 액정층은 소위 π셀 구조를 갖는다. π셀 구조란 액정분자의 프리틸트각이 액티브 매트릭스기판과 대향기판의 기판 간의 중심면에 대하여 면대칭의 관계로 배향된 구조이다. π셀 구조의 배향상태는 기판 간에 전압이 인가되어 있지 않을 때는 스프레이 배향이 되고, 전압을 인가하면 벤드 배향으로 이행한다. 이 벤드 배향이 백표시가 된다. 더욱이 전압을 인가하면 벤드 배향의 액정 분자가 양 기판과 수직으로 배향하여, 빛이 투과하지 않는 상태가 된다. 또, OCB 모드로 하면, 종래의 TN 모드보다 약 10배 빠른 고속 응답성을 실현할 수 있다.
또한, FS 방식에 대응하는 모드로서, 고속 동작이 가능한 강유전성 액정(FLC:Ferroelectric Liquid Crystal)을 사용한 HV(Half V)-FLC, SS(Surface Stabilized)-FLC 등도 사용할 수 있다. OCB 모드는 점도가 비교적 낮은 네마틱 액정을 사용하여, HV-FLC, SS-FLC에는, 강유전상을 갖는 스멕틱 액정을 사용할 수 있다.
또한, 액정 표시 모듈의 고속 광학 응답 속도는 액정 표시 모듈의 셀 갭을 좁게 함으로써 고속화한다. 또한 액정 재료의 점도를 낮추는 것으로도 고속화할 수 있다. 상기 고속화는 TN 모드의 액정 표시 모듈의 화소 영역의 화소 피치가 30㎛ 이하인 경우에, 보다 효과적이다. 또한, 인가전압을 일순간만 높거나(또는 낮게) 하는 오버 드라이브법에 의해, 보다 고속화가 가능하다.
도 20b의 액정 표시 모듈은 투과형의 액정 표시 모듈을 도시하고, 광원으로서 적색광원(2910a), 녹색광원(2910b), 청색광원(2910c)이 형성되어 있다. 광원은 적색광원(2910a), 녹색광원(2910b), 청색광원(2910c)의 각각 온 오프를 제어하기 위해서, 제어부(2912)가 설치되어 있다. 제어부(2912)에 의해서, 각 색의 발광은 제어되고, 액정에 빛은 입사하여, 시간분할을 사용하여 화상을 합성하여, 컬러표시가 행하여진다.
이상 제시한 바와 같이, 본 실시 형태에서는 공정을 간략화할 수 있다. 또한, 액적 공급법을 사용하여 기판 상에 직접적으로 각종의 구성물(파트)을 형성함 으로써, 1변이 1000mm를 초과하는 제 5 세대 이후의 유리기판을 사용하더라도, 용이하게 표시패널을 제조할 수 있다.
본 실시 형태에서는 자기정합적으로 소스 전극층 및 드레인 전극층을 형성하고 있다. 따라서, 마스크의 얼라인먼트 어긋남에 의한 형상 불량 등이 생기지 않고, 제어성 좋게 배선을 형성할 수 있다. 따라서, 본 발명을 사용하면, 수율 좋게 신뢰성이 높은 반도체 장치, 표시장치 등을 제조할 수 있다.
본 실시 형태는 실시 형태 1, 실시 형태 3, 및 실시 형태 6과 각각 조합하여 사용할 수 있다.
(실시 형태 9)
본 실시 형태에서는 보다 간략화한 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 일례에 관해서 설명한다.
도 21은 본 발명을 적용한 액티브 매트릭스형의 전자 페이퍼를 도시한다. 도 21에서는 액티브 매트릭스형을 도시하지만, 본 발명은 패시브 매트릭스형에도 적용할 수 있다.
전자 페이퍼로서 트위스트 볼 표시방식을 사용할 수 있다. 트위스트 볼 표시방식이란, 백과 흑으로 나누어진 칠해진 구형(球形)입자를 제 1 전극층 및 제 2 전극층의 사이에 배치하여, 제 1 전극층 및 제 2 전극층에 전위차를 생기게 한 구형입자의 방향을 제어함으로써, 표시를 하는 방법이다.
트랜지스터(581)는 역코플레이너형의 박막 트랜지스터이고, 게이트 전극층(582), 게이트 절연층(584), 배선층(585a), 배선층(585b), 반도체층(586)을 포함 한다. 또한 배선층(585b)은 절연층(598)에 형성하는 개구로 제 1 전극층(587a)과 접하고 있어 전기적으로 접속하고 있다. 게이트 절연층(584)은 무기재료를 포함한다. 제 1 전극층(587a, 587b)과 제 2 전극층(588)의 사이에는 흑색영역(590a) 및 백색영역(590b)을 갖고, 주위에 액체로 채워져 있는 캐버티(594)를 포함하는 구형입자(589)가 형성되어 있고, 구형입자(589)의 주위는 수지 등의 충전재(595)로 충전되어 있다(도 21 참조.).
본 실시 형태에 있어서, 트랜지스터(581)의 배선층(585a, 585b)을, 유기 중합층(583a, 583b)을 형성하고, 발액 처리를 함으로써 자기정합적으로 형성한다. 또한, 유기 중합층은 광중합성 반응기를 포함하는 유기층을 이면 노광에 의해 선택적으로 중합하여 형성한다. 무기재료를 포함하는 게이트 절연층과 유기 중합층의 발액제에 대한 흡착성의 차를 이용하여, 게이트 절연층과 유기 중합층과 습윤성의 차를 준다. 이와 같이 습윤성이 제어된 영역에 도전성 재료를 포함하는 조성물을 공급함으로써 배선층을 유기 중합층 상에만 형성할 수 있다. 따라서, 자기정합적으로 박막 트랜지스터를 제조할 수 있다. 따라서 본 발명을 사용하면, 저비용으로 또한 높은 생산성으로 표시장치 등을 제조할 수 있다.
또한, 트위스트볼 대신에, 전기영동소자를 사용하는 것도 가능하다. 투명한 액체와, 정(正)으로 대전한 흰 미립자와 부(負)로 대전한 검은 미립자를 봉입한 직경 10㎛ 내지 200㎛ 정도의 마이크로 캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 형성되는 마이크로 캡슐은 제 1 전극층과 제 2 전극층에 의해서, 전체 길이가 주어지면, 흰 미립자와, 검은 미립자가 반대 방향으로 이동하여, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시소자가 전기영동 표시소자이고, 일반적으로 전자 페이퍼라고 불리고 있다. 전기영동 표시소자는 액정 표시소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한 소비전력이 작으며, 어둑어둑한 장소에서도 표시부를 인식할 수 있다. 또한, 표시부에 전원이 공급되지 않는 경우라도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파 발신원으로부터 표시기능 첨부 표시장치를 멀리한 경우라도, 표시된 상을 보존해두는 것이 가능해진다.
트랜지스터의 반도체층은 비정질 반도체, 결정성 반도체, 다결정 반도체, 미결정 반도체 등 여러 가지의 반도체를 사용할 수 있고, 본 실시 형태에서는 유기 화합물을 사용하여 유기트랜지스터를 형성한다.
본 실시 형태는 상기 실시 형태 1, 및 실시 형태 6과 각각 적절하게 조합할 수 있다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감시켜, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시 형태 10)
본 발명에 의해서 형성되는 표시장치에 의해서, 텔레비전 장치를 완성시킬 수 있다. 도 24는 텔레비전 장치의 주요한 구성을 도시하는 블록도를 도시한다. 표시패널에는 도 22a에 도시하는 바와 같은 구성으로서 화소부(901)만이 형성되어 주사선측 구동회로(903)와 신호선측 구동회로(902)가, 도 23b와 같은 TAB 방식에 의해 실장되는 경우와, 도 23a과 같은 COG 방식에 의해 실장되는 경우와, 도 22b에 도시하는 바와 같이 TFT를 형성하고, 화소부(901)와 주사선측 구동회로(903)를 기판 상에 형성하여 신호선측 구동회로(902)를 별도 드라이버 IC로서 실장하는 경우, 또한 도 22c로 도시하는 바와 같이 화소부(901)와 신호선측 구동회로(902)와 주사선측 구동회로(903)를 기판 상에 일체로 형성하는 경우 등이 있지만, 어떠한 형태로 해도 좋다.
그 밖의 외부회로의 구성으로서, 영상신호의 입력측에서는 튜너(904)로 수신한 신호중, 영상신호를 증폭하는 영상신호 증폭회로(905)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색 신호로 변환하는 영상신호 처리회로(906)와, 그 영상신호를 드라이버 IC의 입력사양으로 변환하기 위한 컨트롤 회로(907) 등으로 이루어져 있다. 컨트롤 회로(907)는 주사선측과 신호선측에 각각 신호가 출력한다. 디지털 구동하는 경우에는, 신호선측에 신호 분할회로(908)를 설치하여, 입력 디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(904)로 수신한 신호중, 음성신호는 음성신호 증폭회로(909)에 보내지고, 그 출력은 음성신호 처리회로(910)를 지나서 스피커(913)에 공급된다. 제어회로(911)는 수신국(수신 주파수)나 음량의 제어정보를 입력부(912)로부터 받아, 튜너(904)나 음성신호 처리회로(910)에 신호를 송출한다.
이들의 액정 표시 모듈, EL 표시모듈을, 도 25a, 도 25b에 도시하는 바와 같이, 케이스에 장착하여, 텔레비전 장치를 완성시킬 수 있다. 도 10과 같은 EL 표 시모듈을 사용하면, EL 텔레비전 장치를, 도 20a, 도 20b와 같은 액정 표시 모듈을 사용하면, 액정 텔레비전 장치를 완성할 수 있다. 표시모듈에 의해 주화면(2003)이 형성되고, 그 외 부속설비로서 스피커부(2009), 조작스위치 등이 구비되어 있다. 이와 같이, 본 발명에 의해 텔레비전 장치를 완성시킬 수 있다.
케이스(2001)에 표시용 패널(2002)이 장착되고, 수신기(2005)에 의해 일반의 텔레비전 방송의 수신을 비롯하여, 모뎀(2004)을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 일방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리)의 정보 통신을 할 수도 있다. 텔레비전 장치의 조작은 케이스에 장착된 스위치 또는 별체의 리모콘장치(2006)에 의해 행할 수 있고, 이 리모콘장치에도 출력하는 정보를 표시하는 표시부(2007)가 설치되어 있어도 좋다.
또한, 텔레비전 장치에도, 주화면(2003) 외에 서브화면(2008)을 제 2 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 좋다. 이러한 구성에 있어서, 주화면(2003)을 시야각이 우수한 EL 표시용 패널로 형성하고, 서브화면을 저소비 전력으로 표시 가능한 액정 표시용 패널로 형성하여도 좋다. 또한, 저소비 전력화를 우선시키기 위해서는, 주화면(2003)을 액정 표시용 패널로 형성하고, 서브화면을 EL 표시용 패널로 형성하고, 서브화면은 점멸 가능하게 하는 구성으로 하여도 좋다. 본 발명을 사용하면, 이러한 대형기판을 사용하여, 많은 TFT이나 전자부품을 사용하더라도, 신뢰성이 높은 표시장치로 할 수 있다.
도 25b는 예를 들면 20 내지 80인치의 대형의 표시부를 갖는 텔레비전 장치 로서, 케이스(2010), 표시부(2011), 조작부인 리모콘장치(2012), 스피커부(2013) 등을 포함한다. 본 발명은 표시부(2011)의 제조에 적용된다. 도 25b의 텔레비전 장치는 벽걸이형으로 되어 있어, 설치하는 스페이스를 넓게 필요로 하지 않는다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도 역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고 표시반 등 특히 대면적의 표시매체로서 여러 가지의 용도에 적용할 수 있다.
(실시 형태 11)
본 발명에 따른 전자기기로서, 텔레비전 장치(단지 텔레비전, 또는 텔레비전수신기라고도 부름), 디지털 카메라, 디지털비디오카메라, 휴대전화장치(단지 휴대전화기, 휴대전화라고도 부름), PDA 등의 휴대정보단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카오디오 등의 음향재생장치, 가정용 게임기 등의 기록매체를 구비한 화상재생장치 등을 들 수 있다. 그 구체예에 관하여, 도 26을 참조하여 설명한다.
도 26a에 도시하는 휴대정보 단말기기는 본체(9201), 표시부(9202) 등을 포함한다. 표시부(9202)는 본 발명의 표시장치를 적용할 수 있다. 그 결과, 저비용으로 신뢰성이 높은 휴대정보 단말기기를 제공할 수 있다.
도 26b에 도시하는 디지털비디오카메라는 표시부(9701), 표시부(9702) 등을 포함한다. 표시부(9701)는 본 발명의 표시장치를 적용할 수 있다. 그 결과, 저비용으로 신뢰성이 높은 디지털비디오카메라를 제공할 수 있다.
도 26c에 도시하는 휴대전화기는 본체(9101), 표시부(9102) 등을 포함한다. 표시부(9102)는 본 발명의 표시장치를 적용할 수 있다. 그 결과, 저비용으로 신뢰성이 높은 휴대전화기를 제공할 수 있다.
도 26d에 도시하는 휴대형의 텔레비전 장치는 본체(9501), 표시부(9502) 등을 포함한다. 표시부(9502)는 본 발명의 표시장치를 적용할 수 있다. 그 결과, 저비용으로 신뢰성이 높은 휴대형의 텔레비전 장치를 제공할 수 있다. 또한 텔레비전 장치로서는 휴대전화기 등의 휴대단말에 탑재하는 소형인 것에서부터, 들어 나를 수 있는 중형인 것, 또한, 대형인 것(예를 들면 40인치 이상)까지, 폭넓은 것에, 본 발명의 표시장치를 적용할 수 있다.
도 26e에 도시하는 휴대형의 컴퓨터는 본체(9401), 표시부(9402) 등을 포함한다. 표시부(9402)는 본 발명의 표시장치를 적용할 수 있다. 그 결과, 저비용으로 신뢰성이 높은 휴대형의 컴퓨터를 제공할 수 있다.
이와 같이, 본 발명의 표시장치에 의해, 저비용으로 신뢰성이 높은 전자기기를 제공할 수 있다.
(실시 형태 12)
본 실시형태의 반도체 장치의 구성에 관해서, 도 28을 참조하여 설명한다. 도 28에 도시하는 바와 같이, 본 발명의 반도체 장치(20)는 비접촉으로 데이터를 교신하는 기능을 갖고, 전원회로(11), 클록발생회로(12), 데이터복조/변조회로(13), 다른 회로를 제어하는 제어회로(14), 인터페이스회로(15), 기억회로(16), 데이터 버스(17), 안테나(안테나코일; 18), 센서(21), 센서회로(22)를 갖는다.
전원회로(11)는 안테나(18)로부터 입력된 교류신호를 기초로, 반도체 장 치(20)의 내부의 각 회로에 공급하는 각종 전원을 생성하는 회로이다. 클록발생회로(12)는, 안테나(18)로부터 입력된 교류신호를 기초로, 반도체 장치(20)의 내부의 각 회로에 공급하는 각종 클록신호를 생성하는 회로이다. 데이터 복조/변조회로(13)는 리더 라이터(19)와 교신하는 데이터를 복조/변조하는 기능을 갖는다. 제어회로(14)는 기억회로(16)를 제어하는 기능을 갖는다. 안테나(18)는, 전자파 또는 전파의 송수신을 하는 기능을 갖는다. 리더 라이터(19)는 반도체 장치와의 교신, 제어 및 그 데이터에 관한 처리를 제어한다. 또, 반도체 장치는 상기 구성에 제약되지 않고, 예를 들면, 전원 전압의 리미터회로나 암호처리전용 하드웨어와 같은 다른 요소를 추가한 구성이어도 좋다.
기억회로(16)는 한 쌍의 도전층 간에 유기 화합물층 또는 상(相)변화층이 삽입된 기억소자를 갖는 것을 특징으로 한다. 또, 기억회로(16)는 한 쌍의 도전층 간에 유기 화합물층 또는 상변화층이 끼워진 기억소자만을 갖고 있어도 좋고, 다른 구성의 기억회로를 갖고 있어도 좋다. 다른 구성의 기억회로란 예를 들면, DRAM, SRAM, FeRAM, 마스크 ROM, PROM, EPROM, EEPROM 및 플래시 메모리로부터 선택되는 1개 또는 복수에 상당한다.
센서(21)는 저항소자, 용량결합소자, 유도결합소자, 광기전력소자, 광전변환소자, 열기전력소자, 트랜지스터, 서미스터, 다이오드 등의 반도체 소자로 형성된다. 센서회로(22)는 임피던스, 리액턴스, 인덕턴스, 전압 또는 전류의 변화를 검출하여, 아날로그/디지털 변환(A/D 변환)하여 제어회로(14)에 신호를 출력한다.
다음에, 본 발명의 반도체 장치를 실장한 전자기기의 일 형태에 관해서 도면 을 참조하여 설명한다. 여기에서 예시하는 전자기기는 휴대전화기이고, 케이스(5700, 5706), 패널(5701), 하우징(5702), 프린트 배선기판(5703), 조작버튼(5704), 배터리(5705)를 갖는다(도 28b 참조). 패널(5701)은 하우징(5702)에 탈착 자유롭게 장착되고, 하우징(5702)은 프린트 배선기판(5703)에 끼워진다. 하우징(5702)은 패널(5701)이 장착되는 전자기기에 맞추어서, 형상이나 치수가 적절하게 변경된다. 프린트 배선기판(5703)에는 패키징된 복수의 반도체 장치가 실장되어 있고, 이 중의 1개로서, 본 발명의 반도체 장치를 사용할 수 있다. 프린트 배선기판(5703)에 실장되는 복수의 반도체 장치는 컨트롤러, 중앙처리유닛(CPU, Central Processing Unit), 메모리, 전원회로, 음성처리회로, 송수신회로 등의 어느 하나의 기능을 갖는다.
패널(5701)은 접속필름(5708)을 개재하여, 프린트 배선기판(5703)과 접속된다. 상기 패널(5701), 하우징(5702), 프린트 배선기판(5703)은 조작버튼(5704)이나 배터리(5705)와 함께, 케이스(5700, 5706)의 내부에 수납된다. 패널(5701)이 포함하는 화소 영역(5709)은, 케이스(5700)에 설치된 개구창으로부터 시인할 수 있도록 배치되어 있다.
상기와 같이, 본 발명의 반도체 장치는 소형, 박형, 경량인 것을 특징으로 하고, 상기 특징에 의해, 전자기기의 케이스(5700, 5706) 내부가 한정된 공간을 유효하게 이용할 수 있다.
또, 케이스(5700, 5706)는 휴대전화기의 외관 형상을 일례로서 나타낸 것으로, 본 실시 형태에 따른 전자기기는 그 기능이나 용도에 따라 여러 가지 형태로 변용할 수 있다.
(실시 형태 13)
본 발명에 의해 프로세서 회로를 갖는 칩(이하, 프로세서 칩, 무선칩, 무선 프로세서, 무선메모리, 무선택이라고도 부름)으로서 기능하는 반도체 장치를 형성할 수 있다. 본 발명의 반도체 장치의 용도는 광범하게 걸쳐 있지만, 예를 들면, 지폐, 경화, 유가 증권류, 증서류, 무기명 채권류, 포장용 용기류, 서적류, 기록매체, 신변품, 탈것류, 식품류, 의류, 보건용품류, 생활용품류, 약품류 및 전자기기 등에 설치하여 사용할 수 있다.
지폐, 경화란 시장에 유통하는 금전이고, 특정한 지역에서 화폐와 같이 통용하는 것(금권), 기념 코인 등을 포함한다. 유가 증권류란, 수표, 증권, 약속 어음 등을 가리키며, 프로세서 회로를 갖는 칩(190)을 설치할 수 있다(도 29a 참조). 증서류란, 운전면허증, 주민표 등을 가리키며, 프로세서 회로를 갖는 칩(191)을 설치할 수 있다(도 29b 참조). 신변품이란, 가방, 안경 등을 가리키며, 프로세서 회로를 갖는 칩(197)을 설치할 수 있다(도 29c 참조). 무기명 채권류란, 우표, 상품권, 각종 기프트권 등을 가리킨다. 포장용 용기류란, 도시락 등의 포장지, 페트병 등을 가리키며, 프로세서 회로를 갖는 칩(193)을 설치할 수 있다(도 29d 참조). 서적류란 서적, 책 등을 가리키며, 프로세서 회로를 갖는 칩(194)을 설치할 수 있다(도 29e 참조). 기록매체란 DVD 소프트, 비디오테이프 등을 가리키며, 프로세서 회로를 갖는 칩(195)을 설치할 수 있다(도 29f 참조). 탈것류란 자전거 등의 차량, 선박 등을 가리키며, 프로세서 회로를 갖는 칩(196)을 설치할 수 있다(도 29g 참조). 식품류란, 식료품, 음료 등을 가리킨다. 의류란 의복, 신발 등을 가리킨다. 보건용품류란, 의료기구, 건강기구 등을 가리킨다. 생활용품류란, 가구, 조명기구 등을 가리킨다. 약품류란 의약품, 농약 등을 가리킨다. 전자기기란 액정 표시 장치, EL표시장치, 텔레비전 장치(텔레비전 수상기, 박형 텔레비전 수상기), 휴대전화 등을 가리킨다.
지폐, 경화, 유가 증권류, 증서류, 무기명 채권류 등에 프로세서 회로를 갖는 칩을 설치함으로써, 위조를 방지할 수 있다. 또한, 포장용 용기류, 서적류, 기록매체 등, 신변 품, 식품류, 생활용품류, 전자기기 등에 프로세서 회로를 갖는 칩을 설치함으로써, 검품 시스템이나 렌탈점의 시스템 등의 효율화를 도모할 수 있다. 탈것류, 보건용품류, 약품류 등에 프로세서 회로를 갖는 칩을 설치함으로써, 위조나 도난을 방지하고, 약품류이면, 약을 잘못 복용하는 것을 방지할 수 있다. 프로세서 회로를 갖는 칩의 설치 방법으로서는, 물품의 표면에 붙이거나, 물품에 매립하여 설치한다. 예를 들면, 책이면 종이에 매립하거나, 유기수지로 이루어지는 패키지이면 상기 유기수지에 매립하면 좋다.
또한, 본 발명으로부터 형성할 수 있는 프로세서 회로를 갖는 칩을, 물건의 관리나 유통의 시스템에 응용함으로써, 시스템의 고기능화를 도모할 수 있다. 예를 들면, 꼬리표에 설치되는 프로세서 회로를 갖는 칩에 기록된 정보를, 벨트 컨베이어의 측편에 설치된 리더 라이터로 판독함으로써, 유통 과정 및 배달 장소 등의 정보가 판독되고, 상품의 검품이나 짐의 분배를 간단하게 할 수 있다.
본 발명으로부터 보다 간략화된 공정에서 저비용으로 제조하는 것을 목적으 로 한 프로세서 회로를 갖는 칩의 구조에 관해서 도 27을 사용하여 설명한다. 프로세서 회로를 갖는 칩은 박막집적회로(9303) 및 그것에 접속되는 안테나(9304)로 형성된다. 또한, 박막집적회로(9303) 및 안테나(9304)는 커버재(9301, 9302)에 의해 협지된다. 박막집적회로(9303)는 접착제를 사용하여 커버재에 접착하여도 좋다. 도 27에 있어서는 박막집적회로(9303)의 한쪽이, 접착제(9320)를 개재하여 커버재(9301)에 접착되어 있다.
박막집적회로(9303)는 박리공정에 의해 박리하여 커버재에 형성한다. 본 실시 형태에 있어서의 박막 트랜지스터는, 역코플레이너형의 박막 트랜지스터이다. 본 실시 형태의 박막 트랜지스터는 트랜지스터의 소스 전극층 또는 드레인 전극층(9322a, 9322b, 9322c, 9322d)을, 유기 중합층(9321a, 9321b, 9321c, 9321d)을 형성하고, 발액 처리를 함으로써 자기정합적으로 형성한다. 또한, 유기 중합층은 광중합성 반응기를 포함하는 유기층을 이면 노광에 의해 선택적으로 중합하여 형성한다. 무기재료를 포함하는 게이트 절연층과 유기 중합층의 발액제에 대한 흡착성의 차를 이용하여, 게이트 절연층과 유기 중합층에 습윤성의 차를 준다. 이와 같이 습윤성이 제어된 영역에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 또는 드레인 전극층을 유기 중합층 상에만 형성할 수 있다. 따라서, 자기정합적으로 박막 트랜지스터를 제조할 수 있다. 따라서 본 발명을 사용하면, 저비용으로 또한 높은 생산성으로 반도체 장치를 제조할 수 있다. 또한, 박막집적회로(9303)에, 달리 사용되는 반도체 소자는 이것에 한정되지 않고, 예를 들면, TFT의 외에, 기억소자, 다이오드, 광전변환소자, 저항소자, 코일, 용량소자, 인덕터 등도 사용할 수 있다.
도 27에 도시하는 바와 같이, 박막집적회로(9303)의 TFT 상에는 층간 절연막(9311)이 형성되고, 층간 절연막(9311)을 개재하여 TFT에 접속하는 안테나(9304)가 형성된다. 또한, 층간 절연막(9311) 및 안테나(9304) 상에는, 질화규소막 등으로 이루어지는 배리어막(9312)이 형성되어 있다.
안테나(9304)는 금, 은, 동 등의 도전체를 갖는 액적을 액적 공급법에 의해 공급하고, 건조 소성하여 형성한다. 액적 공급법에 의해 안테나를 형성함으로써, 공정수를 삭감할 수 있고, 그에 따른 비용을 삭감할 수 있다.
커버재(9301, 9302)는 필름(폴리프로필렌, 폴리에스테르, 비닐, 폴리플루오르화비닐, 염화비닐등으로 이루어짐), 섬유질 재료로 이루어지는 종이, 기재필름(폴리에스테르, 폴리아미드, 무기증착필름, 종이류 등)과, 접착성 합성수지필름(아크릴계 합성수지, 에폭시계 합성수지 등)과의 적층필름 등을 사용하는 것이 바람직하다. 필름과 피처리체는 열 압착에 의해 접착, 접합 처리가 행하여진다. 필름의 최표면에 형성된 접착층이나, 또는 최외층에 형성된 층(접착층이 아님)을 가열처리에 의해서 녹여, 가압에 의해 접착한다.
또한, 커버재에 종이, 섬유, 카본그래파이트 등의 소각 무공해 소재를 사용함으로써, 사용 완료 프로세서 회로를 갖는 칩을 소각하거나, 또는 재단할 수 있다. 또한, 이들 재료를 사용한 프로세서 회로를 갖는 칩은 소각하여도 유독 가스를 발생하지 않기 때문에, 무공해이다.
또, 도 27에서는 접착제(9320)를 개재하여 커버재(9301)에 프로세서 회로를 갖는 스텝을 형성하고 있지만, 커버재(9301) 대신에, 물품에 프로세서 회로를 갖는 칩을 접착하여, 사용하여도 좋다.
[실시예 1]
본 실시예에서는 본 발명을 사용하여 박막 트랜지스터를 제조한 예를 제시한다.
우선 기판 상에, 게이트 전극층으로서 스퍼터링법에 의해 몰리브덴막을 형성하고, 몰리브덴막 상에 게이트 절연층으로서 스핀 도포법에 의해 노볼락수지와 멜라민수지의 혼합수지막과 실록산수지막의 적층을 형성하였다.
다음에, 게이트 절연층 상에 광중합성 반응기를 포함하는 유기층을 형성하였다. 본 실시예에서는 광중합성 반응기를 포함하는 유기층으로서, 폴리비닐신나메이트를 디메틸포름아미드에 용해한 용액을 액적 공급법에 의해 공급하여 형성하였다.
기판 이면으로부터, 광 조사(파장 300 내지 350nm)를 하여, 광중합성 반응기를 포함하는 유기층을 선택적으로 노광하여 광 가교를 하였다. 유기용제로서 디메틸포름아미드에 침지하여, 광중합성 반응기를 포함하는 유기층에 있어서 광 조사영역 이외의 영역을 선택적으로 제거하여, 유기 중합층을 형성하였다.
유기 중합층 및 게이트 절연층 상에 가수분해기를 갖는 유기 실란막을 형성하였다. 본 실시예에서는 발액성을 갖는 가수분해기를 갖는 유기실란으로서 HMDS를 사용하였다. HMDS는 소스 전극층 및 드레인 전극층 형성 재료인 도전성 재료로서 은을 포함하는 액상의 조성물에 대하여 발액성(낮은 습윤성)을 나타낸다. 가수 분해기를 갖는 유기실란은 유기 중합층보다 게이트 절연층 상에 빽빽하게 형성되기 때문에, 소스 전극층 및 드레인 전극층 형성 재료에 대하여, 유기 중합층 표면보다 게이트 절연층 표면 쪽이 습윤성이 낮아진다.
이와 같이 습윤성을 제어한 게이트 절연층 및 유기 중합층 상에 도전성 재료를 포함하는 조성물을 공급하면, 액상의 조성물은 보다 습윤성이 높은 유기 중합층 상에 고정된다. 건조, 소성에 의해서, 유기 중합층 상에 소스 전극층 및 드레인 전극층을 형성하였다.
발액 처리에 사용한 가수분해기를 갖는 유기실란(HMDS)을 제거하여, 가수분해기를 갖는 유기실란으로서 옥타데실트리메톡시실란을 형성한 후, 반도체층으로서 유기 반도체층을 형성하였다. 본 실시예에서는 유기 반도체층으로서 펜타센을 사용하여 증착법에 의해 형성하였다. 이렇게 하여 자기정합적으로 박막 트랜지스터를 제조할 수 있었다.
형성한 게이트 전극층과 소스 전극층 또는 드레인 전극층의 광학현미경 사진을 도 31에 도시한다. 도 31에 있어서, 기판 상에, 게이트 도전층(80)과 소스 전극층 또는 드레인 전극층(81)이 형성되어 있다. 도 31에 있어서, 소스 전극층 또는 드레인 전극층(81)은 선택적으로 형성된 유기 중합층의 패턴 그대로의 형상으로 형성되어 있기 때문에, 자기정합적으로 소스 전극층 또는 드레인 전극층(81)은 게이트 절연층을 개재하여 게이트 도전층(80)과 거의 겹치지 않고 선택적으로 형성된다.
또한, 제조한 역코플레이너형의 박막 트랜지스터의 전기 특성을 도 32에 도 시한다. 도 32는 게이트 전압 드레인 전류 특성이다. 도 32에 의해, 본 발명을 사용하여 제조한 박막 트랜지스터는 트랜지스터로서 동작, 기능하는 것을 확인할 수 있었다.
본 실시예에서는 유기 중합층을, 광중합성 반응기를 포함하는 유기층을 이면 노광에 의해 선택적으로 중합하여 형성한다. 게이트 절연층과 유기 중합층의 발액제에 대한 흡착성의 차를 이용하여, 게이트 절연층과 유기 중합층에 습윤성의 차를 준다. 이와 같이 습윤성이 제어된 영역에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 및 드레인 전극층을 유기 중합층에만 형성할 수 있다. 따라서, 자기정합적으로 박막 트랜지스터를 제조할 수 있다. 따라서 본 발명을 사용하면, 저비용으로 또한 높은 생산성으로 반도체 장치, 표시장치 등을 제조할 수 있다.
도 1은 본 발명을 설명하는 개념도.
도 2는 본 발명을 설명하는 개념도.
도 3은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 4는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 5는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 6은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 7은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 8은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 9는 본 발명의 표시장치를 설명하는 도면.
도 10은 본 발명의 EL 표시모듈의 구성예를 설명하는 단면도.
도 11은 본 발명의 표시장치를 설명하는 도면.
도 12는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 13은 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 14는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 15는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 16은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 17은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 18은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 19는 본 발명의 표시장치를 설명하는 도면.
도 20은 본 발명의 액정 표시 모듈의 구성예를 설명하는 단면도.
도 21은 본 발명의 표시장치를 설명하는 도면.
도 22는 본 발명의 표시장치의 상면도.
도 23은 본 발명의 표시장치의 상면도.
도 24는 본 발명이 적용되는 전자기기의 주요한 구성을 도시하는 블록도.
도 25는 본 발명이 적용되는 전자기기를 도시하는 도면.
도 26은 본 발명이 적용되는 전자기기를 도시하는 도면.
도 27은 본 발명이 적용되는 반도체 장치를 도시하는 도면.
도 28은 본 발명이 적용되는 전자기기의 주요한 구성을 도시하는 도면.
도 29는 본 발명이 적용되는 반도체 장치를 도시하는 도면.
도 30은 본 발명에 적용할 수 있는 액적 공급 장치의 구성을 설명하는 도면.
도 31은 실시예 1의 실험 데이터를 도시하는 도면.
도 32는 실시예 1의 실험 데이터를 도시하는 도면.

Claims (23)

  1. 반도체 장치 제조방법으로서:
    투광성 기판 상에 게이트 전극층을 형성하는 단계;
    상기 게이트 전극층과 상기 기판 상에 무기재료를 포함하는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 광중합성 반응기를 포함하는 유기층을 형성하는 단계;
    상기 게이트 전극층을 마스크로 사용하여, 상기 기판의 후면으로부터의 광을 상기 유기층에 조사함으로써 상기 유기층을 선택적으로 중합하는 단계;
    중합되지 않은 상기 유기층의 나머지를 제거함으로써 유기 중합층을 형성하는 단계;
    상기 유기 중합층이 형성된 영역 이외의 영역의 상기 게이트 절연층 상에 가수분해기(hydrolytic group)를 포함하는 유기 실란막을 형성하는 단계;
    상기 유기 중합층 상에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 및 드레인 전극층을 형성하는 단계;
    상기 게이트 전극층, 소스 전극층, 및 상기 드레인 전극층 상에 반도체 층을 형성하는 단계를 포함하는, 반도체 장치 제조방법.
  2. 반도체 장치 제조방법으로서:
    투광성 기판 상에 게이트 전극층을 형성하는 단계;
    상기 게이트 전극층과 상기 기판 상에 무기 재료를 포함하는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 광중합성 반응기를 포함하는 유기층을 형성하는 단계;
    상기 게이트 전극층을 마스크로 사용하여, 상기 기판의 후면으로부터의 광을 상기 유기층에 조사함으로써 상기 유기층을 선택적으로 중합하는 단계;
    중합되지 않은 상기 유기층의 나머지를 제거함으로써 유기 중합층을 형성하는 단계;
    상기 유기 중합층이 형성된 영역 이외의 영역의 상기 게이트 절연층 상에 제 1 가수분해기를 포함하는 제 1 유기 실란막을 형성하는 단계;
    상기 유기 중합층 상에 도전성 재료를 포함하는 조성물을 공급함으로써 소스 전극층 및 드레인 전극층을 형성하는 단계;
    상기 제 1 유기 실란막을 제거하는 단계;
    상기 게이트 전극층, 상기 소스 전극층 및 상기 드레인 전극층 상에 제 2 가수분해기를 갖는 제 2 유기 실란막을 형성하는 단계;
    상기 제 2 유기 실란막 상에 반도체 층을 형성하는 단계를 포함하는, 반도체 장치 제조방법.
  3. 제 2 항에 있어서,
    상기 제 2 유기 실란막은 옥타데실트리메톡시실란(octadecylmethoxysilane)을 사용하여 형성되는, 반도체 장치 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 소스 전극층 또는 상기 드레인 전극층에 전기적으로 접속된 표시소자를 형성하는 단계를 더 포함하는, 반도체 장치 제조방법.
  5. 삭제
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 층은 유기 반도체 재료를 사용하여 형성되는, 반도체 장치 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 층은 산화물 반도체 재료를 사용하여 형성되는, 반도체 장치 제조방법.
  8. 반도체 장치로서:
    투광성 기판 상의 게이트 전극층;
    상기 게이트 전극층 상의 무기 재료를 포함하는 게이트 절연층;
    상기 게이트 전극층과 중첩하지 않는, 상기 게이트 절연층 상의 영역의 유기 중합층;
    상기 유기 중합층 상의 소스 전극층 및 드레인 전극층;
    상기 게이트 절연층과 상기 소스 전극층과 상기 드레인 전극층 상의 반도체 층을 포함하는, 반도체 장치.
  9. 반도체 장치로서:
    투광성 기판 상의 게이트 전극층;
    상기 게이트 전극층 상의 무기 재료를 포함하는 게이트 절연층;
    상기 게이트 전극층과 중첩하지 않는, 상기 게이트 절연층 상의 영역의 유기 중합층;
    상기 유기 중합층 상의 소스 전극층 및 드레인 전극층;
    상기 게이트 절연층 상에 가수분해기를 갖는 유기 실란막을 개재한 반도체 층을 포함하는, 반도체 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 반도체 장치로서:
    투광성 기판 상의 게이트 전극층;
    상기 게이트 전극층 상의 무기 재료를 포함하는 게이트 절연층;
    상기 게이트 절연층 상이고 상기 게이트 전극층의 외부 영역에 있는 유기 중합층;
    상기 유기 중합층 상의 소스 전극층 및 드레인 전극층;
    상기 게이트 절연층과 상기 소스 전극층과 상기 드레인 전극층 상의 반도체 층을 포함하는, 반도체 장치.
  16. 반도체 장치로서:
    투광성 기판 상의 게이트 전극층;
    상기 게이트 전극층 상의 무기 재료를 포함하는 게이트 절연층;
    상기 게이트 절연층 상이고 상기 게이트 전극층의 외부 영역에 있는 유기 중합층;
    상기 유기 중합층 상의 소스 전극층 및 드레인 전극층;
    상기 게이트 절연층 상에 가수분해기를 갖는 유기 실란막을 개재한 반도체 층을 포함하는, 반도체 장치.
  17. 반도체 장치로서:
    투광성 기판 상의 게이트 전극층;
    상기 게이트 전극층 상의 무기 재료를 포함하는 게이트 절연층;
    상기 게이트 전극층의 외부이고 상기 게이트 절연층 상의 2개의 제 1 영역에 있는 유기 중합층;
    상기 유기 중합층 상의 소스 전극층 및 드레인 전극층;
    상기 게이트 절연층 상이고 상기 2개의 제 1 영역들 사이의 제 2 영역에 있는 반도체 층을 포함하고,
    상기 제 2 영역의 표면 에너지는 상기 2개의 제 1 영역들의 표면 에너지보다 낮은, 반도체 장치.
  18. 반도체 장치로서:
    투광성 기판 상의 게이트 전극층;
    상기 게이트 전극층 상의 무기 재료를 포함하는 게이트 절연층;
    상기 게이트 전극층의 외부이고 상기 게이트 절연층 상의 2개의 제 1 영역에 있는 유기 중합층;
    상기 유기 중합층 상의 소스 전극층 및 드레인 전극층;
    상기 게이트 절연층 상이고 상기 2개의 제 1 영역들 사이의 제 2 영역에 있으며, 가수분해기를 갖는 유기 실란막을 개재한 반도체층을 포함하고,
    상기 제 2 영역의 표면 에너지는 상기 2개의 제 1 영역들의 표면 에너지보다 낮은, 반도체 장치.
  19. 제 9 항, 제 16 항 또는 제 18 항 중 어느 한 항에 있어서,
    상기 가수분해기를 갖는 상기 유기 실란막은 옥타데실트리메톡시실란막인, 반도체 장치.
  20. 제 8 항, 제 9 항 또는 제 15 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 소스 전극층 또는 상기 드레인 전극층에 전기적으로 접속된 표시소자를 더 포함하는, 반도체 장치.
  21. 제 8 항, 제 9 항 또는 제 15 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 반도체층은 유기 반도체층을 포함하는, 반도체 장치.
  22. 제 8 항, 제 9 항 또는 제 15 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 반도체층은 산화물 반도체층을 포함하는, 반도체 장치.
  23. 제 8 항, 제 9 항 또는 제 15 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 반도체층은 아연 또는 주석을 포함하는, 반도체 장치.
KR1020070109618A 2006-10-31 2007-10-30 반도체 장치의 제조방법, 및 반도체 장치 KR101358691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00295423 2006-10-31
JP2006295423 2006-10-31

Publications (2)

Publication Number Publication Date
KR20080039301A KR20080039301A (ko) 2008-05-07
KR101358691B1 true KR101358691B1 (ko) 2014-02-07

Family

ID=39329045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109618A KR101358691B1 (ko) 2006-10-31 2007-10-30 반도체 장치의 제조방법, 및 반도체 장치

Country Status (3)

Country Link
US (3) US7646015B2 (ko)
KR (1) KR101358691B1 (ko)
CN (2) CN101174675B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
JP5074172B2 (ja) * 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
JP5363009B2 (ja) * 2008-02-29 2013-12-11 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP4844627B2 (ja) 2008-12-24 2011-12-28 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
US8383470B2 (en) * 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5576296B2 (ja) * 2010-03-01 2014-08-20 パナソニック株式会社 有機ｅｌ装置およびその製造方法
JP5655421B2 (ja) * 2010-08-06 2015-01-21 ソニー株式会社 半導体装置、表示装置、および電子機器
KR101362868B1 (ko) * 2010-12-29 2014-02-14 제일모직주식회사 이중층 이방성 도전성 필름
US8635767B2 (en) * 2011-01-05 2014-01-28 Thoe Boeing Company System for depositing microwire
US8796170B2 (en) 2011-02-04 2014-08-05 Ford Global Technologies, Llc Layered catalyst
US9562171B2 (en) * 2011-09-22 2017-02-07 Sensor Electronic Technology, Inc. Ultraviolet device encapsulant
US10490713B2 (en) 2011-09-22 2019-11-26 Sensor Electronic Technology, Inc. Ultraviolet device encapsulant
US8766244B2 (en) * 2012-07-27 2014-07-01 Creator Technology B.V. Pixel control structure, array, backplane, display, and method of manufacturing
US9153822B2 (en) 2012-08-14 2015-10-06 Ford Global Technologies, Llc Nano-structured thin film catalyst
JP5966840B2 (ja) * 2012-10-11 2016-08-10 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
JP6107085B2 (ja) 2012-11-22 2017-04-05 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
US9081282B1 (en) * 2014-02-24 2015-07-14 Eastman Kodak Company Pattern formation using electroless plating and articles
KR102205699B1 (ko) * 2014-04-11 2021-01-21 삼성전자주식회사 양자점을 갖는 전자소자 및 그 제조방법
JP6428466B2 (ja) * 2014-06-23 2018-11-28 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN106129028B (zh) 2016-07-13 2018-10-19 京东方科技集团股份有限公司 一种发光二极管显示阵列及其制作方法、可穿戴设备
CN106158588B (zh) * 2016-07-21 2019-01-22 京东方科技集团股份有限公司 一种氧化物薄膜及其制备方法、薄膜晶体管及其制备方法
CN109565115B (zh) * 2016-08-17 2021-03-09 夏普株式会社 扫描天线用液晶单元及扫描天线用液晶单元的制造方法
KR101886530B1 (ko) * 2016-12-12 2018-08-07 현대자동차주식회사 듀얼 클러치 변속기의 오일 제어시스템 및 그 제어방법
CN108878536B (zh) * 2017-05-10 2021-08-17 中国科学院苏州纳米技术与纳米仿生研究所 薄膜晶体管、薄膜晶体管阵列基板的制作方法及显示装置
JP6616368B2 (ja) * 2017-09-14 2019-12-04 ファナック株式会社 レーザ加工前に光学系の汚染レベルに応じて加工条件を補正するレーザ加工装置
KR102430794B1 (ko) * 2017-11-30 2022-08-08 엘지디스플레이 주식회사 디스플레이 장치
CN113206014B (zh) * 2021-04-27 2021-10-22 上海积塔半导体有限公司 垂直型晶体管、存储器及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159327A (ja) 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 配線の作製方法、薄膜トランジスタの作製方法、及び液滴吐出方法
JP2005311325A (ja) 2004-03-24 2005-11-04 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2006245138A (ja) 2005-03-01 2006-09-14 Seiko Epson Corp 半導体素子の製造方法、電気光学装置、および電子機器

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2687844A1 (fr) * 1992-02-26 1993-08-27 Chouan Yannick Procede de fabrication d'un transistor en couches minces a double grille et a masque optique.
JP3173854B2 (ja) * 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP2814161B2 (ja) * 1992-04-28 1998-10-22 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置およびその駆動方法
JP3081497B2 (ja) * 1995-03-30 2000-08-28 三洋電機株式会社 表示装置及びその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4377984B2 (ja) * 1999-03-10 2009-12-02 キヤノン株式会社 カラーフィルタとその製造方法、該カラーフィルタを用いた液晶素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6377731B1 (en) * 2000-05-25 2002-04-23 Avanex Corporation Optical cross connect utilizing grating-based channel routers
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7123319B2 (en) * 2000-12-14 2006-10-17 Koninklijke Philips Electronics N.V. Liquid crystal display laminate and method of manufacturing such comprising a stratified-phase-separated composite
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6437422B1 (en) * 2001-05-09 2002-08-20 International Business Machines Corporation Active devices using threads
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4004908B2 (ja) * 2002-09-26 2007-11-07 富士通株式会社 表示装置の駆動方法及び装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050196710A1 (en) * 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7355204B2 (en) * 2004-12-30 2008-04-08 E.I. Du Pont De Nemours And Company Organic device with environmental protection structure
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006352083A (ja) * 2005-05-18 2006-12-28 Ricoh Co Ltd 有機薄膜トランジスタ及びアクティブマトリックス表示装置
KR100683777B1 (ko) * 2005-05-24 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159327A (ja) 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 配線の作製方法、薄膜トランジスタの作製方法、及び液滴吐出方法
JP2005311325A (ja) 2004-03-24 2005-11-04 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2006245138A (ja) 2005-03-01 2006-09-14 Seiko Epson Corp 半導体素子の製造方法、電気光学装置、および電子機器

Also Published As

Publication number Publication date
KR20080039301A (ko) 2008-05-07
US7646015B2 (en) 2010-01-12
US8330157B2 (en) 2012-12-11
CN102522504B (zh) 2015-02-11
US20110031494A1 (en) 2011-02-10
CN101174675B (zh) 2012-02-01
US7825407B2 (en) 2010-11-02
CN101174675A (zh) 2008-05-07
CN102522504A (zh) 2012-06-27
US20080099759A1 (en) 2008-05-01
US20100090211A1 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
KR101358691B1 (ko) 반도체 장치의 제조방법, 및 반도체 장치
JP5210594B2 (ja) 半導体装置の作製方法
KR101261222B1 (ko) 반도체장치 제조방법
KR101139714B1 (ko) 반도체 장치 제조 방법, 다이오드 및 표시 장치
JP5036241B2 (ja) 半導体装置の作製方法
KR101389298B1 (ko) 반도체 장치를 제작하는 방법
KR101351813B1 (ko) 반도체 장치의 제조 방법
KR101407371B1 (ko) 표시장치의 제작방법
KR101403312B1 (ko) 반도체 장치의 제작 방법
US8241948B2 (en) Semiconductor device and manufacturing method of the same
KR101349617B1 (ko) 표시장치의 제조방법
KR101201443B1 (ko) 반도체장치의 제조 방법
JP4777078B2 (ja) 半導体装置の作製方法
KR20080011131A (ko) 표시장치의 제조방법
JP4845491B2 (ja) 半導体装置の作製方法
JP2006196879A (ja) 半導体装置の作製方法
JP2007073976A (ja) 半導体装置
JP2007043113A (ja) 半導体装置、半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee