KR20080011131A - 표시장치의 제조방법 - Google Patents

표시장치의 제조방법 Download PDF

Info

Publication number
KR20080011131A
KR20080011131A KR1020070076031A KR20070076031A KR20080011131A KR 20080011131 A KR20080011131 A KR 20080011131A KR 1020070076031 A KR1020070076031 A KR 1020070076031A KR 20070076031 A KR20070076031 A KR 20070076031A KR 20080011131 A KR20080011131 A KR 20080011131A
Authority
KR
South Korea
Prior art keywords
layer
light
light absorbing
insulating layer
opening
Prior art date
Application number
KR1020070076031A
Other languages
English (en)
Other versions
KR101411960B1 (ko
Inventor
순페이 야마자키
고이치로 다나카
히로노부 소지
이쿠코 가와마타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080011131A publication Critical patent/KR20080011131A/ko
Application granted granted Critical
Publication of KR101411960B1 publication Critical patent/KR101411960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

재료의 이용 효율을 향상시키고, 또, 제조 공정을 간략화하여 제조 가능한 표시장치 및 그 제조 기술을 제공하는 것을 목적으로 한다.
광흡수층을 형성하고, 광흡수층상에 절연층을 형성하고, 광흡수층 및 절연층에 선택적으로 레이저광을 조사하고, 절연층의 조사영역을 제거하여 절연층에 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 광흡수층을 선택적으로 제거하고, 절연층 및 광흡수층에 제 2 개구를 형성하고, 제 2 개구에 광흡수층과 접하도록 도전막을 형성한다. 노출된 광흡수층과 접하도록 제 2 개구에 도전막을 형성함으로써, 광흡수층 및 도전막은 절연층을 통하여 전기적으로 접속할 수 있다.
Figure 112007055151479-PAT00001
광 흡수층, 절연층, 조사영역, 광 투과, 도전층

Description

표시장치의 제조방법{Method for manufacturing display device}
본 발명은, 박막의 적층 구조를 갖는 표시장치의 제조방법에 관한 것이다. 상세하게는 표시장치를 제조하는 공정에 있어서, 박막에 개구를 형성하는 공정에 관한 것이다.
박막 트랜지스터(이하, 「TFT」라고도 기재함.) 및 그것을 사용한 전자회로는, 반도체막, 절연막 및 도전막 등의 각종 박막을 기판상에 적층하고, 적절하게 포토리소그래피 기술에 의해 소정의 패턴을 형성하여 제조되었다. 포토리소그래피 기술이란, 포토마스크라고 불리는 투명한 평판면상에 광을 통과시키지 않는 재료로 형성한 회로 등의 패턴을, 광을 이용할 목적으로 하는 기판상에 전사하는 기술이고, 반도체 집적회로 등의 제조 공정에서 널리 사용되고 있다.
종래의 포토리소그래피 기술을 사용한 제조 공정에서는, 포토레지스트라고 불리는 감광성의 유기수지재료를 사용하여 형성되는 마스크 패턴의 취급만으로, 노광, 현상, 소성, 박리와 같은 다단층의 공정이 필요하게 된다. 따라서, 포토리소그래피 공정의 회수가 늘어나는 만큼, 제조 비용은 필연적으로 올라가 버린다. 이러한 문제점을 개선하기 위해서, 포토리소그래피 공정을 삭감하여 TFT를 제조하는 것이 시도되고 있다(예를 들면, 특허문헌 1 참조.). 특허문헌 1에서는, 포토리소그래피 공정에 의해서 형성된 레지스트 마스크를, 1회 사용한 후, 팽윤(膨潤)에 의해 체적팽창을 시킬 수 있는 다른 형상의 레지스트 마스크로서 다시 사용하고 있다.
[특허문헌 1]
일본 공개특허공보 2000-133636호
본 발명은, TFT 및 그것을 사용하는 전자회로 및 TFT에 의해서 형성되는 표시장치의 제조 공정에서 포토리소그래피 공정의 회수를 삭감함으로써, 제조 공정을 간략화하여, 1변이 1미터를 넘는 대면적의 기판에도, 저렴한 비용으로 수율 좋게 제조할 수 있는 기술을 제공하는 것을 목적으로 한다.
본 발명에서는, 절연층을 개재하여 적층된 박막(도전층, 반도체층)끼리를 전기적으로 접속하는 경우, 절연층에 개구(소위 콘택트홀이 됨)를 형성한다. 본 발명에서는, 절연층을 개재하여 형성되는 박막을 전기적으로 접속하는 개구(콘택트홀)를, 복수의 공정에 의해서 형성한다. 우선, 절연층상에 마스크층을 형성하지 않고, 레이저광의 조사에 의해서 선택적으로 절연층(또는 절연층 및 광흡수층)에 제 1 개구를 형성한다. 그 제 1 개구를 갖는 절연층(또는 절연층 및 광흡수층)을 마스크로 하여 광흡수층을 제거하여, 광흡수층 및 절연층에 제 2 개구를 형성한다.
조사하는 광을 흡수하는 기능을 갖는 광흡수층을 형성하고, 광흡수층상에 절연층을 적층한 후, 광흡수층 및 절연층의 적층에 있어서 제 1 개구를 형성하는 영역에 선택적으로, 절연층측으로부터 레이저광을 조사한다. 레이저광은 절연층을 투과하지만, 광흡수층에 흡수된다. 광흡수층은 흡수한 레이저광의 에너지에 의해서 가열되고, 위에 적층하고 있는 절연층을 파괴한다. 이 때, 광흡수층도 레이저광에 의해서 어브레이션(ablation)되어 제거되어도 좋다. 따라서, 절연층(또는 광 흡수층 및 절연층)에 제 1 개구가 형성되고, 절연층하의 광흡수층의 일부가 제 1 개구의 측벽 및 저면(또는 측벽만)에 노출된다.
다음에, 제 1 개구를 갖는 절연층(또는 광흡수층 및 절연층)을 마스크로 하여, 제 1 개구 저면에 노출하는 광흡수층을 제거하여, 광흡수층 및 절연층에 제 2 개구를 형성한다. 광흡수층하에 다른 도전층이나 반도체층을 형성하고 있는 경우는, 제 2 개구를 갖는 광흡수층 및 절연층을 마스크로 하여, 적층하는 도전층이나 반도체층을 선택적으로 제거하여, 개구를 형성하여도 좋다.
광흡수층을 도전성 재료나, 반도체 재료를 사용하여 제조하고, 노출한 광흡수층과 접하도록 제 2 개구에 도전막을 형성함으로써, 광흡수층과 도전막을 전기적으로 접속할 수 있다. 요컨대, 본 발명에 있어서는, 적어도 도전층 또는 반도체층으로서 기능하는 광흡수층과 절연층의 적층에서 개구 형성은, 광흡수층에 레이저광을 조사하는 레이저 어브레이션에 의해서 절연층(또는 절연층 및 광흡수층)을 증발시켜 제 1 개구 형성하는 공정과, 제 1 개구를 갖는 절연층을 마스크로 하여 더욱 광흡수층(또는 광흡수층하의 막)을 선택적으로 제거함으로써 제 2 개구를 형성하는 공정에 의해서 행해진다.
레이저광에 의해서 선택적으로 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 제 2 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋고, 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 광흡수층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또한 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 박막을 소망의 패턴으로 가공할 때에 사용하는 도전층, 반도체층 등을, 포토리소그래피 공정을 사용하지 않고 선택적으로 소망의 형상을 갖도록 형성한다. 도전막이나 반도체막 등의 광흡수막을 투광성의 전치기판에 형성하고, 전치기판측으로부터 레이저광을 선택적으로 조사함으로써, 피전치기판에 레이저광의 조사영역에 대응하는 광흡수막을 전치하여, 소망의 형상(패턴)으로 형성한다. 본 명세서에 있어서, 최초의 공정에서 광흡수막인 도전막이나 반도체막이 형성되고, 레이저광이 조사되는 기판을 전치기판, 최종적으로 선택적으로 광흡수층인 도전층이나 반도체층이 형성되는 기판을 피전치기판이라고 한다. 포토리소그래피 공정을 이용하지 않고서 선택적으로 소망의 형상을 갖도록 형성할 수 있기 때문에, 공정 간략화, 저비용화 등을 달성할 수 있다.
본 발명의 표시장치의 제조방법의 하나는, 광흡수층을 형성하고, 광흡수층상에 절연층을 형성하고, 광흡수층 및 절연층에 선택적으로 레이저광을 조사하고, 절연층의 조사영역을 제거하여 절연층에 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 광흡수층을 선택적으로 제거하고, 절연층 및 광흡수층에 제 2 개구를 형성하고, 제 2 개구에 광흡수층과 접하도록 도전막을 형성한다.
본 발명의 표시장치의 제조방법의 하나는, 제 1 도전층을 형성하고, 제 1 도전층상에 광흡수층을 형성하고, 광흡수층상에 절연층을 형성하고, 광흡수층 및 절연층에 선택적으로 레이저광을 조사하고, 절연층의 조사영역을 제거하여 절연층에 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 광흡수층을 선택 적으로 제거하고, 절연층 및 광흡수층에 제 1 도전층에 도달하는 제 2 개구를 형성하고, 제 2 개구에 광흡수층과 제 1 도전층과 접하도록 제 2 도전층을 형성한다.
본 발명의 표시장치의 제조방법의 하나는, 제 1 도전층을 형성하고, 제 1 도전층상에 광흡수층을 형성하고, 광흡수층상에 절연층을 형성하고, 광흡수층 및 절연층에 선택적으로 레이저광을 조사하고, 절연층의 조사영역을 제거하여 절연층에 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 광흡수층 및 제 1 도전층을 선택적으로 제거하고, 절연층, 광흡수층 및 제 1 도전층에 제 2 개구를 형성하고, 제 2 개구에 광흡수층과 제 1 도전층과 접하도록 제 2 도전층을 형성한다.
본 발명의 표시장치의 제조방법의 하나는, 광흡수층을 형성하고, 광흡수층상에 절연층을 형성하고, 광흡수층 및 절연층에 선택적으로 레이저광을 조사하고, 광흡수층의 조사영역의 일부 및 절연층의 조사영역을 제거하여 광흡수층 및 절연층에 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 광흡수층을 선택적으로 제거하고, 절연층 및 광흡수층에 제 2 개구를 형성하고, 제 2 개구에 광흡수층과 접하도록 도전층을 형성한다.
본 발명의 표시장치의 제조방법의 하나는, 제 1 도전층을 형성하고, 제 1 도전층상에 광흡수층을 형성하고, 광흡수층상에 절연층을 형성하고, 광흡수층 및 절연층에 선택적으로 레이저광을 조사하고, 광흡수층의 조사영역의 일부 및 절연층의 조사영역을 제거하여 광흡수층 및 절연층에 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 광흡수층을 선택적으로 제거하고, 절연층 및 광흡수층 에 제 1 도전층에 도달하는 제 2 개구를 형성하고, 제 2 개구에 광흡수층과 제 1 도전층과 접하도록 제 2 도전층을 형성한다.
본 발명의 표시장치의 제조방법의 하나는, 제 1 도전층을 형성하고, 제 1 도전층상에 광흡수층을 형성하고, 광흡수층상에 절연층을 형성하고, 광흡수층 및 절연층에 선택적으로 레이저광을 조사하고, 광흡수층의 조사영역의 일부 및 절연층의 조사영역을 제거하여 광흡수층 및 절연층에 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 광흡수층 및 제 1 도전층을 선택적으로 제거하고, 절연층, 광흡수층 및 제 1 도전층에 제 2 개구를 형성하고, 제 2 개구에 광흡수층과 제 1 도전층과 접하도록 제 2 도전층을 형성한다.
본 발명의 표시장치의 제조방법의 하나는, 제 1 도전층을 형성하고, 제 1 도전층상에 광흡수층을 형성하고, 광흡수층상에 절연층을 형성하고, 광흡수층 및 절연층에 선택적으로 레이저광을 조사하고, 광흡수층의 조사영역 및 절연층의 조사영역을 제거하여 광흡수층 및 절연층에 제 1 개구를 형성하고, 제 1 개구를 갖는 광흡수층 및 절연층을 마스크로 하여 제 1 도전층을 선택적으로 제거하고, 절연층, 광흡수층 및 제 1 도전층에 제 2 개구를 형성하고, 제 2 개구에 광흡수층과 제 1 도전층과 접하도록 제 2 도전층을 형성한다.
상기 구성에 있어서, 제 2 개구를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
상기에서 형성하는 광흡수층은, 조사되는 레이저광을 흡수하면 좋고, 도전성 재료나, 반도체 재료를 사용할 수 있다. 표시장치를 구성하는 임의의 도전층, 반 도체층에 사용될 수 있다. 예를 들면 도전층으로서, 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층, 및 화소 전극층 등에 사용될 수 있다.
상기 구성에 있어서 광흡수층으로서 도전성 재료를 사용할 수 있고, 예를 들면, 크롬, 탄탈, 은, 몰리브덴, 니켈, 티탄, 코발트, 구리, 또는 알루미늄 중 일종 또는 복수를 사용하여 형성할 수 있다. 또한, 광흡수층으로서 반도체 재료를 사용할 수도 있고, 예를 들면, 실리콘(규소), 게르마늄, 실리콘게르마늄, 갈륨비소, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기반도체 재료를 사용할 수 있다. 또한 광흡수층에 수소나 불활성 기체(헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 크세논(Xe) 등)를 첨가하여도 좋다. 개구를 형성하는 절연층은 레이저광을 투과하는 재료, 예를 들면 투광성의 무기절연재료, 또는 유기수지 등을 사용하여 형성할 수 있다.
본 발명은 표시기능을 갖는 장치인 표시장치에도 사용할 수 있고, 본 발명을 사용하는 표시장치에는, 일렉트로루미네선스(이하「EL」라고도 함.)라고 불리는 발광을 발현하는 유기물, 무기물, 또는 유기물과 무기물의 혼합물을 포함하는 층을, 전극간에 개재시킨 발광소자와 TFT가 접속된 발광표시장치나, 액정재료를 갖는 액정소자를 표시소자로서 사용하는 액정표시장치 등이 있다. 본 발명에 있어서, 표시장치란, 표시소자(액정소자나 발광소자 등)를 갖는 장치를 말한다. 또, 기판상에 액정소자나 EL 소자 등의 표시소자를 포함하는 복수의 화소나 이들의 화소를 구동시키는 주변 구동회로가 형성된 표시패널 본체이어도 좋다. 또한, 플렉시블 프 린트 서킷(FPC)이나 프린트 배선기반(PWB)이 장착된 것(IC나 저항소자나 용량소자나 인덕터나 트랜지스터 등)도 포함하여도 좋다. 또한, 편광판이나 위상차판 등의 광학시트를 포함하고 있어도 좋다. 또한, 백 라이트(도광판이나 프리즘시트나 확산시트나 반사시트나 광원(LED나 냉음극관 등)을 포함하고 있어도 좋음)를 포함하고 있어도 좋다.
또, 표시소자나 표시장치는, 여러 가지 형태를 사용하거나, 여러 가지 소자를 가질 수 있다. 예를 들면, EL 소자(유기 EL소자, 무기 EL 소자 또는 유기물 및 무기물을 포함하는 EL 소자), 전자방출소자, 액정소자, 전자잉크, 그레이팅라이트밸브(GLV), 플라즈마 디스플레이(PDP), 디지털마이크로미러디바이스(DMD), 압전 세라믹디스플레이, 카본나노튜브, 등, 전기·자기적 작용에 의해 콘트래스트가 변화하는 표시매체를 적용할 수 있다. 또, EL 소자를 사용한 표시장치로서는 EL 디스플레이, 전자방출소자를 사용한 표시장치로서는 필드이미션디스플레이(FED)나 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Disply) 등, 액정소자를 사용한 표시장치로서는 액정 디스플레이, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 전자잉크를 사용한 표시장치로서는 전자페이퍼가 있다.
또한, 본 발명을 사용하여 반도체 소자(트랜지스터, 메모리소자나 다이오드 등)를 포함하는 회로를 갖는 장치나, 프로세서 회로를 갖는 칩 등의 반도체 장치를 제조할 수 있다. 또, 본 발명에 있어서, 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치를 가리킨다.
본 발명에 의해, 표시장치 등을 구성하는 배선 등의 구성물, 및 이들을 절연층에 전기적으로 접속하기 위해서 형성된 콘택트홀을, 복잡한 포토리소그래피 공정을 경감하여 형성할 수 있다. 따라서, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
본 발명의 실시형태에 관해서, 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 제시하는 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일 부호를 다른 도면간에서 공통하여 사용하고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 신뢰성도 높고, 보다 간략화된 공정에서 저비용으로 표시장치를 제조하는 것을 목적으로 한 콘택트홀의 형성 방법에 관해서, 도 1 및 도 2를 사용하여 설명한다.
본 발명은, 절연층을 개재하여 적층하는 박막(도전층, 반도체층)끼리를 전기적으로 접속하는 경우, 절연층에 개구(소위 콘택트홀이 됨)를 형성한다. 본 발명 에서는, 절연층을 개재하여 형성되는 박막을 전기적으로 접속하는 개구(콘택트홀)를, 복수의 공정에 의해서 형성한다. 우선, 절연층상에 마스크층을 형성하지 않고, 레이저광의 조사에 의해서 선택적으로 절연층(또는 절연층 및 광흡수층)에 제 1 개구를 형성한다. 그 제 1 개구를 갖는 절연층(또는 절연층 및 광흡수층)을 마스크로 하여 광흡수층을 제거하고, 광흡수층 및 절연층에 제 2 개구를 형성한다.
조사하는 광을 흡수하는 기능을 갖는 광흡수층을 형성하고, 광흡수층상에 절연층을 적층한 후, 광흡수층 및 절연층의 적층에 있어서 제 1 개구를 형성하는 영역에 선택적으로, 절연층측으로부터 레이저광을 조사한다. 레이저광은 절연층을 투과하지만, 광흡수층에 흡수된다. 광흡수층은 흡수한 레이저광의 에너지에 의해서 가열되고, 위에 적층하고 있는 절연층을 파괴한다. 이 때, 광흡수층도 레이저광에 의해서 어브레이션되어 제거되어도 좋다. 따라서, 절연층(또는 광흡수층 및 절연층)에 제 1 개구가 형성되고, 절연층하의 광흡수층의 일부가 제 1 개구의 측벽 및 저면(또는 측벽만)에 노출된다.
다음에, 제 1 개구를 갖는 절연층(또는 광흡수층 및 절연층)을 마스크로 하여, 제 1 개구 저면에 노출된 광흡수층을 제거하여, 광흡수층 및 절연층에 제 2 개구를 형성한다. 광흡수층하에 다른 도전층이나 반도체층을 형성하고 있는 경우는, 제 2 개구를 갖는 광흡수층 및 절연층을 마스크로 하여, 적층하는 도전층이나 반도체층을 선택적으로 제거하여, 개구를 형성하여도 좋다.
광흡수층을 도전성 재료나 반도체 재료를 사용하여 제조하고, 노출된 광흡수층과 접하도록 제 2 개구에 도전막을 형성함으로써, 광흡수층과 도전막을 전기적으 로 접속할 수 있다. 요컨대, 본 발명에 있어서는, 적어도 도전층 또는 반도체층으로서 기능하는 광흡수층 및 절연층의 적층으로의 개구 형성을, 광흡수층에 레이저광을 조사하는 레이저 어브레이션에 의해서 절연층(또는 절연층 및 광흡수층)을 증발시켜 제 1 개구 형성하는 공정과, 제 1 개구를 갖는 절연층을 마스크로 하여 또한 광흡수층(또는 광흡수층하의 막)을 선택적으로 제거함으로써 제 2 개구를 형성하는 공정에 의해서 행한다.
레이저광에 의해서 선택적으로 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 제 2 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋아 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 광흡수층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또한 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
도 1을 사용하여 구체적으로 설명한다. 본 실시형태에서는, 도 1에 도시하는 바와 같이, 기판(720)상에, 광흡수층(721), 절연층(722)이 형성되어 있다. 본 실시형태에서는, 광흡수층(721)으로서 도전성을 갖는 재료를 사용하여, 도전층으로서 기능할 수 있는 것으로 한다. 본 실시형태에서는, 광흡수층(721)으로서 크롬을 사용한다.
도 1b에 도시하는 바와 같이, 절연층(722)측으로부터 레이저광(723)을 선택적으로 광흡수층(721)에 조사하고, 조사된 에너지에 의해 광흡수층(721)의 조사영역상의 절연층(722)은 제거되고, 제 1 개구(725)를 형성할 수 있다. 절연층(722) 은 절연층(727a)과 절연층(727b)으로 분리된다(도 1c 참조.).
다음에 절연층(727a) 및 절연층(727b)을 마스크로 하여, 광흡수층(721)을 에칭에 의해 제거하고, 제 2 개구(790)를 형성한다. 광흡수층(721)은 광흡수층(728a, 728b)으로 분리된다(도 1d 참조.). 광흡수층(728a, 728b) 및 기판(720)이 노출된 제 2 개구(790)에 도전막(726)을 형성하고, 광흡수층(728a, 728b)과 도전막(726)을 전기적으로 접속할 수 있다(도 1e 참조.).
레이저광(레이저빔이라고도 함)을 처리영역에 묘화하는, 레이저빔 묘화 장치에 관해서, 도 30을 사용하여 설명한다. 본 실시형태에서는, 레이저빔을 처리영역에 직접 조사하여 처리하기 위해서, 레이저빔 직접 묘화 장치를 사용한다. 도 30에 도시하는 바와 같이 레이저빔 직접 묘화 장치(1001)는, 레이저빔을 조사할 때의 각종 제어를 실행하는 퍼스널컴퓨터(이하, PC로 나타냄.; 1002)와, 레이저빔을 출력하는 레이저 발진기(1003)와, 레이저 발진기(1003)의 전원(1004)과, 레이저빔을 감쇠시키기 위한 광학계(ND 필터; 1005)와, 레이저빔의 강도를 변조하기 위한 음향 광학 변조기(AOM; 1006)와, 레이저빔의 단면(斷面)의 확대 또는 축소를 하기 위한 렌즈, 광로를 변경하기 위한 미러 등으로 구성되는 광학계(1007), X 스테이지 및 Y 스테이지를 갖는 기판 이동기구(1009)와, PC로부터 출력되는 제어 데이터를 디지털-아날로그 변환하는 D/A 변환부(1010)와, D/A 변환부로부터 출력되는 아날로그 전압에 따라서 음향 광학 변조기(1006)를 제어하는 드라이버(1011)와, 기판 이동기구(1009)를 구동하기 위한 구동신호를 출력하는 드라이버(1012)를 구비하고 있다.
레이저 발진기(1003)로서는, 자외광, 가시광, 또는 적외광을 발진하는 것이 가능한 레이저 발진기를 사용할 수 있다. 레이저 발진기로서는, KrF, ArF, XeCl, Xe 등의 엑시머레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도프한 결정을 사용한 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또, 고체 레이저 발진기에 있어서는, 기본파의 제 1 고조파 내지 제 5 고조파를 적용하는 것이 바람직하다. 레이저 발진기로부터 사출되는 레이저광의 형상이나 레이저광의 진로를 조정하기 위해서, 셔터, 미러 또는 하프 미러 등의 반사체, 실린드리컬 렌즈나 볼록 렌즈 등에 의해서 구성되는 광학계가 설치되어 있어도 좋다.
또한, 펄스 발진의 레이저광의 발진 주파수를 0.5MHz 이상으로 하고, 통상 사용되고 있는 수십 Hz 내지 수백 Hz의 주파수대보다도 현저하게 높은 주파수대를 사용하여 레이저 결정화를 하여도 좋다. 펄스폭을 피코초대, 또는 펨토초(1O-15초)대의 펄스 레이저를 사용하여도 좋다.
또한, 희소가스나 질소 등의 불활성 가스 분위기 중에서 레이저광을 조사하도록 하여도 좋고, 감압하에서 레이저광의 조사를 하여도 좋다.
다음에, 레이저빔 직접 묘화 장치를 사용한 막의 개질 처리에 관해서 설명한다. 기판(1008)이 기판 이동기구(1009)에 장착되면, PC(1002)는 도면 외의 카메라에 의해서, 기판에 부착되어 있는 마커의 위치를 검출한다. 이어서, PC(1002)는, 검출한 마커의 위치 데이터와, 미리 입력되어 있는 묘화 패턴 데이터에 기초하여, 기판 이동기구(1009)를 이동시키기 위한 이동 데이터를 생성한다. 이 후, PC(1002)가, 드라이버(1011)를 통하여 음향 광학 변조기(1006)의 출력 광량을 제어함으로써, 레이저 발진기(1003)로부터 출력된 레이저빔은, 광학계(1005)에 의해서 감쇠된 후, 음향 광학 변조기(1006)에 의해서 소정의 광량으로 되도록 광량이 제어된다. 한편, 음향 광학 변조기(1006)로부터 출력된 레이저빔은, 광학계(1007)에서 광로 및 빔형을 변화시켜, 렌즈로 집광한 후, 기판상에 형성된 하지막에 상기 빔을 조사하여, 막을 개질 처리 한다. 이 때, PC(1002)가 생성한 이동 데이터에 따라서, 기판 이동기구(1009)를 X 방향 및 Y 방향으로 이동제어한다. 이 결과, 소정의 장소에 레이저빔이 조사되어, 막의 개질 처리가 행하여진다.
단파장의 레이저광일수록, 빔 직경을 짧게 집광하는 것이 가능하기 때문에, 미세한 폭의 영역을 처리하기 위해서는, 단파장의 레이저빔을 조사하는 것이 바람직하다.
또한, 레이저빔의 막 표면에서의 스폿형상은, 점형, 원형, 타원형, 직사각형, 또는 선형(엄밀하게는 가늘고 긴 직사각형상)이 되도록 광학계에서 가공되어 있다.
또한, 도 30에 도시한 장치는, 기판의 표면측으로부터 레이저광을 조사하여 노광하는 예를 나타내었지만, 광학계나 기판 이동기구를 적절하게 변경하여, 기판의 이면측으로부터 레이저광을 조사하여 노광하는 레이저빔 묘화 장치로 하여도 좋다.
또, 여기에서는, 기판을 이동하여 선택적으로 레이저빔을 조사하고 있지만, 이것에 한정되지 않고, 레이저빔을 XY축 방향으로 주사하여 레이저빔을 조사할 수 있다. 이 경우, 광학계(1007)에 폴리곤미러(polygon mirror)나 갈바노미러(galvanometer mirror)를 사용하는 것이 바람직하다.
광흡수층(721)은 증착법, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성할 수 있다. 또한, 구성물이 소망의 패턴으로 전사, 또는 묘사할 수 있는 방법, 예를 들면 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 볼록판 인쇄나 그라비아(오목판) 인쇄 등 소망의 패턴으로 형성되는 방법), 디스펜서법, 선택적인 도포법 등도 사용할 수 있다.
광흡수층(721)으로서 크롬, 몰리브덴, 니켈, 티탄, 코발트, 구리, 텅스텐, 또는 알루미늄 중 일종 또는 복수를 사용하여 형성할 수 있다. 또한, 광흡수층으로서 반도체 재료를 사용할 수도 있고, 예를 들면, 실리콘(규소), 게르마늄, 실리콘게르마늄, 갈륨비소, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기반도체 재료를 사용할 수 있다. 또한 광흡수층에 수소나 불활성 기체(헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 크세논(Xe) 등)를 첨가하여도 좋다.
본 발명에 있어서, 광흡수층은, 조사되는 광을 흡수하는 기능을 갖는 물질을 사용하여 형성한다. 도전성을 갖는 박막끼리의 콘택트를 행하는 개구에 있어서, 박막층간에 광흡수층이 개재하는 경우는, 도전성을 가질 필요가 있기 때문에, 광흡 수층으로서 도전성 재료나 반도체 재료 등을 사용하여 형성하면 좋다. 광흡수층이 레이저광 조사 및 그 후의 에칭에 있어서 개구로 제거되고, 광흡수층하의 박막이 노출되어 있는 경우는, 광흡수층은 반드시 도전성을 가질 필요가 없다. 광흡수층은, 유기재료, 무기재료, 무기재료 및 유기재료를 포함하는 물질 등을 사용할 수 있고, 사용하는 레이저광의 파장에 의해서, 그 파장에 흡수영역을 가지는 것을 선택하면 좋다. 금속 등의 도전성 재료이어도 좋고, 유기수지 등의 절연성 재료이어도 좋다. 무기재료로서는, 철, 금, 구리, 규소, 게르마늄, 유기재료로서는, 폴리이미드, 아크릴 등의 플라스틱이나 색소 등을 사용할 수 있다. 색소로서는 흑색의 카본 블랙 등이나 안료계의 흑색 수지 등도 사용할 수 있다.
도 1에 있어서는, 레이저광(723)의 조사에 의해서 절연층(722)만을 제거하고, 절연층(722)에 제 1 개구(725)를 형성하고 있고, 그 후, 기판(720)이 노출되도록 절연층하의 광흡수층을 에칭하여, 제 2 개구(790)를 형성하는 예이다. 레이저광 조사에 의해 절연층 뿐만 아니라 광흡수층의 일부에도 제 1 개구를 형성하는 예를 도 2a 내지 도 2e에 도시한다.
도 2a 내지 도 2e는, 절연층하의 광흡수층의 상방부만이 레이저광에 의해 레이저 어브레이션된 예이고, 개구 저면에는 광흡수층이 잔존하고 있다. 도 2에 도시하는 바와 같이, 기판(710)상에, 광흡수층(711), 절연층(712)이 형성되어 있다. 본 실시형태에서는, 광흡수층(711)으로서 도전성을 갖는 재료를 사용하여, 도전층으로서 기능할 수 있는 것으로 한다. 본 실시형태에서는, 광흡수층(711)으로서 크롬을 사용한다.
도 2b에 도시하는 바와 같이, 절연층(712)측으로부터 레이저광(713)을 선택적으로 광흡수층(711)에 조사한다. 조사된 에너지에 의해 광흡수층(711)의 조사영역은 일부 증발하여, 광흡수층(711)의 조사영역상의 절연층(712)은 제거된다. 따라서, 제 1 개구(715)를 형성할 수 있다. 광흡수층(711)은 광흡수층(718)에 가공되고, 절연층(712)은 절연층(717a)과 절연층(717b)으로 분리된다(도 2c 참조.).
다음에 절연층(717a) 및 절연층(717b)을 마스크로 하여, 광흡수층(718)을 에칭에 의해 제거하고, 기판(710)에 도달하는 제 2 개구(794)를 형성한다. 광흡수층(718)은 광흡수층(795a, 795b)으로 분리된다(도 2d 참조.). 광흡수층(795a, 795b) 및 기판(710)이 노출된 제 2 개구(794)에 도전막(716)을 형성하고, 광흡수층(795a, 795b)과 도전막(716)을 전기적으로 접속할 수 있다(도 2e 참조.).
또한, 콘택트홀로서 기능하는 제 1 개구 및 제 2 개구의 형상도 측면이 저면에 대하여 수직이 아니어도 좋고, 개구의 측변이 테이퍼(taper)를 갖는 형상이어도 좋다. 예를 들면 개구의 형상이 유발형(mortar shape)으로, 개구 측면은 저면에 대하여 테이퍼를 갖는 형상으로 되어 있어도 좋다. 또한 제 1 개구와 제 2 개구에서 테이퍼 각도가 달라도 좋다.
이와 같이, 절연층에 형성된 개구에 있어서 절연층하의 광흡수층과 절연층상의 도전막을 전기적으로 접속시킨다. 레이저광의 조사조건(에너지 강도, 조사시간등) 및 절연층, 도전층의 재료의 성질(열전도율, 융점, 비점 등)에 의해서 절연층에 형성되는 개구의 크기나 형상은 제어할 수 있다.
레이저광의 직경에 의해서 결정하는 조사영역에 대한 개구의 크기는, 레이저 광의 에너지의 크기에 의존하고, 레이저광의 에너지가 충분한 정도 크면 에너지는 조사영역주변까지 전달하여, 절연층에 레이저광의 조사영역보다 큰 개구를 형성한다. 반대로 레이저광의 에너지가 작으면, 절연층에는 조사영역과 거의 같은 크기의 개구가 형성된다.
이와 같이, 레이저광의 에너지를 제어함으로써, 절연층에 형성하는 개구의 크기도 적절하게 제어할 수 있다.
에칭 가공은 드라이 에칭(dry etching) 또는 웨트 에칭(wet etching)의 어느 것을 채용하여도 좋다. 에칭이스로서는, CF4, NF3, Cl2, BCl3 등의 불소계 또는 염소계 가스를 사용할 수 있고, He이나 Ar 등의 불활성 가스를 적절하게 더하여도 좋다.
레이저광의 조사에 의해 개구를 형성한 후, 액체로 개구 부근에 잔존하는 도전성 재료나 절연성 재료(도전층 또는 절연층의 제거된 부분의 잔존물)를 세정하여, 잔존물을 제거하여도 좋다. 이 경우, 세정에 물 등의 무반응물질을 사용하여도 좋고, 절연층과 반응하는(용해하는) 에천트 등의 약액을 사용하여도 좋다. 에천트를 사용하면 개구가 오버에칭되어, 먼지 등이 제거되어 표면이 보다 평탄화된다. 또한 개구를 확대할 수도 있다.
레이저광에 의해서 선택적으로 제 1 개구를 형성하고, 제 1 개구를 갖는 절연층을 마스크로 하여 제 2 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋아, 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 광흡수층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 레이저광 조사에 의한 박막 제거와, 에칭에 의한 박막 제거와 같은 복수의 공정을 사용하여 개구를 형성하기 때문에, 적층하는 박막의 에칭에 대한 선택비가 높아도, 소망의 형상(적층에 대한 깊이나 범위 등)으로 자유롭게 가공할 수 있다. 예를 들면, 레이저광의 조사에 의해 광흡수층(또는 광흡수층하에 적층되는 도전층) 표면에 산화막이나 질화막 등의 절연막이 형성되어 버리는 경우, 그대로는 개구에 형성하는 도전막과 광흡수층의 전기적 접속을 할 수 없을 우려가 있다. 이러한 경우라도 레이저광 조사에 의한 제 1 개구를 마스크로 하여 제 1 개구의 저면에 노출된 절연막을 에칭에 의해 제거함으로써, 도전성을 갖는 광흡수층(또는 광흡수층하에 적층되는 도전층)을 제 2 개구에 노출할 수 있다.
이와 같이 복잡한 포토리소그래피 공정을 사용하여 마스크층의 형성을 하지 않고, 레이저광 조사에 의해서 도전층과 도전층을 전기적으로 접속하는 개구(콘택트홀)를 절연층에 형성할 수 있다.
따라서, 본 발명을 사용하여 표시장치를 제조하면, 공정을 간략화할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 2)
본 실시형태에서는, 신뢰성도 높고, 보다 간략화된 공정에서 저비용으로 표 시장치를 제조하는 것을 목적으로 한 콘택트홀의 형성 방법에 관해서, 도 34 내지 도 39를 사용하여 설명한다.
본 실시형태에서는, 실시형태 1에 있어서, 광흡수층과 도전층의 적층을, 절연층의 콘택트홀을 통하여 도전막과 전기적으로 접속하는 예를 나타낸다.
도 34를 사용하여 구체적으로 설명한다. 본 실시형태에서는, 도 34에 도시하는 바와 같이, 기판(730)상에, 도전층(739), 광흡수층(731), 절연층(732)이 형성되어 있다(도 34a 참조.). 본 실시형태에서는, 광흡수층(731)으로서 도전성을 갖는 재료를 사용하여, 도전층으로서 기능할 수 있는 것으로 한다. 또한, 도전층(739)도 레이저광을 흡수하는 재료를 사용하여 형성하고, 광흡수층으로 하여도 좋다.
도전층(739), 및 광흡수층(731)은 적층 구조로 되어 있고, 본 실시형태는, 광흡수층(731)에 비교적 증발하기 쉬운 저융점 금속(본 실시형태에서는 크롬)을 사용하고, 도전층(739)에는 광흡수층(731)보다도 증발하기 어려운 고융점 금속(본 실시형태에서는 텅스텐)을 사용한다. 또한, 도전층(739)으로서 반도체층을 사용하여도 좋다.
도 34b에 도시하는 바와 같이, 절연층(732)측으로부터 레이저광(733)을 선택적으로 광흡수층(731)에 조사한다. 조사된 에너지에 의해 광흡수층(731)의 조사영역상의 절연층(732)은 제거되고, 광흡수층(731)에 도달하는 제 1 개구(735)를 형성할 수 있다. 절연층(732)은 절연층(737a)과 절연층(737b)으로 분리된다(도 34c 참조.).
다음에 절연층(737a) 및 절연층(737b)을 마스크로 하여, 광흡수층(731) 및 도전층(739)을 에칭에 의해 제거하고, 제 2 개구(792)를 형성한다. 광흡수층(731)은 광흡수층(738a, 738b)으로 분리되고, 도전층(739)은 도전층(793a, 793b)으로 분리된다(도 34d 참조.). 광흡수층(738a, 738b), 도전층(793a, 793b), 및 기판(730)이 노출된 제 2 개구(792)에 도전막(736)을 형성하고, 광흡수층(738a, 738b)과, 도전층(793a, 793b)과, 도전막(736)을 전기적으로 접속할 수 있다(도 34e 참조.).
제 2 개구(792)를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다. 또한, 광흡수층(731)의 에칭과, 도전층(739)의 에칭은 동일 공정에서 행하여도 좋고, 별도의 공정에서 행하여도 좋다.
도 34에 있어서는, 제 1 개구를 갖는 절연층을 마스크로 하여 사용하고, 적층하는 광흡수층 및 도전층을 선택적으로 에칭하여, 제 2 개구를 형성하는 예를 도시하고 있다. 그러나, 제 2 개구의 깊이는 절연층의 하에 적층하는 광흡수층 및 도전층(반도체층) 등의 에칭 조건을 제어함으로써 자유롭게 설정할 수 있다.
제 2 개구를 광흡수층에만 형성하는 예를 도 35에 도시한다. 도 35에 도시하는 바와 같이, 기판(700)상에, 도전층(709), 광흡수층(701), 절연층(702)이 형성되어 있다(도 35a 참조.). 본 실시형태에서는, 광흡수층(701)으로서 도전성을 갖는 재료를 사용하여, 도전층으로서 기능할 수 있는 것으로 한다. 또한, 도전층(709)도 레이저광을 흡수하는 재료를 사용하여 형성하고, 광흡수층으로 하여도 좋다.
도전층(709), 및 광흡수층(701)은 적층 구조로 되어 있고, 본 실시형태는, 광흡수층(701)에 비교적 증발하기 쉬운 저융점 금속(본 실시형태에서는 크롬)을 사용하고, 도전층(709)에는 광흡수층(701)보다도 증발하기 어려운 고융점 금속(본 실시형태에서는 몰리브덴)을 사용한다. 또한, 광흡수층(701) 및 도전층(709)으로서 반도체층을 사용하여도 좋다.
도 35b에 도시하는 바와 같이, 절연층(702)측으로부터 레이저광(703)을 선택적으로 광흡수층(701)에 조사한다. 조사된 에너지에 의해 광흡수층(701)의 조사영역상의 절연층(702)은 제거되고, 광흡수층(701)에 도달하는 제 1 개구(705)를 형성할 수 있다. 절연층(702)은 절연층(707a)과 절연층(707b)으로 분리된다(도 35c 참조.).
다음에 절연층(707a) 및 절연층(707b)을 마스크로 하여, 광흡수층(701)을 에칭에 의해 제거하고, 제 2 개구(791)를 형성한다. 광흡수층(701)은 광흡수층(708a, 708b)으로 분리된다(도 35d 참조.). 광흡수층(708a, 708b), 도전층(709)이 노출된 제 2 개구(791)에 도전막(706)을 형성하고, 광흡수층(708a, 708b)과, 도전층(709)과, 도전막(706)을 전기적으로 접속할 수 있다(도 35e 참조.).
도 34, 도 35에 있어서는, 레이저광의 조사에 의해서 절연층에 광흡수층에 도달하는 제 1 개구를 형성하고 있고, 절연층에 있어서 광흡수층이 노출할 때까지 레이저 어브레이션에 의해서 제거된 예이다. 레이저광의 조사에 의해서 절연층하에 형성된 광흡수층, 또는 도전층에도 제 1 개구를 형성하여도 좋다.
도 36a 내지 도 36e는, 절연층하의 광흡수층의 상방부만이 레이저광에 의해 레이저 어브레이션된 예이고, 제 1 개구 저면에는 광흡수층이 잔존하고 있다. 기판(740)상에, 도전층(749), 광흡수층(741), 절연층(742)이 형성되어 있다(도 36a 참조.). 본 실시형태에서는, 광흡수층(741)으로서 도전성을 갖는 재료를 사용하여, 도전층으로서 기능할 수 있는 것으로 한다. 또한, 도전층(749)도 레이저광을 흡수하는 재료를 사용하여 형성하고, 광흡수층으로 하여도 좋다.
도전층(749), 및 광흡수층(741)은 적층 구조로 되어 있고, 본 실시형태는, 광흡수층(741)에 비교적 증발하기 쉬운 저융점 금속(본 실시형태에서는 크롬)을 사용하고, 도전층(749)에는 광흡수층(741)보다도 증발하기 어려운 고융점 금속(본 실시형태에서는 탄탈)을 사용한다.
도 36b에 도시하는 바와 같이, 절연층(742)측으로부터 레이저광(743)을 선택적으로 광흡수층(741)에 조사한다. 조사된 에너지에 의해 광흡수층의 일부의 조사영역은 증발하고, 광흡수층(741)의 조사영역상의 절연층(742)은 제거된다. 결과적으로, 절연층(742) 및 광흡수층(741)에 제 1 개구(745)를 형성할 수 있다. 광흡수층(741)은 광흡수층(748)에 가공되고, 절연층(742)은 절연층(747a)과 절연층(747b)으로 분리된다(도 36c 참조.).
다음에 절연층(747a, 747b)을 마스크로 하여, 광흡수층(748)을 에칭에 의해 제거하고, 제 2 개구(796)를 형성한다. 광흡수층(748)은 광흡수층(797a, 797b)으로 분리된다(도 36d 참조.). 광흡수층(797a, 797b), 도전층(749)이 노출된 제 2 개구(796)에 도전막(746)을 형성하고, 광흡수층(797a, 797b)과, 도전층(749)과, 도전막(746)을 전기적으로 접속할 수 있다(도 36e 참조.).
도 36에 있어서는, 제 2 개구(796)는 광흡수층(741)과 절연층(742)에만 형성하는 예이지만, 광흡수층하의 도전층까지 에칭하고, 제 2 개구를 형성하는 예를 도 37에 도시한다. 기판(750)상에, 도전층(759), 광흡수층(751), 절연층(752)이 형성되어 있다(도 37a 참조.).
도 37b에 도시하는 바와 같이, 절연층(752)측으로부터 레이저광(753)을 선택적으로 광흡수층(751)에 조사한다. 조사된 에너지에 의해 광흡수층의 일부의 조사영역은 증발하여, 광흡수층(751)의 조사영역상의 절연층(752)은 제거된다. 그 결과, 절연층(752) 및 광흡수층(751)에 제 1 개구(755)를 형성할 수 있다. 광흡수층(751)은 광흡수층(758)에 가공되고, 절연층(752)과 절연층(757a)과 절연층(757b)으로 분리된다(도 37c 참조.).
다음에 절연층(757a, 757b)을 마스크로 하여, 광흡수층(758) 및 도전층(759)을 에칭에 의해 제거하고, 제 2 개구(780)를 형성한다. 광흡수층(758)은 광흡수층(781a, 781b)으로 분리되고, 도전층(759)은 도전층(782a, 782b)으로 분리된다(도 37d 참조.). 광흡수층(781a, 781b), 도전층(782a, 782b), 기판(750)이 노출된 제 2 개구(780)에 도전막(786)을 형성하고, 광흡수층(781a, 781b)과, 도전층(782a, 782b)과, 도전막(786)을 전기적으로 접속할 수 있다(도 37e 참조.).
도 36, 도 37은, 절연층하의 광흡수층의 상방부만이 레이저광에 의해 레이저 어브레이션된 예이고, 개구 저면에는 광흡수층이 잔존하고 있다. 레이저광의 조사에 의해서 광흡수층하의 도전층에 도달하는 제 1 개구를 형성하는 예를 도 38에 도시한다. 기판(760)상에, 도전층(769), 광흡수층(761), 절연층(762)이 형성되어 있 다(도 38a 참조.).
도 38b에 도시하는 바와 같이, 절연층(762)측으로부터 레이저광(763)을 선택적으로 광흡수층(761)에 조사한다. 조사된 에너지에 의해 광흡수층(761)의 조사영역은 증발하고, 광흡수층(761)의 조사영역상의 절연층(762)은 제거된다. 그 결과, 절연층(762) 및 광흡수층(761)에 제 1 개구(765)를 형성할 수 있다. 광흡수층(761)은 광흡수층(768a, 768b)으로 분리되고, 절연층(762)은 절연층(767a)과 절연층(767b)으로 분리된다(도 38c 참조.).
다음에 절연층(767a, 767b)을 마스크로 하여, 도전층(769)을 에칭에 의해 제거하고, 제 2 개구(783)를 형성한다. 도전층(769)은 도전층(784a, 784b)으로 분리된다(도 38d 참조.). 광흡수층(768a, 768b), 도전층(784a, 784b), 기판(760)이 노출된 제 2 개구(783)에 도전막(766)을 형성하고, 광흡수층(768a, 768b)과, 도전층(784a, 784b)과, 도전막(766)을 전기적으로 접속할 수 있다(도 38e 참조.).
또한, 레이저광 조사에 의해, 광흡수층하의 도전층도 제거되도록 제 1 개구를 형성하여도 좋다. 도전층에 형성되는 제 1 개구는 기판이 노출하도록 형성되어도 좋고, 도전층의 상부만 제거되고, 제 1 개구 저면에 도전층이 잔존하도록 형성되어도 좋다. 도 39에, 절연층, 광흡수층 및 도전층에 제 1 개구를 형성하는 예를 도시한다. 기판(770)상에, 도전층(779), 광흡수층(771), 절연층(772)이 형성되어 있다(도 39a 참조.).
도 39b에 도시하는 바와 같이, 절연층(772)측으로부터 레이저광(773)을 선택적으로 광흡수층(771)에 조사한다. 조사된 에너지에 의해 광흡수층의 조사영역 및 도전층의 일부는 증발하고, 도전층(779) 및 광흡수층(771)의 조사영역상의 절연층(772)은 제거된다. 그 결과, 절연층(772), 광흡수층(771) 및 도전층(779)에 제 1 개구(775)를 형성할 수 있다. 도전층(779)은 도전층(786)에 가공되고, 광흡수층(771)은 광흡수층(778a, 778b)으로 분리되고, 절연층(772)은 절연층(777a)과 절연층(777b)으로 분리된다(도 39c 참조.).
다음에 절연층(777a, 777b), 및 광흡수층(778a, 778b)을 마스크로 하여, 도전층(786)을 에칭에 의해 제거하고, 제 2 개구(785)를 형성한다. 도전층(786)은 도전층(787a, 787b)으로 분리된다(도 39d 참조.). 광흡수층(778a, 778b), 도전층(787a, 787b), 기판(770)이 노출된 제 2 개구(785)에 도전막(776)을 형성하고, 광흡수층(778a, 778b)과, 도전층(787a, 787b)과, 도전막(786)을 전기적으로 접속할 수 있다(도 39e 참조.).
또한, 레이저광 조사에 의해, 광흡수층하의 도전층도 제거되도록 개구를 형성하여도 좋다. 도전층에 형성되는 개구는 기판이 노출하도록 형성되어도 좋고, 도전층의 상부만 제거되고, 개구 저면에 도전층이 잔존하도록 형성되어도 좋다.
이와 같이, 광흡수층은 도전층(또는 반도체층)과 적층하여도 좋고, 광흡수층이나, 도전층 자체가 복수층으로 이루어져 있어도 좋다.
레이저광의 조사에 의해 개구를 형성한 후, 액체로 개구 부근에 잔존하는 도전성 재료나 절연성 재료(도전층 또는 절연층의 제거된 부분의 잔존물)를 세정하고, 잔존물을 제거하여도 좋다. 이 경우, 세정에 물 등의 무반응 물질을 사용하여도 좋고, 절연층과 반응하는(용해하는) 에천트 등의 약액을 사용하여도 좋다. 에 천트를 사용하면 개구가 오버에칭되어, 먼지 등이 제거되어 표면이 더욱 평탄화된다. 또한 개구를 확대할 수도 있다.
이와 같이, 절연층에 형성된 개구에 있어서 절연층하의 광흡수층과 절연층상의 도전막을 전기적으로 접속시킨다. 본 실시형태에서는, 도전층상에 승화성이 높은 금속으로 이루어지는 광흡수층을 형성하고, 레이저광에 의해서 광흡수층에 에너지를 줌으로써 광흡수층 및 도전층상에 형성된 절연층에 개구를 형성한다. 레이저광의 조사조건(에너지 강도, 조사시간 등) 및 절연층, 도전층의 재료의 성질(열전도율, 융점, 비점 등)에 의해서 절연층에 형성되는 개구의 크기나 형상은 제어할 수 있다. 레이저광의 크기 및 형성되는 개구의 크기의 예를 도 4에 도시한다.
기판(300)상에, 도전층(309(309a, 309b, 309c)), 광흡수층(301)이 적층하여 형성되고, 도전층(309(309a, 309b, 309c)) 및 광흡수층(301)을 덮도록 절연층(302)이 형성되어 있다. 도 4에 있어서, 도전층(309(309a, 309b, 309c))은 복수의 박막을 포함하는 적층 구조를 도시하고, 예를 들면, 도전층(309a)에 티탄, 도전층(309b)에 알루미늄, 도전층(309c)에 티탄, 광흡수층(301)에 크롬을 사용할 수 있다. 또한 도전층(309(309a, 309b, 309c))에는 텅스텐이나 몰리브덴 등도 사용할 수 있다. 물론, 광흡수층(301)도 적층 구조로 할 수 있고, 구리와 크롬의 적층 등을 사용할 수 있다.
절연층(302) 및 광흡수층(301)에 레이저 직경(L1)의 레이저광(303)을 선택적으로 조사한다. 레이저광(303)의 에너지가 크면, 도 4c와 같이, 광흡수층(301)에 주어지는 에너지도 커지고, 광흡수층(301)에 있어서 조사영역 및 그 주변까지 열이 전도한다. 따라서, 절연층(302)에는 레이저광(303)의 직경(L1)보다 큰 직경(L2)을 갖는 제 1 개구(305)가 형성된다. 이상과 같이, 절연층(302)은 절연층(307a, 307b)으로 분단되고, 제 1 개구(305)가 형성된다.
다음에 절연층(307a, 307b)을 마스크로 하여, 광흡수층(301)을 에칭에 의해 제거하고, 도전층(309)에 도달하는 제 2 개구(304)를 형성한다. 광흡수층(301)은 광흡수층(308a)과 광흡수층(308b)으로 분리된다(도 4d 참조.). 광흡수층(308a, 308b), 및 도전층(309a)이 노출된 제 2 개구(304)에 도전막(306)을 형성하고, 광흡수층(308a, 308b)과, 도전층(309)과, 도전막(306)을 전기적으로 접속할 수 있다(도 4e 참조.).
레이저광의 직경에 따라서 결정하는 조사영역에 대한 개구의 크기는, 레이저광의 에너지의 크기에 의존하여, 레이저광의 에너지가 충분한 정도 크면 에너지는 조사영역 주변까지 전달하여, 절연층에 레이저광의 조사영역보다 큰 개구를 형성한다. 반대로 레이저광의 에너지가 작으면, 절연층에는 조사영역과 거의 같은 크기의 개구가 형성된다.
이와 같이, 레이저광의 에너지를 제어함으로써, 절연층에 형성하는 개구의 크기도 적절하게 제어할 수 있다.
레이저광에 의해서 선택적으로 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋고, 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 도전층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또한 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 레이저광 조사에 의한 박막 제거와, 에칭에 의한 박막 제거라는 복수의 공정을 사용하여 개구를 형성하기 때문에, 적층하는 박막의 에칭에 대한 선택비가 높더라도, 소망의 형상(적층에 대한 깊이나 범위 등)으로 자유롭게 가공할 수 있다. 예를 들면, 레이저광의 조사에 의해 광흡수층(또는 광흡수층하에 적층되는 도전층) 표면에 산화막이나 질화막 등의 절연막이 형성되어 버리는 경우, 그대로는 개구에 형성하는 도전막과 광흡수층의 전기적 접속을 할 수 없을 우려가 있다. 이러한 경우라도 레이저광 조사에 의한 제 1 개구를 마스크로 하여 제 1 개구의 저면에 노출된 절연막을 에칭에 의해 제거함으로써, 도전성을 갖는 광흡수층(또는 광흡수층하에 적층되는 도전층)을 제 2 개구에 노출할 수 있다.
이와 같이, 복잡한 포토리소그래피 공정을 사용하여 마스크층의 형성을 하지 않고서, 레이저광 조사에 의해서 도전층과 도전층을 전기적으로 접속하는 개구(콘택트홀)를 절연층에 형성할 수 있다.
따라서, 본 발명을 사용하여 표시장치를 제조하면, 공정을 간략화할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 3)
본 실시형태에서는, 신뢰성도 높고, 보다 간략화된 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 제조방법에 관해서, 도 3을 사용하여 설명한다.
본 실시형태에서는, 박막을 소망의 패턴으로 가공할 때에 포토리소그래피 공정을 사용하지 않고 도전층, 반도체층 등의 구성물(패턴이라고도 함)을 선택적으로 소망의 형상을 갖도록 형성한다. 본 발명에 있어서, 구성물(패턴이라고도 함)이란, 박막 트랜지스터나 표시장치를 구성하는, 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층 등의 도전층, 반도체층, 마스크층, 절연층 등을 말하며, 소정의 형상을 갖고 형성되는 모든 구성 요소를 포함한다.
본 실시형태에서는, 도전막이나 반도체막 등의 광흡수막을 투광성의 전치기판에 형성하고, 전치기판측으로부터 레이저광을 선택적으로 조사함으로써, 피전치기판에 레이저광의 조사영역에 대응하는 광흡수막을, 피전치기판에 전치하고, 소망의 형상(패턴)으로 형성한다. 본 명세서에 있어서, 최초의 공정에서 광흡수막인 도전막이나 반도체막이 형성되고, 레이저광이 조사되는 기판을 전치기판, 최종적으로 선택적으로 광흡수층인 도전층이나 반도체층이 형성되는 기판을 피전치기판이라고 한다. 포토리소그래피 공정을 사용하지 않고 선택적으로 소망의 형상을 갖도록 형성할 수 있기 때문에, 공정 간략화, 저비용화 등을 달성할 수 있다.
본 실시형태에서 나타내는 박막의 형성 방법을, 도 3을 사용하여 상세하게 설명한다. 도 3에 있어서, 전치기판인 제 1 기판(2201)상에 광흡수막(2202)이 형성되고, 광흡수막(2202)이 내측이 되도록, 제 1 기판(2201) 및 피전치기판인 제 2 기판(2200)이 대향하여 설치되어 있다.
기판(2201)측으로부터, 기판(2201)을 투과시켜 레이저광(2203)을 선택적으로 광흡수막(2202)에 조사한다. 레이저광(2203)이 조사된 영역의 광흡수막(2202)은, 레이저광(2203)을 흡수하고, 그 열 등의 에너지에 의해 제 2 기판(2200)측에 광흡수층(2205)으로서 전치된다. 한편, 레이저광(2203)이 조사되지 않은 영역은, 광흡수막(2204a, 2204b)으로서 제 1 기판(2201)측에 잔존한다. 이와 같이, 광흡수층(2206)인 박막을 소망의 패턴으로 가공할 때에 포토리소그래피 공정을 사용하는 지 않고, 도전층, 반도체층 등의 구성물(패턴이라고도 함)을 선택적으로 소망의 형상을 갖도록 형성한다.
레이저광은, 실시형태 1에서 설명한 레이저광과 동일한 것을 사용하여, 동일하게 조사할 수 있고, 도 30에 의해 도시한 레이저 조사 묘화 장치를 사용하면 좋다. 따라서 여기에서는 상세한 설명을 생략한다.
레이저광에 의해 전치 후, 광흡수층에 가열처리를 하여도 좋고, 레이저광을 조사하여도 좋다.
전치물인 광흡수막(2202)에는, 조사되는 광을 흡수하는 재료를 사용하여, 제 1 기판(2201)에는 조사되는 광을 투과하는, 투광성의 기판을 사용한다. 본 발명을 사용하면, 자유롭게 여러 가지 기판에 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 저가인 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 넓은 기능을 갖게 할 수 있을 뿐만 아니라, 저비용으로 표시장치를 제조할 수 있다.
본 실시형태의 박막 형성 방법은, 박막 트랜지스터나 표시장치를 구성하는, 배선층, 게이트 전극층, 소스 전극층, 드레인 전극층 등의 도전층, 반도체층, 마스크층, 절연층 등의 형성에 사용할 수 있고, 광흡수층으로서 소망의 재료를 사용한 막을 형성하고, 그 막이 흡수하는 광을 선택하여, 조사하면 좋다.
예를 들면, 전치하는 광흡수막으로서 도전성 재료를 사용할 수 있고, 예를 들면, 크롬, 탄탈, 은, 몰리브덴, 니켈, 티탄, 코발트, 구리, 또는 알루미늄 중 일종 또는 복수를 사용하여 형성할 수 있다. 또한, 광흡수막으로서 반도체 재료를 사용할 수도 있고, 예를 들면, 실리콘(규소), 게르마늄, 실리콘게르마늄, 갈륨비소, 산화몰리브덴, 산화주석, 산화비스무트, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루르화카드뮴, 티탄산스트론튬 등의 무기반도체 재료를 사용할 수 있다. 또한 광흡수막에 수소나 불활성 기체(헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 크세논(Xe) 등)을 첨가하여도 좋다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정으로 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 4)
도 25a는 본 발명에 따른 표시패널의 구성을 도시하는 상면도이고, 절연표면을 갖는 기판(2700)상에 화소(2702)를 매트릭스형으로 배열된 화소 영역(2701), 주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 여러가지 규격에 따라서 형성하면 좋고, XGA이며 RGB를 사용한 풀컬러 표시이면 1024×768×3(RGB), UXGA이며 RGB를 사용한 풀컬러 표시이면 1600×1200×3(RGB), 풀스 펙 하이비전(full-spec high vision)에 대응시키고, RGB를 사용한 풀컬러 표시이면 1920×1080×3(RGB)로 하면 좋다.
화소(2702)는, 주사선측 입력단자(2703)로부터 연장되는 주사선과, 신호선측 입력단자(2704)로부터 연장되는 신호선이 교차하는 곳에, 매트릭스형으로 배치된다. 화소(2702)의 각각은, 스위칭 소자와 그것에 접속하는 화소 전극이 구비되고 있다. 스위칭 소자의 대표적인 일례는 TFT이고, TFT의 게이트 전극측이 주사선과, 소스 또는 드레인측이 신호선과 접속됨으로써, 개개의 화소를 외부로부터 입력하는 신호에 의해서 독립하여 제어 가능하게 하고 있다.
도 25a는, 주사선 및 신호선으로 입력하는 신호를, 외부부착의 구동회로에 의해 제어하는 표시패널의 구성을 도시하고 있지만, 도 26a에 도시하는 바와 같이, COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700)상에 실장하여도 좋다. 또한 다른 실장형태로서, 도 26b에 도시하는 바와 같은 TAB(Tape Automated Bonding) 방식을 사용하여도 좋다. 드라이버 IC는 단결정 반도체 기판에 형성된 것이어도 좋고, 유리기판상에 TFT로 회로를 형성한 것이어도 좋다. 도 26에 있어서, 드라이버 IC(2751)는, FPC(2750)와 접속하고 있다.
또한, 화소에 설치하는 TFT를, 결정성이 높은 다결정(미결정) 반도체로 형성하는 경우에는, 도 25b에 도시하는 바와 같이 주사선측 구동회로(3702)를 기판(3700)상에 형성할 수도 있다. 도 25b에 있어서, 3701은 화소 영역이고, 신호선측 구동회로는, 도 25a와 마찬가지로 외부부착의 구동회로에 의해 제어한다. 본 발명에서 형성하는 TFT와 같이, 화소에 설치하는 TFT를 이동도가 높은, 다결정(미 결정) 반도체, 단결정 반도체 등으로 형성하는 경우는, 도 25c에 도시하는 바와 같이, 주사선 구동회로(4702)와, 신호선 구동회로(4704)를 기판(4700)상에 일체로 형성할 수도 있다.
본 발명의 실시형태에 관해서, 도 8 내지 도 14를 사용하여 설명한다. 보다 상세하게는, 본 발명을 적용한, 역스태거형의 박막 트랜지스터를 갖는 표시장치의 제조방법에 관해서 설명한다. 도 8 내지 도 13a는 표시장치 화소 영역의 상면도이고, 도 8 내지 도 13b는, 도 8 내지 도 13a에 있어서의 선 A-C에 의한 단면도이고, 도 13c는 선 B-D에 의한 단면도이다. 도 14a, 도 14b도 표시장치의 단면도이다.
기판(100)은, 바륨붕규산유리, 알루미노붕규산유리 등으로 이루어지는 유리기판, 석영기판, 금속기판, 또는 본 제조공정의 처리온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용한다. 또한, 기판(100)의 표면이 평탄화되도록 CMP법 등에 의해서, 연마하여도 좋다. 또, 기판(100)상에, 절연층을 형성하여도 좋다. 절연층은, 플라즈마 CVD법 등의 CVD법, 스퍼터링법, 스핀 코팅법 등의 여러 가지 방법에 의해, 규소를 포함하는 산화물 재료, 질화물 재료를 사용하여, 단층 또는 적층하여 형성된다. 이 절연층은, 형성하지 않아도 좋지만, 기판(100)으로부터의 오염물질 등을 차단하는 효과가 있다.
기판(100)상에, 게이트 전극층(103(103a, 103b), 104(104a, 104b))을 형성한다. 게이트 전극층(103(103a, 103b), 104(104a, 104b))은, Ag, Au, Ni, Pt, Pd, Ir, Rh, Ta, W, Ti, Mo, Al, Cu로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 형성하면 좋다. 또한, 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 좋다. 또한, 단층 구조이거나 복수층의 구조라도 좋고, 예를 들면, 질화텅스텐막과 몰리브덴(Mo)막의 2층 구조로 하여도 좋고, 막두께 50nm의 텅스텐막, 막두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 막두께 30nm의 질화티탄막을 차례로 적층한 3층 구조로 하여도 좋다. 또한, 3층 구조로 하는 경우, 제 1 도전막의 텅스텐 대신에 질화텅스텐을 사용하여도 좋고, 제 2 도전막의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티탄의 합금막(Al-Ti)을 사용하여도 좋고, 제 3 도전막의 질화티탄막 대신에 티탄막을 사용하여도 좋다.
게이트 전극층(103a, 103b, 104a, 104b)은, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성하고, 마스크층을 사용하여 가공하여 형성할 수 있다. 또한, 구성물이 소망의 패턴으로 전사, 또는 묘사할 수 있는 방법, 예를 들면 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 소망인 패턴으로 형성되는 방법), 액적 토출법, 디스펜서법, 선택적인 도포법 등도 사용할 수 있다.
도전막의 가공은, 드라이 에칭 또는 웨트 에칭에 의해 에칭 가공하면 좋다. ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용하여, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절하게 조절함으로써, 전극층을 테이퍼형상으로 에칭할 수 있다. 또, 에칭용 가스로서는, Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계가스, CF4, SF6 또는 NF3 등을 대표로 하는 불소계가스 또는 O2를 적절하게 사용할 수 있다.
본 실시형태에서는, 게이트 전극층은, 전치기판상에 광흡수막인 도전막을 형성 후, 레이저광에 의해서 선택적으로 피전치기판으로 소망의 형상으로 가공함으로써 형성된다. 기판(101)상에 광흡수막을, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성한다.
전치기판인 기판(101)상에 광흡수막이 형성되고, 광흡수막이 내측이 되도록, 기판(101) 및 피전치기판인 기판(100)을 대향하여 설치한다.
기판(101)측으로부터, 기판(101)을 투과시켜 레이저광(112a, 112b, 112c, 112d)을 선택적으로 광흡수막에 조사한다. 레이저광(112a, 112b, 112c)이 조사된 영역의 광흡수막은, 레이저광(112a, 112b, 112c, 112d)을 흡수하고, 그 열 등의 에너지에 의해 기판(100)측에 게이트 전극층(103(103a, 103b), 104(104a, 104b))으로서 전치된다. 한편, 레이저광(112a, 112b, 112c, 112d)이 조사되지 않은 영역은, 광흡수막(102a, 102b, 102c, 102d, 102e)으로서 기판(101)측에 잔존한다. 이와 같이, 광흡수막을 선택적으로 전치하고, 게이트 전극층(103(103a, 103b), 104(104a, 104b))을 포토리소그래피 공정을 사용하지 않고, 선택적으로 소망의 형상을 갖도록 형성한다(도 8a 내지 도 8c 참조.).
레이저광에 의해 전치 후, 광흡수층에 가열처리를 하여도 좋고, 레이저광을 조사하여도 좋다.
전치물인 광흡수막에는, 조사되는 광을 흡수하는 재료를 사용하고, 기판(101)에는 조사되는 광을 투과하는, 투광성의 기판을 사용한다. 본 발명을 사용하면, 자유롭게 여러 가지 기판에 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 저가인 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 넓은 기능을 갖게 할 수 있을 뿐만 아니라, 저비용으로 표시장치를 제조할 수 있다.
다음에, 게이트 전극층(103(103a, 103b), 104(104a,104b))의 위에 게이트 절연층(105)을 형성한다. 게이트 절연층(105)으로서는, 규소의 산화물 재료 또는 질화물 재료 등의 재료로 형성하면 좋고, 적층이거나 단층이어도 좋다. 본 실시형태에서는, 질화규소막, 산화규소막의 2층의 적층을 사용한다. 또한 이들이나, 산화질화규소막의 단층, 3층 이상으로 이루어지는 적층이어도 좋다. 적합하게는, 치밀한 막질을 갖는 질화규소막을 사용하면 좋다. 또한, 액적 토출법으로 형성되는 도전층에 은이나 구리 등을 사용하는 경우, 그 위에 배리어막으로서 질화규소막이나 NiB 막을 형성하면, 불순물의 확산을 방지하고, 표면을 평탄화하는 효과가 있다. 또, 낮은 성막 온도로 게이트 리크 전류가 적은 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 희소가스원소를 반응가스에 포함하여, 형성되는 절연막중에 혼입시키면 좋다.
다음에 게이트 절연층(105)에 제 2 개구(137)를 형성한다. 레지스트나 폴리 이미드 등의 절연체로 이루어지는 마스크층을 액적 토출법을 사용하여 형성하고, 그 마스크층을 사용하여, 에칭 가공에 의해 게이트 절연층(105)의 일부에 제 2 개구(107)를 형성하고, 그 하층측에 배치되어 있는 게이트 전극층(104)의 일부를 노출시킬 수 있다. 에칭 가공은 플라즈마에칭(드라이 에칭) 또는 웨트 에칭의 어느 쪽을 채용하여도 좋지만, 대면적기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭가스로서는, CF4, NF3, Cl2, BCl3, 등의 불소계 또는 염소계의 가스를 사용하고, He나 Ar 등의 불활성 가스를 적절하게 더하여도 좋다. 또한, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하고, 기판의 전체면에 마스크층을 형성할 필요는 없다.
본 실시형태에서는, 실시형태 1에서 나타낸 바와 같이 레이저광을 사용하여 제 1 개구(107)를 형성하고, 에칭 공정에 의해 제 2 개구(137)를 형성한다(도 9a 내지 도 9d 참조.). 또, 도 9b 및 도 9d는 대응하고 있고, 도 9b의 나중 공정이 도 9d이다. 상면도인 도 9a에는, 도 9d가 대응하고 있다. 본 실시형태에 있어서 게이트 전극층(104)은 광흡수층으로서 기능한다.
게이트 절연층(105)측으로부터 레이저광(106)을 선택적으로 게이트 전극층(104)에 조사한다. 조사된 에너지에 의해 게이트 전극층(104)의 조사영역의 일부는 증발하고, 게이트 전극층(135)이 된다. 게이트 전극층(135)상의 게이트 절연층(105)은 제거되고, 제 1 개구(107)를 형성할 수 있다.
다음에 제 1 개구(107)를 갖는 게이트 절연층(105)을 마스크로 하여, 게이트 전극층(135)을 에칭에 의해 제거하고, 제 2 개구(137)를 형성한다. 게이트 전극층(135)은 게이트 전극층(140)에 가공된다(도 9d 참조.). 게이트 전극층(140)이 노출된 제 2 개구(137)에 소스 전극층 또는 드레인 전극층을 형성하는 도전막을 형성하고, 게이트 전극층(140)과 소스 전극층 또는 드레인 전극층은 전기적으로 접속할 수 있다. 제 1 개구(107) 및 제 2 개구(137)의 형성은, 반도체층을 형성한 후에 행하여도 좋다.
제 2 개구(137)를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
다음에 반도체층을 형성한다. 일 도전형을 갖는 반도체층은 필요에 따라서 형성하면 좋다. 또한 n 형을 갖는 반도체층을 형성하고, n 채널형 TFT의 NMOS 구조, p 형을 갖는 반도체층을 형성한 p 채널형 TFT의 PMOS 구조, n 채널형 TFT와 p 채널형 TFT의 CMOS 구조를 제조할 수 있다. 또한, 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해서 첨가하여, 불순물 영역을 반도체층에 형성함으로써, n 채널형 TFT, p 채널형 TFT를 형성할 수도 있다. n 형을 갖는 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다.
반도체층을 형성하는 재료는, 실란이나 게르만(germane)으로 대표되는 반도체 재료가스를 사용하여 기상성장법이나 스퍼터링법으로 제조되는 어몰퍼스 반도체(amorphous semiconductor; 이하「AS」라고도 함.), 상기 비정질 반도체를 빛에 너지나 열에너지를 이용하여 결정화시킨 다결정 반도체, 또는 세미어몰퍼스(semi-amorphous; 미결정(微結晶) 또는 마이크로크리스탈이라고도 불림. 이하「SAS」라고도 함.) 반도체 등을 사용할 수 있다. 반도체층은 각종 수단(스퍼터법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 성막할 수 있다.
SAS는, 비정질과 결정구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖고, 자유에너지적으로 안정된 제 3 상태를 갖는 반도체로서, 단거리 질서를 갖고 격자 일그러짐을 갖는 결정질인 영역을 포함하고 있다. 적어도 막 중의 일부의 영역에는, 0.5 내지 20nm의 결정영역을 관측할 수 있고, 규소를 주성분으로 하는 경우에는 라만 스펙트럼(Raman spectrum)이 520cm-1보다도 저파수측으로 시프트하고 있다. X선 회절에서는 규소 결정 격자에 유래한다는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)를 종단화하기 위해서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함시키고 있다. SAS는, 규소를 포함하는 기체를 글로 방전 분해(플라즈마 CVD)하여 형성한다. 규소를 포함하는 기체로서는, SiH4, 그 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또한 F2, GeF4를 혼합시켜도 좋다. 이 규소를 포함하는 기체를 H2, 또는, H2와 He, Ar, Kr, Ne로부터 선택된 일종 또는 복수종의 희소가스원소로 희석하여도 좋다. 희석률은 2 내지 1000배의 범위, 압력은 대략 0.1Pa 내지 133Pa의 범위, 전원 주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz이다. 기판 가열 온도는 300℃ 이하가 바람직하고, 100 내지 200℃의 기판 가열 온도에서도 형성 가능하다. 여기에 서, 주로 성막시에 수취되는 불순물 원소로서, 산소, 질소, 탄소 등의 대기성분에 유래하는 불순물은 1×1020cm-3 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019cm-3 이하, 바람직하게는 1×1019cm-3 이하가 되도록 하는 것이 바람직하다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희소가스원소를 포함하여 격자 일그러짐을 더욱 조장시킴으로써 안정성이 증가한 양호한 SAS가 얻어진다. 또한 반도체층으로서 불소계가스로 형성되는 SAS 층에 수소계가스로 형성되는 SAS 층을 적층하여도 좋다.
어몰퍼스 반도체로서는, 대표적으로는 수소화 어몰퍼스 실리콘, 결정성 반도체로서는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정 실리콘)에는, 800℃ 이상의 프로세스 온도를 거쳐서 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도에서 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 상술한 바와 같이, 세미어몰퍼스 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
반도체층에, 결정성 반도체층을 사용하는 경우, 그 결정성 반도체층의 제조방법은, 각종 방법(레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등)을 사용하면 좋다. 또한, SAS인 미결정 반도체를 레이저 조사하여 결정화하여, 결정성을 높일 수도 있다. 결정화를 조장하는 원소 를 도입하지 않은 경우는, 비정질 규소막에 레이저광을 조사하기 전에, 질소분위기하 500℃에서 1시간 가열함으로써 비정질 규소막의 함유 수소 농도를 1×1020atoms/㎤ 이하로까지 방출시킨다. 이것은 수소를 많이 포함한 비정질 규소막에 레이저광을 조사하면 비정질 규소막이 파괴되어 버리기 때문이다.
비정질 반도체층으로의 금속원소의 도입의 방법으로서는, 상기 금속원소를 비정질 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 수법이면 특히 한정은 없고, 예를 들면 스퍼터법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함함), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중 용액을 사용하는 방법은 간편하고, 금속원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이 때 비정질 반도체층의 표면의 젖음성(wettability)을 개선하여, 비정질 반도체층의 표면 전체에 수용액을 널리 퍼지게 하게 하기 위해서, 산소분위기 중에서의 UV광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존수 또는 과산화수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.
비정질 반도체층의 결정화는, 열처리와 레이저광 조사에 의한 결정화를 조합하여도 좋고, 열처리나 레이저광 조사를 단독으로, 복수회 행하여도 좋다.
또한, 결정성 반도체층을, 직접 기판에 플라즈마법에 의해 형성하여도 좋다. 또한, 선형 플라즈마법을 사용하여, 결정성 반도체층을 선택적으로 기판에 형성하여도 좋다.
반도체로서, 유기반도체 재료를 사용하여, 인쇄법, 디스펜서법, 스프레이법, 스핀도포법, 액적 토출법 등으로 형성할 수 있다. 이 경우, 상기 에칭 공정이 필요하기 때문에, 공정수를 삭감하는 것이 가능하다. 유기반도체로서는, 펜타센 등의 저분자재료, 고분자재료 등이 사용되고, 유기색소, 도전성 고분자재료 등의 재료도 사용할 수 있다. 본 발명에 사용하는 유기반도체 재료로서는, 그 골격이 공액 2중 결합으로 구성되는 π전자공액계의 고분자 재료가 바람직하다. 대표적으로는, 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체 등의 가용성의 고분자재료를 사용할 수 있다.
그 외에도 본 발명에 사용할 수 있는 유기반도체 재료로서는, 가용성의 전구체를 성막한 후에 처리함으로써 반도체층을 형성할 수 있는 재료가 있다. 또, 이러한 유기반도체 재료로서는, 폴리티에닐렌비닐렌, 폴리(2,5-티에닐렌비닐렌), 폴리아세틸렌, 폴리아세틸렌 유도체, 폴리알릴렌비닐렌 등이 있다.
전구체를 유기반도체로 변환할 때는, 가열처리뿐만 아니라 염화수소가스 등의 반응촉매가 첨가된다. 또한, 이들의 가용성 유기반도체 재료를 용해시키는 대표적인 용매로서는, 톨루엔, 크실렌, 클로로벤젠, 디클로로벤젠, 아니솔, 클로로포름, 디클로로메탄, γ부틸락톤, 부틸셀로솔브, 사이클로헥산, NMP(N-메틸-2-피롤리돈), 사이클로헥사논, 2-부타논, 디옥산, 디메틸포름아미드(DMF) 또는, THF(테트라하이드로푸란) 등을 적용할 수 있다.
본 실시형태에서는, 반도체층 및 일 도전형을 갖는 반도체층의 형성은, 전치기판상에 광흡수막인 반도체막을 형성 후, 레이저광에 의해서 선택적으로 피전치기판으로 소망의 형상으로 가공하여 전치하여, 형성한다. 기판(114)상에 광흡수막인 반도체막을, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성한다.
전치기판인 기판(114)상에 광흡수막이 형성되고, 광흡수막이 내측이 되도록, 기판(114) 및 피전치기판인 기판(100)을 대향하여 설치한다.
기판(114)측으로부터, 기판(114)을 투과시켜 레이저광(115a, 115b, 115c, 115d)을 선택적으로 광흡수막에 조사한다. 레이저광(115a, 115b, 115c, 115d)이 조사된 영역의 광흡수막은, 레이저광(115a, 115b, 115c, 115d)을 흡수하고, 그 열 등의 에너지에 의해 기판(100)측에 일 도전형을 갖는 반도체층(110a, 110b, 111a, 111b)으로서 전치된다. 한편, 레이저광(115a, 115b, 115c, 115d)이 조사되지 않은 영역은, 광흡수막(113a 내지 113f)으로서 기판(114)측에 잔존한다. 반도체층(108 및 109)도 일 도전형을 갖는 반도체층과 마찬가지로 레이저광을 사용한 전치법에 의해 형성할 수 있다. 이와 같이, 광흡수막을 선택적으로 전치하고, 반도체층(108, 109), 일 도전형을 갖는 반도체층(110a, 110b, 111a, 111b)을 포토리소그래피 공정을 사용하지 않고, 선택적으로 소망의 형상을 갖도록 형성한다(도 10a 내지 도 10c 참조.).
레이저광에 의해 전치 후, 광흡수층에 가열처리를 하여도 좋고, 레이저광을 조사하여도 좋다.
전치물인 광흡수막에는, 조사되는 광을 흡수하는 재료를 사용하여, 기판(114)에는 조사되는 광을 투과하는, 투광성의 기판을 사용한다. 본 발명을 사용 하면, 자유롭게 여러 가지의 기판에 전치할 수 있기 때문에, 기판 재료의 선택성의 폭이 넓어진다. 또한 저가인 재료를 기판으로서 선택할 수도 있어, 용도에 맞추어서 넓은 기능을 갖게 할 수 있을 뿐만 아니라, 저비용으로 표시장치를 제조할 수 있다.
본 실시형태에서는, 반도체층(108, 109) 및 일 도전형을 갖는 반도체층(110a, 110b, 111a, 111b)으로서 비정질 반도체층을 형성한다. 본 실시형태에서는, 일 도전형을 갖는 반도체막으로서, n 형을 부여하는 불순물 원소인 인(P)을 포함하는 n 형을 갖는 반도체막을 형성한다. 일 도전형을 갖는 반도체막은, 소스 영역 및 드레인 영역으로서 기능한다. 일 도전형을 갖는 반도체막은 필요에 따라서 형성하면 좋고, n 형을 부여하는 불순물 원소(P, As)를 갖는 n 형을 갖는 반도체막이나 p 형을 부여하는 불순물 원소b를 갖는 p 형을 갖는 반도체막을 형성할 수 있다.
기판(100)상에, 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)을 형성한다. 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)은, Ag(은), Au(금), Cu(구리), W(텅스텐), Al(알루미늄), Mo(몰리브덴), Ta(탄탈), Ti(티탄)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료 등을 사용할 수 있다. 또한, 투광성을 갖는 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 유기인듐, 유기주석, 산화아연, 질화티탄 등을 조합하여도 좋다.
소스 전극층 또는 드레인 전극층(116, l17,118, 119)은, 스퍼터링법, PVD 법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성하고, 마스크층을 사용하여 가공하여 형성할 수 있다. 또한, 구성물이 소망의 패턴으로 전사, 또는 묘사할 수 있는 방법, 예를 들면 각종 인쇄법(스크린(공판) 인쇄, 오프셋(평판) 인쇄, 볼록판인쇄나 그라비아(오목판) 인쇄 등 소망인 패턴으로 형성되는 방법), 액적 토출법, 디스펜서법, 선택적인 도포법 등도 사용할 수 있다.
도전막의 가공은, 드라이 에칭 또는 웨트 에칭에 의해 에칭 가공하면 좋다. ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용하여, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절하게 조절함으로써, 전극층을 테이퍼형상으로 에칭할 수 있다. 또, 에칭용 가스로서는, Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, SF6 또는 NF3 등을 대표로 하는 불소계가스 또는 O2를 적절하게 사용할 수 있다.
본 실시형태에서는, 소스 전극층 또는 드레인 전극층은, 전치기판상에 광흡수막인 도전막을 형성 후, 레이저광에 의해서 선택적으로 피전치기판으로 소망의 형상으로 가공함으로써 형성된다. 기판(121)상에 광흡수막을, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성한다.
전치기판인 기판(121)상에 광흡수막이 형성되고, 광흡수막이 내측이 되도록, 기판(121) 및 피전치기판인 기판(100)을 대향하여 설치한다.
기판(121)측으로부터, 기판(121)을 투과시켜 레이저광(122a, 122b, 122c, 122d)을 선택적으로 광흡수막에 조사한다. 레이저광(122a, 122b, 122c, 122d)이 조사된 영역의 광흡수막은, 레이저광(122a, 122b, 122c, 122d)을 흡수하고, 그 열 등의 에너지에 의해 기판(100)측에 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)으로서 전치된다. 한편, 레이저광(122a, 122b, 122c, 122d)이 조사되지 않은 영역은, 광흡수막(120a, 120b, 120c, 120d, 120e, 120f)으로서 기판(121)측에 잔존한다. 이와 같이, 광흡수막을 선택적으로 전치하고, 소스 전극층 또는 드레인 전극층(116, 117, 118, 119)을 포토리소그래피 공정을 사용하지 않고, 선택적으로 소망의 형상을 갖도록 형성한다(도 11a 내지 도 11c 참조.).
레이저광에 의해 전치 후, 광흡수층에 가열처리를 하여도 좋고, 레이저광을 조사하여도 좋다.
전치물인 광흡수막에는, 조사되는 광을 흡수하는 재료를 사용하여, 기판(121)에는 조사되는 광을 투과하는, 투광성의 기판을 사용한다. 본 발명을 사용하면, 자유롭게 여러 가지의 기판에 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 저가인 재료를 기판으로서 선택할 수도 있어, 용도에 맞추어서 넓은 기능을 갖게 할 수 있을 뿐만 아니라, 저비용으로 표시장치를 제조할 수 있다.
소스 전극층 또는 드레인 전극층(116)은 소스 배선층으로서도 기능하고, 소스 전극층 또는 드레인 전극층(118)은 전원선으로서도 기능한다.
게이트 절연층(105)에 형성한 제 2 개구(137)에 있어서, 소스 전극층 또는 드레인 전극층(117)과 게이트 전극층(140)을 전기적으로 접속시킨다. 소스 전극층 또는 드레인 전극층(118)의 일부는 용량소자를 형성한다.
이상의 공정에서 역스태거형 박막 트랜지스터인 트랜지스터(139a, 139b)를 제조한다(도 11a 내지 도 11c 참조.).
게이트 절연층(105) 및 트랜지스터(139a, 139b) 상에 절연층(123)을 형성한다.
절연층(123)은, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 형성할 수 있다. 또한, 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 스핀코팅법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다.
절연층(123)은, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, DLC(diamond-like carbon), 질소함유탄소(CN), 폴리실라잔, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산을 포함하는 재료를 사용하여도 좋다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐을 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
다음에 절연층(123)에 개구(125)를 형성한다. 본 실시형태에서는, 실시형태 1에서 나타낸 바와 같이 레이저광을 사용하여 제 1 개구(125)를 형성하고, 에칭 공정에 의해 제 2 개구(136)를 형성한다(도 12a 내지 도 12d 참조.). 또, 도 12c 및 도 12d는 대응하고 있고, 도 12c의 나중 공정이 도 12d이다. 상면도인 도 12a에는, 도 12d가 대응하고 있다. 본 실시형태에 있어서 소스 전극층 또는 드레인 전극층(119)은 광흡수층으로서 기능한다.
절연층(123)측으로부터 레이저광(124)을 선택적으로 소스 전극층 또는 드레인 전극층(119)에 조사한다. 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층(119)의 조사영역의 일부는 증발하여, 소스 전극층 또는 드레인 전극층(142)이 된다. 소스 전극층 또는 드레인 전극층(142)상의 절연층(123)은 제거되고, 제 1 개구(125)를 형성할 수 있다.
다음에 제 1 개구(125)를 갖는 절연층(123)을 마스크로 하여, 소스 전극층 또는 드레인 전극층(142)을 에칭에 의해 제거하고, 제 2 개구(136)를 형성한다. 소스 전극층 또는 드레인 전극층(142)은 소스 전극층 또는 드레인 전극층(141)에 가공된다(도 12d 참조.).
제 2 개구(136)를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
레이저광에 의해서 선택적으로 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋고 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 도전층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또 단시간에 순간적으로 가열되기 때문에, 가공 영 역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 레이저광 조사에 의한 박막 제거와, 에칭에 의한 박막 제거라는 복수의 공정을 사용하여 개구를 형성하기 때문에, 적층하는 박막의 에칭에 대한 선택비가 높더라도, 소망의 형상(적층에 대한 깊이나 범위 등)으로 자유롭게 가공할 수 있다. 예를 들면, 레이저광의 조사에 의해 광흡수층(또는 광흡수층하에 적층되는 도전층) 표면에 산화막이나 질화막 등의 절연막이 형성되어 버리는 경우, 그대로는 개구에 형성하는 도전막과 광흡수층과의 전기적 접속을 할 수 없을 우려가 있다. 이러한 경우라도 레이저광 조사에 의한 제 1 개구를 마스크로 하여 제 1 개구의 저면에 노출된 절연막을 에칭에 의해 제거함으로써, 도전성을 갖는 광흡수층(또는 광흡수층하에 적층되는 도전층)을 제 2 개구에 노출할 수 있다.
이와 같이 복잡한 포토리소그래피 공정을 사용하여 마스크층의 형성을 하지 않고, 레이저광 조사에 의해서 도전층과 도전층을 전기적으로 접속하는 개구(콘택트홀)를 절연층에 형성할 수 있다.
소스 전극층 또는 드레인 전극층(141)이 노출된 개구(136)에 화소 전극으로서 기능하는 발광소자의 제 1 전극층(126)을 형성하고, 소스 전극층 또는 드레인 전극층(141)과 제 1 전극층(126)은 전기적으로 접속할 수 있다.
제 1 전극층(126)도 실시형태 3에서 나타내는 바와 같이, 전치기판에 도전성을 갖는 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하여도 좋다.
본 실시형태에 있어서는, 제 1 전극층의 형성은, 도전막을 형성 후, 마스크 층에 의해서 소망의 형상으로 가공하여 형성한다.
제 1 전극층(126)은, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 형성할 수 있다. 제 1 전극층(126)을 형성하는 도전성 재료로서는, 인듐주석산화물(ITO), 산화규소를 포함하는 인듐주석산화물(ITSO), 산화아연(ZnO) 등으로 형성할 수 있다. 보다 바람직하게는, ITO에 산화규소가 2 내지 10중량% 포함된 타깃을 사용하여 스퍼터링법으로 산화규소를 포함하는 산화인듐주석을 사용한다. 이 밖에, ZnO에 갈륨(Ga)을 도프한 도전성 재료, 산화규소를 포함하여 산화인듐에 2 내지 20중량%의 산화아연(ZnO)을 혼합한 타깃을 사용하여 형성된 산화물 도전성 재료인 인듐아연산화물(IZO(indium zinc oxide))을 사용하여도 좋다.
마스크층은, 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지 등의 수지재료를 사용한다. 또한, 벤조사이클로부텐, 파릴렌, 플루오르화아릴렌에테르, 투과성을 갖는 폴리이미드 등의 유기재료, 실록산계 중합체 등의 중합에 의해서 생긴 화합물 재료, 수용성 호모 중합체와 수용성 공중합체를 포함하는 조성물 재료 등을 사용하여 액적 토출법으로 형성한다. 또는, 감광제를 포함하는 시판의 레지스트 재료를 사용하여도 좋고, 예를 들면, 포지티브형 레지스트 또는 네거티브형 레지스트를 사용하여도 좋다. 어느 재료를 사용한다고 해도, 그 표면 장력과 점도는, 용매의 농도를 조정하는, 계면활성제 등을 더하는 등으로 적절하게 조정한다.
제 1 전극층(126)의 가공은, 드라이 에칭 또는 웨트 에칭에 의해 에칭 가공 하면 좋다. ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용하여, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절하게 조절함으로써, 전극층을 테이퍼형상으로 에칭할 수 있다. 또, 에칭용 가스로서는, Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, SF6 또는 NF3 등을 대표로 하는 불소계가스 또는 O2를 적절하게 사용할 수 있다.
제 1 전극층(126)은, 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 식정(clean and polish)하여, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 제 1 전극층(126)의 표면에 자외선조사, 산소 플라즈마 처리 등을 하여도 좋다.
이상의 공정에 의해, 기판(100)상에 보텀게이트형의 TFT와 제 1 전극층(126)이 접속된 표시패널용의 TFT 기판이 완성된다. 또한 본 실시형태의 TFT는 역스태거형이다.
다음에, 절연층(131; 격벽이라고도 불림)을 선택적으로 형성한다. 절연층(131)은, 제 1 전극층(126)상에 개구부를 갖도록 형성한다. 본 실시형태에서는, 절연층(131)을 전체면에 형성하고, 레지스트 등의 마스크에 의해서, 에칭하여 가공한다. 절연층(131)을, 직접 선택적으로 형성할 수 있는 액적 토출법, 인쇄법, 디스펜서법 등을 사용하여 형성하는 경우는, 에칭에 의한 가공이 반드시 필요하진 않다.
절연층(131)은, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 그 밖의 무기절연성 재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드(polyimide), 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산계 재료를 출발재료로서 형성된 규소, 산소, 수소로 이루어지는 화합물중 Si-O-Si 결합을 포함하는 무기실록산, 규소에 결합할 수소가 메틸이나 페닐과 같은 유기기에 의해서 치환된 유기실록산계의 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용하여 형성하여도 좋다. 절연층(131)은 곡률 반경이 연속적으로 변화하는 형상이 바람직하고, 위에 형성되는 전계 발광층(132), 제 2 전극층(133)의 피복성이 향상된다.
또한, 액적 토출법에 의해, 절연층(131)을 조성물을 토출하여 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는, 롤러형인 것을 표면에 주사함으로써, 요철을 경감하거나, 평탄한 판형인 것으로 표면을 수직으로 프레스하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어나이프(air knife)로 표면의 요철부를 제거하여도 좋다. 또한, CMP법을 사용하여 연마하여도 좋다. 이 공정은, 액적 토출법에 의해서 요철이 생기는 경우에, 그 표면의 평탄화하는 경우 적용할 수 있다. 이 공정에 의해 평탄성이 향상되면, 표시패널의 표시 불균일함 등을 방지할 수 있어, 고섬세한 화상을 표시할 수 있다.
표시패널용의 TFT 기판인 기판(100)의 위에, 발광소자를 형성한다(도 14a, 도 14b 참조.).
전계 발광층(132)을 형성하기 전에, 대기압 중에서 200℃의 열처리를 하여 제 1 전극층(126), 절연층(131)중 또는 그 표면에 흡착하고 있는 수분을 제거한다. 또한, 감압하에서 200 내지 400℃, 바람직하게는 250 내지 350℃로 열처리를 하여, 그대로 대기에 노출시키지 않고 전계 발광층(132)을 진공증착법이나, 감압하의 액적 토출법으로 형성하는 것이 바람직하다.
전계 발광층(132)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착마스크를 사용한 증착법 등에 의해서 선택적으로 형성한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 컬러 필터와 마찬가지로 액적 토출법에 의해 형성할 수도 있고(저분자 또는 고분자 재료 등), 이 경우 마스크를 사용하지 않더라도, RGB의 분리 도포를 할 수 있기 때문에 바람직하다. 전계 발광층(132)상에 제 2 전극층(133)을 적층 형성하고, 발광소자를 사용한 표시기능을 갖는 표시장치가 완성된다.
도시하지 않지만, 제 2 전극층(133)을 덮도록 하여 패시베이션막(passivation film)을 형성하는 것은 유효하다. 표시장치를 구성할 때에 형성되는 패시베이션(보호)막은, 단층 구조이거나 다층 구조이어도 좋다. 패시베이션막으로서는, 질화규소(SiN), 산화규소(SiO2), 산화질화규소(SiON), 질화산화규소(SiNO), 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소 함유량이 산소 함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드라이크카 본(DLC), 질소함유탄소(CNx)를 포함하는 절연막으로 이루어지고, 상기 절연막을 단층 또는 조합한 적층을 사용할 수 있다. 예를 들면 질소함유탄소(CNx), 질화규소(SiN)와 같은 적층, 또한 유기재료를 사용할 수 있고, 스티렌 중합체 등 고분자의 적층이어도 좋다. 또한, 실록산 재료를 사용하여도 좋다.
이 때, 커버리지가 좋은 막을 패시베이션막으로서 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것은 유효하다. DLC막은 실온으로부터 100℃ 이하의 온도 범위에서 성막 가능하기 때문에, 내열성이 낮은 전계 발광층의 상방에도 용이하게 성막할 수 있다. DLC막은, 플라즈마 CVD법(대표적으로는, RF 플라즈마 CVD법, 마이크로파 CVD법, 전자 사이클로트론 공명(ECR) CVD법, 열필라멘트 CVD법등), 연소염법, 스퍼터법, 이온빔증착법, 레이저증착법 등으로 형성할 수 있다. 성막에 사용하는 반응가스는, 수소가스와, 탄화수소계의 가스(예를 들면 CH4, C2H2, C6H6 등)를 사용하여, 글로 방전에 의해 이온화하고, 부(負)의 자기바이어스가 가해진 캐소드에 이온을 가속 충돌시켜 성막한다. 또한, CN막은 반응가스로서 C2H4가스와 N2가스를 사용하여 형성하면 좋다. DLC막은 산소에 대한 블로킹 효과가 높아, 전계 발광층의 산화를 억제하는 것이 가능하다. 그 때문에, 이후에 계속되는 밀봉 공정을 하는 동안에 전계 발광층이 산화되는 문제를 방지할 수 있다.
밀봉재를 형성하여, 밀봉기판을 사용하여 밀봉한다. 그 후, 게이트 전극층(103)과 전기적으로 접속하여 형성되는 게이트 배선층에, 플렉시블 배선기판을 접속하여, 외부와의 전기적인 접속을 하여도 좋다. 이것은, 소스 배선층이기도 한 소스 전극층 또는 드레인 전극층(116)과 전기적으로 접속하여 형성되는 소스 배선층도 동일하다.
소자를 갖는 기판(100)과 밀봉기판의 사이에는 충전제를 봉입하여 밀봉한다. 충전제의 봉입에는 적하법을 사용할 수도 있다. 충전제 대신에, 질소 등의 불활성 가스를 충전하여도 좋다. 또한, 건조제를 표시장치내에 설치함으로써, 발광소자의 수분에 의한 열화를 방지할 수 있다. 건조제의 설치장소는, 밀봉기판측이거나, 소자를 갖는 기판(100)측이어도 좋고, 밀봉재가 형성되는 영역에 기판에 오목부를 형성하여 설치하여도 좋다. 또한, 밀봉기판의 구동회로 영역이나 배선영역 등 표시에 기여하지 않는 영역에 대응하는 장소에 설치하면, 건조제가 불투명한 물질이어도 개구율을 저하시키는 경우가 없다. 충전제에 흡습성의 재료를 포함하도록 형성하고, 건조제의 기능을 갖게 하여도 좋다. 이상에 의해, 발광소자를 사용한 표시기능을 갖는 표시장치가 완성된다.
본 실시형태에서는, 스위칭 TFT는 싱글 게이트 구조를 나타내었지만, 더블 게이트 구조 등의 멀티 게이트 구조이어도 좋다. 또한 반도체층을 SAS나 결정성 반도체를 사용하여 제조한 경우, 일 도전형을 부여하는 불순물의 첨가에 의해서 불순물 영역을 형성할 수도 있다. 이 경우, 반도체층은 농도가 다른 불순물 영역을 갖고 있어도 좋다. 예를 들면, 반도체층의 채널 영역 근방, 게이트 전극층과 적층하는 영역은, 저농도 불순물 영역으로 하고, 그 외측의 영역을 고농도 불순물 영역으로 하여도 좋다.
본 실시형태는 실시형태 1 내지 실시형태 3과 적절하게 조합할 수 있다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 5)
본 실시형태에서는, 신뢰성도 높고, 보다 간략화된 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관해서 설명한다. 상세하게는 표시소자에 발광소자를 사용하는 발광표시장치에 관해서 설명한다. 본 실시형태에 있어서의 표시장치의 제조방법을, 도 15를 사용하여 상세하게 설명한다.
절연표면을 갖는 기판(150)의 위에 하지막으로서, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 질화산화규소막을 사용하여 하지막(151a)을 10 내지 200nm(바람직하게는 50 내지 150nm) 형성하고, 산화질화규소막을 사용하여 하지막(151b)을 50 내지 20nm(바람직하게는 100 내지 150nm) 적층한다. 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드(polyimide),방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지 등의 수지재료를 사용하여도 좋다. 또한, 벤조사이클로부텐, 파릴렌, 플루오르화 아릴렌에테르, 폴리이미드 등의 유기재료, 수용성 호모 중합체와 수용성 공중합체를 포함하는 조성물 재료 등을 사용하여도 좋다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
또한, 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 스핀 코팅법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다. 본 실시형태에서는, 플라즈마 CVD법을 사용하여 하지막(151a), 하지막(151b)을 형성한다. 기판(150)으로서는 유리기판, 석영기판이나 실리콘기판, 금속기판, 또는 스테인리스기판의 표면에 절연막을 형성한 것을 사용하여 좋다. 또한, 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용하여도 좋고, 필름과 같은 가요성 기판을 사용하여도 좋다. 플라스틱기판으로서는 PET(폴리에틸렌텔레프탈레이트), PEN(폴리에틸렌나프탈레이트), PES(폴리에테르설폰)로 이루어지는 기판, 가요성 기판으로서는 아크릴 등의 합성 수지를 사용할 수 있다. 본 실시형태에서 제조하는 표시장치는, 기판(150)을 통과시켜 발광소자로부터의 광을 추출하는 구성이기 때문에, 기판(150)은 투광성을 가질 필요가 있다.
하지막으로서는, 산화규소, 질화규소, 산화질화규소, 질화산화규소 등을 사용할 수 있고, 단층이거나 2층, 3층과 같은 적층 구조이어도 좋다.
이어서, 하지막상에 반도체막을 형성한다. 반도체막은 25 내지 200nm(바람직하게는 30 내지 150nm)의 두께로 각종 수단(스퍼터법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 성막하면 좋다. 본 실시형태에서는, 비정질 반도체막을, 레이저 결정화하여, 결정성 반도체막으로 하는 것을 사용하는 것이 바람직하다.
이렇게 하여 얻어진 반도체막에 대하여, 박막 트랜지스터의 임계치 전압을 제어하기 위해서 미량의 불순물 원소(붕소 또는 인)의 도핑을 하여도 좋다. 이 불순물 원소의 도핑은, 결정화 공정 전의 비정질 반도체막에 행하여도 좋다. 비정질 반도체막의 상태에서 불순물 원소를 도핑하면, 그 후의 결정화를 위한 가열처리에 의해서, 불순물의 활성화도 할 수 있다. 또한, 도핑 시에 생기는 결함 등도 개선할 수 있다.
다음에 결정성 반도체막을, 소망의 형상으로 에칭 가공하여, 반도체층을 형성한다.
에칭 가공은, 플라즈마에칭(드라이 에칭) 또는 웨트 에칭의 어느 쪽을 채용하여도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭이스로서는, CF4, NF3 등의 불소계, 또는 Cl2, BCl3 등의 염소계의 가스를 사용하고, He나 Ar 등의 불활성 가스를 적절하게 더하여도 좋다. 또한, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하고, 기판의 전체면에 마스크층을 형성할 필요는 없다.
본 발명에 있어서, 배선층 또는 전극층을 형성하는 도전층이나, 소정의 패턴을 형성하기 위한 마스크층 등을, 액적 토출법과 같은 선택적으로 패턴을 형성할 수 있는 방법에 의해 형성하여도 좋다. 액적 토출(분출)법(그 방식에 따라서는, 잉크젯법이라고도 불림.)은, 특정한 목적으로 조합된 조성물의 액적을 선택적으로 토출(분출)하여 소정의 패턴(도전층이나 절연층 등)을 형성할 수 있다. 이 때, 피 형성 영역에 젖음성이나 밀착성을 제어하는 처리를 하여도 좋다. 또한, 패턴을 전사(전치), 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 디스펜서법 등도 사용할 수 있다.
반도체층을 덮는 게이트 절연층을 형성한다. 게이트 절연층은 플라즈마 CVD법 또는 스퍼터법 등을 사용하여, 두께를 10 내지 150nm로 하여 규소를 포함하는 절연막으로 형성한다. 게이트 절연층으로서는, 질화규소, 산화규소, 산화질화규소, 질화산화규소로 대표되는 규소의 산화물 재료 또는 질화물 재료 등의 재료로 형성하면 좋고, 적층이거나 단층이어도 좋다. 예를 들면, 절연층은 질화규소막, 산화규소막, 질화규소막의 3층의 적층, 산화질화규소막의 단층, 2층으로 이루어지는 적층이어도 좋다.
이어서, 게이트 절연층상에 게이트 전극층을 형성한다. 게이트 전극층은, 스퍼터링법, 증착법, CVD법 등의 수법에 의해 형성할 수 있다. 게이트 전극층은 탄탈(Ta), 텅스텐(W), 티탄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), 네오듐(Nd)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 형성하면 좋다. 또한, 게이트 전극층으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 좋다. 또한, 게이트 전극층은 단층이거나 적층이어도 좋다.
본 실시형태에서는 게이트 전극층을 테이퍼형상을 갖도록 형성하지만, 본 발명은 그것에 한정되지 않고, 게이트 전극층을 적층 구조로 하여, 1층만이 테이퍼형상을 갖고, 다른쪽은 이방성 에칭에 의해서 수직인 측면을 갖고 있어도 좋다. 본 실시형태와 같이, 테이퍼 각도도 적층하는 게이트 전극층간에서 달라도 좋고, 동일하여도 좋다. 테이퍼형상을 가짐으로써, 그 위에 적층하는 막의 피복성이 향상되고, 결함이 경감되기 때문에 신뢰성이 향상된다.
게이트 전극층을 형성할 때의 에칭 공정에 의해서, 게이트 절연층은 다소 에칭되고, 막두께가 줄어드는(소위 막 감소) 경우가 있다.
반도체층에 불순물 원소를 첨가하여, 불순물 영역을 형성한다. 불순물 영역은, 그 농도를 제어함으로써 고농도 불순물 영역 및 저농도 불순물 영역으로 할 수 있다. 저농도 불순물 영역을 갖는 박막 트랜지스터를, LDD(Lightly doped drain) 구조라고 부른다. 또한 저농도 불순물 영역은, 게이트 전극과 겹치도록 형성할 수 있고, 이러한 박막 트랜지스터를, GOLD(Gate Overlapped LDD) 구조라고 부른다. 또한 박막 트랜지스터의 극성은, 불순물 영역에 인(P) 등을 사용함으로써 n 형으로 한다. p 형으로 하는 경우는, 붕소(B) 등을 첨가하면 된다.
본 실시형태에서는, 불순물 영역이 게이트 절연층을 개재하여 게이트 전극층과 겹치는 영역을 Lov 영역으로 나타내고, 불순물 영역이 게이트 절연층을 개재하여 게이트 전극층과 겹치지 않은 영역을 Loff 영역으로 나타낸다. 도 15b에서는, 반도체층에 있어서 빗금과 흰 바탕으로 나타내어지고 있지만, 이것은, 흰 바탕 부분에 불순물 원소가 첨가되어 있지 않다는 것을 나타내는 것은 아니고, 이 영역의 불순물 원소의 농도 분포가 마스크나 도핑 조건을 반영하고 있는 것을 직감적으로 이해할 수 있도록 하였기 때문이다. 또, 이것은 본 명세서의 다른 도면에 있어서도 같다.
불순물 원소를 활성화하기 위해서 가열처리, 강광의 조사, 또는 레이저광의 조사를 하여도 좋다. 활성화와 동시에 게이트 절연층으로의 플라즈마 대미지(plasma damage)나 게이트 절연층과 반도체층의 계면으로의 플라즈마 대미지를 회복할 수 있다.
이어서, 게이트 전극층, 게이트 절연층을 덮는 제 1 층간절연층을 형성한다. 본 실시형태에서는, 절연막(167)과 절연막(168)의 적층 구조로 한다. 절연막(167) 및 절연막(168)은, 스퍼터법, 또는 플라즈마 CVD를 사용한 질화규소막, 질화산화규소막, 산화질화규소막, 산화규소막 등을 사용할 수 있고, 다른 규소를 포함하는 절연막을 단층 또는 3층 이상의 적층 구조로서 사용하여도 좋다.
또한, 질소분위기 중에서, 300 내지 550℃에서 1 내지 12시간의 열처리를 하여, 반도체층을 수소화하는 공정을 한다. 바람직하게는, 400 내지 500℃에서 행한다. 이 공정은 층간절연층인 절연막(167)에 포함되는 수소에 의해 반도체층의 댕글링 본드를 종단하는 공정이다. 본 실시형태에서는, 410도(℃)에서 가열처리를 한다.
절연막(167), 절연막(168)으로서는 그 외에 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소 함유량이 산소 함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, DLC, 질소함유탄소(CN), 폴리실라잔, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산을 포함하는 재료를 사용하여도 좋다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이 클로부텐을 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
이어서, 절연막(167), 절연막(168), 게이트 절연층에 반도체층에 도달하는 콘택트홀(개구)을 형성한다.
본 실시형태에서는, 실시형태 1에서 나타낸 것처럼 레이저광을 사용하여 개구를 형성한다. 절연막(167), 절연막(168)측으로부터 레이저광을 선택적으로 반도체층의 소스 영역 및 드레인 영역에 조사하고, 조사된 에너지에 의해 반도체층의 소스 영역 및 드레인 영역의 조사영역상의 절연막(167), 절연막(168), 게이트 절연층은 제거되고, 제 1 개구를 형성할 수 있다.
다음에 제 1 개구를 갖는 게이트 절연층, 절연막(167), 절연막(168)을 마스크로 하여, 반도체층의 소스 영역 및 드레인 영역의 일부를 에칭하고, 반도체층의 소스 영역 및 드레인 영역이 노출되는 제 2 개구를 형성한다.
제 2 개구를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
반도체층의 소스 영역 및 드레인 영역이 노출된 개구에 소스 전극층 및 드레인 전극층을 형성하고, 반도체층의 소스 영역 및 드레인 영역과 소스 전극층 및 드레인 전극층과는 전기적으로 접속할 수 있다.
소스 전극층 및 드레인 전극층은, PVD법, CVD법, 증착법 등에 의해 도전막을 성막한 후, 소망의 형상으로 가공하여 형성할 수 있다. 또한, 액적 토출법, 인쇄법, 디스펜서법, 전계도금법 등에 의해, 소정의 장소에 선택적으로 도전층을 형성 할 수 있다. 또한 리플로법(reflow method), 다마신법(damascene method)을 사용하여도 좋다. 소스 전극층 및 드레인 전극층의 재료는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 금속 또는 그 합금, 또는 그 금속질화물을 사용하여 형성한다. 또한, 이들의 적층 구조로 하여도 좋다.
본 실시형태에 나타내는 표시장치를 구성하는 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층도 실시형태 3에서 나타내는 바와 같이, 전치기판에 도전성 재료나 반도체 재료를 사용한 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성할 수 있다. 따라서 포토리소그래피 공정을 사용하지 않기 때문에 공정이 간략화되고, 재료의 손실도 방지할 수 있기 때문에, 저비용화를 달성할 수 있다.
이상의 공정에서 주변 구동회로 영역(204)에 Lov 영역에 p 형 불순물 영역을 갖는 p 채널형 박막 트랜지스터인 박막 트랜지스터(285), Lov 영역에 n 채널형 불순물 영역을 갖는 n 채널형 박막 트랜지스터인 박막 트랜지스터(275)를, 화소 영역(206)에 Loff 영역에 n 형 불순물 영역을 갖는 멀티채널형의 n 채널형 박막 트랜지스터인 박막 트랜지스터(265), Lov 영역에 p 형 불순물 영역을 갖는 p 채널형 박막 트랜지스터인 박막 트랜지스터(255)를 갖는 액티브 매트릭스기판을 제조할 수 있다.
본 실시형태에 한정되지 않고, 박막 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조이거나, 2개 형성되는 더블 게이트 구조 또는 3개 형성되 는 트리플 게이트 구조이어도 좋다.
다음에 제 2 층간절연층으로서 절연막(181)을 형성한다. 도 15에 있어서, 스크라이빙(scribing)에 의한 분리를 위한 분리 영역(201), FPC의 접착부인 외부단자 접속영역(202), 주변부의 리드(lead) 배선영역인 배선영역(203), 주변 구동회로 영역(204), 화소 영역(206)이다. 배선영역(203)에는 배선(179a), 배선(179b)이 형성되고, 외부단자 접속영역(202)에는, 외부단자와 접속하는 단자전극층(178)이 형성되어 있다.
절연막(181)으로서는 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄(AlN), 질소를 포함하는 산화알루미늄(산화질화알루미늄이라고도 함; AlON), 산소를 포함하는 질화산화알루미늄(질화산화알루미늄이라고도 함; AlNO), 산화알루미늄, DLC, 질소함유탄소(CN), PSG(인유리), BPSG(인붕소유리), 알루미나, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산수지를 사용하여도 좋다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는, 감광성, 비감광성이어도 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 저유전율(Low-k) 재료를 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다. 평탄화를 위해 형성하는 층간절연층으로서는, 내열성 및 절연성이 높고, 또, 평탄화율이 높은 것이 요구되기 때문에, 절연막(181)의 형성 방법으로서는, 스핀 코팅법으로 대표되는 도포법을 사용하면 바람직하다.
절연막(181)은, 그 외 디핑법(dipping method), 스프레이도포, 닥터 나이 프(doctor knife), 롤피복기(roll coater), 커턴피복기(curtain coater), 나이프피복기(knife coater), CVD법, 증착법 등을 채용할 수 있다. 액적 토출법에 의해 절연막(181)을 형성하여도 좋다. 액적 토출법을 사용한 경우에는 재료액을 절약할 수 있다. 또한, 액적 토출법과 같이 패턴이 전사, 또는 묘사될 수 있는 방법, 예를 들면 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 디스펜서법 등도 사용할 수 있다.
화소 영역(206)의 절연막(181)에 미세한 개구, 요컨대 콘택트홀을 형성한다. 소스 전극층 또는 드레인 전극층은 절연막(181)에 형성된 개구로 제 1 전극층(185)과 전기적으로 접속하고 있다. 절연막(181)에 형성되는 개구를 실시형태 1에서 나타낸 것처럼 레이저광을 조사함으로써 제 1 개구를 형성하고, 제 1 개구를 갖는 박막을 마스크로 하여 에칭을 하여 제 2 개구를 형성함으로써 제조할 수 있다. 본 실시형태는, 소스 전극층 또는 드레인 전극층에 비교적 증발하기 쉬운 저융점 금속(본 실시형태에서는 크롬)을 사용한다. 절연막(181)측으로부터 레이저광을 선택적으로 소스 전극층 또는 드레인 전극층에 조사하여, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층의 조사영역상의 절연막(181)은 제거되고, 제 1 개구를 형성할 수 있다.
다음에 제 1 개구를 갖는 절연막(181)을 마스크로 하여, 소스 전극층 또는 드레인 전극층을 에칭에 의해 제거하고, 제 2 개구를 형성한다. 소스 전극층 또는 드레인 전극층이 노출된 제 2 개구에 제 1 전극층(185)을 형성하고, 소스 전극층 또는 드레인 전극층과 제 1 전극층(185)은 전기적으로 접속할 수 있다. 제 2 개구 를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
레이저광에 의해서 선택적으로 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋고 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 도전층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있다, 또한 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 레이저광 조사에 의한 박막 제거와, 에칭에 의한 박막 제거와 같은 복수의 공정을 사용하여 개구를 형성하기 때문에, 적층하는 박막의 에칭에 대한 선택비가 높더라도, 소망의 형상(적층에 대한 깊이나 범위 등)으로 자유롭게 가공할 수 있다. 예를 들면, 레이저광의 조사에 의해 광흡수층(또는 광흡수층하에 적층되는 도전층) 표면에 산화막이나 질화막 등의 절연막이 형성되어 버리는 경우, 그대로는 개구에 형성하는 도전막과 광흡수층의 전기적 접속을 행할 수 없을 우려가 있다. 이러한 경우라도 제 1 개구를 갖는 절연막을 마스크로 하여 제 1 개구의 저면에 노출된 절연막을 에칭에 의해 제거함으로써, 도전성을 갖는 광흡수층(또는 광흡수층하에 적층되는 도전층)을 제 2 개구에 노출할 수 있다.
이와 같이 복잡한 포토리소그래피 공정을 사용하여 마스크층의 형성을 하지 않고, 레이저광 조사에 의해서 도전층과 도전층을 전기적으로 접속하는 개구(콘택트홀)를 절연층에 형성할 수 있다.
제 1 전극층(185)은 양극, 또는 음극으로서 기능하고, Ti, Ni, W, Cr, Pt, Zn, Sn, In, 또는 Mo로부터 선택된 원소, 또는 질화티탄, TiSiXNY, WSiX, 질화텅스텐, WSiXNY, NbN 등의 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료를 주성분으로 하는 막 또는 이들의 적층막을 총막두께 100nm 내지 800nm의 범위로 사용하면 좋다.
본 실시형태에서는, 표시소자로서 발광소자를 사용하여, 발광소자로부터의 광을 제 1 전극층(185)측으로부터 추출하는 구조이기 때문에, 제 1 전극층(185)이 투광성을 갖는다. 제 1 전극층(185)으로서, 투명 도전막을 형성하여, 소망의 형상으로 에칭함으로써, 제 1 전극층(185)을 형성한다.
본 발명에 있어서는, 투광성 전극층인 제 1 전극층(185)에, 구체적으로는 투광성을 갖는 도전성 재료로 이루어지는 투명 도전막을 사용하면 좋고, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물 등을 사용할 수 있다. 물론, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 산화규소를 첨가한 인듐주석산화물(ITSO) 등도 사용할 수 있다.
또한, 투광성을 갖지 않는 금속막과 같은 재료로서도 막두께를 얇게(바람직하게는, 5nm 내지 30nm 정도의 두께) 하여 광을 투과 가능한 상태로 함으로써, 제 1 전극층(185)으로부터 광을 방사하는 것이 가능해진다. 또한, 제 1 전극층(185)에 사용할 수 있는 금속박막으로서는, 티탄, 텅스텐, 니켈, 금, 백금, 은, 알루미늄, 마그네슘, 칼슘, 리튬, 및 이들의 합금으로 이루어지는 도전막 등을 사용할 수 있다.
제 1 전극층(185)은, 증착법, 스퍼터법, CVD법, 인쇄법, 디스펜서법 또는 액적 토출법 등을 사용하여 형성할 수 있다. 본 실시형태에서는, 제 1 전극층(185)으로서, 산화텅스텐을 포함하는 인듐아연산화물을 사용하여 스퍼터링법에 의해서 제조한다. 제 1 전극층(185)은, 바람직하게는 총막두께 100nm 내지 800nm의 범위에서 사용하면 좋다. 제 1 전극층(185)도 실시형태 3에서 나타내는 바와 같이, 전치기판에 도전성을 갖는 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하여도 좋다.
제 1 전극층(185)은, 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 식정(拭淨)하여, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 제 1 전극층(185)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 하여도 좋다.
제 1 전극층(185)을 형성 후, 가열처리를 하여도 좋다. 이 가열처리에 의해, 제 1 전극층(185)중에 포함되는 수분은 방출된다. 따라서, 제 1 전극층(185)에서는 탈가스화(degasification) 등이 발생하지 않기 때문에, 제 1 전극층상에 수분에 의해서 열화하기 쉬운 발광 재료를 형성하여도, 발광 재료는 열화하지 않고, 신뢰성이 높은 표시장치를 제조할 수 있다.
다음에, 제 1 전극층(185)의 단부, 소스 전극층 또는 드레인 전극층을 덮는 절연층(186; 격벽, 장벽 등으로 불림)을 형성한다.
절연층(186)으로서는 산화규소, 질화규소, 산화질화규소, 질화산화규소 등을 사용할 수 있고, 단층이거나 2층, 3층과 같은 적층 구조이어도 좋다. 또한, 절연 층(186)의 다른 재료로서, 질화알루미늄, 산소 함유량이 질소 함유량보다도 많은 산화질화알루미늄, 질소 함유량이 산소 함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, DLC, 질소함유탄소, 폴리실라잔, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 실록산을 포함하는 재료를 사용하여도 좋다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는, 감광성, 비감광성 어느 것이라도 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 폴리실라잔을 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광 경화형 폴리벤조옥사졸 등을 사용할 수 있다.
절연층(186)은, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition), 또한, 선택적으로 패턴을 형성할 수 있는 액적 토출법이나, 패턴이 전사 또는 묘사할 수 있는 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법), 디스펜서법, 그 외 스핀 코팅법 등의 도포법, 침지법 등을 사용할 수도 있다.
소망의 형상으로 가공하는 에칭 가공은, 플라즈마 에칭(드라이 에칭) 또는 웨트 에칭의 어느 쪽을 채용하여도 좋다. 대면적기판을 처리하기 위해서는 플라즈마에칭이 적합하다. 에칭가스로서는, CF4, NF3 등의 불소계의 가스, 또는 Cl2, BCl3 등의 염소계의 가스를 사용하여, He나 Ar 등의 불활성 가스를 적절하게 더하여도 좋다. 또한, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하 고, 기판의 전체면에 마스크층을 형성할 필요는 없다.
도 15a에 도시하는 접속영역(205)에 있어서, 제 2 전극층과 동일 공정, 동일 재료로 형성되는 배선층은 게이트 전극층과 동일 공정도, 동일 재료로 형성되는 배선층과 전기적으로 접속한다.
제 1 전극층(185)의 위에는 발광층(188)이 형성된다. 또, 도 15에서는 1화소밖에 도시하지 않았지만, 본 실시형태에서는 R(빨강), G(초록), B(파랑)의 각 색에 대응한 전계 전극층을 나누어 만들고 있다.
다음에, 발광층(188)의 위에 도전막으로 이루어지는 제 2 전극층(189)이 형성된다. 제 2 전극층(189)으로서는, A1, Ag, Li, Ca, 또는 이들의 합금이나 화합물 MgAg, MgIn, AlLi, CaF2, 또는 질화칼슘을 사용하면 좋다. 이렇게 해서 제 1 전극층(185), 발광층(188) 및 제 2 전극층(189)으로 이루어지는 발광소자(190)가 형성된다(도 15b 참조.).
도 15에 도시한 본 실시형태의 표시장치에 있어서, 발광소자(190)로부터 발한 광은, 제 1 전극층(185)측으로부터, 도 15b중의 화살표의 방향으로 투과하여 사출된다.
본 실시형태에서는, 제 2 전극층(189)상에 패시베이션막(보호막)으로서 절연층을 형성하여도 좋다. 이와 같이 제 2 전극층(189)을 덮도록 하여 패시베이션막을 형성하는 것은 유효하다. 패시베이션막으로서는, 질화규소, 산화규소, 산화질화규소, 질화산화규소, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소 함유 량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소함유탄소를 포함하는 절연막으로 이루어지고, 상기 절연막을 단층 또는 조합한 적층을 사용할 수 있다. 또는 실록산수지를 사용하여도 좋다.
이 때, 커버리지가 좋은 막을 패시베이션막으로서 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것은 유효하다. DLC막은 실온으로부터 100℃ 이하의 온도 범위에서 성막 가능하기 때문에, 내열성이 낮은 발광층(188)의 상방에도 용이하게 성막할 수 있다. DLC막은, 플라즈마 CVD법(대표적으로는, RF 플라즈마 CVD법, 마이크로파 CVD법, 전자 사이클로트론 공명(ECR) CVD법, 열필라멘트 CVD법 등), 연소염법(燃燒炎法), 스퍼터법, 이온빔 증착법, 레이저 증착법 등으로 형성할 수 있다. 성막에 사용하는 반응가스는, 수소가스와, 탄화수소계의 가스(예를 들면 CH4, C2H2, C6H6 등)를 사용하고, 글로 방전에 의해 이온화하여, 부(負)의 자기 바이어스가 가해진 캐소드에 이온을 가속 충돌시켜 성막한다. 또한, CN막은 반응가스로서 C2H4가스와 N2가스를 사용하여 형성하면 좋다. DLC막은 산소에 대한 블로킹 효과가 높아, 발광층(188)의 산화를 억제하는 것이 가능하다. 그 때문에, 이 후에 계속되는 밀봉 공정을 하는 동안에 발광층(188)이 산화하는 문제를 방지할 수 있다.
이와 같이 발광소자(190)가 형성된 기판(150)과, 밀봉기판(195)을 밀봉재(192)에 의해서 고착하여, 발광소자를 밀봉한다(도 15 참조.). 밀봉재(192)로서는, 대표적으로는 가시광경화성, 자외선경화성 또는 열경화성의 수지를 사용하는 것이 바람직하다. 예를 들면, 비스페놀 A형 액상수지, 비스페놀 A형 고형수지, 브롬함유 에폭시수지, 비스페놀 F형 수지, 비스페놀 AD형 수지, 페놀형 수지, 크레졸형 수지, 노볼락형 수지, 환상지방족 에폭시수지, 에피비스(Epi-Bis)형 에폭시수지, 글리시딜에스테르수지, 글리시딜아민계 수지, 헤테로사이클릭식 에폭시수지, 변성에폭시수지 등의 에폭시수지를 사용할 수 있다. 또, 밀봉재로 둘러싸인 영역에는 충전재(193)를 충전하여도 좋고, 질소분위기하에서 밀봉함으로써, 질소 등을 봉입하여도 좋다. 본 실시형태는, 하면(下面) 사출형이기 때문에, 충전재(193)는 투광성을 가질 필요는 없지만, 충전재(193)를 투과하여 광을 추출하는 구조의 경우는, 투광성을 가질 필요가 있다. 대표적으로는 가시광경화, 자외선경화 또는 열경화의 에폭시수지를 사용하면 좋다. 이상의 공정에서, 본 실시형태에 있어서의, 발광소자를 사용한 표시기능을 갖는 표시장치가 완성된다. 또한 충전재는, 액상의 상태로 적하하여, 표시장치내에 충전할 수도 있다. 충전제로서, 건조제 등의 흡습성을 포함하는 물질을 사용하면, 한층 더 흡수 효과가 얻어져, 소자의 열화를 막을 수 있다.
EL 표시패널내에는 소자의 수분에 의한 열화를 막기 위해서, 건조제가 설치된다. 본 실시형태에서는, 건조제는, 화소 영역을 둘러싸도록 밀봉기판에 형성된 오목부에 설치되어, 박형화를 방해하지 않는 구성으로 한다. 또한, 게이트 배선층에 대응하는 영역에도 건조제를 형성하고, 흡수 면적을 넓게 하면, 흡수 효과가 높다. 또한, 직접 발광하지 않는 게이트 배선층상에 건조제를 형성하면, 광 추출 효율을 저하시키지도 않는다.
또, 본 실시형태에서는, 유리기판으로 발광소자를 밀봉한 경우를 나타내지만, 밀봉의 처리는, 발광소자를 수분으로부터 보호하기 위한 처리이고, 커버재로 기계적으로 봉입하는 방법, 열경화성수지 또는 자외광 경화성수지로 봉입하는 방법, 금속산화물이나 질화물 등의 배리어 능력이 높은 박막에 의해 밀봉하는 방법의 어느 하나를 사용한다. 커버재로서는, 유리, 세라믹, 플라스틱 또는 금속을 사용할 수 있지만, 커버재측에 광을 방사시키는 경우는 투광성이어야만 한다. 또한, 커버재와 상기 발광소자가 형성된 기판은 열경화성수지 또는 자외광 경화성수지 등의 밀봉재를 사용하여 접합되고, 열처리 또는 자외광 조사처리에 의해서 수지를 경화시켜 밀폐공간을 형성한다. 이 밀폐공간의 속에 산화바륨으로 대표되는 흡습재를 형성하는 것도 유효하다. 이 흡습재는, 밀봉재의 위에 접하여 형성하여도 좋고, 발광소자로부터의 광을 방해하지 않는, 격벽의 위나 주변부에 형성하여도 좋다. 또한, 커버재와 발광소자가 형성된 기판의 공간을 열경화성 수지 또는 자외광 경화성수지로 충전하는 것도 가능하다. 이 경우, 열경화성수지 또는 자외광 경화성수지 중에 산화바륨으로 대표되는 흡습재를 첨가해 두는 것은 유효하다.
또한, 소스 전극층 또는 드레인 전극층과 제 1 전극층이 직접 접하여 전기적인 접속을 하지 않고, 배선층을 통하여 접속하여도 좋다.
본 실시형태에서는, 외부단자 접속영역(202)에 있어서, 단자전극층(178)에 이방성 도전층(196)에 의해서 FPC(194)를 접속하고, 외부와 전기적으로 접속하는 구조로 한다. 또한 표시장치의 상면도인 도 15a에서 도시하는 바와 같이, 본 실시형태에 있어서 제조되는 표시장치는 신호선 구동회로를 갖는 주변 구동회로 영 역(204), 주변 구동회로 영역(209)의 외에, 주사선 구동회로를 갖는 주변 구동회로 영역(207), 주변 구동회로 영역(208)이 형성되어 있다.
본 실시형태에서는, 상기와 같은 회로로 형성하지만, 본 발명은 이것에 한정되지 않고, 주변 구동회로로서 IC 칩을 상술한 COG 방식이나 TAB 방식에 의해서 실장한 것이어도 좋다. 또한, 게이트선 구동회로, 소스선 구동회로는 복수이거나 단수이어도 좋다.
또한, 본 발명의 표시장치에 있어서, 화면표시의 구동방법은 특히 한정되지 않고, 예를 들면, 점 순차 구동방법이나 선 순차 구동방법이나 면 순차 구동방법 등을 사용하면 좋다. 대표적으로는, 선 순차 구동방법으로 하여, 시분할 계조 구동방법이나 면적 계조 구동방법을 적절하게 사용하면 좋다. 또한, 표시장치의 소스선에 입력하는 영상신호는, 아날로그신호이어도 좋고, 디지털신호이어도 좋고, 적절하게, 영상신호에 맞추어 구동회로 등을 설계하면 좋다.
본 실시형태는 실시형태 1 내지 실시형태 3과 적절하게 조합할 수 있다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 6)
본 발명을 적용하여 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 사용하여 표시장치를 형성할 수 있지만, 발광소자를 사용하여, 또한, 상기 발광소 자를 구동하는 트랜지스터로서 n 채널형 트랜지스터를 사용한 경우, 상기 발광소자로부터 발생하는 광은, 하방 방사, 상방 방사, 양쪽 방사의 어느 하나를 행한다. 여기에서는, 각각의 경우에 따른 발광소자의 적층 구조에 관해서, 도 17을 사용하여 설명한다.
또한, 본 실시형태에서는, 본 발명을 적용한 채널 보호형의 박막 트랜지스터(461, 471, 481)를 사용한다. 박막 트랜지스터(481)는, 투광성을 갖는 기판(480)상에 형성되고, 게이트 전극층(493), 게이트 절연층(497), 반도체층(482), n 형을 갖는 반도체층(495a), n 형을 갖는 반도체층(495b), 소스 전극층 또는 드레인 전극층(487a), 소스 전극층 또는 드레인 전극층(487b), 채널 보호층(496), 절연층(499), 배선층(498)에 의해 형성된다. 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층 등은 실시형태 3에서 나타내는 바와 같이, 전치기판에 도전성을 갖는 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하여도 좋다. 공정이 간략화하고, 재료의 손실도 방지할 수 있기 때문에, 저비용화를 달성할 수 있다.
본 실시형태에서 나타내는 도 17a 내지 도 17c에 있어서, 절연층(499)에 소스 전극층 또는 드레인 전극층(487b)에 도달하는 콘택트홀(개구)을 형성한다.
본 실시형태에서는, 실시형태 1에서 나타낸 것처럼 레이저광을 사용하여 제 1 개구를 형성하고, 또 제 1 개구를 갖는 박막을 사용하여 제 2 개구를 형성한다. 절연층(499)측으로부터 레이저광을 선택적으로 소스 전극층 또는 드레인 전극층(487b)에 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극 층(487b)의 조사영역상의 절연층(499)은 제거되어, 제 1 개구를 형성할 수 있다.
다음에 제 1 개구를 갖는 절연층(499)을 마스크로 하여, 소스 전극층 또는 드레인 전극층(487b)을 에칭에 의해 제거하여, 게이트 절연층(497)에 도달하는 제 2 개구를 형성할 수 있다. 제 2 개구를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
소스 전극층 또는 드레인 전극층(487b) 및 게이트 절연층(497)이 노출된 개구에 배선층(498)을 형성하고, 소스 전극층 또는 드레인 전극층(487b)과 배선층(498)은 전기적으로 접속할 수 있다. 배선층(498)은 발광소자의 제 1 전극층(484)과 접속되기 때문에, 배선층(498)을 통하여 박막 트랜지스터(481)와 발광소자가 전기적으로 접속된다.
레이저광에 의해서 선택적으로 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋고 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 도전층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 레이저광 조사에 의한 박막 제거와, 에칭에 의한 박막 제거라는 복수의 공정을 사용하여 개구를 형성하기 때문에, 적층하는 박막의 에칭에 대한 선택비가 높더라도, 소망의 형상(적층에 대한 깊이나 범위 등)으로 자유롭게 가공할 수 있다. 예를 들면, 레이저광의 조사에 의해 광흡수층(또는 광흡수층하에 적층되는 도전층) 표면에 산화막이나 질화막 등의 절연막이 형성되어 버리는 경우, 그대로는 개구에 형성하는 도전막과 광흡수층의 전기적 접속을 할 수 없을 우려가 있다. 이러한 경우라도 레이저광 조사에 의한 제 1 개구를 마스크로 하여 제 1 개구의 저면에 노출된 절연막을 에칭에 의해 제거함으로써, 도전성을 갖는 광흡수층(또는 광흡수층하에 적층되는 도전층)을 제 2 개구에 노출할 수 있다.
이와 같이 복잡한 포토리소그래피 공정을 사용하여 마스크층을 형성하지 않고, 레이저광 조사에 의해서 도전층과 도전층을 전기적으로 접속하는 개구(콘택트홀)를 절연층에 형성할 수 있다.
소스 전극층 또는 드레인 전극층(487b) 및 게이트 절연층(497)이 노출된 개구에 배선층(475)을 형성하고, 소스 전극층 또는 드레인 전극층(487b)과 배선층(475)은 전기적으로 접속할 수 있다. 배선층(475)은 발광소자의 제 1 전극층(472)과 접속되기 때문에, 배선층(475)을 통하여 박막 트랜지스터(471)와 발광소자가 전기적으로 접속된다.
본 실시형태에서는, 반도체층으로서 비정질 반도체층을 사용한다. 그러나 본 실시형태에 한정되지 않고, 반도체층으로서 결정성 반도체층을 사용하고, 일 도전형의 반도체층으로서 n 형을 갖는 반도체층을 사용할 수도 있다. n 형을 갖는 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다. 폴리실리콘과 같은 결정성 반도체층을 사용하는 경우, 일 도전형의 반도체층을 형성하지 않고, 결정성 반도체층에 불순물을 도입(첨가)하여 일 도전형을 갖는 불순물 영역을 형성하여도 좋다. 또한, 펜타센 등의 유 기반도체를 사용할 수도 있고, 유기반도체를 액적 토출법 등에 의해서 선택적으로 형성하면, 가공 공정을 간략화할 수 있다.
반도체층으로서 결정성 반도체층을 사용하는 경우를 설명한다. 우선, 비정질 반도체층을 결정화하여, 결정성 반도체층을 형성한다. 결정화 공정에서, 비정질 반도체층에 결정화를 촉진하는 원소(촉매원소, 금속원소라고도 나타냄)를 첨가하여, 열처리(550℃ 내지 750℃에서 3분 내지 24시간)에 의해 결정화를 한다. 결정화를 조장하는 원소로서는, 이 규소의 결정화를 조장하는 금속원소로서는 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 구리(Cu) 및 금(Au)으로부터 선택된 일종 또는 복수 종류를 사용할 수 있다.
결정화를 촉진하는 원소를 결정성 반도체층으로부터 제거, 또는 경감하기 위해서, 결정성 반도체층에 접하여, 불순물 원소를 포함하는 반도체층을 형성하고, 게터링 싱크(gettering sink)로서 기능시킨다. 불순물 원소로서는, n 형을 부여하는 불순물 원소, p 형을 부여하는 불순물 원소나 희소가스원소 등을 사용할 수 있고, 예를 들면 인(P), 질소(N), 비소(As), 안티몬(Sb), 비스무트(Bi), 붕소(B), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 크세논(Xe)으로부터 선택된 일종 또는 복수종을 사용할 수 있다. 결정화를 촉진하는 원소를 포함하는 결정성 반도체층에, n 형을 갖는 반도체층을 형성하고, 열처리(550℃ 내지 750℃에서 3분 내지 24시간)를 한다. 결정성 반도체층 중에 포함되는 결정화를 촉진하는 원소는, n 형을 갖는 반도체층 중으로 이동하고, 결정성 반도체층 중의 결정화를 촉진하는 원소는 제거, 또는 경감되어, 반도체층이 형성된다. 한편 n 형을 갖는 반도체층은, 결정성을 촉진하는 원소인 금속원소를 포함하는, n 형을 갖는 반도체층이 되고, 그 후 소망의 형상으로 가공되어 n 형을 갖는 반도체층이 된다. 이와 같이 n 형을 갖는 반도체층은, 반도체층의 게터링 싱크로서도 기능하고, 그대로 소스 영역 및 드레인 영역으로서도 기능한다.
반도체층의 결정화 공정과 게터링 공정을 복수의 가열처리에 의해 행하여도 좋고, 결정화 공정과 게터링 공정을 한번의 가열처리에 의해 행할 수도 있다. 이 경우는, 비정질 반도체층을 형성하고, 결정화를 촉진하는 원소를 첨가하여, 게터링 싱크가 되는 반도체층을 형성한 후, 가열처리를 하면 좋다.
본 실시형태에서는, 게이트 절연층을 복수층의 적층으로 형성하고, 게이트 절연층(497)으로서 게이트 전극층(493)측으로부터 질화산화규소막, 산화질화규소막을 형성하여, 2층의 적층 구조로 한다. 적층되는 절연층은, 동일 챔버 내에서 진공을 깨지 않고 동일 온도하에서, 반응가스를 바꾸면서 연속적으로 형성하면 좋다. 진공을 깨지 않고 연속적으로 형성하면, 적층하는 막끼리의 계면이 오염되는 것을 막을 수 있다.
채널 보호층(496)은, 액적 토출법을 사용하여 폴리이미드 또는 폴리비닐알콜 등을 적하하여도 좋다. 그 결과, 노광 공정을 생략할 수 있다. 채널 보호층으로서는, 무기재료(산화규소, 질화규소, 산화질화규소, 질화산화규소 등), 감광성 또는 비감광성의 유기재료(유기수지재료)(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트, 벤조사이클로부텐 등), 저유전율 재료 등의 일종, 또는 복수 종으로 이루어지는 막, 또는 이들의 막의 적층 등을 사용할 수 있다. 또한, 실록산 재료를 사용하여도 좋다. 제조법으로서는, 플라즈마 CVD법이나 열 CVD법 등의 기상성장법이나 스퍼터링법을 사용할 수 있다. 또한, 액적 토출법이나, 디스펜서법, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법)을 사용할 수도 있다. 도포법으로 얻어지는 SOG막 등도 사용할 수 있다.
우선, 기판(480)측으로 방사하는 경우, 요컨대 하방 방사를 하는 경우에 관해서, 도 17a를 사용하여 설명한다. 이 경우, 박막 트랜지스터(481)에 전기적으로 접속하도록, 소스 전극층 또는 드레인 전극층(487b)에 접하고, 배선층(498), 제 1 전극층(484), 전계 발광층(485), 제 2 전극층(486)이 차례로 적층된다. 광이 투과하는 기판(480)은 적어도 가시영역의 광에 대하여 투광성을 가질 필요가 있다.
다음에, 기판(460)과 반대측으로 방사하는 경우, 요컨대 상방 방사를 하는 경우에 관해서, 도 17b를 사용하여 설명한다. 박막 트랜지스터(461)는, 상술한 박막 트랜지스터(481)와 동일하게 형성할 수 있다. 박막 트랜지스터(461)에 전기적으로 접속하는 소스 전극층 또는 드레인 전극층(462)이 제 1 전극층(463)과 접하여, 전기적으로 접속한다. 제 1 전극층(463), 전계 발광층(464), 제 2 전극층(465)이 차례로 적층된다. 소스 전극층 또는 드레인 전극층(462)은 반사성을 갖는 금속층이고, 발광소자로부터 방사되는 광을 화살표의 상면에 반사한다. 소스 전극층 또는 드레인 전극층(462)은 제 1 전극층(463)과 적층하는 구조로 되어 있기 때문에, 제 1 전극층(463)에 투광성의 재료를 사용하여, 광이 투과하여도, 상기 광은 소스 전극층 또는 드레인 전극층(462)에 있어서 반사되고, 기판(460)과 반대측 으로 방사한다. 물론 제 1 전극층(463)을, 반사성을 갖는 금속막을 사용하여 형성하여도 좋다. 발광소자로부터 방출하는 광은 제 2 전극층(465)을 투과하여 방출되기 때문에, 제 2 전극층(465)은, 적어도 가시영역의 광에 있어서 투광성을 갖는 재료로 형성한다.
마지막으로, 광이 기판(470)측과 그 반대측의 양측으로 방사하는 경우, 요컨대 양쪽 방사를 하는 경우에 관해서, 도 17c를 사용하여 설명한다. 박막 트랜지스터(471)도 채널 보호형의 박막 트랜지스터이다. 박막 트랜지스터(471)의 반도체층에 전기적으로 접속하는 소스 전극층 또는 드레인 전극층에 배선층(475), 제 1 전극층(472)이 전기적으로 접속하고 있다. 제 1 전극층(472), 전계 발광층(473), 제 2 전극층(474)이 차례로 적층된다. 이 때, 제 1 전극층(472)과 제 2 전극층(474)의 어느 것도 적어도 가시영역에서 투광성을 갖는 재료, 또는 광을 투과할 수 있는 두께로 형성하면, 양쪽 방사가 실현된다. 이 경우, 광이 투과하는 절연층이나 기판(470)도 적어도 가시영역의 광에 대하여 투광성을 가질 필요가 있다.
본 실시형태는, 실시형태 1 내지 실시형태 5와 각각 자유롭게 조합하는 것이 가능하다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 7)
본 실시형태에서는, 신뢰성도 높고, 더욱 간략화된 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관해서 설명한다. 상세하게는 표시소자에 발광소자를 사용하는 발광표시장치에 관해서 설명한다.
본 실시형태에서는, 본 발명의 표시장치의 표시소자로서 적용할 수 있는 발광소자의 구성을, 도 22를 사용하여 설명한다.
도 22는 발광소자의 소자구조이고, 제 1 전극층(870)과 제 2 전극층(850)의 사이에, 유기 화합물과 무기 화합물을 혼합하여 이루어지는 전계 발광층(860)이 끼워진 발광소자이다. 전계 발광층(860)은, 도시한 바와 같이, 제 1 층(804), 제 2 층(803), 제 3 층(802)으로 구성되어 있다.
우선, 제 1 층(804)은, 제 2 층(803)에 홀을 수송하는 기능을 하는 층이고, 적어도 제 1 유기 화합물과, 제 1 유기 화합물에 대하여 전자수용성을 나타내는 제 1 무기 화합물을 포함하는 구성이다. 중요한 것은, 단지 제 1 유기 화합물과 제 1 무기 화합물이 서로 혼합되어 있는 것은 아니고, 제 1 무기 화합물이 제 1 유기 화합물에 대하여 전자수용성을 나타내는 점이다. 이러한 구성으로 함으로써, 원래 내재적인 캐리어를 거의 갖지 않는 제 1 유기 화합물에 많은 홀 캐리어가 발생하여, 극히 우수한 홀 주입성 및 홀 수송성을 나타낸다.
따라서 제 1 층(804)은, 무기 화합물을 혼합함으로써 얻어진다고 생각되고 있는 효과(내열성의 향상 등) 뿐만 아니라, 우수한 도전성(제 1 층(804)에 있어서는 특히, 홀 주입성 및 수송성)도 얻을 수 있다. 이 사실은, 서로 전자적인 상호 작용을 미치게 하지 않는 유기 화합물과 무기 화합물을 단순히 혼합한 종래의 홀 수송층에서는, 얻을 수 없는 효과이다. 이 효과에 의해, 종래보다도 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하지 않고 제 1 층(804)을 두껍게 할 수 있기 때문에, 먼지 등에 기인하는 소자의 단락도 억제할 수 있다.
그런데, 상술한 바와 같이, 제 1 유기 화합물에는 홀 캐리어가 발생하기 때문에, 제 1 유기 화합물로서는 홀 수송성의 유기 화합물이 바람직하다. 홀 수송성의 유기 화합물로서는, 예를 들면, 프탈로시아닌(약칭:H2Pc), 구리프탈로시아닌(약칭:CuPc), 바나딜프탈로시아닌(약칭:VOPc),4,4',4''-트리스(N,N-디페닐아미노)트리페닐아민(약칭:TDATA),4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭:MTDATA),1,3,5-트리스[N,N-디(m-톨릴)아미노]벤젠(약칭:m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭:TPD), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭:NPB),4,4'-비스{N-[4-디(m-톨릴)아미노]페닐-N-페닐아미노}비페닐(약칭:DNTPD),4,4',4''-트리스(N-카바졸릴)트리페닐아민(약칭:TCTA) 등을 들 수 있지만, 이들에 한정되는 것은 아니다. 또한, 상술한 화합물 중에서도, TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA 등으로 대표되는 방향족 아민 화합물은, 홀 캐리어가 발생하기 쉽고, 제 1 유기 화합물로서 적합한 화합물군이다.
한편, 제 1 무기 화합물은, 제 1 유기 화합물로부터 전자를 받아들이기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지의 금속산화물 또는 금속질화물이 가능하지만, 주기표 제 4 족 내지 제 12 족 중 어느 한 천이금속산화물이 전자수용성을 나 타내기 쉬워 적합하다. 구체적으로는, 산화티탄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화루테늄, 산화루테늄, 산화아연 등을 들 수 있다. 또한, 상술한 금속산화물 중에서도, 주기표 제 4 족 내지 제 8 족 중 어느 하나의 천이금속산화물은 전자수용성이 높은 것이 많아, 바람직하다. 특히 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화루테늄은 진공증착이 가능하여 다루기 쉽기 때문에 적합하다.
또, 제 1 층(804)은, 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다.
다음에, 제 3 층(802)에 관해서 설명한다. 제 3 층(802)은, 제 2 층(803)에 전자를 수송하는 기능을 맡는 층이고, 적어도 제 3 유기 화합물과, 제 3 유기 화합물에 대하여 전자공여성을 나타내는 제 3 무기 화합물을 포함하는 구성이다. 중요한 것은, 단 제 3 유기 화합물과 제 3 무기 화합물이 서로 혼합되어 있는 것이 아니고, 제 3 무기 화합물이 제 3 유기 화합물에 대하여 전자공여성을 나타내는 점이다. 이러한 구성으로 함으로써, 본래 내재적인 캐리어를 거의 갖지 않는 제 3 유기 화합물에 많은 전자캐리어가 발생하여, 극히 우수한 전자주입성 및 전자수송성을 나타낸다.
따라서 제 3 층(802)은, 무기 화합물을 혼합함으로써 얻어진다고 생각되는 효과(내열성의 향상 등)뿐만 아니라, 우수한 도전성(제 3 층(802)에 있어서는 특히, 전자주입성 및 수송성)도 얻을 수 있다. 이 사실은, 서로 전자적인 상호작용 을 미치게 하지 않는 유기 화합물과 무기 화합물을 단순히 혼합한 종래의 전자수송층에서는 얻을 수 없는 효과이다. 이 효과에 의해, 종래보다도 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하지 않고 제 3 층(802)을 두껍게 할 수 있기 때문에, 먼지 등에 기인하는 소자의 단락도 억제할 수 있다.
그런데, 상술한 바와 같이, 제 3 유기 화합물에는 전자캐리어가 발생하기 때문에, 제 3 유기 화합물로서는 전자수송성의 유기 화합물이 바람직하다. 전자수송성의 유기 화합물로서는, 예를 들면, 트리스(8-퀴놀리놀레이토)알루미늄(약칭:Alq3), 트리스(4-메틸-8-퀴놀리놀레이토)알루미늄(약칭:Almq3), 비스(10-하이드록시벤조[h]-퀴놀리네이토)베릴륨(약칭:BeBq2), 비스(2-메틸-8-퀴놀리놀레이토; 4-페닐페놀레이토)알루미늄(약칭:BAlq), 비스[2-(2'-하이드록시페닐)벤조옥사졸레이토]아연(약칭:Zn(BOX)2),비스[2-(2'-하이드록시페닐)벤조티아졸레이토]아연(약칭:Zn(BTZ)2),바소페난트롤린(약칭:BPhen),바소쿠프로인(약칭:BCP),2-(4-비페닐릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭:PBD),1,3-비스[5-(4-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭:OXD-7),2,2',2''-(1,3,5-벤젠트리일)-트리스(1-페닐-1H-벤조이미다졸; 약칭:TPBI), 3-(4-비페니릴)-4-페닐-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭:TAZ),3-(4-비페니릴)-4-(4-에틸페닐)-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭:p-EtTAZ) 등을 들 수 있지만, 이들에 한정되는 것은 아니다. 또한, 상술한 화합물 중에서도, Alq3, Almq3, BeBq2, BAlq, Zn(BOX)2, Zn(BTZ)2 등으로 대 표되는 방향환을 포함하는 킬레이트 배위자(chelate ligand)를 갖는 킬레이트 금속착체나, BPhen, BCP 등으로 대표되는 페난트롤린 골격을 갖는 유기 화합물이나, PBD, OXD-7 등으로 대표되는 옥사디아졸 골격을 갖는 유기 화합물은, 전자캐리어가 발생하기 쉬워, 제 3 유기 화합물로서 적합한 화합물군이다.
한편, 제 3 무기 화합물은, 제 3 유기 화합물에 전자를 부여하기 쉬운 것이면 어떤 것이어도 좋고, 여러 가지의 금속산화물 또는 금속질화물이 가능하지만, 알칼리금속산화물, 알칼리토류금속산화물, 희토류금속산화물, 알칼리금속질화물, 알칼리토류금속질화물, 희토류금속질화물이 전자공여성을 나타내기 쉬워 적합하다. 구체적으로는, 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 들 수 있다. 특히 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은 진공증착이 가능하여 다루기 쉽기 때문에 적합하다.
또, 제 3 층(802)은, 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다.
다음에, 제 2 층(803)에 관해서 설명한다. 제 2 층(803)은 발광 기능을 맡는 층이고, 발광성의 제 2 유기 화합물을 포함한다. 또한, 제 2 무기 화합물을 포함하는 구성이어도 좋다. 제 2 층(803)은, 여러 가지의 발광성의 유기 화합물, 무기 화합물을 사용하여 형성할 수 있다. 단, 제 2 층(803)은, 제 1 층(804)이나 제 3 층(802)과 비교하여 전류가 흐르기 어렵다고 생각되기 때문에, 그 막두께는 10nm 내지 100nm 정도가 바람직하다.
제 2 유기 화합물로서는, 발광성의 유기 화합물이면 특별히 한정되는 것은 아니고, 예를 들면, 9,10-디(2-나프틸)안트라센(약칭:DNA),9,10-디(2-나프틸)-2-tert-부틸안트라센(약칭:t-BuDNA),4,4'-비스(2,2-디페닐비닐)비페닐(약칭:DPVBi), 쿠마린30,쿠마린6,쿠마린545,쿠마린545T,페릴렌,루블렌,페리플란텐,2,5,8,11-테트라(tert-부틸)페릴렌(약칭:TBP),9,10-디페닐안트라센(약칭:DPA),5,12-디페닐테트라센,4-(디시아노메틸렌)-2-메틸-[p-(디메틸아미노)스티릴]-4H-피란(약칭:DCM1),4-(디시아노메틸렌)-2-메틸-6-[2-(쥬롤리딘-9-일)에테닐]-4H-피란(약칭:DCM2),4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭:BisDCM) 등을 들 수 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디네이토-N,C2']이리듐(피콜리네이트)(약칭:FIrpic),비스{2-[3',5'-비스(트리플루오로메틸)페닐]피리디네이토-N,C2'}이리듐(피콜리네이트)(약칭:Ir(CF3ppy)2(pic)),트리스(2-페닐피리디네이토-N,C2')이리듐(약칭:Ir(ppy)3),비스(2-페닐피리디네이토-N,C2')이리듐(아세틸아세토네이트)(약칭:Ir(ppy)2(acac)),비스[2-(2'-티에닐)피리디네이토-N,C3']이리듐(아세틸아세토네이트)(약칭:Ir(thp)2(acac)),비스(2-페닐퀴놀리네이토-N,C2')이리듐(아세틸아세토네이트)(약칭:Ir(pq)2(acac)),비스[2-(2'-벤조티에닐)피리디네이토-N,C3']이 리듐(아세틸아세토네이트)(약칭:Ir(btp)2(acac)) 등의 인광을 방출할 수 있는 화합물을 사용할 수도 있다.
제 2 층(803)을 1중항 여기 발광 재료 외에, 금속착체 등을 포함하는 3중항 여기 재료를 사용하여도 좋다. 예를 들면, 적색의 발광성의 화소, 녹색의 발광성의 화소 및 청색의 발광성의 화소 중, 휘도 반감시간이 비교적 짧은 적색의 발광성의 화소를 3중항 여기 발광 재료로 형성하고, 다른 것을 1중항 여기 발광 재료로 형성한다. 3중항 여기 발광 재료는 발광 효율이 좋기 때문에, 같은 휘도를 얻는 데 소비전력이 적어도 된다는 특징이 있다. 즉, 적색화소에 적용한 경우, 발광소자에 흘리는 전류량이 적어도 되기 때문에, 신뢰성을 향상시킬 수 있다. 저소비 전력화로서, 적색의 발광성의 화소와 녹색의 발광성의 화소를 3중항 여기 발광 재료로 형성하고, 청색의 발광성의 화소를 1중항 여기 발광 재료로 형성하여도 좋다. 인간의 시감도(視感度)가 높은 녹색의 발광소자도 3중항 여기 발광 재료로 형성함으로써, 더욱 저소비 전력화를 도모할 수 있다.
또한, 제 2 층(803)에 있어서는, 상술한 발광을 나타내는 제 2 유기 화합물뿐만 아니라, 또 다른 유기 화합물이 첨가되어 있어도 좋다. 첨가할 수 있는 유기 화합물로서는, 예를 들면, 앞서 설명한 TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq3, Almq3, BeBq2, BAlq, Zn(BOX)2, Zn(BTZ)2, BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi 등의 외에, 4,4'-비스(N-카바졸릴)비페닐(약칭:CBP),1,3,5-트리스[4-(N-카바졸릴)페닐]벤젠(약칭:TCPB) 등을 사용할 수 있지만, 이들에 한정되는 것은 아니다. 또, 이와 같이 제 2 유기 화합물 이외에 첨가하는 유기 화합물은, 제 2 유기 화합물을 효율적으로 발광시키기 위해서, 제 2 유기 화합물의 여기 에너지보다도 큰 여기 에너지를 갖고, 또한 제 2 유기 화합물보다도 많이 첨가되어 있는 것이 바람직하다(이것에 의해, 제 2 유기 화합물의 농도 소광(消光)을 막을 수 있다). 또한, 다른 기능으로서, 제 2 유기 화합물과 함께 발광을 나타내어도 좋다(이것에 의해, 백색 발광 등도 가능해진다).
제 2 층(803)은, 발광 파장대가 다른 발광층을 화소마다 형성하고, 컬러표시를 하는 구성으로 하여도 좋다. 전형적으로는, R(빨강), G(초록), B(파랑)의 각 색에 대응한 발광층을 형성한다. 이 경우에도, 화소의 광 방사측에 그 발광 파장대의 광을 투과하는 필터를 설치한 구성으로 함으로써, 색 순도의 향상이나, 화소부의 경면화(mirror surface(반사))의 방지를 도모할 수 있다. 필터를 설치함으로써, 종래 필요시되었던 원편광판 등을 생략하는 것이 가능해지고, 발광층으로부터 방사되는 광의 손실을 없앨 수 있다. 또, 비스듬하게 화소부(표시화면)를 본 경우에 발생하는 색조의 변화를 저감할 수 있다.
제 2 층(803)에서 사용할 수 있는 재료는 저분자계 유기 발광 재료이거나 고분자계 유기 발광 재료이어도 좋다. 고분자계 유기 발광 재료는 저분자계와 비교하여 물리적 강도가 높고, 소자의 내구성이 높다. 또한 도포에 의해 성막하는 것이 가능하기 때문에, 소자의 제조이 비교적 용이하다.
발광색은, 발광층을 형성하는 재료로 결정되기 때문에, 이들을 선택함으로써 소망의 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 전계 발광 재료는, 폴리파라페닐렌비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계를 들 수 있다.
폴리파라페닐렌비닐렌계에는, 폴리(파라페닐렌비닐렌)[PPV]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[RO-PPV], 폴리(2-(2'-에틸-헥소시)-5-메톡시-1,4-페닐렌비닐렌)[MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ROPh-PPV] 등을 들 수 있다. 폴리파라페닐렌계에는, 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥소시-1,4-페닐렌) 등을 들 수 있다. 폴리티오펜계에는, 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜)[PHT], 폴리(3-사이클로헥실티오펜)[PCHT], 폴리(3-사이클로헥실-4-메틸티오펜)[PCHMT], 폴리(3,4-디사이클로헥실티오펜)[PDCHT], 폴리[3-(4-옥틸페닐)-티오펜][POPT], 폴리[3-(4-옥틸페닐)-2,2-비티오펜][PTOPT] 등을 들 수 있다. 폴리플루오렌계에는, 폴리플루오렌[PF]의 유도체, 폴리(9,9-디알킬플루오렌)[PDAF], 폴리(9,9-디옥틸플루오렌)[PDOF] 등을 들 수 있다.
상기 제 2 무기 화합물로서는, 제 2 유기 화합물의 발광을 소광하기 어려운 무기 화합물이면 어떤 것이어도 좋고, 여러 가지의 금속산화물이나 금속질화물을 사용할 수 있다. 특히, 주기표 제 13 족 또는 제 14 족의 금속산화물은, 제 2 유기 화합물의 발광을 소광하기 어렵기 때문에 바람직하고, 구체적으로는 산화알루미늄, 산화갈륨, 산화규소, 산화게르마늄이 적합하다. 단, 이들에 한정되는 것은 아니다.
또, 제 2 층(803)은, 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층 을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다. 발광층의 층 구조는 변화시킬 수 있는 것이며, 특정한 전자주입 영역이나 발광 영역을 구비하지 않는 대신에, 전자 주입용의 전극층을 구비하거나, 발광성의 재료를 분산시켜서 구비하는 변형은, 본 발명의 취지를 일탈하지 않는 범위에 있어서 허용될 수 있는 것이다.
상기와 같은 재료로 형성한 발광소자는, 순방향으로 바이어스함으로써 발광한다. 발광소자를 사용하여 형성하는 표시장치의 화소는, 단순 매트릭스 방식, 또는 액티브 매트릭스 방식으로 구동할 수 있다. 어느 것으로 하여도, 개개의 화소는, 어떤 특정한 타이밍으로 순방향 바이어스를 인가하여 발광시키게 되지만, 어떤 일정 기간은 비발광 상태로 되어 있다. 이 비발광시간에 역방향의 바이어스를 인가함으로써 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는, 일정 구동 조건 하에서 발광 강도가 저하되는 열화나, 화소 내에서 비발광 영역이 확대하여 외관상 휘도가 저하되는 열화 모드가 있지만, 순방향 및 역방향으로 바이어스를 인가하는 교류적인 구동을 함으로써, 열화의 진행을 느리게 할 수 있고, 발광 표시장치의 신뢰성을 향상시킬 수 있다. 또한, 디지털 구동, 아날로그 구동 어느 것이나 적용 가능하다.
따라서, 밀봉기판에 컬러필터(착색층)를 형성하여도 좋다. 컬러필터(착색층)는 증착법이나 액적 토출법에 의해서 형성할 수 있고, 컬러필터(착색층)를 사용하면, 고세밀의 표시를 할 수도 있다. 컬러필터(착색층)에 의해, 각 RGB의 발광 스펙트럼에 있어서 넓은 피크가 날카로운 피크가 되도록 보정할 수 있기 때문이다.
단색의 발광을 나타내는 재료를 형성하고, 컬러필터나 색 변환층을 조합함으로써 풀컬러 표시를 할 수 있다. 컬러필터(착색층)나 색 변환층은, 예를 들면 밀봉기판에 형성하고, 소자기판에 접착하면 좋다.
물론 단색발광의 표시를 하여도 좋다. 예를 들면, 단색발광을 사용하여 에어리어 컬러 타입의 표시장치를 형성하여도 좋다. 에어리어 컬러 타입은, 패시브 매트릭스형의 표시부가 적합하고, 주로 문자나 기호를 표시할 수 있다.
제 1 전극층(870) 및 제 2 전극층(850)은 일함수를 고려하여 재료를 선택할 필요가 있고, 그리고 제 1 전극층(870) 및 제 2 전극층(850)은, 화소 구성에 의해 모두 양극, 또는 음극이 될 수 있다. 구동용 박막 트랜지스터의 극성이 p 채널형인 경우, 도 22a와 같이 제 1 전극층(870)을 양극, 제 2 전극층(850)을 음극으로 하면 좋다. 또한, 구동용 박막 트랜지스터의 극성이 n 채널형인 경우, 도 22b와 같이, 제 1 전극층(870)을 음극, 제 2 전극층(850)을 양극으로 하면 바람직하다. 제 1 전극층(870) 및 제 2 전극층(850)에 사용할 수 있는 재료에 관해서 언급한다. 제 1 전극층(870), 제 2 전극층(850)이 양극으로서 기능하는 경우는 일함수가 큰 재료(구체적으로는 4.5eV 이상의 재료)가 바람직하고, 제 1 전극층, 제 2 전극층(850)이 음극으로서 기능하는 경우는 일함수가 작은 재료(구체적으로는 3.5eV 이하의 재료)가 바람직하다. 그렇지만, 제 1 층(804)의 홀 주입, 홀 수송 특성이나, 제 3 층(802)의 전자주입성, 전자수송 특성이 우수하기 때문에, 제 1 전극층(870),제 2 전극층(850) 모두, 거의 일함수의 제한을 받지 않고, 여러 가지 재료를 사용할 수 있다.
도 22a, 도 22b에 있어서의 발광소자는, 제 1 전극층(870)으로부터 광을 추출하는 구조이기 때문에, 제 2 전극층(850)은, 반드시 광투광성을 가질 필요는 없다. 제 2 전극층(850)으로서는, Ti, Ni, W, Cr, Pt, Zn, Sn, In, Ta, Al, Cu, Au, Ag, Mg, Ca, Li 또는 Mo로부터 선택된 원소, 또는 질화티탄, TiSiXNY, WSiX, 질화텅스텐, WSiXNY, NbN 등의 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료를 주성분으로 하는 막 또는 이들의 적층막을 총 막두께 100nm 내지 800nm의 범위에서 사용하면 좋다.
제 2 전극층(850)은, 증착법, 스퍼터법, CVD법, 인쇄법, 디스펜서법 또는 액적 토출법 등을 사용하여 형성할 수 있다.
또한, 제 2 전극층(850)에 제 1 전극층(870)으로 사용하는 재료와 같은 투광성을 갖는 도전성 재료를 사용하면, 제 2 전극층(850)으로부터도 광을 추출하는 구조가 되고, 발광소자로부터 방사되는 광은, 제 1 전극층(870)과 제 2 전극층(850)과의 양쪽으로부터 방사되는 양면 방사 구조로 할 수 있다.
또, 제 1 전극층(870)이나 제 2 전극층(850)의 종류를 바꿈으로써, 본 발명의 발광소자는 여러 가지의 변형(variation)을 갖는다.
도 22b는, 전계 발광층(860)이, 제 1 전극층(870)측으로부터 제 3 층(802),제 2 층(803), 제 1 층(804)의 순으로 구성되어 있는 케이스이다.
이상에서 설명한 바와 같이, 본 발명의 발광소자는, 제 1 전극층(870)과 제 2 전극층(850)의 사이에 끼워진 층이, 유기 화합물과 무기 화합물이 복합된 층을 포함하는 전계 발광층(860)으로 이루어져 있다. 그리고, 유기 화합물과 무기 화합물을 혼합함으로써, 각각 단독으로는 얻어지지 않는 높은 캐리어 주입성, 캐리어 수송성과 같은 기능이 얻어지는 층(즉, 제 1 층(804) 및 제 3 층(802))이 형성되어 있는 유기 및 무기복합형의 발광소자이다. 또한, 상기 제 1 층(804), 제 3 층(802)은, 제 1 전극층(870)측에 형성되는 경우, 특히 유기 화합물과 무기 화합물이 복합된 층일 필요가 있어, 제 2 전극층(850)측에 형성되는 경우, 유기 화합물, 무기 화합물뿐이어도 좋다.
또, 전계 발광층(860)은 유기 화합물과 무기 화합물이 혼합된 층이지만, 그 형성 방법으로서는 여러 가지의 수법을 사용할 수 있다. 예를 들면, 유기 화합물과 무기 화합물의 양쪽을 저항 가열에 의해 증발시켜, 공증착하는 수법을 들 수 있다. 그 외, 유기 화합물을 저항 가열에 의해 증발시키는 한편, 무기 화합물을 일렉트론빔(EB)에 의해 증발시켜, 공증착하여도 좋다. 또한, 유기 화합물을 저항 가열에 의해 증발시키는 동시에, 무기 화합물을 스퍼터링하여, 양쪽을 동시에 퇴적하는 수법도 들 수 있다. 그 외, 습식법에 의해 성막하여도 좋다.
또한, 제 1 전극층(870) 및 제 2 전극층(850)에 관해서도 마찬가지로, 저항가열에 의한 증착법, EB 증착법, 스퍼터링, 습식법 등을 사용할 수 있다. 또한, 제 1 전극층(870) 및 제 2 전극층(850)도 실시형태 3에서 나타내는 것처럼, 전치기판에 도전성을 갖는 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하여도 좋다.
도 22c는, 도 22a에 있어서, 제 1 전극층(870)에 반사성을 갖는 전극층을 사 용하여, 제 2 전극층(850)에 투광성을 갖는 전극층을 사용하고 있고, 발광소자로부터 방사된 광은 제 1 전극층(870)에서 반사되고, 제 2 전극층(850)을 투과하여 방사된다. 마찬가지로 도 22d는, 도 22b에 있어서, 제 1 전극층(870)에 반사성을 갖는 전극층을 사용하고, 제 2 전극층(850)에 투광성을 갖는 전극층을 사용하고 있고, 발광소자로부터 방사된 광은 제 1 전극층(870)에서 반사되고, 제 2 전극층(850)을 투과하여 방사된다.
본 실시형태는, 상기 발광소자를 갖는 표시장치에 대한 실시형태와 자유롭게 조합하는 것이 가능하다. 본 실시형태는, 상기 실시형태 1 내지 실시형태 5 각각과 적절하고 자유롭게 조합할 수 있다.
본 발명에 의해, 표시장치 등을 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 8)
본 실시형태에서는, 신뢰성도 높고, 보다 간략화된 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관해서 설명한다. 상세하게는 표시소자에 발광소자를 사용하는 발광표시장치에 관해서 설명한다. 본 실시형태에서는, 본 발명의 표시장치의 표시소자로서 적용할 수 있는 발광소자의 구성을, 도 23 및 도 24를 사용하여 설명한다.
일렉트로루미네선스를 이용하는 발광소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 의해서 구별되고, 일반적으로, 전자는 유기 EL소자, 후자는 무기 EL 소자라고 불리고 있다.
무기 EL 소자는, 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는, 발광 재료의 입자를 바인더 중에 분산시킨 전계 발광층을 갖고, 후자는, 발광 재료의 박막으로 이루어지는 전계 발광층을 갖고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각 전자천이(inner-shell electron transition)를 이용하는 국재형 발광(localized light emission)이 있다. 일반적으로, 분산형 무기 EL에서는 도너-억셉터 재결합형 발광이고, 박막형 무기 EL 소자에서는 국재형 발광인 경우가 많다.
본 발명에서 사용할 수 있는 발광 재료는, 모체재료와 발광 중심이 되는 불순물 원소로 구성된다. 함유시키는 불순물 원소를 변화시킴으로써, 여러 가지의 색의 발광을 얻을 수 있다. 발광 재료의 제조방법으로서는, 고상법이나 액상법(공침법) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무 열분해법, 복분해법, 전구체의 열분해반응에 의한 방법, 역미셀법(reversed micelle method)이나 이들의 방법과 고온 소성을 조합한 방법, 동결 건조법 등의 액상법 등도 사용할 수 있다.
고상법은, 모체재료와, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 칭량하여, 유발로 혼합, 전기로에서 가열, 소성을 하여 반응시켜, 모체재료에 불순물 원소를 함유시키는 방법이다. 소성온도는, 700 내지 1500℃가 바람직하다. 온 도가 지나치게 낮은 경우는 고상 반응이 진행되지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해되어 버리기 때문이다. 또, 분말상태에서 소성을 하여도 좋지만, 펠릿 상태로 소성을 하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋아 대량 생산에 적합하다.
액상법(공침법)은, 모체재료 또는 모체재료를 포함하는 화합물과, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 용액 중에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광 재료의 입자가 균일하게 분포하여, 입자직경이 작고 낮은 소성 온도에서도 반응이 진행될 수 있다.
발광 재료에 사용하는 모체재료로서는, 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는, 예를 들면, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y2S3), 황화갈륨(Ga2S3), 황화스트론튬(SrS), 황화바륨(BaS) 등을 사용할 수 있다. 또한, 산화물로서는, 예를 들면, 산화아연(ZnO), 산화이트륨(Y2O3) 등을 사용할 수 있다. 또한, 질화물로서는, 예를 들면, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또한 셀렌화아연(ZnSe), 텔루르화아연(ZnTe) 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4), 등의 3원계의 혼정(ternary mixed crystal)이어도 좋다.
국재형 발광의 발광 중심으로서, 망간(Mn), 구리(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오듐(Pr) 등을 사용 할 수 있다. 또, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다. 할로겐원소는 전하 보상으로서 기능할 수도 있다.
한편, 도너-억셉터 재결합형 발광의 발광 중심으로서, 도너 준위를 형성하는 제 1 불순물 원소 및 억셉터 준위를 형성하는 제 2 불순물 원소를 포함하는 발광 재료를 사용할 수 있다. 제 1 불순물 원소는, 예를 들면, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물 원소로서는, 예를 들면, 구리(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광 재료를 고상법을 사용하여 합성하는 경우, 모체 재료와, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물과, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물을 각각 칭량하여, 유발로 혼합한 후, 전기로에서 가열, 소성을 한다. 모체 재료로서는, 상술한 모체 재료를 사용할 수 있고, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물로서는, 예를 들면, 불소(F), 염소(Cl), 황화알루미늄(Al2S3) 등을 사용할 수 있고, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물로서는, 예를 들면, 구리(Cu), 은(Ag), 황화구리(Cu2S), 황화은(Ag2S) 등을 사용할 수 있다. 소성온도는, 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행되지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해되어 버리기 때문이다. 또, 분말 상태로 소성을 하여도 좋지만, 펠릿 상태로 소성을 하는 것이 바람직하다.
또한, 고상 반응을 이용하는 경우의 불순물 원소로서, 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물 원소가 확산되기 쉽고, 고상 반응이 진행되기 쉬워지기 때문에, 균일한 발광 재료를 얻을 수 있다. 또, 여분의 불순물 원소가 들어가지 않기 때문에, 순도가 높은 발광 재료를 얻을 수 있다. 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물로서는, 예를 들면, 염화구리(CuCl), 염화은(AgCl) 등을 사용할 수 있다.
또, 이들의 불순물 원소의 농도는, 모체 재료에 대하여 O.01 내지 10atom% 이면 좋고, 바람직하게는 0.05 내지 5atom%의 범위이다.
박막형 무기 EL의 경우, 전계 발광층은, 상기 발광 재료를 포함하는 층이고, 저항 가열 증착법, 전자빔 증착(EB 증착)법 등의 진공증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기 금속 CVD법, 하이드라이드 수송 감압 CVD법 등의 화학기상성장법(CVD), 원자 에피택시법(ALE) 등을 사용하여 형성할 수 있다.
도 23a 내지 도 23c에 발광소자로서 사용할 수 있는 박막형 무기 EL 소자의 일례를 도시한다. 도 23a 내지 도 23c에 있어서, 발광소자는, 제 1 전극층(50), 전계 발광층(52), 제 2 전극층(53)을 포함한다.
도 23b 및 도 23c에 도시하는 발광소자는, 도 23a의 발광소자에 있어서, 전극층과 전계 발광층간에 절연층을 형성하는 구조이다. 도 23b에 도시하는 발광소자는, 제 1 전극층(50)과 전계 발광층(52)의 사이에 절연층(54)을 갖고, 도 23c에 도시하는 발광소자는, 제 1 전극층(50)과 전계 발광층(52)의 사이에 절연층(54a), 제 2 전극층(53)과 전계 발광층(52)의 사이에 절연층(54b)을 갖고 있다. 이와 같 이 절연층은 전계 발광층이 끼워지는 한 쌍의 전극층 중 한쪽의 사이에만 형성하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 또한 절연층은 단층이어도 좋고 복수층으로 이루어지는 적층이어도 좋다.
또한, 도 23b에서는 제 1 전극층(50)에 접하도록 절연층(54)이 형성되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제 2 전극층(53)에 접하도록 절연층(54)을 형성하여도 좋다.
분산형 무기 EL 소자의 경우, 입자상의 발광 재료를 바인더 중에 분산시켜 막 형상의 전계 발광층을 형성한다. 발광 재료의 제조방법에 의해서, 충분히 원하는 크기의 입자를 얻을 수 없는 경우는, 유발 등에서 분쇄 등에 의해서 입자상으로 가공하면 좋다. 바인더는, 입자상의 발광 재료를 분산한 상태로 고정하여, 전계 발광층으로서의 형상으로 유지하기 위한 물질이다. 발광 재료는, 바인더에 의해서 전계 발광층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL 소자의 경우, 전계 발광층의 형성 방법은, 선택적으로 전계 발광층을 형성할 수 있는 액적 토출법이나, 인쇄법(스크린인쇄나 오프셋인쇄 등), 스핀코팅법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다. 막두께는 특별히 한정되는 것은 아니지만, 바람직하게는, 10 내지 1000nm의 범위이다. 또한, 발광 재료 및 바인더를 포함하는 전계 발광층에 있어서, 발광 재료의 비율은 50중량% 이상 80중량% 이하로 하면 좋다.
도 24a 내지 도 24c에 발광소자로서 사용할 수 있는 분산형 무기 EL 소자의 일례를 도시한다. 도 24a에 있어서의 발광소자는, 제 1 전극층(60), 전계 발광 층(62), 제 2 전극층(63)의 적층 구조를 갖고, 전계 발광층(62) 중에 바인더에 의해서 보유된 발광 재료(61)를 포함한다.
또한, 제 1 전극층(50, 60), 제 2 전극층(53, 63)도 실시형태 3에서 나타내는 바와 같이, 전치기판에 도전성을 갖는 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하여도 좋다.
본 실시형태에 사용할 수 있는 바인더로서는, 유기재료나 무기재료를 사용할 수 있고, 유기재료 및 무기재료의 혼합재료를 사용하여도 좋다. 유기재료로서는, 시아노에틸셀룰로스계 수지와 같이, 비교적 유전율이 높은 중합체나, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은, 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또한 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤조옥사졸) 등의 수지재료를 사용하여도 좋다. 이들의 수지에, 티탄산바륨(BaTiO3)이나 티탄산스트론튬(SrTiO3) 등의 고유전율의 미립자를 적절하게 혼합하 여 유전율을 조정할 수도 있다.
바인더에 포함되는 무기재료로서는, 산화규소(SiOx),질화규소(SiNx), 산소 및 질소를 포함하는 규소, 질화알루미늄(AlN), 산소 및 질소를 포함하는 알루미늄 또는 산화알루미늄(Al2O3), 산화티탄(TiO2), BaTiO3, SrTiO3, 티탄산아연(PbTiO3), 니오브산칼륨(KNbO3), 니오브산아연(PbNbO3), 산화탄탈(Ta2O5), 탄탈산바륨(BaTa2O6), 탄탈산리튬(LiTaO3), 산화이트륨(Y2O3), 산화지르코늄(ZrO2), 그 밖의 무기재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기재료에, 유전율이 높은 무기재료를 포함시킴(첨가 등에 의해서)으로써, 발광 재료 및 바인더로 이루어지는 전계 발광층의 유전율을 더욱 제어할 수 있고, 더욱 유전율을 크게 할 수 있다. 바인더에 무기재료와 유기재료의 혼합층을 사용하여, 높은 유전율로 하면, 발광 재료에 의해 큰 전하를 유기할 수 있다.
제조공정에 있어서, 발광 재료는 바인더를 포함하는 용액중에 분산되지만 본 실시형태에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는, 바인더재료가 용해하여, 전계 발광층을 형성하는 방법(여러 가지의 웨트 프로세스(wet process)) 및 소망의 막두께 에 적합한 점도의 용액을 제조할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들면 바인더로서 실록산수지를 사용하는 경우는, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3-메틸-1-부탄올(MMB라고도 함) 등을 사용할 수 있다.
도 24b 및 도 24c에 도시하는 발광소자는, 도 24a의 발광소자에 있어서, 전극층과 전계 발광층간에 절연층을 형성하는 구조이다. 도 24b에 도시하는 발광소자는, 제 1 전극층(60)과 전계 발광층(62)의 사이에 절연층(64)을 갖고, 도 24c에 도시하는 발광소자는, 제 1 전극층(60)과 전계 발광층(62)의 사이에 절연층(64a), 제 2 전극층(63)과 전계 발광층(62)의 사이에 절연층(64b)을 갖고 있다. 이와 같이 절연층은 전계 발광층이 끼워지는 한 쌍의 전극층중 한쪽의 사이에만 형성하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 또한 절연층은 단층이어도 좋고 복수층으로 이루어지는 적층이어도 좋다.
또한, 도 24b에서는 제 1 전극층(60)에 접하도록 절연층(64)이 형성되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제 2 전극층(63)에 접하도록 절연층(64)을 형성하여도 좋다.
도 23에 있어서의 절연층(54), 도 24에 있어서의 절연층(64)과 같은 절연층은, 특히 한정되지 않지만, 절연 내압이 높고, 치밀한 막질인 것이 바람직하고, 더욱이, 유전율이 높은 것이 바람직하다. 예를 들면, 산화실리콘(SiO2), 산화이트륨(Y2O3), 산화티탄(TiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화탄탈(Ta2O5), 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산아연(PbTiO3), 질화실리콘(Si3N4), 산화지르코늄(ZrO2) 등이나 이들의 혼합막 또는 2종 이상의 적층막을 사용할 수 있다. 이들의 절연막은, 스퍼터링, 증착, CVD 등에 의해 성막할 수 있다. 또한, 절연층은 이들 절연재료의 입자를 바인더 중에 분산하여 성막하여도 좋다. 바인더 재료는, 전계 발광층에 포함되는 바인더와 동일한 재료, 방법을 사용하여 형성하면 좋다. 막두께는 특히 한정되지 않지만, 바람직하게는 1O 내지 1000nm의 범위이다.
본 실시형태에서 나타내는 발광소자는, 전계 발광층을 협지하는 한 쌍의 전극층간에 전압을 인가함으로써 발광이 얻어지지만, 직류 구동 또는 교류 구동의 어는 것에서나 동작할 수 있다.
본 발명에 의해, 표시장치 등을 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
본 실시형태는, 상기 실시형태 1 내지 실시형태 5 각각과 적절하게 자유롭게 조합할 수 있다.
(실시형태 9)
본 실시형태에서는, 신뢰성도 높고, 보다 간략화된 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관해서 설명한다. 상세하게는 표시소자에 액정표시소자를 사용하는 액정표시장치에 관해서 설명한다.
도 19a는, 액정표시장치의 상면도이고, 도 19b는 도 19a선 G-H에서의 단면도이다.
도 19a에서 도시하는 바와 같이, 화소 영역(606), 주사선 구동회로인 구동회로 영역(608a), 주사선 구동회로인 구동회로 영역(608b)이, 밀봉재(692)에 의해서, 기판(600)과 대향기판(695)의 사이에 밀봉되고, 기판(600)상에 IC 드라이버에 의해서 형성된 신호선 구동회로인 구동회로 영역(607)이 형성되어 있다. 화소 영역(606)에는 트랜지스터(622) 및 용량소자(623)가 형성되고, 구동회로 영역(608b)에는 트랜지스터(620) 및 트랜지스터(621)를 갖는 구동회로가 설치되어 있다. 기판(600)에는, 상기 실시형태와 동일한 절연기판을 적용할 수 있다. 또한 일반적으로 합성수지로 이루어지는 기판은, 다른 기판과 비교하여 내열온도가 낮은 것이 우려되지만, 내열성이 높은 기판을 사용한 제조 공정 후, 전치함으로써도 채용하는 것이 가능해진다.
화소 영역(606)에는, 하지막(604a), 하지막(604b)을 개재하여 스위칭 소자가 되는 트랜지스터(622)가 형성되어 있다. 본 실시형태에서는, 트랜지스터(622)에 멀티 게이트형 박막 트랜지스터(TFT)를 사용하여, 소스 영역 및 드레인 영역으로서 기능하는 불순물 영역을 갖는 반도체층, 게이트 절연층, 2층의 적층 구조인 게이트 전극층, 소스 전극층 및 드레인 전극층을 갖고, 소스 전극층 또는 드레인 전극층은, 반도체층의 불순물 영역과 화소 전극층(630)에 접하여 전기적으로 접속하고 있다.
소스 전극층 및 드레인 전극층은 적층 구조로 되어 있고, 소스 전극층 또는 드레인 전극층(644a, 644b)은 절연층(615)에 형성된 개구로 화소 전극층(630)과 전기적으로 접속하고 있다. 절연층(615)에 형성되는 개구를 실시형태 2에서 나타내는 바와 같이 레이저광을 조사함으로써 형성할 수 있다. 본 실시형태는, 소스 전극층 또는 드레인 전극층(644b)에 비교적 증발하기 쉬운 저융점 금속(본 실시형태 에서는 크롬)을 사용하고, 소스 전극층 또는 드레인 전극층(644a)에는 소스 전극층 또는 드레인 전극층(644b)보다도 증발하기 어려운 고융점 금속(본 실시형태에서는 텅스텐)을 사용한다. 절연층(615)측으로부터 레이저광을 선택적으로 소스 전극층 또는 드레인 전극층(644a, 644b)에 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층(644b)의 조사영역상의 절연층(615)은 제거되고, 소스 전극층 또는 드레인 전극층(644b)에 도달하는 제 1 개구를 형성할 수 있다.
다음에 제 1 개구를 갖는 절연층(615)을 마스크로 하여, 소스 전극층 또는 드레인 전극층(644b)을 에칭에 의해 제거하고, 소스 전극층 또는 드레인 전극층(644a)에 도달하는 제 2 개구를 형성한다. 제 2 개구를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
소스 전극층 또는 드레인 전극층(644a, 644b)이 노출된 제 2 개구에 화소 전극층(630)을 형성하고, 소스 전극층 또는 드레인 전극층(644a, 644b)과 화소 전극층(630)은 전기적으로 접속할 수 있다.
레이저광에 의해서 선택적으로 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋아 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 도전층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또한 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 레이저광 조사에 의한 박막 제거와, 에칭에 의한 박막 제거라는 복수 의 공정을 사용하여 개구를 형성하기 때문에, 적층하는 박막의 에칭에 대한 선택비가 높더라도, 소망의 형상(적층에 대한 깊이나 범위 등)으로 자유롭게 가공할 수 있다. 예를 들면, 레이저광의 조사에 의해 광흡수층(또는 광흡수층하에 적층되는 도전층) 표면에 산화막이나 질화막 등의 절연막이 형성되어 버리는 경우, 그대로는 개구에 형성하는 도전막과 광흡수층의 전기적 접속을 할 수 없을 우려가 있다. 이러한 경우라도 제 1 개구를 갖는 절연층을 마스크로 하여, 제 1 개구의 저면에 노출된 절연막을 에칭에 의해 제거함으로써, 도전성을 갖는 광흡수층(또는 광흡수층하에 적층되는 도전층)을 제 2 개구에 노출할 수 있다.
이와 같이 복잡한 포토리소그래피 공정을 사용하여 마스크층의 형성을 하지 않고, 레이저광 조사에 의해서 도전층과 도전층을 전기적으로 접속하는 개구(콘택트홀)를 절연층에 형성할 수 있다.
박막 트랜지스터는, 많은 방법으로 제조할 수 있다. 예를 들면, 활성층으로서, 결정성 반도체막을 적용한다. 결정성 반도체막상에는, 게이트 절연막을 개재하여 게이트 전극이 형성된다. 상기 게이트 전극을 사용하여 상기 활성층에 불순물 원소를 첨가할 수 있다. 이와 같이 게이트 전극을 사용한 불순물 원소의 첨가에 의해, 불순물 원소첨가를 위한 마스크를 형성할 필요는 없다. 게이트 전극은, 단층 구조, 또는 적층 구조를 가질 수 있다. 불순물 영역은, 그 농도를 제어함으로써 고농도 불순물 영역 및 저농도 불순물 영역으로 할 수 있다. 이와 같이 저농도 불순물 영역을 갖는 박막 트랜지스터를, LDD(Lightly doped drain) 구조라고 부른다. 또한 저농도 불순물 영역은, 게이트 전극과 겹치도록 형성할 수 있고, 이러 한 박막 트랜지스터를, GOLD(Gate Overlaped LDD) 구조라고 부른다. 또한 박막 트랜지스터의 극성은, 불순물 영역에 인(P) 등을 사용함으로써 n 형으로 한다. p 형으로 하는 경우는, 붕소(B) 등을 첨가하면 좋다. 그 후, 게이트 전극 등을 덮는 절연막(611) 및 절연막(612)을 형성한다. 절연막(611; 및 절연막(612))에 혼입된 수소원소에 의해, 결정성 반도체막의 댕글링 본드를 종단할 수 있다.
또한 평탄성을 높이기 위해서, 층간절연층으로서 절연층(615)을 형성하여도 좋다. 절연층(615)에는, 유기재료, 또는 무기재료, 또는 이들의 적층 구조를 사용할 수 있다. 예를 들면 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소 함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, DLC, 폴리실라잔, 질소함유탄소(CN), PSG(인유리), BPSG(인붕소유리), 알루미나, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는, 감광성, 비감광성 어느 것이라도 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 실록산수지 등을 사용할 수 있다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다.
또한 결정성 반도체막을 사용함으로써, 화소 영역과 구동회로 영역을 동일 기판상에 일체로 형성할 수 있다. 그 경우, 화소 영역의 트랜지스터와, 구동회로 영역(608b)의 트랜지스터는 동시에 형성된다. 구동회로 영역(608b)에 사용하는 트랜지스터는, CMOS 회로를 구성한다. CMOS 회로를 구성하는 박막 트랜지스터는, GOLD 구조이지만, 트랜지스터(622)와 같은 LDD 구조를 사용할 수도 있다.
본 실시형태에 한정되지 않고, 화소 영역의 박막 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조라도, 2개 형성되는 더블 게이트 구조 또는 3개 형성되는 트리플 게이트 구조이어도 좋다. 또한, 주변 구동회로 영역의 박막 트랜지스터도, 싱글 게이트 구조, 더블 게이트 구조 또는 트리플 게이트 구조이어도 좋다.
또, 본 실시형태에서 나타낸 박막 트랜지스터에 한정되지 않고, 톱게이트형(예를 들면 순스태거형), 보텀게이트형(예를 들면, 역스태거형), 또는 채널 영역의 상하에 게이트 절연막을 개재하여 배치된 2개의 게이트 전극층을 갖는, 듀얼 게이트형이나 그 밖의 구조에 있어서도 적용할 수 있다.
다음에, 화소 전극층(630)을 덮도록, 인쇄법이나 액적 토출법에 의해, 배향막이라고 불리는 절연층(631)을 형성한다. 또, 절연층(631)은, 스크린 인쇄법이나 오프셋 인쇄법을 사용하면, 선택적으로 형성할 수 있다. 그 후, 러빙 처리를 한다. 이 러빙 처리는 액정의 모드, 예를 들면 VA 모드일 때에는 처리를 행하지 않을 때가 있다. 배향막으로서 기능하는 절연층(633)도 절연층(631)과 동일하다. 계속해서, 밀봉재(692)를 액적 토출법에 의해 화소를 형성한 주변의 영역에 형성한다.
그 후, 배향막으로서 기능하는 절연층(633), 대향전극으로서 기능하는 도전층(634), 컬러 필터로서 기능하는 착색층(635), 편광자(641; 편광판이라고도 함)가 형성된 대향기판(695)과, TFT 기판인 기판(600)을 스페이서(637)를 개재하여 접합하고, 그 공극에 액정층(632)을 형성한다. 본 실시형태의 액정표시장치는 투과형이기 때문에, 기판(600)의 소자를 갖는 면과 반대측에도 편광자(편광판; 643)를 형성한다. 편광자는, 접착층에 의해서 기판에 형성할 수 있다. 밀봉재에는 충전제가 혼입되어 있어도 좋고, 또한 대향기판(695)에는, 차폐막(블랙 매트릭스) 등이 형성되어 있어도 좋다. 또, 컬러 필터 등은, 액정표시장치를 풀컬러 표시로 하는 경우, 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 좋고, 모노컬러 표시로 하는 경우, 착색층을 없애거나, 또는 적어도 하나의 색을 나타내는 재료로 형성하면 좋다.
또, 백라이트에 RGB의 발광 다이오드(LED) 등을 배치하고, 시분할에 의해 컬러표시하는 연속부가법 혼색법(필드 시퀀셜법)을 채용할 때에는, 컬러필터를 설치하지 않는 경우가 있다. 블랙 매트릭스는, 트랜지스터나 CM0S 회로의 배선에 의한 외광의 반사를 저감하기 위해서, 트랜지스터나 CMOS 회로와 겹치도록 형성하면 좋다. 또, 블랙 매트릭스는, 용량소자에 겹치도록 형성하여도 좋다. 용량소자를 구성하는 금속막에 의한 반사를 방지할 수 있기 때문이다.
액정층을 형성하는 방법으로서, 디스펜서식(적하식)이나, 소자를 갖는 기판(600)과 대향기판(695)을 접합하고 나서 모세관 현상을 사용하여 액정을 주입하는 주입법을 사용할 수 있다. 적하법은, 주입법을 적용하기 어려운 대형기판을 취 급할 때에 적용하면 좋다.
스페이서는 수㎛의 입자를 살포하여 형성하는 방법이어도 좋지만, 본 실시형태에서는 기판 전체면에 수지막을 형성한 후 이것을 에칭가공하여 형성하는 방법을 채용하였다. 이와 같은 스페이서의 재료를, 스피너(spinner)로 도포한 후, 노광과 현상 처리에 의해서 소정의 패턴으로 형성한다. 또 클린오븐 등에서 150 내지 200℃로 가열하여 경화시킨다. 이렇게 하여 제조되는 스페이서는 노광과 현상 처리의 조건에 따라서 형상을 다르게 할 수 있지만, 바람직하게는, 스페이서의 형상은 주상(柱狀)으로 정상부가 평탄한 형상이 되도록 하면, 대향측의 기판을 합쳤을 때에 액정표시장치로서의 기계적인 강도를 확보할 수 있다. 형상은 원추형, 각추형 등을 사용할 수 있고, 특별한 한정은 없다.
계속해서, 화소 영역과 전기적으로 접속되어 있는 단자전극층(678a, 678b)에, 이방성 도전체층(696)을 개재하여, 접속용의 배선기판인 FPC(694)를 형성한다. FPC(694)는, 외부로부터의 신호나 전위를 전달하는 역할을 한다. 상기 공정을 거쳐서, 표시기능을 갖는 액정표시장치를 제조할 수 있다.
또 트랜지스터가 갖는 배선, 게이트 전극층, 화소 전극층(630), 대향 전극층인 도전층(634)은, 인듐주석산화물(ITO), 산화인듐에 산화아연(ZnO)을 혼합한 IZO(indium zinc oxide), 산화인듐에 산화규소(SiO2)를 혼합한 도전 재료, 유기인듐, 유기주석, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티탄을 포함하는 인듐주석산화물, 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티탄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속 또는 그 합금, 또는 그 금속질화물로부터 선택할 수 있다.
편광판과, 액정층의 사이에 위상차판을 가진 상태에서 적층하여도 좋다.
또, 본 실시형태에서는 TN형의 액정패널에 관해서 나타내고 있지만, 상기 프로세스는 다른 방식의 액정패널에 대하여도 마찬가지로 적용할 수 있다. 예를 들면, 유리기판과 평행하게 전계를 인가하여 액정을 배향시키는 횡전계방식의 액정패널에 본 실시형태를 적용할 수 있다. 또한, VA(Vertical Alignment) 방식의 액정패널에 본 실시형태를 적용할 수 있다.
도 5와 도 6은, VA형 액정패널의 화소 구조를 도시하고 있다. 도 5는 평면도이고, 도면 중에 도시하는 절단선 I-J에 대응하는 단면 구조를 도 6에 도시하고 있다. 이하의 설명에서는 양 도면을 참조하여 설명한다.
이 화소 구조는, 하나의 화소에 복수의 화소 전극이 있고, 각각의 화소 전극에 TFT가 접속되어 있다. 각 TFT는, 다른 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티 도메인 설계된 화소에 있어서, 개개의 화소 전극에 인가하는 신호를, 독립하여 제어하는 구성을 갖고 있다.
화소 전극층(1624)은 개구(콘택트홀; 1623)에 의해, 배선층(1618)에서 TFT(1628)와 접속하고 있다. 또한, 화소 전극층(1626)은 개구(콘택트홀; 1627)에 의해, 배선층(1619)으로 TFT(1629)와 접속하고 있다. TFT(1628)의 게이트 배선 층(1602)과, TFT(1629)의 게이트 전극층(1603)에는, 다른 게이트 신호를 줄 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 배선층(1616)은, TFT(1628)와 TFT(1629)에서 공통으로 사용되고 있다. 여기에서 1600은 기판, 1609는 비정질 반도체층, 1610과 1611은 일 도전형을 갖는 비정질 반도체층, 1606은 게이트 절연층을 나타낸다.
화소 전극층(1624)과 화소 전극층(1626)은, 실시형태 3에서 나타내는 바와 같이, 전치기판에 도전성을 갖는 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하여도 좋다. 이와 같이 본 발명을 사용하면, 공정이 간략화하여, 재료의 손실을 막을 수 있기 때문에, 저비용으로 생산성 좋게 표시장치를 제조할 수 있다.
화소 전극층(1624)과 화소 전극층(1626)의 형상은 다르며, 슬릿(1625)에 의해서 분리되어 있다. V자형으로 확대되는 화소 전극층(1624)의 외측을 둘러싸도록 화소 전극층(1626)이 형성되어 있다. 화소 전극층(1624)과 화소 전극층(1626)에 인가하는 전압의 타이밍을, TFT(1628) 및 TFT(1629)에 의해 다르게 함으로써, 액정의 배향을 제어하고 있다. 대향기판(1601)에는, 차광막(1632), 착색층(1636), 대향전극층(1640)이 형성되어 있다. 또한, 착색층(1636)과 대향전극층(1640)의 사이에는 평탄화막(1637)이 형성되고, 액정의 배향 흐트러짐을 막고 있다. 도 7에 대향 기판측의 구조를 도시한다. 대향전극층(1640)은 다른 화소간에서 공통화되어 있는 전극이지만, 슬릿(1641)이 형성되어 있다. 이 슬릿(1641)과, 화소 전극층(1624) 및 화소 전극층(1626)측의 슬릿(1625)을 교대로 맞물리도록 배치함으로 써, 경사 전계를 효과적으로 발생시켜 액정의 배향을 제어할 수 있다. 이로써, 액정이 배향하는 방향을 장소에 따라서 다르게 할 수 있고, 시야각을 확대하고 있다. 또, 1646과 1648은 배향막을, 1650은 액정층을 나타낸다.
이와 같이, 화소 전극층으로서 유기 화합물과 무기 화합물을 복합화시킨 복합재료를 사용하여 액정패널을 제조할 수 있다. 이러한 화소 전극을 사용함으로써, 인듐을 주성분으로 하는 투명 도전막을 사용할 필요가 없고, 원재료면에서의 바틀넥(bottle neck)을 해소할 수 있다.
본 실시형태는, 상기 실시형태 1 내지 실시형태 3과 적절하게 자유롭게 조합할 수 있다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 10)
본 실시형태에서는, 신뢰성도 높고, 보다 간략화된 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 예에 관해서 설명한다. 상세하게는 표시소자에 액정표시소자를 사용하는 액정표시장치에 관해서 설명한다.
도 18에 도시하는 표시장치는, 기판(250)상에, 화소 영역에 역스태거형 박막 트랜지스터인 트랜지스터(220), 화소 전극층(251), 절연층(252), 절연층(253), 액정층(254), 스페이서(281), 절연층(235), 대향전극층(256), 컬러 필터(258), 블랙 매트릭스(257), 대향기판(210), 편광판(편광자; 231), 편광판(편광자; 233), 밀봉영역에 밀봉재(282), 단자전극층(287), 이방성 도전층(288), FPC(286)이 형성되어 있다.
본 실시형태에서 제조되는 역스태거형 박막 트랜지스터인 트랜지스터(220)의 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층, 및 화소 전극층(251)은 실시형태 3에서 나타내는 바와 같이, 전치기판에 도전성 재료 또는 반도체 재료를 사용한 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하여도 좋다. 이와 같이 본 발명을 사용하면, 공정이 간략화하여, 재료의 손실을 막을 수 있기 때문에, 저비용으로 생산성 좋게 표시장치를 제조할 수 있다.
본 실시형태에서는, 반도체층으로서 비정질 반도체를 사용하고 있고, 일 도전형을 갖는 반도체층은 필요에 따라서 형성하면 좋다. 본 실시형태에서는, 반도체층과 일 도전형을 갖는 반도체층으로서 비정질 n 형 반도체층을 적층한다. 또한 n 형 반도체층을 형성하고, n 채널형 박막 트랜지스터의 NMOS 구조, p 형 반도체층을 형성한 p 채널형 박막 트랜지스터의 PM0S 구조, n 채널형 박막 트랜지스터와 p 채널형 박막 트랜지스터의 CM0S 구조를 제조할 수 있다.
또한, 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해서 첨가하여, 불순물 영역을 반도체층에 형성함으로써, n 채널형 박막 트랜지스터, P 채널형 박막 트랜지스터를 형성할 수도 있다. n 형 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다.
본 실시형태에서는, 트랜지스터(220)는 n 채널형의 역스태거형 박막 트랜지스터로 되어 있다. 또한, 반도체층의 채널 영역상에 보호층을 형성한 채널 보호형의 역스태거형 박막 트랜지스터를 사용할 수도 있다.
이어서, 백라이트 유닛(352)의 구성에 관해서 설명한다. 백라이트 유닛(352)은, 형광을 발하는 광원(361)으로서 냉음극관, 열음극관, 발광 다이오드, 무기 EL, 유기 EL이, 형광을 효율이 좋게 도광판(365)에 유도하기 위한 램프 리플렉터(362), 형광이 전반사하면서 전체면에 광을 유도하기 위한 도광판(365), 명도의 불균일함을 저감하기 위한 확산판(366), 도광판(365)의 아래로 새어나온 광을 재이용하기 위한 반사판(364)을 갖도록 구성되어 있다.
백라이트 유닛(352)에는, 광원(361)의 휘도를 조정하기 위한 제어회로가 접속되어 있다. 제어회로로부터의 신호공급에 의해, 광원(361)의 휘도를 제어할 수 있다.
트랜지스터(220)의 소스 전극층 또는 드레인 전극층은 절연층(252)에 형성된 개구에서 화소 전극층(251)과 전기적으로 접속하고 있다. 절연층(252)에 형성되는 개구를 실시형태 1에서 나타낸 바와 같이 레이저광을 조사함으로써 형성할 수 있다. 본 실시형태는, 소스 전극층 또는 드레인 전극층에 비교적 증발하기 쉬운 저융점 금속(본 실시형태에서는 크롬)을 사용한다. 절연층(252)측으로부터 레이저광을 선택적으로 소스 전극층 또는 드레인 전극층에 조사하고, 조사된 에너지에 의해 소스 전극층 또는 드레인 전극층의 조사영역상의 절연층(252)은 제거되고, 제 1 개구를 형성할 수 있다.
다음에 제 1 개구를 갖는 절연층(252)을 마스크로 하여, 소스 전극층 또는 드레인 전극층(232)을 에칭에 의해 제거하고, 일 도전형의 반도체층에 도달하는 제 2 개구를 형성한다. 제 2 개구를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
소스 전극층 또는 드레인 전극층 및 일 도전형의 반도체층이 노출된 제 2 개구에 화소 전극층(251)을 형성하고, 일 도전형의 반도체층, 소스 전극층 또는 드레인 전극층과 화소 전극층(251)을 전기적으로 접속할 수 있다.
레이저광에 의해서 선택적으로 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋아 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 도전층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또한 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 레이저광 조사에 의한 박막 제거와, 에칭에 의한 박막 제거라는 복수의 공정을 사용하여 개구를 형성하기 때문에, 적층하는 박막의 에칭에 대한 선택비가 높더라도, 소망의 형상(적층에 대한 깊이나 범위 등)으로 자유롭게 가공할 수 있다. 예를 들면, 레이저광의 조사에 의해 광흡수층(또는 광흡수층하에 적층되는 도전층) 표면에 산화막이나 질화막 등의 절연막이 형성되어 버리는 경우, 그대로는 개구에 형성하는 도전막과 광흡수층의 전기적 접속을 할 수 없을 우려가 있다. 이 러한 경우라도 제 1 개구를 갖는 절연층을 마스크로 하여, 제 1 개구의 저면에 노출된 절연막을 에칭에 의해 제거함으로써, 도전성을 갖는 광흡수층(또는 광흡수층하에 적층되는 도전층)을 제 2 개구에 노출할 수 있다.
이와 같이 복잡한 포토리소그래피 공정을 사용하여 마스크층의 형성을 하지 않고, 레이저광 조사에 의해서 도전층과 도전층을 전기적으로 접속하는 개구(콘택트홀)를 절연층에 형성할 수 있다.
본 실시형태는 실시형태 1 내지 실시형태 3과 적절하게 조합할 수 있다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 11)
본 실시형태에서는, 신뢰성도 높고, 보다 간략화된 공정에서 저비용으로 제조하는 것을 목적으로 한 표시장치의 일례에 관해서 설명한다.
도 21은, 본 발명을 적용한 액티브 매트릭스형의 전자페이퍼를 도시한다. 도 21에서는 액티브 매트릭스형을 도시하지만, 본 발명은 패시브 매트릭스형에도 적용할 수 있다.
전자페이퍼로서 트위스트볼 표시방식을 사용할 수 있다. 트위스트볼 표시방식이란, 백과 흑으로 반으로 나누어 칠해진 구형(球形)입자를 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 생기게 한 구 형입자의 방향을 제어함으로써, 표시를 하는 방법이다.
기판(580)상에 형성된 트랜지스터(581)는 역코플레이너(inverse coplanar)형의 박막 트랜지스터이고, 게이트 전극층(582), 게이트 절연층(584), 배선층(585a), 배선층(585b), 반도체층(586)을 포함한다. 또한 배선층(585b)은 제 1 전극층(587a)과 절연층(598)에 형성하는 개구에서 접하고 있어 전기적으로 접속하고 있다. 제 1 전극층(587a, 587b)과 제 2 전극층(588)의 사이에는 흑색영역(590a) 및 백색영역(590b)을 갖고, 주위에 액체로 채워져 있는 캐비티(cavity; 594)를 포함하는 구형입자(589)가 형성되어 있고, 구형입자(589)의 주위는 수지 등의 충전재(595)로 충전되어 있다(도 21 참조.).
본 실시형태에 있어서, 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층, 전극층 등은 실시형태 3에서 나타내는 바와 같이, 전치기판에 도전성을 갖는 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하여도 좋다. 본 발명을 사용하면, 공정이 간략화하고, 재료의 손실도 방지할 수 있기 때문에, 저비용화를 달성할 수 있다.
배선층(585b)은 절연층(598)에 형성된 개구로 제 1 전극층(587a)과 전기적으로 접속하고 있다. 절연층(598)에 형성되는 개구를 실시형태 1에서 나타내는 바와 같이 레이저광을 조사함으로써 형성할 수 있다. 본 실시형태는, 배선층(585b)에 비교적 증발하기 쉬운 저융점 금속(본 실시형태에서는 크롬)을 사용한다. 절연층(598)측으로부터 레이저광을 선택적으로 배선층(585b)에 조사하고, 조사된 에너지에 의해 배선층(585b)의 조사영역상의 절연층(598)은 제거되고, 배선층(585b)에 도달하는 제 1 개구를 형성할 수 있다.
다음에 제 1 개구를 갖는 절연층(598)을 마스크로 하여, 배선층(585b)을 에칭에 의해 제거하여, 게이트 절연층(584)에 도달하는 제 2 개구를 형성한다. 제 2 개구를 형성할 때의 에칭은, 웨트 에칭법, 드라이 에칭법, 또한 그 양쪽을 사용하여 행하여도 좋고, 복수회 행하여도 좋다.
배선층(585b)이 노출된 개구에 제 1 전극층(587a)을 형성하고, 배선층(585b)과 제 1 전극층(587a)은 전기적으로 접속할 수 있다.
레이저광에 의해서 선택적으로 개구를 형성할 수 있기 때문에 마스크층을 형성하지 않아도 좋고 공정 및 재료를 삭감할 수 있다. 또한 레이저광은 매우 작은 스폿에 집광할 수 있기 때문에, 가공해야 할 도전층 및 절연층을 소정의 형상으로 높은 정밀도로 가공할 수 있고, 또한 단시간에 순간적으로 가열되기 때문에, 가공 영역 이외의 영역이 거의 가열되지 않는다는 이점이 있다.
또한, 레이저광 조사에 의한 박막 제거와, 에칭에 의한 박막 제거라는 복수의 공정을 사용하여 개구를 형성하기 때문에, 적층하는 박막의 에칭에 대한 선택비가 높더라도, 소망의 형상(적층에 대한 깊이나 범위 등)으로 자유롭게 가공할 수 있다. 예를 들면, 레이저광의 조사에 의해 광흡수층(또는 광흡수층하에 적층되는 도전층) 표면에 산화막이나 질화막 등의 절연막이 형성되어 버리는 경우, 그대로는 개구에 형성하는 도전막과 광흡수층의 전기적 접속을 할 수 없을 우려가 있다. 이러한 경우라도 레이저광 조사에 의한 제 1 개구를 마스크로 하여 제 1 개구의 저면에 노출된 절연막을 에칭에 의해 제거함으로써, 도전성을 갖는 광흡수층(또는 광흡 수층하에 적층되는 도전층)을 제 2 개구에 노출할 수 있다.
이렇게 복잡한 포토리소그래피 공정을 사용하여 마스크층의 형성을 하지 않고, 레이저광 조사에 의해서 도전층과 도전층을 전기적으로 접속하는 개구(콘택트홀)를 절연층에 형성할 수 있다.
또한, 트위스트볼 대신에, 전기영동소자를 사용하는 것도 가능하다. 투명한 액체와, 정(正)으로 대전한 흰 미립자와 부(負)로 대전한 검은 미립자를 봉입한 직경 10㎛ 내지 200㎛ 정도의 마이크로캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 형성되는 마이크로캡슐은, 제 1 전극층과 제 2 전극층에 의해서, 전장(電場)이 주어지면, 흰 미립자와, 검은 미립자가 반대 방향으로 이동하여, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시소자가 전기영동 표시소자이고, 일반적으로 전자페이퍼라고 불리고 있다. 전기영동표시소자는, 액정표시소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한 소비전력이 작고, 어둑어둑한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않은 경우라도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 표시된 상을 보존해 두는 것이 가능해진다.
트랜지스터는 스위칭 소자로서 기능할 수 있는 것이면, 어떠한 구성으로 형성하여도 좋다. 반도체층도 비정질 반도체, 결정성 반도체, 다결정 반도체, 미결정 반도체 등 여러 가지의 반도체를 사용할 수 있고, 유기 화합물을 사용하여 유기트랜지스터를 형성하여도 좋다.
본 실시형태에서는, 구체적으로는, 표시장치의 구성이 액티브 매트릭스형의 경우에 관해서 나타내지만, 물론 본 발명은 패시브 매트릭스형의 표시장치에도 적용할 수 있다. 패시브 매트릭스형의 표시장치에 있어서도 배선층, 전극층 등을 전치기판에 도전성을 갖는 광흡수막을 형성 후, 레이저광으로 조사함으로써, 선택적으로 피전치기판에 소망의 형상으로 가공하여 형성하면 좋다.
본 실시형태는, 상기 실시형태 1 내지 실시형태 3과 적절하게 자유롭게 조합할 수 있다.
본 발명에 의해, 표시장치를 구성하는 배선 등의 구성물을, 소망의 형상으로 형성할 수 있다. 또한 복잡한 포토리소그래피 공정을 경감하여, 간략화된 공정에서 표시장치를 제조할 수 있기 때문에, 재료의 손실이 적고, 비용 절감도 달성할 수 있다. 따라서 고성능, 고신뢰성의 표시장치를 수율 좋게 제조할 수 있다.
(실시형태 12)
다음에, 실시형태 4 내지 실시형태 11에 의해서 제조되는 표시패널에 구동용의 드라이버회로를 실장하는 형태에 관해서 설명한다.
우선, COG 방식을 채용한 표시장치에 관해서, 도 26a를 사용하여 설명한다. 기판(2700)상에는, 문자나 화상 등의 정보를 표시하는 화소 영역(2701)이 형성된다. 복수의 구동회로가 형성된 기판을, 직사각형상으로 분단하고, 분단 후의 구동회로(드라이버 IC라고도 표기; 2751)는, 기판(2700)상에 실장된다. 도 26a는 복수의 드라이버 IC(2751), 드라이버 IC(2751)의 앞에 FPC(2750)를 실장하는 형태를 나타낸다. 또한, 분할하는 크기를 화소 영역의 신호선측의 변의 길이와 거의 같게 하여, 단수의 드라이버 IC에, 상기 드라이버 IC의 앞에 테이프를 실장하여도 좋다.
또한, TAB 방식을 채용하여도 좋고, 그 경우는, 도 26b에서 도시하는 바와 같이 복수의 테이프를 접착하고, 상기 테이프에 드라이버 IC를 실장하면 좋다. COG 방식의 경우와 마찬가지로, 단수의 테이프에 단수의 드라이버 IC를 실장하여도 좋고, 이 경우에는, 강도의 문제로부터, 드라이버 IC를 고정하는 금속편 등을 함께 접착하면 좋다.
이들의 표시패널에 실장되는 드라이버 IC는, 생산성을 향상시키는 관점에서, 1변이 300mm 내지 1000mm 이상의 직사각형상의 기판상에 복수개 만들어 넣으면 좋다.
요컨대, 기판상에 구동회로부와 입출력단자를 하나의 유닛으로 하는 회로패턴을 복수개 형성하고, 마지막으로 분할하여 추출하면 좋다. 드라이버 IC의 장변의 길이는, 화소 영역의 1변의 길이나 화소 피치를 고려하여, 장변이 15 내지 80mm, 단변이 1 내지 6mm의 직사각형상으로 형성하여도 좋고, 화소 영역의 1변, 또는 화소 영역의 1변과 각 구동회로의 1변을 더한 길이로 형성하여도 좋다.
드라이버 IC의 IC 칩에 대한 외형 치수의 우위성은 장변의 길이에 있고, 장변이 15 내지 80mm로 형성된 드라이버 IC를 사용하면, 화소 영역에 대응하여 실장하는 데 필요한 수가 IC 칩을 사용하는 경우보다도 적어도 되어, 제조상의 수율을 향상시킬 수 있다. 또한, 유리기판상에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않기 때문에 생산성을 손상시키지 않는다. 이것은, 원형의 실리콘 웨이퍼로부터 IC 칩을 추출하는 경우와 비교하면, 큰 우위점이다.
또한, 도 25b과 같이 주사선측 구동회로(3702)는 기판상에 일체로 형성되는 경우, 화소 영역(3701)의 외측의 영역에는, 신호선측의 구동회로가 형성된 드라이버 IC가 실장된다. 이들의 드라이버 IC는, 신호선측의 구동회로이다. RGB 풀컬러 에 대응한 화소 영역을 형성하기 위해서는, XGA 클래스에서 신호선의 개수가 3072개 필요하고, UXGA 클래스에서는 4800개가 필요하게 된다. 이러한 개수로 형성된 신호선은, 화소 영역(3701)의 단부로 수블록마다 구분하여 인출선을 형성하여, 드라이버 IC의 출력단자의 피치에 맞추어서 모인다.
드라이버 IC는, 기판상에 형성된 결정질 반도체에 의해 형성되는 것이 적합하고, 상기 결정질 반도체는 연속 발광의 레이저광을 조사함으로써 형성되는 것이 적합하다. 따라서, 상기 레이저광을 발생시키는 발진기로서는, 연속발광의 고체 레이저 또는 기체 레이저를 사용한다. 연속발광의 레이저를 사용하면, 결정 결함이 적고, 대입자직경의 다결정 반도체층을 사용하여, 트랜지스터를 작성하는 것이 가능해진다. 또한 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능하고, 종래보다도 소자의 동작 주파수를 향상시킬 수 있고, 특성 불균일함이 적기 때문에 높은 신뢰성을 얻을 수 있다. 또, 더욱 동작 주파수의 향상을 목적으로 하여, 트랜지스터의 채널 길이방향과 레이저광의 주사방향과 일치시키면 좋다. 이것은, 연속 발광 레이저에 의한 레이저 결정화 공정에서는, 트랜지스터의 채널 길이방향과 레이저광의 기판에 대한 주사방향이 대략 병행(바람직하게는 -30도 이상 30도 이하)일 때, 가장 높은 이동도가 얻어지기 때문이다. 또 채널길이 방향이란, 채널 형성 영역에서, 전류가 흐르는 방향, 바꾸어 말하면 전하가 이동하는 방향과 일치한다. 이와 같이 제조한 트랜지스터는, 결정립이 채널 길이방향으로 연장하는 다 결정 반도체층에 의해서 구성되는 활성층을 갖고, 이 사실은 결정립계가 대략 채널방향을 따라서 형성되고 있는 것을 의미한다.
레이저 결정화를 하기 위해서는, 레이저광의 대폭적인 압축을 하는 것이 바람직하고, 그 레이저광의 형상(빔 스폿)의 폭은, 드라이버 IC의 단변의 동일 폭의 1mm 이상 3mm 이하 정도로 하는 것이 좋다. 또한, 피조사체에 대하여, 충분히 또한 효율적인 에너지 밀도를 확보하기 위해서, 레이저광의 조사영역은, 선형인 것이 바람직하다. 단, 여기에서 말하는 선형이란, 엄밀한 의미에서 선을 뜻하고 있는 것은 아니고, 애스펙트비가 큰 직사각형 또는 장타원형을 의미한다. 예를 들면, 애스펙트비가 2 이상(바람직하게는 10 이상 10000 이하)인 것을 가리킨다. 이와 같이, 레이저광의 레이저광의 형상(빔 스폿)의 폭을 드라이버 IC의 단변과 같은 길이로 함으로써, 생산성을 향상시킨 표시장치의 제조방법을 제공할 수 있다.
도 26a, 도 26b와 같이 주사선 구동회로 및 신호선 구동회로의 양쪽으로서, 드라이버 IC를 실장하여도 좋다. 그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하면 좋다.
화소 영역은, 신호선과 주사선이 교차하여 매트릭스를 형성하고, 각 교차부에 대응하여 트랜지스터가 배치된다. 본 발명은, 화소 영역에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미어몰퍼스 반도체를 채널부로 한 TFT를 사용하는 것을 특징으로 한다. 비정질 반도체는, 플라즈마 CVD법이나 스퍼터링법 등의 방법에 의해 형성한다. 세미어몰퍼스 반도체는, 플라즈마 CVD법으로 300℃ 이하의 온도에서 형성하는 것이 가능하고, 예를 들면, 외측 치수 550×650mm인 무알칼리 유 리기판이어도, 트랜지스터를 형성하는 데 필요한 막두께를 단시간에 형성한다는 특징을 갖는다. 이러한 제조기술의 특징은, 대화면의 표시장치를 제조함에 있어서 유효하다. 또한, 세미어몰퍼스 TFT는, SAS로 채널 형성 영역을 구성함으로써 2 내지 10㎠/V·sec의 전계 효과 이동도를 얻을 수 있다. 또한 본 발명을 사용하면, 패턴을 소망의 형상으로 제어성 좋게 형성할 수 있기 때문에, 미세한 배선도 단락 등의 불량이 생기지 않아 안정적으로 형성할 수 있다. 이와 같이, 시스템 온 패널화를 실현한 표시패널을 제조할 수 있다.
반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로도 기판상에 일체로 형성할 수 있고, 반도체층을 AS로 형성한 TFT를 사용하는 경우에는, 주사선측 구동회로 및 신호선측 구동회로의 양쪽을 드라이버 IC를 실장하면 좋다.
그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하는 것이 적합하다. 예를 들면, 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동 주파수는 100kHz 이하이고, 비교적 고속 동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널길이(L)는 충분히 크게 설정하는 것이 적합하다. 한편, 신호선측의 드라이버 IC의 트랜지스터에는, 12V 정도의 내압이 있으면 충분하지만, 구동 주파수는 3V에서 65MHz 정도이고, 고속 동작이 요구된다. 그 때문에, 드라이버를 구성하는 트랜지스터의 채널길이 등은 미크론 룰로 설정하는 것이 적합하다.
드라이버 IC의 실장방법은, 특히 한정되지 않으며, COG 방법이나 와이어 본딩 방법, 또는 TAB 방법을 사용할 수 있다.
드라이버 IC의 두께는, 대향기판과 동일한 두께로 함으로써, 양자간의 높이는 거의 동일한 것이 되고, 표시장치 전체로서의 박형화에 기여한다. 또한, 각각의 기판을 같은 재질의 것으로 제조함으로써, 이 표시장치에 온도 변화가 생기더라도 열응력이 발생하지 않아, TFT로 제조된 회로의 특성을 손상시키지 않는다. 그 외에도, 본 실시형태에서 나타내는 바와 같이 IC 칩보다도 장척의 드라이버 IC로 구동회로를 실장함으로써, 1개의 화소 영역에 대하여, 실장되는 드라이버 IC의 개수를 줄일 수 있다.
이상과 같이 하여, 표시패널에 구동회로를 넣을 수 있다.
(실시형태 13)
실시형태 4 내지 실시형태 11에 의해서 제조되는 표시패널(EL 표시패널, 액정표시패널)에 있어서, 반도체층을 비정질 반도체, 또는 SAS로 형성하고, 주사선측의 구동회로를 기판상에 형성하는 예를 나타낸다.
도 31은, 1 내지 15㎠/V·sec의 전계효과 이동도가 얻어지는 SAS를 사용한 n 채널형의 TFT로 구성하는 주사선측 구동회로가 블록도를 도시하고 있다.
도 31에 있어서 8500으로 도시하는 블록이 1단분의 샘플링 펄스를 출력하는 펄스 출력회로에 상당하고, 시프트 레지스터는 n개의 펄스 출력회로에 의해 구성된다. 8501은 버퍼회로이고, 그 앞에 화소(8502)가 접속된다.
도 32는, 펄스 출력회로(8500)의 구체적인 구성을 도시한 것이고, n 채널형의 TFT(8601 내지 8613)로 회로가 구성되어 있다. 이 때, SAS를 사용한 n 채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 8㎛로 하면, 채널 폭은 10 내지 80㎛의 범위로 설정할 수 있다.
또한, 버퍼회로(8501)의 구체적인 구성을 도 33에 도시한다. 버퍼회로도 마찬가지로 n 채널형의 TFT(8620 내지 8635)로 구성되어 있다. 이 때, SAS를 사용한 n 채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널길이를 10㎛로 하면, 채널 폭은 10 내지 1800㎛의 범위로 설정하는 것이 된다.
이러한 회로를 실현하기 위해서는, TFT 상호를 배선에 의해서 접속할 필요가 있다.
이상과 같이 하여, 표시패널에 구동회로를 넣을 수 있다.
(실시형태 14)
본 실시형태를 도 16을 사용하여 설명한다. 도 16은, 본 발명을 적용하여 제조되는 TFT 기판(2800)을 사용하여 EL 표시모듈을 구성하는 일례를 도시하고 있다. 도 16에 있어서, TFT 기판(2800)상에는, 화소에 의해 구성된 화소 영역이 형성되어 있다.
도 16에서는, 화소 영역의 외측이고, 구동회로와 화소부의 사이에, 화소부에 형성된 것과 동일한 TFT 또는 그 TFT의 게이트와 소스 또는 드레인의 한쪽을 접속하여 다이오드와 동일하게 동작시킨 보호회로부(2801)가 구비되어 있다. 구동회로(2809)는, 단결정 반도체로 형성된 드라이버 IC, 유리기판상에 다결정 반도체막으로 형성된 스틱 드라이버 IC, 또는 SAS로 형성된 구동회로 등이 적용되어 있다.
TFT 기판(2800)은, 액적 토출법으로 형성된 스페이서(2806a), 스페이 서(2806b)를 개재하여 밀봉기판(2820)과 고착되어 있다. 스페이서는, 기판의 두께가 얇고, 또한 화소 영역의 면적이 대형화한 경우에도, 2장의 기판의 간격을 일정하게 유지하기 위해서 형성해 두는 것이 바람직하다. TFT(2802), TFT(2803)와 각각 접속하는 발광소자(2804), 발광소자(2805)상으로서, TFT 기판(2800)과 밀봉기판 (2820)의 사이에 있는 공극에는 적어도 가시영역의 광에 대하여 투광성을 갖는 수지재료를 충전하여 고체화하여도 좋고, 무수화한 질소 또는 불활성 기체를 충전시켜도 좋다.
도 16에서는 발광소자(2804), 발광소자(2805)를 상방 방사형(톱 이미션형)의 구성으로 한 경우를 도시하고, 도면 중에 도시하는 화살표의 방향으로 광을 방사하는 구성으로 하고 있다. 각 화소는, 화소를 적색, 녹색, 청색으로서 발광색을 다르게 해 둠으로써, 다색표시를 할 수 있다. 또한, 이 때 밀봉기판(2820)측에 각 색에 대응한 착색층(2807a), 착색층(2807b), 착색층(2807c)을 형성해 둠으로써, 외부로 방사되는 발광의 색 순도를 높일 수 있다. 또한, 화소를 백색 발광 소자로서 착색층(2807a), 착색층(2807b), 착색층(2807c)과 조합하여도 좋다.
외부회로인 구동회로(2809)는, 외부회로기판(2811)의 일단에 형성된 주사선 또는 신호선 접속단자와, 배선기판(2810)에서 접속된다. 또한, TFT 기판(2800)에 접하거나 또는 근접시켜, 열을 기기의 외부로 전하기 위해서 사용되는, 파이프형의 고효율의 열전도 디바이스인 히트 파이프(2813)와 방열판(2812)을 설치하고, 방열효과를 높이는 구성으로 하여도 좋다.
또, 도 16에서는, 톱 이미션(top emission)의 EL 모듈로 하였지만, 발광소자 의 구성이나 외부 회로기판의 배치를 바꿔 보텀 이미션(bottom emission) 구조, 물론 상면, 하면 양쪽으로부터 광이 방사하는 양쪽 방사구조로 하여도 좋다. 톱 이미션형의 구성의 경우, 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 토출법에 의해 형성할 수 있고, 폴리이미드 등의 수지재료에, 안료계의 흑색수지나 카본 블랙 등을 혼합시켜 형성하면 좋고, 그 적층이어도 좋다.
또한, EL 표시모듈은, 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 광의 반사광을 차단하도록 하여도 좋다. 또한 상방 방사형의 표시장치이면, 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 토출법 등에 의해서도 형성할 수 있고, 안료계의 흑색수지나, 폴리이미드 등의 수지재료에, 카본 블랙 등을 혼합시켜도 좋고, 그 적층이어도 좋다. 액적 토출법에 의해서, 다른 재료를 동일 영역에 복수회 토출하여, 격벽을 형성하여도 좋다. 위상차판, 위상차판으로서는 λ/4판과 λ/2판을 사용하여, 광을 제어할 수 있도록 설계하면 좋다. 구성으로서는, TFT 소자기판측으로부터 차례로, 발광소자, 밀봉기판(밀봉재), 위상차판, 위상차판(λ/4판, λ/2판), 편광판과 같은 구성이 되고, 발광소자로부터 방사된 광은, 이들을 통과하여 편광판측으로부터 외부로 방사된다. 이 위상차판이나 편광판은 광이 방사되는 측에 설치하면 좋고, 양쪽 방사되는 양쪽 방사형의 표시장치이면 양쪽에 설치할 수도 있다. 또한, 편광판의 외측에 반사방지막을 갖고 있어도 좋다. 이것에 의해, 더욱 고섬세하고 정밀한 화상을 표시할 수 있다.
TFT 기판(2800)에 있어서, 화소 영역이 형성된 측에 밀봉재나 접착성의 수지를 사용하여 수지필름을 접착하여 밀봉 구조를 형성하여도 좋다. 본 실시형태에서는, 유리기판을 사용하는 유리 밀봉을 나타내었지만, 수지에 의한 수지 밀봉, 플라스틱에 의한 플라스틱 밀봉, 필름에 의한 필름 밀봉, 등 여러 가지의 밀봉 방법을 사용할 수 있다. 수지필름의 표면에는 수증기의 투과를 방지하는 가스 배리어막을 형성하여 두면 좋다. 필름 밀봉 구조로 함으로써, 한층 더 박형화 및 경량화를 도모할 수 있다.
본 실시형태는, 실시형태 1 내지 실시형태 8, 실시형태 12, 실시형태 13과 각각 조합하여 사용하는 것이 가능하다.
(실시형태 15)
본 실시형태를 도 20a 및 도 20b를 사용하여 설명한다. 도 20a, 도 20b는, 본 발명을 적용하여 제조되는 TFT 기판(2600)을 사용하여 액정 표시 모듈을 구성하는 일례를 도시하고 있다.
도 20a는 액정 표시 모듈의 일례이고, TFT 기판(2600)과 대향기판(2601)이 밀봉재(2602)에 의해 고착되고, 그 사이에 화소 영역(2603)과 액정층(2604)이 형성되어 표시영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 하는 경우에 필요하고, RGB 방식의 경우는, 빨강, 초록, 파랑의 각 색에 대응한 착색층이 각 화소에 대응하여 형성되어 있다. TFT 기판(2600)과 대향기판(2601)의 외측에는 편광판(2606, 2607), 확산판(2613)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의해 구성되고, 회로기판(2612)은, 플렉시블 배선기판(2609)에 의해 TFT 기판(2600)과 접속되고, 컨트롤회로나 전원회로 등의 외부회로가 내장되어 있다. 또한 편광판과, 액정층의 사이에 위상차판을 가진 상태에서 적층하여도 좋다.
액정표시 모듈에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 등을 사용할 수 있다.
도 20b는 도 20a의 액정표시 모듈에 OCB 모드를 적용한 일례이고, FS-LCD(Field sequential-LCD)로 되어 있다. FS-LCD는, 1프레임 기간에 적색 발광과 녹색 발광과 청색 발광을 각각 행하는 것이며, 시간분할을 사용하여 화상을 합성하여 컬러표시를 하는 것이 가능하다. 또한, 각 발광을 발광 다이오드 또는 냉음극관 등에서 행하기 때문에, 컬러필터가 불필요하다. 따라서, 3원색의 컬러필터를 나열하여, 각 색의 표시 영역을 한정할 필요가 없으며, 어느 영역에서도 3색 전체 표시를 할 수 있다. 한편, 1프레임 기간에 3색의 발광을 하기 위해서, 액정의 고속 응답이 요구된다. 본 발명의 표시장치에, FS 방식을 사용한 FLC 모드, 및 OCB 모드를 적용하여, 고성능이며 고화질의 표시장치, 또한 액정 텔레비전 장치를 완성시킬 수 있다.
OCB 모드의 액정층은, 소위 π셀 구조를 갖고 있다. π셀 구조는, 액정분자의 프리틸트각(pretilt angle)이 액티브 매트릭스기판과 대향기판의 기판간의 중심 면에 대하여 면대칭의 관계로 배향된 구조이다. π셀 구조의 배향 상태는, 기판간에 전압이 인가되어 있지 않을 때는 스프레이 배향이 되고, 전압을 인가하면 밴드 배향으로 이행한다. 이 밴드 배향이 백표시가 된다. 또 전압을 인가하면 밴드 배향의 액정분자가 양 기판과 수직으로 배향하여, 광이 투과하지 않는 상태가 된다. 또, OCB 모드로 하면, 종래의 TN 모드보다 약 10배 빠른 고속 응답성을 실현할 수 있다.
또한, FS 방식에 대응하는 모드로서, 고속 동작이 가능한 강유전성 액정(FLC : Ferroelectric Liquid Crystal)을 사용한 HV(Half V)-FLC, SS(Surface Stabilized)-FLC 등도 사용할 수 있다. OCB 모드는 점도가 비교적 낮은 네마틱 액정(nematic liquid crystal)을 사용하고, HV-FLC, SS-FLC에는, 강유전상을 갖는 스멕틱 액정(smectic liquid crystal)을 사용할 수 있다.
또한, 액정 표시 모듈의 고속 광학 응답속도는, 액정 표시 모듈의 셀 갭을 좁게 함으로써 고속화한다. 또한 액정재료의 점도를 낮추는 것으로도 고속화할 수 있다. 상기 고속화는, TN 모드의 액정 표시 모듈의 화소 영역의 화소 피치가 30㎛ 이하인 경우에, 보다 효과적이다. 또한, 인가전압을 일순간만 높게(또는 낮게) 하는 오버드라이브법에 의해, 보다 고속화가 가능하다.
도 20b의 액정 표시 모듈은 투과형의 액정 표시 모듈을 도시하고 있고, 광원으로서 적색광원(2910a), 녹색광원(2910b), 청색광원(2910c)이 형성되어 있다. 광원은 적색광원(2910a), 녹색광원(2910b), 청색광원(2910c)의 각각 온오프를 제어하기 위해서, 제어부(2912)가 설치되어 있다. 제어부(2912)에 의해서, 각 색의 발광 은 제어되고, 액정에 광은 입사되고, 시간분할을 사용하여 화상을 합성하여, 컬러 표시가 행하여진다.
이상과 같이 본 발명을 사용하면, 고섬세, 고신뢰성의 액정 표시 모듈을 제조할 수 있다.
본 실시형태는, 실시형태 1 내지 실시형태 3, 실시형태 9 내지 실시형태 13과 각각 조합하여 사용하는 것이 가능하다.
(실시형태 16)
본 발명에 의해서 형성되는 표시장치에 의해서, 텔레비전 장치(단지 텔레비전, 또는 텔레비전 수신기라고도 부름)를 완성시킬 수 있다. 도 27은 텔레비전 장치의 주요한 구성을 나타내는 블록도를 도시하고 있다.
도 25a는 본 발명에 따른 표시패널의 구성을 도시하는 상면도이고, 절연표면을 갖는 기판(2700)상에 화소(2702)를 매트릭스형으로 배열시킨 화소 영역(2701),주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 여러가지 규격에 따라서 형성하면 좋고, XGA이고 RGB를 사용한 풀컬러 표시이면 1024×768×3(RGB), UXGA이고 RGB를 사용한 풀컬러 표시이면 1600×1200×3(RGB), 풀스펙 하이비전에 대응시키고, RGB를 사용한 풀컬러 표시이면 1920×1080×3(RGB)로 하면 좋다.
화소(2702)는, 주사선측 입력단자(2703)로부터 연장되는 주사선과, 신호선측 입력단자(2704)로부터 연장하는 신호선이 교차함으로써, 매트릭스형으로 배치된다. 화소 영역(2701)의 화소 각각은, 스위칭 소자와 그것에 접속하는 화소 전극층이 구 비되어 있다. 스위칭 소자의 대표적인 일례는 TFT이고, TFT의 게이트 전극층측이 주사선과, 소스 또는 드레인측이 신호선과 접속됨으로써, 개개의 화소를 외부로부터 입력하는 신호에 의해서 독립하여 제어 가능하게 하고 있다.
도 25a는, 주사선 및 신호선으로 입력하는 신호를, 외부부착의 구동회로에 의해 제어하는 표시패널의 구성을 도시하고 있지만, 도 26a에 도시하는 바와 같이, COG(Chip on Glass)방식에 의해 드라이버 IC(2751)를 기판(2700)상에 실장하여도 좋다. 또한 다른 실장형태로서, 도 26b에 도시하는 바와 같은 TAB(Tape Automated Bonding) 방식을 사용하여도 좋다. 드라이버 IC는 단결정 반도체 기판에 형성된 것이어도 좋고, 유리기판상에 TFT로 회로를 형성한 것이어도 좋다. 도 26에 있어서, 드라이브 IC(2751)는, FPC(Flexible printed circuit; 2750)와 접속하고 있다.
또한, 화소에 설치하는 TFT를 결정성을 갖는 반도체로 형성하는 경우에는, 도 25b에 도시하는 바와 같이 주사선측 구동회로(3702)를 기판(3700)상에 형성할 수도 있다. 도 25b에 있어서, 화소 영역(3701)은, 신호선측 입력단자(3704)와 접속한 도 25a와 마찬가지로 외부부착의 구동회로에 의해 제어한다. 화소에 설치하는 TFT를 이동도가 높은, 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우는, 도 25c에 도시하는 바와 같이, 화소 영역(4701), 주사선 구동회로(4702)와, 신호선 구동회로(4704)를 기판(4700)상에 일체로 형성할 수도 있다.
표시패널에는, 도 25a에서 도시하는 바와 같은 구성으로서, 도 27에 있어서, 화소 영역(901)만이 형성되어 주사선측 구동회로(903)와 신호선측 구동회로(902)가, 도 26b와 같은 TAB 방식에 의해 실장되는 경우와, 도 26a와 같은 COG 방식에 의해 실장되는 경우와, 도 25b에 도시하는 바와 같이 TFT를 형성하고, 화소 영역(901)과 주사선측 구동회로(903)를 기판상에 형성하여 신호선측 구동회로(902)를 별도 드라이버 IC로서 실장하는 경우, 또한 도 25c에서 도시하는 바와 같이 화소 영역(901)과 신호선측 구동회로(902)와 주사선측 구동회로(903)를 기판상에 일체로 형성하는 경우 등이 있지만, 어떠한 형태로 하여도 좋다.
도 27에 있어서, 그 밖의 외부회로의 구성으로서, 영상신호의 입력측으로서는, 튜너(904)로 수신한 신호중, 영상신호를 증폭하는 영상신호 증폭회로(905)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색 신호로 변환하는 영상신호 처리회로(906)와, 그 영상신호를 드라이버 IC의 입력사양으로 변환하기 위한 컨트롤회로(907) 등으로 이루어져 있다. 컨트롤회로(907)는, 주사선측과 신호선측에 각각 신호가 출력한다. 디지털 구동하는 경우에는, 신호선측에 신호 분할회로(908)를 형성하고, 입력 디지털 신호를 m 개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(904)로 수신한 신호중, 음성신호는, 음성신호 증폭회로(909)에 보내지고, 그 출력은 음성신호 처리회로(910)를 거쳐서 스피커(913)에 공급된다. 제어회로(911)는 수신국(수신 주파수)나 음량의 제어정보를 입력부(912)로부터 받아, 튜너(904)나 음성신호 처리회로(910)에 신호를 송출한다.
이들의 표시모듈을, 도 28a, 도 28b에 도시하는 바와 같이, 케이스에 내장하여, 텔레비전 장치를 완성시킬 수 있다. 표시모듈로서 액정 표시 모듈을 사용하면 액정 텔레비전 장치, EL 모듈을 사용하면 EL 텔레비전 장치, 또한 플라즈마 텔레비 전, 전자페이퍼 등도 제조할 수 있다. 도 28a에 있어서, 표시모듈에 의해 주화면(2003)이 형성되고, 그 외 부속설비로서 스피커부(2009), 조작 스위치 등이 구비되어 있다. 이와 같이, 본 발명에 의해 텔레비전 장치를 완성시킬 수 있다.
케이스(2001)에 표시용 패널(2002)이 내장되고, 수신기(2005)에 의해 일반의 텔레비전 방송의 수신을 비롯하여, 모뎀(2004)을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리)의 정보통신을 할 수도 있다. 텔레비전 장치의 조작은, 케이스에 내장된 스위치 또는 원격 리모콘 장치(2006)에 의해 행하는 것이 가능하고, 이 리모콘 장치에도 출력하는 정보를 표시하는 표시부(2007)가 형성되어 있어도 좋다.
또한, 텔레비전 장치에도, 주화면(2003) 외에 서브화면(2008)을 제 2 표시용패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 좋다. 이 구성에 있어서, 주화면(2003) 및 서브화면(2008)을 본 발명의 액정표시용 패널로 형성할 수 있고, 주화면(2003)을 시야각이 우수한 EL 표시용 패널로 형성하고, 서브화면을 저소비전력으로 표시 가능한 액정표시용 패널로 형성하여도 좋다. 또한, 저소비 전력화를 우선시키기 위해서는, 주화면(2003)을 액정표시용 패널로 형성하고, 서브화면을 EL 표시용 패널로 형성하고, 서브화면은 점멸 가능하게 하는 구성으로 하여도 좋다. 본 발명을 사용하면, 이러한 대형기판을 사용하여, 많은 TFT나 전자부품을 사용하더라도, 신뢰성이 높은 표시장치로 할 수 있다.
도 28b는 예를 들면 20 내지 80인치의 대형의 표시부를 갖는 텔레비전 장치 로서, 케이스(2010), 표시부(2011), 조작부인 리모콘 장치(2012), 스피커부(2013) 등을 포함한다. 본 발명은, 표시부(2011)의 제조에 적용된다. 도 28b의 텔레비전 장치는, 벽걸이형으로 되어 있어, 설치하는 스페이스를 넓게 필요로 하지 않는다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도 역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고 표시반 등 특히 대면적의 표시매체로서 여러 가지의 용도에 적용할 수 있다.
본 실시형태는, 상기 실시형태 1 내지 실시형태 15와 적절하게 자유롭게 조합할 수 있다.
(실시형태 17)
본 발명에 따른 전자기기로서, 텔레비전 장치(간단히 텔레비전, 또는 텔레비전 수신기라고도 부름), 디지털 카메라, 디지털비디오카메라, 휴대전화장치(간단히 휴대전화기, 휴대전화라고도 부름), PDA 등의 휴대정보단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카오디오 등의 음향재생장치, 가정용 게임기 등의 기록매체를 구비한 화상재생장치 등을 들 수 있다. 그 구체예에 관해서, 도 29를 참조하여 설명한다.
도 29a에 도시하는 휴대정보 단말기기는, 본체(9201), 표시부(9202) 등을 포함하고 있다. 표시부(9202)는, 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정에서 저비용으로 제조할 수 있기 때문에, 고신뢰성의 휴대정보 단말기기를 저가격으로 제공할 수 있다.
도 29b에 도시하는 디지털비디오카메라는, 표시부(9701), 표시부(9702) 등을 포함하고 있다. 표시부(9701)는 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정에서 저비용으로 제조할 수 있기 때문에, 고신뢰성의 디지털비디오카메라를 저가격으로 제공할 수 있다.
도 29c에 도시하는 휴대전화기는, 본체(9101), 표시부(9102) 등을 포함하고 있다. 표시부(9102)는, 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정에서 저비용으로 제조할 수 있기 때문에, 고신뢰성의 휴대전화기를 저가격으로 제공할 수 있다.
도 29d에 도시하는 휴대형의 텔레비전 장치는, 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)는, 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정에서 저비용으로 제조할 수 있기 때문에, 고신뢰성의 텔레비전 장치를 저가격으로 제공할 수 있다. 또한 텔레비전 장치로서는, 휴대전화기 등의 휴대단말에 탑재하는 소형인 것에서부터, 운반할 수 있는 중형인 것, 또한, 대형인 것(예를 들면 40인치 이상)까지, 폭 넓은 것에, 본 발명의 표시장치를 적용할 수 있다.
도 29e에 도시하는 휴대형의 컴퓨터는, 본체(9401), 표시부(9402) 등을 포함하고 있다. 표시부(9402)는, 본 발명의 표시장치를 적용할 수 있다. 그 결과, 간략화된 공정에서 저비용으로 제조할 수 있기 때문에, 고신뢰성의 컴퓨터를 저가격으로 제공할 수 있다.
이와 같이, 본 발명의 표시장치에 의해, 시인성이 우수한 고화질의 화상을 표시할 수 있는 고성능인 전자기기를 제공할 수 있다.
본 실시형태는, 상기의 실시형태 1 내지 실시형태 16과 적절하게 자유롭게 조합할 수 있다.
도 1은 본 발명을 설명하는 개념도.
도 2는 본 발명을 설명하는 개념도.
도 3은 본 발명을 설명하는 개념도.
도 4는 본 발명을 설명하는 개념도.
도 5는 본 발명의 표시장치를 설명하는 도면.
도 6은 본 발명의 표시장치를 설명하는 도면.
도 7은 본 발명의 표시장치를 설명하는 도면.
도 8은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 9는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 10은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 11은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 12는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 13은 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 14는 본 발명의 표시장치의 제조방법을 설명하는 도면.
도 15는 본 발명의 표시장치를 설명하는 도면.
도 16은 본 발명의 표시모듈의 구성예를 설명하는 단면도.
도 17은 본 발명의 표시장치를 설명하는 도면.
도 18은 본 발명의 표시장치를 설명하는 도면.
도 19는 본 발명의 표시장치를 설명하는 도면.
도 20은 본 발명의 표시모듈의 구성예를 설명하는 단면도.
도 21은 본 발명의 표시장치를 설명하는 도면.
도 22는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 23은 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 24는 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 25는 본 발명의 표시장치의 상면도.
도 26은 본 발명의 표시장치의 상면도.
도 27은 본 발명이 적용되는 전자기기의 주요한 구성을 도시하는 블록도.
도 28은 본 발명이 적용되는 전자기기를 도시하는 도면.
도 29는 본 발명이 적용되는 전자기기를 도시하는 도면.
도 30은 본 발명에 적용할 수 있는 레이저 직접 묘화 장치의 구성을 설명하는 도면.
도 31은 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면.
도 32는 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(시프트 레지스터회로).
도 33은 본 발명의 표시패널에 있어서 주사선측 구동회로를 TFT로 형성하는 경우의 회로 구성을 설명하는 도면(버퍼회로).
도 34는 본 발명을 설명하는 개념도.
도 35는 본 발명을 설명하는 개념도.
도 36은 본 발명을 설명하는 개념도.
도 37은 본 발명을 설명하는 개념도.
도 38은 본 발명을 설명하는 개념도.
도 39는 본 발명을 설명하는 개념도.

Claims (43)

  1. 표시장치의 제조방법으로서:
    광 흡수층을 형성하는 단계;
    상기 광 흡수층 상에 절연층을 형성하는 단계;
    상기 광 흡수층과 상기 절연층을 레이저 광으로 선택적으로 조사하고 상기 절연층의 조사영역을 제거하여 상기 절연층에 제 1 개구를 형성하는 단계;
    상기 제 1 개구를 갖는 상기 절연층을 마스크로서 이용하여 상기 광 흡수층을 선택적으로 제거하고 상기 절연층 및 상기 광 흡수층에 제 2 개구를 형성하는 단계; 및
    상기 제 2 개구에 도전층을 형성하는 단계로서, 상기 도전층은 상기 광 흡수층과 접하는, 상기 도전층 형성 단계를 포함하는, 표시장치 제조방법.
  2. 표시장치 제조방법으로서:
    제 1 도전층을 형성하는 단계;
    상기 제 1 도전층 상에 광 흡수층을 형성하는 단계;
    상기 광 흡수층 상에 절연층을 형성하는 단계;
    상기 광 흡수층 및 상기 절연층을 레이저 광으로 선택적으로 조사하고 상기 절연층의 조사영역을 제거하여 상기 절연층 상에 제 1 개구를 형성하는 단계;
    상기 제 1 개구를 갖는 상기 절연층을 마스크로서 이용하여 상기 광 흡수층 을 선택적으로 제거하고 상기 절연층 및 상기 광 흡수층에 제 2 개구를 형성하는 단계로서, 상기 제 2 개구는 상기 도전층에 도달하는, 상기 제거 및 형성 단계; 및
    상기 제 2 개구에 제 2 도전층을 형성하는 단계로서, 상기 제 2 도전층은 상기 광 흡수층 및 상기 제 1 도전층과 접하는, 상기 제 2 도전층 형성 단계를 포함하는, 표시장치 제조방법.
  3. 표시장치 제조방법으로서:
    제 1 도전층을 형성하는 단계;
    상기 제 1 도전층 상에 광 흡수층을 형성하는 단계;
    상기 광 흡수층 상에 절연층을 형성하는 단계;
    상기 광 흡수층 및 상기 절연층을 레이저 광으로 선택적으로 조사하고 상기 절연층의 조사영역을 제거하여 상기 절연층에 제 1 개구를 형성하는 단계;
    상기 제 1 개구를 갖는 상기 절연층을 마스크로서 이용하여 상기 광 흡수층 및 상기 절연층을 선택적으로 제거하고 상기 절연층, 상기 광 흡수층 및 상기 제 1 도전층에 제 2 개구를 형성하는 단계; 및
    상기 제 2 개구에 제 2 도전층을 형성하는 단계로서, 상기 제 2 도전층은 상기 광 흡수층 및 상기 제 1 도전층에 접하는, 상기 제 2 도전층 형성 단계를 포함하는, 표시장치 제조방법.
  4. 표시장치 제조방법으로서:
    광 흡수층을 형성하는 단계;
    상기 광 흡수층 상에 절연층을 형성하는 단계;
    상기 광 흡수층 및 상기 절연층을 레이저 광으로 선택적으로 조사하고 상기 광 흡수층의 조사영역의 일부 및 상기 절연층의 조사영역을 제거하여 상기 광 흡수층 및 상기 절연층에 제 1 개구를 형성하는 단계;
    상기 제 1 개구를 갖는 절연층을 마스크로서 이용하여 상기 광 흡수층을 선택적으로 제거하고 상기 절연층 및 상기 광 흡수층에 제 2 개구를 형성하는 단계; 및
    상기 제 2 개구에 도전층을 형성하는 단계로서, 상기 도전층은 상기 광 흡수층에 접하는, 상기 제 2 개구 형성 단계를 포함하는, 표시장치 제조방법.
  5. 표시장치 제조방법으로서:
    제 1 도전층을 형성하는 단계;
    상기 제 1 도전층 상에 광 흡수층을 형성하는 단계;
    상기 광 흡수층 상에 절연층을 형성하는 단계;
    상기 광 흡수층 및 상기 절연층을 레이저 광으로 선택적으로 조사하고 상기 광 흡수층의 조사영역의 일부 및 상기 절연층의 조사영역을 제거하여 상기 광 흡수층 및 상기 절연층에 제 1 개구를 형성하는 단계;
    상기 제 1 개구를 갖는 상기 절연층을 마스크로서 이용하여 상기 광 흡수층을 선택적으로 제거하고 상기 절연층 및 상기 광 흡수층에 제 2 개구를 형성하는 단계로서, 상기 제 2 개구는 상기 도전층에 도달하는, 상기 제거 및 형성 단계; 및
    상기 제 2 개구에 제 2 도전층을 형성하는 단계로서, 상기 제 2 도전층은 상기 광 흡수층 및 상기 제 1 도전층과 접하는, 상기 제 2 도전층 형성 단계를 포함하는, 표시장치 제조방법.
  6. 표시장치 제조방법으로서:
    제 1 도전층을 형성하는 단계;
    상기 제 1 도전층 상에 광 흡수층을 형성하는 단계;
    상기 광 흡수층 상에 절연층을 형성하는 단계;
    상기 광 흡수층 및 상기 절연층을 레이저 광으로 선택적으로 조사하고 상기 광 흡수층의 조사영역의 일부 및 상기 절연층의 조사영역을 제거하여 상기 광 흡수층 및 상기 절연층에 제 1 개구를 형성하는 단계;
    상기 제 1 개구를 갖는 상기 절연층을 마스크로서 이용하여 상기 광 흡수층 및 상기 제 1 도전층을 선택적으로 제거하고 상기 절연층, 상기 광 흡수층 및 상기 제 1 도전층에 제 2 개구를 형성하는 단계; 및
    상기 제 2 개구에 제 2 도전층을 형성하는 단계로서, 상기 제 2 도전층은 상기 광 흡수층 및 상기 제 1 도전층에 접하는, 상기 제 2 도전층 형성 단계를 포함하는, 표시장치 제조방법.
  7. 표시장치 제조방법으로서:
    제 1 도전층을 형성하는 단계;
    상기 제 1 도전층 상에 광 흡수층을 형성하는 단계;
    상기 광 흡수층 상에 절연층을 형성하는 단계;
    상기 광 흡수층 및 상기 절연층을 레이저 광으로 선택적으로 조사하고 상기 광 흡수층의 조사영역 및 상기 절연층의 조사영역을 제거하여 상기 광 흡수층 및 상기 절연층에 제 1 개구를 형성하는 단계;
    상기 제 1 개구를 갖는 상기 광 흡수층 및 상기 절연층을 마스크로서 이용하여 상기 제 1 도전층을 선택적으로 제거하고 상기 절연층, 상기 광 흡수층 및 상기 제 1 도전층에 제 2 개구를 형성하는 단계; 및
    상기 제 2 개구에 제 2 도전층을 형성하는 단계로서, 상기 제 2 도전층은 상기 광 흡수층 및 상기 제 1 도전층에 접하는, 상기 제 2 도전층 형성 단계를 포함하는, 표시장치 제조방법.
  8. 제 7 항에 있어서,
    상기 광 흡수층 및 상기 절연층이 조사될 때 상기 제 1 도전층의 일부 또한 제거되는, 표시장치 제조방법.
  9. 제 1 항에 있어서,
    상기 광 흡수층은 도전성 재료를 포함하는, 표시장치 제조방법.
  10. 제 2 항에 있어서,
    상기 광 흡수층은 도전성 재료를 포함하는, 표시장치 제조방법.
  11. 제 3 항에 있어서,
    상기 광 흡수층은 도전성 재료를 포함하는, 표시장치 제조방법.
  12. 제 4 항에 있어서,
    상기 광 흡수층은 도전성 재료를 포함하는, 표시장치 제조방법.
  13. 제 5 항에 있어서,
    상기 광 흡수층은 도전성 재료를 포함하는, 표시장치 제조방법.
  14. 제 6 항에 있어서,
    상기 광 흡수층은 도전성 재료를 포함하는, 표시장치 제조방법.
  15. 제 7 항에 있어서,
    상기 광 흡수층은 도전성 재료를 포함하는, 표시장치 제조방법.
  16. 제 1 항에 있어서,
    상기 광 흡수층은 크롬, 탄탈, 은, 몰리브덴, 니켈, 티타늄, 코발트, 구리 및 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 표시장치 제조방법.
  17. 제 2 항에 있어서,
    상기 광 흡수층은 크롬, 탄탈, 은, 몰리브덴, 니켈, 티타늄, 코발트, 구리 및 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 표시장치 제조방법.
  18. 제 3 항에 있어서,
    상기 광 흡수층은 크롬, 탄탈, 은, 몰리브덴, 니켈, 티타늄, 코발트, 구리 및 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 표시장치 제조방법.
  19. 제 4 항에 있어서,
    상기 광 흡수층은 크롬, 탄탈, 은, 몰리브덴, 니켈, 티타늄, 코발트, 구리 및 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 표시장치 제조방법.
  20. 제 5 항에 있어서,
    상기 광 흡수층은 크롬, 탄탈, 은, 몰리브덴, 니켈, 티타늄, 코발트, 구리 및 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 표시장치 제조방법.
  21. 제 6 항에 있어서,
    상기 광 흡수층은 크롬, 탄탈, 은, 몰리브덴, 니켈, 티타늄, 코발트, 구리 및 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 표시장치 제조방법.
  22. 제 7 항에 있어서,
    상기 광 흡수층은 크롬, 탄탈, 은, 몰리브덴, 니켈, 티타늄, 코발트, 구리 및 알루미늄으로 구성된 그룹으로부터 선택된 적어도 하나를 포함하는, 표시장치 제조방법.
  23. 제 1 항에 있어서,
    상기 광 흡수층은 반도체 재료를 포함하는, 표시장치 제조방법.
  24. 제 2 항에 있어서,
    상기 광 흡수층은 반도체 재료를 포함하는, 표시장치 제조방법.
  25. 제 3 항에 있어서,
    상기 광 흡수층은 반도체 재료를 포함하는, 표시장치 제조방법.
  26. 제 4 항에 있어서,
    상기 광 흡수층은 반도체 재료를 포함하는, 표시장치 제조방법.
  27. 제 5 항에 있어서,
    상기 광 흡수층은 반도체 재료를 포함하는, 표시장치 제조방법.
  28. 제 6 항에 있어서,
    상기 광 흡수층은 반도체 재료를 포함하는, 표시장치 제조방법.
  29. 제 7 항에 있어서,
    상기 광 흡수층은 반도체 재료를 포함하는, 표시장치 제조방법.
  30. 제 1 항에 있어서,
    상기 광 흡수층은 실리콘을 포함하는, 표시장치 제조방법.
  31. 제 2 항에 있어서,
    상기 광 흡수층은 실리콘을 포함하는, 표시장치 제조방법.
  32. 제 3 항에 있어서,
    상기 광 흡수층은 실리콘을 포함하는, 표시장치 제조방법.
  33. 제 4 항에 있어서,
    상기 광 흡수층은 실리콘을 포함하는, 표시장치 제조방법.
  34. 제 5 항에 있어서,
    상기 광 흡수층은 실리콘을 포함하는, 표시장치 제조방법.
  35. 제 6 항에 있어서,
    상기 광 흡수층은 실리콘을 포함하는, 표시장치 제조방법.
  36. 제 7 항에 있어서,
    상기 광 흡수층은 실리콘을 포함하는, 표시장치 제조방법.
  37. 제 1 항에 있어서,
    상기 절연층은 레이저 광을 투과하는, 표시장치 제조방법.
  38. 제 2 항에 있어서,
    상기 절연층은 레이저 광을 투과하는, 표시장치 제조방법.
  39. 제 3 항에 있어서,
    상기 절연층은 레이저 광을 투과하는, 표시장치 제조방법.
  40. 제 4 항에 있어서,
    상기 절연층은 레이저 광을 투과하는, 표시장치 제조방법.
  41. 제 5 항에 있어서,
    상기 절연층은 레이저 광을 투과하는, 표시장치 제조방법.
  42. 제 6 항에 있어서,
    상기 절연층은 레이저 광을 투과하는, 표시장치 제조방법.
  43. 제 7 항에 있어서,
    상기 절연층은 레이저 광을 투과하는, 표시장치 제조방법.
KR1020070076031A 2006-07-28 2007-07-27 표시장치의 제조방법 KR101411960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006205711 2006-07-28
JPJP-P-2006-00205711 2006-07-28

Publications (2)

Publication Number Publication Date
KR20080011131A true KR20080011131A (ko) 2008-01-31
KR101411960B1 KR101411960B1 (ko) 2014-06-26

Family

ID=39222929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076031A KR101411960B1 (ko) 2006-07-28 2007-07-27 표시장치의 제조방법

Country Status (3)

Country Link
US (1) US8183067B2 (ko)
KR (1) KR101411960B1 (ko)
TW (1) TWI412079B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976572B1 (ko) * 2008-02-26 2010-08-17 고려대학교 산학협력단 유기 박막 트랜지스터의 제조방법
WO2012053818A3 (ko) * 2010-10-19 2012-07-26 주식회사 엘지화학 도전성 패턴을 포함하는 터치패널 및 이의 제조방법
KR20170136152A (ko) * 2016-05-31 2017-12-11 엘지디스플레이 주식회사 표시장치

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639820B (zh) * 2001-08-11 2010-05-26 敦提大学校董事会 场致发射背板
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2008023630A1 (en) * 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8080811B2 (en) 2007-12-28 2011-12-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing evaporation donor substrate and light-emitting device
WO2009099002A1 (en) * 2008-02-04 2009-08-13 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing light-emitting device
JP5416987B2 (ja) 2008-02-29 2014-02-12 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
WO2009107548A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
US20090218219A1 (en) * 2008-02-29 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing Apparatus
JP5238544B2 (ja) * 2008-03-07 2013-07-17 株式会社半導体エネルギー研究所 成膜方法及び発光装置の作製方法
US8182863B2 (en) 2008-03-17 2012-05-22 Semiconductor Energy Laboratory Co., Ltd. Deposition method and manufacturing method of light-emitting device
US8409672B2 (en) * 2008-04-24 2013-04-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing evaporation donor substrate and method of manufacturing light-emitting device
KR101629637B1 (ko) * 2008-05-29 2016-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법 및 발광장치의 제조방법
US8563397B2 (en) 2008-07-09 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
US8486736B2 (en) * 2008-10-20 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101298358B1 (ko) * 2008-12-19 2013-08-20 엘지디스플레이 주식회사 액정표시장치 제조용 연마장치 및 연마방법
TWI415283B (zh) * 2009-02-18 2013-11-11 Au Optronics Corp Ｘ射線感測器及其製作方法
TWI463708B (zh) * 2009-02-24 2014-12-01 Advanced Optoelectronic Tech 側面出光型發光元件封裝結構及其製造方法
KR101213491B1 (ko) * 2009-11-27 2012-12-20 삼성디스플레이 주식회사 유기 발광 표시 장치 제조 방법 및 유기 발광 표시 장치용 표면 처리 장치
DE102009056572B4 (de) * 2009-12-01 2014-10-23 Manz Automation Ag Verfahren zum zumindest bereichsweisen Entfernen einer Schicht eines Schichtenstapels
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
US8593727B2 (en) * 2011-04-25 2013-11-26 Vladimir G. Kozlov Single-shot laser ablation of a metal film on a polymer membrane
JP5846594B1 (ja) * 2014-03-11 2016-01-20 国立大学法人山形大学 配線形成方法
TWI532560B (zh) * 2015-01-09 2016-05-11 位元奈米科技股份有限公司 透明導電板的雷射蝕刻方法及其所製成的透明導電板
CN110551973B (zh) * 2015-02-10 2022-06-14 大日本印刷株式会社 蒸镀掩模
US10359895B2 (en) 2015-11-17 2019-07-23 Mitsubishi Paper Mills Limited Optically transparent electroconductive material
KR102550693B1 (ko) * 2016-08-04 2023-07-04 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 제조 방법
JP6616368B2 (ja) * 2017-09-14 2019-12-04 ファナック株式会社 レーザ加工前に光学系の汚染レベルに応じて加工条件を補正するレーザ加工装置
JP7127510B2 (ja) * 2018-11-22 2022-08-30 セイコーエプソン株式会社 超音波素子、及び超音波装置
KR20220026663A (ko) 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
WO2023288030A1 (en) * 2021-07-14 2023-01-19 The Trustees Of Dartmouth College Liquid metal printed 2d ultrahigh mobility conducting oxide transistors

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US692837A (en) * 1900-11-23 1902-02-11 Charles S Ellis Spring-upholstery work.
US4594471A (en) 1983-07-13 1986-06-10 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US4752455A (en) 1986-05-27 1988-06-21 Kms Fusion, Inc. Pulsed laser microfabrication
US6149988A (en) 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US5708252A (en) 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
JPS6384789A (ja) 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
US4970196A (en) 1987-01-15 1990-11-13 The Johns Hopkins University Method and apparatus for the thin film deposition of materials with a high power pulsed laser
US6261856B1 (en) 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US4895735A (en) 1988-03-01 1990-01-23 Texas Instruments Incorporated Radiation induced pattern deposition
US6048588A (en) 1988-07-08 2000-04-11 Cauldron Limited Partnership Method for enhancing chemisorption of material
US5501938A (en) 1989-03-30 1996-03-26 Rexham Graphics Inc. Ablation-transfer imaging/recording
US5171650A (en) 1990-10-04 1992-12-15 Graphics Technology International, Inc. Ablation-transfer imaging/recording
JPH02272815A (ja) 1989-04-13 1990-11-07 Matsushita Electric Ind Co Ltd 圧電振動子の周波数微調整装置
US4987006A (en) 1990-03-26 1991-01-22 Amp Incorporated Laser transfer deposition
US5173441A (en) 1991-02-08 1992-12-22 Micron Technology, Inc. Laser ablation deposition process for semiconductor manufacture
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
JP2592369B2 (ja) 1991-08-22 1997-03-19 富士通株式会社 多層配線回路基板の製造方法及び誘電体ミラーマスクの製造方法
US5292559A (en) 1992-01-10 1994-03-08 Amp Incorporated Laser transfer process
JP3128335B2 (ja) * 1992-07-17 2001-01-29 株式会社東芝 パターン形成方法
US5310626A (en) * 1993-03-01 1994-05-10 Motorola, Inc. Method for forming a patterned layer using dielectric materials as a light-sensitive material
US5373627A (en) 1993-11-23 1994-12-20 Grebe; Kurt R. Method of forming multi-chip module with high density interconnections
KR100319871B1 (ko) 1994-01-28 2002-08-21 삼성전자 주식회사 액정배향제어막및그제조방법,이를제조하기위한제조장치및제조장치에이용되는마스크의제조방법
US5480097A (en) 1994-03-25 1996-01-02 General Electric Company Gas atomizer with reduced backflow
US5683601A (en) 1994-10-24 1997-11-04 Panasonic Technologies, Inc. Laser ablation forward metal deposition with electrostatic assisted bonding
US5935462A (en) 1994-10-24 1999-08-10 Matsushita Electric Industrial Co., Ltd. Repair of metal lines by electrostatically assisted laser ablative deposition
US5567336A (en) 1994-10-24 1996-10-22 Matsushita Electric Industrial Co., Ltd. Laser ablation forward metal deposition with electrostatic assisted bonding
TW284907B (en) 1995-06-07 1996-09-01 Cauldron Lp Removal of material by polarized irradiation and back side application for radiation
US5712206A (en) 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3185869B2 (ja) * 1997-10-21 2001-07-11 日本電気株式会社 レーザ加工方法
JP3391717B2 (ja) 1997-12-24 2003-03-31 シャープ株式会社 反射型液晶表示装置
US6159832A (en) 1998-03-18 2000-12-12 Mayer; Frederick J. Precision laser metallization
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
US6177151B1 (en) 1999-01-27 2001-01-23 The United States Of America As Represented By The Secretary Of The Navy Matrix assisted pulsed laser evaporation direct write
JP2000252609A (ja) 1999-02-26 2000-09-14 Omron Corp プリント基板およびその加工方法
US6335151B1 (en) 1999-06-18 2002-01-01 International Business Machines Corporation Micro-surface fabrication process
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6815329B2 (en) 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6413852B1 (en) 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
JP4993830B2 (ja) 2000-11-11 2012-08-08 三星電子株式会社 反射型液晶表示装置及びその製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6690081B2 (en) 2000-11-18 2004-02-10 Georgia Tech Research Corporation Compliant wafer-level packaging devices and methods of fabrication
JP3542031B2 (ja) 2000-11-20 2004-07-14 松下電器産業株式会社 冷陰極形成方法、及び電子放出素子並びにその応用デバイス
JP3810629B2 (ja) 2000-11-24 2006-08-16 シャープ株式会社 半導体装置およびその半導体装置の製造方法
JP2002196104A (ja) 2000-12-27 2002-07-10 Seiko Epson Corp マイクロレンズアレイ及びその製造方法並びに光学装置
US6762124B2 (en) 2001-02-14 2004-07-13 Avery Dennison Corporation Method for patterning a multilayered conductor/substrate structure
US6878608B2 (en) 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
JP5181317B2 (ja) 2001-08-31 2013-04-10 Ｎｌｔテクノロジー株式会社 反射型液晶表示装置およびその製造方法
JP4920839B2 (ja) 2001-09-18 2012-04-18 キヤノン株式会社 撮像装置
JP2003115650A (ja) 2001-10-03 2003-04-18 Yazaki Corp 回路体の製造方法および製造装置
TWI258317B (en) 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
US20030155328A1 (en) * 2002-02-15 2003-08-21 Huth Mark C. Laser micromachining and methods and systems of same
JP2004055876A (ja) 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2004079716A (ja) * 2002-08-14 2004-03-11 Nec Electronics Corp 半導体用ｃｓｐ型パッケージ及びその製造方法
JP3910908B2 (ja) 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
US7354798B2 (en) 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
CN100459060C (zh) 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
JP3940796B2 (ja) 2003-03-19 2007-07-04 独立行政法人産業技術総合研究所 電子供与性ガスの光検知方法
CN100467141C (zh) 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
KR101115291B1 (ko) 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
KR100534096B1 (ko) 2003-06-24 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역 및 그 제조방법
US7202155B2 (en) 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP3731592B2 (ja) 2003-09-08 2006-01-05 セイコーエプソン株式会社 透過型スクリーン用部材、透過型スクリーンおよびリア型プロジェクタ
JP3731593B2 (ja) 2003-09-08 2006-01-05 セイコーエプソン株式会社 透過型スクリーン用部材の製造方法、透過型スクリーン用部材、透過型スクリーンおよびリア型プロジェクタ
CN100464429C (zh) 2003-10-28 2009-02-25 株式会社半导体能源研究所 液晶显示设备及其制造方法,以及液晶电视接收机
US7226819B2 (en) 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
WO2005055178A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
US7498647B2 (en) * 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
KR20060009444A (ko) 2004-07-22 2006-02-01 삼성전자주식회사 반도체 소자의 배선 및 그 형성방법.
JP2006044974A (ja) 2004-08-03 2006-02-16 Seiko Epson Corp マイクロレンズ用凹部付き基板の製造方法および透過型スクリーン
JP4483703B2 (ja) 2004-08-04 2010-06-16 セイコーエプソン株式会社 プロジェクタ
US7732334B2 (en) 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2006124055A2 (en) 2004-10-12 2006-11-23 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
KR101074389B1 (ko) 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
US7479447B2 (en) 2005-04-04 2009-01-20 International Business Machines Corporation Method of forming a crack stop void in a low-k dielectric layer between adjacent fuses
US7598127B2 (en) 2005-05-12 2009-10-06 Nantero, Inc. Nanotube fuse structure
US7651932B2 (en) 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
WO2007004720A1 (en) 2005-07-05 2007-01-11 Fujifilm Corporation Liquid crystal display device and liquid crystal projector
JP2007019014A (ja) 2005-07-06 2007-01-25 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
KR100663364B1 (ko) 2005-07-12 2007-01-02 삼성전자주식회사 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
KR20070035234A (ko) 2005-09-27 2007-03-30 삼성전자주식회사 표시 기판의 제조 방법 및 이를 제조하기 위한 제조 장치
US8048473B2 (en) 2006-07-04 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
TWI427682B (zh) 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
TWI427702B (zh) 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2008023630A1 (en) 2006-08-24 2008-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7910408B2 (en) 2006-10-26 2011-03-22 International Business Machines Corporation Damage propagation barrier and method of forming
US20090152743A1 (en) 2007-12-15 2009-06-18 Houssam Jomaa Routing layer for a microelectronic device, microelectronic package containing same, and method of forming a multi-thickness conductor in same for a microelectronic device
US20100060553A1 (en) 2008-08-21 2010-03-11 Zimmerman Scott M LED display utilizing freestanding epitaxial LEDs

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976572B1 (ko) * 2008-02-26 2010-08-17 고려대학교 산학협력단 유기 박막 트랜지스터의 제조방법
WO2012053818A3 (ko) * 2010-10-19 2012-07-26 주식회사 엘지화학 도전성 패턴을 포함하는 터치패널 및 이의 제조방법
KR101314411B1 (ko) * 2010-10-19 2013-10-04 주식회사 엘지화학 도전성 패턴을 포함하는 터치패널 및 이의 제조방법
KR101380102B1 (ko) * 2010-10-19 2014-04-02 주식회사 엘지화학 도전성 패턴을 포함하는 터치패널 및 이의 제조방법
US9946377B2 (en) 2010-10-19 2018-04-17 Lg Chem, Ltd. Structured body with conducting and light absorption layers
KR20170136152A (ko) * 2016-05-31 2017-12-11 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US8183067B2 (en) 2012-05-22
US20080182349A1 (en) 2008-07-31
TWI412079B (zh) 2013-10-11
KR101411960B1 (ko) 2014-06-26
TW200824000A (en) 2008-06-01

Similar Documents

Publication Publication Date Title
KR101349617B1 (ko) 표시장치의 제조방법
KR101411960B1 (ko) 표시장치의 제조방법
KR101346246B1 (ko) 표시장치 제작방법
KR101326560B1 (ko) 표시장치의 제작방법
KR101407371B1 (ko) 표시장치의 제작방법
KR101351813B1 (ko) 반도체 장치의 제조 방법
KR101414125B1 (ko) 반도체장치의 제조 방법 및 에칭장치
TWI427702B (zh) 顯示裝置的製造方法
TWI427682B (zh) 顯示裝置的製造方法
KR101358691B1 (ko) 반도체 장치의 제조방법, 및 반도체 장치
JP2008033284A (ja) 表示装置の作製方法
KR20080037594A (ko) 반도체 장치의 제작 방법
JP5230145B2 (ja) 表示装置の作製方法
JP5371143B2 (ja) 半導体装置の作製方法
JP5041903B2 (ja) 表示装置の作製方法
JP5127338B2 (ja) 表示装置の作製方法
JP2008034832A (ja) 表示装置の作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6