JP2006245138A - 半導体素子の製造方法、電気光学装置、および電子機器 - Google Patents

半導体素子の製造方法、電気光学装置、および電子機器 Download PDF

Info

Publication number
JP2006245138A
JP2006245138A JP2005056521A JP2005056521A JP2006245138A JP 2006245138 A JP2006245138 A JP 2006245138A JP 2005056521 A JP2005056521 A JP 2005056521A JP 2005056521 A JP2005056521 A JP 2005056521A JP 2006245138 A JP2006245138 A JP 2006245138A
Authority
JP
Japan
Prior art keywords
film
insulating film
precursor
manufacturing
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005056521A
Other languages
English (en)
Other versions
JP4482931B2 (ja
Inventor
Masahiro Furusawa
昌宏 古沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005056521A priority Critical patent/JP4482931B2/ja
Publication of JP2006245138A publication Critical patent/JP2006245138A/ja
Application granted granted Critical
Publication of JP4482931B2 publication Critical patent/JP4482931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 本発明は、絶縁膜として酸化シリコン膜等の無機絶縁膜を用いる場合にも、少ない工程で簡易にコンタクトホールを形成することができる半導体素子の製造方法を提供することを目的とする。
【解決手段】 本発明は、第一の導電膜(16)上に、所定の処理によって絶縁膜に変換され、且つ所定の液体に溶解または分散可能である、絶縁膜の前駆体膜(18)を形成する第一工程と、前記絶縁膜の前駆体膜のコンタクトホールを形成すべき位置に、上記所定の溶液を供給し、前記絶縁膜の前駆体膜にコンタクトホール(20)を形成する第二工程と、絶縁膜の前駆体膜を絶縁膜(18’)に変換する第三工程と、を含む半導体素子の製造方法を提供するものである。
【選択図】 図1

Description

本発明は、半導体素子の製造方法、特に絶縁膜に効率良くコンタクトホールを形成する方法に関する。
従来、半導体装置の製造工程においては、半導体膜をゲート絶縁膜で被覆する工程、ゲート絶縁膜上にゲート電極を形成する工程、およびゲート絶縁膜とゲート電極とを保護絶縁膜で被覆する工程を行った後、保護絶縁膜およびゲート絶縁膜を貫通して半導体膜のソース/ドレイン領域に至るコンタクトホールを形成し、これらのコンタクトホール内にスパッタリング法などの成膜法によってアルミニウム、タングステン等の導電体を埋め込んで、ソース/ドレイン電極を形成する方法が広く用いられている。
コンタクトホールは、例えば、酸化シリコン膜等の絶縁膜上に、コンタクトホールを形成すべき領域に開口を有するエッチングマスクを形成し、このマスクを介してエッチングを行うことによって形成することができる。
一方、特表2003−518755(特許文献1)には、有機半導体材料を用いた半導体装置の製造工程において、有機物からなる絶縁膜を形成した後、コンタクトホールを形成すべき位置に、その絶縁膜を溶解できる溶剤をインクジェットで局所的に供給して、絶縁膜に貫通孔を設ける方法が開示されている。
特表2003−518755
しかしながら、コンタクトホールを形成するために微細なパターンを有するエッチングマスクを形成する方法は、コストがかかり、工程が複雑でスループットを高くするのが困難な傾向がある。
また、上述した有機半導体に用いられる方法は、簡易な工程で絶縁膜に貫通孔を形成することができるが、酸化シリコン膜等の無機絶縁膜は溶剤で溶解することができず、この方法を使用することができない。
そこで、本発明は、絶縁膜として酸化シリコン膜等の無機絶縁膜を用いる場合に、少ない工程で簡易にコンタクトホールを形成することができる半導体素子の製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る半導体素子の製造方法は、第一の導電膜と、該第一の導電膜上に形成された絶縁膜と、該絶縁膜上に形成された第二の導電膜と、を含み、該第一の導電膜と該第二の導電膜とが、該絶縁膜に設けられたコンタクトホール内に形成された第三の導電膜によって電気的に接続されている半導体素子の製造方法であって、前記第一の導電膜上に、所定の処理によって前記絶縁膜に変換され、且つ所定の液体に溶解または分散可能である、前記絶縁膜の前駆体膜を形成する第一工程と、前記絶縁膜の前駆体膜における前記コンタクトホールを形成すべき位置に、前記所定の液体を供給し、前記絶縁膜の前駆体膜に前記コンタクトホールを形成する第二工程と、前記絶縁膜の前駆体膜を前記絶縁膜に変換する第三工程と、を含むことを特徴とする。
上述したように、無機絶縁膜は、いったん形成されると、これを特定の溶剤等で溶解して貫通孔を形成するのは困難である。本発明に係る方法によれば、所定の液体で溶解または分散可能な絶縁膜の前駆体膜にコンタクトホールを形成するので、液体を局所的に供給するという簡易な方法によって貫通孔を形成することができる。そして、貫通孔が形成された後で、前駆体膜を所定の処理によって絶縁膜に変換すれば、無機絶縁膜にコンタクトホールが形成された構成を得ることができる。
ここで、第一の導電膜および第二の導電膜は、導電性を有し、間に絶縁膜を介して形成されている限り特に限定されず、例えば半導体膜、金属配線等が挙げられるが、特に、第一の導電膜は、半導体膜に形成されたソース領域またはドレイン領域であることが好ましい。ソース領域またはドレイン領域に到達する貫通孔を形成すれば、ここに導電膜を形成して、ソース・ドレイン電極を容易に形成することができる。
また、本発明に係る半導体素子の製造方法では、前記第二工程の後、前記コンタクトホール内に、導電性材料を含む液体を供給し、前記第三の導電膜を形成する第四工程と、を含むことが望ましい。
このような構成によれば、上記コンタクトホールと同様に液体の局所供給によってコンタクトホール内に第三の導電膜を形成することができる。コンタクトホールの形成と、第三の導電膜の形成とに、液体の供給という共通した手法を用いることによって、同一の装置等を使用して作業効率を高めることができる。導電性材料としては、例えば、導電性微粒子を用いることができ、導電性材料をコンタクトホール内に供給した後、必要に応じて焼成処理等を行って、導電性を高めてもよい。なお、第四工程において、絶縁膜表面にも導電性材料を含む液体を供給し、第二の導電膜と第三の導電膜を一体的に形成してもよい。
また、本発明に係る半導体素子の製造方法では、前記第二工程において、前記所定の液体に導電性材料を含有させ、所定の処理によって第三の導電膜に変換される第三の導電膜の前駆体膜を形成し、前記第二工程の後、前記第三の導電膜の前駆体膜を前記第三の導電膜に変換する第五工程と、を含むことも望ましい。
このような構成によれば、コンタクトホールの形成と、第三の導電膜の前駆体膜の形成とを同時に行うことができる。導電性材料としては例えば、導電性微粒子を用いるとよい。
また、第二工程で行う所定の液体の供給は、インクジェット法によって行うことが望ましい。インクジェット法によれば、微小局所に一定量の溶液を正確に供給することが可能となり、微細な構造の半導体素子形成方法に適している。
また、絶縁膜の前駆体膜を絶縁膜に変換する処理や、第三の導電膜の前駆体膜を第三の導電膜に変換する処理としては、焼成工程または光照射工程を含むことが望ましい。これらの処理であれば、従来の半導体素子の製造に用いられた装置等を利用して、容易に絶縁膜や導電膜に変換することができる。
また、前記第二工程で供給する前記所定の液体は有機溶媒を含み、前記有機溶媒は前記絶縁膜の前駆体膜を溶解または分散させるものであることが好ましい。このような構成によれば、有機溶媒を局所に供給することによって容易に前駆体膜に貫通孔を形成することができる。
前記第二工程で供給する前記所定の液体は、高次シラン化合物を含み、前記高次シラン化合物は前記絶縁膜の前駆体を溶解または分散させるものであることが好ましい。シクロペンタシラン等の液状の高次シランは、そのままで、あるいはトルエンやキシレン等の有機溶剤に溶解または分散させて、無機絶縁膜の前駆体膜の局所に供給し、貫通孔を形成することができる。吐出された高次シランも、第三工程で絶縁膜に変換される。
尚、有機溶媒や高次シランによって貫通孔を形成する絶縁膜の前駆体膜は、高次シランやポリシラザンによって形成することができる。高次シランやポリシラザンを、例えばトルエンやキシレン等の有機溶媒に溶解または分散させて、スピンコート法、ロールコート法、カーテンコート法、ディップコート法、スプレー法、液滴吐出法等の方法で基板に塗布し、乾燥させることによって、絶縁膜の前駆体膜を形成できる。高次シランは、溶媒に溶解させず、そのまま用いてもよい。
また、本発明は、上述した本発明に係る半導体素子の製造方法によって製造された半導体素子を備える電気光学装置、および該半導体素子を備える電子機器をも含む。
ここで、電気光学装置とは、本発明に係る半導体素子を備えた電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら発光するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL(エレクトロルミネッセンス)素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたものをいう。
また、電子機器とは、本発明に係る半導体素子を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
以下、本発明の実施の形態について図面を参照して説明する。
<第一の実施形態>
図1は、本発明に係る半導体素子の製造方法の第一の実施形態として、薄膜トランジスタ(TFT)の形成方法を示す説明図である。
(チャネル領域の形成)
まず、図1(A)に示すように、ガラス等からなる基板10上にチャネル領域としてアモルファスシリコン膜12を形成する。本実施形態では、基板10に、高次シラン化合物をトルエンで希釈した溶液(濃度10%)を、窒素雰囲気中で例えばインクジェット法などを用いてヘッドのノズルから吐出した後、400℃で30分程度加熱(窒素雰囲気中)することによって、アモルファスシリコン膜12を得る。
なお、高次シラン化合物は、例えば、シクロペンタシランをガラス容器に入れ、スターラーで撹拌しながら紫外線を照射して重合することによって得ることができる。
(ソース・ドレイン領域の形成)
次に、ソース・ドレイン領域を形成する。本実施形態では、黄燐を含む変性高次シラン化合物溶液をノズルから基板10、およびアモルファスシリコン膜12上に吐出供給し、加熱処理を行うことによって、ソース・ドレイン領域を形成する。
ここで、ソース・ドレイン領域の位置は厳密に制御する必要があるため、ソース・ドレイン領域を形成すべき領域にのみ変性高次シラン化合物溶液が供給されるよう、その他の領域に予め撥液性単分子膜を形成しておく。このようなパターンの撥液性単分子膜は、まず、全面に単分子膜を形成し、その後不要な部分を除去することにより得ることができる。
撥液性単分子膜は、例えば一端に撥液性の有機残基を有し、他端に基板表面に結合可能な官能基を有する化合物(例えば、YnSiX(4-n)[ここで、Yはアルキル基、フルオロアルキル基、ビニル基、アミノ基、フェニル基またはエポキシ基を示表し;Xはアルコキシル基またはハロゲンを表し;nは1〜3の整数を表す]で表されるシランカップリング剤等)を含む溶液を、基板10およびアモルファスシリコン膜12表面に接触させることによって形成することができる。
次に、この撥液性単分子膜のうち、ソース・ドレイン領域を形成すべき領域に形成されたものを除去する。この工程は、例えば、撥液性単分子膜を除去したい領域に開口を有するマスクを介して紫外線を照射することによって行うことができる。こうして必要な領域に撥液性単分子膜が形成された様子を図1(B)に示す。
続いて、同図(C)に示すように、黄燐を含む変性高次シラン化合物溶液を窒素雰囲気中でノズルから基板10、およびアモルファスシリコン膜12上に吐出供給し、400℃で30分加熱焼成する(窒素雰囲気中)。この加熱によって基板上に残っている撥液性単分子膜は分解して除去される。こうして、ソース・ドレイン領域として、リンでドープされたアモルファスシリコン膜16を得る。ここで、黄燐を含む変性高次シラン化合物溶液は、例えば、シクロペンタシランに黄燐を1重量%添加して溶解させ、その後紫外線を照射して重合させてから、トルエンで希釈(濃度10%)することによって得ることができる。
(結晶化)
続いて、ソース・ドレイン領域となるリンでドープされたアモルファスシリコン膜16、およびチャネル領域となるアモルファスシリコン膜12を結晶化させる。結晶化は、たとえば、基板全面にエキシマレーザを照射し、アモルファスシリコン膜を多結晶シリコン膜に変換することによって行われる。レーザの照射は、大気中で行われる。
(第一工程:絶縁膜の前駆体形成工程)
次に、本発明に係る半導体素子の製造方法の第一工程として、絶縁膜の前駆体膜を形成する工程を説明する。
本実施形態では、絶縁膜の前駆体膜としてポリシラザン膜を形成する。ポリシラザンは、−(SiH2NH)−を基本ユニットとする無機ポリマーであり、大気中または水蒸気含有雰囲気で焼成することによって水や酸素と反応し、400℃〜450℃程度で−(SiO2)−をユニットとする酸化シリコン膜に変換される。
ここでは、ポリシラザンのキシレン溶液をスピンコート法によって基板全面に塗布し、乾燥して、ポリシラザン膜を形成する。ポリシラザン膜が形成された様子を図1(D)に示す。ポリシラザン膜は、基板10、チャネル領域12、ソース・ドレイン領域16を覆うように形成される。
(第二工程:コンタクトホール形成工程)
続いて、絶縁膜の前駆体膜であるポリシラザン膜18にコンタクトホールとしての貫通孔を形成する。コンタクトホールは、それぞれソース・ドレイン領域に到達させる。本実施形態では、ポリシラザン膜を溶解する溶液としてキシレンを用い、ノズルからコンタクトホールを形成すべき領域に吐出する(図1(E)参照)。
同図(F)に溶液の吐出後の状態を示す。絶縁膜の前駆体膜は、キシレンに接触した部分のみ溶解すると同時に、キシレンによって周囲に押し出され、ソース・ドレイン領域16に達するコンタクトホール20が形成される。コンタクトホール20の周囲には、コンタクトホール20が形成された場所に形成されていた前駆体膜の材料が、キシレンに押し出されて盛り上がった状態のまま乾燥し、再びポリシラザンを含む前駆体膜となる。
(第三工程:絶縁膜の前駆体膜を絶縁膜に変換する工程)
次に、コンタクトホール20が形成された絶縁膜18を大気中で400℃1時間焼成し、絶縁膜となる酸化シリコン膜18’(図1(G)参照)に変換する。
(ゲート電極、ソース電極、ドレイン電極および配線の形成)
次に、図1(G)に示すように、導電性材料を含む液体として金属インクをノズルから吐出し、コンタクトホール20内に充填して第三の導電膜の前駆体22を形成する。続けて金属インクを絶縁膜18上に所望の配線パターンに従って供給し、第二の導電膜の前駆体膜24を形成する。金属インクとしては、例えばAg、Au、Cu等の直径数nm程度の微粒子を含む液体を用いることができる。ここで溶剤としては、水の他、アルコール類、炭化水素などの一般的な有機溶剤を用いることができる。このような金属インクとしては例えば真空冶金株式会社製のナノメタルインク(金、銀)や、ハリマ化成株式会社製のナノペーストなどが挙げられる。
また、チャネル領域12に積層された酸化シリコン膜18’上にも金属インクを供給し、ゲート電極の前駆体26を形成する。この際、図1(G)に示すように、第二工程で、コンタクトホール20の周囲に盛り上がるように形成された絶縁膜を、ゲート電極の前駆体26と、他の金属配線(第二の導電膜)の前駆体24とを隔絶するために利用することもできる。
金属インクを供給した後、焼成によって、第二および第三の導電膜の前駆体22および24は、第二および第三の導電膜に一体的に変換され、ソース/ドレイン領域(第一の導電膜)16と第二の導電膜24とが、第三の導電膜22によって電気的に接続される。また、焼成の際、ゲート電極の前駆体26はゲート電極に変換され、TFTが形成される。
<第二の実施形態>
図2に、本発明に係る半導体素子の製造方法を用いて形成された多層配線の一例を示す。
ここでは、第一の導電膜であるゲート電極32および金属配線34と、第二の導電膜である金属配線40とが、絶縁膜30に、コンタクトホール36および38内に形成された第三の導電膜によって電気的に接続されている。
このような多層配線は、本発明に係る半導体素子の製造方法を使用して、以下のように形成される。まず、図1(A)〜(G)に示す方法によって形成されたTFT1およびTFT2を覆うように、上記第一の実施形態の第一工程に示す方法によって、絶縁膜30の前駆体を形成する。続いて、同第二工程に示す方法により、TFT1のゲート電極32およびTFT2の配線34に到達するコンタクトホール36、38を形成する。次に、同第三工程に示す方法により絶縁膜30の前駆体膜を絶縁膜30に変換し、その後、金属インクを供給して、コンタクトホール36、38を充填するとともに、両者を接続する配線パターン40を絶縁膜30上に描き、最後に焼成する。
このように、本発明に係る半導体素子の製造方法を利用して、複数のTFTの接続や、多層構造の形成も、すべてノズルから液体を吐出する簡易な工程によって行うことが可能となる。
なお、本実施形態ではインクジェット法を用いた例をあげたが、ノズルから液体を選択的に吐出できるものであればインクジェット法に限られるものではなく、ディスペンサー法などであってもよい。
<第三の実施形態>
本実施形態では、第二工程において、絶縁膜の前駆体膜のコンタクトホールを形成すべき位置に供給する液体に、導電性材料を含有させ、コンタクトホールの形成と同時に、第三の導電膜の前駆体膜を形成することを特徴とする。
チャネル領域の形成、ソース・ドレイン領域の形成、結晶化、および第一工程は第一の実施形態と同様であり、ここでは説明を省略する。
(第二工程:コンタクトホール形成および第三の導電膜の前駆体膜の形成工程)
図3(A)に示すように、絶縁膜の前駆体膜42のコンタクトホールを形成すべき領域に、導電性材料として金属超微粒子がキシレン中に分散した金属インクをインクジェット法により吐出供給し、ソース・ドレイン領域にいたるコンタクトホールを形成する。
同図(B)に液体の吐出後の状態を示す。絶縁膜の前駆体膜42が、金属インクに含まれる溶剤に溶解し、それが金属インクと混合して周囲に押し出され、コンタクトホール44および46が形成されるのと同時に、当該コンタクトホール44および46の内部に金属微粒子と絶縁膜の前駆体との混合物からなる第三の導電膜の前駆体膜48および50が形成される。
(第三工程:絶縁膜の前駆体膜および第三の導電膜の前駆体膜を、それぞれ絶縁膜および第三の導電膜に変換する工程)
続いて、大気中で400℃1時間焼成し、絶縁膜の前駆体膜であるポリシラザン膜42を酸化シリコン膜42’に変換するのと同時に、第三の導電膜の前駆体膜48、50を第三の導電膜48'、50’に変換する(図3(C))。
(ゲート電極および配線の形成)
続いて、第二工程で用いたのと同じ金属インクを用いて、絶縁膜の前駆体膜42表面に、インクジェット法により配線パターン52を描き、第二の導電膜の前駆体膜とし、また、チャネル形成領域に積層形成された酸化シリコン膜(絶縁膜)42'上にゲート電極の前駆体膜54を形成し、乾燥後焼成して、それぞれ第二の導電膜52'およびゲート電極54'とする(図3(D))。
こうして、第一の導電膜であるソース・ドレイン領域と、第二の導電膜である金属配線52’とが、第三の導電膜により電気的に接続された構成を容易に得ることができる。
<第四の実施形態>
本実施形態は、第一の実施形態で用いたポリシラザンに代えて、絶縁膜の前駆体膜として、高次シラン化合物を含む膜を形成することを特徴とする。
チャネル領域の形成、ソース・ドレイン領域の形成、および結晶化工程は第一の実施形態と同様であり、ここでは説明を省略する。
(第一工程)
窒素雰囲気中にて、図4(A)に示すように、チャネル領域62およびソース・ドレイン領域66となるポリシリコン膜を被覆するように、高次シラン化合物をトルエンで希釈した溶液(濃度10%)を、窒素雰囲気中でインクジェット法により基板60の全面に吐出し、絶縁膜の前駆体膜68を形成する。ここで用いた高次シラン化合物は、第一の実施形態においてアモルファスシリコン膜の形成に用いたものと同じ液体を使うことができるが、これに限定されず、例えば、一般式Sinm(ここで、nは3以上の、またmは4以上のそれぞれ独立な整数を示し、Xは水素原子及び/又はハロゲン原子等の置換基を示す。)で表される各種のシラン化合物等を重合させて用いることができる。これらの内、分子内の最低一箇所に環状構造を有するシラン化合物は光に対する反応性が極度に高く、光重合が効率よく行えるという点から、これを原料として用いることが好ましい。その中でもシクロテトラシラン、シクロペンタシラン、シクロヘキサシラン、シクロヘプタシラン等のSin2n(式中、nは3以上の整数を示し、Xは水素原子及び/又はフッ素原子、塩素原子、臭素原子、沃素原子等のハロゲン原子を示す。)で表されるシラン化合物は、以上の理由に加えて合成、精製が容易であるという観点から特に好ましい。
(第二工程)
続いて窒素雰囲気中にて、図4(B)に示すように、絶縁膜の前駆体膜68の、コンタクトホールを形成すべき位置に、シクロペンタシランをインクジェット法によって吐出供給し、高次シラン膜を溶解し、コンタクトホール70を形成する。
(第三工程)
次に、窒素雰囲気中にて基板を200℃で加熱して、膜中に残留しているシクロペンタシランおよび重合が不十分な高次シランを蒸発させて、コンタクトホール70が形成された高次シランの膜を得ることができる。その後、基板を大気中で焼成し(400℃、30分)、絶縁膜の前駆体膜68を酸化シリコン膜(絶縁膜)に変換する。
続くゲート電極、ソース電極、ドレイン電極および配線の形成は、第一の実施形態と同様に行うことができ、ここでは説明を省略する。
なお、絶縁膜の前駆体膜として高次シラン膜を用いても、複数のTFTの接続や、多層構造の形成も、すべてインクジェット法を用いた簡易な工程によって行うことは可能である。また、コンタクトホールを形成するために供給するシクロペンタシランは、トルエン溶液(例えば10%濃度)として用いることもでき、これによって作業の安全性を高めることができる。また、第三の実施形態で示したように、シクロペンタシランのトルエン溶液に金属微粒子を混入して供給することにより、コンタクトホールの形成と同時に第三の導電膜の前駆体膜を形成することも可能である。この場合も、まず窒素雰囲気中で焼成し(例えば200℃、30分)、膜中に残留したシクロペンタシランおよび重合が不十分な高次シランを蒸発させ、続いて大気中で焼成し(例えば400℃、30分)、高次シラン膜を酸化シリコン膜に変換することができる。
<第五の実施形態>
本発明の第五の実施形態は、本発明の薄膜トランジスタの製造方法によって製造される半導体装置等を備えた電気光学装置に関する。電気光学装置の一例として、有機EL(エレクトロルミネッセンス)装置を挙げる。
図5は、第五の実施形態における電気光学装置100の構成を説明する図である。本実施形態の電気光学装置100は、基板上に薄膜トランジスタT1〜T4を含む画素駆動回路をマトリクス状に配置してなる回路基板(アクティブマトリクス基板)と、画素駆動回路により駆動されて発光する発光層と、各薄膜トランジスタT1〜T4を含んでなる画素駆動回路に駆動信号を供給するドライバ101及び102を含んで構成されている。ドライバ101は、走査線Vsel及び発光制御線Vgpを介して各画素領域に駆動信号を供給する。ドライバ102は、データ線Idataおよび電源線Vddを介して各画素領域に駆動信号を供給する。走査線Vselとデータ線Idataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部OELDによる発光が制御可能になっている。画素駆動回路を構成する各薄膜トランジスタT1〜T4及びドライバ101、102は、上述した第一〜第四の実施形態の製造方法を適用して形成される。
なお、電気光学装置の一例として有機EL装置について説明したが、これ以外にも、液晶表示装置など各種の電気光学装置についても同様にして製造することが可能である。
次に、本発明に係る電気光学装置100を適用して構成される種々の電子機器について説明する。図6は、電気光学装置100を適用可能な電子機器の例を示す図である。図6(A)は携帯電話への適用例であり、当該携帯電話230はアンテナ部231、音声出力部232、音声入力部233、操作部234、および本発明の電気光学装置100を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。図6(B)は、ビデオカメラへの適用例であり、当該ビデオカメラ240は受像部241、操作部242、音声入力部243、および本発明の電気光学装置100を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図6(C)は携帯型パーソナルコンピュータ(いわゆるPDA)への適用例であり、当該コンピュータ250はカメラ部251、操作部252、および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
図6(D)はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ260はバンド261、光学系収納部262および本発明に係る電気光学装置100を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置100は、上述した例に限らず有機EL装置や液晶表示装置などを適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
図7(A)はテレビジョンへの適用例であり、当該テレビジョン300は本発明に係る電気光学装置100を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図7(B)はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン310は本発明に係る電気光学装置100を備えている。
上述した各実施形態にかかる製造方法は、電気光学装置の製造以外にも種々のデバイスの製造に適用することが可能である。例えば、FeRAM(ferroelectric RAM)、SRAM、DRAM、NOR型RAM、NAND型RAM、浮遊ゲート型不揮発メモリ、マグネティックRAM(MRAM)など各種のメモリの製造が可能である。また、マイクロ波を用いた非接触型の通信システムにおいて、微小な回路チップ(ICチップ)を搭載した安価なタグを製造する場合にも適用が可能である。
なお、本発明は上述した各実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例としてシリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体膜を用いて形成される半導体素子の一例として薄膜トランジスタを採り上げて説明していたが、半導体素子はこれに限定されるものではなく、SOIトランジスタなど他のトランジスタや他の素子(例えば、薄膜ダイオード等)を形成してもよい。なお、本発明のトランジスタは、画素トランジスタとして用いる以外に、集積回路のトランジスタとして用いても良い。
本発明に係る薄膜トランジスタの製造方法の一実施形態示す。 本発明に係る薄膜トランジスタの製造方法の一実施形態示す。 本発明に係る薄膜トランジスタの製造方法の一実施形態示す。 本発明に係る薄膜トランジスタの製造方法の一実施形態示す。 電気光学装置の接続状態の一例を示す図である。 電気光学装置を適用して構成される種々の電子機器の説明図である。 電気光学装置を適用して構成される種々の電子機器の説明図である。
符号の説明
10、60…基板、12、62…チャネル領域、14…撥液性単分子膜、16、66…ソース/ドレイン領域(第一の導電膜)、18,42、68…絶縁膜の前駆体膜、18’、30、42’、68’…絶縁膜、20、36、38,44、46、70…コンタクトホール、22、48、50…第三の導電膜、24、40…金属配線(第二の導電膜)、26、32、54…ゲート電極

Claims (11)

  1. 第一の導電膜と、該第一の導電膜上に形成された絶縁膜と、該絶縁膜上に形成された第二の導電膜と、を含み、該第一の導電膜と該第二の導電膜とが、該絶縁膜に設けられたコンタクトホール内に形成された第三の導電膜によって電気的に接続されている半導体素子の製造方法であって、
    前記第一の導電膜上に、所定の処理によって前記絶縁膜に変換され、且つ所定の液体に溶解または分散可能である、前記絶縁膜の前駆体膜を形成する第一工程と、
    前記絶縁膜の前駆体膜の前記コンタクトホールを形成すべき位置に、前記所定の液体を供給し、前記絶縁膜の前駆体膜に前記コンタクトホールを形成する第二工程と、
    前記絶縁膜の前駆体膜を前記絶縁膜に変換する第三工程と、
    を含む半導体素子の製造方法。
  2. 前記第一の導電膜は、半導体膜に形成されたソース領域またはドレイン領域であることを特徴とする、請求項1に記載の半導体素子の製造方法。
  3. さらに、前記第二工程の後、前記コンタクトホール内に、導電性材料を含む液体を供給し、前記第三の導電膜を形成する第四工程と、を含むことを特徴とする請求項1または2に記載の半導体素子の製造方法。
  4. 前記第二工程において、前記所定の液体に導電性材料を含有させ、所定の処理によって第三の導電膜に変換される第三の導電膜の前駆体膜を形成し、
    前記第二工程の後、前記第三の導電膜の前駆体膜を前記第三の導電膜に変換する第五工程と、を含むことを特徴とする、請求項1または2に記載の半導体素子の製造方法。
  5. 前記所定の液体の供給を、インクジェット法によって行うことを特徴とする、請求項1乃至4のいずれかに記載の半導体素子の製造方法。
  6. 前記所定の処理が、加熱工程または光照射工程を含むことを特徴とする、請求項1乃至5のいずれかに記載の半導体素子の製造方法。
  7. 前記第二工程で供給する前記所定の液体は有機溶媒を含み、前記有機溶媒は前記絶縁膜の前駆体膜を溶解または分散させるものであることを特徴とする請求項1乃至6のいずれかに記載の半導体素子の製造方法。
  8. 前記第二工程で供給する前記所定の液体は高次シラン化合物を含み、前記高次シラン化合物は前記絶縁膜の前駆体を溶解または分散させるものであることを特徴とする請求項1乃至6のいずれかに記載の半導体素子の製造方法。
  9. 前記絶縁膜の前駆体膜が、高次シラン化合物またはポリシラザンを含むことを特徴とする請求項1乃至8のいずれかに記載の半導体素子の製造方法。
  10. 請求項1乃至9のいずれかに記載の半導体素子の製造方法により製造された半導体素子を備えることを特徴とする電気光学装置。
  11. 請求項10に記載の電気光学装置を備えることを特徴とする電子機器。
JP2005056521A 2005-03-01 2005-03-01 半導体素子の製造方法 Expired - Fee Related JP4482931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005056521A JP4482931B2 (ja) 2005-03-01 2005-03-01 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005056521A JP4482931B2 (ja) 2005-03-01 2005-03-01 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006245138A true JP2006245138A (ja) 2006-09-14
JP4482931B2 JP4482931B2 (ja) 2010-06-16

Family

ID=37051267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005056521A Expired - Fee Related JP4482931B2 (ja) 2005-03-01 2005-03-01 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4482931B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135731A (ja) * 2006-10-31 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
JP2010272843A (ja) * 2009-04-23 2010-12-02 Seiko Epson Corp 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
US7968453B2 (en) 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
JP2012204657A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 回路基板の製造方法
KR101358691B1 (ko) 2006-10-31 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조방법, 및 반도체 장치
JP7419365B2 (ja) 2018-11-29 2024-01-22 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング アモルファスシリコン犠牲膜の製造方法およびアモルファスシリコン形成組成物

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968453B2 (en) 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
JP2008135731A (ja) * 2006-10-31 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
KR101358691B1 (ko) 2006-10-31 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조방법, 및 반도체 장치
JP2010272843A (ja) * 2009-04-23 2010-12-02 Seiko Epson Corp 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器
JP2012204657A (ja) * 2011-03-25 2012-10-22 Seiko Epson Corp 回路基板の製造方法
JP7419365B2 (ja) 2018-11-29 2024-01-22 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング アモルファスシリコン犠牲膜の製造方法およびアモルファスシリコン形成組成物

Also Published As

Publication number Publication date
JP4482931B2 (ja) 2010-06-16

Similar Documents

Publication Publication Date Title
US8619219B2 (en) Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US8278204B2 (en) Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
US8158517B2 (en) Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7510905B2 (en) Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7642038B2 (en) Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
JP4854994B2 (ja) 配線基板の作製方法及び薄膜トランジスタの作製方法
TW200528825A (en) Display device, manufacturing method thereof, and television receiver
US20070120471A1 (en) Display device and method for fabricating the same
US7968461B2 (en) Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
JP4482931B2 (ja) 半導体素子の製造方法
JP4614652B2 (ja) 薄膜トランジスタの作製方法、及び表示装置の作製方法
JP4682645B2 (ja) 半導体装置の製造方法及び電子機器
JP2005286320A (ja) パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2005159328A (ja) 配線の作製方法、薄膜トランジスタの作製方法、及び液滴吐出方法
JP4522904B2 (ja) 半導体装置の作製方法
CN100592478C (zh) 薄膜晶体管、显示器件和液晶显示器件、及其制造方法
JP4877868B2 (ja) 表示装置の作製方法
JP4610173B2 (ja) 薄膜トランジスタの作製方法
JP4264968B2 (ja) 半導体薄膜の製造方法、半導体装置の製造方法
JP2006269691A (ja) シリコン膜の形成方法、半導体装置、電気光学装置、および電子機器
JP2006135051A (ja) 薄膜装置の製造方法、薄膜装置、電気光学装置、及び電子機器
JP2006086434A (ja) 多層配線基板、半導体装置、半導体基板、半導体装置の製造方法、電気光学装置及び電子デバイス
JP2007250957A (ja) 半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100301

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees