JP2006245138A - 半導体素子の製造方法、電気光学装置、および電子機器 - Google Patents
半導体素子の製造方法、電気光学装置、および電子機器 Download PDFInfo
- Publication number
- JP2006245138A JP2006245138A JP2005056521A JP2005056521A JP2006245138A JP 2006245138 A JP2006245138 A JP 2006245138A JP 2005056521 A JP2005056521 A JP 2005056521A JP 2005056521 A JP2005056521 A JP 2005056521A JP 2006245138 A JP2006245138 A JP 2006245138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- precursor
- manufacturing
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 本発明は、第一の導電膜(16)上に、所定の処理によって絶縁膜に変換され、且つ所定の液体に溶解または分散可能である、絶縁膜の前駆体膜(18)を形成する第一工程と、前記絶縁膜の前駆体膜のコンタクトホールを形成すべき位置に、上記所定の溶液を供給し、前記絶縁膜の前駆体膜にコンタクトホール(20)を形成する第二工程と、絶縁膜の前駆体膜を絶縁膜(18’)に変換する第三工程と、を含む半導体素子の製造方法を提供するものである。
【選択図】 図1
Description
図1は、本発明に係る半導体素子の製造方法の第一の実施形態として、薄膜トランジスタ(TFT)の形成方法を示す説明図である。
まず、図1(A)に示すように、ガラス等からなる基板10上にチャネル領域としてアモルファスシリコン膜12を形成する。本実施形態では、基板10に、高次シラン化合物をトルエンで希釈した溶液(濃度10%)を、窒素雰囲気中で例えばインクジェット法などを用いてヘッドのノズルから吐出した後、400℃で30分程度加熱(窒素雰囲気中)することによって、アモルファスシリコン膜12を得る。
次に、ソース・ドレイン領域を形成する。本実施形態では、黄燐を含む変性高次シラン化合物溶液をノズルから基板10、およびアモルファスシリコン膜12上に吐出供給し、加熱処理を行うことによって、ソース・ドレイン領域を形成する。
続いて、ソース・ドレイン領域となるリンでドープされたアモルファスシリコン膜16、およびチャネル領域となるアモルファスシリコン膜12を結晶化させる。結晶化は、たとえば、基板全面にエキシマレーザを照射し、アモルファスシリコン膜を多結晶シリコン膜に変換することによって行われる。レーザの照射は、大気中で行われる。
次に、本発明に係る半導体素子の製造方法の第一工程として、絶縁膜の前駆体膜を形成する工程を説明する。
続いて、絶縁膜の前駆体膜であるポリシラザン膜18にコンタクトホールとしての貫通孔を形成する。コンタクトホールは、それぞれソース・ドレイン領域に到達させる。本実施形態では、ポリシラザン膜を溶解する溶液としてキシレンを用い、ノズルからコンタクトホールを形成すべき領域に吐出する(図1(E)参照)。
次に、コンタクトホール20が形成された絶縁膜18を大気中で400℃1時間焼成し、絶縁膜となる酸化シリコン膜18’(図1(G)参照)に変換する。
次に、図1(G)に示すように、導電性材料を含む液体として金属インクをノズルから吐出し、コンタクトホール20内に充填して第三の導電膜の前駆体22を形成する。続けて金属インクを絶縁膜18上に所望の配線パターンに従って供給し、第二の導電膜の前駆体膜24を形成する。金属インクとしては、例えばAg、Au、Cu等の直径数nm程度の微粒子を含む液体を用いることができる。ここで溶剤としては、水の他、アルコール類、炭化水素などの一般的な有機溶剤を用いることができる。このような金属インクとしては例えば真空冶金株式会社製のナノメタルインク(金、銀)や、ハリマ化成株式会社製のナノペーストなどが挙げられる。
図2に、本発明に係る半導体素子の製造方法を用いて形成された多層配線の一例を示す。
本実施形態では、第二工程において、絶縁膜の前駆体膜のコンタクトホールを形成すべき位置に供給する液体に、導電性材料を含有させ、コンタクトホールの形成と同時に、第三の導電膜の前駆体膜を形成することを特徴とする。
図3(A)に示すように、絶縁膜の前駆体膜42のコンタクトホールを形成すべき領域に、導電性材料として金属超微粒子がキシレン中に分散した金属インクをインクジェット法により吐出供給し、ソース・ドレイン領域にいたるコンタクトホールを形成する。
続いて、大気中で400℃1時間焼成し、絶縁膜の前駆体膜であるポリシラザン膜42を酸化シリコン膜42’に変換するのと同時に、第三の導電膜の前駆体膜48、50を第三の導電膜48'、50’に変換する(図3(C))。
続いて、第二工程で用いたのと同じ金属インクを用いて、絶縁膜の前駆体膜42表面に、インクジェット法により配線パターン52を描き、第二の導電膜の前駆体膜とし、また、チャネル形成領域に積層形成された酸化シリコン膜(絶縁膜)42'上にゲート電極の前駆体膜54を形成し、乾燥後焼成して、それぞれ第二の導電膜52'およびゲート電極54'とする(図3(D))。
本実施形態は、第一の実施形態で用いたポリシラザンに代えて、絶縁膜の前駆体膜として、高次シラン化合物を含む膜を形成することを特徴とする。
窒素雰囲気中にて、図4(A)に示すように、チャネル領域62およびソース・ドレイン領域66となるポリシリコン膜を被覆するように、高次シラン化合物をトルエンで希釈した溶液(濃度10%)を、窒素雰囲気中でインクジェット法により基板60の全面に吐出し、絶縁膜の前駆体膜68を形成する。ここで用いた高次シラン化合物は、第一の実施形態においてアモルファスシリコン膜の形成に用いたものと同じ液体を使うことができるが、これに限定されず、例えば、一般式SinXm(ここで、nは3以上の、またmは4以上のそれぞれ独立な整数を示し、Xは水素原子及び/又はハロゲン原子等の置換基を示す。)で表される各種のシラン化合物等を重合させて用いることができる。これらの内、分子内の最低一箇所に環状構造を有するシラン化合物は光に対する反応性が極度に高く、光重合が効率よく行えるという点から、これを原料として用いることが好ましい。その中でもシクロテトラシラン、シクロペンタシラン、シクロヘキサシラン、シクロヘプタシラン等のSinX2n(式中、nは3以上の整数を示し、Xは水素原子及び/又はフッ素原子、塩素原子、臭素原子、沃素原子等のハロゲン原子を示す。)で表されるシラン化合物は、以上の理由に加えて合成、精製が容易であるという観点から特に好ましい。
続いて窒素雰囲気中にて、図4(B)に示すように、絶縁膜の前駆体膜68の、コンタクトホールを形成すべき位置に、シクロペンタシランをインクジェット法によって吐出供給し、高次シラン膜を溶解し、コンタクトホール70を形成する。
次に、窒素雰囲気中にて基板を200℃で加熱して、膜中に残留しているシクロペンタシランおよび重合が不十分な高次シランを蒸発させて、コンタクトホール70が形成された高次シランの膜を得ることができる。その後、基板を大気中で焼成し(400℃、30分)、絶縁膜の前駆体膜68を酸化シリコン膜(絶縁膜)に変換する。
本発明の第五の実施形態は、本発明の薄膜トランジスタの製造方法によって製造される半導体装置等を備えた電気光学装置に関する。電気光学装置の一例として、有機EL(エレクトロルミネッセンス)装置を挙げる。
Claims (11)
- 第一の導電膜と、該第一の導電膜上に形成された絶縁膜と、該絶縁膜上に形成された第二の導電膜と、を含み、該第一の導電膜と該第二の導電膜とが、該絶縁膜に設けられたコンタクトホール内に形成された第三の導電膜によって電気的に接続されている半導体素子の製造方法であって、
前記第一の導電膜上に、所定の処理によって前記絶縁膜に変換され、且つ所定の液体に溶解または分散可能である、前記絶縁膜の前駆体膜を形成する第一工程と、
前記絶縁膜の前駆体膜の前記コンタクトホールを形成すべき位置に、前記所定の液体を供給し、前記絶縁膜の前駆体膜に前記コンタクトホールを形成する第二工程と、
前記絶縁膜の前駆体膜を前記絶縁膜に変換する第三工程と、
を含む半導体素子の製造方法。 - 前記第一の導電膜は、半導体膜に形成されたソース領域またはドレイン領域であることを特徴とする、請求項1に記載の半導体素子の製造方法。
- さらに、前記第二工程の後、前記コンタクトホール内に、導電性材料を含む液体を供給し、前記第三の導電膜を形成する第四工程と、を含むことを特徴とする請求項1または2に記載の半導体素子の製造方法。
- 前記第二工程において、前記所定の液体に導電性材料を含有させ、所定の処理によって第三の導電膜に変換される第三の導電膜の前駆体膜を形成し、
前記第二工程の後、前記第三の導電膜の前駆体膜を前記第三の導電膜に変換する第五工程と、を含むことを特徴とする、請求項1または2に記載の半導体素子の製造方法。 - 前記所定の液体の供給を、インクジェット法によって行うことを特徴とする、請求項1乃至4のいずれかに記載の半導体素子の製造方法。
- 前記所定の処理が、加熱工程または光照射工程を含むことを特徴とする、請求項1乃至5のいずれかに記載の半導体素子の製造方法。
- 前記第二工程で供給する前記所定の液体は有機溶媒を含み、前記有機溶媒は前記絶縁膜の前駆体膜を溶解または分散させるものであることを特徴とする請求項1乃至6のいずれかに記載の半導体素子の製造方法。
- 前記第二工程で供給する前記所定の液体は高次シラン化合物を含み、前記高次シラン化合物は前記絶縁膜の前駆体を溶解または分散させるものであることを特徴とする請求項1乃至6のいずれかに記載の半導体素子の製造方法。
- 前記絶縁膜の前駆体膜が、高次シラン化合物またはポリシラザンを含むことを特徴とする請求項1乃至8のいずれかに記載の半導体素子の製造方法。
- 請求項1乃至9のいずれかに記載の半導体素子の製造方法により製造された半導体素子を備えることを特徴とする電気光学装置。
- 請求項10に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005056521A JP4482931B2 (ja) | 2005-03-01 | 2005-03-01 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005056521A JP4482931B2 (ja) | 2005-03-01 | 2005-03-01 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245138A true JP2006245138A (ja) | 2006-09-14 |
JP4482931B2 JP4482931B2 (ja) | 2010-06-16 |
Family
ID=37051267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005056521A Expired - Fee Related JP4482931B2 (ja) | 2005-03-01 | 2005-03-01 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4482931B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135731A (ja) * | 2006-10-31 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、及び半導体装置 |
JP2010272843A (ja) * | 2009-04-23 | 2010-12-02 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器 |
US7968453B2 (en) | 2006-10-12 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device, and etching apparatus |
JP2012204657A (ja) * | 2011-03-25 | 2012-10-22 | Seiko Epson Corp | 回路基板の製造方法 |
KR101358691B1 (ko) | 2006-10-31 | 2014-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조방법, 및 반도체 장치 |
JP7419365B2 (ja) | 2018-11-29 | 2024-01-22 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング | アモルファスシリコン犠牲膜の製造方法およびアモルファスシリコン形成組成物 |
-
2005
- 2005-03-01 JP JP2005056521A patent/JP4482931B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7968453B2 (en) | 2006-10-12 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device, and etching apparatus |
JP2008135731A (ja) * | 2006-10-31 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、及び半導体装置 |
KR101358691B1 (ko) | 2006-10-31 | 2014-02-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조방법, 및 반도체 장치 |
JP2010272843A (ja) * | 2009-04-23 | 2010-12-02 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器 |
JP2012204657A (ja) * | 2011-03-25 | 2012-10-22 | Seiko Epson Corp | 回路基板の製造方法 |
JP7419365B2 (ja) | 2018-11-29 | 2024-01-22 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング | アモルファスシリコン犠牲膜の製造方法およびアモルファスシリコン形成組成物 |
Also Published As
Publication number | Publication date |
---|---|
JP4482931B2 (ja) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8619219B2 (en) | Thin film transistor, display device and liquid crystal display device and method for manufacturing the same | |
US8278204B2 (en) | Methods for forming wiring and manufacturing thin film transistor and droplet discharging method | |
US8158517B2 (en) | Method for manufacturing wiring substrate, thin film transistor, display device and television device | |
US7510905B2 (en) | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device | |
US7642038B2 (en) | Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus | |
JP4854994B2 (ja) | 配線基板の作製方法及び薄膜トランジスタの作製方法 | |
TW200528825A (en) | Display device, manufacturing method thereof, and television receiver | |
US20070120471A1 (en) | Display device and method for fabricating the same | |
US7968461B2 (en) | Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method | |
JP4482931B2 (ja) | 半導体素子の製造方法 | |
JP4614652B2 (ja) | 薄膜トランジスタの作製方法、及び表示装置の作製方法 | |
JP4682645B2 (ja) | 半導体装置の製造方法及び電子機器 | |
JP2005286320A (ja) | パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置 | |
JP2005159328A (ja) | 配線の作製方法、薄膜トランジスタの作製方法、及び液滴吐出方法 | |
JP4522904B2 (ja) | 半導体装置の作製方法 | |
CN100592478C (zh) | 薄膜晶体管、显示器件和液晶显示器件、及其制造方法 | |
JP4877868B2 (ja) | 表示装置の作製方法 | |
JP4610173B2 (ja) | 薄膜トランジスタの作製方法 | |
JP4264968B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
JP2006269691A (ja) | シリコン膜の形成方法、半導体装置、電気光学装置、および電子機器 | |
JP2006135051A (ja) | 薄膜装置の製造方法、薄膜装置、電気光学装置、及び電子機器 | |
JP2006086434A (ja) | 多層配線基板、半導体装置、半導体基板、半導体装置の製造方法、電気光学装置及び電子デバイス | |
JP2007250957A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100301 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |