JP2011100897A - 回路基板の製造方法及び回路基板 - Google Patents

回路基板の製造方法及び回路基板 Download PDF

Info

Publication number
JP2011100897A
JP2011100897A JP2009255318A JP2009255318A JP2011100897A JP 2011100897 A JP2011100897 A JP 2011100897A JP 2009255318 A JP2009255318 A JP 2009255318A JP 2009255318 A JP2009255318 A JP 2009255318A JP 2011100897 A JP2011100897 A JP 2011100897A
Authority
JP
Japan
Prior art keywords
film
layer
thin film
forming
based alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009255318A
Other languages
English (en)
Other versions
JP5416553B2 (ja
Inventor
Motoki Obata
元樹 小畑
Isao Mizuma
功 水間
Tetsutaro Otobe
鉄太郎 乙部
Kazumasa Fujisawa
千正 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Finetech Miyota Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Finetech Miyota Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Finetech Miyota Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2009255318A priority Critical patent/JP5416553B2/ja
Publication of JP2011100897A publication Critical patent/JP2011100897A/ja
Application granted granted Critical
Publication of JP5416553B2 publication Critical patent/JP5416553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】回路基板のパターン形成を合理化する。
【解決手段】少なくとも、金属基板表面に蒸着により絶縁膜を形成する工程と、該絶縁膜上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au膜を形成する工程と、Au膜上に保護膜としてTi系合金薄膜を形成する工程と、前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、前記回路パターン以外のシードメタルのAu薄膜をエッチングで除去する工程と、シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程とを具備する回路基板の製造方法とする。
【選択図】図1

Description

本発明は回路基板の製造方法及び回路基板に関するものである。
近年、電子機器を構成する電子部品の高密度実装化や、発光ダイオード(LED)やレーザーダイオード(LD)の普及に伴い、サブマウントとして放熱性の良い回路基板の要求が高まっている。放熱性の良い回路基板にはセラミックス基板やアルミニウム基板を用いたものがある。次世代の高出力LED素子実装用基板には酸化アルミニウムや窒化アルミニウム等のセラミックス基板、表面に絶縁層を形成したアルミニウム基板等に電極や実装用半田パターンをスパッタリング、蒸着、メッキ、印刷等の手法でメタライズされた基板が使用されるのが予想される。
前記セラミックス基板は絶縁材料であるため、基板ダイレクトに回路パターンが形成できる利点がある。
表面に絶縁層を形成したアルミニウム基板は放熱性の良い基板として古くから開発されている。アルミニウム基板の少なくとも一つの表面を全面に渡って陽極酸化処理を行い、酸化アルミニウム薄層を形成し、その上に回路パターンを形成するものである(特許文献1)。セラミックス基板は高温で熱伝導率が低下する性質を有するが、酸化アルミニウム基板は安価である。窒化アルミニウム基板は酸化アルミニウムの5〜8倍程度と高価であるが高熱伝導率を有するので、次世代の高出力LED素子実装用基板に適している。しかし、窒化アルミニウム基板は、製法上基板サイズが大きくできず(4〜5インチ)量産性が乏しい。
金属基板は高熱伝導率を有するが、セラミックス基板と異なり表面に絶縁膜を形成しなければならない。セラミックス基板と金属基板はそれぞれ一長一短を有するが、それぞれの基板上に形成するパターン電極は同じような工程で形成されている。
図6は、従来技術によるアルミニウム基板の回路基板の製造方法の主要な工程(A)〜(G)を示す断面図である。図6において(A)から(G)に進むに従い、回路基板10の製造が進行する。以下、本図により従来技術による回路基板の製造方法を説明する。
図6(A)は、アルミニウム基板11を示している。図6(B)は、アルミニウム基板11の一方の面に、厚み20μmのアルマイト層12を形成した状態を示している。
図6(C)は、アルマイト層12の表面に、金属層22となるCr層13とCu層14とを、この順に形成した状態を示している。Cr層13とCu層14は、それぞれ厚み0.1から1μmの範囲でスパッタリング法で形成する。Cr層13は、アルマイト層12と強固に密着し、後に形成される導電層23(図6(F)参照)としてのメッキ銅層16との固着を強固にする。すなわちCr層13は、アルマイト層12とメッキ銅層16との接着を担う役割をする。またCr層13は、常温大気中で表面が酸化し、メッキ銅層16との接着に支障をきたすおそれがある。よって、Cu層14は、Cr層13の酸化を防止する役割を担っている。
図6(D)は、ドライフィルム15をCu層14の上に貼り付け、配線部21位置(図6(G)参照)に相当する部分以外に対して露光し、露光部分以外、すなわち配線部21位置に相当する部分のドライフィルム15を除去し、ドライフィルム15に孔部15aが形成された状態を示している。ドライフィルム15は、市販のものを用いることができる。
図6(E)は、配線部21位置に相当するドライフィルム15の孔部15aに、メッキ銅層16、メッキNi層17、メッキAu層18からなる導電層23をこの順に形成した状態を示している。
メッキ銅層16を形成する際のメッキ浴は、硫酸銅からなる酸性浴である。電解銅メッキで形成されるメッキ銅層16は、Cr層13との密着性が良好な状態で形成される。メッキ銅層16の厚みは約10μmとした。
メッキNi層17は、メッキ銅層16が、電子部品実装時に使用する、ハンダと過剰に合金化するのを防ぐための障壁として電解ニッケルメッキにより形成されている。また、メッキNi層17は、メッキ銅層16とメッキAu層18とが、過剰に合金化するのを防止する障壁としての役割もある。メッキNi層17は、たとえば弱酸の硫酸ニッケル溶液をメッキ浴として用い、形成される。メッキAu層18は、配線部21と、ハンダとの濡れ性を良好にするものとして電解金メッキにより形成されている。メッキAu層18は、たとえば亜硫酸金塩を含む弱酸性溶液メッキ浴として用い、形成される。
図6(F)は、ドライフィルム15を除去した状態を示している。ドライフィルム15の除去には、アミン系の剥離液を用いる。通常の、ガラス繊維混入エポキシ系樹脂基板を用いた場合は、NaOHやKOHの強アルカリ溶液を用いてドライフィルムを剥離する。しかし、これら強アルカリ溶液は、アルミニウム基板11を溶解して、ダメージを与えるため、本例ではその使用を避けている。
図6(G)は、Cu層14とCr層13とを、この順に、各々の層の除去に適したエッチング液を用いて除去した状態を示している。この除去の結果、Cr層13とCu層14とが、アルマイト層12表面の配線部21位置にのみ残され、Cr層13、Cu層14、メッキ銅層16、メッキNi層17およびメッキAu層18からなる配線部21が形成される。この配線部21は通常、回路基板10面に複数離隔して存在する。各々の配線部21は、他の配線部21とは互いに電気的に独立した配線部21となる。なお、これらの層の境界は、便宜的に図示したように、明確に表れず、たとえばCu層14とメッキ銅層16が一つの層として表れる場合もある。Cr層13とCu層14との除去は、銅アンモニアクロライドとアンモニアからなる、弱アルカリ性のエッチング剤に約3秒浸漬することで行う。この除去処理により、エッチング剤と、アルミニウム基板11やアルマイト層12とが接触することとなる。しかし、エッチング剤が弱アルカリ性であること、浸漬時間が約3秒と非常に短いことから、アルミニウム基板11やアルマイト層12が侵されることは殆ど無く、回路基板10の諸特性には悪影響は無い。(特許文献2)
特公昭46−13234号公報 特開2007−123382号公報
スパッタリングによるCr/Cu薄膜は、真空槽から出すとCu表面の酸化が始まり、Cuメッキをするまでの酸化防止管理が大変となる。Cuメッキ前に酸化膜を除去しなければならない。
表面がAu膜の場合反射率が低いため、実装部品がLED等の発光素子である場合、基板側に出射された光の反射が少なくなり光の利用効率が低下する。
少なくとも、金属基板表面に蒸着により絶縁膜を形成する工程と、該絶縁膜上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au電極膜を形成する工程と、Au膜上に保護膜としてTi系合金薄膜を形成する工程と、前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、前記回路パターン以外のシードメタルのAu薄膜をエッチングで除去する工程と、シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程とを具備する回路基板の製造方法とする。
少なくとも、金属基板表面に蒸着により絶縁膜を形成する工程と、該絶縁膜上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au/Ag電極膜を形成する工程と、Ag膜上に保護膜としてTi系合金薄膜を形成する工程と、前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、前記回路パターン以外のシードメタルのAu薄膜を保護膜をマスクとしてエッチングで除去する工程と、シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程とを具備する回路基板の製造方法とする。
少なくとも、絶縁性セラミックス基板上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au電極膜を形成する工程と、Au膜上に保護膜としてTi系合金薄膜を形成する工程と、前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、前記回路パターン以外のシードメタルのAu薄膜をエッチングで除去する工程と、シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程とを具備する回路基板の製造方法とする。
少なくとも、
絶縁性セラミックス基板上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au/Ag電極膜を形成する工程と、Ag膜上に保護膜としてTi系合金薄膜を形成する工程と、前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、前記回路パターン以外のシードメタルのAu薄膜を保護膜をマスクとしてエッチングで除去する工程と、シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程とを具備する回路基板の製造方法とする。
前記製造方法により製造された回路基板とする。
請求項1の発明によると、シードメタルの上層をAuにしたのでスパッタリング後に真空槽から出してもAuは酸化することが無いので、Niメッキがスムースに行える。また、回路パターンとなる電極膜上の保護膜をTi系合金とすることでシードメタルのTi系合金と一緒にエッチングで除去でき製造工程を少なくできる。この時、Ti系合金のエッチング液は過酸化水素水を使用するが、本明細書で言うTi系合金とは過酸化水素水でエッチングしてもサイドエッチングの少ない合金であり、例えばTiW、TiN等である。また、金属基板を使用するので後工程の単個切断が容易となり、安価で放熱性の良い(高温でも熱伝導率が低下しない)回路基板が製造できる。
請求項2の発明によると、前記効果の他に、最上層部をAgにしたので、反射率が高くLEDなどの発光素子を搭載した場合、基板側に出射された光が効率よく反射され光の利用効率が高くなる。
請求項3、4の発明によると、絶縁性セラミックス基板上に直接Ti系合金薄膜とCu薄膜をスパッタリングで形成するので、シードメタルの形成が容易になる。その他の効果は金属基板特有の効果以外は請求項1、2と同様である。
請求項5の発明によると、安価な回路基板が提供できる。
本発明による回路基板の製造方法における第1実施例の主要な工程(A)〜(J)を示す断面図 本発明による回路基板の製造方法における第2実施例の主要な工程(A)〜(J)を示す断面図 本発明による回路基板の製造方法における第3実施例の主要な工程(A)〜(I)を示す断面図 本発明による回路基板の製造方法における第4実施例の主要な工程(A)〜(I)を示す断面図 実施例2により形成された回路基板にLED素子を実装した上面図(A)とそのX−X断面図(B) 従来技術によるアルミニウム基板の回路基板の製造方法の主要な工程(A)〜(G)を示す断面図
図1は本発明による回路基板の製造方法における第1実施例の主要な工程(A)〜(J)を示す断面図である。本実施例では回路基板に金属基板(例えば、Cu(398W/m・K)、Mg(157W/m・K)等の熱伝導率の高い金属)を用いる例で説明する。
工程(A)は、金属基板1を準備する工程である。
工程(B)は、金属基板1の表面に蒸着により絶縁層2を形成する工程である。絶縁層2は例えばAlを20μmである。
工程(C)は絶縁層2の上にシードメタル層を形成する工程である。シードメタル層は下地にTi系合金(Ti、TiN、TiW、TiO2等、以下同じ)層3−1を0.1μm、その上にAu層4を0.04μm程スパッタリング等で形成する。
工程(D)は、Au層4の上にネガタイプフィルム型のレジスト5を貼付する工程である。
工程(E)は、配線部位置に相当する部分以外に対して露光し、露光部分以外、すなわち回路パターン位置に相当する部分のネガタイプフィルム型レジスト5を除去し、ネガタイプフィルム型レジスト5に孔部5aを作成する工程である。フィルム型は一定の厚さが確保でき、厚メッキに耐えるので好ましい。ネガタイプフィルム型のレジスト5は例えば東京応化工業製のHR130を使用する。
工程(F)は、回路パターン作成でネガタイプフィルム型レジストが除去されたAu層4の上にNi層6−1を1.5μm、Cu層7を7μm、Ni層6−2を1.5μm、Au層8を0.8μmの厚さで電解メッキにより形成する工程である。
工程(G)は全面に保護膜としてTi系合金層3−2をスパッタリングで形成する工程である。
工程(H)は、ネガタイプフィルム型のレジスト5を除去する工程である。レジスト剥離液としては、例えば、アセトン又はNMPを使用する。ネガタイプフィルム型のレジスト5を除去することにより、ネガタイプフィルム型のレジスト5上に形成されているTi系合金層3−2も除去される。
工程(I)は、Ti系合金層3−2をマスクとしてシードメタルであるAu層4をエッチングで除去する工程である。
工程(J)は、シードメタルであるTi系合金層3−1と保護膜であるTi系合金層3−2を同時にエッチングで除去する工程である。
以上により、金属基板1の表面に絶縁層2が形成された絶縁層付金属基板上にTi合金層3−1/Au層4/Ni層6−1/Cu層7/Ni層6−2/Au層8が積層された電極パターンが形成された回路基板が完成する。
本実施例の回路基板製造方法によれば、シードメタルと保護膜にTi系合金を用いたので最終工程で同時に除去できる。また、シードメタルの表面層にAu層を用いたので、スパッタリングから次のNiメッキまでの間で酸化する可能性が少ないので取り扱いが容易になる。
図2は、本発明による回路基板の製造方法における第2実施例の主要な工程(A)〜(J)を示す断面図であり、実施例1の工程(F)のAu層8の上にAg層(またはAg合金層、以下同じ)9を追加した例である。実施例1と同じ物には同じ符号を付してある。工程(A)〜工程(E)は実施例1と同様であり、工程(G)〜工程(J)はAu層8の上にAg層9が付加された状態で実施例1と同じ工程をたどる。
本実施例の製造方法により製造された回路基板は、回路パターンの表面に光反射率の高いAg層を形成しているので、実装部品がLEDのような発光素子の光利用効率を高めるのに適した回路基板となる。
図3は、本発明による回路基板の製造方法における第3実施例の主要な工程(A)〜(I)を示す断面図である。絶縁性セラミックス基板を使用して回路基板を製造する例である。
工程(A)は、セラミックス基板1’を準備する工程である。セラミックス基板1’の材料は用途・目的により適宜選択されるが、高熱伝導性が要求される場合はAlN、コストが優先される場合はAlが使用されることが多い。
工程(B)は絶縁性セラミックス基板1’の上にシードメタル層を形成する工程である。シードメタル層は下地にTi系合金(Ti、TiN、TiW、TiO2)層3−1を0.1μm、その上にAu層4を0.04μm程スパッタリング等で形成する。
工程(C)は、Au層4の上にネガタイプフィルム型のレジスト5を貼付する工程である。
工程(D)は、配線部位置に相当する部分以外に対して露光し、露光部分以外、すなわち回路パターン位置に相当する部分のネガタイプフィルム型レジスト5を除去し、ネガタイプフィルム型レジスト5に孔部5aを作成する工程である。フィルム型は一定の厚さが確保でき、厚メッキに耐えるので好ましい。ネガタイプフィルム型のレジスト5は例えば東京応化工業製のHR130を使用する。
工程(E)は、回路パターン作成でネガタイプフィルム型レジストが除去されたAu層4の上にNi層6−1を1.5μm、Cu層7を7μm、Ni層6−2を1.5μm、Au層8を0.8μmの厚さで電解メッキにより形成する工程である。
工程(F)は全面に保護膜としてTi系合金層3−2をスパッタリングで形成する工程である。
工程(G)は、ネガタイプフィルム型のレジスト5を除去する工程である。レジスト剥離液としては、例えば、アセトン又はNMPを使用する。ネガタイプフィルム型のレジスト5を除去することにより、ネガタイプフィルム型のレジスト5上に形成されているTi系合金層3−2も除去される。
工程(H)は、Ti系合金層3−2をマスクとしてシードメタルであるAu層4をエッチングで除去する工程である。
工程(I)は、シードメタルであるTi系合金層3−1と保護膜であるTi系合金層3−2を同時にエッチングで除去する工程である。
以上により、セラミックス基板1’の表面にTi合金層3−1/Au層4/Ni層6−1/Cu層7/Ni層6−2/Au層8が積層されたパターンが形成された回路基板が形成される。
本実施例の回路基板製造方法によれば、シードメタルと保護膜にTi系合金を用いたので最終工程で同時に除去できる。また、シードメタルの表面層にAuを用いたので、スパッタリングから次のNiメッキまでの間で酸化する可能性が少ないので取り扱いが容易になる。
図4は、本発明による回路基板の製造方法における第4実施例の主要な工程(A)〜(I)を示す断面図である。実施例3の工程(E)のAu層8の上にAg層9を追加した例である。工程(A)〜工程(D)は実施例3と同様であり、工程(E)〜工程(I)はAu層8の上にAg(またはAg合金、以下同じ)層9が付加された状態で実施例3と同じ工程をたどる。
本実施例の製造方法により製造された回路基板は、回路パターンの表面に光反射率の高いAg層を形成しているので、実装部品がLEDのような発光素子の光利用効率を高めるのに適した回路基板となる。
図5は実施例2により形成された回路基板にLED素子を実装した上面図(A)とそのX−X断面図(B)である。1は金属基板であり、Pはその上に形成されたパターンであり、Ti合金層/Au層/NI層/Cu層/Ni層/Au層の積層膜である。9はAg層であり、30は積層膜P上にAu−Sn半田を介して実装されたLED素子である。上面図(A)中の○印は金属基板1の下面に形成された端子電極(不図示)と金属基板の上面に形成された回路パターンを接続するためのスルーホールである。回路基板の大きさは、例えば1.6mm×0.8mmであり、マザー基板に複数個のパターンを形成してから分割される。
以上、本発明の実施例について説明したが、本発明は実施例に限定されるものではなく、中間層の積層膜については多くの変更が可能である。例えば、 実施例1の工程(F)及び実施例2の工程(E)の電解めっきによる積層パターンは、Au層4の上のNi層6−1及びCu層7及びNi層6−2をAu層8のみで置き換える場合もある。
実施例1の工程(F)及び実施例2の工程(E)の電解めっきによる積層パターンは、Ni層6−1の上のCu層7及びNi層6−2をPd層に置き換える場合もある。
実施例1の工程(F)及び実施例2の工程(E)の電解めっきによる積層パターンは、パターン形状や基板内配置やめっき材料種等により、電解めっきでなく無電解めっきにて形成する場合もある。
1 金属基板
1’ セラミックス基板
2 絶縁層
3−1 Ti系合金層
3−2 Ti系合金層
4 Au層
5 レジスト
5a 孔部
6−1 Ni層
6−2 Ni層
7 Cu層
8 Au層
9 Ag層
10 回路基板
11 アルミニウム基板
12 アルマイト層
13 Cr層
14 Cu層
15 ドライフィルム
15a 孔部
16 メッキ銅層
17 メッキNi層
18 メッキAu層
21 配線部
22 金属層
23 導電層

Claims (5)

  1. 少なくとも、
    絶縁性セラミックス基板上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、
    前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、
    前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、
    該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au膜やNi/Au膜を形成する工程と、
    Au膜上に保護膜としてTi系合金薄膜を形成する工程と、
    前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、
    前記回路パターン以外のシードメタルのAu薄膜をエッチングで除去する工程と、
    シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程と
    を具備することを特徴とする回路基板の製造方法。
  2. 少なくとも、
    絶縁性セラミックス基板上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、
    前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、
    前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、
    該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au/Ag(またはAg合金)膜やNi/Auを形成する工程と、
    Ag(またはAg合金)膜上に保護膜としてTi系合金薄膜を形成する工程と、
    前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、
    前記回路パターン以外のシードメタルのAu薄膜を保護膜をマスクとしてエッチングで除去する工程と、
    シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程と
    を具備することを特徴とする回路基板の製造方法。
  3. 少なくとも、
    金属基板表面やシリコン基板表面に蒸着により絶縁膜を形成する工程と、
    該絶縁膜上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、
    前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、
    前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、
    該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au膜やNi/Au膜を形成する工程と、
    Au膜上に保護膜としてTi系合金薄膜を形成する工程と、
    前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、
    前記回路パターン以外のシードメタルのAu薄膜をエッチングで除去する工程と、
    シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程と
    を具備することを特徴とする回路基板の製造方法。
  4. 少なくとも、
    金属基板表面やシリコン基板に蒸着により絶縁膜を形成する工程と、
    該絶縁膜上にシードメタルとしてTi系合金薄膜とAu薄膜をスパッタリングにより積層する工程と、
    前記Au薄膜上にフィルム状ネガティブ型レジスト膜を形成する工程と、
    前記フィルム状ネガティブ型レジスト膜にフォトリソグラフにより回路パターンを形成する工程と、
    該回路パターンのシードメタル上に電解メッキによりNi/Cu/Ni/Au/Ag(またはAg合金)膜やNi/Au膜を形成する工程と、
    Ag(またはAg合金)膜上に保護膜としてTi系合金薄膜を形成する工程と、
    前記回路パターン以外のフィルム状ネガティブ型レジスト膜を除去する工程と、
    前記回路パターン以外のシードメタルのAu薄膜を保護膜をマスクとしてエッチングで除去する工程と、
    シードメタルのTi系合金薄膜と保護膜のTi系合金薄膜を同時にエッチングで除去する工程と
    を具備することを特徴とする回路基板の製造方法。
  5. 請求項1〜4記載のいずれかの製造方法により製造されたことを特徴とする回路基板。
JP2009255318A 2009-11-06 2009-11-06 回路基板の製造方法及び回路基板 Active JP5416553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009255318A JP5416553B2 (ja) 2009-11-06 2009-11-06 回路基板の製造方法及び回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009255318A JP5416553B2 (ja) 2009-11-06 2009-11-06 回路基板の製造方法及び回路基板

Publications (2)

Publication Number Publication Date
JP2011100897A true JP2011100897A (ja) 2011-05-19
JP5416553B2 JP5416553B2 (ja) 2014-02-12

Family

ID=44191847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009255318A Active JP5416553B2 (ja) 2009-11-06 2009-11-06 回路基板の製造方法及び回路基板

Country Status (1)

Country Link
JP (1) JP5416553B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105007686A (zh) * 2015-06-17 2015-10-28 安徽达胜电子有限公司 一种电路用线路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354505A (ja) * 1998-06-08 1999-12-24 Sharp Corp 誘電体薄膜素子の製造方法
JP2002057465A (ja) * 2000-08-07 2002-02-22 Nec Corp 高密度実装用配線基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354505A (ja) * 1998-06-08 1999-12-24 Sharp Corp 誘電体薄膜素子の製造方法
JP2002057465A (ja) * 2000-08-07 2002-02-22 Nec Corp 高密度実装用配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105007686A (zh) * 2015-06-17 2015-10-28 安徽达胜电子有限公司 一种电路用线路板

Also Published As

Publication number Publication date
JP5416553B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
KR100913762B1 (ko) 금속-세라믹 복합 기판 및 그 제조 방법
US20110042699A1 (en) Substrate for light emitting diode package and light emitting diode package having the same
JP5093840B2 (ja) 発光素子実装用多層配線基板とその製造方法
US20140021851A1 (en) Substrate for led module and method for manufacturing the same
JP4609074B2 (ja) 配線板及び配線板の製造方法
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
US20110079814A1 (en) Light emitted diode substrate and method for producing the same
JP2007189006A (ja) プリント配線板及びそれを使用したled装置
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
US8487192B2 (en) Printed wiring board and method for manufacturing the same
US9231167B2 (en) Insulation structure for high temperature conditions and manufacturing method thereof
JP6492930B2 (ja) 半導体装置用リードフレームおよびその製造方法
JP2018056457A (ja) 発光装置、発光装置用パッケージ及び発光装置の製造方法
JP5416553B2 (ja) 回路基板の製造方法及び回路基板
JP3963923B2 (ja) リフレクタ付き実装基板の製造方法
JP2010206034A (ja) 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法
US8399969B2 (en) Chip package and fabricating method thereof
JP2007013066A (ja) 発光装置
JP2011146665A (ja) ハイブリッド型放熱基板およびその製造方法
JP2011096743A (ja) 回路基板の製造方法及び回路基板
JP7379893B2 (ja) 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板
JP2009194112A (ja) Ledモジュール用基板とその作製方法、および該ledモジュール用基板を用いたledモジュール
JP2011082269A (ja) 発光ダイオード基板及びその製造方法
US20110232950A1 (en) Substrate and method for manufacturing the same
JP2014075518A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131115

R150 Certificate of patent or registration of utility model

Ref document number: 5416553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250