KR101533068B1 - 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체 - Google Patents

인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체 Download PDF

Info

Publication number
KR101533068B1
KR101533068B1 KR1020140024500A KR20140024500A KR101533068B1 KR 101533068 B1 KR101533068 B1 KR 101533068B1 KR 1020140024500 A KR1020140024500 A KR 1020140024500A KR 20140024500 A KR20140024500 A KR 20140024500A KR 101533068 B1 KR101533068 B1 KR 101533068B1
Authority
KR
South Korea
Prior art keywords
layer
region
printed circuit
circuit board
metal
Prior art date
Application number
KR1020140024500A
Other languages
English (en)
Inventor
김준태
Original Assignee
아이지티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이지티 주식회사 filed Critical 아이지티 주식회사
Priority to KR1020140024500A priority Critical patent/KR101533068B1/ko
Application granted granted Critical
Publication of KR101533068B1 publication Critical patent/KR101533068B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 인쇄 회로 기판 및 이를 구비한 전자 소자 조립체에 관한 것으로서, 기지부와, 기지부 상에 상호 이격 배치되며 형성되는 복수의 배선층, 배선층 상에 Ni/Ag 적층 구조로 형성되며, 상기 전자소자 칩으로부터 방출되는 광을 반사시키는 제1 영역과, 제1 영역과 중첩되지 않는 위치에 형성되는 제2 영역으로 구분되는 도금층, 제1 영역 상에 형성되는 투명 코팅층 및 제2 영역 상에 형성되는 금속 보호층으로 제작된 인쇄 회로 기판 또는 제1 영역 및 제2 영역 상에 형성되어, 도금층 중 Ag 층의 두께보다 얇게 형성되는 금속 보호층을 포함하는 인쇄 회로 기판 중 어느 하나와, 인쇄 회로 기판의 중심 영역에 실장되는 적어도 하나 이상의 전자 소자 칩, 일단이 상기 인쇄 회로 기판과 연결되고 타단이 상기 전자 소자 칩과 직접 연결되는 와이어를 포함함으로써 전자 소자로부터 방출되는 광의 반사율을 증가시키기 위해 사용된 금속의 변색을 억제하거나 방지할 수 있다.

Description

인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체 {PCB and Semiconductor module including the same}
본 발명은 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체에 관한 것으로서, 더욱 상세하게는 전자 소자에서 방출되는 광의 반사율을 증가시켜, 광출력을 향상시킬 수 있는 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체에 관한 것이다.
발광 다이오드(Light Emitting Diode; 이하,‘LED’)는 반도체의 P-N 접합(P-N junction)구조에 의해 생성된 소수캐리어(전자 또는 정공)가 재결합(再結合)할 때 전위차에 의해서 전기에너지를 빛에너지로 바뀌어 빛을 발하는 전자소자이다.
일반적으로 배선층, 절연층, 방열층으로 이루어진 금속 회로 기판(Metal PCB)에 LED 칩을 실장하기 위해서는, LED 칩을 LED 패키지로 제작한 후, 각각의 LED 패키지 단품을 인쇄회로기판에 SMT(surface mount technology; 인쇄회로기판의 표면(배선층)에 LED 패키지를 실장하는 기술)공정을 이용하여 실장하거나, LED에서 발생하는 열을 효과적으로 방출하기 위해, LED 칩을 패키징 공정 없이 방열층에 가깝도록 인쇄 회로 기판에 직접 실장하는 COB(Chip On Board) 구조로 전자 소자 조립체가 제작되고 있다. 그 중 COB 구조는 LED 칩에서 발생한 열이 하부 방열층까지 전달되는 경로가 줄어들어 방열 효과를 증가시키고, 패키지 자체의 높이를 줄여 소형화가 가능한 이점이 있다.
이때, 회로가 형성된 인쇄 회로 기판 상에는 LED 칩과의 와이어 본딩을 위한 도금처리가 요구되는데, 이는, LED 칩에서 방출되는 광을 기판의 상부로 유도하기 위해서 반사도가 높은 금속으로 처리될 수 있으며, 일반적으로 가시광선 영역(380㎚ ~ 780㎚)에서의 반사율이 다른 금속보다 상대적으로 우수한 Ag(은)을 도금하여 처리한다. 그리고, LED 소자를 외부환경으로 보호하기 위해 밀봉을 통해 LED 소자를 제작을 완료한다.
그러나, LED의 광을 방출하기 위해서 밀봉제는 투과성이 있는 재료가 사용되며, 이는 공기 및 습기에 대해 흡습성을 나타내어 LED소자가 부식성 분위기에 노출되어 부식되거나 표면처리를 통해 도금된 은(Ag)의 변색이 발생된다. 이에, 은변색에 의해 LED광의 반사율이 감소하여 결과적으로 전자 소자 조립체의 광출력이 감소하는 문제점이 발생한다.
따라서, 은의 반사율을 유지시키며, 은의 변색을 억제하거나 방지할 수 있는 인쇄 회로 기판이 요구되는 실정이다.
KR 2012-0109732 A1
본 발명은 전자소자가 실장되는 표면의 변색을 억제하거나 방지하여 표면의 반사율을 증가시킬 수 있고, 광 출력을 향상시킬 수 있는 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체를 제공한다.
본 발명은 안정적으로 와이어 본딩을 유지할 수 있는 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체를 제공한다.
본 발명은 전자소자의 접합력을 증가시킬 수 있는 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체를 제공한다.
본 발명의 일 실시 예에 따른 인쇄 회로 기판은 전자소자 칩이 실장되는 것으로서, 기지부와, 상기 기지부 상에 상호 이격 배치되며 형성되는 복수의 배선층, 상기 배선층 상에 Ni/Ag 적층 구조로 형성되며, 상기 전자소자 칩으로부터 방출되는 광을 반사시키는 제1 영역과 상기 제1 영역과 중첩되지 않는 위치에 형성되는 제2 영역으로 구분되는 도금층, 상기 제1 영역 상에 형성되는 투명 코팅층 및 상기 제2 영역 상에 형성되는 금속 보호층을 포함한다.
본 발명의 다른 실시 예에 따른 인쇄 회로 기판은 전자소자 칩이 실장되는 기판으로서, 기지부와, 상기 기지부 상에 상호 이격 배치되며 형성되는 복수의 배선층, 상기 배선층 상에 Ni/Ag 적층 구조로 형성되며, 상기 전자소자 칩으로부터 방출되는 광을 반사시키는 제1 영역과 상기 제1 영역과 중첩되지 않는 위치에 형성되는 제2 영역으로 구분되는 도금층 및 상기 제1 영역 및 상기 제2 영역 상에 형성되며, 상기 도금층 중 Ag 층의 두께보다 얇게 형성되는 금속 보호층을 포함한다.
상기 기지부는 방열성 절연체 구조로 형성되며, 상기 방열성 절연체 구조는 a) 금속 재질의 모재와, 상기 모재 상부에 형성된 절연층, b) 세라믹 재질로 구성된 층 및 c) 리드 프레임 층 중 적어도 어느 한 구조로 형성되며, 각각의 구조에서, a) 및 b) 구조의 최상단층 상에 상기 배선층, 도금층, 투명 코팅층 및 금속 보호층이 형성되며, c) 구조의 최상단층 상에 상기 도금층, 투명코팅층 및 금속 보호층이 형성될 수 있다.
상기 금속 보호층의 두께는 10㎛ 이하일 수 있다.
상기 기지부는 방열성 절연체 구조로 형성되며, 상기 방열성 절연체 구조는 a) 금속 재질의 모재와, 상기 모재 상부에 형성된 절연층, b) 세라믹 재질로 구성된 층 및 c) 리드 프레임 층 중 적어도 어느 한 구조로 형성되며, 각각의 구조에서, a) 및 b) 구조의 최상단층 상에 상기 배선층, 도금층, 금속 보호층이 형성되며, c) 구조의 최상단층 상에 상기 도금층 및 금속 보호층이 형성될 수 있다.
상기 금속 보호층이 형성된 제1 영역 상에 형성되는 투명 코팅층을 포함할 수 있다.
상기 금속 보호층의 두께는 0.001 내지 0.2㎛일 수 있다.
상기 금속 보호층은 Au(금), Pt(백금) 및 Al(알루미늄)을 포함할 수 있다.
상기 전자소자 칩이 방출하는 광이 가시광선일 경우, 상기 금속 보호층은 Au(금), Pt(백금) 중 어느 하나를 사용할 수 있다.
상기 전자소자칩이 방출하는 광이 자외선일 경우, 상기 금속 보호층은 Al(알루미늄)을 사용할 수 있다.
상기 도금층 중 Ag 층의 표면은 경면으로 가공될 수 있다.
상기 투명 코팅층은 세라믹 재질의 단일층 및 적층 구조 중 적어도 어느 한 구조를 갖고 형성되며, 0.001 내지 10㎛의 두께로 형성될 수 있다.
상기 세라믹 재질은 SiO2, TiO2 및 Al2O3를 포함하며, 0.01 내지 1.0㎛의 두께로 형성될 수 있다.
본 발명의 실시 예에 따른 전자 소자 조립체는, 전술한 바와 같이 기재된 인쇄 회로 기판과, 상기 인쇄 회로 기판의 중심영역에 실장되는 실장되는 적어도 하나 이상의 전자 소자 칩, 일단이 상기 인쇄 회로 기판과 연결되고, 타단이 상기 전자 소자 칩과 직접 연결되는 와이어를 포함한다.
상기 금속 보호층은 Au(금), Pt(백금) 및 Al(알루미늄)을 포함할 수 있다.
상기 투명 코팅층은 SiO2, TiO2 및 Al2O3를 포함하는 세라믹 재질의 단일층 또는 적층 구조 중 어느 한 구조로 형성될 수 있다.
상기 투명 코팅층은, 0.001 내지 10㎛의 두께로 형성되거나, 0.01 내지 1.0㎛의 두께로 형성될 수 있다.
본 발명의 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체에 의하면, 전자 소자로부터 방출되는 광의 반사율을 증가시키기 위해 사용된 금속의 변색을 억제하거나 방지하기 위해 부가층을 형성한다.
즉, 본 발명에서는 LED 칩이 실장되어 구성되는 전자 소자 조립체에서 LED 칩으로부터 방출되는 광을 반사시키기 위해 Ag 층을 갖는 도금층을 형성한다. 그리고, Ag의 변색을 억제하거나 방지하기 위해 반사 영역을 제외한 나머지 영역 상에 금속 보호층을 형상함으로써, Ag 층이 외부환경에 노출되어 변색되는 것을 억제하거나 방지할 수 있다. 이때, 반사 영역 상에는 투명 코팅층을 형성함으로써 Ag의 반사율을 유지할 수 있다.
이에, Ag변색 및 Ag 층에 광이 투과되지 않아 광이 반사율이 감소되는 것을 억제할 수 잇으며, 최종적으로 전자 소자 조립체의 광출력을 증가시킬 수 있다.
또한, 금속 보호층은 전자 소자 조립체를 구성하기 위한 와이어와 동일한 금속이 사용될 수 있어, 전자 소자 칩과 인쇄 회로 기판을 상호 연결하는 와이어 본딩의 접합성을 증가시킬 수 있어 전자 소자 조립체의 안정성을 증가시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 COB형 인쇄 회로 기판의 평면도이다.
도 2는 본 발명의 실시예들에 따른 COB형 전자 소자 조립체의 구성도이다.
도 3은 본 발명의 1 실시예에 따른 COB형 인쇄 회로 기판 및 전자 소자 조립체의 단면도이다.
도 4는 본 발명의 2 실시예에 따른 COB형 인쇄 회로 기판의 단면도이다.
도 5는 본 발명의 실시 예들에 따른 리드프레임형 인쇄 회로 기판 및 이로 제작된 전자 소자 조립체의 구성도이다.
도 6은 금속의 파장별 반사율을 나타내는 그래프이다.
도 7은 본 발명의 실시 예에 따른 투명 코팅층이 형성된 제1 영역의 광 반사율을 나타내는 그래프이다.
도 8은 본 발명의 실시 예에 따른 금속 보호층 두께에 따른 광 반사율을 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를“포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 실시예를 명확하게 설명하기 위해서 설명과 관련이 없는 분분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의“상/위(on)”에 또는“아래(under)”에 형성되는 것으로 기재되는 경우에 있어,“상/위(on)”와“아래(under)”는“직접(directly)”또는“다른 층을 개재하여(indirectly)”형성되는 것을 모두 포함한다. 또한, 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서, 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제크기를 전적으로 반영한 것은 아니다.
본 발명의 실시 예에 따른 전자 소자 조립체(1)는 인쇄 회로 기판(Printed Circuit Board; PCB)(S)과, 인쇄 회로 기판(S) 상에 실장되는 적어도 하나 이상의 전자 소자 칩(200) 및 일단이 전자 소자 칩(200)과 직접연결되고, 타단이 인쇄 회로 기판(S)과 연결되어 상호 전기적으로 연결해주는 와이어(Wire; 300)를 포함한다. 보다 구체적으로, 본 발명의 실시예들에 따른 인쇄 회로 기판(S) 및 이로 제작된 전자 소자 조립체(1)는 전자 소자 칩(200)으로부터 방출되는 광의 반사율을 유지한 상태에서, 광을 상측으로 반사시키기 위해 형성된 금속의 변색을 억제하거나 방지하기 위해 제작된 인쇄 회로 기판(S)으로, 본 발명의 실시예들에서 전자 소자 칩(200)은 가시광선 및 자외선 광을 방출하는 다양한 LED(Light Emitting Diode)칩일 수 있다. 그러나, 전자 소자 칩(200)은 LED 칩에 한정되지 않고, 다양한 소자 예컨대, LD(Laser Diode) 및 Power 소자일 수도 있다. 또한, 전자 소자 칩(200)은 가시광선 및 자외선 영역 파장의 광을 방출할 수도 있다.
이하에서는 도 1 내지 도 8을 참조하여, 본 발명의 실시 형태에 따른 인쇄 회로 기판(S1, S2, S3) 및 이로 제작된 전자 소자 조립체(1a, 1b, 1c)에 대해 설명하기로 한다.
도 1은 본 발명의 실시예들에 따른 COB형 인쇄 회로 기판의 평면도이다. 도 2는 본 발명의 실시예들에 따른 COB형 전자 소자 조립체의 구성도이다. 도 3은 본 발명의 1 실시예에 따른 COB형 인쇄 회로 기판 및 전자 소자 조립체의 단면도이다. 여기서, 도 3의 (a)는 제1 기지부로 형성된 인쇄 회로 기판으로 제작된 전자 소자 조립체를 나타내며, 도 3의 (b)는 제2 기지부로 형성된 인쇄 회로 기판으로 제작된 전자 소자 조립체를 나타낸다. 도 4는 본 발명의 2 실시예에 따른 COB형 인쇄 회로 기판의 단면도이다. 도 5는 본 발명의 실시 예들에 따른 리드프레임형 인쇄 회로 기판 및 이로 제작된 전자 소자 조립체의 구성도이다. 도 6은 금속의 파장별 반사율을 나타내는 그래프이다. 도 7은 본 발명의 실시 예에 따른 투명 코팅층이 형성된 제1 영역의 광 반사율을 나타내는 그래프이다. 도 8은 본 발명의 실시 예에 따른 금속 보호층 두께에 따른 광 반사율을 나타내는 그래프이다.
본 발명의 일 실시 형태에 따른 인쇄 회로 기판은, 방열 및 절연 특성을 갖는 기지부(100)와, 기지부(100) 상에 형성된 배선층(120), 배선층(120) 상에 Ni/Ag 적층 구조로 형성되며, 전자소자 칩(200)으로부터 방출되는 광을 반사시키는 제1 영역(A)과, 제1 영역(A)과 중첩되지 않는 위치에 형성되는 제2 영역(B)으로 구분되는 도금층(140), 제1 영역(A) 상에 형성되는 투명코팅층(160) 및 제2 영역(B) 상에 형성되는 금속보호층(180)을 포함한다.
기지부(100)는 방열성 절연체 구조로 제작되며, 전자 소자 칩(200)으로부터 방출되는 열을 용이하게 방열시키기 위한 구조로 형성될 수 있다. 본 발명의 실시 형태에 따른 기지부(100)는 그 형태에 따라 각각 상이한 형태 및 재질로 제작될 수 있으나, 열을 방출하는 방열의 역할과 전자 소자 칩(200)과 절연될 수 있도록 구성될 수 있다. 이와 같은 기지부(100)는 도 3의 (a)에 도시된 것처럼, 금속 재질의 모재(102a)와, 모재 상부에 형성된 절연층(104a)으로 구성되는 제1 기지부(100a)와, 도 3의 (b)에 도시된 것처럼, 세라믹 재질로 구성된 제2 기지부(100b) 및 도 5에 도시된 것처럼, 리드 프레임(lead frame)에서 스템핑으로 절연되며 구성되는 제3 기지부(100c) 중 어느 하나가 사용될 수 있다.
여기서, 각각의 기지부(100a, 100b, 100c) 상의 최상단 층에는 각각의 기지부(100a, 100b, 100c)의 형태에 따라, 그리고 기지부(100a, 100b, 100c)가 형성하는 영역에 따라서 후술하는 배선층(120), 도금층(140), 투명코팅층(160) 및 금속보호층(180)이 영역에 따라서 순차적으로 적층될 수 있다. 이때, 각각의 기지부(100a, 100b, 100c)에 대한 설명은 이하에서 더 자세하게 설명하기로 하며, 이하에서는 각각의 기지부(100a, 100b, 100c)를 총칭하는 기지부(100)로 기재하기로 한다.
배선층(120)은 기지부(100) 상에 상호 이격되도록 형성되며, 다양한 구조 혹은 배치의 회로를 구현한다. 배선층(120)은 기지부(100) 상에 접착된 동박의 패턴으로 구현되는데, 이는 전자 소자 칩(200)이 실장되는 영역 또는 전극과 연결되거나 위치되는 부분을 고려하여 패터닝될 수 있다. 이때, 배선 패터닝은 다양한 방법으로 수행될 수 있으며, 예컨대, 금속의 모재와 절연층으로 구성된 제1 기지부(100a)의 경우에는, 절연층 상에 동박이 접착된 Metal CCL (Copper Clad Laminated)을 만든 뒤, 원하는 형상의 배선 패턴을 형성하기 위하여 포토 공정을 통해 DFR 라미네이션, 노광, 에칭 등을 수행할 수 있다. 이외에도 패터닝 방법은 한정하지 않으나, 스크린 프린팅, 스프레이코팅, 잉크젯 프린팅 등 다양한 방법을 사용할 수 있다.
도금층(140)은 배선층(120) 상에 형성되며, 솔더링이 가능한 금속인 Ni, Ag 의 적층 구조로 배선층(120) 상에 도금된다. 도금층(140)은 전자 소자 칩(200)의 실장을 용이하게 하며, Ag층(144)을 가짐으로써 전자소자 칩(200)으로부터 하측으로 방출되는 빛이 Ag층(144)에 의해 상측으로 반사되어 방출될 수 있도록 할 수 있다. 즉, 도 6에 도시된 것처럼, 가시광선 영역에서 다른 금속에 대해 상대적으로 높은 반사율을 갖는 Ag층(144)을 도금층(140)으로 형성함으로써 광출력을 향상시킬 수 있다. 여기서, Ni 층(142)과 Ag 층(144) 각각은 와이어(300) 본딩 및 전자 소자 칩(200)의 실장이 용이하도록 0.1 내지 5㎛의 두께와 0.3 내지 2㎛의 두께로 도금될 수 있다. 이처럼, 도금된 Ag 층(144)은 도 6에 도시된 것처럼 400㎚ 이상의 파장을 갖는 가시광선과 적외선 대역에서 다른 금속보다 반사율이 큰 순수 은(Ag)의 반사율을 가지기 때문에 전자 소자 칩(200)으로부터 방출된 광을 반사시키는 반사층의 용도로서 사용될 수 있다.
도금층(140)을 배선층(120) 상에 형성하는 방법으로는 Ni과 Ag를 적층 구조로 무전해 도금 또는 전해 도금 방식으로 형성될 수 있다. 이는 인쇄 회로 기판(S, S')을 제작할 때에 도금층(140)이 형성되는 순서에 따라서 도금 방식이 결정될 수 있으며, 이하의 인쇄 회로 기판(S, S')의 제작 방법에서, 보다 구체적으로 설명하기로 한다.
본 발명의 인쇄 회로 기판(S, S')을 구성하는 도금층(140)은 복수의 영역으로 구분될 수 있으며, 전자소자 칩(200)으로부터 방출되는 광을 반사시키는 영역인 반사영역을 포함하는 제1 영역(A)과, 제1 영역(A)과 중첩되지 않는 영역을 포함하는 제2 영역(B)으로 구분된다. 그리고, 각각 구분되는 영역에 따라서 후술하는 투명코팅층(160) 및 금속보호층(180)을 형성할 수 있다.
도 1 및 도 3을 참조하면, 제1 영역(A)은 전자소자 칩(200)으로부터 방출되는 광을 반사시키기 위한 반사영역을 포함한다. 즉, 제1 영역(A)은 반사영역과 동일한 영역으로서, 이하에서는 용어를 혼용하여 사용할 수 있다.
반사영역(A)은 배선 패턴이 형성된 영역을 기준으로, 전자 소자 칩(200)을 실장하기 위한 실장 영역(B1)과, 전자 소자 칩(200)을 전기적으로 연결하는 와이어(300)가 본딩되는 본딩 영역(B2) 및 전기적으로 접속시키는 솔더링 영역(B3)을 제외한 영역을 반사영역(A)이라 할 수 있다. 즉, 반사영역(A)은 전술한 실장 영역(B1), 본딩 영역(B2), 솔더링 영역(B3)을 제외하고 외부에 표면이 노출될 수 있는 영역일 수 있으며, 추가로 솔더링 영역(B3)과 본딩 영역(B2) 사이를 차단하는 PSR 영역(C, 이하 절연잉크 영역)을 포함한 영역일 수 있다. 한편, 후술하는 제3 기지부(100c)인 리드프레임 구조의 인쇄 회로 기판(Sc, Sc')에서의 제1 영역(A)은 실장 영역(B1), 본딩 영역(B2)을 제외한 외부에 표면이 노출될 수 있는 영역일 수 있다.
제2 영역(B)은 반사영역(A)을 제외한 영역을 포함하는 것으로서, 실장 영역(B1), 본딩 영역(B2) 및 솔더링 영역(B3)을 포함할 수 있다.
실장 영역(B1)은 인쇄 회로 기판(S, S')에 전자 소자 칩(200)이 실장될 때, 전자 소자 칩(200)이 배치되는 영역으로서, 인쇄 회로 기판(S, S')의 중심부분이며, 전자 소자 칩(200)이 실장되어 전자 소자 칩(200)에 의해 노출되지 않는 영역이다.
본딩 영역(B2)은 전자 소자 조립체(1)를 제작하기 위해 전자 소자 칩(200)과 인쇄 회로 기판(S, S')을 연결하기 위한 와이어(300) 일단이 본딩되는 영역으로서, 와이어(300)의 일단이 접촉하는 영역이다. 이때, 본딩 영역(B2)은 와이어(300)가 접합되는 영역이므로, 다른 영역에 대해 접합성이 증가되어야 하는 영역이다.
솔더링 영역(B3)은 애노드 및 캐소드 리드 단자에 연결되는 영역으로서, 평면상으로 PSR 영역(C)을 사이에 두고 본딩 영역(B2) 및 반사영역(A)으로부터 이격되어 위치할 수 있다.
한편, 제1 영역(A) 및 제2 영역(B)으로 구분될 수 있는 도금층(140)을 구성하는 Ag(은)는 대기 중에 노출되면 공기 중의 H2S, O, O2, H2O2, SO2, Cl 등과 반응하여 황화, 염화 내지는 산화되어 변색되는 문제가 발생한다. 이에, Ag층(144)의 변색에 의해 전자 소자 칩(200)으로부터 방출되는 광의 반사율이 감소된다. 특히, 노출된 Ag와 대기 중의 성분 중 황과의 반응에 의해 형성된 황화은(Ag2S)은 Ag층(144)의 반사율을 급격히 감소시키게 된다.
따라서, 본 발명의 실시 예에 따른 인쇄 회로 기판(S, S')은 전술한 제1 영역(A) 및 제2 영역(B)에 따라서, Ag층(144)의 반사율을 유지시킬 수 있는 명코팅층(160)과, Ag층(144)의 변색을 억제하거나 방지할 수 있는 금속보호층(180)을 각각의 영역 특성에 따라 형성된 것으로서, 상기의 문제점을 해소할 수 있는 인쇄 회로 기판(S, S')이 제공될 수 있으며, 이에 따른 증가된 광출력을 갖는 전자 소자 조립체(1, 1')를 제공할 수 있다.
투명코팅층(160)은 제1 영역(A) 상에 형성되며, 도금층(140)의 영역 중 반사영역의 Ag의 변색을 억제하고, Ag의 반사율을 감소시키기 않고 유지시키기 위해 형성될 수 있다. 즉, 투명코팅층(160)은 반사영역(A) 상에 투명 유기 코팅막 또는 무기 코팅막 중 어느 하나로 형성되어, 도 7에 도시된 것처럼, 전자소자 칩(200)으로 방출되는 광의 반사율이 Ag층(144)과 유사한 반사율을 나타낼 수 있고, Ag층(144)을 외부로부터 커버하며 은 변색을 억제하거나 방지할 수 있다. 여기서, 투명 코팅은 아크릴 수지 코팅이 사용될 수 있고, 투명 무기 코팅은 이산화 규소(SiO2), 이산화 알루미늄(Al2O3) 및 이산화 티탄(TiO2) 과 같이 세라믹으로 구성될 수 있다. 여기서, 투명코팅층(160)은 단일물질 또는 적어도 하나 이상의 물질의 적층 구조로 형성될 수 있으며, 투명코팅층(160) 두께는 0.001 내지 10㎛의 두께로 형성될 수 있다. 또한, 투명코팅층(160)은 0.01 내지 1㎛의 두께로 형성될 수 있다. 이때, 투명코팅층(160)의 두께가 너무 두꺼워지게 되면 Ag층(144)까지 광이 투과된 후 상측으로 광이 반사되는 것이 용이하지 않고, 너무 얇은 두께를 갖게 되면, 반사 영역(A)을 외부 환경으로부터 차단하는 것이 충분하지 않기 때문에 투명코팅층(160)은 상기 범위 내의 두께를 갖도록 형성될 수 있다.
금속보호층(180)은 제1 영역(A)을 제외한 제2 영역(B) 상에 형성되며, 도금층(140)의 Ag의 변색을 억제하거나 방지할 수 있는 것과 동시에, 전자소자 칩(200)의 실장 및 와이어(300) 본딩의 접합성을 증가시키기 위해 도금층(140)의 Ag층(144) 상에 Ag층(144) 보다 상대적으로 얇은 내지는 두꺼운 두께로 형성될 수 있다. 금속보호층(180)은 Ag와 반응하는 대기중의 성분과의 반응성이 낮은 Au(금), Pt(백금) 및 Al(알루미늄) 중 어느 한 금속을 사용하여 제2 영역(B) 상에 형성될 수 있다. 이하에서는, 금속보호층(180) 중, Au(금)와 Al(알루미늄)을 사용하는 일례를 각각 설명하기로 한다.
일례로, 금속보호층(180)으로 Au(금)을 사용하는 경우에 대해 설명하기로 한다. Au(금)은 Ag(은)에 대해 상대적으로 화학적으로 안정한 금속이며, 후술하는 전자 소자 조립체(1)를 구성함에 있어, 금속 와이어(300)와 동일한 재료이기 때문에 와이어(300)의 본딩 접합성을 증가시킬 수 있다. 한편, 금속보호층(180)으로 Al(알루미늄)을 사용하는 경우에 대해 설명하기로 한다. Al(알루미늄)을 Ag(은) 상에 코팅할 경우, 전술한 Au(금)에 대해서는 상대적으로 반응성이 큰 금속이나, Ag(은)과 반응하는 대기중의 황 성분에 대해서는 Ag(은)보다 낮은 반응성을 나타낸다. 따라서, Al을 금속보호층(180)으로 사용하면, Au와 마찬가지로 Ag의 변색을 방지할 수 있을 뿐만 아니라, 다양한 파장을 방출하는 전자 소자 칩(200)의 반사율을 증가시킬 수 있다. 즉, 도 6를 참조하면, 금속 중 Al은 자외선 영역의 파장에서 높은 반사율을 나타낸다. 이는, 도금층(140)으로 사용하는 Ag(은)보다도 높은 반사율을 나타내기 때문에, 전자 소자 칩(200)이 자외선 영역의 파장을 방출하는 경우에, 금속보호층(180)으로 Al을 사용하여, 도금층(140)의 변색을 억제함과 동시에, 자외선 광으로부터의 반사율 또한 증가시킬 수 있다.
한편, 금속보호층(180)은 실장 영역(B1), 본딩 영역(B2) 및 솔더링 영역(B3)에 도금됨으로써, 전자소자 칩(200)으로부터 방출되는 광의 반사율에 크게 영향을 미치지 않는 영역에 도금되기 때문에, 금속보호층(180)의 두께는 최대 10㎛ 이내의 두께로 형성될 수 있다.
이하에서는 도 4 및 도 5를 참조하여, 본 발명의 제2 실시 예에 따른 인쇄 회로 기판(S')에 대해 설명하기로 한다.
본 발명의 다른 실시 예에 따른 인쇄 회로 기판(S')은 기지부(100)와, 기지부(100) 상에 이격 배치되며 형성되는 복수의 배선층(120) 및, 배선층(120) 상에 Ni/Ag 적층 구조로 형성되며, 전자소자 칩(200)으로부터 방출되는 광을 반사시키는 제1 영역(A), 제1 영역(A)과 중첩되지 않는 위치에 형성되는 제2 영역(B)으로 구분되는 도금층(140) 및 제1 영역(A) 및 제2 영역(B) 상에 형성되며, 도금층(140) 중 Ag층(144)의 두께보다 얇게 형성되는 금속보호층(180)을 포함한다.
즉, 2 실시예에 따른 인쇄 회로 기판(S')은 1 실시예에 따른 인쇄 회로 기판(S)에서 도금층(140)을 구분하는 제1 영역(A) 및 제2 영역(B) 상부를 커버하는 부가 층들의 적층 순서 및 조합이 상이할 뿐, 기지부(100), 배선층(120), 도금층(140) 및 부가층인 금속보호층(180) 및 투명코팅층(160)의 역할 및 기능은 동일할 수 있다.
이하에서는, 인쇄 회로 기판(S')의 기지부(100), 배선층(120) 및 도금층(140)에 대한 설명은 생략하고, 도금층(140) 상에 형성되는 금속보호층(180) 및 투명코팅층(160)에 대해 설명하기로 한다.
여기서, 금속보호층(180)은 도금층(140) 상의 전 영역에 코팅되며, Ag층(144) 상에 도금되는 두께가 0.001 내지 0.02㎛의 두께를 갖도록 형성될 수 있다. 이때의 금속보호층(180)의 두께는 전자소자 칩(200)에서 방출되는 광의 반사율에 중대한 영향을 미친다. 즉, 금속보호층(180)은 도금층(140)을 구획하는 영역 중 반사영역(A)인 제1 영역(A) 상에도 도금되는데, Au가 반사영역 상에 0.02㎛를 초과하는 두께로 형성되면, 전자소자 칩(200)으로부터 하측방향으로 방출된 광을 상측으로 반사시키는 반사율이 저감되는 문제가 발생할 수 있다. 즉, 도 6과 같이, Au는 일부 파장대 영역이 Ag보다 낮은 반사율을 나타내기 때문에 전자소자 칩(200)으로부터 방출되는 광이 Au층을 투과하여 Ag층(144)에 도달하는 두께로 형성되지 않는다면, 반사영역(A)의 반사율이 Au의 반사율과 유사하게 된다. 이에, 도 8에 도시된 것처럼, Au의 두께가 증가하게 될수록 Ag층(144)의 기능인 반사층의 반사효율이 저감되는 문제가 발생한다. 따라서, 반사영역(A)에 도금되는 금속보호층(180)의 두께는 얇을수록 광의 반사율은 Ag층(144)이 나타내는 반사율만큼 증가될 수 있다. 그러나, 금속보호층(180)의 두께가 0.001㎛ 미만의 두께로 매우 얇게 형성되면, Ag층(144)의 변색을 억제하기 위한 기능이 충분히 발현되지 않으며, 와이어(300) 본딩 시, 접합성을 증가시키는 것이 미비하기 때문에 금속보호층(180)은 Ag 층(144) 상에 가능하면 얇게 도금되나, Ag 층(144)의 변색을 방지할 수 있고 와이어 본딩의 접합성을 증가시킬 수 있는 상기 두께 범위로 도금될 수 있다.
한편, 금속보호층(180)이 형성된 제1 영역(A) 상에는 투명코팅층(160)이 추가로 코팅될 수 있다. 투명코팅층(160)은 금속보호층(180) 상에서 본딩 영역(B2), 실장 영역(B1) 및 솔더링 영역(B3)을 제외한 반사영역(A)에 형성되면서, 금속보호층(180)이 형성된 반사 영역(A)에서 1 실시 예에서보다 상대적으로 얇게 도금된 금속보호층(180)에 의한 Ag층(144)의 변색을 방지하기 위해 금속보호층(180) 상에 코팅될 수 있다.
이하에서는 전술한 인쇄 회로 기판(S, S')을 이용한 전자 소자 조립체(1, 1')에 대한 설명 이전에 인쇄 회로 기판(S, S')을 구성하는 각각의 기지부(100a, 100b, 100c)에 대해 설명하기로 한다.
[금속 기지부]
본 발명의 일 예에 따른 제1 기지부(100a)는 방열성 금속 재질로 형성된 모재(102a)와, 모재(102a) 상에 형성되어 배선층(120)과 모재(102a) 사이를 절연하는 절연층(104a)을 포함한다.
모재(102a)는 인쇄 회로 기판(S1) 내부에서 발생되는 열이 외부로 용이하게 방출되도록 방열성이 높은 금속을 사용한다. 모재(102a)는 상호 대향하는 상면 및 하면, 이들을 연결하는 측면을 구비하는 평판(플레이트) 타입으로, 열 전도성이 높은 재질로 이루어진다. 예컨대, 모재(102a)는 금속 기판으로 제조될 수 있고, 금속 기판은 표면 처리 정도에 따라 압연 금속 판재, 경면 금속 판재 및 코팅 금속 판재 중 적어도 어느 하나를 포함할 수 있다. 모재(102a)는 회로 기판 내부 또는 표면에서 발생하는 열이 외부로 용이하게 방출되도록 알루미늄(Al), 구리(Cu), 마그네슘(Mg), 티타늄(Ti) 또는 이들의 합금과 같이 열전도성이 높은 재료를 사용할 수 있다. 물론 이에 한정되지 않고 다양한 재료를 사용할 수 있다.
절연층(104a)은 모재(102a) 상부, 즉, 모재(102a)와 배선층(120) 사이에 배치되어, 회로를 구현하는 배선층(120)과 모재(102a)와의 전기적 절연을 유지하기 위해 구비된다. 절연층(104a)은 알루미늄 산화물, 알루미늄 질화물, 보론 질화물 등으로 형성될 수 있으며, 수지재를 포함하여 형성될 수도 있다. 본 발명의 실시 예에서의 절연층은 열경화성 에폭시 및 열전도성 필러가 사용될 수 있으며, LED 칩으로부터 발산하는 열을 모재(102a)로 방출하는 성능이 저하되지 않도록 적절한 양의 열전도성 필러가 사용될 수 있다. 여기서, 열 경화성 에폭시는 에폭시수지, 페놀수지, 시안산 에스테르 수지, 비스말레이미드 수지, 폴리이미드 수지, 관능기 함유 폴리페니렌 에티르 수지 또는 이들의 혼합물이 사용될 수 있다. 절연층(104a)은 열 경화성 에폭시에 열 전도성 필러를 혼합한 혼합물을 제조하여, 모재(102a) 상부에 도포하여 층을 형성할 수 있다. 혼합물은 롤 코팅(roll coating), 스크린 프린팅(screen printing) 및 스프레이 코팅(spray coating) 중 어느 한 방법으로 모재(102a) 상에 내지는 동박 상에 도포하여 절연층(104a)을 형성할 수 있다. 물론, 절연층(104a)을 형성하는 방법은 이에 한정되지 않고 다양한 방법이 사용되어도 무방하다. 또한, 절연층(104a)의 두께는 한정하지 않으나 10㎛ 내지 200㎛ 범위일 수 있다. 절연층(104a)의 두께가 10㎛ 보다 얇으면 열방출은 잘 되지만 적정한 절연파괴전압을 얻기 어렵고, 이와 반대로 200㎛ 보다 두꺼운 경우 열방출이 안 되고 취약한 절연층 특성 때문에 신뢰성에 문제가 발생할 수 있다.
이처럼, 금속의 모재(102a)와 절연층(104a)으로 구성되는 제1 기지부(100a)에서, 전술한 배선층(120), 도금층(140), 투명코팅층(160) 및 금속보호층(180)은 절연층(104a) 상에 실시예에 따라서 그 순서가 변경되며 적층될 수 있다.
[세라믹 기지부]
제2 기지부(100b)는 제1 기지부(100a)와 마찬가지로 방열성 절연체의 기능을 가지도록 제작된다. 그러나, 금속 구조의 제1 기지부(100a)와 달리 제2 기지부(100b)는 열 방출 특성이 우수한 세라믹 재질로 형성되어 배선층(120)과의 절연기능도 수행하며 전자 소자 칩(200)으로부터 발산되는 열을 방출할 수 있다. 이때, 제2 기지부(100b)는 Al2O3 또는 AlN 등과 같은 세라믹 재료로 제작될 수 있으며, 세라믹 재료로 제작된 제2 기지부(100b) 상에는 전술한 배선층(120), 도금층(140), 투명코팅층(160) 및 금속보호층(180)이 실시 예에 따라서 그 순서가 변경되며 적층될 수 있다.
[리드프레임 기지부]
본 발명의 제3 기지부(100c)는 구리(Cu) 내지는 구리합금의 금속 재질을 스템핑하여 공간적으로 이격되어 절연된 리드프레임(100c)의 구조로 형성된다. 즉, 제3 기지부(100c)와 리드프레임(100c)은 동일한 것으로서 이하에서는 그 용어가 혼용되어 사용될 수 있다.
여기서, 리드프레임(100c)의 개방된 상부면에 전자 소자 칩(200)이 실장되거나, 리드프레임의 상부면에 히트 슬러그(미도시)를 실장하고, 히트 슬러그의 상부면에 전자소자 칩을 실장할 수 있다. 따라서, 리드 프레임(100c)의 상면에 전술한 배선층(120), 도금층(140), 투명코팅층(160) 및 금속보호층(180)이 실시 예에 따라서 그 순서가 변경되며 적층될 수 있다. 이때, 리드프레임 기지부를 이용한 인쇄 회로 기판(Sc, Sc')은 리드프레임(100c)과 히트 슬러그(미도시)를 고정하기 위한 몰딩부를 제공하나, 이는 이미 공지된 기술임으로 자세한 설명은 생략하기로 한다
전자 소자 칩(200)은 인쇄 회로 기판(S)의 상부에 실장되며, 더욱 상세하게는 제2 영역(B)의 실장 영역(B1)에 실장될 수 있다. 이때, 전자 소자 칩(200)은 인쇄 회로 기판(S)의 중심영역, 즉, 평면을 기준으로 중심으로부터 소정영역에 배치될 수 있으며, 복수개의 전자 소자 칩(200)이 구비되는 경우, 각각의 전자 소자 칩(200)들은 상호 이격되어 배치되며, 와이어(300)로 상호 연결될 수 있다. 본 발명에서는 전자 소자 칩(200)으로 광을 방출하는 LED 칩을 이용할 수 있다.
와이어(300)는 전자 소자 칩(200)과 인쇄 회로 기판(S)을 전기적으로 연결하기 위한 구성으로서, 일단이 인쇄 회로 기판(S)과 연결되고, 타단이 전자 소자 칩(200)의 단자와 연결됨으로써 전류를 전자 소자 칩(200)으로 공급할 수 있다. 와이어(300)는 전기 전도성이 우수한 금속, 예컨대, 금(Au)으로 제작된 것을 이용하며, 일단을 본딩 공정을 이용해 인쇄 회로 기판(S)과 연결하고, 타단을 본딩 공정을 이용해 전자 소자 칩(200)과 연결한다.
전술한 바와 같이 형성된 전자 소자 조립체를 제작하는 방법을 간략하게 설명하기로 한다.
전자 소자 조립체(1)를 제작하기 위해, 먼저 기지부(100) 상에 배선층(120)을 형성하기 위한 Cu 층을 마련한다. 즉, 제1 기지부(100a)는 금속 재질의 모재와 절연층을 갖고, 절연층(104a) 상에 동박판을 접합한 MCCL을 마련한다. 또는, 기지부(100a)의 금속 모재(102a)와 절연층(104a)이 도포된 동박(RCC; Resin coated copper)을 접합하여 MCCL을 마련한다.
그리고, 제2 기지부(100b)는 세라믹으로 제작된 플레이트 형상의 판을 마련한 뒤, Cu를 세라믹 판 상에 도금함으로써 제2 기지부(100b)를 마련한다. 그리고, 제3 기지부(100c) 리드프레임 기판인 동판을 마련하여 각각의 기지부(100a, 100b, 100c)들을 마련한다.
이때, 제1 기지부(100a)와 제2 기지부(100b)는 이하의 공정이 동일하게 적용되며, 제3 기지부(100c)는 방법에 차이가 있으므로 우선적으로 제1 기지부(100a)와 제2 기지부(100b)를 설명한 뒤, 추가적으로 제3 기지부(100c)를 이용한 전자 소자 조립체(1)의 제조 과정을 설명하기로 한다.
제1 기지부(100a)과 제2 기지부(100b) 상에 배선 패턴을 형성하기 위한 Cu 층을 마련한 뒤, 배선층(120)을 형성하기 이전에 Ni/Ag 도금을 수행할 수 있다. 즉, 배선 패턴은 Cu 층 상에 도금층(140)을 형성한 뒤 원하는 패턴을 남기고 제거함으로서 형성될 수 있다. 이처럼, 도금층(140)을 Cu 층 상에 도금한 뒤, 이격된 복수의 배선층(120)을 형성한다. 이때, 배선 패턴을 제외한 영역의 Cu를 제거하는 방법으로는 PR(Photo resist)을 이용한 포토 공정(photolithography)을 실시하여 박판의 일부를 제거함으로써 배선층(120)을 형성할 수 있다. 이를 간략히 설명하면, 박판 상에 PR을 도포하고, 도포된 PR층 상에 포토 마스크를 배치한다. 이때 포토 마스크는 배선층(120)을 형성하고자 하는 영역을 개방하고, 나머지 영역은 폐쇄되어 있다. 이러한 포토 마스크의 상측에서 광, 예컨대 자외선(UV)를 조사하면, 박판의 영역 중 포토 마스크의 개구부에 의해 노출된 영역에만 광이 조사된다. 이후, 현상(Developing) 공정 및 식각(Etching) 공정을 실시하면, 자외선이 조사되지 않은 영역의 박판이 제거된다. 이때, 에칭에 의해 패턴되는 배선층(120)의 영역은 실장 영역(B1), 반사 영역(A), 본딩 영역(B2) 및 솔더링 영역(B3)으로 구획될 수 있다.
이처럼, 제1 기지부(100a) 및 제2 기지부(100b) 상 배선층(120)이 형성되면, 배선층(120) 중 미세한 배선들을 보호하기 위해 솔더링 영역(B3)과 반사 영역(A) 사이의 영역 및 상기 영역을 제외한 영역에 PSR(이하, 절연잉크)를 도포하여 노출된 배선층(120) 및 절연층을 보호하고 솔더링 영역(B3)과 그 외의 영역 사이를 구분하기 위한 패턴을 형성할 수 있다.
그 후, Ag 층(144)을 경면처리하는 공정이 수행될 수 있다. 이때, Ag층(144)의 경면가공은 버핑(buffing), 폴리싱(polishing), 전해연마(Electrolytic Polishing), 바렐연마(Barrelling) 및 샌드 블라스트(sand blast) 등과 같은 금속 표면 처리 공법이 사용될 수 있다. 경면 가공을 통해, Ag층(144)의 표면에서 반사되는 광의 반사각도가 일정하거나 서로 유사한 각도로 반사되도록 하여 광을 추출 효율을 증가시키도록 할 수 있다.
한편, 전술한 도금층(140)은 배선층(120) 상에 절연잉크를 코팅하여 절연잉크 영역(C)을 형성하기 전에 도금되는 방법 외에, 배선층(120) 상에 절연잉크를 코팅하고 패턴을 형성한 뒤에 무전해 도금 방식을 이용하여 Ni/Ag층을 도금할 수 있다. 또한, 도금층(140)은 경면처리 공정이 완료된 후 전해도금 방법으로 Ni/Ag층을 도금할 수 있다.
그 후, 일 실시 예에 따른 인쇄 회로 기판(S)을 제작하기 위해 도금층(140) 상에 투명코팅층(160)을 형성한다. 투명코팅층(160)은 졸겔 코팅 또는 박막 공정을 통해 형성할 수 있다. 일례로, 반사 영역(A)을 제외한 면에 포토 레지스트 또는 잉크를 도포한 후, 졸겔 코팅 내지는 박막공정에 의해 투명 코팅층를 형성한 한 후 포토레지스트 내지는 잉크를 박리하여 형성될 수 있다. 한편, 졸겔 코팅 내지는 박막공정에 의해 투명 코팅층를 형성한 후, 포토레지스트 내지는 잉크를 반사영역을 제외한 영역에 도포한 후, 에칭 처리하거나 샌드블라스트 처리하여 반사영역의 투명 코팅층을 제거한 후, 포토레지스트 내지는 잉크를 박리시키는 방법으로 도금층을 노출시킨다.
이후, 투명코팅층(160) 상에 금속보호층(180)을 도금한다. 금속보호층(180)은 반사 영역(A)을 제외한 실장 영역(B1), 본딩 영역(B2) 및 솔더링 영역(B3)에 도금방법을 이용하여 형성될 수 있다.
한편, 리드프레임 기지부(100c) 상에는 원하는 배선 패턴부분에만 도금층 패턴을 실시한 뒤, Ag 층의 경면 가공을 실시한다. 그 후, 제1 기지부(100a) 및 제2 기지부(100b)를 이용한 인쇄 회로 기판(Sa, Sa', Sb, Sb') 제작 방법과 마찬가지로 반사영역(A) 상에만 투명코팅층(160)을 형성되도록 패턴 형성을 한 뒤, 금속보호층(180)을 도금한 후 스템핑하여 영역을 분할한다.
한편, 2 실시 예에 따른 인쇄 회로 기판(Sa', Sb', Sc')은 도금층(140) 상에 금속보호층(180)을 도금한 후, 반사 영역(A)인 제1 영역(A)에만 투명코팅층(160)을 형성하는 방법으로, 층이 적층되는 순서가 2 실시 예와 상이하고 금속보호층(180)이 도금되는 두께에 차이가 있을 뿐 형성방법을 동일하므로 2 실시예에 따른 인쇄 회로 기판(Sa', Sb', Sc')의 제작 방법에 대해서는 생략하기로한다.
이처럼, 실시예들에 따른 인쇄 회로 기판(Sa, Sb, Sc, Sa', Sb', Sc')을 마련한 뒤, 실장 영역(B1)에 전자 소자 칩(200)을 접합시킨 후, 전자 소자 칩(200)과 와이어(300) 본딩을 함으로써 최종적으로 전자 소자 조립체(1)를 제작할 수 있다.
이처럼, 본 발명의 실시 예에 따른 전자 소자 조립체는 전자 소자 칩으로 부터 방출되는 광을 반사시키는 기능을 하는 Ag 층의 변색을 억제하거나 방지하고, 전자 소자 칩과 인쇄 회로 기판을 연결하기 위한 와이어의 본딩 접합성을 증가시킬 수 있도록 투명코팅층 및 금속보호층을 구비하는 인쇄 회로 기판을 제공한다. 즉, 인쇄 회로 기판을 구획하는 영역에 따라서 투명코팅층 또는 금속보호층을 형성하며 전자 소자 조립체를 제작할 수 있다.
이에, 제작된 전자 소자 조립체는 외부에 노출에 의해서 변색될 수 있는 Ag를 투명코팅층 또는 금속 보호층이 외부와 차단시킬 수 있어, Ag의 변색에 따라 전자 소자 조립체의 광출력이 낮아지는 것을 해결할 수 있다. 또한, 금속 보호층은 와이어의 동일 재료로 인해 와이어의 본딩 성능을 향상시킬 수 있어 본딩 영역에 도금되어 안정적인 전자 소자 조립체를 제공할 수 있다.
1a, 1b, 1c, 1a', 1b', 1c' : 전자 소자 조립체
Sa, Sb, Sc, Sa', Sb', Sc' : 인쇄 회로 기판
200 : 전자 소자 칩 300 : 와이어
A : 제1 영역(반사영역) B : 제2 영역
B1 : 실장 영역 B2 : 본딩 영역
B3 : 솔더링 영역 C : 절연잉크 영역
100a, 100b, 100c : 기지부 120 : 배선층
140 : 표면처리부 144 : Ag 층
160 : 투명 코팅층 180 : 금속 보호층

Claims (17)

  1. 전자소자 칩이 실장되는 인쇄 회로 기판으로서,
    기지부;,
    상기 기지부 상에 상호 이격 배치되며 형성되는 복수의 배선층;
    상기 배선층 상에 Ni과 Ag의 적층 구조로 형성되며, 상기 전자소자 칩으로부터 방출되는 광을 반사시키는 반사영역인 제1 영역과, 상기 제1 영역을 제외한 영역인 제2 영역으로 구분되는 도금층;
    상기 제1 영역 상에 형성되는 투명 코팅층; 및
    상기 제2 영역 상에 형성되는 금속 보호층;을 포함하는 인쇄 회로 기판.
  2. 전자소자 칩이 실장되는 인쇄 회로 기판으로서,
    기지부;,
    상기 기지부 상에 상호 이격 배치되며 형성되는 복수의 배선층;
    상기 배선층 상에 Ni과 Ag의 적층 구조로 형성되며, 상기 전자소자 칩으로부터 방출되는 광을 반사시키는 반사영역인 제1 영역과, 상기 제1 영역을 제외한 영역인 제2 영역으로 구분되는 도금층; 및
    상기 제1 영역 및 상기 제2 영역 상에 형성되며, 상기 도금층 중 Ag 층의 두께보다 얇게 형성되는 금속 보호층;을 포함하는 인쇄 회로 기판.
  3. 청구항 1 에 있어서,
    상기 기지부는 방열성 절연체 구조로 형성되며,
    상기 방열성 절연체 구조는
    금속 재질의 모재와 상기 모재 상부에 형성된 절연층으로 구성되는 구조, 세라믹 재질로 구성된 층 구조 및 리드 프레임 층 구조 중 적어도 어느 한 구조로 형성되며,
    금속 재질의 모재와 상기 모재 상부에 형성된 절연층으로 구성되는 구조 및 세라믹 재질로 구성된 층 구조의 최상단층 상에는 상기 배선층, 도금층, 금속 보호층이 형성되며, 리드 프레임 층 구조의 최상단층 상에는 상기 도금층 및 금속 보호층이 형성되는 인쇄 회로 기판.
  4. 청구항 1 에 있어서,
    상기 금속 보호층의 두께는 10㎛ 이하인 인쇄 회로 기판.
  5. 청구항 2 에 있어서,
    상기 기지부는 방열성 절연체 구조로 형성되며,
    상기 방열성 절연체 구조는
    금속 재질의 모재와 상기 모재 상부에 형성된 절연층으로 구성되는 구조, 세라믹 재질로 구성된 층 구조 및 리드 프레임 층 구조 중 적어도 어느 한 구조로 형성되며,
    금속 재질의 모재와 상기 모재 상부에 형성된 절연층으로 구성되는 구조 및 세라믹 재질로 구성된 층 구조의 최상단층 상에는 상기 배선층, 도금층, 금속 보호층이 형성되며, 리드 프레임 층 구조의 최상단층 상에는 상기 도금층 및 금속 보호층이 형성되는 인쇄 회로 기판.
  6. 청구항 2 에 있어서,
    상기 금속 보호층이 형성된 제1 영역 상에 형성되는 투명 코팅층을 포함하는 인쇄 회로 기판.
  7. 청구항 2 에 있어서,
    상기 금속 보호층의 두께는 0.001 내지 0.2㎛인 인쇄 회로 기판.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 금속 보호층은 Au(금), Pt(백금) 및 Al(알루미늄)을 포함하는 인쇄 회로 기판.
  9. 청구항 6 에 있어서,
    상기 전자소자 칩이 방출하는 광이 가시광선일 경우,
    상기 금속 보호층은 Au(금), Pt(백금) 중 어느 하나를 사용하는 인쇄 회로 기판.
  10. 청구항 6 에 있어서,
    상기 전자소자칩이 방출하는 광이 자외선일 경우,
    상기 금속 보호층은 Al(알루미늄)을 사용하는 인쇄 회로 기판.
  11. 청구항 1 에 있어서,
    상기 도금층 중 Ag 층의 표면은 경면으로 가공되는 인쇄 회로 기판.
  12. 청구항 1 또는 청구항 6 에 있어서,
    상기 투명 코팅층은 세라믹 재질의 단일층 및 적층 구조 중 적어도 어느 한 구조를 갖고 형성되며, 0.001 내지 10㎛의 두께로 형성되는 인쇄 회로 기판.
  13. 청구항 12 에 있어서,
    상기 세라믹 재질은 SiO2, TiO2 및 Al2O3를 포함하며, 0.01 내지 1.0㎛의 두께로 형성되는 인쇄 회로 기판.
  14. 청구항 1, 청구항 3, 청구항 4, 청구항 6 및 청구항 9 내지 청구항 11 중 어느 한 항에 기재된 인쇄 회로 기판과;,
    상기 인쇄 회로 기판의 중심영역에 실장되는 실장되는 적어도 하나 이상의 전자 소자 칩;,
    일단이 상기 인쇄 회로 기판과 연결되고, 타단이 상기 전자 소자 칩과 직접 연결되는 와이어;를 포함하는 전자 소자 조립체.
  15. 청구항 14 에 있어서,
    상기 금속 보호층은 Au(금), Pt(백금) 및 Al(알루미늄)을 포함하는 전자 소자 조립체.
  16. 청구항 14 에 있어서,
    상기 투명 코팅층은 SiO2, TiO2 및 Al2O3를 포함하는 세라믹 재질의 단일층 또는 적층 구조 중 어느 한 구조로 형성되는 전자 소자 조립체.
  17. 청구항 16 에 있어서,
    상기 투명 코팅층은, 0.001 내지 10㎛의 두께로 형성되는 전자 소자 조립체.
KR1020140024500A 2014-02-28 2014-02-28 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체 KR101533068B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140024500A KR101533068B1 (ko) 2014-02-28 2014-02-28 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140024500A KR101533068B1 (ko) 2014-02-28 2014-02-28 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체

Publications (1)

Publication Number Publication Date
KR101533068B1 true KR101533068B1 (ko) 2015-07-01

Family

ID=53787383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140024500A KR101533068B1 (ko) 2014-02-28 2014-02-28 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체

Country Status (1)

Country Link
KR (1) KR101533068B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101678337B1 (ko) * 2016-03-24 2016-11-22 주식회사 신일라이팅 Led용 방열 반사 기판
CN109921143A (zh) * 2019-03-15 2019-06-21 福建南平南孚电池有限公司 一种具有改进的散热结构的可充电电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050707A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 백라이트 모듈 및 이를 갖는 표시장치
JP2009010360A (ja) * 2007-05-31 2009-01-15 Toshiba Lighting & Technology Corp 照明装置
KR20120010083A (ko) * 2010-11-01 2012-02-02 (주)포인트엔지니어링 광 소자 디바이스
KR101326664B1 (ko) * 2011-12-07 2013-11-08 (주) 아모엘이디 엘이디 패키지용 기판 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050707A (ko) * 2006-12-04 2008-06-10 삼성전자주식회사 백라이트 모듈 및 이를 갖는 표시장치
JP2009010360A (ja) * 2007-05-31 2009-01-15 Toshiba Lighting & Technology Corp 照明装置
KR20120010083A (ko) * 2010-11-01 2012-02-02 (주)포인트엔지니어링 광 소자 디바이스
KR101326664B1 (ko) * 2011-12-07 2013-11-08 (주) 아모엘이디 엘이디 패키지용 기판 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101678337B1 (ko) * 2016-03-24 2016-11-22 주식회사 신일라이팅 Led용 방열 반사 기판
CN109921143A (zh) * 2019-03-15 2019-06-21 福建南平南孚电池有限公司 一种具有改进的散热结构的可充电电池
CN109921143B (zh) * 2019-03-15 2023-12-26 福建南平南孚电池有限公司 一种具有改进的散热结构的可充电电池

Similar Documents

Publication Publication Date Title
EP2672531B1 (en) Light emitting device package and method of manufacturing the same
TWI462343B (zh) 發光裝置
KR101885316B1 (ko) 파장 변환층을 갖는 발광 다이오드 소자
WO2013168802A1 (ja) Ｌｅｄモジュール
JP2005079329A (ja) 表面実装型発光ダイオード
TWI517455B (zh) 發光裝置
US8319427B2 (en) Light emitting apparatus and light unit
KR20150013066A (ko) 발광 소자 패키지 및 발광 소자 탑재용 패키지
JP2014143374A (ja) 発光素子用パッケージ及びそれを用いた発光装置
CN106887511A (zh) 封装件和发光装置以及它们的制造方法
JP2013236005A (ja) Ｌｅｄ用リードフレーム及び当該ｌｅｄ用リードフレームを用いた半導体装置
KR100828174B1 (ko) 표면 실장형 발광 다이오드 램프 및 그 제조 방법
US20140063822A1 (en) Wiring board, light-emitting device, and method of manufacturing the wiring board
US8461614B2 (en) Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device
JP2012124248A (ja) Ｌｅｄチップ搭載用リードフレーム基板及びその製造方法並びにｌｅｄパッケージ
US20190097106A1 (en) Connection Carrier, Optoelectronic Component and Method for Producing a Connection Carrier or an Optoelectronic Component
US11189990B2 (en) Semiconductor laser component and method of producing a semiconductor laser component
KR20130051206A (ko) 발광소자 모듈
KR20090104580A (ko) 인쇄 회로 기판을 이용한 발광 다이오드 패키지
US9029902B2 (en) Optoelectronic semiconductor device comprising a semiconductor chip, a carrier substrate and a film
KR101533068B1 (ko) 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101846364B1 (ko) 광소자 패키지 및 그 제조 방법
JP6206568B2 (ja) 半導体装置
JP6269356B2 (ja) 発光装置

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 5