KR20120010083A - 광 소자 디바이스 - Google Patents

광 소자 디바이스 Download PDF

Info

Publication number
KR20120010083A
KR20120010083A KR1020100107789A KR20100107789A KR20120010083A KR 20120010083 A KR20120010083 A KR 20120010083A KR 1020100107789 A KR1020100107789 A KR 1020100107789A KR 20100107789 A KR20100107789 A KR 20100107789A KR 20120010083 A KR20120010083 A KR 20120010083A
Authority
KR
South Korea
Prior art keywords
cavity
substrate
light emitting
phosphor
present
Prior art date
Application number
KR1020100107789A
Other languages
English (en)
Other versions
KR101191363B1 (ko
Inventor
남기명
전영철
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020100107789A priority Critical patent/KR101191363B1/ko
Priority to TW099138606A priority patent/TWI555237B/zh
Publication of KR20120010083A publication Critical patent/KR20120010083A/ko
Application granted granted Critical
Publication of KR101191363B1 publication Critical patent/KR101191363B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명의 일 실시예는 광 소자 디바이스에 관한 것으로, 해결하고자 하는 기술적 과제는 발광 칩으로부터 발생하는 광을 일정 영역으로 모아 출력함으로써, 광효율을 증가시키고, 기판에 캐비티를 형성하고, 캐비티의 내측에 형광체를 수용함으로써, 형광체의 소모량을 감소시키며, 발광 칩 및 형광체와 기판의 상대적 접촉 면적을 증가시킴으로써, 발광 칩 및 형광체로부터의 방열 성능을 증가시키고, 기판에 기계적 및/또는 화학적 처리에 의해 캐비티를 형성함으로써, 임의의 구조물을 필요치 않는 간단한 제조 및 생산 공정을 가지며, 기판에 실버층 또는 니켈/실버층을 도금함으로써, 와이어 본딩 및 광 반사율을 증가시킬 수 있는 광 소자 디바이스를 제공하는데 있다.
이를 위해 본 발명의 일 실시예는 캐비티를 갖는 기판; 상기 기판의 캐비티에 위치된 발광 칩; 상기 기판과 상기 발광 칩을 전기적으로 연결하는 도전성 와이어; 및 상기 기판의 캐비티에 충진되어 상기 발광 칩과 상기 도전성 와이어를 감싸 는 형광체로 이루어진 광 소자 디바이스를 개시한다.

Description

광 소자 디바이스{Optical Element Device}
본 발명의 일실시예는 광 소자 디바이스에 관한 것이다.
광 소자는 전기적인 신호를 인가받아 빛을 생성하는 소자들을 의미한다. 이러한 광 소자들은 다양한 분야에서 이용되고 있으며, 그 중에서도 디스플레이 분야가 점진적으로 성장함에 따라 광 소자의 연구가 활발해지고 있다.
그리고 광 소자 중에서도 발광 칩(Light Emitting Diode, LED)은 기존의 광 소자들에 비해 효율이 높고 높은 휘도의 빛을 생성할 수 있기 때문에 사용이 급증하고 있다.
본 발명의 일 실시예는 발광 칩으로부터 발생하는 광을 일정 영역으로 모아 출력함으로써, 광효율을 증가시킬 수 있는 광 소자 디바이스를 제공한다.
본 발명의 다른 실시예는 기판에 캐비티를 형성하고, 캐비티의 내측에 형광체를 수용함으로써, 형광체의 소모량을 감소시킬 수 있는 광 소자 디바이스를 제공한다.
본 발명의 다른 실시예는 발광 칩 및 형광체와 기판의 상대적 접촉 면적을 증가시킴으로써, 발광 칩 및 형광체로부터의 방열 성능을 증가시킬 수 있는 광 소자 디바이스를 제공한다.
본 발명의 다른 실시예는 기판에 기계적 및/또는 화학적 처리에 의해 캐비티를 형성함으로써, 임의의 구조물을 필요치 않는 간단한 제조 및 생산 공정을 갖는 광 소자 디바이스를 제공한다.
본 발명의 다른 실시예는 기판에 실버층 또는 니켈/실버층을 도금함으로써, 와이어 본딩 및 광 반사율을 증가시킬 수 있는 광 소자 디바이스를 제공한다.
본 발명의 일 실시예는 캐비티를 갖는 기판; 상기 기판의 캐비티에 위치된 발광 칩; 상기 기판과 상기 발광 칩을 전기적으로 연결하는 도전성 와이어; 및 상기 기판의 캐비티에 충진되어 상기 발광 칩과 상기 도전성 와이어를 감싸는 형광체를 포함한다.
상기 기판은 상기 캐비티가 형성된 제1면과, 상기 제1면의 반대면인 제2면을 갖는 도전성 바디; 상기 도전성 바디의 제1면에 형성된 제1도금층; 및 상기 도전성 바디의 제2면에 형성된 제2도금층을 포함한다. 상기 캐비티는 상기 발광 칩이 위치되는 바닥면; 및 상기 바닥면으로부터 상기 제1면을 향하여 경사지게 형성된 경사면을 포함한다. 상기 제1도금층은 실버가 도금되어 형성되거나, 또는 니켈이 도금된 후 실버가 도금되어 형성된다. 상기 제2도금층은 골드, 니켈, 구리 및 주석 중 어느 하나 또는 그 합금이 도금되어 형성된다.
상기 기판의 캐비티의 외측에는 상기 기판을 적어도 두개의 영역으로 수평 분리하는 절연층이 더 형성된다. 상기 절연층을 중심으로 일측의 기판에 상기 발광 칩이 전기적으로 연결되고, 타측의 기판에 상기 도전성 와이어가 전기적으로 연결된다.
상기 형광층은 투명 봉지부로 감싸여진다. 상기 도전성 와이어는 상기 캐비티의 외측으로 연장되고, 상기 캐비티의 외측으로 연장된 도전성 와이어는 상기 투명 봉지부로 감싸여진다. 상기 투명 봉지부는 상부가 볼록하게 형성된다.
상기 기판의 캐비티의 내측에는 상기 기판을 적어도 두개의 영역으로 수평 분리하는 절연층이 더 형성된다. 상기 도전성 와이어는 상기 캐비티의 내측에 위치된다. 상기 형광층은 상부가 볼록하게 형성된다.
상기 기판의 캐비티에는 적어도 두개의 발광 칩이 위치된다.
상기 기판에는 적어도 두개의 캐비티가 형성된다. 상기 각 캐비티의 외측에 상기 기판을 전기적으로 수평 분리하는 절연층이 형성된다. 상기 각 캐비티의 내측에 상기 기판을 전기적으로 수평 분리하는 절연층이 형성된다.
상기 기판의 캐비티의 둘레를 따라 단차가 형성된다. 상기 단차에는 적어도 하나의 요홈이 형성된다.
상기 캐비티의 바닥면에 적어도 하나의 요홈이 형성된다. 상기 기판의 캐비티의 둘레를 따라 단차가 형성된다. 상기 단차에는 적어도 하나의 요홈이 형성된다.
본 발명의 일실시예에 따른 광 소자 디바이스는 발광 칩으로부터 발생하는 광을 일정 영역으로 모아 출력함으로써, 광효율을 증가시킬 수 있다.
본 발명의 다른 실시예에 따른 광 소자 디바이스는 기판에 캐비티를 형성하고, 캐비티의 내측에 형광체를 수용함으로써, 형광체의 소모량을 감소시킬 수 있다.
본 발명의 다른 실시예에 따른 광 소자 디바이스는 발광 칩 및 형광체와 기판의 상대적 접촉 면적을 증가시킴으로써, 발광 칩 및 형광체로부터의 방열 성능을 증가시킬 수 있다.
본 발명의 다른 실시예에 따른 광 소자 디바이스는 기판에 기계적 및/또는 화학적 처리에 의해 캐비티를 형성함으로써, 임의의 구조물을 필요치 않는 간단한 제조 및 생산 공정을 갖는다.
본 발명의 다른 실시예에 따른 광 소자 디바이스는 기판에 실버층 또는 니켈/실버층을 도금함으로써, 와이어 본딩 및 광 반사율을 증가시킬 수 있다.
도 1a, 도 1b 및 도 1c는 본 발명의 일 실시예들에 따른 광 소자 디바이스를 도시한 단면도 및 기판 스트립의 평면도이다.
도 2a, 도 2b 및 도 2c는 본 발명의 다른 실시예들에 따른 광 소자 디바이스를 도시한 단면도 및 기판 스트립의 평면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예들에 따른 광 소자 디바이스의 제조 방법을 도시한 설명도이다.
도 4a, 도 4b, 도 4c 및 도 4d는 본 발명의 다른 실시예들에 따른 광 소자 디바이스를 도시한 단면도 및 기판의 부분 확대 평면도이다.
도 5a, 도 5b 및 도 5c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
도 6a, 도 6b 및 도 6c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
도 8a, 도 8b 및 도 8c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도, 평면도 및 단면도이다.
도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 평면도이다.
도 10a, 도 10b 및 도 10c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 평면도이다.
도 11a, 도 11b 및 도 11c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 평면도이다.
도 12는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 1a, 도 1b 및 도 1c는 본 발명의 일 실시예들에 따른 광 소자 디바이스를 도시한 단면도 및 기판 스트립의 평면도이다.
도 1a에 도시된 바와 같이, 본 발명의 일 실시예에 따른 광 소자 디바이스(101)는 기판(110), 발광 칩(120), 도전성 와이어(130) 및 형광체(140)를 포함한다. 또한, 본 발명은 형광체(140) 위에 형성된 봉지부(150)를 더 포함할 수 있다.
상기 기판(110)은 일정 공간의 캐비티(111a)를 갖는 도전성 바디(111), 제1도금층(112) 및 제2도금층(113)을 포함한다. 상기 도전성 바디(111)는 상기 일정 공간의 캐비티(111a)가 형성된 제1면(111d)과, 상기 제1면(111d)의 반대면으로서 대략 평평한 제2면(111e)을 갖는다. 또한, 상기 기판(110)은 상기 캐비티(111a)의 외측으로서, 상기 기판(110)을 적어도 두개의 영역인 동시에 수평 방향으로 분리하는 절연층(114)을 더 포함한다. 이러한 절연층(114)에 의해 상기 기판(110)은 적어도 두개의 영역이 수평 방향으로 서로 전기적으로 분리된 상태를 유지한다. 여기서, 종래의 기판은 절연층에 의해 일반적으로 수평 방향이 아닌 수직 방향으로 전기적으로 분리된 상태를 한다.
상기 도전성 바디(111)는 전기 전도도와 열전도도가 모두 우수한 금속판으로 형성될 수 있다. 예를 들면, 상기 도전성 바디(111)는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 철, 철 합금 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 이러한 재질로 본 발명이 한정되는 것은 아니다. 이와 같이 하여, 상기 도전성 바디(111)는 전기적 신호를 상기 발광 칩(120)에 용이하게 전달할 뿐만 아니라, 상기 발광 칩(120)으로부터 발생된 열을 외부로 용이하고 신속하게 방출할 수 있다. 또한 상기 일정 공간의 캐비티(111a)는 상기 발광 칩(120)이 위치되는 바닥면(111b)과, 상기 바닥면(111b)으로부터 상기 제1면(111d)을 향하여 경사지게 형성된 경사면(111c)을 포함한다. 따라서, 캐비티(111a)는 대략 그릇 모양으로 형성되고, 상기 캐비티(111a)의 내측에 형광체(140)가 용이하게 충진될 수 있다. 즉, 기판(110)에 일정 두께를 갖는 별도의 댐(dam)이 없어도, 형광체(140)가 소정 공간에 용이하게 형성된다.
상기 제1도금층(112)은 상기 캐비티(111a) 및 상기 제1면(111d)을 따라서 일정 두께로 형성된다. 이러한 제1도금층(112)은 실버가 도금되어 형성되거나, 또는 니켈이 도금된 후 다시 실버가 도금되어 형성될 수 있다. 그러나, 이러한 재료로 본 발명이 한정되는 것은 아니며, 이밖에도 다양한 재료의 도금이 가능하다. 상기 실버는 도전성 와이어(130)와의 본딩성이 우수할 뿐만 아니라, 발광 칩(120) 및 형광체(140)로부터의 빛 반사율도 우수하다. 더욱이, 이러한 제1도금층(112)은 경면처리될 경우 상기 반사율이 더욱 증가하여, 본 발명의 일 실시예에 따른 광 소자 디바이스(101)의 광효율이 향상된다. 여기서, 상기 제1도금층(112) 역시 상기 절연층(114)에 의해 당연히 2개의 영역으로 전기적으로 분리된다.
상기 제2도금층(113)은 상기 제2면(111e)을 따라서 일정 두께로 형성된다. 이러한 제2도금층(113)은 골드, 니켈, 구리, 주석 중 어느 하나, 그 합금 및 그 등가물 중에서 선택된 어느 하나가 도금되어 형성될 수 있다. 그러나, 이러한 재료로 본 발명이 한정되는 것은 아니며, 이밖에도 다양한 재료의 도금이 가능하다. 더욱이, 상기 골드, 니켈, 구리 및 주석 등은 솔더와의 접합성이 우수함으로써, 본 발명의 일 실시예에 따른 광 소자 디바이스(101)의 실장성이 향상된다. 여기서, 상기 제2도금층(113) 역시 상기 절연층(114)에 의해 당연히 2개의 영역으로 전기적으로 분리된다.
상기 기판(110)을 두개의 영역으로 전기적으로 수평 방향으로 분리하는 절연층(114)은 통상의 절연성 시트, PolyImide (PI), Benzo Cyclo Butene (BCB), Poly Benz Oxazole (PBO), BismaleimideTriazine (BT), phenolic resin, epoxy, 실리콘(Silicone) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명이 상기 절연층(114)의 재질을 한정하는 것은 아니다. 더욱이, 상기 절연층(114)은 예를 들어 기판(110)이 알루미늄 또는 알루미늄 합금일 경우, 알루미늄의 양극 산화에 의해 형성된 알루미늄 양극산화피막일 수도 있다.
상기 발광 칩(120)은 상기 기판(110)에 구비된 캐비티(111a)의 바닥면(111b)에 위치된다. 특히, 상기 발광 칩(120)의 하면이 전기적 콘택을 가질 경우, 상기 발광 칩(120)은 도전성 접착제(121)에 의해 상기 캐비티(111a)의 바닥면(111b)에 전기적으로 연결된다. 즉, 상기 발광 칩(120)은 도전성 접착제(121)에 의해 상기 캐비티(111a)의 바닥면(111b)에 구비된 제1도금층(112)에 전기적으로 연결된다. 여기서, 상기 도전성 접착제(121)는 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 중 선택된 하나로 형성될 수 있으나, 본 발명이 상기 도전성 접착제(121)의 재질을 한정하는 것은 아니다. 또한, 상기 발광 칩(120)은 통상의 발광 다이오드(Light Emitting Diode, LED)일 수 있으며, 본 발명이 상기 발광 칩(120)의 종류를 한정하는 것은 아니다.
상기 도전성 와이어(130)는 상기 기판(110)과 상기 발광 칩(120)을 상호간 전기적으로 접속한다. 일례로, 상기 도전성 와이어(130)는 일단이 상기 발광 칩(120)에 볼 본딩(ball bonding)되고, 타단이 상기 기판(110)의 제1도금층(112)에 스티치 본딩(stitch bonding)될 수 있다. 물론, 그 반대도 가능하다. 여기서, 상기 발광 칩(120)은 하면이 도전성 접착제(121)를 통하여 절연층(114)을 중심으로 우측에 형성된 기판(110)에 전기적으로 연결되고, 상기 발광 칩(120)의 상면은 도전성 와이어(130)를 통하여 절연층(114)을 중심으로 좌측에 형성된 기판(110)에 전기적으로 연결된다. 따라서, 상기 발광 칩(120)에는 상기 우측의 기판(110) 및 좌측의 기판(110)을 통하여 서로 다른 극성의 전원이 공급될 수 있고, 따라서 발광 칩(120)이 동작될 수 있다. 또한, 상기 도전성 와이어(130)는 상기 발광 칩(120)으로부터 상기 좌측의 기판(110)에까지 연장되어야 하기 때문에, 상기 캐비티(111a)의 외측까지 연장될 수 있다. 따라서, 아래에서 설명하겠지만, 형광체(140)가 캐비티(111a)의 내측에만 형성될 경우, 상기 도전성 와이어(130)는 상기 형광체(140)의 외측으로 연장된 형태를 한다. 더불어, 상기 도전성 와이어(130)는 통상의 골드 와이어, 알루미늄 와이어, 구리 와이어 및 그 등가물 중에서 선택된 어느 하나일 수 있으며, 여기서 그 재질이 한정되는 것을 아니다.
상기 형광체(140)는 상기 소정 공간을 이루는 캐비티(111a)에 충진됨으로서, 상기 발광 칩(120)을 완전히 덮고, 상기 도전성 와이어(130)는 일부 영역을 덮는다. 즉, 상기 형광체(140)는 상기 캐비티(111a)의 바닥면(111b) 및 경사면(111c), 그리고 상기 발광 칩(120)의 표면을 완전히 덮지만, 상기 도전성 와이어(130)는 일부 영역만 덮는다. 이와 같이, 상기 형광체(140)가 캐비티(111a)의 내측에만 위치됨으로써, 본 발명은 상기 형광체(140)의 사용량을 최소화할 수 있다. 즉, 형광체(140)가 캐비티(111a)뿐만 아니라, 그 외측의 기판(110)의 상부 영역도 덮는다면, 형광체(140)의 사용량이 상당히 증가할 것이다. 이러한 형광체(140)는 발광 칩(120)으로부터 방출되는 특정 파장의 빛을 흡수하여 다른 파장의 빛으로 변환시키는 역할을 한다. 따라서, 상기 형광체(140)의 종류를 적절히 선택함으로써, 원하는 색상의 광 소자 디바이스(101)를 쉽게 구현할 수 있다.
상기 봉지부(150)는 상기 형광체(140) 및 상기 기판(110) 위에 형성될 수 있다. 즉, 상기 봉지부(150)는 형광체(140) 뿐만 아니라 그 외측의 제1도금층(112) 및 절연층(114) 위에도 형성된다. 더불어, 상기 봉지부(150)는 상기 형광체(140)뿐만 아니라 상기 형광체(140)를 통하여 연장된 도전성 와이어(130)도 덮는다. 따라서, 상기 도전성 와이어(130)는 상기 봉지부(150)에 의해 외부 환경으로부터 안전하게 보호된다. 이러한 봉지부(150)는 상기 발광 칩(120) 및 형광체(140)로부터 방출되는 빛이 외부로 그대로 방출될 수 있도록 투광성이 우수한 투광성 수지, 예를 들면 실리콘 수지, 에폭시 수지 및 그 등가물 중에서 선택된 어느 하나일 수 있다. 그러나, 본 발명에서 상기 봉지부(150)의 재질이 한정되는 것은 아니다. 이와 같이 하여, 상기 봉지부(150)에 의해 상기 도전성 와이어(130)뿐만 아니라 형광체(140)도 외부 환경으로부터 안전하게 보호된다.
한편, 도 1b에 도시된 바와 같이, 본 발명의 다른 실시예에 의한 발광 소자 디바이스(102)는 봉지부(150)가 상부 방향으로 볼록한 형태(151)로 형성될 수 있다. 이와 같이 하여, 본 발명의 다른 실시예에 따른 발광 소자 디바이스는 발광 칩(120) 및 형광체(140)로부터 발생된 빛이 집속되어 외부로 출력된다. 물론, 이러한 봉지부(150)는 상부 방향으로 볼록한 형태(151) 이외에도 반대로 오목한 형태일 수도 있다.
더불어, 도 1c에 도시된 바와 같이, 본 발명에 이용된 기판은 스트립 형태로 제공될 수 있다. 즉, 캐비티(111a)가 행과 열을 갖는 매트릭스 형태로 제공되고, 또한 절연층(114)이 라인 형태로 형성된다. 이와 같은 스트립 형태의 기판(110_S)에 의해 다수의 발광 소자 디바이스가 저렴하게 대량으로 제조될 수 있다. 더불어, 이와 같은 스트립 형태의 기판(110_S)은 제조 공정 완료후, 도 1c에 표시된 세로 방향의 점선을 따라 소잉(sawing)될 수도 있다. 더불어, 도면에 표시되어 있지 않지만, 상기 스트립 형태의 기판(110_S)은 제조 공정 완료후 가로 및 세로 방향으로 동시에 소잉됨으로써, 하나의 캐비티(111a) 및 하나의 발광 칩(120)을 갖는 발광 소자 디바이스로 제조될 수도 있다.
이와 같이 하여, 본 발명의 일실시예에 따른 광 소자 디바이스(101,102)는 기판(110)에 캐비티(111a)가 형성됨으로써, 발광 칩(120)으로부터 발생하는 광이 일정 영역으로 집속되어 출력되고, 이에 따라 광효율이 향상된다.
또한, 본 발명의 일 실시예에 따른 광 소자 디바이스(101,102)는 기판(110)의 캐비티(111a)에 형광체(140)가 수용됨으로써, 형광체(140)의 소모량이 상당량 감소된다.
또한, 본 발명의 일 실시예에 따른 광 소자 디바이스(101,102)는 발광 칩(120) 및 형광체(140)와 기판(110)의 상대적 접촉 면적이 증가함으로써, 발광 칩(120) 및 형광체(140)로부터의 열이 기판(110)을 통하여 외부로 신속히 방출된다.
또한, 본 발명의 일 실시예에 따른 광 소자 디바이스(101,102)는 기판(110)에 별도의 도금층이 더 형성됨으로써, 와이어 본딩성, 광 반사율 및 솔더링 접합성이 향상된다.
도 2a, 도 2b 및 도 2c는 본 발명의 다른 실시예들에 따른 광 소자 디바이스를 도시한 단면도 및 기판 스트립의 평면도이다.
도 2a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(201)는 도 1a에 도시된 광 소자 디바이스(101)와 유사하다. 따라서, 여기서는 그 차이점을 중심으로 설명한다.
도 2a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(201)는 절연층(214)이 기판(210)에 형성된 캐비티(111a)의 외측이 아닌 캐비티(111a)의 내측에 형성된다. 즉, 절연층(214)이 기판(210)을 전기적으로 수평 방향으로 분리하되, 절연층(214)의 형성 위치가 캐비티(111a)의 외측이 아닌 캐비티(111a)의 내측이 된다. 좀더 구체적으로 설명하면, 캐비티(111a)를 이루는 바닥면(111b)으로부터 기판(210)의 제2면(111e)까지 수직 방향으로 절연층(214)이 형성됨으로써, 기판(210)이 수평 방향으로 전기적으로 분리된다.
한편, 이와 같이 절연층(214)이 캐비티(111a)의 내측에 형성될 경우, 도전성 와이어(230)가 캐비티(111a)의 외측에 본딩될 필요는 없다. 즉, 도전성 와이어(230)가 캐비티(111a)의 내측에 본딩되어도 좋다. 따라서, 도전성 와이어(230)의 일단은 발광 칩(120)에 본딩되고, 타단은 캐비티(111a)의 내측에 구비된 제1도금층(112)에 본딩된다. 이에 따라, 도전성 와이어(230)의 최대 루프 하이트(loop height) 역시 캐비티(111a)의 내측에 형성되고, 따라서 도전성 와이어(230)의 일정 영역이 형광체(140)의 외측으로 연장되지 않는다.
이와 같이 하여, 본 발명의 다른 실시예에 따른 광 소자 디바이스(201)는 더욱 작은 사이즈를 갖게 된다. 더욱이, 도전성 와이어(230)가 형광체(140)의 외측으로 연장되지 않음으로써, 봉지부(150)를 형성하지 않아도 좋다. 따라서, 본 발명의 다른 실시예에 따른 광 소자 디바이스(201)는 재료비 절감은 물론 두께도 얇아진다.
한편, 도 2b에 도시된 바와 같이, 본 발명의 다른 실시예에 의한 발광 소자 디바이스(202)는 형광체(240)가 상부 방향으로 볼록한 형태(241)로 형성될 수 있다. 이와 같이 하여, 본 발명의 다른 실시예에 따른 발광 소자 디바이스(202)는 발광 칩(120) 및 형광체(240)로부터 발생된 빛이 집속되어 외부로 출력된다. 물론, 반대로 형광체는 상부 방향으로 오목한 형태로 형성될 수도 있다.
더불어, 도 2c에 도시된 바와 같이, 본 발명에 이용된 기판은 스트립 형태로 제공될 수 있다. 즉, 캐비티(111a)가 행과 열을 갖는 매트릭스 형태로 제공되고, 또한 절연층(214)이 라인 형태로 형성된다. 이와 같은 스트립 형태의 기판(210_S)에 의해 다수의 발광 소자 디바이스가 저렴하게 대량으로 제조될 수 있다. 더불어, 이와 같은 스트립 형태의 기판(210_S)은 제조 공정 완료후, 도 2c에 표시된 세로 방향의 점선을 따라 소잉될 수도 있다. 더불어, 도면에 표시되어 있지 않지만, 상기 스트립 형태의 기판(210_S)은 제조 공정 완료후 가로 및 세로 방향으로 동시에 소잉됨으로써, 하나의 캐비티(111a) 및 하나의 발광 칩(120)을 갖는 발광 소자 디바이스로 제조될 수도 있다.
도 3a 및 도 3b는 본 발명의 일 실시예들에 따른 광 소자 디바이스의 제조 방법을 도시한 설명도이다.
도 3a에 도시된 바와 같이, 저면(301) 및 확장면(302)을 갖는 그라인더(300)가 기판(110)을 그라인딩함으로써, 대략 원형 또는 타원형의 캐비티(111a)가 구비된다. 즉, 절연층(114)에 의해 이미 전기적으로 수평 방향으로 분리된 기판(110)을 구비하고, 이를 그라인더(300)로 일정 깊이 그라인딩함으로써, 일정 깊이의 캐비티(111a)가 형성된다. 여기서, 그라인더(300)의 저면(301)이 캐비티(111a)의 바닥면(111b)에 대응되고, 그라인더(300)의 확장면(302)이 캐비티(111a)의 경사면(111c)에 대응된다.
일례로, 상기 그라인더(300)는 저면(301) 및 확장면(302)을 갖는 초경 및 다이아몬드 툴일 수 있다. 초경 및 다이아몬드 툴은 일반적으로 피가공 재료(예를 들면, 알루미늄 또는 알루미늄 합금)보다 강도 및 경도가 높아 피가공 재료를 용이하게 가공할 수 있고, 변형이 적어 정확한 형상의 가공이 가능하며, 수명이 길어 툴의 교체 시기를 연장하여 생산성을 향상시킬 수 있다.
도 3b에 도시된 바와 같이, 캐비티는 습식 식각으로 형성될 수도 있다. 습식 식강 방법은, 캐비티를 제외한 나머지 영역이 식각 용액에 노출되지 않도록 부분적으로 마스크로 가려진 후, 캐비티에 대응하는 영역이 식각 용액에 노출되어 제거되는 방식이다. 여기서, 당연히 상기 마스크는 식각 용액에 반응하지 않는 재료이다. 더불어, 상기 습식 식각을 위한 용액은 알루미늄 또는 알루미늄 합금을 부식시킬 수 있는 용액이며, 일정 온도로 유지된 식각 용액이 제공됨으로써, 식각률이 정확히 제어된다.
한편, 도 3b에 도시된 바와 같이, 캐비티는 건식 식각으로 형성될 수도 있다. 건식 식각은, 건식 식각 장비를 이용하며, 진공 상태에서 투입된 혼합 가스와 플라즈마 등으로 캐비티가 형성된다. 물론, 이때에도 캐비티를 제외한 나머지 영역은 별도의 마스크로 가려진다.
더욱이, 본 발명의 실시예에서, 상기 습식 식각 방법과 건식 식각 방법중 한가지 방법만으로는 캐비티의 형성에 한계가 있으므로, 상기 두가지 방법이 모두 적용될 수도 있다.
또한, 습식 식각 및 건식 식각에 의해 형성된 캐비티는 표면이 매우 불규칙하게 형성될 수 있으므로, 상기 공정후 기계 가공으로 캐비티의 표면이 갖는 거칠기(roughness)가 조정될 수 있다.
도 4a, 도 4b, 도 4c 및 도 4d는 본 발명의 다른 실시예들에 따른 광 소자 디바이스를 도시한 단면도 및 기판의 부분 확대 평면도이다.
도 4a에 도시된 광 소자 디바이스(401)는 도 2a에 도시된 광 소자 디바이스(201)와 유사하고, 도 4b에 도시된 광 소자 디바이스(402)는 도 2b에 도시된 광 소자 디바이스(202)와 유사하다. 따라서, 그 차이점을 중심으로 설명한다.
도 4a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(401)는 기판(410)에 형성된 하나의 캐비티(111a)에 다수의 발광 칩(120)이 위치될 수 있다. 더불어, 도전성 와이어(430)는 발광 칩(120)과 기판(410)을 전기적으로 연결하거나, 또는 발광 칩(120)끼리 상호간 전기적으로 연결한다. 더욱이, 형광체(440)는 상기 캐비티(111a)에 충진되어 다수의 발광 칩(120) 및 다수의 도전성 와이어(430)를 감싼다.
이와 같이 하여, 본 발명의 다른 실시예에 따른 광 소자 디바이스(401)는 하나의 캐비티(111a)에 다수의 발광 칩(120)이 위치됨으로써, 광 출력 효율을 증가시킬 수 있다.
도 4b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(402)는 형광체(440)이 상부 방향으로 볼록한 형태(441)로 형성될 수 있다.
이와 같이 하여, 본 발명의 다른 실시예에 따른 발광 소자 디바이스(402)는 발광 칩(120) 및 형광체(440)로부터 발생된 빛이 집속되어 외부로 출력된다. 물론, 반대로 상기 형광체(440)는 상부로 오목한 형태로 형성될 수도 있다.
한편, 도 4c에 도시된 바와 같이, 캐비티(111a)는 평면의 형태가 대략 타원 형태일 수 있다. 더불어, 절연층(414)은 상기 캐비티(111a)를 가로지르는 라인 형태로 형성된다. 또한, 다수의 발광 칩(120)이 상기 캐비티(111a)의 내측에 위치된다.
더불어, 도 4d에 도시된 바와 같이, 캐비티(111a')는 평면의 형태가 대략 사각 형태일 수 있다. 물론, 절연층(414')은 상기 캐비티(111a')를 가로지르는 라인 형태로 형성된다. 더불어, 다수의 발광 칩(120')이 상기 캐비티(111a')의 내측에 위치된다.
한편, 이러한 캐비티의 평면적인 형태는 일례일 뿐이며 이밖에도 삼각형, 정사각형, 오각형, 육각형 등 매우 다양한 형태가 가능하며, 본 발명에서 상기 캐비티의 평면적인 형태를 한정하는 것은 아니다.
도 5a, 도 5b 및 도 5c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
도 5a에 도시된 광 소자 디바이스(501)는 도 1a에 도시된 광 소자 디바이스(101)와 유사하고, 도 5b에 도시된 광 소자 디바이스(502)는 도 2a에 도시된 광 소자 디바이스(201)와 유사하다. 따라서, 그 차이점을 중심으로 설명한다.
도 5a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(501)는 기판(510a)에 다수의 캐비티(111a)가 일정 간격을 가지며 형성되고, 각각의 캐비티(111a)에는 발광 칩(120)이 위치된다. 더불어, 각 캐비티(111a)의 외측에는 기판(510a)을 전기적으로 수평 방향으로 분리시키는 절연층(514a)이 형성된다. 더욱이, 각각의 발광 칩(120)은 절연층(514a)을 통해 인접한 기판(510a)에 도전성 와이어(130)를 통하여 전기적으로 연결된다. 또한, 모든 형광체(140) 및 이를 통해 외부로 연장된 도전성 와이어(130)는 투명한 봉지부(150)로 감싸여진다. 여기서, 비록 도면에 도시하지는 않았지만, 상기 투명한 봉지부(150)는 상기 발광 칩(120)과 대응되는 영역이 상부로 볼록하게 형성될 수 있다.
이와 같이 하여, 본 발명의 다른 실시예에 따른 광 소자 디바이스(501)는 기판(510a)에 다수의 캐비티(111a) 및 다수의 발광 칩(120)을 갖게 된다. 따라서, 본 발명의 다른 실시예는 대면적의 광 소자 디바이스(501)를 제공한다.
도 5b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(502)는 기판(510b)에 다수의 캐비티(111a)가 형성되고, 각각의 캐비티(111a)에는 기판(510b)을 전기적으로 수평 방향으로 분리시키는 절연층(514b)이 형성된다. 물론, 각각의 캐비티(111a)에는 발광 칩(120)이 위치되고, 이는 도전성 와이어(130)를 통하여 절연층(514b)을 통해 인접한 기판(510b)에 전기적으로 연결된다. 여기서, 상기 도전성 와이어(130)는 캐비티(111a)의 외측으로 연장되지 않는다. 따라서, 형광체(140)가 상기 도전성 와이어(130)를 충분히 보호할 수 있고, 이에 따라 봉지부가 형성되지 않는다.
이와 같이 하여, 본 발명의 다른 실시예에 따른 광 소자 디바이스(502)는 기판(510b)에 다수의 캐비티(111a) 및 발광칩(120)이 구비되고, 별도의 봉지부는 형성되지 않음으로써, 박형 및 간단한 구조의 발광 소자 디바이스(502)를 제공하게 된다.
도 5c에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(503)는 각 캐비티(111a)에 수용된 형광체(540)가 상부 방향으로 볼록한 형태(541)로 형성될 수 있다. 따라서, 본 발명의 다른 실시예에 따른 발광 소자 디바이스(503)는 발광 칩(120) 및 형광체(540)로부터 발생된 빛이 집속되어 외부로 출력된다. 물론, 이러한 형광체(540)는 상부 방향으로 볼록한 형태(541) 이외에도 반대로 오목한 형태일 수도 있다.
도 6a, 도 6b 및 도 6c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 평면도이다.
도 6a에 도시된 광 소자 디바이스(601)는 도 4a에 도시된 광 소자 디바이스(401)와 유사하고, 도 6b에 도시된 광 소자 디바이스(602)는 도 4b에 도시된 광 소자 디바이스(402)와 유사하다. 따라서, 그 차이점을 중심으로 설명한다.
도 6a에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(601)는 기판(610a)에 구비된 하나의 캐비티(111a)에 다수의 절연층(614a)이 형성된다. 물론, 이러한 절연층(614a)은 기판(610a)을 여러개의 영역으로 전기적으로 분리하는 역할을 한다. 더불어, 분리된 캐비티(111a)의 바닥면(111b)에는 각각 발광 칩(120)이 위치된다. 또한, 각각의 발광 칩(120)은 도전성 와이어(130)를 통하여 절연층(614a)을 통해 인접한 기판(610a)에 전기적으로 접속된다.
한편, 형광체(140)는 하나의 캐비티(111a)에 충진됨으로써, 캐비티(111a)의 내측에 위치된 다수의 발광 칩(120)을 모두 덮는다. 더욱이, 이러한 형광체(140)는 다수의 도전성 와이어(130)를 모두 덮는다.
따라서, 본 발명의 다른 실시예에 의한 광 소자 디바이스(601)는 하나의 캐비티(111a)에 다수의 발광 칩(120)이 위치되고, 또한 발광 칩(120)의 하부에 위치된 기판(610a)은 모두 전기적으로 분리됨으로써, 다수의 직렬 또는 병렬 연결된 발광 칩(120)을 쉽게 구현할 수 있다. 더불어, 하나의 캐비티(111a)에 다수의 발광 칩(120)이 어레이되어 있음으로써, 형광체(140)의 형성 공정이 매우 용이해진다.
도 6b에 도시된 바와 같이, 본 발명의 다른 실시예에 의한 발광 소자 디바이스(602)는 형광체(640)가 상부 방향으로 볼록한 형태(641)로 형성될 수 있다. 이와 같이 하여, 본 발명의 다른 실시예에 따른 발광 소자 디바이스(602)는 발광 칩(120) 및 형광체(640)로부터 발생된 빛이 집속되어 외부로 출력된다. 물론, 상기 형광체(640)는 상부 방향으로 오목한 형태로 형성될 수도 있다.
도 6c에 도시된 바와 같이, 기판(610a)에 구비된 하나의 대형 캐비티(111a)에는 3×3개의 발광 칩(120)이 위치 및 어레이될 수 있다. 물론, 발광 칩(120)을 기판(610a)에 전기적으로 접속하기 위한 도전성 와이어(130)도 3×3개로 형성될 수 있다. 더불어, 절연층(614a)은 라인 형태로 3개가 형성됨으로써, 기판(610a)은 결국 4개의 전기적으로 수평 방향으로 분리된 영역을 갖게 된다.
이와 같이 하여, 본 발명은 기판(610a)에 3직렬 3병렬의 발광 칩(120)을 구비하게 된다. 따라서, 원하는 빛 세기를 갖는 발광 소자 디바이스(603)를 용이하게 구현할 수 있게 된다. 물론, 이러한 발광 칩(120)의 전기적 연결 형태는 다양하게 변경될 수 있으며, 도면에서와 같은 형태로 본 발명이 한정되는 것은 아니다.
도 7은 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
도 7에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(700)는 절연층(714)이 바둑판의 라인 형태처럼 형성될 수 있다. 도 7에서는 절연층(714)이 3×2개의 라인 형태로 형성되어 있다. 따라서, 기판(710)은 12개의 전기적으로 수평 방향으로 분리된 영역을 갖게 된다. 여기서, 9개의 전기적으로 분리된 각 기판(710)에 발광 칩(120)이 위치된다.
이와 같이 하여, 본 발명의 다른 실시예는 도전성 와이어(130)의 연결 위치를 적절히 조절함으로써, 직렬 또는 병렬로 연결된 다수의 발광 칩(120)을 갖는 광 소자 디바이스(700)를 구현하게 된다.
도 8a, 도 8b 및 도 8c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도, 평면도 및 단면도이다.
도 8a 및 도 8b에 도시된 광 소자 디바이스(800)는 도 2a에 도시된 광 소자 디바이스(201)와 유사하다. 따라서, 그 차이점을 중심으로 설명한다.
도 8a 및 도 8b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(800)는 기판(810)에 형성된 캐비티(111a)와 형광체(140) 사이의 결합력이 향상되도록, 캐비티(111a)의 경사면(111c)의 둘레에 일정 깊이의 단차(111d)가 형성된다. 물론, 상기 단차(111d)의 깊이는 상기 캐비티(111a)의 깊이보다 작은 깊이를 갖는다. 또한, 상기 단차(111d)는 상기 캐비티(111a)의 경사면(111c)의 둘레를 따라 대략 원형의 링 형태로 형성된다. 더불어, 제1도금층(112)은 상기 단차(111d)의 표면에도 형성된다.
이와 같이 하여, 캐비티(111a)와 형광체(140) 사이의 접착 면적이 넓어지고, 따라서 캐비티(111a)와 형광체(140) 사이의 결합력이 향상된다.
도 8c에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(801)는 캐비티(111a)에 수용된 형광체(840)가 상부 방향으로 볼록한 형태(841)로 형성될 수 있다. 따라서, 본 발명의 다른 실시예에 따른 발광 소자 디바이스(801)는 발광 칩(120) 및 형광체(840)로부터 발생된 빛이 집속되어 외부로 출력된다. 물론, 이러한 형광체(840)는 상부 방향으로 볼록한 형태(841) 이외에도 반대로 오목한 형태일 수도 있다.
더불어, 이러한 형광체의 볼록한 형태 또는 오목한 형태는 이하의 도 9a 내지 12에에 도시된 광 소자 디바이스에도 동일하게 적용될 수 있다.
도 9a 및 도 9b는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 평면도이다.
도 9a 및 도 9b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(900)는 기판(910)에 형성된 캐비티(111a)와 형광체(140) 사이의 결합력이 더욱 향상되도록, 경사면(111c)과 단차(111d)의 사이에 일정 깊이를 갖는 적어도 하나의 요홈(111e)이 형성된다. 상기 요홈(111e)의 깊이는 상기 캐비티(111a)의 깊이보다 작거나 또는 클 수 있다. 또한, 상기 요홈(111e)은 기판(910)에 몇개만 형성되거나, 또는 대략 원형 링 형태로 형성될 수도 있다. 더불어, 제1도금층(112)은 상기 단차(111d) 및 요홈(111e)의 표면을 따라 형성된다.
이와 같이 하여, 캐비티(111a)와 형광체(140) 사이의 접착 면적이 더욱 넓어지고, 따라서 캐비티(111a)와 형광체(140) 사이의 결합력이 더욱 향상된다.
도 10a, 도 10b 및 도 10c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 평면도이다.
도 10a, 도 10b 및 도 10c에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(1000,1000a,1000b)는 캐비티(111a)와 형광체(140) 사이의 결합력이 향상되도록, 캐비티(111a)의 바닥면(111b)에 일정 깊이의 요홈(111f)이 형성된다. 물론, 상기 요홈(111f)의 깊이는 캐비티(111a)의 바닥면(111b)보다 더 아래에까지 형성된다.
더불어, 상기 요홈(111f)은 도 10b에 도시된 바와 같이, 캐비티(111a)의 바닥면(111b)에 몇개가 형성되거나, 또는 도 10c에 도시된 바와 같이 대략 원형의 링 형태로 형성된다. 도 10c에서 요홈은 도면 부호 111f'로 표시하였다. 물론, 상기 요홈(111f,111f')에도 제1도금층(112)은 형성된다.
이와 같이 하여, 캐비티(111a)와 형광체(140) 사이의 접착 면적이 넓어지고, 따라서 캐비티(111a)와 형광체(140) 사이의 결합력이 향상된다.
도 11a, 도 11b 및 도 11c는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 평면도이다.
도 11a, 도 11b 및 도 11c에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(1100,1100a,1100b)는 기판(1110)에 구비된 캐비티(111a)의 바닥면(111b) 둘레에 적어도 하나의 요홈(111f)이 형성되고, 캐비티(111a)의 경사면(111c) 둘레에 단차(111d)가 형성된다. 또한, 상기 요홈(111f)은 바닥면(111b)에 다수개가 형성되거나, 또는 대략 원형의 링 형태로 형성된다.(도면 부호 111f'로 표시됨) 더불어, 단차(111d)는 경사면(111c)의 둘레에 대략 원형의 링 형태로 형성된다. 물론, 상기 요홈(111f,111f') 및 단차(111d)에도 모두 제1도금층(112)이 형성된다.
이와 같이 하여, 캐비티(111a)와 형광체(140) 사이의 접착 면적이 커지고, 이에 따라 캐비티(111a)와 형광체(140) 사이의 결합력이 향상된다.
도 12는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
도 12에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(1200)는 기판(1120)에 구비된 캐비티(111a)의 바닥면(111b)에 적어도 하나의 요홈(111f)이 형성되고, 경사면(111c)의 끝단에 단차(111d)가 형성되며, 상기 단차(111d)에 적어도 하나의 요홈(111e)이 더 형성될 수 있다. 따라서, 형광체(140)는 상기 기판(1110)에 구비된 캐비티(111a)의 바닥면(111b), 요홈(111f), 경사면(111c), 단차(111d) 및 또다른 요홈(111e)에 각각 접착됨으로써, 형광체(140)와 캐비티(111a)의 접착 면적이 증가한다.
이와 같이 하여, 캐비티(111a)와 형광체(140) 사이의 접착면적이 커지고, 이에 따라 캐비티(111a)와 형광체(140) 사이의 결합력이 더욱 향상된다.
이상에서 설명한 것은 본 발명에 따른 광 소자 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100~1200; 본 발명에 따른 광 소자 디바이스
110; 기판 111; 도전성 바디
111a; 캐비티 111b; 바닥면
111c; 경사면 111d; 제1면
111e; 제2면 112; 제1도금층
113; 제2도금층 114; 절연층
120; 발광 칩 121; 도전성 접착제
130; 도전성 와이어 140; 형광체
150; 봉지부

Claims (24)

  1. 캐비티를 갖는 기판;
    상기 기판의 캐비티에 위치된 발광 칩;
    상기 기판과 상기 발광 칩을 전기적으로 연결하는 도전성 와이어; 및
    상기 기판의 캐비티에 충진되어 상기 발광 칩과 상기 도전성 와이어를 감싸는 형광체를 포함하여 이루어진 것을 특징으로 하는 광 소자 디바이스.
  2. 제 1 항에 있어서,
    상기 기판은
    상기 캐비티가 형성된 제1면과, 상기 제1면의 반대면인 제2면을 갖는 도전성 바디;
    상기 도전성 바디의 제1면에 형성된 제1도금층; 및
    상기 도전성 바디의 제2면에 형성된 제2도금층을 포함하여 이루어진 것을 특징을 하는 광 소자 디바이스.
  3. 제 2 항에 있어서,
    상기 캐비티는 상기 발광 칩이 위치되는 바닥면; 및
    상기 바닥면으로부터 상기 제1면을 향하여 경사지게 형성된 경사면을 포함하여 이루어진 것을 특징으로 하는 광 소자 디바이스.
  4. 제 2 항에 있어서,
    상기 제1도금층은
    실버가 도금되어 형성되거나, 또는
    니켈이 도금된 후 실버가 도금되어 형성된 것을 특징으로 하는 광 소자 디바이스.
  5. 제 2 항에 있어서,
    상기 제2도금층은
    골드, 니켈, 구리 및 주석 중 어느 하나 또는 그 합금이 도금되어 형성된 것을 특징으로 하는 광 소자 디바이스.
  6. 제 1 항에 있어서,
    상기 기판의 캐비티의 외측에는
    상기 기판을 적어도 두개의 영역으로 수평 분리하는 절연층이 더 형성된 것을 특징으로 하는 광 소자 디바이스.
  7. 제 6 항에 있어서,
    상기 절연층을 중심으로 일측의 기판에 상기 발광 칩이 전기적으로 연결되고,
    타측의 기판에 상기 도전성 와이어가 전기적으로 연결된 것을 특징으로 하는 광 소자 디바이스.
  8. 제 1 항에 있어서,
    상기 형광층은 투명 봉지부로 감싸여진 것을 특징으로 하는 광 소자 디바이스.
  9. 제 8 항에 있어서,
    상기 도전성 와이어는 상기 캐비티의 외측으로 연장되고,
    상기 캐비티의 외측으로 연장된 도전성 와이어는 상기 투명 봉지부로 감싸여진 것을 특징으로 하는 광 소자 디바이스.
  10. 제 8 항에 있어서,
    상기 투명 봉지부는 상부가 볼록하게 형성된 것을 특징으로 하는 광 소자 디바이스.
  11. 제 1 항에 있어서,
    상기 기판의 캐비티의 내측에는
    상기 기판을 적어도 두개의 영역으로 수평 분리하는 절연층이 더 형성된 것을 특징으로 하는 광 소자 디바이스.
  12. 제 11 항에 있어서,
    상기 도전성 와이어는 상기 캐비티의 내측에 위치된 것을 특징으로 하는 광 소자 디바이스.
  13. 제 11 항에 있어서,
    상기 형광층은 상부가 볼록하게 형성된 것을 특징으로 하는 광 소자 디바이스.
  14. 제 1 항에 있어서,
    상기 기판의 캐비티에는 적어도 두개의 발광 칩이 위치된 것을 특징으로 하는 광 소자 디바이스.
  15. 제 14 항에 있어서,
    상기 적어도 두개의 발광 칩은 상기 형광층으로 덮이고,
    상기 형광층은 상부가 볼록하게 형성된 것을 특징으로 하는 광 소자 디바이스.
  16. 제 1 항에 있어서,
    상기 기판에는 적어도 두개의 캐비티가 형성된 것을 특징으로 하는 광 소자 디바이스.
  17. 제 16 항에 있어서,
    상기 적어도 두개의 캐비티는 각각 상기 형광층으로 덮이고,
    상기 형광층은 상부가 볼록하게 형성된 것을 특징으로 하는 광 소자 디바이스.
  18. 제 15 항에 있어서,
    상기 각 캐비티의 외측에 상기 기판을 전기적으로 수평 분리하는 절연층이 형성된 것을 특징으로 하는 광 소자 디바이스.
  19. 제 15 항에 있어서,
    상기 각 캐비티의 내측에 상기 기판을 전기적으로 수평 분리하는 절연층이 형성된 것을 특징으로 하는 광 소자 디바이스.
  20. 제 1 항에 있어서,
    상기 기판의 캐비티의 둘레를 따라 단차가 형성된 것을 특징으로 하는 광 소자 디바이스.
  21. 제 20 항에 있어서,
    상기 단차에는 적어도 하나의 요홈이 형성된 것을 특징으로 하는 광 소자 디바이스.
  22. 제 1 항에 있어서,
    상기 캐비티의 바닥면에 적어도 하나의 요홈이 형성된 것을 특징으로 하는 광 소자 디바이스.
  23. 제 22 항에 있어서,
    상기 기판의 캐비티의 둘레를 따라 단차가 형성된 것을 특징으로 하는 광 소자 디바이스.
  24. 제 23 항에 있어서,
    상기 단차에는 적어도 하나의 요홈이 형성된 것을 특징으로 하는 광 소자 디바이스.
KR1020100107789A 2009-11-16 2010-11-01 광 소자 디바이스 KR101191363B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100107789A KR101191363B1 (ko) 2010-11-01 2010-11-01 광 소자 디바이스
TW099138606A TWI555237B (zh) 2009-11-16 2010-11-10 光學元件裝置及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100107789A KR101191363B1 (ko) 2010-11-01 2010-11-01 광 소자 디바이스

Publications (2)

Publication Number Publication Date
KR20120010083A true KR20120010083A (ko) 2012-02-02
KR101191363B1 KR101191363B1 (ko) 2012-10-15

Family

ID=45834753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100107789A KR101191363B1 (ko) 2009-11-16 2010-11-01 광 소자 디바이스

Country Status (1)

Country Link
KR (1) KR101191363B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100796A1 (de) 2012-01-31 2013-08-29 Samsung Electronics Co., Ltd. Vorrichtung zur Umwandlung eines Mehrkanal-Audio-Signals unter Verwendung eines zeitlich veränderlichen Digitalfilters, elektronisches System dieselbe umfassend und Verfahren zur Umwandlung eines Mehrkanal-Audio-Signals
KR101353392B1 (ko) * 2013-02-07 2014-01-21 (주)포인트엔지니어링 광 디바이스 및 그 제조방법
KR20150030529A (ko) * 2013-09-12 2015-03-20 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 모듈
KR101533068B1 (ko) * 2014-02-28 2015-07-01 아이지티 주식회사 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체
KR20170094113A (ko) * 2017-08-08 2017-08-17 서울바이오시스 주식회사 발광 다이오드 패키지

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190017362A (ko) 2017-08-11 2019-02-20 (주)포인트엔지니어링 광소자 디바이스용 기판 및 광소자 디바이스
KR20190036856A (ko) 2017-09-28 2019-04-05 (주)포인트엔지니어링 광디바이스용 단위기판 및 이를 구비한 광디바이스 패키지
KR20190046119A (ko) 2017-10-25 2019-05-07 (주)포인트엔지니어링 광디바이스 패키지 및 광디바이스용 원판

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650263B1 (ko) * 2005-11-24 2006-11-27 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100796A1 (de) 2012-01-31 2013-08-29 Samsung Electronics Co., Ltd. Vorrichtung zur Umwandlung eines Mehrkanal-Audio-Signals unter Verwendung eines zeitlich veränderlichen Digitalfilters, elektronisches System dieselbe umfassend und Verfahren zur Umwandlung eines Mehrkanal-Audio-Signals
KR101353392B1 (ko) * 2013-02-07 2014-01-21 (주)포인트엔지니어링 광 디바이스 및 그 제조방법
WO2014123365A1 (ko) * 2013-02-07 2014-08-14 주식회사 포인트엔지니어링 광 디바이스 및 그 제조방법
US9318679B2 (en) 2013-02-07 2016-04-19 Point Engineering Co., Ltd. Optical device and method for manufacturing same
KR20150030529A (ko) * 2013-09-12 2015-03-20 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 모듈
KR101533068B1 (ko) * 2014-02-28 2015-07-01 아이지티 주식회사 인쇄 회로 기판 및 이를 구비하는 전자 소자 조립체
KR20170094113A (ko) * 2017-08-08 2017-08-17 서울바이오시스 주식회사 발광 다이오드 패키지

Also Published As

Publication number Publication date
KR101191363B1 (ko) 2012-10-15

Similar Documents

Publication Publication Date Title
KR101191363B1 (ko) 광 소자 디바이스
KR101192181B1 (ko) 광 소자 디바이스 및 그 제조 방법
TWI479677B (zh) 發光二極體封裝結構
TWI390772B (zh) 半導體裝置及其製造方法
US8044423B2 (en) Light emitting device package
US9768369B2 (en) LED metal substrate package and method of manufacturing same
JP2009164583A (ja) 高出力ｌｅｄパッケージ及びその製造方法
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
JP2011228671A (ja) 発光ダイオードチップ収納用パッケージ及びその基体の製造方法
JP2011258991A (ja) 高出力ｌｅｄパッケージ及びその製造方法
TW201505216A (zh) 發光二極體封裝結構及發光元件
JP2013062416A (ja) 半導体発光装置およびその製造方法
TWI646706B (zh) 發光二極體晶片封裝體
TW201042720A (en) A wafer-level CSP processing method and thereof a thin-chip SMT-type light emitting diode
US20140159075A1 (en) Light-emitting device package and method of manufacturing the same
US8716734B2 (en) Light emitting diode package having a portion of reflection cup material covering electrode layer on side surfaces of substrate
JP2005136101A (ja) 半導体発光装置
JP2007335734A (ja) 半導体装置
TW201532316A (zh) 封裝結構及其製法
KR101177896B1 (ko) 에스엠디 타입 엘이디 램프
TW201533928A (zh) 發光二極體封裝體及其製造方法
TWI555237B (zh) 光學元件裝置及其製作方法
KR20130076328A (ko) 발광소자 패키지 및 그 제조 방법
TW201405892A (zh) 發光二極體裝置及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G15R Request for early publication
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160809

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 8