KR101192181B1 - 광 소자 디바이스 및 그 제조 방법 - Google Patents

광 소자 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101192181B1
KR101192181B1 KR1020100029460A KR20100029460A KR101192181B1 KR 101192181 B1 KR101192181 B1 KR 101192181B1 KR 1020100029460 A KR1020100029460 A KR 1020100029460A KR 20100029460 A KR20100029460 A KR 20100029460A KR 101192181 B1 KR101192181 B1 KR 101192181B1
Authority
KR
South Korea
Prior art keywords
conductive
light emitting
substrate
emitting chip
layer
Prior art date
Application number
KR1020100029460A
Other languages
English (en)
Other versions
KR20110109650A (ko
Inventor
남기명
송태환
전영철
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020100029460A priority Critical patent/KR101192181B1/ko
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to EP17205391.0A priority patent/EP3309834A1/en
Priority to US13/583,559 priority patent/US8921879B2/en
Priority to CN201310425303.3A priority patent/CN103560127B/zh
Priority to PCT/KR2011/002177 priority patent/WO2011122846A2/ko
Priority to CN201180013838.9A priority patent/CN102812571B/zh
Priority to EP17205389.4A priority patent/EP3309833A1/en
Priority to EP11763018.6A priority patent/EP2555265B1/en
Publication of KR20110109650A publication Critical patent/KR20110109650A/ko
Application granted granted Critical
Publication of KR101192181B1 publication Critical patent/KR101192181B1/ko
Priority to US14/040,166 priority patent/US9287243B2/en
Priority to US14/603,931 priority patent/US9214453B2/en
Priority to US15/004,222 priority patent/US9666565B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Abstract

본 발명은 광 소자 디바이스 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 발광 칩에서 발생하는 열을 용이하게 방출하고, 별도의 배선층이 필요없으며, 단일 또는 다수의 발광 칩을 직렬, 병렬 또는 직병렬로 연결하여 면발광체를 구현하는데 있다.
이를 위해 본 발명은 기판; 상기 기판에 위치된 다수의 발광 칩; 상기 기판과 상기 발광 칩을 전기적으로 연결하며, 상기 기판과 함께 상기 다수의 발광 칩이 직렬, 병렬 또는 직병렬로 연결되도록 하는 다수의 도전성 와이어; 및, 상기 기판 위의 상기 발광 칩 및 상기 도전성 와이어를 덮는 보호층을 포함하는 광 소자 디바이스 및 그 제조 방법을 개시한다.

Description

광 소자 디바이스 및 그 제조 방법{Optical Element Device and Fabricating Method Thereof}
본 발명은 광 소자 디바이스 및 그 제조 방법에 관한 것이다.
광 소자는 전기적인 신호를 인가받아 빛을 생성하는 소자들을 의미한다. 이러한 광 소자들은 다양한 분야에서 이용되고 있으며, 그 중에서도 디스플레이 분야가 점진적으로 성장함에 따라 광 소자의 연구가 활발해지고 있다.
그리고 광 소자 중에서도 발광 칩(Light Emitting Diode, LED)은 기존의 광 소자들에 비해 효율이 높고 높은 휘도의 빛을 생성할 수 있기 때문에 사용이 급증하고 있다.
이러한 발광 칩은 전자와 정공의 결합에 의해 빛을 생성하는데, 결합시 필연적으로 빛 이외에 열도 함께 생성된다. 그리고 발광 칩의 열을 방열하지 않으면, 소자 파손의 위험이 있으며, 동작 효율이 떨어지게 된다.
또한, 발광 칩을 패키징하여 디바이스를 형성하는 경우, 기판에 형성된 전극들이 단락되면 발광 칩이 파손되어 역시 신뢰성의 문제가 발생하게 된다. 따라서, 발광 칩의 방열을 용이하게 수행하고 전극간 단락을 방지할 수 있는 디바이스의 구조가 요구된다.
본 발명의 해결하려는 과제는 발광 칩에서 발생하는 열을 용이하게 방출하고, 별도의 배선층이 필요없으며, 단일 또는 다수의 발광 칩을 직렬, 병렬 또는 직병렬로 연결하여 면발광체를 구현하는 광 소자 디바이스 및 그 제조 방법을 제공한다.
본 발명에 따른 광 소자 디바이스는 기판; 상기 기판에 위치된 다수의 발광 칩; 상기 기판과 상기 발광 칩을 전기적으로 연결하며, 상기 기판과 함께 상기 다수의 발광 칩이 직렬, 병렬 또는 직병렬로 연결되도록 하는 다수의 도전성 와이어; 및, 상기 기판 위의 상기 발광 칩 및 상기 도전성 와이어를 덮는 보호층을 포함한다.
상기 기판은 적어도 하나의 로우 방향(row direction) 및 적어도 하나의 칼럼 방향(column direction)으로 배열된 다수의 도전성 벌크; 상기 다수의 도전성 벌크 사이에 개재된 관통형 절연성 부재; 및 상기 다수의 도전성 벌크의 상면에 형성된 도전층을 포함한다.
상기 발광 칩은 적어도 하나의 상기 도전층에 도전성 접착제로 접착되고, 상기 도전층에 이웃하는 다른 도전층에 상기 도전성 와이어로 접속된다.
상기 관통형 절연성 부재는 상부와 하부에 각각 상기 도전성 벌크를 덮는 절연성 고정 부재가 더 형성된다.
상기 도전성 벌크중 선택된 적어도 어느 하나의 도전성 벌크의 상면, 하면 또는 측면에 단자층이 더 형성된다.
상기 도전성 벌크중 선택된 적어도 어느 하나의 도전성 벌크의 하면에는 절연층이 형성되거나 또는 방열판이 부착된다.
상기 도전성 벌크의 상면에는 다수의 요철(凹凸)이 형성된다.
상기 로우 방향의 도전성 벌크의 개수와 상기 칼럼 방향의 도전성 벌크의 개수는 서로 같거나 또는 서로 다르다.
상기 발광 칩은 적어도 하나의 로우 방향과 적어도 하나의 칼럼 방향으로 배열되고, 상기 로우 방향의 발광 칩의 개수와 상기 칼럼 방향의 발광 칩의 개수는 서로 같거나 또는 서로 다르다.
상기 기판에는 상기 보호층의 측부를 감싸는 격벽이 더 형성된다.
상기 격벽은 평면의 형태가 사각 형태 또는 원 형태이다.
상기 보호층은 단면의 형태가 상부를 향하여 볼록한 렌즈 형태이다.
상기 기판은 다수의 도전성 벌크; 상기 다수의 도전성 벌크 사이에 개재된 관통형 절연성 부재; 상기 다수의 도전성 벌크중 선택된 적어도 하나의 도전성 벌크의 상면에 형성된 절연층; 및, 상기 다수의 도전성 벌크중 선택된 적어도 하나의 도전성 벌크의 상면에 형성된 도전층을 포함한다.
상기 발광 칩은 상기 절연층에 접착되고, 상기 발광 칩 상호간, 및 상기 발광 칩과 상기 도전층은 상기 도전성 와이어로 연결된다.
상기 기판은 도전성 벌크; 상기 도전성 벌크의 상면에 형성된 절연층; 상기 절연층의 표면에 형성된 다수의 전극층; 및, 상기 절연층의 표면에 형성된 다수의 단자층을 포함한다.
상기 발광 칩은 상기 전극층에 도전성 접착제를 통하여 접착되고, 상기 도전성 와이어는 상기 발광 칩과 상기 전극층, 상기 발광 칩과 상기 단자층 및 상기 전극층과 상기 발광 칩을 연결한다.
본 발명에 따른 광 소자 디바이스는 원판 형태의 제1도전성 벌크, 상기 제1도전성 벌크의 외주연을 감싸는 원판 링 형태의 제2도전성 벌크, 상기 제1도전성 벌크와 상기 제2도전성 벌크 사이에 개재된 관통형 절연성 부재로 이루어진 기판; 상기 기판중 상기 제1도전성 벌크 또는 상기 제2도전성 벌크에 배열된 다수의 발광 칩; 상기 다수의 발광 칩을 상기 기판중 상기 제1도전성 벌크 또는 상기 제2도전성 벌크에 접속하는 다수의 도전성 와이어; 및, 상기 기판 위의 상기 발광 칩 및 상기 도전성 와이어를 덮는 보호층을 포함한다.
상기 제1,2도전성 벌크의 상면에는 도전층이 형성되고, 상기 제1,2도전성 벌크의 하면에는 단자층이 형성된다.
본 발명에 따른 광 소자 디바이스의 제조 방법은 금속판의 상면 및 하면을 감싸도록 패턴층을 형성하는 패턴층 형성 단계; 상기 패턴층의 외부로 노출된 영역을 아노다이징하여 상기 금속판을 관통하는 관통형 절연성 부재 및 상기 관통형 절연성 부재에 의해 분리된 다수의 영역을 갖는 기판을 형성하는 관통형 절연성 부재 형성 단계; 상기 패턴층을 제거하여 상기 기판을 노출시키는 패턴층 제거 단계; 상기 관통형 절연성 부재의 기공을 채우거나 상기 기공의 입구를 막는 봉공 단계; 상기 기판의 분리된 다수의 영역에 각각 발광 칩을 부착하는 발광 칩 부착 단계; 상기 발광 칩과 상기 기판의 적어도 일 영역을 도전성 와이어로 연결하여, 상기 발광 칩이 직렬, 병렬 또는 직병렬로 연결되도록 하는 와이어 본딩 단계; 및 상기 발광 칩과 상기 도전성 와이어를 감싸도록 상기 기판에 보호층을 형성하는 보호층 형성 단계를 포함한다.
상기 관통형 절연성 부재 형성 단계는 분리된 다수의 영역이 같은 면적을 갖거나 또는 다른 면적을 갖도록 한다.
본 발명에 따른 광 소자 디바이스의 제조 방법은 다수의 금속판을 구비하는 금속판 구비 단계; 상기 금속판의 경계면에 접착성 절연성 부재를 형성하는 절연성 부재 구비 단계; 상기 절연성 부재를 통해 상기 금속판을 상호간에 적층하여 부착하는 라미네이팅 단계; 상기 금속판을 상기 경계면에 수직한 방향으로 부분 절단 및 완전 절단하여 상기 절연성 부재에 의해 전기적으로 절연된 다수의 영역을 갖는 기판을 구비하는 부분 절단 및 완전 절단 단계; 상기 기판의 분리된 다수의 영역에 각각 발광 칩을 부착하는 발광 칩 부착 단계; 상기 발광 칩과 상기 기판의 적어도 일 영역을 도전성 와이어로 연결하여, 상기 발광 칩이 직렬, 병렬 또는 직병렬로 연결되도록 하는 와이어 본딩 단계; 및 상기 발광 칩과 상기 도전성 와이어를 감싸도록 상기 기판에 보호층을 형성하는 보호층 형성 단계를 포함한다.
상기 부분 절단 및 완전 절단 단계는 분리된 다수의 영역이 같은 면적을 갖거나 또는 다른 면적을 갖도록 한다.
상기 부분 절단 및 완전 절단 단계중 상기 부분 절단 단계는 상기 기판중 다수의 영역이 분리되도록 홈을 형성하고, 상기 홈에 접착성 절연성 부재를 충진하여 이루어진다.
본 발명에 따른 광 소자 디바이스 및 그 제조 방법은 기판으로서 알루미늄 또는 알루미늄 합금이 이용됨으로써, 발광 칩의 열이 기판을 통하여 외부로 용이하고 신속하게 방출된다.
또한, 본 발명에 따른 광 소자 디바이스 및 그 제조 방법은 기판을 이루는 알루미늄 또는 알루미늄 합금이 배선층 역할을 함으로써, 별도의 복잡한 배선층을 구비할 필요가 없다.
또한, 본 발명에 따른 광 소자 디바이스 및 그 제조 방법은 기판을 다수의 절연층으로 적절히 분리함으로써, 다수의 발광 칩을 직렬, 병렬 또는 직병렬로 연결하여 면발광체를 용이하게 구현할 수 있다.
도 1a, 도 1b 및 도 1c는 본 발명의 일 실시예에 따른 광 소자 디바이스를 도시한 단면도, 평면도 및 등가 회로도이다.
도 2는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
도 3a 및 도 3b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 부분 확대도이다.
도 4는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 이다.
도 5a 및 도 5b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 이다.
도 6a 및 도 6b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 단면도이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다.
도 8a 및 도 8b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다.
도 9는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도이다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다.
도 11a 및 도 11b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다.
도 12a 및 도 12b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다.
도 13a 및 도 13b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다.
도 14는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스의 제조 방법을 도시한 순차 설명도이다.
도 15a 내지 도 15h는 도 14에 도시된 광 소자 디바이스의 제조 방법을 도시한 평면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 광 소자 디바이스의 제조 방법을 도시한 순차 설명도이다.
도 17a 내지 도 17f는 도 16에 도시된 광 소자 디바이스의 일부 제조 방법을 도시한 사시도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1a, 도 1b 및 도 1c는 본 발명의 일 실시예에 따른 광 소자 디바이스를 도시한 단면도, 평면도 및 등가 회로도이다.
도 1a 내지 도 1c에 도시된 바와 같이, 본 발명의 일 실시예에 따른 광 소자 디바이스(100)는 기판(110), 다수의 발광 칩(120), 다수의 도전성 와이어(130), 격벽(140) 및 보호층(150)을 포함한다.
상기 기판(110)은 대략 평평한 판 형태를 하며, 이는 다수의 도전성 벌크(111), 다수의 관통형 절연성 부재(112), 다수의 절연성 고정 부재(113), 다수의 도전층(114), 다수의 단자층(115) 및 다수의 절연층(116)을 포함한다.
상기 다수의 도전성 벌크(111)는 예를 들면 적어도 하나의 로우 방향(row direction) 및 적어도 하나의 칼럼 방향(column direction)으로 배열된다. 일례로, 상기 다수의 도전성 벌크(111)는, 도 1a 및 도 1b에 도시된 바와 같이, 한개의 로우와 세개의 칼럼으로 이루어질 수 있으나, 이러한 배열 형태로 본 발명이 한정되는 것은 아니다. 또한, 상기 도전성 벌크(111)는 전기 전도도와 열전도도가 모두 우수한 금속판으로 형성될 수 있다. 예를 들면, 상기 도전성 벌크(111)는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 철, 철 합금 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 이러한 재질로 본 발명이 한정되는 것은 아니다. 이와 같이 하여, 상기 도전성 벌크(111)는 전기적 신호를 상기 발광 칩(120)에 용이하게 전달할 뿐만 아니라, 상기 발광 칩(120)으로부터 발생된 열을 외부로 용이하고 신속하게 방출할 수 있다.
상기 다수의 관통형 절연성 부재(112)는 상기 다수의 도전성 벌크(111)의 사이에 개재되며, 상기 다수의 도전성 벌크(111)를 상호간 연결하여 하나의 기판(110)이 되도록 한다. 또한, 상기 관통형 절연성 부재(112)의 폭은 상기 도전성 벌크(111)의 폭에 비해 상대적으로 매우 작음으로써, 상기 기판(110)의 대부분 상기 도전성 벌크(111)로 이루어진다. 따라서, 본 발명에 따른 광 소자 디바이스(100)의 방열 성능이 더욱 향상된다. 상기 관통형 절연성 부재(112)는 상기 도전성 벌크(111)의 아노다이징에 의해 형성된 것이거나 또는 통상의 접착성 절연성 부재일 수 있으나, 본 발명이 상기 관통형 절연성 부재(112)의 재질을 한정하는 것은 아니다.
상기 다수의 절연성 고정 부재(113)는 상기 관통형 절연성 부재(112)의 상부와 하부에 각각 형성될 수 있다. 또한, 상기 절연성 고정 부재(113)는 상기 관통형 절연성 부재(112)의 상부 및 하부의 외주연에 위치되는 도전성 벌크(111)의 상면 및 하면의 일부 영역을 각각 덮을 수 있다. 이러한 절연성 고정 부재(113)는 상대적으로 연성인 상기 관통형 절연성 부재(112)를 보호할 뿐만 아니라, 상기 다수의 도전성 벌크(111)로 이루어진 기판(110)이 휘어지지 않도록 한다. 상기 절연성 고정 부재(113)는 예를 들면 폴리프탈아미드(Poly Phthal Amid, PPA), 에폭시 수지, 감광성 격벽 페이스트(Photo Sensitive Paste), 그 등가물 및 그 혼합물중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명이 상기 절연성 고정 부재(113)의 재질을 한정하는 것은 아니다.
상기 다수의 도전층(114)은 상기 도전성 벌크(111)의 상면에 형성된다. 이러한 도전층(114)은 실질적으로 상기 발광 칩(120)이 도전성 접착제(121)로 접착되거나, 도전성 와이어(130)가 본딩되는 영역이다. 또한, 상기 도전층(114)은 상기 발광 칩(120)으로부터 발생된 빛을 반사하는 영역이다. 이를 위해, 상기 도전층(114)은 전기 전도도 및 광반사도가 상대적으로 우수한 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 텅스텐(W), 팔라듐(Pd) 및 그 등가물 중에서 선택된 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다. 바람직하게는 상기 도전층(114)은 전기전도도 및 광반사도가 우수한 은(Ag)으로 형성될 수 있다.
상기 다수의 단자층(115)은 상기 도전성 벌크(111)의 하면에 형성된다. 예를 들면, 상기 단자층(115)은, 도 1a를 참조하면, 가장 좌측에 있는 도전성 벌크(111)의 하면과 가장 우측에 있는 도전성 벌크(111)의 하면에 각각 형성될 수 있다. 상기 단자층(115)은 본 발명에 따른 광 소자 디바이스(100)가 외부 장치(예를 들면, 마더보드, 메인보드 등등)에 실장되도록 하는 영역이다. 이를 위해 상기 단자층(115)은 구리(Cu), 니켈/금(Ni/Au), 니켈/팔라듐/금(Ni/Pd/Au), 은(Ag) 및 그 등가물 중에서 선택된 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다. 더불어, 도면에 도시되어 있지는 않지만, 상기 단자층(115)은 상기 도전성 벌크(111)에 스크류(screw) 또는 테이프(Tape) 등에 의해 전기적으로 부착된 별도의 도전 단자일 수도 있다.
상기 다수의 절연층(116)은 상기 도전성 벌크(111)의 하면에 형성된다. 예를 들면, 상기 절연층(116)은, 도 1a를 참조하면, 중심으로부터 가장 가까운 두 개의 도전성 벌크(111)의 하면에 형성될 수 있다. 이러한 절연층(116)은 도전성 벌크(111)의 하면이 노출되지 않도록 하여, 불필요한 전기적 쇼트가 발생하지 않도록 한다. 이를 위해, 상기 절연층(116)은 통상의 절연성 시트, 폴리이미드, PBO(Poly Benz Oxazole) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명이 상기 절연층(116)의 재질을 한정하는 것은 아니다. 더불어, 본 발명은 상기 절연층(116) 대신 방열판, 방열패드 또는 방열핀을 상기 도전성 벌크(111)의 하면에 직접 부착시킴으로써, 방열 성능이 더욱 개선되도록 할 수도 있다. 물론, 이 경우 상기 단자층(115)에는 일정한 두께 확보를 위해 별도의 솔더, 솔더 범프 또는 솔더 볼 등이 부착될 수 있다.
상기 다수의 발광 칩(120)은 상기 기판(110)중 적어도 어느 하나의 도전성 벌크(111)의 상면에 부착된다. 즉, 상기 발광 칩(120)은 도전성 접착제(121)에 의해 도전성 벌크(111)에 형성된 도전층(114)에 접착된다. 일례로, 발광 칩(120)은, 도 1b를 참조하면, 좌측의 첫 번째 도전성 벌크(111)의 상면에 형성된 도전층(114)에 4개가 접착된다. 또한, 발광 칩(120)은 두 번째 도전성 벌크(111)의 상면에 형성된 도전층(114)에 4개가 접착된다. 또한, 발광 칩(120)은 세 번째 도전성 벌크(111)의 상면에 형성된 도전층(114)에 4개가 접착된다. 더불어, 네 번째 도전성 벌크(111)의 상면에는 발광 칩(120)이 접착되지 않는다. 여기서, 상기 도전성 접착제(121)는 공융점 솔더(eutectic solder: Sn37Pb), 고융점 솔더(High lead solder: Sn95Pb), 납이 없는 솔더(lead-free solder: SnAg, SnAu, SnCu, SnZn, SnZnBi, SnAgCu, SnAgBi 등) 중 선택된 하나로 형성될 수 있으나, 본 발명이 상기 도전성 접착제(121)의 재질을 한정하는 것은 아니다. 한편, 도 1b에서는 비록 4ㅧ3개의 발광 칩 어레이를 도시 하였으나, 이러한 어레이로 본 발명이 한정되는 것도 아니다. 즉, 상기 발광 칩(120)의 로우 방향 개수 및 칼럼 방향 개수는 서로 같거나 또는 서로 다를 수 있으며, 그 위치도 다양하게 변경 가능하다. 또한, 상기 발광 칩(120)은 통상의 발광 다이오드(Light Emitting Diode, LED)일 수 있으며, 본 발명이 상기 발광 칩(120)의 종류를 한정하는 것은 아니다.
상기 다수의 도전성 와이어(130)는 상기 발광 칩(120)과 인접한 도전성 벌크(111)를 상호간 전기적으로 접속한다. 즉, 상기 도전성 와이어(130)는 일단이 상기 발광 칩(120)에 볼 본딩(ball bonding)되고, 타단이 상기 도전성 벌크(111)의 도전층(114)에 스티치 본딩(stitch bonding)될 수 있다. 물론, 그 반대도 가능하다. 이와 같이 하여, 어느 하나의 도전성 벌크(111)는 인접한 다른 도전성 벌크(111)와 상기 발광 칩(120) 및 도전성 와이어(130)를 통하여 전기적으로 접속된다. 일례로, 도전성 와이어(130)는, 도 1b를 참조하면, 첫 번째 칼럼의 발광 칩(120)을 두 번째 칼럼의 도전층(114)에 전기적으로 연결한다. 또한, 도전성 와이어(130)는 두 번째 칼럼의 발광 칩(120)을 세 번째 칼럼의 도전층(114)에 전기적으로 연결한다. 또한, 도전성 와이어(130)는 세 번째 칼럼의 발광 칩(120)을 네 번째 칼럼의 도전층(114)에 전기적으로 연결한다. 이러한 기판(110) 및 도전성 와이어(130)의 연결 구조에 의해, 본 발명의 일 실시예에 따른 광 소자 디바이스(100)는, 도 1c에 도시된 바와 같이, 대략 4개의 발광 칩이 상호간 병렬로 연결되고, 이러한 병렬 연결된 4개의 발광 칩 3쌍이 직렬로 연결된 형태를 한다.
상기 격벽(140)은 상기 기판(110)의 위에 일정 두께로 형성된다. 이러한 격벽(140)은 하기할 보호층(150)의 영역을 정의하는 역할을 한다. 더불어, 상기 격벽(140)은, 도 1b를 참조하면, 평면의 형태가 대략 사각 라인 형태로 형성되나 이러한 격벽(140)의 형상으로 본 발명이 한정되는 것은 아니다. 상기 격벽(140)은 광반사도가 좋은 에폭시 수지, 감광성 격벽 페이스트(PhotoSensitive barrier Rib paste, PSR) 또는 그 혼합물로 형성될 수 있고, 경우에 따라서는 실리콘으로 형성될 수도 있다. 그러나, 본 발명이 이러한 격벽(140)의 재질을 한정하는 것은 아니다.
상기 보호층(150)은 상기 기판(110) 위의 다수의 발광 칩(120) 및 다수의 도전성 와이어(130)를 모두 덮는다. 따라서, 상기 보호층(150)은 상기 기판(110) 위의 다수의 발광 칩(120) 및 다수의 도전성 와이어(130)를 외부의 전기적, 물리적, 기계적 및 화학적 환경으로부터 보호한다. 물론, 상기 보호층(150)은 상기 격벽(140)에 의해 수평 방향의 폭이 제한된다. 또한, 상기 보호층(150)은 에폭시 수지에 통상의 형광 물질을 혼합하여 형성될 수 있다. 상기 형광 물질은 상기 발광 칩(120)으로부터 발생된 가시광선 또는 자외선을 인가받으면 여기되고, 이후 안정화됨에 따라 가시광선을 발생시킨다. 따라서, 형광 물질로 형성된 상기 보호층(150)은 상기 발광 칩(120)으로부터 발생한 빛을 적녹청(RGB) 광으로 변환하거나, 백색광으로 변환시킬 수 있다. 따라서, 본 발명의 일 실시예에 따른 광 소자 디바이스(100)는 액정 표시 패널(Liquid Crystal Display Panel)의 백라이트 유닛(Back Light Unit, BLU) 등으로 사용될 수 있다. 즉, 본 발명의 일실시예에 따른 광 소자 디바이스(100)는 면발광 장치로 사용될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(200)는 앞에서 설명한 것과 거의 동일하다. 따라서, 여기서는 차이점만을 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 광 소자 디바이스(200)는 단자층(215)이 도전성 벌크(111)의 측면에 형성될 수 있다. 물론, 모든 도전성 벌크(111)의 하면에는 절연층(116)이 형성되어, 불필요한 전기적 쇼트가 발생하지 않도록 되어 있다. 이와 같이 하여, 본 발명의 다른 실시예에 따른 광 소자 디바이스(200)는 측면 방향에서 전기적 신호를 인가할 수 있다. 더불어, 도면에 도시되어 있지는 않지만, 상기 단자층(115)은 가장 좌측에 위치된 도전성 벌크(111)의 상면 및 가장 우측에 위치된 도전성 벌크(111)의 상면에도 형성될 수 있다. 이와 같이 하여, 본 발명의 다른 실시예에 따른 광 소자 디바이스(200)는 다양한 실장 형태가 가능하다. 즉, 외부 장치의 형태나 디자인에 따라 적절하게 단자층(215)의 위치를 변경하여, 광 소자 디바이스(200)를 용이하게 실장할 수 있다.
도 3a 및 도 3b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도 및 부분 확대도이다.
도 3a 및 도 3b에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(300)는 기판(110)을 이루는 다수의 도전성 벌크(111)의 상면에 다수의 미세 요철(凹凸) 또는 텍스처링(texturing)(111a)이 형성될 수 있다. 즉, 도전성 벌크(111)의 표면 거칠기가 상대적으로 높다. 이러한 미세 요철 또는 텍스처링(111a)은 통상의 샌드 블래스트(sand blast) 또는 화학적 에칭을 통해 구현될 수 있다. 이와 같이 도전성 벌크(111)의 상면에 다수의 미세 요철 또는 텍스처링(111a)이 형성됨으로써, 그 표면에 형성되는 도전층(114)의 표면에도 다수의 요철 또는 텍스처링(114a)이 형성된다. 이러한 요철 또는 텍스처링은 상기 발광 칩(120)을 접착시키는 도전성 접착제(121)의 접착 면적을 증가시킴으로써, 상기 발광 칩(120)의 접착 강도를 향상시킨다. 또한, 상기 요철 또는 텍스처링은 상기 보호층(150)의 접착 면적을 증가시킴으로써, 상기 보호층(150)의 접착 강도를 향상시킨다. 또한, 상기 요철 또는 텍스처링은 상기 격벽(140)의 접착 면적을 증가시킴으로써, 상기 격벽(140)의 접착 강도를 향상시킨다. 더욱이, 상기 요철 또는 텍스처링은 상기 보호층(150)과 상기 기판(110) 사이의 접착력을 증대시켜, 온도 변화에 따른 기판(110)과 보호층(150) 사이의 열팽창 계수(Coefficient Thermal Expansion) 차이에 따른 계면박리(界面剝離) 현상을 억제한다. 더욱이, 이러한 요철 또는 텍스처링은 상기 발광 칩(120)으로부터 발산되는 빛을 난반사시킴으로써, 휘도를 높이고, 조도를 균일화시켜, 더욱 우수한 면발광체를 제공한다.
도 4는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도이다.
도 4에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(400)는 로우 방향의 발광 칩(120)의 개수와 칼럼 방향의 발광 칩(120)의 개수가 서로 다르다. 예를 들면, 도 4에 도시된 바와 같이, 발광 칩(120)은 좌측의 첫 번째 도전성 벌크(111)의 상면에 형성된 도전층(114)에 2개가 접착된다. 또한, 발광 칩(120)은 두 번째 도전성 벌크(111)의 상면에 형성된 도전층(114)에 4개가 접착된다. 또한, 발광 칩(120)은 세 번째 도전성 벌크(111)의 상면에 형성된 도전층(114)에 2개가 접착된다. 더불어, 네 번째 도전성 벌크(111)의 상면에는 발광 칩(120)이 접착되지 않는다. 물론, 본 발명은 이러한 발광 칩(120)의 개수로 한정되는 것은 아니며, 목적하는 바에 따라 다양한 개수의 발광 칩(120)이 가능하다.
한편, 기판(110)의 상면에 형성되는 격벽(440)이 평면에서 볼 때 대략 원형 링 형태로 형성될 수 있다. 이에 따라, 상기 격벽(440)의 내측에 형성되는 보호층(450) 역시 평면에서 볼 때 대략 원형으로 형성된다. 물론, 본 발명은 이러한 격벽(440) 및 보호층(450)의 형성 형태를 한정하는 것은 아니다. 즉, 본 발명은 사용자의 원하는 목적 및 원하는 디자인에 적합하게 발광 칩(120)의 개수를 결정하여 배열할 수 있을 뿐만 아니라, 또한 격벽(440) 및 보호층(450)의 디자인도 다양하게 변경할 수 있다.
도 5a 및 도 5b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 단면도이다.
도 5a에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(500)는 격벽이 형성되지 않을 수 있다. 대신, 다수의 발광 칩(120)을 덮는 보호층(550)이 단면에서 볼 때 대략 상부가 볼록한 볼록 렌즈 형태로 형성될 수 있다. 이와 같이 하여, 본 발명은 초점을 갖는 면발광체를 구현할 수 있다. 물론, 반대로 본 발명은 상부가 오목한 오목 렌즈 형태로 형성될 수도 있다.
또한, 도 5b에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(500a)는 각각의 발광 칩(120)을 각각의 보호층(550a)이 덮는 구조도 가능하다. 또한, 상기 보호층(550a)은 돔 타입(dome type)의 렌즈(560)로 덮일 수 있다. 이러한 돔 타입 렌즈(560)는 몰딩 방법으로 제조될 수 있으며, 바람직하게 투명 또는 반투명 인캡슐란트가 몰딩되어 형성될 수 있다. 물론, 이러한 각각의 독립된 렌즈(560) 역시 단면에서 볼 때 대략 상부가 볼록한 볼록 렌즈 또는 상부가 오목한 오목 렌즈 형태로 형성될 수 있다. 더불어, 이러한 광 소자 디바이스(500a)는 각각의 발광 칩(120)이 독립된 보호층(550a) 및 돔 타입 렌즈(560)로 덮여 있기 때문에, 소잉(sawing)되어 낱개의 유닛 광 소자 디바이스로 구비될 수 있다. 즉, 각각의 돔 타입 렌즈(560) 사이의 기판(110)이 소잉됨으로써, 낱개의 유닛 광 소자 디바이스가 구비될 수 있다. 여기서, 상기 소잉은 통상의 다이아몬드 블레이드, 레이저 빔, 화학적 식각 및 그 등가 방법중 선택된 어느 하나가 이용될 수 있으며, 본 발명에서 이러한 소잉 방법을 한정하는 것은 아니다.
도 6a 및 도 6b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 단면도이다.
도 6a 및 도 6b에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(600)는 기판(610), 다수의 발광 칩(620), 다수의 도전성 와이어(630), 격벽(640) 및 보호층(650)을 포함한다.
상기 기판(610)은 제1도전성 벌크(611a), 제2도전성 벌크(611b), 제1,2도전성 벌크(611a,611b) 사이의 관통형 절연성 부재(612)를 포함한다. 더불어, 상기 기판(610)은 절연성 고정 부재(613), 도전층(614) 및 단자층(615)을 더 포함한다.
상기 제1도전성 벌크(611a)는 대략 원판 형태로 형성된다. 상기 제2도전성 벌크(611b)는 상기 제1도전성 벌크(611a)를 대략 감싸는 원판 링 형태로 형성된다.
상기 관통형 절연성 부재(612)는 상기 제1,2도전성 벌크(611a,611b)의 사이에 개재된다.
상기 절연성 고정 부재(613)는 상기 관통형 절연성 부재(612)의 상부와 하부에는 형성되며, 이러한 절연성 고정 부재(613)는 상기 제1,2도전성 벌크(611a,611b)의 상면 및 하면의 일부 영역을 덮는다.
상기 도전층(614)은 상기 제1,2도전성 벌크(611a,611b)의 상면에 각각 형성된다.
상기 단자층(615)은 상기 제1,2도전성 벌크(611a,611b)의 하면에 각각 형성된다.
여기서, 상기 제1,2도전성 벌크(611a,611b), 관통형 절연성 부재(612), 절연성 고정 부재(613), 도전층(614) 및 단자층(615)의 재질은 이미 위에서 설명하였으므로, 구체적인 재질의 설명은 생략한다.
상기 다수의 발광 칩(620)은 상기 제1도전성 벌크(611a) 또는 상기 제2도전성 벌크(611b)에 위치될 수 있다. 일례로, 도 6a 및 도 6b에 도시된 바와 같이, 상기 다수의 발광 칩(620)은 도전성 접착제(621)를 통하여 제2도전성 벌크(611b)의 도전층(614) 위에 대략 방사상으로 접착될 수 있다.
상기 다수의 도전성 와이어(630)는 상기 다수의 발광 칩(620)을 상기 기판(610)중 상기 제1도전성 벌크(611a) 또는 상기 제2도전성 벌크(611b)에 접속한다. 일례로, 도 6a 및 도 6b에 도시된 바와 같이, 상기 다수의 도전성 와이어(630)는 발광 칩(620)을 제1도전성 벌크(611a)의 도전층(614)에 접속한다.
상기 격벽(640)은 상기 기판(610)중 제2도전성 벌크(611b)의 상면에 평면상 대략 원형 링 형태로 형성될 수 있다.
상기 보호층(650)은 상기 격벽(640)의 내측 영역에 형성된다. 따라서, 상기 보호층(650)은 상기 기판(610)에 형성된 다수의 발광 칩(620) 및 도전성 와이어(630)를 덮으며, 이들을 외부 환경으로부터 보호한다.
이와 같이 하여, 본 발명은 기판(610)중 발광 칩(620)이 부착되는 제2도전성 벌크(611b)의 면적을 상대적으로 크게 함으로써, 방열 성능을 증가시킬 수 있다. 반대로, 본 발명은 기판(610)중 제1도전성 벌크(611a)의 면적을 상대적으로 더 크게 하고, 상기 제1도전성 벌크(611a)에 다수의 발광 칩(620)을 부착하는 것도 가능하다.
여기서, 본 발명은 기판(610)의 평면 형태를 원형으로 한정하는 것은 아니며, 사용자의 디자인, 사용 목적 및 용도에 따라 다양하게 변형 가능함은 당연하다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다.
도 7a에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(700)는 발광 칩(120)의 다양한 직병렬 연결을 위해 기판(710)을 이루는 다수의 도전성 벌크(711)가 세로 방향뿐만 아니라 가로 방향으로도 분할되어 형성된다. 예를 들면, 다수의 도전성 벌크(711)가 4개의 칼럼으로 분할 형성되는 동시에, 2개의 로우로 분할 형성된다. 물론, 각 도전성 벌크(711)의 사이에는 관통형 절연성 부재(712)가 형성되어, 각 도전성 벌크(711)가 전기적으로 분리되도록 한다. 더불어, 가장 우측에 있는 도전성 벌크(711)는 분할되지 않음으로써, 첫 번째 로우에 위치된 발광 칩(120)과, 두 번째 로우에 위치된 발광 칩(120)이 상기 가장 우측에 있는 도전성 벌크(711)에 의해 전기적으로 직접 접속되도록 한다. 또한, 가장 좌측의 첫 번째 로우에 위치된 도전성 벌크(711)의 하면에 단자층(도시되지 않음)이 형성되고, 또한 가장 좌측의 두 번째 로우에 위치된 도전성 벌크(711)의 하면에 단자층(도시되지 않음)이 형성될 수 있다. 여기서, 실질적으로 상기 관통형 절연성 부재(712)의 상면 및 하면에는 상술한 바와 같은 절연성 고정 부재가 형성될 수 있음은 당연하다. 더욱이, 기본적으로 기판(710)을 이루는 도전성 벌크(711) 및 관통형 절연성 부재(712)의 형태가 약간 상이할뿐 나머지 구성 요소의 형태는 상술한바와 동일하다.
한편, 첫 번째 로우에 위치된 첫 번째 칼럼의 도전성 벌크(711)에 2개의 발광 칩(120)이 접속된다. 또한, 첫 번째 로우에 위치된 두 번째 칼럼의 도전성 벌크(711)에 2개의 발광 칩(120)이 접속된다. 또한, 첫 번째 로우에 위치된 세 번째 칼럼의 도전성 벌크(711)에 2개의 발광 칩(120)이 접속된다. 또한, 두 번째 로우에 위치된 네 번째 칼럼의 도전성 벌크(711)에 2개의 발광 칩(120)이 접속된다. 또한, 두 번째 로우에 위치된 세 번째 칼럼의 도전성 벌크(711)에 2개의 발광 칩(120)이 접속된다. 또한, 두 번째 로우에 위치된 두 번째 칼럼의 도전성 벌크(711)에 2개의 발광 칩(120)이 접속된다. 더불어, 도전성 와이어(130)는 각 발광 칩(120)에 일단이 접속되고, 타단은 이웃하는 도전성 벌크(711)에 접속된다.
이러한 구성에 의해, 도 7b에 도시된 바와 같이, 2개의 발광 칩이 상호간 병렬로 연결되고, 이러한 병렬 연결된 2개의 발광 칩 6쌍이 직렬로 연결된 면발광 광 소자 디바이스가 제공된다.
도 8a 및 도 8b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다.
도 8a에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(800)는 발광 칩(120)의 다양한 직병렬 연결을 위해 기판(810)을 이루는 다수의 도전성 벌크(811)가 다수의 세로 방향뿐만 아니라 다수의 가로 방향으로도 분할되어 형성된다. 예를 들면, 다수의 도전성 벌크(811)가 4개의 칼럼으로 형성되는 동시에, 4개의 로우로도 형성된다. 물론, 각 도전성 벌크(811) 사이에는 관통형 절연성 부재(812)가 형성되어, 각 도전성 벌크(811)가 전기적으로 분리되도록 한다. 더불어, 인접하는 로우 방향의 특정 도전성 벌크(811)는 분할되지 않음으로써, 첫 번째 로우에 위치된 발광 칩(120)과 두 번째 로우에 위치된 발광 칩(120), 그리고 두 번째 로우에 위치된 발광 칩(120)과 세 번째 로우에 위치된 발광 칩(120), 그리고 세 번째 로우에 위치된 발광 칩(120)과 네 번째 로우에 위치된 발광 칩(120)이 전기적으로 직접 접속되도록 한다. 또한, 가장 좌측의 첫 번째 로우에 위치된 도전성 벌크(811)의 하면에 단자층(도시되지 않음)이 형성되고, 또한 가장 좌측의 네 번째 로우에 위치된 도전성 벌크(811)의 하면에 단자층(도시되지 않음)이 형성될 수 있다.
한편, 첫 번째 로우에 위치된 첫 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 첫 번째 로우에 위치된 두 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 첫 번째 로우에 위치된 세 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 두 번째 로우에 위치된 네 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 두 번째 로우에 위치된 세 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 두 번째 로우에 위치된 두 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 세 번째 로우에 위치된 첫 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 세 번째 로우에 위치된 두 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 세 번째 로우에 위치된 세 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 네 번째 로우에 위치된 네 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 네 번째 로우에 위치된 세 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다. 또한, 네 번째 로우에 위치된 두 번째 칼럼의 도전성 벌크(811)에 1개의 발광 칩(120)이 접속된다.
더불어, 도전성 와이어(130)는 각 발광 칩(120)에 일단이 접속되고, 타단은 이웃하는 도전성 벌크(811)에 접속된다.
이러한 구성에 의해, 도 8b에 도시된 바와 같이, 12개의 발광 칩이 직렬로 연결된 면발광 광 소자 디바이스가 제공된다.
도 9는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도이다.
도 9에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(900)는 기판(910)을 이루는 도전성 벌크(911)가 대략 6개의 칼럼으로 이루어질 수 있다. 물론, 각 도전성 벌크(911) 사이에는 관통형 절연성 부재(912)가 개재된다. 또한, 가장 좌측에 위치된 첫 번째 칼럼의 도전성 벌크(911)의 하면에 단자층(도시되지 않음)이 형성되고, 가장 우측에 위치된 여섯 번째 칼럼의 도전성 벌크(911)의 하면에 또 다른 단자층(도시되지 않음)이 형성된다. 또한, 기판(910)을 이루는 각 도전성 벌크(911)에는 발광 칩(120)이 지그재그 형태로 부착되며, 각 발광 칩(120)은 인접한 다른 도전성 벌크(911)에 도전성 와이어(130)로 연결된다. 이러한 구성에 의해, 5개의 발광 칩이 직렬로 연결된 면발광 광 소자 디바이스가 제공된다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다. 여기서, 설명의 편의상 발광 칩 및 도전성 와이어를 덮는 보호층은 도시되어 있지 않다.
도 10a에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(1000)는 기판(1010)이 다수의 도전성 벌크(1011), 상기 다수의 도전성 벌크(1011) 사이에 개재된 관통형 절연성 부재(1012), 상기 다수의 도전성 벌크(1011)중 선택된 적어도 하나의 도전성 벌크(1011)의 상면에 형성된 절연층(1017), 상기 다수의 도전성 벌크(1011)중 선택된 적어도 하나의 도전성 벌크(1011)의 상면에 형성된 도전층(도시되지 않음)으로 이루어진다. 즉, 상기 도전성 벌크(1011)는 3개의 칼럼으로 형성되고, 이중에서 중앙에 있는 도전성 벌크(1011)의 상면에 절연층(1017)이 형성된다. 또한, 좌,우 양측의 도전성 벌크(1011)의 상면에 도전층(도시되지 않음)이 형성된다. 더불어, 좌,우 양측의 도전성 벌크(1011)의 하면에 단자층(도시되지 않음)이 형성된다.
한편, 다수의 발광 칩(120)은 상기 절연층(1017)에 접착된다. 여기서, 상기 발광 칩(120)은 상기 절연층(1017) 위에 접착되기 때문에, 중앙의 도전성 벌크(1011)와 전기적으로 연결되지 않는다.
또한, 다수의 도전성 와이어(130)는 인접한 발광 칩(120) 상호간을 전기적으로 연결하거나, 또는 발광 칩(120)과 이에 인접한 도전성 벌크(1011)를 상호간 전기적으로 연결한다. 예를 들면, 첫 번째 로우의 발광 칩(120) 상호간 도전성 와이어(130)에 의해 전기적으로 연결되고, 좌,우측 양단에 위치된 발광 칩(120)은 좌,우측 양단의 도전성 벌크(1011)에 도전성 와이어(130)로 연결된다. 이러한 연결 방식은 두 번째 로우 및 세 번째 로우의 발광 칩(120)도 모두 동일하다.
이러한 구성에 의해, 도 10b에 도시된 바와 같이, 4개의 발광 칩이 직렬로 연결되고, 이러한 직렬 연결된 4개의 발광 칩 4쌍이 병렬로 연결된 면발광 광 소자 디바이스가 제공된다.
도 11a 및 도 11b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다. 여기서, 설명의 편의상 발광 칩 및 도전성 와이어를 덮는 보호층은 도시되어 있지 않다.
도 11a에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(1100)는 좌,우측 양단에 위치된 도전성 벌크(1111)에 가로 방향의 관통형 절연성 부재(1112)가 더 형성된다. 즉, 좌,우측 양단의 도전성 벌크(1111)는 두 개의 로우 형태로 분할된다. 또한, 좌측 상단에 위치된 도전성 벌크(1111)의 하면에 단자층(도시되지 않음)이 형성되고, 우측 하단에 위치된 도전성 벌크(1111)의 하면에 단자층(도시되지 않음)이 형성된다.
이러한 구성에 의해, 도 11b에 도시된 바와 같이, 9개의 발광 칩이 직렬로 연결된 면발광 광 소자 디바이스가 제공된다.
도 12a 및 도 12b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다. 여기서, 설명의 편의상 발광 칩 및 도전성 와이어를 덮는 보호층은 도시되어 있지 않다.
도 12a에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(1200)는 절연층(1017) 위에 형성된 모든 발광 칩(120)이 도전성 와이어(130)에 의해 직렬로 연결될 수 있다. 물론, 첫 번째 로우 및 첫 번째 칼럼의 발광 칩(120)은 도전성 와이어(130)에 의해 좌측의 도전성 벌크(1211)에 전기적으로 연결되고, 세 번째 로우 및 세 번재 칼럼의 발광 칩(120)은 도전성 와이어(130)에 의해 우측의 도전성 벌크(1211)에 전기적으로 연결된다.
이러한 구성에 의해, 도 12b에 도시된 바와 같이, 9개의 발광 칩이 직렬로 연결된 면 발광 광 소자 디바이스가 제공된다.
도 13a 및 도 13b는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스를 도시한 평면도 및 등가 회로도이다. 여기서, 설명의 편의상 발광 칩 및 도전성 와이어를 덮는 보호층은 도시되어 있지 않다.
도 13a 및 도 13b에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스(1300)는 기판(1310)이 한 장의 도전성 벌크(1311)와, 상기 도전성 벌크(1311)의 상면 전체에 형성된 절연층(1312)과, 상기 절연층(1312)의 표면에 형성된 다수의 전극층(1313)과, 상기 절연층(1312)의 표면에 형성된 다수의 단자층(1314)을 포함한다. 여기서, 상기 다수의 전극층(1313)은 세 개의 로우와 세 개의 칼럼 형태로 형성된다. 이러한 전극층(1313)은 발광 칩(120) 및 도전성 와이어(130)가 전기적으로 접속되는 영역이므로, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 텅스텐(W), 팔라듐(Pd) 및 그 등가물 중에서 선택된 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다. 또한, 상기 전극층(1313)은 통상의 스프레이법, 페이스트법 및 잉크 프린팅법 등에 의해 형성될 수 있음으로써, 상기 전극층(1313)의 모양, 위치 등이 원하는 대로 형성될 수 있다. 더불어, 이러한 전극층(1313)은 하기할 발광 칩(120)이 직렬, 병렬 또는 직병렬로 연결될 수 있는 다양한 모양으로 형성될 수 있음은 당연하다.
발광 칩(120)은 상기 각각의 전극층(1313)에 도전성 접착제(도시되지 않음)를 통하여 접착되고, 도전성 와이어(130)는 상기 단자층(1314)과 상기 전극층 (1313), 상기 발광 칩(120)과 상기 전극층 (1313), 상기 발광 칩(120)과 상기 단자층(1314)을 전기적으로 연결한다. 일례로, 첫 번째 로우 및 첫 번째 칼럼의 전극층 (1313)은 인접한 단자층(1314)에 도전성 와이어(130)를 통하여 전기적으로 연결된다. 또한, 세 번째 로우 및 세 번재 칼럼의 발광 칩(120)은 인접한 단자층(1314)에 도전성 와이어(130)를 통하여 전기적으로 연결된다.
이러한 구성에 의해, 도 13b에 도시된 바와 같이, 9개의 발광 칩이 직렬로 연결된 면발광 광 소자 디바이스를 제공한다.
이하에서는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스의 일 제조 방법을 설명하도록 한다.
도 14는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스의 제조 방법을 도시한 순차 설명도이다.
도 14에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스의 일 제조 방법은 패턴층 형성 단계(S1), 관통형 절연성 부재 형성 단계(S2), 패턴층 제거 단계(S3), 봉공 처리 단계(S4), 도전층 및 단자층 형성 단계(S5), 격벽 형성 단계(S6), 발광 칩 부착 단계(S7), 와이어 본딩 단계(S8), 보호층 형성 단계(S9)를 포함할 수 있다.
도 15a 내지 도 15h는 도 14에 도시된 광 소자 디바이스의 제조 방법을 도시한 평면도이다. 이하에는 도 14를 함께 참조한다. 여기서, 본 발명에 의해 제조된 광 소자 디바이스는 기본적으로 도 7a에 도시된 것과 같다.
도 14 및 도 15a를 참조하면, 상기 패턴층 형성 단계(S1)에서는 금속판(110')의 상면 및 하면에 패턴층(10)을 형성한다. 상기 금속판(110')은 알루미늄, 알루미늄 합금, 구리, 구리 합금, 철, 철 합금 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 이러한 재질로 본 발명이 한정되는 것은 아니다. 또한, 상기 패턴층(10)은 마스크 용액을 도포한 이후 노광 및 현상을 하거나, 또는 패턴이 형성된 드라이 필름을 부착하는 방식을 통해 형성될 수 있다.
도 14 및 도 15b를 참조하면, 상기 관통형 절연성 부재 형성 단계(S2)에서는 상기 패턴층(10)에 의해 노출된 영역을 아노다이징(anodizing) 처리하여 관통형 절연성 부재(712)를 형성한다. 상기 관통형 절연성 부재(712)는 상기 금속판(110')의 두께 방향 즉, 수직 방향으로 관통하여 형성되며, 상기 금속판(110')의 폭 방향을 따라 형성된다. 상기 관통형 절연성 부재(712)는 상기 금속판(110')를 다수의 영역으로 분리하며, 상기 분리된 영역은 모두 동일한 넓이를 가지거나 또는 서로 다른 넓이를 가질 수 있다. 또한, 상기 관통형 절연성 부재(712)는 두께 방향을 따라 평평한 측면을 갖도록 형성되거나 또는 상기 금속판(110')의 상면 및 하면에서 아노다이징이 진행됨에 따라 측면의 중앙이 오목한 더블콘(double cone)의 형상을 갖도록 형성될 수도 있다.
도 14 및 도 15c를 참조하면, 상기 패턴층 제거 단계(S3)에서는 상기 패턴층(10)을 기판(710)으로부터 분리하여 제거한다. 상기 패턴층(10)이 마스크 용액으로 이루어진 경우 에싱 공정을 통해 제거될 수 있고, 드라이 필름의 경우 기판(710)으로부터 탈착하여 제거될 수 있다.
도 14를 참조하면, 상기 봉공 처리 단계(S4)에서는 상기 관통형 절연성 부재 형성 단계(S3)에서 형성된 관통형 절연성 부재(712)의 내부에 존재하는 미세 크기의 기공을 BCB(Benzocyclobuten), 절연 유기물 및 증류수 중에서 선택된 어느 하나 또는 그 조합을 이용하여 채우거나 상기 기공의 미세 기공의 입구를 막아준다. 이것은 상기 관통형 절연성 부재(712)가 외부에서 가해지는 힘에 의해 쉽게 부서지는 취성을 갖기 때문에, 가장 취약한 부위인 기공을 상기 물질들로 채워줌으로써, 상기 관통형 절연성 부재(712)의 기계적 강도를 높이고 절연 성능을 향상시키기 위함이다.
그리고 상기 기공을 BCB 또는 절연 유기물을 이용하여 봉공 처리한 경우, 열을 가하여 일정 온도에서 경화시키는 열 경화 단계가 더 이루어질 수 있다. 더불어, 추가적으로 상기 관통형 절연성 부재(712)의 상부 및 하부에 절연성 고정 부재(도시되지 않음)를 더 형성함으로써, 상기 관통형 절연성 부재(712)의 강도를 더욱 향상시킬 수도 있다. 이러한 절연성 고정 부재는 기판(710)의 상면 및 하면의 일부 영역을 덮도록 함으로써, 기판(710)의 휨 현상도 방지되도록 할 수 있다. 이러한 절연성 고정 부재는 폴리프탈아미드(Poly Phthal Amid, PPA), 에폭시 수지, 감광성 격벽 페이스트(Photo Sensitive Paste), 그 등가물 및 그 혼합물중에서 선택된 어느 하나로 형성될 수 있으나, 본 발명이 상기 절연성 고정 부재의 재질을 한정하는 것은 아니다.
또한, 상기 봉공 처리 단계(S4)의 이후에는 상기 기판(710)의 표면에 발생한 버(burr) 또는 스크래치(scratch)를 제거하는 연마 단계가 더 이루어질 수 있다.
또한, 상기 연마 단계를 통해 상기 기판(710)의 일 영역에 접합될 발광 칩에서 발생하는 광원이 효과적으로 반사되어 광효율이 증가될 수 있다. 이러한 연마 단계는 통상적으로 버프(buff) 연마를 통해 이루어질 수 있다.
도 14 및 도 15d를 참조하면, 상기 도전층 및 단자층 형성 단계(S5)에서는 상기 기판(710)의 상면에 도전층(114)을 형성하고, 도시되지 않은 기판(710)의 하면에 단자층을 형성한다. 상기 도전층(114) 및 단자층은 각각 단일층 또는 이중층으로 형성될 수 있다. 또한, 상기 도전층(114)은 전기전도도가 우수하고 전기 접점성이 우수한 금, 은, 구리, 알루미늄, 니켈, 텅스텐, 팔라듐 및 이들의 조합으로 형성될 수 있다. 여기서, 상기 도전층(114)은 기판(710)의 모든 영역 상면에 형성된다. 상기 단자층은 전기 전도도가 우수한 구리, 니켈/금으로 형성될 수 있다. 여기서, 상기 단자층은 예를 들면 기판(710)중 첫 번째 로우 및 첫 번째 칼럼의 영역 하면과, 두 번째 로우 및 첫 번째 칼럼의 영역 하면에 형성된다.
또한, 상기 도전층(114) 및 단자층을 형성하는 방법으로는 무전해 도금법, 전해 도금법, 페이스트법, 스프레이법(플라즈마 아크 스프레이법, 콜드 스프레이법), 잉크 프린팅법 중에서 선택된 어느 하나 또는 이들의 조합을 통해 형성될 수 있다.
일 예로, 이후 연결될 도전성 와이어(130)의 재질이 금(Au)인 경우, 상기 도전층(114)은 전기전도성이 우수하고, 발광 칩의 광을 효율적으로 반사할 수 있는 은(Ag)을 이용하여 형성할 수 있다. 또한, 상기 도전성 와이어(130)의 재질이 알루미늄(Al)인 경우, 상기 도전층(114)이 없어도 상기 도전성 와이어(130)는 상기 기판(710)에 우수한 접합력으로 접합할 수 있다.
특히, 무전해 도금법 또는 전해 도금법을 이용하는 경우, 상기 기판(710)의 소정 영역에만 선택적으로 상기 도전층(114) 및 단자층이 형성되도록 별도의 마스킹(masking) 처리를 할 수 있다.
또한, 상기 스프레이법을 이용하는 경우, 별도의 마스크를 사용하여 기판(710)의 소정 영역 위에 선택적으로 상기 도전층(114) 및 단자층을 형성할 수 있다.
도 14 및 도 15e를 참조하면, 상기 격벽 형성 단계(S6)에서는 상기 도전층(114)의 상부에 격벽(140)을 형성한다. 상기 격벽(140)은 상기 도전층(114)의 상면으로부터 각각 수직 방향으로 돌출되어 형성된다. 상기 격벽(140)은 스크린 프린팅법 또는 몰드(mold)법을 이용하여 형성될 수 있으며, 재질로는 폴리프탈아미드(Poly Phthal Amid, PPA), 에폭시 수지, 감광성 격벽 페이스트(PSR) 또는 그 혼합물을 이용하거나, 실리콘을 이용하여 형성될 수 있다.
도 14 및 도 15f를 참조하면, 상기 발광 칩 부착 단계(S7)에서는 상기 기판(710)에 로우와 칼럼 형태 즉, 매트릭스 형태로 구비된 영역의 상부에 다수의 발광 칩(120)을 부착한다. 상기 발광 칩(120)은 상술한 바와 같이 발광 다이오드(LED)일 수 있다. 상기 발광 칩(120)은 하면의 도전성 접착제(도시되지 않음)를 통해 상기 기판(710)의 여러 영역에 부착됨으로써, 면발광을 위한 어레이를 이룬다.
도 14 및 도 15g를 참조하면, 상기 와이어 본딩 단계(S8)에서는 도전성 와이어(130)를 이용하여 상기 발광 칩(120)과 상기 도전층(114)을 연결한다. 이러한 도전성 와이어(130)의 본딩에 의해 상기 발광 칩(120)은 직렬, 병렬 또는 직병렬의 연결 구조를 갖게 된다. 물론, 상기 도전층(114)에 전달된 외부 신호는 상기 도전성 와이어(130)를 통해 상기 발광 칩(120)에 전달되어, 상기 발광 칩(120)의 발광을 제어하게 된다.
도 14 및 도 15h를 참조하면, 상기 보호층 형성 단계(S9)에서는 상기 격벽(140)에 의해 구획된 영역에 형광 물질을 도포하여 보호층(150)을 형성한다.
상기 보호층(150)은 상기 발광 칩(120) 및 도전성 와이어(130)를 감싸도록 상기 기판(710)의 상부에 형성된다. 상기 보호층(150)은 상기 발광 칩(120) 등을 외부의 물리적, 기계적, 전기적 및 화학적 충격으로부터 보호한다. 또한, 상기 보호층(150)은 상기 발광 칩(120)에서 생성된 빛을 백색광으로 변환시킬 수 있다.
이하에서는 본 발명의 또 다른 실시예에 따른 광 소자 디바이스의 다른 제조 방법을 설명하도록 한다.
도 16은 본 발명의 또 다른 실시예에 따른 광 소자 디바이스의 제조 방법을 도시한 순차 설명도이다.
도 16을 참조하면, 본 발명의 또 다른 실시예에 따른 광 소자 디바이스의 다른 제조 방법은 금속판 구비 단계(S11), 접착성 절연 부재 구비 단계(S12), 라미네이팅 단계(S13), 부분 절단 및 완전 절단 단계(S14), 도전층 및 단자층 형성 단계(S15), 격벽 형성 단계(S16), 발광 칩 부착 단계(S17), 와이어 본딩 단계(S18), 보호층 형성 단계(S19)를 포함할 수 있다.
도 17a 내지 도 17f는 도 16에 도시된 광 소자 디바이스의 일부 제조 방법을 도시한 사시도이다. 이하에서 도 16을 함께 참조한다. 여기서, 본 발명에 의해 제조된 광 소자 디바이스는 기본적으로 도 7a에 도시된 것과 같다.
도 16 및 도 17a를 참조하면, 상기 금속판 구비 단계(S11)에서는 판상으로 이루어진 네 개의 금속판(111', 112', 113',114')를 구비한다. 여기서, 상기 금속판(111', 112', 113',114')은 네 개로 도시되어 있지만 이에 한정되는 것은 아니며, 원하는 기판의 영역에 대응되는 수로 구비될 수 있다. 상기 금속판(111', 112', 113',114')는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 철, 철 합금 중에서 선택된 어느 하나로 이루어질 수 있다. 또한, 상기 금속판(111', 112', 113',114')은 이후 접착성 절연성 부재와 부착력을 높이고, 금속판(111', 112', 113',114')간의 절연성 및 내전압성을 증가시키기 위해 표면이 아노다이징 처리될 수 있다. 또한, 상기 금속판(111', 112', 113',114')은 접착성 절연성 부재와의 부착력을 높이기 위해 경계면에 샌드 블라스트(sand blast), 화학적 에칭, 그라인딩 또는 폴리싱 처리를 하여 표면 거칠기를 구비할 수도 있다. 각 금속판(111', 112', 113',114')은 수직 방향으로 나란하게 위치하며, 이후 기판의 각 영역을 구성하게 된다.
도 16 및 도 17b를 참조하면, 상기 접착성 절연성 부재 구비 단계(S12)에서는 상기 금속판(111', 112', 113',114')의 사이 경계면에 접착성 절연성 부재(115')를 구비한다.
상기 접착성 절연성 부재(115')는 상기 금속판(111', 112', 113',114')를 결합시키되, 상기 금속판(111', 112', 113',114')들이 서로 전기적으로 독립되도록 한다. 상기 접착성 절연성 부재(115')는 액상 형태의 접착제 또는 시트 형태의 필름으로 이루어질 수 있다.
상기 접착성 절연성 부재(115')는 이후 기판(710)의 관통형 절연성 부재(712)를 구성하게 된다.
도 16 및 도 17c를 참조하면, 상기 라미네이팅 단계(S13)에서는 상기 접착부재(115')를 매개로 하여 상기 금속판(111', 112', 113',114')를 적층한다. 즉, 상기 금속판(111', 112', 113',114')의 사이에 접착성 절연성 부재(115')가 구비되어, 부착력 및 전기적 절연성을 제공한다.
도 16, 도 17d 내지 도 17f를 참조하면, 상기 부분 절단 및 완전 절단 단계(S14)에서는 접착부재(115')를 통해 적층된 상기 금속판(111', 112', 113',114')을 길이 방향을 따라 적어도 하나의 부분 절단을 수행하고, 상기 부분 절단에 의해 형성된 요홈(116')에 접착성 절연 부재(115')를 채워 넣은 후, 다시 상기 금속판(111', 112', 113',114')을 두께 방향으로 완전 절단한다. 즉, 도 17d에 도시된 바와 같이 금속판(111', 112', 113',114')을 길이 방향을 따라 적어도 하나의 부분 절단을 수행함으로써 일정 깊이의 요홈(116')이 형성되도록 한다. 이어서, 도 17e에 도시된 바와 같이 상기 요홈(116')에 접착성 절연 부재(115')를 채워 넣는다. 이어서, 도 17f에 도시된 바와 같이 상기 금속판(111', 112', 113', 114')을 두께 방향으로 완전 절단하여, 하나의 완전한 기판(710)을 분리해 낸다.
그 결과, 기판(710)은 다수의 영역이 다수의 로우와 다수의 칼럼을 갖는 형태로 제조된다. 즉, 상기 기판(710)은 다수의 영역이 매트릭스 형태로 배열되고, 또한 각 영역은 전기적으로 분리된 형태를 한다. 더불어, 상기 다수의 영역은 모두 같은 넓이를 가지거나 또는 다른 넓이를 가질 수 있다. 여기서, 완전 절단시 수평 방향으로의 이격 간격(t)은 상기 기판(710)의 최종적인 수직 방향으로의 두께를 형성하게 된다. 또한, 상기 부분 절단 및 완전 절단 단계(S14)의 이후에는 버(burr) 및 스크래치(scratch)를 제거하고, 발광 칩의 광원을 보다 효율적으로 반사시키기 위한 연마 단계가 더 이루어질 수 있다.
이후 도전층 및 단자층 형성 단계(S15), 격벽 형성 단계(S16), 발광 칩 부착 단계(S17), 와이어 본딩 단계(S18) 및 보호층 형성 단계(S19)가 더 수행되어 본 발명의 또 다른 실시예에 따른 광 소자 디바이스가 제조될 수 있다. 다만, 상기 도전층 및 단자층 형성 단계(S15), 격벽 형성 단계(S16), 발광 칩 부착 단계(S17), 와이어 본딩 단계(S18) 및 보호층 형성 단계(S19)는 앞선 실시예와 동일하다. 따라서, 상기 단계에 대한 상세한 설명은 생략하기로 한다.
이상에서 설명한 것은 본 발명에 따른 광 소자 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100; 본 발명에 따른 광 소자 디바이스
110; 기판 111; 도전성 벌크
112; 관통형 절연성 부재 113; 절연성 고정 부재
114; 도전층 115; 단자층
116; 절연층 120; 발광 칩
130; 도전성 와이어 140; 격벽
150; 보호층

Claims (24)

  1. 삭제
  2. 기판;
    상기 기판에 위치된 다수의 발광 칩;
    상기 기판과 상기 발광 칩을 전기적으로 연결하며, 상기 기판과 함께 상기 다수의 발광 칩이 직렬, 병렬 또는 직병렬로 연결되도록 하는 다수의 도전성 와이어; 및,
    상기 기판 위의 상기 발광 칩 및 상기 도전성 와이어를 덮는 보호층을 포함하되,
    상기 기판은 적어도 하나의 로우 방향(row direction) 및 적어도 하나의 칼럼 방향(column direction)으로 배열된 다수의 도전성 벌크; 상기 다수의 도전성 벌크 사이에 개재된 관통형 절연성 부재; 및 상기 다수의 도전성 벌크의 상면에 형성된 도전층을 포함하는 것을 특징으로 하는 광 소자 디바이스.
  3. 제 2 항에 있어서,
    상기 발광 칩은
    적어도 하나의 상기 도전층에 도전성 접착제로 접착되고, 상기 도전층에 이웃하는 다른 도전층에 상기 도전성 와이어로 접속된 것을 특징을 하는 광 소자 디바이스.
  4. 제 2 항에 있어서,
    상기 관통형 절연성 부재는 상부와 하부에 각각 상기 도전성 벌크를 덮는 절연성 고정 부재가 더 형성된 것을 특징으로 하는 광 소자 디바이스.
  5. 제 2 항에 있어서,
    상기 도전성 벌크중 선택된 적어도 어느 하나의 도전성 벌크의 상면, 하면 또는 측면에 단자층이 더 형성된 것을 특징으로 하는 광 소자 디바이스.
  6. 제 2 항에 있어서,
    상기 도전성 벌크중 선택된 적어도 어느 하나의 도전성 벌크의 하면에는 절연층이 형성되거나 또는 방열판이 부착된 것을 특징으로 하는 광 소자 디바이스.
  7. 제 2 항에 있어서,
    상기 도전성 벌크의 상면에는 다수의 요철(凹凸)이 형성된 것을 특징으로 하는 광 소자 디바이스.
  8. 제 2 항에 있어서,
    상기 로우 방향의 도전성 벌크의 개수와 상기 칼럼 방향의 도전성 벌크의 개수는 서로 같거나 또는 서로 다른 것을 특징으로 하는 광 소자 디바이스.
  9. 제 2 항에 있어서,
    상기 발광 칩은 적어도 하나의 로우 방향과 적어도 하나의 칼럼 방향으로 배열되고, 상기 로우 방향의 발광 칩의 개수와 상기 칼럼 방향의 발광 칩의 개수는 서로 같거나 또는 서로 다른 것을 특징으로 하는 광 소자 디바이스.
  10. 제 2 항에 있어서,
    상기 기판에는 상기 보호층의 측부를 감싸는 격벽이 더 형성된 것을 특징으로 하는 광 소자 디바이스.
  11. 제 10 항에 있어서,
    상기 격벽은 평면의 형태가 사각 형태 또는 원 형태인 것을 특징으로 하는 광 소자 디바이스.
  12. 제 2 항에 있어서,
    상기 보호층은 단면의 형태가 상부를 향하여 볼록한 렌즈 형태인 것을 특징으로 하는 광 소자 디바이스.
  13. 제 2 항에 있어서,
    상기 다수의 발광 칩은 상기 보호층에 의해 독립적으로 덮이고,
    상기 독립적으로 덮인 보호층은 인캡슐란트로 형성된 돔 렌즈로 덮인 것을 특징으로 하는 광 소자 디바이스.
  14. 기판;
    상기 기판에 위치된 다수의 발광 칩;
    상기 기판과 상기 발광 칩을 전기적으로 연결하며, 상기 기판과 함께 상기 다수의 발광 칩이 직렬, 병렬 또는 직병렬로 연결되도록 하는 다수의 도전성 와이어; 및,
    상기 기판 위의 상기 발광 칩 및 상기 도전성 와이어를 덮는 보호층을 포함하되,
    상기 기판은 다수의 도전성 벌크; 상기 다수의 도전성 벌크 사이에 개재된 관통형 절연성 부재; 상기 다수의 도전성 벌크중 선택된 적어도 하나의 도전성 벌크의 상면에 형성된 절연층; 및 상기 다수의 도전성 벌크중 선택된 적어도 하나의 도전성 벌크의 상면에 형성된 도전층을 포함하는 것을 특징으로 하는 광 소자 디바이스.
  15. 제 14 항에 있어서,
    상기 발광 칩은
    상기 절연층에 접착되고,
    상기 발광 칩 상호간, 및 상기 발광 칩과 상기 도전층은 상기 도전성 와이어로 연결된 것을 특징으로 하는 광 소자 디바이스.
  16. 삭제
  17. 삭제
  18. 원판 형태의 제1도전성 벌크, 상기 제1도전성 벌크의 외주연을 감싸는 원판 링 형태의 제2도전성 벌크, 상기 제1도전성 벌크와 상기 제2도전성 벌크 사이에 개재된 관통형 절연성 부재로 이루어진 기판;
    상기 기판중 상기 제1도전성 벌크 또는 상기 제2도전성 벌크에 배열된 다수의 발광 칩;
    상기 다수의 발광 칩을 상기 기판중 상기 제1도전성 벌크 또는 상기 제2도전성 벌크에 접속하는 다수의 도전성 와이어; 및,
    상기 기판 위의 상기 발광 칩 및 상기 도전성 와이어를 덮는 보호층을 포함하는 것을 특징으로 하는 광 소자 디바이스.
  19. 제 18 항에 있어서,
    상기 제1,2도전성 벌크의 상면에는 도전층이 형성되고,
    상기 제1,2도전성 벌크의 하면에는 단자층이 형성됨을 특징으로 하는 광 소자 디바이스.
  20. 금속판의 상면 및 하면을 감싸도록 패턴층을 형성하는 패턴층 형성 단계;
    상기 패턴층의 외부로 노출된 영역을 아노다이징하여 상기 금속판을 관통하는 관통형 절연성 부재 및 상기 관통형 절연성 부재에 의해 분리된 다수의 영역을 갖는 기판을 형성하는 관통형 절연성 부재 형성 단계;
    상기 패턴층을 제거하여 상기 기판을 노출시키는 패턴층 제거 단계;
    상기 관통형 절연성 부재의 기공을 채우거나 상기 기공의 입구를 막는 봉공 단계;
    상기 기판의 분리된 다수의 영역에 각각 발광 칩을 부착하는 발광 칩 부착 단계;
    상기 발광 칩과 상기 기판의 적어도 일 영역을 도전성 와이어로 연결하여, 상기 발광 칩이 직렬, 병렬 또는 직병렬로 연결되도록 하는 와이어 본딩 단계; 및
    상기 발광 칩과 상기 도전성 와이어를 감싸도록 상기 기판에 보호층을 형성하는 보호층 형성 단계를 포함하는 것을 특징으로 하는 광 소자 디바이스의 제조 방법.
  21. 제 20 항에 있어서,
    상기 관통형 절연성 부재 형성 단계는 분리된 다수의 영역이 같은 면적을 갖거나 또는 다른 면적을 갖도록 함을 특징으로 하는 광 소자 디바이스의 제조 방법.
  22. 다수의 금속판을 구비하는 금속판 구비 단계;
    상기 금속판의 경계면에 접착성 절연성 부재를 형성하는 절연성 부재 구비 단계;
    상기 절연성 부재를 통해 상기 금속판을 상호간에 적층하여 부착하는 라미네이팅 단계;
    상기 금속판을 상기 경계면에 수직한 방향으로 부분 절단 및 완전 절단하여 상기 절연성 부재에 의해 전기적으로 절연된 다수의 영역을 갖는 기판을 구비하는 부분 절단 및 완전 절단 단계;
    상기 기판의 분리된 다수의 영역에 각각 발광 칩을 부착하는 발광 칩 부착 단계;
    상기 발광 칩과 상기 기판의 적어도 일 영역을 도전성 와이어로 연결하여, 상기 발광 칩이 직렬, 병렬 또는 직병렬로 연결되도록 하는 와이어 본딩 단계; 및
    상기 발광 칩과 상기 도전성 와이어를 감싸도록 상기 기판에 보호층을 형성하는 보호층 형성 단계를 포함하는 것을 특징으로 하는 광 소자 디바이스의 제조 방법.
  23. 제 22 항에 있어서,
    상기 부분 절단 및 완전 절단 단계는 분리된 다수의 영역이 같은 면적을 갖거나 또는 다른 면적을 갖도록 함을 특징으로 하는 광 소자 디바이스의 제조 방법.
  24. 제 22 항에 있어서,
    상기 부분 절단 및 완전 절단 단계중 상기 부분 절단 단계는 상기 기판중 다수의 영역이 분리되도록 홈을 형성하고, 상기 홈에 접착성 절연성 부재를 충진하여 이루어짐을 특징으로 하는 광 소자 디바이스의 제조 방법.
KR1020100029460A 2010-03-31 2010-03-31 광 소자 디바이스 및 그 제조 방법 KR101192181B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020100029460A KR101192181B1 (ko) 2010-03-31 2010-03-31 광 소자 디바이스 및 그 제조 방법
US13/583,559 US8921879B2 (en) 2010-03-31 2011-03-30 Optical device and method for manufacturing same
CN201310425303.3A CN103560127B (zh) 2010-03-31 2011-03-30 光学器件及其制造方法
PCT/KR2011/002177 WO2011122846A2 (ko) 2010-03-31 2011-03-30 광소자 디바이스 및 그 제조 방법
EP17205391.0A EP3309834A1 (en) 2010-03-31 2011-03-30 Light emitting chip package
CN201180013838.9A CN102812571B (zh) 2010-03-31 2011-03-30 光学器件及其制造方法
EP17205389.4A EP3309833A1 (en) 2010-03-31 2011-03-30 Light emitting optical device
EP11763018.6A EP2555265B1 (en) 2010-03-31 2011-03-30 Optical device and method of manufacturing an optical device
US14/040,166 US9287243B2 (en) 2010-03-31 2013-09-27 Optical device and method for manufacturing same
US14/603,931 US9214453B2 (en) 2010-03-31 2015-01-23 Optical device and method for manufacturing same
US15/004,222 US9666565B2 (en) 2010-03-31 2016-01-22 Optical device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100029460A KR101192181B1 (ko) 2010-03-31 2010-03-31 광 소자 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110109650A KR20110109650A (ko) 2011-10-06
KR101192181B1 true KR101192181B1 (ko) 2012-10-17

Family

ID=44712753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029460A KR101192181B1 (ko) 2010-03-31 2010-03-31 광 소자 디바이스 및 그 제조 방법

Country Status (5)

Country Link
US (4) US8921879B2 (ko)
EP (3) EP3309833A1 (ko)
KR (1) KR101192181B1 (ko)
CN (2) CN103560127B (ko)
WO (1) WO2011122846A2 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101192181B1 (ko) 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
KR101086014B1 (ko) 2011-06-27 2011-11-22 (주)포인트엔지니어링 고방열성 광소자용 기판 및 그 제조방법
CN102889488A (zh) * 2011-07-21 2013-01-23 展晶科技(深圳)有限公司 Led灯条
JP2013026510A (ja) * 2011-07-22 2013-02-04 Rohm Co Ltd Ｌｅｄモジュールおよびｌｅｄモジュールの実装構造
EP2626901A1 (en) * 2012-02-10 2013-08-14 Oki Data Corporation Semiconductor light emitting apparatus, image displaying apparatus, mobile terminal, head-up display apparatus, image projector, head-mounted display apparatus, and image forming apparatus
WO2013133594A1 (en) 2012-03-05 2013-09-12 Seoul Opto Device Co., Ltd. Light-emitting device and method of manufacturing the same
KR101306247B1 (ko) 2012-05-11 2013-09-17 (주)포인트엔지니어링 백라이트 유닛용 광소자 제조 방법 및 이에 의해 제조된 광소자와 그 어레이
CN102738136A (zh) * 2012-06-20 2012-10-17 深圳市九洲光电科技有限公司 分布式高压led模组
CN102810525B (zh) * 2012-08-16 2016-04-20 广东晶科电子股份有限公司 一种多单元的发光二极管
US10373998B1 (en) * 2013-03-14 2019-08-06 Wavefront Research, Inc. Compact annular field imager optical interconnect
KR101394478B1 (ko) * 2013-05-16 2014-05-13 (주)포인트엔지니어링 광 디바이스용 기판과 광 디바이스
KR102042465B1 (ko) * 2013-06-13 2019-11-08 엘지이노텍 주식회사 광원모듈 및 이를 구비한 조명 시스템
TWI602322B (zh) * 2013-06-27 2017-10-11 晶元光電股份有限公司 發光二極體組件及製作方法
TWI711188B (zh) * 2013-06-27 2020-11-21 晶元光電股份有限公司 發光二極體組件
CN104378907B (zh) * 2013-08-12 2017-06-30 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN104427742B (zh) * 2013-08-28 2017-08-22 鹏鼎控股(深圳)股份有限公司 覆盖膜及电路板
KR101471021B1 (ko) * 2013-10-15 2014-12-09 (주)포인트엔지니어링 광소자 디바이스 기판 제조방법 및 광소자 디바이스 기판
US9258467B2 (en) * 2013-11-19 2016-02-09 Stmicroelectronics Pte Ltd. Camera module
WO2015079913A1 (ja) * 2013-11-29 2015-06-04 シャープ株式会社 発光装置用基板、発光装置および発光装置用基板の製造方法
JP2015119096A (ja) * 2013-12-19 2015-06-25 株式会社タムラ製作所 発光装置
KR101720285B1 (ko) * 2013-12-27 2017-03-28 서울바이오시스 주식회사 발광 장치
KR102175311B1 (ko) * 2014-01-03 2020-11-06 엘지이노텍 주식회사 광원 모듈 및 이를 구비한 조명 시스템
KR101582273B1 (ko) * 2014-04-17 2016-01-04 주식회사 강동테크 렌즈 및 이를 포함한 조명 광학계
KR101582494B1 (ko) * 2014-05-13 2016-01-19 (주)포인트엔지니어링 칩 실장용 기판 및 칩이 실장된 칩 패키지
JP6207460B2 (ja) * 2014-05-19 2017-10-04 三菱電機株式会社 半導体装置
TWI556478B (zh) * 2014-06-30 2016-11-01 億光電子工業股份有限公司 發光二極體裝置
KR102323593B1 (ko) * 2014-07-23 2021-11-17 엘지이노텍 주식회사 광원 모듈 및 이를 구비한 표시 모듈
JP6511762B2 (ja) * 2014-10-03 2019-05-15 三菱電機株式会社 発光素子実装基板
KR102399346B1 (ko) 2014-12-19 2022-05-18 글로 에이비 백플레인 상에 발광 다이오드 어레이 제조 방법
FR3031238B1 (fr) * 2014-12-30 2016-12-30 Aledia Dispositif optoelectronique a diodes electroluminescentes
US10535709B2 (en) * 2014-12-30 2020-01-14 Aledia Optoelectronic device with light-emitting diodes
DE102015108545A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
KR102424402B1 (ko) 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP2019522226A (ja) 2016-04-15 2019-08-08 グロ アーベーＧｌｏ Ａｂ 集積バックライトユニット
KR101805785B1 (ko) 2016-05-17 2017-12-07 (주)포인트엔지니어링 칩 실장용 기판 제조방법과 칩 실장용 기판
FR3063129B1 (fr) * 2017-02-17 2019-04-12 Valeo Vision Module lumineux a encombrement reduit
JP6881874B2 (ja) * 2018-03-29 2021-06-02 Hoya株式会社 光照射モジュール、及びｌｅｄ素子用配線基板
CN112864296B (zh) * 2019-01-29 2022-06-28 泉州三安半导体科技有限公司 一种led封装器件
CN110164853A (zh) * 2019-04-22 2019-08-23 中山市木林森电子有限公司 一种曲面led光源
CN111556655A (zh) * 2020-04-28 2020-08-18 重庆市澳欧硕铭科技有限公司 基于氮化铝板的pcb板制作方法
KR102428820B1 (ko) * 2020-12-24 2022-08-04 이동준 투명 기판을 이용한 ｌｅｄ 발광보드, 그 제조방법
CN113410375B (zh) * 2021-06-30 2022-04-29 深圳可思美科技有限公司 一种用于脱毛的led光源模组与led脱毛仪

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622906A (en) * 1967-10-24 1971-11-23 Rca Corp Light-emitting diode array
JP3146452B2 (ja) * 1995-08-11 2001-03-19 スタンレー電気株式会社 面実装型ｌｅｄ素子及びその製造方法
JP2000236116A (ja) 1999-02-15 2000-08-29 Matsushita Electric Works Ltd 光源装置
US7015654B1 (en) * 2001-11-16 2006-03-21 Laughing Rabbit, Inc. Light emitting diode driver circuit and method
JP2003309292A (ja) 2002-04-15 2003-10-31 Citizen Electronics Co Ltd 表面実装型発光ダイオードのメタルコア基板及びその製造方法
US7276802B2 (en) 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
EP1665397A2 (en) 2003-09-16 2006-06-07 Matsushita Electric Industrial Co., Ltd. Led lighting source and led lighting apparatus
US7285801B2 (en) * 2004-04-02 2007-10-23 Lumination, Llc LED with series-connected monolithically integrated mesas
EP1596440A1 (en) * 2004-05-11 2005-11-16 Excel Cell Electronic Co., Ltd. Light emitting device
US7236366B2 (en) * 2004-07-23 2007-06-26 Excel Cell Electronic Co., Ltd. High brightness LED apparatus with an integrated heat sink
KR100524098B1 (ko) 2004-09-10 2005-10-26 럭스피아 주식회사 반도체 발광장치 및 그 제조방법
US7419839B2 (en) * 2004-11-12 2008-09-02 Philips Lumileds Lighting Company, Llc Bonding an optical element to a light emitting device
US7683474B2 (en) * 2005-02-14 2010-03-23 Osram Sylvania Inc. LED assembly with LED position template and method of making an LED assembly using LED position template
DE102005009060A1 (de) 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Modul mit strahlungsemittierenden Halbleiterkörpern
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
KR100759016B1 (ko) 2006-06-30 2007-09-17 서울반도체 주식회사 발광 다이오드
TW200837943A (en) 2007-01-22 2008-09-16 Led Lighting Fixtures Inc Fault tolerant light emitters, systems incorporating fault tolerant light emitters and methods of fabricating fault tolerant light emitters
US8610143B2 (en) 2007-03-12 2013-12-17 Nichia Corporation High output power light emitting device and package used therefor
JP5089212B2 (ja) * 2007-03-23 2012-12-05 シャープ株式会社 発光装置およびそれを用いたｌｅｄランプ、発光装置の製造方法
US8492883B2 (en) * 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
US8067782B2 (en) * 2008-04-08 2011-11-29 Advanced Optoelectric Technology, Inc. LED package and light source device using same
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
KR100958024B1 (ko) * 2008-08-05 2010-05-17 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조방법
JP5342867B2 (ja) * 2008-12-19 2013-11-13 スタンレー電気株式会社 半導体発光装置及び駆動方法
TWI389295B (zh) * 2009-02-18 2013-03-11 Chi Mei Lighting Tech Corp 發光二極體光源模組
US20110317094A1 (en) * 2009-03-02 2011-12-29 Sharp Kabushiki Kaisha Light source device and liquid crystal display device
KR101192181B1 (ko) 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
US9666565B2 (en) 2017-05-30
KR20110109650A (ko) 2011-10-06
CN103560127A (zh) 2014-02-05
US9214453B2 (en) 2015-12-15
WO2011122846A3 (ko) 2012-01-12
US8921879B2 (en) 2014-12-30
US20130037833A1 (en) 2013-02-14
EP2555265B1 (en) 2017-12-20
US20140027796A1 (en) 2014-01-30
US20160204323A1 (en) 2016-07-14
CN103560127B (zh) 2017-04-12
EP2555265A4 (en) 2016-01-13
CN102812571B (zh) 2015-12-09
CN102812571A (zh) 2012-12-05
WO2011122846A2 (ko) 2011-10-06
EP2555265A2 (en) 2013-02-06
EP3309834A1 (en) 2018-04-18
US9287243B2 (en) 2016-03-15
US20150129905A1 (en) 2015-05-14
EP3309833A1 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
KR101192181B1 (ko) 광 소자 디바이스 및 그 제조 방법
JP3976063B2 (ja) 発光装置
US8507927B2 (en) Semiconductor device with high density optical chips and manufacturing method thereof
JP6299176B2 (ja) 発光装置およびその製造方法ならびにこの発光装置を備える照明装置
CN110085723B (zh) 发光单元及半导体发光装置
KR101198849B1 (ko) 광소자 디바이스
JP2012124248A (ja) Ｌｅｄチップ搭載用リードフレーム基板及びその製造方法並びにｌｅｄパッケージ
JP5286122B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP6646982B2 (ja) 発光装置
JP6566791B2 (ja) 発光装置
JP4010340B2 (ja) 発光装置
JP2017050342A (ja) 発光装置
JP2017050344A (ja) 発光装置
JP6643831B2 (ja) 発光装置
JP6537410B2 (ja) 発光装置の製造方法
JP2017050345A (ja) 発光装置の製造方法
JP2017050104A (ja) 発光装置
TWI555237B (zh) 光學元件裝置及其製作方法
TW202322425A (zh) 發光二極體及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160809

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 8