KR101394478B1 - 광 디바이스용 기판과 광 디바이스 - Google Patents

광 디바이스용 기판과 광 디바이스 Download PDF

Info

Publication number
KR101394478B1
KR101394478B1 KR1020130055666A KR20130055666A KR101394478B1 KR 101394478 B1 KR101394478 B1 KR 101394478B1 KR 1020130055666 A KR1020130055666 A KR 1020130055666A KR 20130055666 A KR20130055666 A KR 20130055666A KR 101394478 B1 KR101394478 B1 KR 101394478B1
Authority
KR
South Korea
Prior art keywords
optical device
substrate
metal plate
optical
insulating layer
Prior art date
Application number
KR1020130055666A
Other languages
English (en)
Other versions
KR20130069689A (ko
Inventor
안범모
남기명
박승호
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020130055666A priority Critical patent/KR101394478B1/ko
Publication of KR20130069689A publication Critical patent/KR20130069689A/ko
Application granted granted Critical
Publication of KR101394478B1 publication Critical patent/KR101394478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

본 발명은 수직 절연층을 갖는 단일의 광 디바이스용 기판에 복수의 광소자와 그 구동회로 및 전원회로를 모두 실장하여 전체적인 사이즈를 작게 할 수 있을 뿐만 아니라 취급 및 관리를 용이하게 할 수 있도록 한 구동회로 및 전원회로 일체형 광 디바이스에 사용되는 광 디바이스 기판에 관한 것으로, 측면에서 서로 접합된 적어도 두 개 이상의 금속 판재와; 상기 금속 판재의 접합부에 개재된 절연필름을 포함하되, 상기 금속 판재는 아노다이징 처리된 금속 판재인 것을 특징으로 한다.

Description

광 디바이스용 기판과 광 디바이스{substrate for light emitting device}
본 발명은 구동회로 및 전원회로 일체형 광 디바이스에 사용되는 광 디바이스용 기판에 관한 것으로, 특히 수직 절연층을 갖는 단일의 광 디바이스용 기판에 복수의 광소자와 그 구동회로 및 전원회로를 모두 실장할 수 있도록 한 구동회로 및 전원회로 일체형 광 디바이스에 사용되는 광 디바이스용 기판 및 광 디바이스에 관한 것이다.
일반적으로, 반도체 발광다이오드인 LED(Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어, LED의 사용범위가 실내외 조명, 자동차 헤드라이트, 디스플레이 장치의 백라이트 유닛(Back-Light Unit:BLU) 등 다양한 분야로 확대됨에 따라 LED의 고효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 LED를 얻기 위해서는 일차적으로 LED의 재료 또는 구조를 개선해야되지만 이외에도 LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.
이와 같은 고효율의 LED에서는 고열이 발생되기 때문에 이를 효과적으로 방출하지 못하면 LED의 온도가 높아져서 그 특성이 열화되고, 이에 따라 수명이 줄어들게 된다. 따라서, 고효율의 LED 패키지에 있어서 LED로부터 발생되는 열을 효과적으로 방출시키고자 하는 노력이 진행되고 있다.
이하 LED를 포함하여 광을 방출하는 각종 소자를 총칭하여 '광소자"라 하고 이를 하나 이상 포함하여 이루어진 각종 제품을 '광 디바이스'라 한다.
도 1a 내지 도 1d는 종래 광 디바이스 제조 방법을 설명하기 위한 각 공정별 사시도이다. 먼저 도 1a에 도시한 바와 같이, 종래 광소자가 탑재되는 기판(10)을 형성하기 위해, 예를 들어 소정 두께로 이루어진 동 등의 도전성 판재(11)와 예를 들어 유리 에폭시 등의 절연성 판재(12)를 면 방향에서 교대로 접합하여 블록체(13, 도 1b 참조)를 형성한다. 여기에서, 도전성 판재(11)와 절연성 판재(12)와의 접합은 접착제에 의하거나 열압착 등에 의할 수도 있다.
계속해서 도 1b에 도시한 바와 같이, 도 1a에 의해 제조된 블록체(13)를 적절한 폭만큼 도전성 판재(11)의 면과 직교하는 방향, 즉 상하로 절단하면 도 1c에 도시한 바와 같이 띠 모양의 도전부(10a)와 절연부(10b)가 교대로 배치되어 이루어진 기판(10)이 얻어진다.
다음으로, 도 1d에 도시한 바와 같이 소자 기판(10)의 각 도전부(10a-①, 10a-②, 10a-③)에 LED칩(2)을 적당한 간격을 갖는 행렬 형태로 배치하여 실장하고 도전부(10a-①, 10a-②, 10a-③)의 각 열의 LED칩(2)에서 와이어(3)를 인출하여 다음 열의 도전부에 연결하고, 이렇게 해서 얻어진 LED 어레이에 다시 투명한 몰딩 수지로 몰딩함으로써 판상체의 형태의 LED 어레이가 제조된다.
한편, 이렇게 제조된 판상체 형태의 LED 어레이에서 각 열은 전기적으로 병렬연결되어 있고, 각 행은 직렬연결되어 있는데, 이를 그대로 제품화하거나 적절한 열 단위 또는 행 단위로 분리하거나 또는 낱개 단위로 분리하여 제품화한다. 더욱이 판상체 형태의 LED 어레이를 그대로 사용하는 경우에는 이를 금속 PCB에 탑재하거나 하부에 별도의 히트싱크를 부착하게 된다.
도 2는 종래 복수의 광소자로 이루어진 광 디바이스의 구성을 개략적으로 보인 사시도이다. 도 2에 도시한 바와 같이, 예를 들어 도 1의 방법에 의해 제조된 판상체 형태의 LED 어레이(20)를 구동하기 위해서는 저항 및 컨덴서와 같은 수동소자(30) 및 LED 어레이(20)에 정전류를 공급하는 등의 기능을 수행하는 구동 IC(40)를 포함하는 구동회로 및 SMPS 등과 같은 전원회로(60)가 요구되는데, 종래에는 구동회로와 전원회로 또는 적어도 전원회로(60)가 판상체 형태의 LED 어레이 기판(10)과는 별개의 몸체로 구비된 후에 전원 케이블(50)을 통해 LED 어레이 기판(10)과 연결됨으로써 광 디바이스의 전체적인 사이즈가 커질 뿐만 아니라 취급 및 관리가 용이하지 못한 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 수직 절연층을 갖는 단일의 광 디바이스용 기판에 복수의 광소자와 그 구동회로 및 전원회로를 모두 실장하여 전체적인 사이즈를 작게 할 수 있을 뿐만 아니라 취급 및 관리를 용이하게 할 수 있도록 한 구동회로 및 전원회로 일체형 광 디바이스에 사용되는 광 디바이스용 기판 및 그 기판을 채용한 광 디바이스를 제공함을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 실시예에 따른 광 디바이스 기판은,
측면에서 서로 접합된 적어도 두 개 이상의 금속 판재와;
상기 금속 판재의 접합부에 개재된 절연필름을 포함하되,
상기 금속 판재는 아노다이징 처리된 금속 판재인 것을 특징으로 하며,
상기 금속 판재와 상기 절연필름은 접착제로 접합되는 것을 또 다른 특징으로 한다.
더 나아가 본 발명의 또 다른 실시예에 따른 광 디바이스 기판은,
적어도 두 개 이상의 금속 판재가 측면에서 서로 접합되고, 두 금속 판재의 접합부에 절연층이 형성된 광 디바이스 기판으로서,
상기 절연층은 아노다이징층을 포함하는 것을 특징으로 하며,
상기 절연층은 아노다이징층과 절연필름을 포함하는 것을 또 다른 특징으로 한다.
아울러 본 발명의 또 다른 특징에 따르면, 상기 금속판재는 제1, 2금속판재를 포함하고,
상기 절연층은,
상기 제1금속판재에 형성된 제1아노다이징층과;
상기 제1아노다이징층에 접합되는 절연필름과;
상기 절연필름에 접합되는 제2금속판재에 형성된 제2아노다이징층;을 포함하는 것을 특징으로 하며,
상기 제1아노다이징층 및 상기 절연필름 사이와 상기 제2아노다이징층 및 상기 절연필름 사이는 접착제에 의해 접착되는 것을 특징으로 한다.
더 나아가 상기 제1금속 판재 상면에는 제1광소자 안착영역이 형성되고, 상기 제2금속 판재 상면에는 제2광소자 안착영역이 형성되는 것을 특징으로 하며,
상기 제1광소자 안착영역에 안착되는 제1광소자와, 상기 제2광소자 안착영역에 안착되는 제2광소자가 직렬 혹은 병렬로 전기적으로 연결됨을 또 다른 특징으로 한다.
더 나아가 본 발명의 실시예에 따른 광 디바이스는 적어도 두 개 이상의 금속 판재가 측면에서 서로 접합되고, 두 금속 판재의 접합부에 절연층이 형성된 기판과,
상기 기판에 안착되는 광소자를 포함하되, 상기 절연층은 아노다이징층을 포함하는 것을 특징으로 한다.
상술한 바와 같은 본 발명의 실시예에 따르면, 본 발명의 구동회로 및 전원회로 일체형 광 디바이스에 사용되는 광 디바이스 기판 제조 방법과 그 기판에 따르면, 광 디바이스의 전체적인 사이즈를 작게 할 수 있을 뿐만 아니라 광 디바이스의 취급 및 관리가 용이해질 수 있다.
도 1a 내지 도 1d는 종래 광 디바이스 제조 방법을 설명하기 위한 각 공정별 사시도.
도 2는 종래 복수의 광소자로 이루어진 광 디바이스의 구성을 개략적으로 보인 사시도.
도 3은 본 발명의 일 실시예에 따른 광 디바이스의 회로 구성도.
도 4는 본 발명의 광 디바이스용 기판 제조 방법을 설명하기 위한 흐름도.
도 5a는 본 발명의 일 실시예에 따른 광 디바이스용 기판의 평면도.
도 5b는 도 4에서 캐비티 형성 공정이 완료된 상태의 평면도 및 그 I-I선을 절취하여 본 단면도.
도 5c는 도 4에서 도금 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도.
도 5d는 도 4에서 광소자 및 구동회로 소자의 탑재 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도.
도 5e는 도 4에서 봉지재 봉입 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도.
도 5f는 전원회로 기판의 부착이 완료된 상태의 광 디바이스용 기판의 평면도와 그 I-I선 단면도.
도 5g는 히트싱크의 부착이 완료된 상태의 광 디바이스용 기판의 평면도와 그 I-I선 단면도.
도 6은 도 3의 회로 구성을 갖는 구동회로 및 전원회로 일체형 광 디바이스의 실제 제작 공정을 보인 사진.
도 7은 본 발명에서 도 3에 도시한 광 디바이스용 회로 기판을 제조하기 위한 다른 방법을 설명하기 위한 사시도.
도 8은 본 발명에서 도 3에 도시한 광 디바이스용 회로 기판을 제조하기 위한 또 다른 방법을 설명하기 위한 사시도.
도 9는 본 발명의 다른 실시예에 따른 광 디바이스의 평면도.
이하에는 첨부한 도면을 참조하여 본 발명의 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판의 바람직한 실시예에 대해 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 광 디바이스의 회로 구성도이다. 도 3에 도시한 바와 같이 본 발명의 일 실시예에 따른 광 디바이스는 총 10개의 광소자(D1 - D10), 예를 들어 각각 1W의 소비전력을 갖는 총 10개의 LED가 직렬로 연결되어 이루어진다. 전술한 총 10개의 광소자(D1 - D10)로 이루어진 광소자 직렬 연결쌍의 애노드 전극에는 소정 크기의 직류전원(VDDH)이 연결되고, 그 캐소드 전극에는 광소자 직렬 연결쌍을 정전류 구동하는 구동 IC(U1)의 출력 단자(OUT)가 연결된다.
한편, 구동 IC(U1)의 외부 저항 단자(Rext)에는 외부 저항(R)이 연결되고, 그 접지 단자(GND)는 접지되며, 그 전원 단자(VDD)에는 콘덴서(C)를 개재하여 전원(VDD)이 인가된다. 구동 IC(U1)에는 또한 외부의 조도 제어 명령을 입력받는 OEB 단자가 추가로 구비될 수 있다. 도 3에 도시한 광 디바이스의 회로 구성은 하나의 예일 뿐 구동 IC의 종류나 광소자의 개수 또는 연결 관계에 따라서 얼마든지 변형이 가능할 것이다.
도 4는 본 발명의 광 디바이스용 기판 제조 방법을 설명하기 위한 흐름도이다. 도 4에 도시한 바와 같이, 본 발명의 광 디바이스용 기판 제조 방법에 따르면, 먼저 단계 S10에서는 복수의 광소자를 적어도 직렬 연결하고, 나아가 구동회로를 실장하기 위해 적어도 2개 이상의 수직 절연층을 갖는 기판을 준비하는데, 이러한 기판은, 예를 들어 도 1a 내지 도 1d에 도시한 제조 공정에 의해 제조될 수 있다. 한편, 이러한 광 디바이스용 기판은 열전도도 및 전기전도도가 좋은 알루미늄이나 구리 또는 이들을 하나 이상 포함하는 금속 판재로 이루어질 수 있는데, 특히 광 디바이스용 기판을 알루미늄 재질의 금속 판재로 구현하는 경우에는 사전에 그 전체 면을 아노다이징 처리한 후에 도 1a 내지 도 1d에 도시한 기판 제조 공정을 수행하는 것이 바람직하다.
도 5a는 본 발명의 일 실시예에 따른 광 디바이스용 기판의 평면도로서, 도 3의 광 디바이스 회로에 대응되는 광 디바이스 기판, 예를 들어 좌측 열과 우측 열에 각각 5개씩의 광소자가 배치되되 상호 직렬 연결되어 있는 광 디바이스용 기판을 예시하고 있다. 이에 따라 광 디바이스용 기판(100)에는 상하로 배치되는 광소자의 전극을 전기적으로 절연시키기 위한 총 5개의 수직 절연층과 구동회로, 예를 들어 저항(R)이나 콘덴서(C)와 같은 수동소자 및 구동 IC(U1)의 단자들을 전기적으로 절연시키기 위한 총 4개의 수직 절연층(이하 이들 총 9개의 수직 절연층을 '횡방향 수직 절연층'(110)이라 한다)이 형성되어 있다. 이하에서는 광소자가 배치되는 기판 영역을 '광소자 기판부'(A)라 하고, 구동회로가 배치되는 기판 영역을 '구동회로 기판부'(B)라 한다.
한편, 최상단의 광소자를 제외하고 좌측 열과 우측 열의 광소자가 전기적으로 절연되어야 하는바, 이를 위해 광소자 기판부(A)에는 가운데에 종으로 수직 절연층(이하 '종방향 수직 절연층'이라 한다)(120)이 형성되어 있다. 이러한 종방향 수직 절연층(120)은 레이저 가공에 의헤 커팅된 슬릿 형태의 갭으로 이루어지거나 이러한 갭에 별도의 절연재가 충진된 형태로 이루어질 수 있다. 종방향 수직 절연층(120)을 형성하는 다른 방법에 대해서는 후술한다.
더욱이, 도 5a에서 구동회로 기판부(B)의 각 횡방향 수직 절연층(110) 사이의 세로 길이는 실장되는 수동소자 또는 구동 IC의 크기나 단자의 간격에 따라 광소자 기판부(A)의 각 횡방향 수직 절연층(100) 사이의 세로 길이와 달리 형성될 수도 있다. 도 5a에서 참조번호 125는 광 디바이스 기판(100)의 상면에 배치되는 광소자와 구동 IC를 후술하는 바와 같이 광 디바이스 기판(100)의 하면에 부착되는 전원회로 기판의 단자 핀과 전기적으로 연결하는 핀 홀을 나타낸다.
다음으로 단계 S15에서는 배광 효과를 향상시키기 위해 광 디바이스 기판(100)의 상면에 백색 도료(130), 예를 들어 백색 솔더링 페이스트(soldering paste)를 도포하는데, 도 5b는 백색 도료 도포 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도이다. 이러한 백색 도료층(130)은 또한 후술하는 도금 공정에서 도금 재료를 절감시키는데 기여하게 된다.
다시 도 4로 돌아가서, 단계 S20에서는 이렇게 준비된 광 디바이스용 기판(100)의 상면에 광소자 및 구동회로가 탑재된 캐비티가, 예를 들어 절삭 가공이나 식각 가공 등에 의해 형성되는데, 도 5c는 이러한 캐비티 형성 공정이 완료된 상태의 평면도 및 그 I-I선을 절취하여 본 단면도이다. 도 5c에 도시한 바와 같이 광소자용 캐비티(140)는 횡방향 수직 절연층(110)을 내포하고 있으며, 광의 반사 성능을 향상시키기 위해 상광하협(上廣下峽) 형상의 원형 요홈으로 이루어지는 것이 바람직하다. 나아가 횡방향 수직절연층(110)을 중심으로 광소자가 안착될 부위가 단순히 와이어만 연결될 부위보다 상대적으로 넓은 면적(이하 와이어 연결 영역을 '상대적 소면적부'(142)라 하고 광소자 안착 영역을 '상대적 대면적부'(144)라 한다)을 차지하도록 형성되는 것이 바람직하다.
구동회로용 캐비티 역시 횡방향 수직 절연층(110)을 포함하도록 구동회로 기판부(B)의 일부 또는 전부 길이에 걸친 하나 이상의 장홈으로 형성될 수 있는데, 본 실시예에서는 수동소자가 탑재될 수동소자용 캐비티(150)와 구동 IC가 탑재될 구동IC용 캐비티(160)가 분리되어 형성된 예를 도시하고 있다.
다음으로, 단계 S30에서는 광소자에서 생성된 광의 반사 성능이나 본딩 성능을 향상시키기 위해 광소자용 캐비티(140)의 바닥면과 주벽면에 금속 도금, 예를 들어 은(Ag) 도금을 수행하는데, 이러한 금속 도금층(170)은 전해 도금 방식 등에 의해 형성될 수 있을 것이다. 이 경우에 횡방향 수직 절연층(110)에는 도시한 바와 같이 금속 도금층(170)이 형성되지 않음으로써 종방형 수직 절연층(110)을 중심으로 상대적 소면적부(142)와 상대적 대면적부(144)가 전기적으로 절연되게 된다. 수동소자용 캐비티(150)와 구동IC용 캐비티(160)의 바닥면에도 본딩 성능의 향상을 위해 금속 도금층이 형성될 수 있을 것이다. 도 5d는 도금 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도이다.
도 4로 돌아가서, 단계 S40에서는 단계 S30에서 형성된 광소자용 캐비티(140)와 수동소자용 캐비티(150) 및 구동IC용 캐비티(160)에 각각 광소자(180; D1 - D10), 수동소자인 저항(R)과 콘덴서(C) 및 구동 IC(U1)를 탑재하게 되는데, 광소자용 캐비티(140)의 상대적 대면적부(144)에 광소자(180)를 부착함과 함께 광소자(180)의 두 전극, 즉 캐소드와 애노드 전극 중 하나의 전극, 예를 들어 애노드 전극은 와이어(182)를 통해 상대적 대면적부(144)에 연결하고 캐소드 전극은 와이어(182)를 통해 상대적 소면적부(142)에 연결한다. 물론 광소자(180)의 애노드 전극(또는 캐소드 전극)을 광소자(180)의 하면에 노출되도록 형성한 상태에서 도전성을 유지하는 접합 방식, 예를 들어 솔더링 등에 의해 광소자(180)와 상대적 대면적부(144)를 접합하는 경우에는 하나의 와이어, 예를 들어 광소자(180)의 캐소드 전극과 상대적 소면적부(142)를 연결하는 와이어만 필요하게 될 것이다. 수동소자인 저항(R)과 콘덴서(C) 및 구동 IC(U1) 역시 직접적인 칩 본딩 또는 와이어 본딩에 의해 기판과 전기적으로 연결될 수 있을 것이다. 도 5e는 광소자 및 구동회로 소자의 탑재 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도이다.
다음으로 단계 S50에서는 각각의 캐비티(140),(150),(160)에 봉지재(190),(192)를 봉입하는데, 특히 광소자용 캐비티(140)에 봉입되는 봉지재(190)에는 형광 물질이 포함될 수도 있다. 도 5f는 봉지재 봉입 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도이다.
다음으로, 단계 S60에서는 광 디바이스용 기판(100)의 구동회로 기판부(B)의 하면의 전원회로 소자가 탑재된 전원회로 기판(200)을 부착하는데, 이 경우에 필요한 전원 단자는 광 디바이스용 기판(100)에 직접 솔더링하여 부착할 수도 있을 것이다. 그리고 필요한 경우에는 광소자 기판부(A의 하면에 히트싱크(210)를 부착할 수도 있을 것이다. 도 5g는 전원회로 기판의 부착이 완료된 상태의 광 디바이스용 기판의 평면도와 그 I-I선 단면도이고, 도 5h는 히트싱크의 부착이 완료된 상태의 광 디바이스용 기판의 평면도와 그 I-I선 단면도이다.
도 6은 도 3의 회로 구성을 갖는 구동회로 및 전원회로 일체형 광 디바이스의 실제 제작 공정을 보인 사진이다.
도 7은 본 발명에서 도 3에 도시한 광 디바이스용 회로 기판을 제조하기 위한 다른 방법을 설명하기 위한 사시도이다. 도 7에 도시한 바와 같이, 광소자 기판부에 마련되는 종방향 수직 절연층을 형성함에 있어서, 도 5a에 도시한 광소자 기판부를 구성하는 적층 블록체를 도 1a의 방법에 의해 제조한 후에 이를 종으로 반분하거나 또는 처음부터 광소자 기판부의 가로의 1/2의 가로 길이를 갖는 적층 블록체를 제조한 후에 이렇게 마련된 2개의 광소자 기판부용 적층 블록체를 절연 필름이나 절연 접착제 등을 사용하여 구동회로 기판부의 상부에 상호 면접하여 접합하는 방식으로 종방향 수직 절연층을 형성할 수도 있다. 다음으로, 이렇게 만들어진 적층 블록체를 소정 폭을 두고 위에서 아래로 절단함으로써 도 5a에 도시한 광 디바이스용 기판이 만들어질 수 있다.
도 8은 본 발명에서 도 3에 도시한 광 디바이스용 회로 기판을 제조하기 위한 또 다른 방법을 설명하기 위한 사시도이다. 도 8에 도시한 바와 같이, 종방향 수직 절연층을 형성하는 또 다른 방법으로, 도 1a의 적층 과정에서 광소자 기판부의 가로의 1/2 가로 길이를 갖는 금속 판재 2장을 구동회로 기판부의 상부에 절연 필름이나 절연 접착제 등을 사용하여 상호 면접하여 접합하는 방식으로 광소자 기판부에 종방향 절연층을 형성할 수도 있다.
도 9는 본 발명의 다른 실시예에 따른 광 디바이스의 평면도이다. 도 9의 광 디바이스는 총 10개의 광소자로 이루어지나 광 디바이스용 기판(100')에 종방향 수직 절연층이 형성되어 있지 않기 때문에 전술한 실시예와는 달리 세로로 배열된 5개의 광소자는 상호 직렬로 연결되는 반면에 각 열의 좌측 및 우측에 배열된 광소자들끼리는 병렬로 연결되어 있다. 이 경우에는 구동 IC의 출력 단자(OUT)가 케이블 들에 의해 광소자 기판부의 최상단 열과 전기적으로 연결될 수 있을 것이다.
한편, 전술한 실시예들에서 횡방향 수직 절연층 및 종방향 수직 절연층은 알루미늄 기판인 경우에 아노다이징층과 접착제로 이루어지거나 절연 필름과 접착제 또는 아노다이징층, 절연 필름 및 접착제로 이루어질 수 있을 것이다.
본 발명의 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다. 예를 들어 도 5b에서 세로로 배열된 총 5개의 광소자를 하나의 장방형 요홈으로 이루어진 캐비티에 의해 모두 수용하도록 그 구조를 변형할 수도 있을 것이다.
100, 100': 광 디바이스용 기판, 110: 횡방향 수직 절연층,
120: 종바향 수직 졀연층, 130: 백색 도료층,
140: 광소자용 캐비티, 142: 상대적 소면적부,
144: 상대적 대면적부, 150: 수동소자용 캐비티,
160: 구동IC용 캐비티, 170: 금속 도금층,
180, 190:50 2: 요홈,
180, D1 - D10: 광소자, 182: 와이어,
190, 192: 봉지재, R: 저항,
C: 콘덴서, U1: 구동 IC

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 적어도 두 개 이상의 금속 판재 측면이 서로 접합되되, 그 접합되는 두 금속 판재의 접합부에 절연층이 형성된 광디바이스용 기판으로서,
    상기 금속 판재는 제1, 2 금속 판재를 포함하고,
    상기 절연층은,
    상기 제1금속 판재에 형성된 제1아노다이징층과;
    상기 제1아노다이징층에 접합되는 절연필름과;
    상기 절연필름에 접합되는 제2금속 판재에 형성된 제2아노다이징층;을 포함하는 것을 특징으로 하는 광디바이스용 기판.
  6. 제5항에 있어서,
    상기 제1아노다이징층 및 상기 절연필름 사이와
    상기 제2아노다이징층 및 상기 절연필름 사이는 접착제에 의해 접착되는 것을 특징으로 하는 광디바이스용 기판.
  7. 제5항에 있어서,
    상기 제1금속 판재 상면에는 제1광소자 안착영역이 형성되고, 상기 제2금속 판재 상면에는 제2광소자 안착영역이 형성되는 것을 특징으로 하는 광디바이스용 기판.
  8. 제7항에 있어서, 상기 제1광소자 안착영역에 안착되는 제1광소자와, 상기 제2광소자 안착영역에 안착되는 제2광소자가 직렬로 전기적으로 연결되도록 하는 광디바이스용 기판.
  9. 제7항에 있어서, 상기 제1광소자 안착영역에 안착되는 제1광소자와, 상기 제2광소자 안착영역에 안착되는 제2광소자가 병렬로 전기적으로 연결되도록 하는 광디바이스용 기판.
  10. 제5항에 있어서, 상기 절연층은 서로 접합되는 금속 판재를 각각 전기적으로 절연시키는 것을 특징으로 하는 광디바이스용 기판.
  11. 제10항에 있어서,
    상기 절연층과 직각 방향으로 형성되는 절연층이 추가로 형성되어 복 수개의 절연층이 격자 형태를 이루면서 서로 접합되는 금속 판재를 각각 전기적으로 절연시키는 것을 특징으로 하는 광디바이스용 기판.
  12. 제10항 또는 제11항에 있어서,
    상기 금속 판재 상면에는 광소자 안착영역이 형성되는 것을 특징으로 하는 광디바이스용 기판.
  13. 적어도 두 개 이상의 금속 판재 측면이 서로 접합되되 그 접합되는 두 금속 판재의 접합부에 절연층이 형성되며, 상기 금속 판재는 제1, 2 금속 판재를 포함하고, 상기 절연층은 상기 제1금속 판재에 형성된 제1아노다이징층과 상기 제1아노다이징층에 접합되는 절연필름과 상기 절연필름에 접합되는 제2금속 판재에 형성된 제2아노다이징층을 포함하는 기판과;
    상기 기판에 안착되는 광소자;를 포함하는 것을 특징으로 하는 광 디바이스.
  14. 제13항에 있어서, 상기 광소자는 상호 직렬로 연결되는 것을 특징으로 하는 광 디바이스.
  15. 제13항에 있어서, 상기 광소자는 상호 병렬로 연결되는 것을 특징으로 하는 광 디바이스.
  16. 제14항에 있어서, 상기 직렬로 연결된 광소자에 인접하여 병렬로 연결되는 광소자를 포함하는 것을 특징으로 하는 광 디바이스.
  17. 제15항에 있어서, 상기 병렬로 연결된 광소자에 인접하여 직렬로 연결되는 광소자를 포함하는 것을 특징으로 하는 광 디바이스.
  18. 삭제
  19. 제13항에 있어서, 상기 절연층은 횡방향 수직절연층과 종방향 수직절연층을 포함하는 것을 특징으로 하는 광 디바이스.
  20. 제19항에 있어서, 상기 횡방향 수직절연층 사이에는 1개의 광소자가 안착되는 것을 특징으로 하는 광 디바이스.
  21. 제13항에 있어서, 상기 금속 판재는 알루미늄 재질로 이루어진 것을 특징으로 하는 광 디바이스.
  22. 적어도 두 개 이상의 금속 판재 측면이 서로 접합되되, 그 접합되는 두 금속 판재의 접합부에 수직절연층이 형성된 광디바이스용 기판으로서, 상기 수직절연층은 횡방향 수직절연층과 종방향 수직절연층을 포함하는 것을 특징으로 하는 광 디바이스용 기판.
KR1020130055666A 2013-05-16 2013-05-16 광 디바이스용 기판과 광 디바이스 KR101394478B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130055666A KR101394478B1 (ko) 2013-05-16 2013-05-16 광 디바이스용 기판과 광 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130055666A KR101394478B1 (ko) 2013-05-16 2013-05-16 광 디바이스용 기판과 광 디바이스

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135572A Division KR101321812B1 (ko) 2011-12-15 2011-12-15 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판

Publications (2)

Publication Number Publication Date
KR20130069689A KR20130069689A (ko) 2013-06-26
KR101394478B1 true KR101394478B1 (ko) 2014-05-13

Family

ID=48864793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130055666A KR101394478B1 (ko) 2013-05-16 2013-05-16 광 디바이스용 기판과 광 디바이스

Country Status (1)

Country Link
KR (1) KR101394478B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471021B1 (ko) * 2013-10-15 2014-12-09 (주)포인트엔지니어링 광소자 디바이스 기판 제조방법 및 광소자 디바이스 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306903A (ja) * 1995-04-29 1996-11-22 Hitachi Cable Ltd 半導体光集積素子
JPH0955535A (ja) * 1995-08-11 1997-02-25 Stanley Electric Co Ltd 面実装型ｌｅｄ素子及びその製造方法
JPH11142664A (ja) * 1997-11-10 1999-05-28 Mitsubishi Electric Corp 光導波構造
KR20110109650A (ko) * 2010-03-31 2011-10-06 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306903A (ja) * 1995-04-29 1996-11-22 Hitachi Cable Ltd 半導体光集積素子
JPH0955535A (ja) * 1995-08-11 1997-02-25 Stanley Electric Co Ltd 面実装型ｌｅｄ素子及びその製造方法
JPH11142664A (ja) * 1997-11-10 1999-05-28 Mitsubishi Electric Corp 光導波構造
KR20110109650A (ko) * 2010-03-31 2011-10-06 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
KR20130069689A (ko) 2013-06-26

Similar Documents

Publication Publication Date Title
JP4241658B2 (ja) 発光ダイオード光源ユニット及びそれを用いて形成した発光ダイオード光源
AU2006254610B2 (en) Package structure of semiconductor light-emitting device
KR101130137B1 (ko) 발광다이오드 모듈
US9349930B2 (en) LED module and lighting assembly
KR101233121B1 (ko) 판상체 형태의 ｌｅｄ 어레이 기판 제조 방법 및 이에 의해 제조된 ｌｅｄ 어레이 기판
KR101321812B1 (ko) 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판
US11145795B2 (en) Light emitting apparatus and method for manufacturing same
KR20130009188A (ko) 광 디바이스용 기판
KR101764344B1 (ko) 구동회로 및 전원회로 일체형 광 디바이스 기판
JP2006319290A (ja) 発光ダイオード光源ユニット及びバルブ型発光ダイオード光源
KR101394478B1 (ko) 광 디바이스용 기판과 광 디바이스
US10971433B2 (en) Surface mounted type leadframe and photoelectric device with multi-chips
TW201407748A (zh) 發光二極體燈條
KR101571059B1 (ko) 광디바이스
US20080220548A1 (en) Multi-chip surface mounted led structure and a method for manufacturing the same
KR101757197B1 (ko) 광소자 기판 및 패키지
KR101308090B1 (ko) 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판
JP6565672B2 (ja) 発光装置
US9666558B2 (en) Substrate for mounting a chip and chip package using the substrate
KR20150018483A (ko) 광디바이스
EP3131370A1 (en) Printed circuit board and light-emitting device including same
JP5835799B2 (ja) 発光モジュール
KR102458620B1 (ko) Led 조명 디바이스
KR100914859B1 (ko) 방열 기능을 갖는 엘이디 모듈
US9887179B2 (en) Light emitting diode device and light emitting device using the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 6