KR101353392B1 - 광 디바이스 및 그 제조방법 - Google Patents

광 디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR101353392B1
KR101353392B1 KR1020130013818A KR20130013818A KR101353392B1 KR 101353392 B1 KR101353392 B1 KR 101353392B1 KR 1020130013818 A KR1020130013818 A KR 1020130013818A KR 20130013818 A KR20130013818 A KR 20130013818A KR 101353392 B1 KR101353392 B1 KR 101353392B1
Authority
KR
South Korea
Prior art keywords
plating layer
metal plating
insulating layer
metal
vertical insulating
Prior art date
Application number
KR1020130013818A
Other languages
English (en)
Inventor
안범모
박승호
송태환
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020130013818A priority Critical patent/KR101353392B1/ko
Application granted granted Critical
Publication of KR101353392B1 publication Critical patent/KR101353392B1/ko
Priority to PCT/KR2014/001009 priority patent/WO2014123365A1/ko
Priority to US14/765,457 priority patent/US9318679B2/en
Priority to CN201480007968.5A priority patent/CN105164822B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 봉지재와 금속기판의 접착력을 향상키기 위한 광 디바이스 및 그 제조방법에 관한 것으로, 수직절연층이 형성되어 있는 금속기판을 준비하는 단계와; 상기 수직절연층을 제외한 기판 상부면에 금속도금층을 형성하는 단계와; 상기 수직절연층을 기준으로 그 양측에 각각 형성되어 있는 금속 도금층의 일부에 금속기판이 노출되도록 하나 이상의 가공 홈을 형성하는 단계와; 상기 수직절연층을 기준으로 일측 금속 도금층 상에 광소자 칩을 부착하되, 상기 광소자 칩의 하나의 전극은 부착면인 금속 도금층과 전기적으로 와이어 혹은 솔더 연결하고 나머지 전극은 상기 수직절연층을 기준으로 타측의 금속 도금층과 와이어 연결하는 단계와; 상기 광소자 칩 및 그 주변을 봉지재로 실드하되, 상기 봉지재가 적어도 상기 가공 홈에 삽입 충만되도록 봉지재 실드하는 단계;로 포함함을 특징으로 한다.

Description

광 디바이스 및 그 제조방법{method for manufacturing light emitting device and the device thereby}
본 발명은 광 디바이스에 관한 것으로, 특히 봉지재와 금속기판의 접착력을 향상키기 위한 광 디바이스 및 그 제조방법에 관한 것이다.
광 디바이스의 하나인 반도체 발광 다이오드인 LED((Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어 LED의 사용범위가 실내외 조명, 자동차 헤드라이트, 디스플레이 장치의 백라이트 유닛 등 다양한 분야로 확대됨에 따라 LED의 고효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 LED를 얻기 위해서는 일차적으로 LED의 재료 또는 구조를 개선해야 되지만, 그 외에도 LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.
도 1 및 도 2는 일반적인 캐비티(cavity) 타입의 광 디바이스 단면 구조를 예시한 것이다.
도 1을 참조하여 제조공정을 살펴보면, 우선 수직절연층(20)이 형성되어 있는 알루미늄(Al) 금속기판(10)에는 상부에서 하부측으로 소정 깊이에 이르는 상광하협 형상의 요홈으로 이루어진 캐비티가 형성되어 있으며, 광소자 칩(40)에서 생성된 광의 반사 성능이나 본딩 성능을 향상시키기 위해 캐비티 형성된 알루미늄(Al) 금속기판(10) 상면(단 수직절연층 상면은 제외)에 금속 도금, 예를 들어 은(Ag) 도금층(30)이 형성된다.
그리고 금속 도금층(30)이 형성된 캐비티의 바닥면 중 수직절연층(20)을 기준으로 일측 바닥면에 광소자 칩(40)을 부착하고, 그 광소자 칩의 전극을 와이어(50)를 통해 광소자 칩(40)이 부착된 바닥면과 수직절연층(20)을 기준으로 타측면 각각에 본딩한 후 캐비티에 Si 봉지재(60)를 삽입하여 밀봉한다.
Si 봉지재(60)는 광소자 칩(40)과 와이어(50)를 외부 인자로부터 보호하여 수명을 연장하게 하는 역할을 한다. 즉, Si 봉지재(60)는 캐비티 내에서 금속(Ag) 도금층(30)과 접착되어 외부의 수분, 습도, 유해 가스 등의 침투를 막는 역할을 한다. 참고적으로, 광소자 칩(40)의 전극이 하부에 노출되어 있는 경우에는 해당 전극을 위한 와이어 본딩 없이 직접 칩 부착 바닥면에 직접 솔더링할 수도 있을 것이다.
상술한 바와 같은 구조를 가지는 일반적인 캐비티 타입의 광 디바이스에서는 Si 봉지재(60)와 금속(Ag) 도금층(30)의 접착력 약화에 기인하여 금속(Ag) 도금층(30)이 변색되어 광소자 칩(40)의 발광 효율 및 수명이 저하되는 결과를 가져온다. 그 원인을 분석해 보면, Si 봉지재(60)가 접합되는 금속(Ag) 도금층(30)의 표면 거칠기는 매우 부드럽기(smooth) 때문에 상대적으로 봉지재(60)와 금속(Ag) 도금층(30)의 접착력은 낮아질 수 밖에 없다. 이러한 문제를 해결하기 위해 금속(Ag) 표면을 플라즈마 처리하여 거칠기를 부여하고 금속(Ag) 표면의 에너지를 증가시켜 친수성 표면으로 개선하는 방법이 사용될 수 있는데, 이러한 방법 역시 공정 장비 및 높은 공정 단가가 요구되므로 효율적인 개선책이라 할 수는 없다.
도 3은 도 1과 도 2에 도시된 구조의 광 디바이스 부식 테스트 결과를 예시한 도면이다. Si 봉지재(60)와 금속(Ag) 도금층(30)의 접착력을 테스트하기 위해 도 2에 도시한 바와 같이 캐비티 경사면 상단과 그에 맞닿는 알루미늄(Al) 금속기판(10)의 상단 수평면 에지(edge)(70) 부근에 잉크를 투하하는 방법으로 테스트를 수행한 결과, 상기 에지(70) 부분에서는 금속 도금층(30)과 Si 봉지재(60)의 접착력이 약해 그 에지(70) 부분의 캐비티 주벽을 따라 수분 및 유해가스가 침투한다. 그 결과 캐비티 내의 경사면에 형성되는 금속(Ag) 도금층(30)의 표면은 침투하는 수분 및 유해 가스로 인해 도 3의 우측에 도시한 바와 같이 변색되어 가는 것으로 조사되었다. 이러한 변색 효과는 결과적으로 광의 반사 성능을 저하시키게 되고, 또한 침투한 유해 가스 혹은 수분으로 인해 광소자 칩(40)의 수명이 단축되는 결과를 가져올 수도 있다. 참고적으로 도 3의 좌측은 실험 전의 캐비티 평면을 도시한 것이며, 우측은 실험중인 캐비티 평면을 도시한 것이다. 도 3을 참조해 볼 때 에지(70) 부근에서 변색 정도가 더 심하다는 것을 알 수 있다.
이에 본 발명은 상술한 문제를 해결하기 위해 창안된 것으로써, 봉지재와 금속기판 혹은 봉지재와 금속기판 상면에 형성되는 금속 도금층과의 접착력을 향상시킬 수 있는 구조를 제안하여 광 반사 성능을 일정하게 유지함은 물론, 광소자 수명 단축 요인 혹은 장애발생 요인을 원천적으로 제거할 수 있는 광 디바이스 및 그 제조방법을 제공함에 있다.
더 나아가 본 발명의 또 다른 목적은 금속기판 상부에 부착되는 광소자 칩을 외부의 수분과 유해 가스로부터 보호하는 봉지재와 그 봉지재의 접착 면을 밀봉시켜 봉지재 내부로의 유해 요소가 침투하는 것을 원천적으로 차단하기 위한 광 디바이스 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 광소자용 디바이스는,
상부에서 하부측으로 수직절연층이 하나 이상 형성되어 있는 금속기판과;
수직절연층을 제외한 상기 금속기판 상부면에 형성되는 금속 도금층과;
상기 수직절연층을 기준으로 일측 금속 도금층 상에 부착되어 하나의 전극이 부착면인 금속 도금층과 전기적으로 연결되며 나머지 전극은 수직절연층을 기준으로 타측 금속 도금층과 와이어 연결되는 광소자 칩과;
상기 광소자 칩 및 그 주변을 봉지재로 실드하되, 실드되는 상기 봉지재의 일부가 상기 금속기판에 직접 접착되도록 상기 금속 도금층의 일부 면에 하나 이상의 가공 홈을 형성함을 특징한다.
상술한 광 디바이스에 있어서, 상기 가공 홈은 상기 금속 도금층을 상부에서 하부로 관통하여 그 밑의 금속기판의 소정 깊이에 이르는 요홈으로 형성되되, 그 요홈은 상기 광소자 칩 주변에 원형 형태로 가공 형성되며 상기 수직절연층에 의해 양분됨을 특징으로 하며,
경우에 따라 상기 가공 홈 각각은 상기 금속 도금층을 상부에서 하부로 관통하여 그 밑의 금속기판의 소정 깊이에 이르는 요홈으로 형성되되, 각각의 요홈은 상기 광소자 칩 주변에 장방형 혹은 정방형 형태로 일정 거리 이격되어 가공 형성됨을 또 다른 특징으로 한다.
본 발명의 또 다른 실시예에 따른 광 디바이스는,
상부에서 하부측으로 수직절연층이 하나 이상 형성되고, 상면에서 소정 깊이까지 캐비티를 형성하되 그 캐비티 바닥면에는 하나의 수직절연층이 노출되도록 상광하협의 캐비티가 하나 이상 형성되어 있는 금속기판과;
상기 수직절연층을 제외한 상기 금속기판 상부면에 형성되는 금속 도금층과;
상기 수직절연층을 기준으로 캐비티 바닥면의 일측 금속 도금층 상에 부착되어 하나의 전극이 부착면인 금속 도금층과 전기적으로 연결되며 나머지 전극은 수직절연층을 기준으로 캐비티 바닥면의 타측 금속 도금층과 와이어로 연결되는 광소자 칩과;
상기 캐비티 내를 봉지재로 실드하되, 실드되는 상기 봉지재의 일부가 상기 캐비티 주벽 경사면 상단부의 금속기판에 직접 접착되도록 상기 캐비티 주벽 경사면 상단부의 금속 도금층을 제거함을 특징한다.
이러한 광 디바이스에 있어서 상기 캐비티 주벽 경사면 상단부와 상기 금속기판 상부면이 만나는 에지 부분의 금속기판에 단차가 형성되도록 가공하여 상기 캐비티 주벽 경사면 상단부의 금속 도금층을 제거함을 또 다른 특징으로 한다.
한편 본 발명의 실시예에 따른 광 디바이스 제조방법은,
수직절연층이 형성되어 있는 금속기판을 준비하는 단계와;
상기 수직절연층을 제외한 기판 상부면에 금속도금층을 형성하는 단계와;
상기 수직절연층을 기준으로 그 양측에 각각 형성되어 있는 금속 도금층의 일부에 금속기판이 노출되도록 하나 이상의 가공 홈을 형성하는 단계와;
상기 수직절연층을 기준으로 일측 금속 도금층 상에 광소자 칩을 부착하되, 상기 광소자 칩의 하나의 전극은 부착면인 금속 도금층과 전기적으로 와이어 혹은 솔더 연결하고 나머지 전극은 상기 수직절연층을 기준으로 타측의 금속 도금층과 와이어 연결하는 단계와;
상기 광소자 칩 및 그 주변을 봉지재로 실드하되, 상기 봉지재가 적어도 상기 가공 홈에 삽입 충만되도록 봉지재 실드하는 단계;로 포함함을 특징으로 하며,
상기 가공 홈은 상기 금속 도금층을 상부에서 하부로 관통하여 그 밑의 금속기판의 소정 깊이에 이르는 요홈으로 형성되되, 그 요홈은 상기 광소자 칩 주변에 원형 형태로 가공 형성됨을 특징으로 한다.
경우에 따라서는, 상기 가공 홈 각각이 상기 금속 도금층을 상부에서 하부로 관통하여 그 밑의 금속기판의 소정 깊이에 이르는 요홈으로 형성되되, 각각의 요홈은 상기 광소자 칩 주변에 장방형 혹은 정방형 형태로 일정 거리 이격되어 가공 형성됨을 특징으로 한다.
상술한 바와 같은 본 발명의 실시예에 따른 광 디바이스 및 그 제조방법은 금속 도금층과 접착되는 봉지재의 일부가 금속기판에 직접 접착되는 구조 및 방법을 제안함으로써, 즉, 봉지재가 금속 도금층과 접착되는 에지(edge) 혹은 그 에지 주변부에서 금속 도금층 보다 접착력이 우수한 알루미늄 금속 기판에 직접 접착되도록 하여 보다 우수한 밀봉력을 얻을 수 있다. 이에 본 발명은 봉지재 실드 내로 수분 혹은 습도 및 유해 가스가 유입되는 것을 최소화함으로써 유해 가스 등으로 금속 도금층이 변색되는 것을 막아 광 반사 성능을 일정하게 유지할 수 있는 효과를 얻을 수 있다.
또한 본 발명은 알루미늄 금속기판과 봉지재를 직접 접착하여 밀봉함으로써 봉지재 내부로의 유해 요소가 침투하는 것을 막아 광소자 수명을 연장시킬 수 있는 효과도 얻을 수 있다.
도 1 및 도 2는 일반적인 캐비티(cavity) 타입의 광 디바이스 단면 구조 예시도.
도 3은 도 1과 도 2에 도시된 구조의 광 디바이스 부식 테스트 결과 예시도.
도 4 및 도 5는 본 발명의 실시예에 따른 광 디바이스의 단면 예시도.
도 6은 본 발명의 실시예에 따른 광 디바이스 제조공정 흐름 예시도.
도 7 및 도 8은 본 발명의 또 다른 실시예에 따른 광 디바이스의 단면 예시도.
도 9는 도 7 및 도 8에 도시된 광 디바이스의 평면 예시도.
도 10은 도 6에 의해 제조된 광 디바이스의 단면 예시도.
이하 첨부 도면을 참조하여 본 발명의 실시예에 따른 광소자 디바이스 및 그 제조방법에 대해 상세히 설명하기로 한다.
도 4 및 도 5는 본 발명의 실시예에 따른 광 디바이스의 단면도를 예시한 것이다. 하기에서는 도 4 및 도 5를 참조하여 광 디바이스의 구조와 그 제조방법을 함께 설명하기로 한다.
도 4를 참조하면, 우선 본 발명의 실시예에 따른 캐비티 타입의 광 디바이스를 제조하기 위해 수직절연층(110)이 형성되어 있는 알루미늄(Al) 금속기판(100)을 준비한다. 상기 알루미늄(Al) 금속기판(100)은 열전달 특성이 우수한 금속기판으로서 알루미늄 합금으로도 이루어질 수 있다. 금속기판(100)의 상면에서 하부를 관통하여 수직방향으로 형성되는 수직절연층(110)의 형성방법은 본원 출원인에 의해 선출원되어 등록된 "고방열성 광소자용 기판 및 그 제조방법"에 상세히 기재되어 있으므로 이하 생략한다.
금속기판(100)이 준비되면 이후 절삭공구를 이용하여 도 4에 도시한 바와 같이 상기 금속기판(100) 상면에서 소정 깊이까지 캐비티를 형성하되 그 캐비티 바닥면에는 수직절연층(110)이 노출되도록 상광하협의 캐비티를 형성한다. 이러한 캐비티는 금속기판(100)의 사이즈 혹은 용도에 맞게 복수 개 형성될 수 있다.
캐비티 형성이 완료되면 수직절연층(110)을 제외한 상기 기판(100) 상부 면에 금속(Ag) 도금층(120)을 형성한다. 금속(Ag) 도금층(120)은 광소자에서 발생한 빛의 반사율을 높여 광효율을 증가시킬 뿐만 아니라, 이후에 진행되는 와이어 본딩 과정에서 도전성 와이어(160)와의 용접 특성을 향상시켜 접합성을 향상시킨다. 사용되는 금속은 은, 금, 니켈, 구리, 팔라듐 중 어느 하나 이상의 재료로 형성될 수 있다. 도금층 형성방법 역시 공지된 전해 도금법 혹은 무전해 도금법이 사용될 수 있다.
금속(Ag) 도금층(120)이 형성되면 이후 상기 캐비티 내에 삽입 충만될 봉지재(170)가 상기 캐비티 주벽 경사면 상단부(도 2의 70)의 금속기판(140)에 직접 접착되도록 상기 캐비티 주벽 경사면 상단부의 금속(Ag) 도금층(120) 일부를 제거한다. 제거 방법으로는 절삭 공구를 이용하여 도 4에 도시한 바와 같이, 캐비티 주벽 경사면 상단부와 상기 금속기판(100) 상부 면이 만나는 에지 부분(도 2의 70)의 금속기판(100)에 단차(140)가 형성되도록 가공하면 상기 캐비티 주벽 경사면 상단부(도 2의 70)의 금속 도금층(120)도 함께 제거된다. 이와 같이 캐비티 주벽 경사면 상단부의 금속기판(100)에 단차(140)를 형성하는 이유는 후술할 봉지재(170)와 알루미늄(Al) 금속기판(100)이 직접 접착되도록 하여 봉지재(170)의 밀봉효과를 높이기 위함이다.
상기 공정으로 금속 도금층(120) 일부 면을 제거하면, 이후 캐비티 바닥면의 수직절연층(110)을 기준으로 일측 금속 도금층(120) 상에 광소자 칩(150)을 부착하되, 상기 광소자 칩(150)의 하나의 전극은 부착면인 금속 도금층(120)과 전기적으로 와이어(160) 혹은 솔더 연결하고, 나머지 전극은 수직절연층(110)을 기준으로 타측의 금속 도금층(120)과 와이어(160) 연결한다. 상술한 광소자 본딩 공정 및 와이어 본딩 공정 역시 일반적인 공지기술이므로 그 상세 설명은 생략하기로 한다.
광소자 본딩 및 와이어 본딩이 완료되면, 이후 도 5에 도시한 바와 같이 상기 캐비티 내를 실리콘(Si) 봉지재(170)로 실드하되, 상기 봉지재(170)가 적어도 상기 캐비티 주벽 경사면 상단부(도 2의 70)에 노출된 금속기판(100)에 접착되도록 실드한다. 이에 Si 봉지재(170)는 캐비티 내부의 바닥과 주벽 경사면의 금속(Ag) 도금층(120)과 접착되어 어느 정도의 접착력을 가지게 되고, 캐비티 주벽 경사면 상단부(도 2의 70)에서는 단차(140) 형성된 알루미늄 금속기판(100) 표면에 직접 접착됨으로서, 금속 도금층(120) 보다는 우수한 접착력으로 외부의 수분이나 유해 가스의 침투를 막을 수 있게 되는 것이다.
이상의 실시예에서는 캐비티 타입의 광 디바이스에 대해 설명하였으나, 본 발명은 별다른 변형 없이 플랫 타입(flat type)의 광 디바이스에도 적용할 수 있다.
도 6은 본 발명의 일 실시예에 따른 광 디바이스 제조공정 흐름도를 예시한 것이며, 도 7 및 도 8은 도 6에 의해 제조되는 광 디바이스의 단면도를, 도 9는 도 7 및 도 8에 도시된 광 디바이스의 평면도를 도 10은 도 6에 의해 제조된 전체적인 광 디바이스의 단면도를 각각 예시한 것이다.
도 6을 참조하면, 플랫 타입의 광 디바이스를 제조하기 위해서는 우선적으로 도 7에 도시되어 있는 바와 같이 상부 면에서 하부측으로 관통하는 수직절연층(110)이 형성되어 있는 알루미늄(Al) 금속기판(100)을 준비(S10단계)한다. 이후 수직절연층(110)을 제외한 상기 기판(100) 상부 면에 금속(Ag) 도금층(120)을 형성(S12단계)한다. 금속(Ag) 도금층(120)에 사용 가능한 금속은 앞서 설명한 바와 같으며 그 형성 방법 역시 앞서 설명한 바와 동일하다.
금속기판(100) 상에 금속(Ag) 도금층(120)이 형성되면 이후 도 8에 도시되어 있는 바와 같이 상기 수직절연층(110)을 기준으로 그 양측에 각각 형성되어 있는 금속 도금층(120)의 일부에 금속기판(110)이 노출되도록 하나 이상의 가공 홈(180)을 형성(S14단계)한다. 상기 가공 홈(180)은 도 8에 도시한 바와 같이 금속 도금층(120)을 상부에서 하부로 관통하여 그 밑의 금속기판(100)의 소정 깊이에 이르는 요홈으로 형성되되, 그 요홈은 다시 도 9의 (a)에 도시한 바와 같이 광소자 칩(150) 주변에 원형 형태로 가공 형성될 수 있다. 변형 실시예로서, 상기 가공 홈(180) 각각은 상기 금속 도금층(120)을 상부에서 하부로 관통하여 그 밑의 금속기판(100)의 소정 깊이에 이르는 요홈으로 형성되되, 각각의 요홈은 도 9의 (b)에 도시한 바와 같이 상기 광소자 칩(150) 주변에 장방형 혹은 정방형 형태로 일정 거리 이격되어 가공 형성될 수도 있다.
이와 같이 금속 도금층(120)을 관통하여 금속기판(100)의 소정 깊이에 이르는 가공 홈(180)이 형성되면, 이후 도 8에 도시한 바와 같이 수직절연층(110)을 기준으로 일측 금속 도금층(120) 상에 광소자 칩(150)을 부착하되, 상기 광소자 칩(150)의 하나의 전극은 부착면인 금속 도금층(120)과 전기적으로 와이어(160) 혹은 솔더 연결하고 나머지 전극은 상기 수직절연층(110)을 기준으로 타측의 금속 도금층(120)과 와이어(160) 연결(S16단계)한다.
이후 도 10에 도시한 바와 같이 광소자 칩(150) 및 그 주변을 봉지재(190)로 실드하되, 상기 봉지재(190)가 적어도 상기 가공 홈(180)에 삽입 충만되도록 봉지재(190)를 실드(S18단계)한다. 이때 금속기판(100)에 형성되는 가공 홈(180)의 위치는 도 10에 도시한 바와 같이 광소자 칩(150) 및 그 주변에 돔 형태로 실드되는 봉지재(190)의 돔 외곽에 형성되는 것이 바람직하다.
이상과 같이 수직절연층(110) 형성되어 있는 금속기판(100) 상에 광소자 칩이 부착된 플랫 타입의 광 디바이스에서도, 봉지재(190)가 금속 도금층(120)과 접착되는 에지 혹은 그 에지 주변부에 금속기판(100)이 노출되도록 가공 홈(180)을 형성하여 봉지재(190)를 충진시킴으로써 봉지재(190)와 알루미늄 금속기판(100)이 직접 접착된다. 이에 본 발명은 단순히 금속 도금층(120)과 봉지재(190)가 접착되는 일반 구조보다 우수한 접착력으로 외부의 수분이나 유해 가스의 침투를 막을 수 있게 되는 것이다.
이상 본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
10 : 금속기판(Al) 20 : 수직절연층
30 : 금속(Ag) 도금층 40 : 광소자 칩
50 : 와이어 60 : 봉지재(Si)
100 : 금속기판(Al) 110 : 수직절연층
120 : 금속(Ag) 도금층 140 : 금속기판 단차부
160 : 와이어 180 : 가공 홈

Claims (10)

  1. 상부에서 하부측으로 수직절연층이 하나 이상 형성되어 있는 금속기판과;
    수직절연층을 제외한 상기 금속기판 상부면에 형성되는 금속 도금층과;
    상기 수직절연층을 기준으로 일측 금속 도금층 상에 부착되어 하나의 전극이 부착면인 금속 도금층과 전기적으로 연결되며 나머지 전극은 수직절연층을 기준으로 타측 금속 도금층과 와이어 연결되는 광소자 칩과;
    상기 광소자 칩 및 그 주변을 봉지재로 실드하되, 실드되는 상기 봉지재의 일부가 상기 금속기판에 직접 접착되도록 상기 금속 도금층의 일부 면에 하나 이상의 가공 홈을 형성함을 특징하는 광 디바이스.
  2. 청구항 1에 있어서, 상기 가공 홈은 상기 금속 도금층을 상부에서 하부로 관통하여 그 밑의 금속기판의 소정 깊이에 이르는 요홈으로 형성되되, 그 요홈은 상기 광소자 칩 주변에 원형 형태로 가공 형성되며 상기 수직절연층에 의해 양분됨을 특징으로 하는 광 디바이스.
  3. 청구항 1에 있어서, 상기 가공 홈 각각은 상기 금속 도금층을 상부에서 하부로 관통하여 그 밑의 금속기판의 소정 깊이에 이르는 요홈으로 형성되되, 각각의 요홈은 상기 광소자 칩 주변에 장방형 혹은 정방형 형태로 일정 거리 이격되어 가공 형성됨을 특징으로 하는 광 디바이스.
  4. 상부에서 하부측으로 수직절연층이 하나 이상 형성되고, 상면에서 소정 깊이까지 캐비티를 형성하되 그 캐비티 바닥면에는 하나의 수직절연층이 노출되도록 상광하협의 캐비티가 하나 이상 형성되어 있는 금속기판과;
    상기 수직절연층을 제외한 상기 금속기판 상부면에 형성되는 금속 도금층과;
    상기 수직절연층을 기준으로 캐비티 바닥면의 일측 금속 도금층 상에 부착되어 하나의 전극이 부착면인 금속 도금층과 전기적으로 연결되며 나머지 전극은 수직절연층을 기준으로 캐비티 바닥면의 타측 금속 도금층과 와이어로 연결되는 광소자 칩과;
    상기 캐비티 내를 봉지재로 실드하되, 실드되는 상기 봉지재의 일부가 상기 캐비티 주벽 경사면 상단부의 금속기판에 직접 접착되도록 상기 캐비티 주벽 경사면 상단부의 금속 도금층을 제거함을 특징하는 광 디바이스.
  5. 청구항 4에 있어서, 상기 캐비티 주벽 경사면 상단부와 상기 금속기판 상부면이 만나는 에지 부분의 금속기판에 단차가 형성되도록 가공하여 상기 캐비티 주벽 경사면 상단부의 금속 도금층을 제거함을 특징으로 하는 광 디바이스.
  6. 수직절연층이 형성되어 있는 금속기판을 준비하는 단계와;
    상기 수직절연층을 제외한 기판 상부면에 금속도금층을 형성하는 단계와;
    상기 수직절연층을 기준으로 그 양측에 각각 형성되어 있는 금속 도금층의 일부에 금속기판이 노출되도록 하나 이상의 가공 홈을 형성하는 단계와;
    상기 수직절연층을 기준으로 일측 금속 도금층 상에 광소자 칩을 부착하되, 상기 광소자 칩의 하나의 전극은 부착면인 금속 도금층과 전기적으로 와이어 혹은 솔더 연결하고 나머지 전극은 상기 수직절연층을 기준으로 타측의 금속 도금층과 와이어 연결하는 단계와;
    상기 광소자 칩 및 그 주변을 봉지재로 실드하되, 상기 봉지재가 적어도 상기 가공 홈에 삽입 충만되도록 봉지재 실드하는 단계;로 포함함을 특징으로 하는 광 디비이스 제조방법.
  7. 청구항 6에 있어서, 상기 가공 홈은 상기 금속 도금층을 상부에서 하부로 관통하여 그 밑의 금속기판의 소정 깊이에 이르는 요홈으로 형성되되, 그 요홈은 상기 광소자 칩 주변에 원형 형태로 가공 형성됨을 특징으로 하는 광 디바이스 제조방법.
  8. 청구항 6에 있어서, 상기 가공 홈 각각은 상기 금속 도금층을 상부에서 하부로 관통하여 그 밑의 금속기판의 소정 깊이에 이르는 요홈으로 형성되되, 각각의 요홈은 상기 광소자 칩 주변에 장방형 혹은 정방형 형태로 일정 거리 이격되어 가공 형성됨을 특징으로 하는 광 디바이스 제조방법.
  9. 수직절연층이 형성되어 있는 금속기판을 준비하는 단계와;
    상기 금속기판 상면에서 소정 깊이까지 캐비티를 형성하되 그 캐비티 바닥면에는 수직절연층이 노출되도록 상광하협의 하나 이상의 캐비티를 형성하는 단계와;
    상기 수직절연층을 제외한 상기 기판 상부면에 금속 도금층을 형성하는 단계와;
    상기 캐비티 내에 삽입 충만될 봉지재가 상기 캐비티 주벽 경사면 상단부의 금속기판에 직접 접착되도록 상기 캐비티 주벽 경사면 상단부의 금속 도금층 일부를 제거하는 단계와;
    상기 수직절연층을 기준으로 일측 금속 도금층 상에 광소자 칩을 부착하되, 상기 광소자 칩의 하나의 전극은 부착면인 금속 도금층과 전기적으로 와이어 혹은 솔더 연결하고 나머지 전극은 상기 수직절연층을 기준으로 타측의 금속 도금층과 와이어 연결하는 단계와;
    상기 캐비티 내를 봉지재로 실드하되, 상기 봉지재가 적어도 상기 캐비티 주벽 경사면 상단부에 노출된 금속기판에 접착되도록 봉지재 실드하는 단계;로 포함함을 특징으로 하는 광 디비이스 제조방법.
  10. 청구항 9에 있어서, 상기 캐비티 주벽 경사면 상단부의 금속 도금층 일부를 제거하는 단계는,
    상기 캐비티 주벽 경사면 상단부와 상기 금속기판 상부면이 만나는 에지 부분의 금속기판에 단차가 형성되도록 가공하여 상기 캐비티 주벽 경사면 상단부의 금속 도금층을 제거함을 특징으로 하는 광 디비이스 제조방법.
KR1020130013818A 2013-02-07 2013-02-07 광 디바이스 및 그 제조방법 KR101353392B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130013818A KR101353392B1 (ko) 2013-02-07 2013-02-07 광 디바이스 및 그 제조방법
PCT/KR2014/001009 WO2014123365A1 (ko) 2013-02-07 2014-02-06 광 디바이스 및 그 제조방법
US14/765,457 US9318679B2 (en) 2013-02-07 2014-02-06 Optical device and method for manufacturing same
CN201480007968.5A CN105164822B (zh) 2013-02-07 2014-02-06 光学器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013818A KR101353392B1 (ko) 2013-02-07 2013-02-07 광 디바이스 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101353392B1 true KR101353392B1 (ko) 2014-01-21

Family

ID=50146002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013818A KR101353392B1 (ko) 2013-02-07 2013-02-07 광 디바이스 및 그 제조방법

Country Status (4)

Country Link
US (1) US9318679B2 (ko)
KR (1) KR101353392B1 (ko)
CN (1) CN105164822B (ko)
WO (1) WO2014123365A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101656820B1 (ko) 2015-05-29 2016-09-12 (주)지엔 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법
KR20160140084A (ko) 2015-05-29 2016-12-07 (주)지엔 페이스 업 마운팅 led 패키지
CN113451482A (zh) * 2021-07-21 2021-09-28 江西新正耀光学研究院有限公司 发光元件及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805785B1 (ko) * 2016-05-17 2017-12-07 (주)포인트엔지니어링 칩 실장용 기판 제조방법과 칩 실장용 기판
KR101827988B1 (ko) * 2016-11-04 2018-02-12 (주)포인트엔지니어링 광 디바이스용 기판 및 그 제조방법 및 광 디바이스
CN107564878B (zh) * 2017-08-15 2020-01-14 华天科技(昆山)电子有限公司 凸点增强型封装结构
KR20190036856A (ko) * 2017-09-28 2019-04-05 (주)포인트엔지니어링 광디바이스용 단위기판 및 이를 구비한 광디바이스 패키지
KR102036343B1 (ko) * 2018-03-20 2019-10-24 (주)포인트엔지니어링 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板
CN114824040B (zh) * 2022-07-01 2022-11-08 广东中科半导体微纳制造技术研究院 半导体封装器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110036728A (ko) * 2011-03-30 2011-04-08 서울반도체 주식회사 발광 다이오드 및 이를 제조하기 위한 방법
KR20120010083A (ko) * 2010-11-01 2012-02-02 (주)포인트엔지니어링 광 소자 디바이스
KR20120056992A (ko) * 2010-11-26 2012-06-05 카이네틱스 주식회사 Led 패키지와 led 패키지용 금속 서브마운트 및 그 제조방법
KR20120104734A (ko) * 2011-03-14 2012-09-24 삼성전자주식회사 발광소자 패키지 제조장치 및 이의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161383B1 (ko) * 2005-07-04 2012-07-02 서울반도체 주식회사 발광 다이오드 및 이를 제조하기 위한 방법
WO2011059137A1 (ko) * 2009-11-16 2011-05-19 (주)포인트 엔지니어링 광소자 디바이스 및 그 제조 방법
CN201616451U (zh) * 2010-01-07 2010-10-27 普照光电科技股份有限公司 发光二极管封装结构
CN202332965U (zh) * 2011-09-07 2012-07-11 浙江中宙光电股份有限公司 一种贴片式白光支架
CN102569600B (zh) * 2011-11-11 2014-12-10 深圳市瑞丰光电子股份有限公司 发光二极管封装结构及其反射杯
CN202585530U (zh) * 2012-04-26 2012-12-05 日月光半导体制造股份有限公司 发光二极管封装构造及其承载件
CN102916112B (zh) * 2012-10-31 2015-07-29 佛山市国星光电股份有限公司 一种大功率led器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120010083A (ko) * 2010-11-01 2012-02-02 (주)포인트엔지니어링 광 소자 디바이스
KR20120056992A (ko) * 2010-11-26 2012-06-05 카이네틱스 주식회사 Led 패키지와 led 패키지용 금속 서브마운트 및 그 제조방법
KR20120104734A (ko) * 2011-03-14 2012-09-24 삼성전자주식회사 발광소자 패키지 제조장치 및 이의 제조방법
KR20110036728A (ko) * 2011-03-30 2011-04-08 서울반도체 주식회사 발광 다이오드 및 이를 제조하기 위한 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101656820B1 (ko) 2015-05-29 2016-09-12 (주)지엔 수직 및 수평 절연층의 형성이 가능한 광소자용 금속기판 및 그 제조방법
KR20160140084A (ko) 2015-05-29 2016-12-07 (주)지엔 페이스 업 마운팅 led 패키지
CN113451482A (zh) * 2021-07-21 2021-09-28 江西新正耀光学研究院有限公司 发光元件及其制作方法
CN113451482B (zh) * 2021-07-21 2022-06-10 江西新正耀光学研究院有限公司 发光元件及其制作方法

Also Published As

Publication number Publication date
US9318679B2 (en) 2016-04-19
US20150372209A1 (en) 2015-12-24
CN105164822A (zh) 2015-12-16
CN105164822B (zh) 2018-10-09
WO2014123365A1 (ko) 2014-08-14

Similar Documents

Publication Publication Date Title
KR101353392B1 (ko) 광 디바이스 및 그 제조방법
TWI692122B (zh) 發光二極體封裝結構及其製作方法
KR100958024B1 (ko) 발광 다이오드 패키지 및 그 제조방법
US10177283B2 (en) LED packages and related methods
JP2012028699A (ja) 半導体装置、リードフレーム集合体及びその製造方法
TWI505519B (zh) 發光二極體燈條及其製造方法
JP2016535937A (ja) Ledを取り囲む全内部反射レイヤを伴うledのためのサブストレート
KR101253247B1 (ko) 광 디바이스용 기판
US8513698B2 (en) LED package
TWI509848B (zh) 發光二極體封裝結構及其製造方法
TWI464929B (zh) 提昇散熱效率之光源模組及其嵌入式封裝結構
TWI416773B (zh) 發光二極體製造方法
KR200493123Y1 (ko) 발광 소자 패키지
TWI455363B (zh) 發光二極體封裝結構及其製造方法
TWI593141B (zh) 封裝結構之製法
JP5405602B2 (ja) Ledパッケージ及びledパッケージ用フレーム
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
TW201448286A (zh) 發光二極體封裝結構及其製造方法
JP2016018990A (ja) パッケージ構造及びその製法並びに搭載部材
US20160141476A1 (en) Package structure and method of manufacture thereof, and carrier
TW201533928A (zh) 發光二極體封裝體及其製造方法
US9093438B2 (en) Semiconductor device package with cap element
TW201442298A (zh) 發光二極體封裝結構及其製造方法
TWI650883B (zh) 發光二極體裝置及其支架
KR20120093672A (ko) 발광소자 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161017

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 7